JP2018514034A - グラフィックス処理システム - Google Patents
グラフィックス処理システム Download PDFInfo
- Publication number
- JP2018514034A JP2018514034A JP2017552863A JP2017552863A JP2018514034A JP 2018514034 A JP2018514034 A JP 2018514034A JP 2017552863 A JP2017552863 A JP 2017552863A JP 2017552863 A JP2017552863 A JP 2017552863A JP 2018514034 A JP2018514034 A JP 2018514034A
- Authority
- JP
- Japan
- Prior art keywords
- fragment
- per
- graphics processing
- processed
- shader program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/80—Shading
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Abstract
Description
複数の処理段であって、処理されるべきグラフィックスフラグメントを生成するために入力プリミティブをラスター処理し、ここで、各グラフィックスフラグメントはそれに関連付けられている1つまたは複数のサンプリング点を有する、少なくとも1つのラスタライザを備える、複数の処理段と、
ラスタライザによって生成されたグラフィックスフラグメントに対してフラグメントシェーディング動作を実行するためにフラグメントシェーダプログラムを実行するプログラム可能フラグメントシェーディング段とを備え、
この方法は、
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段によって実行されるべきフラグメントシェーダプログラムに、実行されると、フラグメントシェーダが、処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されているフラグメントに対するフラグメント毎の動作の実行をトリガーするようにする、グラフィックスプログラム命令を含めるステップと、
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段が、フラグメントを処理するためにフラグメントシェーダプログラムを実行したときに、命令に応答して、
処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、
処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されているフラグメントに対してフラグメント毎の動作の実行をトリガーし、それによって処理されているフラグメントに対するフラグメント毎の動作の結果を生成するステップとを含む。
グラフィックス処理パイプラインであって、
処理されるべきグラフィックスフラグメントを生成するために入力プリミティブをラスター処理し、ここで、各グラフィックスフラグメントはそれに関連付けられている1つまたは複数のサンプリング点を有する、少なくとも1つのラスタライザと、
ラスタライザによって生成されたグラフィックスフラグメントに対してフラグメントシェーディング動作を実行するためにフラグメントシェーダプログラムを実行するプログラム可能フラグメントシェーディング段とを備える、グラフィックス処理パイプラインを備え、
グラフィックス処理システムは、
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段によって実行されるべきフラグメントシェーダプログラムに、実行されると、フラグメントシェーダが、処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されているフラグメントに対するフラグメント毎の動作の実行をトリガーするようにする、グラフィックスプログラム命令を含めるように構成されている処理回路をさらに備え、
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段は、フラグメントを処理するためにフラグメントシェーダプログラムを実行したときに、命令に応答して、
処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、
処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されているフラグメントに対してフラグメント毎の動作の実行をトリガーし、それによって処理されているフラグメントに対するフラグメント毎の動作の結果を生成するように構成される。
この方法は、
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段が、フラグメントを処理するためにフラグメントシェーダプログラムを実行したときに、
フラグメントシェーダプログラムに含まれるグラフィックスプログラム命令に応答して、
処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、
処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されているフラグメントに対してフラグメント毎の動作の実行をトリガーし、それによって処理されているフラグメントに対するフラグメント毎の動作の結果を生成するステップを含む。
ラスタライザによって生成されたグラフィックスフラグメントに対してフラグメントシェーディング動作を実行するためにフラグメントシェーダプログラムを実行する処理回路を備え、
プログラム可能フラグメントシェーディング段は、フラグメントを処理するためにフラグメントシェーダプログラムを実行したときに、
フラグメントシェーダプログラムに含まれるグラフィックスプログラム命令に応答して、
処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、
処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されているフラグメントに対してフラグメント毎の動作の実行をトリガーし、それによって処理されているフラグメントに対するフラグメント毎の動作の結果を生成するように構成される。
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段によって実行されるべきフラグメントシェーダプログラムに、実行されると、フラグメントシェーダが、処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されているフラグメントに対するフラグメント毎の動作の実行をトリガーするようにする、グラフィックスプログラム命令を含めるステップを含む。
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段によって実行されるべきフラグメントシェーダプログラムに、実行されると、フラグメントシェーダが、処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されているフラグメントに対するフラグメント毎の動作の実行をトリガーするようにする、グラフィックスプログラム命令を含めるように構成される。
2 プリミティブ組み立て段
3 ラスター処理段(ラスタライザ)
4 フラグメントシェーダ(シェーダ実行)段
5 アルファトゥカバレッジ段
6 ステンシルテスト段
7 深度テスト段
8 ブレンディング段
9 メモリ
20 グラフィックス処理パイプライン
21 早期ステンシルテスト段
22 早期深度段
30 グラフィックス処理ユニット(グラフィックス処理パイプライン)
31 ホストプロセッサ
32 アプリケーション
34 ドライバ
40 フラグメントシェーディング段
41 アルファトゥカバレッジ動作
42 後期ステンシルテスト
43 後期深度テスト
81 テスト命令
82 第1のブレンド命令
84 第2のプログラム
85 破棄命令
86 第3のプログラム
87 深度/ステンシルテスト命令
Claims (30)
- グラフィックス処理パイプラインを含むグラフィックス処理システムを動作させる方法であって、
前記グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段によって実行されるべきフラグメントシェーダプログラムに、実行されると、フラグメントシェーダが、処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、処理されているフラグメントに対して前記フラグメント毎の動作が実行され得ると決定されたときに、処理されている前記フラグメントに対する前記フラグメント毎の動作の実行をトリガーするようにする、グラフィックスプログラム命令を含めるステップと、
前記グラフィックス処理パイプラインの前記プログラム可能フラグメントシェーディング段が、フラグメントを処理するために前記フラグメントシェーダプログラムを実行したときに、前記命令に応答して、
処理されている前記フラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、
処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されている前記フラグメントに対して前記フラグメント毎の動作の実行をトリガーし、それによって処理されている前記フラグメントに対する前記フラグメント毎の動作の結果を生成するステップとを含む方法。 - グラフィックス処理パイプラインのラスタライザによって生成されるグラフィックスフラグメントに対してフラグメントシェーディング動作を実行するためにフラグメントシェーダプログラムを実行するグラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段を動作させる方法であって、
前記方法は、
前記グラフィックス処理パイプラインの前記プログラム可能フラグメントシェーディング段が、フラグメントを処理するためにフラグメントシェーダプログラムを実行したときに、
前記フラグメントシェーダプログラムに含まれるグラフィックスプログラム命令に応答して、
処理されている前記フラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、
処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されている前記フラグメントに対して前記フラグメント毎の動作の実行をトリガーし、それによって処理されている前記フラグメントに対する前記フラグメント毎の動作の結果を生成するステップを含む方法。 - 前記フラグメントシェーダプログラムに含まれる前記命令がトリガーする前記フラグメント毎の動作は、前記フラグメントに対するカバレッジに影響を及ぼし、および/またはこれを決定する動作である請求項1または2に記載の方法。
- 前記フラグメントシェーダプログラムに含まれる前記命令がトリガーする前記フラグメント毎の動作は、アルファトゥカバレッジおよび/またはアルファテスト動作である請求項1、2、または3に記載の方法。
- 前記フラグメントシェーダプログラムに含まれる前記命令がトリガーする前記フラグメント毎の動作は、深度および/またはステンシルテストである請求項1、2、3、または4に記載の方法。
- 前記命令がトリガーする前記フラグメント毎の動作は、前記フラグメントに対するアルファ値が特定の1つまたは複数の値を有するかどうかの決定であり、前記命令は、前記フラグメントが前記特定のアルファ値または前記特定のアルファ値のうちの1つを有するときに特定の1つまたは複数の動作の実行をトリガーするようにさらに動作可能である請求項1から5のいずれか一項に記載の方法。
- 前記命令は、前記フラグメントのカバレッジがゼロであるかどうかを決定し、前記フラグメントの前記カバレッジがゼロであるときに、前記フラグメントに対するシェーダプログラムの実行を停止するように動作可能である請求項1から6のいずれか一項に記載の方法。
- 前記フラグメントシェーディング段は、前記命令が関係する前記動作が前記フラグメントに対して実行されるべきかどうかを、
前記フラグメントに対する深度および/またはステンシルテストが前記命令が実行されるべきであるときに完了しているかどうか、
アルファトゥカバレッジまたはアルファテストが前記フラグメントに対して有効化されているかどうか、および
前記フラグメントシェーダプログラムが深度および/またはステンシル値を出力するように動作可能であるかどうか
のうちの1つまたは複数に基づき決定する請求項1から7のいずれか一項に記載の方法。 - グラフィックス処理システムを動作させる方法であって、
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段によって実行されるべきフラグメントシェーダプログラムに、実行されると、フラグメントシェーダが、処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、処理されているフラグメントに対して前記フラグメント毎の動作が実行され得ると決定されたときに、処理されている前記フラグメントに対する前記フラグメント毎の動作の実行をトリガーするようにする、グラフィックスプログラム命令を含めるステップを含む方法。 - 前記命令を前記シェーダプログラム内の、フラグメントカバレッジに影響を及ぼす前記シェーダプログラム内の命令の後に含めるステップを含む請求項1から9のいずれか一項に記載の方法。
- 前記命令を前記シェーダプログラム内の、深度またはステンシル値を出力する命令の前に含めるステップを含む請求項1から10のいずれか一項に記載の方法。
- 前記フラグメントに対する深度テストおよび/またはステンシルテストの前記実行をトリガーするように動作可能であるさらなる命令を前記シェーダプログラム内の、前記フラグメント毎の動作をトリガーする前記命令の後に含めるステップをさらに含む請求項1から11のいずれか一項に記載の方法。
- グラフィックス処理システムであって、
グラフィックス処理パイプラインであって、
処理されるべきグラフィックスフラグメントを生成するために入力プリミティブをラスター処理し、ここで、各グラフィックスフラグメントはそれに関連付けられている1つまたは複数のサンプリング点を有する、ラスタライザと、
前記ラスタライザによって生成されたグラフィックスフラグメントに対してフラグメントシェーディング動作を実行するためにフラグメントシェーダプログラムを実行するプログラム可能フラグメントシェーディング段とを備える、グラフィックス処理パイプラインを備え、
前記グラフィックス処理システムは、
前記グラフィックス処理パイプラインの前記プログラム可能フラグメントシェーディング段によって実行されるべきフラグメントシェーダプログラムに、実行されると、フラグメントシェーダが、処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、処理されているフラグメントに対して前記フラグメント毎の動作が実行され得ると決定されたときに、処理されている前記フラグメントに対する前記フラグメント毎の動作の実行をトリガーするようにする、グラフィックスプログラム命令を含めるように構成されている処理回路をさらに備え、
前記グラフィックス処理パイプラインの前記プログラム可能フラグメントシェーディング段は、フラグメントを処理するためにフラグメントシェーダプログラムを実行したときに、前記命令に応答して、
処理されている前記フラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、
処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されている前記フラグメントに対して前記フラグメント毎の動作の実行をトリガーし、それによって処理されている前記フラグメントに対する前記フラグメント毎の動作の結果を生成するように構成されるグラフィックス処理システム。 - グラフィックス処理パイプラインに対するプログラム可能フラグメントシェーディング段であって、
ラスタライザによって生成されたグラフィックスフラグメントに対してフラグメントシェーディング動作を実行するためにフラグメントシェーダプログラムを実行する処理回路を備え、
前記プログラム可能フラグメントシェーディング段は、フラグメントを処理するためにフラグメントシェーダプログラムを実行したときに、
フラグメントシェーダプログラムに含まれるグラフィックスプログラム命令に応答して、
処理されている前記フラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、
処理されているフラグメントに対してフラグメント毎の動作が実行され得ると決定されたときに、処理されている前記フラグメントに対して前記フラグメント毎の動作の実行をトリガーし、それによって処理されている前記フラグメントに対する前記フラグメント毎の動作の結果を生成するように構成されるグラフィックス処理パイプラインに対するプログラム可能フラグメントシェーディング段。 - 前記フラグメントシェーダプログラムに含まれる前記命令がトリガーする前記フラグメント毎の動作は、前記フラグメントに対するカバレッジに影響を及ぼし、および/またはこれを決定する動作である請求項13に記載のシステム、または請求項14に記載の段。
- 前記フラグメントシェーダプログラムに含まれる前記命令がトリガーする前記フラグメント毎の動作は、アルファトゥカバレッジおよび/またはアルファテスト動作である請求項13もしくは15に記載のシステム、または請求項14もしくは15に記載の段。
- 前記フラグメントシェーダプログラムに含まれる前記命令がトリガーする前記フラグメント毎の動作は、深度および/またはステンシルテストである請求項13、15、もしくは16に記載のシステム、または請求項14、15、もしくは16に記載の段。
- 前記命令がトリガーする前記フラグメント毎の動作は、前記フラグメントに対するアルファ値が特定の1つまたは複数の値を有するかどうかの決定であり、前記命令は、前記フラグメントが前記特定のアルファ値または前記特定のアルファ値のうちの1つを有するときに特定の1つまたは複数の動作の実行をトリガーするようにさらに動作可能である請求項13、15、16、もしくは17に記載のシステム、または請求項14、15、16、もしくは17に記載の段。
- 前記フラグメントシェーディング段は、前記命令に応答して、前記フラグメントのカバレッジがゼロであるかどうかの決定、および前記フラグメントのカバレッジがゼロであると決定されたときに、前記フラグメントに対するシェーダプログラムの実行の停止をトリガーする請求項13、15、16、17、もしくは18に記載のシステム、または請求項14、15、16、17、もしくは18に記載の段。
- 前記フラグメントシェーディング段は、前記命令が関係する前記動作が前記フラグメントに対して実行されるべきかどうかを、
前記フラグメントに対する深度および/またはステンシルテストが、前記命令が実行されるべきであるときに完了しているかどうか、
アルファトゥカバレッジまたはアルファテストが前記フラグメントに対して有効化されているかどうか、および
前記フラグメントシェーダプログラムが深度および/またはステンシル値を出力するように動作可能であるかどうか
のうちの1つまたは複数に基づき決定する請求項13、15、16、17、18、もしくは19に記載のシステム、または請求項14から19のいずれか一項に記載の段。 - グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段による実行のための命令を生成するようにプログラムをコンパイルするコンパイラであって、前記コンパイラは、
グラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段によって実行されるべきフラグメントシェーダプログラムに、実行されると、フラグメントシェーダが、処理されているフラグメントに対してフラグメント毎の動作が実行され得るかどうかを決定し、処理されているフラグメントに対して前記フラグメント毎の動作が実行され得ると決定されたときに、処理されている前記フラグメントに対する前記フラグメント毎の動作の実行をトリガーするようにする、グラフィックスプログラム命令を含めるように構成されるコンパイラ。 - 前記命令は、前記シェーダプログラム内の、フラグメントカバレッジに影響を及ぼす前記シェーダプログラム内の命令の後に含まれる請求項13、15、16、17、18、19、もしくは20に記載のシステム、または請求項14から20のいずれか一項に記載の段、または請求項21に記載のコンパイラ。
- 前記命令は、前記シェーダプログラム内の、深度またはステンシル値を出力する命令の前に含まれる請求項13、15、16、17、18、19、20、もしくは22に記載のシステム、または請求項14から20もしくは22のいずれか一項に記載の段、または請求項21もしくは22に記載のコンパイラ。
- 前記処理回路またはコンパイラは、
前記フラグメントに対する深度テストおよび/またはステンシルテストの前記実行をトリガーするように動作可能であるさらなる命令を前記シェーダプログラム内の、前記フラグメント毎の動作をトリガーする前記命令の後に含めるようにさらに構成される請求項13、15、16、17、18、19、20、22、もしくは23に記載のシステム、または請求項14から20もしくは22もしくは23のいずれか一項に記載の段、または請求項21、22、もしくは23に記載のコンパイラ。 - コンピュータプログラムであって、前記プログラムがデータプロセッサ上で実行されたときに請求項1から12のいずれか一項に記載の方法を実行するためのコンピュータソフトウェアコードを含むコンピュータプログラム。
- 添付図面のうちの1つを参照しつつ実質的に本明細書で説明されているようなグラフィックス処理システムを動作させる方法。
- 添付図面のうちの1つを参照しつつ実質的に本明細書で説明されているようなグラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段を動作させる方法。
- 添付図面のうちの1つを参照しつつ実質的に本明細書で説明されているようなグラフィックス処理システム。
- 添付図面のうちの1つを参照しつつ実質的に本明細書で説明されているようなグラフィックス処理パイプラインに対するプログラム可能フラグメントシェーディング段。
- 添付図面のうちの1つを参照しつつ実質的に本明細書で説明されているようなグラフィックス処理パイプラインのプログラム可能フラグメントシェーディング段のためのコンパイラ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1505951.2A GB2537137B (en) | 2015-04-08 | 2015-04-08 | Graphics processing systems |
GB1505951.2 | 2015-04-08 | ||
PCT/GB2016/050962 WO2016162669A1 (en) | 2015-04-08 | 2016-04-06 | Graphics processing systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018514034A true JP2018514034A (ja) | 2018-05-31 |
JP7038548B2 JP7038548B2 (ja) | 2022-03-18 |
Family
ID=53190308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017552863A Active JP7038548B2 (ja) | 2015-04-08 | 2016-04-06 | グラフィックス処理システム |
Country Status (8)
Country | Link |
---|---|
US (1) | US10832464B2 (ja) |
EP (1) | EP3281177B1 (ja) |
JP (1) | JP7038548B2 (ja) |
KR (1) | KR102636250B1 (ja) |
CN (1) | CN107438865B (ja) |
GB (1) | GB2537137B (ja) |
TW (1) | TWI701636B (ja) |
WO (1) | WO2016162669A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2537137B (en) * | 2015-04-08 | 2021-02-17 | Advanced Risc Mach Ltd | Graphics processing systems |
US10540808B2 (en) * | 2016-09-16 | 2020-01-21 | Intel Corporation | Hierarchical Z-culling (HiZ) optimization for texture-dependent discard operations |
KR20180038793A (ko) * | 2016-10-07 | 2018-04-17 | 삼성전자주식회사 | 영상 데이터 처리 방법 및 장치 |
US10417815B2 (en) * | 2017-01-27 | 2019-09-17 | Advanced Micro Devices, Inc. | Out of order pixel shader exports |
US10319138B2 (en) * | 2017-04-01 | 2019-06-11 | Intel Corporation | Graphics with early stencil test |
US10311016B2 (en) * | 2017-05-30 | 2019-06-04 | Arm Limited | Hidden surface removal in graphics processing systems |
US10643369B2 (en) * | 2018-05-30 | 2020-05-05 | Advanced Micro Devices, Inc. | Compiler-assisted techniques for memory use reduction in graphics pipeline |
US11055904B2 (en) | 2019-08-27 | 2021-07-06 | Arm Limited | Optimizing depth testing in graphics processing systems that perform early and late depth testing |
GB2606386A (en) * | 2021-05-06 | 2022-11-09 | Advanced Risc Mach Ltd | Graphics processing |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007049610A1 (ja) * | 2005-10-25 | 2007-05-03 | Mitsubishi Electric Corporation | 画像処理装置 |
US20110090251A1 (en) * | 2009-10-15 | 2011-04-21 | Donovan Walter E | Alpha-to-coverage value determination using virtual samples |
JP2014235747A (ja) * | 2013-05-31 | 2014-12-15 | アーム・リミテッド | データ処理システム |
WO2015153162A1 (en) * | 2014-04-05 | 2015-10-08 | Sony Computer Entertainment America Llc | Method for efficient construction of high resolution display buffers |
WO2016137770A1 (en) * | 2015-02-26 | 2016-09-01 | Qualcomm Incorporated | Single pass surface splatting |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6118452A (en) * | 1997-08-05 | 2000-09-12 | Hewlett-Packard Company | Fragment visibility pretest system and methodology for improved performance of a graphics system |
US7184040B1 (en) * | 2003-11-21 | 2007-02-27 | Nvidia Corporation | Early stencil test rejection |
US7256796B1 (en) * | 2004-08-03 | 2007-08-14 | Nvidia Corporation | Per-fragment control for writing an output buffer |
US8207975B1 (en) * | 2006-05-08 | 2012-06-26 | Nvidia Corporation | Graphics rendering pipeline that supports early-Z and late-Z virtual machines |
US20070268289A1 (en) * | 2006-05-16 | 2007-11-22 | Chun Yu | Graphics system with dynamic reposition of depth engine |
US9076265B2 (en) * | 2006-06-16 | 2015-07-07 | Ati Technologies Ulc | System and method for performing depth testing at top and bottom of graphics pipeline |
US20080012874A1 (en) * | 2006-07-14 | 2008-01-17 | Spangler Steven J | Dynamic selection of high-performance pixel shader code based on check of restrictions |
US8736624B1 (en) * | 2007-08-15 | 2014-05-27 | Nvidia Corporation | Conditional execution flag in graphics applications |
US9390539B2 (en) * | 2009-11-04 | 2016-07-12 | Intel Corporation | Performing parallel shading operations |
KR101719485B1 (ko) * | 2010-09-20 | 2017-03-27 | 삼성전자주식회사 | 그래픽 처리 유닛에서의 사전 픽셀 제거를 위한 장치 및 방법 |
GB2497302B (en) * | 2011-12-05 | 2017-04-12 | Advanced Risc Mach Ltd | Methods of and apparatus for processing computer graphics |
US9159156B2 (en) * | 2012-05-14 | 2015-10-13 | Nvidia Corporation | Cull streams for fine-grained rendering predication |
US9165399B2 (en) * | 2012-11-01 | 2015-10-20 | Nvidia Corporation | System, method, and computer program product for inputting modified coverage data into a pixel shader |
US9741154B2 (en) * | 2012-11-21 | 2017-08-22 | Intel Corporation | Recording the results of visibility tests at the input geometry object granularity |
US9846959B2 (en) * | 2014-07-03 | 2017-12-19 | Mediatek Inc. | Apparatus and method for controlling early depth processing and post depth processing |
US9978171B2 (en) * | 2014-07-29 | 2018-05-22 | Nvidia Corporation | Control of a sample mask from a fragment shader program |
GB2537137B (en) * | 2015-04-08 | 2021-02-17 | Advanced Risc Mach Ltd | Graphics processing systems |
-
2015
- 2015-04-08 GB GB1505951.2A patent/GB2537137B/en active Active
-
2016
- 2016-03-15 TW TW105107907A patent/TWI701636B/zh active
- 2016-04-06 KR KR1020177029805A patent/KR102636250B1/ko active IP Right Grant
- 2016-04-06 US US15/564,722 patent/US10832464B2/en active Active
- 2016-04-06 JP JP2017552863A patent/JP7038548B2/ja active Active
- 2016-04-06 EP EP16716644.6A patent/EP3281177B1/en active Active
- 2016-04-06 CN CN201680021229.0A patent/CN107438865B/zh active Active
- 2016-04-06 WO PCT/GB2016/050962 patent/WO2016162669A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007049610A1 (ja) * | 2005-10-25 | 2007-05-03 | Mitsubishi Electric Corporation | 画像処理装置 |
US20110090251A1 (en) * | 2009-10-15 | 2011-04-21 | Donovan Walter E | Alpha-to-coverage value determination using virtual samples |
JP2014235747A (ja) * | 2013-05-31 | 2014-12-15 | アーム・リミテッド | データ処理システム |
WO2015153162A1 (en) * | 2014-04-05 | 2015-10-08 | Sony Computer Entertainment America Llc | Method for efficient construction of high resolution display buffers |
WO2016137770A1 (en) * | 2015-02-26 | 2016-09-01 | Qualcomm Incorporated | Single pass surface splatting |
Non-Patent Citations (1)
Title |
---|
"Alpha to Coverage", [ONLINE], JPN7020001790, 6 April 2015 (2015-04-06), ISSN: 0004294017 * |
Also Published As
Publication number | Publication date |
---|---|
EP3281177A1 (en) | 2018-02-14 |
EP3281177B1 (en) | 2019-10-30 |
US10832464B2 (en) | 2020-11-10 |
KR102636250B1 (ko) | 2024-02-16 |
GB2537137A (en) | 2016-10-12 |
WO2016162669A1 (en) | 2016-10-13 |
KR20170134498A (ko) | 2017-12-06 |
JP7038548B2 (ja) | 2022-03-18 |
TWI701636B (zh) | 2020-08-11 |
GB201505951D0 (en) | 2015-05-20 |
GB2537137B (en) | 2021-02-17 |
CN107438865A (zh) | 2017-12-05 |
US20180108167A1 (en) | 2018-04-19 |
CN107438865B (zh) | 2021-09-24 |
TW201702993A (zh) | 2017-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7038548B2 (ja) | グラフィックス処理システム | |
CN105321199B (zh) | 图形处理流水线及其操作方法与介质 | |
US9189881B2 (en) | Graphics processing | |
US10311016B2 (en) | Hidden surface removal in graphics processing systems | |
US9214006B2 (en) | Hidden surface removal in graphics processing systems | |
US10043306B2 (en) | Using depth data in a graphics processing system | |
US9153070B2 (en) | Hidden surface removal in graphics processing systems | |
CN106373083B (zh) | 图形处理 | |
KR102623693B1 (ko) | 그래픽 처리 시스템 | |
CN106327420B (zh) | 数据处理系统 | |
KR20140131270A (ko) | 그래픽스 처리 시스템 | |
KR20170015232A (ko) | 그래픽 처리 시스템 | |
KR20140078568A (ko) | 그래픽 처리 시스템에서 히든 표면의 제거 | |
CN107851027B (zh) | 图形处理单元的可编程执行单元、数据处理系统、操作方法 | |
US10559056B2 (en) | Graphics processing | |
US20180129499A1 (en) | Data processing systems | |
GB2545457A (en) | Graphics processing systems | |
US11972503B2 (en) | Graphics processing | |
US10424042B2 (en) | Replicating graphics processor operation on a data processing system | |
GB2546308A (en) | Data processing systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7038548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |