JP2018501559A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018501559A5 JP2018501559A5 JP2017528906A JP2017528906A JP2018501559A5 JP 2018501559 A5 JP2018501559 A5 JP 2018501559A5 JP 2017528906 A JP2017528906 A JP 2017528906A JP 2017528906 A JP2017528906 A JP 2017528906A JP 2018501559 A5 JP2018501559 A5 JP 2018501559A5
- Authority
- JP
- Japan
- Prior art keywords
- page
- volatile memory
- address
- soc
- local volatile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims 2
- 230000003362 replicative Effects 0.000 claims 2
- 238000004590 computer program Methods 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
Claims (15)
- 不均一メモリアーキテクチャを有するポータブルコンピューティングデバイス内のメモリを割り振るための方法であって、
第1のシステムオンチップ(SoC)上で実行されているプロセスから、仮想メモリページについての要求を受け取るステップであって、前記第1のSoCがチップ間インターフェースを介して第2のSoCに電気的に結合され、前記第1のSoCが第1の高性能バスを介して第1のローカル揮発性メモリデバイスに電気的に結合され、前記第2のSoCが第2の高性能バスを介して第2のローカル揮発性メモリデバイスに電気的に結合される、ステップと、
前記第1および第2のローカル揮発性メモリデバイス上で利用可能な同じ物理アドレスを含んだ空き物理ページペアを決定するステップと、
前記空き物理ページペアを単一の仮想ページアドレスにマップするステップと
を含む、方法。 - 前記空き物理ページペアを前記単一の仮想ページアドレスに前記マップするステップが、前記同じ物理アドレスに関連するページテーブルエントリを変更するステップを含む、請求項1に記載の方法。
- 前記ページテーブルエントリを前記変更するステップが、前記第1および第2のローカル揮発性メモリデバイス上の前記同じ物理アドレスに記憶されたメモリデータを複製するようにコピー属性を設定するステップを含む、請求項2に記載の方法。
- 前記第1および第2のローカル揮発性メモリデバイス上の前記同じ物理アドレスに記憶されたメモリデータを複製するステップ
をさらに含む、請求項1に記載の方法。 - 前記空き物理ページペアを前記決定するステップが、
前記利用可能な同じ物理アドレスを識別するためにグローバルディレクトリで物理ページフレームを検索するステップ
を含む、請求項1に記載の方法。 - 前記空き物理ページペアを前記決定するステップが、
前記第1および第2のローカル揮発性メモリデバイス用の前記同じ物理アドレスが、異なる仮想アドレスに割り当てられることを決定するステップと、
前記物理ページペアを空けるために、前記物理アドレスを再割り当てするステップと
を含む、請求項1に記載の方法。 - 別の仮想メモリページを求めるさらなる要求を受け取るステップと、
さらなる物理ページペアが利用可能ではないと決定するステップと、
前記さらなる要求に応答して、さらなる物理ページを別の仮想ページアドレスにマップするステップと
をさらに含む、請求項1に記載の方法。 - オペレーティングシステムが、以前に割り振られた物理ページをさらなる空き物理ページペアに変換するステップ
をさらに含む、請求項1に記載の方法。 - 前記第1および第2のローカル揮発性メモリデバイスのうちの1つまたは複数が、ダイナミックランダムアクセスメモリ(DRAM)デバイスを含む、請求項1に記載の方法。
- 前記ポータブルコンピューティングデバイスが、モバイルフォン、タブレットコンピュータ、ナビゲーションデバイス、および携帯ゲーム機のうちの1つを含む、請求項1に記載の方法。
- 不均一メモリアーキテクチャを有するポータブルコンピューティングデバイス内のメモリを割り振るためのシステムであって、
第1のシステムオンチップ(SoC)上で実行されているプロセスから、仮想メモリページについての要求を受け取るための手段であって、前記第1のSoCがチップ間インターフェースを介して第2のSoCに電気的に結合され、前記第1のSoCが第1の高性能バスを介して第1のローカル揮発性メモリデバイスに電気的に結合され、前記第2のSoCが第2の高性能バスを介して第2のローカル揮発性メモリデバイスに電気的に結合される、手段と、
前記第1および第2のローカル揮発性メモリデバイス上で利用可能な同じ物理アドレスを含んだ空き物理ページペアを決定するための手段と、
前記空き物理ページペアを単一の仮想ページアドレスにマップするための手段と
を含む、システム。 - 前記空き物理ページペアを前記単一の仮想ページアドレスにマップするための前記手段が、前記同じ物理アドレスに関連するページテーブルエントリを変更するための手段をさらに含む、請求項11に記載のシステム。
- 前記ページテーブルエントリを変更するための前記手段が、前記第1および第2のローカル揮発性メモリデバイス上の前記同じ物理アドレスに記憶されたメモリデータを複製するようにコピー属性を設定するための手段を含む、請求項12に記載のシステム。
- 前記第1および第2のローカル揮発性メモリデバイス上の前記同じ物理アドレスに記憶されたメモリデータを複製するための手段
をさらに含む、請求項11に記載のシステム。 - 不均一メモリアーキテクチャでメモリを割り振るためにプロセッサによって実行可能である、コンピュータプログラムであって、請求項1から10のいずれか一項に記載の方法を実行するように構成された論理を含むコンピュータプログラム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/560,290 | 2014-12-04 | ||
| US14/560,290 US9575881B2 (en) | 2014-12-04 | 2014-12-04 | Systems and methods for providing improved latency in a non-uniform memory architecture |
| PCT/US2015/061987 WO2016089631A1 (en) | 2014-12-04 | 2015-11-20 | Systems and methods for providing improved latency in a non-uniform memory architecture |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018501559A JP2018501559A (ja) | 2018-01-18 |
| JP2018501559A5 true JP2018501559A5 (ja) | 2018-12-13 |
| JP6674460B2 JP6674460B2 (ja) | 2020-04-01 |
Family
ID=54834928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017528906A Active JP6674460B2 (ja) | 2014-12-04 | 2015-11-20 | 不均一メモリアーキテクチャにおける改善されたレイテンシのためのシステムおよび方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9575881B2 (ja) |
| EP (1) | EP3227786A1 (ja) |
| JP (1) | JP6674460B2 (ja) |
| CN (1) | CN107003940B (ja) |
| TW (1) | TWI622878B (ja) |
| WO (1) | WO2016089631A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9542333B2 (en) | 2014-12-04 | 2017-01-10 | Qualcomm Incorporated | Systems and methods for providing improved latency in a non-uniform memory architecture |
| US10055158B2 (en) * | 2016-09-22 | 2018-08-21 | Qualcomm Incorporated | Providing flexible management of heterogeneous memory systems using spatial quality of service (QoS) tagging in processor-based systems |
| US11461869B2 (en) * | 2018-03-14 | 2022-10-04 | Samsung Electronics Co., Ltd. | Slab based memory management for machine learning training |
| US10776046B1 (en) * | 2018-06-08 | 2020-09-15 | Pure Storage, Inc. | Optimized non-uniform memory access |
| US11734176B2 (en) * | 2021-10-27 | 2023-08-22 | Dell Products L.P. | Sub-NUMA clustering fault resilient memory system |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897664A (en) | 1996-07-01 | 1999-04-27 | Sun Microsystems, Inc. | Multiprocessor system having mapping table in each node to map global physical addresses to local physical addresses of page copies |
| US6049853A (en) | 1997-08-29 | 2000-04-11 | Sequent Computer Systems, Inc. | Data replication across nodes of a multiprocessor computer system |
| US6167437A (en) | 1997-09-02 | 2000-12-26 | Silicon Graphics, Inc. | Method, system, and computer program product for page replication in a non-uniform memory access system |
| ATE254778T1 (de) | 1997-09-05 | 2003-12-15 | Sun Microsystems Inc | Nachschlagtabelle und verfahren zur datenspeicherung darin |
| US6785783B2 (en) | 2000-11-30 | 2004-08-31 | International Business Machines Corporation | NUMA system with redundant main memory architecture |
| US6871219B2 (en) | 2001-03-07 | 2005-03-22 | Sun Microsystems, Inc. | Dynamic memory placement policies for NUMA architecture |
| EP1611513B1 (en) | 2003-04-04 | 2010-12-15 | Oracle America, Inc. | Multi-node system in which global address generated by processing subsystem includes global to local translation information |
| US7765381B2 (en) | 2003-04-04 | 2010-07-27 | Oracle America, Inc. | Multi-node system in which home memory subsystem stores global to local address translation information for replicating nodes |
| US8417913B2 (en) | 2003-11-13 | 2013-04-09 | International Business Machines Corporation | Superpage coalescing which supports read/write access to a new virtual superpage mapping during copying of physical pages |
| JP4171749B2 (ja) * | 2006-04-17 | 2008-10-29 | Ｔｄｋ株式会社 | メモリコントローラおよびフラッシュメモリシステム |
| US7921261B2 (en) | 2007-12-18 | 2011-04-05 | International Business Machines Corporation | Reserving a global address space |
| US8451281B2 (en) | 2009-06-23 | 2013-05-28 | Intel Corporation | Shared virtual memory between a host and discrete graphics device in a computing system |
| US8392736B2 (en) | 2009-07-31 | 2013-03-05 | Hewlett-Packard Development Company, L.P. | Managing memory power usage |
| EP2437161A1 (en) * | 2010-10-01 | 2012-04-04 | Intel Mobile Communications Technology Dresden GmbH | Hardware accelerator module and method for setting up same |
| US8560757B2 (en) | 2011-10-25 | 2013-10-15 | Cavium, Inc. | System and method to reduce memory access latencies using selective replication across multiple memory ports |
| TWI500292B (zh) * | 2012-11-08 | 2015-09-11 | Realtek Semiconductor Corp | 具有節能功能的網路通訊裝置及方法 |
| CN103257929B (zh) * | 2013-04-18 | 2016-03-16 | 中国科学院计算技术研究所 | 一种虚拟机内存映射方法及系统 |
| US9361233B2 (en) | 2013-12-20 | 2016-06-07 | Intel Corporation | Method and apparatus for shared line unified cache |
| US9558041B2 (en) | 2014-09-05 | 2017-01-31 | Telefonaktiebolaget L M Ericsson (Publ) | Transparent non-uniform memory access (NUMA) awareness |
| US9542333B2 (en) | 2014-12-04 | 2017-01-10 | Qualcomm Incorporated | Systems and methods for providing improved latency in a non-uniform memory architecture |
-
2014
- 2014-12-04 US US14/560,290 patent/US9575881B2/en active Active
-
2015
- 2015-11-20 CN CN201580062108.6A patent/CN107003940B/zh active Active
- 2015-11-20 WO PCT/US2015/061987 patent/WO2016089631A1/en active Application Filing
- 2015-11-20 JP JP2017528906A patent/JP6674460B2/ja active Active
- 2015-11-20 EP EP15805686.1A patent/EP3227786A1/en not_active Withdrawn
- 2015-12-04 TW TW104140795A patent/TWI622878B/zh not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9965392B2 (en) | Managing coherent memory between an accelerated processing device and a central processing unit | |
| US10776308B2 (en) | Smart memory data store or load method and apparatus | |
| JP2018501559A5 (ja) | ||
| US8850158B2 (en) | Apparatus for processing remote page fault and method thereof | |
| TWI750176B (zh) | 對記憶體通道執行軟體調訓的電子裝置、其記憶體通道調訓方法及其系統 | |
| US8984255B2 (en) | Processing device with address translation probing and methods | |
| JP2018538630A5 (ja) | ||
| JP2015519654A5 (ja) | ||
| CN106575235A (zh) | 虚拟计算环境中的存储器和资源管理 | |
| JP6674460B2 (ja) | 不均一メモリアーキテクチャにおける改善されたレイテンシのためのシステムおよび方法 | |
| TW201443646A (zh) | 用於存取記憶體之系統及方法 | |
| CN113485791B (zh) | 配置方法和访问方法、装置、虚拟化系统和存储介质 | |
| JP2018502379A5 (ja) | ||
| JP6676052B2 (ja) | 不均一メモリアーキテクチャにおける改善されたレイテンシを可能にするためのシステムおよび方法 | |
| TW201502972A (zh) | 共享記憶體系統 | |
| WO2016119618A1 (zh) | 一种远端内存分配方法、装置和系统 | |
| US10817432B2 (en) | Memory address assignment method for virtual machine and apparatus | |
| US20170140501A1 (en) | Method of operating virtual address generator and method of operating system including the same | |
| WO2017035813A1 (zh) | 一种数据访问方法、装置及系统 | |
| US20160026567A1 (en) | Direct memory access method, system and host module for virtual machine | |
| JP2022541059A (ja) | ヘテロジニアスコンピューティングのための統合カーネル仮想アドレス空間 | |
| WO2015161804A1 (zh) | 一种Cache分区的方法及装置 | |
| KR20220038053A (ko) | 커널 지원을 가진 지속 가능한 서비스들에 기초하여 회복성 운영 시스템을 구축하는 방법 | |
| CN114925000A (zh) | 地址转换方法、电子装置和电子设备 | |
| JP2011215765A (ja) | テーブル構成方法、データアクセス方法、コンピュータプログラム、テーブル構成装置及びデータ処理装置 |