JP2018207403A - Radio communication device and delay adjustment method - Google Patents
Radio communication device and delay adjustment method Download PDFInfo
- Publication number
- JP2018207403A JP2018207403A JP2017113623A JP2017113623A JP2018207403A JP 2018207403 A JP2018207403 A JP 2018207403A JP 2017113623 A JP2017113623 A JP 2017113623A JP 2017113623 A JP2017113623 A JP 2017113623A JP 2018207403 A JP2018207403 A JP 2018207403A
- Authority
- JP
- Japan
- Prior art keywords
- test signal
- antenna
- unit
- transmission
- transmission circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
Description
本発明は、無線通信装置および遅延調整方法に関する。 The present invention relates to a wireless communication apparatus and a delay adjustment method.
マクロセル内にスモールセルを配置する、いわゆる「ヘテロジニアスネットワーク」により、モバイルネットワークの更なるスループットの向上が可能となる。しかし、スモールセルをマクロセル内に多数配置すると、セル間干渉が発生する。これを回避するための1つの手段としては、例えばビームフォーミングが有効である。 A so-called “heterogeneous network” in which a small cell is arranged in a macro cell can further improve the throughput of the mobile network. However, when many small cells are arranged in a macro cell, inter-cell interference occurs. As one means for avoiding this, for example, beam forming is effective.
ビームフォーミングは、複数のアンテナの指向性を一定方向に集中させることにより特定のエリアに電力を集中させることができる。これにより、隣接セルへの漏洩電力を削減することができ、セル間干渉が低減される。ビームフォーミングでは、複数のアンテナ間の位相誤差等を揃えることにより、高い精度でビームを形成することができる。そのため、複数のアンテナ間の位相誤差等を補正するためのアンテナキャリブレーションが行われる。 Beam forming can concentrate power in a specific area by concentrating the directivity of a plurality of antennas in a certain direction. Thereby, the leakage power to an adjacent cell can be reduced and inter-cell interference is reduced. In beam forming, a beam can be formed with high accuracy by aligning phase errors between a plurality of antennas. Therefore, antenna calibration is performed to correct a phase error between a plurality of antennas.
例えば、キャリブレーション信号の遅延測定結果を用いてアレイアンテナに含まれる各アンテナに対応する送信回路回路の遅延補正量を求め、求めた遅延補正量を送受信回路回路の遅延素子に設定する技術が知られている。 For example, a technique is known in which a delay correction amount of a transmission circuit circuit corresponding to each antenna included in an array antenna is obtained using a delay measurement result of a calibration signal, and the obtained delay correction amount is set in a delay element of the transmission / reception circuit circuit. It has been.
ところで、上記技術では、送信回路回路を通過したキャリブレーション信号はアナログ回路内でフィードバックされ、フィードバックされた信号に基づいて送信回路回路の遅延補正量が算出される。アナログ回路には、ケーブルを介してアンテナが接続されている。アンテナとアナログ回路とは異なる場所に設置されるため、アンテナとアナログ回路とを接続するケーブルは長い。また、各アンテナと各送信回路回路とを接続する各ケーブルは、厳密には異なる長さであることが多い。そのため、アナログ回路内でフィードバックされたキャリブレーション信号に基づいて各アンテナに対応する送信回路回路の遅延量を補正したとしても、各アンテナにおけるケーブルの遅延差が残る。そのため、各アンテナから空間に放射される信号の位相等を精度よく調整することが難しい。 In the above technique, the calibration signal that has passed through the transmission circuit circuit is fed back in the analog circuit, and the delay correction amount of the transmission circuit circuit is calculated based on the fed back signal. An antenna is connected to the analog circuit via a cable. Since the antenna and the analog circuit are installed in different places, the cable connecting the antenna and the analog circuit is long. In addition, strictly speaking, each cable connecting each antenna and each transmission circuit circuit is often of a different length. Therefore, even if the delay amount of the transmission circuit circuit corresponding to each antenna is corrected based on the calibration signal fed back in the analog circuit, the cable delay difference in each antenna remains. For this reason, it is difficult to accurately adjust the phase and the like of the signal radiated from each antenna to the space.
開示の技術は、かかる点に鑑みてなされたものであって、アレイアンテナのキャリブレーションの精度を向上させることができる無線通信装置および遅延調整方法を提供することを目的とする。 The disclosed technique has been made in view of the above point, and an object thereof is to provide a radio communication apparatus and a delay adjustment method capable of improving the accuracy of calibration of an array antenna.
本願が開示する無線通信装置は、1つの態様において、複数のアンテナを含むアレイアンテナと、複数の送信回路と、複数の線路と、生成部と、調整部とを有する。それぞれの送信回路は、それぞれのアンテナに対応して設けられる。それぞれの線路は、それぞれのアンテナに対応して設けられ、当該アンテナと当該アンテナに対応する送信回路とを接続する。生成部は、それぞれの送信回路に入力される試験信号を生成する。調整部は、それぞれの線路においてアンテナ側の端部が開放された状態で、複数の送信回路の間で、生成部から試験信号が送信回路に入力されたタイミングから、送信回路および線路を介して線路において開放された端部で反射した試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの送信回路内の遅延時間を調整する。 In one aspect, a wireless communication device disclosed in the present application includes an array antenna including a plurality of antennas, a plurality of transmission circuits, a plurality of lines, a generation unit, and an adjustment unit. Each transmission circuit is provided corresponding to each antenna. Each line is provided corresponding to each antenna, and connects the antenna and a transmission circuit corresponding to the antenna. The generation unit generates a test signal input to each transmission circuit. The adjustment unit is configured such that the test signal is input to the transmission circuit from the generation unit through the transmission circuit and the line between the plurality of transmission circuits in a state where the end on the antenna side is opened in each line. The delay time in each transmission circuit is adjusted so that the time difference until the timing when the test signal reflected by the open end of the line is received is less than a predetermined value.
本願が開示する無線通信装置および遅延調整方法の1つの態様によれば、アレイアンテナのキャリブレーションの精度を向上させることができるという効果を奏する。 According to one aspect of the wireless communication apparatus and the delay adjustment method disclosed in the present application, there is an effect that the accuracy of calibration of the array antenna can be improved.
以下、本願が開示する無線通信装置および遅延調整方法の実施形態について、実施例毎に図面を参照して詳細に説明する。なお、以下の各実施例により開示の技術が限定されるものではない。また、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。 Hereinafter, embodiments of a wireless communication device and a delay adjustment method disclosed in the present application will be described in detail with reference to the drawings for each example. The disclosed technology is not limited by the following embodiments. In addition, the embodiments can be appropriately combined within a range in which processing contents are not contradictory.
[基地局10]
図1は、基地局10の一例を示すブロック図である。基地局10は、BBU(Base Band Unit)11、RRH20、およびアレイアンテナ14を有する。アレイアンテナ14は、複数のアンテナ13−1〜13−nを有する。複数のアンテナ13−1〜13−nのそれぞれは、複数のケーブル12−1〜12−nのいずれかを介してRRH20に接続される。基地局10は、無線通信装置の一例である。
[Base station 10]
FIG. 1 is a block diagram illustrating an example of the
RRH20は、制御部30および複数の無線部40−1〜40−nを有する。複数の無線部40−1〜40−nのそれぞれは、複数のケーブル12−1〜12−nのいずれかを介して、複数のアンテナ13−1〜13−nのいずれかに接続される。制御部30は、複数の無線部40−1〜40−nのそれぞれによって送受信される信号の位相および振幅を制御することにより、アレイアンテナ14を介して送受信される無線信号において、所定の方向に指向性を有するビームを形成する。
The RRH 20 includes a
なお、以下では、複数のケーブル12−1〜12−nのそれぞれを区別することなく総称する場合に単にケーブル12と記載し、複数のアンテナ13−1〜13−nのそれぞれを区別することなく総称する場合に単にアンテナ13と記載する。また、以下では、複数の無線部40−1〜40−nのそれぞれを区別することなく総称する場合に単に無線部40と記載する。それぞれのケーブル12は、線路の一例である。
In the following description, the plurality of cables 12-1 to 12-n are collectively referred to as the
[RRH20]
図2は、実施例1におけるRRH20の一例を示すブロック図である。RRH20は、制御部30、複数の無線部40、ADC(Analog to Digital Converter)50、およびスイッチ51を有する。なお、図2では、説明を簡単にするために、2つのアンテナ13−1および13−2に対応して、RRH20内に2つの無線部40−1および40−2が図示されている。しかし、RRH20に3つ以上のアンテナ13が接続されている場合には、RRH20内には、それぞれのアンテナ13に対応して3つ以上の無線部40が設けられていてもよい。
[RRH20]
FIG. 2 is a block diagram illustrating an example of the
それぞれの無線部40は、DAC(Digital to Analog Converter)41、PA(Power Amplifier)42、サーキュレータ43、BPF(Band Pass Filter)44、スイッチ46、LNA(Low Noise Amplifier)47、およびADC48を有する。本実施例において、それぞれの無線部40は、TDD(Time Division Duplex)方式に基づいて信号を送受信する。それぞれの無線部40は、コネクタ45を介してケーブル12に接続される。また、それぞれのアンテナ13は、コネクタ120によりケーブル12に着脱自在に接続される。
Each
DAC41は、制御部30から出力された信号を、ディジタル信号からアナログ信号に変換する。PA42は、DAC41によってアナログ信号に変換された信号を増幅する。サーキュレータ43は、DAC41によって増幅された信号をBPF44へ通過させる。また、サーキュレータ43は、アンテナ13によって受信されBPF44を通過した信号をスイッチ46へ通過させる。BPF44は、PA42によって増幅されサーキュレータ43を通過した信号の周波数帯域を所定の周波数帯域に制限する。また、BPF44は、アンテナ13によって受信された信号の周波数帯域を所定の周波数帯域に制限する。
The
スイッチ46は、サーキュレータ43から出力された信号の出力先を、LNA47またはスイッチ51のいずれかに切り換える。LNA47は、スイッチ46から出力された信号を増幅する。ADC48は、LNA47によって増幅された信号をアナログ信号からディジタル信号に変換し、アナログ信号に変換された信号を制御部30へ出力する。
The
スイッチ51は、ADC50に入力される試験信号を、無線部40−1から出力された試験信号、または、無線部40−2から出力された試験信号のいずれかに切り換える。ADC50は、スイッチ51から出力された試験信号をアナログ信号からディジタル信号に変換し、変換された試験信号を制御部30へ出力する。
The
制御部30は、複数のスイッチ31−1〜31−2、複数の遅延部32−1〜32−2、複数のスイッチ33−1〜33−2、複数の遅延部34−1〜34−2、信号発生器35、調整部36、および検出部37を有する。複数のスイッチ31−1〜31−2、複数の遅延部32−1〜32−2、複数のスイッチ33−1〜33−2、および複数の遅延部34−1〜34−2のそれぞれは、複数のアンテナ13のそれぞれに対応して設けられる。図2の例では、スイッチ31−1、遅延部32−1、スイッチ33−1、および遅延部34−1は、アンテナ13−1に対応して設けられている。また、スイッチ31−2、遅延部32−2、スイッチ33−2、および遅延部34−2は、アンテナ13−2に対応して設けられている。
The
なお、以下では、複数のスイッチ31−1〜31−2のそれぞれを区別することなく総称する場合に単にスイッチ31と記載し、複数の遅延部32−1〜32−2のそれぞれを区別することなく総称する場合に単に遅延部32と記載する。また、以下では、複数のスイッチ33−1〜33−2のそれぞれを区別することなく総称する場合に単にスイッチ33と記載し、複数の遅延部34−1〜34−2のそれぞれを区別することなく総称する場合に単に遅延部34と記載する。また、それぞれのアンテナ13において、遅延部32、DAC41、PA42、サーキュレータ43、およびBPF44は、送信回路の一例であり、LNA47、ADC48、および遅延部34は、受信回路の一例である。
In the following description, when a plurality of switches 31-1 to 31-2 are collectively referred to without being distinguished, they are simply referred to as a switch 31, and each of the plurality of delay units 32-1 to 32-2 is distinguished. When referring generically, they are simply referred to as a delay unit 32. In the following description, when a plurality of switches 33-1 to 33-2 are collectively referred to without being distinguished, they are simply referred to as a switch 33, and each of the plurality of delay units 34-1 to 34-2 is distinguished. When referring generically, they are simply referred to as the delay unit 34. In each
それぞれのスイッチ31は、対応する遅延部32に入力される信号を、BBU11から出力される送信信号、または、信号発生器35から出力される試験信号のいずれかに切り換える。
Each switch 31 switches the signal input to the corresponding delay unit 32 to either a transmission signal output from the
それぞれの遅延部32は、調整部36によって設定された遅延量分、スイッチ31から出力された信号を遅延させ、遅延させた信号を、遅延部32に対応する無線部40へ出力する。それぞれの遅延部32は、例えばFIR(Finite Impulse Response)フィルタである。
Each delay unit 32 delays the signal output from the switch 31 by the delay amount set by the
それぞれの遅延部34は、調整部36によって設定された遅延量分、遅延部34に対応する無線部40から出力された信号を遅延させ、遅延させた信号を、遅延部34に対応するスイッチ33へ出力する。それぞれの遅延部34は、例えばFIRフィルタである。
Each delay unit 34 delays the signal output from the
それぞれのスイッチ33は、スイッチ33に対応する遅延部34から出力された信号の出力先を、BBU11または検出部37のいずれかに切り換える。
Each switch 33 switches the output destination of the signal output from the delay unit 34 corresponding to the switch 33 to either the
信号発生器35は、アンテナ13毎に、アンテナ13に対応する送信回路の遅延量の調整に使用される試験信号を生成する。本実施例において、信号発生器35は、パルス状の試験信号を生成する。そして、信号発生器35は、生成された試験信号を各スイッチ31および検出部37へ出力する。信号発生器35は、生成部の一例である。
For each
検出部37は、信号発生器35から出力された試験信号と、各無線部40を介してフィードバックされた試験信号との時間差である伝送時間に基づいて、各アンテナ13に対応する遅延部32および遅延部34に設定される遅延量を算出する。そして、検出部37は、各アンテナ13について算出された遅延量を調整部36へ出力する。
Based on the transmission time that is the time difference between the test signal output from the
調整部36は、検出部37によってアンテナ13毎に算出された遅延量を、対応する遅延部32および遅延部34へそれぞれ設定する。
The
[送信回路のキャリブレーション時の試験信号の流れ]
図3は、送信回路のキャリブレーション時の試験信号の流れの一例を説明する図である。本実施例における送信回路のキャリブレーションでは、複数のアンテナ13−1〜13−2のそれぞれから空間に放射される信号の位相が調整される。なお、1つのアンテナ13を基準として、基準となるアンテナ13と他のアンテナ13との間で信号の位相が調整されることにより、3つ以上のアンテナ13についても、各アンテナ13から空間に放射される信号の位相を調整することができる。そのため、以下では、2つのアンテナ13に関するキャリブレーションについて説明する。
[Flow of test signal during calibration of transmitter circuit]
FIG. 3 is a diagram for explaining an example of the flow of test signals during calibration of the transmission circuit. In the calibration of the transmission circuit in the present embodiment, the phase of the signal radiated from each of the plurality of antennas 13-1 to 13-2 is adjusted. Note that, with one
送信回路のキャリブレーションでは、例えば図3に示すように、それぞれのアンテナ13が、ケーブル12から取り外される。これにより、コネクタ120が設けられたケーブル12の端部は、電気的には開放(ハイインピーダンス)の状態となる。また、それぞれのスイッチ31において、対応する遅延部32に入力される信号が、信号発生器35から出力される試験信号に切り換えられる。そして、それぞれの遅延部32には、遅延量として「0」が設定される。また、それぞれの無線部40において、サーキュレータ43から出力された信号がスイッチ51へ出力されるようにスイッチ46が切り換えられる。
In calibration of the transmission circuit, for example, as shown in FIG. 3, each
そして、アンテナ13−1に対応する送信回路の伝送時間ΔTt1が測定される。具体的には、無線部40−1から出力される信号がADC50に入力されるようにスイッチ51が切り換えられる。そして、信号発生器35は、試験信号をスイッチ31−1および検出部37へ出力する。信号発生器35からスイッチ31−1へ出力された試験信号は、遅延部32−1を介して無線部40−1に入力される。無線部40−1に入力された試験信号は、無線部40−1内のDAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12−1へ出力される。
Then, the transmission time ΔT t1 of the transmission circuit corresponding to the antenna 13-1 is measured. Specifically, the
ここで、本実施例におけるキャリブレーションでは、アンテナ13−1が、ケーブル12−1から取り外されているため、ケーブル12−1へ出力された試験信号は、ケーブル12−1内を通過してコネクタ120において反射する。コネクタ120において反射した試験信号は、ケーブル12−1、コネクタ45、BPF44、サーキュレータ43、スイッチ46、スイッチ51、およびADC50を介して、検出部37にフィードバックされる。
Here, in the calibration in the present embodiment, since the antenna 13-1 is removed from the cable 12-1, the test signal output to the cable 12-1 passes through the cable 12-1 and is connected to the connector. Reflected at 120. The test signal reflected at the
図4は、送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。検出部37は、例えば図4(a)に示すように、信号発生器35から出力された試験信号の送信タイミングTcal1と、フィードバックされた試験信号が受信されたタイミングTtdet1とに基づいて、アンテナ13−1に対応する送信回路の伝送時間ΔTt1を測定する。
FIG. 4 is a diagram for explaining an example of the delay of the test signal during calibration of the transmission circuit.
次に、アンテナ13−2に対応する送信回路の伝送時間ΔTt2が測定される。具体的には、無線部40−2から出力される信号がADC50に入力されるようにスイッチ51が切り換えられる。そして、信号発生器35は、試験信号をスイッチ31−2および検出部37へ出力する。信号発生器35からスイッチ31−2へ出力された試験信号は、遅延部32−2を介して無線部40−2に入力される。無線部40−2に入力された試験信号は、無線部40−2内のDAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12−2へ出力される。
Next, the transmission time ΔT t2 of the transmission circuit corresponding to the antenna 13-2 is measured. Specifically, the
アンテナ13−2はケーブル12−2から取り外されているため、ケーブル12−2へ出力された試験信号は、ケーブル12−2内を通過してコネクタ120において反射する。コネクタ120において反射した試験信号は、ケーブル12−2、コネクタ45、BPF44、サーキュレータ43、スイッチ46、スイッチ51、およびADC50を介して、検出部37にフィードバックされる。
Since the antenna 13-2 is removed from the cable 12-2, the test signal output to the cable 12-2 passes through the cable 12-2 and is reflected by the
検出部37は、例えば図4(b)に示すように、信号発生器35から出力された試験信号の送信タイミングTcal2と、フィードバックされた試験信号が受信されたタイミングTtdet2とに基づいて、アンテナ13−2に対応する送信回路の伝送時間ΔTt2を測定する。図4の例では、伝送時間ΔTt2は、伝送時間ΔTt1よりも長い。次に、検出部37は、測定された伝送時間ΔTt1およびΔTt2の差分Ttdを算出する。そして、検出部37は、測定された伝送時間ΔTt1およびΔTt2のうち、短い方の伝送時間が測定された送信回路内の遅延部32に、算出された差分Ttdを設定する指示を調整部36へ出力する。
調整部36は、検出部37から指示された差分Ttdに対応する遅延量を、検出部37から指示された送信回路内の遅延部32に設定する。例えば図4の例では、図4(c)に示すように、伝送時間ΔTt1が測定された送信回路内の遅延部32、即ち遅延部32−1に、検出部37から指示された差分Ttdに対応する遅延量が設定される。これにより、アンテナ13−1に対応する送信回路において、フィードバックされた試験信号が受信されるタイミングはTtdet1’となり、アンテナ13−1の送信回路の伝送時間がΔTt1’となる。これにより、アンテナ13−1の送信回路の伝送時間ΔTt1’とアンテナ13−2の送信回路の伝送時間ΔTt2との差が小さくなる。従って、基地局10は、各アンテナ13から空間に放射される信号の位相を精度よく調整することができる。
The
ここで、各アンテナ13と各無線部40とを接続するケーブル12は、長さおよび遅延特性が異なる場合がある。そのため、各無線部40内でフィードバックされた試験信号に基づいて各送信回路の伝送時間の差を算出するとすれば、算出された伝送時間の差には、各送信回路に接続されているケーブル12の伝送時間の差が含まれない。そのため、各アンテナ13から空間に放射される信号の位相を精度よく調整することが難しい。
Here, the
これに対し、本実施例の基地局10では、アンテナ13に接続されるケーブル12の端部が開放され、当該端部で反射した試験信号を用いて各送信回路の伝送時間の差が算出される。これにより、算出された伝送時間の差には、各送信回路に接続されているケーブル12の伝送時間の差が含まれることになる。そのため、各アンテナ13から空間に放射される信号の位相を精度よく調整することが可能となる。
On the other hand, in the
[受信回路のキャリブレーション時の試験信号の流れ]
図5は、受信回路のキャリブレーション時の試験信号の流れの一例を説明する図である。受信回路のキャリブレーションでは、複数のアンテナ13−1〜13−2のそれぞれで受信された信号の位相差がBBU11へ入力される段階で小さくなるように調整される。本実施例における受信回路のキャリブレーションは、送信回路のキャリブレーションが実行された後に行われる。なお、受信回路のキャリブレーションにおいても、1つのアンテナ13を基準として、基準となるアンテナ13と他のアンテナ13との間で信号の位相が調整されることにより、3つ以上のアンテナ13についても位相差の調整が可能である。そのため、以下では、2つのアンテナ13に関するキャリブレーションについて説明する。
[Test signal flow during calibration of receiver circuit]
FIG. 5 is a diagram for explaining an example of the flow of test signals during calibration of the receiving circuit. In the calibration of the receiving circuit, the phase difference of the signals received by each of the plurality of antennas 13-1 to 13-2 is adjusted so as to become small when it is input to the
受信回路のキャリブレーションでは、送信回路のキャリブレーションが行われた後に行われる。そのため、例えば図5に示すように、それぞれのアンテナ13がケーブル12から取り外されており、それぞれのスイッチ31において、対応する遅延部32に入力される信号が、信号発生器35から出力される試験信号に切り換えられている。また、それぞれの遅延部32には、送信回路のキャリブレーションにおいて算出された差分に対応する遅延量が設定される。各アンテナ13に対応する送信回路の伝送時間が例えば図4に示したような関係にある場合、遅延部32−1に差分Ttdに対応する遅延量が設定され、遅延部32−2には、遅延量として「0」が設定される。
The calibration of the reception circuit is performed after the calibration of the transmission circuit. Therefore, for example, as shown in FIG. 5, each
また、それぞれの無線部40において、スイッチ46は、サーキュレータ43から出力された信号がLNA47へ出力されるように切り換えられる。また、それぞれの遅延部34には、遅延量として「0」が設定される。
In each
そして、アンテナ13−1に対応する受信回路の伝送時間ΔTr1が測定される。具体的には、遅延部34−1から出力される信号が検出部37へ出力されるようにスイッチ33−1が切り換えられる。そして、信号発生器35は、試験信号をスイッチ31−1および検出部37へ出力する。信号発生器35からスイッチ31−1へ出力された試験信号は、例えば差分Ttdに対応する遅延量が設定された遅延部32−1を介して無線部40−1に入力される。無線部40−1に入力された試験信号は、DAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12−1へ出力される。
Then, the transmission time ΔT r1 of the receiving circuit corresponding to the antenna 13-1 is measured. Specifically, the switch 33-1 is switched so that the signal output from the delay unit 34-1 is output to the
アンテナ13−1はケーブル12−1から取り外されているため、ケーブル12−1へ出力された試験信号は、ケーブル12−1内を通過してコネクタ120において反射する。コネクタ120において反射した試験信号は、ケーブル12−1、コネクタ45、BPF44、サーキュレータ43、スイッチ46、LNA47、ADC48、遅延部34−1、およびスイッチ33−1を介して、検出部37にフィードバックされる。
Since the antenna 13-1 is detached from the cable 12-1, the test signal output to the cable 12-1 passes through the cable 12-1 and is reflected by the
図6は、受信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。検出部37は、例えば図6(a)に示すように、信号発生器35から出力された試験信号の送信タイミングTcal1と、フィードバックされた試験信号が受信されたタイミングTrdet1とに基づいて、アンテナ13−1に対応する受信回路の伝送時間ΔTr1を測定する。伝送時間ΔTr1には、例えば図6(a)に示すように、アンテナ13−1に対応する送信回路の伝送時間ΔTt1”と、遅延部32−1に設定された遅延量に対応する差分Ttdが含まれている。
FIG. 6 is a diagram for explaining an example of the delay of the test signal at the time of calibration of the receiving circuit.
次に、アンテナ13−2に対応する送信回路の伝送時間ΔTt2が測定される。具体的には、遅延部34−2から出力される信号が検出部37へ出力されるようにスイッチ33−2が切り換えられる。そして、信号発生器35は、試験信号をスイッチ31−2および検出部37へ出力する。信号発生器35からスイッチ31−2へ出力された試験信号は、例えば「0」の遅延量が設定された遅延部32−2を介して無線部40−2に入力される。無線部40−2に入力された試験信号は、DAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12−2へ出力される。
Next, the transmission time ΔT t2 of the transmission circuit corresponding to the antenna 13-2 is measured. Specifically, the switch 33-2 is switched so that the signal output from the delay unit 34-2 is output to the
アンテナ13−2はケーブル12−2から取り外されているため、ケーブル12−2へ出力された試験信号は、ケーブル12−2内を通過してコネクタ120において反射する。コネクタ120において反射した試験信号は、ケーブル12−2、コネクタ45、BPF44、サーキュレータ43、スイッチ46、LNA47、ADC48、遅延部34−2、およびスイッチ33−2を介して、検出部37にフィードバックされる。
Since the antenna 13-2 is removed from the cable 12-2, the test signal output to the cable 12-2 passes through the cable 12-2 and is reflected by the
検出部37は、例えば図6(b)に示すように、信号発生器35から出力された試験信号の送信タイミングTcal2と、フィードバックされた試験信号が受信されたタイミングTrdet2に基づいて伝送時間ΔTr2を測定する。伝送時間ΔTr2には、例えば図6(b)に示すように、アンテナ13−2に対応する送信回路の伝送時間ΔTt2”が含まれている。
For example, as illustrated in FIG. 6B, the
ここで、送信回路のキャリブレーションは完了しているので、受信回路のキャリブレーションにおいて、それぞれの受信回路の伝送時間ΔTr1とΔTr2との差分Trdは、受信回路の伝送時間の差分となる。そのため、伝送時間ΔTr1およびΔTr2のうち、短い方の伝送時間が測定された受信回路に、伝送時間ΔTr1とΔTr2との差分Trdに対応する遅延量を加えれば、各受信回路の伝送時間の差は小さくなる。図6の例では、伝送時間ΔTr1は、伝送時間ΔTr2よりも短い。そのため、検出部37は、短い方の伝送時間ΔTr1が測定された受信回路の遅延部34に、伝送時間ΔTr1とΔTr2との差分Trdを設定する指示を調整部36へ出力する。
Here, since the calibration of the transmission circuit is completed, in the calibration of the reception circuit, the difference T rd between the transmission times ΔT r1 and ΔT r2 of the respective reception circuits is the difference in the transmission time of the reception circuit. . Therefore, if a delay amount corresponding to the difference T rd between the transmission times ΔT r1 and ΔT r2 is added to the receiving circuit in which the shorter one of the transmission times ΔT r1 and ΔT r2 is measured, The difference in transmission time is reduced. In the example of FIG. 6, the transmission time ΔT r1 is shorter than the transmission time ΔT r2 . Therefore, the
調整部36は、検出部37から指示された差分Trdに対応する遅延量を、検出部37から指示された送信回路に対応する遅延部34に設定する。図6(c)の例では、伝送時間ΔTr1が測定された受信回路の遅延部34、即ち遅延部34−1に、検出部37から指示された差分Trdが設定される。これにより、アンテナ13−1に対応する受信回路においてフィードバックされた試験信号が受信されたタイミングはTrdet1’となり、アンテナ13−1の受信回路の伝送時間がΔTr1’となる。これにより、アンテナ13−1の受信回路の伝送時間ΔTr1’とアンテナ13−2の受信回路の伝送時間ΔTr2との差が小さくなる。従って、各アンテナ13を介して受信されBBU11へ出力される信号の位相を精度よく調整することができる。
The
[送信回路のキャリブレーション]
図7は、実施例1における送信回路のキャリブレーションの一例を示すフローチャートである。図7に示す送信回路のキャリブレーションは、例えばRRH20の設置時等の所定のタイミングで実行される。なお、図7に示す送信回路のキャリブレーションの実行開始前に、各アンテナ13は、ケーブル12から取り外されている。また、図7に示すフローチャートでは、アンテナ13−1に対応する送信回路をブランチ1と記載し、アンテナ13−2に対応する送信回路をブランチ2と記載する。
[Calibration of transmitter circuit]
FIG. 7 is a flowchart illustrating an example of calibration of the transmission circuit according to the first embodiment. The calibration of the transmission circuit shown in FIG. 7 is executed at a predetermined timing, for example, when the
まず、ブランチ1について送信回路のキャリブレーション用の経路が設定される(S100)。具体的には、例えば図3に示したように、信号発生器35から出力される試験信号が遅延部32−1に入力されるようにスイッチ31−1が切り換えられる。また、無線部40−1内のサーキュレータ43から出力された信号がスイッチ51へ出力されるように、無線部40−1内のスイッチ46が切り換えられる。また、無線部40−1内のスイッチ46から出力された試験信号がADC50へ出力されるようにスイッチ51が切り換えられる。そして、遅延部32−1には、遅延量として「0」が設定される。
First, a transmission circuit calibration path is set for branch 1 (S100). Specifically, for example, as illustrated in FIG. 3, the switch 31-1 is switched so that the test signal output from the
次に、信号発生器35は、試験信号をブランチ1へ出力する(S101)。具体的には、信号発生器35は、試験信号をスイッチ31−1および検出部37へ出力する。スイッチ31−1へ出力された試験信号は、遅延部32−1を介して無線部40−1に入力され、DAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12−1へ出力される。ケーブル12−1へ出力された試験信号は、ケーブル12−1内を通過してコネクタ120で反射する。コネクタ120で反射した試験信号は、ケーブル12−1、コネクタ45、BPF44、サーキュレータ43、スイッチ46、スイッチ51、およびADC50を介して、検出部37にフィードバックされる。
Next, the
次に、検出部37は、例えば図4(a)で説明したように、信号発生器35から出力された試験信号の送信タイミングTcal1と、フィードバックされた試験信号が受信されたタイミングTtdet1とに基づいて、ブランチ1の伝送時間ΔTt1を測定する(S102)。
Then, detecting
次に、ブランチ2について送信回路のキャリブレーション用の経路が設定される(S103)。具体的には、例えば図3に示したように、信号発生器35から出力される試験信号が遅延部32−2に入力されるようにスイッチ31−2が切り換えられる。また、無線部40−2内のサーキュレータ43から出力された信号がスイッチ51へ出力されるように、無線部40−2内のスイッチ46が切り換えられる。また、無線部40−2内のスイッチ46から出力された試験信号がADC50へ出力されるようにスイッチ51が切り換えられる。そして、遅延部32−2には、遅延量として「0」が設定される。
Next, a transmission circuit calibration path is set for branch 2 (S103). Specifically, for example, as illustrated in FIG. 3, the switch 31-2 is switched so that the test signal output from the
次に、信号発生器35は、試験信号をブランチ2へ出力する(S104)。具体的には、信号発生器35は、試験信号をスイッチ31−2および検出部37へ出力する。スイッチ31−2へ出力された試験信号は、遅延部32−2を介して無線部40−2に入力され、DAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12−2へ出力される。ケーブル12−2へ出力された試験信号は、ケーブル12−2を通過してコネクタ120で反射する。コネクタ120で反射した試験信号は、ケーブル12−2、コネクタ45、BPF44、サーキュレータ43、スイッチ46、スイッチ51、およびADC50を介して、検出部37にフィードバックされる。
Next, the
次に、検出部37は、例えば図4(b)で説明したように、信号発生器35から試験信号が送信された送信タイミングTcal2と、フィードバックされた試験信号が受信されたタイミングTtdet2とに基づいて、ブランチ2の伝送時間ΔTt2を測定する(S105)。
Then, detecting
次に、検出部37は、測定された伝送時間ΔTt1およびΔTt2の差分Ttdを算出する(S106)。そして、検出部37は、算出された差分Ttdが所定値未満であるか否かを判定する(S107)。差分Ttdが所定値未満である場合(S107:Yes)、本フローチャートに示された処理が終了する。
Next, the
一方、差分Ttdが所定値以上である場合(S107:No)、検出部37は、短い方の伝送時間が測定されたブランチに対応する遅延部32に、算出された差分Ttdを設定する指示を調整部36へ出力する。調整部36は、検出部37から指示された差分Ttdに対応する遅延量を、検出部37から指示されたブランチに対応する遅延部32に設定する(S108)。なお、他のブランチに対応する遅延部32には、「0」の遅延量が設定される。そして、本フローチャートに示された処理は終了する。
On the other hand, when the difference T td is equal to or greater than the predetermined value (S107: No), the
なお、図7に示したフローチャートでは、検出部37によって伝送時間ΔTt1およびΔTt2の差分Ttdが算出され、算出された差分Ttdに対応する遅延量が、短い伝送時間のブランチの遅延部32に設定されるが、開示の技術はこれに限られない。例えば、検出部37によって算出された差分Ttdの値が所定値未満となるまで、短い伝送時間のブランチの遅延部32に設定される遅延量を所定値ずつ増加させてもよい。
In the flowchart shown in FIG. 7, the
[受信回路のキャリブレーション]
図8は、実施例1における受信回路のキャリブレーションの一例を示すフローチャートである。図8に示す受信回路のキャリブレーションは、図7に示した送信回路のキャリブレーションの実行後に実行される。なお、図8に示す受信回路のキャリブレーションの実行開始前には、各アンテナ13は、ケーブル12から取り外されている。また、図8に示すフローチャートでは、アンテナ13−1に対応する受信回路をブランチ1と記載し、アンテナ13−2に対応する受信回路をブランチ2と記載する。
[Receiver circuit calibration]
FIG. 8 is a flowchart illustrating an example of calibration of the receiving circuit according to the first embodiment. The calibration of the reception circuit shown in FIG. 8 is executed after the calibration of the transmission circuit shown in FIG. Each
まず、ブランチ1について受信回路のキャリブレーション用の経路が設定される(S200)。具体的には、例えば図5に示したように、遅延部34−1から出力される試験信号が検出部37へ出力されるようにスイッチ33−1が切り換えられる。また、無線部40−1内のサーキュレータ43から出力された信号が無線部40−1内のLNA47へ出力されるように、無線部40−1内のスイッチ46が切り換えられる。また、遅延部34−1には、遅延量として「0」が設定される。なお、送信回路のキャリブレーションの実行が終了しているので、信号発生器35から出力される試験信号が各遅延部32に入力されるように各スイッチ31が切り換えられている。また、各遅延部32には、送信回路のキャリブレーションで算出された値に応じた遅延量が設定されている。
First, a receiving circuit calibration path is set for branch 1 (S200). Specifically, for example, as illustrated in FIG. 5, the switch 33-1 is switched so that the test signal output from the delay unit 34-1 is output to the
次に、信号発生器35は、試験信号をブランチ1へ出力する(S201)。具体的には、信号発生器35は、試験信号をスイッチ31−1および検出部37へ出力する。スイッチ31−1へ出力された試験信号は、遅延部32−1を介して無線部40−1に入力され、DAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12−1へ出力される。ケーブル12−1へ出力された試験信号は、ケーブル12−1を通過してコネクタ120で反射する。コネクタ120で反射した試験信号は、ケーブル12−1、コネクタ45、BPF44、サーキュレータ43、スイッチ46、LNA47、ADC48、遅延部34−1、およびスイッチ33−1を介して検出部37にフィードバックされる。
Next, the
次に、検出部37は、例えば図6(a)で説明したように、信号発生器35から試験信号が送信された送信タイミングTcal1と、フィードバックされた試験信号が受信されたタイミングTrdet1とに基づいて、ブランチ1の伝送時間ΔTr1を測定する(S202)。
Then, detecting
次に、ブランチ2について送信回路のキャリブレーション用の経路が設定される(S203)。具体的には、例えば図5に示したように、遅延部34−2から出力される試験信号が検出部37へ出力されるようにスイッチ33−2が切り換えられる。また、無線部40−2内のサーキュレータ43から出力された信号が無線部40−2内のLNA47へ出力されるように、無線部40−2内のスイッチ46が切り換えられる。また、遅延部34−2には、遅延量として「0」が設定される。
Next, a transmission circuit calibration path is set for branch 2 (S203). Specifically, for example, as illustrated in FIG. 5, the switch 33-2 is switched so that the test signal output from the delay unit 34-2 is output to the
次に、信号発生器35は、試験信号をブランチ2へ出力する(S204)。具体的には、信号発生器35は、試験信号をスイッチ31−2および検出部37へ出力する。スイッチ31−2へ出力された試験信号は、遅延部32−2を介して無線部40−2に入力され、DAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12−2へ出力される。ケーブル12−2へ出力された試験信号は、ケーブル12−2内を通過してコネクタ120で反射する。コネクタ120で反射した試験信号は、ケーブル12−2、コネクタ45、BPF44、サーキュレータ43、スイッチ46、LNA47、ADC48、遅延部34−2、およびスイッチ33−2を介して検出部37にフィードバックされる。
Next, the
次に、検出部37は、例えば図6(b)で説明したように、信号発生器35から試験信号が送信された送信タイミングTcal2と、フィードバックされた試験信号が受信されたタイミングTrdet2とに基づいて、ブランチ2の伝送時間ΔTr2を測定する(S205)。
Then, detecting
次に、検出部37は、測定された伝送時間ΔTr1およびΔTr2の差分Trdを算出する(S206)。そして、検出部37は、算出された差分Trdが所定値未満であるか否かを判定する(S207)。差分Trdが所定値未満である場合(S207:Yes)、本フローチャートに示された処理が終了する。
Next, the
一方、差分Trdが所定値以上である場合(S207:No)、検出部37は、短い方の伝送時間が測定されたブランチに対応する遅延部34に、算出された差分Trdを設定する指示を調整部36へ出力する。調整部36は、検出部37から指示された差分Trdに対応する遅延量を、検出部37から指示されたブランチに対応する遅延部34に設定する(S208)。なお、他のブランチに対応する遅延部34には、「0」の遅延量が設定される。そして、本フローチャートに示された処理は終了する。
On the other hand, when the difference T rd is equal to or larger than the predetermined value (S207: No), the
なお、図8に示したフローチャートにおいても、例えば、検出部37によって算出された差分Trdの値が所定値未満となるまで、短い伝送時間が測定されたブランチの遅延部34に設定される遅延量を所定値ずつ増加させてもよい。
In the flowchart shown in FIG. 8 as well, for example, the delay set in the delay unit 34 of the branch in which the short transmission time is measured until the value of the difference T rd calculated by the
[実施例1の効果]
以上、実施例1について説明した。上記説明から明らかなように、本実施例の基地局10は、複数のアンテナ13を含むアレイアンテナ14と、複数の送信回路と、複数のケーブル12と、信号発生器35と、調整部36とを有する。それぞれの送信回路は、それぞれのアンテナ13に対応して設けられる。それぞれのケーブル12は、それぞれのアンテナ13に対応して設けられ、当該アンテナ13と当該アンテナ13に対応する送信回路とを接続する。信号発生器35は、それぞれの送信回路に入力される試験信号を生成する。調整部36は、それぞれのケーブル12においてアンテナ13側の端部が開放された状態で、複数の送信回路の間で、信号発生器35から試験信号が送信回路に入力されたタイミングから、送信回路およびケーブル12を介してケーブル12において開放された端部で反射した試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの送信回路の遅延時間を調整する。これにより、基地局10は、送信回路間におけるアレイアンテナ14のキャリブレーションの精度を向上させることができる。
[Effect of Example 1]
In the above, Example 1 was demonstrated. As is clear from the above description, the
また、本実施例の基地局10は、複数の受信回路と、サーキュレータ43とを有する。それぞれの受信回路は、それぞれのアンテナ13に対応して設けられる。サーキュレータ43は、アンテナ13に対応して、当該アンテナ13と当該アンテナ13に対応する送信回路および受信回路との間に設けられる。サーキュレータ43は、送信回路から出力された信号をケーブル12へ通過させ、ケーブル12から出力された信号を受信回路へ通過させる。また、調整部36は、送信回路の遅延時間が調整された後に、ケーブル12の端部が開放された状態で、複数の受信回路の間で、信号発生器35から試験信号が送信回路に入力されたタイミングから、送信回路およびケーブル12を介してケーブル12において開放された端部で反射しサーキュレータ43および受信回路を通過した試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの受信回路の遅延時間を調整する。これにより、基地局10は、受信回路間におけるアレイアンテナ14のキャリブレーションの精度を向上させることができる。
In addition, the
なお、上記した実施例1では、それぞれのアンテナ13は、コネクタ120を介してケーブル12と接続され、キャリブレーション時にコネクタ120においてケーブル12から取り外されるが、開示の技術はこれに限られない。例えば図9に示すように、アンテナ13内に設けられたスイッチ132によって、アンテナ13とケーブル12と間の電気的な接続が開放されてもよい。
In the first embodiment described above, each
図9は、アンテナ13の他の例を示す図である。他の例におけるアンテナ13は、例えば図9に示すように、アンテナ素子131およびスイッチ132を有する。スイッチ132の一端はアンテナ素子131に接続され、スイッチ132の他端は、基板上の配線133を介してコネクタ120に接続される。スイッチ132は、切換部の一例である。また、スイッチ132において、配線133とアンテナ素子131との接続および開放は、配線134を介して入力される制御信号によって制御される。当該制御信号は、コネクタ122によってアンテナ13に接続されるケーブル121を介して無線部40からアンテナ13に供給される。図9に例示されたケーブル12および配線133は、アンテナ13と無線部40とを接続する線路の一例である。
FIG. 9 is a diagram illustrating another example of the
図9に例示したアンテナ13において、送信回路および受信回路のキャリブレーションが行われる場合、スイッチ132に供給される制御信号により、配線133とアンテナ素子131との間の電気的な接続が開放される。これにより、ケーブル12を通過した試験信号は、アンテナ13内の配線133を通過してスイッチ132で反射する。そのため、図9に例示したアンテナ13を用いる場合、送信回路および受信受信のキャリブレーションにおいて、複数のアンテナ13の間で、配線133の伝送時間の違いも考慮してキャリブレーションを行うことができる。これにより、各アンテナ13に対応する送信回路および受信回路の遅延量をより精度よく調整することができる。
In the
また、図9に例示したアンテナ13では、スイッチ132に供給される制御信号によって配線133とアンテナ素子131との間の電気的な接続および開放が制御される。そのため、基地局10の設置時に限らず、電波の送受信を停止しているわずかな時間で、各アンテナ13について送信回路および受信回路のキャリブレーションを行うことができる。そのため、環境変化や経年変化等による無線部40およびケーブル12の遅延特性の変化に応じて、送信回路および受信回路のキャリブレーションを随時実行することができる。従って、複数のアンテナ13の間で、送信回路および受信回路の位相差が小さい状態を維持することができる。
Further, in the
また、上記した実施例1では、送信回路のキャリブレーションにおいて各無線部40からフィードバックされる試験信号をBBU11へ供給するためにADC50およびスイッチ51が設けられたが、開示の技術はこれに限られない。例えば図10に示すように、RRH20にPA42の歪補償を行う回路が設けられている場合、当該回路に含まれるフィードバック経路が流用されてもよい。図10は、RRH20の他の例を示すブロック図である。
In the first embodiment, the
図10に例示したRRH20では、各無線部40内には、カプラ400、アンプ401、およびADC402が設けられる。また、いずれかの無線部40内には、スイッチ403が設けられる。スイッチ403は、アンプ401に入力される信号を、カプラ400から出力された信号、スイッチ46から出力された信号、または、他の無線部40のスイッチ46から出力された信号のいずれかに切り換える。
In the
スイッチ403が設けられた無線部40では、カプラ400は、PA42からサーキュレータ43へ出力される信号の一部をスイッチ403へ出力する。アンプ401は、スイッチ403から出力された信号を増幅してADC402へ出力する。スイッチ403が設けられていない無線部40では、カプラ400は、PA42からサーキュレータ43へ出力される信号の一部をアンプ401へ出力する。アンプ401は、カプラ400から出力された信号を増幅してADC402へ出力する。ADC402は、アンプ401によって増幅された信号をアナログ信号からディジタル信号に変換して制御部30へ出力する。
In the
制御部30内には、複数のDPD(Digital Pre−Distortion)38−1〜DPD38−2およびスイッチ39が設けられる。複数のDPD38−1〜DPD38−2のそれぞれは、複数の無線部40−1のそれぞれに対応して設けられる。スイッチ39は、スイッチ403が設けられた無線部40のADC402から出力された信号の出力先を、DPD38−1または検出部37のいずれかに切り換える。図10に示した他の例のRRH20において、スイッチ39は、運用時には、ADC402から出力された信号をDPD38−1へ出力し、送信回路および受信回路のキャリブレーション時には、ADC402から出力された信号を検出部37へ出力する。スイッチ403が設けられた無線部40に対応するDPD38−1は、スイッチ39を介してフィードバックされた送信信号に基づいてPA42の歪補償を行う。スイッチ403が設けられていない無線部40に対応するDPD38−2は、無線部40のADC402を介してフィードバックされた送信信号に基づいてPA42の歪補償を行う。
In the
このように、送信回路のキャリブレーションにおいて、PA42の歪補償を行う回路に設けられているフィードバック経路を流用することにより、RRH20の部品点数を削減することができる。
Thus, in calibration of the transmission circuit, the number of components of the
上記した実施例1のRRH20では、ブランチ毎に伝送時間を測定し、測定された伝送時間の差分に基づいて各ブランチの遅延量を調整する。これに対し、本実施例2のRRH20では、2つのブランチに試験信号を同時に供給し、各ブランチからフィードバックされた試験信号の電力の合成結果に基づいて、各ブランチの遅延量を調整する。なお、実施例2における基地局10の構成は、図1を用いて説明した実施例1における基地局10の構成と同様であるため、説明を省略する。
In the
[RRH20]
図11は、実施例2におけるRRH20の一例を示すブロック図である。RRH20は、制御部30、複数の無線部40、ADC50、および合成器52を有する。なお、以下に説明する点を除き、図11において、図2と同じ符号を付したブロックは、図2で説明したブロックと同様の機能を有するため説明を省略する。また、本実施例において、受信回路のキャリブレーションは、実施例1のRRH20によって行われる受信回路のキャリブレーションと同様である。従って、以下では、主に送信回路のキャリブレーションについて説明する。
[RRH20]
FIG. 11 is a block diagram illustrating an example of the
合成器52は、各無線部40のスイッチ46から出力された試験信号の電力を合成する。そして、合成器52は、電力が合成された試験信号をADC50へ出力する。ADC50は、合成器52から出力された試験信号をアナログ信号からディジタル信号に変換し、変換された試験信号を制御部30へ出力する。合成器52は、合成部の一例である。
The
また、本実施例の信号発生器35は、送信回路のキャリブレーションにおいて、ブランチ毎に異なる電力の試験信号を生成する。そして、信号発生器35は、ブランチ毎に生成された試験信号を同一のタイミングで各ブランチへ出力する。具体的には、アンテナ13−1に対応するブランチについて生成された試験信号はスイッチ31−1へ出力され、アンテナ13−2に対応するブランチについて生成された試験信号はスイッチ31−2へ出力される。また、信号発生器35は、電力が大きい方の試験信号が出力されたブランチに関する情報、または、電力が小さい方の試験信号が出力されたブランチに関する情報の少なくともいずれかを検出部37へ出力する。
Further, the
検出部37は、ADC50から出力された試験信号の電力の値に基づいて、各ブランチの伝送時間の差分を算出する。
The
図12は、送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。本実施例2では、送信回路のキャリブレーションにおいて、例えば図12(a)に示すように、異なる電力P1およびP2の試験信号が同一のタイミングTcalにおいて各ブランチへ出力される。 FIG. 12 is a diagram for explaining an example of the delay of the test signal at the time of calibration of the transmission circuit. In the second embodiment, in the calibration of the transmission circuit, for example, as shown in FIG. 12A, test signals with different powers P 1 and P 2 are output to each branch at the same timing T cal .
そして、各ブランチにおいてフィードバックされた試験信号の電力が合成器52によって合成されてADC50を介して検出部37に入力される。ここで、各ブランチの伝送時間の差分が十分小さければ、例えば図12(b)に示すように、各ブランチからフィードバックされた試験信号の伝送時間は、ほぼΔTtとなる。そのため、各ブランチからフィードバックされた試験信号の電力は、合成器52によってタイミングTtdetで合成され、所定の閾値Pth以上となる。所定の閾値Pthは、例えば、フィードバックされた試験信号の電力P1’とP2’とを加算した値である第1の値より小さく、かつ、電力P1’およびP2’のうち、大きい方の電力値である第2の値より大きい値である。所定の閾値Pthは、例えば第1の値と第2の値とを加算した値の1/2であってもよい。
Then, the power of the test signal fed back in each branch is combined by the
一方、各ブランチの伝送時間の差分が大きければ、例えば図12(c)に示すように、、各ブランチからフィードバックされた試験信号の電力は、合成器52によってそれぞれ異なるタイミングで合成される。図12(c)の例では、ブランチ1からフィードバックされた試験信号の伝送時間はΔTt1であり、ブランチ2からフィードバックされた試験信号の伝送時間はΔTt2である。この場合、合成器52によって合成された試験信号の電力の値は、いずれのタイミングにおいても所定の閾値Pth未満となる。また、各ブランチからフィードバックされた試験信号の電力は、例えばタイミングTtdet1およびTtdet2においてそれぞれ検出される。合成器52によって合成された試験信号の電力の値が所定の閾値Pth未満の場合、検出部37は、各ブランチからフィードバックされた試験信号の伝送時間の差分Ttdを算出する。
On the other hand, if the difference in transmission time between the branches is large, for example, as shown in FIG. 12C, the power of the test signal fed back from each branch is combined at different timings by the
そして、検出部37は、各ブランチからフィードバックされた試験信号に基づいて、伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より大きいか否かを判定する。伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より大きい場合、検出部37は、小さい方の電力の試験信号が入力されたブランチの遅延部32に、算出された差分Ttdを設定するように調整部36に指示する。一方、伝送時間が長い方の試験信号の電力が他方の試験信号の電力より小さい場合、検出部37は、電力が大きい方の試験信号が入力されたブランチの遅延部32に、算出された差分Ttdを設定するように調整部36に指示する。
Based on the test signal fed back from each branch, the
これにより、伝送時間が短い方のブランチに差分Ttdが設定され、各ブランチからフィードバックされた試験信号の時間差は小さくなり、例えば図12(d)に示すように、合成器52によって合成された試験信号の電力の値は、所定の閾値Pth以上となる。 As a result, the difference T td is set in the branch with the shorter transmission time, and the time difference between the test signals fed back from each branch becomes small. For example, as shown in FIG. The power value of the test signal is equal to or greater than a predetermined threshold value Pth .
[送信回路のキャリブレーション]
図13は、実施例2における送信回路のキャリブレーションの一例を示すフローチャートである。図13に示す送信回路のキャリブレーションは、例えばRRH20の設置時等の所定のタイミングで実行される。なお、図13に示す送信回路のキャリブレーションの実行開始前においても、各アンテナ13は、ケーブル12から取り外されている。また、図13に示すフローチャートでは、アンテナ13−1に対応する送信回路をブランチ1と記載し、アンテナ13−2に対応する送信回路をブランチ2と記載する。また、実施例2においても、図9に示したアンテナ13が用いられてもよい。
[Calibration of transmitter circuit]
FIG. 13 is a flowchart illustrating an example of calibration of the transmission circuit according to the second embodiment. The calibration of the transmission circuit shown in FIG. 13 is executed at a predetermined timing, for example, when the
まず、ブランチ1およびブランチ2について送信回路のキャリブレーション用の経路が設定される(S300)。具体的には、例えば図11に示したように、信号発生器35から出力される試験信号が遅延部32−1および32−2に入力されるようにスイッチ31−1および31−2が切り換えられる。また、サーキュレータ43から出力された信号が合成器52へ出力されるように、各無線部40内のスイッチ46が切り換えられる。そして、遅延部32−1および32−2には、遅延量として「0」がそれぞれ設定される。
First, a transmission circuit calibration path is set for
次に、信号発生器35は、ブランチ毎に異なる電力の試験信号を発生させ、発生させた試験信号を同一のタイミングで各ブランチへそれぞれ出力する(S301)。例えば、信号発生器35は、例えば電力P1の試験信号と電力P2の試験信号をそれぞれ発生させ、電力P1の試験信号をスイッチ31−1へ出力し、電力P1の試験信号をスイッチ31−2へ出力する。そして、信号発生器35は、電力が大きい方の試験信号が出力されたブランチ、または、電力が小さい方の試験信号が出力されたブランチに関する情報を検出部37へ出力する。
Next, the
各スイッチ31へ出力された試験信号は、各遅延部32を介して各無線部40に入力され、DAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介して各ケーブル12へ出力される。各ケーブル12へ出力された試験信号は、各ケーブル12内を通過してコネクタ120で反射し、コネクタ45、BPF44、サーキュレータ43、およびスイッチ46を介して、合成器52へ入力される。合成器52は、各無線部40のスイッチ46から出力された試験信号の電力を合成する(S302)。そして、合成器52は、電力が合成された試験信号をADC50へ出力する。ADC50は、合成器52から出力された試験信号をアナログ信号からディジタル信号に変換し、変換された試験信号を制御部30へ出力する。
The test signal output to each switch 31 is input to each
次に、検出部37は、ADC50から出力された試験信号の合成電力に基づいて、ADC50から出力された試験信号の合成電力の値が閾値Pth以上か否かを判定する(S303)。合成電力の値が閾値Pth以上である場合(S303:Yes)、本フローチャートに示された処理は終了する。
Next, the
一方、合成電力の値が閾値Pth未満である場合(S303:No)、検出部37は、各ブランチからフィードバックされた試験信号の伝送時間の差分Ttdを算出する(S304)。そして、検出部37は、各ブランチからフィードバックされた試験信号に基づいて、伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より大きいか否かを判定する(S305)。
On the other hand, when the value of the combined power is less than the threshold value P th (S303: No), the
伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より大きい場合(S305:Yes)、検出部37は、小さい方の電力の試験信号が入力されたブランチの遅延部32に、差分Ttdを設定するように調整部36に指示する。調整部36は、検出部37から指示されたブランチの遅延部32に差分Ttdを設定する(S306)。そして、本フローチャートに示された処理は終了する。
When the power of the test signal with the longer transmission time is larger than the power of the test signal with the shorter transmission time (S305: Yes), the
一方、伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より小さい場合(S305:No)、検出部37は、大きい方の電力の試験信号が入力されたブランチの遅延部32に、差分Ttdを設定するように調整部36に指示する。調整部36は、検出部37から指示されたブランチの遅延部32に差分Ttdを設定する(S307)。そして、本フローチャートに示された処理は終了する。
On the other hand, when the power of the test signal with the longer transmission time is smaller than the power of the test signal with the shorter transmission time (S305: No), the
なお、図13に示したフローチャートでは、合成器52によって合成された試験信号の電力が閾値Pth未満の場合、検出部37によって伝送時間ΔTt1およびΔTt2の差分Ttdが算出される。そして、算出された差分Ttdに対応する遅延量が、短い伝送時間のブランチに対応する遅延部32に設定されるが、開示の技術はこれに限られない。例えば、検出部37は、合成器52によって合成された試験信号の電力が閾値Pth未満の場合、合成器52によって合成された試験信号の電力が閾値Pth以上となるまで、短い伝送時間のブランチの遅延部32に設定される遅延量を所定値ずつ増加させてもよい。
In the flowchart shown in FIG. 13, when the power of the test signal synthesized by the
また、図13に示したフローチャートでは、合成器52によって合成された試験信号の電力が閾値Pth以上の場合、遅延量の設定は行われないが、開示の技術はこれに限られない。例えば、検出部37は、合成器52によって合成された試験信号の電力が最大となるように、各ブランチの遅延量を調整してもよい。
In the flowchart illustrated in FIG. 13, when the power of the test signal combined by the
[実施例2の効果]
以上、実施例2について説明した。上記説明から明らかなように、本実施例の基地局10は、送信回路毎にケーブル12において開放された端部で反射した試験信号の電力を合成する合成器52を有する。調整部36は、ケーブル12において端部が開放された状態で、合成器52から出力された信号の電力が所定の電力以上となるように、それぞれの送信回路内の遅延時間を調整する。これにより、基地局10は、各アンテナ13に対応する送信回路の遅延量を精度よく調整することができる。
[Effect of Example 2]
The example 2 has been described above. As is clear from the above description, the
また、上記した実施例2において、信号発生器35は、送信回路毎に異なる電力の試験信号を生成し、生成された試験信号をそれぞれの送信回路へ出力する。これにより、検出部37は、合成器52によって合成された試験信号の電力が閾値Pth未満の場合、算出された差分Ttdを、いずれのブランチの遅延部32に設定すればよいかを容易に特定することができる。
In the second embodiment, the
また、上記した実施例2では、異なる電力の試験信号が各ブランチへ出力されたが、開示の技術はこれに限られず、各ブランチに出力される試験信号の電力は、ブランチ間で異なっていなくてもよい。図14は、実施例2の変形例における送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。 In the second embodiment described above, test signals with different powers are output to each branch. However, the disclosed technology is not limited to this, and the power of the test signal output to each branch is not different between the branches. May be. FIG. 14 is a diagram for explaining an example of the delay of the test signal at the time of calibration of the transmission circuit in the modification of the second embodiment.
本変形例では、送信回路のキャリブレーションにおいて、例えば図14(a)に示すように、電力P3の試験信号が同一のタイミングTcalにおいて、各ブランチへ出力される。なお、図14の例では、各ブランチへ出力される試験信号の電力がブランチ間で等しいが、各ブランチへ出力される試験信号の電力はブランチ間で異なっていてもよい。 In the present modification, in the calibration of the transmission circuit, for example, as shown in FIG. 14A, a test signal with power P 3 is output to each branch at the same timing T cal . In the example of FIG. 14, the power of the test signal output to each branch is equal between the branches, but the power of the test signal output to each branch may be different between the branches.
各ブランチにおいてフィードバックされた試験信号の電力が合成器52によって合成されてADC50を介して検出部37に入力される。しかし、各ブランチの伝送時間ΔTt1およびΔTt2の差分Ttdが大きければ、例えば図12(b)に示すように、各ブランチからフィードバックされた試験信号の電力P3’は、異なるタイミングTtdet1およびTtdet2においてそれぞれ検出される。そのため、合成器52によって合成された試験信号の電力の値は、所定の閾値Pth未満となる。
The power of the test signal fed back in each branch is combined by the
合成器52によって合成された試験信号の電力の値が閾値Pth未満である場合、検出部37は、2つブランチのうち、いずれか一方のブランチの遅延部32に、各ブランチの伝送時間の差分Ttdに対応する遅延量を設定する。そして、信号発生器35は、電力P3の試験信号を同一のタイミングTcalにおいて、再び各ブランチへ出力し、検出部37は、合成器52によって合成された試験信号の電力の値が閾値Pth以上であるか否かを再度判定する。遅延量が設定されたブランチの伝送時間が他方のブランチの伝送時間よりも短かった場合、例えば図12(c)に示すように、2つのブランチの伝送時間の差分は縮小し、合成器52によって合成された試験信号の電力の値は、閾値Pth以上となる。
When the power value of the test signal synthesized by the
一方、遅延量が設定されたブランチの伝送時間が他方のブランチの伝送時間よりも長かった場合、例えば図12(d)に示すように、2つのブランチの伝送時間の差分は拡大する。そのため、合成器52によって合成された試験信号の電力の値は、閾値Pth未満のままとなる。この場合、検出部37は、2つブランチのうち、差分Ttdに対応する遅延量が設定されるブランチを入れ替える。これにより、例えば図12(c)に示すように、2つのブランチの伝送時間の差分は縮小し、合成器52によって合成された試験信号の電力の値は、閾値Pth以上となる。
On the other hand, when the transmission time of the branch for which the delay amount is set is longer than the transmission time of the other branch, for example, as shown in FIG. 12D, the difference between the transmission times of the two branches increases. Therefore, the power value of the test signal synthesized by the
[送信回路のキャリブレーション]
図15は、実施例2の変形例における送信回路のキャリブレーションの一例を示すフローチャートである。なお、図15に示す送信回路のキャリブレーションの実行開始前においても、各アンテナ13は、ケーブル12から取り外されている。また、図15に示すフローチャートでは、アンテナ13−1に対応する送信回路をブランチ1と記載し、アンテナ13−2に対応する送信回路をブランチ2と記載する。
[Calibration of transmitter circuit]
FIG. 15 is a flowchart illustrating an example of calibration of the transmission circuit according to the modification of the second embodiment. Each
まず、ブランチ1およびブランチ2について送信回路のキャリブレーション用の経路が設定される(S310)。具体的には、例えば図11に示したように、信号発生器35から出力される試験信号が遅延部32−1および32−2に入力されるようにスイッチ31−1および31−2が切り換えられる。また、サーキュレータ43から出力された信号が合成器52へ出力されるように、各無線部40内のスイッチ46が切り換えられる。そして、遅延部32−1および32−2には、遅延量として「0」がそれぞれ設定される。
First, a transmission circuit calibration path is set for
次に、信号発生器35は、ブランチ毎に試験信号を発生させ、発生させた試験信号を同一のタイミングで各ブランチへそれぞれ出力する(S311)。信号発生器35は、各ブランチに同一の電力の試験信号を出力してもよく、異なる電力の試験信号を出力してもよい。
Next, the
各ブランチへ出力された試験信号は、各ブランチのスイッチ46を介して、合成器52へ入力される。合成器52は、各ブランチから出力された試験信号の電力を合成する(S312)。そして、合成器52は、電力が合成された試験信号をADC50へ出力する。ADC50は、合成器52から出力された試験信号をアナログ信号からディジタル信号に変換し、変換された試験信号を検出部37へ出力する。
The test signal output to each branch is input to the
次に、検出部37は、ADC50から出力された試験信号の合成電力の値が閾値Pth以上か否かを判定する(S313)。合成電力の値が閾値Pth以上である場合(S313:Yes)、本フローチャートに示された処理は終了する。
Next, the
一方、合成電力の値が閾値Pth未満である場合(S313:No)、検出部37は、各ブランチからフィードバックされた試験信号の伝送時間の差分Ttdを算出する(S314)。そして、検出部37は、2つのブランチのうち、一方のブランチの遅延部32に、差分Ttdを設定するように調整部36に指示する。調整部36は、検出部37から指示されたブランチの遅延部32に差分Ttdを設定する(S315)。
On the other hand, when the value of the combined power is less than the threshold value P th (S313: No), the
次に、信号発生器35は、再びブランチ毎に試験信号を発生させ、発生させた試験信号を同一のタイミングで各ブランチへそれぞれ出力する(S316)。各ブランチへ出力された試験信号は、各ブランチのスイッチ46を介して、合成器52へ入力され、合成器52によって合成される(S317)。合成器52によって電力が合成された試験信号は、ADC50によってアナログ信号からディジタル信号に変換され、検出部37へ出力される。
Next, the
次に、検出部37は、再びADC50から出力された試験信号の合成電力の値が閾値Pth以上か否かを判定する(S318)。合成電力の値が閾値Pth以上である場合(S318:Yes)、本フローチャートに示された処理は終了する。
Next, the
一方、合成電力の値が閾値Pth未満である場合(S318:No)、検出部37は、遅延部32に差分Ttdを設定するブランチを入れ替える(S319)。具体的には、ステップS315で差分Ttdが設定された遅延部32に0が設定され、ステップS315で差分Ttdが設定されなかった遅延部32に差分Ttdに対応する遅延量が設定される。そして、本フローチャートに示された処理は終了する。
On the other hand, when the value of the combined power is less than the threshold value P th (S318: No), the
以上、実施例2の変形例について説明した。上記説明から明らかなように、本変形例においても、各アンテナ13の送信回路の遅延量を精度よく調整することができる。
In the above, the modification of Example 2 was demonstrated. As is clear from the above description, also in this modification, the delay amount of the transmission circuit of each
上記した実施例1のRRH20では、ブランチ毎に伝送時間を測定し、測定された伝送時間の差分に基づいて各ブランチの遅延量を調整する。これに対し、本実施例3のRRH20では、2つのブランチに試験信号を同時に供給し、各ブランチからフィードバックされた試験信号の電力に応じた電圧の合成結果に基づいて、各ブランチの遅延量を調整する。なお、実施例3における基地局10の構成は、図1を用いて説明した実施例1における基地局10の構成と同様であるため、説明を省略する。
In the
[RRH20]
図16は、実施例3におけるRRH20の一例を示すブロック図である。RRH20は、制御部30、複数の無線部40、ADC50、変換器53、変換器54、および合成器55を有する。なお、以下に説明する点を除き、図16において、図2と同じ符号を付したブロックは、図2で説明したブロックと同様の機能を有するため説明を省略する。また、本実施例において、受信回路のキャリブレーションは、実施例1のRRH20によって行われる受信回路のキャリブレーションと同様である。従って、以下では、主に送信回路のキャリブレーションについて説明する。
[RRH20]
FIG. 16 is a block diagram illustrating an example of the
変換器53および54は、各無線部40のスイッチ46から出力された試験信号の電力を、電力に応じた電圧に変換する。図16の例では、変換器53は、無線部40−1のスイッチ46から出力された試験信号の電力を、当該電力に応じた電圧に変換する。また、変換器54は、無線部40−2のスイッチ46から出力された試験信号の電力を、当該電力に応じた電圧に変換する。変換器53および54は、例えばログアンプである。変換器53および54は、変換部の一例である。
合成器55は、変換器53から出力された電圧と、変換器54から出力された電圧とを加算する。そして、合成器55は、加算された電圧をADC50へ出力する。合成器55は、合成部の一例である。図17は、合成器55の一例を示す図である。合成器55は、例えば図17に示すように、抵抗R1、抵抗R2、抵抗R3およびオペアンプ550を有する。合成器55は、反転加算回路として構成され、ADC50へ出力される電圧Voは、変換器53から入力される電圧Vin1と、変換器54から入力される電圧Vin2とを用いて、例えば以下の式(1)のように表される。
Vo=−R3・{(Vin1/R1)+(Vin2/R2)} ・・・(1)
The
V o = −R3 · {(V in1 / R1) + (V in2 / R2)} (1)
本実施例では、上記(1)における抵抗R1、R2、およびR3の値が調整されることにより、合成器55によって加算される各ブランチの試験信号の電圧に重み付けが行われる。
In this embodiment, by adjusting the values of the resistors R1, R2, and R3 in the above (1), the voltage of the test signal of each branch added by the
ADC50は、合成器55から出力された電圧をアナログ信号からディジタル信号に変換し、変換された試験信号を制御部30へ出力する。
The
信号発生器35は、送信回路のキャリブレーションにおいて、ブランチ毎に生成された試験信号を同一のタイミングで各ブランチへ出力する。具体的には、信号発生器35は、試験信号を各スイッチ31および検出部37へ出力する。本実施例において、信号発生器35は、各ブランチに同程度の電力の試験信号を出力する。各スイッチ31へ出力された試験信号は、遅延部32を介して無線部40に入力され、DAC41、PA42、サーキュレータ43、BPF44、およびコネクタ45を介してケーブル12へ出力される。本実施例においても、キャリブレーション時には、アンテナ13は、ケーブル12から取り外されているため、ケーブル12へ出力された試験信号は、ケーブル12内を通過してコネクタ120で反射する。なお、実施例3においても、図9に示したアンテナ13が用いられてもよい。コネクタ120で反射した試験信号は、ケーブル12、コネクタ45、BPF44、サーキュレータ43、およびスイッチ46を介して、変換器53および54へ出力される。変換器53および54へ出力された試験信号は、電力に応じた電圧に変換され、合成器55によって電圧が加算され、ADC50によってディジタル信号に変換されて検出部37へフィードバックされる。
In the calibration of the transmission circuit, the
検出部37は、ADC50から出力された試験信号の電圧の値に基づいて、各ブランチの遅延時間を調整する。具体的には、検出部37は、合成器55によって加算された電圧の値が所定の閾値Vth以上であるか否かを判定する。所定の閾値Vthは、例えば、フィードバックされた試験信号の電圧V1’とV2’とを加算した値である第1の値より小さく、かつ、電圧V1’およびV2’のうち、大きい方の電圧値である第2の値より大きい値である。所定の閾値Vthは、例えば第1の値と第2の値とを加算した値の1/2であってもよい。
The
合成器55によって加算された電圧の値が閾値Vth未満である場合、検出部37は、各ブランチからフィードバックされた試験信号の伝送時間の差分Ttdを算出する。そして、検出部37は、各ブランチからフィードバックされた試験信号に基づいて、伝送時間が短い方のブランチの遅延部32に、算出された差分Ttdを設定するように調整部36に指示する。調整部36は、検出部37から指示された差分Ttdに対応する遅延量を、検出部37から指示されたブランチの遅延部32に設定する。
When the value of the voltage added by the
ここで、合成器55によって加算される各ブランチの試験信号の電圧は、前述の式(1)によって重み付けされており、検出部37は、どちらのブランチの試験信号の電圧が高いかを予め認識している。そのため、合成器55によって加算された電圧の値が閾値Vth未満である場合、検出部37は、合成器55から出力されたそれぞれのブランチの試験信号に基づいて、どちらのブランチの伝送時間が長いかを判定することができる。従って、合成器55によって加算された電圧の値が閾値Vth未満である場合、検出部37は、伝送時間が短い方のブランチの遅延部32に、算出された差分Ttdを設定するように調整部36に指示することができる。なお、式(1)において、抵抗R1の抵抗値と抵抗R2の抵抗値とを同程度の値とし、信号発生器35によって生成される試験信号の電力をブランチ毎に異なる値にしてもよい。
Here, the voltage of the test signal of each branch added by the
なお、本実施例では、合成器55によって合成された試験信号の電力が閾値Vth以上の場合、遅延量の設定は行われないが、開示の技術はこれに限られない。例えば、検出部37は、合成器55によって合成された試験信号の電圧が最大となるように、各ブランチの遅延量を調整してもよい。
In this embodiment, when the power of the test signal synthesized by the
[実施例3の効果]
以上、実施例3について説明した。上記説明から明らかなように、本実施例の基地局10は、変換器53、変換器54、および合成器55を有する。変換器53および変換器54は、無線部40毎にケーブル12において開放された端部で反射した試験信号の電力を電圧に変換する。合成器55は、変換器53および54によって変換された無線部40毎の電圧を合成する。調整部36は、ケーブル12において端部が開放された状態で、合成器55から出力された試験信号の電圧が所定の電圧以上となるように、それぞれのブランチの遅延時間を調整する。このように、本実施例では、各ブランチにおいてフィードバックされた試験信号を電力に応じた電圧に変換し、変換された電圧の値に基づいて、各ブランチの遅延時間を調整する。これにより、合成器55に用いられるオペアンプ550等の部品において、低速の部品を用いることが可能となる。これにより、基地局10のコストを削減することが可能となる。
[Effect of Example 3]
The example 3 has been described above. As is clear from the above description, the
また、上記した実施例3において、合成器55は、変換器53および54によって変換された送信回路毎の電圧を、送信回路毎に異なる重みを適用して合成する。これにより、合成器55によって加算された電圧の値が閾値Vth未満である場合、検出部37は、合成器55から出力されたそれぞれのブランチの試験信号に基づいて、どちらのブランチの伝送時間が長いかを迅速に特定することができる。
In the third embodiment, the
[ハードウェア]
上記した実施例1から3におけるRRH20は、例えば図18に示すようなハードウェアにより実現される。図18は、RRH20のハードウェアの一例を示す図である。RRH20は、例えば図18に示すように、インターフェイス回路21、メモリ22、プロセッサ23、および複数の無線回路24−1〜24−n、およびフィードバック回路25を有する。なお、以下では、複数の無線回路24−1〜24−nのそれぞれを区別することなく総称する場合に単に無線回路24と記載する。
[hardware]
The
インターフェイス回路21は、BBU11との間で有線通信を行うためのインターフェイスである。それぞれの無線回路24にはケーブル12を介してアンテナ13が接続される。それぞれの無線回路24は、プロセッサ23から出力された信号に増幅等の処理を施し、処理後の信号をケーブル12およびアンテナ13を介して空間に放射する。また、それぞれの無線回路24は、アンテナ13を介して空間から受信された信号をケーブル12を介して受け取り、受け取った信号に増幅等の処理を施し、処理後の信号をプロセッサ23へ出力する。それぞれの無線回路24には、例えば、DAC41、PA42、サーキュレータ43、BPF44、コネクタ45、スイッチ46、LNA47、およびADC48が含まれる。
The interface circuit 21 is an interface for performing wired communication with the
フィードバック回路25は、それぞれのアンテナ13に対応するブランチのキャリブレーションにおいて、それぞれの無線回路24およびケーブル12を介した試験信号をプロセッサ23へフィードバックする。前述の実施例1において、フィードバック回路25には、ADC50およびスイッチ51が含まれる。また、前述の実施例2において、フィードバック回路25には、例えばADC50および合成器52が含まれる。また、前述の実施例3において、フィードバック回路25には、ADC50、変換器53、変換器54、および合成器55が含まれる。
The feedback circuit 25 feeds back the test signal via the
メモリ22には、例えばスイッチ31、遅延部32、スイッチ33、遅延部34、信号発生器35、調整部36、および検出部37の各機能を実現するための各種プログラムやデータ等が格納される。プロセッサ23は、メモリ22から読み出したプログラム等を実行することにより、例えばスイッチ31、遅延部32、スイッチ33、遅延部34、信号発生器35、調整部36、および検出部37の各機能を実現する。
The
なお、メモリ22内のプログラムやデータ等は、必ずしも全てが最初からメモリ22内に記憶されていなくてもよい。例えば、RRH20に挿入されるメモリカードなどの可搬型記録媒体にプログラムやデータ等が記憶され、RRH20がこのような可搬型記録媒体からプログラムやデータ等を適宜取得して実行するようにしてもよい。また、プログラムやデータ等を記憶させた他のコンピュータまたはサーバ装置などから、無線通信回線、公衆回線、インターネット、LAN、WANなどを介して、RRH20がプログラムを適宜取得して実行するようにしてもよい。
Note that not all programs, data, and the like in the
[その他]
なお、開示の技術は、上記した実施例に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
[Others]
The disclosed technology is not limited to the above-described embodiments, and various modifications can be made within the scope of the gist.
例えば、上記した各実施例では、基地局10を例に説明したが、開示の技術はこれに限られない。アレイアンテナ14を有する無線通信装置であれば、例えば端末装置など、他の無線通信装置に対しても開示の技術を適用することができる。
For example, in each of the embodiments described above, the
また、上記した各実施例では、BBU11と複数のRRH20とを有する基地局10を例に説明したが、開示の技術はこれに限られず、アレイアンテナ14を有する基地局10であれば、他の構成の基地局10に対しても開示の技術を適用することができる。
In each of the above-described embodiments, the
また、上記した各実施例では、ケーブル12とアンテナ13との接続点が開放された状態で、各アンテナ13の送信回路間の遅延量の差が小さくなるように、各送信回路の遅延量が調整されたが、開示の技術はこれに限られない。例えば、ケーブル12とアンテナ13との接続点が開放された状態で、各アンテナ13の送信回路間の試験信号の振幅の差が小さくなるように、各送信回路のゲインが調整されてもよい。
In each of the above-described embodiments, the delay amount of each transmission circuit is reduced so that the difference in delay amount between the transmission circuits of each
また、上記した各実施例において、基地局10が有するそれぞれの処理ブロックは、実施例における基地局10の理解を容易にするために、主な処理内容に応じて機能別に区分したものである。そのため、処理ブロックの区分方法やその名称によって、開示の技術が制限されることはない。また、上記した実施例における基地局10が有する各処理ブロックは、処理内容に応じてさらに多くの処理ブロックに細分化することもできるし、複数の処理ブロックを1つの処理ブロックに統合することもできる。例えば、調整部36と検出部37の機能は、1つの処理ブロックによって実現されてもよい。また、それぞれの処理ブロックによって実行される処理は、ソフトウェアによる処理として実現されてもよく、ASIC(Application Specific Integrated Circuit)等の専用のハードウェアにより実現されてもよい。
In each of the above-described embodiments, each processing block of the
10 基地局
11 BBU
12 ケーブル
13 アンテナ
14 アレイアンテナ
20 RRH
30 制御部
31 スイッチ
32 遅延部
33 スイッチ
34 遅延部
35 信号発生器
36 調整部
37 検出部
40 無線部
41 DAC
42 PA
43 サーキュレータ
44 BPF
45 コネクタ
46 スイッチ
47 LNA
48 ADC
50 ADC
51 スイッチ
52 合成器
53 変換器
54 変換器
55 合成器
10
12
30 control unit 31 switch 32 delay unit 33 switch 34
42 PA
43
45
48 ADC
50 ADC
51
Claims (8)
それぞれの前記アンテナに対応して設けられた複数の送信回路と、
それぞれの前記アンテナに対応して設けられ、当該アンテナと当該アンテナに対応する前記送信回路とを接続する複数の線路と、
それぞれの前記送信回路に入力される試験信号を生成する生成部と、
それぞれの前記線路において前記アンテナ側の端部が開放された状態で、複数の前記送信回路の間で、前記生成部から前記試験信号が前記送信回路に入力されたタイミングから、前記送信回路および前記線路を介して前記線路において開放された前記端部で反射した前記試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの前記送信回路内の遅延時間を調整する調整部と
を有することを特徴とする無線通信装置。 An array antenna including a plurality of antennas;
A plurality of transmission circuits provided corresponding to the respective antennas;
A plurality of lines provided corresponding to each of the antennas and connecting the antenna and the transmission circuit corresponding to the antenna;
A generator for generating a test signal input to each of the transmission circuits;
With the end on the antenna side being opened in each of the lines, the transmission circuit and the transmission circuit and the transmission circuit and the transmission circuit and the transmission circuit and the transmission circuit The delay time in each of the transmission circuits is adjusted so that the difference in time to the timing at which the test signal reflected by the end opened in the line via the line is received is less than a predetermined value. A wireless communication apparatus comprising: an adjustment unit.
それぞれの前記アンテナに対応して、当該アンテナと当該アンテナに対応する前記送信回路および前記受信回路との間に設けられ、当該送信回路から出力された信号を前記線路へ通過させ、前記線路から出力された信号を当該アンテナに対応する前記受信回路へ通過させる複数のサーキュレータと
をさらに有し、
前記調整部は、
前記送信回路内の遅延時間が調整された後に、前記線路において前記端部が開放された状態で、複数の前記受信回路の間で、前記生成部から前記試験信号が前記送信回路に入力されたタイミングから、前記送信回路および前記線路を介して前記線路において開放された前記端部で反射し前記サーキュレータおよび前記受信回路を通過した前記試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの前記受信回路内の遅延時間を調整することを特徴とする請求項1に記載の無線通信装置。 A plurality of receiving circuits provided corresponding to the respective antennas;
Corresponding to each of the antennas, provided between the antenna and the transmitting circuit and the receiving circuit corresponding to the antenna, the signal output from the transmitting circuit is passed through the line, and output from the line A plurality of circulators that pass the received signal to the receiving circuit corresponding to the antenna,
The adjustment unit is
After the delay time in the transmission circuit is adjusted, the test signal is input from the generation unit to the transmission circuit between the plurality of reception circuits in a state where the end of the line is open. The difference in time from the timing to the timing at which the test signal reflected at the end opened in the line via the transmission circuit and the line and passed through the circulator and the reception circuit is less than a predetermined value The radio communication apparatus according to claim 1, wherein a delay time in each of the receiving circuits is adjusted so that
前記調整部は、
前記線路において前記端部が開放された状態で、前記合成部から出力された信号の電力が所定の電力以上となるように、それぞれの前記送信回路内の遅延時間を調整することを特徴とする請求項1または2に記載の無線通信装置。 A combining unit that combines the power of the test signal reflected by the end opened in the line for each transmission circuit,
The adjustment unit is
The delay time in each of the transmission circuits is adjusted so that the power of the signal output from the combining unit is equal to or higher than a predetermined power in a state where the end of the line is open. The wireless communication apparatus according to claim 1 or 2.
前記送信回路毎に異なる電力の前記試験信号を生成し、生成された前記試験信号をそれぞれの前記送信回路に入力することを特徴とする請求項3に記載の無線通信装置。 The generator is
The radio communication apparatus according to claim 3, wherein the test signal having different power is generated for each of the transmission circuits, and the generated test signal is input to each of the transmission circuits.
前記変換部によって変換された前記送信回路毎の電圧を合成する合成部と
を有し、
前記調整部は、
前記線路において前記端部が開放された状態で、前記合成部から出力された信号の電圧が所定の電圧以上となるように、それぞれの前記送信回路内の遅延時間を調整することを特徴とする請求項1または2に記載の無線通信装置。 A converter for converting the power of the test signal reflected by the end opened in the line for each transmission circuit into a voltage;
A combining unit that combines the voltages of the transmission circuits converted by the conversion unit, and
The adjustment unit is
The delay time in each of the transmission circuits is adjusted so that the voltage of the signal output from the combining unit is equal to or higher than a predetermined voltage in a state where the end of the line is open. The wireless communication apparatus according to claim 1 or 2.
前記変換部によって変換された前記送信回路毎の電圧を、前記送信回路毎に異なる重みを適用して合成することを特徴とする請求項5に記載の無線通信装置。 The synthesis unit is
The wireless communication apparatus according to claim 5, wherein the voltages for the transmission circuits converted by the conversion unit are combined by applying different weights to the transmission circuits.
アレイアンテナに含まれる複数のアンテナのそれぞれと、それぞれの前記アンテナに対応して設けられた複数の送信回路のそれぞれとを接続する複数の線路において、前記アンテナ側の端部が開放された状態で、それぞれの前記送信回路に試験信号を入力し、
前記試験信号が前記送信回路に入力されたタイミングから、前記送信回路および前記線路を介して前記線路において開放された前記端部で反射した前記試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの前記送信回路内の遅延時間を調整する
処理を実行することを特徴とする遅延調整方法。
Wireless communication device
In the plurality of lines connecting each of the plurality of antennas included in the array antenna and each of the plurality of transmission circuits provided corresponding to each of the antennas, with the end on the antenna side being open , Input a test signal to each of the transmission circuits,
A time difference from a timing at which the test signal is input to the transmission circuit to a timing at which the test signal reflected at the end opened at the line via the transmission circuit and the line is received is predetermined. A delay adjustment method comprising: performing a process of adjusting a delay time in each of the transmission circuits so as to be less than a value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017113623A JP2018207403A (en) | 2017-06-08 | 2017-06-08 | Radio communication device and delay adjustment method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017113623A JP2018207403A (en) | 2017-06-08 | 2017-06-08 | Radio communication device and delay adjustment method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018207403A true JP2018207403A (en) | 2018-12-27 |
Family
ID=64958493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017113623A Pending JP2018207403A (en) | 2017-06-08 | 2017-06-08 | Radio communication device and delay adjustment method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018207403A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020187120A (en) * | 2019-05-13 | 2020-11-19 | ソニー株式会社 | Measurement device, measurement system, and measurement method |
WO2021215151A1 (en) * | 2020-04-20 | 2021-10-28 | ソニーグループ株式会社 | Detection device and detection method |
WO2022099222A1 (en) * | 2021-11-15 | 2022-05-12 | Zeku, Inc. | Multi-antenna calibration techniques |
US11595086B2 (en) | 2020-07-17 | 2023-02-28 | Nec Corporation | Calibration circuit, remote unit apparatus, and radio base station system |
-
2017
- 2017-06-08 JP JP2017113623A patent/JP2018207403A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020187120A (en) * | 2019-05-13 | 2020-11-19 | ソニー株式会社 | Measurement device, measurement system, and measurement method |
WO2020230702A1 (en) * | 2019-05-13 | 2020-11-19 | ソニー株式会社 | Measurement device, measurement system, and measurement method |
WO2020230478A1 (en) * | 2019-05-13 | 2020-11-19 | ソニー株式会社 | Measurement device, measurement system, and measurement method |
EP3971560A4 (en) * | 2019-05-13 | 2022-06-29 | Sony Group Corporation | Measurement device, measurement system, and measurement method |
US20220205931A1 (en) * | 2019-05-13 | 2022-06-30 | Sony Group Corporation | Measurement device, measurement system, and measurement method |
JP7235001B2 (en) | 2019-05-13 | 2023-03-08 | ソニーグループ株式会社 | Measuring device, measuring system and measuring method |
WO2021215151A1 (en) * | 2020-04-20 | 2021-10-28 | ソニーグループ株式会社 | Detection device and detection method |
US11595086B2 (en) | 2020-07-17 | 2023-02-28 | Nec Corporation | Calibration circuit, remote unit apparatus, and radio base station system |
WO2022099222A1 (en) * | 2021-11-15 | 2022-05-12 | Zeku, Inc. | Multi-antenna calibration techniques |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11973473B2 (en) | Phased array amplifier linearization | |
EP2415186B1 (en) | Radio system and method for relaying radio signals with a power calibration of transmit radio signals | |
JP2018207403A (en) | Radio communication device and delay adjustment method | |
EP2975781B1 (en) | Phased array transmission device | |
JP5751324B2 (en) | VSWR measurement circuit, wireless communication apparatus, VSWR measurement method, and VSWR measurement program | |
US20110085490A1 (en) | Absolute timing and tx power calibration of the tx path in a distibuted system | |
JP4896424B2 (en) | Distortion compensation amplifier | |
US20110299456A1 (en) | Active antenna array and method for relaying radio signals | |
CN102369664B (en) | A radio system and a method for relaying radio signals | |
WO2011125261A1 (en) | Amplifier circuit and wireless communication device | |
KR20090081753A (en) | Apparatus and method for calibration in multi-antenna system | |
US20120293362A1 (en) | Phase-arrayed device and method for calibrating the phase-arrayed device | |
JP7081594B2 (en) | Transmitters, communication systems, transmitter control methods and programs | |
US20100008446A1 (en) | Transceiver architecture with combined smart antenna calibration and digital predistortion | |
JP2016001865A (en) | Detection calibration circuit and transmitter | |
EP3192194B1 (en) | Method and apparatus for facilitating antenna calibration and transceiver | |
TWI430587B (en) | Transmitter delay and phase adjustment | |
US20140197885A1 (en) | Amplifying device, distortion compensating device, and amplifying method | |
KR101021677B1 (en) | Apparatus for correcting error in active phased arrayantenna system and method thereof | |
JP6532017B2 (en) | Phased array transmitter | |
JP7192370B2 (en) | Transmission and reception baseband processing device, communication system, correction method and program | |
KR20070060818A (en) | Rf signal coupling and dividing device for error correction, transmitting/receiving apparatus of smart antenna system using the device | |
JP6881667B2 (en) | Wireless communication systems, wireless communication devices, wireless communication methods, and programs | |
JP6659642B2 (en) | Array antenna device and calibration method | |
US8396416B2 (en) | Radio system and a method for relaying radio signals |