JP2018195723A - Optical module, manufacturing method thereof and optical transceiver - Google Patents

Optical module, manufacturing method thereof and optical transceiver Download PDF

Info

Publication number
JP2018195723A
JP2018195723A JP2017098745A JP2017098745A JP2018195723A JP 2018195723 A JP2018195723 A JP 2018195723A JP 2017098745 A JP2017098745 A JP 2017098745A JP 2017098745 A JP2017098745 A JP 2017098745A JP 2018195723 A JP2018195723 A JP 2018195723A
Authority
JP
Japan
Prior art keywords
chip
optical
circuit
substrate
connection electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017098745A
Other languages
Japanese (ja)
Inventor
早川 明憲
Akinori Hayakawa
明憲 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Photonics Electronics Technology Research Association
Original Assignee
Fujitsu Ltd
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Photonics Electronics Technology Research Association filed Critical Fujitsu Ltd
Priority to JP2017098745A priority Critical patent/JP2018195723A/en
Publication of JP2018195723A publication Critical patent/JP2018195723A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a downsized and high-performance optical module, a manufacturing method thereof, and an optical transceiver.SOLUTION: The present invention relates to an optical module comprising a substrate, a first chip and a second chip. The optical module is characterized in that, in the substrate, an upper surface is stepped in such a manner that an upper side becomes a first upper surface and a lower side becomes a second upper surface. Multiple first connection electrodes are provided on the first upper surface. Multiple third connection electrodes which are disposed at a pitch larger than a pitch of the multiple first connection electrodes and electrically connected with the first connection electrodes are provided on a lower surface. The first chip is mounted on the upper surface of the substrate in such a manner that the first upper surface and a lower surface of the first chip are connected via the multiple first connection electrodes, and includes an electronic circuit that is electrically connected with the multiple first connection electrodes. The second chip is provided on the second upper surface of the substrate, an upper surface of the second chip is connected with the lower surface of the first chip via a second connection electrode that is provided on the upper surface of the second chip, and the second chip includes an optical circuit that is electrically connected with the electronic circuit via the second connection electrode.SELECTED DRAWING: Figure 3

Description

本発明は、光モジュールおよびその製造方法並びに光トランシーバに関する。   The present invention relates to an optical module, a manufacturing method thereof, and an optical transceiver.

電子回路と光回路を集積化させた光モジュールにおいて、電子回路チップの下面と光回路チップの上面が対向するように電子回路チップを光回路チップ上にフリップチップ実装する。電子回路チップの下面のうち、光回路チップが対向していない領域に光回路チップと同じ平面上に貫通配線基板を実装し、貫通配線基板を介し回路基板に実装する方法が知られている(例えば特許文献1)。   In an optical module in which an electronic circuit and an optical circuit are integrated, the electronic circuit chip is flip-chip mounted on the optical circuit chip so that the lower surface of the electronic circuit chip faces the upper surface of the optical circuit chip. A method is known in which a through wiring board is mounted on the same plane as the optical circuit chip in a region of the lower surface of the electronic circuit chip that is not opposed to the optical circuit chip, and is mounted on the circuit board through the through wiring board ( For example, Patent Document 1).

特開2015−216169号公報Japanese Patent Laying-Open No. 2015-216169

しかしながら、光回路の下面が対向した回路基板には接続電極を設けることができない。このため、電子回路チップは、光回路チップと対向していない領域で貫通配線基板を介して回路基板と接続させることになるが、回路基板と接続するための接続電極の個数が制限されてしまう。回路基板と接続するための接続電極を増やそうとすると、実装面積が大きくなってしまう。   However, it is impossible to provide connection electrodes on the circuit board facing the lower surface of the optical circuit. For this reason, the electronic circuit chip is connected to the circuit board via the through wiring board in a region not facing the optical circuit chip, but the number of connection electrodes for connecting to the circuit board is limited. . If an attempt is made to increase the number of connection electrodes for connection to the circuit board, the mounting area will increase.

本発明は、小型で高性能な光モジュールおよびその製造方法並びに光トランシーバを提供することを目的とする。   An object of the present invention is to provide a small and high-performance optical module, a manufacturing method thereof, and an optical transceiver.

1つの態様では、光モジュールは、基板と第1チップと第2チップとを有する光モジュールであって、前記基板は、上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、下面に前記複数の第1接続電極のピッチより大きいピッチで配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有し、前記第1チップは、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続するように前記基板の上面上に搭載され、前記複数の第1接続電極と電気的に接続された電子回路を有し、前記第2チップは、前記基板の第2上面上に設けられ、前記第2チップの上面に設けられた第2接続電極を介し前記第2チップの上面が前記第1チップの下面と接続され、前記第2接続電極を介し前記電子回路と電気的に接続された光回路を具備する。   In one aspect, the optical module is an optical module having a substrate, a first chip, and a second chip, and the substrate has a step on the upper surface, the upper surface being the first upper surface and the lower surface being the second upper surface. A plurality of first connection electrodes provided on the first upper surface and arranged on the lower surface with a pitch larger than the pitch of the plurality of first connection electrodes and electrically connected to the first connection electrode. The first chip is mounted on the upper surface of the substrate so that the first upper surface of the substrate and the lower surface of the first chip are connected via the plurality of first connection electrodes, An electronic circuit electrically connected to the first connection electrode, wherein the second chip is provided on the second upper surface of the substrate, and the second connection electrode provided on the upper surface of the second chip is provided. The upper surface of the second chip is in contact with the lower surface of the first chip. It is comprises the electronic circuit and electrically connected to the optical circuit through the second connection electrode.

1つの態様では、光モジュールの製造方法は、電子回路と光回路とが第2接続電極を介し電気的に接続されるように、前記光回路を有する第2チップの上面に前記電子回路を有する第1チップを搭載する工程と、前記第2チップの上面に第1チップを搭載した後、基板の上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、前記基板の下面に前記複数の第1接続電極の間隔より大きい間隔で配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有する前記基板の上面上に、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続し前記電子回路が前記複数の第1接続電極に電気的に接続するように、前記第1チップを搭載する工程と、を含む。   In one aspect, an optical module manufacturing method includes the electronic circuit on an upper surface of a second chip having the optical circuit so that the electronic circuit and the optical circuit are electrically connected via a second connection electrode. A step of mounting the first chip; and after mounting the first chip on the upper surface of the second chip, the upper surface of the substrate has a step having an upper surface as the first upper surface and a lower surface as the second upper surface. And a plurality of third connection electrodes arranged on the lower surface of the substrate at intervals greater than the interval between the plurality of first connection electrodes and electrically connected to the first connection electrode. On the upper surface of the substrate, the first upper surface of the substrate and the lower surface of the first chip are connected via the plurality of first connection electrodes, and the electronic circuit is electrically connected to the plurality of first connection electrodes. Mounting the first chip; and Including.

また、1つの態様では、光トランシーバは、基板と第1チップと第2チップを有する光モジュール、電源回路および制御回路を具備する光トランシーバであって、前記基板は、上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、下面に前記複数の第1接続電極のピッチより大きいピッチで配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有し、前記第1チップは、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続するように前記基板の上面上に搭載され、前記複数の第1接続電極と電気的に接続された電子回路を有し、前記第2チップは、前記基板の第2上面上に設けられ、前記第2チップの上面に設けられた第2接続電極を介し前記第2チップの上面が前記第1チップの下面と接続され、前記第2接続電極を介し前記電子回路と電気的に接続された光回路を有し、前記電源回路は、前記第1チップおよび前記第2チップに電源電圧を供給し、前記制御回路は、前記第1チップおよび前記第2チップを制御し、前記光回路は第1電気信号を第1光信号に変換する発光回路の少なくとも一部と第2光信号を第2電気信号に変換する受光回路の少なくとも一部を有し、前記電子回路は前記第1電気信号を前記発光回路に出力し、前記受光回路から前記第2電気信号が入力される。   In one aspect, the optical transceiver is an optical transceiver including an optical module having a substrate, a first chip, and a second chip, a power supply circuit, and a control circuit, and the substrate has a first upper surface on the upper surface. And the lower side has a step which becomes the second upper surface, a plurality of first connection electrodes are provided on the first upper surface, and the first connection electrodes are disposed on the lower surface with a pitch larger than the pitch of the plurality of first connection electrodes. A plurality of third connection electrodes electrically connected to each other, and the first chip is connected to the first upper surface of the substrate and the lower surface of the first chip via the plurality of first connection electrodes. Mounted on the top surface of the substrate and electrically connected to the plurality of first connection electrodes, the second chip is provided on the second top surface of the substrate, and the second chip Second connection power provided on the upper surface of the chip An optical circuit in which the upper surface of the second chip is connected to the lower surface of the first chip through the second connection electrode and electrically connected to the electronic circuit through the second connection electrode, and the power supply circuit includes the first circuit A power supply voltage is supplied to the chip and the second chip, the control circuit controls the first chip and the second chip, and the optical circuit converts a first electrical signal into a first optical signal. At least a portion and at least a portion of a light receiving circuit for converting the second optical signal into a second electric signal, and the electronic circuit outputs the first electric signal to the light emitting circuit, and the second light signal is output from the light receiving circuit to the second light signal. An electric signal is input.

1つの側面として、小型で高性能な光モジュールおよびその製造方法並びに光トランシーバを提供することができる。   As one aspect, a small and high-performance optical module, a manufacturing method thereof, and an optical transceiver can be provided.

図1(a)は、比較例1に係る光モジュールの平面図、図1(b)は、図1(a)のA−A断面図である。1A is a plan view of an optical module according to Comparative Example 1, and FIG. 1B is a cross-sectional view taken along line AA of FIG. 図2は、比較例2に係る光モジュールの断面図である。FIG. 2 is a cross-sectional view of an optical module according to Comparative Example 2. 図3(a)は、実施例1に係る光モジュールの平面図、図3(b)は、図3(a)のA−A断面図である。FIG. 3A is a plan view of the optical module according to the first embodiment, and FIG. 3B is a cross-sectional view taken along line AA of FIG. 図4は、実施例2に係る光モジュールが用いられる光トランシーバのブロック図である。FIG. 4 is a block diagram of an optical transceiver in which the optical module according to the second embodiment is used. 図5(a)は、実施例2に係る光モジュールの平面図、図5(b)は、図5(a)のA−A断面図である。FIG. 5A is a plan view of the optical module according to the second embodiment, and FIG. 5B is a cross-sectional view taken along line AA of FIG. 図6(a)および図6(b)は、実施例2における接続関係を示す模式図である。FIG. 6A and FIG. 6B are schematic diagrams illustrating connection relationships in the second embodiment. 図7は、実施例2における搭載基板内の配線を示す斜視図である。FIG. 7 is a perspective view illustrating wiring in the mounting substrate in the second embodiment. 図8は、実施例2におけるレーザチップを搭載した光回路チップの上面の平面図である。FIG. 8 is a plan view of the top surface of the optical circuit chip on which the laser chip in Example 2 is mounted. 図9は、実施例2における電子回路チップの下面を上から透視した平面図である。FIG. 9 is a plan view of the lower surface of the electronic circuit chip according to the second embodiment seen through from above. 図10は、実施例2における搭載基板の上面の平面図である。FIG. 10 is a plan view of the upper surface of the mounting substrate in the second embodiment. 図11は、実施例2における搭載基板の下面を上から透視した平面図である。FIG. 11 is a plan view of the lower surface of the mounting substrate in Example 2 seen through from above. 図12(a)および図12(b)は、実施例2に係る光モジュールの製造方法を示す断面図である。12A and 12B are cross-sectional views illustrating the method for manufacturing the optical module according to the second embodiment. 図13(a)および図13(b)は、実施例2に係る光モジュールの実装方法を示す断面図である。FIG. 13A and FIG. 13B are cross-sectional views illustrating an optical module mounting method according to the second embodiment. 図14(a)は、実施例3に係る光モジュールの平面図、図14(b)は、図14(a)のA−A断面図である。FIG. 14A is a plan view of an optical module according to the third embodiment, and FIG. 14B is a cross-sectional view taken along line AA of FIG. 図15は、実施例3における搭載基板の平面図である。FIG. 15 is a plan view of the mounting substrate in the third embodiment. 図16は、実施例4に係る光モジュールの平面図である。FIG. 16 is a plan view of an optical module according to the fourth embodiment.

[比較例1]
図1(a)は、比較例1に係る光モジュールの平面図、図1(b)は、図1(a)のA−A断面図である。図1(a)および図1(b)に示すように、光モジュール110は電子回路チップ10、光回路チップ20および回路基板40を備えている。回路基板40上に光回路チップ20が搭載されている。光回路チップ20の上面上に電子回路チップ10が接続電極22を介しフリップチップ実装されている。回路基板40の上面上に電極42が設けられており、光回路チップ20の上面と電極42とがボンディングワイヤ43を介し電気的に接続される。
[Comparative Example 1]
1A is a plan view of an optical module according to Comparative Example 1, and FIG. 1B is a cross-sectional view taken along line AA of FIG. As shown in FIGS. 1A and 1B, the optical module 110 includes an electronic circuit chip 10, an optical circuit chip 20, and a circuit board 40. The optical circuit chip 20 is mounted on the circuit board 40. The electronic circuit chip 10 is flip-chip mounted on the upper surface of the optical circuit chip 20 via the connection electrodes 22. An electrode 42 is provided on the upper surface of the circuit board 40, and the upper surface of the optical circuit chip 20 and the electrode 42 are electrically connected via a bonding wire 43.

比較例1では、電子回路チップ10と光回路チップ20とが接続電極22を介し電気的に接続されている。このため、電子回路チップ10と光回路チップ20との間に高速な電気信号を伝送させることができる。しかしながら、回路基板40と電子回路チップ10および光回路チップ20とをボンディングワイヤ43を介し電気的に接続することになる。このため、ボンディングワイヤ43に起因したインダクタンスおよび電極42に起因したキャパシタンスが付加される。これにより、高速な電気信号の伝送が難しくなる。また、電極42を光回路チップ20の横に設けるため高集積化が難しい。   In Comparative Example 1, the electronic circuit chip 10 and the optical circuit chip 20 are electrically connected via the connection electrode 22. For this reason, a high-speed electric signal can be transmitted between the electronic circuit chip 10 and the optical circuit chip 20. However, the circuit board 40 is electrically connected to the electronic circuit chip 10 and the optical circuit chip 20 through the bonding wires 43. For this reason, an inductance caused by the bonding wire 43 and a capacitance caused by the electrode 42 are added. This makes it difficult to transmit electrical signals at high speed. Further, since the electrode 42 is provided beside the optical circuit chip 20, high integration is difficult.

[比較例2]
図2は、比較例2に係る光モジュールの断面図である。図2に示すように、光モジュール112は、回路基板40上に光回路チップ20と貫通配線基板35が搭載されている。電子回路チップ10は、接続電極22を介し光回路チップ20上に、接続電極12を介し貫通配線基板35上に、フリップチップ実装されている。貫通配線基板35は貫通配線36を有している。貫通配線基板35の下面は、接続電極37を介し回路基板40に電気的に接続されている。光回路チップ20の下面は接着剤33を用い貫通配線基板35の上面に接合されている。
[Comparative Example 2]
FIG. 2 is a cross-sectional view of an optical module according to Comparative Example 2. As shown in FIG. 2, in the optical module 112, the optical circuit chip 20 and the through wiring substrate 35 are mounted on the circuit substrate 40. The electronic circuit chip 10 is flip-chip mounted on the optical circuit chip 20 via the connection electrode 22 and on the through wiring substrate 35 via the connection electrode 12. The through wiring board 35 has a through wiring 36. The lower surface of the through wiring board 35 is electrically connected to the circuit board 40 via the connection electrodes 37. The lower surface of the optical circuit chip 20 is bonded to the upper surface of the through wiring substrate 35 using an adhesive 33.

電子回路チップ10の下面の接続電極12の間隔は半導体製造技術を用いるため例えば150μm程度に小さくできる。回路基板40の上面の接続電極37の間隔は、一般的なプリント配線基板技術で安価に製造する場合、例えば300μm程度と大きくなる。回路基板40の上面の接続電極37の間隔を、例えば電子回路チップ10の下面の接続電極12と同じ、例えば150μm程度に小さくしようとすると、回路基板40が高価になる。安価で接続電極37の間隔の大きい回路基板40を用いると、電子回路チップ10が大きくなってしまう。例えば、接続電極37の間隔を縦横2倍とすると、チップ面積は4倍となる。このように、比較例2では、実装面積が小さく、かつ安価な光モジュールを提供することが難しい。   The distance between the connection electrodes 12 on the lower surface of the electronic circuit chip 10 can be reduced to, for example, about 150 μm because a semiconductor manufacturing technique is used. The distance between the connection electrodes 37 on the upper surface of the circuit board 40 is as large as about 300 μm, for example, when manufactured inexpensively by a general printed wiring board technology. If the distance between the connection electrodes 37 on the upper surface of the circuit board 40 is reduced to, for example, about 150 μm, which is the same as the connection electrode 12 on the lower surface of the electronic circuit chip 10, the circuit board 40 becomes expensive. If the circuit board 40 that is inexpensive and has a large interval between the connection electrodes 37 is used, the electronic circuit chip 10 becomes large. For example, if the interval between the connection electrodes 37 is doubled vertically and horizontally, the chip area is quadrupled. Thus, in Comparative Example 2, it is difficult to provide an inexpensive optical module with a small mounting area.

図3(a)は、実施例1に係る光モジュールの平面図、図3(b)は、図3(a)のA−A断面図である。図3(a)では、電子回路および光回路を透過して図示している。図3(a)および図3(b)に示すように、光モジュール100は、主に電子回路チップ10、光回路チップ20、搭載基板30および回路基板40を備えている。回路基板40上に搭載基板30が搭載されている。搭載基板30上に電子回路チップ10および光回路チップ20が搭載されている。搭載基板30の上面は上側が第1上面39および下側が第2上面38となる段差を有する。これにより、窪み(凹部)が形成される。窪み内(すなわち第2上面38上)に光回路チップ20が搭載されている。光回路チップ20の上面付近に光回路21が形成されている。光回路チップ20の上面および搭載基板30の第1上面39上に電子回路チップ10がフリップチップ実装されている。電子回路チップ10の下面付近には電子回路11が形成されている。電子回路チップ10および光回路チップ20は例えばシリコンチップである。搭載基板30は例えばセラミック基板または樹脂基板である。搭載基板30は例えば積層された複数の絶縁層31を有する。   FIG. 3A is a plan view of the optical module according to the first embodiment, and FIG. 3B is a cross-sectional view taken along line AA of FIG. In FIG. 3A, the electronic circuit and the optical circuit are shown through. As shown in FIGS. 3A and 3B, the optical module 100 mainly includes an electronic circuit chip 10, an optical circuit chip 20, a mounting substrate 30 and a circuit substrate 40. A mounting board 30 is mounted on the circuit board 40. The electronic circuit chip 10 and the optical circuit chip 20 are mounted on the mounting substrate 30. The upper surface of the mounting substrate 30 has a step with the first upper surface 39 on the upper side and the second upper surface 38 on the lower side. Thereby, a dent (concave part) is formed. The optical circuit chip 20 is mounted in the recess (that is, on the second upper surface 38). An optical circuit 21 is formed near the upper surface of the optical circuit chip 20. The electronic circuit chip 10 is flip-chip mounted on the upper surface of the optical circuit chip 20 and the first upper surface 39 of the mounting substrate 30. An electronic circuit 11 is formed near the lower surface of the electronic circuit chip 10. The electronic circuit chip 10 and the optical circuit chip 20 are, for example, silicon chips. The mounting substrate 30 is, for example, a ceramic substrate or a resin substrate. The mounting substrate 30 has, for example, a plurality of stacked insulating layers 31.

電子回路チップ10の下面には電極12aおよび22aが設けられている。光回路チップ20の上面には電極22bが設けられている。搭載基板30の第1上面39には電極12bが設けられている。電極12aと12bとが接合することで接続電極12が形成される。接続電極12は電子回路チップ10の下面と搭載基板30の上面とを電気的に接続する。電極22aと22bとが接合することで接続電極22が形成される。接続電極22は電子回路チップ10の下面と光回路チップ20の上面とを電気的に接続する。搭載基板30の下面には回路基板40と電気的に接続するための電極32が設けられている。電極32は、回路基板40上に設けられた電極42と接合する。電極12a、12b、22a、22b、32および42は、例えばアルミニウム層、銅層または金層等の金属層である。電極12aと12b、電極22aと22b、および電極32と42とはバンプを介し接続されていてもよい。バンプとしては、例えば半田バンプまたは銅バンプ等の金属バンプを用いる。   Electrodes 12 a and 22 a are provided on the lower surface of the electronic circuit chip 10. An electrode 22 b is provided on the upper surface of the optical circuit chip 20. An electrode 12 b is provided on the first upper surface 39 of the mounting substrate 30. The connection electrode 12 is formed by joining the electrodes 12a and 12b. The connection electrode 12 electrically connects the lower surface of the electronic circuit chip 10 and the upper surface of the mounting substrate 30. The connection electrodes 22 are formed by joining the electrodes 22a and 22b. The connection electrode 22 electrically connects the lower surface of the electronic circuit chip 10 and the upper surface of the optical circuit chip 20. An electrode 32 for electrically connecting to the circuit board 40 is provided on the lower surface of the mounting board 30. The electrode 32 is bonded to the electrode 42 provided on the circuit board 40. The electrodes 12a, 12b, 22a, 22b, 32 and 42 are metal layers such as an aluminum layer, a copper layer, or a gold layer, for example. The electrodes 12a and 12b, the electrodes 22a and 22b, and the electrodes 32 and 42 may be connected via bumps. For example, metal bumps such as solder bumps or copper bumps are used as the bumps.

接続電極12のピッチL1および接続電極22のピッチL2に比較し、電極32のピッチL3は大きい。ピッチL1およびL2は例えば150μmであり、ピッチL3は例えば300μmである。電子回路チップ10内には配線14が設けられている。配線14は、電子回路11と接続電極12および22とを電気的に接続する。搭載基板30内には配線34aおよび34bが設けられている。配線34aおよび34bは接続電極12と電極32とを電気的に接続する。配線34aは、高速な信号が通過する配線であり、配線34bは電源またはグランド用の配線である。配線34aおよび34bは、1つの接続電極12を1つの電極32に接続してもよいし、1つの接続電極12を複数の電極32に接続してもよい。また、配線34aおよび34bは、複数の接続電極12を1つの電極32に接続してもよいし、複数の接続電極12を複数の電極32に接続してもよい。   The pitch L3 of the electrodes 32 is larger than the pitch L1 of the connection electrodes 12 and the pitch L2 of the connection electrodes 22. The pitches L1 and L2 are 150 μm, for example, and the pitch L3 is 300 μm, for example. A wiring 14 is provided in the electronic circuit chip 10. The wiring 14 electrically connects the electronic circuit 11 and the connection electrodes 12 and 22. Wirings 34 a and 34 b are provided in the mounting substrate 30. The wirings 34 a and 34 b electrically connect the connection electrode 12 and the electrode 32. The wiring 34a is a wiring through which a high-speed signal passes, and the wiring 34b is a power supply or ground wiring. The wirings 34 a and 34 b may connect one connection electrode 12 to one electrode 32, or may connect one connection electrode 12 to a plurality of electrodes 32. In addition, the wirings 34 a and 34 b may connect the plurality of connection electrodes 12 to one electrode 32, or may connect the plurality of connection electrodes 12 to the plurality of electrodes 32.

実施例1によれば、搭載基板30(基板)の第1上面39に複数の接続電極12(第1接続電極)が設けられている。搭載基板30の下面に接続電極12と電気的に接続された複数の電極32(第3接続電極)が設けられている。電子回路チップ10(第1チップ)は、複数の接続電極12を介し搭載基板30の第1上面39と電子回路チップ10の下面が接続するように、搭載基板30の上面上に搭載されている。光回路チップ20は、第2上面38上に設けられ、上面に設けられた接続電極22を介し上面が電子回路チップ10の下面と接続されている。電子回路11は接続電極12と電気的に接続され、光回路21は接続電極22を介し電子回路11と電気的に接続されている。   According to the first embodiment, the plurality of connection electrodes 12 (first connection electrodes) are provided on the first upper surface 39 of the mounting substrate 30 (substrate). A plurality of electrodes 32 (third connection electrodes) that are electrically connected to the connection electrodes 12 are provided on the lower surface of the mounting substrate 30. The electronic circuit chip 10 (first chip) is mounted on the upper surface of the mounting substrate 30 so that the first upper surface 39 of the mounting substrate 30 and the lower surface of the electronic circuit chip 10 are connected via the plurality of connection electrodes 12. . The optical circuit chip 20 is provided on the second upper surface 38, and the upper surface is connected to the lower surface of the electronic circuit chip 10 via the connection electrode 22 provided on the upper surface. The electronic circuit 11 is electrically connected to the connection electrode 12, and the optical circuit 21 is electrically connected to the electronic circuit 11 via the connection electrode 22.

このように、電子回路チップ10、光回路チップ20、搭載基板30および回路基板40が接続電極12、22、電極32および42を介し接続されている。これにより、高速な電気信号の伝送が可能となる。   As described above, the electronic circuit chip 10, the optical circuit chip 20, the mounting substrate 30 and the circuit substrate 40 are connected via the connection electrodes 12 and 22 and the electrodes 32 and 42. Thereby, high-speed electrical signal transmission is possible.

光回路チップ20を搭載基板30の第2上面38に搭載した後、搭載基板30および光回路チップ20上に電子回路チップ10を搭載する場合、搭載基板30と光回路チップ20とのX、YおよびZ方向位置合わせにおいて高い精度が要求される。実施例1では、電極22aと22bとを接合して、電子回路チップ10と光回路チップ20を一体化し、その後電極12aと12bとを接合する。このため、搭載基板30と光回路チップ20との位置合わせを行わなくてもよい。   When the electronic circuit chip 10 is mounted on the mounting substrate 30 and the optical circuit chip 20 after the optical circuit chip 20 is mounted on the second upper surface 38 of the mounting substrate 30, the X and Y of the mounting substrate 30 and the optical circuit chip 20 are set. In addition, high accuracy is required in the alignment in the Z direction. In the first embodiment, the electrodes 22a and 22b are joined to integrate the electronic circuit chip 10 and the optical circuit chip 20, and then the electrodes 12a and 12b are joined. For this reason, it is not necessary to align the mounting substrate 30 and the optical circuit chip 20.

また、電極32は接続電極12のピッチL1より大きいピッチL3で配置されている。これにより、ピッチL3を例えば300μm程度に大きくでき、安価な回路基板40を用いることができる。また、ピッチL1を例えば150μmと小さくできるため、電子回路チップ10を小型化かつ安価に実現できる。   The electrodes 32 are arranged at a pitch L3 that is larger than the pitch L1 of the connection electrodes 12. Thereby, the pitch L3 can be increased to, for example, about 300 μm, and an inexpensive circuit board 40 can be used. Further, since the pitch L1 can be reduced to, for example, 150 μm, the electronic circuit chip 10 can be reduced in size and inexpensively.

電子回路11は電子回路チップ10の下面に設けられ、光回路21は光回路チップ20の上面に設けられる。これにより、電子回路11と光回路21の接続距離が短くなり、高速信号の伝送が容易となる。   The electronic circuit 11 is provided on the lower surface of the electronic circuit chip 10, and the optical circuit 21 is provided on the upper surface of the optical circuit chip 20. This shortens the connection distance between the electronic circuit 11 and the optical circuit 21 and facilitates transmission of high-speed signals.

実施例2は光トランシーバに光モジュールを用いる例である。図4は、実施例2に係る光モジュールが用いられる光トランシーバのブロック図である。図4に示すように、光モジュール102は、送信回路11a、受信回路11b、半導体レーザ26a、光変調器21a、フォトディテクタ(PD)21b、結合器25aおよび25bを備えている。送信回路11aおよび受信回路11bは電子回路チップ10に搭載されている。半導体レーザ26a、光変調器21a、PD21b、結合器25aおよび25bは光回路チップ20に搭載されている。光モジュール102が搭載される回路基板40には電源回路41aおよび制御回路41bが搭載されている。光モジュール102、電源回路41aおよび制御回路41bは、光トランシーバ101(光トランシーバモジュール)として機能する。   The second embodiment is an example in which an optical module is used for an optical transceiver. FIG. 4 is a block diagram of an optical transceiver in which the optical module according to the second embodiment is used. As shown in FIG. 4, the optical module 102 includes a transmission circuit 11a, a reception circuit 11b, a semiconductor laser 26a, an optical modulator 21a, a photodetector (PD) 21b, and couplers 25a and 25b. The transmission circuit 11 a and the reception circuit 11 b are mounted on the electronic circuit chip 10. The semiconductor laser 26a, the optical modulator 21a, the PD 21b, and the couplers 25a and 25b are mounted on the optical circuit chip 20. A power supply circuit 41a and a control circuit 41b are mounted on the circuit board 40 on which the optical module 102 is mounted. The optical module 102, the power supply circuit 41a, and the control circuit 41b function as the optical transceiver 101 (optical transceiver module).

外部の電源回路41cは電源回路41aに電源を供給する。電源回路41aは、供給された電源の電圧等を変換する。電源回路41aは、搭載基板30を介し送信回路11aおよび受信回路11bに電源を供給する。電源回路41aは搭載基板30および電子回路チップ10を介し半導体レーザ26aに電源を供給する。このように、電源回路41aは、電子回路チップ10および光回路チップ20に電源電圧を供給する。   The external power supply circuit 41c supplies power to the power supply circuit 41a. The power supply circuit 41a converts the voltage of the supplied power supply and the like. The power supply circuit 41a supplies power to the transmission circuit 11a and the reception circuit 11b via the mounting substrate 30. The power supply circuit 41 a supplies power to the semiconductor laser 26 a through the mounting substrate 30 and the electronic circuit chip 10. As described above, the power supply circuit 41 a supplies the power supply voltage to the electronic circuit chip 10 and the optical circuit chip 20.

外部のホストIC(集積回路)41dは、例えば光トランシーバ101が搭載されたコンピュータのCPU(Central Processing Unit)等である。ホストIC41dは、回路基板40に搭載されていてもよい。ホストIC41dは、制御回路41bに光トランシーバ101を制御する制御信号を送信する。制御回路41bは例えばマイコン(Microcomputer)である。制御回路41bは、ホストIC41dから受信した制御信号に基づき、送信回路11a、受信回路11bおよび半導体レーザ26aを制御する。このように、制御回路41bは、電子回路チップ10および光回路チップ20を制御する。   The external host IC (integrated circuit) 41d is, for example, a CPU (Central Processing Unit) of a computer on which the optical transceiver 101 is mounted. The host IC 41d may be mounted on the circuit board 40. The host IC 41d transmits a control signal for controlling the optical transceiver 101 to the control circuit 41b. The control circuit 41b is, for example, a microcomputer. The control circuit 41b controls the transmission circuit 11a, the reception circuit 11b, and the semiconductor laser 26a based on the control signal received from the host IC 41d. Thus, the control circuit 41b controls the electronic circuit chip 10 and the optical circuit chip 20.

ホストIC41dは、回路基板40および搭載基板30を介し送信回路11aに外部に送信する信号等を送信する。送信回路11aは信号に基づき駆動信号を光変調器21aに出力する。光変調器21aは駆動信号に基づき半導体レーザ26aが出射したレーザ光を変調し結合器25aに出力する。結合器25aは変調された光信号を光ファイバー29aに出力する。結合器25bは光ファイバー29bを伝送してきた光信号をPD21bに出力する。PD21bは光信号を電気信号に変換し受信回路11bに出力する。受信回路11bは、電気信号を増幅し、回路基板40および搭載基板30を介しホストIC41dに出力する。   The host IC 41d transmits a signal to be transmitted to the transmission circuit 11a through the circuit board 40 and the mounting board 30. The transmission circuit 11a outputs a drive signal to the optical modulator 21a based on the signal. The optical modulator 21a modulates the laser beam emitted from the semiconductor laser 26a based on the drive signal and outputs the modulated laser beam to the coupler 25a. The coupler 25a outputs the modulated optical signal to the optical fiber 29a. The coupler 25b outputs the optical signal transmitted through the optical fiber 29b to the PD 21b. The PD 21b converts the optical signal into an electric signal and outputs it to the receiving circuit 11b. The receiving circuit 11b amplifies the electric signal and outputs it to the host IC 41d via the circuit board 40 and the mounting board 30.

図5(a)は、実施例2に係る光モジュールの平面図、図5(b)は、図5(a)のA−A断面図である。光モジュール102は、回路基板40上に搭載されている。光回路チップ20の上面上にレーザチップ26が搭載されている。レーザチップ26には半導体レーザが設けられている。光回路チップ20の上面に複数の光ファイバー29が固定具27により固定されている。電子回路チップ10と光回路チップ20との間には接続電極22を保護するアンダーフィル剤23が設けられている。電子回路チップ10と搭載基板30との間には接続電極12を保護するアンダーフィル剤13が設けられている。光回路チップ20の下面と搭載基板30の第2上面38は接着剤33により接合されている。その他の構成は実施例1と同様である。   FIG. 5A is a plan view of the optical module according to the second embodiment, and FIG. 5B is a cross-sectional view taken along line AA of FIG. The optical module 102 is mounted on the circuit board 40. A laser chip 26 is mounted on the upper surface of the optical circuit chip 20. The laser chip 26 is provided with a semiconductor laser. A plurality of optical fibers 29 are fixed to the upper surface of the optical circuit chip 20 by a fixture 27. An underfill agent 23 that protects the connection electrode 22 is provided between the electronic circuit chip 10 and the optical circuit chip 20. An underfill agent 13 that protects the connection electrode 12 is provided between the electronic circuit chip 10 and the mounting substrate 30. The lower surface of the optical circuit chip 20 and the second upper surface 38 of the mounting substrate 30 are joined by an adhesive 33. Other configurations are the same as those of the first embodiment.

図6(a)および図6(b)は、実施例2における電気的な接続関係を示す模式図である。図6(a)および図6(b)は、それぞれ光信号を送信する送信部60および光信号を受信する受信部62の差動信号(正信号および負信号)の一系統を図示している。図6(a)に示すように、送信部60は、送信回路11aおよび光変調器21aを有している。光変調器21aは、例えばMZ(Mach-Zehnder)光変調器であり、レーザチップ26が出射したレーザ光を強度変調する。送信回路11aは光変調器21aを駆動する電気信号を出力する駆動回路を含む。電源、グランド、差動信号正信号および負信号は、回路基板40から電極32、搭載基板30内の配線34、接続電極12および配線14を介し送信回路11aに供給される。送信回路11aから出力される正負信号は配線14、接続電極22および配線24を介し光変調器21aに出力される。   FIG. 6A and FIG. 6B are schematic diagrams showing an electrical connection relationship in the second embodiment. FIG. 6A and FIG. 6B illustrate a system of differential signals (positive signal and negative signal) of the transmission unit 60 that transmits an optical signal and the reception unit 62 that receives an optical signal, respectively. . As shown in FIG. 6A, the transmission unit 60 includes a transmission circuit 11a and an optical modulator 21a. The optical modulator 21a is, for example, an MZ (Mach-Zehnder) optical modulator, and intensity-modulates the laser light emitted from the laser chip 26. The transmission circuit 11a includes a drive circuit that outputs an electrical signal that drives the optical modulator 21a. The power supply, the ground, the differential signal positive signal, and the negative signal are supplied from the circuit board 40 to the transmission circuit 11a via the electrode 32, the wiring 34 in the mounting board 30, the connection electrode 12, and the wiring 14. The positive / negative signal output from the transmission circuit 11a is output to the optical modulator 21a through the wiring 14, the connection electrode 22, and the wiring 24.

図6(b)に示すように、受信部62は、受信回路11bおよびPD(フォトディテクタ)21bを有している。PD21bは、光信号を電流信号に変換する。受信回路11bは例えばPD21bが変換した電流信号を電圧信号に変換するTIA(Trans impedance Amplifier)を含む。PD21bは、配線24、接続電極22および配線14を介し受信回路11bに正信号および負信号を出力する。受信回路11bが増幅する正信号および負信号は配線14、接続電極12、配線34および電極32を介し回路基板40に出力される。電源およびグランドは、回路基板40から電極32、搭載基板30内の配線34、接続電極12および配線14を介し受信回路11bに供給される。なお、図6(b)ではPD21bが差動信号を出力するものとして示しているが、図4のブロック図で示されるように、シングルエンド出力であってもよい。   As shown in FIG. 6B, the receiving unit 62 includes a receiving circuit 11b and a PD (photo detector) 21b. The PD 21b converts an optical signal into a current signal. The receiving circuit 11b includes, for example, a TIA (Trans impedance Amplifier) that converts a current signal converted by the PD 21b into a voltage signal. The PD 21 b outputs a positive signal and a negative signal to the receiving circuit 11 b via the wiring 24, the connection electrode 22, and the wiring 14. The positive signal and the negative signal amplified by the receiving circuit 11b are output to the circuit board 40 via the wiring 14, the connection electrode 12, the wiring 34, and the electrode 32. The power and ground are supplied from the circuit board 40 to the receiving circuit 11b via the electrode 32, the wiring 34 in the mounting board 30, the connection electrode 12, and the wiring 14. Although FIG. 6B shows that the PD 21b outputs a differential signal, it may be a single-ended output as shown in the block diagram of FIG.

図7は、実施例2における搭載基板内の配線を示す斜視図である。図7では、一系統の差動信号用配線(2つの信号配線34a)、電源またはグランド配線34bを示している。図7に示すように、搭載基板30の上面のグリッド31aおよび中間面のグリッド31bに比べ下面のグリッド31cの間隔が大きい。電極12bはグリッド31a上に設けられ、電極32はグリッド31c上に設けられている。これにより、搭載基板30の上面に設けられた電極12bのピッチに対し搭載基板30の下面に設けられた電極32のピッチが大きい。このため、中間面において、信号配線34aおよび電源またはグランド配線34bをファンアウトするようにピッチを変換する。   FIG. 7 is a perspective view illustrating wiring in the mounting substrate in the second embodiment. FIG. 7 shows a single line of differential signal wiring (two signal wirings 34a), a power supply or ground wiring 34b. As shown in FIG. 7, the spacing between the lower surface grid 31 c is larger than the upper surface grid 31 a and the intermediate surface grid 31 b of the mounting substrate 30. The electrode 12b is provided on the grid 31a, and the electrode 32 is provided on the grid 31c. Thereby, the pitch of the electrodes 32 provided on the lower surface of the mounting substrate 30 is larger than the pitch of the electrodes 12 b provided on the upper surface of the mounting substrate 30. For this reason, the pitch is converted so that the signal wiring 34a and the power supply or ground wiring 34b are fanned out at the intermediate surface.

図7では、1系統の信号配線34aに対し、電源またはグランド配線34bが4本設けられているが、1系統の信号配線34aに対し、より多くの電源またはグランド配線34bを設けてもよい。図5(b)に示すように、1系統の信号配線34aに対し複数の電源またはグランド配線34bを設けてもよい。複数の電源またはグランド配線34bは、搭載基板30内で電気的に接続されていてもよい。これにより、電源またはグランド配線34bのインピーダンスを小さくできる。電源またはグランド配線34bの数を増やした場合、図5(b)のように、第2上面38の直下の電極32を電源またはグランド用に用いる。これにより、電源またはグランド配線34bのインピーダンスをより低くすることができる。また、電源またはグランド配線34bのインピーダンス低減のため、搭載基板30内に電源プレーンおよびグランドプレーンを設け、電源またはグランド配線34bを電源プレーンまたはグランドプレーンに接続してもよい。   In FIG. 7, four power supply or ground wirings 34b are provided for one system of signal wirings 34a, but more power supply or ground wirings 34b may be provided for one system of signal wirings 34a. As shown in FIG. 5B, a plurality of power supply or ground wirings 34b may be provided for one system of signal wirings 34a. The plurality of power supply or ground wirings 34 b may be electrically connected within the mounting substrate 30. Thereby, the impedance of the power supply or ground wiring 34b can be reduced. When the number of power supply or ground wirings 34b is increased, as shown in FIG. 5B, the electrode 32 immediately below the second upper surface 38 is used for power supply or ground. Thereby, the impedance of the power supply or ground wiring 34b can be further reduced. Further, in order to reduce the impedance of the power supply or ground wiring 34b, a power supply plane and a ground plane may be provided in the mounting substrate 30, and the power supply or ground wiring 34b may be connected to the power supply plane or the ground plane.

高速信号の損失を小さくするため、高速信号が伝送する信号配線34aは短いことが好ましい。この観点から図5(b)において第2上面38(すなわち光回路チップ20)の直下の電極32は、電源またはグランド用接続電極であることが好ましく、信号用接続電極を含まないことが好ましい。これにより、信号配線34aを短くできる。複数チャネルの信号を伝送する場合、図7の電源またはグランド配線34bのセットを複数設けることができる。図7において、グリッド31aおよび31cの一部には電極12aおよび電極32が設けられていなくてもよい。   In order to reduce the loss of the high-speed signal, it is preferable that the signal wiring 34a for transmitting the high-speed signal is short. From this point of view, the electrode 32 immediately below the second upper surface 38 (that is, the optical circuit chip 20) in FIG. 5B is preferably a power supply or ground connection electrode, and preferably does not include a signal connection electrode. Thereby, the signal wiring 34a can be shortened. When transmitting signals of a plurality of channels, a plurality of sets of power supply or ground wirings 34b in FIG. 7 can be provided. In FIG. 7, the electrodes 12a and the electrodes 32 may not be provided on part of the grids 31a and 31c.

図8は、実施例2におけるレーザチップを搭載した光回路チップの上面の平面図である。図8に示すように、光回路チップ20上に4チャネル分のレーザチップ26が搭載されている。光回路チップ20内に4チャネル分の光変調器21aおよびPD21bが設けられている。光回路チップ20内に電源およびグランド用の配線24a、光導波路24bから24dおよび結合器25が設けられている。レーザチップ26は半導体レーザ26aが設けられたチップである。結合器25は回折格子光結合器である。光回路チップ20の上面には複数の電極22bが設けられている。複数の電極22bは光変調器領域54a、PD領域54bおよび電源・グランド領域54cに設けられている。   FIG. 8 is a plan view of the top surface of the optical circuit chip on which the laser chip in Example 2 is mounted. As shown in FIG. 8, four channels of laser chips 26 are mounted on the optical circuit chip 20. In the optical circuit chip 20, optical modulators 21a and PDs 21b for four channels are provided. In the optical circuit chip 20, power and ground wirings 24a, optical waveguides 24b to 24d, and a coupler 25 are provided. The laser chip 26 is a chip provided with a semiconductor laser 26a. The coupler 25 is a diffraction grating optical coupler. A plurality of electrodes 22 b are provided on the upper surface of the optical circuit chip 20. The plurality of electrodes 22b are provided in the optical modulator region 54a, the PD region 54b, and the power / ground region 54c.

電源電位およびグランド電位は、電源・グランド領域54cの電極22bおよび配線24aを介し電子回路チップ10からレーザチップ26に供給される。レーザチップ26が出射したレーザ光は光導波路24bを介し光変調器21aに伝送される。電子回路チップ10から出力された駆動信号は光変調器領域54aの電極22bを介し光変調器21aに伝送される。光変調器21aが駆動信号に基づきレーザ光を強度変調した光信号は光導波路24cおよび結合器25を介し光ファイバーに入力され、他装置の光トランシーバの受信器へと伝送される。一方、他装置の光トランシーバの送信器から出力され光ファイバーを伝送された光信号は結合器25および光導波路24dを介しPD21bに伝送される。PD21bが光信号から変換した電気信号はPD領域54bの電極22bを介し電子回路チップ10に出力される。   The power supply potential and the ground potential are supplied from the electronic circuit chip 10 to the laser chip 26 through the electrode 22b and the wiring 24a of the power supply / ground region 54c. Laser light emitted from the laser chip 26 is transmitted to the optical modulator 21a through the optical waveguide 24b. The drive signal output from the electronic circuit chip 10 is transmitted to the optical modulator 21a via the electrode 22b in the optical modulator region 54a. The optical signal obtained by intensity modulation of the laser light based on the drive signal by the optical modulator 21a is input to the optical fiber via the optical waveguide 24c and the coupler 25, and is transmitted to the receiver of the optical transceiver of another device. On the other hand, the optical signal output from the transmitter of the optical transceiver of another device and transmitted through the optical fiber is transmitted to the PD 21b via the coupler 25 and the optical waveguide 24d. The electrical signal converted from the optical signal by the PD 21b is output to the electronic circuit chip 10 via the electrode 22b in the PD region 54b.

図9は、実施例2における電子回路チップの下面を上から透視した平面図である。図9に示すように、電子回路チップ10内に送信回路11aおよび受信回路11bが設けられている。電子回路チップ10の下面には複数の電極12aおよび22aが設けられている。送信回路11aは、送信回路領域50aの電極12aを介し搭載基板30に、送信回路領域52aの電極22aを介し光回路チップ20に、電気的に接続される。受信回路11bは、受信回路領域50bの電極12aを介し搭載基板30に、受信回路領域52bの電極22aを介し光回路チップ20に、電気的に接続される。電源・グランド領域50cの電極12aは配線14aを介し電源・グランド用領域52cの電極22aに電気的に接続されている。   FIG. 9 is a plan view of the lower surface of the electronic circuit chip according to the second embodiment seen through from above. As shown in FIG. 9, a transmission circuit 11 a and a reception circuit 11 b are provided in the electronic circuit chip 10. A plurality of electrodes 12 a and 22 a are provided on the lower surface of the electronic circuit chip 10. The transmission circuit 11a is electrically connected to the mounting substrate 30 via the electrode 12a in the transmission circuit area 50a and to the optical circuit chip 20 via the electrode 22a in the transmission circuit area 52a. The receiving circuit 11b is electrically connected to the mounting substrate 30 via the electrode 12a in the receiving circuit area 50b and to the optical circuit chip 20 via the electrode 22a in the receiving circuit area 52b. The electrode 12a of the power / ground region 50c is electrically connected to the electrode 22a of the power / ground region 52c via the wiring 14a.

図10は、実施例2における搭載基板の上面の平面図である。図10に示すように、第1上面39に複数の電極12bが設けられている。第2上面38には電極12bは設けられていない。電極12bの最小ピッチL1は例えば150μmである。ピッチL1は例えば100μmまたは200μmのように150μmでなくてもよい。領域56a、56bおよび電源・グランド領域56c内の電極12bは電子回路チップ10のそれぞれ送信回路領域50a、受信回路領域50bおよび電源・グランド領域50cの電極12aに接合する。   FIG. 10 is a plan view of the upper surface of the mounting substrate in the second embodiment. As shown in FIG. 10, a plurality of electrodes 12 b are provided on the first upper surface 39. The electrode 12b is not provided on the second upper surface 38. The minimum pitch L1 of the electrodes 12b is, for example, 150 μm. The pitch L1 may not be 150 μm, such as 100 μm or 200 μm. The electrodes 12b in the regions 56a and 56b and the power / ground region 56c are joined to the electrodes 12a of the transmission circuit region 50a, the reception circuit region 50b and the power / ground region 50c of the electronic circuit chip 10, respectively.

図11は、実施例2における搭載基板の下面を上から透視した平面図である。図11に示すように、搭載基板30の下面に複数の電極32が設けられている。電極32はグリッドアレイ状に設けられている。電極32のピッチL3は例えば300μmである。ピッチL3は例えば200μmまたは400μmのように300μmでなくてもよい。   FIG. 11 is a plan view of the lower surface of the mounting substrate in Example 2 seen through from above. As shown in FIG. 11, a plurality of electrodes 32 are provided on the lower surface of the mounting substrate 30. The electrodes 32 are provided in a grid array. The pitch L3 of the electrodes 32 is, for example, 300 μm. The pitch L3 may not be 300 μm, such as 200 μm or 400 μm.

図12(a)および図12(b)は、実施例2に係る光モジュールの製造方法を示す断面図である。図12(a)に示すように、光回路チップ20の上面にレーザチップ26を搭載する。電極22aと22bを接合させることにより、光回路チップ20の上面に電子回路チップ10をフリップチップ実装する。電極22aと22bは直接接合させてもよいしバンプを介し接合させてもよい。電子回路チップ10の下面と光回路チップ20の上面との間に、電極22aと22bとを接合した接続電極22を封止するようにアンダーフィル剤23を設ける。   12A and 12B are cross-sectional views illustrating the method for manufacturing the optical module according to the second embodiment. As shown in FIG. 12A, a laser chip 26 is mounted on the upper surface of the optical circuit chip 20. The electronic circuit chip 10 is flip-chip mounted on the upper surface of the optical circuit chip 20 by bonding the electrodes 22a and 22b. The electrodes 22a and 22b may be directly joined or may be joined via bumps. An underfill agent 23 is provided between the lower surface of the electronic circuit chip 10 and the upper surface of the optical circuit chip 20 so as to seal the connection electrode 22 obtained by bonding the electrodes 22a and 22b.

図12(b)に示すように、第2上面38上の窪み内に光回路チップ20が収納された状態で、電極12aと12bを接合させることにより、搭載基板30の第1上面39上に電子回路チップ10をフリップチップ実装する。電極12aと12bは直接接合させてもよいしバンプを介し接合させてもよい。電子回路チップ10と搭載基板30の第1上面39との間に電極12aと12bとを接合した接続電極12を封止するようにアンダーフィル剤13を設ける。第2上面38と光回路チップ20の下面との間に接着剤33を導入し光回路チップ20を搭載基板30に固定する。アンダーフィル剤13、23および接着剤33は例えばエポキシ樹脂等の樹脂絶縁体である。   As shown in FIG. 12B, the electrodes 12a and 12b are joined to each other on the first upper surface 39 of the mounting substrate 30 in a state where the optical circuit chip 20 is housed in the recess on the second upper surface 38. The electronic circuit chip 10 is flip-chip mounted. The electrodes 12a and 12b may be joined directly or via bumps. An underfill agent 13 is provided between the electronic circuit chip 10 and the first upper surface 39 of the mounting substrate 30 so as to seal the connection electrode 12 in which the electrodes 12a and 12b are joined. An adhesive 33 is introduced between the second upper surface 38 and the lower surface of the optical circuit chip 20 to fix the optical circuit chip 20 to the mounting substrate 30. The underfill agents 13 and 23 and the adhesive 33 are resin insulators such as an epoxy resin.

図13(a)および図13(b)は、実施例2に係る光モジュールの実装方法を示す断面図である。図13(a)に示すように、電極32を回路基板40の上面に設けられた電極42と接合することにより、光モジュール102を回路基板40の上面に実装する。電極32は、例えば銅バンプまたは半田バンプであり、電極42は例えば銅層または金層等の金属層である。図13(b)に示すように、光回路チップ20の上面に設けられた結合器25に固定具27を用い光ファイバー29を結合させる。このように光モジュール102を実装する。   FIG. 13A and FIG. 13B are cross-sectional views illustrating an optical module mounting method according to the second embodiment. As shown in FIG. 13A, the optical module 102 is mounted on the upper surface of the circuit board 40 by bonding the electrode 32 to the electrode 42 provided on the upper surface of the circuit board 40. The electrode 32 is a copper bump or a solder bump, for example, and the electrode 42 is a metal layer such as a copper layer or a gold layer. As shown in FIG. 13B, an optical fiber 29 is coupled to a coupler 25 provided on the upper surface of the optical circuit chip 20 using a fixture 27. In this way, the optical module 102 is mounted.

実施例2によれば、図12(a)に示すように、電子回路チップ10と光回路チップ20とが接続電極22を介し電気的に接続されるように、光回路チップ20の上面に電子回路チップ10を搭載する。その後、図12(b)に示すように、接続電極12を介し搭載基板30の上面と電子回路チップ10の下面とが接続するように、搭載基板30の上面に電子回路チップ10を搭載する。   According to the second embodiment, as shown in FIG. 12A, the electronic circuit chip 10 and the optical circuit chip 20 are electrically connected to the upper surface of the optical circuit chip 20 so as to be electrically connected via the connection electrodes 22. The circuit chip 10 is mounted. Thereafter, as shown in FIG. 12B, the electronic circuit chip 10 is mounted on the upper surface of the mounting substrate 30 so that the upper surface of the mounting substrate 30 and the lower surface of the electronic circuit chip 10 are connected via the connection electrodes 12.

光回路チップ20を搭載基板30の第2上面38に搭載した後、搭載基板30および光回路チップ20上に電子回路チップ10を搭載する場合、搭載基板30と光回路チップ20とのX、YおよびZ方向位置合わせにおいて高い精度が要求される。実施例2においても、実施例1と同様に、電極22aと22bとを接合して、電子回路チップ10と光回路チップ20を一体化し、その後電極12aと12bとを接合する。このため、搭載基板30と光回路チップ20との位置合わせを行わなくてもよい。後述する実施例3および4でも同様である。   When the electronic circuit chip 10 is mounted on the mounting substrate 30 and the optical circuit chip 20 after the optical circuit chip 20 is mounted on the second upper surface 38 of the mounting substrate 30, the X and Y of the mounting substrate 30 and the optical circuit chip 20 are set. In addition, high accuracy is required in the alignment in the Z direction. Also in the second embodiment, as in the first embodiment, the electrodes 22a and 22b are joined to integrate the electronic circuit chip 10 and the optical circuit chip 20, and then the electrodes 12a and 12b are joined. For this reason, it is not necessary to align the mounting substrate 30 and the optical circuit chip 20. The same applies to Examples 3 and 4 described later.

実施例2のように、光モジュールを光トランシーバに用いることができる。この場合、光回路21は第1電気信号を第1光信号に変換する発光回路(例えば半導体レーザ26aおよび光変調器21a)の少なくとも一部と第2光信号を第2電気信号に変換する受光回路(例えばPD21b)の少なくとも一部を有する。電子回路11は、第1電気信号を発光回路に出力し、受光回路から第2電気信号が入力される。   As in the second embodiment, an optical module can be used for an optical transceiver. In this case, the optical circuit 21 receives at least a part of a light-emitting circuit (for example, the semiconductor laser 26a and the optical modulator 21a) that converts the first electrical signal into the first optical signal and the second optical signal that is converted into the second electrical signal. It has at least a part of a circuit (for example, PD 21b). The electronic circuit 11 outputs the first electric signal to the light emitting circuit, and the second electric signal is input from the light receiving circuit.

また、光回路21の電源は、複数の電極32の一部から複数の接続電極12の一部、電子回路チップ10および接続電極22を介し供給される。これにより、光回路チップ20を搭載基板30に直接電気的に接続しなくともよい。   The power of the optical circuit 21 is supplied from a part of the plurality of electrodes 32 via a part of the plurality of connection electrodes 12, the electronic circuit chip 10 and the connection electrode 22. Thereby, the optical circuit chip 20 may not be directly electrically connected to the mounting substrate 30.

さらに、複数の電極32は、搭載基板30の第1上面39および第2上面38の直下に設けられる。これにより、電極32のピッチL3が大きくても搭載基板30の大きさを小さくできる。これにより光モジュールの実装面積を小さくできる。   Further, the plurality of electrodes 32 are provided immediately below the first upper surface 39 and the second upper surface 38 of the mounting substrate 30. Thereby, even if the pitch L3 of the electrode 32 is large, the magnitude | size of the mounting substrate 30 can be made small. Thereby, the mounting area of the optical module can be reduced.

複数の電極32のうち最も高速な信号を出力および/または入力する電極32と接続電極12とを接続する信号配線34aは第2上面38の直下を通過しない。これにより、信号配線34aの長さを短くでき高速信号の伝送が容易となる。   The signal wiring 34 a that connects the connection electrode 12 and the electrode 32 that outputs and / or inputs the fastest signal among the plurality of electrodes 32 does not pass directly below the second upper surface 38. Thereby, the length of the signal wiring 34a can be shortened, and high-speed signal transmission is facilitated.

複数の電極32のうち電子回路チップ10に電源を供給する接続電極の少なくとも一部は第2上面38の直下に設けられている。高速な伝送を要しない電源を供給する電極32を第2上面38の直下に設けることで、電極32を効率的に配置でき、実装面積を小さくできる。また、電源またはグランド配線34bのインピーダンスをより低くすることができる。   At least some of the connection electrodes that supply power to the electronic circuit chip 10 among the plurality of electrodes 32 are provided directly below the second upper surface 38. By providing the electrode 32 that supplies power that does not require high-speed transmission immediately below the second upper surface 38, the electrode 32 can be arranged efficiently and the mounting area can be reduced. In addition, the impedance of the power supply or ground wiring 34b can be further reduced.

図14(a)は、実施例3に係る光モジュールの平面図、図14(b)は、図14(a)のA−A断面図である。図14(a)および図14(b)に示すように、光モジュール104は回路基板40上に搭載されている。第2上面38(窪み)のY方向の両側に第1上面39が設けられている。第2上面38の−Y方向の第1上面39に給電基板45が搭載されている。給電基板45はレーザチップ26に電源電位およびグランド電位を供給するための基板である。   FIG. 14A is a plan view of an optical module according to the third embodiment, and FIG. 14B is a cross-sectional view taken along line AA of FIG. As shown in FIGS. 14A and 14B, the optical module 104 is mounted on the circuit board 40. First upper surfaces 39 are provided on both sides in the Y direction of the second upper surface 38 (recess). A power supply substrate 45 is mounted on the first upper surface 39 in the −Y direction of the second upper surface 38. The power supply substrate 45 is a substrate for supplying a power supply potential and a ground potential to the laser chip 26.

搭載基板30と給電基板45とは接続電極46を介し電気的に接続され、接続電極46は、搭載基板30の上面に設けられた電極46bと給電基板45の下面に設けられた電極46aとを有する。電極46aと46bとは直接またはバンプを介し接合されている。光回路チップ20と給電基板45とは接続電極47を介し電気的に接続されている。接続電極47は、光回路チップ20の上面に設けられた電極47bと給電基板45の下面に設けられた電極47aとを有する。電極47aと47bとは直接またはバンプを介し接合されている。   The mounting substrate 30 and the power supply substrate 45 are electrically connected via a connection electrode 46, and the connection electrode 46 includes an electrode 46 b provided on the upper surface of the mounting substrate 30 and an electrode 46 a provided on the lower surface of the power supply substrate 45. Have. The electrodes 46a and 46b are joined directly or via bumps. The optical circuit chip 20 and the power supply substrate 45 are electrically connected via the connection electrode 47. The connection electrode 47 includes an electrode 47 b provided on the upper surface of the optical circuit chip 20 and an electrode 47 a provided on the lower surface of the power supply substrate 45. The electrodes 47a and 47b are joined directly or via bumps.

給電基板45は、電極46aと47aとを電気的に接続する配線48を有している。電極47bとレーザチップ26とは配線24aを介し電気的に接続されている。電源電位およびグランド電位は、接続電極46、配線48、接続電極47および配線24aを介し搭載基板30からレーザチップ26に供給される。   The power supply substrate 45 has a wiring 48 that electrically connects the electrodes 46a and 47a. The electrode 47b and the laser chip 26 are electrically connected via the wiring 24a. The power supply potential and the ground potential are supplied from the mounting substrate 30 to the laser chip 26 via the connection electrode 46, the wiring 48, the connection electrode 47, and the wiring 24a.

図15は、実施例3における搭載基板の平面図である。図15に示すように、搭載基板30の第2上面38は、Y方向の中央付近に設けられている。第2上面38の+Y方向および−Y方向に第1上面39が設けられている。電源・グランド領域56cは第2上面38の−Y方向の第1上面39に設けられ、電源・グランド領域56c内に電極46bが設けられている。その他の構成は実施例2と同じであり説明を省略する。   FIG. 15 is a plan view of the mounting substrate in the third embodiment. As shown in FIG. 15, the second upper surface 38 of the mounting substrate 30 is provided near the center in the Y direction. A first upper surface 39 is provided in the + Y direction and the −Y direction of the second upper surface 38. The power / ground region 56c is provided on the first upper surface 39 in the −Y direction of the second upper surface 38, and the electrode 46b is provided in the power / ground region 56c. Other configurations are the same as those of the second embodiment, and the description thereof is omitted.

光トランシーバにおいて、最も消費電力の大きい素子はレーザチップ26であることが多い。実施例2では、レーザチップ26に供給される電源およびグランド用の電極12a、22aおよび配線14aが電子回路チップ10に設けられている。レーザチップ26の電力が大きいと、電源およびグランド用の電極12a、22aおよび配線14aを増やすことになり、電子回路チップ10の面積が大きくなる。高速な電気信号を処理する電子回路チップ10の面積当たりの単価が高く、光モジュール102の価格が上昇してしまう。   In an optical transceiver, the element with the highest power consumption is often the laser chip 26. In the second embodiment, the power and ground electrodes 12a and 22a and the wiring 14a supplied to the laser chip 26 are provided on the electronic circuit chip 10. When the power of the laser chip 26 is large, the power supply and ground electrodes 12a and 22a and the wiring 14a are increased, and the area of the electronic circuit chip 10 is increased. The unit price per area of the electronic circuit chip 10 that processes high-speed electrical signals is high, and the price of the optical module 102 increases.

実施例3によれば、接続電極46(第4接続電極)は、搭載基板30の第1上面39に設けられ、電極32と電気的に接続され電子回路チップ10と電気的に接続されない。レーザチップ26(発光素子)の電源は電子回路チップ10を介さず電極32および接続電極46を介し供給される。これにより、電子回路チップ10の面積を小さくでき、電子回路チップ10の価格を低くできる。   According to the third embodiment, the connection electrode 46 (fourth connection electrode) is provided on the first upper surface 39 of the mounting substrate 30 and is electrically connected to the electrode 32 and not electrically connected to the electronic circuit chip 10. The power of the laser chip 26 (light emitting element) is supplied not via the electronic circuit chip 10 but via the electrode 32 and the connection electrode 46. Thereby, the area of the electronic circuit chip 10 can be reduced, and the price of the electronic circuit chip 10 can be reduced.

給電基板45(第3チップ)は、搭載基板30の上面および光回路チップ20の上面に搭載されている。接続電極46を介し搭載基板30の第1上面39と給電基板45の下面が接続し、接続電極47(第5接続電極)を介し光回路チップ20の上面と給電基板45の下面が接続する。レーザチップ26の電源は、電極32、接続電極46、給電基板45および接続電極47を介し供給される。給電基板45内の配線48は高速な電気信号を伝送しないため、給電基板45は安価な基板でよく、シリコン基板、セラミック基板または樹脂基板等を用いることができる。これにより、安価な光モジュール104を提供できる。   The power supply substrate 45 (third chip) is mounted on the upper surface of the mounting substrate 30 and the upper surface of the optical circuit chip 20. The first upper surface 39 of the mounting substrate 30 and the lower surface of the power supply substrate 45 are connected via the connection electrode 46, and the upper surface of the optical circuit chip 20 and the lower surface of the power supply substrate 45 are connected via the connection electrode 47 (fifth connection electrode). The power of the laser chip 26 is supplied through the electrode 32, the connection electrode 46, the power supply substrate 45, and the connection electrode 47. Since the wiring 48 in the power supply substrate 45 does not transmit a high-speed electrical signal, the power supply substrate 45 may be an inexpensive substrate, and a silicon substrate, a ceramic substrate, a resin substrate, or the like can be used. Thereby, an inexpensive optical module 104 can be provided.

給電基板45を用いず、電極46bと47bとをボンディングワイヤを用い接続してもよい。また、接続電極46および47のピッチはピッチL1に比べ大きくてもよい。   Instead of using the power supply substrate 45, the electrodes 46b and 47b may be connected using bonding wires. Further, the pitch of the connection electrodes 46 and 47 may be larger than the pitch L1.

実施例3では、図15のように、第2上面38のY方向の両側に第1上面39が設けられており、第1上面39の平面形状はコの字状(C字状)である。第2上面38の+Y方向には第1上面39が設けられておらず、第1上面39の平面形状はL字状でもよい。   In Example 3, as shown in FIG. 15, the first upper surface 39 is provided on both sides in the Y direction of the second upper surface 38, and the planar shape of the first upper surface 39 is a U-shape (C-shape). . The first upper surface 39 is not provided in the + Y direction of the second upper surface 38, and the planar shape of the first upper surface 39 may be L-shaped.

図16は、実施例4に係る光モジュールの平面図である。図16に示すように、光モジュール106は回路基板40上に搭載されている。電子回路チップ10のY方向の長さは、第2上面38のY方向の長さより大きくてもよい。これにより、電子回路チップ10内に多くの回路および/または配線を設けることができる。例えば光トランシーバのチャネルの数を増やすこと、または電源・グランド用の接続電極12を増やすことができる。その他の構成は実施例3と同じであり説明を省略する。   FIG. 16 is a plan view of an optical module according to the fourth embodiment. As shown in FIG. 16, the optical module 106 is mounted on the circuit board 40. The length of the electronic circuit chip 10 in the Y direction may be larger than the length of the second upper surface 38 in the Y direction. Thereby, many circuits and / or wirings can be provided in the electronic circuit chip 10. For example, the number of channels of the optical transceiver can be increased, or the connection electrodes 12 for power supply / ground can be increased. Other configurations are the same as those of the third embodiment, and the description thereof is omitted.

実施例2から4では、レーザチップ26を光回路チップ20上に搭載する例を説明したが、レーザチップが搭載されたパッケージが光回路チップ20上に搭載されていてもよい。また、レーザが外部に設けられ、レーザが出射したレーザ光が光回路チップ20に導入されてもよい。半導体レーザに加えて、半導体光増幅器が搭載されていてもよい。また、半導体レーザの代わりに発光ダイオードを用いてもよい。光導波路24cおよび24dと光ファイバー29とが結合器25で結合される例を説明したが、光回路チップ20の端面において光導波路24cおよび24dと光ファイバー29が結合してもよい。   In the second to fourth embodiments, an example in which the laser chip 26 is mounted on the optical circuit chip 20 has been described. However, a package on which the laser chip is mounted may be mounted on the optical circuit chip 20. Further, a laser may be provided outside, and laser light emitted from the laser may be introduced into the optical circuit chip 20. In addition to the semiconductor laser, a semiconductor optical amplifier may be mounted. A light emitting diode may be used instead of the semiconductor laser. The example in which the optical waveguides 24c and 24d and the optical fiber 29 are coupled by the coupler 25 has been described. However, the optical waveguides 24c and 24d and the optical fiber 29 may be coupled to each other at the end face of the optical circuit chip 20.

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

なお、以上の説明に関して更に以下の付記を開示する。
(付記1)基板と第1チップと第2チップとを具備する光モジュールであって、前記基板は、上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、下面に前記複数の第1接続電極のピッチより大きいピッチで配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有し、前記第1チップは、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続するように前記基板の上面上に搭載され、前記複数の第1接続電極と電気的に接続された電子回路を有し、前記第2チップは、前記基板の第2上面上に設けられ、前記第2チップの上面に設けられた第2接続電極を介し前記第2チップの上面が前記第1チップの下面と接続され、前記第2接続電極を介し前記電子回路と電気的に接続された光回路を有する光モジュール。
(付記2)前記複数の第3接続電極は、前記第1上面および前記第2上面の直下に設けられる付記1に記載の光モジュール。
(付記3)前記光回路の電源は、前記複数の第3接続電極の一部から前記複数の第1接続電極の一部、前記第1チップおよび前記第2接続電極を介し供給される付記1または2に記載の光モジュール。
(付記4)電子回路と光回路とが第2接続電極を介し電気的に接続されるように、前記光回路を有する第2チップの上面に前記電子回路を有する第1チップを搭載する工程と、前記第2チップの上面に第1チップを搭載した後、基板の上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、前記基板の下面に前記複数の第1接続電極の間隔より大きい間隔で配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有する前記基板の上面上に、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続し前記電子回路が前記複数の第1接続電極に電気的に接続するように、前記第1チップを搭載する工程と、を含む光モジュールの製造方法。
(付記5)基板と第1チップと第2チップを有する光モジュール、電源回路および制御回路を具備する光トランシーバであって、前記基板は、上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、下面に前記複数の第1接続電極のピッチより大きいピッチで配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有し、前記第1チップは、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続するように前記基板の上面上に搭載され、前記複数の第1接続電極と電気的に接続された電子回路を有し、前記第2チップは、前記基板の第2上面上に設けられ、前記第2チップの上面に設けられた第2接続電極を介し前記第2チップの上面が前記第1チップの下面と接続され、前記第2接続電極を介し前記電子回路と電気的に接続された光回路を有し、前記電源回路は、前記第1チップおよび前記第2チップに電源電圧を供給し、前記制御回路は、前記第1チップおよび前記第2チップを制御し、前記光回路は第1電気信号を第1光信号に変換する発光回路の少なくとも一部と第2光信号を第2電気信号に変換する受光回路の少なくとも一部を有し、前記電子回路は前記第1電気信号を前記発光回路に出力し、前記受光回路から前記第2電気信号が入力される光トランシーバ。
(付記6)前記発光回路に含まれ、前記第2チップに設けられた発光素子を具備し、前記基板の第1上面に前記複数の第3接続電極の一部と電気的に接続され前記第1チップと電気的に接続されない第4接続電極が設けられ、前記発光素子の電源は、前記第1チップを介さず、前記複数の第3接続電極および前記第4接続電極を介し供給される付記5に記載の光トランシーバ。
(付記7)前記電子回路は前記第1チップの下面に設けられ、前記光回路は前記第2チップの上面に設けられる付記1から3のいずれか一項に記載の光モジュール。
(付記8)前記複数の第3接続電極のうち最も高速な信号を出力および/または入力する第3接続電極と前記複数の第1接続電極の一部とを接続する配線は前記第2上面の直下を通過しない付記1から3のいずれか一項に記載の光モジュール。
(付記9)前記複数の第3接続電極のうち前記第1チップに電源を供給する第3接続電極の少なくとも一部は前記第2上面の直下に設けられている付記8に記載の光モジュール。
(付記10)前記第4接続電極を介し前記基板の第1上面と第3チップの下面が接続し、第5接続電極を介し前記第2チップの上面と前記第3チップの下面が接続するように、前記基板の第1上面および前記第2チップ上に搭載された前記第3チップを有し、前記発光素子の電源は、前記複数の第3接続電極、前記第4接続電極、前記第3チップおよび前記第5接続電極を介し供給される付記6に記載の光トランシーバ。
In addition, the following additional notes are disclosed regarding the above description.
(Supplementary Note 1) An optical module including a substrate, a first chip, and a second chip, wherein the substrate has a step on the upper surface, the upper surface being the first upper surface and the lower surface being the second upper surface. A plurality of first connection electrodes are provided on the upper surface, and a plurality of third connection electrodes are disposed on the lower surface at a pitch larger than the pitch of the plurality of first connection electrodes and electrically connected to the first connection electrode. The first chip is mounted on the upper surface of the substrate so that the first upper surface of the substrate and the lower surface of the first chip are connected via the plurality of first connection electrodes, and the plurality of first connections An electronic circuit electrically connected to an electrode, wherein the second chip is provided on a second upper surface of the substrate, and the second chip is provided via a second connection electrode provided on the upper surface of the second chip. The upper surface of the chip is connected to the lower surface of the first chip, and the second connection Optical module having the electronic circuit and electrically connected to the optical circuit through the poles.
(Supplementary note 2) The optical module according to supplementary note 1, wherein the plurality of third connection electrodes are provided immediately below the first upper surface and the second upper surface.
(Supplementary note 3) Supplementary note 1 is that power of the optical circuit is supplied from a part of the plurality of third connection electrodes via a part of the plurality of first connection electrodes, the first chip, and the second connection electrode. Or the optical module of 2.
(Additional remark 4) The process of mounting the 1st chip | tip which has the said electronic circuit on the upper surface of the 2nd chip | tip which has the said optical circuit so that an electronic circuit and an optical circuit may be electrically connected via a 2nd connection electrode, After the first chip is mounted on the upper surface of the second chip, the upper surface of the substrate has a step where the upper surface is the first upper surface and the lower surface is the second upper surface, and a plurality of first connection electrodes are formed on the first upper surface. Provided on the upper surface of the substrate having a plurality of third connection electrodes disposed on the lower surface of the substrate at a larger interval than the plurality of first connection electrodes and electrically connected to the first connection electrode; The first chip such that the first upper surface of the substrate and the lower surface of the first chip are connected via the plurality of first connection electrodes, and the electronic circuit is electrically connected to the plurality of first connection electrodes. And a method for manufacturing an optical module.
(Supplementary Note 5) An optical transceiver including an optical module having a substrate, a first chip, and a second chip, a power supply circuit, and a control circuit, wherein the substrate has an upper surface on the upper surface and a lower surface on the second upper surface. A plurality of first connection electrodes are provided on the first upper surface, arranged at a lower pitch than the pitch of the plurality of first connection electrodes, and electrically connected to the first connection electrodes. A plurality of third connection electrodes, wherein the first chip is disposed on the upper surface of the substrate such that the first upper surface of the substrate and the lower surface of the first chip are connected via the plurality of first connection electrodes. The electronic circuit is mounted and electrically connected to the plurality of first connection electrodes, and the second chip is provided on a second upper surface of the substrate and provided on an upper surface of the second chip. The upper surface of the second chip is connected via the second connection electrode. An optical circuit connected to the lower surface of the first chip and electrically connected to the electronic circuit via the second connection electrode, the power supply circuit supplying a power voltage to the first chip and the second chip; The control circuit controls the first chip and the second chip, and the optical circuit converts at least a part of the light emitting circuit that converts the first electric signal into the first optical signal and the second optical signal. An optical transceiver having at least a part of a light receiving circuit for converting to a second electric signal, wherein the electronic circuit outputs the first electric signal to the light emitting circuit, and the second electric signal is inputted from the light receiving circuit.
(Supplementary Note 6) The light emitting device includes a light emitting element included in the second chip, and is electrically connected to a part of the plurality of third connection electrodes on the first upper surface of the substrate. A fourth connection electrode that is not electrically connected to one chip is provided, and the power source of the light emitting element is supplied through the plurality of third connection electrodes and the fourth connection electrode without passing through the first chip. 5. The optical transceiver according to 5.
(Supplementary note 7) The optical module according to any one of supplementary notes 1 to 3, wherein the electronic circuit is provided on a lower surface of the first chip, and the optical circuit is provided on an upper surface of the second chip.
(Supplementary Note 8) A wiring connecting the third connection electrode that outputs and / or inputs the fastest signal among the plurality of third connection electrodes and a part of the plurality of first connection electrodes is provided on the second upper surface. The optical module according to any one of appendices 1 to 3, which does not pass directly below.
(Supplementary note 9) The optical module according to supplementary note 8, wherein at least a part of the third connection electrode that supplies power to the first chip among the plurality of third connection electrodes is provided immediately below the second upper surface.
(Supplementary Note 10) The first upper surface of the substrate and the lower surface of the third chip are connected via the fourth connection electrode, and the upper surface of the second chip and the lower surface of the third chip are connected via the fifth connection electrode. And the third chip mounted on the first upper surface of the substrate and the second chip, and the power source of the light emitting element is the plurality of third connection electrodes, the fourth connection electrodes, the third chip The optical transceiver according to appendix 6, which is supplied through a chip and the fifth connection electrode.

10 電子回路チップ
11 電子回路
12、22、32、46、47 接続電極
12a、12b、22a、22b、32、46a、46b、47a、47b 電極
14、24、24a、34、34a、34b、48 配線
20 光回路チップ
21 光回路
24b−24d 光導波路
26 レーザチップ
30 搭載基板
38 第2上面
39 第1上面
45 給電基板
10 Electronic circuit chip 11 Electronic circuit 12, 22, 32, 46, 47 Connection electrode 12a, 12b, 22a, 22b, 32, 46a, 46b, 47a, 47b Electrode 14, 24, 24a, 34, 34a, 34b, 48 Wiring 20 optical circuit chip 21 optical circuit 24b-24d optical waveguide 26 laser chip 30 mounting substrate 38 second upper surface 39 first upper surface 45 power supply substrate

Claims (6)

基板と第1チップと第2チップとを具備する光モジュールであって、
前記基板は、上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、下面に前記複数の第1接続電極のピッチより大きいピッチで配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有し、
前記第1チップは、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続するように前記基板の上面上に搭載され、前記複数の第1接続電極と電気的に接続された電子回路を有し、
前記第2チップは、前記基板の第2上面上に設けられ、前記第2チップの上面に設けられた第2接続電極を介し前記第2チップの上面が前記第1チップの下面と接続され、前記第2接続電極を介し前記電子回路と電気的に接続された光回路を有する光モジュール。
An optical module comprising a substrate, a first chip, and a second chip,
The substrate has a step whose upper surface is a first upper surface and a lower surface is a second upper surface, a plurality of first connection electrodes are provided on the first upper surface, and a pitch of the plurality of first connection electrodes is provided on a lower surface. A plurality of third connection electrodes arranged at a larger pitch and electrically connected to the first connection electrodes;
The first chip is mounted on the upper surface of the substrate such that the first upper surface of the substrate and the lower surface of the first chip are connected via the plurality of first connection electrodes, and the plurality of first connection electrodes And an electronic circuit electrically connected to
The second chip is provided on the second upper surface of the substrate, and the upper surface of the second chip is connected to the lower surface of the first chip via a second connection electrode provided on the upper surface of the second chip. An optical module having an optical circuit electrically connected to the electronic circuit through the second connection electrode.
前記複数の第3接続電極は、前記第1上面および前記第2上面の直下に設けられる請求項1に記載の光モジュール。   The optical module according to claim 1, wherein the plurality of third connection electrodes are provided immediately below the first upper surface and the second upper surface. 前記光回路の電源は、前記複数の第3接続電極の一部から前記複数の第1接続電極の一部、前記第1チップおよび前記第2接続電極を介し供給される請求項1または2に記載の光モジュール。   The power of the optical circuit is supplied from a part of the plurality of third connection electrodes via a part of the plurality of first connection electrodes, the first chip, and the second connection electrode. The optical module as described. 電子回路と光回路とが第2接続電極を介し電気的に接続されるように、前記光回路を有する第2チップの上面に前記電子回路を有する第1チップを搭載する工程と、
前記第2チップの上面に第1チップを搭載した後、基板の上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、前記基板の下面に前記複数の第1接続電極の間隔より大きい間隔で配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有する前記基板の上面上に、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続し前記電子回路が前記複数の第1接続電極に電気的に接続するように、前記第1チップを搭載する工程と、
を含む光モジュールの製造方法。
Mounting the first chip having the electronic circuit on the upper surface of the second chip having the optical circuit so that the electronic circuit and the optical circuit are electrically connected via the second connection electrode;
After mounting the first chip on the upper surface of the second chip, the upper surface of the substrate has a step where the upper surface is the first upper surface and the lower side is the second upper surface, and a plurality of first connection electrodes are provided on the first upper surface. On the lower surface of the substrate, the upper surface of the substrate having a plurality of third connection electrodes disposed at a larger interval than the interval of the plurality of first connection electrodes and electrically connected to the first connection electrode, The first chip is connected so that the first upper surface of the substrate and the lower surface of the first chip are connected via a plurality of first connection electrodes, and the electronic circuit is electrically connected to the plurality of first connection electrodes. Mounting process,
An optical module manufacturing method including:
基板と第1チップと第2チップを有する光モジュール、電源回路および制御回路を具備する光トランシーバであって、
前記基板は、上面に上側が第1上面および下側が第2上面となる段差を有し、前記第1上面に複数の第1接続電極が設けられ、下面に前記複数の第1接続電極のピッチより大きいピッチで配置され前記第1接続電極と電気的に接続された複数の第3接続電極を有し、
前記第1チップは、前記複数の第1接続電極を介し前記基板の第1上面と前記第1チップの下面とが接続するように前記基板の上面上に搭載され、前記複数の第1接続電極と電気的に接続された電子回路を有し、
前記第2チップは、前記基板の第2上面上に設けられ、前記第2チップの上面に設けられた第2接続電極を介し前記第2チップの上面が前記第1チップの下面と接続され、前記第2接続電極を介し前記電子回路と電気的に接続された光回路を有し、
前記電源回路は、前記第1チップおよび前記第2チップに電源電圧を供給し、
前記制御回路は、前記第1チップおよび前記第2チップを制御し、
前記光回路は第1電気信号を第1光信号に変換する発光回路の少なくとも一部と第2光信号を第2電気信号に変換する受光回路の少なくとも一部を有し、
前記電子回路は前記第1電気信号を前記発光回路に出力し、前記受光回路から前記第2電気信号が入力される光トランシーバ。
An optical transceiver comprising an optical module having a substrate, a first chip, and a second chip, a power supply circuit, and a control circuit,
The substrate has a step whose upper surface is a first upper surface and a lower surface is a second upper surface, a plurality of first connection electrodes are provided on the first upper surface, and a pitch of the plurality of first connection electrodes is provided on a lower surface. A plurality of third connection electrodes arranged at a larger pitch and electrically connected to the first connection electrodes;
The first chip is mounted on the upper surface of the substrate such that the first upper surface of the substrate and the lower surface of the first chip are connected via the plurality of first connection electrodes, and the plurality of first connection electrodes And an electronic circuit electrically connected to
The second chip is provided on the second upper surface of the substrate, and the upper surface of the second chip is connected to the lower surface of the first chip via a second connection electrode provided on the upper surface of the second chip. An optical circuit electrically connected to the electronic circuit via the second connection electrode;
The power supply circuit supplies a power supply voltage to the first chip and the second chip,
The control circuit controls the first chip and the second chip;
The optical circuit has at least a part of a light emitting circuit that converts a first electrical signal into a first optical signal and at least a part of a light receiving circuit that converts a second optical signal into a second electrical signal;
The electronic circuit outputs the first electric signal to the light emitting circuit, and receives the second electric signal from the light receiving circuit.
前記発光回路に含まれ、前記第2チップに設けられた発光素子を具備し、
前記基板の第1上面に前記複数の第3接続電極の一部と電気的に接続され前記第1チップと電気的に接続されない第4接続電極が設けられ、
前記発光素子の電源は、前記第1チップを介さず、前記複数の第3接続電極および前記第5接続電極を介し供給される請求項5に記載の光トランシーバ。
A light-emitting element included in the light-emitting circuit and provided in the second chip;
A fourth connection electrode that is electrically connected to a part of the plurality of third connection electrodes and is not electrically connected to the first chip is provided on a first upper surface of the substrate;
6. The optical transceiver according to claim 5, wherein power of the light emitting element is supplied not through the first chip but through the plurality of third connection electrodes and the fifth connection electrode.
JP2017098745A 2017-05-18 2017-05-18 Optical module, manufacturing method thereof and optical transceiver Pending JP2018195723A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017098745A JP2018195723A (en) 2017-05-18 2017-05-18 Optical module, manufacturing method thereof and optical transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017098745A JP2018195723A (en) 2017-05-18 2017-05-18 Optical module, manufacturing method thereof and optical transceiver

Publications (1)

Publication Number Publication Date
JP2018195723A true JP2018195723A (en) 2018-12-06

Family

ID=64571854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017098745A Pending JP2018195723A (en) 2017-05-18 2017-05-18 Optical module, manufacturing method thereof and optical transceiver

Country Status (1)

Country Link
JP (1) JP2018195723A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210242124A1 (en) * 2020-02-03 2021-08-05 Lightmatter, Inc. Photonic wafer communication systems and related packages
US11754783B2 (en) 2019-03-06 2023-09-12 Lightmatter, Inc. Photonic communication platform
WO2024047981A1 (en) * 2022-09-02 2024-03-07 株式会社村田製作所 Electronic circuit module
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749345B1 (en) * 2002-05-24 2004-06-15 National Semiconductor Corporation Apparatus and method for electro-optical packages that facilitate the coupling of optical cables to printed circuit boards
JP2006261311A (en) * 2005-03-16 2006-09-28 Sony Corp Semiconductor device and its manufacturing method
US20110044367A1 (en) * 2009-08-20 2011-02-24 International Business Machines Corporation 3d optoelectronic packaging
US20120207426A1 (en) * 2011-02-16 2012-08-16 International Business Machines Corporation Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
JP2015125282A (en) * 2013-12-26 2015-07-06 富士通オプティカルコンポーネンツ株式会社 Optical transmitter and controller of optical modulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749345B1 (en) * 2002-05-24 2004-06-15 National Semiconductor Corporation Apparatus and method for electro-optical packages that facilitate the coupling of optical cables to printed circuit boards
JP2006261311A (en) * 2005-03-16 2006-09-28 Sony Corp Semiconductor device and its manufacturing method
US20110044367A1 (en) * 2009-08-20 2011-02-24 International Business Machines Corporation 3d optoelectronic packaging
US20120207426A1 (en) * 2011-02-16 2012-08-16 International Business Machines Corporation Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
JP2015125282A (en) * 2013-12-26 2015-07-06 富士通オプティカルコンポーネンツ株式会社 Optical transmitter and controller of optical modulator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11754783B2 (en) 2019-03-06 2023-09-12 Lightmatter, Inc. Photonic communication platform
US11860413B2 (en) 2019-03-06 2024-01-02 Lightmatter, Inc. Photonic communication platform
US20210242124A1 (en) * 2020-02-03 2021-08-05 Lightmatter, Inc. Photonic wafer communication systems and related packages
US11947164B2 (en) * 2020-02-03 2024-04-02 Lightmatter, Inc. Photonic wafer communication systems and related packages
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
WO2024047981A1 (en) * 2022-09-02 2024-03-07 株式会社村田製作所 Electronic circuit module

Similar Documents

Publication Publication Date Title
US11256046B2 (en) Photonic interface for electronic circuit
CN106716199B (en) Optoelectronic component
KR101153770B1 (en) Optical interconnect device and method for manufacturing the same
KR101054174B1 (en) Semiconductor Chip Modules & Modules
TWI701776B (en) Optical interconnect system, interconnect package device, and method for producing interconnect device for optical communication
US9235001B2 (en) Optical device and optical module
US9470864B1 (en) Photoelectric conversion module
JP2018195723A (en) Optical module, manufacturing method thereof and optical transceiver
US11611004B2 (en) Opto-electronic integrated circuit and computing apparatus
KR20070085080A (en) System and method for the fabrication of an electro-optical module
US8559824B2 (en) Parallel optical transceiver module having a balanced laser driver arrangement
JPWO2006035499A1 (en) Opto-electric integrated circuit element and transmission device using the same
JP2011248361A (en) Signal transmission module having optical waveguide structure
US10332937B2 (en) Semiconductor device having a protruding interposer edge face
CN102736195A (en) Optical module, manufacturing method of optical module and optical communication device
TWM635257U (en) Hybrid packaging chip and optical transmitter
US9891396B2 (en) Optical module
US8348522B2 (en) Attachable components for providing an optical interconnect between/through printed wiring boards
US20190067260A1 (en) Semiconductor device and method for manufacturing the same
US11500165B2 (en) Optical module, optical wiring substrate, and method for manufacturing optical module
US20230400626A1 (en) Optical module and optical communication device
KR100966859B1 (en) Photoelectric conversion module and method for manufacturing the same
CN117438419A (en) Semiconductor package and data transmission method of semiconductor package
JP2017058606A (en) Optical module and method of manufacturing optical module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323