JP2018191737A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2018191737A JP2018191737A JP2017095997A JP2017095997A JP2018191737A JP 2018191737 A JP2018191737 A JP 2018191737A JP 2017095997 A JP2017095997 A JP 2017095997A JP 2017095997 A JP2017095997 A JP 2017095997A JP 2018191737 A JP2018191737 A JP 2018191737A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- command
- special symbol
- information
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Abstract
Description
本発明は、パチンコ機やパチスロ機などの遊技媒体を用いた遊技機に関する。 The present invention relates to a gaming machine using a gaming medium such as a pachinko machine or a pachislot machine.
従来、遊技媒体を用いた遊技機として、パチンコ機、パチスロ機と称される遊技機が知られている。パチスロ機においては、メダルやコイン等の遊技媒体が投入され、スタートレバーが操作されると、当り抽籤が行われるとともに、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始する。そして、ストップボタンが操作されると、抽籤結果に応じて複数のリールの回転が停止し、その結果表示された図柄の組合せに応じてメダルやコインが払い出される。パチンコ機においては、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動する。当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態（所謂、大当り遊技状態）に移行する。また、パチンコ機やパチスロ機においては、表示手段に、図柄の変動・停止にとともに抽選結果に応じた演出画像などを表示させることにより、有利な遊技状態へ移行することの期待感を高めている。 Conventionally, gaming machines called pachinko machines and pachislot machines are known as gaming machines using gaming media. In a pachislot machine, when a game medium such as a medal or coin is inserted and the start lever is operated, a winning lottery is performed and rotation of a plurality of reels on which a plurality of symbols are arranged on each surface starts. . When the stop button is operated, the rotation of the plurality of reels is stopped according to the lottery result, and medals and coins are paid out according to the combination of symbols displayed as a result. In a pachinko machine, when a game ball that rolls and flows down enters a start winning opening provided on the game board, a winning lottery is performed to shift to a game state advantageous to the player, and a liquid crystal display A plurality of symbols displayed on a display means such as a device varies. When the winning lottery is won, the game is shifted to an advantageous gaming state (so-called big hit gaming state) when a plurality of symbols are stopped in a predetermined combination. In addition, in pachinko machines and pachislot machines, the display means displays the effect image according to the lottery result as well as the fluctuation and stoppage of the symbols, thereby increasing the expectation of shifting to an advantageous gaming state. .
ところで、従来、特許文献１に記載された技術が提案されている。特許文献１によれば、演出制御又はエラー報知制御を行う演出制御手段と、音声情報を記憶する音声ＲＯＭと、複数の音声チャンネルを備えて音声ＲＯＭに記憶される音声情報に基づく音声を出力させる音声制御回路と、を備え、音声制御回路は、使用可能な音声チャンネルが全て使用されているときに演出制御に基づく新たな音声を出力する場合、現在出力されている音声のうち優先順位が最も低く設定された音声に替えて新たな音声を出力させる。このような構成とすることにより、音声チャンネルを効率的に使用して音声演出を行うことを可能としている。 By the way, the technique described in patent document 1 is proposed conventionally. According to Patent Document 1, production control means for performing production control or error notification control, a voice ROM that stores voice information, and a voice based on voice information that includes a plurality of voice channels and is stored in the voice ROM is output. An audio control circuit, and when the audio control circuit outputs a new audio based on the production control when all available audio channels are used, the audio control circuit has the highest priority among the currently output audio A new voice is output instead of the lower voice. With such a configuration, it is possible to perform an audio effect by using the audio channel efficiently.
ところで、従来、例えば、電断復帰時に、電源が入ったことを報知する音声が流れる遊技機においては、電源が入ったことを報知する音が優先的に流されるため、他の演出音が聞こえないことがある。このため、遊技者に報知されるべき情報が伝達できないおそれがある。そこで、遊技状況に応じて、適宜、効率的に音声の出力制御を行い得る遊技機の出現が望まれる。 By the way, conventionally, for example, in a gaming machine in which a sound for notifying that the power has been turned on when power is restored, a sound for notifying that the power has been turned on is preferentially played, so other sound effects can be heard. There may not be. For this reason, there exists a possibility that the information which should be alert | reported to a player cannot be transmitted. Therefore, it is desired that a gaming machine that can efficiently and efficiently perform voice output control according to the gaming situation is desired.
本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of this invention is to provide the gaming machine which solved such a problem.
前記目的を達成するため、本発明は、次に記載する構成を備えている。 In order to achieve the above object, the present invention has the following configuration.
（１） 音声データを記憶する記憶手段（例えば、ＣＧＲＯＭ２０６）と、
複数の音声チャンネル（例えば、図４３の音声ｃｈ１〜音声ｃｈ（ｎ））と、
各音声チャンネルに対して前記記憶手段から取得した音声データを設定し、該設定した音声チャンネルを用いた音声情報の出力制御を行う音声制御手段（例えば、音声・ＬＥＤ制御回路２２０）と、
当該音声制御手段によって出力制御された音声情報に基づく音声出力を行う音声出力手段（例えば、スピーカ１１）と、を備え、
前記音声制御手段は、
複数の音声チャンネルのうち、第１の音声チャンネル（確定音に対応するチャンネル）が、第２の音声チャンネル（エラー音、システム音に対応するチャンネル）よりも優先度を低くして出力制御を行う一方、
第１の音声チャンネルで特定の音声情報が設定される場合は、第２の音声チャンネルよりも優先度を高くして出力制御を行うことを特徴とする遊技機。
(1) storage means for storing audio data (for example, CGROM 206);
A plurality of audio channels (for example, audio ch1 to audio ch (n) in FIG. 43);
Voice control means (for example, a voice / LED control circuit 220) for setting voice data acquired from the storage means for each voice channel and performing output control of voice information using the set voice channel;
Voice output means (for example, a speaker 11) for performing voice output based on the voice information output-controlled by the voice control means,
The voice control means is
Of the plurality of audio channels, the first audio channel (the channel corresponding to the definite sound) has a lower priority than the second audio channel (the channel corresponding to the error sound and the system sound) and performs output control. on the other hand,
A gaming machine, wherein when specific audio information is set in a first audio channel, output control is performed with a higher priority than the second audio channel.
（１）によれば、第２の音声チャンネルが第１の音声チャンネルよりも優先されるため、音声出力手段から第２の音声チャンネルによる音声が出力される場合には、第１の音声チャンネルによる音声が聞き取りにくくなるが、第１の音声チャンネルで設定された特定の音声が出力される場合に、第１の音声チャンネルが第２の音声チャンネルよりも優先される。このため、遊技者は、第１の音声チャンネルによる特定の音声が聞き取りやすくなる。このように、遊技状況に応じて、適宜、効率的であり、明確に音声の出力制御を行い得る遊技機を提供することが可能になる。 According to (1), since the second audio channel is prioritized over the first audio channel, when audio from the second audio channel is output from the audio output means, the first audio channel is used. Although it is difficult to hear the sound, when the specific sound set in the first sound channel is output, the first sound channel has priority over the second sound channel. For this reason, it becomes easy for the player to hear a specific sound by the first sound channel. In this way, it is possible to provide a gaming machine that is efficient and appropriately capable of clearly controlling voice output according to the gaming situation.
（２） （１）において、前記音声制御手段は、第１の音声チャンネル及び第２の音声チャンネルでそれぞれ設定された音声情報を同時に出力制御するとともに、優先度に応じた割合で音声情報を出力制御することを特徴とする遊技機。 (2) In (1), the sound control means simultaneously outputs and controls the sound information set in each of the first sound channel and the second sound channel, and outputs the sound information at a ratio corresponding to the priority. A gaming machine characterized by controlling.
（２）によれば、例えば、第１の音声チャンネル及び第２の音声チャンネルの音声を同時に出力した場合に、第１の音声チャンネルの音声が聞き取り易くなるように、第１の音声チャンネルの音声及び第２の音声チャンネルの音声の出力調整を行うことが可能になる。 According to (2), for example, when the audio of the first audio channel and the audio of the second audio channel are output at the same time, the audio of the first audio channel is made easy to hear the audio of the first audio channel. In addition, it is possible to adjust the output of the audio of the second audio channel.
（３） （１）、（２）において、前記音声出力手段は複数設けられており（例えば、スピーカ１１、１１）、
前記音声制御手段は、
複数の前記音声出力手段で、優先度に応じた音声を出力する制御を行い、
第１の音声チャンネルで特定の音声情報が設定されている場合に、一の音声出力手段において、第１の音声チャンネルで設定された特定の音声情報の出力制御をする一方、他の音声出力手段において、第２の音声チャンネルで設定された音声情報の出力制御をすることを特徴とする遊技機。
(3) In (1) and (2), a plurality of the audio output means are provided (for example, speakers 11, 11),
The voice control means is
A plurality of the audio output means performs control to output audio according to priority,
When specific audio information is set in the first audio channel, one audio output means controls output of the specific audio information set in the first audio channel, while other audio output means. And controlling the output of audio information set in the second audio channel.
（３）によれば、一の音声出力手段が、優先度の高い第１の音声チャンネルで設定された特定の音声を出力し、他の音声出力手段が、第２の音声チャンネルで設定された音声を出力することで、遊技者は、優先度の高い第１の音声チャンネルの音声を確実に聞き取ることが可能になる。 According to (3), one audio output unit outputs a specific audio set in the first audio channel having a high priority, and the other audio output unit is set in the second audio channel. By outputting the sound, the player can surely hear the sound of the first sound channel having a high priority.
本発明によれば、遊技状況に応じて、適宜、効率的であり、明確に音声の出力制御を行い得る遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine that is appropriately efficient and can perform voice output control clearly according to the gaming situation.
以下、本発明の一実施形態に係るパチンコ遊技機（遊技機）の構成及び各種動作について、図面を参照しながら説明する。 Hereinafter, a configuration and various operations of a pachinko gaming machine (game machine) according to an embodiment of the present invention will be described with reference to the drawings.
＜機能フロー＞
まず、図１を参照して、本実施形態に係るパチンコ遊技機の機能について説明する。図１は、本実施形態に係るパチンコ遊技機の機能フローを示す図である。
<Function flow>
First, the function of the pachinko gaming machine according to the present embodiment will be described with reference to FIG. FIG. 1 is a diagram showing a functional flow of the pachinko gaming machine according to the present embodiment.
パチンコゲームは、図１に示すように、ユーザの操作により遊技球が発射され、その遊技球が各種入賞した場合に遊技球の払出制御処理が行われるゲームである。また、パチンコゲームには、特別図柄を用いる特別図柄ゲーム、普通図柄を用いる普通図柄ゲームが含まれる。特別図柄ゲームにおいて「大当り」となったときや、普通図柄ゲームにおいて「当り」となったときには、相対的に、遊技球が入賞する可能性が増大し、遊技球の払出制御処理が行われ易くなる。 As shown in FIG. 1, a pachinko game is a game in which a game ball is fired by a user's operation and a game ball payout control process is performed when the game ball has won various prizes. The pachinko game includes a special symbol game using a special symbol and a normal symbol game using a normal symbol. When it is a “hit” in a special symbol game or a “hit” in a normal symbol game, the probability that a game ball will win is relatively increased, and the game ball payout control process is more likely to be performed. Become.
また、各種入賞には、特別図柄ゲームにおいて特別図柄の可変表示が行われるための一つの条件である特別図柄始動入賞や、普通図柄ゲームにおいて普通図柄の可変表示が行われるための一つの条件である普通図柄始動入賞も含まれる。 In addition, for various winnings, there is a special symbol start winning, which is one condition for the variable symbol display in the special symbol game, and a single condition for the variable symbol normal symbol display in the normal symbol game. Some regular symbol starting prizes are also included.
なお、本明細書でいう「可変表示」とは、変動可能に表示される概念であり、例えば、実際に変動して表示される「変動表示」、実際に停止して表示される「停止表示」等を可能にするものである。また、「可変表示」では、例えば特別図柄ゲームの結果として特別図柄（識別情報）が表示される「導出表示」を行うことができる。すなわち、本明細書では、「変動表示」の開始から「導出表示」までの動作を１回の「可変表示」と称する。さらに、本明細書において、「識別情報」とは、特別図柄、普通図柄、装飾図柄、識別図柄等のパチンコ遊技で使用される「図柄」や、パチスロ又はスロット遊技で使用される識別図柄や装飾図柄などの、遊技者が遊技を行う上で、遊技の結果を表示又は示唆する際に使用される図柄を含み得る意味であり、以下に記載する実施形態及び各種変形例中の各種図柄もまた含み得る。 In this specification, “variable display” is a concept that can be displayed in a variable manner. For example, “variable display” that is actually changed and “stop display” that is actually stopped and displayed. Is possible. Further, in the “variable display”, for example, “derivation display” in which a special symbol (identification information) is displayed as a result of the special symbol game can be performed. In other words, in this specification, the operation from the start of “variable display” to “derivative display” is referred to as one “variable display”. Furthermore, in this specification, “identification information” means “designs” used in pachinko games such as special symbols, ordinary symbols, decorative symbols, identification symbols, etc., and identification symbols or ornaments used in pachislot or slot games. This means that it can include symbols used to display or suggest the results of a game when a player plays a game, such as symbols, and various symbols in the embodiments and various modifications described below are also included. May be included.
以下、特別図柄ゲーム及び普通図柄ゲームの処理フローの概要を説明する。 Hereinafter, the outline of the processing flow of the special symbol game and the normal symbol game will be described.
（１）特別図柄ゲーム
特別図柄ゲームにおいて特別図柄始動入賞があった場合には、大当り判定用カウンタ及び図柄決定用カウンタからそれぞれ乱数値（大当り判定用乱数値及び図柄決定用乱数値）が抽出され、抽出された各乱数値が記憶される（図１に示す特別図柄ゲーム中の特別図柄始動入賞処理のフロー参照）。
(1) Special symbol game When there is a special symbol start winning in a special symbol game, random numbers (random number for jackpot determination and random number for symbol determination) are extracted from the jackpot determination counter and the symbol determination counter, respectively. Each extracted random number value is stored (see the flow of the special symbol start winning process in the special symbol game shown in FIG. 1).
また、図１に示すように、特別図柄ゲーム中の特別図柄制御処理では、最初に、特別図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、特別図柄始動入賞によって乱数値が記憶されているか否かを参照し、乱数値が記憶されていることを一つの条件として、特別図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the special symbol control process during the special symbol game, first, it is determined whether or not a condition for starting variable display of the special symbol is satisfied. In this determination process, it is referred to whether or not a random number value is stored by a special symbol start winning, and the condition for starting the variable symbol variable display is established with one condition that the random number value is stored. judge.
次いで、特別図柄の可変表示を開始する場合、大当り判定用カウンタから抽出された大当り判定用乱数値が参照され、「大当り」とするか否かの大当り判定が行われる。その後、停止図柄決定処理が行われる。この処理では、図柄決定用カウンタから抽出された図柄決定用乱数値と、上述した大当り判定の結果とが参照され、停止表示させる特別図柄を決定する。 Next, when the variable symbol special display is started, the jackpot determination random number extracted from the jackpot determination counter is referred to and a jackpot determination is made as to whether or not the jackpot determination is made. Thereafter, stop symbol determination processing is performed. In this process, the special symbol to be stopped and displayed is determined by referring to the random number value for symbol determination extracted from the counter for symbol determination and the result of the jackpot determination described above.
次いで、変動パターン決定処理が行われる。この処理では、変動パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄とが参照され、特別図柄の変動パターンを決定する。 Next, a variation pattern determination process is performed. In this process, a random number value is extracted from the variation pattern determining counter, and the variation pattern of the special symbol is determined by referring to the random value, the result of the jackpot determination described above, and the special symbol to be stopped and displayed.
次いで、演出パターン決定処理が行われる。この処理では、演出パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄と、上述した特別図柄の変動パターンとが参照され、特別図柄の可変表示に伴って実行する演出パターンを決定する。 Next, effect pattern determination processing is performed. In this process, a random number value is extracted from the effect pattern determination counter, and the random number value, the result of the jackpot determination described above, the special symbol for the stop display described above, and the variation pattern of the special symbol described above are referred to. An effect pattern to be executed in accordance with the variable display of the special symbol is determined.
次いで、決定された大当り判定の結果、停止表示させる特別図柄、特別図柄の変動パターン、及び、特別図柄の可変表示に伴う演出パターンが参照され、特別図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Then, as a result of the determined jackpot determination, the special display to be stopped, the special pattern variation pattern, and the effect pattern associated with the special symbol variable display are referred to, and the variable display control processing for controlling the special symbol variable display And the effect control process which performs a predetermined effect is performed.
そして、可変表示制御処理及び演出表示制御処理が終了すると、「大当り」となるか否かが判定される。この判定処理において、「大当り」となったと判定されると、大当り遊技を行う大当り遊技制御処理が実行される。なお、大当り遊技では、上述した各種入賞の可能性が増大する。一方、「大当り」とならなかったと判定されると、大当り遊技制御処理が実行されない。 Then, when the variable display control process and the effect display control process are finished, it is determined whether or not “big hit” is reached. In this determination process, if it is determined that a “hit” is reached, a big hit game control process for performing a big hit game is executed. In the jackpot game, the possibility of various winnings described above increases. On the other hand, if it is determined that the “big hit” has not been reached, the big hit game control process is not executed.
「大当り」とならなかったと判定された場合、又は、大当り遊技制御処理が終了した場合には、遊技状態を移行させるための遊技状態移行制御処理が行われる。この遊技状態移行制御処理では、大当り遊技状態とは異なる通常時の遊技状態の管理が行われる。通常時の遊技状態としては、例えば、上述した大当り判定において、「大当り」と判定される確率が増大する遊技状態（以下、「確変遊技状態」という）や、特別図柄始動入賞が得られやすくなる遊技状態（以下、「時短遊技状態」という）などが挙げられる。その後、再度、特別図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した特別図柄制御処理の各種処理が繰り返される。 When it is determined that the game is not “big hit”, or when the big hit game control process is completed, a game state transition control process for shifting the game state is performed. In this gaming state transition control process, management of the gaming state in a normal time different from the big hit gaming state is performed. As a normal gaming state, for example, in the jackpot determination described above, a gaming state in which the probability of being determined as a “big hit” (hereinafter referred to as “probability changing gaming state”) or a special symbol start winning is likely to be obtained. A gaming state (hereinafter referred to as a “short-time gaming state”). Thereafter, the process for determining whether or not to start variable symbol special display is performed again, and thereafter, the various types of special symbol control processing described above are repeated.
なお、本実施形態のパチンコ遊技機において、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞時に取得される各種データ（大当り判定用乱数値、図柄決定用乱数値等）が保留される。すなわち、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞に対応する特別図柄の可変表示（変動表示）が保留され、現在実行されている特別図柄の変動表示終了後に保留されている特別図柄の可変表示が開始される。以下では、保留されている特別図柄の可変表示を「保留球」ともいう。 In the pachinko gaming machine of the present embodiment, when a game ball wins a start during a special symbol change display, various data acquired at the time of the start win (a jackpot determination random value, a symbol determination random number, etc. ) Is put on hold. In other words, if a game ball wins a start during a special symbol variation display, the special symbol variable display (variation display) corresponding to the start winning is suspended, and after the currently executed special symbol variation display ends. The variable display of the special symbol that is put on hold is started. Hereinafter, the variable display of the special symbol that is on hold is also referred to as “holding ball”.
また、本実施形態のパチンコ遊技機では、後述するように、２種類の特別図柄始動入賞（第１始動口入賞及び第２始動口入賞）を設け、各特別図柄始動入賞に対して最大４個の保留球を取得することができる。すなわち、本実施形態では、最大８個の保留球を取得することができる。 Further, in the pachinko gaming machine according to the present embodiment, as will be described later, two types of special symbol start prizes (first start opening prize and second start opening prize) are provided, and a maximum of four for each special symbol start prize. You can get a hold ball. That is, in the present embodiment, a maximum of eight reserved balls can be acquired.
さらに、本実施形態のパチンコ遊技機は、図１には示さないが、上述した保留球の情報に基づいて保留球の当落（「大当り」当選の有無）を判定し、さらに、その判定結果に基づいて所定の演出を行う機能、すなわち、先読み演出機能も備える。 Furthermore, although not shown in FIG. 1, the pachinko gaming machine according to the present embodiment determines whether or not a holding ball is won (whether or not “big hit” is won) based on the above-described information on the holding ball, and further, A function for performing a predetermined effect based on the above, that is, a pre-reading effect function is also provided.
（２）普通図柄ゲーム
普通図柄ゲームにおいて普通図柄始動入賞があった場合には、当り判定用カウンタから乱数値が抽出され、その乱数値が記憶される（図１に示す普通図柄ゲーム中の普通図柄始動入賞処理のフロー参照）。
(2) Normal symbol game When there is a normal symbol start winning in the normal symbol game, a random number value is extracted from the counter for hit determination and the random number value is stored (the normal symbol game in the normal symbol game shown in FIG. 1). (Refer to the flow of the symbol start winning process).
また、図１に示すように、普通図柄ゲーム中の普通図柄制御処理では、最初に、普通図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、普通図柄始動入賞によって乱数値が記憶されているか否かが参照され、乱数値が記憶されていることを一つの条件として、普通図柄の可変表示を開始する条件が成立したと判定する。 As shown in FIG. 1, in the normal symbol control process during the normal symbol game, it is first determined whether or not a condition for starting variable display of the normal symbol is satisfied. In this determination process, it is referred to whether or not the random number value is stored by the normal symbol start winning, and the condition for starting the variable symbol variable display is satisfied, with one condition that the random number value is stored. judge.
次いで、普通図柄の可変表示を開始する場合、当り判定用カウンタから抽出された乱数値が参照され、「当り」とするか否かの当り判定が行われる。その後、変動パターン決定処理が行われる。この処理では、当り判定の結果が参照され、普通図柄の変動パターンを決定する。 Next, when starting normal symbol variable display, the random number value extracted from the counter for hit determination is referred to and a hit determination is made as to whether or not “win” is set. Thereafter, variation pattern determination processing is performed. In this process, the result of the hit determination is referred to, and the variation pattern of the normal symbol is determined.
次いで、決定された当り判定の結果、及び、普通図柄の変動パターンが参照され、普通図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, referring to the determined hit determination result and the variation pattern of the normal symbol, a variable display control process for controlling variable display of the normal symbol and an effect control process for performing a predetermined effect are executed.
可変表示制御処理及び演出表示制御処理が終了すると、「当り」となるか否かが判定される。この判定処理において、「当り」となると判定されると、当り遊技を行う当り遊技制御処理が実行される。当り遊技制御処理では、上述した各種入賞の可能性、特に、特別図柄ゲームにおける遊技球の特別図柄始動入賞の可能性が増大する。一方、「当り」とならないと判定されると、当り遊技制御処理が実行されない。その後、再度、普通図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した普通図柄制御処理の各種処理が繰り返される。 When the variable display control process and the effect display control process are finished, it is determined whether or not “winning” is achieved. In this determination process, when it is determined that “winning” is achieved, a winning game control process for performing a winning game is executed. In the winning game control process, the possibility of various winnings as described above, in particular, the possibility of special symbol start winning of a game ball in a special symbol game increases. On the other hand, if it is determined not to be “winning”, the winning game control process is not executed. Thereafter, the process for determining whether or not to start the variable display of the normal symbol is performed again, and thereafter, the various processes of the normal symbol control process described above are repeated.
上述のように、パチンコゲームでは、特別図柄ゲームにおいて「大当り」となるか否か、遊技状態の移行状況、普通図柄ゲームにおいて「当り」となるか否か等の条件により、遊技球の払出制御処理の行われ易さが変化する。 As described above, in the pachinko game, the payout control of the game ball depends on the conditions such as whether or not the game is a “hit” in the special symbol game, the transition state of the game state, and whether or not the game is the “hit” in the normal symbol game. The ease of processing changes.
なお、本実施形態において、各種の乱数値の抽出方式としては、プログラムを実行することによって乱数値を生成するソフト乱数方式を用いる。しかしながら、本発明はこれに限定されず、例えば、パチンコ遊技機が、所定周期で乱数が更新される乱数発生器を備える場合には、その乱数発生器におけるカウンタ（いわゆる、リングカウンタ）から乱数値を抽出するハード乱数方式を、上述した各種乱数値の抽出方式として採用してもよい。なお、ハード乱数方式を用いる場合は、所定周期とは異なるタイミングで、乱数値の初期値を決定することによって、所定周期で同じ乱数値が抽出されることを防止することができる。 In this embodiment, as a random number extraction method, a soft random number method for generating random values by executing a program is used. However, the present invention is not limited to this. For example, when a pachinko machine includes a random number generator whose random number is updated at a predetermined period, a random number value is determined from a counter (so-called ring counter) in the random number generator. The hard random number method for extracting the random number may be adopted as the above-described method for extracting various random values. When the hard random number method is used, it is possible to prevent the same random number value from being extracted in a predetermined period by determining the initial value of the random number value at a timing different from the predetermined period.
＜パチンコ遊技機の構造＞
次に、図２及び図３を参照して、本実施形態におけるパチンコ遊技機の構造について説明する。なお、図２は、パチンコ遊技機の外観を示す斜視図である。また、図３は、パチンコ遊技機の分解斜視図である。
<Structure of pachinko machine>
Next, the structure of the pachinko gaming machine according to the present embodiment will be described with reference to FIGS. FIG. 2 is a perspective view showing the appearance of the pachinko gaming machine. FIG. 3 is an exploded perspective view of the pachinko gaming machine.
パチンコ遊技機１は、図２及び図３に示すように、本体２と、本体２に対して開閉自在に取り付けられたベースドア３と、ベースドア３に対して開閉自在に取り付けられたガラスドア４とを備える。 As shown in FIGS. 2 and 3, the pachinko gaming machine 1 includes a main body 2, a base door 3 that can be opened and closed with respect to the main body 2, and a glass door that can be opened and closed with respect to the base door 3. 4.
［本体］
本体２は、長方形状の開口２ａを有する枠状部材で構成される（図３参照）。この本体２は、例えば、木材等の材料により形成される。
[Main unit]
The main body 2 is composed of a frame-shaped member having a rectangular opening 2a (see FIG. 3). The main body 2 is formed of a material such as wood.
［ベースドア］
ベースドア３は、本体２の外形形状と略等しい長方形の外形形状を有する板状部材で構成される。ベースドア３は、本体２の前方（パチンコ遊技機１の正面側）に配置されており、ベースドア３を本体２の一方の側辺端部を軸にして回動させることにより、本体２の開口２ａが開閉される。ベースドア３には、図３に示すように、四角形状の開口３ａが設けられる。この開口３ａは、ベースドア３の略中央部から上側の領域に渡って形成され、該領域の大部分を占有する大きさで形成される。
[Base door]
The base door 3 is configured by a plate-like member having a rectangular outer shape that is substantially equal to the outer shape of the main body 2. The base door 3 is disposed in front of the main body 2 (the front side of the pachinko gaming machine 1), and by rotating the base door 3 around one side edge of the main body 2, the base door 3 The opening 2a is opened and closed. As shown in FIG. 3, the base door 3 is provided with a rectangular opening 3 a. The opening 3a is formed from the substantially central portion of the base door 3 to the upper region, and has a size that occupies most of the region.
また、ベースドア３には、スピーカ１１（音声発生手段）と、遊技盤１２と、表示装置１３（演出手段、表示手段）と、皿ユニット１４と、発射装置１５と、払出装置１６と、基板ユニット１７とが取り付けられる。 In addition, the base door 3 includes a speaker 11 (sound generation means), a game board 12, a display device 13 (production means, display means), a dish unit 14, a launching device 15, a payout device 16, and a substrate. A unit 17 is attached.
スピーカ１１は、ベースドア３の上部（上端部付近）の左右両側部にそれぞれ配置される。つまり、スピーカ１１は２つ配置される。遊技盤１２は、ベースドア３の前方（パチンコ遊技機１の正面側）に配置され、ベースドア３の開口３ａを覆うように配置される。 The speakers 11 are respectively disposed on the left and right sides of the upper part (near the upper end) of the base door 3. That is, two speakers 11 are arranged. The game board 12 is disposed in front of the base door 3 (the front side of the pachinko gaming machine 1) and is disposed so as to cover the opening 3a of the base door 3.
遊技盤１２は、光透過性を有する板形状の樹脂部材で構成される。なお、光透過性を有する樹脂としては、例えば、アクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂などを用いることができる。 The game board 12 is composed of a plate-shaped resin member having light permeability. In addition, as resin which has a light transmittance, an acrylic resin, polycarbonate resin, a methacryl resin etc. can be used, for example.
また、遊技盤１２の前面（パチンコ遊技機１の正面側の表面）には、発射装置１５から発射された遊技球が転動する遊技領域１２ａが形成される。この遊技領域１２ａは、ガイドレール４１（具体的には後述の図４に示す外レール４１ａ）に囲まれた領域であり、その外周形状は略円状である。さらに、遊技領域１２ａには、複数の遊技釘（後述の図４参照）が打ちこまれている。なお、遊技盤１２（遊技領域１２ａ）の構成については、後述の図４を参照しながら後で詳述する。 In addition, a game area 12a in which a game ball fired from the launching device 15 rolls is formed on the front surface of the game board 12 (the surface on the front side of the pachinko gaming machine 1). The game area 12a is an area surrounded by a guide rail 41 (specifically, an outer rail 41a shown in FIG. 4 to be described later), and its outer peripheral shape is substantially circular. Further, a plurality of game nails (see FIG. 4 described later) are driven into the game area 12a. The configuration of the game board 12 (game area 12a) will be described in detail later with reference to FIG.
表示装置１３は、遊技盤１２の背面側（パチンコ遊技機１の正面側とは反対側）に取り付けられる。この表示装置１３は、画像を表示する表示領域１３ａを有する。表示領域１３ａの大きさは、遊技盤１２の表面の全部又は一部の領域を占めるような大きさに設定される。この表示装置１３の表示領域１３ａには、演出用の識別図柄、演出画像、装飾用画像（装飾図柄）などの各種画像が表示される。遊技者は、遊技盤１２を介して、表示装置１３の表示領域１３ａに表示された各種画像を視認することができる。 The display device 13 is attached to the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). The display device 13 has a display area 13a for displaying an image. The size of the display area 13a is set so as to occupy the whole or a part of the surface of the game board 12. In the display area 13 a of the display device 13, various images such as an effect identification symbol, an effect image, and a decoration image (decoration symbol) are displayed. The player can visually recognize various images displayed on the display area 13 a of the display device 13 via the game board 12.
なお、本実施形態では、表示装置１３としては、液晶表示装置を用いる。しかしながら、本発明はこれに限定されず、表示装置１３として、例えば、プラズマディスプレイ、リアプロジェクションディスプレイ、ＣＲＴ（Cathode Ray Tube）ディスプレイなどの表示機器を適用してもよい。 In the present embodiment, a liquid crystal display device is used as the display device 13. However, the present invention is not limited to this, and as the display device 13, for example, a display device such as a plasma display, a rear projection display, a CRT (Cathode Ray Tube) display may be applied.
また、遊技盤１２の背面側（パチンコ遊技機１の正面側とは反対側）には、スペーサ１９が設けられる。このスペーサ１９は、遊技盤１２の背面（パチンコ遊技機１の背面側の表面）と表示装置１３の前面（パチンコ遊技機１の正面側の表面）との間に設けられ、遊技盤１２の遊技領域１２ａを転動する遊技球の流路となる空間を形成する。スペーサ１９は、光透過性を有する材料で形成される。なお、本発明はこれに限定されず、スペーサ１９は、例えば、一部が光透過性を有する材料で形成されていてもよいし、光透過性を有さない材料で形成されていてもよい。 A spacer 19 is provided on the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). The spacer 19 is provided between the back surface of the game board 12 (surface on the back side of the pachinko gaming machine 1) and the front surface of the display device 13 (surface on the front side of the pachinko gaming machine 1). A space serving as a flow path for the game ball rolling in the region 12a is formed. The spacer 19 is made of a light transmissive material. Note that the present invention is not limited to this, and for example, the spacer 19 may be partially formed of a light-transmitting material or may be formed of a non-light-transmitting material. .
皿ユニット１４は、遊技盤１２の下方に配置される。この皿ユニット１４は、上皿２１と、その下方に配置された下皿２２とを有する。上皿２１及び下皿２２には、図２に示すように、遊技球の貸し出し、遊技球の払出し（賞球）を行うための払出口２１ａ及び払出口２２ａがそれぞれ形成される。所定の払出条件が成立した場合には、払出口２１ａ及び払出口２２ａから遊技球が排出されて、それぞれ、上皿２１及び下皿２２に貯留される。また、上皿２１に貯留された遊技球は、発射装置１５によって遊技領域１２ａに発射される。 The dish unit 14 is disposed below the game board 12. The dish unit 14 includes an upper dish 21 and a lower dish 22 disposed below the upper dish 21. As shown in FIG. 2, the upper plate 21 and the lower plate 22 are respectively formed with a payout port 21a and a payout port 22a for lending out game balls and paying out game balls (prize balls). When a predetermined payout condition is satisfied, the game balls are discharged from the payout opening 21a and the payout opening 22a and stored in the upper plate 21 and the lower plate 22, respectively. Further, the game balls stored in the upper plate 21 are launched into the game area 12 a by the launching device 15.
また、皿ユニット１４には、演出ボタン２３が設けられる。この演出ボタン２３は、上皿２１上に取り付けられる。また、演出ボタン２３の周縁には、ダイヤル操作部（ジョグダイヤル）２４が演出ボタン２３に対して回転可能に取り付けられる。本実施形態のパチンコ遊技機１は、演出ボタン２３及び／又はダイヤル操作部２４を用いて行う所定の演出機能を有し、所定の演出を行う場合には、表示装置１３の表示領域１３ａに、演出ボタン２３及び／又はダイヤル操作部２４の操作を促す画像が表示される。 The plate unit 14 is provided with an effect button 23. The effect button 23 is attached on the upper plate 21. A dial operation unit (jog dial) 24 is attached to the periphery of the effect button 23 so as to be rotatable with respect to the effect button 23. The pachinko gaming machine 1 of the present embodiment has a predetermined effect function performed using the effect button 23 and / or the dial operation unit 24, and when performing a predetermined effect, the display area 13 a of the display device 13 An image prompting the operation of the effect button 23 and / or the dial operation unit 24 is displayed.
発射装置１５は、ベースドア３の前面において、右下の領域（右下角部付近）に配置される。この発射装置１５は、遊技者によって操作可能な発射ハンドル２５と、皿ユニット１４の右下部に係合するパネル体２６とを備える。発射ハンドル２５は、パネル体２６の前面側に配置され、パネル体２６に回動可能に支持される。 The launcher 15 is disposed in the lower right region (near the lower right corner) on the front surface of the base door 3. The launching device 15 includes a launching handle 25 that can be operated by a player, and a panel body 26 that engages with the lower right portion of the dish unit 14. The firing handle 25 is disposed on the front side of the panel body 26 and is rotatably supported by the panel body 26.
なお、図２及び図３には示さないが、パネル体２６の背面側には、遊技球の発射動作を制御するソレノイドアクチュエータ（駆動装置）が設けられる。また、図２及び図３には示さないが、発射ハンドル２５の周縁部には、タッチセンサが設けられ、発射ハンドル２５の内部には、発射ボリュームが設けられる。発射ボリュームは、発射ハンドル２５の回動量に応じて抵抗値を変化させ、ソレノイドアクチュエータに供給する電力を変化させる。 Although not shown in FIGS. 2 and 3, a solenoid actuator (driving device) for controlling the launching operation of the game ball is provided on the back side of the panel body 26. Although not shown in FIGS. 2 and 3, a touch sensor is provided at the peripheral portion of the firing handle 25, and a firing volume is provided inside the firing handle 25. The firing volume changes the resistance value according to the amount of rotation of the firing handle 25, and changes the power supplied to the solenoid actuator.
本実施形態のパチンコ遊技機１では、遊技者の手が発射ハンドル２５のタッチセンサに接触すると、タッチセンサは検知信号を出力する。これにより、遊技者が発射ハンドル２５を握持したことが検知され、ソレノイドアクチュエータによる遊技球の発射が可能になる。そして、遊技者が発射ハンドル２５を把持して時計回り（遊技者側から見て右回り）の方向へ回動操作すると、発射ハンドル２５の回動角度に応じて発射ボリュームの抵抗値が変化し、その抵抗値に対応する電力がソレノイドアクチュエータに供給される。その結果、上皿２１に貯留された遊技球が順次発射され、発射された遊技球は、ガイドレール４１（後述の図４参照）に案内されて遊技盤１２の遊技領域１２ａへ放出される。 In the pachinko gaming machine 1 according to the present embodiment, when the player's hand contacts the touch sensor of the launch handle 25, the touch sensor outputs a detection signal. Thereby, it is detected that the player has gripped the launch handle 25, and the game ball can be launched by the solenoid actuator. When the player holds the firing handle 25 and rotates it clockwise (when viewed from the player side), the resistance of the firing volume changes according to the turning angle of the firing handle 25. The electric power corresponding to the resistance value is supplied to the solenoid actuator. As a result, the game balls stored in the upper plate 21 are sequentially fired, and the fired game balls are guided to the guide rail 41 (see FIG. 4 described later) and released to the game area 12a of the game board 12.
また、図２及び図３には示さないが、発射ハンドル２５の側部には、発射停止ボタンが設けられる。発射停止ボタンは、ソレノイドアクチュエータによる遊技球の発射を停止させるために設けられたボタンである。遊技者が発射停止ボタンを押下すると、発射ハンドル２５を把持して回動させた状態であっても、遊技球の発射が停止される。 Although not shown in FIGS. 2 and 3, a firing stop button is provided on the side of the firing handle 25. The launch stop button is a button provided to stop the launch of the game ball by the solenoid actuator. When the player presses the launch stop button, the launch of the game ball is stopped even when the launch handle 25 is gripped and rotated.
払出装置１６及び基板ユニット１７は、ベースドア３の背面側に配置される。払出装置１６には、貯留ユニット（不図示）から遊技球が供給される。払出装置１６は、貯留ユニットから供給された遊技球の中から、払出条件の成立に基づいて、所定個数の遊技球を上皿２１又は下皿２２に払い出す。基板ユニット１７は、各種制御基板を有する。各種制御基板には、後述する主制御回路７０や副制御回路２００などが設けられる（後述の図５参照）。 The dispensing device 16 and the substrate unit 17 are disposed on the back side of the base door 3. A game ball is supplied to the payout device 16 from a storage unit (not shown). The payout device 16 pays out a predetermined number of game balls from the game balls supplied from the storage unit to the upper plate 21 or the lower plate 22 based on the establishment of the payout condition. The board unit 17 has various control boards. Various control boards are provided with a main control circuit 70 and a sub control circuit 200 described later (see FIG. 5 described later).
［ガラスドア］
ガラスドア４は、表面が略四角形状の板状部材で構成される。また、ガラスドア４は、遊技盤１２の前面側に配置され、遊技盤１２を覆う大きさを有する。このガラスドア４の前面において、スピーカ１１と対向する上部領域には、スピーカカバー２９が設けられる。
[Glass door]
The glass door 4 is composed of a plate-like member having a substantially square surface. The glass door 4 is disposed on the front side of the game board 12 and has a size that covers the game board 12. On the front surface of the glass door 4, a speaker cover 29 is provided in an upper region facing the speaker 11.
また、ガラスドア４の中央部において、遊技盤１２の遊技領域１２ａと対向する領域には、少なくとも遊技領域１２ａを露出させるような大きさの開口４ａが形成される。ガラスドア４の開口４ａは、光透過性を有する保護ガラス２８が取り付けられ、これにより、開口４ａが塞がれる。したがって、ガラスドア４をベースドア３に対して閉じると、保護ガラス２８は、遊技盤１２の少なくとも遊技領域１２ａに対面するように配置される。 In the central portion of the glass door 4, an opening 4 a having a size that exposes at least the game area 12 a is formed in an area facing the game area 12 a of the game board 12. The opening 4a of the glass door 4 is attached with a protective glass 28 having a light transmission property, thereby closing the opening 4a. Therefore, when the glass door 4 is closed with respect to the base door 3, the protective glass 28 is disposed so as to face at least the game area 12 a of the game board 12.
［遊技盤］
次に、遊技盤１２の構成について、図４を参照して説明する。図４は、遊技盤１２の構成を示す正面図である。
[Game board]
Next, the configuration of the game board 12 will be described with reference to FIG. FIG. 4 is a front view showing the configuration of the game board 12.
遊技盤１２の前面には、図４に示すように、ガイドレール４１と、球通過検出器４３と、第１始動口４４と、第２始動口４５（始動領域）と、普通電動役物４６とが設けられる。また、遊技盤１２の前面には、一般入賞口５１，５２と、第１大入賞口５３（可変入賞装置）と、第２大入賞口５４（可変入賞装置）と、アウト口５５と、複数の遊技釘５６とが設けられる。さらに、遊技盤１２の前面において、その略中央に配置された表示装置１３の表示領域１３ａの上部には、特別図柄表示装置６１（特別図柄表示手段、識別情報表示手段）と、普通図柄表示装置６２と、普通図柄保留表示装置６３と、第１特別図柄保留表示装置６４と、第２特別図柄保留表示装置６５とが設けられる。 As shown in FIG. 4, on the front surface of the game board 12, a guide rail 41, a ball passage detector 43, a first start port 44, a second start port 45 (start region), and an ordinary electric accessory 46 And are provided. In addition, on the front surface of the game board 12, there are a plurality of general winning ports 51, 52, a first grand winning port 53 (variable winning device), a second large winning port 54 (variable winning device), and an out port 55. And a game nail 56 are provided. Further, on the front surface of the game board 12, a special symbol display device 61 (special symbol display means, identification information display means) and a normal symbol display device are arranged above the display area 13a of the display device 13 disposed at the approximate center. 62, a normal symbol hold display device 63, a first special symbol hold display device 64, and a second special symbol hold display device 65 are provided.
なお、図４には示さないが、遊技盤１２の前面には、演出用７セグカウンタも設けられる。演出用７セグカウンタは、二桁の数字や２つの英字を表示可能な表示カウンタで構成される。また、本実施形態では、特別図柄の停止表示の結果が「大当り」である場合に点灯する報知ＬＥＤ（Light Emitting Diode）や、大当り遊技中のラウンド数を表示するラウンド数表示ＬＥＤなどを設けてもよい。 Although not shown in FIG. 4, an effect 7-segment counter is also provided on the front surface of the game board 12. The production 7-segment counter is composed of a display counter capable of displaying two-digit numbers and two alphabetic characters. In this embodiment, a notification LED (Light Emitting Diode) that is turned on when the result of the special symbol stop display is “big hit”, a round number display LED that shows the number of rounds in the big hit game, and the like are provided. Also good.
［遊技領域の各種構成部材］
ガイドレール４１は、遊技領域１２ａを区画する円弧状に延在した外レール４１ａと、この外レール４１ａの内側（内周側）に配置された、円弧状に延在した内レール４１ｂとで構成される。遊技領域１２ａは、外レール４１ａの内側に形成される。外レール４１ａ及び内レール４１ｂは、遊技者側から見て、遊技領域１２ａの左側端部付近において互いに対向するように配置され、これにより、外レール４１ａと内レール４１ｂとの間に、発射装置１５によって発射された遊技球を遊技領域１２ａの上部へ案内するガイド経路４１ｃが形成される。
[Various components of game area]
The guide rail 41 includes an outer rail 41a extending in an arc shape that partitions the game area 12a, and an inner rail 41b extending in an arc shape disposed on the inner side (inner peripheral side) of the outer rail 41a. Is done. The game area 12a is formed inside the outer rail 41a. The outer rail 41a and the inner rail 41b are disposed so as to face each other in the vicinity of the left end portion of the game area 12a when viewed from the player side, and thereby, between the outer rail 41a and the inner rail 41b, A guide path 41c for guiding the game ball launched by 15 to the upper part of the game area 12a is formed.
また、遊技領域１２ａの左側上部に位置する内レール４１ｂの先端部には、該内レール４１ｂの先端部と、それと対向する外レール４１ａの一部とにより、玉放出口４１ｄが形成される。そして、内レール４１ｂの先端部には、玉放出口４１ｄを塞ぐようにして、玉戻り防止片４２が設けられる。この玉戻り防止片４２は、玉放出口４１ｄから遊技領域１２ａに放出された遊技球が、再び玉放出口４１ｄを通過してガイド経路４１ｃに進入することを防止する。 In addition, a ball discharge port 41d is formed at the tip of the inner rail 41b located at the upper left portion of the game area 12a by the tip of the inner rail 41b and a part of the outer rail 41a facing the tip. And the ball | bowl return prevention piece 42 is provided in the front-end | tip part of the inner rail 41b so that the ball | bowl discharge port 41d may be plugged up. The ball return prevention piece 42 prevents the game ball released from the ball discharge port 41d into the game area 12a from passing through the ball discharge port 41d again and entering the guide path 41c.
玉放出口４１ｄから放出された遊技球は、遊技領域１２ａの上部から下部に向かって流下する。この際、遊技球は、複数の遊技釘５６、第１始動口４４、第２始動口４５等の遊技領域１２ａに設けられた各種部材に衝突して、その進行方向を変えながら遊技領域１２ａの上部から下部に向かって流下する。 The game ball released from the ball discharge port 41d flows down from the upper part of the game area 12a toward the lower part. At this time, the game ball collides with various members provided in the game area 12a such as the plurality of game nails 56, the first start opening 44, the second start opening 45, etc., and changes the traveling direction of the game area 12a. It flows down from the top to the bottom.
遊技領域１２ａの略中央には、表示装置１３の表示領域１３ａが設けられる。この表示領域１３ａの上端には、障害物１３ｂが設けられる。障害物１３ｂを設けることにより、遊技球は、遊技領域１２ａ内の表示領域１３ａと重なる領域上を通過しない。 A display area 13a of the display device 13 is provided substantially at the center of the game area 12a. An obstacle 13b is provided at the upper end of the display area 13a. By providing the obstacle 13b, the game ball does not pass over an area overlapping the display area 13a in the game area 12a.
球通過検出器４３は、遊技者側から見て、表示領域１３ａの右側端部付近に配置される。球通過検出器４３には、球通過検出器４３を通過する遊技球を検出するための通過球センサ４３ａ（後述の図５参照）が設けられる。また、球通過検出器４３を遊技球が通過することにより、「当り」か否かの抽選が行われ、該抽選の結果に基づいて普通図柄の変動表示が開始される。 The ball passage detector 43 is disposed in the vicinity of the right end of the display area 13a when viewed from the player side. The ball passage detector 43 is provided with a passing ball sensor 43a (see FIG. 5 described later) for detecting a game ball passing through the ball passage detector 43. In addition, when a game ball passes through the ball passage detector 43, a lottery is performed to determine whether or not it is “winning”, and based on the result of the lottery, a normal symbol variation display is started.
第１始動口４４は、表示領域１３ａの下方に配置され、第２始動口４５は、第１始動口４４の下方に配置される。第１始動口４４及び第２始動口４５は、遊技球を受け入れ可能な部材で構成される。以下、遊技球が第１始動口４４又は第２始動口４５に入ること又は通過することを「入賞」という。そして、遊技球が第１始動口４４又は第２始動口４５に入賞すると、第１所定数（本実施形態では３個）の遊技球が払い出される。また、第１始動口４４に遊技球が入球することにより、「大当り」及び「小当り」のいずれかであるか否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。さらに、第２始動口４５に遊技球が入球することにより、「大当り」か否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。 The first start port 44 is disposed below the display area 13 a, and the second start port 45 is disposed below the first start port 44. The 1st starting opening 44 and the 2nd starting opening 45 are comprised by the member which can receive a game ball. Hereinafter, a game ball entering or passing through the first start port 44 or the second start port 45 is referred to as “winning”. When the game ball wins the first start port 44 or the second start port 45, a first predetermined number (three in this embodiment) of game balls is paid out. In addition, when a game ball enters the first start port 44, a lottery is performed to determine whether the game is “big hit” or “small hit”, and the special symbol changes based on the result of the lottery. Display starts. Furthermore, when a game ball enters the second start opening 45, a lottery for determining whether or not the game is a “big hit” is performed, and based on the result of the lottery, a special symbol variation display is started.
第１始動口４４には、第１始動口４４に入賞した遊技球を検出するための第１始動口入賞球センサ４４ａ（後述の図５参照）が設けられる。また、第２始動口４５には、第２始動口４５に入賞した遊技球を検出するための第２始動口入賞球センサ４５ａ（後述の図５参照）が設けられる。なお、第１始動口４４及び第２始動口４５に入賞した遊技球は、遊技盤１２に設けられた回収口（不図示）を通過して遊技球の回収部（不図示）に搬送される。 The first starting port 44 is provided with a first starting port winning ball sensor 44a (see FIG. 5 described later) for detecting a game ball won in the first starting port 44. The second starting port 45 is provided with a second starting port winning ball sensor 45a (see FIG. 5 described later) for detecting a game ball won in the second starting port 45. The game balls that have won the first start port 44 and the second start port 45 pass through a recovery port (not shown) provided in the game board 12 and are conveyed to a game ball recovery unit (not shown). .
普通電動役物４６は、第２始動口４５に設けられる。普通電動役物４６は、第２始動口４５の両側に回動可能に取り付けられた一対の羽根部材と、一対の羽根部材を駆動させる普通電動役物ソレノイド４６ａ（後述の図５参照）とを有する。この普通電動役物４６は、普通電動役物ソレノイド４６ａにより駆動され、一対の羽根部材を拡げて第２始動口４５に遊技球を入賞し易くする開放状態、及び、一対の羽根部材を閉じて第２始動口４５に遊技球を入賞不可能にする閉鎖状態の一方の状態を発生させる。なお、本実施形態では、普通電動役物４６が閉鎖状態である場合、一対の羽根部材の開口形態を、入賞不可能にする形態でなく、遊技球の入賞が困難になるような形態にしてもよい。 The ordinary electric accessory 46 is provided at the second start opening 45. The ordinary electric accessory 46 includes a pair of blade members rotatably attached to both sides of the second start opening 45, and an ordinary electric agent solenoid 46a (see FIG. 5 described later) for driving the pair of blade members. Have. This ordinary electric accessory 46 is driven by an ordinary electric accessory solenoid 46a, and opens the pair of blade members to make it easier to win a game ball in the second start opening 45, and closes the pair of blade members. One state of a closed state in which a game ball cannot be won is generated at the second start opening 45. In the present embodiment, when the ordinary electric accessory 46 is in a closed state, the opening form of the pair of blade members is not a form that makes it impossible to win a prize, but a form that makes it difficult to win a game ball. Also good.
一般入賞口５１は、遊技者側から見て、遊技領域１２ａの左下部付近に配置される。また、一般入賞口５２は、球通過検出器４３の下方に配置され、且つ、遊技者側から見て、遊技領域１２ａの右下部付近に配置される。一般入賞口５１及び一般入賞口５２は、遊技球を受け入れ可能な部材で構成される。以下では、遊技球が一般入賞口５１又は一般入賞口５２に入ること又は通過することもまた、「入賞」という。一般入賞口５１又は一般入賞口５２に遊技球が入賞すると、第２所定数（本実施形態では１０個）の遊技球が払い出される。 The general winning opening 51 is arranged near the lower left part of the game area 12a when viewed from the player side. The general winning opening 52 is disposed below the ball passage detector 43, and is disposed near the lower right portion of the game area 12a when viewed from the player side. The general winning opening 51 and the general winning opening 52 are configured by members capable of receiving game balls. Hereinafter, it is also referred to as “winning” that the game ball enters or passes through the general winning opening 51 or the general winning opening 52. When a game ball wins the general winning opening 51 or the general winning opening 52, a second predetermined number (10 in this embodiment) of gaming balls is paid out.
一般入賞口５１には、一般入賞口５１に入賞した遊技球を検出するための一般入賞球センサ５１ａ（後述の図５参照）が設けられる。また、一般入賞口５２には、一般入賞口５２に入賞した遊技球を検出するための一般入賞球センサ５２ａ（後述の図５参照）が設けられる。 The general winning opening 51 is provided with a general winning ball sensor 51 a (see FIG. 5 described later) for detecting a game ball won in the general winning opening 51. The general winning opening 52 is provided with a general winning ball sensor 52a (see FIG. 5 described later) for detecting a game ball won in the general winning opening 52.
第１大入賞口５３及び第２大入賞口５４は、球通過検出器４３の下方で、且つ、第１始動口４４と一般入賞口５２との間に配置される。そして、第１大入賞口５３及び第２大入賞口５４は、遊技球の流路に沿って上下方向に配置され、第１大入賞口５３は、第２大入賞口５４の上方に配置される。第１大入賞口５３及び第２大入賞口５４は、ともに、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ５３ａ及び５４ａと、シャッタを駆動させるソレノイドアクチュエータ（後述の図５中の第１大入賞口ソレノイド５３ｂ及び第２大入賞口ソレノイド５４ｂ）とを有する。 The first big prize opening 53 and the second big prize opening 54 are arranged below the ball passage detector 43 and between the first start opening 44 and the general prize opening 52. The first grand prize port 53 and the second grand prize port 54 are arranged in the vertical direction along the flow path of the game ball, and the first grand prize port 53 is arranged above the second grand prize port 54. The Both the first grand prize opening 53 and the second big prize opening 54 are so-called attacker-type opening / closing devices, which are shutters 53a and 54a that can be opened and closed, and solenoid actuators that drive the shutters (first 1 in FIG. 5 described later). A large winning opening solenoid 53b and a second large winning opening solenoid 54b).
第１大入賞口５３及び第２大入賞口５４のそれぞれは、対応するシャッタが開いている状態（開放状態）のときに遊技球を受け入れ、シャッタが閉じている状態（閉鎖状態）のときには遊技球を受け入れない。以下では、遊技球が第１大入賞口５３又は第２大入賞口５４に入ること又は通過することもまた、「入賞」という。第１大入賞口５３に遊技球が入賞すると、第３所定数球（本実施形態では１０個）の遊技球が払い出される。一方、第２大入賞口５４に遊技球が入賞すると、第４所定数球（本実施形態では１５個）の遊技球が払い出される。 Each of the first big prize opening 53 and the second big prize opening 54 receives a game ball when the corresponding shutter is open (open state), and plays when the shutter is closed (closed state). Do not accept the ball. In the following, it is also referred to as “winning” that a game ball enters or passes through the first big winning opening 53 or the second big winning opening 54. When game balls win the first big prize opening 53, a third predetermined number of balls (10 balls in the present embodiment) are paid out. On the other hand, when a game ball wins the second grand prize opening 54, a fourth predetermined number of balls (15 balls in this embodiment) are paid out.
また、第１大入賞口５３には、第１大入賞口５３に入賞した遊技球を計数するためのカウントセンサ５３ｃ（後述の図５参照）が設けられる。さらに、第２大入賞口５４には、第２大入賞口５４に入賞した遊技球を計数するためのカウントセンサ５４ｃ（後述の図５参照）が設けられる。 In addition, the first grand prize opening 53 is provided with a count sensor 53c (see FIG. 5 described later) for counting the game balls won in the first big prize opening 53. Further, the second grand prize opening 54 is provided with a count sensor 54c (see FIG. 5 described later) for counting game balls won in the second big prize opening 54.
アウト口５５は、遊技領域１２ａの最下部に設けられる。このアウト口５５は、第１始動口４４、第２始動口４５、一般入賞口５１、一般入賞口５２、第１大入賞口５３及び第２大入賞口５４のいずれにも入賞しなかった遊技球を受け入れる。 The out port 55 is provided at the lowermost part of the game area 12a. The out port 55 is a game that has not won any of the first starting port 44, the second starting port 45, the general winning port 51, the general winning port 52, the first large winning port 53, and the second large winning port 54. Accept the sphere.
本実施形態の遊技領域１２ａにおける各種構成部材の配置を図４に示すような配置にすると、遊技者により遊技領域１２ａの右側の領域に遊技球が打ち込まれた場合（右打ちされた場合）、遊技釘５６等により遊技球が第２始動口４５に誘導される。この場合、第１始動口４４に入賞する可能性はほとんどなくなる。なお、本実施形態では、後述するように、第２始動口４５に入賞した方が、第１始動口４４に入賞した場合より、遊技者にとって有利な「大当り」の抽選を受け易くなる。それゆえ、第２始動口４５への入賞が比較的容易になる後述の「時短遊技状態」では、右打ちを行うことにより、第１始動口４４への入賞の可能性（遊技者にとって不利な遊技状態となる可能性）を低くすることができる。 When the arrangement of various components in the game area 12a of the present embodiment is as shown in FIG. 4, when a game ball is thrown into the area on the right side of the game area 12a by the player (when it is hit right), A game ball is guided to the second starting port 45 by the game nail 56 or the like. In this case, there is almost no possibility of winning the first start opening 44. In this embodiment, as will be described later, the winner of the second start opening 45 is more likely to receive a “hit” lottery that is advantageous to the player than when the first start opening 44 is won. Therefore, in the “short-time gaming state”, which will be described later, where winning at the second starting port 45 is relatively easy, the possibility of winning at the first starting port 44 (disadvantageous to the player) is achieved by making a right turn. The possibility of entering a gaming state) can be reduced.
［特別図柄表示装置］
特別図柄表示装置６１は、図４に示すように、表示装置１３の表示領域１３ａの上部の略中央に配置される。
[Special symbol display device]
As shown in FIG. 4, the special symbol display device 61 is disposed in the approximate center of the upper portion of the display area 13 a of the display device 13.
特別図柄表示装置６１は特別図柄ゲームにおいて、特別図柄を可変表示（変動表示及び停止表示）する表示装置である。本実施形態では、図４に示すように、特別図柄を数字や記号等からなる図柄で表示する装置により特別図柄表示装置６１を構成する。なお、本発明はこれに限定されず、特別図柄表示装置６１を、例えば、複数のＬＥＤにより構成してもよい。この場合には、複数のＬＥＤの点灯・消灯によって構成される表示パターンを特別図柄として表す。 The special symbol display device 61 is a display device that variably displays special symbols (variable display and stop display) in a special symbol game. In the present embodiment, as shown in FIG. 4, a special symbol display device 61 is configured by a device that displays special symbols as symbols composed of numbers, symbols, and the like. In addition, this invention is not limited to this, You may comprise the special symbol display apparatus 61 by several LED, for example. In this case, a display pattern configured by turning on / off a plurality of LEDs is represented as a special symbol.
特別図柄表示装置６１は、遊技球が第１始動口４４又は第２始動口４５に入賞したこと（特別図柄始動入賞）を契機に、特別図柄（識別情報）の変動表示を行う。そして、特別図柄表示装置６１は、所定時間、特別図柄の変動表示を行った後、特別図柄の停止表示を行う。以下では、遊技球が第１始動口４４に入賞したときに、特別図柄表示装置６１において変動表示される特別図柄を、第１特別図柄という。また、遊技球が第２始動口４５に入賞したときに、特別図柄表示装置６１において変動表示される特別図柄を、第２特別図柄という。 The special symbol display device 61 performs a variable display of the special symbol (identification information) when the game ball has won the first starting port 44 or the second starting port 45 (special symbol starting winning). Then, the special symbol display device 61 performs the special symbol stop display after performing the variable symbol special symbol display for a predetermined time. Hereinafter, the special symbol that is variably displayed on the special symbol display device 61 when the game ball wins the first start opening 44 is referred to as a first special symbol. The special symbol that is variably displayed on the special symbol display device 61 when the game ball wins the second start opening 45 is referred to as a second special symbol.
特別図柄表示装置６１において、停止表示された第１特別図柄又は第２特別図柄が特定の態様（「大当り」の態様）である場合には、遊技状態が、通常遊技状態から遊技者に有利な状態である大当り遊技状態に移行する。すなわち、特別図柄表示装置６１において、第１特別図柄又は第２特別図柄が大当り遊技状態に移行する態様で停止表示されることが、「大当り」である。 In the special symbol display device 61, when the first special symbol or the second special symbol that is stopped and displayed is in a specific mode (“big hit” mode), the gaming state is advantageous to the player from the normal gaming state. It shifts to the big hit gaming state which is a state. That is, in the special symbol display device 61, it is “big hit” that the first special symbol or the second special symbol is stopped and displayed in a state of shifting to the big hit gaming state.
大当り遊技状態では、第１大入賞口５３又は第２大入賞口５４が開放状態になる。具体的には、本実施形態では、遊技球が第１始動口４４に入賞し、特別図柄表示装置６１において第１特別図柄が特定の態様で停止表示された場合には、第１大入賞口５３が開放状態となる。一方、遊技球が第２始動口４５に入賞し、特別図柄表示装置６１において第２特別図柄が特定の態様で停止表示された場合には、第２大入賞口５４が開放状態となる。 In the big hit gaming state, the first big winning port 53 or the second big winning port 54 is opened. Specifically, in the present embodiment, when the game ball wins the first start opening 44 and the first special symbol is stopped and displayed in a specific manner on the special symbol display device 61, the first big winning opening 53 becomes an open state. On the other hand, when the game ball wins the second start opening 45 and the second special symbol is stopped and displayed in a specific manner on the special symbol display device 61, the second big winning port 54 is opened.
各大入賞口の開放状態は、遊技球が所定個数入賞するまで、又は、一定期間（例えば３０ｓｅｃ）が経過するまで維持される。そして、各大入賞口の開放状態の経過期間が、このいずれかの条件を満たすと、開放状態であった大入賞口が閉鎖状態になる。 The open state of each big winning opening is maintained until a predetermined number of game balls are won or until a certain period (for example, 30 sec) elapses. And if the elapsed period of the open state of each big prize opening satisfy | fills any of these conditions, the big prize opening which was the open state will be in a closed state.
以下では、第１大入賞口５３又は第２大入賞口５４が遊技球を受け入れやすい状態（開放状態）となっている遊技をラウンドゲームという。ラウンドゲーム間は、大入賞口が閉鎖状態となる。また、ラウンドゲームは、１ラウンド、２ラウンド等のラウンド数として計数される。例えば、１回目のラウンドゲームを第１ラウンド、２回目のラウンドゲームを第２ラウンドと称する。 Hereinafter, a game in which the first grand prize opening 53 or the second big prize opening 54 is in a state (open state) in which it is easy to accept a game ball is referred to as a round game. During the round game, the big prize opening is closed. A round game is counted as the number of rounds such as one round and two rounds. For example, the first round game is referred to as a first round, and the second round game is referred to as a second round.
なお、特別図柄表示装置６１において、停止表示された特別図柄が特定の態様以外の態様（「ハズレ」の態様）である場合には、転落抽選に当選した場合を除き遊技状態は移行しない。すなわち、特別図柄ゲームは、特別図柄表示装置６１により、特別図柄が変動表示され、その後、特別図柄が停止表示され、その結果によって遊技状態が移行又は維持されるゲームである。 In the special symbol display device 61, when the special symbol that is stopped and displayed is in a mode other than a specific mode (a mode of “losing”), the gaming state does not shift except when the falling lottery is won. That is, the special symbol game is a game in which the special symbol is variably displayed by the special symbol display device 61, and then the special symbol is stopped and displayed, and the gaming state is shifted or maintained depending on the result.
また、本実施形態のパチンコ遊技機１では、第１特別図柄又は第２特別図柄の変動表示中に遊技球が第１始動口４４に入賞した場合、該入賞に対応する第１特別図柄の可変表示（保留球）が保留される。そして、現在、変動表示中の第１特別図柄又は第２特別図柄が停止表示されると、保留されていた第１特別図柄の変動表示が開始される。本実施形態では、保留される第１特別図柄の可変表示の数（いわゆる、「保留個数（保留球の個数）」）を、最大４回（個）に規定する。 Further, in the pachinko gaming machine 1 according to the present embodiment, when a game ball wins the first start opening 44 while the variation display of the first special symbol or the second special symbol is displayed, the variable of the first special symbol corresponding to the winning is made. The display (holding ball) is put on hold. Then, when the first special symbol or the second special symbol currently being displayed in a variable manner is stopped and displayed, the variable display of the first special symbol that has been suspended is started. In the present embodiment, the number of variable displays of the first special symbol to be held (so-called “holding number (the number of holding balls)”) is defined as a maximum of four times (pieces).
さらに、本実施形態では、第１特別図柄又は第２特別図柄の変動表示中に遊技球が第２始動口４５に入賞した場合、該入賞に対応する第２特別図柄の可変表示（保留球）が保留される。そして、現在、変動表示中の第１特別図柄又は第２特別図柄が停止表示されると、保留されていた第２特別図柄の変動表示が開始される。本実施形態では、保留される第２特別図柄の可変表示の数（保留個数）を、最大４回（個）に規定する。したがって、本実施形態では、特別図柄の可変表示の保留個数は、合わせて最大８個となる。 Further, in the present embodiment, when a game ball wins the second start opening 45 during the variation display of the first special symbol or the second special symbol, the variable display of the second special symbol corresponding to the winning (holding ball) Is put on hold. Then, when the first special symbol or the second special symbol currently being displayed in a variable manner is stopped and displayed, the variable display of the second special symbol that has been suspended is started. In the present embodiment, the number of variable displays (holding number) of the second special symbol to be held is defined as a maximum of 4 times (pieces). Therefore, in this embodiment, the total number of variable symbols to be held is 8 at the maximum.
また、本実施形態では、第１特別図柄の保留球及び第２特別図柄の保留球が混在した場合、一方の特別図柄の変動表示を、他方の特別図柄の変動表示よりも優先的に実行する。なお、本発明はこれに限定されず、第１特別図柄の保留球及び第２特別図柄の保留球が混在した場合、保留された順番に特別図柄の変動表示を実行するようにしてもよい。 Further, in the present embodiment, when the reserved ball of the first special symbol and the reserved ball of the second special symbol are mixed, the variation display of one special symbol is executed with priority over the variation display of the other special symbol. . In addition, this invention is not limited to this, When the reservation ball | bowl of a 1st special symbol and the reservation ball | bowl of a 2nd special symbol coexist, you may make it perform the change display of a special symbol in the order kept.
［普通図柄表示装置］
普通図柄表示装置６２は、図４に示すように、表示装置１３の表示領域１３ａの上部の略中央に配置される。そして、本実施形態では、普通図柄表示装置６２は、遊技者側から見て、特別図柄表示装置６１の右側に配置される。
[Normal symbol display device]
As shown in FIG. 4, the normal symbol display device 62 is disposed in the approximate center of the upper portion of the display area 13 a of the display device 13. In the present embodiment, the normal symbol display device 62 is disposed on the right side of the special symbol display device 61 when viewed from the player side.
普通図柄表示装置６２は、普通図柄ゲームにおいて、普通図柄を可変表示（変動表示及び停止表示）する表示装置である。本実施形態では、図４に示すように、普通図柄表示装置６２を、上下方向に配列された２つのＬＥＤ（普通図柄表示ＬＥＤ）により構成する。そして、普通図柄表示装置６２では、各普通図柄表示ＬＥＤの点灯・消灯によって構成される表示パターンを普通図柄として表す。 The normal symbol display device 62 is a display device for variably displaying normal symbols (variation display and stop display) in a normal symbol game. In the present embodiment, as shown in FIG. 4, the normal symbol display device 62 is configured by two LEDs (normal symbol display LEDs) arranged in the vertical direction. In the normal symbol display device 62, a display pattern constituted by turning on / off each normal symbol display LED is represented as a normal symbol.
普通図柄表示装置６２は、遊技球が球通過検出器４３を通過したことを契機に、２つの普通図柄表示ＬＥＤを交互に点灯・消灯して、普通図柄の変動表示を行う。そして、普通図柄表示装置６２は、所定時間、普通図柄の変動表示を行った後、普通図柄の停止表示を行う。 The normal symbol display device 62 displays the variation of the normal symbol by turning on and off the two normal symbol display LEDs alternately when the game ball passes the ball passage detector 43. Then, the normal symbol display device 62 performs the normal symbol stop display after performing the normal symbol variation display for a predetermined time.
普通図柄表示装置６２において、停止表示された普通図柄が所定の態様（「当り」の態様）である場合には、普通電動役物４６が所定の期間だけ閉鎖状態から開放状態になる。一方、停止表示された普通図柄が所定の態様以外の態様（「ハズレ」の態様）である場合には、普通電動役物４６は閉鎖状態を維持する。すなわち、普通図柄ゲームは、普通図柄表示装置６２により、普通図柄が変動表示されて、その後、普通図柄が停止表示され、その結果に応じて普通電動役物４６が動作するゲームである。 In the normal symbol display device 62, when the stopped normal symbol is in a predetermined mode (a “win” mode), the normal electric accessory 46 is changed from the closed state to the open state for a predetermined period. On the other hand, when the normal symbol that is stopped and displayed is in a mode other than the predetermined mode (a mode of “losing”), the normal electric accessory 46 maintains the closed state. That is, the normal symbol game is a game in which the normal symbol is variably displayed by the normal symbol display device 62, and then the normal symbol is stopped and displayed, and the normal electric accessory 46 operates according to the result.
なお、普通図柄の変動表示中に遊技球が球通過検出器４３を通過した場合には、普通図柄の可変表示が保留される。そして、現在、変動表示中の普通図柄が停止表示されると、保留されていた普通図柄の変動表示が開始される。本実施形態では、保留される普通図柄の可変表示の数（すなわち、「保留個数」）を、最大４回（個）に規定する。 If the game ball passes through the ball passage detector 43 during the normal symbol variation display, the normal symbol variable display is suspended. Then, when the normal symbol that is currently in the variable display is stopped and displayed, the variable display of the normal symbol that has been suspended is started. In the present embodiment, the number of variable symbols of the normal symbol to be held (that is, the “holding number”) is defined as a maximum of 4 times (pieces).
［普通図柄保留表示装置］
普通図柄保留表示装置６３は、図４に示すように、表示装置１３の表示領域１３ａの上部の略中央に配置される。そして、本実施形態では、普通図柄保留表示装置６３は、特別図柄表示装置６１及び普通図柄表示装置６２の下方に配置される。
[Normal symbol hold display device]
As shown in FIG. 4, the normal symbol hold display device 63 is arranged at the approximate center of the upper portion of the display area 13 a of the display device 13. In the present embodiment, the normal symbol hold display device 63 is disposed below the special symbol display device 61 and the normal symbol display device 62.
普通図柄保留表示装置６３は、普通図柄の可変表示の保留個数を表示する装置である。本実施形態では、図４に示すように、普通図柄保留表示装置６３を、左右方向に配列された４つのＬＥＤ（普通図柄保留表示ＬＥＤ）により構成する。そして、普通図柄保留表示装置６３では、各普通図柄保留表示ＬＥＤの点灯・消灯により、普通図柄の可変表示の保留個数を表示する。 The normal symbol hold display device 63 is a device that displays the number of hold of variable display of normal symbols. In the present embodiment, as shown in FIG. 4, the normal symbol hold display device 63 is configured by four LEDs (normal symbol hold display LEDs) arranged in the left-right direction. Then, the normal symbol hold display device 63 displays the number of normal symbols that are variably displayed by turning on / off each normal symbol hold display LED.
具体的には、普通図柄の可変表示の保留個数が１個である場合、遊技者側から見て、最も左側に位置する普通図柄保留表示ＬＥＤ（左から１つ目の普通図柄保留表示ＬＥＤ）が点灯し、その他の普通図柄保留表示ＬＥＤが消灯する。普通図柄の可変表示の保留個数が２個の場合には、左から１つ目及び２つ目の普通図柄保留表示ＬＥＤが点灯し、その他の普通図柄保留表示ＬＥＤが消灯する。普通図柄の可変表示の保留個数が３個の場合は、左から１つ目〜３つ目の普通図柄保留表示ＬＥＤが点灯し、その他の普通図柄保留表示ＬＥＤが消灯する。そして、普通図柄の可変表示の保留個数が４個の場合には、全ての普通図柄保留表示ＬＥＤが点灯する。 Specifically, when the number of holdings of the normal symbol variable display is 1, the normal symbol holding display LED located on the leftmost side when viewed from the player side (the first normal symbol holding display LED from the left) Lights up, and other normal symbol hold display LEDs are turned off. When the number of normal symbol variable display hold is 2, the first and second normal symbol hold display LEDs from the left are turned on, and the other normal symbol hold display LEDs are turned off. When the number of normal symbol variable display hold is 3, the first to third normal symbol hold display LEDs from the left are turned on, and the other normal symbol hold display LEDs are turned off. When the number of normal symbol variable display hold is 4, all the normal symbol hold display LEDs are lit.
［第１特別図柄保留表示装置］
第１特別図柄保留表示装置６４は、図４に示すように、表示装置１３の表示領域１３ａの上部において、遊技者側から見て、特別図柄表示装置６１の左側に配置される。
[First special symbol hold display device]
As shown in FIG. 4, the first special symbol hold display device 64 is arranged on the left side of the special symbol display device 61 when viewed from the player side in the upper part of the display area 13 a of the display device 13.
第１特別図柄保留表示装置６４は、保留されている第１特別図柄の可変表示（第１特別図柄の保留球）に関する情報を表示する装置である。本実施形態では、図４に示すように、第１特別図柄保留表示装置６４は、第１特別図柄保留個数表示部６４ａと、第１特別図柄保留情報表示部６４ｂとで構成される。そして、第１特別図柄保留情報表示部６４ｂは、特別図柄表示装置６１の左側に配置され、第１特別図柄保留個数表示部６４ａは、第１特別図柄保留情報表示部６４ｂの左側に配置される。 The first special symbol hold display device 64 is a device that displays information related to variable display of the first special symbol being held (the hold ball of the first special symbol). In the present embodiment, as shown in FIG. 4, the first special symbol hold display device 64 includes a first special symbol hold number display unit 64a and a first special symbol hold information display unit 64b. The first special symbol hold information display unit 64b is arranged on the left side of the special symbol display device 61, and the first special symbol hold information display unit 64a is arranged on the left side of the first special symbol hold information display unit 64b. .
第１特別図柄保留個数表示部６４ａは、左右方向に配列された４つのＬＥＤ（第１特別図柄保留表示ＬＥＤ）を有する。なお、第１特別図柄保留個数表示部６４ａの表示態様は、普通図柄保留表示装置６３の表示態様と同様である。すなわち、第１特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第１特別図柄保留表示ＬＥＤから保留個数目までの第１特別図柄保留表示ＬＥＤが点灯する。 The first special symbol reserved number display section 64a has four LEDs (first special symbol reserved display LEDs) arranged in the left-right direction. Note that the display mode of the first special symbol reservation number display unit 64 a is the same as the display mode of the normal symbol hold display device 63. That is, when the variable display of the first special symbol is on hold, the first special symbol hold display LED from the first special symbol hold display LED located on the leftmost side to the number of reserved pieces as viewed from the player side. Lights up.
また、第１特別図柄保留情報表示部６４ｂは、第１特別図柄の保留球に関する情報を表示する。例えば、第１特別図柄保留情報表示部６４ｂは、次に変動表示させる第１特別図柄の保留球に関する情報（識別情報）を数字や記号等からなる図柄で表示する。なお、第１特別図柄保留表示装置６４の構成は、図４に示す例に限定されず、少なくとも第１特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 Moreover, the 1st special symbol hold information display part 64b displays the information regarding the hold ball of a 1st special symbol. For example, the first special symbol hold information display unit 64b displays information (identification information) about the hold ball of the first special symbol to be variably displayed next with a symbol made up of numbers, symbols, and the like. Note that the configuration of the first special symbol hold display device 64 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the number of variable display hold numbers of the first special symbol. .
［第２特別図柄保留表示装置］
第２特別図柄保留表示装置６５は、図４に示すように、表示装置１３の表示領域１３ａの上部において、遊技者側から見て、普通図柄表示装置６２の右側に配置される。
[Second special symbol hold display device]
As shown in FIG. 4, the second special symbol hold display device 65 is disposed on the right side of the normal symbol display device 62 when viewed from the player side in the upper part of the display area 13 a of the display device 13.
第２特別図柄保留表示装置６５は、保留されている第２特別図柄の可変表示（第２特別図柄の保留球）に関する情報を表示する装置である。本実施形態では、図４に示すように、第２特別図柄保留表示装置６５は、第２特別図柄保留個数表示部６５ａと、第２特別図柄保留情報表示部６５ｂとで構成される。そして、第２特別図柄保留情報表示部６５ｂは、普通図柄表示装置６２の右側に配置され、第２特別図柄保留個数表示部６５ａは、第２特別図柄保留情報表示部６５ｂの右側に配置される。 The second special symbol hold display device 65 is a device that displays information relating to variable display of the second special symbol being held (the hold ball of the second special symbol). In the present embodiment, as shown in FIG. 4, the second special symbol hold display device 65 includes a second special symbol hold number display unit 65a and a second special symbol hold information display unit 65b. The second special symbol hold information display unit 65b is arranged on the right side of the normal symbol display device 62, and the second special symbol hold information display unit 65a is arranged on the right side of the second special symbol hold information display unit 65b. .
第２特別図柄保留個数表示部６５ａは、左右方向に配列された４つのＬＥＤ（第２特別図柄保留表示ＬＥＤ）を有する。なお、第２特別図柄保留個数表示部６５ａの表示態様は、普通図柄保留表示装置６３の表示態様と同様である。すなわち、第２特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第２特別図柄保留表示ＬＥＤから保留個数目までの第２特別図柄保留表示ＬＥＤが点灯する。 The second special symbol reserved number display unit 65a has four LEDs (second special symbol reserved display LEDs) arranged in the left-right direction. Note that the display mode of the second special symbol reservation number display unit 65 a is the same as the display mode of the normal symbol hold display device 63. That is, when the variable display of the second special symbol is held, the second special symbol hold display LED from the second special symbol hold display LED located on the leftmost side to the hold number when viewed from the player side. Lights up.
また、第２特別図柄保留情報表示部６５ｂは、第２特別図柄の保留球に関する情報を表示する。例えば、第２特別図柄保留情報表示部６５ｂは、次に変動表示させる第２特別図柄の保留球に関する情報（識別情報）を数字や記号等からなる図柄で表示する。なお、第２特別図柄保留表示装置６５の構成は、図４に示す例に限定されず、少なくとも第２特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 In addition, the second special symbol hold information display unit 65b displays information related to the hold ball of the second special symbol. For example, the second special symbol hold information display unit 65b displays information (identification information) related to the hold ball of the second special symbol to be variably displayed next with a symbol made up of numbers, symbols, and the like. Note that the configuration of the second special symbol hold display device 65 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the number of variable display holds of the second special symbol. .
［表示装置］
表示装置１３は、上述のように液晶表示装置で構成され、その表示領域１３ａにおいて各種画像表示演出を行う。
[Display device]
The display device 13 is composed of a liquid crystal display device as described above, and performs various image display effects in the display area 13a.
具体的には、本実施形態では、特別図柄表示装置６１に表示される特別図柄と関連する演出画像が表示領域１３ａに表示される。この際、例えば、特別図柄表示装置６１において特別図柄が変動表示中であるときには、特定の場合を除いて、例えば、１〜８までの数字や各種文字などからなる複数の演出用識別図柄（装飾図柄）が表示領域１３ａに変動表示される。そして、特別図柄表示装置６１において特別図柄が停止表示されると、表示領域１３ａにも、特別図柄に対応する複数の装飾図柄（後述の大当り図柄等）が停止表示される。 Specifically, in the present embodiment, an effect image related to the special symbol displayed on the special symbol display device 61 is displayed in the display area 13a. At this time, for example, when the special symbol is being variably displayed on the special symbol display device 61, except for a specific case, for example, a plurality of effect identification symbols (decorations) including numbers 1 to 8 and various characters are used. (Design) is variably displayed in the display area 13a. When the special symbol is stopped and displayed on the special symbol display device 61, a plurality of decorative symbols (such as a jackpot symbol to be described later) corresponding to the special symbol are also stopped and displayed in the display area 13a.
そして、特別図柄表示装置６１において停止表示された特別図柄が特定の態様である（停止表示の結果が「大当り」である）場合には、「大当り」であることを遊技者に把握させるための演出画像が表示領域１３ａに表示される。「大当り」であることを遊技者に把握させるための演出としては、例えば、まず、停止表示された複数の装飾図柄が特定の態様（例えば、同一の装飾図柄が所定の方向に沿って並ぶ態様）となり、その後、「大当り」を報知する画像を表示するような演出が挙げられる。 Then, when the special symbol stopped and displayed in the special symbol display device 61 is in a specific mode (the result of the stop display is “big hit”), the player can grasp that it is “big hit”. The effect image is displayed in the display area 13a. As an effect for causing the player to grasp that it is a “hit”, for example, first, a plurality of decorative symbols that are stopped and displayed are in a specific mode (for example, a mode in which the same decorative symbols are arranged in a predetermined direction) After that, there is an effect of displaying an image for informing the “big hit”.
また、本実施形態では、表示装置１３の表示領域１３ａに、第１特別図柄保留表示装置６４及び第２特別図柄保留表示装置６５の表示内容と関連する演出画像が表示される。例えば、表示領域１３ａには、特別図柄の可変表示の保留個数を報知する保留情報（例えば、保留個数と同じ数の保留用図柄）が表示される。また、例えば、本実施形態のパチンコ遊技機１では、特別図柄の保留球の情報に基づいて先読み演出を行うが、この際の予告報知も表示領域１３ａに表示される。 In the present embodiment, an effect image related to the display contents of the first special symbol hold display device 64 and the second special symbol hold display device 65 is displayed in the display area 13 a of the display device 13. For example, the display area 13a displays hold information (for example, the same number of holding symbols as the number of holdings) for notifying the number of holdings for variable display of special symbols. In addition, for example, in the pachinko gaming machine 1 according to the present embodiment, a pre-reading effect is performed based on the information on the reserved ball of the special symbol, and a notice of notification at this time is also displayed in the display area 13a.
なお、本実施形態では、普通図柄表示装置６２において停止表示された普通図柄が所定の態様であった場合に、その情報を遊技者に把握させる演出画像を表示装置１３の表示領域１３ａに表示させる機能をさらに設けてもよい。 In the present embodiment, when the normal symbol stopped and displayed on the normal symbol display device 62 is in a predetermined mode, an effect image that causes the player to grasp the information is displayed on the display area 13a of the display device 13. A function may be further provided.
＜パチンコ遊技機が備える回路の構成＞
次に、図５を参照しながら、本実施形態のパチンコ遊技機１が備える各種回路の構成について説明する。なお、図５は、パチンコ遊技機１の回路構成を示すブロック図である。
<Circuit configuration of pachinko machines>
Next, the configuration of various circuits provided in the pachinko gaming machine 1 of the present embodiment will be described with reference to FIG. FIG. 5 is a block diagram showing a circuit configuration of the pachinko gaming machine 1.
パチンコ遊技機１は、図５に示すように、主に遊技動作の制御を行う主制御回路７０（主制御手段、遊技制御手段）と、払出・発射制御回路１２３と、遊技の進行に応じた演出動作の制御を行う副制御回路２００（副制御手段、演出制御手段）とを有する。なお、図５には示さないが、パチンコ遊技機１には、＋１２Ｖの電源電圧（直流電圧）を各部に供給するための電源装置が設けられている。 As shown in FIG. 5, the pachinko gaming machine 1 has a main control circuit 70 (main control means, game control means) that mainly controls game operations, a payout / launch control circuit 123, and the progress of the game. A sub-control circuit 200 (sub-control means, effect control means) that controls the effect operation; Although not shown in FIG. 5, the pachinko gaming machine 1 is provided with a power supply device for supplying a power supply voltage (DC voltage) of +12 V to each part.
［主制御回路］
主制御回路７０は、ワンチップマイコン７７と、クロック発生回路７４と、初期リセット回路７５とを備える。なお、上述のように、本実施形態では、第１始動口４４又は第２始動口４５の入賞時に特別図柄の抽選処理を行うが、この処理は、主制御回路７０により制御される。すなわち、主制御回路７０は、遊技状態を遊技者にとって有利な状態に移行させるか否かの抽選処理を行う手段（抽選手段）も兼ねる。
[Main control circuit]
The main control circuit 70 includes a one-chip microcomputer 77, a clock generation circuit 74, and an initial reset circuit 75. As described above, in the present embodiment, a special symbol lottery process is performed when the first start port 44 or the second start port 45 is won, and this process is controlled by the main control circuit 70. That is, the main control circuit 70 also serves as means (lottery means) for performing a lottery process for determining whether or not to shift the gaming state to a state advantageous to the player.
ワンチップマイコン７７は、メインＣＰＵ（Central Processing Unit）７１と、メインＲＯＭ（Read Only Memory）７２と、メインＲＡＭ（Random Access Memory）７３と、シリアル通信部７６とにより構成される。なお、メインＣＰＵ７１、メインＲＯＭ７２、メインＲＡＭ７３及びシリアル通信部７６は、それぞれ別個に設けられていてもよい。 The one-chip microcomputer 77 includes a main CPU (Central Processing Unit) 71, a main ROM (Read Only Memory) 72, a main RAM (Random Access Memory) 73, and a serial communication unit 76. The main CPU 71, the main ROM 72, the main RAM 73, and the serial communication unit 76 may be provided separately.
また、本実施形態では、主制御回路７０の基板にメインＲＯＭ７２を内蔵する構成を説明するが、本発明はこれに限定されない。例えば、主制御回路７０の基板に、メインＲＯＭ７２を搭載したＲＯＭ基板を接続してもよい。さらに、本実施形態では、主制御回路７０内の各種回路（各種手段）は、一体的に形成されていてもよいし、別体として形成されていてもよい。また、メインＲＯＭ７２は、遊技機に設置される構成で無くてもよく、遊技機と通信可能となるような構成であってもよい。 In the present embodiment, a configuration in which the main ROM 72 is built in the substrate of the main control circuit 70 will be described, but the present invention is not limited to this. For example, a ROM board on which the main ROM 72 is mounted may be connected to the board of the main control circuit 70. Furthermore, in the present embodiment, various circuits (various means) in the main control circuit 70 may be formed integrally or separately. Further, the main ROM 72 may not be configured to be installed in the gaming machine but may be configured to be able to communicate with the gaming machine.
ワンチップマイコン７７には、クロック発生回路７４及び初期リセット回路７５が接続される。メインＲＯＭ７２には、メインＣＰＵ７１によりパチンコ遊技機１の動作を制御するための各種プログラム（後述の図７１〜図８０参照）や、各種データテーブル（後述の図１６〜図２５参照）等が記憶されている。 A clock generation circuit 74 and an initial reset circuit 75 are connected to the one-chip microcomputer 77. The main ROM 72 stores various programs (see FIGS. 71 to 80 to be described later) for controlling the operation of the pachinko gaming machine 1 by the main CPU 71, various data tables (see FIGS. 16 to 25 to be described later), and the like. ing.
メインＣＰＵ７１は、メインＲＯＭ７２に記憶されたプログラムに従って、各種処理を実行する。メインＲＡＭ７３は、メインＣＰＵ７１が各種処理を実行する際の一時記憶領域として作用し、メインＣＰＵ７１が各種処理に必要となる種々のフラグや変数の値が記憶される。なお、本実施形態では、メインＣＰＵ７１の一時記憶領域としてメインＲＡＭ７３を用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いることができる。 The main CPU 71 executes various processes according to programs stored in the main ROM 72. The main RAM 73 functions as a temporary storage area when the main CPU 71 executes various processes, and stores various flags and variable values necessary for the main CPU 71 for various processes. In this embodiment, the main RAM 73 is used as a temporary storage area of the main CPU 71. However, the present invention is not limited to this, and any recording medium can be used as a temporary storage area as long as it is a readable / writable storage medium. .
クロック発生回路７４は、後述するシステムタイマ割込処理を実行するために、所定の周期（例えば２ｍｓｅｃ）でクロックパルスを発生する。初期リセット回路７５は、電源投入時にリセット信号を生成する。そして、シリアル通信部７６は、副制御回路２００に対してコマンドを供給する。 The clock generation circuit 74 generates a clock pulse at a predetermined cycle (for example, 2 msec) in order to execute a system timer interrupt process to be described later. The initial reset circuit 75 generates a reset signal when the power is turned on. Then, the serial communication unit 76 supplies a command to the sub control circuit 200.
また、主制御回路７０には、図５に示すように、主制御回路７０から送られた出力信号に応じて動作する各種の装置が接続される。 Further, as shown in FIG. 5, various devices that operate according to the output signal sent from the main control circuit 70 are connected to the main control circuit 70.
具体的には、主制御回路７０には、特別図柄表示装置６１、普通図柄表示装置６２、普通図柄保留表示装置６３、第１特別図柄保留表示装置６４及び第２特別図柄保留表示装置６５が接続される。これらの各装置は、主制御回路７０から送られた出力信号に基づいて所定の動作を行う。例えば、主制御回路７０から特別図柄表示装置６１に所定の出力信号が送信されると、特別図柄表示装置６１は、その出力信号に基づいて、特別図柄ゲームにおける特別図柄の可変表示の動作制御を行う。 Specifically, a special symbol display device 61, a normal symbol display device 62, a normal symbol hold display device 63, a first special symbol hold display device 64, and a second special symbol hold display device 65 are connected to the main control circuit 70. Is done. Each of these devices performs a predetermined operation based on the output signal sent from the main control circuit 70. For example, when a predetermined output signal is transmitted from the main control circuit 70 to the special symbol display device 61, the special symbol display device 61 performs operation control of variable symbol special display in the special symbol game based on the output signal. Do.
また、主制御回路７０には、普通電動役物ソレノイド４６ａ、第１大入賞口ソレノイド５３ｂ及び第２大入賞口ソレノイド５４ｂが接続される。そして、主制御回路７０は、普通電動役物ソレノイド４６ａを駆動制御して、普通電動役物４６の一対の羽根部材を開放状態又は閉鎖状態にする。また、主制御回路７０は、第１大入賞口ソレノイド５３ｂ及び第２大入賞口ソレノイド５４ｂをそれぞれ駆動制御して、第１大入賞口５３及び第２大入賞口５４を開放状態又は閉鎖状態にする。 The main control circuit 70 is connected to a normal electric accessory solenoid 46a, a first big prize opening solenoid 53b, and a second big prize opening solenoid 54b. Then, the main control circuit 70 drives and controls the ordinary electric accessory solenoid 46a to bring the pair of blade members of the ordinary electric accessory 46 into an open state or a closed state. Further, the main control circuit 70 drives and controls the first big prize opening solenoid 53b and the second big prize opening solenoid 54b, respectively, so that the first big prize opening 53 and the second big prize opening 54 are opened or closed. To do.
さらに、主制御回路７０には、図５に示すように、各種センサに接続され、各種センサの出力信号を受信する。具体的には、主制御回路７０には、カウントセンサ５３ｃ，５４ｃ、一般入賞球センサ５１ａ，５２ａ、通過球センサ４３ａ、第１始動口入賞球センサ４４ａ、第２始動口入賞球センサ４５ａ、バックアップクリアスイッチ１２１などが接続される。 Further, as shown in FIG. 5, the main control circuit 70 is connected to various sensors and receives output signals from the various sensors. Specifically, the main control circuit 70 includes count sensors 53c and 54c, general winning ball sensors 51a and 52a, a passing ball sensor 43a, a first starting port winning ball sensor 44a, a second starting port winning ball sensor 45a, and a backup. A clear switch 121 or the like is connected.
カウントセンサ５３ｃは、第１大入賞口５３に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路７０に出力する。カウントセンサ５４ｃは、第２大入賞口５４に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路７０に出力する。一般入賞球センサ５１ａは、一般入賞口５１に遊技球が入賞した場合に、所定の検知信号を主制御回路７０に出力し、一般入賞球センサ５２ａは、一般入賞口５２に遊技球が入賞した場合に、所定の検知信号を主制御回路７０に出力する。 The count sensor 53 c counts the game balls that have won the first grand prize opening 53 and outputs a predetermined output signal indicating the result to the main control circuit 70. The count sensor 54 c counts the game balls that have won the second grand prize opening 54, and outputs a predetermined output signal indicating the result to the main control circuit 70. The general winning ball sensor 51 a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the general winning slot 51, and the general winning ball sensor 52 a wins a game ball in the general winning slot 52. In this case, a predetermined detection signal is output to the main control circuit 70.
また、通過球センサ４３ａは、遊技球が球通過検出器４３を通過した場合に、所定の検知信号を主制御回路７０に出力する。第１始動口入賞球センサ４４ａは、遊技球が第１始動口４４に入賞した場合に、所定の検知信号を主制御回路７０に出力する。第２始動口入賞球センサ４５ａは、遊技球が第２始動口４５に入賞した場合に、所定の検知信号を主制御回路７０に出力する。また、バックアップクリアスイッチ１２１は、電断時等にバックアップデータが遊技店の管理者等の操作に応じてクリアされた場合に、所定の検知信号を主制御回路７０及び払出・発射制御回路１２３に出力する。 The passing ball sensor 43 a outputs a predetermined detection signal to the main control circuit 70 when the game ball passes through the ball passing detector 43. The first start port winning ball sensor 44 a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins the first start port 44. The second start opening winning ball sensor 45 a outputs a predetermined detection signal to the main control circuit 70 when the game ball wins the second starting opening 45. In addition, the backup clear switch 121 sends a predetermined detection signal to the main control circuit 70 and the payout / launch control circuit 123 when the backup data is cleared in response to an operation of an administrator of a game store or the like at the time of power interruption. Output.
さらに、主制御回路７０には、払出・発射制御回路１２３が接続される。なお、払出・発射制御回路１２３及びそれに接続された各種周辺装置の内容については、後で詳述する。 Further, a payout / launch control circuit 123 is connected to the main control circuit 70. The contents of the payout / launch control circuit 123 and various peripheral devices connected thereto will be described in detail later.
［払出・発射制御回路及びその周辺装置］
払出・発射制御回路１２３は、賞球ケースユニット１７０、払出状態報知表示装置１７８、下皿満タンスイッチ１７９、発射装置１５、外部端子板１４０及びカードユニット１５０に接続される。また、外部端子板１４０は、データ表示器１４１に接続され、カードユニット１５０は、貸し出し用操作部１５１に接続される。
[Discharge / Launch Control Circuit and its Peripherals]
The payout / firing control circuit 123 is connected to the prize ball case unit 170, the payout state notification display device 178, the lower pan full switch 179, the firing device 15, the external terminal board 140, and the card unit 150. The external terminal board 140 is connected to the data display 141, and the card unit 150 is connected to the lending operation unit 151.
払出・発射制御回路１２３は、主制御回路７０から送信される各種コマンド等に基づいて、これらの周辺装置に対して信号等を入出力し、各周辺装置の動作制御を行う。例えば、払出・発射制御回路１２３は、主制御回路７０から送信される賞球制御コマンド、カードユニット１５０から送信される後述の貸し球制御信号を受信し、賞球ケースユニット１７０に対して所定の信号を送信する。これにより、賞球ケースユニット１７０は、遊技球を払い出す。 Based on various commands transmitted from the main control circuit 70, the payout / launch control circuit 123 inputs and outputs signals and the like to these peripheral devices, and controls the operation of each peripheral device. For example, the payout / launch control circuit 123 receives a prize ball control command transmitted from the main control circuit 70 and a lending ball control signal to be described later transmitted from the card unit 150, and gives a predetermined ball to the prize ball case unit 170. Send a signal. Thereby, the prize ball case unit 170 pays out a game ball.
賞球ケースユニット１７０は、遊技球の払出を行う装置であり、第１の１５球担保スイッチ１７２ａ、第２の１５球担保スイッチ１７２ｂ、第１の計数スイッチ１８１ａ、第２の計数スイッチ１８１ｂ及び払出モータ１７４を有する。なお、賞球ケースユニット１７０に含まれるこれらの構成部は、それぞれ払出・発射制御回路１２３に接続される。 The prize ball case unit 170 is a device for paying out game balls. The first 15-ball collateral switch 172a, the second 15-ball collateral switch 172b, the first counting switch 181a, the second counting switch 181b, and the payout A motor 174 is included. Note that these components included in the prize ball case unit 170 are connected to the payout / firing control circuit 123, respectively.
また、ここでは図示しないが、賞球ケースユニット１７０の内部には、２つの球供給通路が設けられる。そして、第１の１５球担保スイッチ１７２ａは、一方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路１２３に出力する。また、第２の１５球担保スイッチ１７２ｂは、他方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路１２３に出力する。 Although not shown here, two ball supply passages are provided inside the prize ball case unit 170. Then, the first 15-ball collateral switch 172a detects a game ball supplied to one of the ball supply passages, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123. The second 15-ball collateral switch 172b detects a game ball replenished in the other ball supply passage, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123.
さらに、ここでは図示しないが、賞球ケースユニット１７０の内部には、２つの払出通路が設けられる。そして、第１の計数スイッチ１８１ａは、一方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路１２３に出力する。また、第２の計数スイッチ１８１ｂは、他方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路１２３に出力する。 Further, although not shown here, two payout passages are provided inside the prize ball case unit 170. Then, the first counting switch 181 a detects a game ball paid out to one payout passage, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123. The second counting switch 181b detects the game ball paid out to the other payout passage, and outputs a predetermined output signal indicating the detection result to the payout / launch control circuit 123.
払出モータ１７４は、ステッピングモータで構成され、払出・発射制御回路１２３から入力された制御信号に応じて駆動される。払出モータ１７４は、賞球ケースユニット１７０内に設けられた図示しないスプロケット（回転部材）を回転駆動する。そして、このスプロケットの回転動作により、各球供給路に蓄積された遊技球が１球ずつ、対応する払出通路に移動する。 The payout motor 174 is composed of a stepping motor and is driven according to a control signal input from the payout / firing control circuit 123. The payout motor 174 rotationally drives a sprocket (rotating member) (not shown) provided in the prize ball case unit 170. Then, by the rotation of the sprocket, the game balls accumulated in each ball supply path move one by one to the corresponding payout passage.
払出状態報知表示装置１７８は、遊技球の払出に関して異常が発生した場合に、その異常の種別を報知するための装置であり、７セグメントディスプレイにより構成される。払出状態報知表示装置１７８は、遊技店（遊技場）の管理者のみが視認可能となるような位置に取り付けられ、例えば、パチンコ遊技機１の裏面の所定箇所に取り付けられる。 The payout state notification display device 178 is a device for notifying the type of abnormality when an abnormality occurs with respect to the payout of the game ball, and is configured by a 7-segment display. The payout state notification display device 178 is attached at a position where only the administrator of the game store (game room) can visually recognize, for example, at a predetermined location on the back surface of the pachinko gaming machine 1.
下皿満タンスイッチ１７９は、下皿２２に貯留された遊技球が満タンになった場合に、これを検知し、その検知結果を払出・発射制御回路１２３に出力する。 When the game ball stored in the lower plate 22 becomes full, the lower plate full tank switch 179 detects this and outputs the detection result to the payout / launch control circuit 123.
なお、払出・発射制御回路１２３は、下皿満タンスイッチ１７９から下皿満タン状態であることを示す信号が入力されると、下皿満タン状態である旨を払出状態報知表示装置１７８を用いて報知するとともに、主制御回路７０に下皿満タン状態であることを示す信号を出力する。その後、主制御回路７０から副制御回路２００に演出制御コマンドが送信されると、副制御回路２００は、例えばスピーカ１１、ランプ群１８、表示装置１３等を用いて下皿２２が満タン状態であることを報知する。 When the signal indicating that the lower pan is full is input from the lower pan full switch 179, the payout / launch control circuit 123 displays the payout state notification display device 178 indicating that the lower pan is full. And a signal indicating that the lower pan is full is output to the main control circuit 70. Thereafter, when an effect control command is transmitted from the main control circuit 70 to the sub control circuit 200, the sub control circuit 200 uses the speaker 11, the lamp group 18, the display device 13, etc., for example, so that the lower plate 22 is full. Notify that there is.
発射装置１５は、上皿２１に貯留された遊技球を遊技領域１２ａに発射する際に遊技者に回動操作可能な発射ハンドル２５を有する。払出・発射制御回路１２３は、発射ハンドル２５が遊技者によって把持され、且つ、時計回り方向へ回動操作されたときに、その回動角度に応じて発射装置１５のソレノイドアクチュエータ（不図示）に電力を供給する。これにより、発射装置１５は、遊技球を発射する。なお、発射装置１５の駆動手段としては、ソレノイドアクチュエータの代わりにモータを用いてもよい。 The launching device 15 has a launching handle 25 that can be turned by the player when the game ball stored in the upper plate 21 is launched into the game area 12a. The payout / firing control circuit 123 is connected to a solenoid actuator (not shown) of the launching device 15 according to the turning angle when the launching handle 25 is gripped by the player and is turned clockwise. Supply power. Thereby, the launching device 15 launches a game ball. Note that a motor may be used instead of the solenoid actuator as the driving means of the launching device 15.
外部端子板１４０は、遊技店内の全てのパチンコ遊技機を管理するホールコンピュータにデータ送信するために用いられる。データ表示器１４１は、例えばパチンコ遊技機１の上部に遊技店の付帯設備として設置され、ホール係員を呼び出す機能や当り回数を表示する機能を有する。 The external terminal board 140 is used to transmit data to a hall computer that manages all pachinko gaming machines in the game store. The data display 141 is installed, for example, as an ancillary facility of a game store in the upper part of the pachinko gaming machine 1, and has a function of calling a hall attendant and a function of displaying the number of hits.
貸し出し用操作部１５１は、遊技者に操作されると、カードユニット１５０に遊技球の貸し出しを要求する信号を出力する。カードユニット１５０は、貸し出し用操作部１５１から出力される遊技球の貸し出しを要求する信号に基づいて、賞球ケースユニット１７０を介して払出される遊技球の数（貸し球数）を決定する。そして、カードユニット１５０は、貸し出し用操作部１５１から遊技球の貸し出しを要求する信号を受信すると、決定された貸し球数の情報を含む貸し球制御信号を払出・発射制御回路１２３に送信する。 When operated by the player, the lending operation unit 151 outputs a signal requesting lending of game balls to the card unit 150. The card unit 150 determines the number of game balls to be paid out via the prize ball case unit 170 (the number of loaned balls) based on a signal for requesting the rental of game balls output from the lending operation unit 151. When the card unit 150 receives a signal requesting lending of game balls from the lending operation unit 151, the card unit 150 transmits a lending ball control signal including information on the determined lending ball number to the payout / launch control circuit 123.
［副制御回路］
副制御回路２００は、主制御回路７０のシリアル通信部７６に接続される。そして、副制御回路２００（後述のホスト制御回路２１０）は、主制御回路７０から送信される各種のコマンド（遊技の進行に関する情報）に従って、副制御回路２００全体の制御を行う。そして、副制御回路２００は、主制御回路７０から送信される各種のコマンドに基づいて、スピーカ１１による音声再生動作の制御、表示装置１３による画像表示動作の制御、ＬＥＤを含むランプ群１８（演出手段）によるランプ点灯／消灯動作の制御、役物２０（装飾部材）による演出動作の制御等を行う。すなわち、副制御回路２００は、主制御回路７０からの指令に基づいて、各種演出装置を制御し、遊技の進行に応じた各種演出を実行する。なお、本実施形態では、副制御回路２００から主制御回路７０に対して信号を供給できない構成とするが、本発明はこれに限定されず、副制御回路２００から主制御回路７０に信号送信可能な構成を備えていてもよい。
[Sub control circuit]
The sub control circuit 200 is connected to the serial communication unit 76 of the main control circuit 70. Then, the sub control circuit 200 (host control circuit 210 described later) controls the entire sub control circuit 200 in accordance with various commands (information relating to the progress of the game) transmitted from the main control circuit 70. Then, the sub-control circuit 200 controls the sound reproduction operation by the speaker 11, the image display operation by the display device 13, and the lamp group 18 including LEDs (effects) based on various commands transmitted from the main control circuit 70. Control of lamp lighting / extinguishing operation by means), control of rendering operation by the accessory 20 (decorative member), and the like. That is, the sub control circuit 200 controls various effect devices based on commands from the main control circuit 70, and executes various effects according to the progress of the game. In the present embodiment, a signal cannot be supplied from the sub control circuit 200 to the main control circuit 70. However, the present invention is not limited to this, and a signal can be transmitted from the sub control circuit 200 to the main control circuit 70. It may be provided with various configurations.
次に、図６を参照しながら、副制御回路２００の内部構成について、より詳細に説明する。なお、図６は、副制御回路２００内部の回路構成、並びに、副制御回路２００とその各種周辺装置との接続関係を示すブロック図である。 Next, the internal configuration of the sub control circuit 200 will be described in more detail with reference to FIG. FIG. 6 is a block diagram showing a circuit configuration inside the sub-control circuit 200 and a connection relationship between the sub-control circuit 200 and its various peripheral devices.
副制御回路２００は、図６に示すように、中継基板２０１と、サブ基板２０２（第１基板）と、制御ＲＯＭ基板２０３と、ＣＧＲＯＭ（Character Generator ROM）基板２０４（第２基板）とを備える。そして、サブ基板２０２は、中継基板２０１、制御ＲＯＭ基板２０３及びＣＧＲＯＭ基板２０４に接続される。なお、副制御回路２００内において、サブ基板２０２と各種ＲＯＭ基板（制御ＲＯＭ基板２０３及びＣＧＲＯＭ基板２０４）とは、ボード・トゥ・ボードコネクタ（不図示）を介して接続される。 As shown in FIG. 6, the sub control circuit 200 includes a relay board 201, a sub board 202 (first board), a control ROM board 203, and a CGROM (Character Generator ROM) board 204 (second board). . The sub board 202 is connected to the relay board 201, the control ROM board 203, and the CGROM board 204. In the sub control circuit 200, the sub board 202 and various ROM boards (the control ROM board 203 and the CGROM board 204) are connected via a board-to-board connector (not shown).
中継基板２０１は、主制御回路７０から送信されたコマンドを受信し、該受信したコマンドをサブ基板２０２に送信するための中継基板である。 The relay board 201 is a relay board for receiving a command transmitted from the main control circuit 70 and transmitting the received command to the sub board 202.
サブ基板２０２には、ホスト制御回路２１０（ホスト制御手段、演出制御手段）、音声・ＬＥＤ制御回路２２０（発光制御手段、音声制御手段、演出制御手段）、表示制御回路２３０（演出制御手段）、ＳＤＲＡＭ（Synchronous Dynamic RAM）２５０及び内蔵中継基板２６０が設けられる。 The sub-board 202 includes a host control circuit 210 (host control means, effect control means), a sound / LED control circuit 220 (light emission control means, sound control means, effect control means), a display control circuit 230 (effect control means), An SDRAM (Synchronous Dynamic RAM) 250 and a built-in relay substrate 260 are provided.
ホスト制御回路２１０は、主制御回路７０から送信される各種のコマンドに基づいて、副制御回路２００全体の動作を制御する回路であり、ＣＰＵプロセッサにより構成される。ホスト制御回路２１０は、サブ基板２０２内において、ＲＴＣ２１１、音声・ＬＥＤ制御回路２２０、表示制御回路２３０及び内蔵中継基板２６０に接続される。また、ホスト制御回路２１０は、制御ＲＯＭ基板２０３に接続される。 The host control circuit 210 is a circuit that controls the operation of the entire sub-control circuit 200 based on various commands transmitted from the main control circuit 70, and is configured by a CPU processor. The host control circuit 210 is connected to the RTC 211, the sound / LED control circuit 220, the display control circuit 230, and the built-in relay board 260 in the sub-board 202. The host control circuit 210 is connected to the control ROM board 203.
また、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａ及びＳＲＡＭ（Static RAM）２１０ｂを有する。サブワークＲＡＭ２１０ａは、ホスト制御回路２１０が各種処理を実行する際の作業用一時記憶領域と作用する記憶装置であり、ホスト制御回路２１０が各種処理を実行する際に必要となる種々のフラグや変数の値などを記憶する。ＳＲＡＭ２１０ｂは、サブワークＲＡＭ２１０ａ内の所定のデータをバックアップする記憶装置である。なお、本実施形態では、ホスト制御回路２１０の一時記憶領域としてＲＡＭを用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いてよい。 The host control circuit 210 includes a sub work RAM 210a and an SRAM (Static RAM) 210b. The sub work RAM 210a is a storage device that acts as a temporary storage area for work when the host control circuit 210 executes various processes, and various flags and variables required when the host control circuit 210 executes various processes. The value of etc. is memorized. The SRAM 210b is a storage device that backs up predetermined data in the sub work RAM 210a. In this embodiment, a RAM is used as a temporary storage area of the host control circuit 210. However, the present invention is not limited to this, and any recording medium may be used as a temporary storage area as long as it is a readable / writable storage medium. .
ＲＴＣ２１１は、現在時刻を計時するＩＣである。
音声・ＬＥＤ制御回路２２０は、内蔵中継基板２６０を介してスピーカ１１及びランプ群１８に接続され、ホスト制御回路２１０から入力される制御信号（後述のサウンドリクエスト及びランプリクエスト）に基づいて、スピーカ１１による音声再生動作の制御及びランプ群１８による発光動作の制御を行う回路である。それゆえ、機能的には、音声・ＬＥＤ制御回路２２０は、音声コントローラ２２０ａと、ランプコントローラ２２０ｂとを有する。音声コントローラ２２０ａ及びランプコントローラ２２０ｂは、実質、後述のサウンド・ランプ制御モジュール２２６に含まれる。音声・ＬＥＤ制御回路２２０の内部構成については、後で図面を参照しながら詳述する。
The RTC 211 is an IC that measures the current time.
The voice / LED control circuit 220 is connected to the speaker 11 and the lamp group 18 via the built-in relay board 260, and based on control signals (a sound request and a lamp request described later) input from the host control circuit 210. Is a circuit that controls the sound reproduction operation by the lamp group and the light emission operation by the lamp group 18. Therefore, functionally, the sound / LED control circuit 220 includes a sound controller 220a and a lamp controller 220b. The sound controller 220a and the lamp controller 220b are substantially included in the sound / lamp control module 226 described later. The internal configuration of the sound / LED control circuit 220 will be described in detail later with reference to the drawings.
なお、本実施形態では、音声・ＬＥＤ制御回路２２０から出力された制御信号及びデータ（例えば、後述のＬＥＤデータ等）が内蔵中継基板２６０を介してランプ群１８に送信される際、音声・ＬＥＤ制御回路２２０及びランプ群１８間の通信は、ＳＰＩ（Serial Periperal Interface）の通信方式（シリアル通信方式の一種）で行われる。また、本実施形態では、ランプ群１８には、１個以上のＬＥＤ、及び、各ＬＥＤを制御するための１個以上のＬＥＤドライバが含まれる（後述の図４４〜図４６参照）。 In this embodiment, when a control signal and data (for example, LED data described later) output from the sound / LED control circuit 220 are transmitted to the lamp group 18 via the built-in relay board 260, the sound / LED Communication between the control circuit 220 and the lamp group 18 is performed by an SPI (Serial Periperal Interface) communication method (a kind of serial communication method). In the present embodiment, the lamp group 18 includes one or more LEDs and one or more LED drivers for controlling each LED (see FIGS. 44 to 46 described later).
表示制御回路２３０は、表示装置１３に接続され、ホスト制御回路２１０から入力される制御信号（描画リクエスト）に基づいて演出に関する画像（装飾図柄画像、背景画像、演出用画像等）を表示装置１３で表示させる際の各種処理動作を制御するための回路である。なお、表示制御回路２３０は、ディスプレイコントローラ（後述の第１ディスプレイコントローラ２３８及び第２ディスプレイコントローラ２３９）と、内蔵ＶＲＡＭ（VideoRAM）２３７（第４情報格納手段、第３記憶手段）とを有する。 The display control circuit 230 is connected to the display device 13 and displays an image (decoration pattern image, background image, effect image, etc.) related to the effect based on a control signal (drawing request) input from the host control circuit 210. It is a circuit for controlling various processing operations when displaying on the screen. The display control circuit 230 includes a display controller (a first display controller 238 and a second display controller 239 described later) and a built-in VRAM (VideoRAM) 237 (fourth information storage unit, third storage unit).
また、表示制御回路２３０は、サブ基板２０２内においてＳＤＲＡＭ２５０に接続される。さらに、表示制御回路２３０は、ＣＧＲＯＭ基板２０４に接続される。また、表示制御回路２３０内のディスプレイコントローラは、中継基板を介さず直接、表示装置１３に接続される。なお、表示制御回路２３０の内部構成については、後で図面を参照しながら詳述する。 The display control circuit 230 is connected to the SDRAM 250 in the sub-substrate 202. Further, the display control circuit 230 is connected to the CGROM substrate 204. Further, the display controller in the display control circuit 230 is directly connected to the display device 13 without using a relay board. The internal configuration of the display control circuit 230 will be described in detail later with reference to the drawings.
ＳＤＲＡＭ２５０（第３情報格納手段、第２記憶手段）は、ＤＤＲ２（Double-Date Rate2）ＳＤＲＡＭで構成される。また、ＳＤＲＡＭ２５０には、表示装置１３により表示される画像（動画及び静止画）の描画処理において、各種画像データを一時的に格納する各種バッファが設けられる。具体的には、例えば、後述の図９９〜図１０１に示すように、ＳＤＲＡＭ２５０には、テクスチャバッファ、ムービバッファ、ブレンドバッファ、２つのフレームバッファ（第１フレームバッファ及び第２フレームバッファ）、モーションバッファ等が設けられる。 The SDRAM 250 (third information storage means, second storage means) is composed of a DDR2 (Double-Date Rate2) SDRAM. Further, the SDRAM 250 is provided with various buffers for temporarily storing various image data in drawing processing of images (moving images and still images) displayed by the display device 13. Specifically, for example, as shown in FIGS. 99 to 101 described later, the SDRAM 250 includes a texture buffer, a movie buffer, a blend buffer, two frame buffers (first frame buffer and second frame buffer), a motion buffer. Etc. are provided.
内蔵中継基板２６０は、ホスト制御回路２１０及び音声・ＬＥＤ制御回路２２０から出力された各種信号及び各種データを受信し、該受信した各種信号及び各種データをスピーカ１１、ランプ群１８及び役物２０に送信する中継基板である。 The built-in relay board 260 receives various signals and various data output from the host control circuit 210 and the sound / LED control circuit 220, and receives the received various signals and various data to the speaker 11, the lamp group 18, and the accessory 20. It is a relay board to transmit.
また、内蔵中継基板２６０は、Ｉ２Ｃ（Inter-Integrated Circuit）コントローラ２６１、デジタルオーディオパワーアンプ２６２（音声増幅手段）及び電圧変換回路部２６９を有する。 The built-in relay board 260 includes an I2C (Inter-Integrated Circuit) controller 261, a digital audio power amplifier 262 (audio amplifying means), and a voltage conversion circuit unit 269.
なお、本実施形態では、Ｉ２Ｃコントローラ２６１、デジタルオーディオパワーアンプ２６２及び電圧変換回路部２６９を同じ中継基板に搭載した例を示すが、本発明はこれに限定されず、Ｉ２Ｃコントローラ２６１を搭載した中継基板、デジタルオーディオパワーアンプ２６２を搭載した中継基板、及び、電圧変換回路部２６９を搭載した中継基板をそれぞれ別個に設けてもよい。また、本実施形態では、Ｉ２Ｃコントローラ２６１、デジタルオーディオパワーアンプ２６２及び電圧変換回路部２６９が搭載された中継基板をサブ基板２０２内に設ける例を説明したが、本発明はこれに限定されない。Ｉ２Ｃコントローラ２６１、デジタルオーディオパワーアンプ２６２及び電圧変換回路部２６９が搭載された中継基板をサブ基板２０２とは別個に設け、両基板間を配線等で電気的に接続する構成にしてもよい。 In this embodiment, an example in which the I2C controller 261, the digital audio power amplifier 262, and the voltage conversion circuit unit 269 are mounted on the same relay board is shown, but the present invention is not limited to this, and the relay in which the I2C controller 261 is mounted. A board, a relay board on which the digital audio power amplifier 262 is mounted, and a relay board on which the voltage conversion circuit unit 269 is mounted may be provided separately. In this embodiment, the example in which the relay board on which the I2C controller 261, the digital audio power amplifier 262, and the voltage conversion circuit unit 269 are mounted is provided in the sub board 202, but the present invention is not limited to this. A relay board on which the I2C controller 261, the digital audio power amplifier 262, and the voltage conversion circuit unit 269 are mounted may be provided separately from the sub board 202, and the two boards may be electrically connected by wiring or the like.
Ｉ２Ｃコントローラ２６１は、ホスト制御回路２１０、及び、役物２０のモータコントローラ２７０に接続される。すなわち、ホスト制御回路２１０は、Ｉ２Ｃコントローラ２６１及びモータコントローラ２７０を介して役物２０に接続される。そして、ホスト制御回路２１０から出力された制御信号及びデータ（例えば後述の励磁データ等）は、Ｉ２Ｃコントローラ２６１及びモータコントローラ２７０を介して役物２０に入力される。 The I2C controller 261 is connected to the host control circuit 210 and the motor controller 270 of the accessory 20. That is, the host control circuit 210 is connected to the accessory 20 via the I2C controller 261 and the motor controller 270. A control signal and data (for example, excitation data described later) output from the host control circuit 210 are input to the accessory 20 via the I2C controller 261 and the motor controller 270.
なお、本実施形態では、Ｉ２Ｃコントローラ２６１及びモータコントローラ２７０間の通信は、Ｉ２Ｃの通信方式（シリアル通信方式の一種）で行われる。また、本実施形態では、役物２０内には、１個以上のモータが含まれ、モータコントローラ２７０内には、各モータを駆動するための１個以上のモータドライバが含まれる（後述の図６９及び図７０参照）。なお、図６には、役物２０が１つだけ設けられた例を示すが、本発明はこれに限定されず、複数の役物２０が設けられていてもよい。 In this embodiment, communication between the I2C controller 261 and the motor controller 270 is performed by an I2C communication method (a kind of serial communication method). Further, in the present embodiment, the accessory 20 includes one or more motors, and the motor controller 270 includes one or more motor drivers for driving the motors (described later). 69 and FIG. 70). Although FIG. 6 shows an example in which only one accessory 20 is provided, the present invention is not limited to this, and a plurality of accessories 20 may be provided.
また、本実施形態の構成において、モータコントローラ２７０を使用せずにホスト制御回路２１０が直接、役物２０のモータを駆動する構成にしてもよいし、モータ制御用の制御回路を別途設けてもよい。さらに、本実施形態では、１つの制御回路で複数のモータドライバ（モータ）を制御する構成を説明するが（後述の図６９及び図７０参照）、本発明はこれに限定されない。本実施形態において、１以上（１又は複数）の制御回路により１以上（１又は複数）のモータ（モータドライバ）を制御する構成にしてもよいし、１以上（１又は複数）の制御回路により１つのモータ（モータドライバ）を制御する構成にしてもよいし、１つの制御回路により１つのモータ（モータドライバ）を制御する構成にしてもよい。 In the configuration of this embodiment, the host control circuit 210 may directly drive the motor of the accessory 20 without using the motor controller 270, or a motor control control circuit may be provided separately. Good. Further, in the present embodiment, a configuration in which a plurality of motor drivers (motors) are controlled by one control circuit will be described (see FIGS. 69 and 70 described later), but the present invention is not limited to this. In the present embodiment, one or more (one or more) control circuits may be used to control one or more (one or more) motors (motor drivers), or one or more (one or more) control circuits may be used. One motor (motor driver) may be controlled, or one motor (motor driver) may be controlled by one control circuit.
また、デジタルオーディオパワーアンプ２６２は、音声・ＬＥＤ制御回路２２０、及び、スピーカ１１に接続される。すなわち、音声・ＬＥＤ制御回路２２０は、デジタルオーディオパワーアンプ２６２を介してスピーカ１１に接続される。それゆえ、音声・ＬＥＤ制御回路２２０から出力された音声信号等は、デジタルオーディオパワーアンプ２６２を介してスピーカ１１に入力される。 The digital audio power amplifier 262 is connected to the sound / LED control circuit 220 and the speaker 11. That is, the audio / LED control circuit 220 is connected to the speaker 11 via the digital audio power amplifier 262. Therefore, the audio signal or the like output from the audio / LED control circuit 220 is input to the speaker 11 via the digital audio power amplifier 262.
電圧変換回路部２６９は、図示しないが、＋１２Ｖの電源電圧を出力する電源装置（不図示）、並びに、スピーカ１１、ランプ群１８及びモータコントローラ２７０（役物２０）に接続される。電圧変換回路部２６９は、入力された直流電圧をそれより低い直流電圧に変換して出力する回路部（ＤＣ／ＤＣ変換回路部）である。本実施形態では、電圧変換回路部２６９により、電源装置（不図示）から入力された＋１２Ｖの電源電圧（直流電圧）を＋５Ｖの駆動電圧（直流電圧）に変換する。そして、電圧変換回路部２６９は、変換された＋５Ｖの駆動電圧をスピーカ１１、ランプ群１８及びモータコントローラ２７０（役物２０）に供給する。なお、電圧変換回路部２６９の内部構成は、後で図面を参照しながら詳述する。 Although not shown, the voltage conversion circuit unit 269 is connected to a power supply device (not shown) that outputs a power supply voltage of +12 V, the speaker 11, the lamp group 18, and the motor controller 270 (the accessory 20). The voltage conversion circuit unit 269 is a circuit unit (DC / DC conversion circuit unit) that converts an input DC voltage into a lower DC voltage and outputs it. In the present embodiment, the voltage conversion circuit unit 269 converts + 12V power supply voltage (DC voltage) input from a power supply device (not shown) into + 5V drive voltage (DC voltage). Then, the voltage conversion circuit unit 269 supplies the converted drive voltage of +5 V to the speaker 11, the lamp group 18, and the motor controller 270 (the accessory 20). The internal configuration of the voltage conversion circuit unit 269 will be described in detail later with reference to the drawings.
制御ＲＯＭ基板２０３には、サブメインＲＯＭ２０５が設けられる。サブメインＲＯＭ２０５には、ホスト制御回路２１０によりパチンコ遊技機１の演出動作を制御するための各種プログラム（後述の図８１、図８３〜図８６、図８８〜図１１２参照）や、各種データテーブル（後述の図２６〜図２８参照）が記憶される。そして、ホスト制御回路２１０は、サブメインＲＯＭ２０５に記憶されたプログラムに従って、各種の処理を実行する。 A sub main ROM 205 is provided on the control ROM board 203. In the sub main ROM 205, various programs (see FIGS. 81, 83 to 86, and 88 to 112 described later) for controlling the rendering operation of the pachinko gaming machine 1 by the host control circuit 210, various data tables ( (See FIGS. 26 to 28 described later). Then, the host control circuit 210 executes various processes according to the program stored in the sub main ROM 205.
なお、本実施形態では、ホスト制御回路２１０で用いるプログラムや各種テーブル等を記憶する記憶手段として、サブメインＲＯＭ２０５を適用したが、本発明はこれに限定されない。このような記憶手段としては、制御手段を備えたコンピュータにより読み取り可能な記憶媒体であれば別態様の記憶媒体を用いてもよく、例えば、ハードディスク装置、ＣＤ−ＲＯＭ及びＤＶＤ−ＲＯＭ、ＲＯＭカートリッジ等の記憶媒体を適用してもよい。また、プログラムの各々が別々の記憶媒体に記録されていてもよい。さらに、プログラムは、予め記録媒体に記録されていてもよいし、電源投入後に外部等からダウンロードされ、サブメインＲＯＭ２０５に記録されてもよい。 In the present embodiment, the sub-main ROM 205 is applied as a storage unit that stores programs used in the host control circuit 210 and various tables. However, the present invention is not limited to this. As such a storage means, a storage medium of another aspect may be used as long as it is a computer-readable storage medium provided with a control means. For example, a hard disk device, a CD-ROM and a DVD-ROM, a ROM cartridge, etc. The storage medium may be applied. In addition, each program may be recorded on a separate storage medium. Furthermore, the program may be recorded in advance on a recording medium, or may be downloaded from the outside after the power is turned on and recorded in the sub main ROM 205.
ＣＧＲＯＭ基板２０４には、ＣＧＲＯＭ２０６（第１情報格納手段、第２情報格納手段、第１記憶手段）が設けられる。ＣＧＲＯＭ２０６は、ＮＯＲ型又はＮＡＮＤ型のフラッシュメモリにより構成される。また、ＣＧＲＯＭ２０６には、例えば表示装置１３で表示される画像データや、スピーカ１１により再生される音声データ（後述のアクセスデータ）などが記憶される。なお、この際、各種データは圧縮（符号化）されてＣＧＲＯＭ２０６に格納されるが、本発明はこれに限定されず、各種データが圧縮されずにＣＧＲＯＭ２０６に格納されていてもよい。 The CGROM substrate 204 is provided with a CGROM 206 (first information storage means, second information storage means, first storage means). The CGROM 206 is configured by a NOR type or NAND type flash memory. Further, the CGROM 206 stores, for example, image data displayed on the display device 13, audio data reproduced by the speaker 11 (access data described later), and the like. At this time, various data is compressed (encoded) and stored in the CGROM 206. However, the present invention is not limited to this, and various data may be stored in the CGROM 206 without being compressed.
なお、本実施形態では、副制御回路２００内において、各種ＲＯＭ基板（制御ＲＯＭ基板２０３及びＣＧＲＯＭ基板２０４）とサブ基板２０２とがボード・トゥ・ボードコネクタで接続される構成を説明したが、本発明はこれに限定されない。例えば、各種ＲＯＭをサブ基板２０２に設けられたソケット等のポートに直接挿入して、ＲＯＭ機能を備えた又はＲＯＭそのものを備えた一枚の基板によりサブ基板２０２を構成してもよい。すなわち、サブ基板２０２と各種ＲＯＭとを一体的に構成してもよい。また、ＲＯＭ機能を備えた又はＲＯＭそのものを備えた一枚の基板によりサブ基板２０２が構成されている場合には、副制御回路２００は、ＣＧＲＯＭとして使用されるメモリの種類に応じて使用するサブ基板上の回路を物理的或いは電気的に切り替える切り替え手段、又は、メモリの種類に応じて使用するサブ基板上の回路の情報を切り替える切り替え手段を備えていてもよい。 In the present embodiment, the configuration in which various ROM boards (control ROM board 203 and CGROM board 204) and the sub board 202 are connected by a board-to-board connector in the sub control circuit 200 has been described. The invention is not limited to this. For example, various types of ROM may be directly inserted into a port such as a socket provided on the sub-board 202, and the sub-board 202 may be configured by a single board having the ROM function or the ROM itself. That is, the sub board 202 and various ROMs may be integrally configured. Further, when the sub board 202 is configured by a single board having the ROM function or the ROM itself, the sub control circuit 200 uses the sub board 200 to be used according to the type of memory used as the CGROM. There may be provided switching means for switching the circuit on the substrate physically or electrically, or switching means for switching the information of the circuit on the sub-board to be used according to the type of memory.
また、本実施形態では、各種記憶手段（サブメインＲＯＭ２０５、ＣＧＲＯＭ２０６、内蔵ＶＲＡＭ２３７、ＳＤＲＡＭ２５０）のそれぞれと、対応する制御回路との間におけるデータの通信速度の大小関係は、内蔵ＶＲＡＭ２３７＞ＳＤＲＡＭ２５０＞サブメインＲＯＭ２０５≒ＣＧＲＯＭ２０６となる。すなわち、本実施形態では、内蔵ＶＲＡＭ２３７と表示制御回路２３０内の各種回路との間の通信速度が最も早く、次いで、ＳＤＲＡＭ２５０と表示制御回路２３０との間の通信速度が早くなる。そして、サブメインＲＯＭ２０５とホスト制御回路２１０との間の通信速度、及び、ＣＧＲＯＭ２０６と表示制御回路２３０との間の通信速度が最も遅くなる。しかしながら、本発明はこれに限定されず、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係は任意に設定することができる。例えば、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係が、本実施形態と異なっていてもよいし、各記憶手段と、対応する制御回路との間の通信速度が全て同じであってもよい。 Further, in the present embodiment, the magnitude relationship of the data communication speed between each of the various storage means (sub-main ROM 205, CGROM 206, built-in VRAM 237, SDRAM 250) and the corresponding control circuit is as follows: built-in VRAM 237> SDRAM 250> sub-main ROM205≈CGROM206. That is, in this embodiment, the communication speed between the built-in VRAM 237 and the various circuits in the display control circuit 230 is the fastest, and then the communication speed between the SDRAM 250 and the display control circuit 230 is fast. The communication speed between the sub main ROM 205 and the host control circuit 210 and the communication speed between the CGROM 206 and the display control circuit 230 are the slowest. However, the present invention is not limited to this, and the magnitude relationship of the communication speed between each of the various storage means and the corresponding control circuit can be arbitrarily set. For example, the magnitude relationship of the communication speed between each of the various storage means and the corresponding control circuit may be different from that of the present embodiment, or the communication speed between each storage means and the corresponding control circuit. May all be the same.
ここで、上述した各種記憶手段（第１情報格納手段〜第４情報格納手段）の取り得る構成について説明する。本実施形態では、画像データに関する情報（圧縮（符号化）された画像データ）の記憶手段（第１情報格納手段）が、画像データに対して透明度を設定する際に使用可能な透明度データに関する情報（後述のアルファテーブル）の記憶手段（第２情報格納手段）と同じ（ＣＧＲＯＭ２０６）である構成例を説明した。すなわち、「第１情報格納手段」が、「第２情報格納手段」と物理的に同じである構成例を説明した。しかしながら、本発明は、これに限定されない。例えば「第１情報格納手段」が、「第２情報格納手段」と物理的に異なる記憶手段（記憶媒体）で構成されていてもよい。 Here, a possible configuration of the above-described various storage units (first information storage unit to fourth information storage unit) will be described. In the present embodiment, information relating to transparency data that can be used when storage means (first information storage means) for information relating to image data (compressed (encoded) image data) sets transparency for the image data. The configuration example that is the same (CGROM 206) as the storage means (second information storage means) of (alpha table described later) has been described. That is, the configuration example in which the “first information storage unit” is physically the same as the “second information storage unit” has been described. However, the present invention is not limited to this. For example, the “first information storage unit” may be configured by a storage unit (storage medium) physically different from the “second information storage unit”.
また、本明細書でいう「情報格納手段」は、ＣＧＲＯＭ２０６等の記憶手段だけでなく、該記憶手段に記憶されているテーブルや、記憶手段内のデータ記憶領域などを意味するものであってもよい。それゆえ、例えば、「第１情報格納手段」及び「第２情報格納手段」が、同じ記憶手段内における、互いに異なるデータ記憶領域であってもよいし、互いに異なるテーブルであってもよいし、また、互いに異なるレジスタアドレスに記憶されている態様であってもよい。すなわち、本明細書でいう「情報格納手段」が異なるとは、物理的に記憶手段（記憶媒体）が異なる場合だけでなく、物理的には同じ記憶手段（例えば、ＲＯＭ、ＲＡＭ等）であるが、該記憶手段内においてデータ領域（アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域）が異なる場合も含む意味である。 In addition, the “information storage unit” in this specification means not only a storage unit such as the CGROM 206 but also a table stored in the storage unit, a data storage area in the storage unit, and the like. Good. Therefore, for example, the “first information storage unit” and the “second information storage unit” may be different data storage areas or different tables in the same storage unit, Alternatively, the data may be stored in different register addresses. That is, “information storage means” in this specification is different not only when the storage means (storage medium) is physically different, but also physically the same storage means (for example, ROM, RAM, etc.). However, this means including the case where the data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) in the storage means are different.
なお、上述した本明細書における「情報格納手段」に関する意味は、上述した「第３情報格納手段」（ＳＤＲＡＭ２５０）及び「第４情報格納手段」（内蔵ＶＲＡＭ２３７）にも適用可能である。それゆえ、例えば、「第１情報格納手段」〜「第４情報格納手段」は、物理的に互いに異なる記憶手段（記憶媒体）で構成されていてもよいし、「第１情報格納手段」〜「第４情報格納手段」が、一つの記憶手段内において、互いに異なるデータ領域（アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域）で構成されていてもよい。 It should be noted that the meaning related to the “information storage means” in the present specification is also applicable to the “third information storage means” (SDRAM 250) and the “fourth information storage means” (built-in VRAM 237). Therefore, for example, the “first information storage unit” to the “fourth information storage unit” may be configured by physically different storage units (storage media), or “first information storage unit” to The “fourth information storage unit” may be composed of different data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) in one storage unit.
また、本実施形態では、「第１情報格納手段」及び「第２情報格納手段」を、一つの記憶手段（ＣＧＲＯＭ２０６）内において、互いに異なるデータ領域で構成し、「第３情報格納手段」を、「第１情報格納手段」及び「第２情報格納手段」を含む記憶手段（ＣＧＲＯＭ２０６）と物理的に異なる記憶手段（ＳＤＲＡＭ２５０）で構成し、且つ、「第４情報格納手段」を、「第１情報格納手段」及び「第２情報格納手段」を含む記憶手段（ＣＧＲＯＭ２０６）、並びに、「第３情報格納手段」（ＳＤＲＡＭ２５０）と物理的に異なる記憶手段（内蔵ＶＲＡＭ２３７）で構成する例を説明したが、本発明はこれに限定されない。「情報格納手段」をデータ領域及び記憶手段のいずれで構成するか、並びに、データ領域として定義される「情報格納手段」と、記憶手段として定義される「情報格納手段」との組み合わせをどのような態様にするかは、例えば遊技機に設けられる記憶手段の構成（個数や種別など）等に応じて適宜に設定することができる。例えば、本実施形態において、「第１情報格納手段」〜「第３情報格納手段」を、一つの記憶手段内の互いに異なるデータ領域で構成し、且つ、「第４情報格納手段」を「第１情報格納手段」〜「第３情報格納手段」を含む記憶手段と物理的に異なる記憶手段で構成してもよい。 In the present embodiment, the “first information storage unit” and the “second information storage unit” are configured in different data areas in one storage unit (CGROM 206), and the “third information storage unit” is , The storage means (SDRAM 250) physically different from the storage means (CGROM 206) including the “first information storage means” and the “second information storage means”, and the “fourth information storage means” A description will be given of an example in which a storage means (CGROM 206) including "1 information storage means" and "second information storage means" and a storage means (built-in VRAM 237) physically different from "third information storage means" (SDRAM 250) are described. However, the present invention is not limited to this. Whether the "information storage means" consists of a data area or a storage means, and how to combine the "information storage means" defined as the data area and the "information storage means" defined as the storage means It can be appropriately set according to the configuration (number, type, etc.) of the storage means provided in the gaming machine. For example, in the present embodiment, “first information storage unit” to “third information storage unit” are configured by different data areas in one storage unit, and “fourth information storage unit” is “first information storage unit”. The storage unit may be physically different from the storage unit including “1 information storage unit” to “third information storage unit”.
［音声・ＬＥＤ制御回路］
次に、図７を参照しながら、音声・ＬＥＤ制御回路２２０の内部構成について説明する。図７は、音声・ＬＥＤ制御回路２２０の内部の回路構成、並びに、音声・ＬＥＤ制御回路２２０とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。なお、図７では、説明を簡略化するため、音声・ＬＥＤ制御回路２２０と各種周辺装置及び回路部との間に設けられる中継基板等の図示は省略する。
[Audio / LED control circuit]
Next, the internal configuration of the voice / LED control circuit 220 will be described with reference to FIG. FIG. 7 is a block diagram showing an internal circuit configuration of the voice / LED control circuit 220 and a connection relationship between the voice / LED control circuit 220 and its various peripheral devices and peripheral circuit units. In FIG. 7, in order to simplify the description, illustration of a relay board or the like provided between the audio / LED control circuit 220 and various peripheral devices and circuit units is omitted.
音声・ＬＥＤ制御回路２２０は、図７に示すように、ＬＳＩ（Large-Scale Integration）インターフェイス２２１と、メモリインターフェイス２２２と、デジタルオーディオインターフェイス２２３と、ペリフェラルインターフェイス２２４と、コマンドレジスタ２２５と、サウンド・ランプ制御モジュール２２６と、メインジェネレータ２２７と、マルチエフェクタ２２８とを備える。音声・ＬＥＤ制御回路２２０内における各部の接続関係は、次の通りである。 As shown in FIG. 7, the audio / LED control circuit 220 includes an LSI (Large-Scale Integration) interface 221, a memory interface 222, a digital audio interface 223, a peripheral interface 224, a command register 225, a sound lamp. A control module 226, a main generator 227, and a multi-effector 228 are provided. The connection relation of each part in the sound / LED control circuit 220 is as follows.
音声・ＬＥＤ制御回路２２０内において、サウンド・ランプ制御モジュール２２６は、メモリインターフェイス２２２、ペリフェラルインターフェイス２２４、コマンドレジスタ２２５、メインジェネレータ２２７及びマルチエフェクタ２２８に接続される。また、コマンドレジスタ２２５は、サウンド・ランプ制御モジュール２２６以外に、ＬＳＩインターフェイス２２１に接続される。また、メインジェネレータ２２７は、サウンド・ランプ制御モジュール２２６以外に、メモリインターフェイス２２２及びマルチエフェクタ２２８に接続される。さらに、マルチエフェクタ２２８は、サウンド・ランプ制御モジュール２２６及びメインジェネレータ２２７以外に、メモリインターフェイス２２２及びデジタルオーディオインターフェイス２２３に接続される。 In the sound / LED control circuit 220, the sound / lamp control module 226 is connected to the memory interface 222, the peripheral interface 224, the command register 225, the main generator 227, and the multi-effector 228. The command register 225 is connected to the LSI interface 221 in addition to the sound / lamp control module 226. The main generator 227 is connected to the memory interface 222 and the multi-effector 228 in addition to the sound / lamp control module 226. Further, the multi-effector 228 is connected to the memory interface 222 and the digital audio interface 223 in addition to the sound / lamp control module 226 and the main generator 227.
次に、音声・ＬＥＤ制御回路２２０内の各部の構成について説明する。 Next, the configuration of each unit in the voice / LED control circuit 220 will be described.
ＬＳＩインターフェイス２２１は、ホスト制御回路２１０とコマンドレジスタ２２５との間で制御信号等（例えば、サウンドリクエスト、ランプリクエスト等）の入出力動作を行う際に用いられるインターフェイス回路である。すなわち、コマンドレジスタ２２５は、ＬＳＩインターフェイス２２１を介してホスト制御回路２１０に接続される。 The LSI interface 221 is an interface circuit used when an input / output operation such as a control signal (for example, a sound request, a ramp request) is performed between the host control circuit 210 and the command register 225. That is, the command register 225 is connected to the host control circuit 210 via the LSI interface 221.
メモリインターフェイス２２２は、サブメインＲＯＭ２０５と、サウンド・ランプ制御モジュール２２６、メインジェネレータ２２７及びマルチエフェクタ２２８のそれぞれとの間で音声データ等の入出力動作を行う際に用いられるインターフェイス回路である。 The memory interface 222 is an interface circuit used when performing input / output operations such as audio data between the sub main ROM 205 and each of the sound / lamp control module 226, the main generator 227, and the multi-effector 228.
デジタルオーディオインターフェイス２２３は、マルチエフェクタ２２８からスピーカ１１に音声信号等を出力する際に用いられるインターフェイス回路である。また、デジタルオーディオインターフェイス２２３は、オーディオ入力信号をマルチエフェクタ２２８に出力する。 The digital audio interface 223 is an interface circuit used when outputting an audio signal or the like from the multi-effector 228 to the speaker 11. The digital audio interface 223 outputs an audio input signal to the multi-effector 228.
ペリフェラルインターフェイス２２４は、ランプ群１８とサウンド・ランプ制御モジュール２２６との間でランプ信号等（後述のＬＥＤデータ等）の入出力動作を行う際に用いられるインターフェイス回路である。また、ペリフェラルインターフェイス２２４には、ランプ群１８に含まれるＬＥＤドライバにデータ出力を行う際の物理系統（ＳＰＩチャンネル）として、３つの物理系統が設けられている。なお、本実施形態では、後述のように、２つの物理系統（物理系統０（ＳＰＩチャンネル０）及び物理系統１（ＳＰＩチャンネル１））を用いる。 The peripheral interface 224 is an interface circuit used when an input / output operation of a lamp signal or the like (LED data described later) is performed between the lamp group 18 and the sound / lamp control module 226. The peripheral interface 224 is provided with three physical systems as physical systems (SPI channels) for outputting data to the LED drivers included in the lamp group 18. In this embodiment, as will be described later, two physical systems (physical system 0 (SPI channel 0) and physical system 1 (SPI channel 1)) are used.
コマンドレジスタ２２５は、レジスタ群で構成される。コマンドレジスタ２２５は、サウンド・ランプ制御モジュール２２６、メインジェネレータ２２７及びマルチエフェクタ２２８の機能制御の設定を行う。また、コマンドレジスタ２２５は、各インターフェイス（ＬＳＩインターフェイス２２１、メモリインターフェイス２２２、デジタルオーディオインターフェイス２２３、ペリフェラルインターフェイス２２４）の動作条件の設定も行う。 The command register 225 includes a register group. The command register 225 sets function control for the sound / lamp control module 226, the main generator 227, and the multi-effector 228. The command register 225 also sets operating conditions for each interface (LSI interface 221, memory interface 222, digital audio interface 223, peripheral interface 224).
なお、コマンドレジスタ２２５を構成する各レジスタには、ＩＣ（Integrated Circuit）が搭載され、メモリ・アクセス制御により動作を安定させたメモリチップにより各レジスタが構成される。このような構成のレジスタを用いた場合、各レジスタが接続された信号バスへの負担が小さくなるので、メモリ・チップ（レジスタ）を増やすことにより、容易に、メモリ・モジュール１枚当りの容量（コマンドレジスタ２２５の容量）を増加させることができる。 Each register constituting the command register 225 includes an IC (Integrated Circuit), and each register is constituted by a memory chip whose operation is stabilized by memory access control. When a register having such a configuration is used, the load on the signal bus to which each register is connected is reduced. Therefore, by increasing the number of memory chips (registers), the capacity per memory module (e.g., The capacity of the command register 225 can be increased.
サウンド・ランプ制御モジュール２２６は、コマンドレジスタ２２５の設定内容に従い、音声・ＬＥＤ制御回路２２０内の各構成部（各ブロック）の動作を制御する。サウンド・ランプ制御モジュール２２６は、図７に示すように、シンプルアクセス制御部２２６ａ、シーケンサー部２２６ｂ、ランプ制御部２２６ｃ及びペリフェラル制御部２２６ｄを有する。 The sound / lamp control module 226 controls the operation of each component (each block) in the sound / LED control circuit 220 according to the setting contents of the command register 225. As shown in FIG. 7, the sound / lamp control module 226 includes a simple access control unit 226a, a sequencer unit 226b, a lamp control unit 226c, and a peripheral control unit 226d.
シンプルアクセス制御部２２６ａは、コマンドを一括処理する回路部である。シーケンサー部２２６ｂは、ランプ点灯や音声などの自動再生動作を制御するための各種シーケンサー（自動再生機能部）を有する。そして、各シーケンサーは、タイマーやステップ条件（例えば、後述のＬＥＤアニメーションや音声などのシーケンス再生中のステップ処理毎に設定される条件）に従って、各種動作を制御する。 The simple access control unit 226a is a circuit unit that collectively processes commands. The sequencer unit 226b includes various sequencers (automatic reproduction function units) for controlling automatic reproduction operations such as lamp lighting and sound. Each sequencer controls various operations in accordance with timers and step conditions (for example, conditions set for each step process during sequence playback such as LED animation and audio described later).
ランプ制御部２２６ｃは、後述のＬＥＤデータが設定可能な全チャンネル（８つのチャンネル）において、セットされる輝度値の計算を行い、その算出結果を外部（ＬＥＤドライバ）に送信する。また、ペリフェラル制御部２２６ｄは、ランプ制御部２２６ｃから出力された算出結果のデータをＬＥＤドライバに送信する際の物理的な送信制御を行う。 The lamp control unit 226c calculates the luminance value to be set in all channels (eight channels) in which LED data to be described later can be set, and transmits the calculation result to the outside (LED driver). The peripheral control unit 226d performs physical transmission control when transmitting the calculation result data output from the lamp control unit 226c to the LED driver.
メインジェネレータ２２７は、音声信号を生成する回路部である。具体的には、メインジェネレータ２２７は、サウンド・ランプ制御モジュール２２６から入力された制御信号に基づいて、ＣＧＲＯＭ２０６に記憶されている所定の音声データ（例えば、後述のアクセスデータ等）を取得し、該取得した音声データを所定の音声信号に変換する。また、メインジェネレータ２２７では、生成された音声信号の増幅処理も行う。 The main generator 227 is a circuit unit that generates an audio signal. Specifically, the main generator 227 acquires predetermined audio data (for example, access data described later) stored in the CGROM 206 based on the control signal input from the sound / lamp control module 226, and The acquired audio data is converted into a predetermined audio signal. The main generator 227 also performs amplification processing on the generated audio signal.
マルチエフェクタ２２８は、メインジェネレータ２２７から入力される音声信号とデジタルオーディオインターフェイス２２３から入力されるオーディオ入力信号とを合成するミキサーと、音声に対して各種音響効果を与えるための各種エフェクターとを有する。そして、マルチエフェクタ２２８は、ミキサーで合成された音声信号、エフェクターからの出力信号等をデジタルオーディオインターフェイス２２３を介してスピーカ１１に出力する。 The multi-effector 228 includes a mixer that synthesizes an audio signal input from the main generator 227 and an audio input signal input from the digital audio interface 223, and various effectors for applying various acoustic effects to the sound. Then, the multi-effector 228 outputs an audio signal synthesized by the mixer, an output signal from the effector, and the like to the speaker 11 via the digital audio interface 223.
［デジタルオーディオパワーアンプ及びスピーカ間の接続構成］
次に、図８を参照しながら、内蔵中継基板２６０内に設けられたデジタルオーディオパワーアンプ２６２及びその周辺回路と、スピーカ１１との間の接続構成について説明する。図８は、内蔵中継基板２６０及びスピーカ１１間の接続構成図である。なお、図８では、接続部分の構成をより明確にするため、スピーカ１１が内蔵中継基板２６０に接続されていない状態を示す。
[Connection configuration between digital audio power amplifier and speaker]
Next, a connection configuration between the digital audio power amplifier 262 and its peripheral circuit provided in the built-in relay board 260 and the speaker 11 will be described with reference to FIG. FIG. 8 is a connection configuration diagram between the built-in relay board 260 and the speaker 11. FIG. 8 shows a state in which the speaker 11 is not connected to the built-in relay board 260 in order to clarify the configuration of the connection portion.
本実施形態のパチンコ遊技機１では、図８に示すように、スピーカ１１が設けられたスピーカボックス１１ａは、ハーネス３００（信号配線手段）を介して内蔵中継基板２６０に接続される。 In the pachinko gaming machine 1 of the present embodiment, as shown in FIG. 8, the speaker box 11a provided with the speaker 11 is connected to the built-in relay board 260 via a harness 300 (signal wiring means).
内蔵中継基板２６０は、デジタルオーディオパワーアンプ２６２と、ＬＣ回路２６３と、４つの接続端子（第１接続端子〜第４接続端子）を含む接続端子群２６４（第２端子群）と、２つの抵抗２６５，２６６と、コンデンサ２６７と、ＮＯＴ回路（論理回路）２６８とを有する。 The built-in relay board 260 includes a digital audio power amplifier 262, an LC circuit 263, a connection terminal group 264 (second terminal group) including four connection terminals (first connection terminal to fourth connection terminal), and two resistors. 265, 266, a capacitor 267, and a NOT circuit (logic circuit) 268.
デジタルオーディオパワーアンプ２６２は、入力された音声信号（オーディオデータ）を増幅し、該増幅された音声信号をスピーカ１１に出力して、スピーカ１１を駆動する。ＬＣ回路２６３は、コイル及びコンデンサを含む共振回路で構成される。また、ＮＯＴ回路２６８は入力された信号のレベルを反転して出力する論理回路である。 The digital audio power amplifier 262 amplifies the input audio signal (audio data), outputs the amplified audio signal to the speaker 11, and drives the speaker 11. The LC circuit 263 includes a resonance circuit including a coil and a capacitor. The NOT circuit 268 is a logic circuit that inverts and outputs the level of an input signal.
デジタルオーディオパワーアンプ２６２のクロック入力端子（ＭＣＫ）及びデータ入力端子（ＳＤＡＴＡ）は、音声・ＬＥＤ制御回路２２０に接続される。そして、デジタルオーディオパワーアンプ２６２のクロック入力端子（ＭＣＫ）には、音声・ＬＥＤ制御回路２２０から出力されたクロック信号（マスタークロック信号）が入力され、データ入力端子（ＳＤＡＴＡ）には、音声・ＬＥＤ制御回路２２０から出力された音声信号（オーディオデータ）が入力される。 The clock input terminal (MCK) and the data input terminal (SDATA) of the digital audio power amplifier 262 are connected to the audio / LED control circuit 220. The clock signal (master clock signal) output from the sound / LED control circuit 220 is input to the clock input terminal (MCK) of the digital audio power amplifier 262, and the sound / LED is input to the data input terminal (SDATA). The audio signal (audio data) output from the control circuit 220 is input.
また、デジタルオーディオパワーアンプ２６２の第１出力端子（ＯＵＴＭ１）及び第２出力端子（ＯＵＴＭ２）は、ＬＣ回路２６３を介して、それぞれ、内蔵中継基板２６０の接続端子群２６４内の第１接続端子及び第２接続端子（第１の接続端子）に接続される。なお、本実施形態では、デジタルオーディオパワーアンプ２６２の出力端子を２つ設ける例を示すが、本発明はこれに限定されず、例えば、スピーカ１１が有する機能や仕様などに応じて適宜変更することができる。 The first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected to the first connection terminal in the connection terminal group 264 of the built-in relay board 260 and the first output terminal (OUTM2) via the LC circuit 263, respectively. Connected to the second connection terminal (first connection terminal). In this embodiment, an example in which two output terminals of the digital audio power amplifier 262 are provided is shown, but the present invention is not limited to this. For example, the digital audio power amplifier 262 may be appropriately changed according to the function or specification of the speaker 11. Can do.
さらに、デジタルオーディオパワーアンプ２６２は、ミュート端子（ＭＵＴＥ：音声出力制御端子）を有する。デジタルオーディオパワーアンプ２６２は、ミュート端子に印加される電圧信号のレベル（振幅値）がＬＯＷレベルである場合には、第１出力端子（ＯＵＴＭ１）及び第２出力端子（ＯＵＴＭ２）からの音声信号の出力を停止する、又は、これらの出力端子を高抵抗を介して接地した状態にする機能（以下、ミュート機能という）を有する。すなわち、デジタルオーディオパワーアンプ２６２は、ミュート端子に印加される電圧信号のレベルがＬＯＷレベルである場合に、第１出力端子（ＯＵＴＭ１）及び第２出力端子（ＯＵＴＭ２）から内蔵中継基板２６０の第１接続端子及び第２接続端子への音声信号の出力が停止されるような状態を生成する機能を有する。 Further, the digital audio power amplifier 262 has a mute terminal (MUTE: audio output control terminal). When the level (amplitude value) of the voltage signal applied to the mute terminal is the LOW level, the digital audio power amplifier 262 receives the audio signal from the first output terminal (OUTM1) and the second output terminal (OUTM2). It has a function (hereinafter referred to as a mute function) to stop the output or to ground these output terminals through a high resistance. That is, when the level of the voltage signal applied to the mute terminal is the LOW level, the digital audio power amplifier 262 is connected to the first relay board 260 from the first output terminal (OUTM1) and the second output terminal (OUTM2). A function of generating a state in which the output of the audio signal to the connection terminal and the second connection terminal is stopped;
一方、ミュート端子（ＭＵＴＥ）に印加される電圧信号のレベル（振幅値）がＨＩＧＨレベルである場合には、デジタルオーディオパワーアンプ２６２は、第１出力端子（ＯＵＴＭ１）及び第２出力端子（ＯＵＴＭ２）から音声信号を出力する。 On the other hand, when the level (amplitude value) of the voltage signal applied to the mute terminal (MUTE) is the HIGH level, the digital audio power amplifier 262 includes the first output terminal (OUTM1) and the second output terminal (OUTM2). Output an audio signal.
内蔵中継基板２６０の接続端子群２６４内の第３接続端子（第２の接続端子）は、抵抗２６６を介して、ＮＯＴ回路２６８の入力端子に接続される。また、ＮＯＴ回路２６８の出力端子は、デジタルオーディオパワーアンプ２６２のミュート端子（ＭＵＴＥ）に接続される。なお、内蔵中継基板２６０の第３接続端子及び抵抗２６６間の信号配線は、抵抗２６５を介して内蔵中継基板２６０内に設けられた電源電圧（＋５Ｖ）端子に接続される。また、ＮＯＴ回路２６８の入力端子及び抵抗２６６間の信号配線は、コンデンサ２６７を介して内蔵中継基板２６０内に設けられた接地（ＧＮＤ）端子に接続される（接地される）。さらに、内蔵中継基板２６０の第４接続端子（第３の接続端子）は、接地（ＧＮＤ）端子に接続される。 A third connection terminal (second connection terminal) in the connection terminal group 264 of the built-in relay board 260 is connected to an input terminal of the NOT circuit 268 via the resistor 266. The output terminal of the NOT circuit 268 is connected to the mute terminal (MUTE) of the digital audio power amplifier 262. The signal wiring between the third connection terminal of the built-in relay board 260 and the resistor 266 is connected to a power supply voltage (+5 V) terminal provided in the built-in relay board 260 via the resistor 265. The signal wiring between the input terminal of the NOT circuit 268 and the resistor 266 is connected (grounded) to the ground (GND) terminal provided in the built-in relay board 260 via the capacitor 267. Further, the fourth connection terminal (third connection terminal) of the built-in relay board 260 is connected to the ground (GND) terminal.
スピーカ１１は、図８に示すように、木枠で構成されたスピーカボックス１１ａに取り付けられている。また、スピーカボックス１１ａには、４つの接続端子（第１接続端子〜第４接続端子）を含む接続端子群１１ｂ（第１端子群）が設けられる。そして、スピーカボックス１１ａの第１接続端子及び第２接続端子は、信号配線を介してスピーカ１１に接続される。また、スピーカボックス１１ａの第３接続端子（特定の接続端子）は、信号配線Ｗ１により、第４接続端子に電気的に接続される。 As shown in FIG. 8, the speaker 11 is attached to a speaker box 11a formed of a wooden frame. The speaker box 11a is provided with a connection terminal group 11b (first terminal group) including four connection terminals (first connection terminal to fourth connection terminal). And the 1st connection terminal and 2nd connection terminal of the speaker box 11a are connected to the speaker 11 via signal wiring. Further, the third connection terminal (specific connection terminal) of the speaker box 11a is electrically connected to the fourth connection terminal by the signal wiring W1.
ハーネス３００は、図８に示すように、４本の信号配線を束にして構成される。そして、４本の信号配線の一方の４つの接続端子（第１接続端子〜第４接続端子）は、内蔵中継基板２６０の第１接続端子〜第４接続端子にそれぞれ接続される。一方、４本の信号配線の他方の４つの接続端子（第５接続端子〜第８接続端子）は、スピーカボックス１１ａの第１接続端子〜第４接続端子にそれぞれ接続される。すなわち、内蔵中継基板２６０の第１接続端子とスピーカボックス１１ａの第１接続端子との間は、ハーネス３００内の第１接続端子及び第５接続端子間の信号配線（第１の信号配線）により接続され、内蔵中継基板２６０の第２接続端子とスピーカボックス１１ａの第２接続端子との間は、ハーネス３００内の第２接続端子及び第６接続端子間の信号配線により接続される。また、内蔵中継基板２６０の第３接続端子とスピーカボックス１１ａの第３接続端子との間は、ハーネス３００内の第３接続端子及び第７接続端子間の信号配線（第２の信号配線）により接続され、内蔵中継基板２６０の第４接続端子とスピーカボックス１１ａの第４接続端子との間は、ハーネス３００内の第４接続端子及び第８接続端子間の信号配線（第３の信号配線）により接続される。これにより、スピーカ１１は、ハーネス３００を介して内蔵中継基板２６０に接続される。 As shown in FIG. 8, the harness 300 is configured by bundling four signal wires. The four connection terminals (first connection terminal to fourth connection terminal) of one of the four signal wirings are connected to the first connection terminal to the fourth connection terminal of the built-in relay board 260, respectively. On the other hand, the other four connection terminals (fifth connection terminal to eighth connection terminal) of the four signal wires are respectively connected to the first connection terminal to the fourth connection terminal of the speaker box 11a. That is, between the first connection terminal of the built-in relay board 260 and the first connection terminal of the speaker box 11a, signal wiring (first signal wiring) between the first connection terminal and the fifth connection terminal in the harness 300 is used. The second connection terminal of the built-in relay board 260 and the second connection terminal of the speaker box 11a are connected by signal wiring between the second connection terminal and the sixth connection terminal in the harness 300. In addition, the signal wiring (second signal wiring) between the third connection terminal and the seventh connection terminal in the harness 300 is provided between the third connection terminal of the built-in relay board 260 and the third connection terminal of the speaker box 11a. Between the fourth connection terminal of the built-in relay board 260 and the fourth connection terminal of the speaker box 11a, the signal wiring (third signal wiring) between the fourth connection terminal and the eighth connection terminal in the harness 300 is connected. Connected by. Thereby, the speaker 11 is connected to the built-in relay board 260 via the harness 300.
なお、ハーネス３００に含まれる信号配線の本数は４本に限定されず、例えば、デジタルオーディオパワーアンプ２６２及びスピーカ１１の各仕様、両者間の接続構成等に応じて適宜変更される。ハーネス３００には、少なくとも、デジタルオーディオパワーアンプ２６２の出力端子とスピーカ１１とを接続するための信号配線、及び、デジタルオーディオパワーアンプ２６２のミュート端子をスピーカボックス１１ａを介して接地するための信号配線が含まれていればよい。 Note that the number of signal wires included in the harness 300 is not limited to four, and may be changed as appropriate according to, for example, the specifications of the digital audio power amplifier 262 and the speaker 11 and the connection configuration between the two. In the harness 300, at least a signal wiring for connecting the output terminal of the digital audio power amplifier 262 and the speaker 11 and a signal wiring for grounding the mute terminal of the digital audio power amplifier 262 via the speaker box 11a. As long as it is included.
上述のようにして、内蔵中継基板２６０とスピーカ１１とをハーネス３００を介して接続すると、デジタルオーディオパワーアンプ２６２の第１出力端子（ＯＵＴＭ１）及び第２出力端子（ＯＵＴＭ２）は、ハーネス３００を介して、スピーカ１１に接続される。また、デジタルオーディオパワーアンプ２６２のミュート端子（ＭＵＴＥ）は、ＮＯＴ回路２６８、ハーネス３００、並びに、スピーカボックス１１ａの第３接続端子及び第４接続端子間の信号配線Ｗ１を介して接地される。 When the built-in relay board 260 and the speaker 11 are connected via the harness 300 as described above, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected via the harness 300. And connected to the speaker 11. The mute terminal (MUTE) of the digital audio power amplifier 262 is grounded through the NOT circuit 268, the harness 300, and the signal wiring W1 between the third connection terminal and the fourth connection terminal of the speaker box 11a.
この結果、スピーカ１１がハーネス３００を介して内蔵中継基板２６０（デジタルオーディオパワーアンプ２６２）に接続されている状態では、ＬＯＷレベルの電圧信号がＮＯＴ回路２６８に入力されるので、デジタルオーディオパワーアンプ２６２のミュート端子（ＭＵＴＥ）に入力される電圧信号のレベル（振幅値）はＨＩＧＨレベルとなる。この場合、デジタルオーディオパワーアンプ２６２の第１出力端子（ＯＵＴＭ１）及び第２出力端子（ＯＵＴＭ２）からスピーカ１１に音声信号が出力される。 As a result, when the speaker 11 is connected to the built-in relay board 260 (digital audio power amplifier 262) via the harness 300, a LOW level voltage signal is input to the NOT circuit 268, and thus the digital audio power amplifier 262. The level (amplitude value) of the voltage signal input to the mute terminal (MUTE) is HIGH. In this case, an audio signal is output to the speaker 11 from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262.
一方、スピーカ１１が内蔵中継基板２６０（デジタルオーディオパワーアンプ２６２）に接続されていない場合には、内蔵中継基板２６０の第３接続端子が開放状態となる。この場合、電源電圧（＋５Ｖ）がＮＯＴ回路２６８に入力されるので、デジタルオーディオパワーアンプ２６２のミュート端子（ＭＵＴＥ）に入力される電圧信号のレベル（振幅値）はＬＯＷレベルとなり、デジタルオーディオパワーアンプ２６２の上述したミュート機能が作動する。 On the other hand, when the speaker 11 is not connected to the built-in relay board 260 (digital audio power amplifier 262), the third connection terminal of the built-in relay board 260 is opened. In this case, since the power supply voltage (+5 V) is input to the NOT circuit 268, the level (amplitude value) of the voltage signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 becomes the LOW level, and the digital audio power amplifier The mute function 262 described above is activated.
すなわち、スピーカ１１が内蔵中継基板２６０（デジタルオーディオパワーアンプ２６２）から外れている場合には、デジタルオーディオパワーアンプ２６２の第１出力端子（ＯＵＴＭ１）及び第２出力端子（ＯＵＴＭ２）から内蔵中継基板２６０の第１接続端子及び第２接続端子への音声信号の出力が停止されるような状態が生成される。この結果、デジタルオーディオパワーアンプ２６２（出力端子）と、内蔵中継基板２６０の第１及び第２接続端子との間における共振現象の発生を抑制し、デジタルオーディオパワーアンプ２６２の故障等の不具合発生を防止することができる。 That is, when the speaker 11 is disconnected from the built-in relay board 260 (digital audio power amplifier 262), the built-in relay board 260 is connected from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262. A state is generated in which the output of the audio signal to the first connection terminal and the second connection terminal is stopped. As a result, the occurrence of a resonance phenomenon between the digital audio power amplifier 262 (output terminal) and the first and second connection terminals of the built-in relay board 260 is suppressed, and the occurrence of a malfunction such as a failure of the digital audio power amplifier 262 is prevented. Can be prevented.
上述のように、本実施形態では、ホスト制御回路２１０及び音声・ＬＥＤ制御回路２２０によるソフトウェア上の制御とは関係無く、デジタルオーディオパワーアンプ２６２のミュート機能を作動させることができる。それゆえ、例えば、スピーカ１１が内蔵中継基板２６０から外れている状況において、ホスト制御回路２１０及び音声・ＬＥＤ制御回路２２０が音声信号の出力停止制御を行っていると認識していてもプログラム上のバグ（不具合）等により誤って音声信号が出力されているような場合や、スピーカ１１をハーネス３００から外さなければ遊技盤の付け替えることができない構造のパチンコ遊技機１において、遊技盤の付け替え終了後に誤ってスピーカ１１とハーネス３００とを接続せずに扉を閉じ、音声出力を開始した場合などの状況が発生しても、ハード的に、上述したデジタルオーディオパワーアンプ２６２のミュート機能が作動する。この場合、確実に、デジタルオーディオパワーアンプ２６２を保護することができ、パチンコ遊技機１の安全性を向上させることができる。 As described above, in this embodiment, the mute function of the digital audio power amplifier 262 can be activated regardless of software control by the host control circuit 210 and the sound / LED control circuit 220. Therefore, for example, in a situation where the speaker 11 is detached from the built-in relay board 260, even if the host control circuit 210 and the audio / LED control circuit 220 recognize that the audio signal output stop control is being performed, In a pachinko gaming machine 1 having a structure in which the game board cannot be replaced unless the speaker 11 is removed from the harness 300, such as when an audio signal is erroneously output due to a bug (problem) or the like, after the game board has been replaced. Even if a situation occurs such as when the door is closed by mistake without connecting the speaker 11 and the harness 300 and voice output is started, the mute function of the digital audio power amplifier 262 described above is activated in hardware. In this case, the digital audio power amplifier 262 can be reliably protected, and the safety of the pachinko gaming machine 1 can be improved.
さらに、本実施形態では、上述のように、内蔵中継基板２６０の第３接続端子は、ハーネス３００、並びに、スピーカボックス１１ａの第３接続端子及び第４接続端子間の信号配線Ｗ１を介して、内蔵中継基板２６０内に設けられた接地（ＧＮＤ）端子に接続される。このような構成では、内蔵中継基板２６０の第３接続端子の信号レベルがＬＯＷになっている場合に、この要因が内蔵中継基板２６０の第４接続端子が接地されていることによるものであるか否かを、内蔵中継基板２６０の第４接続端子の信号レベルを計測することにより判定することができるので、デジタルオーディオパワーアンプ２６２からのデジタル出力動作をより正確に管理することができる。 Further, in the present embodiment, as described above, the third connection terminal of the built-in relay board 260 is connected to the harness 300 and the signal wiring W1 between the third connection terminal and the fourth connection terminal of the speaker box 11a. It is connected to a ground (GND) terminal provided in the built-in relay board 260. In such a configuration, when the signal level of the third connection terminal of the built-in relay board 260 is LOW, is this factor due to the fourth connection terminal of the built-in relay board 260 being grounded? Since it can be determined by measuring the signal level of the fourth connection terminal of the built-in relay board 260, the digital output operation from the digital audio power amplifier 262 can be managed more accurately.
［電圧変換回路部］
（１）内部構成
次に、図９を参照して、内蔵中継基板２６０に搭載された電圧変換回路部２６９の構成を説明する。なお、図９は、電圧変換回路部２６９の内部構成を示す図である。
[Voltage conversion circuit]
(1) Internal Configuration Next, the configuration of the voltage conversion circuit unit 269 mounted on the built-in relay board 260 will be described with reference to FIG. FIG. 9 is a diagram illustrating an internal configuration of the voltage conversion circuit unit 269.
電圧変換回路部２６９は、電圧降下回路部３５０（第１の電圧変換回路部）と、リニアレギュレータ３６０（第２の電圧変換回路部）と、２つのコンデンサ３６１，３６２（以下、第１コンデンサ３６１及び第２コンデンサ３６２という）とを備える。 The voltage conversion circuit unit 269 includes a voltage drop circuit unit 350 (first voltage conversion circuit unit), a linear regulator 360 (second voltage conversion circuit unit), and two capacitors 361 and 362 (hereinafter referred to as a first capacitor 361). And a second capacitor 362).
電圧降下回路部３５０は、５つのダイオード３５１〜３５５（以下、第１ダイオード３５１〜第５ダイオード３５５という）を直列接続（隣り合う２つのダイオード間において、一方のダイオードのカソードを他方のダイオードのアノードに接続）して構成される。第１ダイオード３５１〜第５ダイオード３５５のそれぞれは、互いに同じ整流特性（性能）を備えたダイオード（電圧低下手段）で構成される。そして、各ダイオードには、順方向電圧（通電開始電圧）が１．１Ｖとなる特性を有するダイオードを用いる。それゆえ、通電時には、各ダイオードにおいて、少なくとも１．１Ｖの電圧降下が発生する。 The voltage drop circuit unit 350 includes five diodes 351 to 355 (hereinafter referred to as a first diode 351 to a fifth diode 355) connected in series (between two adjacent diodes, the cathode of one diode is the anode of the other diode). Connected). Each of the first diode 351 to the fifth diode 355 is composed of diodes (voltage reduction means) having the same rectification characteristics (performance). For each diode, a diode having a characteristic that the forward voltage (energization start voltage) is 1.1V is used. Therefore, at the time of energization, a voltage drop of at least 1.1 V occurs in each diode.
また、リニアレギュレータ３５０は、入力電力を消費することにより入力電圧（直流電圧）を降下させる機能（電圧降下機能）を有し、入力電圧を＋５Ｖの直流電圧に変換して出力する回路である。 The linear regulator 350 is a circuit that has a function (voltage drop function) for lowering an input voltage (DC voltage) by consuming input power, and converts the input voltage to a + 5V DC voltage and outputs it.
電圧変換回路部２６９内では、第１ダイオード３５１のアノードが＋１２Ｖの電源電圧の入力端子（不図示）に接続され、第５ダイオード３５５のカソードが、リニアレギュレータ３６０の入力端子（図９中のＶｉｎ端子）に接続される。 In the voltage conversion circuit unit 269, the anode of the first diode 351 is connected to the input terminal (not shown) of the power supply voltage of + 12V, and the cathode of the fifth diode 355 is connected to the input terminal of the linear regulator 360 (Vin in FIG. 9). Terminal).
また、リニアレギュレータ３６０の出力端子（図９中のＶｏｕｔ端子）は、図示しない＋５Ｖの駆動電圧の入力端子（例えば、スピーカ１１、ランプ群１８及びモータコントローラ２７０（役物２０）の各電源入力端子）に接続される。 Further, an output terminal (Vout terminal in FIG. 9) of the linear regulator 360 is an input terminal of a drive voltage (not shown) of +5 V (for example, each power input terminal of the speaker 11, the lamp group 18, and the motor controller 270 (the accessory 20)). ).
なお、第１コンデンサ３６１は、第５ダイオード３５５のカソード及びリニアレギュレータ３６０の入力端子間の配線と、内蔵中継基板２６０内に設けられた接地（ＧＮＤ）端子との間に接続される。また、第２コンデンサ３６２は、リニアレギュレータ３６０の出力端子と、内蔵中継基板２６０内に設けられた接地（ＧＮＤ）端子との間に接続される。さらに、リニアレギュレータ３６０の接地（ＧＮＤ）端子もまた、内蔵中継基板２６０内に設けられた接地（ＧＮＤ）端子に接続される。 The first capacitor 361 is connected between a wiring between the cathode of the fifth diode 355 and the input terminal of the linear regulator 360 and a ground (GND) terminal provided in the built-in relay board 260. The second capacitor 362 is connected between the output terminal of the linear regulator 360 and a ground (GND) terminal provided in the built-in relay board 260. Further, the ground (GND) terminal of the linear regulator 360 is also connected to the ground (GND) terminal provided in the built-in relay board 260.
上述した構成の電圧変換回路部２６９では、電圧変換回路部２６９に供給（入力）された＋１２Ｖの電源電圧（第１の直流電圧）は、電圧降下回路部３５０（直列接続された第１ダイオード３５１〜第５ダイオード３５５）により所定の直流電圧（ただし、＋５Ｖより高い直流電圧）に降下される。次いで、電圧降下回路部３５０（第１ダイオード３５１〜第５ダイオード３５５）により降下された所定の直流電圧（第２の直流電圧）は、リニアレギュレータ３６０の入力端子（Ｖｉｎ端子）に入力される。そして、リニアレギュレータ３６０は、入力された所定の直流電圧（本実施形態では、＋６．５Ｖ）を＋５Ｖの直流電圧（第３の直流電圧）に変換し、変換された＋５Ｖの直流電圧を出力端子（Ｖｏｕｔ端子）からスピーカ１１、ランプ群１８及びモータコントローラ２７０（役物２０）のそれぞれに出力する。 In the voltage conversion circuit unit 269 having the above-described configuration, the + 12V power supply voltage (first DC voltage) supplied (input) to the voltage conversion circuit unit 269 is supplied to the voltage drop circuit unit 350 (the first diode 351 connected in series). To the fifth diode 355) to a predetermined DC voltage (however, a DC voltage higher than + 5V). Next, a predetermined DC voltage (second DC voltage) dropped by the voltage drop circuit unit 350 (the first diode 351 to the fifth diode 355) is input to the input terminal (Vin terminal) of the linear regulator 360. The linear regulator 360 converts the input predetermined DC voltage (in this embodiment, +6.5 V) into a +5 V DC voltage (third DC voltage), and outputs the converted +5 V DC voltage to the output terminal. (Vout terminal) to the speaker 11, the lamp group 18, and the motor controller 270 (the accessory 20).
（２）リニアレギュレータの発熱抑制特性
上述した本実施形態の電圧変換回路部２６９のように、リニアレギュレータ３６０の入力側に、複数のダイオードを直列接続して構成した電圧降下回路部３５０を設けた場合、リニアレギュレータ３５０に入力される直流電圧を低くすることができる。この場合、リニアレギュレータ３６０の入力電圧と出力電圧（＋５Ｖ）との差が小さくなり、リニアレギュレータ３６０動作時の発熱量を低減することができる。
(2) Heat generation suppression characteristic of linear regulator As with the voltage conversion circuit unit 269 of the present embodiment described above, a voltage drop circuit unit 350 configured by connecting a plurality of diodes in series is provided on the input side of the linear regulator 360. In this case, the DC voltage input to the linear regulator 350 can be lowered. In this case, the difference between the input voltage and the output voltage (+5 V) of the linear regulator 360 is reduced, and the amount of heat generated during the operation of the linear regulator 360 can be reduced.
ここで、図１０を参照しながら、電圧降下回路部３５０内（リニアレギュレータ３６０の入力側）に設けられるダイオードの個数と、ダイオードの各個数における、リニアレギュレータ３６０動作時の素子温度（ジャンクション温度）との対応関係の一例を説明する。 Here, referring to FIG. 10, the number of diodes provided in the voltage drop circuit unit 350 (input side of the linear regulator 360) and the element temperature (junction temperature) at the time of operation of the linear regulator 360 in each number of diodes. An example of the correspondence relationship with will be described.
図１０には、リニアレギュレータ３６０として、最大出力電流が１Ａであり、動作接合部温度（Ｔｊ）範囲が−４０℃〜１５０℃であり、素子単体使用時の熱抵抗（θｊａ）が１２５．０℃／Ｗであり、無限大放熱板使用時の熱抵抗（θｊａ）が１２．５℃／Ｗである特性（性能）を有するリニアレギュレータを用いた場合の特性例を示す。また、図１０には、ダイオード１個当りの電圧降下が１．１Ｖ（ダイオードの順方向電圧が１．１Ｖ）となるような特性を有するダイオードを使用した例を示す。 In FIG. 10, as the linear regulator 360, the maximum output current is 1A, the operating junction temperature (Tj) range is −40 ° C. to 150 ° C., and the thermal resistance (θja) when the element is used alone is 125.0. An example of characteristics when using a linear regulator having a characteristic (performance) of ° C / W and a thermal resistance (θja) of 12.5 ° C / W when using an infinite heat sink is shown. FIG. 10 shows an example in which a diode having a characteristic that the voltage drop per diode is 1.1 V (the forward voltage of the diode is 1.1 V) is used.
なお、図１０中の「Ｖｉｎ」（入力電圧）は、リニアレギュレータ３６０に入力される直流電圧である。「Ｖｏｕｔ」（出力電圧）は、リニアレギュレータ３６０から出力される直流電圧であり、本実施形態では、ダイオードの個数に関係なく、＋５Ｖである。「Ｉｉｎ」（入力電流）は、リニアレギュレータ３６０内に流れる電流であり、図１０に示す例では、ダイオードの個数に関係なく、０．５Ａとする。「Ｐｃ」（損失電力）は、リニアレギュレータ３６０で消費される電力であり、損失電力Ｐｃは、Ｐｃ＝（Ｖｉｎ−Ｖｏｕｔ）×Ｉｉｎの式で算出される。 Note that “Vin” (input voltage) in FIG. 10 is a DC voltage input to the linear regulator 360. “Vout” (output voltage) is a DC voltage output from the linear regulator 360, and in this embodiment, is +5 V regardless of the number of diodes. “Iin” (input current) is a current flowing in the linear regulator 360, and in the example shown in FIG. 10, it is set to 0.5 A regardless of the number of diodes. “Pc” (power loss) is the power consumed by the linear regulator 360, and the power loss Pc is calculated by the equation Pc = (Vin−Vout) × Iin.
また、図１０中の「θｊａ」（熱抵抗）は、リニアレギュレータ３６０で発生する熱抵抗値であり、図１０に示す例では、５０℃／Ｗとする（素子単体使用時の熱抵抗と無限大放熱板使用時の熱抵抗との中間付近の値とする）。「Ｔａ」（周囲温度）は、リニアレギュレータ３６０の周囲温度（環境温度）であり、図１０に示す例では、２５℃（室温程度）とする。そして、「Ｔｊ」（素子温度）は、リニアレギュレータ３６０動作時におけるリニアレギュレータ３６０の温度であり、素子温度Ｔｊは、Ｔｊ＝Ｐｃ×θｊａ＋Ｔａの式で算出される。 Further, “θja” (thermal resistance) in FIG. 10 is a thermal resistance value generated in the linear regulator 360, and in the example shown in FIG. 10, it is set to 50 ° C./W (the thermal resistance and the infinite when the element is used alone). (The value should be in the middle of the thermal resistance when using a large heat sink). “Ta” (ambient temperature) is the ambient temperature (environmental temperature) of the linear regulator 360 and is 25 ° C. (about room temperature) in the example shown in FIG. “Tj” (element temperature) is the temperature of the linear regulator 360 when the linear regulator 360 is operating, and the element temperature Tj is calculated by the equation Tj = Pc × θja + Ta.
図１０に示す例において、直列接続するダイオードの個数を、０個、１個、２個、３個、４個及び５個とすると、リニアレギュレータ３６０の入力電圧Ｖｉｎは、それぞれ１２Ｖ、１０．９Ｖ、９．８Ｖ、８．７Ｖ、７．６Ｖ及び６．５Ｖとなる。すなわち、図１０に示す例では、ダイオードの個数が１個増える度に、リニアレギュレータ３６０の入力電圧Ｖｉｎが１．１Ｖ間隔で低下する。 In the example shown in FIG. 10, when the number of diodes connected in series is 0, 1, 2, 3, 4, and 5, the input voltage Vin of the linear regulator 360 is 12V, 10.9V, respectively. 9.8V, 8.7V, 7.6V and 6.5V. That is, in the example shown in FIG. 10, every time the number of diodes increases by 1, the input voltage Vin of the linear regulator 360 decreases at an interval of 1.1V.
そして、直列接続するダイオードの個数を、０個、１個、２個、３個、４個及び５個とすると、リニアレギュレータ３６０の素子温度Ｔｊは、それぞれ２００℃、１７２．５℃、１４５℃、１１７．５℃、９０℃及び６２．５℃となる。すなわち、図１０に示す例では、ダイオードの個数が１個増える度に、リニアレギュレータ３６０の素子温度Ｔｊが２７．５℃間隔で低下する。 When the number of diodes connected in series is 0, 1, 2, 3, 4, and 5, the element temperatures Tj of the linear regulator 360 are 200 ° C., 172.5 ° C., and 145 ° C., respectively. 117.5 ° C., 90 ° C. and 62.5 ° C. That is, in the example shown in FIG. 10, every time the number of diodes increases by one, the element temperature Tj of the linear regulator 360 decreases at intervals of 27.5 ° C.
上述のように、５個のダイオード（第１ダイオード３５１〜第５ダイオード３５５）を直列接続して構成された電圧降下回路部３５０をリニアレギュレータ３６０の入力側に設けた場合、リニアレギュレータ３６０の素子温度Ｔｊは６２．５℃となり、電圧降下回路部３５０（ダイオード）を設けない場合における素子温度Ｔｊ（２００℃）の１／３以下の値となり、リニアレギュレータ３６０動作時の発熱量を大幅に低減することができる。また、上記構成の本実施形態のパチンコ遊技機１では、リニアレギュレータ３６０の発熱を抑制することができるので、リニアレギュレータ３６０に対して、ヒートシンクの設置や基板面積の増大などの放熱対策を実施する必要がなくなるので、コストアップも抑制することができる。 As described above, when the voltage drop circuit unit 350 configured by connecting five diodes (the first diode 351 to the fifth diode 355) in series is provided on the input side of the linear regulator 360, the elements of the linear regulator 360 are provided. The temperature Tj is 62.5 ° C., which is 1/3 or less of the element temperature Tj (200 ° C.) when the voltage drop circuit unit 350 (diode) is not provided, and the amount of heat generated when the linear regulator 360 is operated is greatly reduced. can do. Further, in the pachinko gaming machine 1 according to the present embodiment configured as described above, since heat generation of the linear regulator 360 can be suppressed, heat radiation measures such as installation of a heat sink and an increase in board area are implemented for the linear regulator 360. Since it is not necessary, the cost increase can be suppressed.
すなわち、本実施形態のパチンコ遊技機１では、リニアレギュレータ３６０（第２の電圧変換回路部）の発熱を抑制することができるとともに、コストアップも抑制することができる。 That is, in the pachinko gaming machine 1 of the present embodiment, heat generation of the linear regulator 360 (second voltage conversion circuit unit) can be suppressed and cost increase can also be suppressed.
なお、図１０に示す例では、リニアレギュレータ３６０の入力電圧Ｖｉｎが出力電圧Ｖｏｕｔ（５Ｖ）より高くなる構成例を示したが、本発明はこれに限定されない。電圧降下回路部３５０で、電圧を５Ｖまで降下させる構成、すなわち、リニアレギュレータ３６０の入力電圧Ｖｉｎが出力電圧Ｖｏｕｔ（５Ｖ）と同じ値になる構成にしてもよい。この場合、リニアレギュレータ３６０の発熱をほぼ無くす（最小限に抑制する）ことができる。 In the example shown in FIG. 10, the configuration example in which the input voltage Vin of the linear regulator 360 is higher than the output voltage Vout (5 V) is shown, but the present invention is not limited to this. The voltage drop circuit unit 350 may reduce the voltage to 5 V, that is, the input voltage Vin of the linear regulator 360 may have the same value as the output voltage Vout (5 V). In this case, the heat generation of the linear regulator 360 can be substantially eliminated (suppressed to a minimum).
また、本実施形態では、リニアレギュレータ３６０の入力側に、同じ整流特性（性能）を有するダイオードを５個、直列接続して設ける例を説明したが、本発明はこれに限定されない。直列接続する各ダイオードの整流特性（性能）が互いに異なっていてもよいし、複数のダイオードのうち一部のダイオードにのみ、整流特性（性能）の異なるダイオードを用いてもよい。また、直列接続するダイオードの個数は、５個に限定されず、例えば、各ダイオードの整流特性（順方向電圧の値）、電圧変換回路部２６９に入力される電源電圧の値、電圧変換回路部２６９から出力される直流電圧（駆動電圧）の値、リニアレギュレータ３６０の性能等に応じて適宜設定することができる。 In this embodiment, the example in which five diodes having the same rectification characteristic (performance) are connected in series on the input side of the linear regulator 360 has been described. However, the present invention is not limited to this. The rectification characteristics (performance) of the diodes connected in series may be different from each other, or diodes having different rectification characteristics (performance) may be used only for some of the plurality of diodes. The number of diodes connected in series is not limited to five. For example, the rectification characteristics (forward voltage values) of each diode, the value of the power supply voltage input to the voltage conversion circuit unit 269, and the voltage conversion circuit unit It can be set as appropriate according to the value of the DC voltage (drive voltage) output from 269, the performance of the linear regulator 360, and the like.
さらに、本実施形態では、電圧降下回路部３５０を構成する回路素子としてダイオードを用いる例を説明したが本発明はこれに限定されず、電圧低下機能を有する回路素子であれば任意の回路素子をダイオードの代わりに用いることができる。ただし、用いる回路素子の構成（素材、形状、サイズ等）によっては、ダイオードのようにコンパクトな構成を有さないものも考えられる。それゆえ、省スペース化の観点では、電圧降下回路部３５０を構成する回路素子としてダイオードを用いることが好ましい。特に、ダイオードとして、基板（本実施形態では、内蔵中継基板２６０）に対して表面実装（平面実装）が可能なダイオードを用いた場合には、基板に対してヒートシンクのような排熱機構を備えた構成に比べて、格段に省スペース化を図ることができる。 Furthermore, in this embodiment, an example in which a diode is used as a circuit element constituting the voltage drop circuit unit 350 has been described. However, the present invention is not limited to this, and any circuit element can be used as long as the circuit element has a voltage drop function. It can be used instead of a diode. However, depending on the configuration (material, shape, size, etc.) of the circuit elements used, there may be a device that does not have a compact configuration like a diode. Therefore, from the viewpoint of space saving, it is preferable to use a diode as a circuit element constituting the voltage drop circuit unit 350. In particular, when a diode capable of surface mounting (planar mounting) on the substrate (in this embodiment, the built-in relay substrate 260) is used as the diode, the substrate is provided with a heat removal mechanism such as a heat sink. Compared to the configuration, the space can be significantly reduced.
また、本実施形態では、電圧降下回路部３５０の出力側に設ける電圧変換回路（演出装置の駆動電圧を生成する回路）として、リニアレギュレータ３６０を用いる例を説明したが、本発明はこれに限定されない。内部で入力電力を消費して直流電圧を降下させる電圧変換回路、すなわち、ＤＣ／ＤＣ変換の原理上、入力電圧と出力電圧との電圧差に応じて発熱量が変化する電圧変換回路であれば、任意の電圧変換回路をリニアレギュレータ３６０の代わりに適用することができる。 Further, in the present embodiment, the example in which the linear regulator 360 is used as the voltage conversion circuit (circuit that generates the driving voltage of the rendering device) provided on the output side of the voltage drop circuit unit 350 has been described, but the present invention is limited to this. Not. A voltage conversion circuit that consumes input power internally and lowers the DC voltage, that is, a voltage conversion circuit that changes the amount of heat generated according to the voltage difference between the input voltage and the output voltage due to the principle of DC / DC conversion. Any voltage conversion circuit can be applied instead of the linear regulator 360.
［表示制御回路］
次に、図１１を参照しながら、表示制御回路２３０の内部構成について説明する。図１１は、表示制御回路２３０内部の回路構成、並びに、表示制御回路２３０とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。
[Display control circuit]
Next, the internal configuration of the display control circuit 230 will be described with reference to FIG. FIG. 11 is a block diagram showing a circuit configuration inside the display control circuit 230 and a connection relationship between the display control circuit 230 and its various peripheral devices and peripheral circuit units.
表示制御回路２３０は、図１１に示すように、メモリコントローラ２３１と、コマンドメモリ２３２と、コマンドパーサ２３３と、動画デコーダ２３４と、静止画デコーダ２３５と、ＳＤＲＡＭコントローラ２３６と、内蔵ＶＲＡＭ２３７と、第１ディスプレイコントローラ２３８と、第２ディスプレイコントローラ２３９と、３Ｄ（Dimension）ジオメトリエンジン２４０と、レンダリングエンジン２４１とを備える。表示制御回路２３０内における各部の接続関係、並びに、表示制御回路２３０とその各種周辺装置及び周辺回路との接続関係は、次の通りである。 As shown in FIG. 11, the display control circuit 230 includes a memory controller 231, a command memory 232, a command parser 233, a moving picture decoder 234, a still picture decoder 235, an SDRAM controller 236, a built-in VRAM 237, a first A display controller 238, a second display controller 239, a 3D (Dimension) geometry engine 240, and a rendering engine 241 are provided. The connection relationship of each part in the display control circuit 230 and the connection relationship between the display control circuit 230 and its various peripheral devices and peripheral circuits are as follows.
表示制御回路２３０内において、メモリコントローラ２３１は、コマンドパーサ２３３、動画デコーダ２３４及び静止画デコーダ２３５に接続される。コマンドパーサ２３３は、メモリコントローラ２３１以外に、コマンドメモリ２３２、動画デコーダ２３４、静止画デコーダ２３５及び３Ｄジオメトリエンジン２４０に接続される。動画デコーダ２３４は、メモリコントローラ２３１及びコマンドパーサ２３３以外に、ＳＤＲＡＭコントローラ２３６に接続される。静止画デコーダ２３５は、メモリコントローラ２３１及びコマンドパーサ２３３以外に、内蔵ＶＲＡＭ２３７に接続される。 In the display control circuit 230, the memory controller 231 is connected to a command parser 233, a moving picture decoder 234 and a still picture decoder 235. In addition to the memory controller 231, the command parser 233 is connected to the command memory 232, the moving picture decoder 234, the still picture decoder 235, and the 3D geometry engine 240. The moving picture decoder 234 is connected to the SDRAM controller 236 in addition to the memory controller 231 and the command parser 233. The still picture decoder 235 is connected to the built-in VRAM 237 in addition to the memory controller 231 and the command parser 233.
また、表示制御回路２３０内において、ＳＤＲＡＭコントローラ２３６は、動画デコーダ２３４以外に、内蔵ＶＲＡＭ２３７、第１ディスプレイコントローラ２３８及び第２ディスプレイコントローラ２３９に接続される。内蔵ＶＲＡＭ２３７は、静止画デコーダ２３５及びＳＤＲＡＭコントローラ２３６以外に、第１ディスプレイコントローラ２３８、第２ディスプレイコントローラ２３９及びレンダリングエンジン２４１に接続される。さらに、３Ｄジオメトリエンジン２４０は、コマンドパーサ２３３以外に、レンダリングエンジン２４１に接続される。 In the display control circuit 230, the SDRAM controller 236 is connected to the built-in VRAM 237, the first display controller 238 and the second display controller 239 in addition to the moving picture decoder 234. The built-in VRAM 237 is connected to the first display controller 238, the second display controller 239 and the rendering engine 241 in addition to the still image decoder 235 and the SDRAM controller 236. Further, the 3D geometry engine 240 is connected to the rendering engine 241 in addition to the command parser 233.
なお、ＳＤＲＡＭ２５０は、表示制御回路２３０内のメモリコントローラ２３１及びＳＤＲＡＭコントローラ２３６に接続される。また、ＣＧＲＯＭ基板２０４は、表示制御回路２３０内のメモリコントローラ２３１に接続される。また、ホスト制御回路２１０は、表示制御回路２３０内のメモリコントローラ２３１及びコマンドメモリ２３２に接続される。さらに、表示装置１３は、表示制御回路２３０内の第１ディスプレイコントローラ２３８及び第２ディスプレイコントローラ２３９に接続される。 The SDRAM 250 is connected to the memory controller 231 and the SDRAM controller 236 in the display control circuit 230. Further, the CGROM substrate 204 is connected to the memory controller 231 in the display control circuit 230. The host control circuit 210 is connected to the memory controller 231 and the command memory 232 in the display control circuit 230. Further, the display device 13 is connected to the first display controller 238 and the second display controller 239 in the display control circuit 230.
次に、表示制御回路２３０内の各部の構成について説明する。 Next, the configuration of each unit in the display control circuit 230 will be described.
メモリコントローラ２３１は、主に、外部の各種メモリ（ＣＧＲＯＭ基板２０４及びＳＤＲＡＭ２５０）と表示制御回路２３０との間の通信制御を行う。例えば、メモリコントローラ２３１は、制御対象となる外部のメモリのアドレス指定信号の送受信や、メモリのレディ、ビジー管理等の処理を行い、各種メモリに対して指定したアドレスに格納されたデータ（演出データ、コマンドデータなど）を取得する処理を行う。 The memory controller 231 mainly controls communication between various external memories (the CGROM substrate 204 and the SDRAM 250) and the display control circuit 230. For example, the memory controller 231 performs processing such as transmission / reception of an address designation signal of an external memory to be controlled, memory ready, busy management, and the like, and data (effect data) stored in designated addresses for various memories. , Command data, etc.).
コマンドメモリ２３２は、コマンドリストを格納する内蔵メモリである。なお、コマンドリストは、コマンドメモリ２３２以外に、ＳＤＲＡＭ２５０、ＣＧＲＯＭ基板２０４（ＣＧＲＯＭ２０６）に格納することもできる。 The command memory 232 is a built-in memory that stores a command list. In addition to the command memory 232, the command list can be stored in the SDRAM 250 and the CGROM substrate 204 (CGROM 206).
コマンドパーサ２３３は、指定されたメモリ（コマンドメモリ２３２、ＳＤＲＡＭ２５０又はＣＧＲＯＭ２０６）からコマンドリストを取得する。具体的には、本実施形態では、ホスト制御回路２１０により表示制御回路２３０内のシステム制御レジスタ（不図示）に、コマンドリストが配置されたメモリの種別（コマンドメモリ２３２、ＳＤＲＡＭ２５０又はＣＧＲＯＭ２０６）と、その開始アドレスとが設定される。そして、コマンドパーサ２３３は、システム制御レジスタ（不図示）に指定されたメモリ内の開始アドレスにアクセスしてコマンドリストを取得する。 The command parser 233 acquires a command list from a specified memory (command memory 232, SDRAM 250 or CGROM 206). Specifically, in the present embodiment, the host control circuit 210 stores the command type in the system control register (not shown) in the display control circuit 230 (command memory 232, SDRAM 250 or CGROM 206), and The start address is set. Then, the command parser 233 obtains a command list by accessing the start address in the memory designated in the system control register (not shown).
また、コマンドパーサ２３３は、取得したコマンドリストを解析して具体的な制御コードを生成し、該制御コードを動画デコーダ２３４、静止画デコーダ２３５、３Ｄジオメトリエンジン２４０に出力する。本実施形態では、コマンドパーサ２３３により出力された制御コードに基づいて、表示制御回路２３０内の各画像処理モジュールが作動する。 In addition, the command parser 233 generates a specific control code by analyzing the acquired command list, and outputs the control code to the moving picture decoder 234, the still picture decoder 235, and the 3D geometry engine 240. In the present embodiment, each image processing module in the display control circuit 230 operates based on the control code output by the command parser 233.
動画デコーダ２３４は、ＣＧＲＯＭ基板２０４又はＳＤＲＡＭ２５０から取得された動画圧縮データを復号（デコード）する。そして、動画デコーダ２３４は、復号した動画データをＳＤＲＡＭ２５０（外付けＲＡＭ）に出力する。なお、動画デコーダ２３４から出力された動画データ（デコード結果）は、ＳＤＲＡＭ２５０内に設けられたムービバッファに格納される。 The moving picture decoder 234 decodes (decodes) the moving picture compressed data acquired from the CGROM substrate 204 or the SDRAM 250. Then, the moving image decoder 234 outputs the decoded moving image data to the SDRAM 250 (external RAM). The moving image data (decoding result) output from the moving image decoder 234 is stored in a movie buffer provided in the SDRAM 250.
静止画デコーダ２３５は、ＣＧＲＯＭ基板２０４又はＳＤＲＡＭ２５０から取得された静止画圧縮データを復号する。そして、静止画デコーダ２３５は、復号した静止画データを内蔵ＶＲＡＭ２３７に出力する。なお、静止画デコーダ２３５から出力された静止画データ（デコード結果）は、内蔵ＶＲＡＭ２３７内に設けられた後述のスプライトバッファに一時的に格納される。 The still image decoder 235 decodes still image compressed data acquired from the CGROM substrate 204 or the SDRAM 250. Then, the still picture decoder 235 outputs the decoded still picture data to the built-in VRAM 237. The still image data (decoding result) output from the still image decoder 235 is temporarily stored in a sprite buffer (described later) provided in the built-in VRAM 237.
ＳＤＲＡＭコントローラ２３６は、後述する描画処理（後述の図９９〜図１０１参照）で説明するように、デコードされた動画データ及び静止画データのＲＡＭへの格納処理や、内蔵ＶＲＡＭ２３７とＣＧＲＯＭ基板２０４又はＳＤＲＡＭ２５０との間における画像データの転送処理などの動作を制御するコントローラである。 The SDRAM controller 236 stores the decoded moving image data and still image data in the RAM, the built-in VRAM 237 and the CGROM substrate 204 or the SDRAM 250, as will be described in a drawing process (see FIGS. 99 to 101 described later). Is a controller that controls operations such as image data transfer processing between and.
内蔵ＶＲＡＭ２３７は、表示制御回路２３０による後述の描画処理（後述の図９９〜図１０１参照）において、デコード処理やレンダリング処理などの各種処理を実行する際のワークＲＡＭとして動作する。また、後述の描画処理内の各処理過程において行われる、内蔵ＶＲＡＭ２３７とＣＧＲＯＭ基板２０４又はＳＤＲＡＭ２５０との間の画像データの転送処理において、各種画像データが内蔵ＶＲＡＭ２３７に一時的に格納される。 The built-in VRAM 237 operates as a work RAM when executing various processes such as a decoding process and a rendering process in a drawing process (see FIGS. 99 to 101 described later) performed by the display control circuit 230. Various image data are temporarily stored in the built-in VRAM 237 in the image data transfer process between the built-in VRAM 237 and the CGROM substrate 204 or the SDRAM 250, which is performed in each process in the drawing process described later.
第１ディスプレイコントローラ２３８及び第２ディスプレイコントローラ２３９のそれぞれは、レンダリングエンジン２４１により生成されたレンダリング結果（描画結果）を取得し、該レンダリング結果を表示装置１３に出力する。これにより、表示装置１３の表示画面に、所定の画像が表示される。なお、本実施形態のパチンコ遊技機１のように、２つのディスプレイコントローラを設けた場合には、一つの表示制御回路２３０（１チップ）により、２つの画面を表示装置１３に設けて各画面を独立して制御することができる。 Each of the first display controller 238 and the second display controller 239 acquires the rendering result (drawing result) generated by the rendering engine 241 and outputs the rendering result to the display device 13. As a result, a predetermined image is displayed on the display screen of the display device 13. When two display controllers are provided as in the pachinko gaming machine 1 of the present embodiment, two screens are provided on the display device 13 by one display control circuit 230 (one chip). It can be controlled independently.
３Ｄジオメトリエンジン２４０は、コマンドパーサ２３３から入力された制御コードに基づいて、３次元情報を２次元情報に変換する処理（投影変換処理）や、図形の拡大、縮小、回転及び移動等のアフィン変換（図形変換）処理を行う。そして、３Ｄジオメトリエンジン２４０は、変換処理の結果をレンダリングエンジン２４１に出力する。 Based on the control code input from the command parser 233, the 3D geometry engine 240 converts 3D information into 2D information (projection conversion processing), and affine transformation such as figure enlargement, reduction, rotation, and movement. Perform (graphic conversion) processing. Then, the 3D geometry engine 240 outputs the result of the conversion process to the rendering engine 241.
レンダリングエンジン２４１は、伸張された静止画データ及び動画データが格納されたテクスチャソース（本実施形態ではＳＤＲＡＭ２５０）を参照し、該画像データに対してレンダリング（描画）処理を施する。そして、レンダリングエンジン２４１は、レンダリング結果をレンダリングターゲット（本実施形態では、内蔵ＶＲＡＭ２３７又はＳＤＲＡＭ２５０）に書き出す。 The rendering engine 241 refers to a texture source (SDRAM 250 in this embodiment) in which decompressed still image data and moving image data are stored, and performs rendering (drawing) processing on the image data. Then, the rendering engine 241 writes the rendering result to a rendering target (in the present embodiment, the built-in VRAM 237 or the SDRAM 250).
なお、本明細書でいう「レンダリング（描画）する」とは、動画の拡大縮小や回転などの指定情報（本実施形態では、３Ｄジオメトリエンジン２４０から出力された情報）に従ってデコードされたデータを編集することである。また、ここでいう「レンダリングエンジン」には、例えば、「ラスタライザ」、「ピクセルシェーダ」なども含まれる。それゆえ、レンダリングエンジン２４１では、ピクセルシェーダと同様に、画像データに対してピクセル単位で、ＡＲＧＢ値（Ａ：透明度（不透明度）を示すアルファ値、Ｒ：赤色成分の輝度値、Ｇ：緑色成分の輝度値、Ｂ：青色成分の輝度値）の演算処理も行われる。 In this specification, “rendering” means editing data decoded according to designation information (information output from the 3D geometry engine 240 in this embodiment) such as enlargement / reduction or rotation of a moving image. It is to be. The “rendering engine” here includes, for example, “rasterizer”, “pixel shader”, and the like. Therefore, in the rendering engine 241, similarly to the pixel shader, the ARGB value (A: alpha value indicating transparency (opacity), R: luminance value of red component, G: green component) for each pixel of image data. (B: luminance value of blue component) is also calculated.
［表示制御回路及びＣＧＲＯＭ間の接続構成］
本実施形態のパチンコ遊技機１では、表示制御回路２３０に接続されるＣＧＲＯＭの種別（ＮＯＲ型又はＮＡＮＤ型）が異なっていても対処可能な構成を有する。ここで、図１２及び図１３を参照しながら、サブ基板２０２内に設けられた表示制御回路２３０及びその周辺回路と、ＣＧＲＯＭ基板に搭載されたＣＧＲＯＭとの間の接続構成について説明する。
[Connection configuration between display control circuit and CGROM]
The pachinko gaming machine 1 of the present embodiment has a configuration that can cope with different types of CGROM (NOR type or NAND type) connected to the display control circuit 230. Here, a connection configuration between the display control circuit 230 provided in the sub-substrate 202 and its peripheral circuits and the CGROM mounted on the CGROM substrate will be described with reference to FIGS.
図１２は、ＣＧＲＯＭがＮＯＲ型のＣＧＲＯＭ２０６ａ（ＮＯＲ型フラッシュメモリ）である場合におけるサブ基板２０２及びＣＧＲＯＭ基板２０４ａ間の接続構成図である。また、図１３は、ＣＧＲＯＭがＮＡＮＤ型のＣＧＲＯＭ２０６ｂ（ＮＡＮＤ型フラッシュメモリ）である場合におけるサブ基板２０２及びＣＧＲＯＭ基板２０４ｂ間の接続構成図である。なお、図１２及び図１３では、接続部分の構成をより明確にするため、ＣＧＲＯＭ基板がサブ基板２０２から外れた状態を示すが、実際には、両基板はボード・トゥ・ボードコネクタを介して接続される。 FIG. 12 is a connection configuration diagram between the sub board 202 and the CGROM board 204a when the CGROM is a NOR type CGROM 206a (NOR type flash memory). FIG. 13 is a connection configuration diagram between the sub-substrate 202 and the CGROM substrate 204b when the CGROM is a NAND-type CGROM 206b (NAND-type flash memory). 12 and 13 show a state in which the CGROM board is detached from the sub-board 202 in order to clarify the configuration of the connection portion, but in actuality, both boards are connected via a board-to-board connector. Connected.
（１）サブ基板の構成
まず、サブ基板２０２の内部構成を説明する。なお、図１２と図１３との比較から明らかなように、ＣＧＲＯＭ基板２０４ａにＮＯＲ型のＣＧＲＯＭ２０６ａを搭載した場合におけるサブ基板２０２の構成は、ＣＧＲＯＭ基板２０４ｂにＮＡＮＤ型のＣＧＲＯＭ２０６ｂを搭載した場合のそれと同様である。
(1) Configuration of Sub-Substrate First, the internal configuration of the sub-substrate 202 will be described. As is clear from comparison between FIG. 12 and FIG. 13, the configuration of the sub-board 202 when the NOR type CGROM 206a is mounted on the CGROM board 204a is the same as that when the NAND type CGROM 206b is mounted on the CGROM board 204b. It is the same.
サブ基板２０２には、図１２及び図１３に示すように、表示制御回路２３０が設けられるとともに、その周辺回路として、双方向バランストランシーバ３０１（通信形態設定手段）及びＡＮＤ回路３０２（ＡＮＤゲート）が設けられる。また、サブ基板２０２には、各種信号配線（バス）と、各種バスを介して表示制御回路２３０に直接的又は間接的に接続された複数の接続端子を含む端子群３０３（第１端子群）とが設けられる。 As shown in FIGS. 12 and 13, the sub-board 202 is provided with a display control circuit 230, and as its peripheral circuits, a bidirectional balance transceiver 301 (communication form setting means) and an AND circuit 302 (AND gate) are provided. Provided. The sub-board 202 includes a terminal group 303 (first terminal group) including various signal wirings (buses) and a plurality of connection terminals directly or indirectly connected to the display control circuit 230 via the various buses. Are provided.
双方向バランストランシーバ３０１は、一方の４つの入出力端子（図１２中の端子Ａ０〜端子Ａ３）と、該一方の４つの入出力端子（端子Ａ０〜端子Ａ３）にそれぞれ接続された他方の４つの入出力端子（図１２中の端子Ｂ０〜端子Ｂ３）とを有する。また、双方向バランストランシーバ３０１は、入出力端子Ａ０〜入出力端子Ａ３及び入出力端子Ｂ０〜入出力端子Ｂ３間における信号の通信方向を切替制御するための２つの制御端子（図１２中の端子ＯＥ及び端子ＤＩＲ）を有する。 The bidirectional balanced transceiver 301 includes one of four input / output terminals (terminal A0 to terminal A3 in FIG. 12) and the other four input / output terminals (terminal A0 to terminal A3). And two input / output terminals (terminals B0 to B3 in FIG. 12). In addition, the bidirectional balance transceiver 301 includes two control terminals (terminals in FIG. 12) for switching control of signal communication directions between the input / output terminals A0 to A3 and the input / output terminals B0 to B3. OE and terminal DIR).
双方向バランストランシーバ３０１は、制御端子ＯＥ及び制御端子ＤＩＲにそれぞれ印加される電圧信号の信号レベルの組み合わせに応じて、入出力端子Ａ０〜入出力端子Ａ３及び入出力端子Ｂ０〜入出力端子Ｂ３間における信号の通信方向を切り替える。これにより、何らかの原因により通信方向（通信動作）に不整合が発生した場合であっても、表示制御回路２３０及びＣＧＲＯＭ間における通信動作の安全性を確保することができる。なお、双方向バランストランシーバ３０１における通信方向の切替制御動作については、後で詳述する。また、本実施形態で用いる双方向バランストランシーバ３０１は、３．３Ｖ及び５Ｖの２電源を有するシステムにも対応可能である。 The bidirectional balance transceiver 301 is connected between the input / output terminals A0 to A3 and the input / output terminals B0 to B3 according to the combination of the signal levels of the voltage signals applied to the control terminal OE and the control terminal DIR, respectively. Switch the signal communication direction at. Thereby, even if a mismatch occurs in the communication direction (communication operation) for some reason, it is possible to ensure the safety of the communication operation between the display control circuit 230 and the CGROM. The communication direction switching control operation in the bidirectional balance transceiver 301 will be described in detail later. Further, the bidirectional balance transceiver 301 used in the present embodiment can also be applied to a system having two power supplies of 3.3V and 5V.
表示制御回路２３０には、４つの入出力兼用端子（図１２中の端子ＧＭＡ３１／ＧＲＢ３〜端子ＧＭＡ２８／ＧＲＢ０）が設けられる。この入出力兼用端子ＧＭＡ３１／ＧＲＢ３〜入力出力兼用端子ＧＭＡ２８／ＧＲＢ０は、ＣＧＲＯＭがＮＯＲ型のＣＧＲＯＭ２０６ａである場合にはアドレスバスの出力端子として作用し、ＣＧＲＯＭがＮＡＮＤ型のＣＧＲＯＭ２０６ｂである場合にはレディ／ビジー信号の入力端子として作用する。また、表示制御回路２３０には、ＣＧＲＯＭ内のデータ格納領域のアドレスに関するデータ（アドレスの指定データ等）の出力端子として作用する２６個の出力端子（図１２中の端子ＧＭＡ２７〜端子ＧＭＡ２）が設けられる。 The display control circuit 230 is provided with four input / output terminals (terminal GMA31 / GRB3 to terminal GMA28 / GRB0 in FIG. 12). These input / output terminals GMA31 / GRB3 to input / output terminal GMA28 / GRB0 function as output terminals of the address bus when the CGROM is a NOR type CGROM 206a, and ready when the CGROM is a NAND type CGROM 206b. / Acts as an input terminal for busy signals. Further, the display control circuit 230 is provided with 26 output terminals (terminal GMA27 to terminal GMA2 in FIG. 12) that act as output terminals for data related to the address of the data storage area in the CGROM (address designation data, etc.). It is done.
また、表示制御回路２３０には、２つのＣＧメモリチップイネーブル出力端子（図１２中の端子ＧＣＥ＿０，端子ＧＣＥ＿１）が設けられる。なお、本実施形態では、表示制御回路２３０は、２つのＣＧメモリチップイネーブル出力端子（ＧＣＥ＿０，ＧＣＥ＿１：特定の出力端子）に対応した２つのメモリ空間を有し、各メモリ空間には、メモリの種類、バス幅、アクセスタイミング等の情報が設定される。ただし、本実施形態では、表示制御回路２３０は、同期モードのＲＯＭと非同期モードのＲＯＭとを混在した場合には対応（使用）できない構成になっている。 Further, the display control circuit 230 is provided with two CG memory chip enable output terminals (terminal GCE_0 and terminal GCE_1 in FIG. 12). In the present embodiment, the display control circuit 230 has two memory spaces corresponding to two CG memory chip enable output terminals (GCE_0, GCE_1: specific output terminals). Information such as type, bus width, and access timing is set. However, in this embodiment, the display control circuit 230 has a configuration that cannot be used (used) when a synchronous mode ROM and an asynchronous mode ROM are mixed.
さらに、表示制御回路２３０には、ＣＧＲＯＭから画像データ（動画／静止画の圧縮データ）をデータバスを介して取得するための複数のデータバス入力端子が設けられる。 Further, the display control circuit 230 is provided with a plurality of data bus input terminals for acquiring image data (moving image / still image compressed data) from the CGROM via the data bus.
なお、サブ基板２０２に設けられた上記構成部の電気的な接続関係は次の通りである。 The electrical connection relationship of the above components provided on the sub-board 202 is as follows.
表示制御回路２３０の入出力兼用端子ＧＭＡ３１／ＧＲＢ３〜入力出力兼用端子ＧＭＡ２８／ＧＲＢ０は、図１２及び図１３に示すように、双方向バランストランシーバ３０１の入出力端子Ｂ０〜入出力端子Ｂ３にそれぞれ接続される。そして、双方向バランストランシーバ３０１の入出力端子Ａ０〜入出力端子Ａ３は、端子群３０３の第１接続端子〜第４接続端子にそれぞれ接続される。すなわち、表示制御回路２３０の入出力兼用端子ＧＭＡ３１／ＧＲＢ３〜入力出力兼用端子ＧＭＡ２８／ＧＲＢ０は、双方向バランストランシーバ３０１を介して、端子群３０３の第１接続端子〜第４接続端子にそれぞれ接続される。 The input / output terminals GMA31 / GRB3 to GMA28 / GRB0 of the display control circuit 230 are connected to the input / output terminals B0 to B3 of the bidirectional balance transceiver 301 as shown in FIGS. Is done. The input / output terminals A0 to A3 of the bidirectional balance transceiver 301 are connected to the first to fourth connection terminals of the terminal group 303, respectively. That is, the input / output terminal GMA31 / GRB3 to the input / output terminal GMA28 / GRB0 of the display control circuit 230 are connected to the first connection terminal to the fourth connection terminal of the terminal group 303 through the bidirectional balance transceiver 301, respectively. The
また、表示制御回路２３０の出力端子ＧＭＡ２７〜出力端子ＧＭＡ２は、端子群３０３の第９接続端子〜第３４接続端子にそれぞれ接続され、ＣＧメモリチップイネーブル出力端子ＧＣＥ＿０及びＣＧメモリチップイネーブル出力端子ＧＣＥ＿１は、端子群３０３の第３５接続端子及び第３６接続端子にそれぞれ接続される。さらに、表示制御回路２３０の複数のデータバス入力端子は、端子群３０３の第３７接続端子以降の対応する接続端子にそれぞれ接続される。 Further, the output terminal GMA27 to the output terminal GMA2 of the display control circuit 230 are connected to the ninth connection terminal to the 34th connection terminal of the terminal group 303, respectively, and the CG memory chip enable output terminal GCE_0 and the CG memory chip enable output terminal GCE_1 are The terminal group 303 is connected to the 35th connection terminal and the 36th connection terminal, respectively. Further, the plurality of data bus input terminals of the display control circuit 230 are respectively connected to corresponding connection terminals after the 37th connection terminal of the terminal group 303.
双方向バランストランシーバ３０１の制御端子ＤＩＲは、端子群３０３の第５接続端子に接続され、制御端子ＯＥは、ＡＮＤ回路３０２の出力端子に接続される。ＡＮＤ回路３０２の一方の入力端子は、ＣＧメモリチップイネーブル出力端子ＧＣＥ＿０に接続され、ＡＮＤ回路３０２の他方の入力端子は、ＣＧメモリチップイネーブル出力端子ＧＣＥ＿１に接続される。また、サブ基板２０２の端子群３０３の第６接続端子及び第７接続端子は、サブ基板２０２に設けられた電源電圧（＋３．３Ｖ）端子に接続され、第８接続端子は、サブ基板２０２に設けられた接地（ＧＮＤ）端子に接続される。 The control terminal DIR of the bidirectional balance transceiver 301 is connected to the fifth connection terminal of the terminal group 303, and the control terminal OE is connected to the output terminal of the AND circuit 302. One input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_0, and the other input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_1. Further, the sixth connection terminal and the seventh connection terminal of the terminal group 303 of the sub-board 202 are connected to a power supply voltage (+3.3 V) terminal provided on the sub-board 202, and the eighth connection terminal is connected to the sub-board 202. Connected to the ground (GND) terminal provided.
（２）ＣＧＲＯＭ基板（ＮＯＲ型）の構成
次に、ＮＯＲ型のＣＧＲＯＭ２０６ａを搭載したＣＧＲＯＭ基板２０４ａの内部構成を、図１２を参照しながら説明する。
(2) Configuration of CGROM Substrate (NOR Type) Next, the internal configuration of the CGROM substrate 204a on which the NOR type CGROM 206a is mounted will be described with reference to FIG.
ＣＧＲＯＭ基板２０４ａにＮＯＲ型のＣＧＲＯＭ２０６ａを搭載した場合、ＣＧＲＯＭ基板２０４ａには、ＮＯＲ型のＣＧＲＯＭ２０６ａとともに、各種信号配線（バス）と、各種バスを介してＣＧＲＯＭ２０６ａに接続された複数の接続端子を含む端子群３１１（第２端子群）とが設けられる。 When the NOR-type CGROM 206a is mounted on the CGROM substrate 204a, the CGROM substrate 204a includes a NOR-type CGROM 206a and various signal wirings (buses) and a terminal including a plurality of connection terminals connected to the CGROM 206a via various buses. A group 311 (second terminal group) is provided.
ＣＧＲＯＭ基板２０４ａに設けられた端子群３１１中の第１接続端子〜第４接続端子及び第９接続端子以降の接続端子は、ＣＧＲＯＭ２０６ａに接続される。 The first to fourth connection terminals and the connection terminals after the ninth connection terminal in the terminal group 311 provided on the CGROM substrate 204a are connected to the CGROM 206a.
なお、図１２に示す例では、ＣＧＲＯＭ２０６ａは、ＮＯＲ型フラッシュメモリ（ランダムアクセス方式のフラッシュメモリ）であるので、端子群３１１中の第１接続端子〜第４接続端子及び第９接続端子〜第３４接続端子は、ＣＧＲＯＭ２０６ａのアドレスバスの入力端子（不図示）に接続される。また、端子群３１１中の第３５接続端子及び第３６接続端子は、ＣＧＲＯＭ２０６ａのＣＧメモリチップイネーブル入力端子（不図示）に接続され、第３７接続端子以降の接続端子は、表示制御回路２３０がＣＧＲＯＭ２０６ａから画像データ（動画／静止画の圧縮データ）を取得する際に用いられるＣＧＲＯＭ２０６ａのデータ出力端子に接続される。 In the example shown in FIG. 12, the CGROM 206a is a NOR flash memory (random access flash memory), and therefore, the first connection terminal to the fourth connection terminal and the ninth connection terminal to the 34th in the terminal group 311. The connection terminal is connected to an input terminal (not shown) of the address bus of the CGROM 206a. In addition, the 35th connection terminal and the 36th connection terminal in the terminal group 311 are connected to a CG memory chip enable input terminal (not shown) of the CGROM 206a, and the display control circuit 230 is connected to the CGROM 206a for connection terminals after the 37th connection terminal. Is connected to a data output terminal of the CGROM 206a used when acquiring image data (moving image / still image compressed data).
また、ＣＧＲＯＭ基板２０４ａに設けられた端子群３１１中の第５接続端子（所定の接続端子）は、信号配線Ｗ２を介して第８接続端子に接続され、第８接続端子は、ＣＧＲＯＭ基板２０４ａに設けられた接地（ＧＮＤ）端子に接続される。すなわち、ＣＧＲＯＭ２０６ａがＮＯＲ型フラッシュメモリである場合には、第５接続端子は、信号配線Ｗ２を介して接地される。さらに、端子群３１１中の第６接続端子及び第７接続端子は、ＣＧＲＯＭ基板２０４ａに設けられた電源電圧（＋３．３Ｖ）端子に接続される。 Further, the fifth connection terminal (predetermined connection terminal) in the terminal group 311 provided on the CGROM substrate 204a is connected to the eighth connection terminal via the signal wiring W2, and the eighth connection terminal is connected to the CGROM substrate 204a. Connected to the ground (GND) terminal provided. That is, when the CGROM 206a is a NOR type flash memory, the fifth connection terminal is grounded via the signal wiring W2. Furthermore, the sixth connection terminal and the seventh connection terminal in the terminal group 311 are connected to a power supply voltage (+3.3 V) terminal provided on the CGROM substrate 204a.
端子群３１１に含まれる接続端子の数は、サブ基板２０２に設けられたＣＧＲＯＭ基板接続用の端子群３０３の接続端子の数と同じである。そして、ＣＧＲＯＭ基板２０４ａをサブ基板２０２に接続（装着）する際には、ＣＧＲＯＭ基板２０４ａの接続端子が同じ端子番号のサブ基板２０２の接続端子と接続されるように、両基板が接続される。すなわち、図１２に示すように、ＣＧＲＯＭ基板２０４ａの第１接続端子、第２接続端子、…、第３７接続端子、…が、サブ基板２０２の第１接続端子、第２接続端子、…、第３７接続端子、…にそれぞれ接続される。 The number of connection terminals included in the terminal group 311 is the same as the number of connection terminals of the CGROM substrate connection terminal group 303 provided on the sub substrate 202. When the CGROM board 204a is connected (attached) to the sub board 202, both boards are connected such that the connection terminal of the CGROM board 204a is connected to the connection terminal of the sub board 202 having the same terminal number. That is, as shown in FIG. 12, the first connection terminal, the second connection terminal,..., The 37th connection terminal of the CGROM substrate 204a are the first connection terminal, the second connection terminal,. 37 are connected to the connection terminals, respectively.
（３）ＣＧＲＯＭ基板（ＮＡＮＤ型）の構成
次に、ＮＡＮＤ型のＣＧＲＯＭ２０６ｂを搭載したＣＧＲＯＭ基板２０４ｂの内部構成を、図１３を参照しながら説明する。なお、図１３に示すＣＧＲＯＭ基板２０４ｂの構成において、図１２に示すＮＯＲ型のＣＧＲＯＭ２０６ａを搭載したＣＧＲＯＭ基板２０４ａと同じ構成には同じ符号を付して示す。
(3) Configuration of CGROM Substrate (NAND Type) Next, the internal configuration of the CGROM substrate 204b on which the NAND type CGROM 206b is mounted will be described with reference to FIG. In the configuration of the CGROM substrate 204b shown in FIG. 13, the same components as those of the CGROM substrate 204a on which the NOR type CGROM 206a shown in FIG.
ＣＧＲＯＭ基板２０４ｂにＮＡＮＤ型のＣＧＲＯＭ２０６ｂを搭載した場合、ＣＧＲＯＭ基板２０４ｂには、ＮＡＮＤ型のＣＧＲＯＭ２０６ｂとともに、その周辺回路として、トランジスタ回路３１２が設けられる。また、ＣＧＲＯＭ基板２０４ｂには、各種信号配線（バス）と、各種バスを介してＣＧＲＯＭ２０６ｂに直接的又は間接的に接続された複数の接続端子を含む端子群３１１（第２端子群）とが設けられる。 When the NAND type CGROM 206b is mounted on the CGROM substrate 204b, the CGROM substrate 204b is provided with a transistor circuit 312 as a peripheral circuit together with the NAND type CGROM 206b. Further, the CGROM substrate 204b is provided with various signal wirings (buses) and a terminal group 311 (second terminal group) including a plurality of connection terminals directly or indirectly connected to the CGROM 206b via various buses. It is done.
ＣＧＲＯＭ基板２０４ｂの端子群３１１中の第１接続端子〜第４接続端子は、トランジスタ回路３１２のドレイン端子に接続される。なお、トランジスタ回路３１２のゲート端子はＣＧＲＯＭ２０６ｂに接続され、ソース端子は、ＣＧＲＯＭ基板２０４ｂに設けられた接地（ＧＮＤ）端子に接続される。すなわち、第１接続端子〜第４接続端子はトランジスタ回路３１２を介してＣＧＲＯＭ２０６ｂに接続される。 The first connection terminal to the fourth connection terminal in the terminal group 311 of the CGROM substrate 204b are connected to the drain terminal of the transistor circuit 312. Note that the gate terminal of the transistor circuit 312 is connected to the CGROM 206b, and the source terminal is connected to a ground (GND) terminal provided on the CGROM substrate 204b. That is, the first to fourth connection terminals are connected to the CGROM 206b through the transistor circuit 312.
なお、図１３に示す例では、ＣＧＲＯＭ２０６ｂは、ＮＡＮＤ型フラッシュメモリ（シーケンシャルアクセス方式のフラッシュメモリ）であるので、トランジスタ回路３１２のゲート端子、すなわち、端子群３１１中の第１接続端子〜第４接続端子は、ＣＧＲＯＭ２０６ｂに設けられたレディ／ビジー出力端子（不図示）に接続される。 In the example shown in FIG. 13, since the CGROM 206b is a NAND flash memory (sequential access flash memory), the gate terminal of the transistor circuit 312, that is, the first connection terminal to the fourth connection in the terminal group 311. The terminal is connected to a ready / busy output terminal (not shown) provided in the CGROM 206b.
また、ＣＧＲＯＭ基板２０４ｂの端子群３１１中の第５接続端子（所定の接続端子）は、信号配線Ｗ３を介して第６接続端子及び第７接続端子に接続され、第６接続端子及び第７接続端子は、ＣＧＲＯＭ基板２０４ｂに設けられた電源電圧（＋３．３Ｖ）端子に接続される。すなわち、ＣＧＲＯＭ２０６ｂがＮＡＮＤ型フラッシュメモリである場合には、第５接続端子は、信号配線Ｗ３を介して電源電圧（＋３．３Ｖ）端子に接続される。 Further, the fifth connection terminal (predetermined connection terminal) in the terminal group 311 of the CGROM substrate 204b is connected to the sixth connection terminal and the seventh connection terminal via the signal wiring W3, and the sixth connection terminal and the seventh connection are connected. The terminal is connected to a power supply voltage (+3.3 V) terminal provided on the CGROM substrate 204b. That is, when the CGROM 206b is a NAND flash memory, the fifth connection terminal is connected to the power supply voltage (+ 3.3V) terminal via the signal wiring W3.
また、ＣＧＲＯＭ基板２０４ｂの端子群３１１中の第８接続端子は、ＣＧＲＯＭ基板２０４ｂに設けられた接地（ＧＮＤ）端子に接続される。 The eighth connection terminal in the terminal group 311 of the CGROM substrate 204b is connected to a ground (GND) terminal provided on the CGROM substrate 204b.
さらに、ＣＧＲＯＭ基板２０４ｂの端子群３１１中の第９接続端子以降の接続端子は、ＣＧＲＯＭ２０６ｂに接続される。この際、第９接続端子〜第３４接続端子は、ＣＧＲＯＭ２０６ｂに設けられたアドレスに関するデータの入力端子（不図示）に接続され、第３５接続端子及び第３６接続端子は、ＣＧＲＯＭ２０６ｂに設けられたＣＧメモリチップイネーブル入力端子に接続される。また、第３７接続端子以降の接続端子は、表示制御回路２３０がＣＧＲＯＭ２０６ｂから画像データ（動画／静止画の圧縮データ）を取得する際に使用されるＣＧＲＯＭ２０６ｂのデータ出力端子（不図示）に接続される。 Further, the connection terminals after the ninth connection terminal in the terminal group 311 of the CGROM substrate 204b are connected to the CGROM 206b. At this time, the ninth connection terminal to the 34th connection terminal are connected to an input terminal (not shown) of data relating to an address provided in the CGROM 206b, and the 35th connection terminal and the 36th connection terminal are CG provided in the CGROM 206b. Connected to memory chip enable input terminal. The connection terminals after the 37th connection terminal are connected to a data output terminal (not shown) of the CGROM 206b used when the display control circuit 230 obtains image data (moving image / still image compressed data) from the CGROM 206b. The
なお、ＣＧＲＯＭ基板２０４ｂにＮＡＮＤ型のＣＧＲＯＭ２０６ｂが搭載された場合においても、ＣＧＲＯＭ基板２０４ｂの端子群３１１に含まれる接続端子の数は、サブ基板２０２に設けられたＣＧＲＯＭ基板接続用の端子群３０３の接続端子の数と同じである。そして、ＣＧＲＯＭ基板２０４ｂをサブ基板２０２に接続（装着）する際には、ＣＧＲＯＭ基板２０４ｂの接続端子が同じ端子番号のサブ基板２０２の接続端子と接続されるように、両基板が接続される。すなわち、図１３に示すように、ＣＧＲＯＭ基板２０４ｂの第１接続端子、第２接続端子、…、第３７接続端子、…が、サブ基板２０２の第１接続端子、第２接続端子、…、第３７接続端子、…にそれぞれ接続される。 Even when the NAND-type CGROM 206b is mounted on the CGROM substrate 204b, the number of connection terminals included in the terminal group 311 of the CGROM substrate 204b is the same as that of the terminal group 303 for connecting CGROM substrates provided on the sub substrate 202. It is the same as the number of connection terminals. When the CGROM board 204b is connected (attached) to the sub board 202, both boards are connected so that the connection terminal of the CGROM board 204b is connected to the connection terminal of the sub board 202 having the same terminal number. That is, as shown in FIG. 13, the first connection terminal, the second connection terminal,..., The 37th connection terminal of the CGROM substrate 204b are the first connection terminal, the second connection terminal,. 37 are connected to the connection terminals, respectively.
［表示制御回路及びＣＧＲＯＭ間の通信動作］
次に、図１２〜図１５を参照しながら、表示制御回路２３０がＣＧＲＯＭから画像データ（動画／静止画の圧縮データ）を取得する際の動作を説明する。なお、図１４は、サブ基板２０２に設けられたＡＮＤ回路３０２における入力信号と出力信号との対応関係を示す真理値表であり、図１５は、サブ基板２０２に設けられた双方向バランストランシーバ３０１における、制御端子ＯＥ及び制御端子ＤＩＲに印加される信号レベルと、通信方向との対応関係を示す真理値表である。
[Communication operation between display control circuit and CGROM]
Next, the operation when the display control circuit 230 acquires image data (moving image / still image compressed data) from the CGROM will be described with reference to FIGS. 14 is a truth table showing a correspondence relationship between input signals and output signals in the AND circuit 302 provided on the sub-board 202, and FIG. 15 is a bidirectional balance transceiver 301 provided on the sub-board 202. 2 is a truth table showing the correspondence between the signal level applied to the control terminal OE and the control terminal DIR and the communication direction.
（１）ＡＮＤ回路及び双方向バランストランシーバの動作ＡＮＤ回路３０２は、図１４に示すように、両方の入力端子にＨＩＧＨレベルの信号（電圧信号）が入力された場合にのみ、双方向バランストランシーバ３０１の制御端子ＯＥにＨＩＧＨレベルの信号を出力し、それ以外の入力条件では、制御端子ＯＥにＬＯＷレベルの信号を出力する。 (1) Operation of AND Circuit and Bidirectional Balance Transceiver As shown in FIG. 14, the AND circuit 302, as shown in FIG. 14, only when a HIGH level signal (voltage signal) is input to both input terminals. A HIGH level signal is output to the control terminal OE, and a LOW level signal is output to the control terminal OE under other input conditions.
双方向バランストランシーバ３０１は、図１５に示すように、制御端子ＯＥにＬＯＷレベルの信号（電圧信号）が入力され、且つ、制御端子ＤＩＲにＬＯＷレベルの信号が入力された場合、双方向バランストランシーバ３０１の入出力端子Ａ０〜入出力端子Ａ３を出力端子として作用させ、入出力端子Ｂ０〜入出力端子Ｂ３を入力端子として作用させる。この場合には、表示制御回路２３０及びＣＧＲＯＭ間の通信方向は、表示制御回路２３０からＣＧＲＯＭに向かう方向になる。 As shown in FIG. 15, when the LOW level signal (voltage signal) is input to the control terminal OE and the LOW level signal is input to the control terminal DIR, the bidirectional balance transceiver 301 has a bidirectional balance transceiver. The input / output terminal A0 to input / output terminal A3 of 301 are operated as output terminals, and the input / output terminals B0 to B3 are operated as input terminals. In this case, the communication direction between the display control circuit 230 and the CGROM is a direction from the display control circuit 230 to the CGROM.
また、双方向バランストランシーバ３０１は、制御端子ＯＥにＬＯＷレベルの信号が入力され、且つ、制御端子ＤＩＲにＨＩＧＨレベルの信号が入力された場合、双方向バランストランシーバ３０１の入出力端子Ａ０〜入出力端子Ａ３を入力端子として作用させ、入出力端子Ｂ０〜入出力端子Ｂ３を出力端子として作用させる。この場合には、表示制御回路２３０及びＣＧＲＯＭ間の通信方向は、ＣＧＲＯＭから表示制御回路２３０に向かう方向になる。 In addition, the bidirectional balance transceiver 301 has an input / output terminal A0 to an input / output terminal of the bidirectional balance transceiver 301 when a LOW level signal is input to the control terminal OE and a HIGH level signal is input to the control terminal DIR. The terminal A3 is operated as an input terminal, and the input / output terminals B0 to B3 are operated as output terminals. In this case, the communication direction between the display control circuit 230 and the CGROM is a direction from the CGROM toward the display control circuit 230.
なお、双方向バランストランシーバ３０１の制御端子ＯＥに入力される信号レベルと制御端子ＤＩＲに入力される信号レベルとの組み合わせが上記以外の組み合わせである場合（双方向バランストランシーバ３０１の制御端子ＯＥにＨＩＧＨレベルの信号が入力された場合）には、双方向バランストランシーバ３０１の入出力端子Ａ０〜入出力端子Ａ３及び入出力端子Ｂ０〜入出力端子Ｂ３は、ＨＩＧＨインピーダンス状態（図１５中の「Ｚ」）、すなわち、開放状態と同等の状態となり、表示制御回路２３０及びＣＧＲＯＭ間で通信は行われない。 When the combination of the signal level input to the control terminal OE of the bidirectional balance transceiver 301 and the signal level input to the control terminal DIR is a combination other than the above (the control terminal OE of the bidirectional balance transceiver 301 is HIGH). When a level signal is input), the input / output terminal A0 to the input / output terminal A3 and the input / output terminal B0 to the input / output terminal B3 of the bidirectional balanced transceiver 301 are in a HIGH impedance state ("Z" in FIG. 15). ), That is, a state equivalent to the open state, and no communication is performed between the display control circuit 230 and the CGROM.
（２）表示制御回路及びＣＧＲＯＭ（ＮＯＲ型）間の通信動作
ここで、まず、ＮＯＲ型のＣＧＲＯＭ２０６ａを搭載したＣＧＲＯＭ基板２０４ａをサブ基板２０２に接続（装着）した場合を考える。
(2) Communication operation between display control circuit and CGROM (NOR type) First, consider a case where a CGROM substrate 204a on which a NOR type CGROM 206a is mounted is connected (attached) to the sub-substrate 202.
この場合、本実施形態では、表示制御回路２３０の２つのＣＧメモリチップイネーブル出力端子ＧＣＥ＿０，ＧＣＥ＿１の少なくとも一方からＬＯＷレベルの信号が出力されるので、双方向バランストランシーバ３０１の制御端子ＯＥにはＬＯＷレベルの信号が入力される。なお、ＣＧメモリチップイネーブル出力端子ＧＣＥ＿０，ＧＣＥ＿１の信号レベルは、ハードウェアの初期化処理（後述の図８３参照）において設定される。 In this case, in this embodiment, since a LOW level signal is output from at least one of the two CG memory chip enable output terminals GCE_0 and GCE_1 of the display control circuit 230, the LOW signal is output to the control terminal OE of the bidirectional balance transceiver 301. A level signal is input. Note that the signal levels of the CG memory chip enable output terminals GCE_0 and GCE_1 are set in a hardware initialization process (see FIG. 83 described later).
本実施形態では、ＣＧＲＯＭ（記憶手段）の種類に応じて、副制御回路２００により予め設定される、ＣＧメモリチップイネーブル出力端子ＧＣＥ＿０，ＧＣＥ＿１（特定の端子）からの出力信号の振幅値が異なるので、表示制御回路２３０に設けられたＣＧメモリチップイネーブル出力端子ＧＣＥ＿０，ＧＣＥ＿１から出力される信号の振幅値が記憶手段の種類に応じて出力される変化する。しかしながら、「ＣＧＲＯＭ（記憶手段）の種類に応じて出力される信号の振幅値が変化する」態様は、この態様に限定されない。後述の変形例７で説明するように、表示制御回路２３０が、接続された記憶手段の種類を検出し、該検出結果に基づいて、ＣＧメモリチップイネーブル出力端子ＧＣＥ＿０，ＧＣＥ＿１（特定の端子）から出力される信号の振幅値を設定してもよい。 In the present embodiment, the amplitude value of the output signal from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals), which is preset by the sub-control circuit 200, differs depending on the type of CGROM (storage means). The amplitude value of the signal output from the CG memory chip enable output terminals GCE_0 and GCE_1 provided in the display control circuit 230 changes depending on the type of the storage means. However, the aspect that “the amplitude value of the output signal changes according to the type of CGROM (storage means)” is not limited to this aspect. As will be described in Modification 7 described later, the display control circuit 230 detects the type of the connected storage means, and based on the detection result, from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals). You may set the amplitude value of the signal output.
また、双方向バランストランシーバ３０１の制御端子ＤＩＲが接続されたサブ基板２０２の第５接続端子は、図１２に示すように、ＣＧＲＯＭ基板２０４ａの第５接続端子及び信号配線Ｗ２を介して接地されるので、制御端子ＤＩＲにはＬＯＷレベルの信号が入力される。 Further, the fifth connection terminal of the sub-board 202 to which the control terminal DIR of the bidirectional balance transceiver 301 is connected is grounded via the fifth connection terminal of the CGROM board 204a and the signal wiring W2, as shown in FIG. Therefore, a LOW level signal is input to the control terminal DIR.
それゆえ、ＮＯＲ型のＣＧＲＯＭ２０６ａを搭載したＣＧＲＯＭ基板２０４ａをサブ基板２０２に接続した場合には、図１５に示すように、双方向バランストランシーバ３０１の入出力端子Ａ０〜入出力端子Ａ３は出力端子として作用し、入出力端子Ｂ０〜入出力端子Ｂ３は入力端子として作用する。すなわち、双方向バランストランシーバ３０１における表示制御回路２３０及びＣＧＲＯＭ２０６ａ間の通信方向は、表示制御回路２３０からＣＧＲＯＭ２０６ａに向かう方向になる。 Therefore, when the CGROM substrate 204a on which the NOR type CGROM 206a is mounted is connected to the sub-substrate 202, as shown in FIG. 15, the input / output terminals A0 to A3 of the bidirectional balance transceiver 301 are used as output terminals. The input / output terminals B0 to B3 function as input terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206a in the bidirectional balance transceiver 301 is a direction from the display control circuit 230 to the CGROM 206a.
この場合、サブ基板２０２の第１接続端子〜第４接続端子及びＣＧＲＯＭ基板２０４ａの第１接続端子〜第４接続端子を介して接続された信号配線をアドレスバスとして使用することができ、表示制御回路２３０は、ＮＯＲ型のＣＧＲＯＭ２０６ａに対して正常に、メモリのアドレス指定動作を実行することができる。その結果、表示制御回路２３０は、アドレスバスを介して直接アドレス指定を行い、データの読み出し動作を行うことができる。 In this case, the signal wiring connected via the first connection terminal to the fourth connection terminal of the sub-board 202 and the first connection terminal to the fourth connection terminal of the CGROM board 204a can be used as an address bus, and display control can be performed. The circuit 230 can normally perform the memory addressing operation on the NOR-type CGROM 206a. As a result, the display control circuit 230 can directly specify an address via the address bus and perform a data read operation.
（３）表示制御回路及びＣＧＲＯＭ（ＮＡＮＤ型）間の通信動作
次に、ＮＡＮＤ型のＣＧＲＯＭ２０６ｂを搭載したＣＧＲＯＭ基板２０４ｂをサブ基板２０２に接続（装着）した場合を考える。
(3) Communication Operation Between Display Control Circuit and CGROM (NAND Type) Next, consider a case where the CGROM substrate 204b on which the NAND type CGROM 206b is mounted is connected (attached) to the sub substrate 202.
この場合においても、本実施形態では、表示制御回路２３０の２つのＣＧメモリチップイネーブル出力端子ＣＧＥ＿０，ＣＧＥ＿１の少なくとも一方からＬＯＷレベルの信号が出力されるので、双方向バランストランシーバ３０１の制御端子ＯＥにはＬＯＷレベルの信号が入力される。すなわち、本実施形態では、ＣＧＲＯＭの種類がＮＯＲ型及びＮＡＮＤ型のいずれであっても、双方向バランストランシーバ３０１の制御端子ＯＥにはＬＯＷレベルの信号が入力される。また、双方向バランストランシーバ３０１の制御端子ＤＩＲが接続されたサブ基板２０２の第５接続端子は、図１３に示すように、ＣＧＲＯＭ基板２０４ｂの第５接続端子及び信号配線Ｗ３を介して電源電圧（＋３．３Ｖ）端子に接続されるので、制御端子ＤＩＲにはＨＩＧＨレベルの信号が入力される。 Even in this case, in the present embodiment, since a LOW level signal is output from at least one of the two CG memory chip enable output terminals CGE_0 and CGE_1 of the display control circuit 230, the control terminal OE of the bidirectional balance transceiver 301 is output. Is inputted with a LOW level signal. That is, in this embodiment, a LOW level signal is input to the control terminal OE of the bidirectional balance transceiver 301 regardless of whether the type of CGROM is NOR type or NAND type. Further, as shown in FIG. 13, the fifth connection terminal of the sub-board 202 to which the control terminal DIR of the bidirectional balance transceiver 301 is connected is connected to the power supply voltage (via the fifth connection terminal of the CGROM board 204b and the signal wiring W3. + 3.3V) terminal, a HIGH level signal is input to the control terminal DIR.
それゆえ、ＮＡＮＤ型のＣＧＲＯＭ２０６ｂを搭載したＣＧＲＯＭ基板２０４ｂをサブ基板２０２に接続した場合には、図１５に示すように、双方向バランストランシーバ３０１の入出力端子Ａ０〜入出力端子Ａ３は入力端子として作用し、入出力端子Ｂ０〜入出力端子Ｂ３は出力端子として作用する。すなわち、双方向バランストランシーバ３０１における表示制御回路２３０及びＣＧＲＯＭ２０６ｂ間の通信方向は、ＣＧＲＯＭ２０６ｂから表示制御回路２３０に向かう方向になる。 Therefore, when the CGROM substrate 204b on which the NAND-type CGROM 206b is mounted is connected to the sub-substrate 202, as shown in FIG. 15, the input / output terminals A0 to A3 of the bidirectional balance transceiver 301 are used as input terminals. The input / output terminal B0 to the input / output terminal B3 function as output terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206b in the bidirectional balance transceiver 301 is a direction from the CGROM 206b toward the display control circuit 230.
この場合、サブ基板２０２の第１接続端子〜第４接続端子及びＣＧＲＯＭ基板２０４ｂの第１接続端子〜第４接続端子を介して接続された信号配線をレディ／ビジー信号の通信配線として使用することができる。すなわち、この場合、ＮＡＮＤ型のＣＧＲＯＭ２０６ｂからシーケンシャルアクセス方式でデータを読み出す際に表示制御回路２３０が参照するレディ／ビジー信号のＣＧＲＯＭ２０６から表示制御回路２３０への送信処理が実行可能になる。この結果、表示制御回路２３０は、ＮＡＮＤ型のＣＧＲＯＭ２０６ｂに対して正常に、メモリの状態（レディ／ビジー状態）の取得動作を実行することができる。 In this case, the signal wiring connected via the first connection terminal to the fourth connection terminal of the sub-board 202 and the first connection terminal to the fourth connection terminal of the CGROM board 204b is used as the communication wiring for the ready / busy signal. Can do. In other words, in this case, it is possible to execute a transmission process from the CGROM 206 to the display control circuit 230 of the ready / busy signal referred to by the display control circuit 230 when reading data from the NAND-type CGROM 206b by the sequential access method. As a result, the display control circuit 230 can normally execute the operation of acquiring the memory state (ready / busy state) with respect to the NAND-type CGROM 206b.
上述のように、本実施形態では、ＣＧＲＯＭの種類が変わっても、サブ基板２０２の構成を変えることなく、表示制御回路２３０及びＣＧＲＯＭ間の通信動作を正常に実行することができる。それゆえ、本実施形態では、例えば、データ容量、通信速度、価格等を考慮して、最適なＣＧＲＯＭを選択することができる。また、例えば、新たなパチンコ遊技機１を作製する際に、データ容量、通信速度等の条件から過去に作製されたパチンコ遊技機で使用されたサブ基板２０２を流用し、ＣＧＲＯＭの種類だけを変更するような場合であっても、容易に対処することができる。すなわち、本実施形態のパチンコ遊技機１では、実施態様に合わせてＣＧＲＯＭを選択することが可能になり、パチンコ遊技機１の拡張性を担保することができる。 As described above, in this embodiment, even if the type of CGROM changes, the communication operation between the display control circuit 230 and the CGROM can be executed normally without changing the configuration of the sub-board 202. Therefore, in the present embodiment, an optimal CGROM can be selected in consideration of, for example, data capacity, communication speed, price, and the like. Also, for example, when creating a new pachinko gaming machine 1, the sub-board 202 used in the pachinko gaming machine produced in the past is diverted from conditions such as data capacity and communication speed, and only the type of CGROM is changed. Even in such a case, it can be easily dealt with. That is, in the pachinko gaming machine 1 of the present embodiment, it becomes possible to select a CGROM in accordance with the embodiment, and the expandability of the pachinko gaming machine 1 can be ensured.
さらに、本実施形態では、双方向バランストランシーバ３０１を用いることにより、サブ基板２０２の端子群３０３中の第１接続端子〜第４接続端子、並びに、ＣＧＲＯＭ基板２０４の端子群３１１中の第１接続端子〜第４接続端子を、データの入出力兼用端子として用いることができる。この場合、サブ基板２０２及びＣＧＲＯＭ基板２０４の第１接続端子〜第４接続端子に対応するデータの入力用端子及び出力用端子を別個に設ける必要がなく、サブ基板２０２及びＣＧＲＯＭ基板２０４の省スペース化を図ることができる。 Furthermore, in this embodiment, by using the bidirectional balance transceiver 301, the first connection terminal to the fourth connection terminal in the terminal group 303 of the sub-board 202 and the first connection in the terminal group 311 of the CGROM board 204 are used. The terminal to the fourth connection terminal can be used as data input / output terminals. In this case, there is no need to separately provide data input terminals and output terminals corresponding to the first connection terminal to the fourth connection terminal of the sub board 202 and the CGROM board 204, and space saving of the sub board 202 and the CGROM board 204 is achieved. Can be achieved.
なお、上述のように、本実施形態では、双方向バランストランシーバ３０１により、ＣＧＲＯＭの種類に応じて、表示制御回路２３０及びＣＧＲＯＭ間の「通信形態」を切り替えることができる。ただし、本明細書でいう表示制御回路２３０及びＣＧＲＯＭ間の「通信形態」とは、表示制御回路２３０及びＣＧＲＯＭ間における各種情報の送受信態様全般を意味する。 As described above, in this embodiment, the “communication mode” between the display control circuit 230 and the CGROM can be switched by the bidirectional balance transceiver 301 according to the type of CGROM. However, the “communication form” between the display control circuit 230 and the CGROM referred to in this specification means all aspects of transmission and reception of various information between the display control circuit 230 and the CGROM.
例えば、本明細書でいう表示制御回路２３０及びＣＧＲＯＭ間における「通信形態」には、表示装置１３で演出動作に関する情報を表示する際に必要となるデータ（画像データ（動画／静止画の圧縮データ））の表示制御回路２３０及びＣＧＲＯＭ間における送受信態様だけでなく、ＣＧＲＯＭ内に格納されている該データのアドレスを指定する情報を表示制御回路２３０及びＣＧＲＯＭ間で通信する際の送受信態様や、表示制御回路２３０がＣＧＲＯＭからレディ／ビジー信号を受信する際の送受信態様なども含む意味である。なお、本発明はこれに限定されず、本明細書でいう「通信形態」が、ＣＧＲＯＭの種類に応じて情報の送受信態様が変化する部分の通信形態のみを意味するものであってもよい。 For example, the “communication form” between the display control circuit 230 and the CGROM referred to in this specification includes data (image data (compressed data of moving image / still image) necessary for displaying information related to the rendering operation on the display device 13. )) Not only the transmission / reception mode between the display control circuit 230 and the CGROM, but also the transmission / reception mode when the information specifying the address of the data stored in the CGROM is communicated between the display control circuit 230 and the CGROM. This also includes a transmission / reception mode when the control circuit 230 receives a ready / busy signal from the CGROM. In addition, this invention is not limited to this, The "communication form" said by this specification may mean only the communication form of the part from which the transmission / reception aspect of information changes according to the kind of CGROM.
＜遊技状態の種別＞
次に、メインＣＰＵ７１で制御及び管理される遊技状態の種別について説明する。
<Type of gaming state>
Next, the types of gaming states controlled and managed by the main CPU 71 will be described.
本実施形態において、メインＣＰＵ７１で制御及び管理される遊技状態の種別としては、賞球の期待度が互いに異なる「大当り遊技状態」（特別遊技状態）及び「小当り遊技状態」（特定遊技状態）がある。「大当り遊技状態」は、第１大入賞口５３又は第２大入賞口５４のシャッタの開放期間（すなわち、１ラウンドの期間）が長い（例えば３０ｓｅｃ等）ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できる遊技状態である。すなわち、「大当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって有利な状態となる。 In the present embodiment, the types of gaming states controlled and managed by the main CPU 71 include “big hit gaming state” (special gaming state) and “small hit gaming state” (specific gaming state), which have different expectations of prize balls. There is. The “big hit gaming state” is a gaming state in which a round game occurs in which the shutter opening period of the first big prize opening 53 or the second big prize opening 54 (that is, one round period) is long (for example, 30 seconds) This is a gaming state in which a big prize ball can be expected for the player. That is, in the “hit game state”, the player is more advantageous in the state of repeating the open state and the closed state of the shutter of the big prize opening.
一方、「小当り遊技状態」は、「大当り遊技状態」に比べて１ラウンドの期間が短い（例えば１．８ｓｅｃ等）ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できない遊技状態である。すなわち、「小当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって不利な状態となる。 On the other hand, the “small hit gaming state” is a gaming state in which a round game occurs in which the period of one round is shorter (for example, 1.8 seconds) than the “big hit gaming state”, and a big prize ball cannot be expected for the player. A gaming state. That is, in the “small winning game state”, the repeated state of the open state and the closed state of the shutter of the big winning opening becomes a disadvantageous state by the player.
また、本実施形態において、メインＣＰＵ７１で制御及び管理される遊技状態の種別としては、「大当り」の当選確率が互いに異なる「確変遊技状態」（高確率遊技状態）及び「通常遊技状態」（低確率遊技状態）がある。 In the present embodiment, the types of game states controlled and managed by the main CPU 71 include “probability gaming state” (high probability gaming state) and “normal gaming state” (low game state) having different winning probabilities for “big hit”. Stochastic gaming state).
「確変遊技状態」は、「大当り」の当選確率（本実施形態では１／１３１）が高い遊技状態である。一方、「通常遊技状態」は、「確変遊技状態」に比べて「大当り」の当選確率（本実施形態では１／３９２）が低い遊技状態である。 The “probability game state” is a game state in which the winning probability of “big hit” (1/131 in this embodiment) is high. On the other hand, the “normal gaming state” is a gaming state in which the winning probability (1/392 in this embodiment) of “big hit” is lower than the “probability changing gaming state”.
さらに、本実施形態において、メインＣＰＵ７１で制御及び管理される遊技状態の種別としては、普通図柄の当選確率（普通図柄が「当り」の態様になる確率）が互いに異なる「時短遊技状態」（高入賞遊技状態）及び「非時短遊技状態」（低入賞遊技状態）がある。 Furthermore, in the present embodiment, the types of gaming states controlled and managed by the main CPU 71 are “short-time gaming states” (highly different) in which the winning probabilities of normal symbols (probability that the normal symbols become “hit”) are different from each other. (Winning gaming state) and "non-time saving gaming state" (low winning gaming state).
本明細書でいう「時短遊技状態」とは、普通図柄の当選確率が高い遊技状態のことである。すなわち、「時短遊技状態」は、第２始動口４５に設けられた普通電動役物４６（羽根部材）が開放状態になり易い遊技状態（第２始動口入賞が発生し易い遊技状態）であり、遊技者にとって有利な遊技状態である。なお、「時短遊技状態」は、「大当り」が決定された場合、又は、後述する所定の時短回数分の特別図柄の変動表示が実行された場合に終了する。また、時短遊技状態では、該状態中に実行される特別図柄の変動表示を行う時間である変動時間として、通常遊技状態中に選択される変動時間よりも短い変動時間が選択され易くなるように制御されていてもよい。このような制御により、時短遊技状態において通常遊技状態中よりも変動時間の短縮を行い、単位時間当たりの遊技回数を増やすことによって、遊技者に有利な遊技状態を付与してもよい。 As used herein, the “short-time gaming state” refers to a gaming state in which a normal symbol winning probability is high. That is, the “short-time gaming state” is a gaming state in which the ordinary electric accessory 46 (blade member) provided in the second starting port 45 is likely to be in an open state (a gaming state in which a second starting port winning is likely to occur). This is a game state advantageous to the player. The “short-time gaming state” ends when “big hit” is determined or when a special symbol variable display for a predetermined number of short-time times described later is executed. Also, in the short-time gaming state, a variation time shorter than the variation time selected during the normal gaming state can be easily selected as the variation time that is the time for performing the variation display of the special symbol executed during the state. It may be controlled. By such control, a game state that is advantageous to the player may be given by shortening the variation time in the short-time game state than in the normal game state and increasing the number of games per unit time.
一方、「非時短（時短なし）遊技状態」とは、普通図柄の当選確率が「時短遊技状態」に比べて低い遊技状態のことである。それゆえ、「非時短遊技状態」は、普通電動役物４６（羽根部材）が開放状態になり難い遊技状態（第２始動口入賞が発生し難い遊技状態）であり、遊技者にとって不利な遊技状態である。 On the other hand, the “non-short-time (no short-time) gaming state” is a gaming state in which the winning probability of the normal symbol is lower than the “short-time gaming state”. Therefore, the “non-short-time gaming state” is a gaming state in which the ordinary electric accessory 46 (blade member) is unlikely to be in an open state (a gaming state in which the second start opening winning is unlikely to occur), and is a disadvantageous game for the player. State.
そして、本実施形態では、「大当り遊技状態」及び「小当り遊技状態」以外の上述した遊技状態の各種組合せの遊技状態が設けられる。具体的には、本実施形態では、「確変遊技状態」と「時短遊技状態」とが同時に発生する遊技状態（以下、「高確時短あり」の状態という）、及び、「確変遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態（以下、「高確時短なし」の状態という）が設けられる。なお、「高確時短なし」の状態では、遊技状態が「確変遊技状態」であるか否かを遊技者が判別することが難しいので、ここでは、このような遊技状態を「潜確遊技状態」ともいう。また、本実施形態では、「通常遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態（以下、「低確時短なし」の状態という）、及び、「通常遊技状態」と「時短遊技状態」とが同時に発生するような遊技状態（以下、「低確時短あり」の状態という）も設けられる。 In the present embodiment, game states of various combinations of the above-described game states other than the “big hit game state” and the “small hit game state” are provided. Specifically, in the present embodiment, a game state in which a “probability changing gaming state” and a “short-time gaming state” occur simultaneously (hereinafter referred to as a “high-probability time short state”), and a “probability changing gaming state” A gaming state in which the “non-short-time gaming state” occurs at the same time (hereinafter referred to as a “high-precision time-short state”) is provided. It should be noted that in the state of “no high accuracy time”, it is difficult for the player to determine whether or not the gaming state is “probability changing gaming state”. Also called. In the present embodiment, the “normal gaming state” and the “non-short time gaming state” occur simultaneously (hereinafter referred to as “the low probability timeless” state), and the “normal gaming state” and the “short time” There is also a gaming state (hereinafter referred to as a “low-probability time-short” state) in which a “gaming state” occurs simultaneously.
＜メインＲＯＭに記憶されているデータテーブルの構成＞
次に、図１６〜図２５を参照しながら、主制御回路７０のメインＲＯＭ７２に記憶される各種データテーブルの構成について説明する。
<Configuration of data table stored in main ROM>
Next, the configuration of various data tables stored in the main ROM 72 of the main control circuit 70 will be described with reference to FIGS.
［大当り乱数判定テーブル（第１始動口入賞時）］
まず、図１６を参照して、大当り乱数判定テーブル（第１始動口入賞時）について説明する。大当り乱数判定テーブル（第１始動口入賞時）は、第１始動口４４に遊技球が入球（入賞）した際に取得される大当り判定用乱数値に基づいて「大当り」、「小当り」及び「ハズレ」のいずれかを抽選により決定する際に参照されるテーブルである。
[Big Random Number Judgment Table (at the time of winning the first start opening)]
First, with reference to FIG. 16, the jackpot random number determination table (at the time of winning the first start opening) will be described. The big hit random number determination table (at the time of winning the first start opening) is based on the big hit determination random number value acquired when the game ball enters the first start opening 44 (winning), "big hit", "small hit" And a table that is referred to when either “losing” is determined by lottery.
なお、大当り判定用乱数値は、始動口入賞を契機に行われる抽選結果を判定するための乱数値であり、より具体的には、特別図柄（第１特別図柄及び第２特別図柄）の抽選結果を示す乱数値である。また、本実施形態では、大当り判定用乱数値（特別図柄の抽選用乱数値）は、０〜６５５３５（６５５３６種類）の中から選ばれる。 The jackpot determination random number is a random value for determining a lottery result that is triggered by the start opening prize, and more specifically, lottery of special symbols (first special symbol and second special symbol). A random value indicating the result. In this embodiment, the jackpot determination random number value (random number value for lottery of special symbols) is selected from 0 to 65535 (65536 types).
本実施形態では、第１始動口４４に遊技球が入賞した場合、「大当り」、「小当り」及び「ハズレ」のいずれかが抽選により決定される。それゆえ、大当り乱数判定テーブル（第１始動口入賞時）には、図１６に示すように、確変フラグの値（「０（＝オフ）」又は「１（＝オン）」）毎に、「大当り」、「小当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ（「大当り判定値データ」、「小当り判定値データ」及び「ハズレ判定値データ」のいずれか）との関係が規定される。なお、確変フラグは、メインＲＡＭ７３に格納された管理フラグの一つであり、遊技状態が「確変遊技状態」であるか否かを管理するためのフラグである。遊技状態が「確変遊技状態」である場合には、確定フラグは「１」となる。 In the present embodiment, when a game ball wins the first start opening 44, any one of “big hit”, “small win”, and “losing” is determined by lottery. Therefore, in the jackpot random number determination table (at the time of winning the first start opening), as shown in FIG. 16, for each value of the probability variation flag (“0 (= off)” or “1 (= on)”), “ A range of random numbers for determining the big hits, each of which is determined to win each of the “big hit”, “small hit” and “losing”, and the corresponding decision value data (“big hit decision value data”, “small hit decision value data” and “ The relationship with any one of the “loss determination value data” is defined. The probability change flag is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the game state is the “probability change game state”. When the gaming state is “probability changed gaming state”, the confirmation flag is “1”.
本実施形態では、図１６に示すように、第１始動口４４入賞時に、確変フラグが「０」であり、大当り判定用乱数値が「７７７」〜「９４３」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率（図１６中の「選択率」）は、１６７／６５５３６となる。 In the present embodiment, as shown in FIG. 16, when the first start opening 44 is won, the probability variation flag is “0”, and the big hit determination random number value is any one of “777” to “943”. , “Big hit” is won, and “Big hit judgment value data” is determined. In other words, the winning probability of “big hit” in this case (“selection rate” in FIG. 16) is 167/65536.
また、第１始動口４４入賞時に、確変フラグが「０」であり、大当り判定用乱数値が「１」〜「３００」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、３００／６５５３６となる。 In addition, when the probability variation flag is “0” and the big hit determination random value is any one of “1” to “300” at the time of winning the first start opening 44, “small hit” is won, The “small hit determination value data” is determined. That is, the winning probability of “small hit” in this case is 300/65536.
さらに、第１始動口４４入賞時に、確変フラグが「０」であり、大当り判定用乱数値が「１」〜「３００」及び「７７７」〜「９４３」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the probability variation flag is “0” and the jackpot determination random number value is not any of “1” to “300” and “777” to “943” at the time of winning the first starting port 44, “losing” "Is won and" Loss determination value data "is determined.
一方、第１始動口４４入賞時に、確変フラグが「１」であり、大当り判定用乱数値が「７７７」〜「１２７７」のいずれかである場合には、図１６に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率（図１６中の「選択率」）は、５００／６５５３６となり、確変フラグが「０」である場合のそれより高くなる。 On the other hand, when the first start opening 44 is won, if the probability variation flag is “1” and the jackpot determination random number is any one of “777” to “1277”, as shown in FIG. "Is won, and" big hit judgment value data "is determined. That is, the winning probability of “big hit” in this case (“selection rate” in FIG. 16) is 500/65536, which is higher than that when the probability variation flag is “0”.
また、第１始動口４４入賞時に、確変フラグが「１」であり、大当り判定用乱数値が「１」〜「３００」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、３００／６５５３６となり、確変フラグが「０」である場合のそれと同じになる。 In addition, when the probability variation flag is “1” and the big hit determination random value is any one of “1” to “300” at the time of winning the first starting port 44, “small hit” is won, The “small hit determination value data” is determined. That is, the winning probability of “small hit” in this case is 300/65536, which is the same as that in the case where the probability variation flag is “0”.
さらに、第１始動口４４入賞時に、確変フラグが「１」であり、大当り判定用乱数値が「１」〜「３００」及び「７７７」〜「１２７７」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Further, if the probability variation flag is “1” and the jackpot determination random number value is not any of “1” to “300” and “777” to “1277” at the time of winning the first starting port 44, “losing” "Is won and" Loss determination value data "is determined.
上述のように、本実施形態では、第１始動口４４に遊技球が入賞した場合には、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率（大当り確率）が変動する。具体的には、遊技状態が「確変遊技状態」である時に第１始動口４４に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約３倍程度高くなる。 As described above, in the present embodiment, when a game ball is won at the first start opening 44, the selection rate (big hit probability) is determined depending on whether or not the game state at the time of winning is the “probability game state”. fluctuate. Specifically, when the gaming state is the “probability changing gaming state”, the big hit probability when the gaming ball wins the first starting port 44 is about three times that when the gaming state is not the “probability changing gaming state”. Get higher.
［大当り乱数判定テーブル（第２始動口入賞時）］
次に、図１７を参照して、大当り乱数判定テーブル（第２始動口入賞時）について説明する。大当り乱数判定テーブル（第２始動口入賞時）は、第２始動口４５に遊技球が入球（入賞）した際に取得される大当り判定用乱数値に基づいて「大当り」か否かの抽選を行う場合に参照されるテーブルである。
[Big Random Number Judgment Table (at the time of winning the second starting opening)]
Next, with reference to FIG. 17, the big hit random number determination table (at the time of winning the second start opening) will be described. The big hit random number determination table (at the time of the second start opening winning) is a lottery to determine whether or not it is a “big hit” based on the random number for determining the big hit when the game ball enters (wins) the second starting opening 45 This table is referred to when
本実施形態では、第２始動口４５に遊技球が入賞した場合、「大当り」及び「ハズレ」のいずれかが抽選により決定される。なお、第２始動口４５に遊技球が入賞した場合には、「小当り」は当選しない。それゆえ、大当り乱数判定テーブル（第２始動口入賞時）には、図１７に示すように、確変フラグの値（「０（＝オフ）」又は「１（＝オン）」）毎に、「大当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ（「大当り判定値データ」及び「ハズレ判定値データ」のいずれか）との関係が規定される。 In the present embodiment, when a game ball wins the second start opening 45, either “big hit” or “losing” is determined by lottery. If a game ball wins at the second start opening 45, “small hit” is not won. Therefore, in the jackpot random number determination table (at the time of the second start opening winning), as shown in FIG. 17, for each value of the probability variation flag (“0 (= off)” or “1 (= on)”), “ Relationship between the range of random numbers for determining the big hits and the corresponding decision value data (either “big hit decision value data” or “lose decision value data”) for which the winning of each of the “big hit” and “losing” is determined. Is defined.
本実施形態では、図１７に示すように、第２始動口４５入賞時に、確変フラグが「０」であり、大当り判定用乱数値が「７７７」〜「９４３」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率（図１７中の「選択率」）は、１６７／６５５３６となる。 In this embodiment, as shown in FIG. 17, when the second start opening 45 is won, the probability variation flag is “0”, and the jackpot determination random number value is any one of “777” to “943”. , “Big hit” is won, and “Big hit judgment value data” is determined. In other words, the winning probability of “big hit” in this case (“selection rate” in FIG. 17) is 167/65536.
また、第２始動口４５入賞時に、確変フラグが「０」であり、大当り判定用乱数値が「７７７」〜「９４３」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 In addition, when the second start opening 45 is won, if the probability variation flag is “0” and the random number for jackpot determination is not any of “777” to “943”, “losing” is won and “losing determination” Value data "is determined.
一方、第２始動口４５入賞時に、確変フラグが「１」であり、大当り判定用乱数値が「７７７」〜「１２７７」のいずれかである場合には、図１７に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率（大当り確率）は、５００／６５５３６となり、確変フラグが「０」である場合のそれより高くなる。 On the other hand, when the second start opening 45 is won, if the probability variation flag is “1” and the random number for determining the big hit is any one of “777” to “1277”, as shown in FIG. "Is won, and" big hit judgment value data "is determined. In other words, the winning probability (hit probability) of “big hit” in this case is 500/65536, which is higher than that when the probability variation flag is “0”.
また、第２始動口４５入賞時に、確変フラグが「１」であり、大当り判定用乱数値が「７７７」〜「１２７７」のいずれでもない場合には、「ハズレ」となり、「ハズレ判定値データ」が決定される。 In addition, when the second start opening 45 is won, if the probability variation flag is “1” and the random number for jackpot determination is not any one of “777” to “1277”, it becomes “lost”, and “loss determination value data” Is determined.
上述のように、本実施形態では、第２始動口４５に遊技球が入賞した場合にもまた、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率（大当り確率）が変動する。具体的には、第１始動口４４入賞時と同様に、第２始動口４５入賞時においても、遊技状態が「確変遊技状態」である時に第２始動口４５に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約３倍程度高くなる。 As described above, in this embodiment, even when a game ball is won at the second start opening 45, the selection rate (hit probability) depends on whether or not the game state at the time of winning is the “probability game state”. Fluctuates. Specifically, as in the case of winning the first starting opening 44, even when the second starting opening 45 is won, when the game ball wins the second starting opening 45 when the gaming state is “probable change gaming state”. The jackpot probability is about three times as high as that when the gaming state is not the “probability gaming state”.
［図柄判定テーブル（第１始動口入賞時）］
次に、図１８を参照して、図柄判定テーブル（第１始動口入賞時）について説明する。
[Symbol determination table (at the time of winning the first start opening)]
Next, with reference to FIG. 18, the symbol determination table (at the time of winning the first start opening) will be described.
本実施形態では、第１始動口４４に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別（「大当り」、「小当り」又は「ハズレ」）と、第１始動口入賞時に取得される図柄乱数値（図柄決定用乱数値）とに基づいて、特別図柄が選択される。図柄判定テーブル（第１始動口入賞時）は、その特別図柄を選択する際に参照されるテーブルである。なお、図柄乱数値は、特別図柄を決定するための乱数値であり、大当り判定用乱数値に基づく抽選の当選種別に関係なく、０〜９９（１００種類）の中から選ばれる。 In the present embodiment, the winning type of the lottery (“big hit”, “small hit” or “losing”) based on the random number for jackpot determination performed when the game ball wins the first starting port 44, and the first start A special symbol is selected based on the symbol random number value (random symbol value for symbol determination) acquired at the time of winning the mouth. The symbol determination table (at the time of winning the first start opening) is a table that is referred to when selecting the special symbol. The symbol random number value is a random number value for determining a special symbol, and is selected from 0 to 99 (100 types) regardless of the lottery winning type based on the jackpot determining random number value.
図柄判定テーブル（第１始動口入賞時）には、図１８に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド（「ｚＡ１」〜「ｚＡ３」）と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 In the symbol determination table (at the time of winning the first start opening), as shown in FIG. 18, a symbol designating command for designating a special symbol for each determination value data indicating the winning type of the lottery based on the random number for jackpot determination The relationship between (“zA1” to “zA3”) and the symbol random value for which the symbol designation command is selected is defined.
なお、大当り判定用乱数値に基づく抽選の当選種別が「小当り」（小当り判定値データ）である場合には、選択される図柄指定コマンドは１種類（ｚＡ２）であり、必ずその図柄指定コマンド（ｚＡ２）が決定される。また、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」（ハズレ判定値データ）である場合にも、選択される図柄指定コマンドは１種類（ｚＡ３）であり、必ずその図柄指定コマンド（ｚＡ３）が決定される。 In addition, when the winning type of the lottery based on the random number for determining the big hit is “small hit” (small hit determination value data), there is one type (zA2) of design designation commands to be selected. The command (zA2) is determined. Further, even when the winning type of the lottery based on the random number for jackpot determination is “losing” (losing determination value data), the symbol specifying command to be selected is one type (zA3), and the symbol specifying command ( zA3) is determined.
一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」（大当り判定値データ）である場合には、図１８に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド（図１８中の大当り時選択図柄コマンド）も複数種（「ｚ０」〜「ｚ４」）用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「４０」〜「５９」のいずれかである場合には、大当り時選択図柄コマンド「ｚ２」が選択され、その選択率は、２０／１００となる。 On the other hand, when the winning type of the lottery based on the random number for determining the big hit is “big hit” (big hit determination value data), as shown in FIG. 18, there are a plurality of special symbol types to be selected. A plurality of types ("z0" to "z4") of symbol designating commands for hour (a symbol command for selecting a big hit in FIG. 18) are also prepared. At the time of “big hit”, the big hit selection symbol command to be determined also changes according to the acquired symbol random number value. For example, when the symbol random number value acquired at the time of “big hit” is any of “40” to “59”, the big hit selection symbol command “z2” is selected, and the selection rate is 20/100. Become.
［図柄判定テーブル（第２始動口入賞時）］
次に、図１９を参照して、図柄判定テーブル（第２始動口入賞時）について説明する。
[Pattern determination table (at the time of winning the 2nd starting opening)]
Next, with reference to FIG. 19, a symbol determination table (at the time of winning the second start opening) will be described.
本実施形態では、第２始動口４５に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別（「大当り」又は「ハズレ」）と、第２始動口入賞時に取得される図柄乱数値（図柄決定用乱数値）とに基づいて、特別図柄が選択される。図柄判定テーブル（第２始動口入賞時）は、その特別図柄を選択する際に参照されるテーブルである。 In the present embodiment, the winning type of the lottery (“big hit” or “losing”) based on the random number for jackpot determination performed when the game ball wins the second start opening 45 and the second start opening winning are acquired. The special symbol is selected based on the symbol random number value (random symbol value for symbol determination). The symbol determination table (at the time of winning the second start opening) is a table that is referred to when selecting the special symbol.
図柄判定テーブル（第２始動口入賞時）には、図１９に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド（「ｚＡ１」及び「ｚＡ３」）と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 In the symbol determination table (at the time of winning the second starting opening), as shown in FIG. 19, a symbol designating command for designating a special symbol for each criterion value data indicating the lottery winning type based on the random number for jackpot determination (“ZA1” and “zA3”) and the symbol random number value for which the symbol designation command is selected are defined.
なお、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」（ハズレ判定値データ）である場合にも、選択される図柄指定コマンドは１種類（ｚＡ３）であり、必ずその図柄指定コマンド（ｚＡ３）が決定される。 In addition, even when the winning type of the lottery based on the random number for jackpot determination is “losing” (losing determination value data), the symbol specifying command to be selected is one type (zA3), and the symbol specifying command ( zA3) is determined.
一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」（大当り判定値データ）である場合には、図１９に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド（図１９中の大当り時選択図柄コマンド）も複数種（「ｚ０」及び「ｚ４」）用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「２９」〜「９９」のいずれかである場合には、大当り時選択図柄コマンド「ｚ４」が選択され、その選択率は、８０／１００となる。 On the other hand, when the winning type of the lottery based on the random number for jackpot determination is “big hit” (big hit determination value data), as shown in FIG. 19, there are a plurality of special symbol types to be selected, and “big hit” A plurality of types (“z0” and “z4”) of hour design designation commands (big hit selection symbol commands in FIG. 19) are also prepared. At the time of “big hit”, the big hit selection symbol command to be determined also changes according to the acquired symbol random number value. For example, when the symbol random number value acquired at the time of “big hit” is any one of “29” to “99”, the big hit selection symbol command “z4” is selected, and the selection rate is 80/100. Become.
［大当り種類決定テーブル］
次に、図２０〜図２３を参照して、大当り種類決定テーブルについて説明する。本実施形態では、図柄判定テーブル（図１８及び図１９参照）を参照して大当り時選択図柄コマンド（「ｚ０」〜「ｚ４」のいずれか）が決定されると、該決定された大当り時選択図柄コマンドに基づいて、「大当り」の種類（大当り遊技の内容）を決定する。大当り種類決定テーブルは、大当り時選択図柄コマンドに基づいて、「大当り」の種類（大当り遊技の内容）を決定する際に参照されるテーブルである。
[Big hit type determination table]
Next, the jackpot type determination table will be described with reference to FIGS. In this embodiment, when the big hit time selection symbol command (any one of “z0” to “z4”) is determined with reference to the symbol determination table (see FIGS. 18 and 19), the determined big hit time selection is performed. Based on the symbol command, the type of “big hit” (the content of the big hit game) is determined. The jackpot type determination table is a table that is referred to when determining the type of “hit” (the contents of the jackpot game) based on the jackpot selection symbol command.
また、本実施形態では、「大当り」当選時の遊技状態毎に大当り種類決定テーブルを設ける。図２０は、遊技状態が「低確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル（その１）であり、図２１は、遊技状態が「低確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル（その２）である。また、図２２は、遊技状態が「高確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル（その３）であり、図２３は、遊技状態が「高確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル（その４）である。 In the present embodiment, a big hit type determination table is provided for each gaming state at the time of winning the big hit. FIG. 20 is a jackpot type determination table (part 1) that is referred to when “big hit” is won when the gaming state is “no low probability time”, and FIG. It is a jackpot type determination table (No. 2) that is referred to when “Big Jack” is won when “Yes”. FIG. 22 is a jackpot type determination table (part 3) that is referred to when “big hit” is won when the gaming state is “no high accuracy time reduction”, and FIG. This is a big hit type determination table (part 4) that is referred to when “big hit” is won when “there is a short time”.
各大当り種類決定テーブルには、大当り時選択図柄コマンド（「ｚ０」〜「ｚ４」）と、「大当り」の種類を決定する各種パラメータとの関係が規定される。「大当り」の種類（大当り遊技の内容）を決定する各種パラメータとしては、時短フラグの値、時短回数、確変フラグの値及び大当り遊技におけるラウンド数が規定される。 Each jackpot type determination table defines the relationship between the jackpot selection symbol commands (“z0” to “z4”) and various parameters for determining the type of “hit”. As various parameters for determining the type of “big hit” (contents of the big hit game), the value of the hour / short flag, the number of time reductions, the value of the probability variation flag, and the number of rounds in the big hit game are defined.
例えば、「高確時短あり」の状態で「大当り」に当選し、且つ、大当り時選択図柄コマンドとして「ｚ１」が決定された場合には、図２３に示すように、「大当り」の種類（大当り遊技の内容）を決定する各種パラメータとして、時短フラグ「１」、時短回数「１００」、確変フラグ「０」、ラウンド数「１０」がセットされる。 For example, when “big hit” is won in the state of “highly accurate time short” and “z1” is determined as the big hit selection symbol command, as shown in FIG. As various parameters for determining the content of the big hit game), a time reduction flag “1”, a time reduction number “100”, a probability change flag “0”, and a round number “10” are set.
なお、各大当り種類決定テーブルに規定されている「ラウンド数」は、大当り遊技において、大入賞口の開放時間が比較的長くなるラウンドの数である。また、「時短フラグ」は、メインＲＡＭ７３に格納された管理フラグの一つであり、遊技状態が「時短遊技状態」であるか否かを管理するためのフラグである。遊技状態が「時短遊技状態」である場合には、時短フラグは「１（オン）」となる。また、「時短回数」は、「時短遊技状態」において与えられる特別図柄の変動表示の回数である。 The “number of rounds” defined in each jackpot type determination table is the number of rounds in which the opening time of the big prize opening is relatively long in the jackpot game. The “time-short flag” is one of management flags stored in the main RAM 73, and is a flag for managing whether or not the game state is “time-short game state”. When the gaming state is “time saving gaming state”, the time saving flag is “1 (ON)”. The “number of times reduced” is the number of times of special symbol change display given in the “time saving gaming state”.
［入賞時演出情報決定テーブル］
次に、図２４を参照して、入賞時演出情報決定テーブルについて説明する。
[Winning effect information determination table]
Next, with reference to FIG. 24, the winning effect information determination table will be described.
本実施形態では、主制御回路７０（メインＣＰＵ７１）は、入賞時（始動口入賞時）に決定された当選種別（「大当り」、「小当り」又は「ハズレ」）と、図柄指定コマンド又は大当り時選択図柄コマンドとに基づいて、副制御回路２００が演出内容を決定する際に使用する情報を決定する。例えば、副制御回路２００において、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容、先読み演出に関する内容等を決定する際に使用される情報が決定される。入賞時演出情報決定テーブルは、入賞時（始動口入賞時）に主制御回路７０で取得された情報に基づいて、副制御回路２００で実行される演出内容の概要を決定する際に参照されるテーブルである。 In the present embodiment, the main control circuit 70 (main CPU 71) determines the winning type ("big hit", "small hit", or "losing") determined at the time of winning (at the start opening winning), the symbol designation command or the big win. Based on the time selection symbol command, the sub-control circuit 200 determines information to be used when determining the production contents. For example, in the sub-control circuit 200, information used when determining the contents relating to the color change effect of the holding symbol indicating the reserved ball of the special symbol, the contents relating to the pre-reading effect, and the like is determined. The winning effect information determination table is referred to when determining the outline of the effect contents executed by the sub control circuit 200 based on the information acquired by the main control circuit 70 at the time of winning (at the start opening winning). It is a table.
入賞時演出情報決定テーブルには、入賞時（始動口入賞時）に決定される各種情報の組合せと、副制御回路２００で実行される演出内容の概要を示す「入賞時演出情報１」及び「入賞時演出情報２」との関係が規定される。なお、本実施形態では、入賞時（始動口入賞時）に決定される各種情報として、始動口の種別、判定値データの種別、大当り時選択図柄コマンドの種別及び図柄指定コマンドの種別が、入賞時演出情報決定テーブルに規定される。 In the winning effect information determination table, “winning effect information 1” and “winning effect information 1” indicating the combination of various types of information determined at the time of winning (at the start opening winning time) and the effect contents executed by the sub-control circuit 200. The relationship with “winning effect information 2” is defined. In the present embodiment, the various types of information determined at the time of winning (at the time of starting port winning) include the type of starting port, the type of determination value data, the type of symbol command selected at the big hit, and the type of symbol designating command. It is defined in the hour performance information determination table.
入賞時演出情報決定テーブルに規定されている入賞時演出情報１（「１Ａ」〜「１Ｄ」）は、副制御回路２００において、主に、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容を決定する際に用いられる演出情報である。副制御回路２００が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報１を受信すると、副制御回路２００は、該入賞時演出情報１の分類に含まれる保留用図柄の色変化演出に関する複数種の演出パターンから一つの演出パターンを選択する。 Winning effect information 1 (“1A” to “1D”) defined in the winning effect information determination table is mainly used in the sub-control circuit 200 to change the color change effect of the reserved symbol indicating the reserved ball of the special symbol. It is the production information used when determining the content regarding. When the sub control circuit 200 receives the winning effect information 1 determined based on the winning effect information determination table, the sub control circuit 200 performs the color change effect of the holding symbol included in the category of the winning effect information 1. One production pattern is selected from a plurality of types of production patterns.
また、入賞時演出情報決定テーブルに規定されている入賞時演出情報２（「２Ａ」〜「２Ｄ」）は、副制御回路２００において、主に、特別図柄の保留球に基づく先読み演出（先読み連続演出）に関する内容を決定する際に用いられる演出情報である。副制御回路２００が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報２を受信すると、副制御回路２００は、該入賞時演出情報２の分類に含まれる先読み演出の複数種の演出パターンから一つの演出パターンを選択する。 In addition, winning effect information 2 (“2A” to “2D”) defined in the winning effect information determination table is prefetched based on a reserved ball of a special symbol (subsequent read-ahead continuous) in the sub-control circuit 200. This is the production information used when determining the content related to the production. When the sub control circuit 200 receives the winning effect information 2 determined based on the winning effect information determination table, the sub control circuit 200 provides a plurality of types of prefetch effects included in the category of the winning effect information 2. One production pattern is selected from the patterns.
本実施形態の入賞時演出情報決定テーブルを参照した場合、例えば、第１始動口入賞時に「大当り」が当選したときには、大当り選択図柄コマンドの種別に関係なく、入賞時演出情報１として「１Ａ」が決定され、入賞時演出情報２として「２Ａ」が決定される。 When referring to the winning effect information determination table of the present embodiment, for example, when “big hit” is won at the time of winning the first start opening, “1A” is given as winning effect information 1 regardless of the type of the jackpot selection symbol command. Is determined, and “2A” is determined as the winning presentation information 2.
［変動演出パターン決定テーブル］
次に、図２５を参照して、変動演出パターン決定テーブルについて説明する。
[Variation production pattern determination table]
Next, the variation effect pattern determination table will be described with reference to FIG.
本実施形態では、主制御回路７０（メインＣＰＵ７１）は、特別図柄の変動表示開始時に、当選種別（「大当り」、「小当り」又は「ハズレ」）、図柄指定コマンド、大当り時選択図柄コマンド、変動時間等の情報に基づいて、特別図柄の変動演出パターンを決定する。変動演出パターン決定テーブルは、この特別図柄の変動演出パターンを決定する際に参照されるテーブルである。 In the present embodiment, the main control circuit 70 (main CPU 71), when starting the special symbol variation display, the winning type ("big hit", "small hit" or "losing"), the design designation command, the big hit selection symbol command, Based on information such as the variation time, the variation effect pattern of the special symbol is determined. The variation effect pattern determination table is a table that is referred to when determining the variation effect pattern of this special symbol.
なお、変動演出パターン決定テーブルに基づいて決定された変動演出パターン（後述の特別図柄演出開始コマンドに含まれる情報）は、主制御回路７０から副制御回路２００（ホスト制御回路２１０）に送信される。そして、副制御回路２００は、変動演出パターンの情報を受信すると、該受信した変動演出パターンや遊技状態などの情報に基づいて、演出の種類を決定する。 The variation effect pattern (information included in a special symbol effect start command described later) determined based on the variation effect pattern determination table is transmitted from the main control circuit 70 to the sub control circuit 200 (host control circuit 210). . And the sub control circuit 200 will determine the kind of production | presentation based on the received information, such as a variation production pattern and a game state, if the information of a variation production pattern is received.
変動演出パターン決定テーブルには、図２５に示すように、入賞時（始動口入賞時）に決定される図柄指定コマンド、大当り選択図柄コマンド及び特別図柄の変動時間の組合せと、特別図柄の変動表示中に副制御回路２００で実行される演出の種類（変動演出パターン）との関係が規定される。 As shown in FIG. 25, the variation effect pattern determination table includes a combination of a symbol designation command, a jackpot selection symbol command and a special symbol variation time determined at the time of winning a prize (at the start opening prize), and a special symbol variation display. The relationship with the type of effect (variation effect pattern) executed by the sub-control circuit 200 is defined.
本実施形態では、変動演出パターンは、２桁の数文字で表され、図２５中の変動演出パターン欄に記載の「上位」（１桁目）のパラメータと「下位」（２桁目）のパラメータとの組合せで表される。例えば、入賞時（始動口入賞時）に決定される図柄指定コマンドが「ｚＡ１」であり、大当り選択図柄コマンドが「ｚ０」であり、特別図柄の変動時間が「１５０００ｍｓｅｃ」である場合の変動演出パラメータは「Ｃ１」（上位の「Ｃ」と下位「１」との組合せ）となる。 In the present embodiment, the variation effect pattern is represented by a two-digit number character, and the “upper” (first digit) parameter and the “lower” (second digit) parameter described in the variation effect pattern column in FIG. Expressed in combination with parameters. For example, when the symbol designation command determined at the time of winning (at the time of winning the start opening) is “zA1”, the jackpot selection symbol command is “z0”, and the variation time of the special symbol is “15000 msec”. The parameter is “C1” (a combination of the upper “C” and the lower “1”).
なお、本実施形態では、変動演出パラメータの情報は、後述の特別図柄演出開始コマンドに含まれる。この際、変動演出パターン欄に規定されている「上位」のパラメータと、「下位」のパラメータとは、互いに異なるパラメータ領域に格納される。それゆえ、変動演出パターン決定テーブルでは、変動演出パターンの「上位」のパラメータと「下位」のパラメータとを別個に規定している。 In the present embodiment, the information about the variable effect parameter is included in a special symbol effect start command described later. At this time, the “upper” parameter and the “lower” parameter defined in the variable effect pattern column are stored in different parameter areas. Therefore, in the variation effect pattern determination table, the “upper” parameter and the “lower” parameter of the variation effect pattern are separately defined.
＜サブメインＲＯＭに記憶されているデータテーブルの構成＞
次に、副制御回路２００のサブメインＲＯＭ２０５に記憶される各種データテーブルの構成について、図２６〜図２８を参照して説明する。
<Configuration of data table stored in sub-main ROM>
Next, the configuration of various data tables stored in the sub main ROM 205 of the sub control circuit 200 will be described with reference to FIGS.
［変動演出テーブル］
まず、図２６を参照して、変動演出テーブルについて説明する。
[Variation production table]
First, the variation effect table will be described with reference to FIG.
本実施形態のパチンコ遊技機１では、上述のように、副制御回路２００（ホスト制御回路２１０）の制御により、特別図柄の変動表示中に様々な演出が実行される。この際に行われる演出の内容（演出パターン）は、特別図柄の変動表示開始時に、主制御回路７０から副制御回路２００に送信される後述の特別図柄演出開始コマンドに含まれる特別図柄の変動演出パターンの情報などに基づいて決定される。変動演出テーブルは、この演出内容（演出パターン）を変動演出パターンや遊技状態などの情報に基づいて決定する際に参照される。 In the pachinko gaming machine 1 according to the present embodiment, as described above, various effects are executed during the special symbol variation display under the control of the sub-control circuit 200 (host control circuit 210). The content (effect pattern) of the effect performed at this time is the change effect of the special symbol included in the special symbol effect start command (described later) transmitted from the main control circuit 70 to the sub-control circuit 200 at the start of the change display of the special symbol. It is determined based on pattern information and the like. The variation effect table is referred to when determining the effect content (effect pattern) based on information such as the variation effect pattern and the gaming state.
変動演出テーブルには、図２６に示すように、入賞時（始動口入賞時）に決定される各種情報（変動演出パターンの情報を含む）の組合せと、抽選により決定される演出パターン（「ＥＮ００」〜「ＥＮ４４」）及び演出内容と、各演出パターンを選択（決定）するための乱数値及び選択率（当選確率）との対応関係が規定される。なお、本実施形態では、入賞時（始動口入賞時）に決定される各種情報として、特別図柄の変動演出パターンの種別（「Ａ０」〜「Ａ４」、「Ｂ１」〜「Ｂ３」及び「Ｃ１」〜「ＣＦ」）、特別図柄の変動時間、当選種別（「大当り」、「小当り」又は「ハズレ」）、図柄指定コマンド及び大当り時選択図柄コマンドが、変動演出テーブルに規定される。 In the variation effect table, as shown in FIG. 26, a combination of various information (including information on the variation effect pattern) determined at the time of winning (at the time of winning the start opening) and an effect pattern (“EN00” determined by lottery). ”To“ EN44 ”) and the contents of the effects, and the correspondence between the random values for selecting (determining) each effect pattern and the selection rate (winning probability) are defined. In the present embodiment, as various information determined at the time of winning (at the start opening winning), the types of variation design patterns of special symbols (“A0” to “A4”, “B1” to “B3”, and “C1”). ”To“ CF ”), special symbol variation time, winning type (“ big hit ”,“ small hit ”or“ losing ”), symbol designation command and jackpot selection symbol command are defined in the variation effect table.
本実施形態では、変動演出テーブルに規定されている特別図柄の変動時間は対応する演出パターンの演出時間とほぼ同じであるとする。また、変動演出テーブルに規定されている乱数値は、後述の図９２に示すコマンド解析処理中のＳ３１９の処理（サブ抽選処理）で取得される乱数値であり、「０」〜「９９９」（１０００種類）のいずれかである。 In the present embodiment, it is assumed that the variation time of the special symbol defined in the variation effect table is substantially the same as the effect time of the corresponding effect pattern. The random value defined in the variation effect table is a random value acquired in the process of S319 (sub lottery process) in the command analysis process shown in FIG. 92 to be described later, and is “0” to “999” ( 1000 types).
本実施形態の変動演出テーブルを参照して演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された特別図柄の変動パターンが「Ｃ１」であり、且つ、演出パターンを選択する際に取得された乱数値が「０」〜「４９９」のいずれかの値である場合には、演出パターンとして「ＥＮ１５」が選択される。この場合には、特別図柄の変動表示期間（１５０００ｍｓｅｃ）に、「ノーマルリーチ演出Ａ」と称する演出が行われる。そして、「ノーマルリーチ演出Ａ」の終了とともに、表示装置１３の表示領域１３ａに「大当り」態様の表示が行われ、特別図柄が変動停止する。 When determining an effect pattern with reference to the change effect table of the present embodiment, for example, when the change pattern of the special symbol determined at the start of the special symbol change display is “C1” and selecting the effect pattern When the random number value acquired in the above is any value from “0” to “499”, “EN15” is selected as the effect pattern. In this case, an effect called “normal reach effect A” is performed in the variable symbol display period (15000 msec). Then, along with the end of the “normal reach effect A”, the “big hit” mode is displayed in the display area 13a of the display device 13, and the special symbol is fluctuated and stopped.
［保留演出テーブル］
次に、図２７を参照して、保留演出テーブルについて説明する。
[Holding effect table]
Next, the hold effect table will be described with reference to FIG.
本実施形態のパチンコ遊技機１では、副制御回路２００（ホスト制御回路２１０）の制御により、特別図柄の保留球を示す保留用図柄の色変化に関する様々な演出が実行される。この際に行われる保留用図柄の色変化演出の内容（演出パターン）は、特別図柄の変動表示開始時に、主制御回路７０から副制御回路２００に送信される後述の保留加算コマンドに含まれる入賞時演出情報１（「１Ａ」〜「１Ｄ」）などに基づいて決定される。保留演出テーブルは、この保留用図柄の色変化演出の内容（演出パターン）を入賞時演出情報１などの情報に基づいて決定する際に参照される。 In the pachinko gaming machine 1 of the present embodiment, various effects relating to the color change of the holding symbol indicating the holding ball of the special symbol are executed under the control of the sub-control circuit 200 (host control circuit 210). The content (effect pattern) of the color change effect of the holding symbol performed at this time is a prize included in a holding addition command to be described later transmitted from the main control circuit 70 to the sub control circuit 200 at the start of the special symbol variation display. It is determined based on hour performance information 1 ("1A" to "1D"). The holding effect table is referred to when the content (effect pattern) of the color change effect of the holding symbol is determined based on information such as the winning effect information 1.
保留演出テーブルには、図２７に示すように、入賞時（始動口入賞時）に決定される各種情報（入賞時演出情報１を含む）の組合せと、抽選により決定される保留用図柄の色変化演出の演出パターン（「ＨＥ００」〜「ＨＥ１９」）及び演出内容と、各演出パターンを選択（決定）するための乱数値及び選択率（当選確率）との対応関係が規定される。なお、本実施形態では、入賞時（始動口入賞時）に決定される各種情報として、入賞時演出情報１（「１Ａ」〜「１Ｄ」）、当選種別（「大当り」、「小当り」又は「ハズレ」）、図柄指定コマンド及び大当り時選択図柄コマンドが、保留演出テーブルに規定される。また、保留演出テーブルに規定されている乱数値は、後述の図９２に示すコマンド解析処理中のＳ３１９の処理（サブ抽選処理）で取得される乱数値であり、「０」〜「９９９」（１０００種類）のいずれかである。 As shown in FIG. 27, the holding effect table includes a combination of various information (including winning effect information 1) determined at the time of winning a prize (at the time of winning the start opening) and the color of the holding symbol determined by lottery. Correspondence relationships between the production patterns (“HE00” to “HE19”) and production contents of the change production, the random value for selecting (determining) each production pattern, and the selection rate (winning probability) are defined. In the present embodiment, as various information determined at the time of winning a prize (at the start opening prize), winning effect information 1 (“1A” to “1D”), winning type (“big hit”, “small hit” or “ “Lose”), a symbol designation command, and a jackpot selection symbol command are defined in the hold effect table. The random value defined in the hold effect table is a random value acquired in the process of S319 (sub lottery process) in the command analysis process shown in FIG. 92 to be described later, and “0” to “999” ( 1000 types).
本実施形態の保留演出テーブルを参照して保留用図柄の色変化演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報１が「１Ａ」であり、大当り時選択図柄コマンドが「ｚ０」であり、且つ、演出パターンを選択する際に取得された乱数値が「０」〜「４９９」のいずれかの値である場合には、保留用図柄の色変化演出の演出パターンとして「ＨＥ００」が選択される。この場合には、保留用図柄の色変化演出として、「保留演出Ａ」と称する演出が行われる。 When determining the effect pattern of the color change effect of the reserved symbol with reference to the hold effect table of the present embodiment, for example, the winning effect information 1 determined at the start of the variation display of the special symbol is “1A”, When the jackpot selection symbol command is “z0” and the random value acquired when selecting the effect pattern is any value from “0” to “499”, the color of the symbol for holding “HE00” is selected as the effect pattern of the change effect. In this case, an effect referred to as “holding effect A” is performed as the color change effect of the reserved symbol.
［先読み演出テーブル］
次に、図２８を参照して、先読み演出テーブルについて説明する。
[Pre-reading effect table]
Next, the prefetch effect table will be described with reference to FIG.
本実施形態のパチンコ遊技機１では、特別図柄の可変表示が保留されている場合、副制御回路２００（ホスト制御回路２１０）は、該保留されている特別図柄の可変表示の内容（保留球の内容）に応じて所定の先読み演出を行う。この際に行われる先読み演出の内容（演出パターン）は、特別図柄の変動表示開始時に、主制御回路７０から副制御回路２００に送信される後述の保留加算コマンドに含まれる入賞時演出情報２（「２Ａ」〜「２Ｄ」）などに基づいて決定される。先読み演出テーブルは、この先読み演出の内容（演出パターン）を入賞時演出情報２などの情報に基づいて決定する際に参照される。 In the pachinko gaming machine 1 of the present embodiment, when the variable display of the special symbol is suspended, the sub-control circuit 200 (host control circuit 210) causes the contents of the variable display of the suspended special symbol (reserved ball) Depending on the content, a predetermined pre-reading effect is performed. The contents (effect pattern) of the pre-reading effect performed at this time are the winning effect information 2 (included in a hold addition command, which will be described later) transmitted from the main control circuit 70 to the sub-control circuit 200 at the start of variable symbol display. “2A” to “2D”) and the like. The prefetch effect table is referred to when the contents of the prefetch effect (effect pattern) are determined based on information such as the winning effect information 2.
先読み演出テーブルには、図２８に示すように、入賞時（始動口入賞時）に決定される各種情報（入賞時演出情報２を含む）の組合せと、抽選により決定される先読み演出の演出パターン（「ＳＥ００」〜「ＳＥ１９」）及び演出内容と、各演出パターンを選択（決定）するための乱数値及び選択率（当選確率）との対応関係が規定される。なお、本実施形態では、入賞時（始動口入賞時）に決定される各種情報として、入賞時演出情報２（「２Ａ」〜「２Ｄ」）、当選種別（「大当り」、「小当り」又は「ハズレ」）、図柄指定コマンド及び大当り時選択図柄コマンドが、先読み演出テーブルに規定される。また、先読み演出テーブルに規定されている乱数値は、後述の図９２に示すコマンド解析処理中のＳ３１９の処理（サブ抽選処理）で取得される乱数値であり、「０」〜「９９９」（１０００種類）のいずれかである。 In the prefetch effect table, as shown in FIG. 28, a combination of various information (including winning effect information 2) determined at the time of winning (at the time of winning the start opening), and an effect pattern of prefetching effects determined by lottery ("SE00" to "SE19") and the contents of the effects, and the correspondence between the random number value and the selection rate (winning probability) for selecting (determining) each effect pattern are defined. In the present embodiment, as the various information determined at the time of winning (at the start opening winning), the winning effect information 2 (“2A” to “2D”), the winning type (“big hit”, “small hit” or “Lose”), a symbol designating command and a jackpot selecting symbol command are defined in the prefetch effect table. The random value defined in the pre-reading effect table is a random value acquired in the process of S319 (sub lottery process) during the command analysis process shown in FIG. 92 to be described later, and “0” to “999” ( 1000 types).
本実施形態の先読み演出テーブルを参照して先読み演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報２が「２Ａ」であり、大当り時選択図柄コマンドが「ｚ０」であり、且つ、演出パターンを選択する際に取得された乱数値が「０」〜「４９９」のいずれかの値である場合には、先読み演出の演出パターンとして「ＳＥ００」が選択される。この場合には、先読み演出として、「先読み演出Ａ」と称する演出が行われる。 When determining the effect pattern of the prefetch effect by referring to the prefetch effect table of the present embodiment, for example, the effect information 2 at the time of winning determined at the start of the special symbol variation display is “2A”, and the symbol command selected at the big hit Is “z0” and the random number value obtained when selecting the effect pattern is any value from “0” to “499”, “SE00” is the effect pattern of the pre-read effect. Selected. In this case, an effect referred to as “prefetch effect A” is performed as the prefetch effect.
＜各種コマンドの構成＞
ここで、主制御回路７０から副制御回路２００に送信される各種コマンドの構成について説明する。なお、本実施形態では、主制御回路７０は、遊技の進行に関する情報を含むコマンドを生成して、該コマンドデータを副制御回路２００に送信する手段（コマンド送信手段、遊技情報送信手段）を兼ねる。
<Composition of various commands>
Here, the configuration of various commands transmitted from the main control circuit 70 to the sub control circuit 200 will be described. In the present embodiment, the main control circuit 70 also serves as means (command transmission means, game information transmission means) for generating a command including information relating to the progress of the game and transmitting the command data to the sub-control circuit 200. .
［基本構成］
まず、図２９を参照して、コマンドの基本構成を説明する。なお、図２９は、コマンドデータの基本構成（基本フォーマット）を示す図である。
[Basic configuration]
First, the basic structure of a command will be described with reference to FIG. FIG. 29 is a diagram showing a basic configuration (basic format) of command data.
本実施形態において、主制御回路７０から副制御回路２００に送信されるコマンドは、コマンド種別の情報が格納されたコマンド種別部と、遊技及び演出に関する各種情報が格納されたパラメータフィールド部とで構成される。本実施形態では、副制御回路２００において実行される後述のコマンド解析処理により、パラメータフィールド部の情報が解析され、遊技及び演出に関する各種情報が取得される。 In the present embodiment, the command transmitted from the main control circuit 70 to the sub control circuit 200 is composed of a command type section in which command type information is stored, and a parameter field section in which various information relating to games and effects are stored. Is done. In the present embodiment, information in the parameter field portion is analyzed by command analysis processing described later executed in the sub-control circuit 200, and various types of information relating to games and effects are acquired.
コマンド種別部は、コマンドの先頭部に設けられ、８ビット（１バイト：固定長）で構成される。一方、パラメータフィールド部には、ビット単位で遊技及び演出に関する情報が規定されており、パラメータフィールド部のビット長（長さ）は、コマンド種別に応じて変化する。 The command type part is provided at the head part of the command and is composed of 8 bits (1 byte: fixed length). On the other hand, in the parameter field portion, information on the game and the effect is defined in bit units, and the bit length (length) of the parameter field portion changes according to the command type.
なお、本実施形態では、コマンドの送受信動作は、８ビット単位で繰り返し行われるので、パラメータフィールド部も８ビット単位で管理され、ここでは、この８ビット単位の領域を「パラメータ」と称する。また、パラメータフィールド部内に配置されているパラメータの名称を、コマンドの先頭側（コマンド種別部側）から、「第１パラメータ」、「第２パラメータ」、「第３パラメータ」、…、と称する。 In this embodiment, since the command transmission / reception operation is repeatedly performed in units of 8 bits, the parameter field part is also managed in units of 8 bits. Here, the area in units of 8 bits is referred to as a “parameter”. Also, the names of the parameters arranged in the parameter field part are referred to as “first parameter”, “second parameter”, “third parameter”,... From the head side of the command (command type part side).
以下に、コマンドの一例として、デモ表示コマンド、特別図柄演出開始コマンド、電断復帰コマンド及び保留加算コマンドの構成、並びに、これらのコマンドに含まれる各種情報の内容を図面を参照しながら具体的に説明する。 Below, as an example of the command, the configuration of the demo display command, special symbol effect start command, power interruption return command and hold addition command, and the contents of various information included in these commands will be specifically described with reference to the drawings. explain.
［デモ表示コマンド］
まず、図３０を参照しながら、デモ表示コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図３０は、デモ表示コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Demo display command]
First, the structure of the demonstration display command and the contents of various information included in the command will be described with reference to FIG. FIG. 30 is a diagram showing a bit-by-bit configuration of the demo display command and the contents of various information stored in each bit.
デモ表示コマンドは、コマンド種別部と、１つのパラメータ（第１パラメータ）からなるパラメータフィールド部とで構成される。すなわち、デモ表示コマンド全体のバイト数（コマンド長さ）は２バイト（１６ビット）となり、パラメータフィールド部のバイト数は１バイト（８ビット）となる。 The demonstration display command includes a command type portion and a parameter field portion including one parameter (first parameter). That is, the number of bytes (command length) of the entire demonstration display command is 2 bytes (16 bits), and the number of bytes in the parameter field portion is 1 byte (8 bits).
デモ表示コマンドのコマンド種別部には、デモ表示コマンドの種別を示す値「８０Ｈ」が格納される。 In the command type portion of the demo display command, a value “80H” indicating the type of the demo display command is stored.
デモ表示コマンドの第１パラメータのビット０（ｂ０）〜ビット２（ｂ２）には、遊技状態に対応する「状態番号」（０〜７のいずれか）が格納される。例えば、確変フラグの値が「０」であり、時短フラグの値が「０」であれば、「状態番号」として、「０」〜「７」のうち「０」〜「２」のいずれかの値がビット０（ｂ０）〜ビット２（ｂ２）に設定される。第１パラメータのビット４（ｂ４）及びビット５（ｂ５）には、時短フラグの値（「０」又は「１」）及び確変フラグの値（「０」又は「１」）がそれぞれ格納される。また、第１パラメータのビット３（ｂ３）、ビット６（ｂ６）及びビット７（ｂ７）のそれぞれには、常時、データ「０」が格納される。なお、以下では、常時、データ「０」が格納されるビットを「常時０領域」ともいう。 A “state number” (any one of 0 to 7) corresponding to the gaming state is stored in bit 0 (b0) to bit 2 (b2) of the first parameter of the demonstration display command. For example, if the value of the probability variation flag is “0” and the value of the time reduction flag is “0”, the “state number” is any one of “0” to “2” among “0” to “7”. Is set to bit 0 (b0) to bit 2 (b2). Bit 4 (b4) and bit 5 (b5) of the first parameter store the value of the time reduction flag (“0” or “1”) and the value of the probability change flag (“0” or “1”), respectively. . In addition, data “0” is always stored in each of bit 3 (b3), bit 6 (b6), and bit 7 (b7) of the first parameter. In the following, a bit in which data “0” is always stored is also referred to as “always 0 area”.
副制御回路２００において、上記構成のデモ表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータからデモ画面表示時の遊技状態情報（ゲームステータス）が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed on the demo display command having the above-described configuration, the game state information (game status) at the time of displaying the demo screen is acquired from the first parameter as the analysis result.
［特別図柄演出開始コマンド］
次に、図３１を参照しながら、特別図柄演出開始コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図３１は、特別図柄演出開始コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Special symbol production start command]
Next, the configuration of the special symbol effect start command and the contents of various information included in the command will be described with reference to FIG. FIG. 31 is a diagram showing the configuration in bit units of the special symbol effect start command and the contents of various information stored in each bit.
特別図柄演出開始コマンドは、コマンド種別部と、５つのパラメータ（第１パラメータ〜第５パラメータ）からなるパラメータフィールド部とで構成される。すなわち、特別図柄演出開始コマンド全体のバイト数は６バイト（４８ビット）となり、パラメータフィールド部のバイト数は５バイト（４０ビット）となる。 The special symbol effect start command is composed of a command type part and a parameter field part composed of five parameters (first parameter to fifth parameter). That is, the total number of bytes of the special symbol effect start command is 6 bytes (48 bits), and the number of bytes in the parameter field portion is 5 bytes (40 bits).
特別図柄演出開始コマンドのコマンド種別部には、特別図柄演出開始コマンドの種別を示す値「８１Ｈ」が格納される。 In the command type portion of the special symbol effect start command, a value “81H” indicating the type of the special symbol effect start command is stored.
特別図柄演出開始コマンドの第１パラメータのビット０〜ビット２には、遊技状態に対応する「状態番号」（０〜７のいずれか）が格納される。第１パラメータのビット４及びビット５には、時短フラグの値（「０」又は「１」）及び確変フラグの値（「０」又は「１」）がそれぞれ格納される。 A “state number” (any one of 0 to 7) corresponding to the gaming state is stored in bits 0 to 2 of the first parameter of the special symbol effect start command. Bit 4 and bit 5 of the first parameter store the value of the time reduction flag (“0” or “1”) and the value of the probability variation flag (“0” or “1”), respectively.
第１パラメータのビット６には、転落抽選の当選／非当選の情報（「転落抽選当否情報」）が格納される。なお、転落抽選に非当選の場合には、「転落抽選当否情報」として「０」が第１パラメータのビット６に格納され、転落抽選に当選の場合には、「転落抽選当否情報」として「１」が第１パラメータのビット６に格納される。また、第１パラメータのビット３及びビット７は、常時０領域となる。 Bit 6 of the first parameter stores information on winning / non-winning of the falling lottery (“falling lottery winning / refusal information”). If the falling lottery is not won, “0” is stored in the bit 6 of the first parameter as “falling lottery rejection information”, and if the falling lottery is won, “0” 1 "is stored in bit 6 of the first parameter. Also, bit 3 and bit 7 of the first parameter are always 0 area.
特別図柄演出開始コマンドの第２パラメータのビット０〜ビット６には、上記図柄判定テーブル（図１８及び図１９参照）を用いた抽選により決定される図柄指定コマンド（「ｚＡ１」〜「ｚＡ３」）に対応する値が格納される。なお、第２パラメータのビット７は、常時０領域となる。 In bit 0 to bit 6 of the second parameter of the special symbol effect start command, symbol designation commands ("zA1" to "zA3") determined by lottery using the symbol determination table (see FIGS. 18 and 19). A value corresponding to is stored. Note that bit 7 of the second parameter is always 0 area.
特別図柄演出開始コマンドの第３パラメータのビット０〜ビット３には、上記変動演出パターン決定テーブル（図２５参照）を用いた抽選により決定される変動演出パターンの「上位」の情報（「Ａ」〜「Ｃ」）に対応する値が格納される。なお、第３パラメータのビット４〜ビット７は、「常時０領域」となる。 In bits 0 to 3 of the third parameter of the special symbol effect start command, “higher” information (“A”) of the variation effect pattern determined by lottery using the above-described variable effect pattern determination table (see FIG. 25). To “C”) are stored. Note that bits 4 to 7 of the third parameter are “always 0 range”.
特別図柄演出開始コマンドの第４パラメータのビット０〜ビット３には、上記変動演出パターン決定テーブル（図２５参照）を用いた抽選により決定される変動演出パターンの「下位」の情報（「０」〜「９」及び「Ａ」〜「Ｆ」）に対応する値が格納される。なお、第４パラメータのビット４〜ビット７は、「常時０領域」となる。 In bits 0 to 3 of the fourth parameter of the special symbol effect start command, “lower” information (“0”) of the change effect pattern determined by lottery using the change effect pattern determination table (see FIG. 25). To “9” and “A” to “F”) are stored. Note that bits 4 to 7 of the fourth parameter are “always 0 area”.
また、特別図柄演出開始コマンドの第５パラメータのビット０〜ビット６には、残り時短変動回数に対応する値が格納される。なお、第５パラメータのビット７は、常時０領域となる。 In addition, in bits 0 to 6 of the fifth parameter of the special symbol effect start command, a value corresponding to the remaining short time variation number is stored. Note that bit 7 of the fifth parameter is always 0 area.
副制御回路２００において、上記構成の特別図柄演出開始コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータから特別図柄演出開始時の遊技状態情報（ゲームステータス）が取得され、第２パラメータから特別図柄の停止図柄指定情報が取得され、第３パラメータ及び第４パラメータから変動演出パターン番号の指定情報が取得され、第５パラメータから残り時短変動回数の指定情報が取得される。 In the sub control circuit 200, when a command analysis process described later is performed on the special symbol effect start command having the above-described configuration, the game state information (game status) at the start of the special symbol effect is acquired from the first parameter as the analysis result. The special symbol stop symbol designation information is obtained from the second parameter, the variation effect pattern number designation information is obtained from the third parameter and the fourth parameter, and the remaining short time variation number designation information is obtained from the fifth parameter. The
［電断復帰コマンド］
次に、図３２及び図３３を参照しながら、電断復帰コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、本実施形態では、電断復帰コマンドは、２つのコマンド（第１電断復帰コマンド及び第２電断復帰コマンド）のセットで構成される。そして、図３２は、第１電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。また、図３３は、第２電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Power failure recovery command]
Next, the configuration of the power interruption return command and the contents of various information included in the command will be described with reference to FIGS. 32 and 33. FIG. In the present embodiment, the power failure recovery command is composed of a set of two commands (a first power failure recovery command and a second power failure recovery command). FIG. 32 is a diagram showing a bit unit configuration of the first power failure recovery command and the contents of various information stored in each bit. FIG. 33 is a diagram showing a bit unit configuration of the second power interruption return command and the contents of various information stored in each bit.
（１）第１電断復帰コマンド
第１電断復帰コマンドは、図３２に示すように、コマンド種別部と、３つのパラメータ（第１パラメータ〜第３パラメータ）からなるパラメータフィールド部とで構成される。すなわち、第１電断復帰コマンド全体のバイト数は４バイト（３２ビット）となり、パラメータフィールド部のバイト数は３バイト（２４ビット）となる。
(1) First power failure recovery command As shown in FIG. 32, the first power failure recovery command includes a command type portion and a parameter field portion including three parameters (first parameter to third parameter). The That is, the total number of bytes of the first power failure return command is 4 bytes (32 bits), and the number of bytes in the parameter field portion is 3 bytes (24 bits).
第１電断復帰コマンドのコマンド種別部には、第１電断復帰コマンドの種別を示す値「Ｄ１Ｈ」が格納される。 A value “D1H” indicating the type of the first power failure return command is stored in the command type portion of the first power failure recovery command.
第１電断復帰コマンドの第１パラメータのビット０〜ビット２には、遊技状態に対応する「状態番号」（０〜７のいずれか）が格納される。第１パラメータのビット４及びビット５には、時短フラグの値（「０」又は「１」）及び確変フラグの値（「０」又は「１」）がそれぞれ格納される。第１パラメータのビット６には、「転落抽選当否情報」が格納される。なお、第１パラメータのビット３及びビット７は、それぞれ常時０領域となる。 A “state number” (any one of 0 to 7) corresponding to the gaming state is stored in bits 0 to 2 of the first parameter of the first power interruption return command. Bit 4 and bit 5 of the first parameter store the value of the time reduction flag (“0” or “1”) and the value of the probability variation flag (“0” or “1”), respectively. Bit 6 of the first parameter stores “falling lottery winning / notifying information”. Note that bit 3 and bit 7 of the first parameter are always 0 regions.
第１電断復帰コマンドの第２パラメータのビット０〜ビット５には、特別図柄の停止図柄指定情報（「特別停止図柄指定情報」）が格納される。また、第２パラメータのビット６には、電断検知時における第１特別図柄の停止図柄の選択状態（「第１特別停止図柄選択状態」）に対応する値（「０」又は「１」）が格納される。なお、直近の特別図柄の変動表示（電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示）において、第１特別図柄の停止図柄が選択されていれば、「第１特別停止図柄選択状態」の値は「１」となり、第１特別図柄の停止図柄が選択されていなければ、「第１特別図柄選択状態」の値は「０」となる。また、第２パラメータのビット７は、常時０領域となる。 Bit symbols 0 to 5 of the second parameter of the first power interruption return command store special symbol stop symbol designation information ("special stop symbol designation information"). Further, bit 6 of the second parameter has a value (“0” or “1”) corresponding to the stop state of the first special symbol at the time of detection of power interruption (“first special stop symbol selection state”). Is stored. In addition, in the most recent special symbol variation display (the variation display executed at the time of power interruption detection and before the power interruption detection is the latest one performed), the stop symbol of the first special symbol is selected. For example, the value of the “first special symbol selection state” is “1”, and if the symbol of the first special symbol is not selected, the value of the “first special symbol selection state” is “0”. Also, bit 7 of the second parameter is always 0 area.
第１電断復帰コマンドの第３パラメータのビット０〜ビット５には、「特別停止図柄指定情報」が格納される。また、第３パラメータのビット６には、電断検知時における第２特別図柄の停止図柄の選択状態（「第２特別停止図柄選択状態」）に対応する値（「０」又は「１」）が格納される。なお、直近の特別図柄の変動表示（電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示）において、第２特別図柄の停止図柄が選択されていれば、「第２特別停止図柄選択状態」の値は「１」となり、第２特別図柄の停止図柄が選択されていなければ、「第２特別図柄選択状態」の値は「０」となる。また、第３パラメータのビット７は、常時０領域となる。 “Special stop symbol designation information” is stored in bits 0 to 5 of the third parameter of the first power interruption return command. In addition, in bit 6 of the third parameter, a value (“0” or “1”) corresponding to the selection state of the stop symbol of the second special symbol (“second special stop symbol selection state”) at the time of detecting power interruption. Is stored. In addition, in the latest special symbol variation display (the variation display executed at the time of power interruption detection and before the power interruption detection, the latest executed variation display), the stop symbol of the second special symbol is selected. For example, the value of “second special stop symbol selection state” is “1”, and if the stop symbol of the second special symbol is not selected, the value of “second special symbol selection state” is “0”. Also, bit 7 of the third parameter is always 0 area.
副制御回路２００において、上記構成の第１電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータから電断復帰時における遊技状態情報（ゲームステータス）が取得され、第２パラメータから電断復帰時における第１特別図柄の停止図柄の情報が取得され、第３パラメータから電断復帰時における第２特別図柄の停止図柄の情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed on the first power failure recovery command having the above-described configuration, game state information (game status) at the time of power failure recovery is acquired from the first parameter as an analysis result. Then, information on the stop symbol of the first special symbol at the time of return from power interruption is obtained from the second parameter, and information on the stop symbol of the second special symbol at the time of return from power interruption is obtained from the third parameter.
（２）第２電断復帰コマンド
第２電断復帰コマンドは、図３３に示すように、コマンド種別部と、３つのパラメータ（第１パラメータ〜第３パラメータ）からなるパラメータフィールド部とで構成される。すなわち、第２電断復帰コマンド全体のバイト数は４バイト（３２ビット）となり、パラメータフィールド部のバイト数は３バイト（２４ビット）となる。
(2) Second power failure recovery command As shown in FIG. 33, the second power failure recovery command is composed of a command type portion and a parameter field portion composed of three parameters (first parameter to third parameter). The That is, the total number of bytes of the second power failure recovery command is 4 bytes (32 bits), and the number of bytes in the parameter field portion is 3 bytes (24 bits).
第２電断復帰コマンドのコマンド種別部には、第２電断復帰コマンドの種別を示す値「Ｄ２Ｈ」が格納される。 In the command type portion of the second power failure recovery command, a value “D2H” indicating the type of the second power failure recovery command is stored.
第２電断復帰コマンドの第１パラメータのビット０〜ビット２には、第２特別図柄の可変表示の保留個数に対応する値が格納される。第１パラメータのビット４〜ビット６には、第１特別図柄の可変表示の保留個数に対応する値が格納される。また、第１パラメータのビット３及びビット７は、それぞれ常時０領域となる。 In bits 0 to 2 of the first parameter of the second power interruption return command, a value corresponding to the number of reserved variable display suspensions of the second special symbol is stored. In bits 4 to 6 of the first parameter, a value corresponding to the number of holdings of variable display of the first special symbol is stored. Also, bit 3 and bit 7 of the first parameter are always 0 areas.
なお、第２電断復帰コマンドの第１パラメータのビット０〜ビット２又はビット４〜ビット６には、保留個数が０個の場合には「０００」が格納され、保留個数が１個の場合には「００１」が格納され、保留個数が２個の場合には「０１０」が格納され、保留個数が３個の場合には「０１１」が格納され、保留個数が４個の場合には「１００」が格納される。 Note that bits 0 to 2 or bits 4 to 6 of the first parameter of the second power failure recovery command store “000” when the number of reservations is 0, and when the number of reservations is 1 “001” is stored, “010” is stored when the number of holdings is two, “011” is stored when the number of holdings is three, and when the number of holdings is four, “100” is stored.
第２電断復帰コマンドの第２パラメータのビット０〜ビット２には、「内部制御状態番号」が格納される。また、第２パラメータのビット３〜ビット７は、常時０領域となる。 “Internal control state number” is stored in bit 0 to bit 2 of the second parameter of the second power interruption return command. Also, bits 3 to 7 of the second parameter are always 0 area.
なお、第２電断復帰コマンドの第２パラメータのビット０〜ビット２には、内部制御状態がデモ画面表示状態である場合には「０００」が「内部制御状態番号」として格納され、内部制御状態が特別図柄変動状態（特別図柄の変動中状態）である場合には「００１」が「内部制御状態番号」として格納され、内部制御状態が特別図柄確定状態である場合には「０１０」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当り開始状態である場合には「０１１」が「内部制御状態番号」として格納される。また、第２電断復帰コマンドの第２パラメータのビット０〜ビット２には、内部制御状態が大入賞口開放状態である場合には「１００」が「内部制御状態番号」として格納され、内部制御状態がラウンド間インターバル状態である場合には「１０１」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当たり終了状態である場合には「１１０」が「内部制御状態番号」として格納される。 Note that bits 0 to 2 of the second parameter of the second power failure recovery command store “000” as the “internal control state number” when the internal control state is the demonstration screen display state. “001” is stored as “internal control state number” when the state is the special symbol variation state (the state during special symbol variation), and “010” is stored when the internal control state is the special symbol determination state. Stored as “internal control state number”, and when the internal control state is the start state per special symbol, “011” is stored as “internal control state number”. Further, in the second parameter bit 0 to bit 2 of the second power failure recovery command, “100” is stored as the “internal control state number” when the internal control state is the big prize opening open state. When the control state is an inter-round interval state, “101” is stored as the “internal control state number”, and when the internal control state is the end state per special symbol, “110” is the “internal control state number”. Stored as
また、第２電断復帰コマンドの第３パラメータのビット０〜ビット６には、「残り時短状態変動回数」（「０」〜「９９」）が格納される。また、第３パラメータのビット７は、常時０領域となる。 Further, “number of remaining short state fluctuations” (“0” to “99”) is stored in bits 0 to 6 of the third parameter of the second power failure recovery command. Also, bit 7 of the third parameter is always 0 area.
副制御回路２００において、上記構成の第２電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータから電断復帰時における特別図柄の可変表示の保留個数の情報が取得され、第２パラメータから電断復帰時における内部状態の情報が取得され、第３パラメータから電断復帰時における残り時短変動回数の情報が取得される。 In the sub-control circuit 200, when a command analysis process to be described later is performed on the second power failure recovery command having the above-described configuration, the analysis result indicates the number of reserved special variable display numbers at the time of power failure recovery from the first parameter. Information is acquired, information on the internal state at the time of power failure recovery is acquired from the second parameter, and information on the remaining short time fluctuation count at the time of power failure recovery is acquired from the third parameter.
［保留加算コマンド］
次に、図３４を参照しながら、保留加算コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図３４は、保留加算コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Hold addition command]
Next, the configuration of the pending addition command and the contents of various information included in the command will be described with reference to FIG. FIG. 34 is a diagram showing a bit unit configuration of the pending addition command and the contents of various information stored in each bit.
保留加算コマンドは、コマンド種別部と、３つのパラメータ（第１パラメータ〜第３パラメータ）からなるパラメータフィールド部とで構成される。すなわち、保留加算コマンド全体のバイト数は４バイト（３２ビット）となり、パラメータフィールド部のバイト数は３バイト（２４ビット）となる。 The pending addition command is composed of a command type part and a parameter field part composed of three parameters (first parameter to third parameter). That is, the total number of bytes of the pending addition command is 4 bytes (32 bits), and the number of bytes in the parameter field portion is 3 bytes (24 bits).
保留加算コマンドのコマンド種別部には、保留加算コマンドの種別を示す値「８５Ｈ」が格納される。 A value “85H” indicating the type of the hold addition command is stored in the command type portion of the hold addition command.
保留加算コマンドの第１パラメータのビット０〜ビット２には、第２特別図柄の可変表示の保留個数に対応する値が格納される。第１パラメータのビット４〜ビット６には、第１特別図柄の可変表示の保留個数に対応する値が格納される。また、第１パラメータのビット３及びビット７は、それぞれ常時０領域となる。 In bits 0 to 2 of the first parameter of the hold addition command, a value corresponding to the hold number of the variable display of the second special symbol is stored. In bits 4 to 6 of the first parameter, a value corresponding to the number of holdings of variable display of the first special symbol is stored. Also, bit 3 and bit 7 of the first parameter are always 0 areas.
保留加算コマンドの第２パラメータのビット０〜ビット２には、「大当り時選択図柄情報」が格納される。なお、「大当り時選択図柄情報」は、上記図柄判定テーブル（図１８及び図１９参照）を用いた抽選により決定される大当り時選択図柄コマンド（「ｚ０」〜「ｚ４」）に対応する情報である。 “Big hit selection symbol information” is stored in bits 0 to 2 of the second parameter of the pending addition command. The “hit-hit selection symbol information” is information corresponding to the big-hit selection symbol commands (“z0” to “z4”) determined by lottery using the symbol determination table (see FIGS. 18 and 19). is there.
第２パラメータのビット３には、「低確率時大当り当否情報」が格納される。なお、低確時に「大当り」に当選した場合には、「低確率時大当り当否情報」として「１」がビット３に格納され、低確時に「ハズレ」に当選した場合には、「低確率時大当り当否情報」として「０」がビット３に格納される。また、第２パラメータのビット４には、「高確率時大当り当否情報」が格納される。なお、高確時に「大当り」に当選した場合には、「高確率時大当り当否情報」として「１」がビット４に格納され、高確時に「ハズレ」に当選した場合には、「高確率時大当り当否情報」として「０」がビット４に格納される。これらの情報は、大当り種類決定テーブル（図２０〜図２３参照）に用いた抽選の結果に基づいて決定される。 Bit 3 of the second parameter stores “Large probability big hit / fail information”. Note that “1” is stored in “bit 3” as “big hit success / failure information” at low probability when “big hit” is won at low probability, and “low probability” when “losing” is won at low probability. “0” is stored in bit 3 as “time big hit success / failure information”. Further, in the bit 4 of the second parameter, “high probability big hit success / failure information” is stored. Note that “1” is stored in “bit 4” as “high-probability jackpot success / failure information” when winning a “big hit” at high accuracy, and “high probability” is won when “losing” is won at high accuracy. “0” is stored in bit 4 as “time big hit success / failure information”. These pieces of information are determined based on the lottery results used in the jackpot type determination table (see FIGS. 20 to 23).
第２パラメータのビット５及びビット６には、「第１入賞時演出情報」が格納される。なお、「第１入賞時演出情報」は、上記入賞時演出情報決定テーブル（図２４参照）を用いた抽選により決定される入賞時演出情報１（「１Ａ」〜「１Ｄ」）に対応する情報である。例えば、入賞時演出情報１が「１Ａ」である場合には、「第１入賞時演出情報」として「００」がビット５及びビット６に格納され、入賞時演出情報１が「１Ｂ」である場合には、「第１入賞時演出情報」として「０１」がビット５及びビット６に格納される。また、例えば、入賞時演出情報１が「１Ｃ」である場合には、「第１入賞時演出情報」として「１０」がビット５及びビット６に格納され、入賞時演出情報１が「１Ｄ」である場合には、「第１入賞時演出情報」として「１１」がビット５及びビット６に格納される。また、第２パラメータのビット７は、常時０領域となる。 In bits 5 and 6 of the second parameter, “first winning effect information” is stored. The “first winning effect information” is information corresponding to winning effect information 1 (“1A” to “1D”) determined by lottery using the winning effect information determination table (see FIG. 24). It is. For example, when the winning effect information 1 is “1A”, “00” is stored in bits 5 and 6 as the “first winning effect information”, and the winning effect information 1 is “1B”. In this case, “01” is stored in bit 5 and bit 6 as “first winning effect information”. Further, for example, when the winning effect information 1 is “1C”, “10” is stored in the bits 5 and 6 as the “first winning effect information”, and the winning effect information 1 is “1D”. In this case, “11” is stored in bit 5 and bit 6 as “first winning effect information”. Also, bit 7 of the second parameter is always 0 area.
保留加算コマンドの第３パラメータのビット４及びビット５には、「第２入賞時演出情報」が格納される。なお、「第２入賞時演出情報」は、上記入賞時演出情報決定テーブル（図２４参照）を用いた抽選により決定される入賞時演出情報２（「２Ａ」〜「２Ｄ」）に対応する情報である。例えば、入賞時演出情報２が「２Ａ」である場合には、「第２入賞時演出情報」として「００」がビット４及びビット５に格納され、入賞時演出情報２が「２Ｂ」である場合には、「第２入賞時演出情報」として「０１」がビット４及びビット５に格納される。また、例えば、入賞時演出情報２が「２Ｃ」である場合には、「第２入賞時演出情報」として「１０」がビット４及びビット５に格納され、入賞時演出情報２が「２Ｄ」である場合には、「第２入賞時演出情報」として「１１」がビット４及びビット５に格納される。 “Second winning effect information” is stored in bits 4 and 5 of the third parameter of the hold addition command. The “second winning effect information” is information corresponding to winning effect information 2 (“2A” to “2D”) determined by lottery using the winning effect information determination table (see FIG. 24). It is. For example, when the winning effect information 2 is “2A”, “00” is stored in bits 4 and 5 as the “second winning effect information”, and the winning effect information 2 is “2B”. In this case, “01” is stored in bits 4 and 5 as “second winning effect information”. Further, for example, when the winning effect information 2 is “2C”, “10” is stored in the bits 4 and 5 as the “second winning effect information”, and the winning effect information 2 is “2D”. In this case, “11” is stored in bit 4 and bit 5 as “second winning effect information”.
なお、「第１入賞時演出情報」及び「第２入賞時演出情報」の値は、保留加算コマンド生成時（保留加算時）における、先読み情報（変動前の保留に関する情報）に基づいて実行される演出の数（先読み演出が実行される保留個数）に応じて、変更（更新）してもよい。 Note that the values of the “first winning effect information” and the “second winning effect information” are executed based on pre-read information (information related to pre-change hold) at the time of the hold addition command generation (hold addition). It may be changed (updated) in accordance with the number of productions to be performed (the number of suspensions in which the pre-reading production is executed).
第３パラメータのビット６には、「転落抽選情報」が格納される。なお、転落なしの場合には、「転落抽選情報」として「０」がビット６に格納され、転落ありの場合には、「転落抽選情報」として「１」がビット６に格納される。また、第３パラメータのビット０〜ビット３及びビット７のそれぞれは、常時０領域となる。 Bit 6 of the third parameter stores “falling lottery information”. When there is no fall, “0” is stored in bit 6 as “falling lottery information”, and “1” is stored in bit 6 as “falling lottery information” when there is a fall. In addition, each of bit 0 to bit 3 and bit 7 of the third parameter is always 0 region.
副制御回路２００において、上記構成の保留加算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータから入賞時の特別図柄の可変表示の保留個数の情報が取得され、第２パラメータから保留演出の指定情報が取得され、第３パラメータから先読み演出の指定情報が取得される。 In the sub-control circuit 200, when a command analysis process to be described later is performed on the pending addition command having the above-described configuration, information on the number of suspended display of the special symbol variable display at the time of winning is acquired as the analysis result, The designation information of the hold effect is acquired from the second parameter, and the specification information of the prefetch effect is acquired from the third parameter.
［その他のコマンド］
次に、上述した各種コマンド以外のコマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、ここでは、他の各種コマンドの構成の図示を省略し、各コマンド内のパラメータフィールド部の構成及び該コマンドに含まれる各種情報の概要のみを説明する。
[Other commands]
Next, the configuration of commands other than the various commands described above and the contents of various information included in the commands will be described. Here, the illustration of the configuration of other various commands is omitted, and only the configuration of the parameter field portion in each command and the outline of various information included in the command will be described.
（１）特別演出停止コマンド
特別演出停止コマンドのパラメータフィールド部は、２つのパラメータ（第１パラメータ及び第２パラメータ）で構成される。
(1) Special Effect Stop Command The parameter field part of the special effect stop command is composed of two parameters (first parameter and second parameter).
特別演出停止コマンドの第１パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報（ゲームステータス）が格納される。また、第２パラメータには、特別図柄の停止図柄の情報が格納される。 In the first parameter of the special effect stop command, for example, game status information (game status) such as a falling lottery, a probability change flag, a time reduction flag, and a state number is stored. The second parameter stores information on the stop symbol of the special symbol.
副制御回路２００において、上記構成の特別演出停止コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータ及び第２パラメータから特別図柄の変動表示時の演出を終了する際の各種遊技情報が取得される。 In the sub-control circuit 200, when a command analysis process to be described later is performed on the special effect stop command having the above-described configuration, as the analysis result, when the effect at the time of special symbol variation display from the first parameter and the second parameter is ended. The various game information is acquired.
（２）特別図柄当り開始表示コマンド
特別図柄当り開始表示コマンドのパラメータフィールド部は、２つのパラメータ（第１パラメータ及び第２パラメータ）で構成される。
(2) Special symbol start display command The parameter field portion of the special symbol start display command is composed of two parameters (first parameter and second parameter).
特別図柄当り開始表示コマンドの第１パラメータには、例えば、状態番号等の遊技状態情報（ゲームステータス）が格納される。また、第２パラメータには、特別図柄の停止図柄の情報が格納される。 The first parameter of the special symbol start display command stores, for example, game state information (game status) such as a state number. The second parameter stores information on the stop symbol of the special symbol.
副制御回路２００において、上記構成の特別図柄当り開始表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータ及び第２パラメータから特別図柄の当り状態の情報（例えば、大当り中であるか否か、小当り中であるか否か等の情報）が取得される。 In the sub-control circuit 200, when a command analysis process to be described later is performed on the special symbol start display command having the above-described configuration, the analysis result includes information on the special symbol hit state (for example, from the first parameter and the second parameter). Information such as whether or not a big hit is being made, whether or not a small hit is being made).
（３）大入賞口開放中表示コマンド
大入賞口開放中表示コマンドのパラメータフィールド部は、３つのパラメータ（第１パラメータ〜第３パラメータ）で構成される。
(3) Display command during opening of special winning opening The parameter field portion of the display command during opening of large winning opening is composed of three parameters (first parameter to third parameter).
大入賞口開放中表示コマンドの第１パラメータには、例えば、状態番号等の遊技状態情報（ゲームステータス）が格納される。第２パラメータには、特別図柄の停止図柄の情報が格納される。また、第３パラメータには、ラウンド回数（「０」〜「１５」）の情報が格納される。 For example, game state information (game status) such as a state number is stored in the first parameter of the display command for opening the big winning opening. The second parameter stores information on a special symbol stop symbol. Also, information on the number of rounds (“0” to “15”) is stored in the third parameter.
副制御回路２００において、上記構成の大入賞口開放中表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータ及び第２パラメータから特別図柄の当り状態の情報が取得され、第３パラメータからラウンド回数の情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed on the display command for opening the special winning opening having the above-described configuration, information on a special symbol hit state is acquired from the first parameter and the second parameter as an analysis result. Then, information on the number of rounds is acquired from the third parameter.
（４）ラウンド間表示コマンド
ラウンド間表示コマンドのパラメータフィールド部は、３つのパラメータ（第１パラメータ〜第３パラメータ）で構成される。
(4) Inter-Round Display Command The parameter field part of the inter-round display command is composed of three parameters (first parameter to third parameter).
ラウンド間表示コマンドの第１パラメータには、例えば、状態番号等の遊技状態情報（ゲームステータス）が格納される。第２パラメータには、特別図柄の停止図柄の情報が格納される。また、第３パラメータには、ラウンド回数（「０」〜「１４」）の情報が格納される。 In the first parameter of the display command between rounds, for example, game state information (game status) such as a state number is stored. The second parameter stores information on a special symbol stop symbol. In addition, information on the number of rounds (“0” to “14”) is stored in the third parameter.
副制御回路２００において、上記構成のラウンド間表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータ及び第２パラメータから特別図柄の当り状態の情報が取得され、第３パラメータからラウンド回数の情報が取得される。 In the sub-control circuit 200, when a command analysis process to be described later is performed on the inter-round display command having the above-described configuration, the information about the special symbol hit state is acquired from the first parameter and the second parameter as the analysis result. Information on the number of rounds is acquired from the three parameters.
（５）特別図柄当り終了表示コマンド
特別図柄当り終了表示コマンドのパラメータフィールド部は、２つのパラメータ（第１パラメータ及び第２パラメータ）で構成される。
(5) Special symbol end display command The parameter field portion of the special symbol end display command is composed of two parameters (first parameter and second parameter).
特別図柄当り終了表示コマンドの第１パラメータには、例えば、状態番号等の遊技状態情報（ゲームステータス）が格納される。また、第２パラメータには、特別図柄の停止図柄の情報が格納される。 For example, game status information (game status) such as a status number is stored in the first parameter of the special symbol end display command. The second parameter stores information on the stop symbol of the special symbol.
副制御回路２００において、上記構成の特別図柄当り終了表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータ及び第２パラメータから特別図柄の当り状態の情報が取得される。 In the sub control circuit 200, when a command analysis process described later is performed on the special symbol end display command having the above-described configuration, information on the special symbol hit state is acquired from the first parameter and the second parameter as an analysis result. The
（６）保留減算コマンド
保留減算コマンドのパラメータフィールド部は、３つのパラメータ（第１パラメータ〜第３パラメータ）で構成される。
(6) Hold Subtraction Command The parameter field part of the hold subtraction command is composed of three parameters (first parameter to third parameter).
保留減算コマンドの第１パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報（ゲームステータス）が格納される。第２パラメータには、特別図柄の可変表示の保留個数の情報が格納される。また、第３パラメータには、残り時短遊技回数の情報が格納される。 For example, game status information (game status) such as a falling lottery, a probability change flag, a time reduction flag, and a state number is stored in the first parameter of the hold subtraction command. The second parameter stores information on the number of reserved special variable display. The third parameter stores information on the number of remaining short games.
副制御回路２００において、上記構成の保留減算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータから変動開始時の遊技状態の情報が取得され、第２パラメータから変動開始時の保留個数の情報が取得され、第３パラメータから残り時短遊技回数の情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed on the pending subtraction command having the above-described configuration, the game state information at the start of the change is acquired from the first parameter as the analysis result, and the change is performed from the second parameter. Information on the number of reserved games at the start is acquired, and information on the number of remaining short-time games is acquired from the third parameter.
（７）入賞情報コマンド
入賞情報コマンドのパラメータフィールド部は、１つのパラメータ（第１パラメータ）で構成される。
(7) Winning Information Command The parameter field portion of the winning information command is composed of one parameter (first parameter).
入賞情報コマンドの第１パラメータには、例えば、カウントセンサ５３ｃ，５４ｃの検知結果等の入賞検知情報が格納される。 For example, winning detection information such as detection results of the count sensors 53c and 54c is stored in the first parameter of the winning information command.
副制御回路２００において、上記構成の入賞情報コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータから大入賞口の入賞検知情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed on the winning information command having the above configuration, the winning detection information of the big winning opening is acquired from the first parameter as the analysis result.
（８）不正検知関連コマンド
不正検知関連コマンドのパラメータフィールド部は、２つのパラメータ（第１パラメータ及び第２パラメータ）で構成される。
(8) Fraud detection related command The parameter field part of the fraud detection related command includes two parameters (a first parameter and a second parameter).
不正検知関連コマンドの第１パラメータには、例えば、扉開放検知（開閉未検知、閉鎖検知、開放検知）、第１大入賞口の不正入賞検知、第２大入賞口の不正入賞検知、普通電動役物の不正入賞検知等の情報が格納される。また、第２パラメータには、例えば、誘導磁界検知、磁気検知、センサ異常検知等の情報が格納される。 The first parameter of the fraud detection-related command includes, for example, door opening detection (open / closed detection, closing detection, opening detection), illegal winning detection of the first grand prize opening, illegal winning detection of the second grand prize opening, ordinary electric Stores information such as detection of illegal winnings of a prize. The second parameter stores information such as induction magnetic field detection, magnetic detection, and sensor abnormality detection.
副制御回路２００において、上記構成の不正検知関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータ及び第２パラメータから不正検知情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed on the fraud detection-related command having the above configuration, fraud detection information is acquired from the first parameter and the second parameter as an analysis result.
（９）払出異常関連コマンド
払出異常関連コマンドのパラメータフィールド部は、１つのパラメータ（第１パラメータ）で構成される。
(9) Payout abnormality-related command The parameter field portion of the payout abnormality-related command is composed of one parameter (first parameter).
払出異常関連コマンドの第１パラメータには、例えば、払出エラー情報、下皿満タン情報等の情報が格納される。 The first parameter of the payout abnormality-related command stores, for example, information such as payout error information and lower pan full information.
副制御回路２００において、上記構成の払出異常関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータから払出異常情報が取得される。 In the sub control circuit 200, when a command analysis process described later is performed on the payout abnormality-related command having the above configuration, payout abnormality information is acquired from the first parameter as an analysis result.
（１０）初期化コマンド
初期化コマンドのパラメータフィールド部は、１つのパラメータ（第１パラメータ）で構成される。
(10) Initialization Command The parameter field part of the initialization command is composed of one parameter (first parameter).
初期化コマンドの第１パラメータには、例えば、チェックサム異常、電断未検知での電断復帰、バックアップクリア押下時等の電源投入時の初期化要因の情報が格納される。 In the first parameter of the initialization command, for example, information on an initialization factor at the time of power-on such as checksum abnormality, power failure recovery when power failure is not detected, or backup clear is pressed is stored.
副制御回路２００において、上記構成の初期化コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第１パラメータから初期化要因の指定情報が取得される。 In the sub-control circuit 200, when a command analysis process to be described later is performed on the initialization command having the above configuration, initialization factor designation information is acquired from the first parameter as an analysis result.
＜コマンド受信時処理及びコマンド解析処理の概要＞
次に、図３５を参照しながら、ホスト制御回路２１０が、上述した各種コマンドを受信した際に行うコマンド受信時処理及びコマンド解析処理の概要を説明する。図３５は、本実施形態におけるコマンド受信時処理の概要を示す図である。なお、このコマンド受信時処理は、ホスト制御回路２１０により実行される後述のメイン・サブ間コマンド制御処理（後述の図８１参照）の中で受信割込処理として行われる。
<Overview of command reception processing and command analysis processing>
Next, an overview of command reception processing and command analysis processing performed when the host control circuit 210 receives the various commands described above will be described with reference to FIG. FIG. 35 is a diagram showing an overview of command reception processing in the present embodiment. This command reception process is performed as a reception interrupt process in a later-described main / sub command control process (see FIG. 81 described later) executed by the host control circuit 210.
本実施形態では、図３５に示すように、主制御回路７０（メインＣＰＵ７１）からホスト制御回路２１０に上述したコマンドが送信され、該コマンドをホスト制御回路２１０が受信すると、まず、ホスト制御回路２１０は、受信したコマンドのデータをホスト制御回路２１０内に設けられたリングバッファに書き込む。なお、コマンド受信時にエラーが発生した場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。 In the present embodiment, as shown in FIG. 35, when the command described above is transmitted from the main control circuit 70 (main CPU 71) to the host control circuit 210 and the host control circuit 210 receives the command, first, the host control circuit 210 is received. Writes the received command data in a ring buffer provided in the host control circuit 210. If an error occurs during command reception, the set information of the received command data and error information is written to the ring buffer.
ここで、図３６に、リングバッファの概略構成を示す。本実施形態では、リングバッファは、受信したコマンドデータを格納するためのバッファ領域と、対応するエラー情報を格納するためのバッファ領域とで構成される。なお、各バッファ領域のサイズは２０４８バイトであり、１バイトの格納領域毎にアドレス（「０」〜「２０４７」）が割り当てられている。 Here, FIG. 36 shows a schematic configuration of the ring buffer. In the present embodiment, the ring buffer includes a buffer area for storing received command data and a buffer area for storing corresponding error information. The size of each buffer area is 2048 bytes, and an address (“0” to “2047”) is assigned to each 1-byte storage area.
コマンドデータを格納するためのバッファ領域では、１バイトの格納領域毎にコマンドデータが格納され、バッファ領域の先頭アドレスの領域からコマンド受信順にコマンドデータが格納される。また、エラー情報を格納するためのバッファ領域においても、１バイトの格納領域毎にエラー情報が格納され、バッファ領域の先頭アドレス側からコマンド受信順にエラー情報が格納される。この際、エラー情報は、対応するコマンドデータの格納領域のアドレスに一対一で対応付けられたエラー情報のアドレスの格納領域に格納される。 In the buffer area for storing the command data, the command data is stored for each 1-byte storage area, and the command data is stored in the order of command reception from the head address area of the buffer area. Also in the buffer area for storing error information, error information is stored for each 1-byte storage area, and the error information is stored in the order of command reception from the top address side of the buffer area. At this time, the error information is stored in the storage area of the error information address associated one-to-one with the address of the corresponding command data storage area.
また、リングバッファの最後尾のアドレス「２０４７」にコマンドデータが格納された後にコマンドを受信した場合には、リングバッファの先頭アドレス「０」の格納領域にコマンドデータが格納される。 When a command is received after the command data is stored at the last address “2047” of the ring buffer, the command data is stored in the storage area of the head address “0” of the ring buffer.
次いで、上述したリングバッファにコマンドデータが格納された後、ホスト制御回路２１０は、リングバッファに格納されたコマンドデータをサブワークＲＡＭ２１０ａに転送して格納する。 Next, after the command data is stored in the ring buffer described above, the host control circuit 210 transfers the command data stored in the ring buffer to the sub work RAM 210a for storage.
そして、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたコマンドの内容を解析して各種情報を取得する。具体的には、ホスト制御回路２１０は、コマンドのコマンド種別部に格納された情報に基づいてコマンド種別を判別するとともに、コマンドのパラメータフィールド部に格納された遊技及び演出に関する各種情報を取得する。 Then, the host control circuit 210 analyzes the contents of the command stored in the sub work RAM 210a and acquires various types of information. Specifically, the host control circuit 210 determines the command type based on the information stored in the command type part of the command, and acquires various information relating to the game and the effect stored in the parameter field part of the command.
上述したコマンド解析処理を行った場合、コマンドの構成上の特徴に基づいて、次のような効果が得られる。 When the command analysis process described above is performed, the following effects can be obtained based on the structural features of the command.
上述のように、上記各種コマンドのうち、例えば、デモ表示コマンド、特別図柄演出開始コマンド、第１電断復帰コマンド、特別演出停止コマンド、特別図柄当り開始表示コマンド等のコマンドでは、パラメータフィールド部の先頭（コマンドの先頭から２バイト目）に配置された第１パラメータにゲームステータスの情報（遊技状態情報）が格納される。それゆえ、これらのコマンドを受信しながら、１バイト毎にそのコマンドの解析処理を行った場合には、コマンド種別に関係なく、コマンドの受信開始から２バイト目のコマンド解析処理が必ずゲームスステータスの解析処理となるので、この２バイト目の解析処理を、これらのコマンドの解析処理において共通化することができる。すなわち、これらのコマンドに対してコマンド解析処理を行った場合、いずれのコマンドであっても、コマンド解析処理開始時を基準にしたゲームステータスの解析処理のタイミングが同じになるとともに、そのゲームステータスの解析処理も共通化することができる。この場合、ホスト制御回路２１０におけるコマンド解析処理の効率を向上させることができ、より高度な演出制御を行うことが可能になる。 As described above, among commands such as the demo display command, special symbol effect start command, first power interruption return command, special effect stop command, special symbol start display command, etc. Game status information (game state information) is stored in the first parameter arranged at the head (second byte from the head of the command). Therefore, when these commands are received and the command analysis processing is performed for each byte, the command analysis processing in the second byte from the start of command reception is always the game status regardless of the command type. Since this is an analysis process, the analysis process of the second byte can be shared in the analysis process of these commands. That is, when command analysis processing is performed for these commands, the timing of the game status analysis processing based on the start of the command analysis processing is the same for any command, and the game status Analysis processing can also be standardized. In this case, the efficiency of command analysis processing in the host control circuit 210 can be improved, and more advanced presentation control can be performed.
また、上記構成を有するコマンドに対するコマンド解析処理では、各パラメータ内の所定のビット領域に設けられた常時０領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行うことにより、コマンドの有効性の有無を判定することができる。この場合、判定処理のチェック項目が増えるので、受信コマンドの有効性の有無をより正確に判断することができ、遊技者に対してより安全な遊技を提供することができる。 Further, in the command analysis process for the command having the above-described configuration, the constant 0 area provided in the predetermined bit area in each parameter is checked, the valid range of each data stored in the parameter is checked, and the stored data By checking these combinations, it is possible to determine whether the command is valid. In this case, since the number of check items in the determination process increases, it is possible to more accurately determine the validity of the received command, and it is possible to provide a safer game for the player.
＜アニメーションリクエスト構築手法＞
本実施形態のパチンコ遊技機１では、副制御回路２００内のホスト制御回路２１０は、主制御回路７０から受信した各種コマンドに基づいて、表示装置１３を用いた演出の動作を制御する際、各種演出装置（表示装置１３も含む）を動作させるための指令信号（リクエスト）を生成する処理（以下、アニメーションリクエスト構築処理という）を行う。
<Animation request construction method>
In the pachinko gaming machine 1 of the present embodiment, the host control circuit 210 in the sub-control circuit 200 controls various effects when the display device 13 is controlled based on various commands received from the main control circuit 70. Processing for generating a command signal (request) for operating the effect device (including the display device 13) (hereinafter referred to as animation request construction processing) is performed.
［アニメーションリクエスト構築処理の概要］
まず、図３７を参照しながら、アニメーションリクエスト構築処理の概要を説明する。なお、図３７は、アニメーションリクエスト構築時の動作概要を示す図である。
[Overview of animation request construction process]
First, an outline of the animation request construction process will be described with reference to FIG. FIG. 37 is a diagram showing an outline of the operation when an animation request is constructed.
ホスト制御回路２１０は、主制御回路７０から各種コマンドを受信すると、図３７に示すように、まず、受信コマンドに基づいて、演出内容の指定情報を含むアニメーションリクエストと称するリクエストを生成するためのオブジェクト（以下、アニメーションオブジェクトという）を生成する。 When the host control circuit 210 receives various commands from the main control circuit 70, as shown in FIG. 37, first, based on the received command, an object for generating a request referred to as an animation request including designation information of effect contents. (Hereinafter referred to as an animation object).
なお、本明細書でいう「オブジェクト」（処理情報）とは、広義にはプログラムの手続きの対象を抽象化する概念であり、本実施形態では、１つ又は複数の処理の集合である。具体的には、本実施形態の「オブジェクト」は、処理を呼び出す（実行契機となる名称の指定、コール、実行開始処理）ためのコマンドの集合であり、構造体が１つ又は複数の変数を内包し、各変数に対して実行する処理の呼び出しＩＤ（処理を特定するための名称など）を登録する。そして、「オブジェクト」では、このような構造体を実行することで各変数に登録された処理を実行する。また、「オブジェクト」は構造体の名称、構造体を特定可能なＩＤ又は構造体そのものであるので、「オブジェクト」は、構造体に限定されず、１つ又は複数の処理をグループ化することにより処理の実行順序などを管理することが可能な名称、ＩＤ、処理、記憶情報などを含む意味である。 Note that “object” (processing information) in this specification is a concept that abstracts the target of a procedure of a program in a broad sense, and is a set of one or a plurality of processes in this embodiment. Specifically, the “object” in this embodiment is a set of commands for invoking a process (designation of a name that triggers execution, a call, and an execution start process), and the structure has one or more variables. The call ID (name etc. for specifying the process) of the process to be included and executed for each variable is registered. In the “object”, the processing registered in each variable is executed by executing such a structure. In addition, since the “object” is the name of the structure, the ID that can specify the structure, or the structure itself, the “object” is not limited to the structure, but by grouping one or a plurality of processes. This means that it includes a name, ID, process, storage information, etc. that can manage the execution order of processes.
近年では、ソフトウェア構築の際にはオブジェクト単位で管理され、複数のオブジェクトを組み合わせることによりソフトウェアが構築される。この場合、すでに存在するオブジェクトを利用する場合には、その内部構成や動作原理の詳細を知る必要が無く、外部からオブジェクトにメッセージ（識別コマンド、引数等）を送信すれば、オブジェクトの機能を作動させることができる。 In recent years, software is managed in units of objects, and software is constructed by combining a plurality of objects. In this case, when using an object that already exists, it is not necessary to know the details of its internal structure and operating principle, and if a message (identification command, argument, etc.) is sent to the object from the outside, the function of the object is activated. Can be made.
次いで、ホスト制御回路２１０は、アニメーションオブジェクトに基づいて（アニメーションオブジェクトを用いて）、アニメーションリクエストを生成する。そして、ホスト制御回路２１０は、生成されたアニメーションリクエストに基づいて、描画リクエスト、サウンドリクエスト、ランプリクエスト、役物リクエストなどの各種リクエスト（演出開始要求）を生成する。 Next, the host control circuit 210 generates an animation request based on the animation object (using the animation object). Then, the host control circuit 210 generates various requests (effect start request) such as a drawing request, a sound request, a lamp request, and an accessory request based on the generated animation request.
その後、ホスト制御回路２１０は、生成された各リクエストを、対応する演出装置の制御回路（コントローラ）に出力する。具体的には、ホスト制御回路２１０は、サウンドリクエスト及びランプリクエストを、音声・ＬＥＤ制御回路２２０に出力し、描画リクエストを表示制御回路２３０に出力する。なお、図３７には示さないが、ホスト制御回路２１０で生成された役物リクエストは、ホスト制御回路２１０内で行う役物制御に関する処理間において受け渡される。 Thereafter, the host control circuit 210 outputs the generated requests to the control circuit (controller) of the corresponding rendering device. Specifically, the host control circuit 210 outputs a sound request and a lamp request to the sound / LED control circuit 220 and outputs a drawing request to the display control circuit 230. Although not shown in FIG. 37, the accessory request generated by the host control circuit 210 is transferred between the processes related to the accessory control performed in the host control circuit 210.
そして、音声・ＬＥＤ制御回路２２０は、入力されたサウンドリクエストに基づいて、スピーカ１１による音声再生動作の制御を行う。また、音声・ＬＥＤ制御回路２２０は、入力されたランプリクエストに基づいて、ランプ（ＬＥＤ）群１８による発光演出（ＬＥＤアニメーション）動作の制御を行う。表示制御回路２３０は、入力された描画リクエストに基づいて、表示装置１３による画像表示演出動作の制御を行う。また、ホスト制御回路２１０は、生成された役物リクエストに基づいて、役物２０による演出動作の制御を行う。 Then, the sound / LED control circuit 220 controls the sound reproduction operation by the speaker 11 based on the input sound request. Further, the sound / LED control circuit 220 controls the light emission effect (LED animation) operation by the lamp (LED) group 18 based on the input lamp request. The display control circuit 230 controls the image display effect operation by the display device 13 based on the input drawing request. Further, the host control circuit 210 controls the rendering operation by the accessory 20 based on the generated accessory request.
［アニメーションオブジェクトの種別］
ここで、アニメーションリクエスト構築処理で生成される（用いられる）各種アニメーションオブジェクトについて説明する。本実施形態のアニメーションリクエスト構築処理では、基本的には、演出オブジェクトと称するアニメーションオブジェクトと、保留オブジェクトと称するアニメーションオブジェクトとが生成され、この２つのアニメーションオブジェクトを用いてアニメーションリクエストが生成される。
[Type of animation object]
Here, various animation objects generated (used) in the animation request construction process will be described. In the animation request construction process of the present embodiment, basically, an animation object called an effect object and an animation object called a holding object are generated, and an animation request is generated using these two animation objects.
演出オブジェクトは、受信コマンドに応じて生成されるアニメーションオブジェクトである。例えば、デモ表示コマンド受信時に生成されるアニメーションオブジェクト（オブジェクト名「Ｄｅｍｏ」、識別コマンド「８０Ｈ」：以下、デモオブジェクトという）や、特別図柄演出開始コマンド受信時に生成されるアニメーションオブジェクト（オブジェクト名「ＨｅｎｄｏＴｚ０１」、識別コマンド「８１Ｈ」：以下、変動オブジェクトという）などが演出オブジェクトの例として挙げられる。 The effect object is an animation object generated according to the received command. For example, an animation object (object name “Demo”, identification command “80H”: hereinafter referred to as a demo object) generated when a demo display command is received, or an animation object (object name “HendoTz01” generated when a special symbol effect start command is received. ", Identification command" 81H ": hereinafter referred to as a variable object), and the like are examples of effect objects.
なお、上述した演出オブジェクトは、抽選処理後、コマンド受信毎に後着優先で１つだけ生成される。すなわち、上述した演出オブジェクトは、複数同時に生成されることはなく、コマンド受信毎に、演出オブジェクトが上書きされる。なお、受信コマンドの呼び出しが１つずつであるため、先着順でオブジェクトが生成されていく中で、後着の受信コマンドに基づいてオブジェクトが生成されると、該後着の受信コマンドに基づいて生成されたオブジェクトにより先着の受信コマンドに基づいて生成されたオブジェクトが上書きされる。それゆえ、ここでは、「後着優先」と称する。なお、本実施形態では、後着の受信コマンドに基づいてオブジェクトが生成された場合に、先着の受信コマンドに基づいて生成されたオブジェクトを破棄するようにしてもよい。 Note that, after the lottery process, only one effect object described above is generated with a priority on later arrival for each command reception. That is, a plurality of effect objects described above are not generated simultaneously, and the effect object is overwritten each time a command is received. In addition, since the reception command is called one by one, the object is generated based on the first-come-first-served basis. The generated object overwrites the object generated based on the first received command. Therefore, it is referred to herein as “late arrival priority”. In the present embodiment, when an object is generated based on the last received command, the object generated based on the first received command may be discarded.
保留オブジェクト（オブジェクト名「Ｈｏｒｙｕ」）は、起動時に生成されるアニメーションオブジェクトである。この保留オブジェクトでは、現在の保留状態を画面表示する処理が行われる。また、保留オブジェクトは、基本的には、起動中は破棄されないオブジェクト（常駐型のオブジェクトの一つ）である。ただし、後述のシンプルモードオブジェクトが生成された場合には、保留オブジェクトも破棄される。 The hold object (object name “Horyu”) is an animation object generated at the time of activation. In the hold object, processing for displaying the current hold state on the screen is performed. Further, the pending object is basically an object (one of resident objects) that is not discarded during activation. However, when a simple mode object described later is generated, the suspended object is also discarded.
また、本実施形態では、上記アニメーションオブジェクト以外に、例えば、オブジェクト名「ＳｉｍｐｌｅＭｏｄｅ」のアニメーションオブジェクト（以下、シンプルモードオブジェクトという）や、オブジェクト名「ＩｎｉｔＡｎｍ」のアニメーションオブジェクトなどが、アニメーションリクエスト構築処理において生成される（用いられる）。なお、シンプルモードオブジェクトについては、後で詳述する。 In this embodiment, in addition to the animation object, for example, an animation object with an object name “SimpleMode” (hereinafter referred to as a simple mode object) or an animation object with an object name “InitAnm” is generated in the animation request construction process. Is used. The simple mode object will be described in detail later.
オブジェクト名「ＩｎｉｔＡｎｍ」のアニメーションオブジェクトは、起動時又はＲＴＣ（Real Time Clock）エラー発生時に、サブ基板２０２内で発生したコマンド（例えば、時間設定画面の呼び出しコマンド、時間設定画面で時刻変更が実行された際のコマンド等）に基づいて生成されるオブジェクトであり、時刻設定画面の表示処理を行う。なお、ホスト制御回路２１０が主制御回路７０からコマンドを受信し、他の演出オブジェクトが生成されると、オブジェクト名「ＩｎｉｔＡｎｍ」のアニメーションオブジェクトは破棄される。 The animation object with the object name “InitAnm” is a command generated in the sub-board 202 at the time of start-up or when an RTC (Real Time Clock) error occurs (for example, a time setting screen call command, a time change is executed on the time setting screen) And the time setting screen display process. When the host control circuit 210 receives a command from the main control circuit 70 and another effect object is generated, the animation object with the object name “InitAnm” is discarded.
［アニメーションオブジェクトで実行される各種処理］
次に、上述したアニメーションオブジェクト内で行われる各種処理の概要について説明する。アニメーションオブジェクト内には、基本的には、初期化処理、メイン処理及び終了処理が含まれる。また、受信コマンドに応じて生成される演出オブジェクトでは、さらに、コマンド受信処理がアニメーションオブジェクト内に含まれる。そして、遊技の状況に応じて、アニメーションオブジェクト内に含まれるこれらの各種処理の中から所定の処理が呼び出されて実行される。
[Various processes executed on animation objects]
Next, an outline of various processes performed in the animation object described above will be described. The animation object basically includes an initialization process, a main process, and an end process. In the effect object generated in response to the received command, the command receiving process is further included in the animation object. Then, depending on the game situation, a predetermined process is called and executed from among these various processes included in the animation object.
初期化処理は、オブジェクト生成開始時に一度だけ実行される処理である。初期化処理では、例えば、オブジェクトの初期化や抽選結果の取得などの処理が行われる。メイン処理は、オブジェクト生成中にフレーム毎に（ＦＰＳ（Frames per Second）周期で）実行される処理である。メイン処理では、アニメーションリクエストの生成、セット等の処理が行われる。なお、オブジェクト生成開始時には、同フレームで初期化処理及びメイン処理が実行される。終了処理は、オブジェクト破棄時に一度だけ実行される処理である。終了処理では、不要な演出の再生終了等の処理が行われる。また、コマンド受信時理は、コマンド受信時に一度だけ実行される処理である。このコマンド受信処理は、例えば、保留加算コマンドや保留減算コマンドに基づいてアニメーション制御等を行う際に使用される。 The initialization process is a process executed only once at the start of object generation. In the initialization processing, for example, processing such as initialization of an object and acquisition of a lottery result is performed. The main process is a process executed for each frame (with an FPS (Frames per Second) cycle) during object generation. In the main process, processing such as generation and setting of an animation request is performed. Note that at the start of object generation, initialization processing and main processing are executed in the same frame. The termination process is a process that is executed only once when the object is discarded. In the end processing, processing such as the end of reproduction of unnecessary effects is performed. The command reception timing is a process that is executed only once when a command is received. This command reception process is used, for example, when performing animation control based on a hold addition command or a hold subtraction command.
ここで、図３８及び図３９を参照しながら、上述したアニメーションオブジェクトを用いたアニメーションリクエスト構築処理の流れの一例を説明する。なお、図３８は、デモ表示コマンド受信時に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。また、図３９は、デモ表示コマンドの後に特別図柄演出開始コマンドを受信した際に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。図３８及び図３９では、説明を簡略化するため、ホスト制御回路２１０が行うメイン処理のフロー（後述の図８１参照）中の、メイン・サブ間コマンド制御処理、コマンド解析処理及びアニメーションリクエスト構築処理を受信コマンド数分だけループ処理するフロー部分のみを示す。 Here, an example of the flow of the animation request construction process using the animation object described above will be described with reference to FIGS. 38 and 39. FIG. FIG. 38 is a diagram showing a process flow of an animation object during an animation request construction process performed when a demonstration display command is received. FIG. 39 is a diagram showing a process flow of an animation object during an animation request construction process performed when a special symbol effect start command is received after the demonstration display command. 38 and 39, in order to simplify the description, a main / sub-command control process, a command analysis process, and an animation request construction process in the flow of the main process performed by the host control circuit 210 (see FIG. 81 described later). Only the flow part that loops as many as the number of received commands is shown.
デモ表示コマンド受信時のアニメーションリクエスト構築処理内では、デモオブジェクトの初期化処理、デモオブジェクトのコマンド受信時処理、保留オブジェクトのコマンド受信処理及びデモオブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの初期化処理では、デモオブジェクトが生成される。また、デモオブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「８０Ｈ」を引数として呼び出され、実行される。そして、デモオブジェクトのメイン処理では、アニメーションリクエストが生成される。 In the animation request construction process at the time of receiving a demo display command, a demo object initialization process, a demo object command reception process, a pending object command reception process, and a demo object main process are executed in this order. The demo object is generated in the initialization process of the demo object. Also, the command reception process of the demo object and the command reception process of the hold object are called and executed with the identification command “80H” as an argument. In the main process of the demo object, an animation request is generated.
次いで、デモ表示コマンドの後に特別図柄演出開始コマンドが受信されると、デモオブジェクトの終了処理、変動オブジェクトの初期化処理、変動オブジェクトのコマンド受信処理、保留オブジェクトのコマンド受信処理及び変動オブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの終了処理では、この時点で生成されているデモオブジェクトが破棄される。また、変動オブジェクトの初期化処理では、変動オブジェクトが生成される。変動オブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「８１Ｈ」を引数として呼び出され、実行される。そして、変動オブジェクトのメイン処理では、アニメーションリクエストが生成される。なお、このメイン処理は、次のコマンドが受信されるまで行われる。 Next, when a special symbol effect start command is received after the demo display command, a demo object end process, a variable object initialization process, a variable object command reception process, a pending object command reception process, and a variable object main process Are executed in this order. In the demo object termination process, the demo object generated at this point is discarded. In the initialization process of the variable object, a variable object is generated. The variable object command reception process and the pending object command reception process are called and executed with the identification command “81H” as an argument. In the main process of the variable object, an animation request is generated. This main process is performed until the next command is received.
保留オブジェクトのコマンド受信処理は、コマンド種別に関係なく実行されるが、その処理内容（処理結果）は、保留オブジェクト実行時の保留個数やゲームステータス等の状態に応じて異なる。 The pending object command reception process is executed regardless of the command type, but the processing content (processing result) differs depending on the number of pending objects, the game status, and the like when the pending object is executed.
［シンプルモードオブジェクト］
シンプルモードオブジェクト（特定の処理情報）は、簡易画面状態時に生成されるオブジェクトであり、シンプルモードオブジェクトでは簡易画面の表示処理が行われる。シンプルモードオブジェクトは、基本的には、電断復帰コマンド（識別コマンド「Ｄ１Ｈ」）受信時であり、且つ、受信した電断復帰コマンド（図３２参照）に含まれる内部制御状態（識別図柄の変動表示に関する情報）の情報が特別図柄変動状態である場合にのみ生成される。すなわち、シンプルモードオブジェクトは、特別図柄の変動表示中に電断が発生し、その後、電断復帰した際に生成される。しかしながら、本実施形態では、毎フレーム、簡易画面状態の発生の有無をチェックしているので、簡易画面状態が発生すれば、シンプルモードオブジェクトが生成される。
[Simple mode object]
The simple mode object (specific processing information) is an object generated in the simple screen state, and simple screen display processing is performed in the simple mode object. The simple mode object is basically when the power interruption recovery command (identification command “D1H”) is received, and the internal control state (the variation of the identification symbol) included in the received power interruption recovery command (see FIG. 32). It is generated only when the information on the display) is in the special symbol variation state. That is, the simple mode object is generated when a power interruption occurs during the special symbol fluctuation display, and then the power interruption is restored. However, in this embodiment, since the presence / absence of the simple screen state is checked every frame, if the simple screen state occurs, a simple mode object is generated.
本実施形態では、シンプルモードオブジェクトを生成する際には、その時点で生成されている全てのオブジェクト（保留オブジェクト等の常駐型オブジェクトも含む）を終了（破棄）する。 In this embodiment, when a simple mode object is generated, all objects (including resident objects such as a hold object) generated at that time are terminated (discarded).
そして、電断復帰コマンド受信時（起動時）であり、且つ、内部制御状態が特別図柄変動状態である場合には、ホスト制御回路２１０は、シンプルモードオブジェクトに基づいて、アニメーションリクエストを生成し、該アニメーションリクエストに基づいて、上述した各種リクエストを生成する。なお、本実施形態では、シンプルモードオブジェクトに基づいて生成された描画リクエストがホスト制御回路２１０から表示制御回路２３０に出力されると、表示制御回路２３０は、該描画リクエストに基づいて、電断復帰に関する情報の報知を行うアニメーション（動画、静止画含む）を作成し、該アニメーションを表示装置１３に表示させる。 When the power interruption return command is received (at the time of activation) and the internal control state is the special symbol fluctuation state, the host control circuit 210 generates an animation request based on the simple mode object, Various requests described above are generated based on the animation request. In this embodiment, when the drawing request generated based on the simple mode object is output from the host control circuit 210 to the display control circuit 230, the display control circuit 230 returns to the power interruption based on the drawing request. An animation (including a moving image and a still image) for notifying information about the image is created, and the animation is displayed on the display device 13.
また、本実施形態では、シンプルモードオブジェクトが生成された場合には、シンプルモードオブジェクトが終了するまで、新たなオブジェクトは生成されない。すなわち、簡易画面状態中には、シンプルモードオブジェクト以外の他の演出オブジェクトは生成されない。そして、シンプルモードオブジェクトは、主制御回路７０から変動停止に関するコマンド（変動停止コマンドや、大当たりを示すコマンドなど）が送信された場合に終了する。 In the present embodiment, when a simple mode object is generated, a new object is not generated until the simple mode object ends. In other words, other effect objects other than the simple mode object are not generated during the simple screen state. Then, the simple mode object ends when a command related to a variable stop (such as a variable stop command or a command indicating a jackpot) is transmitted from the main control circuit 70.
上述したように、本実施形態において、内部制御状態が特別図柄変動状態（識別情報の変動表示状態）であるときに実行される電断復帰時の処理では、シンプルモードオブジェクトのみが生成されるので、電断復帰を迅速に行うことができる。 As described above, in the present embodiment, only the simple mode object is generated in the power failure recovery process executed when the internal control state is the special symbol variation state (the identification information variation display state). , Power interruption recovery can be performed quickly.
また、本実施形態では、シンプルモードオブジェクトの生成時に、受信した電断復帰コマンドに内部制御状態（識別図柄の変動表示に関する情報）が特別図柄変動状態であるという情報が含まれるか否かを判別する。それゆえ、本実施形態では、電断検知前と電断復帰後との間の遊技状態の整合性を考慮して電断復帰処理を行うことができる。 In the present embodiment, when the simple mode object is generated, it is determined whether or not the received power interruption return command includes information indicating that the internal control state (information regarding the variation display of the identification symbol) is the special symbol variation state. To do. Therefore, in the present embodiment, the power interruption recovery process can be performed in consideration of the consistency of the gaming state before the power interruption detection and after the power interruption recovery.
さらに、本実施形態では、上述のように、ホスト制御回路２１０がコマンドを受信する度に後着優先でオブジェクトが１つだけ生成される（オブジェクトが上書きされる）が、シンプルモードオブジェクトが存在しているときは、新たにオブジェクトが生成されない。それゆえ、ホスト制御回路２１０により受信コマンドに基づいて生成されるオブジェクトの整合性も確保される。 Furthermore, in the present embodiment, as described above, each time the host control circuit 210 receives a command, only one object is generated with priority on the last arrival (the object is overwritten), but there is a simple mode object. When new, no new object is created. Therefore, the consistency of the object generated by the host control circuit 210 based on the received command is also ensured.
また、本実施形態では、電断復帰時にはシンプルモードオブジェクトにより生成されたアニメーションリクエストに基づいて、表示装置１３により電断復帰中である旨の情報が報知されるので、動画を特別図柄の変動時間に合わせて途中から再生するような機能を有していない遊技機であっても、遊技者に違和感を与えることなく電断復帰を行うことができる。 Further, in this embodiment, when power is restored, information indicating that power is restored is notified by the display device 13 based on the animation request generated by the simple mode object. Accordingly, even a gaming machine that does not have a function of playing back from the middle can be restored to the power interruption without giving the player a sense of incongruity.
さらに、本実施形態では、上述のように、シンプルモードオブジェクトの終了契機は、主制御回路７０からホスト制御回路２１０に変動停止に関するコマンドが送信された場合である。それゆえ、例えば、変動中に電断を検知し、その後、電源復帰を行った場合であっても、例えば、シンプルモードオブジェクト終了時の表示装置１３において、電断復帰後のアニメーション種別が電断検知前の変動中におけるアニメーションの種別と異なる演出が実行される、又は、再度、電断復帰前の演出と同じ演出が最初から実行されるといった不自然な演出の実行が抑制される。この結果、電断復帰時等の異常な状態であっても、遊技者に違和感を与えるような演出の発生を抑制することができ、円滑に遊技を進めることができる。 Furthermore, in the present embodiment, as described above, the end timing of the simple mode object is when the command related to the change stop is transmitted from the main control circuit 70 to the host control circuit 210. Therefore, for example, even when a power interruption is detected during a change and then the power is restored, for example, the display type 13 at the end of the simple mode object indicates that the animation type after the power interruption is a power interruption. Execution of an unnatural effect such that an effect different from the type of animation during the fluctuation before detection is executed, or the same effect as the effect before the power interruption return is executed again from the beginning. As a result, even in an abnormal state such as when power is restored, it is possible to suppress the generation of effects that give the player a sense of incongruity, and the game can proceed smoothly.
＜描画制御手法の概要＞
次に、ホスト制御回路２１０から表示制御回路２３０に描画リクエストが出力された際に、表示制御回路２３０が実行する描画処理の概要を、図４０を参照しながら説明する。なお、図４０は、描画処理時における画像データ（動画データ及び静止画データ）のフローを示す図である。
<Outline of drawing control method>
Next, an outline of a drawing process executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 will be described with reference to FIG. FIG. 40 is a diagram illustrating a flow of image data (moving image data and still image data) during the rendering process.
本実施形態では、表示装置１３の液晶画面に表示する画像（動画及び／又は静止画）のデータ（圧縮データ）は、ＣＧＲＯＭ基板２０４内のＣＧＲＯＭ２０６に格納されている。そして、描画リクエストが表示制御回路２３０に入力されると、表示制御回路２３０は、まず、ＣＧＲＯＭ２０６から画像圧縮データを読み出しデコード（伸張）する。この際、動画圧縮データが読み出された場合には、表示制御回路２３０内の動画デコーダ２３４により動画圧縮データがデコードされ、静止画圧縮データが読み出された場合には、表示制御回路２３０内の静止画デコーダ２３５により静止画圧縮データがデコードされる。 In this embodiment, data (compressed data) of an image (moving image and / or still image) displayed on the liquid crystal screen of the display device 13 is stored in the CGROM 206 in the CGROM substrate 204. When a drawing request is input to the display control circuit 230, the display control circuit 230 first reads and decodes (decompresses) the compressed image data from the CGROM 206. At this time, when moving image compressed data is read, the moving image compressed data is decoded by the moving image decoder 234 in the display control circuit 230, and when still image compressed data is read, the display control circuit 230 The still image decoder 235 decodes still image compressed data.
次いで、表示制御回路２３０は、画像データのデコード結果（画像伸張データ）をテクスチャソースに指定された所定のバッファに書き出す。なお、本実施形態では、テクスチャソースとして、ＳＤＲＡＭ２５０（外部ＲＡＭ）内に設けられたムービバッファ、テクスチャバッファや、内蔵ＶＲＡＭ２３７内のスプライトバッファが指定される。例えば、動画１枚を表示する場合には、伸張された動画データ（デコード結果）は、ＳＤＲＡＭ２５０内のムービバッファに書き出される。また、例えば、静止画１枚を表示する場合には、伸張された静止画データは、内蔵ＶＲＡＭ２３７内のスプライトバッファに書き出される。 Next, the display control circuit 230 writes the decoding result (image decompression data) of the image data in a predetermined buffer designated as the texture source. In the present embodiment, a movie buffer, a texture buffer provided in the SDRAM 250 (external RAM), or a sprite buffer in the built-in VRAM 237 is designated as the texture source. For example, when displaying one moving image, the expanded moving image data (decoding result) is written to the movie buffer in the SDRAM 250. For example, when displaying one still image, the expanded still image data is written to a sprite buffer in the built-in VRAM 237.
次いで、表示制御回路２３０は、画像データのレンダリング（描画）結果を書き出すレンダリングターゲットを指定する。なお、レンダリングターゲットとしては、例えば、ＳＤＲＡＭ２５０（外部ＲＡＭ）内に設けられたフレームバッファや、内蔵ＶＲＡＭ２３７内に設けられたフレームバッファなどを指定することができる。 Next, the display control circuit 230 designates a rendering target for writing out the rendering (drawing) result of the image data. As the rendering target, for example, a frame buffer provided in the SDRAM 250 (external RAM), a frame buffer provided in the built-in VRAM 237, or the like can be designated.
次いで、表示制御回路２３０は、レンダリングエンジン２４１を作動させて、テクスチャソースに書き出された画像データのデコード結果に対してレンダリング処理を施し、そのレンダリング結果をレンダリングターゲットに書き出す。なお、この処理では、動画の拡大縮小や回転などの指定情報（３Ｄジオメトリエンジン２４０から入力される各種情報）に従ってレンダリング処理が行われる。 Next, the display control circuit 230 operates the rendering engine 241 to perform rendering processing on the decoding result of the image data written to the texture source, and writes the rendering result to the rendering target. In this process, a rendering process is performed according to designation information (various information input from the 3D geometry engine 240) such as enlargement / reduction or rotation of a moving image.
次いで、表示制御回路２３０は、レンダリングターゲットに書き出されたレンダリング結果（表示出力データ）を、表示装置１３の表示画面に表示する。 Next, the display control circuit 230 displays the rendering result (display output data) written to the rendering target on the display screen of the display device 13.
なお、本実施形態では、レンダリングターゲットとして、２つのフレームバッファを用意する（後述の図９９〜図１０１参照）。そして、レンダリングエンジン２４１からレンダリング結果をフレームバッファに書き出す際、レンダリング結果が書き出されるフレームバッファがフレーム毎に切り替えられる。例えば、所定のフレームにおいて、一方のフレームバッファにレンダリング結果を書き出した場合には、次フレームでは、他方のフレームバッファにレンダリング結果を書き出し、次々フレームでは、一方のフレームバッファにレンダリング結果を書き出す。すなわち、本実施形態では、一方のフレームバッファへのレンダリング結果の書き出し処理と、他方のフレームバッファへのレンダリング結果の書き出し処理とがフレーム毎に交互に切り替えて実行される。 In this embodiment, two frame buffers are prepared as rendering targets (see FIGS. 99 to 101 described later). When the rendering result is written from the rendering engine 241 to the frame buffer, the frame buffer in which the rendering result is written is switched for each frame. For example, when a rendering result is written in one frame buffer in a predetermined frame, the rendering result is written in the other frame buffer in the next frame, and the rendering result is written in one frame buffer in the next frame. That is, in the present embodiment, the rendering result writing process to one frame buffer and the rendering result writing process to the other frame buffer are executed alternately for each frame.
また、上述したレンダリング結果の書き出し処理及び表示処理の流れの中において、所定のフレームで一方のフレームバッファに書き出されたレンダリング結果は、次フレームで表示装置１３の表示画面に表示される（一方のフレームバッファの機能が描画機能から表示機能に切り替えられる）。また、次フレームで他方のフレームバッファに書き出されたレンダリング結果は、次々フレームで表示装置１３の表示画面に表示される（他方のフレームバッファの機能が描画機能から表示機能に切り替えられる）。すなわち、本実施形態では、一方のフレームバッファにおけるレンダリング結果の表示処理と、他方のフレームバッファにおけるレンダリング結果の表示処理とがフレーム毎に交互に切り替えて実行される。 In the rendering result writing process and display process described above, the rendering result written in one frame buffer in a predetermined frame is displayed on the display screen of the display device 13 in the next frame (one side). The function of the frame buffer is switched from the drawing function to the display function). The rendering result written to the other frame buffer in the next frame is displayed on the display screen of the display device 13 in the next frame (the function of the other frame buffer is switched from the drawing function to the display function). That is, in this embodiment, the rendering result display process in one frame buffer and the rendering result display process in the other frame buffer are alternately switched for each frame and executed.
＜音声再生制御手法の概要＞
次に、ホスト制御回路２１０から音声・ＬＥＤ制御回路２２０にサウンドリクエストが出力された際に、音声・ＬＥＤ制御回路２２０が実行する音声再生処理の概要を、図４１を参照しながら説明する。なお、図４１は、音声再生処理時における音声・ＬＥＤ制御回路２２０の動作概要を示す図である。
<Outline of audio playback control method>
Next, an outline of a sound reproduction process executed by the sound / LED control circuit 220 when a sound request is output from the host control circuit 210 to the sound / LED control circuit 220 will be described with reference to FIG. FIG. 41 is a diagram showing an outline of the operation of the audio / LED control circuit 220 during the audio reproduction process.
本実施形態では、スピーカ１１に出力するサウンドデータは、ＣＧＲＯＭ２０６に格納されている。そして、音声・ＬＥＤ制御回路２２０にサウンドリクエストが入力されると、音声・ＬＥＤ制御回路２２０は、サウンドリクエストに基づいてアクセスナンバーを特定し、アクセスナンバーに対応付けられたアクセスデータをＣＧＲＯＭ２０６から読み出す。 In the present embodiment, sound data to be output to the speaker 11 is stored in the CGROM 206. When a sound request is input to the sound / LED control circuit 220, the sound / LED control circuit 220 specifies an access number based on the sound request, and reads access data associated with the access number from the CGROM 206.
なお、本実施形態では、サウンドリクエストには、アクセスナンバーだけでなく、サブ基板２０２内で生成された音声再生処理に必要な各種シーケンス再生制御コマンド（例えば、音声再生のスタート、ストップ、ループ等の指令するコマンド）などが含まれる。 In the present embodiment, the sound request includes not only the access number but also various sequence playback control commands (for example, start, stop, loop, etc. of audio playback) necessary for the audio playback processing generated in the sub-board 202. Command).
そして、音声・ＬＥＤ制御回路２２０は、読み出したアクセスデータに基づいて、音声再生処理を行う。この際、本実施形態では、シンプルアクセス制御により、サウンドの再生制御を行う。なお、ここでいう、「シンプルアクセス制御」とは、ホスト制御回路２１０から送信されたサウンドリクエストに基づいて、音声・ＬＥＤ制御回路２２０がＣＧＲＯＭ２０６（外部ＲＯＭ）に登録された複数のコマンドレジスタ列を一括設定する制御手法のことである。また、音声・ＬＥＤ制御回路２２０が同時に実行できるシンプルアクセス制御の数は、実行系統の数（本実施形態では４つ）に依存する。 Then, the audio / LED control circuit 220 performs audio reproduction processing based on the read access data. At this time, in this embodiment, sound reproduction control is performed by simple access control. Here, “simple access control” refers to a plurality of command register sequences in which the voice / LED control circuit 220 is registered in the CGROM 206 (external ROM) based on a sound request transmitted from the host control circuit 210. It is a control method for setting all at once. The number of simple access controls that can be executed simultaneously by the voice / LED control circuit 220 depends on the number of execution systems (four in this embodiment).
図４２に、アクセスデータの概略構成を示す。アクセスデータは、図４２に示すように、設定データとアドレスとのセット情報が複数、所定の順序で配置されており、アクセスデータの最後尾にはシンプルアクセス終了コード（音声再生の終了を示すコード）に対応する情報が格納される。なお、図４１に示すように、一つのアクセスナンバーに複数のアクセスデータが対応付けられている場合には、最後尾のアクセスデータにのみ、シンプルアクセス終了コードが設けられる。 FIG. 42 shows a schematic configuration of access data. As shown in FIG. 42, the access data includes a plurality of set information of setting data and addresses arranged in a predetermined order, and a simple access end code (code indicating the end of audio reproduction) is placed at the end of the access data. ) Is stored. As shown in FIG. 41, when a plurality of access data is associated with one access number, a simple access end code is provided only for the last access data.
このような構成のアクセスデータに対して、設定データを対応するアドレスにセットすると、設定データに対応する再生コードが実行され、音声再生が行われる。そして、この再生コードの実行処理を、アクセスデータ内の先頭側の設定データから最後尾まで順次行い、最終的にシンプルアクセス終了コードがセットされると、読み出したアクセスデータに基づく音声再生動作が終了する。 When the setting data is set to the corresponding address for the access data having such a configuration, a reproduction code corresponding to the setting data is executed, and audio reproduction is performed. Then, this playback code execution process is sequentially performed from the setting data on the head side in the access data to the end, and when the simple access end code is finally set, the audio playback operation based on the read access data is completed. To do.
［音声データの生成（合成）手法］
次に、音声・ＬＥＤ制御回路２２０で行われるＬＥＤデータの生成（合成）処理の手法について説明する。本実施形態では、音声・ＬＥＤ制御回路２２０は、ＣＧＲＯＭ２０６から複数のサウンドデータを読み出し、それらのサウンドデータを合成してオーディオデータとして出力する機能も備える。
[Audio data generation (synthesis) method]
Next, a method of generating (combining) LED data performed by the voice / LED control circuit 220 will be described. In the present embodiment, the voice / LED control circuit 220 also has a function of reading a plurality of sound data from the CGROM 206, synthesizing those sound data, and outputting them as audio data.
この機能を実現するために、図４３に示すように、音声・ＬＥＤ制御回路２２０のメインジェネレータ２２７には、複数のサウンドデータのそれぞれを読み出して各種処理を施すための複数の音声チャンネル（音声ｃｈ１〜音声ｃｈ（ｎ））が設けられている。サウンドデータとしては、識別図柄の可変表示中、リーチ演出中、大当り遊技中等において出力されるＢＧＭ、「リーチ」や「大当り」を報知する確定音、保留球表示の変化、識別図柄の滑り、演出役物の動作時等において出力される各種演出音、「球を抜いてください」、「係員をお呼び下さい」、「ドアが開いています」と言ったエラー発生時に出力されるエラー音、電断復帰の際に出力されるシステム音等が上げられる。このような各種のサウンドデータにそれぞれ音声チャンネルが割り当てられている。 In order to realize this function, as shown in FIG. 43, the main generator 227 of the sound / LED control circuit 220 reads a plurality of sound data (sound ch1) for reading out each of a plurality of sound data and performing various processes. To voice ch (n)). Sound data includes BGM that is output during variable display of the identification symbol, during reach production, during big hit games, etc., a definite sound that reports “reach” and “hit”, changes in the holding ball display, sliding of the identification symbol, production Various performance sounds that are output during the operation of an accessory, error sound that is output when an error occurs, such as “Please pull out the ball”, “Please call a clerk”, “Door is open”, power interruption The system sound output at the time of return is raised. An audio channel is assigned to each of such various sound data.
ここで、残りのチャンネルにおいて演出音に対応するチャンネルを第１の音声チャンネル、予約された数チャンネルにおいてエラー音及びシステム音に対応するチャンネルを第２の音声チャンネルと称することにする。音声・ＬＥＤ制御回路２２０は、第１の音声チャンネルと第２音声チャンネルとは同時に制御可能であり、第１の音声チャンネル及び第２音声チャンネルそれぞれにデータがセットされるタイミングに基づいて、優先度を切り替える制御を行う。ここで、優先度とは、出力順の優先だけではなく、音量、時間などの優先についても含むものとする。 Here, the channel corresponding to the effect sound in the remaining channels is referred to as a first audio channel, and the channel corresponding to the error sound and the system sound in the reserved several channels is referred to as a second audio channel. The voice / LED control circuit 220 can control the first voice channel and the second voice channel at the same time, and based on the timing when data is set in each of the first voice channel and the second voice channel, the priority is determined. Control to switch between. Here, the priority includes not only priority in output order but also priority in volume, time, and the like.
具体的に、音声・ＬＥＤ制御回路２２０は、サウンドデータがエラー音及びシステム音の場合には、複数の予約チャンネルの中で空いている音声チャンネルを選択して、音声の再生に使用する。サウンドデータがＢＧＭ、確定音、その他各種の演出音の場合には、残りのチャンネルの中で開いている音声チャンネルを選択して、音声の再生に使用する。 Specifically, when the sound data is an error sound and a system sound, the sound / LED control circuit 220 selects a free sound channel from among a plurality of reserved channels and uses it for sound reproduction. When the sound data is BGM, definite sound, and other various production sounds, an open audio channel is selected from the remaining channels and used for audio reproduction.
本実施形態においては、エラー音及びシステム音に対応する第２チャンネルを含む複数の予約チャンネルは、確定音に対応する第１チャンネルを含む残りのチャンネルよりも優先度が高く設定されている。このため、例えば、図４３（ａ）に示すように、システム音のデータが予約チャンネルにセットされ、同時にＢＧＭのデータが残りのチャンネルにセットされた場合、予約チャンネルが優先され、システム音が出力される。 In the present embodiment, the plurality of reserved channels including the second channel corresponding to the error sound and the system sound are set to have higher priority than the remaining channels including the first channel corresponding to the definite sound. Therefore, for example, as shown in FIG. 43A, when the system sound data is set in the reserved channel and at the same time the BGM data is set in the remaining channels, the reserved channel is given priority and the system sound is output. Is done.
その一方で、本実施形態においては、エラー音あるいはシステム音に対応する第２チャンネルにデータがセットされ、エラー音あるいはシステム音が再生されている際に、確定音に対応する第１チャンネルにデータがセットされた場合、第１チャンネルが第２チャンネルよりも優先度が高く設定され、音声・ＬＥＤ制御回路２２０は、第１チャンネルのデータを第２チャンネルのデータに優先して再生させる。 On the other hand, in this embodiment, data is set in the second channel corresponding to the error sound or the system sound, and when the error sound or the system sound is reproduced, the data is stored in the first channel corresponding to the definite sound. Is set, the first channel is set to have a higher priority than the second channel, and the audio / LED control circuit 220 reproduces the data of the first channel in preference to the data of the second channel.
すなわち、予約チャンネルにエラー音あるいはシステム音以外のデータがセットされた場合には、予約チャンネルのデータが優先されるため、第１チャンネルのデータによる確定音は再生されない。しかし、予約チャンネルにエラー音あるいはシステム音のデータがセットされた場合には、第１チャンネルのデータが優先されるため、図４３（ｂ）に示すように、システム音の再生中に確定音が再生される。 That is, when data other than an error sound or a system sound is set in the reserved channel, the reserved channel data is given priority, and therefore the definite sound based on the first channel data is not reproduced. However, when error sound or system sound data is set in the reserved channel, the data of the first channel is prioritized. Therefore, as shown in FIG. Played.
このように、音声・ＬＥＤ制御回路２２０は、複数の音声チャンネルのうち、所定の第１の音声チャンネルが、所定の第２の音声チャンネルよりも優先度を低くして出力制御を行う一方、第１の音声チャンネルで設定された特定の音声が出力されている場合は、第２の音声チャンネルよりも優先度を高くして出力制御を行う。 As described above, the audio / LED control circuit 220 performs output control with a predetermined first audio channel out of a plurality of audio channels having a lower priority than a predetermined second audio channel, When a specific sound set in one audio channel is output, output control is performed with a higher priority than the second audio channel.
このため、本実施形態によれば、例えば、電断復帰中においてシステム音が再生されている時に、確定音のサウンドデータが音声チャンネルにセットされた場合に、第２音声チャンネルの優先順位が第１音声チャンネルよりも高くなるため、確定音が再生可能になる。これにより、遊技者はシステム音によって確定音を聞く機会を失うことが防止され、確定音による興趣を維持することが可能になる。 For this reason, according to the present embodiment, for example, when the sound data of the definite sound is set to the audio channel when the system sound is being reproduced during the power recovery, the priority order of the second audio channel is the first. Since it is higher than one audio channel, a definite sound can be reproduced. Thereby, the player is prevented from losing the opportunity to hear the definite sound by the system sound, and it is possible to maintain the interest by the definite sound.
なお、本実施形態によれば、システム音が再生されている時に確定音が入ってきた場合には、システム音を０％再生、確定音を１００％再生となるが、それに限らず、例えば、マルチエフェクタ２２８によってシステム音を５０％再生、確定音を５０％再生となるように調整して合成してもよい。また本実施形態によれば、２つのスピーカ１１、１１があることから、出力も２チャンネルとし、２つのスピーカ１１、１１にそれぞれ別の音声を出力させてもよい。例えば、２つのスピーカ１１、１１でエラー音あるいはシステム音が出力されているときに、確定音のサウンドデータが音声チャンネルにセットされた場合、一方のスピーカ１１にエラー音あるいはシステム音を出力させ、他方のスピーカ１１に確定音を出力させてもよい。このように、優先度の高いチャンネルの音声と他の音声とを２つのスピーカ１１、１１にそれぞれ分けて出力してもよい。これにより、遊技者は、確定音を聞く機会を確実に聞くことが可能になる。
また本実施形態によれば、確定音とＢＧＭとを分けているが、ＢＧＭを確定音として扱うことも可能であり、確定音として扱う音声については適宜設定可能である。
According to the present embodiment, when a definite sound comes in while the system sound is being reproduced, the system sound is reproduced at 0% and the definite sound is reproduced at 100%. The multi-effector 228 may adjust and synthesize the system sound to be reproduced by 50% and the definite sound to be reproduced by 50%. Further, according to the present embodiment, since there are two speakers 11 and 11, the output may be two channels, and the two speakers 11 and 11 may output different sounds. For example, when error sound or system sound is output from two speakers 11 and 11 and sound data of a definite sound is set in the audio channel, error sound or system sound is output to one speaker 11, You may make the other speaker 11 output a definite sound. Thus, the high priority channel audio and other audio may be separately output to the two speakers 11, 11. Thereby, the player can surely hear the opportunity to hear the definite sound.
Further, according to the present embodiment, the deterministic sound and the BGM are separated, but it is also possible to treat the BGM as a deterministic sound, and it is possible to appropriately set the sound handled as the definite sound.
＜ランプ（ＬＥＤ）の各種駆動制御手法＞
次に、ホスト制御回路２１０から音声・ＬＥＤ制御回路２２０にランプリクエストが出力された際に、音声・ＬＥＤ制御回路２２０が実行する、ランプ群１８に含まれる複数のＬＥＤの各種駆動制御処理の内容について説明する。なお、以下に説明する本実施形態のランプ制御手法では、発光素子としてＬＥＤを例に挙げて説明するが、本発明はこれに限定されず、他の任意の発光素子に対しても本実施形態のランプ制御手法は同様に適用することができる。
<Various drive control methods for lamps (LEDs)>
Next, when a lamp request is output from the host control circuit 210 to the sound / LED control circuit 220, the contents of various drive control processes of the plurality of LEDs included in the lamp group 18 executed by the sound / LED control circuit 220 Will be described. In the lamp control method of the present embodiment described below, an LED is described as an example of the light emitting element, but the present invention is not limited to this, and the present embodiment is also applied to other arbitrary light emitting elements. The lamp control method can be similarly applied.
［ＬＥＤ制御の概要］
まず、図４４を参照しながら、パチンコ遊技機１に設けられたＬＥＤを駆動（点灯／消灯）する際の制御手法の概要を説明する。なお、図４４は、ＬＥＤ駆動（点灯／消灯）時の信号フロー図である。
[Outline of LED control]
First, an outline of a control method when driving (lighting / extinguishing) an LED provided in the pachinko gaming machine 1 will be described with reference to FIG. FIG. 44 is a signal flow diagram during LED driving (lighting / extinguishing).
ＬＥＤの駆動（点灯／消灯）時には、まず、副制御回路２００内のホスト制御回路２１０から音声・ＬＥＤ制御回路２２０にランプリクエスト（ＬＥＤ制御リクエスト）が出力される。なお、本実施形態では、ホスト制御回路２１０の演出制御処理（後述の図８１に示す副制御メイン処理）は、所定のＦＰＳ周期（例えば、約１６．７ｍｓｅｃ、約３３．３ｍｓｅｃ等）で行われるので、音声・ＬＥＤ制御回路２２０へのランプリクエストの送信処理も所定のＦＰＳ周期で行われる。 When the LED is driven (turned on / off), first, a lamp request (LED control request) is output from the host control circuit 210 in the sub-control circuit 200 to the sound / LED control circuit 220. In the present embodiment, the effect control process (sub control main process shown in FIG. 81 described later) of the host control circuit 210 is performed in a predetermined FPS cycle (for example, about 16.7 msec, about 33.3 msec, etc.). Therefore, the process of transmitting the lamp request to the voice / LED control circuit 220 is also performed at a predetermined FPS cycle.
次いで、音声・ＬＥＤ制御回路２２０にランプリクエストが入力されると、音声・ＬＥＤ制御回路２２０は、該ランプリクエストに基づいて、ＬＥＤの点灯パターン（ＬＥＤアニメーション）を設定するためのＬＥＤデータ（駆動データ）をランプ群１８内の各ＬＥＤドライバ２８０（発光駆動手段、演出駆動手段）に送信する。この際、音声・ＬＥＤ制御回路２２０からＬＥＤドライバ２８０へのＬＥＤデータの送信は、ＳＰＩの通信方式で行われる。また、音声・ＬＥＤ制御回路２２０からＬＥＤドライバ２８０へのＬＥＤデータの送信処理は、約４ｍｓｅｃ周期で行われる。 Next, when a lamp request is input to the voice / LED control circuit 220, the voice / LED control circuit 220 sets LED data (drive data) for setting an LED lighting pattern (LED animation) based on the lamp request. ) Is transmitted to each LED driver 280 (light emission drive means, effect drive means) in the lamp group 18. At this time, LED data is transmitted from the voice / LED control circuit 220 to the LED driver 280 by the SPI communication method. The LED data transmission process from the voice / LED control circuit 220 to the LED driver 280 is performed at a cycle of about 4 msec.
そして、ＬＥＤドライバ２８０は、受信したＬＥＤデータに基づいて、接続されているＬＥＤ２８１（発光手段）を所定のパターンで点灯／消灯する。これによりＬＥＤアニメーションによる演出動作が実行される。 Then, the LED driver 280 turns on / off the connected LED 281 (light emitting means) in a predetermined pattern based on the received LED data. As a result, an effect operation based on LED animation is executed.
なお、ＬＥＤデータに基づく発光態様は、ＬＥＤドライバ２８０からＬＥＤ２８１に送信される、発光態様を制御可能なＬＥＤデータに基づいて生成された信号（制御信号）より制御される。具体的には、ＬＥＤドライバ２８０からＬＥＤ２８１に送信される信号の電気的な波形パラメータ（電圧値、電流値、パルス幅のデューティー比等）により、ＬＥＤ２８１の点灯、消灯、点滅、輝度等の発光態様が制御される。 Note that the light emission mode based on the LED data is controlled by a signal (control signal) generated based on the LED data transmitted from the LED driver 280 to the LED 281 and capable of controlling the light emission mode. Specifically, the LED 281 is turned on, turned off, blinked, and the light emission mode is changed according to electrical waveform parameters (voltage value, current value, pulse width duty ratio, etc.) of the signal transmitted from the LED driver 280 to the LED 281. Is controlled.
また、本実施形態では、ＬＥＤ２８１を駆動するための「駆動データに基づく制御信号」として、ＬＥＤデータに基づいて生成された信号を用いる例を説明したが、本発明はこれに限定されない。ＬＥＤ２８１を駆動する際の「駆動データに基づく制御信号」としては、ＬＥＤデータ（駆動データ）の転送態様や、ＬＥＤデータに基づいて生成されるデータであってもよい。なお、ここでいう「ＬＥＤデータに基づいて生成されるデータ」とは、信号、コマンド、電圧変化を含み、この場合には、ＬＥＤデータを受信した制御手段が、他の制御手段に対して駆動データ又は駆動データに基づく制御信号を送信する態様となる。 Further, in the present embodiment, an example has been described in which a signal generated based on LED data is used as a “control signal based on drive data” for driving the LED 281, but the present invention is not limited to this. The “control signal based on drive data” when driving the LED 281 may be a transfer mode of LED data (drive data) or data generated based on the LED data. Here, “data generated based on LED data” includes a signal, a command, and a voltage change. In this case, the control means that has received the LED data drives the other control means. A control signal based on data or drive data is transmitted.
［音声・ＬＥＤ制御回路及びＬＥＤ間の接続構成］
次に、図４５を参照しながら、音声・ＬＥＤ制御回路２２０及び各ＬＥＤ２８１間の接続構成について説明する。なお、図４５は、音声・ＬＥＤ制御回路２２０及びＬＥＤ２８１間の概略接続構成図である。
[Voice / LED control circuit and connection configuration between LEDs]
Next, a connection configuration between the sound / LED control circuit 220 and each LED 281 will be described with reference to FIG. FIG. 45 is a schematic connection configuration diagram between the sound / LED control circuit 220 and the LED 281.
本実施形態では、音声・ＬＥＤ制御回路２２０は、図４５に示すように、ＬＥＤデータの出力系統（ＳＰＩチャンネル）として、物理系統０（ＳＰＩチャンネル０）と物理系統１（ＳＰＩチャンネル１）とを使用する。各物理系統には、複数のＬＥＤドライバ（デバイス）２８０がＳＰＩバスを介して並列に接続される。図４５に示す例では、１６個のＬＥＤドライバ２８０（デバイス０〜デバイス１５）が各物理系統に並列接続される。 In the present embodiment, as shown in FIG. 45, the audio / LED control circuit 220 uses a physical system 0 (SPI channel 0) and a physical system 1 (SPI channel 1) as LED data output systems (SPI channels). use. A plurality of LED drivers (devices) 280 are connected in parallel to each physical system via an SPI bus. In the example shown in FIG. 45, 16 LED drivers 280 (device 0 to device 15) are connected in parallel to each physical system.
そして、各ＬＥＤドライバ２８０には、ＬＥＤデータがセットされる複数の出力ポート（以下、単に「ポート」という）が設けられ、各ポート（接続部）に１つのＬＥＤ２８１が接続される。すなわち、本実施形態では、ＬＥＤ２８１は、スタティック制御されるＬＥＤ２８１である。なお、本明細書では、スタティック制御されるＬＥＤ２８１をスタティックＬＥＤ２８１と称する。 Each LED driver 280 is provided with a plurality of output ports (hereinafter simply referred to as “ports”) in which LED data is set, and one LED 281 is connected to each port (connection unit). That is, in this embodiment, the LED 281 is an LED 281 that is statically controlled. In the present specification, the statically controlled LED 281 is referred to as a static LED 281.
また、図４５に示す例では、各ＬＥＤドライバ２８０（各デバイス）に、１６個のポート（ポート０〜ポート１５）が設けられる。すなわち、各ＬＥＤドライバ２８０（各デバイス）には１６個のＬＥＤ２８１が接続される。なお、本実施形態では、各ＬＥＤドライバ２８０には１６個のＬＥＤ２８１が接続されているが、本発明はこれに限定されず、ＬＥＤドライバ２８０（デバイス）の機能及び仕様に応じて、各ＬＥＤドライバ２８０に、８個、３２個、６４個等のＬＥＤ２８１が接続されるようにしてもよい。 In the example shown in FIG. 45, each LED driver 280 (each device) is provided with 16 ports (port 0 to port 15). That is, 16 LEDs 281 are connected to each LED driver 280 (each device). In the present embodiment, 16 LEDs 281 are connected to each LED driver 280. However, the present invention is not limited to this, and each LED driver is according to the function and specification of the LED driver 280 (device). Eight, thirty-two, sixty-four, etc. LEDs 281 may be connected to 280.
図４５に示す構成のパチンコ遊技機１では、起動時に、音声・ＬＥＤ制御回路２２０は、ＬＥＤ２８１の接続構成に関する各種パラメータをＳＰＩチャンネル毎に設定する。具体的には、音声・ＬＥＤ制御回路２２０は、起動時に、各ＳＰＩにおける使用デバイス数（各ＳＰＩチャンネルに接続されているＬＥＤドライバ２８０の数）、ＬＥＤ２８１の開始ポート、ＬＥＤ２８１の終了ポート及びＬＥＤドライバ２８０の開始アドレスを設定する。例えば、図４５に示す例では、ＳＰＩの使用デバイス数に「１６」、開始ポートに「０」、終了ポートに「１５」及び開始アドレスに「０」が、それぞれセットされる。なお、ＬＥＤドライバ２８０の開始アドレスは、ＳＰＩチャンネル毎に適宜設定されるので、「０」に限定されない。 In the pachinko gaming machine 1 configured as shown in FIG. 45, at the time of activation, the voice / LED control circuit 220 sets various parameters related to the connection configuration of the LEDs 281 for each SPI channel. Specifically, the voice / LED control circuit 220, at startup, uses the number of devices used in each SPI (the number of LED drivers 280 connected to each SPI channel), the LED 281 start port, the LED 281 end port, and the LED driver. A start address of 280 is set. For example, in the example shown in FIG. 45, “16” is set for the number of devices used for SPI, “0” is set for the start port, “15” is set for the end port, and “0” is set for the start address. The start address of the LED driver 280 is set as appropriate for each SPI channel, and is not limited to “0”.
ＬＥＤ２８１の接続構成に関する各種パラメータを上述のようにセットすると、例えば、図４５中のＳＰＩチャンネル０に接続されたデバイス１５（ＬＥＤドライバ）のポート１５に接続されたＬＥＤ２８１のアドレスは、ＳＰＩ番号＝０、デバイス番号＝１５及びポート番号＝１５で指定（設定）することができる。 When various parameters relating to the connection configuration of the LED 281 are set as described above, for example, the address of the LED 281 connected to the port 15 of the device 15 (LED driver) connected to the SPI channel 0 in FIG. , Device number = 15 and port number = 15.
ここで、図４６を参照しながら、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間の接続構成をより詳細に説明する。なお、図４６は、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間の接続構成図である。 Here, the connection configuration between the sound / LED control circuit 220 and the LED driver 280 will be described in more detail with reference to FIG. FIG. 46 is a connection configuration diagram between the audio / LED control circuit 220 and the LED driver 280.
音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間は、上述のように、ＳＰＩバス（信号配線手段）により接続されるので、各物理系統（ＳＰＩチャンネル）において、シリアル・クロック（ＳＣＬ）の信号配線（タイミング信号線）と、シリアル・データ（ＳＤＯ、ＳＤＩ）の信号配線（データ信号線）とが別配線で設けられる。そして、音声・ＬＥＤ制御回路２２０（マスタ）の各物理系統（ＳＰＩチャンネル）において、音声・ＬＥＤ制御回路２２０のシリアル・クロック信号（タイミング信号）の出力端子（ＳＣＬ＿Ｐ＊，ＳＣＬ＿Ｎ＊：「＊」は１又は２）は、各ＬＥＤドライバ２８０（スレーブ）のシリアル・クロック信号の入力端子（ＳＣＬ＿Ｐ，ＳＣＬ＿Ｎ）に接続される。また、音声・ＬＥＤ制御回路２２０のシリアル・データ（駆動データを含む送信データ）の出力端子（ＳＤＯ＿Ｐ＊，ＳＤＯ＿Ｎ＊）は、各ＬＥＤドライバ２８０のシリアル・データの入力端子（ＳＤＩ＿Ｐ，ＳＤＩ＿Ｎ）に接続される。 Since the audio / LED control circuit 220 and the LED driver 280 are connected by the SPI bus (signal wiring means) as described above, the serial clock (SCL) signal wiring (in the physical channel (SPI channel)) ( Timing signal lines) and signal wiring (data signal lines) for serial data (SDO, SDI) are provided as separate wirings. In each physical system (SPI channel) of the sound / LED control circuit 220 (master), the output terminals (SCL_P *, SCL_N *: “*”) of the serial clock signal (timing signal) of the sound / LED control circuit 220 are 1 or 2) is connected to the input terminal (SCL_P, SCL_N) of the serial clock signal of each LED driver 280 (slave). The output terminals (SDO_P *, SDO_N *) of the serial data (transmission data including drive data) of the audio / LED control circuit 220 are connected to the serial data input terminals (SDI_P, SDI_N) of each LED driver 280. Is done.
本実施形態では、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間において、基本的には、音声・ＬＥＤ制御回路２２０（マスタ）がデータを送信し続け、各ＬＥＤドライバ２８０（スレーブ）は、送信されたデータを一方的に受信する。なお、この際、各ＬＥＤドライバ２８０は、シリアル・データの立ち上がりエッジを検出して、内部のシフトレジスタへのシリアル・データの入力を開始する。 In the present embodiment, basically, the voice / LED control circuit 220 (master) continues to transmit data between the voice / LED control circuit 220 and the LED driver 280, and each LED driver 280 (slave) is sent. Received data unilaterally. At this time, each LED driver 280 detects the rising edge of the serial data and starts inputting the serial data to the internal shift register.
［シリアル・データの構成］
ここで、図４７に、音声・ＬＥＤ制御回路２２０からＬＥＤドライバ２８０に送信されるシリアル・データの構成（フォーマット）を示す。
[Configuration of serial data]
FIG. 47 shows the configuration (format) of serial data transmitted from the sound / LED control circuit 220 to the LED driver 280.
本実施形態では、図４７に示すように、シリアル・データの先頭に、１６ビット以上の領域に連続して「１」（特定のデータ）が格納される。それゆえ、ＬＥＤドライバ２８０が、「１」を１６回以上連続して受信検知すると、ＬＥＤドライバ２８０の状態は、シリアル・データの入力待機状態になる。 In the present embodiment, as shown in FIG. 47, “1” (specific data) is stored continuously in an area of 16 bits or more at the beginning of serial data. Therefore, when the LED driver 280 continuously detects reception of “1” 16 times or more, the LED driver 280 enters a serial data input standby state.
シリアル・データ内の１６ビット以上の「１」の格納領域（第１データ部）の後には、デバイスアドレス（ＬＥＤドライバ２８０のアドレス）の格納領域及びレジスタアドレスの格納領域がこの順で配置される。なお、デバイスアドレス（出力先情報）の格納領域（第２データ部）及びレジスタアドレスの格納領域は、それぞれ８ビット（１バイト）の領域で構成される。 The storage area of the device address (the address of the LED driver 280) and the storage area of the register address are arranged in this order after the storage area (first data portion) of “1” of 16 bits or more in the serial data. . The device address (output destination information) storage area (second data portion) and the register address storage area are each composed of an 8-bit (1 byte) area.
本実施形態では、図４７に示すように、デバイスアドレスの先頭ビットの格納領域には「０」（所定のデータ）が格納される。それゆえ、ＬＥＤドライバ２８０が、「１」を１６回以上連続して受信検知した後、「０」を受信検知すると、ＬＥＤドライバ２８０の状態はデバイスアドレスに対応する信号（出力先指定信号）の待ち受け状態となる。 In the present embodiment, as shown in FIG. 47, “0” (predetermined data) is stored in the storage area of the first bit of the device address. Therefore, if the LED driver 280 receives and detects “0” after continuously detecting “1” 16 times or more, the LED driver 280 indicates a signal (output destination designation signal) corresponding to the device address. It will be in a standby state.
また、シリアル・データ内のレジスタアドレスの格納領域の後には、ＬＥＤデータの格納領域（第３データ部）が配置され、シリアル・データの最後尾の格納領域には、シリアル・データの送信終了を示す「０ＦＦＨ」（ＦＦ）が配置される。この「０ＦＦＨ」は、８ビット（１バイト）の格納領域で構成され、各ビット領域には、「１」が格納される。 In addition, after the register address storage area in the serial data, the LED data storage area (third data section) is arranged, and the serial data transmission end is terminated in the last storage area of the serial data. “0FFH” (FF) shown is arranged. This “0FFH” is composed of a storage area of 8 bits (1 byte), and “1” is stored in each bit area.
［ＬＥＤドライバの構成及び動作概要］
次に、図４８を参照しながら、ＬＥＤドライバ２８０の内部構成の一例を説明する。なお、図４８は、ＬＥＤドライバ２８０の概略内部構成図である。
[Configuration and operation overview of LED driver]
Next, an example of the internal configuration of the LED driver 280 will be described with reference to FIG. FIG. 48 is a schematic internal configuration diagram of the LED driver 280.
ＬＥＤドライバ２８０は、図４８に示すように、デジタルコントロール部２８０ａと、Ｉ／Ｏ部２８０ｂと、ＩＳＥＴ部２８０ｃと、端子群２８０ｄと、ポート群２８０ｅとを有する。 As shown in FIG. 48, the LED driver 280 includes a digital control unit 280a, an I / O unit 280b, an ISET unit 280c, a terminal group 280d, and a port group 280e.
デジタルコントロール部２８０ａは、端子群２８０ｄ及びＩ／Ｏ部２８０ｂを介して受信した信号に基づいて、自身のＬＥＤドライバ２８０に接続されたＬＥＤ２８１に駆動信号（点灯／消灯信号）を出力する。 Based on the signals received via the terminal group 280d and the I / O unit 280b, the digital control unit 280a outputs a drive signal (lighting / extinguishing signal) to the LED 281 connected to its own LED driver 280.
ＩＳＥＴ部２８０ｃは、ＬＥＤ２８１に過大電流が流れることを防止するために設けられた機能部である。ＩＳＥＴ部２８０ｃは、過大電流を検知した場合にＬＥＤドライバ２８０の動作を強制的に停止する（消灯する）。 The ISET unit 280c is a functional unit provided to prevent an excessive current from flowing through the LED 281. The ISET unit 280c forcibly stops (turns off) the operation of the LED driver 280 when an excessive current is detected.
端子群２８０ｄは、シリアル・クロック信号の入力端子（ＳＣＬ）、シリアル・データの入力端子（ＳＤＩ）、シリアル・データの出力端子（ＳＤＯ）、信号形式選択端子（ＩＦＭＯＤＥ）、出力イネーブル端子（ＯＥ）、複数のデバイスアドレス選択端子（ＤＡ０〜ＤＡ５）、及び、エラーフラグ出力端子（ＸＥＲＲ）を含む。なお、図４８では、説明を簡略化するため、図４６に示すシリアル・クロック信号の２つの入力端子「ＳＣＬ＿Ｐ」，「ＳＣＬ＿Ｎ」を一つの入力端子「ＳＣＬ」で示し、図４６に示すシリアル・データの２つの入力端子「ＳＤＩ＿Ｐ」，「ＳＤＩ＿Ｎ」を一つの入力端子「ＳＤＩ」で示す。 The terminal group 280d includes a serial clock signal input terminal (SCL), a serial data input terminal (SDI), a serial data output terminal (SDO), a signal format selection terminal (IFMODE), and an output enable terminal (OE). A plurality of device address selection terminals (DA0 to DA5) and an error flag output terminal (XERR). In FIG. 48, for simplification of description, two input terminals “SCL_P” and “SCL_N” of the serial clock signal shown in FIG. 46 are shown as one input terminal “SCL”, and the serial clock signal shown in FIG. Two input terminals “SDI_P” and “SDI_N” of data are indicated by one input terminal “SDI”.
本実施形態では、ＬＥＤドライバ２８０は、ＳＰＩ対応のドライバであるので、シリアル・クロック信号の入力端子（ＳＣＬ）、シリアル・データの入力端子（ＳＤＩ）及びシリアル・データの出力端子（ＳＤＯ）にそれぞれ接続された３本の通信配線により外部と通信することができる。この際、ＬＥＤドライバ２８０（スレーブ）は、マスタ（音声・ＬＥＤ制御回路２２０）から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。 In the present embodiment, the LED driver 280 is an SPI-compatible driver, and therefore, the serial clock signal input terminal (SCL), the serial data input terminal (SDI), and the serial data output terminal (SDO), respectively. It is possible to communicate with the outside through the three connected communication wires. At this time, the LED driver 280 (slave) performs input / output control of serial data based on the serial clock signal input from the master (audio / LED control circuit 220).
なお、本実施形態で、上述のように、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間では、シリアル・データが音声・ＬＥＤ制御回路２２０からＬＥＤドライバ２８０に一方的に送信される構成である。それゆえ、本実施形態では、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間において、シリアル・データを送受信する際には、３本の通信配線のうち、ＬＥＤドライバ２８０のシリアル・クロック信号の入力端子（ＳＣＬ）及びシリアル・データの入力端子（ＳＤＩ）に接続された通信配線が使用される。 In this embodiment, as described above, serial data is unilaterally transmitted from the voice / LED control circuit 220 to the LED driver 280 between the voice / LED control circuit 220 and the LED driver 280. Therefore, in this embodiment, when serial data is transmitted and received between the voice / LED control circuit 220 and the LED driver 280, the serial clock signal input terminal of the LED driver 280 among the three communication wirings. (SCL) and a communication wiring connected to the serial data input terminal (SDI) are used.
ここで、図４９に、ＬＥＤドライバ２８０に１ビットのデータが各入力端子（ＳＤＩ＿Ｐ、ＳＤＩ＿Ｎ、ＳＣＬ＿Ｐ、ＳＣＬ＿Ｎ）に入力された際の動作概要を示す。 Here, FIG. 49 shows an operation outline when 1-bit data is input to the LED driver 280 to each input terminal (SDI_P, SDI_N, SCL_P, SCL_N).
本実施形態において、ＬＥＤドライバ２８０の入力端子ＳＤＩ＿Ｐに「０」が入力され、且つ、入力端子ＳＤＩ＿Ｎに「１」が入力された場合には、図４９に示すように、ＬＥＤドライバ２８０の内部のデジタル回路（例えば、後述のデジタルコントロール部２８０ａ等）に「０」が入力される。ＬＥＤドライバ２８０の入力端子ＳＤＩ＿Ｐに「１」が入力され、且つ、入力端子ＳＤＩ＿Ｎに「０」が入力された場合には、ＬＥＤドライバ２８０の内部のデジタル回路に「１」が入力される。また、ＬＥＤドライバ２８０の入力端子ＳＤＩ＿Ｐ及び入力端子ＳＤＩ＿Ｎに入力される１ビットのデータが互い同じである場合（両入力端子に「０」又は「１」が入力された場合）には、ＬＥＤドライバ２８０の内部のデジタル回路において、前回の入力値が維持される。 In this embodiment, when “0” is input to the input terminal SDI_P of the LED driver 280 and “1” is input to the input terminal SDI_N, as shown in FIG. “0” is input to a digital circuit (for example, a digital control unit 280a described later). When “1” is input to the input terminal SDI_P of the LED driver 280 and “0” is input to the input terminal SDI_N, “1” is input to the digital circuit inside the LED driver 280. When the 1-bit data input to the input terminal SDI_P and the input terminal SDI_N of the LED driver 280 is the same (when “0” or “1” is input to both input terminals), the LED driver In the digital circuit inside 280, the previous input value is maintained.
なお、図４９に示すように、ＬＥＤドライバ２８０の入力端子ＳＣＬ＿Ｐ及び入力端子ＳＣＬ＿Ｎのそれぞれに入力される１ビットのデータの組み合わせと、内部のデジタル回路に入力される入力値との関係も、上述した入力端子ＳＤＩ＿Ｐ及び入力端子ＳＤＩ＿Ｎのそれと同様である。 As shown in FIG. 49, the relationship between the combination of 1-bit data input to each of the input terminal SCL_P and the input terminal SCL_N of the LED driver 280 and the input value input to the internal digital circuit is also described above. The same as that of the input terminal SDI_P and the input terminal SDI_N.
信号形式選択端子（ＩＦＭＯＤＥ）では、ＳＤＩ、ＳＣＬにおける論理演算手法が異なる差動インターフェイス及びシングルエンドモード時のインターフェイスの中から所定のインターフェイスが選択可能である。出力イネーブル端子（ＯＥ）は、外部端子による全ＬＥＤ２８１の点灯／非点灯を可能にする端子である。具体的には、出力イネーブル端子（ＯＥ）の信号レベルをハイレベルにすることにより、ＬＥＤドライバ２８０の出力をオンすることができ、出力イネーブル端子（ＯＥ）の信号レベルをローレベルにすることにより、ＬＥＤドライバ２８０の出力をオフすることができる。 In the signal format selection terminal (IFMODE), a predetermined interface can be selected from a differential interface having a different logic operation method in SDI and SCL and an interface in the single end mode. The output enable terminal (OE) is a terminal that enables lighting / non-lighting of all the LEDs 281 by an external terminal. Specifically, by setting the signal level of the output enable terminal (OE) to a high level, the output of the LED driver 280 can be turned on, and by setting the signal level of the output enable terminal (OE) to a low level. The output of the LED driver 280 can be turned off.
複数のデバイスアドレス選択端子（ＤＡ０〜ＤＡ５）には、ＬＥＤドライバ２８０のデバイスアドレスが設定される。そして、ＬＥＤドライバ２８０内のシフトレジスタにシリアル・データを読み込む際には、シリアル・データの出力先が指定するデバイスアドレス（音声・ＬＥＤ制御回路２２０から入力されたデバイスアドレスの情報）が、複数のデバイスアドレス選択端子（ＤＡ０〜ＤＡ５）に設定されたアドレスと一致した場合に、シリアル・データが読み込まれる。なお、このデバイスアドレスの判定処理は、デジタルコントロール部２８０ａで行われる。 The device address of the LED driver 280 is set in the plurality of device address selection terminals (DA0 to DA5). When the serial data is read into the shift register in the LED driver 280, a device address (device address information input from the voice / LED control circuit 220) designated by the serial data output destination includes a plurality of device addresses. Serial data is read when it matches the address set in the device address selection terminals (DA0 to DA5). The device address determination process is performed by the digital control unit 280a.
ここで、図５０に、ＬＥＤドライバ２８０のアドレス設定モードの概要をまとめた表を示す。 Here, FIG. 50 shows a table summarizing the address setting mode of the LED driver 280.
本実施形態では、ＬＥＤドライバ２８０のアドレス設定モードとして、デバイス制御モード及びバス制御モードの２種類のモードが設けられている。なお、バス制御モードは、複数のデバイスアドレス選択端子（ＤＡ０〜ＤＡ５）に設定されたデータ（デバイスアドレス）に関係なく、シリアル・データを読み込むモードである。 In the present embodiment, two types of modes, a device control mode and a bus control mode, are provided as address setting modes of the LED driver 280. The bus control mode is a mode in which serial data is read regardless of data (device addresses) set in a plurality of device address selection terminals (DA0 to DA5).
デバイス制御モードにより、ＬＥＤドライバ２８０のデバイスアドレスを設定する場合には、図５０中の「Ｂｉｔ０」〜「Ｂｉｔ５」に規定されたデータ「ａ０」〜「ａ５」がそれぞれデバイスアドレス選択端子（ＤＡ０）〜デバイスアドレス選択端子（ＤＡ５）にセットされる。なお、図５０中の「Ｂｉｔ０」〜「Ｂｉｔ５」に規定されたデータ「ａ０」〜「ａ５」は、ＬＥＤドライバ２８０のデバイスアドレスに応じて変化する。また、図５０中の「Ｂｉｔ６」に規定されたデータから、現在設定されているアドレス設定モードがバス制御モード及びデバイス制御モードのいずれであるかを判別することができる。 When the device address of the LED driver 280 is set in the device control mode, the data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. 50 are respectively device address selection terminals (DA0). ~ Set to the device address selection terminal (DA5). Note that data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. 50 change according to the device address of the LED driver 280. Also, it can be determined from the data defined in “Bit 6” in FIG. 50 whether the currently set address setting mode is the bus control mode or the device control mode.
また、エラーフラグ出力端子（ＸＥＲＲ）は、異常検知時にエラーフラグ値「１」が出力される端子である。エラーフラグ出力端子（ＸＥＲＲ）からのエラーフラグの出力動作は、異常検知期間のみで行われ、エラーフラグ値「１」が出力された場合には、ＬＥＤドライバ２８０は自動復帰する。 The error flag output terminal (XERR) is a terminal from which an error flag value “1” is output when an abnormality is detected. The error flag output operation from the error flag output terminal (XERR) is performed only during the abnormality detection period, and when the error flag value “1” is output, the LED driver 280 automatically returns.
なお、エラーフラグ出力端子（ＸＥＲＲ）から出力されたエラーフラグ値「１」はレジスタに格納される。また、エラーフラグ出力端子（ＸＥＲＲ）からエラーフラグ値「１」が出力されている間、ＬＥＤドライバ２８０のレジスタはラッチされる（状態を保持する）。そして、レジスタがリード可能になると、エラーが解除され、エラーフラグ出力端子（ＸＥＲＲ）から「０」がレジスタに出力される。 The error flag value “1” output from the error flag output terminal (XERR) is stored in the register. Further, while the error flag value “1” is output from the error flag output terminal (XERR), the register of the LED driver 280 is latched (holds the state). When the register becomes readable, the error is canceled and “0” is output from the error flag output terminal (XERR) to the register.
ポート群２８０ｅは、複数のポート（図４８に示す例では４８個）で構成され、各ポートには１つのＬＥＤ２８１が接続される。また、図４８中のポート「ＯＵＴＲ＊」（「＊」は０〜１５）には、赤色成分のＬＥＤ２８１が接続され、ポート「ＯＵＴＧ＊」には、緑色成分のＬＥＤ２８１が接続され、ポート「ＯＵＴＢ＊」には、青色成分のＬＥＤ２８１が接続される。 The port group 280e is composed of a plurality of ports (48 in the example shown in FIG. 48), and one LED 281 is connected to each port. 48, the red component LED 281 is connected to the port “OUTR *” (“*” is 0 to 15), and the green component LED 281 is connected to the port “OUTG *”. The blue component LED 281 is connected to “*”.
本実施形態では、互いに隣り合うポート「ＯＵＴＲ＊」、「ＯＵＴＧ＊」及び「ＯＵＴＢ＊」にそれぞれ接続された赤色成分のＬＥＤ２８１、緑色成分のＬＥＤ２８１及び青色成分のＬＥＤ２８１により一つの色を発光させる構成にする。なお、本発明は、これに限定されず、ＬＥＤドライバ２８０のポートに接続されるＬＥＤの種別として、３原色の各色成分のＬＥＤ２８１を用いて一つの色を発光するようなＬＥＤ種別以外にも、単色発光専用のＬＥＤを別途、設けてもよい。 In the present embodiment, one color is emitted by the red component LED 281, the green component LED 281, and the blue component LED 281 connected to the adjacent ports “OUTR *”, “OUTG *”, and “OUTB *”, respectively. To. In addition, this invention is not limited to this, As a kind of LED connected to the port of LED driver 280, besides LED kind which light-emits one color using LED281 of each color component of three primary colors, You may provide LED for exclusive use of monochromatic light emission separately.
ここで、図５１に、ＬＥＤ２８１が接続される物理系統（ＳＰＩチャンネル）と、ＬＥＤドライバ２８０のデバイスアドレスと、ＬＥＤドライバ２８０の出力端子との関係をまとめた表を示す。なお、図５１に示す例は、物理系統として、２つの物理系統（物理系統０及び物理系統１）を用い、各物理系統に接続されたＬＥＤドライバ２８０の個数を１６個とし、各ＬＥＤドライバ２８０に接続されたＬＥＤ２８１の個数を４８個とした場合の構成例である。 Here, FIG. 51 shows a table summarizing the relationship between the physical system (SPI channel) to which the LED 281 is connected, the device address of the LED driver 280, and the output terminal of the LED driver 280. In the example shown in FIG. 51, two physical systems (physical system 0 and physical system 1) are used as physical systems, the number of LED drivers 280 connected to each physical system is 16, and each LED driver 280 is connected. This is a configuration example when the number of LEDs 281 connected to is 48.
［ＬＥＤデータ］
次に、図５２を参照しながら、音声・ＬＥＤ制御回路２２０からＬＥＤドライバ２８０（ＬＥＤ２８１）に出力されるＬＥＤデータ（ポート毎にセットされるＬＥＤデータ）の構成について説明する。なお、図５２は、ＬＥＤデータのフォーマット（データ型）を示す図である。
[LED data]
Next, the configuration of LED data (LED data set for each port) output from the sound / LED control circuit 220 to the LED driver 280 (LED 281) will be described with reference to FIG. FIG. 52 is a diagram showing the format (data type) of LED data.
ＬＥＤデータは、再生時間（点灯時間）、赤色成分の輝度データ（発光データ）、緑色成分の輝度データ及び青色成分の輝度データを含み、ポート毎にセットされる。なお、ＬＥＤデータは、ＣＧＲＯＭ２０６に格納される。また、再生時間のデータ長（バイト数）は２バイトであり、各色成分の輝度データのデータ長は１バイトである。 The LED data includes reproduction time (lighting time), red component luminance data (light emission data), green component luminance data, and blue component luminance data, and is set for each port. The LED data is stored in the CGROM 206. Further, the data length (number of bytes) of the reproduction time is 2 bytes, and the data length of the luminance data of each color component is 1 byte.
なお、図５２中に示す例では、ＬＥＤデータに、１バイトの「アライメント」と称するデータ領域も設けられるが、これは、ＬＥＤデータのデータ長（バイト数）を偶数バイトにするために設けられた調整領域である。 In the example shown in FIG. 52, the LED data is also provided with a data area called “alignment” of 1 byte, which is provided to make the data length (number of bytes) of the LED data an even number of bytes. Adjustment area.
再生時間（点灯時間）の欄に規定される値は、時間の値ではなく、音声・ＬＥＤ制御回路２２０からＬＥＤドライバ２８０へのＬＥＤデータの送信処理の周期（約４ｍｓｅｃ）、すなわち、音声・ＬＥＤ制御回路２２０のＬＥＤドライバ２８０に対する割込処理の周期を「１」としたときの値である。例えば、再生時間（点灯時間）に「１２」がセットされている場合には、ＬＥＤの実際の点灯時間は約４８ｍｓｅｃ（約４ｍｓｅｃ×１２）となる。また、ＬＥＤデータ内の再生時間（点灯時間）に「０」がセットされている場合には、ＬＥＤデータの出力終了（所定のＬＥＤアニメーションの終了）を意味し、該ＬＥＤデータが対応するＬＥＤ２８１に出力されると、一連のＬＥＤアニメーションによる演出動作が終了する。 The value specified in the column of the reproduction time (lighting time) is not the time value, but the cycle of LED data transmission processing from the sound / LED control circuit 220 to the LED driver 280 (about 4 msec), that is, the sound / LED This is a value when the period of the interrupt process for the LED driver 280 of the control circuit 220 is “1”. For example, when “12” is set as the reproduction time (lighting time), the actual lighting time of the LED is about 48 msec (about 4 msec × 12). Further, when “0” is set in the reproduction time (lighting time) in the LED data, this means that the output of the LED data ends (the end of the predetermined LED animation), and the LED data corresponds to the corresponding LED 281. When output, the production operation by a series of LED animations ends.
なお、ＬＥＤデータ内における再生時間（点灯時間）の規定手法は、図５２に示す例に限定されず、再生時間（点灯時間）の時間値を規定してもよい。この場合にも、音声・ＬＥＤ制御回路２２０のＬＥＤドライバ２８０に対する割込処理の周期（約４ｍｓｅｃ）の整数倍の値がＬＥＤデータ内に規定される。なお、計算不具合等により、ＬＥＤデータ内の再生時間（点灯時間）の欄に、割込処理の周期（約４ｍｓｅｃ）の整数倍以外の値が規定された場合には、周期（約４ｍｓｅｃ）の整数倍の値を超えた分が切り捨てられる。例えば、割込処理の周期が４ｍｓｅｃであり、再生時間（点灯時間）の欄に４７ｍｓｅｃが規定された場合には、再生時間（点灯時間）の欄の値が４４ｍｓｅｃに書き換えられる。 The method for defining the reproduction time (lighting time) in the LED data is not limited to the example shown in FIG. 52, and the time value of the reproduction time (lighting time) may be defined. Also in this case, a value that is an integral multiple of the interrupt processing period (about 4 msec) for the LED driver 280 of the audio / LED control circuit 220 is defined in the LED data. If a value other than an integral multiple of the interrupt processing period (about 4 msec) is specified in the column of the playback time (lighting time) in the LED data due to a calculation failure, etc., the period (about 4 msec) The portion exceeding the integer multiple is rounded down. For example, if the interrupt processing period is 4 msec and 47 msec is defined in the reproduction time (lighting time) column, the value in the reproduction time (lighting time) column is rewritten to 44 msec.
各色成分の輝度データには、「０」（消灯）〜「２５５」の範囲内の整数値がセットされる。なお、本実施形態のように、ＬＥＤデータに、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データを含ませることにより、赤色ＬＥＤ、青色ＬＥＤ及び緑色ＬＥＤの３つでフルカラー発光させる場合だけでなく、赤色ＬＥＤ、青色ＬＥＤ及び緑色ＬＥＤのそれぞれを単色ＬＥＤとして使用する場合にも対応することができる。 An integer value in the range of “0” (light off) to “255” is set in the luminance data of each color component. Note that, as in this embodiment, the LED data includes the luminance data of the red component, the luminance data of the green component, and the luminance data of the blue component, so that full-color light emission is performed with the red LED, the blue LED, and the green LED. In addition to the case where the red LED, the blue LED and the green LED are used as a single color LED, it is possible to cope with the case.
また、輝度データ「２４４」及び「２５５」はそれぞれ１６進数（ＨＥＸ）で「０ｘＦＦ」及び「０ｘＦＥ」である。赤色、緑色、青色成分の各輝度データが「０ｘＦＥ」であるときには、ＬＥＤ２８１は白色点灯する。赤色、緑色、青色成分の各輝度データが「０ｘＦＦ」であるときには、該輝度データは「透明定義」の輝度データであり、「透明定義」の点灯態様は、後述のＬＥＤデータの生成（合成）手法において説明する。また、赤色、緑色、青色成分の各輝度データが「０」であるときには、ＬＥＤ２８１は消灯するので、これらの輝度データを「消灯データ」と称する。 The luminance data “244” and “255” are “0xFF” and “0xFE” in hexadecimal (HEX), respectively. When the luminance data of the red, green, and blue components is “0xFE”, the LED 281 is lit white. When the luminance data of the red, green, and blue components is “0xFF”, the luminance data is luminance data of “transparency definition”, and the lighting mode of “transparency definition” is the generation (synthesis) of LED data described later. The method will be described. Further, when the luminance data of the red, green, and blue components is “0”, the LED 281 is turned off, and these luminance data are referred to as “light-off data”.
ここで、図５３を参照しながら、スタティックＬＥＤに対するＬＥＤデータの出力制御処理の一例を説明する。なお、図５３に示す例では、一つのＬＥＤドライバ２８０に赤色ＬＥＤ、青色ＬＥＤ及び緑色ＬＥＤがそれぞれ１個ずつ接続されている例を示す。また、この例では、ＬＥＤデータ内の、再生時間（点灯時間）を「１２」（約４８ｍｓｅｃ）とし、赤色の輝度データ、緑色の輝度データ及び青色の輝度データのそれぞれを「０ｘＦＥ」とする例を説明する。なお、このＬＥＤデータでは、赤色ＬＥＤ、青色ＬＥＤ及び緑色ＬＥＤの３つのＬＥＤにより白色点灯が行われる。 Here, an example of LED data output control processing for a static LED will be described with reference to FIG. In the example shown in FIG. 53, one red driver, one blue LED, and one green LED are connected to one LED driver 280, respectively. In this example, the reproduction time (lighting time) in the LED data is “12” (about 48 msec), and each of the red luminance data, the green luminance data, and the blue luminance data is “0xFE”. Will be explained. In this LED data, white lighting is performed by three LEDs, a red LED, a blue LED, and a green LED.
上述したＬＥＤデータがＬＥＤドライバ２８０に入力されると、ＬＥＤドライバ２８０は、後述の制御部位の情報（各ポートのポート情報）を参照して、ＬＥＤデータの中から接続されたＬＥＤ２８１の種別に対応する輝度データを参照し、該輝度データに対応する駆動信号をＬＥＤ２８１に出力する。それゆえ、図５３に示す例では、ポート０に接続された赤色ＬＥＤには、ＬＥＤデータ内の赤色の輝度データ「０ｘＦＥ」のみが出力され、赤色ＬＥＤは、赤色の輝度データ「０ｘＦＥ」に対応する輝度で約４８ｍｓｅｃ間点灯する。また、この際、ポート１に接続された青色ＬＥＤには、ＬＥＤデータ内の青色の輝度データ「０ｘＦＥ」のみが出力され、青色ＬＥＤは、青色の輝度データ「０ｘＦＥ」に対応する輝度で約４８ｍｓｅｃ間点灯する。さらに、この際、ポート２に接続された緑色ＬＥＤには、ＬＥＤデータ内の緑色の輝度データ「０ｘＦＥ」のみが出力され、緑色ＬＥＤは、緑色の輝度データ「０ｘＦＥ」に対応する輝度で約４８ｍｓｅｃ間点灯する。 When the above-described LED data is input to the LED driver 280, the LED driver 280 refers to information on a control part (port information of each port) described later, and corresponds to the type of the LED 281 connected from the LED data. The luminance data to be referred to is referred to, and a drive signal corresponding to the luminance data is output to the LED 281. Therefore, in the example shown in FIG. 53, only the red luminance data “0xFE” in the LED data is output to the red LED connected to port 0, and the red LED corresponds to the red luminance data “0xFE”. Illuminates for about 48 msec at a brightness of At this time, only the blue luminance data “0xFE” in the LED data is output to the blue LED connected to the port 1, and the blue LED has a luminance corresponding to the blue luminance data “0xFE” at about 48 msec. Lights for a while. Furthermore, at this time, only the green luminance data “0xFE” in the LED data is output to the green LED connected to the port 2, and the green LED has a luminance corresponding to the green luminance data “0xFE” and is about 48 msec. Lights for a while.
なお、図５３に示す例において、消灯動作を行う場合には、各色の輝度データに「０」がセットされる。 In the example shown in FIG. 53, when performing the turn-off operation, “0” is set in the luminance data of each color.
上述のように、本実施形態では、ＬＥＤドライバ２８０に対して出力されるＬＥＤデータは、各色（赤、青、緑）成分の輝度値を少なくとも含み、発光態様を特定可能なデータ形態を有する。そして、ＬＥＤドライバ２８０からそれに接続された複数のＬＥＤ２８１にＬＥＤデータが出力されると、各ＬＥＤ２８１には、ＬＥＤデータ内の自身の発光色に対応する色成分の輝度データが出力される（各ＬＥＤ２８１において、ＬＥＤデータ内の対応する色成分の輝度データのみが参照される）。 As described above, in the present embodiment, the LED data output to the LED driver 280 has at least a luminance value of each color (red, blue, green) component and has a data form that can specify the light emission mode. Then, when the LED data is output from the LED driver 280 to the plurality of LEDs 281 connected thereto, the luminance data of the color component corresponding to its own emission color in the LED data is output to each LED 281 (each LED 281 , Only the luminance data of the corresponding color component in the LED data is referred to).
このような構成のＬＥＤデータを用いて、一つのＬＥＤドライバ２８０により複数のＬＥＤ２８１を発光制御した場合、複数のＬＥＤが互いに異なる発光色のＬＥＤ２８１であっても、各ＬＥＤ２８１の輝度値（データ）を把握することが容易になるので、複数のＬＥＤ２８１による発光色の合成処理が容易になる。また、この際の発光色の合成にかかる処理を、ＬＥＤデータがセットされたＬＥＤドライバ２８０により実行することも可能になるので、複雑なＬＥＤ発光制御も容易に実行可能となり、ＬＥＤ２８１を用いたより高度な演出制御（ＬＥＤアニメーション制御）を容易に実行することができる。 When a plurality of LEDs 281 are controlled to be emitted by a single LED driver 280 using the LED data having such a configuration, even if the plurality of LEDs are LEDs 281 having different emission colors, the luminance value (data) of each LED 281 is obtained. Since it becomes easy to grasp | ascertain, the synthetic | combination process of the luminescent color by several LED281 is easy. In addition, since the processing related to the synthesis of the light emission color at this time can be executed by the LED driver 280 in which the LED data is set, complicated LED light emission control can be easily executed, which is more advanced than using the LED 281. Production control (LED animation control) can be easily executed.
また、本実施形態では、ＬＥＤドライバ２８０に対して出力されるＬＥＤデータの構成は、ＬＥＤドライバ２８０に接続されたＬＥＤ２８１の種別に関係なく同じである。それゆえ、所定のＬＥＤドライバ２８０における発光態様（発光色）と同じ発光態様を行う他のＬＥＤドライバ２８０に対して、所定のＬＥＤドライバ２８０で用いるＬＥＤデータを他のＬＥＤドライバ２８０でも用いる（ＬＥＤデータを共通化する）ことができる。この場合、ＬＥＤデータを共通化することができるとともに、ＬＥＤ２８１の点灯動作に関する処理も共通化することができる。 In this embodiment, the configuration of LED data output to the LED driver 280 is the same regardless of the type of the LED 281 connected to the LED driver 280. Therefore, the LED data used in the predetermined LED driver 280 is also used in the other LED drivers 280 with respect to other LED drivers 280 that perform the same light emission mode (light emission color) as that in the predetermined LED driver 280 (LED data). Can be made common). In this case, the LED data can be shared, and the processing related to the lighting operation of the LED 281 can also be shared.
このようなＬＥＤデータ及び点灯動作処理の共通化という効果は、１つのＬＥＤドライバ２８０に接続された赤色ＬＥＤ、緑色ＬＥＤ及び青色ＬＥＤを用いてフルカラー点灯を行う場合、すなわち、各色の発光配分が重要なパラメータとなるＬＥＤ発光制御を実行する場合において、特に顕著になる。それゆえ、本実施形態では、フルカラーＬＥＤの発光制御もまた容易に実行することができる。 The effect of such common use of LED data and lighting operation processing is important when full color lighting is performed using a red LED, a green LED, and a blue LED connected to one LED driver 280, that is, emission distribution of each color is important. This is particularly noticeable when executing LED light emission control, which is a difficult parameter. Therefore, in this embodiment, the light emission control of the full color LED can also be easily performed.
なお、本明細書でいう、「ＬＥＤデータ（駆動データ）の形式」は、上述した複数種の色成分の輝度データ及び点灯時間に関するデータからなるデータフォーマットに限定されない。例えば、輝度データのデータフォーマットには、輝度データを生成する時に使用されるデータフォーマット、ＣＧＲＯＭ２０６内に格納される時のデータフォーマット等が含まれる。また、ＣＧＲＯＭ２０６内に格納されている輝度データが、圧縮処理やファイル形式の変換処理などによりデータフォーマットの形式を有していない変数、変数の群又はデータである場合においても、プログラム上で、該変数、変数の群（構造体）又はデータの使用方法として、それらを輝度データの一群として使用している場合には、該変数、変数の群（構造体）又はデータを輝度データのデータフォーマットとして認識することができる。それゆえ、本明細書でいう、「ＬＥＤデータ（駆動データ）の形式」とは、これらの輝度データのデータフォーマットを含む意味である。 The “format of LED data (driving data)” referred to in this specification is not limited to the data format including the luminance data of the plurality of types of color components and the data relating to the lighting time. For example, the data format of the luminance data includes a data format used when generating the luminance data, a data format when stored in the CGROM 206, and the like. Even when the luminance data stored in the CGROM 206 is a variable, a group of variables, or data that does not have a data format format by compression processing or file format conversion processing, When a variable, a group of variables (structure) or data is used as a group of luminance data, the variable, group of variables (structure) or data is used as a data format for luminance data. Can be recognized. Therefore, the “LED data (drive data) format” as used in the present specification is meant to include the data format of these luminance data.
［ＬＥＤデータの生成（合成）手法］
次に、音声・ＬＥＤ制御回路２２０で行われるＬＥＤデータの生成（合成）処理の手法について説明する。本実施形態では、音声・ＬＥＤ制御回路２２０は、ＣＧＲＯＭ２０６から読み出した所定のＬＥＤデータをそのままＬＥＤドライバ２８０（ポート）に出力することもできるが、ＣＧＲＯＭ２０６から複数のＬＥＤデータを読み出し、それらのＬＥＤデータを合成して対応するポートに出力する機能も備える。
[LED data generation (synthesis) method]
Next, a method of generating (combining) LED data performed by the voice / LED control circuit 220 will be described. In this embodiment, the voice / LED control circuit 220 can output the predetermined LED data read from the CGROM 206 to the LED driver 280 (port) as it is, but reads a plurality of LED data from the CGROM 206 and outputs the LED data. The function is also provided to synthesize and output to the corresponding port.
この機能を実現するために、音声・ＬＥＤ制御回路２２０には、複数のＬＥＤデータのそれぞれを読み出して各種処理を施すための複数のチャンネル（系統）がポート毎に設けられる。具体的には、音声・ＬＥＤ制御回路２２０において、ＬＥＤデータをセット可能な８つのチャンネル（第１チャンネル〜第８チャンネル）がポート毎に設けられる。 In order to realize this function, the audio / LED control circuit 220 is provided with a plurality of channels (systems) for reading out each of a plurality of LED data and performing various processes for each port. Specifically, in the voice / LED control circuit 220, eight channels (first channel to eighth channel) in which LED data can be set are provided for each port.
そして、本実施形態では、チャンネル毎にＬＥＤデータの実行優先順位が予め決められており、複数のチャンネルにＬＥＤデータがセットされている場合には、その実行優先順位に従って（基づいて、応じて、又は、対応して）、ＬＥＤドライバ２８０内のポートにセットされるＬＥＤデータが決定される。なお、この実行優先順位に基づくＬＥＤデータの決定（選択）処理は、音声・ＬＥＤ制御回路２２０により行われる。それゆえ、音声・ＬＥＤ制御回路２２０は、複数のチャンネル（系統）の中から所定のチャンネルに設定されたＬＥＤデータを出力データとして選択する手段（選択手段）も兼ねる。 And in this embodiment, the execution priority of LED data is predetermined for every channel, and when LED data is set to a plurality of channels, according to the execution priority (based on, (Or correspondingly), LED data set to a port in the LED driver 280 is determined. The LED data determination (selection) processing based on the execution priority is performed by the voice / LED control circuit 220. Therefore, the audio / LED control circuit 220 also serves as means (selection means) for selecting LED data set as a predetermined channel from among a plurality of channels (systems) as output data.
また、本実施形態では、第１チャンネルが最もＬＥＤデータの実行優先順位が低いチャンネルとし、チャンネル番号の増加とともに実行優先順位が高くなるようにＬＥＤデータの実行優先順位が設定されている。それゆえ、本実施形態では、第８チャンネルが実行優先順位の最も高いチャンネルとなる。また、本実施形態では、第８チャンネルは、エラー発生時専用のチャンネルに設定される。なお、本明細書でいうチャンネル毎に設定される「ＬＥＤデータの実行優先順位」とは、ＬＥＤデータ（駆動データ）の出力、使用、設定、セット、ロードなどを行う際の優先順位である。 In this embodiment, the first channel is the channel with the lowest LED data execution priority, and the LED data execution priority is set so that the execution priority increases as the channel number increases. Therefore, in the present embodiment, the eighth channel is the channel with the highest execution priority. In the present embodiment, the eighth channel is set as a dedicated channel when an error occurs. The “LED data execution priority” set for each channel in this specification is a priority when LED data (driving data) is output, used, set, set, loaded, or the like.
例えば、ＬＥＤドライバ２８０内の所定のポートに対して、第２、第４及び第６チャンネルにそれぞれＬＥＤデータ（輝度データ）がセットされている場合には、これらのチャンネルのうち、実行優先順位の最も高い第６チャンネルのＬＥＤデータが合成結果として音声・ＬＥＤ制御回路２２０からＬＥＤドライバ２８０内の所定のポートに出力（セット）される。 For example, when LED data (luminance data) is set in the second, fourth, and sixth channels for a predetermined port in the LED driver 280, the execution priority order of these channels is set. The highest LED data of the sixth channel is output (set) from the voice / LED control circuit 220 to a predetermined port in the LED driver 280 as a synthesis result.
なお、チャンネルに読み出されたＬＥＤデータは、後述のデータテーブル情報とともに、チャンネルの登録バッファ（記憶手段）に格納される。具体的には、まず、ホスト制御回路２１０から音声・ＬＥＤ制御回路２２０にランプリクエスト（ＬＥＤ制御リクエスト）が入力されると、音声・ＬＥＤ制御回路２２０は、該ランプリクエストに基づいて、ＣＧＲＯＭ２０６に格納されたデータテーブル情報及びそれに対応付けられたＬＥＤデータを取得する。データテーブル情報には、読み出したＬＥＤデータをセットするチャンネルの情報が含まれており、音声・ＬＥＤ制御回路２２０は、このデータテーブル情報で指定されたチャンネルの登録バッファに、読み出したＬＥＤデータ及びデータテーブル情報を上書きして格納する。ただし、読み出されたＬＥＤデータを登録バッファに格納（上書き）する際には、チャンネルに設定されたＬＥＤデータの実行優先順位に基づいて、ＬＥＤデータを登録バッファに上書きするか否かの判断が行われる。なお、データテーブル情報の内容については、後で詳述する。 The LED data read to the channel is stored in a channel registration buffer (storage means) together with data table information to be described later. Specifically, when a lamp request (LED control request) is input from the host control circuit 210 to the voice / LED control circuit 220, the voice / LED control circuit 220 stores the lamp request in the CGROM 206 based on the lamp request. The obtained data table information and the LED data associated therewith are acquired. The data table information includes channel information for setting the read LED data, and the audio / LED control circuit 220 reads the read LED data and data into the registration buffer of the channel specified by the data table information. Overwrite table information and store. However, when the read LED data is stored (overwritten) in the registration buffer, it is determined whether to overwrite the LED data in the registration buffer based on the execution priority of the LED data set in the channel. Done. The contents of the data table information will be described in detail later.
本実施形態では、登録バッファに読み出したＬＥＤデータ及びデータテーブル情報を上書きして格納する例を説明したが、後述の図５６に示すようなＬＥＤデータ及びデータテーブル情報を指定可能な情報（発光制御情報に対応する情報）を登録バッファに上書きして格納する構成にしてもよい。この場合には、ＬＥＤデータ及びデータテーブル情報を登録バッファとは異なる記憶領域（物理的に同じ記憶媒体の中で領域的に該記憶領域と登録バッファとが分けられている場合）から取得するように制御してもよいし、また、登録バッファに格納された情報に基づいて、物理的に異なる記憶媒体の記憶領域からＬＥＤデータ及びデータテーブル情報を取得するように制御してもよい。 In the present embodiment, the example in which the read LED data and the data table information are overwritten and stored in the registration buffer has been described. However, the information (light emission control) that can specify the LED data and the data table information as shown in FIG. The information corresponding to the information) may be overwritten and stored in the registration buffer. In this case, the LED data and the data table information are acquired from a storage area different from the registration buffer (when the storage area and the registration buffer are physically divided in the same storage medium). In addition, the LED data and the data table information may be controlled to be acquired from the storage areas of physically different storage media based on the information stored in the registration buffer.
なお、「発光制御情報に対応する情報」は、後述の図５６に示すＬＥＤ制御ＩＤを含む情報（発光制御情報を特定する情報）に限定されず、発光制御情報に関する情報であれば任意の情報を採用することができる。それゆえ、本実施形態の構成のように、発光制御情報に対応する情報として、発光制御情報そのもの（ＬＥＤデータ及びデータテーブル情報）を採用してもよい。 The “information corresponding to the light emission control information” is not limited to the information including the LED control ID (information specifying the light emission control information) shown in FIG. Can be adopted. Therefore, as in the configuration of the present embodiment, the light emission control information itself (LED data and data table information) may be adopted as information corresponding to the light emission control information.
また、ここで、「透明定義」のＬＥＤデータ（輝度データ）がセットされている場合の点灯態様を説明する。例えば、第４チャンネルに赤点灯を行うＬＥＤデータ（輝度データ）が設定され、且つ、第６チャンネルに「透明定義」のＬＥＤデータ（輝度データ）が設定されている場合には、第４チャンネルの赤点灯を行うＬＥＤデータが出力される。すなわち、複数のチャンネルにＬＥＤデータが設定されている場合に、実行優先順位の低いチャンネルのＬＥＤデータを優先して出力したい場合には、「透明定義」のＬＥＤデータを実行優先順位の高いチャンネルに設定する。なお、第４チャンネルに赤点灯を行うＬＥＤデータが設定され、且つ、第６チャンネルに「消灯データ」が設定されている場合には、実行優先順位の高い第６チャンネルの「消灯データ」が優先して出力され、ＬＥＤ２８１は点灯しない。なお、例えば、第２チャンネル、第４チャンネル及び第６チャンネルにのみＬＥＤデータがセットされ、且つ、セットされているＬＥＤデータが全て「透明定義」のＬＥＤデータである場合にもまた、ＬＥＤ２８１は発光しない。 Here, a lighting mode when LED data (luminance data) of “transparency definition” is set will be described. For example, when LED data (luminance data) for red lighting is set in the fourth channel and LED data (luminance data) of “transparency definition” is set in the sixth channel, the fourth channel LED data that lights red is output. That is, when LED data is set for a plurality of channels and LED data of a channel with a low execution priority is to be output with priority, LED data of “transparency definition” is set to a channel with a high execution priority. Set. If LED data for red lighting is set for the 4th channel and “lighting-out data” is set for the 6th channel, “lighting-out data” of the 6th channel with higher execution priority is given priority. And the LED 281 is not lit. For example, when the LED data is set only in the second channel, the fourth channel, and the sixth channel, and the set LED data are all “transparent definition” LED data, the LED 281 emits light. do not do.
また、本実施形態では、最も実行優先順位の低いチャンネルには「透明定義」のＬＥＤデータが設定されない構成とするが、本発明はこれに限定されず、最も実行優先順位の低いチャンネルに「透明定義」のＬＥＤデータを設定してもよい。 In this embodiment, LED data of “transparency definition” is not set to the channel with the lowest execution priority. However, the present invention is not limited to this, and “transparent” is set to the channel with the lowest execution priority. LED data of “definition” may be set.
さらに、「消灯データ」及び「透明定義」のデータを同一に扱い、両データを、「消灯データ」又は「透明定義」のデータとして扱ってもよい。その場合には、ＬＥＤデータの構成を任意に変更し、各チャンネルで制御可能なＬＥＤが予め重複しないようにするなど、ＬＥＤ制御を行う上での設定を適宜変更する。このような構成を採用した場合、例えば、「消灯データ」及び「透明定義」のデータの一方のデータしか取り扱わない遊技機においても対応可能になる。 Furthermore, “light-out data” and “transparent definition” data may be handled in the same way, and both data may be handled as “light-out data” or “transparent definition” data. In that case, the configuration for LED control is appropriately changed such that the configuration of the LED data is arbitrarily changed so that the LEDs that can be controlled in each channel do not overlap in advance. When such a configuration is adopted, for example, a game machine that handles only one of “light-off data” and “transparency definition” data can be used.
なお、本実施形態では、「チャンネル」（系統）とは、シーケンサーチャンネルのことを示し、シーケンサーチャンネルが変数やレジスタに値を設定するというような表現が可能である。しかしながら、本発明はこれに限定されず、「チャンネル」は、例えば、単にシーケンサーの数を示すものであってもよいし、シーケンサーを含む再生手段（自動再生機能）であってもよい。また、ストップチャンネル（指定される音声再生をストップするチャンネル）などが「チャンネル」に含まれていてもよい。さらに、「チャンネル」は、表示装置１３で表示されるアニメーションやＬＥＤアニメーション、音声の再生の実行（開始、停止、終了、中断などを含む）可能な再生機能の総称であり、また、再生機能において同時に再生可能なデータ数（アニメーション数）を表すための単位（８チャンネルと言えば、同時に８つのデータを再生可能）でもある。 In the present embodiment, the “channel” (system) indicates a sequencer channel, and can be expressed such that the sequencer channel sets a value in a variable or a register. However, the present invention is not limited to this, and the “channel” may simply indicate, for example, the number of sequencers, or may be playback means (automatic playback function) including a sequencer. Further, a stop channel (a channel for stopping designated audio reproduction) or the like may be included in the “channel”. Furthermore, “channel” is a general term for playback functions that can execute (including start, stop, end, stop, etc.) playback of animations, LED animations, and sounds displayed on the display device 13. It is also a unit for representing the number of data that can be reproduced at the same time (the number of animations).
［ＬＥＤアニメーションの生成手法］
本実施形態のパチンコ遊技機１では、上述のように、ランプ群１８に、複数のＬＥＤ２８１が含まれる。そして、決定された演出内容に応じて、音声・ＬＥＤ制御回路２２０は、複数のＬＥＤ２８１を様々なパターンで点灯／消灯させて所定の演出（ＬＥＤアニメーション）を行う。それゆえ、本実施形態では、ＬＥＤアニメーションが決まれば、その演出に必要な各種ＬＥＤデータが指定される。
[LED animation generation method]
In the pachinko gaming machine 1 of the present embodiment, the lamp group 18 includes a plurality of LEDs 281 as described above. Then, the voice / LED control circuit 220 performs a predetermined effect (LED animation) by turning on / off the plurality of LEDs 281 in various patterns according to the determined effect content. Therefore, in this embodiment, when the LED animation is determined, various LED data necessary for the production is designated.
また、本実施形態では、複数のＬＥＤ２８１を連動させて所定のＬＥＤアニメーションによる演出を行うので、所定のＬＥＤアニメーションに関与する複数のＬＥＤ２８１の点灯／消灯動作を一括して管理及び制御する。以下では、音声・ＬＥＤ制御回路２２０によりＬＥＤアニメーションを実行するために、発光動作を一括して管理及び制御するポート群（ＬＥＤ群）を「制御部位」という。 In the present embodiment, since a plurality of LEDs 281 are interlocked to produce an effect by a predetermined LED animation, the lighting / extinguishing operations of the plurality of LEDs 281 involved in the predetermined LED animation are collectively managed and controlled. In the following, a port group (LED group) that collectively manages and controls the light emission operations in order to execute LED animation by the voice / LED control circuit 220 is referred to as a “control part”.
本実施形態では、上述のように、音声・ＬＥＤ制御回路２２０には、ＬＥＤ２８１（ポート）毎にＬＥＤデータがセット可能な８つのチャンネル（第１チャンネル〜第８チャンネル）が設けられているので、制御部位もチャンネル毎に設定される。そして、音声・ＬＥＤ制御回路２２０によりＬＥＤアニメーションを実行する際には、各チャンネルの制御部位のＬＥＤデータをチャンネル間で合成したデータがＬＥＤアニメーションのデータとして出力される。なお、制御部位は、チャンネル間で互いに同じであってもよいし、チャンネル毎に異なっていてもよい。 In the present embodiment, as described above, the audio / LED control circuit 220 is provided with eight channels (first channel to eighth channel) in which LED data can be set for each LED 281 (port). The control part is also set for each channel. When the voice / LED control circuit 220 executes LED animation, data obtained by combining the LED data of the control part of each channel between the channels is output as LED animation data. In addition, a control part may mutually be the same between channels, and may differ for every channel.
また、音声・ＬＥＤ制御回路２２０には、各チャンネルにおいて設定された制御部位におけるＬＥＤ２８１の点灯／消灯動作を一括して管理及び制御するための、シーケンサー（駆動データ制御手段）が制御部位毎に設けられる。 In addition, the voice / LED control circuit 220 is provided with a sequencer (drive data control means) for each control part for collectively managing and controlling the ON / OFF operation of the LED 281 in the control part set in each channel. It is done.
ここで、ＬＥＤアニメーションの生成例（ＬＥＤデータの合成例）を、図５４〜図５７を参照しながら具体的に説明する。 Here, an example of generating an LED animation (an example of combining LED data) will be specifically described with reference to FIGS. 54 to 57.
（１）生成例１
図５４Ａ及び図５４Ｂは、制御部位の範囲がチャンネル間で互いに同じである場合のＬＥＤアニメーションの生成及び出力動作の概要を示す図である。なお、図５４Ａ及び図５４Ｂに示す例では、８つのＬＥＤ２８１（第１ＬＥＤ〜第８ＬＥＤ）を用いて所定のＬＥＤアニメーションを実行する例を説明する。また、図５４Ａ及び図５４Ｂに示す例では、８つのチャンネルのうち、第６チャンネル〜第８チャンネルにＬＥＤデータがセットされる例を説明する。
(1) Generation example 1
54A and 54B are diagrams showing an outline of generation and output operations of an LED animation when the range of the control part is the same between channels. In the example illustrated in FIGS. 54A and 54B, an example in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) will be described. In the example shown in FIGS. 54A and 54B, an example in which LED data is set in the sixth to eighth channels among the eight channels will be described.
さらに、図５４Ａ及び図５４Ｂに示す例では、第６チャンネル〜第８チャンネルのそれぞれにおいて、全てのＬＥＤ２８１（第１ＬＥＤ〜第８ＬＥＤ）が制御部位として設定されている例を説明する。このような場合には、第６チャンネル〜第８チャンネルの各ＬＥＤ２８１にそれぞれ所定のＬＥＤデータがセットされる。 Furthermore, in the example shown in FIGS. 54A and 54B, an example will be described in which all LEDs 281 (first LED to eighth LED) are set as control parts in each of the sixth channel to the eighth channel. In such a case, predetermined LED data is set in each LED 281 of the sixth channel to the eighth channel.
具体的には、第８チャンネルでは、第１ＬＥＤ及び第３ＬＥＤに「赤色」点灯のＬＥＤデータがセットされ、それ以外のＬＥＤ２８１には「データ無し」（消灯データ）がセットされる。また、第７チャンネルでは、第１ＬＥＤ〜第５ＬＥＤに「緑色」点灯のＬＥＤデータがセットされ、それ以外のＬＥＤ２８１には「データ無し」（消灯データ）がセットされる。そして、第６チャンネルでは、全てのＬＥＤ２８１に「青色」点灯のＬＥＤデータがセットされる。 Specifically, in the eighth channel, LED data of “red” lighting is set to the first LED and the third LED, and “no data” (light-off data) is set to the other LEDs 281. In the seventh channel, LED data of “green” lighting is set to the first LED to the fifth LED, and “no data” (light-off data) is set to the other LEDs 281. In the sixth channel, LED data of “blue” lighting is set to all the LEDs 281.
図５４Ａに示す例において、第６チャンネル〜第８チャンネルのＬＥＤデータを合成すると、制御部位（全ＬＥＤ）内の各ＬＥＤ２８１には、最も実行優先順位の高い第８チャンネルのＬＥＤデータが合成結果としてセットされる。それゆえ、この例では、図５４Ｂに示すように、第８チャンネルに格納されているＬＥＤ２８１の点灯パターンと同じパターンが合成後のＬＥＤアニメーションとして出力される。 In the example shown in FIG. 54A, when the LED data of the sixth channel to the eighth channel are synthesized, the LED data of the eighth channel having the highest execution priority is obtained as a synthesis result in each LED 281 in the control part (all LEDs). Set. Therefore, in this example, as shown in FIG. 54B, the same pattern as the lighting pattern of the LED 281 stored in the eighth channel is output as the synthesized LED animation.
（２）生成例２
図５５Ａ及び図５５Ｂは、制御部位の範囲がチャンネル間で互いに異なる場合のＬＥＤアニメーションの生成及び出力動作の概要を示す図である。なお、図５５Ａ及び図５５Ｂに示す例では、生成例１と同様に、８つのＬＥＤ２８１（第１ＬＥＤ〜第８ＬＥＤ）を用いて所定のＬＥＤアニメーションを実行する例を説明する。また、図５５Ａ及び図５５Ｂに示す例では、生成例１と同様に、８つのチャンネルのうち、第６チャンネル〜第８チャンネルにＬＥＤデータがセットされる例を説明する。
(2) Generation example 2
FIG. 55A and FIG. 55B are diagrams showing an outline of generation and output operations of LED animation when the range of the control part is different between channels. In the example illustrated in FIGS. 55A and 55B, an example in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) as in the generation example 1 will be described. In addition, in the example illustrated in FIGS. 55A and 55B, as in the generation example 1, an example in which LED data is set in the sixth to eighth channels among the eight channels will be described.
さらに、図５５Ａ及び図５５Ｂに示す例では、第８チャンネルの制御部位が第１ＬＥＤ〜第３ＬＥＤに設定され、第７チャンネルの制御部位が第１ＬＥＤ〜第５ＬＥＤに設定され、そして、第６チャンネルの制御部位は全てのＬＥＤ２８１に設定されている例を説明する。 Further, in the example shown in FIGS. 55A and 55B, the control part of the eighth channel is set to the first LED to the third LED, the control part of the seventh channel is set to the first LED to the fifth LED, and the control part of the sixth channel is set. An example in which the control part is set for all the LEDs 281 will be described.
また、第８チャンネルでは、第１ＬＥＤ及び第３ＬＥＤに「赤色」点灯のＬＥＤデータがセットされ、第２ＬＥＤには「データ無し」（消灯データ）がセットされる。第７チャンネルでは、第１ＬＥＤ〜第５ＬＥＤに「緑色」点灯のＬＥＤデータがセットされる。そして、第６チャンネルでは、全てのＬＥＤ２８１に「青色」点灯のＬＥＤデータがセットされる。なお、第８及び第７チャンネルにおいて、制御部位に指定されていないＬＥＤ２８１のポートにはＬＥＤデータはセットされない。 In the eighth channel, LED data of “red” lighting is set to the first LED and the third LED, and “no data” (light-off data) is set to the second LED. In the seventh channel, LED data of “green” lighting is set to the first LED to the fifth LED. In the sixth channel, LED data of “blue” lighting is set to all the LEDs 281. In the eighth and seventh channels, LED data is not set to the port of the LED 281 that is not designated as the control part.
図５５Ａに示す例において、第６チャンネル〜第８チャンネルのＬＥＤデータを合成すると、第１ＬＥＤ〜第３ＬＥＤでは、第６チャンネル〜第８チャンネルのＬＥＤデータが重複するが、実行優先順位の最も高い第８チャンネルのＬＥＤデータが合成結果としてセットされる。第４ＬＥＤ及び第５ＬＥＤでは、第７チャンネル及び第６チャンネルのＬＥＤデータが重複するが、実行優先順位の高い第７チャンネルのＬＥＤデータが合成結果としてセットされる。また、第６ＬＥＤ〜第８ＬＥＤでは、第６チャンネルにのみＬＥＤデータがセットされているので、第６チャンネルのＬＥＤデータが合成結果としてセットされる。 In the example shown in FIG. 55A, when the LED data of the 6th channel to the 8th channel are combined, the LED data of the 6th channel to the 8th channel are duplicated in the 1st LED to the 3rd LED. 8-channel LED data is set as a result of synthesis. In the fourth LED and the fifth LED, the LED data of the seventh channel and the sixth channel overlap, but the LED data of the seventh channel having a high execution priority is set as the synthesis result. Further, in the sixth to eighth LEDs, the LED data is set only for the sixth channel, so the LED data for the sixth channel is set as a synthesis result.
それゆえ、合成後のＬＥＤアニメーションにおける、第１ＬＥＤ〜第３ＬＥＤの点灯パターンは、図５５Ｂに示すように、第８チャンネルの第１ＬＥＤ〜第３ＬＥＤの点灯パターンと同じになり、第４ＬＥＤ及び第５ＬＥＤの点灯パターンは、第７チャンネルの第４ＬＥＤ及び第５ＬＥＤの点灯パターンと同じになり、第６ＬＥＤ〜第８ＬＥＤの点灯パターンは、第６チャンネルの第６ＬＥＤ〜第８ＬＥＤの点灯パターンと同じになる。 Therefore, the lighting pattern of the first LED to the third LED in the LED animation after synthesis is the same as the lighting pattern of the first LED to the third LED of the eighth channel, as shown in FIG. 55B, and the fourth LED and the fifth LED The lighting pattern is the same as the lighting pattern of the fourth LED and the fifth LED of the seventh channel, and the lighting pattern of the sixth LED to the eighth LED is the same as the lighting pattern of the sixth LED to the eighth LED of the sixth channel.
（３）生成例３
ＬＥＤアニメーションの生成例３では、図５６並びに図５７Ａ〜図５７Ｃを参照しながら、各チャンネルのＬＥＤデータの上書き手順の一例を説明する。なお、図５６は、各チャンネルと、各チャンネルにセットされているＬＥＤデータ名（ＬＥＤ制御ＩＤ）との対応を示す図である。また、図５７Ａ〜図５７Ｃは、生成例３における各ポートのＬＥＤデータの上書き手順のフローを示す図である。
(3) Generation example 3
In the LED animation generation example 3, an example of a procedure for overwriting LED data of each channel will be described with reference to FIG. 56 and FIGS. 57A to 57C. FIG. 56 is a diagram showing the correspondence between each channel and the LED data name (LED control ID) set in each channel. FIG. 57A to FIG. 57C are diagrams showing the flow of the LED data overwriting procedure of each port in the generation example 3.
生成例３では、図５７Ａ〜図５７Ｃに示すように、ポートＡに接続されたＬＥＤ２８１、ポートＢに接続されたＬＥＤ２８１、ポートＣに接続されたＬＥＤ２８１、及び、ポートＤに接続されたＬＥＤ２８１が、矩形状に配列されているＬＥＤ群の構成例を説明する。また、第１チャンネルの制御部位は全ポートとし、第３チャンネルの制御部位はポートＡ〜ポートＣとし、第６チャンネルの制御部位はポートＡのみとする。そして、この例では、第１チャンネルに、ＬＥＤ２８１を「青色」点灯させるＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｂ」がセットされ、第３チャンネルに、ＬＥＤ２８１を「赤色」点灯させるＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｒ」がセットされ、第６チャンネルに、ＬＥＤ２８１を「黄色」点灯させるＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｇ」がセットされる場合を考える。 In the generation example 3, as shown in FIGS. 57A to 57C, the LED 281 connected to the port A, the LED 281 connected to the port B, the LED 281 connected to the port C, and the LED 281 connected to the port D are A configuration example of the LED group arranged in a rectangular shape will be described. The control part of the first channel is all ports, the control part of the third channel is port A to port C, and the control part of the sixth channel is only port A. In this example, LED data “LED_ID_B” for turning on the LED 281 “blue” is set in the first channel, and LED data “LED_ID_R” for turning on the LED 281 in “red” is set in the third channel. Consider a case where LED data “LED_ID_G” for turning on LED 281 “yellow” is set in a channel.
このようなＬＥＤデータを音声・ＬＥＤ制御回路２２０で合成して出力する際には、まず、音声・ＬＥＤ制御回路２２０は、図５７Ａに示すように、最も実行優先順位の低い第１チャンネルのＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｂ」を全ポートにセットする。 When synthesizing and outputting such LED data by the voice / LED control circuit 220, first, the voice / LED control circuit 220, as shown in FIG. 57A, the LED of the first channel having the lowest execution priority. Data “LED_ID_B” is set to all ports.
次いで、音声・ＬＥＤ制御回路２２０は、図５７Ｂに示すように、次に実行優先順位の低い（第１チャンネルより実行優先順位の高い）第３チャンネルのＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｒ」をポートＡ〜ポートＣにセットする。この結果、ポートＡ〜ポートＣでは、ＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｂ」上に、ＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｒ」が上書きされる。 Next, as shown in FIG. 57B, the audio / LED control circuit 220 receives the LED data “LED_ID_R” of the third channel having the next lowest execution priority (higher execution priority than the first channel) from port A to port C. Set to. As a result, in port A to port C, the LED data “LED_ID_R” is overwritten on the LED data “LED_ID_B”.
そして、音声・ＬＥＤ制御回路２２０は、図５７Ｃに示すように、次に実行優先順位の低い（第３チャンネルより実行優先順位の高い）第６チャンネルのＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｙ」をポートＡにセットする。この結果、ポートＡでは、ＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｒ」上に、ＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｙ」が上書きされる。 Then, as shown in FIG. 57C, the voice / LED control circuit 220 sets the LED data “LED_ID_Y” of the sixth channel with the next lowest execution priority (higher execution priority than the third channel) to the port A. . As a result, in the port A, the LED data “LED_ID_Y” is overwritten on the LED data “LED_ID_R”.
上述したＬＥＤデータの上書き動作が終了すると、ポートＡにはＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｙ」がセットされ、ポートＢ及びポートＣにはＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｒ」がセットされ、ポートＤにはＬＥＤデータ「ＬＥＤ＿ＩＤ＿Ｂ」がセットされる。その結果、ポートＡのＬＥＤ２８１が黄色点灯し、ポートＢ及びポートＣのＬＥＤ２８１が赤色点灯し、ポートＤのＬＥＤ２８１が青色点灯するＬＥＤアニメーションが実行される。 When the LED data overwriting operation is completed, LED data “LED_ID_Y” is set in port A, LED data “LED_ID_R” is set in port B and port C, and LED data “LED_ID_B” is set in port D. Set. As a result, the LED animation in which the LED 281 of the port A is lit yellow, the LED 281 of the port B and the port C is lit red, and the LED 281 of the port D is lit blue is executed.
なお、ＬＥＤデータの上書き処理は、チャンネル間の実行優先順位に基づいて行われるので、ＬＥＤデータの上書き順序は、図５７Ａ〜図５７Ｃに示す例に限定されず、ＬＥＤデータの上書き順序は任意である。 Note that the LED data overwriting process is performed based on the execution priority between channels, so the LED data overwriting order is not limited to the example shown in FIGS. 57A to 57C, and the LED data overwriting order is arbitrary. is there.
（４）生成例４
上述した生成例１〜２によれば、チャンネル間の実行優先順位に基づいて合成されたＬＥＤデータが、所定のポートに出力（セット）される。例えば、生成例１によれば、最も実行優先順位の高い第８チャンネルのＬＥＤデータが合成結果としてセットされる。生成例２によれば、実行優先順位の高いチャンネルにおいて指定されている制御部位に対応するＬＥＤが発光するように、複数のチャンネルのＬＥＤデータが合成（上書き）される。つまり、予め定められた実行優先順位の高いチャンネルのＬＥＤデータのみが出力される。それに対して、生成例４は、実行優先順位が最も高いチャンネルのＬＥＤデータを再生するのではなく、複数のチャンネルのＬＥＤデータを同時に使用するものである。
(4) Generation example 4
According to the generation examples 1 and 2 described above, the LED data synthesized based on the execution priority between channels is output (set) to a predetermined port. For example, according to the generation example 1, the LED data of the eighth channel having the highest execution priority is set as the synthesis result. According to the generation example 2, the LED data of a plurality of channels is combined (overwritten) so that the LED corresponding to the control part designated in the channel having the higher execution priority is emitted. That is, only LED data of a channel having a predetermined execution priority is output. On the other hand, the generation example 4 does not reproduce the LED data of the channel with the highest execution priority, but uses the LED data of a plurality of channels simultaneously.
複数のチャンネルのＬＥＤデータを同時に使用する形態としては、図５８（ａ）に示すように混ぜて再生する形態、あるいは図５８（ｂ）に示すように、一方のチャンネルがブランクのデータである場合にブランクではないチャンネルのデータを再生する形態が挙げられる。なお、同時に使用する複数のチャンネルは予め定められているか、あるいはホスト制御回路２１０によって指定されるものとする。
具体的に、音声・ＬＥＤ制御回路２２０は、例えば、所定の１チャンネル（以下、チャンネル（１））には、メインボーカルのリズムに合わせた演出を行うＬＥＤデータをセットし、他の１チャンネル（以下、チャンネル（２））には、ベースに合わせた演出を行うＬＥＤデータをセットするものとする。例えば、図５８（ａ）に示す例においては、ＬＥＤ１，３，５，７にチャンネル（１）が、ＬＥＤ２，４，６，８にチャンネル（２）に対応する。このため、ＬＥＤ１，３，５，７においては、メインボーカルのリズムに合わせた発光演出が行われ、ＬＥＤ２，４，６，８にチャンネル（２）においては、ベースに合わせた発光演出が行われる。
As a form of simultaneously using LED data of a plurality of channels, a form of mixing and reproducing as shown in FIG. 58 (a), or a case where one channel is blank data as shown in FIG. 58 (b). A mode of reproducing data of a non-blank channel is given. It should be noted that a plurality of channels to be used simultaneously are determined in advance or specified by the host control circuit 210.
Specifically, the audio / LED control circuit 220 sets, for example, LED data for performing an effect in accordance with the rhythm of the main vocal to a predetermined one channel (hereinafter referred to as channel (1)), and the other one channel ( In the following, it is assumed that LED data for performing effects in accordance with the base is set in the channel (2)). For example, in the example shown in FIG. 58A, the channel (1) corresponds to the LEDs 1, 3, 5, and 7 and the channel (2) corresponds to the LEDs 2, 4, 6, and 8, respectively. For this reason, LEDs 1, 3, 5, and 7 perform a light emission effect that matches the rhythm of the main vocal, and LEDs 2, 4, 6, and 8 perform a light emission effect that matches the base in channel (2). .
図５８（ｂ）は、生成例４における一方のチャンネルがブランクのデータである場合にブランクではないチャンネルのデータを再生する形態の一例を示すものである。図５８（ｂ）において、データがある場合には「〇」、データがない（ブランクである）場合は「×」で示されている。なお、図５８（ｂ）においては、データの有無を「〇」、「×」で示してあるが、実際にチャンネル及びポートにセットされるデータは、もっと複雑である。チャンネル（１）のＬＥＤデータがブランク（輝度データが０）であり、チャンネル（２）のＬＥＤデータがブランクではない時には、他方のＬＥＤデータに基づいて出力データを生成する。チャンネル（１）及びチャンネル（２）がブランクでない場合（ＬＥＤデータがある場合）には、予め設定したチャンネルの優先順位に基づいて出力データを生成する。つまり、生成例１において、チャンネル（１）の方がチャンネル（２）よりも実行優先順位が高く、チャンネル（１）のＬＥＤデータはブランクであり、チャンネル（２）のＬＥＤデータはブランクではない場合には、ブランクが採用されるが、生成例４においては、ブランクではないチャンネル（２）のＬＥＤデータが採用される。
これにより、例えば、ボーカルが始まる前の前奏部分においては、ベースに合わせた発光演出が行われ、ボーカルが始まった場合にはボーカルに合わせた発光演出が行われるとともにベースに合わせた発光演出も行われる。
FIG. 58B shows an example of a form of reproducing data of a non-blank channel when one channel in the generation example 4 is blank data. In FIG. 58B, “◯” is shown when there is data, and “X” is shown when there is no data (blank). In FIG. 58B, the presence / absence of data is indicated by “◯” and “X”, but the data actually set in the channel and port is more complicated. When the LED data of the channel (1) is blank (luminance data is 0) and the LED data of the channel (2) is not blank, output data is generated based on the other LED data. When the channel (1) and the channel (2) are not blank (when there is LED data), output data is generated based on a preset channel priority. That is, in the generation example 1, the channel (1) has higher execution priority than the channel (2), the LED data of the channel (1) is blank, and the LED data of the channel (2) is not blank. In the generation example 4, LED data of the channel (2) that is not blank is adopted.
As a result, for example, in the prelude part before the vocal starts, a light emitting effect that matches the base is performed, and when the vocal starts, a light emitting effect that matches the vocal is performed and a light effect that matches the base is also performed. Is called.
なお、上述した図５８（ａ）に示す例においては、チャンネル（１）とチャンネル（２）との混合比が１：１であるが、この混合比を、音声・ＬＥＤ制御回路２２０によって遊技状態に応じた所定のタイミングで調整するように制御させてもよい。例えば、チャンネル（１）にはメインボーカル音がセットされ、チャンネル（２）にはベース音がセットされるとする。そして、表示手段１９において演出用の識別図柄の変動が開始してからリーチになるまでは、チャンネル（２）の割合を高くする。これにより、リーチ前まではベースに合わせるようにＬＥＤ発光が強調されるようになる。リーチ発生から停止直前あるいは発展直前までは、チャンネル（１）の割合を高くする。これにより、リーチから図柄停止直前あるいは発展直前まで、メインボーカルに合わせるようにＬＥＤ発光が強調されるようになる。 In the example shown in FIG. 58A described above, the mixing ratio of the channel (1) and the channel (2) is 1: 1, and this mixing ratio is determined by the voice / LED control circuit 220 in the gaming state. It may be controlled to adjust at a predetermined timing according to the above. For example, it is assumed that the main vocal sound is set in the channel (1) and the bass sound is set in the channel (2). Then, the ratio of the channel (2) is increased from the start of the change of the identification symbol for performance in the display means 19 until reaching reach. Thus, the LED emission is emphasized so as to match the base before reaching. The ratio of channel (1) is increased from the occurrence of reach until immediately before stopping or immediately before development. As a result, the LED emission is emphasized so as to match the main vocal from reach to immediately before the symbol stop or immediately before development.
また、上述した図５８（ｂ）に示す例においては、ＬＥＤ発光をベースに合わせるようにするために、チャンネル（１）のＬＥＤデータにブランクデータを多目にセットするようにＬＥＤデータを調整してもよい。これにより、チャンネル（２）に基づいて発光するＬＥＤが増えるため、結果として、ベース音に合わせるようにＬＥＤが発光されるようになる。逆に、ＬＥＤ発光をボーカルに合わせるようにするために、チャンネル（２）のＬＥＤデータにブランクデータを多目にセットするようにＬＥＤデータを調整してもよい。なお、図５８（ｂ）に示す例において、チャンネル（１）におけるＬＥＤ２，４，６，８のＬＥＤデータをブランクデータとし、チャンネル（２）におけるＬＥＤ１，３，５，７のＬＥＤデータをブランクデータとすることにより、結果として、図５８（ａ）に示す出力データを出力させることも可能である。
このように、生成例４によれば、ＬＥＤ制御用のチャンネルを複数使用することにより、多彩なＬＥＤの発光表示が可能になり、複雑で立体感のあるＬＥＤによる演出表示が可能になる。
In the example shown in FIG. 58 (b), the LED data is adjusted so that blank data is frequently set in the LED data of the channel (1) in order to match the LED emission to the base. May be. As a result, the number of LEDs that emit light increases based on the channel (2), and as a result, the LEDs emit light to match the bass sound. Conversely, the LED data may be adjusted so that blank data is frequently set in the LED data of the channel (2) in order to match the LED emission to the vocal. In the example shown in FIG. 58 (b), LED data of LEDs 2, 4, 6, and 8 in channel (1) are set as blank data, and LED data of LEDs 1, 3, 5, and 7 in channel (2) are set as blank data. As a result, the output data shown in FIG. 58A can be output.
Thus, according to the generation example 4, by using a plurality of LED control channels, a variety of LED light emission displays can be performed, and an effect display by LEDs having a complicated and three-dimensional effect can be achieved.
［再生チャンネル及び拡張チャンネル］
本実施形態のパチンコ遊技機１は、１回のランプリクエストに基づいて１つのＬＥＤアニメーションを実行する機能だけでなく、１回のランプリクエストに基づいて２つのＬＥＤアニメーションを同時に実行する機能も有する。本実施形態では、後者の機能を実現するために、各チャンネルを２つの制御部位に分割し、一方の制御部位を用いて一方のＬＥＤアニメーションを実行し、他方の制御部位を用いて他方のＬＥＤアニメーションを実行する。
[Playback channels and expansion channels]
The pachinko gaming machine 1 of this embodiment has not only a function of executing one LED animation based on one lamp request, but also a function of simultaneously executing two LED animations based on one lamp request. In this embodiment, in order to realize the latter function, each channel is divided into two control parts, one LED animation is executed using one control part, and the other LED is used using the other control part. Run the animation.
なお、以下では、１回のランプリクエストに基づいて１つのＬＥＤアニメーション（通常のＬＥＤアニメーション）を実行する際に使用される一方の制御部位を「再生チャンネル」と称し、１回のランプリクエストに基づいて２つのＬＥＤアニメーションを同時に実行する際に使用される他方の制御部位を「拡張チャンネル」と称す。それゆえ、図５４〜図５７を参照して説明したＬＥＤアニメーションの各種生成例の処理は、各チャンネル内の再生チャンネルを用いて実行され、２つのＬＥＤアニメーションを同時に実行する際には、所定のチャンネルにおいて再生チャンネル（第１の系統）及び拡張チャンネル（第２の系統）の両方が使用される。 In the following, one control part used when executing one LED animation (ordinary LED animation) based on one lamp request is referred to as a “reproduction channel” and is based on one lamp request. The other control part used when two LED animations are simultaneously executed is referred to as an “extended channel”. Therefore, the processing of the various generation examples of the LED animation described with reference to FIGS. 54 to 57 is executed using the playback channel in each channel. In the channel, both the reproduction channel (first system) and the extension channel (second system) are used.
また、２つのＬＥＤアニメーションを同時に実行する場合には、再生チャンネル及び拡張チャンネルの動作を別個に制御する必要があるので、再生チャンネル及び拡張チャンネルに対してそれぞれ別個にシーケンサー（自動再生制御機能）及び登録バッファ（第１の登録バッファ及び第２の登録バッファ）が設けられる。 In addition, when two LED animations are executed simultaneously, it is necessary to control the operation of the playback channel and the extension channel separately, so that a sequencer (automatic playback control function) and Registration buffers (first registration buffer and second registration buffer) are provided.
ここで、各チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成の概要を、図５９及び図６０を参照しながら説明する。図５９は、第８チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図であり、図６０は、第７チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図である。 Here, the outline of the structure of the reproduction channel and the extended channel provided in each channel and the structure of the sequencer associated therewith will be described with reference to FIGS. 59 and 60. FIG. FIG. 59 is a diagram showing the configuration of the playback channel and extension channel provided in the eighth channel, and the configuration of the sequencer associated therewith, and FIG. 60 shows the playback channel and configuration provided in the seventh channel. It is a figure which shows the structure of an extended channel, and the structure of the sequencer matched with them.
なお、図５９及び図６０に示す例では、８つのＬＥＤ２８１（第１ＬＥＤ〜第８ＬＥＤ）を用いて所定のＬＥＤアニメーションを実行する例を説明する。また、この例では、各チャンネルに対して２つのシーケンサーが設けられる。すなわち、トータル（８チャンネル分）で、１６個のシーケンサーが設けられる。そして、各シーケンサーには、第１チャンネルのシーケンサーから順次シーケンサー番号が設定されている。 In the example shown in FIGS. 59 and 60, an example in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) will be described. In this example, two sequencers are provided for each channel. That is, a total of 16 sequencers are provided (for 8 channels). Each sequencer is assigned a sequencer number sequentially from the sequencer of the first channel.
それゆえ、例えば、第１チャンネルの２つのシーケンサーにはそれぞれシーケンサー番号「０」及び「１」が設定され、第４チャンネルの２つのシーケンサーにはそれぞれシーケンサー番号「６」及び「７」が設定される。また、各チャンネルにおいて、２つのシーケンサーのうち、シーケンサー番号が小さい方のシーケンサーが再生チャンネルで使用するシーケンサーに設定される。すなわち、例えば、第１チャンネルの再生チャンネルでは、シーケンサー番号「０」のシーケンサーが使用され、第１チャンネルにおいて拡張チャンネルが設定されている場合には、シーケンサー番号「１」のシーケンサーが拡張チャンネルに対して使用される。 Therefore, for example, sequencer numbers “0” and “1” are set for the two sequencers of the first channel, and sequencer numbers “6” and “7” are set for the two sequencers of the fourth channel, respectively. The In each channel, the sequencer with the smaller sequencer number of the two sequencers is set as the sequencer used for the playback channel. That is, for example, the sequencer with the sequencer number “0” is used in the playback channel of the first channel, and when the extension channel is set in the first channel, the sequencer with the sequencer number “1” is connected to the extension channel. Used.
それゆえ、図５９に示す例のように、第８チャンネルにおいて、第１ＬＥＤ〜第５ＬＥＤの制御部位を再生チャンネルとして制御し、残りのＬＥＤ２８１（第６ＬＥＤ〜第８ＬＥＤ）の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「１４」のシーケンサー（図中のシーケンサー１４：第１の駆動データ制御手段）が再生チャンネルで使用され、シーケンサー番号「１５」のシーケンサー（図中のシーケンサー１５：第２の駆動データ制御手段）が拡張チャンネルで使用される。また、図６０に示す例のように、第７チャンネルにおいて、第１ＬＥＤ〜第７ＬＥＤの制御部位を再生チャンネルとして制御し、残りのＬＥＤ２８１（第８ＬＥＤ）の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「１２」のシーケンサー（図中のシーケンサー１２）が再生チャンネルで使用され、シーケンサー番号「１３」のシーケンサー（図中のシーケンサー１３）が拡張チャンネルで使用される。 Therefore, as in the example shown in FIG. 59, in the eighth channel, the control part of the first LED to the fifth LED is controlled as a reproduction channel, and the control part of the remaining LEDs 281 (sixth LED to eighth LED) is controlled as an expansion channel. In this case, the sequencer with the sequencer number “14” (sequencer 14 in the figure: first drive data control means) is used in the reproduction channel, and the sequencer with the sequencer number “15” (sequencer 15 in the figure: second sequencer). Drive data control means) is used in the extension channel. Further, as in the example shown in FIG. 60, in the seventh channel, when the control part of the first LED to the seventh LED is controlled as the reproduction channel and the control part of the remaining LED 281 (eighth LED) is controlled as the expansion channel. The sequencer with the sequencer number “12” (sequencer 12 in the figure) is used for the reproduction channel, and the sequencer with the sequencer number “13” (sequencer 13 in the figure) is used for the extension channel.
上述した再生チャンネル及び拡張チャンネルを使用して、２つのＬＥＤアニメーションを同時に実行する場合、２つのシーケンサーが１つのチャンネルに対してデータ更新を行うので、再生チャンネルと拡張チャンネルとの間で重複するＬＥＤ２８１が存在すると、該ＬＥＤ２８１の制御をどちらのシーケンサーで制御するのか判断し難くなる。それゆえ、本実施形態では、再生チャンネルと拡張チャンネルとの間で重複するＬＥＤ２８１が発生しないように、制御対象の全てのＬＥＤ２８１に対して、再生チャンネル及び拡張チャンネルのどちらの制御部位に属するかを予め定義する。すなわち、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界を予め定義する。 When two LED animations are executed simultaneously using the playback channel and the extension channel described above, since two sequencers update data for one channel, the LED 281 that overlaps between the playback channel and the extension channel. Is present, it becomes difficult to determine which sequencer is used to control the LED 281. Therefore, in the present embodiment, in order to prevent the occurrence of overlapping LEDs 281 between the reproduction channel and the extension channel, it is determined which of the control parts of the reproduction channel and the extension channel belongs to all the LEDs 281 to be controlled. Define in advance. That is, the boundary between the control part of the reproduction channel and the control part of the extension channel is defined in advance.
なお、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は任意に設定することができる。しかしながら、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は、プログラム初期化時において、ＬＥＤ制御プログラムに登録される。それゆえ、ＬＥＤ制御プログラムの動作中は該境界の位置を変更することはできない。 Note that the boundary between the control part of the reproduction channel and the control part of the extension channel can be arbitrarily set. However, the boundary between the control part of the reproduction channel and the control part of the extension channel is registered in the LED control program at the time of program initialization. Therefore, the position of the boundary cannot be changed during the operation of the LED control program.
また、本実施形態のパチンコ遊技機１は、再生チャンネルのみの使用時には、再生チャンネルのクリア機能（再生チャンネルの各ポートに消灯データをセットする機能）を備えるが、再生チャンネル及び拡張チャンネルの両方を使用している場合には、各チャンネルのクリア機能が設けられていない。それゆえ、本実施形態では、再生チャンネル及び拡張チャンネルの両方を使用する場合を考慮して、予め各チャンネルのクリアデータ（消灯データ）を用意し、再生チャンネル及び拡張チャンネルをクリアする際（ＬＥＤアニメーション終了時）には、その予め用意されたクリアデータを用いる。 In addition, the pachinko gaming machine 1 of the present embodiment has a clear function of the playback channel (a function of setting unlit data to each port of the playback channel) when only the playback channel is used, but both the playback channel and the extension channel are provided. When using, the clear function of each channel is not provided. Therefore, in this embodiment, in consideration of the case where both the playback channel and the extension channel are used, clear data (light-off data) for each channel is prepared in advance, and when the playback channel and the extension channel are cleared (LED animation). At the end, the clear data prepared in advance is used.
［ＬＥＤアニメーションの再生方式の種別］
本実施形態では、ランプリクエスト（ＬＥＤ制御リクエスト）に基づいて、音声・ＬＥＤ制御回路２２０は、上述のようにして生成されたＬＥＤデータをランプ（ＬＥＤ）群１８に出力して、所定のＬＥＤアニメーションを実行する。この際、該所定のＬＥＤアニメーションは、ランプリクエスト入力時に取得されるデータテーブル情報内で指定された再生方式（ＬＥＤアニメーションの実行タイミングや再生形態を指定した情報）に従って実行される。ここで、本実施形態で用意されているＬＥＤアニメーションの各種再生方式について説明する。なお、再生方式は、ＬＥＤアニメーションの各フレーム（ランプリクエストの受信毎）において、チャンネル毎に指定される。
[Type of LED animation playback method]
In the present embodiment, based on the lamp request (LED control request), the sound / LED control circuit 220 outputs the LED data generated as described above to the lamp (LED) group 18 to generate a predetermined LED animation. Execute. At this time, the predetermined LED animation is executed in accordance with a playback method (information specifying the execution timing and playback mode of the LED animation) specified in the data table information acquired when the lamp request is input. Here, various reproduction methods of the LED animation prepared in this embodiment will be described. The playback method is specified for each channel in each frame of the LED animation (each time a lamp request is received).
本実施形態では、次の５種類の名称の再生方式を用意する。
（１）「ＳＨＯＴ」
（２）「ＳＨＯＴ２」
（３）「ＬＯＯＰ」
（４）「ＮＥＸＴ」
（５）「ＯＤＯＮＬＹ」
In the present embodiment, the following five types of name reproduction methods are prepared.
(1) "SHOT"
(2) “SHOT2”
(3) “LOOP”
(4) “NEXT”
(5) "ODONLY"
なお、本実施形態において、「再生方式」の情報には、ＬＥＤ２８１の点灯態様やＬＥＤ２８１の点灯時間などのＬＥＤ２８１の点灯／消灯に関わる情報を指定可能な情報であれば、任意の情報を採用することができる。再生方式として、例えば、ＬＥＤ２８１の再生方式を指定可能なＩＤ、数値、記号などを設定し、これらの情報に基づいてＬＥＤ２８１の点灯態様の情報を参照する構成にしてもよいし、再生方式に直接、ＬＥＤ２８１の点灯態様の情報が設定されていてもよい。 In the present embodiment, as the “reproduction method” information, arbitrary information is adopted as long as it is information that can specify information related to the lighting / extinguishing of the LED 281 such as the lighting manner of the LED 281 and the lighting time of the LED 281. be able to. As a reproduction method, for example, an ID, a numerical value, a symbol or the like that can specify the reproduction method of the LED 281 may be set, and information on the lighting state of the LED 281 may be referred to based on such information, or the reproduction method may be directly selected. The information of the lighting mode of the LED 281 may be set.
「ＳＨＯＴ」は、セットされたＬＥＤアニメーションを１回再生し、その後、最終フレームの点灯状態（ＬＥＤアニメーション終了時のＬＥＤの点灯パターン）を維持する再生方式である。「ＳＨＯＴ２」は、セットされたＬＥＤアニメーションを１回再生し、その後、ＬＥＤ２８１を消灯する再生方式である。 “SHOT” is a playback method in which the set LED animation is played once, and then the lighting state of the last frame (LED lighting pattern at the end of the LED animation) is maintained. “SHOT2” is a reproduction method in which the set LED animation is reproduced once and then the LED 281 is turned off.
「ＬＯＯＰ」は、ＬＥＤアニメーションが最終フレームまで再生されれば、再度、開始フレームに戻ってＬＥＤアニメーションの再生を繰り返す再生方式、すなわち、ＬＥＤアニメーションをループ再生する方式である。 “LOOP” is a reproduction method that repeats the reproduction of the LED animation by returning to the start frame again when the LED animation is reproduced until the last frame, that is, a method of reproducing the LED animation in a loop.
「ＮＥＸＴ」（所定の再生方式）は、ランプリクエストが音声・ＬＥＤ制御回路２２０に入力された時に、他のＬＥＤアニメーションが再生中であれば、ランプリクエストにより指定されたＬＥＤアニメーションを、再生中のＬＥＤアニメーションの終了後に続いて再生する方式である。なお、ランプリクエスト入力時に得られる再生方式の情報に「ＮＥＸＴ」指定が含まれていても、ランプリクエスト入力時に再生中のＬＥＤアニメーションがなければ、「ＮＥＸＴ」指定されたＬＥＤアニメーションを即時再生する。また、「ＮＥＸＴ」指定のランプリクエスト入力時に再生中であるＬＥＤアニメーションが「ＬＯＯＰ」再生方式のＬＥＤアニメーションである場合には、ループ再生中であるＬＥＤアニメーションの最終フレーム再生後に続いて、「ＮＥＸＴ」指定のＬＥＤアニメーションの再生を行う。 “NEXT” (predetermined playback method) indicates that if another LED animation is being played when a lamp request is input to the audio / LED control circuit 220, the LED animation specified by the lamp request is being played. This is the method of playing back after the end of the LED animation. Even if “NEXT” designation is included in the reproduction method information obtained when the lamp request is input, if there is no LED animation being reproduced at the time of lamp request input, the LED animation designated “NEXT” is immediately reproduced. In addition, when the LED animation being played at the time of the lamp request input with “NEXT” is the “LOOP” playback type LED animation, “NEXT” is followed by the last frame playback of the LED animation being looped. Play the specified LED animation.
「ＯＤＯＮＬＹ」（特定の再生方式）は、ポートにセットするＬＥＤデータ（第２の駆動データ）がある場合にのみ、該ポートからＬＥＤデータが出力される再生方式である。ただし、「ＯＤＯＮＬＹ」指定されたチャンネルにおいて、ポートにセットするＬＥＤデータが消灯データ（第１の駆動データ）である場合（例えば、隣り合う赤色ＬＥＤ、青色ＬＥＤ及び緑色ＬＥＤに出力するＬＥＤデータが全て０である場合）には、「ＬＥＤデータ無し」の状態であるとし、該ポートには、ＬＥＤデータ（消灯データ）がセットされない。 “ODONLY” (specific reproduction method) is a reproduction method in which LED data is output from the port only when there is LED data (second drive data) to be set in the port. However, in the channel designated “ODONLY”, when the LED data set in the port is the extinguishing data (first drive data) (for example, all the LED data output to the adjacent red LED, blue LED, and green LED is all In the case of 0), it is assumed that there is no LED data, and LED data (light-out data) is not set in the port.
なお、ランプリクエストが音声・ＬＥＤ制御回路２２０に入力された時に取得されるデータテーブル情報内で指定される再生方式のパターンは、次の１２種類である。
（１）「ＳＨＯＴ」
（２）「ＳＨＯＴ２」
（３）「ＬＯＯＰ」
（４）「ＳＨＯＴ｜ＮＥＸＴ」
（５）「ＳＨＯＴ２｜ＮＥＸＴ」
（６）「ＬＯＯＰ｜ＮＥＸＴ」
（７）「ＳＨＯＴ｜ＯＤＯＮＬＹ」
（８）「ＳＨＯＴ２｜ＯＤＯＮＬＹ」
（９）「ＬＯＯＰ｜ＯＤＯＮＬＹ」
（１０）「ＳＨＯＴ｜ＮＥＸＴ｜ＯＤＯＮＬＹ」
（１１）「ＳＨＯＴ２｜ＮＥＸＴ｜ＯＤＯＮＬＹ」
（１２）「ＬＯＯＰ｜ＮＥＸＴ｜ＯＤＯＮＬＹ」
Note that the following 12 types of reproduction system patterns are specified in the data table information acquired when a lamp request is input to the audio / LED control circuit 220.
(1) "SHOT"
(2) “SHOT2”
(3) “LOOP”
(4) “SHOT | NEXT”
(5) "SHOT2 | NEXT"
(6) “LOOP | NEXT”
(7) “SHOT | ODONLY”
(8) “SHOT2 | ODONLY”
(9) “LOOP | ODONLY”
(10) "SHOT | NEXT | ODONLY"
(11) “SHOT2 | NEXT | ODONLY”
(12) “LOOP | NEXT | ODONLY”
上述のように、本実施形態では、ＬＥＤアニメーションの再生方式として、「ＳＨＯＴ」、「ＳＨＯＴ２」及び「ＬＯＯＰ」のいずれかが必ず指定され、「ＮＥＸＴ」及び／又は「ＯＤＯＮＬＹ」は、必要（演出内容）に応じて「ＳＨＯＴ」、「ＳＨＯＴ２」及び「ＬＯＯＰ」のいずれかに付随して指定される。なお、上述した各種再生方式に基づくＬＥＤアニメーションの再生動作例は、後で図面を参照しながら具体的に説明する。 As described above, in this embodiment, one of “SHOT”, “SHOT2”, and “LOOP” is always specified as the LED animation playback method, and “NEXT” and / or “ODONLY” is necessary (production) Depending on the content), it is specified accompanying one of “SHOT”, “SHOT2” and “LOOP”. An example of the LED animation playback operation based on the above-described various playback methods will be specifically described later with reference to the drawings.
［再生方式に基づくＬＥＤアニメーションの切り替え再生］
本実施形態では、ＬＥＤアニメーションの実行期間が、ホスト制御回路２１０のランプリクエストの出力処理のＦＰＳ周期（例えば、約１６．７ｍｓｅｃ、約３３．３ｍｓｅｃ等）より長い場合もある。この場合には、ＬＥＤアニメーションの再生途中に、次のランプリクエストが音声・ＬＥＤ制御回路２２０に入力されることもある。
[LED animation switching playback based on playback method]
In the present embodiment, the LED animation execution period may be longer than the FPS cycle (for example, about 16.7 msec, about 33.3 msec, etc.) of the lamp request output processing of the host control circuit 210. In this case, the next lamp request may be input to the audio / LED control circuit 220 during the reproduction of the LED animation.
このような場合には、音声・ＬＥＤ制御回路２２０は、新たに入力されたランプリクエストに基づいて取得される再生方式に従ってＬＥＤアニメーションの切り替え再生を行う。例えば、次のランプリクエストに基づいて取得される再生方式に「ＮＥＸＴ」が指定されていなければ、再生中のＬＥＤアニメーションのデータを破棄し、新たに入力されたランプリクエストに基づいて作成されたＬＥＤアニメーションの再生を即時開始する。 In such a case, the audio / LED control circuit 220 performs LED animation switching reproduction according to a reproduction method acquired based on a newly input lamp request. For example, if “NEXT” is not specified as the playback method acquired based on the next lamp request, the LED animation data being played back is discarded, and the LED created based on the newly input lamp request Starts playing the animation immediately.
ここで、図６１に、ＬＥＤアニメーションの切り替え再生パターンの各種例を示す。なお、図６１は、第１ランプリクエストに基づいて作成されたＬＥＤアニメーションの再生中に、同一チャンネルに対して、第２ランプリクエスト、又は、第２ランプリクエスト及び第３ランプリクエストが音声・ＬＥＤ制御回路２２０に入力された場合における、ＬＥＤアニメーションの切り替え再生パターンの一例をまとめた表である。 Here, FIG. 61 shows various examples of LED animation switching reproduction patterns. In FIG. 61, during the reproduction of the LED animation created based on the first lamp request, the second lamp request, or the second lamp request and the third lamp request are voice / LED controlled for the same channel. 10 is a table summarizing examples of LED animation switching reproduction patterns when input to a circuit 220;
以下、図６２〜図６６を参照しながら、図６１中の一部のＬＥＤアニメーションの切り替え再生パターンについて説明する。 Hereinafter, a part of LED animation switching reproduction patterns in FIG. 61 will be described with reference to FIGS. 62 to 66.
図６２は、図６１中の切り替え再生パターン２に対応するＬＥＤアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン２は、第１ランプリクエストに基づいて作成された再生方式「ＳＨＯＴ」のＬＥＤアニメーションの再生中に、第２ランプリクエストが音声・ＬＥＤ制御回路２２０に入力され、その際の再生方式に「ＬＯＯＰ」が指定されている場合の切り替え再生パターンである。 FIG. 62 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 2 in FIG. In the switching reproduction pattern 2, the second lamp request is input to the sound / LED control circuit 220 during reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, and reproduction at that time is performed. This is a switching reproduction pattern when “LOOP” is designated as the method.
切り替え再生パターン２では、まず、第１ランプリクエスト入力時に、第１ランプリクエストに基づく再生方式「ＳＨＯＴ」のＬＥＤアニメーションの再生が開始される。次いで、第１ランプリクエストに基づくＬＥＤアニメーションの再生中に、第２ランプリクエストが音声・ＬＥＤ制御回路２２０に入力される。そして、この際に得られる再生方式の情報において「ＬＯＯＰ」のみが指定されていると、図６２に示すように、第２ランプリクエスト入力時に、再生中の第１ランプリクエストに基づくＬＥＤアニメーションのデータが破棄され（再生中のＬＥＤアニメーションを終了し）、第２ランプリクエストに基づく再生方式「ＬＯＯＰ」のＬＥＤアニメーションの再生が即時開始される。 In the switching reproduction pattern 2, first, at the time of inputting the first lamp request, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, the second lamp request is input to the sound / LED control circuit 220 during the reproduction of the LED animation based on the first lamp request. If only “LOOP” is specified in the reproduction method information obtained at this time, as shown in FIG. 62, when the second lamp request is input, LED animation data based on the first lamp request being reproduced is obtained. Is discarded (the LED animation being reproduced is terminated), and reproduction of the LED animation of the reproduction method “LOOP” based on the second lamp request is immediately started.
図６３は、図６１中の切り替え再生パターン４に対応するＬＥＤアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン４は、第１ランプリクエストに基づいて作成された再生方式「ＳＨＯＴ」のＬＥＤアニメーションの再生中に、第２ランプリクエストが音声・ＬＥＤ制御回路２２０に入力され、その際の再生方式に「ＳＨＯＴ｜ＮＥＸＴ」が指定されている場合の切り替え再生パターンである。 FIG. 63 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 4 in FIG. Note that the switching reproduction pattern 4 is that the second lamp request is input to the audio / LED control circuit 220 during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, and the reproduction at that time is performed. This is a switching reproduction pattern when “SHOT | NEXT” is designated as the method.
切り替え再生パターン４では、まず、第１ランプリクエスト入力時に、第１ランプリクエストに基づく再生方式「ＳＨＯＴ」のＬＥＤアニメーションの再生が開始される。次いで、第１ランプリクエストに基づくＬＥＤアニメーションの再生中に、第２ランプリクエストが音声・ＬＥＤ制御回路２２０に入力される。そして、この際に得られる再生方式の情報において「ＳＨＯＴ｜ＮＥＸＴ」が指定されていると、図６３に示すように、再生中の第１ランプリクエストに基づくＬＥＤアニメーションの再生終了後に第２ランプリクエストに基づく再生方式「ＳＨＯＴ｜ＮＥＸＴ」のＬＥＤアニメーションの再生が開始される。この場合、第２ランプリクエストに基づくＬＥＤアニメーションの再生動作は、第２ランプリクエストの入力時から第１ランプリクエストに基づくＬＥＤアニメーションの再生終了時までの期間、待機状態になる。 In the switching reproduction pattern 4, first, at the time of inputting the first lamp request, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, the second lamp request is input to the sound / LED control circuit 220 during the reproduction of the LED animation based on the first lamp request. If “SHOT | NEXT” is designated in the information of the reproduction method obtained at this time, as shown in FIG. 63, the second lamp request is made after the reproduction of the LED animation based on the first lamp request being reproduced is completed. The reproduction of the LED animation of the reproduction method “SHOT | NEXT” based on is started. In this case, the LED animation playback operation based on the second lamp request is in a standby state from the time when the second lamp request is input until the end of the LED animation playback based on the first lamp request.
図６４は、図６１中の切り替え再生パターン６に対応するＬＥＤアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン６は、第１ランプリクエストに基づいて作成された再生方式「ＳＨＯＴ」のＬＥＤアニメーションの再生中に、第２ランプリクエスト及び第３ランプリクエストがこの順で音声・ＬＥＤ制御回路２２０に入力され、各ランプリクエストにおいて再生方式に「ＳＨＯＴ｜ＮＥＸＴ」が指定されている場合の切り替え再生パターンである。 FIG. 64 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 6 in FIG. Note that the switching reproduction pattern 6 indicates that the second lamp request and the third lamp request are in this order during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request. This is a switching reproduction pattern when “SHOT | NEXT” is designated as the reproduction method in each lamp request.
切り替え再生パターン６では、まず、第１ランプリクエスト入力時に、第１ランプリクエストに基づく再生方式「ＳＨＯＴ」のＬＥＤアニメーションの再生が開始される。次いで、第１ランプリクエストに基づくＬＥＤアニメーションの再生中に、第２ランプリクエスト及び第３ランプリクエストがこの順で音声・ＬＥＤ制御回路２２０に入力される。そして、各ランプリクエストにおいて再生方式の情報として「ＳＨＯＴ｜ＮＥＸＴ」が指定されていると、図６４に示すように、再生中の第１ランプリクエストに基づくＬＥＤアニメーションの再生終了後に第２ランプリクエストに基づく再生方式「ＳＨＯＴ｜ＮＥＸＴ」のＬＥＤアニメーションの再生が開始され、第２ランプリクエストに基づくＬＥＤアニメーションの再生終了後に第３ランプリクエストに基づく再生方式「ＳＨＯＴ｜ＮＥＸＴ」のＬＥＤアニメーションの再生が開始される。 In the switching reproduction pattern 6, first, when the first lamp request is input, reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, during the reproduction of the LED animation based on the first lamp request, the second lamp request and the third lamp request are input to the voice / LED control circuit 220 in this order. If “SHOT | NEXT” is designated as the playback method information in each lamp request, as shown in FIG. 64, after the LED animation based on the first lamp request being played is finished, the second lamp request is sent. LED animation playback of the playback method “SHOT | NEXT” based on the second ramp request is started, and after the LED animation playback based on the second lamp request ends, playback of the LED animation of the playback method “SHOT | NEXT” based on the third lamp request starts. The
この場合、第２ランプリクエストに基づくＬＥＤアニメーションの再生動作は、第２ランプリクエストの入力時から第１ランプリクエストに基づくＬＥＤアニメーションの再生終了時までの期間、待機状態になる。また、第３ランプリクエストに基づくＬＥＤアニメーションの再生動作は、第３ランプリクエスト入力時から第２ランプリクエストに基づくＬＥＤアニメーションの再生終了時までの期間、待機状態になる。 In this case, the LED animation playback operation based on the second lamp request is in a standby state from the time when the second lamp request is input until the end of the LED animation playback based on the first lamp request. Also, the LED animation playback operation based on the third lamp request is in a standby state from the time when the third lamp request is input until the end of the LED animation playback based on the second lamp request.
図６５は、図６１中の切り替え再生パターン７に対応するＬＥＤアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン７は、第１ランプリクエストに基づいて作成された再生方式「ＬＯＯＰ」のＬＥＤアニメーションの再生中に、第２ランプリクエストが音声・ＬＥＤ制御回路２２０に入力され、その際の再生方式に「ＳＨＯＴ｜ＮＥＸＴ」が指定されている場合の切り替え再生パターンである。 FIG. 65 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 7 in FIG. Note that the switching reproduction pattern 7 is that the second lamp request is input to the audio / LED control circuit 220 during reproduction of the LED animation of the reproduction method “LOOP” created based on the first lamp request, and reproduction at that time is performed. This is a switching reproduction pattern when “SHOT | NEXT” is designated as the method.
切り替え再生パターン７では、まず、第１ランプリクエスト入力時に、第１ランプリクエストに基づく再生方式「ＬＯＯＰ」のＬＥＤアニメーションの再生が開始される。次いで、第１ランプリクエストに基づくＬＥＤアニメーションの所定回数目（図６５に示す例では２回目）のループ再生中に、第２ランプリクエストが音声・ＬＥＤ制御回路２２０に入力される。そして、この際に得られる再生方式の情報において「ＳＨＯＴ｜ＮＥＸＴ」が指定されていると、図６５に示すように、第１ランプリクエストに基づくＬＥＤアニメーションの所定回数目のループ再生終了後に第２ランプリクエストに基づく再生方式「ＳＨＯＴ｜ＮＥＸＴ」のＬＥＤアニメーションの再生が開始される。この場合、第２ランプリクエストに基づくＬＥＤアニメーションの再生動作は、第２ランプリクエストの入力時から第１ランプリクエストに基づくＬＥＤアニメーションの所定回数目のループ再生終了時までの期間、待機状態になる。 In the switching reproduction pattern 7, first, at the time of inputting the first lamp request, the reproduction of the LED animation of the reproduction method “LOOP” based on the first lamp request is started. Next, the second lamp request is input to the sound / LED control circuit 220 during the loop reproduction of the LED animation based on the first lamp request a predetermined number of times (second time in the example shown in FIG. 65). If “SHOT | NEXT” is specified in the information of the reproduction method obtained at this time, as shown in FIG. 65, the second time after the end of the loop reproduction of the LED animation based on the first lamp request is completed. Reproduction of the LED animation of the reproduction method “SHOT | NEXT” based on the lamp request is started. In this case, the LED animation playback operation based on the second lamp request is in a standby state from the time when the second lamp request is input until the end of the predetermined number of loop playbacks of the LED animation based on the first lamp request.
なお、本実施形態では、例えば、図６４や図６５などで示したように、「ＮＥＸＴ」指定となるランプリクエストが続けて音声・ＬＥＤ制御回路２２０に入力された場合には、ＬＥＤアニメーションの連続再生が行われる。しかしながら、本実施形態では、１回の連続再生で再生されるＬＥＤアニメーションの最大個数は８個とする。そして、８個目のＬＥＤアニメーション再生中にランプリクエストが音声・ＬＥＤ制御回路２２０に入力され、その際に得られる再生方式が「ＮＥＸＴ」指定を含むものである場合には、該ランプリクエストに基づいて作成されたＬＥＤアニメーションのデータは破棄される。この再生動作の時間軸上の切り替え再生フローを、図６６に示す。 In this embodiment, for example, as shown in FIG. 64, FIG. 65, etc., when a lamp request with “NEXT” designation is continuously input to the voice / LED control circuit 220, the LED animation continues. Playback is performed. However, in the present embodiment, the maximum number of LED animations that are reproduced in one continuous reproduction is eight. When the lamp request is input to the audio / LED control circuit 220 during the eighth LED animation playback, and the playback method obtained at that time includes “NEXT” designation, the lamp request is generated based on the lamp request. The generated LED animation data is discarded. FIG. 66 shows a switching playback flow on the time axis of this playback operation.
また、時間軸上のフロー図を示さないが、図６１中の切り替え再生パターン１１の切り替え再生態様について、簡単に説明する。切り替え再生パターン１１は、第１ランプリクエストに基づいて作成された再生方式「ＳＨＯＴ」のＬＥＤアニメーションの再生中に、第２ランプリクエスト及び第３ランプリクエストがこの順で音声・ＬＥＤ制御回路２２０に入力され、第２ランプリクエスト入力時に得られる再生方式の情報が「ＬＯＯＰ｜ＮＥＸＴ」であり、且つ、第３ランプリクエスト入力時に得られる再生方式の情報が「ＳＨＯＴ」である場合のパターンである。この切り替え再生パターン１１では、最遅のリクエストである第３ランプリクエストの再生方式に「ＮＥＸＴ」が指定されていないので、第３ランプリクエスト入力時に、再生中の第１ランプリクエストに基づくＬＥＤアニメーションのデータ、及び、第２ランプリクエストに基づいて生成されたＬＥＤアニメーションのデータが破棄され、第３ランプリクエストに基づく再生方式「ＳＨＯＴ」のＬＥＤアニメーションの再生が即時開始される。 Moreover, although a flowchart on the time axis is not shown, a switching reproduction mode of the switching reproduction pattern 11 in FIG. 61 will be briefly described. In the switching reproduction pattern 11, the second lamp request and the third lamp request are input to the sound / LED control circuit 220 in this order during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request. This is a pattern in the case where the information on the reproduction method obtained when the second lamp request is input is “LOOP | NEXT”, and the information on the reproduction method obtained when the third lamp request is input is “SHOT”. In this switching reproduction pattern 11, since “NEXT” is not designated as the reproduction method of the third lamp request which is the latest request, the LED animation based on the first lamp request being reproduced is input when the third lamp request is input. The data and the LED animation data generated based on the second lamp request are discarded, and playback of the LED animation of the playback method “SHOT” based on the third lamp request is immediately started.
［ＯＤＯＮＬＹ指定時の再生例］
次に、再生方式に「ＯＤＯＮＬＹ」指定がある場合のＬＥＤアニメーションの点灯動作（ＬＥＤデータの合成動作）について説明する。
[Example of playback when ODONLY is specified]
Next, an LED animation lighting operation (LED data combining operation) when “ODONLY” is specified as the reproduction method will be described.
ここでは、後述の図６７及び図６８に示すように、矩形状に配列された複数のＬＥＤ２８１によりＬＥＤアニメーションを実行する例を説明する。また、ＬＥＤアニメーション作成時に用いる再生チャンネルには、第１チャンネルの再生チャンネル（以下、第１再生チャンネルという）及び第２チャンネルの再生チャンネル（以下、第２再生チャンネルという）を用いる。そして、第１再生チャンネルの制御部位は全てのＬＥＤ２８１とし、第２再生チャンネルの制御部位は、左辺部及び右辺部（サイド）に配列された複数（後述の図６７及び図６８に示す例では、８個）のＬＥＤ２８１とする。 Here, as shown in FIGS. 67 and 68 to be described later, an example in which LED animation is executed by a plurality of LEDs 281 arranged in a rectangular shape will be described. In addition, as a playback channel used when creating the LED animation, a first channel playback channel (hereinafter referred to as a first playback channel) and a second channel playback channel (hereinafter referred to as a second playback channel) are used. The control part of the first reproduction channel is all LEDs 281, and the control part of the second reproduction channel is a plurality of arranged in the left side part and the right side part (side) (in the example shown in FIGS. 67 and 68 described later, 8) LEDs 281.
まず、各再生チャンネルに「ＯＤＯＮＬＹ」が指定されていない場合のＬＥＤアニメーションの再生態様の一例を、図６７Ａ及び図６７Ｂを参照しながら説明する。なお、図６７Ａは、ランプリクエストが音声・ＬＥＤ制御回路２２０に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図６７Ｂは、図６７Ａのテーブルに規定されている各再生チャンネルの再生仕様の情報に基づいてＬＥＤアニメーションを生成する際の様子を示す図である。 First, an example of an LED animation playback mode when “ODONLY” is not designated for each playback channel will be described with reference to FIGS. 67A and 67B. FIG. 67A is a table in which the reproduction specification information of each reproduction channel included in the data table information acquired when the lamp request is input to the audio / LED control circuit 220 is shown. FIG. 67B is a diagram showing a state in which the LED animation is generated based on the reproduction specification information of each reproduction channel defined in the table of FIG. 67A.
なお、この例では、第１再生チャンネル（１ｃｈ）の制御部位（全体）において全ＬＥＤ２８１を赤色点灯させる点灯パターン（ｐｔｎＡ）と、第２再生チャンネル（２ｃｈ）の制御部位（サイド）において１２ｍｓｅｃ周期で青色点灯するＬＥＤ２８１を制御部位内で順次移動させる点灯パターン（ｐｔｎＢ）とを合成して、ＬＥＤアニメーションを作成する例を説明する。 In this example, the lighting pattern (ptnA) in which all the LEDs 281 are lit in red in the control part (entire) of the first reproduction channel (1ch) and the control part (side) of the second reproduction channel (2ch) at a cycle of 12 msec. An example in which an LED animation is created by synthesizing with a lighting pattern (ptnB) in which the LED 281 that is lit in blue is sequentially moved within the control region will be described.
各再生チャンネルに「ＯＤＯＮＬＹ」が指定されていない場合には、第２再生チャンネルが第１再生チャンネルより実行優先順位が高いので、第２再生チャンネルの制御部位内のＬＥＤデータが、第１再生チャンネルの制御部位内の対応するＬＥＤ２８１のＬＥＤデータ上に上書きされる。それゆえ、各再生チャンネルに「ＯＤＯＮＬＹ」が指定されていない場合には、図６７Ｂに示すように、合成後のＬＥＤアニメーションでは、サイドのＬＥＤ点灯パターンが第２再生チャンネルの点灯パターン（ｐｔｎＢ）と同じになる。 When “ODONLY” is not designated for each playback channel, the second playback channel has a higher execution priority than the first playback channel, so the LED data in the control portion of the second playback channel is the first playback channel. Is overwritten on the LED data of the corresponding LED 281 in the control part. Therefore, when “ODONLY” is not designated for each playback channel, as shown in FIG. 67B, in the LED animation after synthesis, the side LED lighting pattern is the lighting pattern (ptnB) of the second playback channel. Be the same.
次に、第２再生チャンネルに「ＯＤＯＮＬＹ」が指定されている場合のＬＥＤアニメーションの再生態様の一例を、図６８Ａ及び図６８Ｂを参照しながら説明する。なお、図６８Ａは、ランプリクエストが音声・ＬＥＤ制御回路２２０に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図６８Ｂは、図６８Ａ中の各再生チャンネルの再生仕様の情報に基づいてＬＥＤアニメーションを生成する際の様子を示す図である。 Next, an example of the LED animation playback mode when “ODONLY” is specified for the second playback channel will be described with reference to FIGS. 68A and 68B. FIG. 68A is a table in which reproduction specification information of each reproduction channel included in data table information acquired when a lamp request is input to the audio / LED control circuit 220 is summarized. FIG. 68B is a diagram showing a state in which an LED animation is generated based on the reproduction specification information of each reproduction channel in FIG. 68A.
この場合には、第２再生チャンネルが第１再生チャンネルより実行優先順位が高いので、第２再生チャンネルの制御部位内のＬＥＤデータが、第１再生チャンネルの制御部位内の対応するＬＥＤ２８１のＬＥＤデータ上に上書きされる。しかしながら、この際、第２再生チャンネルには再生方式に「ＯＤＯＮＬＹ」が指定されているので、消灯データ以外の出力データ（ＬＥＤデータ）があるポートにおいてのみＬＥＤデータが上書きされ、出力データが無いポート（消灯データがセットされているポート）では、ＬＥＤデータは上書きされず、第１再生チャンネルのＬＥＤデータが維持される。それゆえ、第２再生チャンネルに「ＯＤＯＮＬＹ」が指定されている場合には、図６８Ｂに示すように、合成後のＬＥＤアニメーションでは、サイドに配置された複数のＬＥＤ２８１のうち、青色点灯のＬＥＤデータがセットされているＬＥＤ２８１のみが青色点灯し、その他のＬＥＤ２８１は赤色点灯となる。 In this case, since the second playback channel has a higher execution priority than the first playback channel, the LED data in the control part of the second playback channel is the LED data of the corresponding LED 281 in the control part of the first playback channel. Overwritten on top. However, at this time, since “ODONLY” is designated as the reproduction method for the second reproduction channel, the LED data is overwritten only in the port having the output data (LED data) other than the extinguished data, and there is no output data. In the port where the extinction data is set, the LED data is not overwritten, and the LED data of the first reproduction channel is maintained. Therefore, when “ODONLY” is designated for the second playback channel, as shown in FIG. 68B, in the LED animation after synthesis, LED data that is lit blue among the plurality of LEDs 281 arranged on the side is used. Only the LED 281 to which is set is lit in blue, and the other LEDs 281 are lit in red.
［データテーブル情報］
上述のように、本実施形態では、音声・ＬＥＤ制御回路２２０において、ランプリクエスト（ＬＥＤ制御リクエスト）に基づいてＬＥＤアニメーションを生成して再生する場合、各ＬＥＤ２８１に出力するＬＥＤデータだけでなく、各チャンネルの制御部位や再生方式などの各種情報も必要になる。これらの情報をまとめたものが、データテーブル情報であり、このデータテーブル情報は、ＬＥＤデータと同様に、ＣＧＲＯＭ２０６に格納される。
[Data table information]
As described above, in the present embodiment, in the sound / LED control circuit 220, when the LED animation is generated and reproduced based on the lamp request (LED control request), not only the LED data output to each LED 281 but also each Various information such as the channel control part and playback method is also required. A collection of these information is data table information, and this data table information is stored in the CGROM 206 in the same manner as the LED data.
データテーブル情報は、ランプリクエストが音声・ＬＥＤ制御回路２２０に入力された際に、該ランプリクエストで指定されるＬＥＤアニメーションのＩＤ（ＬＥＤアニメーションパターン）に基づいて、各種ＬＥＤデータとともに取得される。そして、取得されたデータテーブル情報及び各種ＬＥＤデータは、データテーブル情報で指定された再生チャンネルの登録バッファに格納される。 When the lamp request is input to the voice / LED control circuit 220, the data table information is acquired together with various LED data based on the LED animation ID (LED animation pattern) specified by the lamp request. The acquired data table information and various LED data are stored in the registration buffer of the reproduction channel specified by the data table information.
ここで、データテーブル情報に含まれる各種情報の内容について説明する。本実施形態では、データテーブル情報には、主に、次の６つの情報が登録される。
（１）再生方式
（２）再生チャンネル
（３）拡張チャンネル
（４）消灯データ識別
（５）制御部位
（６）ＬＥＤデータ名
Here, the contents of various types of information included in the data table information will be described. In the present embodiment, the following six pieces of information are mainly registered in the data table information.
(1) Playback method (2) Playback channel (3) Expansion channel (4) Light-off data identification (5) Control part (6) LED data name
再生方式の情報（再生方式情報）としては、上述した１２種類の再生方式の種別が登録される。再生チャンネルの情報としては、使用する再生チャンネルの種別（チャンネル番号）が登録される。 As the playback system information (playback system information), the above-described 12 playback system types are registered. As the reproduction channel information, the type (channel number) of the reproduction channel to be used is registered.
拡張チャンネルの情報としては、拡張チャンネルの使用の有無が登録される。例えば、拡張チャンネルを使用しない場合には「０」が登録され、使用する場合には「１」が登録される。なお、拡張チャンネルの情報として「１」が登録された場合には、指定された再生チャンネルが含まれるチャンネルの拡張チャンネルが使用される。 As extension channel information, whether or not the extension channel is used is registered. For example, “0” is registered when the extension channel is not used, and “1” is registered when it is used. When “1” is registered as the extended channel information, the extended channel of the channel including the designated reproduction channel is used.
消灯データ識別の情報としては、拡張チャンネルを使用する場合に予め用意する消灯データをどのチャンネルに登録するかを識別するための情報が登録される。なお、拡張チャンネルを使用しない場合には、この消灯データ識別の情報は登録されない。 Information for identifying which channel the extinction data prepared in advance when using the extension channel is registered is registered as the extinction data identification information. When the extension channel is not used, the information for turning off the data is not registered.
制御部位の情報（出力先情報）としては、再生チャンネルの制御部位で使用するＳＰＩチャンネル（物理系統）の情報（通信経路の情報）、及び、再生チャンネルで制御するポート情報（発光手段の指定情報）が登録される。ポート情報には、ポートに対して予め設定されたポート番号及びポートに接続されるＬＥＤ２８１の種別の情報が含まれる。なお、ＬＥＤ２８１の種別の情報としては、例えば、赤色成分用のスタティックＬＥＤ、緑色成分用のスタティックＬＥＤ、青色成分用のスタティックＬＥＤ、単色発光用ＬＥＤ等を識別するための情報が登録される。 Information on the control part (output destination information) includes SPI channel (physical system) information (communication path information) used in the control part of the reproduction channel, and port information (light emitting means designation information) controlled in the reproduction channel. ) Is registered. The port information includes information regarding the port number set in advance for the port and the type of LED 281 connected to the port. In addition, as information on the type of the LED 281, for example, information for identifying a static LED for a red component, a static LED for a green component, a static LED for a blue component, an LED for monochromatic light emission, and the like is registered.
また、拡張チャンネルを使用する場合には、制御部位の情報として、指定されたチャンネルにおいて、再生チャンネルの制御部位と拡張チャンネルの制御部位との境界を規定する情報等も登録される。なお、制御部位の情報は、データテーブル情報でなく、ＬＥＤデータやランプリクエストに含まれていてもよい。また、ＬＥＤデータ名の情報は、デバッグ処理でＬＥＤアニメーションの再生履歴等を表示する際に使用されるデータ名である。 When an extension channel is used, information that defines the boundary between the control part of the reproduction channel and the control part of the extension channel in the designated channel is registered as control part information. Note that the control part information may be included in the LED data or the lamp request instead of the data table information. The LED data name information is a data name used when displaying a reproduction history of the LED animation or the like in the debugging process.
［本実施形態のランプ（ＬＥＤ）制御手法により得られる各種効果］
ここで、上述した本実施形態のパチンコ遊技機１において実行されるランプ（ＬＥＤ）制御手法により得られる各種効果をまとめて説明する。
[Various effects obtained by the lamp (LED) control method of this embodiment]
Here, various effects obtained by the lamp (LED) control method executed in the pachinko gaming machine 1 of the present embodiment described above will be described together.
本実施形態のランプ（ＬＥＤ）制御手法では、上述のように、ランプリクエストが音声・ＬＥＤ制御回路２２０に入力される度（ＬＥＤアニメーションのフレーム毎）に、ＬＥＤアニメーションの再生方式が指定される。そして、その指定された再生方式に従ってＬＥＤアニメーションの再生が実行される。この場合、例えば、ＬＥＤアニメーションのフレーム毎にＬＥＤ２８１に対して出力されるＬＥＤデータ（出力データ）の出力回数（再使用回数）を設定するとともに、ＬＥＤデータを出力（セット）するタイミング（先に記憶されているＬＥＤデータを破棄し、新しいＬＥＤデータをセットする、又は、先に記憶されているＬＥＤデータが出力された後に、新しいＬＥＤデータをセットする）を決定することができる。この場合、次のような効果が得られる。 In the lamp (LED) control method of this embodiment, as described above, the LED animation playback method is designated every time a lamp request is input to the audio / LED control circuit 220 (for each frame of the LED animation). Then, the LED animation is reproduced according to the designated reproduction method. In this case, for example, the output count (reuse count) of the LED data (output data) output to the LED 281 is set for each frame of the LED animation, and the LED data output (set) timing (previously stored) The current LED data is discarded and new LED data is set, or new LED data is set after previously stored LED data is output). In this case, the following effects can be obtained.
例えば、ホスト制御回路２１０又は音声・ＬＥＤ制御回路２２０が直接ＬＥＤ２８１に対してＬＥＤデータを指定して制御する場合には、各ＬＥＤデータの出力回数と、ＬＥＤデータを出力（セット）するタイミングとを予め決定しておく必要がある。また、複数のＬＥＤデータの出力制御を行う場合には、各ＬＥＤデータで同一のＬＥＤ２８１が制御されているか否かなどの複雑な出力制御形態を全て予め設定しておく必要がある。それゆえ、この場合には、パチンコ遊技機１の開発期間が延びるといった問題だけでなく、演出のバリエーションを増やすことが困難になるという問題も発生する。 For example, when the host control circuit 210 or the voice / LED control circuit 220 directly controls the LED 281 by specifying LED data, the number of times each LED data is output and the timing at which the LED data is output (set) are set. It is necessary to determine in advance. Further, when performing output control of a plurality of LED data, it is necessary to set in advance all complex output control modes such as whether or not the same LED 281 is controlled by each LED data. Therefore, in this case, not only a problem that the development period of the pachinko gaming machine 1 is extended, but also a problem that it is difficult to increase the variation of the production.
しかしながら、本実施形態では、ホスト制御回路２１０から入力されるランプリクエストに基づいて、音声・ＬＥＤ制御回路２２０が、ＬＥＤデータ（ＬＥＤアニメーション）の再生方式を指定し、該再生方式に基づいてフレーム単位でＬＥＤデータの出力制御を行う。この際、本実施形態では、再生方式に「ＳＨＯＴ」や「ＬＯＯＰ」などを指定することにより、ＬＥＤデータの出力回数を容易に制御できるとともに、再生方式に「ＮＥＸＴ」指定を行うか否かにより、ＬＥＤデータを出力（セット）するタイミングも容易に制御することができる。それゆえ、本実施形態では、ホスト制御回路２１０及び音声・ＬＥＤ制御回路２２０によるＬＥＤ出力制御の管理を容易に行うことができるとともに、ＬＥＤ（ランプ）点灯による演出パターンの種類を増加させ、該増加させた演出パターンを円滑に制御し、演出効果（遊技の興趣）を高めることができる。 However, in this embodiment, based on the lamp request input from the host control circuit 210, the audio / LED control circuit 220 designates a reproduction method of LED data (LED animation), and based on the reproduction method, the frame unit. To control the output of LED data. At this time, in this embodiment, by designating “SHOT”, “LOOP” or the like as the reproduction method, the number of LED data outputs can be easily controlled, and depending on whether or not “NEXT” is designated as the reproduction method. The timing at which LED data is output (set) can be easily controlled. Therefore, in the present embodiment, it is possible to easily manage the LED output control by the host control circuit 210 and the sound / LED control circuit 220 and increase the types of effect patterns by LED (lamp) lighting. The produced effect pattern can be smoothly controlled, and the effect of production (the fun of the game) can be enhanced.
また、本実施形態では、上述のように、ＬＥＤ２８１毎（ポート毎）に再生チャンネルが複数設けられ、再生チャンネル毎にＬＥＤデータの実行優先順位が予め設定される。さらに、再生中のＬＥＤデータに対する上述したＬＥＤデータの上書き、追加等の判定は、指定された再生方式に従って再生チャンネル毎に個別に行われる。 In the present embodiment, as described above, a plurality of reproduction channels are provided for each LED 281 (for each port), and the execution priority order of the LED data is preset for each reproduction channel. Further, the above-described determination of overwriting, addition, etc. of the LED data to the LED data being reproduced is performed individually for each reproduction channel in accordance with the designated reproduction method.
それゆえ、本実施形態では、例えば、複数の再生チャンネルを実行するような状況下であっても、各再生チャンネルの登録バッファへのＬＥＤデータの記憶制御を容易にすることができる。その結果、複数の再生チャンネルを使用して、ＬＥＤ２８１による演出パターンの組み合わせ処理を実行することが可能になるので、より複雑なＬＥＤアニメーションの演出パターンを生成することができ、演出効果をより一層高めることができる。 Therefore, in the present embodiment, for example, even in a situation where a plurality of reproduction channels are executed, it is possible to facilitate the storage control of LED data in the registration buffer of each reproduction channel. As a result, it becomes possible to execute the combination process of the effect pattern by the LED 281 using a plurality of reproduction channels, so that a more complicated LED animation effect pattern can be generated, and the effect is further enhanced. be able to.
また、本実施形態では、待機中（再生中）の再生チャンネルに対して複数のランプリクエストが発生しても、再生方式に基づいてデータの切り替え再生制御が行われるので、単純なデータの蓄積を行うような遊技機に比べて、より複雑な演出を実行することができる。それゆえ、本実施形態では、演出効果をより一層高めることが可能となる。 In this embodiment, even if a plurality of lamp requests are generated for a standby (playing) playback channel, data switching and playback control is performed based on the playback method, so that simple data storage is possible. It is possible to execute a more complicated performance as compared to a gaming machine to be performed. Therefore, in this embodiment, it is possible to further enhance the effect.
また、本実施形態のランプ（ＬＥＤ）制御手法では、上述のように、各チャンネルにおいて、再生チャンネル及び拡張チャンネルを設けることができ、その際、再生チェンネルの制御部位の範囲と、拡張チャンネルの制御部位の範囲とが互いに重ならないようにチャンネルを分割して、再生チャンネル及び拡張チャンネルが設定される。そして、拡張チャンネルの動作を制御するシーケンサーは、再生チャンネルの動作を制御するシーケンサーとは別個に設けられる。 Further, in the lamp (LED) control method of the present embodiment, as described above, a reproduction channel and an expansion channel can be provided in each channel. At that time, the range of the control part of the reproduction channel and the control of the expansion channel are provided. The channel is divided so that the range of the part does not overlap with each other, and the reproduction channel and the extension channel are set. The sequencer that controls the operation of the extension channel is provided separately from the sequencer that controls the operation of the reproduction channel.
このような構成を設けることにより、本実施形態では、１つのチャンネルにおいて、２チャンネル分のＬＥＤアニメーションを同時に再生することができ、且つ、各ＬＥＤアニメーションを独立して制御することができる。それゆえ、本実施形態において、拡張チャンネルを使用したときには、再生チャンネルのみでＬＥＤアニメーションを再生する場合に比べて、より多くのＬＥＤ２８１を用いて、より複雑なＬＥＤアニメーション（ランプ点灯パターン）の再生が可能なり、遊技に対する遊技者の興趣を高めることができる。 By providing such a configuration, in this embodiment, LED animations for two channels can be reproduced simultaneously in one channel, and each LED animation can be controlled independently. Therefore, in this embodiment, when the extended channel is used, more complicated LED animation (lamp lighting pattern) can be reproduced using more LEDs 281 than when the LED animation is reproduced using only the reproduction channel. It becomes possible, and the interest of the player for the game can be enhanced.
さらに、本実施形態のランプ（ＬＥＤ）制御手法では、上述のように、複数のＬＥＤ２８１（演出装置）を１つのＬＥＤドライバ２８０で制御することができる。また、各ＬＥＤドライバ２８０は、音声・ＬＥＤ制御回路２２０から送信されるＬＥＤデータを自身で受信可能であるか否かを、自身のデバイスアドレス選択端子（ＤＡ０〜ＤＡ５）に設定されたデバイスアドレスに基づいて判別することができる。それゆえ、本実施形態では、音声・ＬＥＤ制御回路２２０は、各ＬＥＤドライバ２８０にＳＰＩバスを介してデータを送信するだけの処理を行えばよいので、音声・ＬＥＤ制御回路２２０と各ＬＥＤドライバ２８０との間で処理を分散させることができ、音声・ＬＥＤ制御回路２２０の処理負荷を軽減することができる。 Furthermore, in the lamp (LED) control method of this embodiment, as described above, a plurality of LEDs 281 (effect device) can be controlled by one LED driver 280. Each LED driver 280 determines whether or not it can receive the LED data transmitted from the sound / LED control circuit 220 by itself in the device address set in its device address selection terminal (DA0 to DA5). It can be determined based on. Therefore, in the present embodiment, the voice / LED control circuit 220 only needs to perform processing for transmitting data to each LED driver 280 via the SPI bus, and thus the voice / LED control circuit 220 and each LED driver 280. And the processing load on the voice / LED control circuit 220 can be reduced.
また、本実施形態では、各ＬＥＤドライバ２８０は、データテーブル情報に含まれる制御部位の情報に基づいて、演出に関わる信号（輝度値）を送信するＬＥＤ２８１を特定するとともに、該ＬＥＤ２８１に送信する信号の内容も特定することもできる。この場合、音声・ＬＥＤ制御回路２２０及び各ＬＥＤドライバ２８０間のデータ通信における音声・ＬＥＤ制御回路２２０の処理は、データの送信処理のみとなり、データの送信速度を高速化することができる。その結果、音声・ＬＥＤ制御回路２２０及び各ＬＥＤドライバ２８０間におけるデータの送信速度が早くなると、ＬＥＤドライバ２８０の立ち上がりも早くなるので、演出制御処理の高速化を図ることができる。 Moreover, in this embodiment, each LED driver 280 specifies LED281 which transmits the signal (luminance value) regarding an effect based on the information of the control part contained in data table information, and the signal transmitted to this LED281 The contents of can also be specified. In this case, the processing of the voice / LED control circuit 220 in data communication between the voice / LED control circuit 220 and each LED driver 280 is only data transmission processing, and the data transmission speed can be increased. As a result, when the data transmission speed between the voice / LED control circuit 220 and each LED driver 280 increases, the LED driver 280 rises earlier, so that the performance control process can be speeded up.
さらに、本実施形態では、上述のように、各ＬＥＤドライバ２８０は、シリアル・データ受信時に、「１」を１６回以上連続して受信検知した後（スリープモードの状態から立ち上がった後）、「０」を受信検知することによりデバイスアドレスの待ち受け状態となる。それゆえ、各ＬＥＤドライバ２８０は、ＬＥＤ２８１を制御するタイミング以外のタイミングにおいて、誤ってデバイスアドレスを受信しても演出制御を実行しないようにすることができ、より正確にＬＥＤ２８１を制御することができる。 Furthermore, in the present embodiment, as described above, each LED driver 280 detects that “1” is continuously received 16 times or more at the time of serial data reception (after rising from the sleep mode state), then “ By detecting reception of “0”, the device address standby state is entered. Therefore, each LED driver 280 can prevent the presentation control from being executed even when the device address is erroneously received at a timing other than the timing for controlling the LED 281, and can control the LED 281 more accurately. .
＜役物制御手法の概要＞
次に、図６９を参照しながら、パチンコ遊技機１に設けられた役物２０の駆動制御手法の概要を説明する。なお、図６９は、役物２０の駆動時のデータフロー図である。
<Outline of the control method>
Next, with reference to FIG. 69, an outline of a driving control method for the accessory 20 provided in the pachinko gaming machine 1 will be described. FIG. 69 is a data flow diagram when driving the accessory 20.
本実施形態では、ホスト制御回路２１０内において、役物リクエストが生成（取得）されると、ホスト制御回路２１０は、図６９に示すように、役物２０を駆動するためのモータ２７２（ステッピングモータ）の励磁データをＩ２Ｃコントローラ２６１を介してモータコントローラ２７０内のモータドライバ２７１（駆動制御手段）に送信する。そして、モータドライバ２７１は、受信した励磁データを、接続されているモータ２７２（駆動手段）に出力する。これにより、役物２０による演出動作が開始される。なお、役物２０が複数のモータ２７２により駆動される場合や、役物２０が複数ある場合には、各モータ２７２に対応するモータドライバ２７１が設けられる。 In the present embodiment, when an accessory request is generated (acquired) in the host control circuit 210, the host control circuit 210 causes the motor 272 (stepping motor) to drive the accessory 20 as shown in FIG. ) Is transmitted to the motor driver 271 (drive control means) in the motor controller 270 via the I2C controller 261. Then, the motor driver 271 outputs the received excitation data to the connected motor 272 (drive means). Thereby, the production operation by the accessory 20 is started. When the accessory 20 is driven by a plurality of motors 272, or when there are a plurality of accessories 20, a motor driver 271 corresponding to each motor 272 is provided.
また、ホスト制御回路２１０及びモータコントローラ２７０（モータドライバ２７１）間は、Ｉ２Ｃバスで接続されているので、両者間ではＩ２Ｃ方式で信号（励磁データ）の送受信が行われる。 Further, since the host control circuit 210 and the motor controller 270 (motor driver 271) are connected by an I2C bus, signals (excitation data) are transmitted and received between them by the I2C method.
ここで、図７０を参照しながら、ホスト制御回路２１０及びモータドライバ２７１間の接続構成をより詳細に説明する。図７０は、ホスト制御回路２１０及びモータドライバ２７１間の接続構成図であり、図７０には、複数のモータドライバ２７１が設けられている例を示す。すなわち、図７０には、複数のモータ２７２により役物２０が駆動制御される場合、又は、複数の役物２０が駆動制御される場合の接続構成例を示す。 Here, the connection configuration between the host control circuit 210 and the motor driver 271 will be described in more detail with reference to FIG. FIG. 70 is a connection configuration diagram between the host control circuit 210 and the motor driver 271. FIG. 70 shows an example in which a plurality of motor drivers 271 are provided. That is, FIG. 70 shows a connection configuration example when the accessory 20 is driven and controlled by the plurality of motors 272 or when the plurality of accessories 20 is driven and controlled.
ホスト制御回路２１０及び複数のモータドライバ２７１間は、上述のように、Ｉ２Ｃバスにより接続されているので、シリアル・クロック（ＳＣＬ）の信号配線と、シリアル・データ（ＳＤＡ）の信号配線とが別配線で設けられる。そして、ホスト制御回路２１０（マスタ）のシリアル・クロック信号の出力端子（ＳＣＬ）は、各モータドライバ２７１（スレーブ）のシリアル・クロック信号の入力端子（ＳＣＬ）に接続され、ホスト制御回路２１０のシリアル・データの入出力端子（ＳＤＡ）は、各モータドライバ２７１のシリアル・データの入出力端子（ＳＤＡ）に接続される。すなわち、本実施形態では、複数のモータドライバ２７１（スレーブ）がホスト制御回路２１０（マスタ）に対して並列接続される。 Since the host control circuit 210 and the plurality of motor drivers 271 are connected by the I2C bus as described above, the serial clock (SCL) signal wiring and the serial data (SDA) signal wiring are separated. Provided with wiring. The serial clock signal output terminal (SCL) of the host control circuit 210 (master) is connected to the serial clock signal input terminal (SCL) of each motor driver 271 (slave). The data input / output terminal (SDA) is connected to the serial data input / output terminal (SDA) of each motor driver 271. That is, in the present embodiment, a plurality of motor drivers 271 (slave) are connected in parallel to the host control circuit 210 (master).
本実施形態では、ホスト制御回路２１０及び各モータドライバ２７１間において、シリアル・クロック信号の通信形態は、ホスト制御回路２１０から各モータドライバ２７１に一方的に送信する一方向通信となる。一方、シリアル・データの通信形態は、ホスト制御回路２１０及び各モータドライバ２７１間において互いにシリアル・データを入出力し合うことが可能な双方向通信となる。 In the present embodiment, the communication mode of the serial clock signal between the host control circuit 210 and each motor driver 271 is one-way communication that is unilaterally transmitted from the host control circuit 210 to each motor driver 271. On the other hand, the serial data communication form is bidirectional communication in which serial data can be input / output between the host control circuit 210 and each motor driver 271.
各モータドライバ２７１（スレーブ）は、ホスト制御回路２１０（マスタ）から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。また、各モータドライバ２７１（スレーブ）には固有のアドレスが割り当てられており、ホスト制御回路２１０（マスタ）は、シリアル・データの送信先のモータドライバ２７１のアドレスを指定してシリアル・データを送信する。 Each motor driver 271 (slave) performs serial data input / output control based on a serial clock signal input from the host control circuit 210 (master). Each motor driver 271 (slave) is assigned a unique address, and the host control circuit 210 (master) transmits the serial data by designating the address of the motor driver 271 to which the serial data is transmitted. To do.
＜主制御回路の動作説明＞
次に、図７１〜図８０を参照して、主制御回路７０のメインＣＰＵ７１により実行される各種処理の内容について説明する。
<Description of main control circuit operation>
Next, contents of various processes executed by the main CPU 71 of the main control circuit 70 will be described with reference to FIGS.
［主制御メイン処理］
まず、図７１を参照して、メインＣＰＵ７１の制御による主制御メイン処理について説明する。なお、図７１は、本実施形態における主制御メイン処理の手順を示すフローチャートである。
[Main control main processing]
First, with reference to FIG. 71, main control main processing by control of the main CPU 71 will be described. FIG. 71 is a flowchart showing a procedure of main control main processing in the present embodiment.
パチンコ遊技機１に電源が投入されると、最初に、メインＣＰＵ７１は、初期設定処理を行う（Ｓ１）。この処理では、メインＣＰＵ７１は、例えば、メインＲＡＭ７３へのアクセス許可、バックアップ復帰、作業領域の初期化等の処理を行う。次いで、メインＣＰＵ７１は、初期値乱数の更新処理を行う（Ｓ２）。この処理では、メインＣＰＵ７１は、初期乱数カウンタ値を更新する。 When the pachinko gaming machine 1 is powered on, first, the main CPU 71 performs an initial setting process (S1). In this process, the main CPU 71 performs processes such as permitting access to the main RAM 73, restoring the backup, and initializing the work area. Next, the main CPU 71 performs an initial value random number update process (S2). In this process, the main CPU 71 updates the initial random number counter value.
次いで、メインＣＰＵ７１は、特別図柄制御処理を行う（Ｓ３）。この処理では、メインＣＰＵ７１は、特別図柄ゲームの進行、特別図柄表示装置６１に表示される特別図柄（第１特別図柄及び第２特別図柄）に関する所定の制御処理を行う。なお、特別図柄制御処理の詳細については、後述の図７２を参照しながら後で説明する。 Next, the main CPU 71 performs a special symbol control process (S3). In this process, the main CPU 71 performs a predetermined control process relating to the progress of the special symbol game and the special symbols (first special symbol and second special symbol) displayed on the special symbol display device 61. Details of the special symbol control process will be described later with reference to FIG. 72 described later.
次いで、メインＣＰＵ７１は、普通図柄制御処理を行う（Ｓ４）。この処理では、メインＣＰＵ７１は、普通図柄ゲームの進行、及び、普通図柄表示装置６２に表示される普通図柄に関する所定の制御処理を行う。なお、普通図柄制御処理の詳細については、後述の図７６を参照しながら後で説明する。 Next, the main CPU 71 performs a normal symbol control process (S4). In this process, the main CPU 71 performs a predetermined control process regarding the progress of the normal symbol game and the normal symbols displayed on the normal symbol display device 62. Details of the normal symbol control process will be described later with reference to FIG. 76 described later.
次いで、メインＣＰＵ７１は、図柄表示装置の制御処理を行う（Ｓ５）。この処理では、メインＣＰＵ７１は、特別図柄制御処理（Ｓ３）及び普通図柄制御処理（Ｓ４）の実行結果に基づいて、特別図柄（第１特別図柄及び第２特別図柄）、並びに、普通図柄の可変表示の表示制御を行う。 Next, the main CPU 71 performs control processing of the symbol display device (S5). In this process, the main CPU 71 changes the special symbol (the first special symbol and the second special symbol) and the normal symbol based on the execution results of the special symbol control process (S3) and the normal symbol control process (S4). Control display.
次いで、メインＣＰＵ７１は、遊技情報データ生成処理を行う（Ｓ６）。この処理では、メインＣＰＵ７１は、払出・発射制御回路１２３、副制御回路２００、遊技店のホールコンピュータ等に送信する遊技情報データを生成し、該遊技情報データをメインＲＡＭ７３に格納する。 Next, the main CPU 71 performs a game information data generation process (S6). In this process, the main CPU 71 generates game information data to be transmitted to the payout / launch control circuit 123, the sub control circuit 200, the hall computer of the game store, etc., and stores the game information data in the main RAM 73.
次いで、メインＣＰＵ７１は、記憶・遊技状態データ生成処理を行う（Ｓ７）。この処理では、メインＣＰＵ７１は、確変フラグの値及び時短フラグの値に基づいて、副制御回路２００に送信する記憶・遊技状態データを生成し、該記憶・遊技状態データをメインＲＡＭ７３に格納する。 Next, the main CPU 71 performs storage / game state data generation processing (S7). In this process, the main CPU 71 generates storage / game state data to be transmitted to the sub-control circuit 200 based on the value of the probability change flag and the time reduction flag, and stores the storage / game state data in the main RAM 73.
そして、Ｓ７の処理後、メインＣＰＵ７１は、処理をＳ２の処理に戻し、上述したＳ２以降の処理を繰り返す。 After the process of S7, the main CPU 71 returns the process to the process of S2, and repeats the processes after S2 described above.
［特別図柄制御処理］
次に、図７２を参照して、主制御メイン処理（図７１参照）中のＳ３で行う特別図柄制御処理について説明する。図７２は、本実施形態における特別図柄制御処理の手順を示すフローチャートである。なお、図７２に示す各処理ステップの符号に並記した括弧書きの数値（「００」〜「０８」）は制御状態フラグの値を示し、この制御状態フラグは、メインＲＡＭ７３内の所定の記憶領域に格納される。メインＣＰＵ７１は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special symbol control processing]
Next, with reference to FIG. 72, the special symbol control process performed by S3 in the main control main process (refer FIG. 71) is demonstrated. FIG. 72 is a flowchart showing the procedure of the special symbol control process in the present embodiment. 72. The numerical values in parentheses (“00” to “08”) written in parallel with the reference numerals of the respective processing steps shown in FIG. 72 indicate the value of the control state flag, and this control state flag is stored in a predetermined memory in the main RAM 73. Stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.
まず、メインＣＰＵ７１は、制御状態フラグをロードする（Ｓ１１）。この処理では、メインＣＰＵ７１は、メインＲＡＭ７３に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads a control state flag (S11). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.
メインＣＰＵ７１は、Ｓ１１でロードされた制御状態フラグの値に基づいて、後述のＳ１２〜Ｓ２０の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、Ｓ１２〜Ｓ２０のいずれかの処理を実行可能にするものである。 Based on the value of the control state flag loaded in S11, the main CPU 71 determines whether or not to execute various processes in S12 to S20 described later. This control state flag indicates the game state of the special symbol game, and enables execution of any one of S12 to S20.
また、メインＣＰＵ７１は、Ｓ１２〜Ｓ２０の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理（後述の図７８参照）も実行される。 Further, the main CPU 71 executes the process of each step at a predetermined timing determined according to the waiting time set for each process of S12 to S20. In the period before the predetermined timing is reached, the other subroutine processing is executed without executing the processing of each step. Further, a system timer interrupt process (described later, see FIG. 78) is also executed at a predetermined cycle.
そして、Ｓ１１の処理が終了すると、メインＣＰＵ７１は、特別図柄記憶チェック処理を行う（Ｓ１２）。 When the process of S11 is completed, the main CPU 71 performs a special symbol memory check process (S12).
この処理では、メインＣＰＵ７１は、制御状態フラグが特別図柄記憶チェック処理を示す値（「００」）である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「０」でない場合（保留球がある場合）には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインＣＰＵ７１は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理（Ｓ１３）を示す値（「０１」）にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、Ｓ１２の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。 In this process, when the control state flag is a value (“00”) indicating the special symbol storage check process, the main CPU 71 checks the number of reserved special symbols that are variably displayed, and if the number of reserved is not “0”. When there is a holding ball, processing such as hit determination, determination of special symbol, determination of variation pattern of special symbol, and the like are performed. In this process, the main CPU 71 sets the control state flag to a value (“01”) indicating a special symbol fluctuation time management process (S13) described later, and corresponds to the fluctuation pattern determined in the current process. Set the special symbol variation time in the waiting time timer. That is, this process is set so that the special symbol variation time management process described later is executed after the variation time of the special symbol corresponding to the variation pattern determined in the process of S12 has elapsed.
一方、保留個数が「０」である場合（保留球がない場合）には、メインＣＰＵ７１は、デモ画面を表示するためのデモ表示処理を行う。なお、特別図柄記憶チェック処理の詳細については、後述の図７３を参照しながら後で説明する。 On the other hand, when the reserved number is “0” (when there is no reserved ball), the main CPU 71 performs a demonstration display process for displaying a demonstration screen. Details of the special symbol memory check process will be described later with reference to FIG. 73 described later.
次いで、メインＣＰＵ７１は、特別図柄変動時間管理処理を行う（Ｓ１３）。この処理では、メインＣＰＵ７１は、制御状態フラグが特別図柄変動時間管理処理を示す値（「０１」）であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理（Ｓ１４）を示す値（「０２」）をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、Ｓ１３の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。 Next, the main CPU 71 performs a special symbol variation time management process (S13). In this process, the main CPU 71 has a value ("01") indicating that the control state flag indicates the special symbol variation time management process, and when the variation time of the special symbol has elapsed, the special symbol display described later is displayed on the control state flag. A value ("02") indicating the time management process (S14) is set, and the waiting time after determination is set in the waiting time timer. That is, this process is set so that the special symbol display time management process described later is executed after the waiting time after determination set in the process of S13 has elapsed.
次いで、メインＣＰＵ７１は、特別図柄表示時間管理処理を行う（Ｓ１４）。この処理では、メインＣＰＵ７１は、制御状態フラグが特別図柄表示時間管理処理を示す値（「０２」）であり、Ｓ１３の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「大当り」又は「小当り」であるか否かを判断する。そして、当り判定の結果が「大当り」又は「小当り」である場合、メインＣＰＵ７１は、制御状態フラグに、後述の大当り開始インターバル管理処理（Ｓ１５）を示す値（「０３」）をセットし、大当り開始インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、Ｓ１４の処理でセットされた大当り開始インターバルに対応する時間が経過した後、後述の大当り開始インターバル管理処理が実行されるように設定される。 Next, the main CPU 71 performs a special symbol display time management process (S14). In this process, the main CPU 71 determines the result of the hit determination when the control state flag is a value indicating the special symbol display time management process (“02”) and the waiting time after determination set in the process of S13 has elapsed. Is “big hit” or “small hit”. When the result of the hit determination is “big hit” or “small hit”, the main CPU 71 sets a value (“03”) indicating a big hit start interval management process (S15) described later in the control state flag, Set the time corresponding to the jackpot start interval in the latency timer. That is, by this process, after the time corresponding to the jackpot start interval set in the process of S14 has elapsed, the jackpot start interval management process described later is set to be executed.
一方、当り判定の結果が「大当り」又は「小当り」でない場合、メインＣＰＵ７１は、制御状態フラグに、後述の特別図柄ゲーム終了処理（Ｓ２０）を示す値（「０８」）をセットする。すなわち、この場合には、後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、特別図柄表示時間管理処理の詳細については、後述の図７４を参照しながら後で説明する。 On the other hand, when the result of the hit determination is not “big hit” or “small hit”, the main CPU 71 sets a value (“08”) indicating a special symbol game end process (S20) described later in the control state flag. That is, in this case, the special symbol game end process described later is set to be executed. The details of the special symbol display time management process will be described later with reference to FIG. 74 described later.
次いで、メインＣＰＵ７１は、Ｓ１４において当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う（Ｓ１５）。この処理では、メインＣＰＵ７１は、制御状態フラグが大当り開始インターバル管理処理を示す値（「０３」）であり、Ｓ１４の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第１大入賞口５３又は第２大入賞口５４を開放させるため、メインＲＯＭ７２から読み出されたデータに基づいて、メインＲＡＭ７３に位置付けられた変数を更新する。 Next, when it is determined in S14 that the result of the hit determination is “big hit” or “small hit”, the main CPU 71 performs a big hit start interval management process (S15). In this process, the main CPU 71 sets the first value when the control state flag is a value indicating the jackpot start interval management process (“03”) and the time corresponding to the jackpot start interval set in the process of S14 has elapsed. Based on the data read from the main ROM 72, the variables located in the main RAM 73 are updated in order to open the special winning opening 53 or the second large winning opening 54.
また、この処理では、メインＣＰＵ７１は、制御状態フラグに、後述の大入賞口開放中処理（Ｓ１６）を示す値（「０４」）をセットするとともに、大入賞口の開放上限時間（例えば３０ｓｅｃ）を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。 In this process, the main CPU 71 sets a value (“04”) indicating a large winning opening opening process (S16), which will be described later, in the control state flag, and the upper opening limit time (for example, 30 sec) of the large winning opening. Is set in the big prize opening time timer. In other words, this process is set so that a process for opening a special prize opening described later is executed.
次いで、メインＣＰＵ７１は、大入賞口開放中処理を行う（Ｓ１６）。この処理では、まず、メインＣＰＵ７１は、制御状態フラグが大入賞口開放中処理を示す値（「０４」）である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した（大入賞口開放時間タイマが「０」である）という条件の一方が満たされた（所定の閉鎖条件が成立した）か否かを判断する。 Next, the main CPU 71 conducts a special winning opening opening process (S16). In this process, first, the main CPU 71 sets the condition that the big prize winning prize counter is a predetermined number or more when the control status flag is a value ("04") indicating the big prize opening releasing process, and the release. It is determined whether or not one of the conditions that the upper limit time has passed (the big winning opening opening time timer is “0”) is satisfied (a predetermined closing condition is satisfied).
Ｓ１６において、一方の条件が満たされた場合には、メインＣＰＵ７１は、所定の大入賞口（第１大入賞口又は第２大入賞口）を閉鎖させるため、メインＲＡＭ７３に位置付けられた変数を更新する。そして、メインＣＰＵ７１は、制御状態フラグに、後述の大入賞口内残留球監視処理（Ｓ１７）を示す値（「０５」）をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、Ｓ１７でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。 In S16, when one of the conditions is satisfied, the main CPU 71 updates a variable positioned in the main RAM 73 in order to close a predetermined prize winning opening (the first prize winning opening or the second prize winning opening). To do. Then, the main CPU 71 sets a value (“05”) indicating a later-described extra winning opening residual ball monitoring process (S17) in the control state flag, and sets the extra winning opening residual ball monitoring time in the waiting time timer. . That is, by this process, after the time for monitoring the residual ball in the big prize opening set in S17 has elapsed, it is set so that the residual ball monitoring process in the special prize mouth described later is executed.
また、メインＣＰＵ７１は、Ｓ１６において、大入賞口開放中処理の終了直前に、副制御回路２００にラウンド間表示コマンドを送信する。 In S16, the main CPU 71 transmits an inter-round display command to the sub-control circuit 200 immediately before the end of the big prize opening opening process.
次いで、メインＣＰＵ７１は、大入賞口内残留球監視処理を行う（Ｓ１７）。この処理では、メインＣＰＵ７１は、制御状態フラグが大入賞口内残留球監視処理を示す値（「０５」）であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である（最終ラウンドである）という条件が満たされたか否かを判断する。 Next, the main CPU 71 conducts a special winning opening residual ball monitoring process (S17). In this process, the main CPU 71 has a value ("05") indicating that the control status flag indicates the winning ball remaining ball monitoring process ("05"). It is determined whether or not the condition that the value is equal to or greater than the maximum value of the number of times of winning the big winning opening (the final round) is satisfied.
Ｓ１７において、メインＣＰＵ７１が上記条件を満たさないと判別した場合には、メインＣＰＵ７１は、大入賞口再開放待ち時間管理処理を示す値（「０６」）を制御状態フラグにセットする。また、メインＣＰＵ７１は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。 When the main CPU 71 determines in S17 that the above condition is not satisfied, the main CPU 71 sets a value (“06”) indicating the big winning opening reopening waiting time management process in the control state flag. Further, the main CPU 71 sets a time corresponding to the interval between rounds in the waiting time timer. That is, by this process, after the time corresponding to the interval between rounds has elapsed, a waiting time management process before reopening the big winning opening described later is set to be executed.
一方、Ｓ１７において、メインＣＰＵ７１が上記条件を満たしたと判別した場合には、メインＣＰＵ７１は、大当り終了インターバル処理を示す値（「０７」）を制御状態フラグにセットし、大当り終了インターバルに対応する時間（大当り終了インターバル時間）を待ち時間タイマにセットする。すなわち、この処理により、Ｓ１７でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。 On the other hand, if the main CPU 71 determines in S17 that the above condition is satisfied, the main CPU 71 sets a value (“07”) indicating the big hit end interval process in the control state flag, and the time corresponding to the big hit end interval. Set the jackpot end interval time to the waiting time timer. That is, by this process, after the time corresponding to the jackpot end interval set in S17 has elapsed, the jackpot end interval process described later is set to be executed.
次いで、Ｓ１７において、メインＣＰＵ７１が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインＣＰＵ７１は大入賞口再開放前待ち時間管理処理を行う（Ｓ１８）。この処理では、メインＣＰＵ７１は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値（「０６」）であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「１」増加するように記憶更新する。また、メインＣＰＵ７１は、大入賞口開放中処理を示す値（「０４」）を制御状態フラグにセットする。そして、メインＣＰＵ７１は、開放上限時間（例えば３０ｓｅｃ）を大入賞口開放時間タイマにセットする。すなわち、この処理により、Ｓ１８の処理後に上述した大入賞口開放中処理（Ｓ１６）が再度実行されるように設定される。 Next, in S17, when the main CPU 71 determines that the value of the big prize opening number counter is not equal to or greater than the maximum value of the big opening number, the main CPU 71 performs a waiting time management process before the big prize opening re-opening ( S18). In this process, the main CPU 71 indicates that the control status flag is a value (“06”) indicating the waiting time management process before the big winning opening reopening and the time corresponding to the interval between rounds has elapsed. The number of times counter is updated so as to increase it by “1”. Further, the main CPU 71 sets a value (“04”) indicating the process for opening the special winning opening to the control state flag. Then, the main CPU 71 sets an opening upper limit time (for example, 30 sec) in the big prize opening time timer. That is, by this process, it is set so that the above-described special prize opening opening process (S16) is executed again after the process of S18.
さらに、メインＣＰＵ７１は、Ｓ１８において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路２００に大入賞口開放中表示コマンドを送信する。 Further, in S18, the main CPU 71 transmits a large winning opening opening display command to the sub-control circuit 200 immediately before the end of the waiting time management process before the large winning opening reopening.
また、Ｓ１７において、メインＣＰＵ７１が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う（Ｓ１９）。この処理では、メインＣＰＵ７１は、制御状態フラグが大当り終了インターバル処理を示す値（「０７」）であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値（「０８」）を制御状態フラグにセットする。すなわち、この処理により、Ｓ１９の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、大当り終了インターバル処理の詳細については、後述の図７５を参照しながら後で説明する。 If the main CPU 71 determines in S17 that the value of the big winning opening opening number counter is equal to or greater than the maximum value of the large winning opening number, the big hit end interval process is performed (S19). In this process, the main CPU 71 has a value ("07") indicating that the control state flag indicates the jackpot end interval process, and a value indicating the special symbol game end process ("" when the time corresponding to the jackpot end interval has elapsed). 08 ") is set in the control state flag. That is, by this process, the special symbol game end process described later is set to be executed after the process of S19. Details of the big hit end interval process will be described later with reference to FIG. 75 described later.
そして、メインＣＰＵ７１は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインＣＰＵ７１は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。 Then, the main CPU 71 performs control to shift the gaming state to the probability variation gaming state when the big hit symbol is the probability variation symbol, and shifts the gaming state to the normal gaming state when the big hit symbol is the non-probability variation symbol. To control. When the big hit symbol is a symbol corresponding to “small hit”, the main CPU 71 determines that the gaming state after the “small hit” game is more than the gaming state controlled when “small hit” is won. Also, control is performed so as not to shift to an advantageous gaming state.
次いで、メインＣＰＵ７１は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う（Ｓ２０）。 Next, the main CPU 71 performs a special symbol game end process when the big hit gaming state or the small hit gaming state is ended, or when “losing” is won (S20).
この処理では、メインＣＰＵ７１は、制御状態フラグが特別図柄ゲーム終了処理を示す値（「０８」）である場合に、保留個数を示すデータ（始動記憶情報）を「１」減少するように記憶更新する。また、メインＣＰＵ７１は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインＣＰＵ７１は、特別図柄記憶チェック処理を示す値（「００」）を制御状態フラグにセットする。すなわち、この処理により、Ｓ２０の処理後、上述した特別図柄記憶チェック処理（Ｓ１２）が実行されるように設定される。 In this process, when the control state flag is a value indicating the special symbol game end process (“08”), the main CPU 71 stores and updates the data indicating the number of holdings (starting storage information) to be decreased by “1”. To do. Further, the main CPU 71 updates the special symbol storage area in order to perform the next special symbol variation display. Further, the main CPU 71 sets a value (“00”) indicating the special symbol storage check process in the control state flag. That is, by this process, the special symbol storage check process (S12) described above is set to be executed after the process of S20.
そして、Ｓ２０の処理後、メインＣＰＵ７１は、特別図柄制御処理を終了し、処理を主制御メイン処理（図７１参照）のＳ４に移す。 After the process of S20, the main CPU 71 ends the special symbol control process, and moves the process to S4 of the main control main process (see FIG. 71).
上述したように、本実施形態のパチンコ遊技機１では、制御状態フラグに各種値を順次セットすることにより、特別図柄ゲームを進行させる。具体的には、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「ハズレ」である場合には、メインＣＰＵ７１は、制御状態フラグを「００」、「０１」、「０２」、「０８」の順にセットする。これにより、メインＣＰＵ７１は、上述した特別図柄記憶チェック処理（Ｓ１２）、特別図柄変動時間管理処理（Ｓ１３）、特別図柄表示時間管理処理（Ｓ１４）及び特別図柄ゲーム終了処理（Ｓ２０）をこの順で所定のタイミングで実行する。 As described above, in the pachinko gaming machine 1 of this embodiment, the special symbol game is advanced by sequentially setting various values in the control state flag. Specifically, when the gaming state is neither the big hit gaming state nor the small hit gaming state and the result of the hit determination is “lost”, the main CPU 71 sets the control state flag to “00”, “01”. , “02”, “08”. Thereby, the main CPU 71 performs the above-described special symbol memory check process (S12), special symbol variation time management process (S13), special symbol display time management process (S14), and special symbol game end process (S20) in this order. Execute at a predetermined timing.
また、メインＣＰＵ７１は、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「大当り」又は「小当り」である場合には、制御状態フラグを「００」、「０１」、「０２」、「０３」の順でセットする。これにより、メインＣＰＵ７１は、上述した特別図柄記憶チェック処理（Ｓ１２）、特別図柄変動時間管理処理（Ｓ１３）、特別図柄表示時間管理処理（Ｓ１４）及び大当り開始インターバル管理処理（Ｓ１５）をこの順で所定のタイミングで実行し、大当り遊技状態又は小当り遊技状態への移行制御を実行する。 Further, the main CPU 71 sets the control status flag to “00”, “small hit” when the gaming state is neither the big hit gaming state nor the small hit gaming state and the result of the hit determination is “big hit” or “small hit”. Set in the order of “01”, “02”, “03”. Thereby, the main CPU 71 performs the above-described special symbol storage check process (S12), special symbol variation time management process (S13), special symbol display time management process (S14), and jackpot start interval management process (S15) in this order. It is executed at a predetermined timing, and the transition control to the big hit gaming state or the small hit gaming state is executed.
さらに、メインＣＰＵ７１は、大当り遊技状態又は小当り遊技状態への移行制御が実行された場合には、制御状態フラグを「０４」、「０５」、「０６」の順でセットする。これにより、メインＣＰＵ７１は、上述した大入賞口開放中処理（Ｓ１６）、大入賞口内残留球監視処理（Ｓ１７）及び大入賞口再開放前待ち時間管理処理（Ｓ１８）をこの順で所定のタイミングで実行し、大当り遊技又は小当り遊技を実行する。 Further, when the transition control to the big hit gaming state or the small hit gaming state is executed, the main CPU 71 sets the control state flags in the order of “04”, “05”, and “06”. As a result, the main CPU 71 performs the above-described process for opening the winning a prize opening (S16), the remaining ball monitoring process for the winning prize opening (S17), and the waiting time management process before reopening the winning a prize opening (S18) in this order at a predetermined timing. And execute a big hit game or a small hit game.
なお、大当り遊技中に、大当り遊技状態の終了条件が成立した場合には、メインＣＰＵ７１は、制御状態フラグを「０４」、「０５」、「０７」、「０８」の順でセットする。これにより、メインＣＰＵ７１は、上述した大入賞口開放中処理（Ｓ１６）、大入賞口内残留球監視処理（Ｓ１７）、大当り終了インターバル処理（Ｓ１９）及び特別図柄ゲーム終了処理（Ｓ２０）をこの順で所定のタイミングで実行し、大当り遊技状態を終了する。 Note that if the big hit gaming state end condition is satisfied during the big hit game, the main CPU 71 sets the control state flags in the order of “04”, “05”, “07”, and “08”. As a result, the main CPU 71 performs the above-described special winning opening opening process (S16), the special winning opening residual ball monitoring process (S17), the big hit end interval process (S19), and the special symbol game end process (S20) in this order. The game is executed at a predetermined timing to end the big hit gaming state.
上述したように、特別図柄制御処理では、ステータスに応じて処理フローを分岐させている。また、図７１に示す主制御メイン処理中のＳ４の普通図柄制御処理（後述の図７６参照）もまた、後述するように、特別図柄制御処理と同様に、ステータスに応じて処理フローを分岐させる。 As described above, in the special symbol control process, the process flow is branched according to the status. In addition, the normal symbol control process of S4 (see FIG. 76 described later) during the main control main process shown in FIG. 71 also branches the processing flow in accordance with the status, as will be described later. .
本実施形態の処理プログラムは、ステータスに応じて処理を分岐させて行う場合にコール命令で、小モジュールから親モジュールへの純粋な戻り処理が可能となるように、プログラミングされている。その結果、上記処理を実行するためにジャンプテーブルを配置する場合と比較して、本実施形態では、プログラムの容量を削減することができる。 The processing program of this embodiment is programmed so that a pure return process from a small module to a parent module is possible with a call instruction when the process is branched according to the status. As a result, the capacity of the program can be reduced in this embodiment as compared with the case where a jump table is arranged to execute the above processing.
［特別図柄記憶チェック処理］
次に、図７３を参照して、特別図柄制御処理（図７２参照）中のＳ１２で行う特別図柄記憶チェック処理について説明する。なお、図７３は、本実施形態における特別図柄記憶チェック処理の手順を示すフローチャートである。
[Special symbol memory check processing]
Next, with reference to FIG. 73, the special symbol memory check process performed in S12 during the special symbol control process (see FIG. 72) will be described. FIG. 73 is a flowchart showing the procedure of the special symbol storage check process in the present embodiment.
まず、メインＣＰＵ７１は、制御状態フラグをロードする（Ｓ３１）。この処理では、メインＣＰＵ７１は、メインＲＡＭ７３に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads a control state flag (S31). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.
次いで、メインＣＰＵ７１は、制御状態フラグが特別図柄記憶チェック処理を示す値（「００」）であるか否かを判別する（Ｓ３２）。Ｓ３２において、メインＣＰＵ７１が、制御状態フラグが「００」でないと判別した場合（Ｓ３２がＮＯ判定の場合）、メインＣＰＵ７１は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。 Next, the main CPU 71 determines whether or not the control state flag is a value (“00”) indicating the special symbol storage check process (S32). In S32, when the main CPU 71 determines that the control state flag is not “00” (when S32 is NO), the main CPU 71 ends the special symbol storage check process, and the process proceeds to the special symbol control process (FIG. 72). Return to).
一方、Ｓ３２において、メインＣＰＵ７１が、制御状態フラグが「００」であると判別した場合（Ｓ３２がＹＥＳ判定の場合）、メインＣＰＵ７１は、第２始動口入賞（第２特別図柄の可変表示）の保留個数（第２始動記憶数）が「０」であるか否かを判別する（Ｓ３３）。 On the other hand, when the main CPU 71 determines that the control state flag is “00” in S32 (when S32 is YES), the main CPU 71 receives the second start opening prize (variable display of the second special symbol). It is determined whether or not the hold number (second start memory number) is “0” (S33).
Ｓ３３において、メインＣＰＵ７１が、第２始動口入賞の保留個数が「０」でないと判別した場合（Ｓ３３がＮＯ判定の場合）、メインＣＰＵ７１は、第２始動口入賞の保留個数に対応する第２始動記憶数の値を「１」減算する（Ｓ３４）。 In S33, when the main CPU 71 determines that the second start opening winning number is not “0” (NO in S33), the main CPU 71 sets the second starting opening winning number corresponding to the second starting opening winning number. "1" is subtracted from the value of the starting memory number (S34).
本実施形態では、メインＣＰＵ７１は、メインＲＡＭ７３に設けられた第２特別図柄始動記憶領域（０）〜第２特別図柄始動記憶領域（４）にデータが記憶されているか否かを判別して、変動中又は保留中の第２特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第２特別図柄始動記憶領域（０）には、変動中の第２特別図柄の可変表示に対応する特別図柄ゲームのデータ（情報）が始動記憶として記憶される。そして、第２特別図柄始動記憶領域（１）〜第２特別図柄始動記憶領域（４）には、保留されている４回分の第２特別図柄の可変表示（保留球）に対応する特別図柄ゲームのデータ（情報）が始動記憶として記憶される。なお、各第２特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第２始動口４５の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In the present embodiment, the main CPU 71 determines whether data is stored in the second special symbol start storage area (0) to the second special symbol start storage area (4) provided in the main RAM 73, It is determined whether or not there is a start memory of the special symbol game corresponding to the variable display of the second special symbol being changed or on hold. In the second special symbol start storage area (0), data (information) of the special symbol game corresponding to the variable display of the changing second special symbol is stored as the start memory. Then, in the second special symbol start storage area (1) to the second special symbol start storage area (4), a special symbol game corresponding to the variable display (holding ball) of the second special symbol for four times held. The data (information) are stored as the start memory. The data included in the start memory stored in each second special symbol start storage area is, for example, data such as a jackpot determination random number value and a jackpot symbol random number value acquired when winning the second start port 45. .
Ｓ３４の処理後、メインＣＰＵ７１は、第２始動口入賞に基づいて特別図柄記憶転送処理を行う（Ｓ３５）。この処理では、メインＣＰＵ７１は、第２特別図柄始動記憶領域（１）〜（４）のデータを、それぞれ第２特別図柄始動記憶領域（０）〜（３）に転送（記憶）する。そして、Ｓ３５の処理後、メインＣＰＵ７１は、後述のＳ４０の処理を行う。 After the process of S34, the main CPU 71 performs a special symbol memory transfer process based on the second start opening winning (S35). In this process, the main CPU 71 transfers (stores) the data in the second special symbol start storage areas (1) to (4) to the second special symbol start storage areas (0) to (3), respectively. Then, after the process of S35, the main CPU 71 performs a process of S40 described later.
ここで、再度、Ｓ３３の処理に戻って、Ｓ３３において、メインＣＰＵ７１が、第２始動口入賞の保留個数が「０」であると判別した場合（Ｓ３３がＹＥＳ判定の場合）、メインＣＰＵ７１は、第１始動口入賞（第１特別図柄の可変表示）の保留個数（第１始動記憶数）が「０」であるか否かを判別する（Ｓ３６）。 Here, returning to the processing of S33 again, in S33, when the main CPU 71 determines that the number of the second start-up winnings held is “0” (when S33 is YES), the main CPU 71 It is determined whether or not the reserved number (first start memorized number) of the first start opening prize (variable display of the first special symbol) is “0” (S36).
Ｓ３６において、メインＣＰＵ７１が、第１始動口入賞の保留個数が「０」であると判別した場合（Ｓ３６がＹＥＳ判定の場合）、メインＣＰＵ７１は、デモ表示処理を行う（Ｓ３７）。そして、Ｓ３７の処理後、メインＣＰＵ７１は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。 In S36, when the main CPU 71 determines that the number of first start opening prizes held is “0” (S36 is YES), the main CPU 71 performs a demo display process (S37). After the process of S37, the main CPU 71 ends the special symbol storage check process and returns the process to the special symbol control process (see FIG. 72).
なお、Ｓ３７のデモ表示処理では、メインＣＰＵ７１は、メインＲＡＭ７３にデモ表示許可値をセットする。すなわち、メインＣＰＵ７１は、第１始動口入賞及び第２始動口入賞の保留個数が「０」になった状態（特別図柄ゲームの始動記憶が「０」になった状態）が所定時間（例えば、３０ｓｅｃ）維持されると、デモ表示許可値として所定値をセットする。また、Ｓ３７のデモ表示処理においてデモ表示許可値が所定値であった場合には、メインＣＰＵ７１は、デモ表示コマンドデータをメインＲＡＭ７３にセットする。そして、デモ表示コマンドデータは、主制御回路７０のメインＣＰＵ７１から副制御回路２００内のホスト制御回路２１０に送信される。副制御回路２００は、デモ表示コマンドデータを受信すると、表示装置１３の表示領域１３ａにデモ画面を表示させる。 In the demonstration display process of S37, the main CPU 71 sets a demonstration display permission value in the main RAM 73. That is, the main CPU 71 determines that the reserved number of the first start opening winnings and the second starting opening winnings is “0” (the state where the special symbol game start storing is “0”) for a predetermined time (for example, 30 sec), the predetermined value is set as the demonstration display permission value. When the demonstration display permission value is a predetermined value in the demonstration display process of S37, the main CPU 71 sets the demonstration display command data in the main RAM 73. Demo display command data is transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub-control circuit 200. When the sub control circuit 200 receives the demo display command data, the sub control circuit 200 displays a demo screen in the display area 13 a of the display device 13.
一方、Ｓ３６において、メインＣＰＵ７１が、第１始動口入賞の保留個数が「０」でないと判別した場合（Ｓ３６がＮＯ判定の場合）、メインＣＰＵ７１は、第１始動口入賞の保留個数に対応する第１始動記憶数の値を「１」減算する（Ｓ３８）。 On the other hand, when the main CPU 71 determines in S36 that the number of first start opening prizes held is not "0" (when S36 is NO), the main CPU 71 corresponds to the number of first start opening prizes held. The value of the first start memory number is subtracted by “1” (S38).
本実施形態では、メインＣＰＵ７１は、メインＲＡＭ７３に設けられた第１特別図柄始動記憶領域（０）〜第１特別図柄始動記憶領域（４）にデータが記憶されているか否かを判別して、変動中又は保留中の第１特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第１特別図柄始動記憶領域（０）には、変動中の第１特別図柄の可変表示に対応する特別図柄ゲームのデータ（情報）が始動記憶として記憶される。そして、第１特別図柄始動記憶領域（１）〜第１特別図柄始動記憶領域（４）には、保留されている４回分の第１特別図柄の可変表示（保留球）に対応する特別図柄ゲームのデータ（情報）が始動記憶として記憶される。なお、各第１特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第１始動口４４の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In the present embodiment, the main CPU 71 determines whether data is stored in the first special symbol start storage area (0) to the first special symbol start storage area (4) provided in the main RAM 73, and It is determined whether or not there is a start memory of the special symbol game corresponding to the variable display of the first special symbol being changed or on hold. In the first special symbol start storage area (0), data (information) of the special symbol game corresponding to the variable display of the first special symbol being changed is stored as the start memory. Then, in the first special symbol start storage area (1) to the first special symbol start storage area (4), a special symbol game corresponding to the variable display (holding ball) of the first special symbol for four times held. The data (information) are stored as the start memory. The data included in the start memory stored in each first special symbol start storage area is, for example, data such as a jackpot determination random number value and a jackpot symbol random number value acquired when winning the first start port 44 .
Ｓ３８の処理後、メインＣＰＵ７１は、第１始動口入賞に基づいて特別図柄記憶転送処理を行う（Ｓ３９）。この処理では、メインＣＰＵ７１は、第１特別図柄始動記憶領域（１）〜（４）のデータを、それぞれ第１特別図柄始動記憶領域（０）〜（３）に転送（記憶）する。そして、Ｓ３９の処理後、メインＣＰＵ７１は、後述のＳ４０の処理を行う。 After the process of S38, the main CPU 71 performs a special symbol memory transfer process based on the first start opening winning (S39). In this process, the main CPU 71 transfers (stores) the data in the first special symbol start storage areas (1) to (4) to the first special symbol start storage areas (0) to (3), respectively. Then, after the process of S39, the main CPU 71 performs a process of S40 described later.
次いで、Ｓ３５又はＳ３９の処理後、メインＣＰＵ７１は、時短状態変動回数カウンタの値が「０」であるか否かを判別する（Ｓ４０）。 Next, after the processing of S35 or S39, the main CPU 71 determines whether or not the value of the time-short state variation frequency counter is “0” (S40).
Ｓ４０において、メインＣＰＵ７１が、時短状態変動回数カウンタの値が「０」であると判別した場合（Ｓ４０がＹＥＳ判定の場合）、メインＣＰＵ７１は、後述のＳ４４の処理を行う。一方、Ｓ４０において、メインＣＰＵ７１が、時短状態変動回数カウンタの値が「０」でないと判別した場合（Ｓ４０がＮＯ判定の場合）、メインＣＰＵ７１は、時短状態変動回数カウンタの値を「１」減算する（Ｓ４１）。 In S40, when the main CPU 71 determines that the value of the short-time state variation number counter is “0” (when S40 is YES), the main CPU 71 performs the process of S44 described later. On the other hand, when the main CPU 71 determines in S40 that the value of the short-time state variation number counter is not “0” (when S40 is NO), the main CPU 71 decrements the value of the short-time state variation number counter by “1”. (S41).
Ｓ４１の処理後、メインＣＰＵ７１は、時短状態変動回数カウンタの値が「０」であるか否かを判別する（Ｓ４２）。 After the process of S41, the main CPU 71 determines whether or not the value of the short-time state variation number counter is “0” (S42).
Ｓ４２において、メインＣＰＵ７１が、時短状態変動回数カウンタの値が「０」でないと判別した場合（Ｓ４２がＮＯ判定の場合）、メインＣＰＵ７１は、後述のＳ４４の処理を行う。一方、Ｓ４２において、メインＣＰＵ７１が、時短状態変動回数カウンタの値が「０」であると判別した場合（Ｓ４２がＹＥＳ判定の場合）、メインＣＰＵ７１は、時短フラグに「０」をセットする（Ｓ４３）。 In S42, when the main CPU 71 determines that the value of the short-time state variation number counter is not “0” (when S42 is NO), the main CPU 71 performs the process of S44 described later. On the other hand, when the main CPU 71 determines in S42 that the value of the time-short state change number counter is “0” (when S42 is YES), the main CPU 71 sets “0” in the time-short flag (S43). ).
Ｓ４３の処理後、Ｓ４０がＹＥＳ判定の場合、又は、Ｓ４２がＮＯ判定の場合、メインＣＰＵ７１は、制御状態フラグに特別図柄変動時間管理処理を示す値（「０１」）をセットする（Ｓ４４）。また、この処理では、メインＣＰＵ７１は、副制御回路２００に、保留減算コマンド及び特別図柄演出開始コマンドを送信する。 After S43, if S40 is YES or S42 is NO, the main CPU 71 sets a value ("01") indicating the special symbol variation time management process in the control state flag (S44). In this process, the main CPU 71 transmits a hold subtraction command and a special symbol effect start command to the sub control circuit 200.
次いで、メインＣＰＵ７１は、大当り判断処理を行う（Ｓ４５）。この処理では、メインＣＰＵ７１は、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」にいずれに当選したか判断（決定）する。 Next, the main CPU 71 conducts jackpot determination processing (S45). In this process, the main CPU 71 determines (determines) which one of “big hit”, “small hit”, and “losing” is won by lottery based on the random number for big hit determination acquired at the start opening.
次いで、メインＣＰＵ７１は、前回の変動表示に用いられた記憶領域の情報（データ）をクリアする（Ｓ４６）。次いで、メインＣＰＵ７１は、決定された特別図柄の変動パターンに対応する変動時間を待ち時間タイマにセットする（Ｓ４７）。そして、Ｓ４７の処理後、メインＣＰＵ７１は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。 Next, the main CPU 71 clears the information (data) of the storage area used for the previous variation display (S46). Next, the main CPU 71 sets the variation time corresponding to the determined variation pattern of the special symbol in the waiting time timer (S47). After the process of S47, the main CPU 71 ends the special symbol storage check process and returns the process to the special symbol control process (see FIG. 72).
［特別図柄表示時間管理処理］
次に、図７４を参照して、特別図柄制御処理（図７２参照）中のＳ１４で行う特別図柄表示時間管理処理について説明する。なお、図７４は、本実施形態における特別図柄表示時間管理処理の手順を示すフローチャートである。
[Special symbol display time management process]
Next, the special symbol display time management process performed in S14 during the special symbol control process (see FIG. 72) will be described with reference to FIG. FIG. 74 is a flowchart showing the procedure of the special symbol display time management process in the present embodiment.
まず、メインＣＰＵ７１は、制御状態フラグが特別図柄表示時間管理処理を示す値（「０２」）であるか否かを判別する（Ｓ５１）。Ｓ５１において、メインＣＰＵ７１が、制御状態フラグが特別図柄表示時間管理処理を示す値（「０２」）でないと判別した場合（Ｓ５１がＮＯ判定の場合）、メインＣＰＵ７１は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。 First, the main CPU 71 determines whether or not the control state flag is a value ("02") indicating a special symbol display time management process (S51). In S51, when the main CPU 71 determines that the control state flag is not a value ("02") indicating the special symbol display time management process (when S51 is NO), the main CPU 71 performs the special symbol display time management process. End and return the process to the special symbol control process (see FIG. 72).
一方、Ｓ５１において、メインＣＰＵ７１が、制御状態フラグが特別図柄表示時間管理処理を示す値（「０２」）であると判別した場合（Ｓ５１がＹＥＳ判定の場合）、メインＣＰＵ７１は、待ち時間タイマの値（待ち時間）が「０」であるか否かを判別する（Ｓ５２）。この処理では、メインＣＰＵ７１は、待ち時間タイマにセットされた変動確定後の待ち時間（変動開始待ち時間）が消化されたか否かを判別する。 On the other hand, when the main CPU 71 determines in S51 that the control state flag is a value ("02") indicating the special symbol display time management process (when S51 is YES), the main CPU 71 It is determined whether or not the value (waiting time) is “0” (S52). In this process, the main CPU 71 determines whether or not the waiting time after change confirmation (variation start waiting time) set in the waiting time timer has been consumed.
Ｓ５２において、メインＣＰＵ７１が、待ち時間タイマの値が「０」でないと判別した場合（Ｓ５２がＮＯ判定の場合）、メインＣＰＵ７１は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。一方、Ｓ５２において、メインＣＰＵ７１が、待ち時間タイマの値が「０」であると判別した場合（Ｓ５２がＹＥＳ判定の場合）、メインＣＰＵ７１は、特別図柄ゲームが「大当り」であるか否かを判別する（Ｓ５３）。また、この処理では、メインＣＰＵ７１は、同時に、特別演出停止コマンドを副制御回路２００に送信する。 When the main CPU 71 determines in S52 that the value of the waiting time timer is not “0” (when S52 is NO), the main CPU 71 ends the special symbol display time management process, and performs the special symbol control process. Return to (see FIG. 72). On the other hand, when the main CPU 71 determines in S52 that the value of the waiting time timer is “0” (when S52 is YES), the main CPU 71 determines whether or not the special symbol game is “big hit”. A determination is made (S53). In this process, the main CPU 71 simultaneously transmits a special effect stop command to the sub control circuit 200.
Ｓ５３において、メインＣＰＵ７１が、特別図柄ゲームが「大当り」でないと判別した場合（Ｓ５３がＮＯ判定の場合）、メインＣＰＵ７１は、制御状態フラグに特別図柄ゲーム終了処理を示す値（「０８」）をセットする（Ｓ５４）。そして、Ｓ５４の処理後、メインＣＰＵ７１は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。 In S53, when the main CPU 71 determines that the special symbol game is not “big hit” (when S53 is NO), the main CPU 71 sets a value (“08”) indicating the special symbol game end process in the control state flag. Set (S54). After the process of S54, the main CPU 71 ends the special symbol display time management process and returns the process to the special symbol control process (see FIG. 72).
一方、Ｓ５３において、メインＣＰＵ７１が、特別図柄ゲームが「大当り」であると判別した場合（Ｓ５３がＹＥＳ判定の場合）、メインＣＰＵ７１は、大当りフラグをオン状態にセットする（Ｓ５５）。なお、大当りフラグは、大当り遊技を行うか否かを示すフラグである。 On the other hand, when the main CPU 71 determines in S53 that the special symbol game is “big hit” (when S53 is YES), the main CPU 71 sets the big hit flag to the on state (S55). The jackpot flag is a flag indicating whether or not to play a jackpot game.
次いで、メインＣＰＵ７１は、時短状態変動回数カウンタの値、時短フラグの値及び確変フラグの値をクリアする（Ｓ５６）。次いで、メインＣＰＵ７１は、制御状態フラグに大当り開始インターバル管理処理を示す値（「０３」）をセットする（Ｓ５７）。 Next, the main CPU 71 clears the value of the time-short state change number counter, the value of the time-short flag, and the value of the probability change flag (S56). Next, the main CPU 71 sets a value (“03”) indicating a big hit start interval management process in the control state flag (S57).
次いで、メインＣＰＵ７１は、特別図柄（第１特別図柄又は第２特別図柄）に対応する大当り開始インターバル時間（例えば、５０００ｍｓｅｃ）を待ち時間タイマにセットする（Ｓ５８）。次いで、メインＣＰＵ７１は、特別図柄に対応する大当り開始コマンド（特別図柄当り開始表示コマンド）をメインＲＡＭ７３にセットする（Ｓ５９）。また、この処理では、メインＣＰＵ７１は、同時に、特別図柄当り開始表示コマンドを副制御回路２００に送信する。 Next, the main CPU 71 sets a jackpot start interval time (for example, 5000 msec) corresponding to the special symbol (the first special symbol or the second special symbol) in the waiting time timer (S58). Next, the main CPU 71 sets a jackpot start command (special symbol start display command) corresponding to the special symbol in the main RAM 73 (S59). In this process, the main CPU 71 simultaneously transmits a special symbol start display command to the sub-control circuit 200.
次いで、メインＣＰＵ７１は、ラウンド数表示ＬＥＤパターンフラグをオン状態にセットする（Ｓ６０）。なお、ラウンド数表示ＬＥＤパターンフラグは、残りラウンド数を所定パターンで表示するか否かを示すフラグである。そして、Ｓ６０の処理後、メインＣＰＵ７１は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。 Next, the main CPU 71 sets the round number display LED pattern flag to the ON state (S60). The round number display LED pattern flag is a flag indicating whether or not to display the remaining number of rounds in a predetermined pattern. After the process of S60, the main CPU 71 ends the special symbol display time management process, and returns the process to the special symbol control process (see FIG. 72).
［大当り終了インターバル処理］
次に、図７５を参照して、特別図柄制御処理（図７２参照）中のＳ１９で行う大当り終了インターバル処理について説明する。なお、図７５は、本実施形態における大当り終了インターバル処理の手順を示すフローチャートである。
[Big hit end interval processing]
Next, with reference to FIG. 75, the big hit end interval process performed in S19 during the special symbol control process (see FIG. 72) will be described. FIG. 75 is a flowchart showing the procedure of the jackpot end interval process in the present embodiment.
まず、メインＣＰＵ７１は、制御状態フラグが大当り終了インターバル処理を示す値（「０７」）であるか否かを判別する（Ｓ７１）。 First, the main CPU 71 determines whether or not the control state flag is a value indicating a big hit end interval process (“07”) (S71).
Ｓ７１において、メインＣＰＵ７１が、制御状態フラグが大当り終了インターバル処理を示す値（「０７」）でないと判別した場合（Ｓ７１がＮＯ判定の場合）、メインＣＰＵ７１は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。一方、Ｓ７１において、メインＣＰＵ７１が、制御状態フラグが大当り終了インターバル処理を示す値（「０７」）であると判別した場合（Ｓ７１がＹＥＳ判定の場合）、メインＣＰＵ７１は、待ち時間タイマの値が「０」であるか否かを判別する（Ｓ７２）。この処理では、メインＣＰＵ７１は、待ち時間タイマにセットされた大当り終了インターバル時間が消化されたか否かを判別する。 When the main CPU 71 determines in S71 that the control state flag is not a value indicating the jackpot end interval process (“07”) (when S71 is NO), the main CPU 71 ends the jackpot end interval process and performs the process. Is returned to the special symbol control process (see FIG. 72). On the other hand, when the main CPU 71 determines in S71 that the control state flag is a value indicating the jackpot end interval process ("07") (when S71 is YES), the main CPU 71 determines that the value of the waiting time timer is It is determined whether or not it is “0” (S72). In this process, the main CPU 71 determines whether or not the jackpot end interval time set in the waiting time timer has been consumed.
Ｓ７２において、メインＣＰＵ７１が、待ち時間タイマの値が「０」でないと判別した場合（Ｓ７２がＮＯ判定の場合）、メインＣＰＵ７１は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。一方、Ｓ７２において、メインＣＰＵ７１が、待ち時間タイマの値が「０」であると判別した場合（Ｓ７２がＹＥＳ判定の場合）、メインＣＰＵ７１は、大入賞口開放回数表示ＬＥＤパターンフラグをクリアする（Ｓ７３）。 In S72, when the main CPU 71 determines that the value of the waiting time timer is not “0” (when S72 is NO), the main CPU 71 ends the big hit end interval process, and the process is a special symbol control process (FIG. 72). On the other hand, when the main CPU 71 determines in S72 that the value of the waiting time timer is “0” (when S72 is YES), the main CPU 71 clears the special winning opening opening number display LED pattern flag ( S73).
次いで、メインＣＰＵ７１は、ラウンド数振り分けフラグをクリアする（「０」にする）（Ｓ７４）。 Next, the main CPU 71 clears the round number distribution flag (sets it to “0”) (S74).
次いで、メインＣＰＵ７１は、制御状態フラグに、特別図柄ゲーム終了処理を示す値（「０８」）をセットする（Ｓ７５）。また、この処理では、メインＣＰＵ７１は、同時に、特別図柄当り終了表示コマンドを副制御回路２００に送信する。次いで、メインＣＰＵ７１は、大当りフラグをクリアする（Ｓ７６）。 Next, the main CPU 71 sets a value (“08”) indicating a special symbol game end process in the control state flag (S75). In this process, the main CPU 71 simultaneously transmits a special symbol end display command to the sub-control circuit 200. Next, the main CPU 71 clears the big hit flag (S76).
次いで、メインＣＰＵ７１は、大当り種類決定テーブル（図２０〜図２３参照）を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、確変フラグの値をセットする（Ｓ７７）。次いで、メインＣＰＵ７１は、大当り種類決定テーブル（図２０〜図２３参照）を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、時短フラグの値をセットする（Ｓ７８）。 Next, the main CPU 71 refers to the jackpot type determination table (see FIGS. 20 to 23), and sets the value of the probability variation flag based on the gaming state at the time of the jackpot winning and the type of the jackpot selection symbol command (S77). . Next, the main CPU 71 refers to the big hit type determination table (see FIGS. 20 to 23), and sets the value of the short time flag based on the gaming state at the time of the big win and the type of the big hit selection symbol command (S78). .
次いで、メインＣＰＵ７１は、時短フラグの値が「１」であるか（時短フラグがオン状態であるか）否かを判別する（Ｓ７９）。Ｓ７９において、メインＣＰＵ７１が、時短フラグの値が「１」でないと判別した場合（Ｓ７９がＮＯ判定の場合）、メインＣＰＵ７１は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。 Next, the main CPU 71 determines whether or not the value of the time reduction flag is “1” (whether or not the time reduction flag is in an on state) (S79). When the main CPU 71 determines that the value of the time reduction flag is not “1” in S79 (when S79 is NO), the main CPU 71 ends the big hit end interval process, and the process is a special symbol control process (FIG. 72). Return to).
一方、Ｓ７９において、メインＣＰＵ７１が、時短フラグの値が「１」であると判別した場合（Ｓ７９がＹＥＳ判定の場合）、メインＣＰＵ７１は、大当り種類決定テーブル（図２０〜図２３参照）を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、対応する時短回数の値を時短状態変動回数カウンタにセットする（Ｓ８０）。そして、Ｓ８０の処理後、メインＣＰＵ７１は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理（図７２参照）に戻す。 On the other hand, when the main CPU 71 determines that the value of the time reduction flag is “1” in S79 (when S79 is YES), the main CPU 71 refers to the big hit type determination table (see FIGS. 20 to 23). Then, based on the game state at the time of winning the big hit and the type of the big hit time selected symbol command, the corresponding value of the number of time reductions is set in the time reduction state variation number counter (S80). After the process of S80, the main CPU 71 ends the jackpot end interval process and returns the process to the special symbol control process (see FIG. 72).
［普通図柄制御処理］
次に、図７６を参照して、主制御メイン処理（図７１参照）中のＳ４で行う普通図柄制御処理について説明する。図７６は、本実施形態における普通図柄制御処理の手順を示すフローチャートである。
[Normal symbol control processing]
Next, with reference to FIG. 76, the normal symbol control process performed in S4 in the main control main process (see FIG. 71) will be described. FIG. 76 is a flowchart showing the procedure of the normal symbol control process in the present embodiment.
なお、図７６に示すフローチャート中の各処理ステップの符号に並記した括弧書きの数値（「００」〜「０４」）は普通図柄制御状態フラグを示し、この普通図柄制御状態フラグは、メインＲＡＭ７３内の所定の記憶領域に格納される。メインＣＰＵ７１は、普通図柄制御状態フラグの数値に対応する各処理ステップを実行することにより、普通図柄ゲームを進行させる。 Note that the numerical values in parentheses (“00” to “04”) written in parallel with the reference numerals of the respective processing steps in the flowchart shown in FIG. 76 indicate the normal symbol control state flag, and this normal symbol control state flag is the main RAM 73. Stored in a predetermined storage area. The main CPU 71 advances the normal symbol game by executing each processing step corresponding to the numerical value of the normal symbol control state flag.
まず、メインＣＰＵ７１は、普通図柄制御状態フラグをロードする（Ｓ９１）。この処理では、メインＣＰＵ７１は、メインＲＡＭ７３に記憶された普通図柄制御状態フラグを読み出す。メインＣＰＵ７１は、Ｓ９１でロードされた普通図柄制御状態フラグの値に基づいて、後述のＳ９２〜Ｓ９６の各種の処理を実行するか否かを判定する。この普通制御制御状態フラグは、普通図柄ゲームの遊技の状態を示すものであり、Ｓ９２〜Ｓ９６のいずれかの処理を実行可能にするものである。 First, the main CPU 71 loads a normal symbol control state flag (S91). In this process, the main CPU 71 reads the normal symbol control state flag stored in the main RAM 73. Based on the value of the normal symbol control state flag loaded in S91, the main CPU 71 determines whether or not to execute various processes in S92 to S96 described later. The normal control state flag indicates the game state of the normal symbol game, and enables execution of any one of S92 to S96.
また、メインＣＰＵ７１は、Ｓ９２〜Ｓ９６の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理（後述の図７８参照）も実行される。 Further, the main CPU 71 executes the process of each step at a predetermined timing determined according to the waiting time set for each process of S92 to S96. In the period before the predetermined timing is reached, the other subroutine processing is executed without executing the processing of each step. Further, a system timer interrupt process (described later, see FIG. 78) is also executed at a predetermined cycle.
そして、Ｓ９１の処理が終了すると、メインＣＰＵ７１は、普通図柄記憶チェック処理を行う（Ｓ９２）。 When the process of S91 ends, the main CPU 71 performs a normal symbol storage check process (S92).
この処理では、メインＣＰＵ７１は、普通図柄制御状態フラグが普通図柄記憶チェック処理を示す値（「００」）である場合に、普通図柄の可変表示の保留個数をチェックし、保留個数が「０」でないときには、当り判定等の処理を行う。また、メインＣＰＵ７１は、この処理において、普通図柄制御状態フラグに、後述の普通図柄変動時間監視処理（Ｓ９３）を示す値（「０１」）をセットし、今回の処理で決定された変動時間を待ち時間タイマにセットする。すなわち、この処理により、Ｓ９２の処理で決定された普通図柄の変動時間が経過した後、後述の普通図柄変動時間監視処理が実行されるように設定される。 In this process, when the normal symbol control state flag is a value (“00”) indicating the normal symbol storage check process, the main CPU 71 checks the number of holdings of the variable symbol variable display, and the number of holdings is “0”. If not, a process such as a hit determination is performed. Further, in this process, the main CPU 71 sets a value (“01”) indicating a normal symbol fluctuation time monitoring process (S93) described later in the normal symbol control state flag, and sets the fluctuation time determined in the current process. Set to the wait timer. That is, by this process, the normal symbol change time monitoring process described later is set to be executed after the normal symbol change time determined in S92 has elapsed.
次いで、メインＣＰＵ７１は、普通図柄変動時間監視処理を行う（Ｓ９３）。この処理では、メインＣＰＵ７１は、普通図柄制御状態フラグが普通図柄変動時間監視処理を示す値（「０１」）であり、普通図柄の変動時間が経過した場合に、普通図柄制御状態フラグに、後述の普通図柄表示時間監視処理（Ｓ９４）を示す値（「０２」）をセットし、確定後待ち時間（例えば０．５ｓｅｃ）を待ち時間タイマにセットする。すなわち、この処理により、Ｓ９３の処理でセットされた確定後待ち時間が経過した後、後述の普通図柄表示時間監視処理が実行されるように設定される。 Next, the main CPU 71 performs normal symbol variation time monitoring processing (S93). In this process, the main CPU 71 indicates that the normal symbol control state flag is a value (“01”) indicating the normal symbol variation time monitoring process. A value ("02") indicating the normal symbol display time monitoring process (S94) is set, and the waiting time after determination (for example, 0.5 sec) is set in the waiting time timer. That is, by this process, the normal symbol display time monitoring process to be described later is set to be executed after the waiting time after determination set in the process of S93 has elapsed.
次いで、メインＣＰＵ７１は、普通図柄表示時間監視処理を行う（Ｓ９４）。この処理では、メインＣＰＵ７１は、普通図柄制御状態フラグが普通図柄表示時間監視処理を示す値（「０２」）であり、Ｓ９３の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「当り」であるか否かを判断する。そして、当り判定の結果が「当り」である場合、メインＣＰＵ７１は、普通電動役物開放設定処理を行い、普通図柄制御状態フラグに、後述の普通電動役物開放処理（Ｓ９５）を示す値（「０３」）をセットする。すなわち、この処理により、後述の普通電動役物開放処理が実行されるように設定される。 Next, the main CPU 71 conducts normal symbol display time monitoring processing (S94). In this process, the main CPU 71 determines a hit when the normal symbol control state flag is a value ("02") indicating the normal symbol display time monitoring process and the waiting time after determination set in the process of S93 has elapsed. It is determined whether or not the result of is “hit”. If the result of the hit determination is “hit”, the main CPU 71 conducts a normal electric accessory release setting process, and the normal symbol control state flag indicates a value indicating a normal electric accessory release process (S95) described later (S95). “03”) is set. That is, this process is set so that a later-described ordinary electric accessory release process is executed.
一方、当り判定の結果が「当り」でない場合、メインＣＰＵ７１は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理（Ｓ９６）を示す値（「０４」）をセットする。すなわち、この場合には、後述の普通図柄ゲーム終了処理が実行されるように設定される。 On the other hand, if the result of the hit determination is not “win”, the main CPU 71 sets a value (“04”) indicating a normal symbol game end process (S96) described later in the normal symbol control state flag. That is, in this case, the normal symbol game end process described later is set to be executed.
次いで、メインＣＰＵ７１は、Ｓ９４において当り判定の結果が「当り」であると判定された場合、普通電動役物開放処理を行う（Ｓ９５）。この処理では、メインＣＰＵ７１は、普通図柄制御状態フラグが普通電動役物開放処理を示す値（「０３」）である場合に、普通電動役物４６の開放中において所定数の始動入賞があったという条件、及び、普通電動役物４６の開放上限時間を経過した（普通電役開放時間タイマが「０」である）という条件の一方が満たされたか否かを判断する。 Next, when the main CPU 71 determines in S94 that the result of the hit determination is “win”, the main CPU 71 performs a normal electric accessory release process (S95). In this process, the main CPU 71 has received a predetermined number of start prizes during the opening of the ordinary electric accessory 46 when the ordinary symbol control state flag is a value ("03") indicating the ordinary electric accessory release process. It is determined whether or not the condition that the upper limit time for opening the ordinary electric utility item 46 has elapsed (the ordinary electric role opening time timer is “0”) is satisfied.
Ｓ９５において、上記一方の条件が満たされた場合には、メインＣＰＵ７１は、普通電動役物４６である羽根部材を閉鎖状態にするため、メインＲＡＭ７３に位置付けられた変数を更新する。そして、メインＣＰＵ７１は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理（Ｓ９６）を示す値（「０４」）をセットする。すなわち、この処理により、後述の普通図柄ゲーム終了処理が実行されるように設定される。 In S95, when the above one condition is satisfied, the main CPU 71 updates a variable positioned in the main RAM 73 in order to close the blade member, which is the ordinary electric accessory 46. Then, the main CPU 71 sets a value (“04”) indicating a later-described normal symbol game end process (S96) in the normal symbol control state flag. That is, this process is set so that a normal symbol game end process described later is executed.
次いで、メインＣＰＵ７１は、普通図柄ゲーム終了処理を行う（Ｓ９６）。この処理では、メインＣＰＵ７１は、普通図柄制御状態フラグが普通図柄ゲーム終了処理を示す値（「０４」）である場合に、普通図柄の可変表示の保留個数を示すデータを「１」減少させるように記憶更新する。また、メインＣＰＵ７１は、次回の普通図柄の変動表示を行うために、普通図柄記憶領域の更新を行う。さらに、メインＣＰＵ７１は、普通図柄制御状態フラグに普通図柄記憶チェック処理を示す値（「００」）をセットする。すなわち、この処理により、Ｓ９６の処理後、上述した普通図柄記憶チェック処理（Ｓ９２）が実行されるように設定される。 Next, the main CPU 71 performs a normal symbol game end process (S96). In this process, when the normal symbol control state flag is a value indicating the normal symbol game end process (“04”), the main CPU 71 decreases the data indicating the number of hold of the variable symbol variable display by “1”. Update the memory. Further, the main CPU 71 updates the normal symbol storage area in order to perform the next normal symbol variation display. Further, the main CPU 71 sets a value (“00”) indicating the normal symbol storage check process in the normal symbol control state flag. That is, by this process, after the process of S96, the above-described normal symbol storage check process (S92) is set to be executed.
そして、Ｓ９６の処理後、メインＣＰＵ７１は、普通図柄制御処理を終了し、処理を主制御メイン処理（図７１参照）のＳ５に移す。 After the process of S96, the main CPU 71 ends the normal symbol control process, and moves the process to S5 of the main control main process (see FIG. 71).
［電源投入時処理］
次に、図７７を参照して、メインＣＰＵ７１により実行される電源投入時処理について説明する。図７７は、本実施形態における電源投入時処理の手順を示すフローチャートである。
[Power-on processing]
Next, with reference to FIG. 77, the power-on process executed by the main CPU 71 will be described. FIG. 77 is a flowchart showing a procedure of power-on processing in the present embodiment.
まず、メインＣＰＵ７１は、スタックポインタに所定の初期値を設定する（Ｓ１０１）。次いで、メインＣＰＵ７１は、電断検知信号がオフ状態（ＬＯＷレベル）であるか否かを判別する（Ｓ１０２）。なお、この判定処理において、電断検知信号がオフ状態である場合には、電断検知処理が実行可能な状態に無い場合に対応する。すなわち、電断検知可能な状態では、電断検知信号がオン状態となる。 First, the main CPU 71 sets a predetermined initial value in the stack pointer (S101). Next, the main CPU 71 determines whether or not the power interruption detection signal is in an off state (LOW level) (S102). In this determination process, when the power interruption detection signal is in the OFF state, this corresponds to a case where the power interruption detection process is not in an executable state. That is, in a state where power interruption can be detected, the power interruption detection signal is turned on.
Ｓ１０２において、メインＣＰＵ７１が、電断検知信号がオフ状態（ＬＯＷレベル）であると判別した場合（Ｓ１０２がＹＥＳ判定の場合）、メインＣＰＵ７１は、電断検知信号がオン状態（ＨＩＧＨレベル）になるまで、Ｓ１０２の判定処理を繰り返す。一方、Ｓ１０２において、メインＣＰＵ７１が、電断検知信号がオフ状態（ＬＯＷレベル）でないと判別した場合（Ｓ１０２がＮＯ判定の場合）、メインＣＰＵ７１は、内蔵のＲＷＭ（Read Write Memory）、すなわち、メインＲＡＭ７３へのアクセス許可処理を行う（Ｓ１０３）。また、この処理では、メインＣＰＵ７１は、例えば、メインＲＡＭ７３の作業領域の初期化処理等の各種初期設定処理を行う。 In S102, when the main CPU 71 determines that the power interruption detection signal is in the OFF state (LOW level) (when S102 is YES), the main CPU 71 sets the power interruption detection signal in the ON state (HIGH level). Until the determination process of S102 is repeated. On the other hand, when the main CPU 71 determines in S102 that the power interruption detection signal is not in the OFF state (LOW level) (when S102 is NO), the main CPU 71 determines that the built-in RWM (Read Write Memory), that is, the main Access permission processing to the RAM 73 is performed (S103). In this process, the main CPU 71 performs various initial setting processes such as an initialization process for the work area of the main RAM 73.
次いで、メインＣＰＵ７１は、副制御受信受付ウエイト処理を行う（Ｓ１０４）。この処理では、メインＣＰＵ７１は、副制御回路２００の動作状態が、例えばコマンドデータ等のデータを受付可能な状態になるまで待機する。次いで、メインＣＰＵ７１は、ＣＰＵを内蔵したデバイスの初期化処理を行う（Ｓ１０５）。 Next, the main CPU 71 performs a sub control reception acceptance wait process (S104). In this processing, the main CPU 71 waits until the operation state of the sub control circuit 200 becomes a state where data such as command data can be received. Next, the main CPU 71 performs initialization processing for a device incorporating the CPU (S105).
次いで、メインＣＰＵ７１は、バックアップクリア信号がオン状態（ＨＩＧＨレベル）であるか否かを判別する（Ｓ１０６）。具体的には、メインＣＰＵ７１は、バックアップクリアスイッチ１２１（図５参照）がオン状態であるか否かを判別する。 Next, the main CPU 71 determines whether or not the backup clear signal is in an ON state (HIGH level) (S106). Specifically, the main CPU 71 determines whether or not the backup clear switch 121 (see FIG. 5) is on.
Ｓ１０６において、メインＣＰＵ７１が、バックアップクリア信号がオン状態であると判別した場合（Ｓ１０６がＹＥＳ判定の場合）、メインＣＰＵ７１は、後述のＳ１１３の処理を行う。一方、Ｓ１０６において、メインＣＰＵ７１が、バックアップクリア信号がオン状態でないと判別した場合（Ｓ１０６がＮＯ判定の場合）、メインＣＰＵ７１は、電断検知フラグが設定されている（電断検知フラグの値が「１」である）か否かを判別する（Ｓ１０７）。 In S106, when the main CPU 71 determines that the backup clear signal is on (when S106 is YES), the main CPU 71 performs the process of S113 described later. On the other hand, when the main CPU 71 determines in S106 that the backup clear signal is not in the ON state (when S106 is NO), the main CPU 71 has the power failure detection flag set (the value of the power failure detection flag is It is determined whether it is “1” (S107).
Ｓ１０７において、メインＣＰＵ７１が、電断検知フラグが設定されていないと判別した場合（Ｓ１０７がＮＯ判定の場合）、メインＣＰＵ７１は、後述のＳ１１３の処理を行う。一方、Ｓ１０７において、メインＣＰＵ７１が、電断検知フラグが設定されていると判別した場合（Ｓ１０７がＹＥＳ判定の場合）、メインＣＰＵ７１は、作業領域の損傷チェック処理を行う（Ｓ１０８）。なお、この処理では、メインＣＰＵ７１は、チェックサム値等に基づいて、作業領域に損傷があるか否かをチェックする。 In S107, when the main CPU 71 determines that the power failure detection flag is not set (when S107 is NO), the main CPU 71 performs the process of S113 described later. On the other hand, when the main CPU 71 determines in S107 that the power interruption detection flag is set (when S107 is YES), the main CPU 71 performs damage check processing of the work area (S108). In this process, the main CPU 71 checks whether or not the work area is damaged based on the checksum value or the like.
Ｓ１０８の処理後、メインＣＰＵ７１は、Ｓ１０８の作業領域の損傷チェック処理の結果に基づいて、作業領域が正常であるか否かを判別する（Ｓ１０９）。Ｓ１０９において、メインＣＰＵ７１が、作業領域が正常でないと判別した場合（Ｓ１０９がＮＯ判定の場合）、メインＣＰＵ７１は、後述のＳ１１３の処理を行う。 After the process of S108, the main CPU 71 determines whether or not the work area is normal based on the result of the damage check process for the work area of S108 (S109). In S109, when the main CPU 71 determines that the work area is not normal (when S109 is NO), the main CPU 71 performs a process of S113 described later.
一方、Ｓ１０９において、メインＣＰＵ７１が、作業領域が正常であると判別した場合（Ｓ１０９がＹＥＳ判定の場合）、メインＣＰＵ７１は、電断復帰時に初期値のセットが必要となる作業領域の初期設定処理を行う（Ｓ１１０）。次いで、メインＣＰＵ７１は、電断復帰時の高確率遊技状態の報知設定処理を行う（Ｓ１１１）。 On the other hand, when the main CPU 71 determines that the work area is normal in S109 (when S109 is YES), the main CPU 71 performs initial setting processing of the work area that requires an initial value to be set when power is restored. (S110). Next, the main CPU 71 performs notification setting processing for a high-probability gaming state at the time of power failure recovery (S111).
Ｓ１１１の処理後、メインＣＰＵ７１は、電断復帰コマンドを副制御回路２００に送信する（Ｓ１１２）。この処理では、メインＣＰＵ７１は、上述した第１電断復帰コマンド及び第２電断復帰コマンド（図３２及び図３３参照）を副制御回路２００に送信する。そして、Ｓ１１２の処理後、メインＣＰＵ７１は、電源投入時処理を終了する。 After the process of S111, the main CPU 71 transmits a power interruption return command to the sub-control circuit 200 (S112). In this process, the main CPU 71 transmits the first power failure recovery command and the second power failure recovery command (see FIGS. 32 and 33) described above to the sub-control circuit 200. After the process of S112, the main CPU 71 ends the power-on process.
ここで、再度、Ｓ１０６、Ｓ１０７又はＳ１０９の処理に戻って、Ｓ１０６がＹＥＳ判定の場合、又は、Ｓ１０７或いはＳ１０９がＮＯ判定の場合、すなわち、パチンコ遊技機１を電断検知前の状態に復帰させることができない場合、メインＣＰＵ７１は、全ての作業領域をクリアする（Ｓ１１３）。 Here, it returns to the process of S106, S107, or S109 again, and when S106 is YES determination or when S107 or S109 is NO determination, that is, the pachinko gaming machine 1 is returned to the state before the power failure detection. If not, the main CPU 71 clears all work areas (S113).
次いで、メインＣＰＵ７１は、メインＲＡＭ７３の初期化時に初期値のセットが必要となる作業領域の初期設定処理を行う（Ｓ１１４）。次いで、メインＣＰＵ７１は、メインＲＡＭ７３の初期化コマンドを副制御回路２００に送信する（Ｓ１１５）。そして、Ｓ１１５の処理後、メインＣＰＵ７１は、電源投入時処理を終了する。 Next, the main CPU 71 performs an initial setting process of a work area that requires an initial value to be set when the main RAM 73 is initialized (S114). Next, the main CPU 71 transmits an initialization command for the main RAM 73 to the sub-control circuit 200 (S115). After the process of S115, the main CPU 71 ends the power-on process.
［システムタイマ割込処理］
本実施形態のパチンコ遊技機１では、メインＣＰＵ７１は、メイン処理の実行中であっても、所定周期でメイン処理を中断し、システムタイマ割込処理を実行する。具体的には、メインＣＰＵ７１は、クロック発生回路７４から所定周期（例えば２ｍｓｅｃ）で発生されるクロックパルスに応じて、システムタイマ割込処理を実行する。ここで、図７８を参照して、メインＣＰＵ７１により実行されるシステムタイマ割込処理について説明する。なお、図７８は、本実施形態におけるシステムタイマ割込処理の手順を示すフローチャートである。
[System timer interrupt processing]
In the pachinko gaming machine 1 of the present embodiment, the main CPU 71 interrupts the main process at a predetermined period and executes the system timer interrupt process even during execution of the main process. Specifically, the main CPU 71 executes a system timer interrupt process according to clock pulses generated from the clock generation circuit 74 at a predetermined cycle (for example, 2 msec). Now, with reference to FIG. 78, a system timer interrupt process executed by the main CPU 71 will be described. FIG. 78 is a flowchart showing the procedure of the system timer interrupt process in this embodiment.
まず、メインＣＰＵ７１は、各レジスタのデータ（情報）を退避させる（Ｓ１２１）。次いで、メインＣＰＵ７１は、乱数更新処理を行う（Ｓ１２２）。この処理では、メインＣＰＵ７１は、大当り判定用カウンタ、図柄決定用カウンタ、当り判定用カウンタ、転落判定用カウンタ、変動パターン決定用カウンタ、演出パターン決定用カウンタなどから抽出される各種乱数値を更新する。なお、大当り判定用カウンタ及び図柄決定用カウンタは、カウンタ値の更新タイミングが不定であると、公正さに欠ける。そのため、大当り判定用カウンタ及び図柄決定用カウンタは、公正さを担保するために２ｍｓｅｃ周期で決まったタイミングで更新を行う。 First, the main CPU 71 saves the data (information) of each register (S121). Next, the main CPU 71 performs random number update processing (S122). In this process, the main CPU 71 updates various random numbers extracted from a big hit determination counter, a symbol determination counter, a hit determination counter, a fall determination counter, a variation pattern determination counter, an effect pattern determination counter, and the like. . Note that the jackpot determination counter and the symbol determination counter lack fairness if the update timing of the counter value is indefinite. Therefore, the jackpot determination counter and the symbol determination counter are updated at a timing determined at a cycle of 2 msec in order to ensure fairness.
次いで、メインＣＰＵ７１は、スイッチ入力検出処理を行う（Ｓ１２３）。この処理では、メインＣＰＵ７１は、各種始動口、各種入賞口及び球通過検出器４３への入賞又は通過を検出する。なお、スイッチ入力検出処理の詳細については、後述の図７９を参照しながら後で説明する。 Next, the main CPU 71 performs switch input detection processing (S123). In this processing, the main CPU 71 detects winning or passing to various start ports, various winning ports, and the ball passage detector 43. Details of the switch input detection process will be described later with reference to FIG. 79 described later.
次いで、メインＣＰＵ７１は、タイマ更新処理を行う（Ｓ１２４）。具体的には、メインＣＰＵ７１は、主制御回路７０と副制御回路２００との同期をとるための待ち時間タイマ、大入賞口の開放時間を計測するための大入賞口開放時間タイマ等の各種タイマの更新処理を行う。 Next, the main CPU 71 performs a timer update process (S124). Specifically, the main CPU 71 has various timers such as a waiting time timer for synchronizing the main control circuit 70 and the sub control circuit 200, and a big winning opening opening time timer for measuring the opening time of the big winning opening. Update processing is performed.
次いで、メインＣＰＵ７１は、コマンド出力処理を行う（Ｓ１２５）。この処理では、メインＣＰＵ７１は、副制御回路２００のホスト制御回路２１０に、例えば、入賞コマンド、変動コマンド等の各種コマンド（図２９〜図３４参照）を出力する。 Next, the main CPU 71 performs command output processing (S125). In this process, the main CPU 71 outputs various commands (see FIGS. 29 to 34) such as a winning command and a variation command to the host control circuit 210 of the sub control circuit 200.
次いで、メインＣＰＵ７１は、遊技情報出力処理を行う（Ｓ１２６）。この処理では、メインＣＰＵ７１は、主制御回路７０、副制御回路２００、払出・発射制御回路１２３等で処理される遊技に係る各種情報を、遊技店のホールコンピュータに出力する。 Next, the main CPU 71 performs a game information output process (S126). In this process, the main CPU 71 outputs various information related to the game processed by the main control circuit 70, the sub-control circuit 200, the payout / launch control circuit 123, etc., to the hall computer of the game store.
次いで、メインＣＰＵ７１は、Ｓ１２１で退避させた各レジスタのデータを復帰させる（Ｓ１２７）。そして、Ｓ１２７の処理後、メインＣＰＵ７１は、システムタイマ割込処理を終了する。 Next, the main CPU 71 restores the data in each register saved in S121 (S127). After the process of S127, the main CPU 71 ends the system timer interrupt process.
［スイッチ入力検出処理］
次に、図７９を参照して、システムタイマ割込処理（図７８参照）中のＳ１２３で行うスイッチ入力検出処理について説明する。なお、図７９は、本実施形態におけるスイッチ入力検出処理の手順を示すフローチャートである。
[Switch input detection processing]
Next, with reference to FIG. 79, the switch input detection process performed in S123 during the system timer interrupt process (see FIG. 78) will be described. FIG. 79 is a flowchart showing the procedure of the switch input detection process in this embodiment.
まず、メインＣＰＵ７１は、始動口入賞検出処理を行う（Ｓ１３１）。この処理では、メインＣＰＵ７１は、第１始動口４４又は第２始動口４５に遊技球が入球（通過）したか否かを判別する。すなわち、メインＣＰＵ７１は、第１始動口入賞球センサ４４ａ又は第２始動口入賞球センサ４５ａにより遊技球の入賞が検出されたか否かを検出する。なお、始動口入賞検出処理の詳細については、後述の図８０を参照しながら後で説明する。 First, the main CPU 71 performs a start opening winning detection process (S131). In this process, the main CPU 71 determines whether or not a game ball has entered (passed through) the first start port 44 or the second start port 45. That is, the main CPU 71 detects whether or not a game ball winning is detected by the first starting opening winning ball sensor 44a or the second starting opening winning ball sensor 45a. The details of the start opening winning detection process will be described later with reference to FIG.
次いで、メインＣＰＵ７１は、一般入賞口通過検出処理を行う（Ｓ１３２）。この処理では、メインＣＰＵ７１は、一般入賞口５１又は５２に遊技球が入球したか否かを判別する。すなわち、メインＣＰＵ７１は、一般入賞球センサ５１ａ又は５２ａにより遊技球の入賞が検出されたか否かを検出する。そして、一般入賞口５１又は５２への遊技球の入賞が検出された場合には、メインＣＰＵ７１は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 conducts a general winning opening detection process (S132). In this process, the main CPU 71 determines whether or not a game ball has entered the general winning opening 51 or 52. That is, the main CPU 71 detects whether or not a game ball winning is detected by the general winning ball sensor 51a or 52a. When the winning of a game ball in the general winning opening 51 or 52 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.
次いで、メインＣＰＵ７１は、大入賞口通過検出処理を行う（Ｓ１３３）。この処理では、メインＣＰＵ７１は、第１大入賞口５３又は第２大入賞口５４に遊技球が入球したか否かを判別する。すなわち、メインＣＰＵ７１は、第１大入賞口ソレノイド５３ｂ又は第２大入賞口ソレノイド５４ｂにより遊技球の入賞が検出されたか否かを検出する。そして、第１大入賞口５３又は第２大入賞口５４への遊技球の入賞が検出された場合には、メインＣＰＵ７１は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 performs a special winning opening passing detection process (S133). In this process, the main CPU 71 determines whether or not a game ball has entered the first big prize opening 53 or the second big prize opening 54. That is, the main CPU 71 detects whether or not a winning of a game ball has been detected by the first big prize opening solenoid 53b or the second big prize opening solenoid 54b. When the winning of the game ball to the first grand prize opening 53 or the second big prize opening 54 is detected, the main CPU 71 performs predetermined various processes corresponding to the prize.
次いで、メインＣＰＵ７１は、ゲート通過検出処理を行う（Ｓ１３４）。この処理では、メインＣＰＵ７１は、遊技球が球通過検出器４３を通過したか否かを判別する。すなわち、メインＣＰＵ７１は、通過球センサ４３ａにより遊技球の通過が検出されたか否かを検出する。次いで、遊技球が球通過検出器４３を通過したことが検出された場合には、メインＣＰＵ７１は、該通過に対応する所定の各種処理を行う。そして、Ｓ１３４の処理後、メインＣＰＵ７１は、スイッチ入力検出処理を終了し、処理をシステムタイマ割込処理（図７８参照）のＳ１２４に移す。 Next, the main CPU 71 performs a gate passage detection process (S134). In this process, the main CPU 71 determines whether or not the game ball has passed the ball passage detector 43. That is, the main CPU 71 detects whether or not the passing of the game ball is detected by the passing ball sensor 43a. Next, when it is detected that the game ball has passed through the ball passage detector 43, the main CPU 71 performs various predetermined processes corresponding to the passage. After the process of S134, the main CPU 71 ends the switch input detection process, and moves the process to S124 of the system timer interrupt process (see FIG. 78).
［始動口入賞検出処理］
次に、図８０を参照して、スイッチ入力検出処理（図７９参照）中のＳ１３１で行う始動口入賞検出処理について説明する。なお、図７９は、本実施形態における始動口入賞検出処理の手順を示すフローチャートである。
[Start-up winning detection processing]
Next, with reference to FIG. 80, the start opening winning detection process performed in S131 during the switch input detection process (see FIG. 79) will be described. FIG. 79 is a flowchart showing the procedure of the start opening winning detection process in the present embodiment.
まず、メインＣＰＵ７１は、第１始動口入賞球センサ４４ａの出力信号に基づいて、第１始動口４４への遊技球の入賞が検出されたか否かを判別する（Ｓ１４１）。 First, the main CPU 71 determines whether or not a winning of a game ball to the first starting port 44 is detected based on the output signal of the first starting port winning ball sensor 44a (S141).
Ｓ１４１において、メインＣＰＵ７１が、第１始動口４４への遊技球の入賞が検出されていないと判別した場合（Ｓ１４１がＮＯ判定の場合）、メインＣＰＵ７１は、後述のＳ１４９の処理を行う。一方、Ｓ１４１において、メインＣＰＵ７１が、第１始動口４４への遊技球の入賞が検出されたと判別した場合（Ｓ１４１がＹＥＳ判定の場合）、メインＣＰＵ７１は、第１始動口入賞に対応する払出情報をメインＲＡＭ７３にセットする（Ｓ１４２）。本実施形態では、遊技球が第１始動口４４に入賞すると所定数の遊技球が払い出される。それゆえ、Ｓ１４２の処理では、所定数の遊技球の払出情報がセットされる。 In S141, when the main CPU 71 determines that the winning of the game ball to the first start port 44 is not detected (when S141 is NO), the main CPU 71 performs the process of S149 described later. On the other hand, when the main CPU 71 determines in S141 that the winning of the game ball to the first starting port 44 has been detected (when S141 is YES), the main CPU 71 pays out information corresponding to the first starting port winning. Is set in the main RAM 73 (S142). In the present embodiment, when a game ball wins the first start opening 44, a predetermined number of game balls are paid out. Therefore, in the process of S142, payout information for a predetermined number of game balls is set.
Ｓ１４２の処理後、メインＣＰＵ７１は、第１始動口入賞（第１特別図柄の可変表示）の保留個数（保留球の個数）が「４」未満であるか否かを判別する（Ｓ１４３）。 After the processing of S142, the main CPU 71 determines whether or not the reserved number (the number of reserved balls) of the first start opening winning (variable display of the first special symbol) is less than “4” (S143).
Ｓ１４３において、メインＣＰＵ７１が、第１始動口入賞の保留個数が「４」未満でないと判別した場合（Ｓ１４３がＮＯ判定の場合）、メインＣＰＵ７１は、後述のＳ１４９の処理を行う。一方、Ｓ１４３において、メインＣＰＵ７１が、第１始動口入賞の保留個数が「４」未満であると判別した場合（Ｓ１４３がＹＥＳ判定の場合）、メインＣＰＵ７１は、第１始動口入賞の保留個数を「１」加算する処理を行う（Ｓ１４４）。 In S143, when the main CPU 71 determines that the number of first start opening prizes held is not less than “4” (when S143 is NO), the main CPU 71 performs a process of S149 described later. On the other hand, when the main CPU 71 determines in S143 that the number of first start opening prizes to be held is less than “4” (when S143 is YES), the main CPU 71 sets the number of first start opening prizes to be held. A process of adding “1” is performed (S144).
Ｓ１４４の処理後、メインＣＰＵ７１は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインＲＡＭ７３の所定領域に格納する（Ｓ１４５）。具体的には、メインＣＰＵ７１は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 After the processing of S144, the main CPU 71 acquires various random values used for the lottery, and stores the acquired various random values in a predetermined area of the main RAM 73 (S145). Specifically, the main CPU 71 acquires various random values such as a jackpot determination random number value, a design random number value, a fall determination random number value, and the like.
次いで、メインＣＰＵ７１は、第１特別停止図柄判定処理を行う（Ｓ１４６）。この処理では、メインＣＰＵ７１は、大当り乱数判定テーブル（第１始動口）（図１６参照）及び図柄判定テーブル（第１始動口）（図１８参照）を参照し、Ｓ１４５で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、「大当り」の場合には、表示装置１３の表示画面に表示される予定の大当り図柄（演出用識別図柄）の選択（判定）を行う。 Next, the main CPU 71 performs a first special stop symbol determination process (S146). In this process, the main CPU 71 refers to the jackpot random number determination table (first start port) (see FIG. 16) and the symbol determination table (first start port) (see FIG. 18), and acquires the jackpot determination disorder acquired in S145. Based on the numerical value and the design random number value, it is determined whether or not it is a “hit”, and in the case of “hit”, the jackpot design (determination identification design) to be displayed on the display screen of the display device 13 is determined. Make a selection (judgment).
次いで、メインＣＰＵ７１は、転落の有無の判断処理を行う（Ｓ１４７）。この処理では、メインＣＰＵ７１は、Ｓ１４５で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインＣＰＵ７１は、転落抽選情報（「０」：転落無し、又は、「１」：転落有り）を取得する。 Next, the main CPU 71 performs a process for determining whether or not there is a fall (S147). In this process, the main CPU 71 performs a falling lottery based on the falling determination random value acquired in S145, and determines whether or not a falling has occurred. As a result, the main CPU 71 acquires the falling lottery information (“0”: no fall or “1”: with fall).
次いで、メインＣＰＵ７１は、第１始動口入賞時の保留加算コマンドデータをメインＲＡＭ７３にセットする（Ｓ１４８）。 Next, the main CPU 71 sets the pending addition command data at the time of winning the first start opening in the main RAM 73 (S148).
この処理では、メインＣＰＵ７１は、大当り乱数判定テーブル（第１始動口）（図１６参照）、図柄判定テーブル（第１始動口）（図１８参照）、大当り種類決定テーブル（図２０〜図２３参照）及び入賞時演出情報決定テーブル（図２４参照）を参照して得られる、遊技状態（「通常」、「確変」、「時短」）、当選種別（「大当り」、「小当り」、「ハズレ」）、始動記憶数（第１特別図柄の保留個数）、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報（送信内容）を決定する。 In this process, the main CPU 71 determines the jackpot random number determination table (first start port) (see FIG. 16), the symbol determination table (first start port) (see FIG. 18), and the jackpot type determination table (see FIGS. 20 to 23). ) And the winning presentation information determination table (see FIG. 24), the gaming state (“normal”, “probability”, “short time”), winning type (“big hit”, “small hit”, “losing” )), Starting addition number command based on information such as number of starting memories (first special symbol hold number), symbol designation command, jackpot selection symbol command, winning prize presentation information, jackpot determination result information, falling lottery information, etc. The information (transmission contents) to be included in is determined.
なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル（第１始動口）（図１６参照）を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル（第１始動口）（図１８参照）を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル（図２４参照）を参照することにより取得される。また、大当り判定の結果情報は、Ｓ１４６の処理で取得され、転落抽選情報は、Ｓ１４７の処理で取得される。 At this time, the gaming state is acquired by referring to the value of the probability variation flag and the time-shortage flag, and the winning type is acquired by referring to the jackpot random number determination table (first start port) (see FIG. 16), The symbol designation command and the big hit selection symbol command are acquired by referring to the symbol determination table (first start port) (see FIG. 18), and the winning effect information is the winning effect information determination table (see FIG. 24). Is obtained by referring to. Further, the result information of the jackpot determination is acquired in the process of S146, and the falling lottery information is acquired in the process of S147.
また、本実施形態では、Ｓ１４８の処理において、第１始動口入賞時の保留加算コマンドがメインＣＰＵ７１から副制御回路２００（ホスト制御回路２１０）に送信される。そして、この第１始動口入賞時の保留加算コマンドに基づいて、副制御回路２００は、保留演出及び先読み演出の演出パターンを選択する。 In the present embodiment, in the process of S148, a hold addition command at the time of winning the first start opening is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). Then, based on the hold addition command at the time of winning the first start opening, the sub-control circuit 200 selects the effect pattern of the hold effect and the prefetch effect.
Ｓ１４８の処理後、又は、Ｓ１４１或いはＳ１４３がＮＯ判定の場合、メインＣＰＵ７１は、第２始動口入賞球センサ４５ａの出力信号に基づいて、第２始動口４５への遊技球の入賞が検出されたか否かを判別する（Ｓ１４９）。 After the processing of S148, or when S141 or S143 is NO, the main CPU 71 detects a winning of a game ball to the second starting port 45 based on the output signal of the second starting port winning ball sensor 45a. It is determined whether or not (S149).
Ｓ１４９において、メインＣＰＵ７１が、第２始動口４５への遊技球の入賞が検出されていないと判別した場合（Ｓ１４９がＮＯ判定の場合）、メインＣＰＵ７１は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理（図７９参照）のＳ１３２に移す。一方、Ｓ１４９において、メインＣＰＵ７１が、第２始動口４５への遊技球の入賞が検出されたと判別した場合（Ｓ１４９がＹＥＳ判定の場合）、メインＣＰＵ７１は、第２始動口入賞に対応する払出情報をメインＲＡＭ７３にセットする（Ｓ１５０）。本実施形態では遊技球が第２始動口４５に入賞すると、所定数の遊技球が払い出される。それゆえ、Ｓ１５０の処理では、所定数の遊技球の払出情報がセットされる。 In S149, when the main CPU 71 determines that the winning of the game ball to the second starting port 45 is not detected (when S149 is NO), the main CPU 71 ends the starting port winning detection process and performs the process. Is shifted to S132 of the switch input detection process (see FIG. 79). On the other hand, when the main CPU 71 determines in S149 that the winning of the game ball to the second starting port 45 is detected (when S149 is YES), the main CPU 71 pays out information corresponding to the second starting port winning. Is set in the main RAM 73 (S150). In the present embodiment, when a game ball wins the second start opening 45, a predetermined number of game balls are paid out. Therefore, in the process of S150, payout information for a predetermined number of game balls is set.
Ｓ１５０の処理後、メインＣＰＵ７１は、第２始動口入賞（第２特別図柄の可変表示）の保留個数（保留球の個数）が「４」未満であるか否かを判別する（Ｓ１５１）。 After the processing of S150, the main CPU 71 determines whether or not the reserved number (the number of reserved balls) of the second start opening winning (variable display of the second special symbol) is less than “4” (S151).
Ｓ１５１において、メインＣＰＵ７１が、第２始動口入賞の保留個数が「４」未満でないと判別した場合（Ｓ１５１がＮＯ判定の場合）、メインＣＰＵ７１は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理（図７９参照）のＳ１３２に移す。一方、Ｓ１５１において、メインＣＰＵ７１が、第２始動口入賞の保留個数が「４」未満であると判別した場合（Ｓ１５１がＹＥＳ判定の場合）、メインＣＰＵ７１は、第２始動口入賞の保留個数を「１」加算する処理を行う（Ｓ１５２）。Ｓ１５２の処理後、メインＣＰＵ７１は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインＲＡＭ７３の所定領域に格納する（Ｓ１５３）。具体的には、メインＣＰＵ７１は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 In S151, when the main CPU 71 determines that the number of second start opening prizes held is not less than “4” (when S151 is NO), the main CPU 71 ends the start opening prize detection process and switches the process. The process proceeds to S132 in the input detection process (see FIG. 79). On the other hand, if the main CPU 71 determines in S151 that the number of second start opening prizes to be held is less than “4” (S151 is YES), the main CPU 71 sets the number of second start opening prizes to be held. A process of adding “1” is performed (S152). After the processing of S152, the main CPU 71 acquires various random values used for the lottery and stores the acquired various random values in a predetermined area of the main RAM 73 (S153). Specifically, the main CPU 71 acquires various random values such as a jackpot determination random number value, a design random number value, a fall determination random number value, and the like.
次いで、メインＣＰＵ７１は、第２特別停止図柄判定処理を行う（Ｓ１５４）。この処理では、メインＣＰＵ７１は、大当り乱数判定テーブル（第２始動口）（図１７参照）及び図柄判定テーブル（第２始動口）（図１９参照）を参照し、Ｓ１５３で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、大当りの場合には、表示装置１３の表示画面に表示される予定の大当り図柄（演出用識別図柄）の選択（判定）を行う。 Next, the main CPU 71 performs a second special stop symbol determination process (S154). In this process, the main CPU 71 refers to the jackpot random number determination table (second start port) (see FIG. 17) and the symbol determination table (second start port) (see FIG. 19), and acquires the jackpot determination disorder acquired in S153. Based on the numerical value and the design random number value, it is determined whether or not it is a “hit”, and in the case of a big win, selection of a jackpot symbol (effect identification symbol) to be displayed on the display screen of the display device 13 ( Judgment).
次いで、メインＣＰＵ７１は、転落の有無の判断処理を行う（Ｓ１５５）。この処理では、メインＣＰＵ７１は、Ｓ１５３で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインＣＰＵ７１は、転落抽選情報（「０」：転落無し、又は、「１」：転落有り）を取得する。 Next, the main CPU 71 performs a process for determining whether or not there is a fall (S155). In this process, the main CPU 71 performs a falling lottery based on the falling determination random value acquired in S153, and determines whether or not a falling has occurred. As a result, the main CPU 71 acquires the falling lottery information (“0”: no fall or “1”: with fall).
次いで、メインＣＰＵ７１は、第２始動口入賞時の保留加算コマンドデータをメインＲＡＭ７３にセットする（Ｓ１５６）。 Next, the main CPU 71 sets the pending addition command data at the time of the second start opening winning in the main RAM 73 (S156).
この処理では、メインＣＰＵ７１は、大当り乱数判定テーブル（第２始動口）（図１７参照）、図柄判定テーブル（第２始動口）（図１９参照）、大当り種類決定テーブル（図２０〜図２３参照）及び入賞時演出情報決定テーブル（図２４参照）を参照して得られる、遊技状態（「通常」、「確変」、「時短」）、当選種別（「大当り」、「ハズレ」）、始動記憶数（第２特別図柄の保留個数）、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報（送信内容）を決定する。 In this process, the main CPU 71 determines the jackpot random number determination table (second start port) (see FIG. 17), the symbol determination table (second start port) (see FIG. 19), and the jackpot type determination table (see FIGS. 20 to 23). ) And winning presentation information determination table (see FIG. 24), gaming state (“normal”, “probability”, “short time”), winning type (“big hit”, “losing”), start memory Information to be included in the hold addition command based on information such as the number (the number of hold of the second special symbol), the symbol designation command, the jackpot selection symbol command, the winning effect information, the jackpot determination result information, the falling lottery information, etc. Determine what to send.
なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル（第２始動口）（図１７参照）を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル（第２始動口）（図１９参照）を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル（図２４参照）を参照することにより取得される。また、大当り判定の結果情報は、Ｓ１５４の処理で取得され、転落抽選情報は、Ｓ１５５の処理で取得される。 At this time, the gaming state is acquired by referring to the values of the probability variation flag and the hourly flag, and the winning type is acquired by referring to the jackpot random number determination table (second starting port) (see FIG. 17). The symbol designation command and the big hit selection symbol command are acquired by referring to the symbol determination table (second start port) (see FIG. 19), and the winning effect information is the winning effect information determination table (see FIG. 24). Is obtained by referring to. Moreover, the result information of the jackpot determination is acquired in the process of S154, and the falling lottery information is acquired in the process of S155.
また、本実施形態では、Ｓ１５６の処理において、第２始動口入賞時の保留加算コマンドがメインＣＰＵ７１から副制御回路２００（ホスト制御回路２１０）に送信される。副制御回路２００は、この第２始動口入賞時の保留加算コマンドに基づいて、保留演出及び先読み演出の演出パターンを選択する。そして、Ｓ１５６の処理後、メインＣＰＵ７１は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理（図７９参照）のＳ１３２に移す。 Further, in the present embodiment, in the process of S156, the hold addition command at the time of the second start opening winning is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). The sub-control circuit 200 selects an effect pattern of the hold effect and the pre-read effect based on the hold addition command at the time of winning the second start opening. Then, after the process of S156, the main CPU 71 ends the start opening prize detection process, and moves the process to S132 of the switch input detection process (see FIG. 79).
＜副制御回路の動作説明＞
次に、図８１〜図１１２を参照して、副制御回路２００のサブ基板２０２内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路２００は、主制御回路７０から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Description of operation of sub-control circuit>
Next, the contents of various processes executed by the various control circuits in the sub board 202 of the sub control circuit 200 will be described with reference to FIGS. The sub control circuit 200 receives various commands transmitted from the main control circuit 70 and performs various processes based on the various commands.
［副制御メイン処理］
最初に、図８１を参照して、ホスト制御回路２１０により実行される副制御メイン処理について説明する。図８１は、本実施形態における副制御メイン処理の手順を示すフローチャートである。なお、副制御メイン処理は、電源が投入されたときに開始される処理である。
[Sub control main process]
First, the sub control main process executed by the host control circuit 210 will be described with reference to FIG. FIG. 81 is a flowchart showing the procedure of the sub control main process in the present embodiment. The sub-control main process is a process started when the power is turned on.
まず、ホスト制御回路２１０は、初期化処理を行う（Ｓ２０１）。この処理では、ホスト制御回路２１０は、例えば、ハードウェアの初期化、デバイスの初期化、アプリケーション（各種処理）の初期化、バックアップデータの復帰初期化等の各種初期設定処理を行う。なお、初期化処理の詳細については、後述の図８２及び図８３を参照しながら後で説明する。 First, the host control circuit 210 performs an initialization process (S201). In this process, the host control circuit 210 performs various initial setting processes such as hardware initialization, device initialization, application (various processing) initialization, backup data restoration initialization, and the like. Details of the initialization process will be described later with reference to FIGS. 82 and 83 to be described later.
次いで、ホスト制御回路２１０は、ウォッチドッグタイマのカウンタをクリアする（Ｓ２０２）。なお、起動時には、ウォッチドッグタイマのリセット時間（例えば２００ｍｓｅｃ）が設定され、その後、サービスパルスの書込みが行われなかった場合（タイムアウト時）には、電断処理が開始される。また、ウォッチドッグタイマカウンタをクリアするタイミングは、副制御メイン処理内のメインループ処理（Ｓ２０２〜Ｓ２１２の処理）の開始時、デバイス初期化処理の開始時、アプリケーション初期化処理の開始時及び電断処理の開始時である。 Next, the host control circuit 210 clears the counter of the watchdog timer (S202). At the time of activation, a reset time (for example, 200 msec) of the watchdog timer is set. After that, when the service pulse is not written (timeout), the power interruption process is started. In addition, the timing for clearing the watchdog timer counter is determined at the start of the main loop process (the processes of S202 to S212) in the sub-control main process, the device initialization process, the application initialization process, and the power interruption. At the start of processing.
次いで、ホスト制御回路２１０は、操作手段入力処理を行う（Ｓ２０３）。この処理では、ホスト制御回路２１０は、遊技者により例えばボタンやジョグダイアルなどの操作手段に対して操作が行われたか否かの判定処理、及び、操作内容の情報取得処理を行う。なお、操作手段入力処理の詳細については、後述の図８７〜図８９を参照しながら後で説明する。 Next, the host control circuit 210 performs an operation unit input process (S203). In this process, the host control circuit 210 performs a process for determining whether or not an operation has been performed on an operation means such as a button or a jog dial by the player, and an operation content information acquisition process. Details of the operation means input process will be described later with reference to FIGS. 87 to 89 described later.
次いで、ホスト制御回路２１０は、メイン・サブ間コマンド制御処理を行う（Ｓ２０４）。この処理では、ホスト制御回路２１０は、メインＣＰＵ７１からコマンドデータを受信した際のコマンドデータの読み込み処理（コマンド受信処理）及びサブワークＲＡＭ２１０ａへのコマンドデータの格納処理（受信データ記憶処理）を行う。なお、メイン・サブ間コマンド制御処理の詳細については、後述の図９０及び図９１を参照しながら後で説明する。 Next, the host control circuit 210 performs a main / sub-command control process (S204). In this processing, the host control circuit 210 performs command data reading processing (command reception processing) when command data is received from the main CPU 71 and command data storage processing (reception data storage processing) in the sub work RAM 210a. Details of the main / sub command control process will be described later with reference to FIGS. 90 and 91 to be described later.
次いで、ホスト制御回路２１０は、コマンド解析処理を行う（Ｓ２０５）。この処理では、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたコマンドの内容を解析し、コマンドに含まれる各種情報を取得する。なお、コマンド解析処理の詳細については、後述の図９２を参照しながら後で説明する。 Next, the host control circuit 210 performs command analysis processing (S205). In this process, the host control circuit 210 analyzes the contents of the command stored in the sub work RAM 210a and acquires various types of information included in the command. Details of the command analysis processing will be described later with reference to FIG. 92 described later.
次いで、ホスト制御回路２１０は、アニメーションリクエスト構築処理を行う（Ｓ２０６）。この処理では、ホスト制御回路２１０は、表示装置１３を用いて演出制御を行う際に必要なアニメーションリクエストを生成し、該アニメーションリクエストに基づいて（該アニメーションリクエストに対応して、該アニメーションリクエストに応じて、該アニメーションリクエストに基づいて実行される表示装置１３における演出制御（表示）に対応して、などと表現可能な）各種演出装置を動作させるための各種リクエスト（サウンドリクエスト、ランプリクエスト及び役物リクエスト）を生成する。なお、アニメーションリクエスト構築処理の詳細については、後述の図９４を参照しながら後で説明する。 Next, the host control circuit 210 performs animation request construction processing (S206). In this process, the host control circuit 210 generates an animation request required when performing the presentation control using the display device 13, and responds to the animation request based on the animation request (corresponding to the animation request. Various requests (sound request, lamp request, and accessory) for operating various rendering devices (which can be expressed as, for example, corresponding to rendering control (display) in the display device 13 executed based on the animation request) Request). The details of the animation request construction process will be described later with reference to FIG. 94 described later.
なお、本実施形態では、上述のように、コマンドの種別に応じてコマンドのパケット数（バイト数）が異なる。そして、ホスト制御回路２１０において、複数のコマンドデータを受信した際に、その全てのコマンドデータの総パケット数が所定の最大パケット数以下である場合には、上述したコマンド解析処理（Ｓ２０５）及びアニメーションリクエスト構築処理（Ｓ２０６）は、受信した複数のコマンドデータに対して同一フレームで実施される。しかしながら、受信した複数のコマンドデータの総パケット数が所定の最大パケット数を超える場合には、受信した複数のコマンドデータのうち、所定の最大パケット数分のコマンドデータに対しては同一フレームにおいてコマンド解析処理（Ｓ２０５）及びアニメーションリクエスト構築処理（Ｓ２０６）を行い、残りのパケット数分のコマンドデータに対するコマンド解析処理（Ｓ２０５）及びアニメーションリクエスト構築処理（Ｓ２０６）は次フレームで実施される。 In the present embodiment, as described above, the number of command packets (number of bytes) differs depending on the type of command. When the host control circuit 210 receives a plurality of command data and the total number of packets of all the command data is equal to or less than the predetermined maximum number of packets, the command analysis process (S205) and animation described above are performed. The request construction process (S206) is performed on the received plurality of command data in the same frame. However, when the total number of packets of a plurality of received command data exceeds a predetermined maximum number of packets, command data corresponding to the predetermined maximum number of packets among the received plurality of command data is commanded in the same frame. Analysis processing (S205) and animation request construction processing (S206) are performed, and command analysis processing (S205) and animation request construction processing (S206) for the command data for the remaining number of packets are performed in the next frame.
次いで、ホスト制御回路２１０は、上記Ｓ２０４〜Ｓ２０６の処理が受信コマンド数分実施されたか否かを判別する（Ｓ２０７）。 Next, the host control circuit 210 determines whether or not the processes of S204 to S206 have been performed for the number of received commands (S207).
Ｓ２０７において、ホスト制御回路２１０が、上記Ｓ２０４〜Ｓ２０６の処理が受信コマンド数分実施されていないと判別した場合（Ｓ２０７がＮＯ判定の場合）、ホスト制御回路２１０は、処理をＳ２０４に戻し、Ｓ２０４以降の処理を繰り返す。 In S207, when the host control circuit 210 determines that the processes in S204 to S206 have not been performed for the number of received commands (when S207 is NO), the host control circuit 210 returns the process to S204. The subsequent processing is repeated.
一方、Ｓ２０７において、ホスト制御回路２１０が、上記Ｓ２０４〜Ｓ２０６の処理が受信コマンド数分実施されたと判別した場合（Ｓ２０７がＹＥＳ判定の場合）、ホスト制御回路２１０は、描画制御処理を行う（Ｓ２０８）。この処理では、ホスト制御回路２１０は、アニメーションリクエストに基づいて、動画コマンド及び描画リクエストを生成し、該生成された動画コマンド及び前フレームで生成された描画リクエストを表示制御回路２３０に送信する。また、この際、表示制御回路２３０は、受信した動画コマンド及び描画リクエストに基づいて、表示装置１３に演出画像を表示（描画）するための各種処理を行う。なお、描画制御処理の詳細については、後述の図９５Ａ及び図９５Ｂを参照しながら後で説明する。 On the other hand, when the host control circuit 210 determines in S207 that the processes in S204 to S206 have been performed for the number of received commands (S207 is YES), the host control circuit 210 performs a drawing control process (S208). ). In this process, the host control circuit 210 generates a moving image command and a drawing request based on the animation request, and transmits the generated moving image command and the drawing request generated in the previous frame to the display control circuit 230. At this time, the display control circuit 230 performs various processes for displaying (drawing) the effect image on the display device 13 based on the received moving image command and the drawing request. Details of the drawing control process will be described later with reference to FIGS. 95A and 95B described later.
次いで、ホスト制御回路２１０は、音声制御処理を行う（Ｓ２０９）。この処理では、ホスト制御回路２１０は、サウンドリクエスト（コマンド）を音声・ＬＥＤ制御回路２２０に送信する。また、この際、音声・ＬＥＤ制御回路２２０は、受信したサウンドリクエストに基づいて、スピーカ１１による音声再生の制御処理を行う。なお、音声制御処理の詳細については、後述の図１０２Ａ及び図１０２Ｂを参照しながら後で説明する。 Next, the host control circuit 210 performs voice control processing (S209). In this processing, the host control circuit 210 transmits a sound request (command) to the voice / LED control circuit 220. At this time, the sound / LED control circuit 220 performs sound reproduction control processing by the speaker 11 based on the received sound request. Details of the voice control process will be described later with reference to FIGS. 102A and 102B described later.
次いで、ホスト制御回路２１０は、ランプ制御処理を行う（Ｓ２１０）。この処理では、ホスト制御回路２１０は、ランプリクエスト（コマンド）を音声・ＬＥＤ制御回路２２０に送信する。また、この際、音声・ＬＥＤ制御回路２２０は、受信したランプリクエストに基づいて、ランプ群１８の発光制御を行う。なお、ランプ制御処理の詳細については、後述の図１０３Ａ及び図１０３Ｂを参照しながら後で説明する。 Next, the host control circuit 210 performs lamp control processing (S210). In this process, the host control circuit 210 transmits a lamp request (command) to the sound / LED control circuit 220. At this time, the sound / LED control circuit 220 performs light emission control of the lamp group 18 based on the received lamp request. The details of the lamp control process will be described later with reference to FIGS. 103A and 103B described later.
次いで、ホスト制御回路２１０は、役物制御処理を行う（Ｓ２１１）。この処理では、ホスト制御回路２１０は、生成された役物リクエストに基づいて、役物２０を駆動させるための励磁データをＩ２Ｃコントローラ２６１を介してモータコントローラ２７０（モータドライバ２７１）に送信する。また、モータドライバ２７１は、受信した励磁データを対応するモータ２７２に出力して役物２０を駆動する。なお、役物制御処理の詳細については、後述の図１０４を参照しながら後で説明する。 Next, the host control circuit 210 performs an accessory control process (S211). In this process, the host control circuit 210 transmits excitation data for driving the accessory 20 to the motor controller 270 (motor driver 271) via the I2C controller 261 based on the generated accessory request. Further, the motor driver 271 outputs the received excitation data to the corresponding motor 272 to drive the accessory 20. The details of the accessory control process will be described later with reference to FIG.
次いで、ホスト制御回路２１０は、上述したＳ２０２の処理開始からの経過時間が設定された所定のＦＰＳ周期の時間以上であるか否かを判別する（Ｓ２１２）。本実施形態では、ホスト制御回路２１０は、上述したＳ２０２〜Ｓ２１１の一連の処理（メインループ処理）を所定のＦＰＳ周期で実行する。なお、ＦＰＳ周期は、例えば、約１６．７ｍｓｅｃ（６０ＦＰＳ）、約３３．３ｍｓｅｃ（３０ＦＰＳ）等に設定される。 Next, the host control circuit 210 determines whether or not the elapsed time from the start of the process of S202 described above is equal to or longer than a predetermined FPS period (S212). In the present embodiment, the host control circuit 210 executes the above-described series of processing (main loop processing) from S202 to S211 at a predetermined FPS cycle. For example, the FPS cycle is set to about 16.7 msec (60 FPS), about 33.3 msec (30 FPS), or the like.
Ｓ２１２において、ホスト制御回路２１０が、Ｓ２０２の処理開始からの経過時間が所定のＦＰＳ周期の時間以上でないと判別した場合（Ｓ２１２がＮＯ判定の場合）、ホスト制御回路２１０は、Ｓ２１２の判定処理を繰り返す。一方、Ｓ２１２において、ホスト制御回路２１０が、Ｓ２０２の処理開始からの経過時間が所定のＦＰＳ周期の時間以上であると判別した場合（Ｓ２１２がＹＥＳ判定の場合）、ホスト制御回路２１０は、処理をＳ２０２に戻し、Ｓ２０２以降の処理を繰り返す。 In S212, when the host control circuit 210 determines that the elapsed time from the start of the process of S202 is not equal to or longer than a predetermined FPS cycle time (when S212 is NO), the host control circuit 210 performs the determination process of S212. repeat. On the other hand, when the host control circuit 210 determines in S212 that the elapsed time from the start of the process in S202 is equal to or longer than a predetermined FPS cycle time (when S212 is YES), the host control circuit 210 performs the process. It returns to S202 and repeats the process after S202.
［初期化処理］
次に、図８２及び図８３を参照して、副制御メイン処理（図８１参照）中のＳ２０１で行う初期化処理について説明する。なお、図８２は、本実施形態における初期化処理の動作概要を示す図であり、図８３は、本実施形態における初期化処理の手順を示すフローチャートである。
[Initialization]
Next, with reference to FIGS. 82 and 83, the initialization process performed in S201 in the sub control main process (see FIG. 81) will be described. FIG. 82 is a diagram showing an outline of the operation of the initialization process in this embodiment, and FIG. 83 is a flowchart showing the procedure of the initialization process in this embodiment.
パチンコ遊技機１に電源が投入されると、初期化処理において、ホスト制御回路２１０は、図８２に示すように、自身だけでなく、ホスト制御回路２１０に接続された各種制御回路及びコントローラのハードウェアの初期化処理を行う。次いで、各制御回路又はコントローラは、対応するデバイス（ランプ群１８、スピーカ１１、表示装置１３、役物２０）の初期化処理を行う。以下に、この初期化処理の具体的にな手順を、図８３のフローチャートを参照しながら説明する。 When power is turned on to the pachinko gaming machine 1, in the initialization process, the host control circuit 210, as shown in FIG. Initialize the hardware. Next, each control circuit or controller performs an initialization process for the corresponding device (the lamp group 18, the speaker 11, the display device 13, and the accessory 20). A specific procedure of this initialization process will be described below with reference to the flowchart of FIG.
まず、ホスト制御回路２１０は、電源オンを検知したか否かを判別する（Ｓ２２１）。Ｓ２２１において、ホスト制御回路２１０が、電源オンを検知していないと判別した場合（Ｓ２２１がＮＯ判定の場合）、ホスト制御回路２１０は、Ｓ２２１の判定処理を繰り返す。なお、電源オンの検知処理では、ホスト制御回路２１０に供給されている電源電圧が、安定しているか否かを判定するので、電源オンが検知されていない状態は、実際に電源がオン状態であってもホスト制御回路２１０に供給されている電源電圧が安定していないことを表す。それゆえ、Ｓ２２１で繰り返し行われる電源オン状態の検知処理は、ホスト制御回路２１０に供給されている電源電圧が安定するまでの待機処理となる。 First, the host control circuit 210 determines whether or not power-on is detected (S221). If the host control circuit 210 determines in S221 that the power-on is not detected (S221 is NO), the host control circuit 210 repeats the determination process of S221. In the power-on detection process, it is determined whether or not the power supply voltage supplied to the host control circuit 210 is stable. Therefore, when the power-on is not detected, the power is actually on. Even if it exists, it represents that the power supply voltage supplied to the host control circuit 210 is not stable. Therefore, the power-on state detection process repeatedly performed in S221 is a standby process until the power supply voltage supplied to the host control circuit 210 is stabilized.
一方、Ｓ２２１において、ホスト制御回路２１０が、電源オンを検知したと判別した場合（Ｓ２２１がＹＥＳ判定の場合）、ホスト制御回路２１０は、ハードウェア初期化処理を行う（Ｓ２２２）。この処理では、ホスト制御回路２１０は、サブ基板２０２内に設けられた各種制御回路（自身の回路、音声・ＬＥＤ制御回路２２０及び表示制御回路２３０）、並びに、ホスト制御回路２１０に接続されたモータコントローラ２７０のハードウェアを初期化する。具体的には、各制御回路及びモータコントローラ２７０内の、レジスタの初期化処理、制御ＲＯＭの設定処理等が行われる。 On the other hand, when it is determined in S221 that the host control circuit 210 has detected power-on (when S221 is YES), the host control circuit 210 performs hardware initialization processing (S222). In this processing, the host control circuit 210 includes various control circuits (its own circuit, the sound / LED control circuit 220 and the display control circuit 230) provided in the sub-board 202, and a motor connected to the host control circuit 210. The controller 270 hardware is initialized. Specifically, register initialization processing, control ROM setting processing, and the like in each control circuit and motor controller 270 are performed.
次いで、ホスト制御回路２１０は、ウォッチドッグタイマのカウンタをクリアする（Ｓ２２３）。 Next, the host control circuit 210 clears the counter of the watchdog timer (S223).
次いで、サブ基板２０２内に設けられた各種制御回路、並びに、モータコントローラ２７０は、それぞれ対応するデバイスの初期化処理を行う（Ｓ２２４）。この処理では、音声・ＬＥＤ制御回路２２０は、ランプ群１８及びスピーカ１１のドライバ（制御プログラム）の初期化・設定処理（ＲＯＭアクセスの設定処理等を含む）を行う。また、表示制御回路２３０は、表示装置１３のドライバの初期化・設定処理（ＲＯＭアクセスの設定処理等を含む）を行う。また、モータコントローラ２７０は、役物２０を駆動するためのモータドライバ２７１の初期化・設定処理（ＲＯＭアクセスの設定処理等を含む）を行う。さらに、本実施形態では、この処理において、ホスト制御回路２１０は、図示しない操作手段のドライバの初期化・設定処理（ＲＯＭアクセスの設定処理等を含む）も行う。 Next, the various control circuits provided in the sub-board 202 and the motor controller 270 perform initialization processing of the corresponding devices (S224). In this processing, the sound / LED control circuit 220 performs initialization / setting processing (including ROM access setting processing) of the lamp group 18 and the driver (control program) of the speaker 11. The display control circuit 230 also performs initialization / setting processing (including ROM access setting processing) of the driver of the display device 13. The motor controller 270 also performs initialization / setting processing (including ROM access setting processing) of the motor driver 271 for driving the accessory 20. Furthermore, in this embodiment, in this processing, the host control circuit 210 also performs initialization / setting processing (including ROM access setting processing) of a driver of an operation means (not shown).
次いで、ホスト制御回路２１０は、ウォッチドッグタイマのカウンタをクリアする（Ｓ２２５）。 Next, the host control circuit 210 clears the counter of the watchdog timer (S225).
次いで、ホスト制御回路２１０は、アプリケーション初期化処理を行う（Ｓ２２６）。この処理では、ホスト制御回路２１０は、図８１で説明した副制御メイン処理中のメインループ処理で行われる各種処理で使用される各種設定値の初期化処理を行う。具体的には、ホスト制御回路２１０は、操作手段入力処理（Ｓ２０３）、メイン・サブ間コマンド制御処理（Ｓ２０４）、アニメーションリクエスト構築処理（Ｓ２０６）、描画制御処理（Ｓ２０８）、音声制御処理（Ｓ２０９）及びランプ制御処理（Ｓ２１０）のそれぞれにおいて使用される各種設定値の初期化処理を行う。 Next, the host control circuit 210 performs application initialization processing (S226). In this processing, the host control circuit 210 performs initialization processing of various setting values used in various processing performed in the main loop processing in the sub-control main processing described with reference to FIG. Specifically, the host control circuit 210 performs an operation means input process (S203), a main / sub command control process (S204), an animation request construction process (S206), a drawing control process (S208), and a voice control process (S209). ) And initialization processing of various setting values used in each of the lamp control processing (S210).
次いで、ホスト制御回路２１０は、その他の各種初期化処理を行う（Ｓ２２７）。この処理では、ホスト制御回路２１０は、バックアップ復帰初期化処理、役物制御初期化処理及びＬＥＤ登録処理を行う。なお、バックアップ復帰初期化処理の詳細については、後述の図８４を参照しながら後で説明し、役物制御初期化処理の詳細については、後述の図８５を参照しながら後で説明し、ＬＥＤ登録処理の詳細については、後述の図８６を参照しながら後で説明する。 Next, the host control circuit 210 performs other various initialization processes (S227). In this processing, the host control circuit 210 performs backup restoration initialization processing, accessory control initialization processing, and LED registration processing. Details of the backup recovery initialization process will be described later with reference to FIG. 84 to be described later, and details of the accessory control initialization process will be described later with reference to FIG. 85 to be described later. Details of the registration process will be described later with reference to FIG. 86 described later.
そして、Ｓ２２７の処理後、ホスト制御回路２１０は、初期化処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２０２に移す。 After the process of S227, the host control circuit 210 ends the initialization process, and moves the process to S202 of the sub control main process (see FIG. 81).
［バックアップ復帰初期化処理］
次に、図８４を参照して、初期化処理（図８３参照）中のＳ２２７で行うバックアップ復帰初期化処理について説明する。なお、図８４は、本実施形態におけるバックアップ復帰初期化処理の手順を示すフローチャートである。
[Backup recovery initialization process]
Next, with reference to FIG. 84, the backup recovery initialization process performed in S227 during the initialization process (see FIG. 83) will be described. FIG. 84 is a flowchart showing the procedure of the backup restoration initialization process in the present embodiment.
まず、ホスト制御回路２１０は、ＳＲＡＭ２１０ｂのバックアップ領域に記憶されるゲームデータの整合性チェック処理を行う（Ｓ２３１）。このゲームデータの整合性チェック処理では、ゲームデータのサム値判定、プログラムバージョン及びマジックコード（一般的にはマジックナンバーと呼ばれるもの）のチェック、サムチェック等の処理が行われる。なお、「ゲームデータ」とは、コマンド内のパラメータの情報などが含まれ、ホスト制御回路２１０で行われる各種抽選処理やアニメーションリクエスト構築処理などで参照されるデータの構造体（記憶領域又は変数の集合体）のことをいう。また、後述のように、「ゲームデータ」には、各種抽選処理の抽選結果の情報（例えば演出パターン等）もまた登録される。 First, the host control circuit 210 performs a consistency check process for game data stored in the backup area of the SRAM 210b (S231). In this game data consistency check process, game data sum value determination, program version and magic code (generally called magic number) check, sum check, and the like are performed. The “game data” includes parameter information in the command and the like, and is a data structure (a storage area or a variable) referred to in various lottery processes and animation request construction processes performed by the host control circuit 210. (Aggregate). Further, as will be described later, in the “game data”, information on lottery results of various lottery processes (for example, production patterns) is also registered.
次いで、ホスト制御回路２１０は、ＳＲＡＭ２１０ｂのバックアップ領域に記憶されるゲームデータに整合性があるか否かを判別する（Ｓ２３２）。この処理では、ホスト制御回路２１０は、ゲームデータが破損していないか否かを判別している。 Next, the host control circuit 210 determines whether or not the game data stored in the backup area of the SRAM 210b is consistent (S232). In this process, the host control circuit 210 determines whether or not the game data is damaged.
Ｓ２３２において、ホスト制御回路２１０が、ゲームデータに整合性があると判別した場合（Ｓ２３２がＹＥＳ判定の場合）、ホスト制御回路２１０は、後述のＳ２３６の処理を行う。 In S232, when the host control circuit 210 determines that the game data is consistent (when S232 is YES), the host control circuit 210 performs a process of S236 described later.
一方、Ｓ２３２において、ホスト制御回路２１０が、ゲームデータに整合性がないと判別した場合（Ｓ２３２がＮＯ判定の場合）、ホスト制御回路２１０は、ＳＲＡＭ２１０ｂ内のミラーリング領域に記憶されるゲームデータの整合性チェック処理を行う（Ｓ２３３）。次いで、ホスト制御回路２１０は、ＳＲＡＭ２１０ｂ内のミラーリング領域に記憶されるゲームデータに整合性があるか否かを判別する（Ｓ２３４）。 On the other hand, when the host control circuit 210 determines in S232 that the game data is not consistent (when S232 is NO), the host control circuit 210 matches the game data stored in the mirroring area in the SRAM 210b. A sex check process is performed (S233). Next, the host control circuit 210 determines whether or not the game data stored in the mirroring area in the SRAM 210b is consistent (S234).
Ｓ２３４において、ホスト制御回路２１０が、ゲームデータに整合性があると判別した場合（Ｓ２３４がＹＥＳ判定の場合）、ホスト制御回路２１０は、後述のＳ２３６の処理を行う。 In S234, when the host control circuit 210 determines that the game data is consistent (when S234 is YES), the host control circuit 210 performs the process of S236 described later.
一方、Ｓ２３４において、ホスト制御回路２１０が、ゲームデータに整合性がないと判別した場合（Ｓ２３４がＮＯ判定の場合）、ホスト制御回路２１０は、ゲームデータ初期化処理（ＲＡＭクリア時）を行う（Ｓ２３５）。この処理では、ホスト制御回路２１０は、ゲームデータが記憶されているＲＡＭ領域をクリアする際の初期化処理を行う。具体的には、ホスト制御回路２１０は、変数等を初期化してゲームデータを初期値に戻す（ゲームデータを完全初期化する）。 On the other hand, when the host control circuit 210 determines in S234 that the game data is not consistent (when S234 is NO), the host control circuit 210 performs a game data initialization process (when the RAM is cleared) ( S235). In this process, the host control circuit 210 performs an initialization process when clearing a RAM area in which game data is stored. Specifically, the host control circuit 210 initializes variables and the like to return the game data to the initial value (completely initializes the game data).
Ｓ２３５の処理後、又は、Ｓ２３２或いはＳ２３４がＹＥＳ判定の場合、ホスト制御回路２１０は、ゲームデータ初期化処理（電源オン時）を行う（Ｓ２３６）。 After the process of S235, or when S232 or S234 is YES, the host control circuit 210 performs a game data initialization process (when the power is turned on) (S236).
なお、この際、Ｓ２３６の処理がＳ２３２の処理後に行われた場合には、ホスト制御回路２１０は、ＳＲＡＭ２１０ｂのバックアップ領域に記憶されているゲームデータの復帰処理を行う。Ｓ２３６の処理がＳ２３４の処理後に行われた場合には、ホスト制御回路２１０は、ＳＲＡＭ２１０ｂ内のミラーリング領域に記憶されているゲームデータの復帰処理を行う。また、Ｓ２３６の処理がＳ２３５の処理後に行われた場合には、ホスト制御回路２１０は、完全初期化されたゲームデータ（初期値）の復帰処理を行う。 At this time, if the process of S236 is performed after the process of S232, the host control circuit 210 performs a process of restoring the game data stored in the backup area of the SRAM 210b. When the process of S236 is performed after the process of S234, the host control circuit 210 performs a restoration process of the game data stored in the mirroring area in the SRAM 210b. In addition, when the process of S236 is performed after the process of S235, the host control circuit 210 performs a process for restoring completely initialized game data (initial value).
次いで、ホスト制御回路２１０は、Ｓ２３６の処理により復帰させたゲームデータをＳＲＡＭ２１０ｂにバックアップする（Ｓ２３７）。そして、Ｓ２３７の処理後、ホスト制御回路２１０は、バックアップ復帰初期化処理を終了する。 Next, the host control circuit 210 backs up the game data restored by the process of S236 in the SRAM 210b (S237). After the process of S237, the host control circuit 210 ends the backup restoration initialization process.
［役物制御初期化処理］
次に、図８５を参照して、初期化処理（図８３参照）中のＳ２２７で行う役物制御初期化処理について説明する。図８５は、本実施形態における役物制御初期化処理の手順を示すフローチャートである。なお、この処理では、図８１で説明した副制御メイン処理中の役物制御処理（Ｓ２１１）において、使用される各種設定の初期化処理を行う。
[Function control initialization process]
Next, with reference to FIG. 85, the accessory control initialization process performed in S227 during the initialization process (see FIG. 83) will be described. FIG. 85 is a flowchart showing the procedure of the accessory control initialization process in the present embodiment. In this process, initialization processing of various settings used in the accessory control process (S211) in the sub-control main process described with reference to FIG. 81 is performed.
まず、ホスト制御回路２１０は、役物２０の動作回数に「０」をセットする（Ｓ２４１）。次いで、ホスト制御回路２１０は、役物２０を駆動するモータ２７２が初期位置にあるか否かを判別する（Ｓ２４２）。なお、この判定処理は、モータ２７２が初期位置にあるか否かを判別するために設けられた図示しないセンサの検出結果に基づいて行われる。 First, the host control circuit 210 sets “0” to the number of operations of the accessory 20 (S241). Next, the host control circuit 210 determines whether or not the motor 272 that drives the accessory 20 is in the initial position (S242). This determination process is performed based on the detection result of a sensor (not shown) provided to determine whether or not the motor 272 is in the initial position.
Ｓ２４２において、ホスト制御回路２１０が、モータ２７２が初期位置にあると判別した場合（Ｓ２４２がＹＥＳ判定の場合）、ホスト制御回路２１０は、使用する全てのモータ２７２に対してＳ２４２の判定処理が行われたか否かを判別する（Ｓ２４３）。 In S242, when the host control circuit 210 determines that the motor 272 is in the initial position (when S242 is YES), the host control circuit 210 performs the determination process of S242 for all the motors 272 to be used. It is determined whether or not it has been received (S243).
Ｓ２４３において、ホスト制御回路２１０が、使用する全てのモータ２７２に対してＳ２４２の判定処理が行われていないと判別した場合（Ｓ２４３がＮＯ判定の場合）、ホスト制御回路２１０は、処理をＳ２４１に戻し、Ｓ２４１以降の処理を繰り返す。 In S243, when the host control circuit 210 determines that the determination process of S242 has not been performed for all the motors 272 to be used (when S243 is NO), the host control circuit 210 moves the process to S241. Return, and repeat the process after S241.
一方、Ｓ２４３において、ホスト制御回路２１０が、使用する全てのモータ２７２に対してＳ２４２の判定処理が行われたと判別した場合（Ｓ２４３がＹＥＳ判定の場合）、ホスト制御回路２１０は、電源投入時処理を行う（Ｓ２４４）。Ｓ２４４の処理では、ホスト制御回路２１０は、電源投入時おいて、役物２０の動作確認処理を行う。具体的には、ホスト制御回路２１０は、役物２０を最大可動域まで又は予め定められた可動域まで移動させ、その後、役物２０を初期位置に戻す。そして、Ｓ２４４の処理後、ホスト制御回路２１０は、後述のＳ２４９の処理を行う。 On the other hand, when the host control circuit 210 determines in S243 that the determination process of S242 has been performed on all the motors 272 to be used (when S243 is YES), the host control circuit 210 performs the power-on process. (S244). In the process of S244, the host control circuit 210 performs an operation confirmation process of the accessory 20 when the power is turned on. Specifically, the host control circuit 210 moves the accessory 20 to the maximum movable range or a predetermined movable range, and then returns the accessory 20 to the initial position. Then, after the process of S244, the host control circuit 210 performs a process of S249 described later.
ここで、再度、Ｓ２４２の処理に戻って、Ｓ２４２において、ホスト制御回路２１０が、モータ２７２が初期位置にないと判別した場合（Ｓ２４２がＮＯ判定の場合）、ホスト制御回路２１０は、動作回数が１０回以上であるか否かを判別する（Ｓ２４５）。なお、この処理では、検査対象のモータ２７２に動作停止させるほどの異常（エラー）が発生しているか否かを判定するが、このエラー判定の閾値となる動作回数は１０回に限定されず、任意に設定することができる。 Here, returning to the processing of S242 again, in S242, when the host control circuit 210 determines that the motor 272 is not in the initial position (when S242 is NO), the host control circuit 210 has the number of operations. It is determined whether or not it is 10 times or more (S245). In this process, it is determined whether or not an abnormality (error) has occurred so as to stop the operation of the motor 272 to be inspected. However, the number of operations serving as a threshold for this error determination is not limited to 10 times. It can be set arbitrarily.
Ｓ２４５において、ホスト制御回路２１０が、動作回数が１０回以上であると判別した場合（Ｓ２４５がＹＥＳ判定の場合）、ホスト制御回路２１０は、エラーが発生したモータ２７２（エラーモータ）の動作停止を設定する（Ｓ２４６）。そして、Ｓ２４６の処理後、ホスト制御回路２１０は、後述のＳ２４９の処理を行う。 In S245, when the host control circuit 210 determines that the number of operations is 10 times or more (when S245 is YES), the host control circuit 210 stops the operation of the motor 272 in which an error has occurred (error motor). Setting is made (S246). After the process of S246, the host control circuit 210 performs a process of S249 described later.
一方、Ｓ２４５において、ホスト制御回路２１０が、動作回数が１０回以上でないと判別した場合（Ｓ２４５がＮＯ判定の場合）、ホスト制御回路２１０は、検査対象のモータ２７２を駆動して初期位置に移動させる（Ｓ２４７）。次いで、ホスト制御回路２１０は、動作回数に「１」を加算する（Ｓ２４８）。そして、Ｓ２４８の処理後、ホスト制御回路２１０は、処理をＳ２４２に戻し、Ｓ２４２以降の処理を繰り返す。 On the other hand, when the host control circuit 210 determines in S245 that the number of operations is not 10 or more (when S245 is NO), the host control circuit 210 drives the motor 272 to be inspected and moves to the initial position. (S247). Next, the host control circuit 210 adds “1” to the number of operations (S248). After the process of S248, the host control circuit 210 returns the process to S242 and repeats the processes after S242.
Ｓ２４４又はＳ２４６の処理後、ホスト制御回路２１０は、エラーモータの動作停止を検出したか否かを判別する（Ｓ２４９）。 After the process of S244 or S246, the host control circuit 210 determines whether or not the operation stop of the error motor has been detected (S249).
Ｓ２４９において、ホスト制御回路２１０が、エラーモータの動作停止を検出していないと判別した場合（Ｓ２４９がＮＯ判定の場合）、ホスト制御回路２１０は、動作状態をコマンド受信待機状態に移行させる（Ｓ２５０）。そして、Ｓ２５０の処理後、ホスト制御回路２１０は、役物制御初期化処理を終了する。 In S249, when the host control circuit 210 determines that the operation stop of the error motor is not detected (when S249 is NO), the host control circuit 210 shifts the operation state to the command reception standby state (S250). ). Then, after the process of S250, the host control circuit 210 ends the accessory control initialization process.
一方、Ｓ２４９において、ホスト制御回路２１０が、エラーモータの動作停止を検出したと判別した場合（Ｓ２４９がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物リクエストの受け渡し不可の状態をセットする（Ｓ２５１）。なお、本実施形態では、役物リクエストは、ホスト制御回路２１０により実行される役物制御に関する処理間において受け渡される。 On the other hand, when it is determined in S249 that the host control circuit 210 has detected the operation stop of the error motor (when S249 is YES), the host control circuit 210 sets a state in which an accessory request cannot be passed ( S251). In the present embodiment, the accessory request is transferred between the processes related to the accessory control executed by the host control circuit 210.
次いで、ホスト制御回路２１０は、電源が再投入されて、役物２０の初期化処理が行われるまでモータ停止させる状態をセットする（Ｓ２５２）。そして、Ｓ２５２の処理後、ホスト制御回路２１０は、役物制御初期化処理を終了する。 Next, the host control circuit 210 sets a state in which the motor is stopped until the power is turned on again and initialization of the accessory 20 is performed (S252). After the process of S252, the host control circuit 210 ends the accessory control initialization process.
［ＬＥＤ登録処理］
次に、図８６を参照して、初期化処理（図８３参照）中のＳ２２７で行うＬＥＤ登録処理について説明する。なお、図８６は、本実施形態におけるＬＥＤ登録処理の手順を示すフローチャートである。
[LED registration process]
Next, the LED registration process performed in S227 during the initialization process (see FIG. 83) will be described with reference to FIG. FIG. 86 is a flowchart showing the procedure of LED registration processing in the present embodiment.
まず、ホスト制御回路２１０は、使用するＬＥＤ２８１のチャンネルのハード情報を登録する（Ｓ２６１）。具体的には、ホスト制御回路２１０は、使用する各ＳＰＩのチャンネル開始ポート番号、チャンネル終了ポート番号及びチャンネル開始アドレスの設定を行う。 First, the host control circuit 210 registers hardware information of the channel of the LED 281 to be used (S261). Specifically, the host control circuit 210 sets the channel start port number, channel end port number, and channel start address of each SPI used.
次いで、ホスト制御回路２１０は、使用するＬＥＤドライバ２８０の情報設定を行う（Ｓ２６２）。具体的には、ホスト制御回路２１０は、ＬＥＤドライバ２８０にデータテーブル（ＬＥＤ２８１の点灯パターンの総数、ＬＥＤドライバ２８０に出力される輝度値に対応する情報テーブルなど）を登録する。そして、Ｓ２６２の処理後、ホスト制御回路２１０は、ＬＥＤ登録処理を終了する。 Next, the host control circuit 210 performs information setting of the LED driver 280 to be used (S262). Specifically, the host control circuit 210 registers a data table (the total number of lighting patterns of the LED 281, an information table corresponding to the luminance value output to the LED driver 280) in the LED driver 280. Then, after the process of S262, the host control circuit 210 ends the LED registration process.
［操作手段入力処理］
次に、図８７〜図８９を参照して、副制御メイン処理（図８１参照）中のＳ２０３で行う操作手段入力処理について説明する。なお、図８７は、本実施形態における操作手段入力処理の動作概要を示す図である。また、図８８は、本実施形態の操作手段入力処理内で行われる操作入力タイマ割込処理の手順を示すフローチャートであり、図８９は、操作手段入力処理内で行われる操作入力情報取得処理の手順を示すフローチャートである。
[Operating means input processing]
Next, with reference to FIGS. 87 to 89, the operation means input process performed in S203 in the sub control main process (see FIG. 81) will be described. FIG. 87 is a diagram showing an outline of the operation of the operation means input process in this embodiment. FIG. 88 is a flowchart showing a procedure of an operation input timer interrupt process performed in the operation means input process of the present embodiment. FIG. 89 shows an operation input information acquisition process performed in the operation means input process. It is a flowchart which shows a procedure.
本実施形態の操作手段入力処理では、パチンコ遊技機１に設けられた図示しない各種操作手段（例えば、ボタン、ジョグダイヤル等）に対して遊技者により演出に関する所定操作が行われた場合、図８７に示すように、該所定操作に対応する信号（図８７中の入力信号）が操作手段のドライバからホスト制御回路２１０に出力される。そして、ホスト制御回路２１０は、入力信号に基づいて、遊技者の所定操作による入力状態の情報を取得する。 In the operation means input process of the present embodiment, when a player performs a predetermined operation related to the effect on various operation means (not shown) (for example, buttons, jog dial, etc.) provided in the pachinko gaming machine 1, FIG. As shown, a signal (input signal in FIG. 87) corresponding to the predetermined operation is output from the driver of the operation means to the host control circuit 210. Then, the host control circuit 210 acquires information on an input state by a predetermined operation of the player based on the input signal.
操作手段入力処理内では、１ｍｓｅｃ周期のタイマ割込処理（測定用タイマ更新処理）として行われる操作入力タイマ割込処理と、予め設定されたＦＰＳ周期（例えば、１６．７ｍｓｅｃや３３．３ｍｓｅｃ）で行われる操作入力情報取得処理とが行われる。以下に、操作入力タイマ割込処理及び操作入力情報取得処理の具体的にな手順を、それぞれ図８８及び図８９のフローチャートを参照しながら説明する。 In the operation means input process, an operation input timer interrupt process performed as a timer interrupt process (measurement timer update process) with a period of 1 msec and a preset FPS period (for example, 16.7 msec or 33.3 msec) Operation input information acquisition processing to be performed is performed. Hereinafter, specific procedures of the operation input timer interruption process and the operation input information acquisition process will be described with reference to the flowcharts of FIGS. 88 and 89, respectively.
（１）操作入力タイマ割込処理
操作入力タイマ割込処理では、まず、ホスト制御回路２１０は、図８８に示すように、操作手段のドライバから操作入力信号の入力があるか否かを判別する（Ｓ２７１）。
(1) Operation Input Timer Interrupt Process In the operation input timer interrupt process, first, as shown in FIG. 88, the host control circuit 210 determines whether or not there is an operation input signal input from the driver of the operation means. (S271).
Ｓ２７１において、ホスト制御回路２１０が、操作入力信号の入力がないと判別した場合（Ｓ２７１がＮＯ判定の場合）、ホスト制御回路２１０は、操作入力タイマ割込処理を終了する。 In S271, when the host control circuit 210 determines that no operation input signal is input (when S271 is NO), the host control circuit 210 ends the operation input timer interrupt process.
一方、Ｓ２７１において、ホスト制御回路２１０が、操作入力信号の入力があると判別した場合（Ｓ２７１がＹＥＳ判定の場合）、ホスト制御回路２１０は、操作入力信号に基づいて、操作入力状態を判断し、操作入力状態の情報をサブワークＲＡＭ２１０ａに格納する（Ｓ２７２）。そして、Ｓ２７２の処理後、ホスト制御回路２１０は、操作入力タイマ割込処理を終了する。 On the other hand, when the host control circuit 210 determines in S271 that the operation input signal is input (YES in S271), the host control circuit 210 determines the operation input state based on the operation input signal. The operation input state information is stored in the sub work RAM 210a (S272). Then, after the processing of S272, the host control circuit 210 ends the operation input timer interrupt processing.
（２）操作入力情報取得処理
操作入力情報取得処理では、ホスト制御回路２１０は、図８９に示すように、サブワークＲＡＭ２１０ａを参照し、操作入力状態の情報がサブワークＲＡＭ２１０ａに格納されていれば、該操作入力状態の情報を取得する（Ｓ２８１）。そして、Ｓ２８１の処理後、ホスト制御回路２１０は、操作入力情報取得処理を終了する。
(2) Operation Input Information Acquisition Processing In the operation input information acquisition processing, the host control circuit 210 refers to the sub work RAM 210a as shown in FIG. 89, and if the operation input status information is stored in the sub work RAM 210a. Then, information on the operation input state is acquired (S281). Then, after the processing of S281, the host control circuit 210 ends the operation input information acquisition processing.
なお、Ｓ２８１の処理では、例えば、操作入力がボタンに対する操作入力である場合には、操作されたボタンの種別や押下回数などの情報が、操作入力状態の情報として取得される。また、例えば、操作入力がジョグダイヤルに対する操作入力である場合には、ジョグダイヤルの回転方向、回転角度、回転速度等の情報が操作入力状態の情報として取得される。そして、Ｓ２８１で取得された操作入力状態の情報は、操作手段に対する遊技者の操作入力に基づいて実行される演出の内容（演出のエフェクトなど）を決定（設定）する際に使用される。 In the processing of S281, for example, when the operation input is an operation input for a button, information such as the type of the operated button and the number of times of pressing is acquired as the operation input state information. For example, when the operation input is an operation input to the jog dial, information such as the rotation direction, rotation angle, and rotation speed of the jog dial is acquired as operation input state information. The information on the operation input state acquired in S281 is used when determining (setting) the contents of an effect (such as an effect of the effect) executed based on the player's operation input to the operation means.
［メイン・サブ間コマンド制御処理］
次に、図９０及び図９１を参照して、副制御メイン処理（図８１参照）中のＳ２０４で行うメイン・サブ間コマンド制御処理について説明する。なお、図９０は、本実施形態のメイン・サブ間コマンド制御処理内で行われるコマンド受信処理の手順を示すフローチャートであり、図９１は、メイン・サブ間コマンド制御処理内で行われる受信データ記憶処理の手順を示すフローチャートである。
[Main / sub command control processing]
Next, with reference to FIGS. 90 and 91, the main / sub-command control process performed in S204 in the sub-control main process (see FIG. 81) will be described. FIG. 90 is a flowchart showing a procedure of command reception processing performed in the main / sub-command control processing of the present embodiment, and FIG. 91 shows received data storage performed in the main / sub-command control processing. It is a flowchart which shows the procedure of a process.
本実施形態では、主制御回路７０（メインＣＰＵ７１）から副制御回路２００（ホスト制御回路２１０）にコマンドが送信され、該コマンドをホスト制御回路２１０が受信すると、ホスト制御回路２１０は、メイン・サブ間コマンド制御処理を割込処理として行う。そして、メイン・サブ間コマンド制御処理内では、コマンド受信時の割込処理として行われるコマンド受信処理と、該コマンド受信処理の後に実行される受信データ記憶処理とが行われる。以下に、コマンド受信処理及び受信データ記憶処理の具体的にな手順を、それぞれ図９０及び図９１のフローチャートを参照しながら説明する。 In this embodiment, when a command is transmitted from the main control circuit 70 (main CPU 71) to the sub control circuit 200 (host control circuit 210) and the host control circuit 210 receives the command, the host control circuit 210 Inter-command control processing is performed as interrupt processing. In the main / sub command control process, a command reception process performed as an interrupt process at the time of command reception and a received data storage process executed after the command reception process are performed. Hereinafter, specific procedures of the command reception process and the reception data storage process will be described with reference to the flowcharts of FIGS. 90 and 91, respectively.
（１）コマンド受信処理（受信割込処理）
コマンド受信処理では、まず、ホスト制御回路２１０は、主制御回路７０から送信されたコマンドを受信すると、図９０に示すように、コマンド受信エラーが発生したか否かを判別する（Ｓ２９１）。
(1) Command reception processing (reception interrupt processing)
In the command reception process, first, when receiving a command transmitted from the main control circuit 70, the host control circuit 210 determines whether or not a command reception error has occurred as shown in FIG. 90 (S291).
Ｓ２９１において、ホスト制御回路２１０が、コマンド受信エラーが発生していないと判別した場合（Ｓ２９１がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ２９３の処理を行う。一方、Ｓ２９１において、ホスト制御回路２１０が、コマンド受信エラーが発生したと判別した場合（Ｓ２９１がＹＥＳ判定の場合）、ホスト制御回路２１０は、エラー情報の設定処理を行う（Ｓ２９２）。 In S291, when the host control circuit 210 determines that a command reception error has not occurred (S291 is NO), the host control circuit 210 performs the process of S293 described later. On the other hand, if the host control circuit 210 determines in S291 that a command reception error has occurred (YES in S291), the host control circuit 210 performs error information setting processing (S292).
Ｓ２９２の処理後又はＳ２９１がＮＯ判定の場合、ホスト制御回路２１０は、コマンドデータ受信処理を行う（Ｓ２９３）。この処理では、ホスト制御回路２１０は、受信したコマンドデータをホスト制御回路２１０内のリングバッファ（図３６参照）に書き込む。なお、コマンド受信エラーが発生し、Ｓ２９２においてエラー情報がセットされている場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。そして、Ｓ２９３の処理後、ホスト制御回路２１０は、コマンド受信処理を終了する。 After the processing of S292 or when S291 is NO, the host control circuit 210 performs command data reception processing (S293). In this processing, the host control circuit 210 writes the received command data in a ring buffer (see FIG. 36) in the host control circuit 210. If a command reception error occurs and error information is set in S292, the received command data and error information set information is written to the ring buffer. Then, after the processing of S293, the host control circuit 210 ends the command reception processing.
（２）受信データ記憶処理
受信データ記憶処理では、ホスト制御回路２１０は、図９１に示すように、上述のコマンド受信処理でリングバッファに書き込まれた受信コマンドデータをサブワークＲＡＭ２１０ａに格納する（Ｓ３０１）。この処理により、受信コマンドがサブワークＲＡＭ２１０ａに記憶される。なお、この処理では、受信コマンドデータは、１バイトずつ、リングバッファからサブワークＲＡＭ２１０ａに転送される。
(2) Received Data Storage Process In the received data storage process, as shown in FIG. 91, the host control circuit 210 stores the received command data written in the ring buffer by the above-described command receiving process in the sub work RAM 210a (S301). ). With this processing, the received command is stored in the sub work RAM 210a. In this process, the received command data is transferred byte by byte from the ring buffer to the sub work RAM 210a.
そして、Ｓ３０１の処理後、ホスト制御回路２１０は、受信データ記憶処理を終了する。 Then, after the process of S301, the host control circuit 210 ends the received data storage process.
［コマンド解析処理］
次に、図９２を参照して、副制御メイン処理（図８１参照）中のＳ２０５で行うコマンド解析処理について説明する。図９２は、本実施形態におけるコマンド解析処理の手順を示すフローチャートである。なお、以下に説明するコマンド解析処理は、ホスト制御回路２１０（副制御回路２００）により制御される。すなわち、ホスト制御回路２１０（副制御回路２００）は、コマンド解析処理を行う手段（コマンド解析手段）も兼ねる。
[Command analysis processing]
Next, with reference to FIG. 92, the command analysis process performed in S205 in the sub control main process (see FIG. 81) will be described. FIG. 92 is a flowchart showing the procedure of command analysis processing in this embodiment. Note that the command analysis processing described below is controlled by the host control circuit 210 (sub-control circuit 200). That is, the host control circuit 210 (sub control circuit 200) also serves as a command analysis process (command analysis unit).
まず、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納された受信コマンドデータを取得する（Ｓ３１１）。なお、この際、受信コマンドデータに対応付けられたエラー情報がある場合には、ホスト制御回路２１０は、該受信コマンドデータを破棄する。 First, the host control circuit 210 acquires received command data stored in the sub work RAM 210a (S311). At this time, if there is error information associated with the received command data, the host control circuit 210 discards the received command data.
次いで、ホスト制御回路２１０は、受信したコマンドの種別を特定する（Ｓ３１２）。また、この処理では、ホスト制御回路２１０は、特定したコマンド種別の情報をサブワークＲＡＭ２１０ａに保存する。なお、コマンド種別は、上述のように、各コマンドのコマンド種別部（先頭バイト領域）に格納された情報（予め設定された値）に基づいて特定される（図２９〜図３４参照）。例えば、受信したコマンドがデモ表示コマンドである場合には、Ｓ３１２の処理において、コマンド種別「８０Ｈ」が、サブワークＲＡＭ２１０ａに格納される。 Next, the host control circuit 210 specifies the type of the received command (S312). In this process, the host control circuit 210 stores information on the specified command type in the sub work RAM 210a. Note that, as described above, the command type is specified based on the information (preset value) stored in the command type portion (first byte area) of each command (see FIGS. 29 to 34). For example, if the received command is a demonstration display command, the command type “80H” is stored in the sub work RAM 210a in the process of S312.
次いで、ホスト制御回路２１０が、Ｓ３１２のコマンド種別の特定処理において受信したコマンドと対応するコマンド種別がないと判断した場合、ホスト制御回路２１０は、該受信コマンドデータを破棄する（Ｓ３１３）。次いで、ホスト制御回路２１０は、受信コマンドデータに含まれるパラメータ数を確認し、該パラメータ数が特定されたコマンド種別に対応するパラメータ数と異なる場合には、該受信コマンドデータを破棄する（Ｓ３１４）。 Next, when the host control circuit 210 determines that there is no command type corresponding to the command received in the command type specifying process of S312, the host control circuit 210 discards the received command data (S313). Next, the host control circuit 210 confirms the number of parameters included in the received command data, and when the number of parameters is different from the number of parameters corresponding to the specified command type, discards the received command data (S314). .
次いで、ホスト制御回路２１０は、コマンドパラメータチェック処理を行う（Ｓ３１５）。この処理では、ホスト制御回路２１０は、コマンド毎に設定されている各種パラメータ（図３０〜図３４参照）内の情報（以下、コマンドパラメータという）の内容をチェックする。具体的には、ホスト制御回路２１０は、例えば、パラメータ内の所定のビット領域に設けられた常時０領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行う。なお、コマンドパラメータチェック処理の詳細については、後述の図９３を参照しながら後で説明する。 Next, the host control circuit 210 performs a command parameter check process (S315). In this processing, the host control circuit 210 checks the contents of information (hereinafter referred to as command parameters) in various parameters (see FIGS. 30 to 34) set for each command. Specifically, the host control circuit 210, for example, always checks the zero area provided in a predetermined bit area in the parameter, checks the valid range of each data stored in the parameter, and stores the stored data Check the combination. Details of the command parameter check process will be described later with reference to FIG. 93 described later.
次いで、ホスト制御回路２１０は、受信コマンドに含まれるコマンドパラメータが正常であるか否かを判別する（Ｓ３１６）。この判別処理では、ホスト制御回路２１０は、Ｓ３１５のコマンドパラメータチェック処理の結果に基づいて、コマンドパラメータが正常であるか否か（コマンドの有効性の有無）を判別する。 Next, the host control circuit 210 determines whether or not the command parameter included in the received command is normal (S316). In this determination process, the host control circuit 210 determines whether or not the command parameter is normal (whether or not the command is valid) based on the result of the command parameter check process in S315.
Ｓ３１６において、ホスト制御回路２１０が、受信コマンドに含まれるコマンドパラメータが正常でないと判別した場合（Ｓ３１６がＮＯ判定の場合）、ホスト制御回路２１０は、該受信コマンドのデータを破棄する（Ｓ３１７）。そして、Ｓ３１７の処理後、ホスト制御回路２１０は、コマンド解析処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２０６に移す。 In S316, when the host control circuit 210 determines that the command parameter included in the received command is not normal (when S316 is NO), the host control circuit 210 discards the data of the received command (S317). Then, after the process of S317, the host control circuit 210 ends the command analysis process and moves the process to S206 of the sub-control main process (see FIG. 81).
一方、Ｓ３１６において、ホスト制御回路２１０が、受信コマンドに含まれるコマンドパラメータが正常であると判別した場合（Ｓ３１６がＹＥＳ判定の場合）、ホスト制御回路２１０は、コマンドパラメータ（ゲームステータス等の情報）をゲームデータに反映（登録）させる（Ｓ３１８）。また、この処理では、コマンドパラメータが反映されたゲームデータをサブワークＲＡＭ２１０ａ内の所定領域に格納する。 On the other hand, when the host control circuit 210 determines that the command parameter included in the received command is normal in S316 (when S316 is YES), the host control circuit 210 determines the command parameter (information such as game status). Is reflected (registered) in the game data (S318). In this process, the game data reflecting the command parameters is stored in a predetermined area in the sub work RAM 210a.
次いで、ホスト制御回路２１０は、サブ抽選処理を行う（Ｓ３１９）。この処理では、ホスト制御回路２１０は、演出用の各種乱数値を取得し、受信したコマンドのコマンド種別に対応する演出内容の決定に係る抽選処理を行う。 Next, the host control circuit 210 performs a sub lottery process (S319). In this process, the host control circuit 210 obtains various random numbers for effects, and performs a lottery process related to the determination of effect contents corresponding to the command type of the received command.
例えば、受信したコマンドが特別図柄演出開始コマンドである場合には、ホスト制御回路２１０は、変動演出テーブル（図２６参照）を用いた抽選処理により、変動演出パターン（「ＥＮ００」〜「ＥＮ４４」）を決定する。また、例えば、受信したコマンドが保留加算コマンドである場合には、ホスト制御回路２１０は、保留演出テーブル（図２７参照）を用いた抽選処理により、保留用図柄の色変化演出に係る演出パターン（「ＨＥ００」〜「ＨＥ１９」）を決定するとともに、先読み演出テーブル（図２８参照）を用いた抽選処理により、先読み演出に係る演出パターン（「ＳＥ００」〜「ＳＥ１９」）を決定する。 For example, when the received command is a special symbol effect start command, the host control circuit 210 performs a variable effect pattern (“EN00” to “EN44”) by a lottery process using the variable effect table (see FIG. 26). To decide. Further, for example, when the received command is a hold addition command, the host control circuit 210 performs an effect pattern related to the color change effect of the reserved symbol by a lottery process using the hold effect table (see FIG. 27). In addition to determining “HE00” to “HE19”), an effect pattern (“SE00” to “SE19”) related to the prefetch effect is determined by a lottery process using the prefetch effect table (see FIG. 28).
また、Ｓ３１９の処理では、ホスト制御回路２１０は、サブ抽選処理の抽選結果（例えば、上述した各種演出パターンの情報）をサブワークＲＡＭ２１０ａ内の所定領域に格納する。 In the process of S319, the host control circuit 210 stores the lottery result of the sub lottery process (for example, information on the various effect patterns described above) in a predetermined area in the subwork RAM 210a.
次いで、ホスト制御回路２１０は、Ｓ３１９のサブ抽選処理により得られた抽選結果をサブワークＲＡＭ２１０ａに格納されたゲームデータに反映（登録）させる（Ｓ３２０）。 Next, the host control circuit 210 reflects (registers) the lottery result obtained by the sub lottery process of S319 in the game data stored in the sub work RAM 210a (S320).
次いで、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたゲームデータのバックアップ処理を行う（Ｓ３２１）。この処理により、ゲームデータが、ＳＲＡＭ２１０ｂ内の所定領域及びそのミラーリング領域に保存される。なお、この処理でバックアップされたゲームデータは、上述したバックアップ復帰初期化処理（図８４参照）において、ゲームデータが破損している場合に参照される。そして、Ｓ３２１の処理後、ホスト制御回路２１０は、コマンド解析処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２０６に移す。 Next, the host control circuit 210 performs a backup process of the game data stored in the sub work RAM 210a (S321). By this processing, game data is stored in a predetermined area and its mirroring area in the SRAM 210b. The game data backed up in this process is referred to when the game data is damaged in the above-described backup recovery initialization process (see FIG. 84). Then, after the process of S321, the host control circuit 210 ends the command analysis process and moves the process to S206 of the sub-control main process (see FIG. 81).
なお、本実施形態では、上述のように、コマンド解析処理において、受信コマンドの破棄処理が行われる場合もあるが、破棄した受信コマンドの前にメインＣＰＵ７１からホスト制御回路２１０にコマンドが全く送信されていない場合には、アニメーションリクエストが生成されないので、表示装置１３の表示画面には、真っ黒な画像が表示される。一方、破棄した受信コマンドの前にメインＣＰＵ７１からホスト制御回路２１０にコマンドが送信されている場合には、破棄した受信コマンドに基づくアニメーションリクエストは生成されず、表示装置１３の表示画面には、破棄した受信コマンドの前のコマンドに基づくアニメーションリクエストにより生成された画像が維持して表示される。 In the present embodiment, as described above, in the command analysis process, the received command may be discarded. However, the command is completely transmitted from the main CPU 71 to the host control circuit 210 before the discarded received command. If not, no animation request is generated, and a black image is displayed on the display screen of the display device 13. On the other hand, if a command is transmitted from the main CPU 71 to the host control circuit 210 before the discarded received command, an animation request based on the discarded received command is not generated, and the display screen of the display device 13 displays the discarded request. The image generated by the animation request based on the command before the received command is maintained and displayed.
［コマンドパラメータチェック処理］
次に、図９３を参照して、コマンド解析処理（図９２参照）中のＳ３１５で行うコマンドパラメータチェック処理について説明する。なお、図９３は、本実施形態におけるコマンドパラメータチェック処理の手順を示すフローチャートである。
[Command parameter check processing]
Next, with reference to FIG. 93, the command parameter check process performed in S315 during the command analysis process (see FIG. 92) will be described. FIG. 93 is a flowchart showing the procedure of command parameter check processing in the present embodiment.
まず、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたコマンド種別を取得し、受信コマンドのコマンド種別に対応するチェック項目（マスキング）を設定する（Ｓ３３１）。 First, the host control circuit 210 acquires the command type stored in the sub work RAM 210a, and sets a check item (masking) corresponding to the command type of the received command (S331).
次いで、ホスト制御回路２１０は、受信コマンドに含まれる全ての常時０領域の情報をチェックする（Ｓ３３２）。なお、この処理において、ホスト制御回路２１０が、１以上の常時０領域において「０」以外の情報が格納されていることを検出した場合、ホスト制御回路２１０は、該受信コマンドを破棄する。また、解析対象の受信コマンドに常時０領域が設けられていない場合には、Ｓ３３２の処理は行われない。 Next, the host control circuit 210 checks information on all the always 0 areas included in the received command (S332). In this process, when the host control circuit 210 detects that information other than “0” is stored in one or more always 0 areas, the host control circuit 210 discards the received command. In addition, when a zero area is not always provided in the received command to be analyzed, the process of S332 is not performed.
次いで、ホスト制御回路２１０は、受信コマンドに含まれる各情報の値が対応する所定の範囲内の値であるか否かをチェックする（Ｓ３３３）。本実施形態では、受信コマンドのパラメータフィールド部に格納された情報の値は、予め所定の範囲（有効範囲）内の値となるように定義されている。例えば、第１電断復帰コマンド（図３２参照）の第２パラメータの格納領域（「ｂ０」〜「ｂ７」の８ビットの領域）には、特別停止図柄指定情報が格納されているが、この特別停止図柄指定情報の値の有効範囲は「０ｘ００」〜「０ｘ２０」に設定されている。そして、この処理において、ホスト制御回路２１０が、受信コマンドに含まれる１以上の情報において、その値が対応する所定の範囲内の値でないと判断した場合には、ホスト制御回路２１０は、該受信コマンドを破棄する。 Next, the host control circuit 210 checks whether or not the value of each information included in the received command is a value within a corresponding predetermined range (S333). In this embodiment, the value of the information stored in the parameter field part of the received command is defined in advance to be a value within a predetermined range (effective range). For example, special stop symbol designating information is stored in the storage area of the second parameter (the 8-bit area “b0” to “b7”) of the first power failure recovery command (see FIG. 32). The valid range of the value of the special stop symbol designation information is set to “0x00” to “0x20”. In this process, when the host control circuit 210 determines that the value is not a value within a predetermined range corresponding to one or more pieces of information included in the reception command, the host control circuit 210 Discard the command.
次いで、ホスト制御回路２１０は、受信コマンドに含まれる各種情報の組合せをチェックする（Ｓ３３４）。本実施形態では、受信コマンドに含まれる各情報の値が対応する有効範囲内の値であっても、コマンドに含まれる各種情報の組合せに矛盾が発生する場合には、ホスト制御回路２１０は、該受信コマンドを破棄する。例えば、受信コマンドが特別図柄演出開始コマンドである場合、その受信コマンドに含まれるゲームステータスの情報が「小当り」を示し、図柄指定コマンドの情報が大当り図柄であるときには、コマンド内の情報の組合せに矛盾が発生しているので、ホスト制御回路２１０は、受信した特別図柄演出開始コマンドを破棄する。 Next, the host control circuit 210 checks a combination of various information included in the received command (S334). In the present embodiment, even if the value of each information included in the received command is a value within the corresponding effective range, if there is a contradiction in the combination of various information included in the command, the host control circuit 210 The received command is discarded. For example, when the received command is a special symbol effect start command, the game status information included in the received command indicates “small hit”, and when the symbol designation command information is a big hit symbol, a combination of information in the command Therefore, the host control circuit 210 discards the received special symbol effect start command.
そして、Ｓ３３４の処理後、ホスト制御回路２１０は、コマンドパラメータチェック処理を終了し、処理をコマンド解析処理（図９２参照）のＳ３１６に移す。 After the process of S334, the host control circuit 210 ends the command parameter check process, and moves the process to S316 of the command analysis process (see FIG. 92).
なお、本実施形態では、上述のように、コマンドパラメータチェック処理は、ホスト制御回路２１０（副制御回路２００）により制御される。すなわち、ホスト制御回路２１０（副制御回路２００）は、Ｓ３３２の常時０領域のチェック処理を行う手段（第１コマンド判定手段）、Ｓ３３３の受信コマンドに含まれる各情報の値の有効性のチェック処理を行う手段（第２コマンド判定手段）、及び、Ｓ３３４の受信コマンドに含まれる各種情報の組合せのチェック処理を行う手段（第３コマンド判定手段）も兼ねる。 In the present embodiment, as described above, the command parameter check process is controlled by the host control circuit 210 (sub control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) is a means (first command determination means) that performs a zero area check process in S332, and a validity check process for each information value included in the received command in S333 And a means for performing a check process of a combination of various information included in the received command in S334 (a third command determination means).
［アニメーションリクエスト構築処理］
次に、図９４を参照して、副制御メイン処理（図８１参照）中のＳ２０６で行うアニメーションリクエスト構築処理について説明する。なお、図９４は、本実施形態におけるアニメーションリクエスト構築処理の手順を示すフローチャートである。
[Animation request construction process]
Next, with reference to FIG. 94, the animation request construction process performed in S206 in the sub control main process (see FIG. 81) will be described. FIG. 94 is a flowchart showing the procedure of the animation request construction process in this embodiment.
まず、ホスト制御回路２１０は、主制御回路７０からコマンドを受信したか否かを判別する（Ｓ３４１）。 First, the host control circuit 210 determines whether a command has been received from the main control circuit 70 (S341).
Ｓ３４１において、ホスト制御回路２１０が、主制御回路７０からコマンドを受信していないと判別した場合（Ｓ３４１がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ３５２の処理を行う。一方、Ｓ３４１において、ホスト制御回路２１０が、主制御回路７０からコマンドを受信したと判別した場合（Ｓ３４１がＹＥＳ判定の場合）、ホスト制御回路２１０は、電断復帰コマンド（第１電断復帰コマンド及び第２電断復帰コマンド）を受信したか否かを判別する（Ｓ３４２）。 In S341, when the host control circuit 210 determines that a command has not been received from the main control circuit 70 (when S341 is NO), the host control circuit 210 performs the process of S352 described later. On the other hand, when the host control circuit 210 determines in S341 that the command has been received from the main control circuit 70 (when S341 is YES), the host control circuit 210 executes the power failure recovery command (first power failure recovery command). And the second power failure return command) are determined (S342).
Ｓ３４２において、ホスト制御回路２１０が、電断復帰コマンドを受信していないと判別した場合（Ｓ３４２がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ３４６の処理を行う。一方、Ｓ３４２において、ホスト制御回路２１０が、電断復帰コマンドを受信したと判別した場合（Ｓ３４２がＹＥＳ判定の場合）、ホスト制御回路２１０は、電断復帰コマンド（第２電断復帰コマンド）に含まれるステータス（内部制御状態）の情報が変動状態であるか否かを判別する（Ｓ３４３）。具体的には、ホスト制御回路２１０は、第２電断復帰コマンド内の第２パラメータに含まれる内部制御状態番号の格納領域に「００１」（特別図柄変動状態）がセットされているか否かを判別する。なお、電断検知時の状態が特別図柄の変動表示中である場合には、Ｓ３４３の処理の時点において、第２電断復帰コマンドの第２パラメータ内の内部制御状態番号の格納領域に「００１」（特別図柄変動状態）がセットされている。 In S342, when the host control circuit 210 determines that the power interruption return command has not been received (when S342 is NO), the host control circuit 210 performs the process of S346 described later. On the other hand, when it is determined in S342 that the host control circuit 210 has received the power failure recovery command (when S342 is YES), the host control circuit 210 determines that the power failure recovery command (second power failure recovery command). It is determined whether or not the status (internal control state) information included is in a fluctuating state (S343). Specifically, the host control circuit 210 determines whether or not “001” (special symbol variation state) is set in the storage area of the internal control state number included in the second parameter in the second power failure recovery command. Determine. If the state at the time of detecting the power interruption is in the special symbol variation display, “001” is stored in the storage area of the internal control state number in the second parameter of the second power interruption recovery command at the time of the process of S343. "(Special symbol variation state) is set.
Ｓ３４３において、ホスト制御回路２１０が、電断復帰コマンドに含まれるステータスの情報が変動状態でないと判別した場合（Ｓ３４３がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ３４６の処理を行う。 In S343, when the host control circuit 210 determines that the status information included in the power interruption return command is not in a fluctuating state (when S343 is NO), the host control circuit 210 performs the process of S346 described later.
一方、Ｓ３４３において、ホスト制御回路２１０が、電断復帰コマンドに含まれるステータスの情報が変動状態であると判別した場合（Ｓ３４３がＹＥＳ判定の場合）、ホスト制御回路２１０は、シンプルモードオブジェクトの生成処理を予約する（Ｓ３４４）。次いで、ホスト制御回路２１０は、シンプルモードオブジェクト以外の全てのオブジェクト（常駐しているオブジェクトも含む）の終了処理を行う（Ｓ３４５）。そして、Ｓ３４５の処理後、ホスト制御回路２１０は、後述のＳ３５０の処理を行う。 On the other hand, when the host control circuit 210 determines in S343 that the status information included in the power interruption return command is in a fluctuating state (when S343 is YES), the host control circuit 210 generates a simple mode object. A process is reserved (S344). Next, the host control circuit 210 performs termination processing for all objects (including resident objects) other than the simple mode object (S345). After the process of S345, the host control circuit 210 performs the process of S350 described later.
ここで、再度、Ｓ３４２又はＳ３４３の処理に戻って、Ｓ３４２又はＳ３４３がＮＯ判定の場合、ホスト制御回路２１０は、オブジェクトが存在するか否かを判別する（Ｓ３４６）。 Here, returning to the processing of S342 or S343 again, if S342 or S343 is NO, the host control circuit 210 determines whether or not an object exists (S346).
Ｓ３４６において、ホスト制御回路２１０が、オブジェクトが存在しないと判別した場合（Ｓ３４６がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ３５０の処理を行う。一方、Ｓ３４６において、ホスト制御回路２１０が、オブジェクトが存在すると判別した場合（Ｓ３４６がＹＥＳ判定の場合）、ホスト制御回路２１０は、シンプルモードオブジェクトが存在するか否かを判別する（Ｓ３４７）。 In S346, when the host control circuit 210 determines that the object does not exist (S346 is NO), the host control circuit 210 performs the process of S350 described later. On the other hand, if the host control circuit 210 determines in S346 that the object exists (YES in S346), the host control circuit 210 determines whether or not the simple mode object exists (S347).
Ｓ３４７において、ホスト制御回路２１０が、シンプルモードオブジェクトが存在しないと判別した場合（Ｓ３４７がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ３４９の処理を行う。一方、Ｓ３４７において、ホスト制御回路２１０が、シンプルモードオブジェクトが存在すると判別した場合（Ｓ３４７がＹＥＳ判定の場合）、ホスト制御回路２１０は、特別図柄の変動表示が終了することを示すコマンド（例えば、特別演出停止コマンド、特別図柄当り終了表示コマンド等）を受信したか否かを判別する（Ｓ３４８）。 In S347, when the host control circuit 210 determines that there is no simple mode object (when S347 is NO), the host control circuit 210 performs the process of S349 described later. On the other hand, when the host control circuit 210 determines that the simple mode object exists in S347 (when S347 is YES), the host control circuit 210 uses a command (for example, a command indicating that the special symbol variation display ends) It is determined whether or not a special effect stop command, a special symbol end display command, etc.) have been received (S348).
Ｓ３４８において、ホスト制御回路２１０が、特別図柄の変動表示が終了することを示すコマンドを受信しなかったと判別した場合（Ｓ３４８がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ３５２の処理を行う。一方、Ｓ３４８において、ホスト制御回路２１０が、特別図柄の変動表示が終了することを示すコマンドを受信したと判別した場合（Ｓ３４８がＹＥＳ判定の場合）、すなわち、シンプルモードオブジェクトを終了する場合、ホスト制御回路２１０は、後述のＳ３４９の処理を行う。 In S348, when it is determined that the host control circuit 210 has not received a command indicating that the special symbol variation display ends (when S348 is NO), the host control circuit 210 performs the process of S352 described later. Do. On the other hand, if it is determined in S348 that the host control circuit 210 has received a command indicating that the special symbol variation display is terminated (S348 is YES), that is, if the simple mode object is terminated, the host The control circuit 210 performs the process of S349 described later.
Ｓ３４７がＮＯ判定の場合又はＳ３４８がＹＥＳ判定の場合、ホスト制御回路２１０は、既に生成されているオブジェクトの終了処理を行う（Ｓ３４９）。この処理により、不要な演出動作（演出画像再生、役物可動、音声再生などを示すコマンドの生成）が終了する。なお、既に生成されているオブジェクトがシンプルモードオブジェクトである場合には、この処理によりシンプルモードオブジェクトによる演出動作が終了する。 When S347 is NO or when S348 is YES, the host control circuit 210 performs an end process for the already generated object (S349). With this processing, unnecessary production operations (production of commands indicating production image reproduction, accessory movement, voice reproduction, etc.) are completed. If the already generated object is a simple mode object, the rendering operation by the simple mode object is terminated by this process.
Ｓ３４９或いはＳ３４５の処理後、又は、Ｓ３４６がＮＯ判定の場合、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたコマンド種別の情報に基づいて、コマンド種別に対応するオブジェクトを生成する（Ｓ３５０）。なお、Ｓ３４５の処理後にこの処理が行われる場合には、ホスト制御回路２１０は、Ｓ３５０の処理において、シンプルモードオブジェクトを生成する。また、電源の初期投入時又はシンプルモードオブジェクトの終了時には、ホスト制御回路２１０は、Ｓ３５０の処理において、常駐型のオブジェクトも生成する。 After the process of S349 or S345, or when S346 is NO, the host control circuit 210 generates an object corresponding to the command type based on the command type information stored in the sub work RAM 210a (S350). When this process is performed after the process of S345, the host control circuit 210 generates a simple mode object in the process of S350. In addition, when the power is initially turned on or when the simple mode object is terminated, the host control circuit 210 also generates a resident object in the process of S350.
次いで、ホスト制御回路２１０は、オブジェクトの初期化処理を行う（Ｓ３５１）。この処理では、ホスト制御回路２１０は、オブジェクトにより使用される記憶領域を初期化する。 Next, the host control circuit 210 performs object initialization processing (S351). In this process, the host control circuit 210 initializes a storage area used by the object.
Ｓ３５１の処理後、又は、Ｓ３４１或いはＳ３４８がＮＯ判定の場合、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたゲームデータの情報を参照し、オブジェクト（例えば、演出オブジェクト、保留オブジェクト、シンプルモードオブジェクトなど）に基づくアニメーションリクエストを生成し、該アニメーションリクエストをサブワークＲＡＭ２１０ａの所定領域にセットする（Ｓ３５２）。この処理によりコマンド受信に応じたアニメーションリクエストが生成される。 After the processing of S351, or when S341 or S348 is NO, the host control circuit 210 refers to the information of the game data stored in the sub work RAM 210a, and the object (for example, effect object, hold object, simple mode object) Etc.), and the animation request is set in a predetermined area of the sub work RAM 210a (S352). By this process, an animation request corresponding to the command reception is generated.
次いで、ホスト制御回路２１０は、アニメーションリクエストに基づいて、アニメーションリクエストが指定する演出に対応するサウンドリクエスト、ランプリクエスト及び役物リクエストを生成する（Ｓ３５３）。また、この処理では、ホスト制御回路２１０は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成されたサウンドリクエスト、ランプリクエスト及び役物リクエストを、ホスト制御回路２１０内に設けられたリクエストバッファに一時的に格納する。なお、本実施形態では、リクエストバッファは、例えば、サブワークＲＡＭ２１０ａ、ＳＲＡＭ２１０ｂ等に設けられるが、リクエストバッファの形成場所は特に限定されない。 Next, based on the animation request, the host control circuit 210 generates a sound request, a lamp request, and an accessory request corresponding to the effect specified by the animation request (S353). Further, in this process, the host control circuit 210 sends the generated sound request, lamp request, and accessory request to the host in order to synchronize the video display operation with the sound reproduction operation, the light emission operation, and the accessory driving operation. The data is temporarily stored in a request buffer provided in the control circuit 210. In the present embodiment, the request buffer is provided in, for example, the sub work RAM 210a, the SRAM 210b, etc., but the location where the request buffer is formed is not particularly limited.
そして、Ｓ３５３の処理後、ホスト制御回路２１０は、アニメーションリクエスト構築処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２０７に移す。 Then, after the processing of S353, the host control circuit 210 ends the animation request construction processing, and moves the processing to S207 of the sub control main processing (see FIG. 81).
なお、本実施形態では、上述のように、アニメーションリクエスト構築処理は、ホスト制御回路２１０（副制御回路２００）により制御される。すなわち、ホスト制御回路２１０（副制御回路２００）は、Ｓ３５０のオブジェクト生成処理を行う手段（処理情報生成手段）、及び、Ｓ３５２のアニメーションリクエストの生成処理を行う手段（演出開始要求作成手段）も兼ねる。 In the present embodiment, as described above, the animation request construction process is controlled by the host control circuit 210 (sub control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also serves as means for performing object generation processing in S350 (processing information generation means) and means for performing animation request generation processing in S352 (production start request creation means). .
［描画制御処理］
次に、図９５Ａ及び図９５Ｂを参照して、副制御メイン処理（図８１参照）中のＳ２０８で行う描画制御処理について説明する。なお、図９５Ａは、ホスト制御回路２１０により実行される描画制御処理の手順を示すフローチャートである。また、図９５Ｂは、描画制御処理においてホスト制御回路２１０から表示制御回路２３０に描画リクエストが出力された際に、表示制御回路２３０により実行される処理の手順を示すフローチャートである。
[Drawing control processing]
Next, with reference to FIG. 95A and FIG. 95B, the drawing control process performed in S208 in the sub control main process (see FIG. 81) will be described. FIG. 95A is a flowchart showing the procedure of the drawing control process executed by the host control circuit 210. FIG. 95B is a flowchart showing a procedure of processing executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 in the drawing control processing.
（１）ホスト制御回路により実行される描画制御処理
まず、ホスト制御回路２１０は、図９５Ａに示すように、動画コマンド作成処理を行う（Ｓ３６１）。なお、動画コマンド作成処理の詳細については、後述の図９６を参照しながら後で説明する。
(1) Drawing Control Process Performed by Host Control Circuit First, the host control circuit 210 performs a moving image command creation process as shown in FIG. 95A (S361). The details of the moving image command creation process will be described later with reference to FIG. 96 described later.
次いで、ホスト制御回路２１０は、動画再生状態の管理処理を行う（Ｓ３６２）。次いで、ホスト制御回路２１０は、動画コマンド（動画のデコード開始指令）を表示制御回路２３０に発行（出力）する（Ｓ３６３）。この処理により表示制御回路２３０の処理が開始される。 Next, the host control circuit 210 performs a moving image playback state management process (S362). Next, the host control circuit 210 issues (outputs) a moving image command (moving image decoding start command) to the display control circuit 230 (S363). By this process, the process of the display control circuit 230 is started.
次いで、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されている、前回フレーム（前回の描画制御処理）で生成された描画リクエストを表示制御回路２３０に発行（出力）する（Ｓ３６４）。表示制御回路２３０は、この送信された前回フレームの描画リクエストに基づいて、描画処理を行う。 Next, the host control circuit 210 issues (outputs) the drawing request generated in the previous frame (previous drawing control process) stored in the sub work RAM 210a to the display control circuit 230 (S364). The display control circuit 230 performs a rendering process based on the transmitted previous frame rendering request.
次いで、ホスト制御回路２１０は、全コマンドリスト作成処理を行う（Ｓ３６５）。この処理により、次回フレームにおいて、表示制御回路２３０により実行される描画処理で用いられる描画リクエストが生成され、該描画リクエストがサブワークＲＡＭ２１０ａに格納される。なお、全コマンドリスト作成処理の詳細については、後述の図９８を参照しながら後で説明する。 Next, the host control circuit 210 performs all command list creation processing (S365). With this process, a drawing request used in a drawing process executed by the display control circuit 230 is generated in the next frame, and the drawing request is stored in the sub work RAM 210a. Details of the all command list creation process will be described later with reference to FIG. 98 described later.
次いで、ホスト制御回路２１０は、表示制御回路２３０から出力された表示開始コマンドに基づいて、レンダリング結果の表示処理が開始されたことを確認する（Ｓ３６６）。そして、Ｓ３６６の処理後、ホスト制御回路２１０は、描画制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２０９に移す。 Next, the host control circuit 210 confirms that the rendering result display process has started based on the display start command output from the display control circuit 230 (S366). After the process of S366, the host control circuit 210 ends the drawing control process, and moves the process to S209 of the sub control main process (see FIG. 81).
（２）描画制御処理時に実行される表示制御回路の処理
まず、ホスト制御回路２１０から出力された動画コマンド（動画のデコード開始指令）が表示制御回路２３０に入力されると、表示制御回路２３０は、動画のデコード処理を開始する（Ｓ３７１）。なお、本実施形態では、このデコード処理及び後述の描画処理は、２フレームの期間に渡って行われる。
(2) Processing of Display Control Circuit Performed During Drawing Control Process First, when a moving image command (moving image decoding start command) output from the host control circuit 210 is input to the display control circuit 230, the display control circuit 230 Then, the moving image decoding process is started (S371). In the present embodiment, this decoding process and a drawing process described later are performed over a period of two frames.
次いで、ホスト制御回路２１０から出力された描画リクエスト（前回フレームで生成された描画リクエスト）が表示制御回路２３０に入力されると、表示制御回路２３０は、該描画リクエストに基づいて、描画処理を行う（Ｓ３７２）。なお、描画処理の詳細については、後述の図９９〜図１０１を参照しながら後で説明する。 Next, when a drawing request output from the host control circuit 210 (drawing request generated in the previous frame) is input to the display control circuit 230, the display control circuit 230 performs a drawing process based on the drawing request. (S372). Details of the drawing process will be described later with reference to FIGS. 99 to 101 described later.
次いで、表示制御回路２３０は、Ｓ３７２の描画処理で得られたレンダリング結果（描画結果）の表示処理を開始する（Ｓ３７３）。この処理では、表示制御回路２３０は、レンダリング結果が格納されたＳＤＲＡＭ２５０内の一方のフレームバッファ（機能可変データ領域）の機能を描画機能（第２の機能）から表示機能（第１の機能）に切り替えて、レンダリング結果の表示処理を開始する。 Next, the display control circuit 230 starts display processing of the rendering result (drawing result) obtained in the drawing processing of S372 (S373). In this processing, the display control circuit 230 changes the function of one frame buffer (function variable data area) in the SDRAM 250 in which the rendering result is stored from the drawing function (second function) to the display function (first function). Switch to start rendering result display processing.
次いで、表示制御回路２３０は、レンダリング結果（描画結果）の表示処理が開始されたことを示す表示開始コマンドをホスト制御回路２１０に出力する（Ｓ３７４）。そして、Ｓ３７４の処理後、表示制御回路２３０は、描画制御処理時に行う上記一連の処理を終了する。このように、前回フレームで生成された描画リクエストに基づいて当該描画処理を実行するため、描画処理の終了後に実行されるフレームバッファの機能（使用領域）を描画機能（描画用記憶領域）から表示機能（表示用記憶領域）に切り替えるタイミングに合わせて、サウンドリクエスト及び役物リクエストがそれぞれ対応する制御回路に送信される。このため、サウンドリクエストや役物リクエストは、各リクエストが生成されてから２フレーム遅れて対応する制御回路に送信される。 Next, the display control circuit 230 outputs a display start command indicating that display processing of the rendering result (drawing result) has been started to the host control circuit 210 (S374). Then, after the process of S374, the display control circuit 230 ends the series of processes performed during the drawing control process. In this way, since the drawing process is executed based on the drawing request generated in the previous frame, the function (use area) of the frame buffer executed after the drawing process ends is displayed from the drawing function (drawing storage area). In accordance with the timing of switching to the function (display storage area), the sound request and the accessory request are transmitted to the corresponding control circuits. For this reason, the sound request and the accessory request are transmitted to the corresponding control circuit two frames after each request is generated.
［動画コマンド作成処理］
次に、図９６を参照して、描画制御処理（図９５Ａ参照）中のＳ３６１で行う動画コマンド作成処理について説明する。なお、図９６は、本実施形態における動画コマンド作成処理の手順を示すフローチャートである。
[Video command creation process]
Next, with reference to FIG. 96, the moving image command creation process performed in S361 during the drawing control process (see FIG. 95A) will be described. FIG. 96 is a flowchart showing the procedure of the moving image command creation process in the present embodiment.
まず、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたアニメーションリクエストを参照し、描画データのルートコンポジションを設定するための情報を取得する（Ｓ３８１）。なお、ルートコンポジションは、演出時に表示する主な描画データのことであり、本実施形態では、設定可能なルートコンポジションの個数は最大８個である。それゆえ、本実施形態では、ルートコンポジションに設定された描画データを最大８個まで同時に再生することができる。 First, the host control circuit 210 refers to the animation request stored in the sub work RAM 210a, and acquires information for setting the root composition of the drawing data (S381). The root composition is main drawing data displayed at the time of production. In the present embodiment, the maximum number of root compositions that can be set is eight. Therefore, in this embodiment, up to eight drawing data set in the root composition can be reproduced simultaneously.
次いで、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたアニメーションリクエストを参照し、描画データのサブコンポジションを設定するための情報を取得する（Ｓ３８２）。なお、サブコンポジションは、ルートコンポジションに対して副次的な視覚的効果（エフェクトなど）を与える描画データのことである。 Next, the host control circuit 210 refers to the animation request stored in the sub work RAM 210a, and acquires information for setting the sub composition of the drawing data (S382). The sub-composition is drawing data that gives a secondary visual effect (such as an effect) to the root composition.
次いで、ホスト制御回路２１０は、後述のＳ３８４〜Ｓ３８７の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたか否かを判別する（Ｓ３８３）。ここでいう、「全レイヤに応じて実行される」には、全レイヤ分実行される、全レイヤに対応した回数実行される、又は、全レイヤに基づいて実行されるなどが含まれ、アニメーションリクエスト又は描画データと対応するレイヤ数に応じた回数、後述のＳ３８４〜Ｓ３８７の処理が行われればよい。また、全てのレイヤでなくとも各レイヤに対して取捨選択を行うなど、様々な前提条件の下で後述のＳ３８４〜Ｓ３８７の処理を実行してもよい。 Next, the host control circuit 210 determines whether or not the processing of S384 to S387, which will be described later, has been executed in accordance with all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. (S383). Here, “executed according to all layers” includes, for example, executed for all layers, executed a number of times corresponding to all layers, or executed based on all layers. The processes in S384 to S387 described later may be performed a number of times corresponding to the number of layers corresponding to the request or drawing data. Moreover, you may perform the process of below-mentioned S384-S387 under various preconditions, such as performing selection with respect to each layer even if it is not all layers.
Ｓ３８３において、ホスト制御回路２１０が、後述のＳ３８４〜Ｓ３８７の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されていないと判別した場合（Ｓ３８３がＮＯ判定の場合）、ホスト制御回路２１０は、サブメインＲＯＭ２０５に格納されたアニメーションデータ読込処理を行う（Ｓ３８４）。なお、アニメーションデータ読込処理の詳細については、後述の図９７Ａ及び図９７Ｂを参照しながら後で説明する。 In S383, the host control circuit 210 determines that the processes in S384 to S387, which will be described later, are not executed in accordance with all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. In the case (when S383 is NO), the host control circuit 210 performs a process of reading the animation data stored in the sub main ROM 205 (S384). Details of the animation data reading process will be described later with reference to FIGS. 97A and 97B described later.
Ｓ３８４の処理後、ホスト制御回路２１０は、アニメーションデータから描画データに関する情報を取得する（Ｓ３８５）。次いで、ホスト制御回路２１０は、アニメーションリクエストにより指定された演出内容に応じて、描画データに関する情報を書き換える（Ｓ３８６）。この処理では、例えば、演出内容に応じて、フッテージ、エフェクト、動きに関する情報を書き換える。 After the process of S384, the host control circuit 210 acquires information related to the drawing data from the animation data (S385). Next, the host control circuit 210 rewrites the information related to the drawing data in accordance with the effect content specified by the animation request (S386). In this process, for example, information on the footage, the effect, and the movement is rewritten according to the contents of the effect.
次いで、ホスト制御回路２１０は、動画コマンド（画像データのデコード処理を開始させるコマンド）の作成処理を行う（Ｓ３８７）。Ｓ３８７の処理後、ホスト制御回路２１０は、処理をＳ３８３に戻し、Ｓ３８３以降の処理を繰り返す。 Next, the host control circuit 210 performs processing for creating a moving image command (a command for starting decoding processing of image data) (S387). After the process of S387, the host control circuit 210 returns the process to S383, and repeats the processes after S383.
ここで、再度、Ｓ３８３の処理に戻って、Ｓ３８３において、ホスト制御回路２１０が、Ｓ３８４〜Ｓ３８７の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたと判別した場合（Ｓ３８３がＹＥＳ判定の場合）、ホスト制御回路２１０は、上述したＳ３８１〜Ｓ３８７の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたか否かを判別する（Ｓ３８８）。 Here, returning to the processing of S383 again, in S383, the host control circuit 210 performs the processing of S384 to S387 for all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. When the host control circuit 210 determines that the process is executed in accordance with the determination (YES in S383), the host control circuit 210 performs the above-described processes in S381 to S387 according to the drawing data in which the route composition specified by the animation request is set. It is determined whether it has been executed (S388).
Ｓ３８８において、ホスト制御回路２１０が、上述したＳ３８１〜Ｓ３８７の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されていないと判別した場合（Ｓ３８８がＮＯ判定の場合）、ホスト制御回路２１０は、処理をＳ３８１に戻し、Ｓ３８１以降の処理を繰り返す。一方、Ｓ３８８において、ホスト制御回路２１０が、上述したＳ３８１〜Ｓ３８７の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたと判別した場合（Ｓ３８８がＹＥＳ判定の場合）、ホスト制御回路２１０は、動画コマンド作成処理を終了し、処理を描画制御処理（図９５Ａ参照）のＳ３６２に移す。 In S388, when the host control circuit 210 determines that the processes in S381 to S387 described above are not executed according to the drawing data in which the route composition specified by the animation request is set (S388 is NO). ), The host control circuit 210 returns the process to S381, and repeats the processes after S381. On the other hand, when the host control circuit 210 determines in S388 that the processes in S381 to S387 described above have been executed in accordance with the drawing data in which the route composition specified by the animation request is set (YES in S388) ), The host control circuit 210 ends the moving image command creation process and moves the process to S362 of the drawing control process (see FIG. 95A).
［アニメーションデータ読込処理］
次に、図９７Ａ及び図９７Ｂを参照して、動画コマンド作成処理（図９６参照）中のＳ３８４で行うアニメーションデータ読込処理について説明する。なお、図９７Ａは、本実施形態におけるアニメーションデータ読込処理の手順を示すフローチャートである。また、図９７Ｂは、サブメインＲＯＭ２０５に格納されているアニメーションデータに含まれる各種データ及びそれらのデータの格納領域の構成を示す図である。
[Animation data read processing]
Next, with reference to FIG. 97A and FIG. 97B, the animation data reading process performed in S384 during the moving image command creation process (see FIG. 96) will be described. FIG. 97A is a flowchart showing the procedure of the animation data reading process in this embodiment. FIG. 97B is a diagram showing the configuration of various data included in the animation data stored in the sub main ROM 205 and the storage area of those data.
まず、ホスト制御回路２１０は、サブメインＲＯＭ２０５内の構成指定テーブルを参照し、オブジェクトで指定されたアニメーションの構成データを確認する（Ｓ３９１）。次いで、ホスト制御回路２１０は、指定された構成データのアドレスを取得する（Ｓ３９２）。 First, the host control circuit 210 refers to the configuration designation table in the sub-main ROM 205, and confirms the animation configuration data designated by the object (S391). Next, the host control circuit 210 acquires the address of the designated configuration data (S392).
次いで、ホスト制御回路２１０は、サブメインＲＯＭ２０５内の指定された構成データの格納領域を参照する（Ｓ３９３）。次いで、ホスト制御回路２１０は、構成データに含まれる構成情報を参照して、描画対象の情報を取得する（Ｓ３９４）。なお、構成情報には、主に、フレームの位置、幅、高さ、レイヤ数、開始フレーム、終了フレーム、データ更新回数（毎フレーム、２フレームなど）等の情報が含まれる。次いで、ホスト制御回路２１０は、構成データの格納領域を参照して、参照するレイヤデータのアドレスを取得する（Ｓ３９５）。 Next, the host control circuit 210 refers to the storage area for the designated configuration data in the sub main ROM 205 (S393). Next, the host control circuit 210 refers to the configuration information included in the configuration data, and acquires drawing target information (S394). The configuration information mainly includes information such as the frame position, width, height, number of layers, start frame, end frame, number of data updates (every frame, 2 frames, etc.). Next, the host control circuit 210 refers to the storage area for the configuration data and acquires the address of the layer data to be referred to (S395).
次いで、ホスト制御回路２１０は、Ｓ３９５の処理で取得されたアドレスのレイヤデータの格納領域を参照する（Ｓ３９６）。そして、ホスト制御回路２１０は、レイヤデータに含まれるレイヤ情報を取得する（Ｓ３９７）。なお、レイヤ情報には、例えば、フッテージＩＤ／コンポＩＤ、開始フレーム、終了フレーム、パラメータ数等の情報が含まれる。次いで、ホスト制御回路２１０は、レイヤの各種パラメータを取得する際に参照する各種データアドレス（例えば、パラメータアドレスやエフェクトテーブルアドレスなど）を取得する（Ｓ３９８）。 Next, the host control circuit 210 refers to the storage area of the layer data at the address acquired in S395 (S396). Then, the host control circuit 210 acquires layer information included in the layer data (S397). Note that the layer information includes, for example, information such as a footage ID / component ID, a start frame, an end frame, and the number of parameters. Next, the host control circuit 210 acquires various data addresses (for example, parameter address, effect table address, etc.) to be referred to when acquiring various parameters of the layer (S398).
次いで、ホスト制御回路２１０は、Ｓ３９８の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する（Ｓ３９９）。次いで、ホスト制御回路２１０は、パラメータデータに含まれるレイヤのパラメータ情報及びレイヤの各種パラメータを取得する（Ｓ４００）。なお、レイヤのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。また、レイヤの各種パラメータは、フレーム毎にセットされたパラメータで構成され、副制御メイン処理がフレーム単位で実行されるたびに、対応するフレームのパラメータがリクエストされる。 Next, the host control circuit 210 refers to the parameter data storage area of the parameter address acquired in the process of S398 (S399). Next, the host control circuit 210 acquires layer parameter information and various layer parameters included in the parameter data (S400). The layer parameter information includes, for example, information such as the number of frames and the data type. Also, the various parameters of the layer are configured with parameters set for each frame, and a corresponding frame parameter is requested each time the sub-control main process is executed in units of frames.
次いで、ホスト制御回路２１０は、Ｓ３９７の処理で取得されたレイヤ情報に含まれるフッテージＩＤに対応するフッテージテーブルを参照する（Ｓ４０１）。次いで、ホスト制御回路２１０は、フッテージテーブルに格納された、フッテージ情報及びフッテージ種別毎の情報を取得する（Ｓ４０２）。なお、フッテージ情報には、例えば、フッテージ種別、画像幅、高さ等の情報が含まれる。また、フッテージ種別毎の情報には、例えば、デコードレート等の情報が含まれる。 Next, the host control circuit 210 refers to the footage table corresponding to the footage ID included in the layer information acquired in the process of S397 (S401). Next, the host control circuit 210 acquires the footage information and the information for each footage type stored in the footage table (S402). The footage information includes, for example, information such as a footage type, an image width, and a height. The information for each footage type includes information such as a decoding rate, for example.
次いで、ホスト制御回路２１０は、レイヤデータで指定されたエフェクトテーブル、すなわち、Ｓ３９８の処理で取得されたエフェクトテーブルアドレスのエフェクトテーブルを参照する（Ｓ４０３）。次いで、ホスト制御回路２１０は、参照するエフェクトデータのアドレスを取得する（Ｓ４０４）。 Next, the host control circuit 210 refers to the effect table specified by the layer data, that is, the effect table at the effect table address acquired in the process of S398 (S403). Next, the host control circuit 210 acquires the address of the effect data to be referred to (S404).
次いで、ホスト制御回路２１０は、Ｓ４０４の処理で取得されたアドレスのエフェクトデータの格納領域を参照する（Ｓ４０５）。そして、ホスト制御回路２１０は、エフェクトデータに含まれるエフェクト情報を取得する（Ｓ４０６）。なお、エフェクト情報には、例えば、エフェクト種類、パラメータ数等の情報が含まれる。次いで、ホスト制御回路２１０は、エフェクトデータに含まれるパラメータデータのアドレスを取得する（Ｓ４０７）。 Next, the host control circuit 210 refers to the effect data storage area at the address acquired in the process of S404 (S405). Then, the host control circuit 210 acquires effect information included in the effect data (S406). The effect information includes, for example, information such as the effect type and the number of parameters. Next, the host control circuit 210 acquires the address of parameter data included in the effect data (S407).
次いで、ホスト制御回路２１０は、Ｓ４０７の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する（Ｓ４０８）。次いで、ホスト制御回路２１０は、パラメータデータに含まれるエフェクトのパラメータ情報及びエフェクトの各種パラメータを取得する（Ｓ４０９）。なお、エフェクトのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。 Next, the host control circuit 210 refers to the parameter data storage area of the parameter address acquired in the process of S407 (S408). Next, the host control circuit 210 obtains effect parameter information and various effect parameters included in the parameter data (S409). The effect parameter information includes information such as the number of frames and data type, for example.
そして、Ｓ４０９の処理後、ホスト制御回路２１０は、アニメーションデータ読込処理を終了し、処理を動画コマンド作成処理（図９６参照）のＳ３８５に移す。 After the process of S409, the host control circuit 210 ends the animation data reading process, and moves the process to S385 of the moving image command creation process (see FIG. 96).
［全コマンドリスト作成処理（描画リクエスト生成処理）］
次に、図９８を参照して、描画制御処理（図９５Ａ参照）中のＳ３６５で行う全コマンドリスト作成処理について説明する。なお、図９８は、本実施形態における全コマンドリスト作成処理の手順を示すフローチャートである。
[All command list creation processing (drawing request generation processing)]
Next, with reference to FIG. 98, the all command list creation process performed in S365 during the drawing control process (see FIG. 95A) will be described. FIG. 98 is a flowchart showing the procedure of all command list creation processing in this embodiment.
まず、ホスト制御回路２１０は、後述のＳ４１２〜Ｓ４１８の処理が描画データの全ルートコンポジションに対して実行されたか否かを判別する（Ｓ４１１）。 First, the host control circuit 210 determines whether or not the processes of S412 to S418, which will be described later, have been executed for all the root compositions of the drawing data (S411).
Ｓ４１１において、ホスト制御回路２１０が、後述のＳ４１２〜Ｓ４１８の処理が描画データの全ルートコンポジションに対して実行されていないと判別した場合（Ｓ４１１がＮＯ判定の場合）、ホスト制御回路２１０は、２つ目以降のルートコンポジションに対する後述のＳ４１３〜Ｓ４１８の処理時において、１つ目のルートコンポジションに対する処理における、静止画のデコード処理や後述の各種コマンド（静止画デコード、描画コマンド等）の生成処理などが終了するまで待機する（Ｓ４１２）。 In S411, when the host control circuit 210 determines that the processing of S412 to S418, which will be described later, has not been executed for all the root compositions of the drawing data (when S411 is NO), the host control circuit 210 During the processing of S413 to S418, which will be described later, for the second and subsequent root compositions, still image decoding processing and various commands (still image decoding, drawing commands, etc.) described later in the processing for the first root composition. The process waits until the generation process is completed (S412).
次いで、ホスト制御回路２１０は、スプライトバッファ０用コマンドを作成する（Ｓ４１３）。なお、スプライトバッファ０用コマンドは、後述の描画処理において、例えば内蔵ＶＲＡＭ２３７にスプライトバッファ０を設けて、該スプライトバッファ０にＣＧＲＯＭ基板２０４から静止画（スプライト）を読み込んでデコードする処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a command for sprite buffer 0 (S413). Note that the sprite buffer 0 command is used when, for example, a rendering process described later is performed, for example, when the sprite buffer 0 is provided in the built-in VRAM 237 and a still image (sprite) is read from the CGROM substrate 204 and decoded. This command is used for.
次いで、ホスト制御回路２１０は、テクスチャ情報を取得する（Ｓ４１４）。この処理では、ホスト制御回路２１０は、指定されたテクスチャソース（ＳＤＲＡＭ２５０）の情報を取得する。 Next, the host control circuit 210 acquires texture information (S414). In this process, the host control circuit 210 acquires information on the designated texture source (SDRAM 250).
次いで、ホスト制御回路２１０は、エフェクト用コマンドを作成する（Ｓ４１５）。なお、エフェクト用コマンドは、後述の描画処理において、例えば内蔵ＶＲＡＭ２３７にエフェクトバッファを設けて、該エフェクトバッファを用いてエフェクトデータに対して各種処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates an effect command (S415). The effect command is a command used when, for example, an effect buffer is provided in the built-in VRAM 237 and various processes are executed on the effect data using the effect buffer in a drawing process described later.
次いで、ホスト制御回路２１０は、描画用コマンドを作成する（Ｓ４１６）。なお、描画用コマンドは、後述の描画処理において、例えば内蔵ＶＲＡＭ２３７に読み込まれた各種デコード結果に対してレンダリング（描画）処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a drawing command (S416). Note that the drawing command is a command used when rendering (drawing) processing is performed on various decoding results read into the built-in VRAM 237, for example, in drawing processing described later.
次いで、ホスト制御回路２１０は、静止画デコード用コマンドを作成する（Ｓ４１７）。なお、静止画デコード用コマンドは、後述の描画処理において、例えば内蔵ＶＲＡＭ２３７内の半分の領域にスプライトバッファ１を設けて、該スプライトバッファ１にＣＧＲＯＭ基板２０４から静止画（スプライト）を読み込んでデコードする処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a still image decoding command (S417). Note that the still image decoding command is provided by, for example, providing a sprite buffer 1 in a half area of the built-in VRAM 237 and reading a still image (sprite) from the CGROM substrate 204 into the sprite buffer 1 for decoding in a drawing process described later. This command is used when executing processing.
次いで、ホスト制御回路２１０は、フレーム終端用コマンドを作成する（Ｓ４１８）。なお、フレーム終端用コマンドは、後述の描画処理において、例えば内蔵ＶＲＡＭ２３７内に設けらえたコンポジション描画バッファに最終的に格納されたレンダリング結果を、レンダリングターゲットに指定されたＳＤＲＡＭ２５０内のフレームバッファ（第１フレームバッファ又は第２フレームバッファ）に書き出す処理を実行する際に用いられるコマンドである。そして、Ｓ４１８の処理後、ホスト制御回路２１０は、処理をＳ４１１に戻し、Ｓ４１１以降の処理を繰り返す。 Next, the host control circuit 210 creates a frame end command (S418). It should be noted that the frame end command is obtained by, for example, rendering a rendering result finally stored in a composition drawing buffer provided in the built-in VRAM 237 in a drawing process to be described later. This command is used when executing a process of writing to a 1-frame buffer or a second-frame buffer. After the process of S418, the host control circuit 210 returns the process to S411, and repeats the processes after S411.
ここで、再度、Ｓ４１１の処理に戻って、Ｓ４１１において、ホスト制御回路２１０が、Ｓ４１２〜Ｓ４１８の処理が描画データの全ルートコンポジションに対して実行されたと判別した場合（Ｓ４１１がＹＥＳ判定の場合）、ホスト制御回路２１０は、上述したＳ４１２〜Ｓ４１８のループ処理により生成された全てのコマンドを含む描画リクエストを生成する（Ｓ４１９）。そして、Ｓ４１９の処理後、ホスト制御回路２１０は、全コマンドリスト作成処理を終了し、処理を描画制御処理（図９５Ａ参照）のＳ３６６に移す。なお、本実施形態では、上述した描画制御処理（図９５Ａ）、動画コマンド作成処理（図９６）、アニメーションデータ読込処理（図９７Ａ）及び全コマンドリスト作成処理（図９８）において、ホスト制御回路２１０が実行する処理を表示制御回路２３０が実行してもよい。この場合には、ホスト制御回路２１０から表示制御回路２３０にアニメーションリクエストが送信され、表示制御回路２３０は受信したアニメーションリクエストに基づいて、これらの各種処理を行う。 Here, returning to the processing of S411 again, in S411, the host control circuit 210 determines that the processing of S412 to S418 has been executed for all the root compositions of the drawing data (if S411 is YES) ), The host control circuit 210 generates a drawing request including all the commands generated by the loop processing of S412 to S418 described above (S419). After the process of S419, the host control circuit 210 ends the all command list creation process, and moves the process to S366 of the drawing control process (see FIG. 95A). In the present embodiment, the host control circuit 210 in the drawing control process (FIG. 95A), moving image command creation process (FIG. 96), animation data read process (FIG. 97A), and all command list creation process (FIG. 98) described above. The display control circuit 230 may execute the process executed by. In this case, an animation request is transmitted from the host control circuit 210 to the display control circuit 230, and the display control circuit 230 performs these various processes based on the received animation request.
［描画処理］
次に、図９９〜図１０１を参照して、描画制御処理（図９５Ｂ参照）中のＳ３７２において表示制御回路２３０により実行される描画処理について説明する。なお、図９９Ａ、図１００Ａ及び図１０１Ａは、本実施形態における描画処理の手順を示すフローチャートである。また、図９９Ｂ、図１００Ｂ及び図１０１Ｂは、描画処理の各処理ステップにおいて行われる、ＣＧＲＯＭ基板２０４（ＣＧＲＯＭ２０６）、内蔵ＶＲＡＭ２３７及びＳＤＲＡＭ２５０間の各種データの入出力動作及び格納動作の様子を示す図である。
[Drawing process]
Next, the drawing process executed by the display control circuit 230 in S372 during the drawing control process (see FIG. 95B) will be described with reference to FIGS. 99A, FIG. 100A, and FIG. 101A are flowcharts showing a drawing processing procedure in the present embodiment. 99B, FIG. 100B, and FIG. 101B are views showing input / output operations and storage operations of various data between the CGROM substrate 204 (CGROM 206), the built-in VRAM 237, and the SDRAM 250, which are performed in each processing step of the drawing process. is there.
まず、表示制御回路２３０は、ＣＧＲＯＭ基板２０４に格納された所定の動画データ（圧縮された所定の動画データ：第１の画像データに関する情報）をデコードして、そのデコード結果（第１の画像データ）をＳＤＲＡＭ２５０内に設けられたムービバッファ（第１データ領域）に格納する（Ｓ４２１：図９９Ｂ中の矢印Ｔ１参照）。なお、ムービバッファは、動画データのデコード結果を格納するバッファである。ＳＤＲＡＭ２５０内において確保されるムービバッファのサイズは、使用する動画データの大きさ（容量）、ストリーム数などに応じて変化する。 First, the display control circuit 230 decodes predetermined moving image data (compressed predetermined moving image data: information on the first image data) stored in the CGROM substrate 204, and the decoding result (first image data). ) Is stored in a movie buffer (first data area) provided in the SDRAM 250 (S421: see arrow T1 in FIG. 99B). The movie buffer is a buffer for storing the decoding result of the moving image data. The size of the movie buffer secured in the SDRAM 250 changes according to the size (capacity) of the moving image data to be used, the number of streams, and the like.
次いで、表示制御回路２３０は、デコードされた動画データがエフェクト描画動作において参照されるか否かを判断する（Ｓ４２２）。 Next, the display control circuit 230 determines whether or not the decoded moving image data is referred to in the effect drawing operation (S422).
Ｓ４２２において、表示制御回路２３０が、動画データがエフェクト描画動作において参照されないと判別した場合（Ｓ４２２がＮＯ判定の場合）、表示制御回路２３０は、後述のＳ４２４の処理を行う。一方、Ｓ４２２において、表示制御回路２３０が、動画データがエフェクト描画動作において参照されると判別した場合（Ｓ４２２がＹＥＳ判定の場合）、表示制御回路２３０は、ムービバッファに格納された動画データのデコード結果をＳＤＲＡＭ２５０内のテクスチャバッファ（第２データ領域）に転送して格納する（Ｓ４２３）。 In S422, when the display control circuit 230 determines that the moving image data is not referred to in the effect drawing operation (when S422 is NO), the display control circuit 230 performs the process of S424 described later. On the other hand, when the display control circuit 230 determines in S422 that the moving image data is referred to in the effect drawing operation (when S422 is YES), the display control circuit 230 decodes the moving image data stored in the movie buffer. The result is transferred to and stored in the texture buffer (second data area) in the SDRAM 250 (S423).
なお、Ｓ４２３の処理では、まず、表示制御回路２３０は、ＳＤＲＡＭ２５０内のムービバッファに格納された動画データのデコード結果を、内蔵ＶＲＡＭ２３７内に生成されたムービブレンドバッファに展開する（図９９Ｂ中の矢印Ｔ２参照）。なお、この処理では、内蔵ＶＲＡＭ２３７の全領域をムービブレンドバッファとして使用する。次いで、表示制御回路２３０は、ムービブレンドバッファに展開された動画データのデコード結果をＳＤＲＡＭ２５０内のテクスチャバッファに転送するとともに、デコード結果に対してアルファ化処理を施す（図９９Ｂ中の矢印Ｔ３参照）。この処理により画像データのデコード結果に対して透明度が設定される。このようなアルファ化処理が施された動画は、動画を３原色（ＲＧＢ）で表現しない場合（白黒等で表現する場合）に使用される。 In the process of S423, first, the display control circuit 230 develops the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 in the movie blend buffer generated in the built-in VRAM 237 (arrow in FIG. 99B). T2). In this process, the entire area of the built-in VRAM 237 is used as a movie blend buffer. Next, the display control circuit 230 transfers the decoding result of the moving image data expanded in the movie blend buffer to the texture buffer in the SDRAM 250 and performs an alpha process on the decoding result (see arrow T3 in FIG. 99B). . By this processing, the transparency is set for the decoding result of the image data. A moving image that has been subjected to such alpha processing is used when the moving image is not expressed in three primary colors (RGB) (when expressed in black and white or the like).
なお、本実施形態では、アルファ化処理の手法として、次の２つの手法を使用することが可能であり、該２つの手法うちの一方の手法が用いられる。ただし、使用するアルファ化処理の手法は、例えば、画像データの構成や種類、画像演出の内容等に応じて適宜選択してもよいし、例えば遊技機の機種等に応じて予め一方の手法が設定されていてもよい。 In the present embodiment, the following two methods can be used as a method for the alpha process, and one of the two methods is used. However, the alpha processing method to be used may be appropriately selected according to, for example, the configuration and type of the image data, the contents of the image effect, etc. It may be set.
アルファ化処理の第１の手法（第２透明度設定手段）は、ＣＧＲＯＭ２０６に格納されているアルファテーブルを用いて、デコード結果に対してアルファ化処理を施す手法である。アルファテーブルは、カラーデータ（ＲＧＢ）とは独立したアルファ値（不透明度）を規定するテーブルであり、パターンデータの１ドット毎に１つのアルファ値が割り当てられる。すなわち、アルファ化処理の第１の手法では、表示制御回路２３０は、アルファテーブルを参照して、画像データに対応するアルファ値（不透明度）のデータ（透明度データ）を取得することにより、画像データに対して透明度を設定する。なお、アルファ値のデータ（アルファテーブル）は、ＣＧＲＯＭ２０６に圧縮されて格納されていてもよいし、圧縮されずに格納されていてもよい。また、アルファテーブルは、ＣＧＲＯＭ２０６以外の他の記憶手段（情報格納手段）に格納されていてもよい。 The first technique (second transparency setting means) of the alpha process is a technique for applying an alpha process to the decoding result using an alpha table stored in the CGROM 206. The alpha table is a table that defines an alpha value (opacity) independent of color data (RGB), and one alpha value is assigned to each dot of pattern data. That is, in the first method of the alpha process, the display control circuit 230 refers to the alpha table and acquires the alpha value (opacity) data (transparency data) corresponding to the image data, thereby obtaining the image data. Set the transparency for. The alpha value data (alpha table) may be compressed and stored in the CGROM 206, or may be stored without being compressed. The alpha table may be stored in other storage means (information storage means) other than the CGROM 206.
一方、アルファ化処理の第２の手法（第１透明度設定手段）は、アルファテーブルを用いない手法である。この第２の手法に基づくデコード結果のアルファ化処理では、表示制御回路２３０は、画像データに含まれる所定のカラー成分の輝度値をアルファ値（不透明度）として用いる（カラー成分の輝度値をアルファ成分の値（アルファ値）に変換する）。例えば、第２の手法では、Ｒ（赤）成分の輝度値をＡ（アルファ）成分の値（アルファ値）に変換することにより、画像データに対して透明度を設定することができる。 On the other hand, the second method (first transparency setting means) of the alpha process is a method that does not use an alpha table. In the alpha conversion process of the decoding result based on the second method, the display control circuit 230 uses the luminance value of a predetermined color component included in the image data as an alpha value (opacity) (the luminance value of the color component is alpha). Convert to component value (alpha value)). For example, in the second method, the transparency value can be set for the image data by converting the luminance value of the R (red) component into the value of the A (alpha) component (alpha value).
Ｓ４２３の処理後又はＳ４２２がＮＯ判定の場合、表示制御回路２３０は、ＣＧＲＯＭ基板２０４に格納された、各ルートコンポジションで使用するスプライトデータの静止画データ（圧縮された静止画データ：第２の画像データに関する情報）を内蔵ＶＲＡＭ２３７内のスプライトバッファ０に読み出して（図９９Ｂ中の矢印Ｔ４参照）デコードし、該デコード結果（スプライトデータ：第２の画像データ）をＳＤＲＡＭ２５０内のテクスチャバッファに転送する（Ｓ４２４：図９９Ｂ中の矢印Ｔ５参照）。なお、ここでいう「スプライトデータ」は、静止画データが伸張した画像データとするが、本発明はこれに限定されず、静止画データに対して、例えば、縮小、拡大、湾曲、明度変更等の加工を施したものであってもよい。Ｓ４２４の処理でデコードされるスプライトデータは、複数回描画される画像データ、エフェクトで利用される画像データ及びスプライトバッファ１で格納できないサイズの画像データである。また、この処理では、内蔵ＶＲＡＭ２３７の全領域をスプライトバッファ０として使用する。 After the process of S423 or when S422 is NO, the display control circuit 230 stores the still image data (compressed still image data: second compressed data) stored in the CGROM substrate 204 and used for each route composition. Information on image data) is read into the sprite buffer 0 in the built-in VRAM 237 (see arrow T4 in FIG. 99B), decoded, and the decoded result (sprite data: second image data) is transferred to the texture buffer in the SDRAM 250. (S424: See arrow T5 in FIG. 99B). The “sprite data” here is image data obtained by expanding still image data. However, the present invention is not limited to this, and for example, reduction, enlargement, curvature, brightness change, etc. for still image data. It may have been processed. The sprite data decoded in the process of S424 is image data drawn a plurality of times, image data used for effects, and image data of a size that cannot be stored in the sprite buffer 1. In this process, the entire area of the built-in VRAM 237 is used as the sprite buffer 0.
次いで、表示制御回路２３０は、エフェクトデータの描画処理で使用するバッファサイズ（エフェクトバッファのサイズ）が内蔵ＶＲＡＭ２３７のサイズの半分以下であるか否かを判別する（Ｓ４２５）。なお、内蔵ＶＲＡＭ２３７内のエフェクトバッファは、ＳＤＲＡＭ２５０内のテクスチャバッファに格納された各種画像のデコード結果に、Ｓ４２４でテクスチャバッファに転送されたスプライトデータに含まれるエフェクトデータ（エフェクトで利用される画像データ）を適用するためのバッファである。 Next, the display control circuit 230 determines whether or not the buffer size (effect buffer size) used in the effect data rendering process is less than or equal to half the size of the built-in VRAM 237 (S425). Note that the effect buffer in the built-in VRAM 237 is the effect data (image data used in the effect) included in the sprite data transferred to the texture buffer in S424 in the decoding results of various images stored in the texture buffer in the SDRAM 250. Is a buffer for applying.
Ｓ４２５において、表示制御回路２３０が、エフェクトデータの描画処理で使用するバッファサイズが内蔵ＶＲＡＭ２３７のサイズの半分以下でないと判別した場合（Ｓ４２５がＮＯ判定の場合）、表示制御回路２３０は、ＳＤＲＡＭ２５０内のテクスチャバッファに格納された各種画像のデコード結果に、エフェクトデータを適用するための描画処理（エフェクト演算描画処理）を行う（Ｓ４２６）。 In S425, when the display control circuit 230 determines that the buffer size used in the effect data drawing process is not less than half the size of the built-in VRAM 237 (when S425 is NO), the display control circuit 230 is stored in the SDRAM 250. Drawing processing (effect calculation drawing processing) for applying effect data to the decoding results of various images stored in the texture buffer is performed (S426).
具体的には、Ｓ４２６の処理では、まず、表示制御回路２３０は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵ＶＲＡＭ２３７に設けられたエフェクトバッファに読み出す（図１００Ｂ中の矢印Ｔ６参照）。なお、この際、内蔵ＶＲＡＭ２３７の全領域をエフェクトバッファとして使用する。次いで、表示制御回路２３０は、エフェクトデータを各種画像のデコード結果に適用するための描画処理（エフェクト演算描画処理：効果演出付加処理）を行う。そして、表示制御回路２３０は、エフェクト演算描画処理の結果（エフェクト結果）を内蔵ＶＲＡＭ２３７内のエフェクトバッファからＳＤＲＡＭ２５０内のテクスチャバッファに転送する（図１００Ｂ中の矢印Ｔ７参照）。 Specifically, in the process of S426, the display control circuit 230 first reads out the decoded results of various images and effect data stored in the texture buffer into the effect buffer provided in the built-in VRAM 237 (arrow in FIG. 100B). (See T6). At this time, the entire area of the built-in VRAM 237 is used as an effect buffer. Next, the display control circuit 230 performs a drawing process (effect calculation drawing process: effect effect adding process) for applying the effect data to the decoding results of various images. Then, the display control circuit 230 transfers the result (effect result) of the effect calculation drawing process from the effect buffer in the built-in VRAM 237 to the texture buffer in the SDRAM 250 (see arrow T7 in FIG. 100B).
一方、Ｓ４２５において、表示制御回路２３０が、エフェクトデータの描画処理で使用するバッファサイズが内蔵ＶＲＡＭ２３７のサイズの半分以下であると判別した場合（Ｓ４２５がＹＥＳ判定の場合）、表示制御回路２３０は、内蔵ＶＲＡＭ２３７の半分の領域をエフェクトバッファとして動作させ、残りの半分の領域をコピーバッファとして動作させる（Ｓ４２７）。次いで、表示制御回路２３０は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵ＶＲＡＭ２３７に設けられたエフェクトバッファを読み出してエフェクト演算描画処理を行う（Ｓ４２８）。 On the other hand, when the display control circuit 230 determines in S425 that the buffer size used in the effect data rendering process is half or less than the size of the built-in VRAM 237 (when S425 is YES), the display control circuit 230 A half area of the built-in VRAM 237 is operated as an effect buffer, and the remaining half area is operated as a copy buffer (S427). Next, the display control circuit 230 reads the effect buffer provided in the built-in VRAM 237 for the decoding results of the various images and effect data stored in the texture buffer, and performs effect calculation drawing processing (S428).
この際、コピーバッファにエフェクトデータのデコード結果（エフェクトのソース画像）がすでに転送済みである場合には、表示制御回路２３０は、ＳＤＲＡＭ２５０のテクスチャバッファからエフェクトのソース画像を読み出さずに、コピーバッファからエフェクトバッファにエフェクトのソース画像を直接読み出して（図１００Ｂ中の矢印Ｔ８参照）エフェクト演算描画処理を行う。一方、コピーバッファにエフェクトのソース画像が転送済みでない場合には、表示制御回路２３０は、ＳＤＲＡＭ２５０のテクスチャバッファからコピーバッファにエフェクトのソース画像を読み出した後（図１００Ｂ中の矢印Ｔ９参照）、該エフェクトのソース画像をコピーバッファからエフェクトバッファに読み出してエフェクト演算描画処理を行う。そして、表示制御回路２３０は、エフェクト演算描画処理の結果（エフェクト結果）をコピーバッファに保存し（図１００Ｂ中の矢印Ｔ１０参照）、コピーバッファに保存されたエフェクト結果をＳＤＲＡＭ２５０のテクスチャバッファに転送する（図１００Ｂ中の矢印Ｔ１１参照）。なお、エフェクトが複数適用され、且つ、各エフェクトのバッファ使用量が内蔵ＶＲＡＭ２３７のサイズの半分以下である場合には、表示制御回路２３０は、エフェクト演算描画処理毎にその結果（エフェクト結果）をコピーバッファに転送し、複数のエフェクトの描画結果が最後まで終了した後、エフェクト結果をコピーバッファからＳＤＲＡＭ２５０のテクスチャバッファに転送する。 At this time, if the effect data decoding result (effect source image) has already been transferred to the copy buffer, the display control circuit 230 does not read the effect source image from the texture buffer of the SDRAM 250, and reads it from the copy buffer. The effect source image is directly read into the effect buffer (see arrow T8 in FIG. 100B), and effect calculation drawing processing is performed. On the other hand, if the effect source image has not been transferred to the copy buffer, the display control circuit 230 reads the effect source image from the texture buffer of the SDRAM 250 to the copy buffer (see arrow T9 in FIG. 100B). The effect source image is read from the copy buffer to the effect buffer and effect calculation drawing processing is performed. Then, the display control circuit 230 saves the result of effect calculation drawing processing (effect result) in the copy buffer (see arrow T10 in FIG. 100B), and transfers the effect result saved in the copy buffer to the texture buffer of the SDRAM 250. (See arrow T11 in FIG. 100B). When a plurality of effects are applied and the buffer usage of each effect is less than half the size of the built-in VRAM 237, the display control circuit 230 copies the result (effect result) for each effect calculation drawing process. After the effects are rendered to the end, the effect results are transferred from the copy buffer to the texture buffer of the SDRAM 250.
上述のように、本実施形態では、後述のコンポジション描画処理の前に、各コンポジション内で使用されるレイヤに適用される全てのエフェクトに対して描画処理が施される。また、本実施形態では、エフェクトで使用するバッファ容量が内蔵ＶＲＡＭ２３７の容量の半分以下である場合には、内蔵ＶＲＡＭ２３７内の半分の領域をコピーバッファとして利用し、エフェクトで使用するバッファ容量が内蔵ＶＲＡＭ２３７の容量の半分以下でない場合には、内蔵ＶＲＡＭ２３７の全領域をエフェクトバッファとして使用する。すなわち、エフェクトで使用するバッファ容量に応じて、エフェクトバッファとして使用される内蔵ＶＲＡＭ２３７内の領域が適宜変更される。このような処理を行うことにより、エフェクト演算描画処理を複数のエフェクトに対して適用する際の処理を高速化することができる。 As described above, in the present embodiment, drawing processing is performed on all effects applied to layers used in each composition before composition drawing processing described later. In this embodiment, when the buffer capacity used in the effect is half or less than the capacity of the built-in VRAM 237, a half area in the built-in VRAM 237 is used as a copy buffer, and the buffer capacity used in the effect is built-in VRAM 237. If it is not less than half the capacity, the entire area of the built-in VRAM 237 is used as an effect buffer. That is, the area in the built-in VRAM 237 used as an effect buffer is appropriately changed according to the buffer capacity used in the effect. By performing such processing, it is possible to speed up processing when effect calculation drawing processing is applied to a plurality of effects.
Ｓ４２６又はＳ４２８の処理後、表示制御回路２３０は、Ｓ４２４でデコードされていない（テクスチャバッファに格納されていない）スプライトデータの静止画データを内蔵ＶＲＡＭ２３７内に設けられたコンポジション描画バッファに読み出して描画する（Ｓ４２９）。具体的には、まず、表示制御回路２３０は、ＣＧＲＯＭ基板２０４からＳ４２４でデコードされていない静止画データを内蔵ＶＲＡＭ２３７内の半分の領域に設けられたスプライトバッファ１に読み出してデコードする（図１０１Ｂ中の矢印Ｔ１２参照）。なお、静止画データを「スプライトバッファ１に読み出してデコードする」とは、静止画データをスプライトバッファ１にデコードしながら読み出す態様を含む意味である。それゆえ、この処理では、静止画データの読み出し処理とデコード処理とが同じタイミングで行われてもよいし、静止画データのデコード処理を行ってから読み出し処理を行ってもよい。すなわち、静止画データを「スプライトバッファ１に読み出してデコードする」処理には、静止画データの読み出し処理及びデコード処理の処理順序に関係なく、両処理が含まれていればよい。なお、「スプライトバッファ１に読み出してデコードする」処理が静止画データの読み出し処理及びデコード処理のみが含まれる処理であってもよい。 After the processing of S426 or S428, the display control circuit 230 reads the still image data of the sprite data that has not been decoded in S424 (not stored in the texture buffer) into the composition drawing buffer provided in the built-in VRAM 237 and draws it. (S429). Specifically, first, the display control circuit 230 reads the still image data that has not been decoded in S424 from the CGROM board 204 into the sprite buffer 1 provided in the half area in the built-in VRAM 237 and decodes it (in FIG. 101B). Arrow T12). Note that “reading out and decoding still image data into the sprite buffer 1” means to include a mode of reading out still image data while decoding into the sprite buffer 1. Therefore, in this process, the still image data read process and the decode process may be performed at the same timing, or the still image data decode process may be performed before the read process. That is, the process of “reading and decoding still image data into the sprite buffer 1” only needs to include both processes regardless of the processing order of the still image data reading process and the decoding process. Note that the process of “reading and decoding to the sprite buffer 1” may include a process including only a still image data reading process and a decoding process.
次いで、表示制御回路２３０は、スプライトバッファ１に格納された静止画データのデコード結果（スプライトデータ）をコンポジション描画バッファに転送して描画処理を行う（図１０１Ｂ中の矢印Ｔ１３参照）。 Next, the display control circuit 230 performs the drawing process by transferring the decoding result (sprite data) of the still image data stored in the sprite buffer 1 to the composition drawing buffer (see arrow T13 in FIG. 101B).
Ｓ４２９の処理後、表示制御回路２３０は、ＳＤＲＡＭ２５０内のムービバッファに格納された動画データのデコード結果を、内蔵ＶＲＡＭ２３７内のコンポジション描画バッファに読み出して描画する（Ｓ４３０）。具体的には、まず、表示制御回路２３０は、ＳＤＲＡＭ２５０内のムービバッファに格納された動画データのデコード結果のカラー成分を内蔵ＶＲＡＭ２３７内の残りの半分の領域に設けられたムービブレンドバッファに転送するとともに、デコード結果に対してアルファ化処理を施す（図１０１Ｂ中の矢印Ｔ１４参照）。次いで、表示制御回路２３０は、ムービブレンドバッファに転送され且つアルファ化処理が施された動画データのデコード結果をコンポジション描画バッファに転送して描画処理を行う（図１０１Ｂ中の矢印Ｔ１５参照）。 After the process of S429, the display control circuit 230 reads out and decodes the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 into the composition drawing buffer in the built-in VRAM 237 (S430). Specifically, first, the display control circuit 230 transfers the color component of the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 to the movie blend buffer provided in the remaining half area in the built-in VRAM 237. At the same time, the decoding result is subjected to alpha processing (see arrow T14 in FIG. 101B). Next, the display control circuit 230 performs the rendering process by transferring the decoding result of the moving image data transferred to the movie blend buffer and subjected to the alpha conversion process to the composition rendering buffer (see arrow T15 in FIG. 101B).
次いで、表示制御回路２３０は、コンポジション描画処理を行う（Ｓ４３１）。なお、この処理では、次の各種処理が行われる。 Next, the display control circuit 230 performs composition drawing processing (S431). In this process, the following various processes are performed.
まず、表示制御回路２３０は、テクスチャソース（ＳＤＲＡＭ２５０内のテクスチャソース、ムービバッファ）に格納された各レイヤの各種ソース画像（動画／静止画デコード結果、エフェクト結果、コンポジション描画結果）を内蔵ＶＲＡＭ２３７内に設けられたコンポジション描画バッファ（特定のデータ領域）に読み出す（図１０１Ｂ中の矢印Ｔ１６参照）。また、表示制御回路２３０は、ＳＤＲＡＭ２５０内のテクスチャバッファに格納された各種ソース画像をＳＤＲＡＭ２５０内に設けられたブレンドバッファ（第３データ領域）及び内蔵ＶＲＡＭ２３７内に設けられたコピーバッファ（所定のデータ領域）に転送する（図１０１Ｂ中の矢印Ｔ１７及びＴ１８参照）。 First, the display control circuit 230 stores various source images (moving image / still image decoding result, effect result, composition drawing result) of each layer stored in the texture source (texture source in the SDRAM 250, movie buffer) in the built-in VRAM 237. Is read into the composition drawing buffer (specific data area) provided in (see arrow T16 in FIG. 101B). In addition, the display control circuit 230 converts various source images stored in the texture buffer in the SDRAM 250 into a blend buffer (third data area) provided in the SDRAM 250 and a copy buffer (predetermined data area) provided in the built-in VRAM 237. (See arrows T17 and T18 in FIG. 101B).
次いで、表示制御回路２３０は、ＳＤＲＡＭ２５０のブレンドバッファ及び内蔵ＶＲＡＭ２３７のコピーバッファの間で各種データを入出力させて（図１０１Ｂ中の矢印Ｔ１９参照）、ブレンド演算描画処理を行う。なお、ブレンド演算描画処理では、動画（ムービ）データと静止画（スプライト）データとを合成する演算処理が行われる。そして、表示制御回路２３０は、ブレンド演算描画処理の結果（合成結果）をコンポジション描画バッファに転送する（図１０１Ｂ中の矢印Ｔ２０参照）。 Next, the display control circuit 230 inputs / outputs various data between the blend buffer of the SDRAM 250 and the copy buffer of the built-in VRAM 237 (see arrow T19 in FIG. 101B), and performs blend calculation drawing processing. In the blend calculation drawing process, a calculation process for synthesizing moving image data and still image (sprite) data is performed. Then, the display control circuit 230 transfers the result (combination result) of the blend calculation drawing process to the composition drawing buffer (see arrow T20 in FIG. 101B).
次いで、表示制御回路２３０は、コンポジション描画バッファに読み出された各レイヤの各種ソース画像（動画／静止画デコード結果、エフェクト結果、コンポジション描画）及びブレンド結果を用いて描画（レンダリング）処理を施す。 Next, the display control circuit 230 performs drawing processing using each source image (moving image / still image decoding result, effect result, composition drawing) and blend result read out to the composition drawing buffer. Apply.
そして、表示制御回路２３０は、描画（レンダリング）処理により構築された描画結果（レンダリング結果）をＳＤＲＡＭ２５０のテクスチャバッファ又はＳＤＲＡＭ２５０の所定のフレームバッファ（第１フレームバッファ又は第２フレームバッファ：第４データ領域）に保存する（図１０１Ｂ中の矢印Ｔ２１又はＴ２２参照）。なお、この際、描画処理の実施対象がサブコンポジションである場合には、描画結果はテクスチャバッファに保存され、描画処理の実施対象がルートコンポジションである場合には、描画結果はフレームバッファに保存される。また、描画結果をフレームバッファに保存する場合には、前回フレームのコンポジション描画処理で描画結果が保存されたフレームバッファとは別のフレームバッファに描画結果が保存される。Ｓ４３１のコンポジション描画処理は上述のようにして行われる。 Then, the display control circuit 230 converts the drawing result (rendering result) constructed by the drawing (rendering) process into a texture buffer of the SDRAM 250 or a predetermined frame buffer of the SDRAM 250 (first frame buffer or second frame buffer: fourth data area). (See arrow T21 or T22 in FIG. 101B). At this time, if the execution target of the drawing process is a sub-composition, the drawing result is saved in the texture buffer. If the execution target of the drawing process is the root composition, the drawing result is saved in the frame buffer. Is done. When the drawing result is saved in the frame buffer, the drawing result is saved in a frame buffer different from the frame buffer in which the drawing result is saved in the composition drawing process of the previous frame. The composition drawing process in S431 is performed as described above.
なお、Ｓ４３１のコンポジション描画処理において、以下の条件（１）〜（５）の全てが成立する場合には、表示制御回路２３０は、テクスチャソース（ＳＤＲＡＭ２５０内のテクスチャソース、ムービバッファ）に格納された各レイヤの各種ソース画像（動画／静止画デコード結果、エフェクト結果、コンポジション描画結果）を、内蔵ＶＲＡＭ２３７内のコピーバッファにコピー描画した後、各種ソース画像をコンポジション描画バッファに読み出してコンポジション描画処理が行われる。
（１）テクスチャの左上座標が８ドットアラインに不一致
（２）回転、拡大・縮小有り
（３）バイリニアフィルタを使用
（４）ブレンド描画演算処理がマルチレンダリング処理である。
（５）テクスチャソースに格納された各レイヤの各種ソース画像がコピーバッファのサイズに収まる。
In the composition drawing process in S431, when all of the following conditions (1) to (5) are satisfied, the display control circuit 230 is stored in a texture source (a texture source in the SDRAM 250, a movie buffer). The various source images (moving image / still image decoding result, effect result, composition drawing result) of each layer are copied and drawn to the copy buffer in the built-in VRAM 237, and then the various source images are read to the composition drawing buffer. Drawing processing is performed.
(1) Upper left coordinate of texture does not match 8-dot alignment (2) Rotation, enlargement / reduction is present (3) Use bilinear filter (4) Blend drawing operation processing is multi-rendering processing.
(5) Various source images of each layer stored in the texture source fit within the size of the copy buffer.
また、上述したコンポジション描画処理が、連続して同一のテクスチャソース内の各種ソース画像に対して行われる場合には、コピーバッファにキャッシュされた各種ソース画像が使用される。 In addition, when the above-described composition drawing process is continuously performed on various source images in the same texture source, various source images cached in the copy buffer are used.
そして、上述したＳ４３１の処理後、表示制御回路２３０は、描画処理を終了し、処理を、描画制御処理（図９５Ｂ参照）中のＳ３７３に移す。 Then, after the process of S431 described above, the display control circuit 230 ends the drawing process, and moves the process to S373 in the drawing control process (see FIG. 95B).
本実施形態の描画処理では、上述のように、演出に使用される各種画像データに関する情報（圧縮された動画データ及び／又は静止画データ）をデコードし、そのデコード結果（画像データ）を所定の記憶手段（ＳＤＲＡＭ２５０や内蔵ＶＲＡＭ２３７）に一時的に格納する。そして、該デコード結果に対して各種演算処理を行い、最終的に、各種画像データを合成する。この一連の処理を、上述した各種記憶手段（内蔵ＶＲＡＭ２３７及びＳＤＲＡＭ２５０）に設けられた各種データ記憶領域（各種バッファ）を用いて、上述した手順により実行することにより、各種画像データの合成を容易に実行することができるとともに、各種記憶手段の記憶容量を効率よく使用することができる。すなわち、本実施形態では、画像データの演算処理をより効率良く実施することができる。 In the rendering process of the present embodiment, as described above, information (compressed moving image data and / or still image data) related to various image data used for rendering is decoded, and the decoding result (image data) is set to a predetermined value. The data is temporarily stored in storage means (SDRAM 250 or built-in VRAM 237). Then, various arithmetic processes are performed on the decoding result, and finally, various image data are synthesized. By executing this series of processing according to the above-described procedure using various data storage areas (various buffers) provided in the various storage means (built-in VRAM 237 and SDRAM 250), various image data can be easily combined. It can be executed and the storage capacity of various storage means can be used efficiently. That is, in the present embodiment, it is possible to more efficiently perform image data calculation processing.
また、本実施形態の描画処理では、第１フレームバッファ及び第２フレームバッファに格納された描画結果のデータをフレーム毎に交互に切り替えながら、表示する。そして、一方のフレームバッファに格納された描画結果が表示されている期間に、次に表示される描画結果のデータ（他方のフレームバッファに格納される描画結果）の生成処理が行われる。この際、本実施形態では、記憶手段間におけるデータの通信回数と、各記憶手段において必要となる記憶容量とのバランスを考慮しながら、描画結果の生成処理が行われる。それゆえ、上述したフレームバッファの切り替え機能を用いた画像表示処理及び描画処理では、描画結果の表示処理及び生成処理の効率を向上させることができる。 In the rendering process of the present embodiment, the rendering result data stored in the first frame buffer and the second frame buffer are displayed while alternately switching every frame. Then, during the period in which the drawing result stored in one frame buffer is displayed, a process of generating drawing result data (drawing result stored in the other frame buffer) to be displayed next is performed. At this time, in this embodiment, the drawing result generation process is performed in consideration of the balance between the number of data communications between the storage units and the storage capacity required for each storage unit. Therefore, in the image display processing and drawing processing using the frame buffer switching function described above, the efficiency of the drawing result display processing and generation processing can be improved.
さらに、本実施形態の描画処理では、上述のように、デコードされた動画データ（画像データ）に対してアルファ化処理を施して、透明度（不透明度）を設定する（上述のＳ４２３（矢印Ｔ３）、Ｓ４３０（矢印Ｔ１４）の処理参照）。なお、本実施形態では、デコードされた動画データ（画像データに関する情報）に対してアルファ化処理を施す例を説明したが、本発明はこれに限定されず、例えば画像表示演出の内容等に応じて、デコードされた静止画データ（スプライトデータ）に対してアルファ化処理を施してもよい。そして、本実施形態では、アルファ化処理の手法として、アルファテーブルを参照して、画像データに対応する透明度を設定する第１の手法、又は、アルファテーブルを用いずに画像データに含まれる所定のカラー成分の輝度値をアルファ値（アルファ成分の値）に変換することにより透明度を設定する第２の手法を用いることができる。 Further, in the rendering process of this embodiment, as described above, the decoded moving image data (image data) is subjected to an alpha process to set the transparency (opacity) (S423 (arrow T3) described above). , S430 (see processing of arrow T14). In the present embodiment, an example in which alpha processing is performed on decoded moving image data (information on image data) has been described. Then, the decoded still image data (sprite data) may be subjected to alpha processing. In this embodiment, as a method of the alpha processing, the first method for setting the transparency corresponding to the image data with reference to the alpha table, or the predetermined data included in the image data without using the alpha table is used. The second method of setting the transparency by converting the luminance value of the color component into an alpha value (alpha component value) can be used.
前者の第１の手法を用いて、動画データ及びスプライト（静止画）データの各画像データに対して設定する透明度を動的に変更する場合、変更用の透明度のデータ（アルファ値）もＣＧＲＯＭ２０６に予め記憶しておく必要がある。それゆえ、この手法を用いた場合には、ＣＧＲＯＭ２０６（記憶手段）の記憶領域において、透明度に関するデータが占める割合が増加し、ＣＧＲＯＭ２０６の記憶容量を圧迫する可能性がある。また、この場合、透明度を変更する度に、アルファテーブルを参照する処理が必要となり、表示制御回路２３０の処理負荷が増大する可能性もある。 When the transparency set for each image data of moving image data and sprite (still image) data is dynamically changed using the first method, the transparency data (alpha value) for change is also stored in the CGROM 206. It is necessary to memorize in advance. Therefore, when this method is used, the ratio of the data regarding transparency in the storage area of the CGROM 206 (storage means) increases, and the storage capacity of the CGROM 206 may be compressed. Further, in this case, every time the transparency is changed, it is necessary to refer to the alpha table, and the processing load on the display control circuit 230 may increase.
一方、後者の第２の手法を用いた場合、すなわち、画像データに含まれる所定のカラー成分の輝度値を用いて直接透明度を設定する手法を用いた場合には、アルファテーブルが不要になるだけでなく、アルファテーブルを参照する処理も不要になる。 On the other hand, when the latter second method is used, that is, when the method of directly setting the transparency using the luminance value of the predetermined color component included in the image data is used, only the alpha table becomes unnecessary. In addition, the process of referring to the alpha table becomes unnecessary.
それゆえ、第２の手法を用いて、動画データ及びスプライト（静止画）データの各画像データに対して設定する透明度を動的に変更する場合には、ＣＧＲＯＭ２０６（記憶手段）の記憶容量を圧迫することもなく、表示制御回路２３０の処理負荷も増大しない。この結果、第２の手法を用いた場合には、動的に透明度を変更するような場合であっても、その処理負荷の増大や記憶手段の圧迫などの影響を受けることなく、透明度を用いた画像の演出効果を調整することができる。また、第２の手法を用いた場合には、エフェクトとして使用する動画データに対してもアルファテーブルを参照することなくエフェクト用データを生成することができ、エフェクト用のアルファ値（透明度のデータ）を予め用意する必要が無いので、さらに、処理負荷の低減及び記憶容量の削減を図ることが可能になる。 Therefore, when the transparency set for each image data of moving image data and sprite (still image) data is dynamically changed using the second method, the storage capacity of the CGROM 206 (storage means) is compressed. The processing load of the display control circuit 230 does not increase. As a result, when the second method is used, even when the transparency is dynamically changed, the transparency is used without being affected by an increase in processing load or compression of the storage means. It is possible to adjust the effect of the displayed image. Further, when the second method is used, effect data can be generated without referring to the alpha table for moving image data used as an effect, and the effect alpha value (transparency data) can be generated. Therefore, it is possible to reduce the processing load and the storage capacity.
なお、本実施形態では、上述した描画処理、及び、描画処理内の各工程の処理は、表示制御回路２３０（副制御回路２００）により実行される。すなわち、表示制御回路２３０（副制御回路２００）は、描画処理を行う手段（画像制御手段、描画制御手段）も兼ねる。また、表示制御回路２３０（副制御回路２００）は、描画処理内の各工程の処理を実行する手段（第１画像制御手段，第１描画制御手段（Ｓ４２１）、第２画像制御手段（Ｓ４２３）、第３画像制御手段，第２描画制御手段（Ｓ４２４）、第４画像制御手段，第３描画制御手段（Ｓ４２６〜Ｓ４２８）、第５画像制御手段，第４描画制御手段（Ｓ４３１））も兼ねる。 In the present embodiment, the above-described drawing process and the process of each step in the drawing process are executed by the display control circuit 230 (sub-control circuit 200). In other words, the display control circuit 230 (sub control circuit 200) also serves as a drawing processing unit (image control unit and drawing control unit). Further, the display control circuit 230 (sub-control circuit 200) is a means (first image control means, first drawing control means (S421), second image control means (S423) for executing processing of each process in the drawing processing. , The third image control means, the second drawing control means (S424), the fourth image control means, the third drawing control means (S426 to S428), the fifth image control means, and the fourth drawing control means (S431)). .
また、本実施形態では、上記描画処理中のアルファ化処理（矢印Ｔ３、Ｔ１４の動作時に行われる処理）は、表示制御回路２３０（副制御回路２００）により実行される。すなわち、表示制御回路２３０（副制御回路２００）は、アルファ化処理を行う手段（透明度設定手段、第１透明度設定手段、第２透明度設定手段）も兼ねる。さらに、上記コンポジション描画処理の図面中に矢印で示す各種データの転送処理及び描画処理は、表示制御回路２３０（副制御回路２００）により実行される。すなわち、表示制御回路２３０（副制御回路２００）は、上記コンポジション描画処理における各種データ転送処理及び描画処理を行う手段（第１画像生成制御手段（Ｔ１６）、第２画像生成制御手段（Ｔ１７及びＴ１８）、第３画像生成制御手段（Ｔ１９）、第４画像生成制御手段（Ｔ２０）、第５画像生成制御手段、第６画像生成制御手段（Ｔ２２））も兼ねる。 In the present embodiment, the alpha process (the process performed when the arrows T3 and T14 are operated) during the rendering process is executed by the display control circuit 230 (sub-control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) also serves as a means for performing alpha processing (transparency setting means, first transparency setting means, and second transparency setting means). Further, various data transfer processing and drawing processing indicated by arrows in the drawing of the composition drawing processing are executed by the display control circuit 230 (sub-control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) performs various data transfer processing and drawing processing in the composition drawing processing (first image generation control means (T16), second image generation control means (T17 and T18), the third image generation control means (T19), the fourth image generation control means (T20), the fifth image generation control means, and the sixth image generation control means (T22)).
［音声制御処理］
次に、図１０２Ａ及び図１０２Ｂを参照して、副制御メイン処理（図８１参照）中のＳ２０９で行う音声制御処理について説明する。なお、図１０２Ａは、ホスト制御回路２１０により実行される音声制御処理の手順を示すフローチャートである。また、図１０２Ｂは、音声制御処理においてホスト制御回路２１０から音声・ＬＥＤ制御回路２２０にサウンドリクエストが出力された際に、音声・ＬＥＤ制御回路２２０により実行される処理の手順を示すフローチャートである。
[Voice control processing]
Next, with reference to FIG. 102A and FIG. 102B, the audio | voice control process performed by S209 in the sub control main process (refer FIG. 81) is demonstrated. FIG. 102A is a flowchart showing the procedure of the voice control process executed by the host control circuit 210. FIG. 102B is a flowchart showing a procedure of processing executed by the sound / LED control circuit 220 when a sound request is output from the host control circuit 210 to the sound / LED control circuit 220 in the sound control processing.
（１）ホスト制御回路により実行される音声制御処理
ホスト制御回路２１０は、図９４のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・ＬＥＤ制御回路２２０に出力する（Ｓ４４１）。
(1) Audio control process executed by the host control circuit The host control circuit 210 outputs the sound request stored in the request buffer in the animation request construction process of FIG. 94 to the audio / LED control circuit 220 (S441).
なお、本実施形態では、ホスト制御回路２１０は、スピーカ１１による音声再生演出の動作を表示装置１３による演出動作と同期させるために、演出制御のリクエスト生成から２フレーム経過した後、サウンドリクエストを出力する。これは、上述したように、本実施形態の表示制御回路２３０による画像のデコード処理及び描画処理では、その一連の処理に２フレームの期間が必要になるためである。 In the present embodiment, the host control circuit 210 outputs a sound request after two frames have elapsed from the production control request generation in order to synchronize the sound reproduction production operation by the speaker 11 with the production operation by the display device 13. To do. This is because, as described above, in the image decoding process and the drawing process by the display control circuit 230 of the present embodiment, a period of two frames is required for the series of processes.
そして、Ｓ４４１の処理後、ホスト制御回路２１０は、音声制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１０に移す。 Then, after the process of S441, the host control circuit 210 ends the voice control process and moves the process to S210 of the sub-control main process (see FIG. 81).
（２）音声制御処理時に実行される音声・ＬＥＤ制御回路の処理
まず、ホスト制御回路２１０から出力されたサウンドリクエストが音声・ＬＥＤ制御回路２２０に入力される（Ｓ４５１）。次いで、音声・ＬＥＤ制御回路２２０は、音声再生の４つの実行系統の中に処理（コード）を実行可能な空いた実行系統があるか否かを判別する（Ｓ４５２）。
(2) Audio / LED Control Circuit Processing Performed During Audio Control Processing First, the sound request output from the host control circuit 210 is input to the audio / LED control circuit 220 (S451). Next, the voice / LED control circuit 220 determines whether or not there is a free execution system capable of executing the process (code) among the four execution systems for voice reproduction (S452).
Ｓ４５２において、音声・ＬＥＤ制御回路２２０が、音声再生の４つの実行系統の中に空いた実行系統がないと判別した場合（Ｓ４５２がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、空きの実行系統が発生するまで待機する（Ｓ４５３）。 In S452, when the voice / LED control circuit 220 determines that there is no free execution system among the four execution systems for voice reproduction (when S452 is NO), the voice / LED control circuit 220 Wait until an execution system is generated (S453).
Ｓ４５３の処理後、又は、Ｓ４５２において、音声・ＬＥＤ制御回路２２０が、音声再生の４つの実行系統の中に空いた実行系統があると判別した場合（Ｓ４５２がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、空いている所定の実行系統にアクセスナンバーをセットする（Ｓ４５４）。 After the processing of S453, or in S452, when the voice / LED control circuit 220 determines that there is a free execution system among the four execution systems for voice reproduction (when S452 is YES), the voice / LED The control circuit 220 sets an access number in a predetermined execution system that is free (S454).
次いで、音声・ＬＥＤ制御回路２２０は、アクセスナンバーがセットされた実行系統において、アクセスナンバーに基づき、ＣＧＲＯＭ基板２０４からアクセスナンバーに対応付けられたアクセスデータを読み出す（Ｓ４５５）。 Next, the voice / LED control circuit 220 reads the access data associated with the access number from the CGROM board 204 based on the access number in the execution system in which the access number is set (S455).
次いで、音声・ＬＥＤ制御回路２２０は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード（処理）の実行処理を開始する（Ｓ４５６）。この処理によりスピーカ１１による音声再生演出が開始される。なお、本実施形態では、音声の再生制御は、シンプルアクセス制御により実行される。 Next, the voice / LED control circuit 220 sequentially sets each of a plurality of setting data defined in the access data to a corresponding address based on the access data, and starts a code (processing) execution process. (S456). With this process, the sound reproduction effect by the speaker 11 is started. In the present embodiment, the audio reproduction control is executed by simple access control.
次いで、音声・ＬＥＤ制御回路２２０は、参照中のコードに対して複数のアクセスがあるか否かを判別する（Ｓ４５７）。具体的には、音声・ＬＥＤ制御回路２２０は、アクセスナンバーがセットされた実行系統で実行する参照中のコード（設定データ）に対して、他の実行系統からのアクセスがあるか否かを判別する。Ｓ４５７において、音声・ＬＥＤ制御回路２２０が、参照中のコードに対して複数のアクセスがないと判別した場合（Ｓ４５７がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、後述のＳ４５９の処理を行う。 Next, the voice / LED control circuit 220 determines whether or not there is a plurality of accesses to the code being referred to (S457). Specifically, the voice / LED control circuit 220 determines whether or not there is an access from another execution system with respect to a code (setting data) being referred to that is executed in the execution system in which the access number is set. To do. In S457, when the voice / LED control circuit 220 determines that there is no plurality of accesses to the code being referred to (when S457 is NO), the voice / LED control circuit 220 performs the process of S459 described later. Do.
一方、Ｓ４５７において、音声・ＬＥＤ制御回路２２０が、参照中のコードに対して複数のアクセスがあると判別した場合（Ｓ４５７がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、該コードの実行を最遅のサウンドリクエストに基づいて実行する（Ｓ４５８）。具体的には、例えば、所定のサウンドリクエストに基づいて、所定の実行系統でコード１、コード２及びコード３を実行し、且つ、次のサウンドリクエストに基づいて、他の実行系統でコード３、コード４及びコード５を実行する場合には、複数のアクセスがあるコード３の音声再生は、該次のサウンドリクエストに基づいて実行される。 On the other hand, when the voice / LED control circuit 220 determines in S457 that there is a plurality of accesses to the code being referred to (when S457 is YES), the voice / LED control circuit 220 executes the code. Is executed based on the latest sound request (S458). Specifically, for example, code 1, code 2 and code 3 are executed in a predetermined execution system based on a predetermined sound request, and code 3 is executed in another execution system based on the next sound request. When executing the code 4 and the code 5, the sound reproduction of the code 3 having a plurality of accesses is executed based on the next sound request.
Ｓ４５８の処理後又はＳ４５７がＮＯ判定の場合、音声・ＬＥＤ制御回路２２０は、シンプルアクセス終了コードをセットする（Ｓ４５９）。そして、Ｓ４５９の処理後、音声・ＬＥＤ制御回路２２０は、音声制御処理時の上述した一連の処理を終了し、処理を音声・ＬＥＤ制御回路２２０の所定のコントロール状態（例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など）時の処理に戻す。 After the processing of S458 or when S457 is NO, the voice / LED control circuit 220 sets a simple access end code (S459). Then, after the processing of S459, the voice / LED control circuit 220 ends the above-described series of processing at the time of the voice control processing, and the processing is performed in a predetermined control state (for example, standby state, voice control). Control state before processing, control state of processing executed after voice control processing, etc.).
［ランプ制御処理］
次に、図１０３Ａ及び図１０３Ｂを参照して、副制御メイン処理（図８１参照）中のＳ２１０で行うランプ制御処理について説明する。なお、図１０３Ａは、ホスト制御回路２１０により実行されるランプ制御処理の手順を示すフローチャートである。また、図１０３Ｂは、ランプ制御処理において音声・ＬＥＤ制御回路２２０により実行される処理の手順を示すフローチャートである。
[Lamp control processing]
Next, the lamp control process performed in S210 in the sub control main process (see FIG. 81) will be described with reference to FIGS. 103A and 103B. FIG. 103A is a flowchart illustrating a procedure of lamp control processing executed by the host control circuit 210. FIG. 103B is a flowchart showing a procedure of processes executed by the sound / LED control circuit 220 in the lamp control process.
なお、本実施形態では、ＬＥＤアニメーションの再生方式において、上述した「ＮＥＸＴ」及び「ＯＤＯＮＬＹ」が指定されていない場合の処理例を説明する。再生方式に「ＮＥＸＴ」及び「ＯＤＯＮＬＹ」が指定されている場合を考慮したランプ制御処理については、後述の変形例２及び３（後述の図１１４〜図１１６参照）において詳述する。 In the present embodiment, an example of processing when “NEXT” and “ODONLY” described above are not specified in the LED animation playback method will be described. The lamp control process considering the case where “NEXT” and “ODONLY” are designated as the reproduction method will be described in detail in Modifications 2 and 3 (see FIGS. 114 to 116 described later).
（１）ホスト制御回路により実行されるランプ制御処理
ホスト制御回路２１０は、図９４のアニメーションリクエスト構築処理においてリクエストバッファに格納されたランプリクエストを音声・ＬＥＤ制御回路２２０に出力する（Ｓ４６１）。なお、本実施形態では、ホスト制御回路２１０は、ランプ（ＬＥＤ）群１８による演出動作を表示装置１３による演出動作と同期させるために、演出制御のリクエスト生成から２フレーム経過した後、ランプリクエストを出力する。
(1) Lamp Control Process Performed by Host Control Circuit The host control circuit 210 outputs the lamp request stored in the request buffer in the animation request construction process of FIG. 94 to the sound / LED control circuit 220 (S461). In this embodiment, in order to synchronize the effect operation by the lamp (LED) group 18 with the effect operation by the display device 13, the host control circuit 210 makes a lamp request after two frames have passed since the request for the effect control is generated. Output.
そして、Ｓ４６１の処理後、ホスト制御回路２１０は、ランプ制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１１に移す。 Then, after the process of S461, the host control circuit 210 ends the lamp control process and moves the process to S211 of the sub-control main process (see FIG. 81).
（２）ランプ制御処理時に実行される音声・ＬＥＤ制御回路の処理
まず、ホスト制御回路２１０から出力されたランプリクエストが、音声・ＬＥＤ制御回路２２０に入力される（Ｓ４７１）。
(2) Processing of voice / LED control circuit executed during lamp control processing First, a lamp request output from the host control circuit 210 is input to the voice / LED control circuit 220 (S471).
次いで、音声・ＬＥＤ制御回路２２０は、ランプリクエスト（ＬＥＤアニメーションのＩＤを含む）に基づいて、ＣＧＲＯＭ２０６から読み出すＬＥＤアニメーション及びデータテーブル情報を指定する（Ｓ４７２）。この処理によりＬＥＤアニメーションが指定されれば、各ＬＥＤ２８１に出力するＬＥＤデータを指定することができる。また、この処理によりデータテーブル情報が指定されれば、再生方式、再生チャンネル、拡張チャンネル、消灯データ識別、制御部位及びＬＥＤデータ名（デバック用）のデータを指定することができる。 Next, the voice / LED control circuit 220 designates the LED animation and data table information to be read from the CGROM 206 based on the lamp request (including the LED animation ID) (S472). If LED animation is designated by this processing, LED data to be output to each LED 281 can be designated. If data table information is specified by this processing, it is possible to specify the data of the playback method, playback channel, expansion channel, extinction data identification, control part, and LED data name (for debugging).
次いで、音声・ＬＥＤ制御回路２２０は、指定されたデータテーブル情報を参照して、ＬＥＤアニメーションを実行する再生チャンネル（シーケンサ、レイヤ）などのデータを取得する（Ｓ４７３）。次いで、音声・ＬＥＤ制御回路２２０は、同じ再生チャンネルに複数のランプリクエストがあるか否かを判別する（Ｓ４７４）。 Next, the audio / LED control circuit 220 refers to the designated data table information and acquires data such as a reproduction channel (sequencer, layer) for executing the LED animation (S473). Next, the audio / LED control circuit 220 determines whether or not there are a plurality of lamp requests in the same reproduction channel (S474).
Ｓ４７４において、音声・ＬＥＤ制御回路２２０が、同じ再生チャンネルに複数のランプリクエストがあると判別した場合（Ｓ４７４がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、最後に受信したランプリクエストに基づいて、再生チャンネル、又は、再生チャンネル及び拡張チャンネル（再生チャンネルと同チャンネルの拡張チャンネル）に、ＬＥＤアニメーションをセットする（Ｓ４７５）。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、現在登録されているデータテーブル情報が、最後に受信したランプリクエストに基づいて取得されたデータテーブル情報により上書きされる。 In S474, when the sound / LED control circuit 220 determines that there are a plurality of lamp requests in the same reproduction channel (when S474 is YES), the sound / LED control circuit 220 is based on the last received lamp request. Then, the LED animation is set to the playback channel or the playback channel and the extension channel (the extension channel of the same channel as the playback channel) (S475). This process overwrites the data table information currently registered in the playback channel registration buffer or each of the playback channel and extension channel registration buffers with the data table information acquired based on the last received ramp request. Is done.
一方、Ｓ４７４において、音声・ＬＥＤ制御回路２２０が、同じ再生チャンネルに複数のランプリクエストがないと判別した場合（Ｓ４７４がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、再生チャンネル、又は、再生チャンネル及び拡張チャンネルに、ＬＥＤアニメーションをセットする（Ｓ４７６）。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、今回受信したランプリクエストに基づいて取得されたデータテーブル情報が登録される。 On the other hand, if the audio / LED control circuit 220 determines in S474 that there are not a plurality of lamp requests in the same playback channel (if S474 is NO), the audio / LED control circuit 220 determines that the playback channel or playback The LED animation is set in the channel and the extension channel (S476). By this processing, the data table information acquired based on the lamp request received this time is registered in the reproduction channel registration buffer or each registration buffer of the reproduction channel and the extension channel.
Ｓ４７５又はＳ４７６の処理後、音声・ＬＥＤ制御回路２２０は、セットされたＬＥＤアニメーションに基づいて、所定のチャンネルにおける制御対象（制御部位内）の所定のポートに設定するＬＥＤデータ（出力データ）をＣＧＲＯＭ２０６から読み込む（Ｓ４７７）。なお、このＳ４７７以降の処理はポート毎に実行される。 After the processing of S475 or S476, the sound / LED control circuit 220 sets LED data (output data) to be set to a predetermined port of a control target (in the control region) in a predetermined channel based on the set LED animation. (S477). The processing after S477 is executed for each port.
次いで、音声・ＬＥＤ制御回路２２０は、所定のポートにおいて、チャンネル間におけるＬＥＤデータ（出力データ）の重複があるか否か、すなわち、複数のチャンネル間においてＬＥＤデータを合成する必要があるか否かを判別する（Ｓ４７８）。 Next, the audio / LED control circuit 220 determines whether there is an overlap of LED data (output data) between channels at a predetermined port, that is, whether it is necessary to synthesize LED data among a plurality of channels. Is discriminated (S478).
Ｓ４７８において、音声・ＬＥＤ制御回路２２０が、所定のポートにおいて、チャンネル間におけるＬＥＤデータの重複がないと判別した場合（Ｓ４７８がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、後述のＳ４８０の処理を行う。一方、Ｓ４７８において、音声・ＬＥＤ制御回路２２０が、所定のポートにおいて、チャンネル間におけるＬＥＤデータの重複があると判別した場合（Ｓ４７８がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、予めチャンネルに設定されたＬＥＤデータの実行優先順位に基づいて、所定のポートにおけるＬＥＤデータ（輝度データ）を決定する（Ｓ４７９）。 In S478, when the voice / LED control circuit 220 determines that there is no duplication of LED data between channels at a predetermined port (when S478 is NO), the voice / LED control circuit 220 performs the process of S480 described later. Process. On the other hand, if the voice / LED control circuit 220 determines that there is duplication of LED data between channels at a predetermined port (S478: YES), the voice / LED control circuit 220 LED data (luminance data) at a predetermined port is determined based on the execution priority of the LED data set to (S479).
Ｓ４７９の処理では、例えば、この処理以前に、処理対象となっている所定のポートにＬＥＤデータがセットされていなければ、今回取得したＬＥＤデータを所定のポートにセットする。また、例えば、この処理以前にセットされている所定のポートのＬＥＤデータが、今回、処理対象となっているチャンネルより実行優先順位が低いチャンネルのＬＥＤデータである場合には、今回取得したＬＥＤデータで所定のポートのＬＥＤデータを上書きする。また、例えば、この処理以前にセットされている所定のポートのＬＥＤデータが、今回、処理対象となっているチャンネルより実行優先順位が高いチャンネルのＬＥＤデータである場合には、今回取得したＬＥＤデータを破棄し、所定のポートのＬＥＤデータを上書きしない（維持する）。このような処理をチャンネル毎に繰り返すことにより、処理対象の所定のポートにおいて、複数のチャンネルのＬＥＤデータが合成される（複数のチャンネルの中から最も実行優先順位の高いチャンネルのＬＥＤデータがセットされる。生成例４の場合には、２チャンネルのＬＥＤデータが特定の法則に基づいて合成される）。 In the process of S479, for example, if the LED data is not set in the predetermined port to be processed before this process, the LED data acquired this time is set in the predetermined port. Further, for example, when the LED data of a predetermined port set before this processing is LED data of a channel whose execution priority is lower than that of the currently processed channel, the LED data acquired this time To overwrite the LED data of a predetermined port. Further, for example, when the LED data of a predetermined port set before this processing is LED data of a channel whose execution priority is higher than that of the channel to be processed this time, the LED data acquired this time And the LED data of a predetermined port is not overwritten (maintained). By repeating such processing for each channel, the LED data of a plurality of channels is synthesized at a predetermined port to be processed (the LED data of the channel having the highest execution priority among the plurality of channels is set). In the case of generation example 4, the LED data of two channels is synthesized based on a specific law).
Ｓ４７９の処理後又はＳ４７８がＮＯ判定の場合、音声・ＬＥＤ制御回路２２０は、所定のポートに対する上記Ｓ４７７〜Ｓ４７９の処理が、全てのチャンネル（本実施形態では８チャンネル分）に対して実行されたか否かを判別する（Ｓ４８０）。 After the process of S479 or when S478 is NO, the audio / LED control circuit 220 has executed the processes of S477 to S479 for a predetermined port for all channels (8 channels in this embodiment). It is determined whether or not (S480).
Ｓ４８０において、音声・ＬＥＤ制御回路２２０が、所定のポートに対する上記Ｓ４７７〜Ｓ４７９の処理が全てのチャンネルに対して実行されていないと判別した場合（Ｓ４８０がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、処理をＳ４７７に戻し、処理対象のチャンネルを変更してＳ４７７以降の処理を繰り返す。一方、Ｓ４８０において、音声・ＬＥＤ制御回路２２０が、所定のポートに対する上記Ｓ４７７〜Ｓ４７９の処理が全てのチャンネルに対して実行されたと判別した場合（Ｓ４８０がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、所定のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・ＬＥＤ制御回路２２０は、所定のポートのＬＥＤデータをポート直接指定データで上書きする（Ｓ４８１）。 In S480, when the sound / LED control circuit 220 determines that the processing of S477 to S479 for the predetermined port is not executed for all channels (when S480 is NO), the sound / LED control circuit 220 returns the process to S477, changes the channel to be processed, and repeats the processes after S477. On the other hand, if the voice / LED control circuit 220 determines in S480 that the processing of S477 to S479 for the predetermined port has been executed for all channels (if S480 is YES), the voice / LED control circuit 220 220 determines whether or not port direct designation data for a predetermined port is included in the lamp request. If the port direct designation data is included in the lamp request, the voice / LED control circuit 220 The port LED data is overwritten with the port direct designation data (S481).
次いで、音声・ＬＥＤ制御回路２２０は、上述したＳ４７７〜Ｓ４８１の処理が全てのポートに対して実行されたか否かを判別する（Ｓ４８２）。なお、ここでいう、「全てのポート」とは、図８６に示すＬＥＤ登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図８６に示すＬＥＤ登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図８６に示すＬＥＤ登録処理で設定されたポートの中から選択された一部のポートであってもよい。 Next, the sound / LED control circuit 220 determines whether or not the processing of S477 to S481 described above has been executed for all ports (S482). Here, “all ports” means all ports set in the LED registration processing shown in FIG. 86, but the present invention is not limited to this. The “all ports” may be all ports that can be physically set regardless of the ports set in the LED registration process shown in FIG. 86, or set in the LED registration process shown in FIG. Some of the selected ports may be selected from the selected ports.
Ｓ４８２において、音声・ＬＥＤ制御回路２２０が、Ｓ４７７〜Ｓ４８１の処理が全てのポートに対して実行されていないと判別した場合（Ｓ４８２がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、処理をＳ４７７に戻し、処理対象のポートを変更してＳ４７７以降の処理を繰り返す。一方、Ｓ４８２において、音声・ＬＥＤ制御回路２２０が、Ｓ４７７〜Ｓ４８１の処理が全てのポートに対して実行されたと判別した場合（Ｓ４８２がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・ＬＥＤ制御回路２２０の所定のコントロール状態（例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など）時の処理に戻す。 In S482, when the voice / LED control circuit 220 determines that the processing of S477 to S481 is not executed for all ports (when S482 is NO), the voice / LED control circuit 220 performs processing. Returning to S477, the processing target port is changed, and the processing after S477 is repeated. On the other hand, when the voice / LED control circuit 220 determines in S482 that the processing of S477 to S481 has been executed for all ports (YES in S482), the voice / LED control circuit 220 performs lamp control. The above-described series of processing at the time of processing is ended, and processing is performed in a predetermined control state of the voice / LED control circuit 220 (for example, standby state, control state before lamp control processing, control state of processing executed after lamp control processing, etc. ) Return to time processing.
［役物制御処理］
次に、図１０４を参照して、副制御メイン処理（図８１参照）中のＳ２１１で行う役物制御処理について説明する。なお、図１０４は、本実施形態における役物制御処理の手順を示すフローチャートである。
[Accessory control processing]
Next, the accessory control process performed in S211 in the sub-control main process (see FIG. 81) will be described with reference to FIG. In addition, FIG. 104 is a flowchart which shows the procedure of the accessory control process in this embodiment.
まず、ホスト制御回路２１０は、現在の動作状況が主制御回路７０からのコマンドの受信待機動作中であるか否かを判別する（Ｓ４９１）。 First, the host control circuit 210 determines whether or not the current operation status is a standby operation for receiving a command from the main control circuit 70 (S491).
Ｓ４９１において、ホスト制御回路２１０が、現在の動作状況が主制御回路７０からのコマンドの受信待機動作中でないと判別した場合（Ｓ４９１がＮＯ判定の場合）、ホスト制御回路２１０は、役物制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１２に移す。 In S491, when the host control circuit 210 determines that the current operation status is not in a command reception standby operation from the main control circuit 70 (when S491 is NO), the host control circuit 210 performs the accessory control process. And the process proceeds to S212 of the sub-control main process (see FIG. 81).
一方、Ｓ４９１において、ホスト制御回路２１０が、現在の動作状況が主制御回路７０からのコマンドの受信待機動作中であると判別した場合（Ｓ４９１がＹＥＳ判定の場合）、ホスト制御回路２１０は、主制御回路７０から演出に関するコマンドを受信したか否かを判別する（Ｓ４９２）。なお、この処理で判断対象となる演出に関するコマンドは、例えば、特別図柄の変動開始、変動停止、デモ、大当りに関するコマンドであり、これらのコマンドがホスト制御回路２１０で受信された際に、役物２０が可動する。 On the other hand, when the host control circuit 210 determines in S491 that the current operation status is a command reception standby operation from the main control circuit 70 (when S491 is YES), the host control circuit 210 It is determined whether or not a command related to the effect has been received from the control circuit 70 (S492). The commands related to the effects to be judged in this processing are, for example, commands related to the start of change of special symbols, stop of change, demonstration, and jackpot. When these commands are received by the host control circuit 210, the command 20 moves.
Ｓ４９２において、ホスト制御回路２１０が、主制御回路７０から演出に関するコマンドを受信していないと判別した場合（Ｓ４９２がＮＯ判定の場合）、ホスト制御回路２１０は、役物制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１２に移す。 If the host control circuit 210 determines in S492 that the command related to the effect has not been received from the main control circuit 70 (if S492 is NO), the host control circuit 210 ends the accessory control process, Is transferred to S212 of the sub-control main process (see FIG. 81).
一方、Ｓ４９２において、ホスト制御回路２１０が、主制御回路７０から演出に関するコマンドを受信したと判別した場合（Ｓ４９２がＹＥＳ判定の場合）、ホスト制御回路２１０は、変動開始コマンド受信時役物処理を行う（Ｓ４９３）。この処理では、ホスト制御回路２１０は、主に、ホスト制御回路２１０が実行する役物制御に関わる処理間における、役物リクエストの受け渡し許可／不許可を設定する。なお、変動開始コマンド受信時役物処理の詳細については、後述の図１０５を参照しながら後で説明する。 On the other hand, when it is determined in S492 that the host control circuit 210 has received a command related to the effect from the main control circuit 70 (when S492 is YES), the host control circuit 210 performs the change start command receiving feature processing. This is performed (S493). In this process, the host control circuit 210 mainly sets permission / non-permission of the handpiece request between the processes related to the accessory control executed by the host control circuit 210. The details of the processing for receiving a change start command will be described later with reference to FIG.
次いで、ホスト制御回路２１０は、デモコマンド受信時役物処理を行う（Ｓ４９４）。なお、デモコマンド受信時役物処理の詳細については、後述の図１０６を参照しながら後で説明する。次いで、ホスト制御回路２１０は、変動停止コマンド受信時役物処理を行う（Ｓ４９５）。なお、変動停止コマンド受信時役物処理の詳細については、後述の図１０８を参照しながら後で説明する。次いで、ホスト制御回路２１０は、大当り系コマンド受信時役物処理を行う（Ｓ４９６）。なお、大当り系コマンド受信時役物処理の詳細については、後述の図１０９を参照しながら後で説明する。 Next, the host control circuit 210 performs a process for receiving a demo command (S494). Note that details of the demo command reception-purpose object process will be described later with reference to FIG. Next, the host control circuit 210 performs a process for receiving a change stop command (S495). The details of the processing for receiving a change stop command will be described later with reference to FIG. Next, the host control circuit 210 performs a jackpot command receiving function processing (S496). The details of the processing for receiving a bonus game command will be described later with reference to FIG. 109 described later.
本実施形態では、Ｓ４９３〜Ｓ４９６の各種コマンド受信時役物処理を役物制御処理の中で行う例を説明したが、本発明はこれに限定されず、演出に関するコマンドを受信した際に、割込処理として各役物処理を行ってもよいし、上述したコマンド解析処理（図９２参照）の直後に各役物処理を行ってもよい。 In the present embodiment, the example in which the various command receiving character processing of S493 to S496 is performed in the accessory control processing has been described. However, the present invention is not limited to this. Each accessory process may be performed as an embedded process, or each accessory process may be performed immediately after the command analysis process described above (see FIG. 92).
次いで、ホスト制御回路２１０は、初期位置復旧動作処理を行う（Ｓ４９７）。なお、初期位置復旧動作処理の詳細については、後述の図１１０を参照しながら後で説明する。次いで、ホスト制御回路２１０は、現在の動作状況が主制御回路７０からのコマンドの受信待機動作中であるか否かを判別する（Ｓ４９８）。 Next, the host control circuit 210 performs an initial position restoration operation process (S497). Details of the initial position restoration operation processing will be described later with reference to FIG. 110 described later. Next, the host control circuit 210 determines whether or not the current operation status is a command reception standby operation from the main control circuit 70 (S498).
Ｓ４９８において、ホスト制御回路２１０が、現在の動作状況が主制御回路７０からのコマンドの受信待機動作中であると判別した場合（Ｓ４９８がＹＥＳ判定の場合）、ホスト制御回路２１０は、処理をＳ４９２に戻し、Ｓ４９２以降の処理を繰り返す。一方、Ｓ４９８において、ホスト制御回路２１０が、現在の動作状況が主制御回路７０からのコマンドの受信待機動作中でないと判別した場合（Ｓ４９８がＮＯ判定の場合）、ホスト制御回路２１０は、役物リクエストの受け渡し許可がセットされているか否かを判別する（Ｓ４９９）。 In S498, when the host control circuit 210 determines that the current operation status is a command reception standby operation from the main control circuit 70 (when S498 is YES), the host control circuit 210 performs the process in S492. The process from S492 is repeated. On the other hand, when the host control circuit 210 determines in S498 that the current operation status is not in a command reception standby operation from the main control circuit 70 (NO in S498), the host control circuit 210 It is determined whether request delivery permission is set (S499).
Ｓ４９９において、ホスト制御回路２１０が、役物リクエストの受け渡し許可がセットされていないと判別した場合（Ｓ４９９がＮＯ判定の場合）、ホスト制御回路２１０は、役物制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１２に移す。 In S499, when the host control circuit 210 determines that the permission request delivery permission has not been set (NO in S499), the host control circuit 210 ends the accessory control process, and the process is The process proceeds to S212 in the control main process (see FIG. 81).
一方、Ｓ４９９において、ホスト制御回路２１０が、役物リクエストの受け渡し許可がセットされていると判別した場合（Ｓ４９９がＹＥＳ判定の場合）、ホスト制御回路２１０は、図９４のアニメーションリクエスト構築処理においてリクエストバッファに格納された役物リクエストを取得する（Ｓ５００）。なお、本実施形態では、ホスト制御回路２１０は、役物２０による演出動作を表示装置１３による演出動作と同期させるために、演出制御のリクエスト生成から２フレーム経過した後、役物リクエストを取得する。 On the other hand, when the host control circuit 210 determines in S499 that the permission request delivery permission has been set (YES in S499), the host control circuit 210 makes a request in the animation request construction process of FIG. The accessory request stored in the buffer is acquired (S500). In the present embodiment, the host control circuit 210 acquires an accessory request after two frames have elapsed from the generation of the request for the effect control in order to synchronize the effect operation by the accessory 20 with the effect operation by the display device 13. .
次いで、ホスト制御回路２１０は、役物リクエストに基づいて、Ｉ２Ｃコントローラ２６１を介して励磁データをモータドライバ２７１に送信する（Ｓ５０１）。次いで、ホスト制御回路２１０は、Ｉ２Ｃコントローラ２６１から通信エラー信号が受信されたか否かを判別する（Ｓ５０２）。この処理では、ホスト制御回路２１０は、Ｉ２Ｃコントローラ２６１及びモータコントローラ２７０間の通信エラー又はＩ２Ｃコントローラ２６１のエラーを検知したか（取得したか又は入力されたか）否かを判別してよい。 Next, the host control circuit 210 transmits excitation data to the motor driver 271 via the I2C controller 261 based on the accessory request (S501). Next, the host control circuit 210 determines whether or not a communication error signal has been received from the I2C controller 261 (S502). In this process, the host control circuit 210 may determine whether a communication error between the I2C controller 261 and the motor controller 270 or an error in the I2C controller 261 has been detected (obtained or input).
Ｓ５０２において、ホスト制御回路２１０が、Ｉ２Ｃコントローラ２６１から通信エラー信号を受信したと判別した場合（Ｓ５０２がＹＥＳ判定の場合）、ホスト制御回路２１０は、通信コントローラエラーを設定する（Ｓ５０３）。そして、Ｓ５０３の処理後、ホスト制御回路２１０は、役物制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１２に移す。 In S502, when the host control circuit 210 determines that a communication error signal has been received from the I2C controller 261 (S502 is YES), the host control circuit 210 sets a communication controller error (S503). After the process of S503, the host control circuit 210 ends the accessory control process, and moves the process to S212 of the sub-control main process (see FIG. 81).
一方、Ｓ５０２において、ホスト制御回路２１０が、Ｉ２Ｃコントローラ２６１から通信エラー信号を受信していないと判別した場合（Ｓ５０２がＮＯ判定の場合）、ホスト制御回路２１０は、各モータドライバ２７１のアドレスにアクセスできるか否かを判別する（Ｓ５０４）。 On the other hand, when the host control circuit 210 determines in S502 that the communication error signal has not been received from the I2C controller 261 (when S502 is NO), the host control circuit 210 accesses the address of each motor driver 271. It is determined whether or not it is possible (S504).
Ｓ５０４において、ホスト制御回路２１０が、各モータドライバ２７１のアドレスにアクセスできないと判別した場合（Ｓ５０４がＮＯ判定の場合）、ホスト制御回路２１０は、接続エラーを設定する（Ｓ５０５）。そして、Ｓ５０５の処理後、ホスト制御回路２１０は、役物制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１２に移す。 In S504, when the host control circuit 210 determines that the address of each motor driver 271 cannot be accessed (when S504 is NO), the host control circuit 210 sets a connection error (S505). After the process of S505, the host control circuit 210 ends the accessory control process, and moves the process to S212 of the sub-control main process (see FIG. 81).
一方、Ｓ５０４において、ホスト制御回路２１０が、各モータドライバ２７１のアドレスにアクセスできると判別した場合（Ｓ５０４がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物２０による演出動作が終了するまで役物２０（モータ２７２）を可動する（Ｓ５０６）。なお、この処理では、モータ２７２の動作が停止した後、センサーによりモータ２７２（役物２０）が初期位置に戻ったことが検知されるまで、役物２０（モータ２７２）を可動する。 On the other hand, when the host control circuit 210 determines in S504 that the address of each motor driver 271 can be accessed (when S504 is YES), the host control circuit 210 plays the role until the effect operation by the accessory 20 ends. The object 20 (motor 272) is moved (S506). In this process, after the operation of the motor 272 is stopped, the accessory 20 (the motor 272) is moved until the sensor detects that the motor 272 (the accessory 20) has returned to the initial position.
次いで、ホスト制御回路２１０は、役物２０（モータ２７２）の動作が正常に終了した否かを判別する（Ｓ５０７）。Ｓ５０７において、ホスト制御回路２１０が、役物２０（モータ２７２）の動作が正常に終了したと判別した場合（Ｓ５０７がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１２に移す。一方、Ｓ５０７において、ホスト制御回路２１０が、役物２０（モータ２７２）の動作が正常に終了していないと判別した場合（Ｓ５０７がＮＯ判定の場合）、ホスト制御回路２１０は、データエラーを設定する（Ｓ５０８）。そして、Ｓ５０８の処理後、ホスト制御回路２１０は、役物制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１２に移す。 Next, the host control circuit 210 determines whether or not the operation of the accessory 20 (motor 272) has ended normally (S507). In S507, when the host control circuit 210 determines that the operation of the accessory 20 (motor 272) has ended normally (when S507 is YES), the host control circuit 210 ends the accessory control process, The process proceeds to S212 in the sub control main process (see FIG. 81). On the other hand, if the host control circuit 210 determines in S507 that the operation of the accessory 20 (motor 272) has not ended normally (S507 is NO), the host control circuit 210 sets a data error. (S508). After the process of S508, the host control circuit 210 ends the accessory control process, and moves the process to S212 of the sub-control main process (see FIG. 81).
［変動開始コマンド受信時役物処理］
次に、図１０５を参照して、役物制御処理（図１０４参照）中のＳ４９３で行う変動開始コマンド受信時役物処理について説明する。なお、図１０５は、本実施形態における変動開始コマンド受信時役物処理の手順を示すフローチャートである。
[Function processing when variable start command is received]
Next, with reference to FIG. 105, the change start command reception-use accessory process performed in S493 during the accessory control process (see FIG. 104) will be described. FIG. 105 is a flowchart showing the procedure of the processing for receiving a change start command in the present embodiment.
まず、ホスト制御回路２１０は、変動開始コマンドを受信したか否かを判別する（Ｓ５１１）。具体的には、ホスト制御回路２１０は、例えば、上述の特別図柄演出開始コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether or not a change start command has been received (S511). Specifically, the host control circuit 210 determines whether or not the special symbol effect start command is received, for example.
Ｓ５１１において、ホスト制御回路２１０が、変動開始コマンドを受信していないと判別した場合（Ｓ５１１がＮＯ判定の場合）、ホスト制御回路２１０は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９４に移す。一方、Ｓ５１１において、ホスト制御回路２１０が、変動開始コマンドを受信したと判別した場合（Ｓ５１１がＹＥＳ判定の場合）、ホスト制御回路２１０は、全てのモータ２７２が初期位置にあるか否かを判別する（Ｓ５１２）。 In S511, when the host control circuit 210 determines that the change start command has not been received (when S511 is NO), the host control circuit 210 ends the change start command receiving accessory process and performs the process. The process proceeds to S494 in the accessory control process (see FIG. 104). On the other hand, when it is determined in S511 that the host control circuit 210 has received the change start command (when S511 is YES), the host control circuit 210 determines whether or not all the motors 272 are in the initial positions. (S512).
Ｓ５１２において、ホスト制御回路２１０が、全てのモータ２７２が初期位置にあると判別した場合（Ｓ５１２がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物リクエストの受け渡し許可をセットする（Ｓ５１３）。役物リクエストの受け渡し許可がセットされると、役物２０の制御状態が、コマンド受信待機状態から役物リクエスト受け渡し許可状態に移行する。 In S512, when the host control circuit 210 determines that all the motors 272 are in the initial position (when S512 is YES), the host control circuit 210 sets permission transfer of the accessory request (S513). When the transfer request for the accessory request is set, the control state of the accessory 20 shifts from the command reception standby state to the accessory request transfer permission state.
次いで、ホスト制御回路２１０は、初期位置復旧カウンタに「０」をセットする（Ｓ５１４）。なお、初期位置復旧カウンタは、モータ２７２の初期位置復旧動作の実行回数を計数するカウンタであり、サブワークＲＡＭ２１０ａに設けられる。そして、Ｓ５１４の処理後、ホスト制御回路２１０は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９４に移す。 Next, the host control circuit 210 sets “0” in the initial position restoration counter (S514). The initial position restoration counter is a counter that counts the number of executions of the initial position restoration operation of the motor 272, and is provided in the sub work RAM 210a. Then, after the processing of S514, the host control circuit 210 finishes the change start command receiving time object process, and moves the process to S494 of the object control process (see FIG. 104).
一方、Ｓ５１２において、ホスト制御回路２１０が、１個以上のモータ２７２が初期位置にないと判別した場合（Ｓ５１２がＮＯ判定の場合）、ホスト制御回路２１０は、役物リクエストの受け渡し不許可をセットする（Ｓ５１５）。次いで、ホスト制御回路２１０は、初期位置復旧動作への移行設定を行う（Ｓ５１６）。そして、Ｓ５１６の処理後、ホスト制御回路２１０は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９４に移す。 On the other hand, if the host control circuit 210 determines in step S512 that one or more motors 272 are not in the initial position (if NO in step S512), the host control circuit 210 sets permission to pass the accessory request. (S515). Next, the host control circuit 210 performs transition setting to the initial position restoration operation (S516). Then, after the processing of S516, the host control circuit 210 finishes the change start command receiving accessory processing, and moves the processing to S494 of the accessory control processing (see FIG. 104).
［デモコマンド受信時役物処理］
次に、図１０６を参照して、役物制御処理（図１０４参照）中のＳ４９４で行うデモコマンド受信時役物処理について説明する。なお、図１０６は、本実施形態におけるデモコマンド受信時役物処理の手順を示すフローチャートである。
[Function processing when receiving demo command]
Next, with reference to FIG. 106, the demo command reception-time object processing performed in S494 in the accessory control processing (see FIG. 104) will be described. FIG. 106 is a flowchart showing the procedure of the accessory command processing upon receiving the demo command in the present embodiment.
まず、ホスト制御回路２１０は、デモコマンドを受信したか否かを判別する（Ｓ５２１）。具体的には、ホスト制御回路２１０は、例えば、上述のデモ表示コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether a demo command has been received (S521). Specifically, the host control circuit 210 determines whether or not the above-described demonstration display command has been received, for example.
Ｓ５２１において、ホスト制御回路２１０が、デモコマンドを受信していないと判別した場合（Ｓ５２１がＮＯ判定の場合）、ホスト制御回路２１０は、デモコマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９５に移す。一方、Ｓ５２１において、ホスト制御回路２１０が、デモコマンドを受信したと判別した場合（Ｓ５２１がＹＥＳ判定の場合）、ホスト制御回路２１０は、モータ２７２の不具合等によるエラーが検出されているか否かを判別する（Ｓ５２２）。この処理では、ホスト制御回路２１０は、例えば、役物制御処理（図１０４参照）中のＳ５０２以降の処理で設定された各種エラー（通信コントローラエラー、接続エラー、データエラー）などが発生しているか否かを判別する。 In S521, when the host control circuit 210 determines that the demo command has not been received (when S521 is NO), the host control circuit 210 ends the demo command receiving function processing, and the process is performed as a function. Control proceeds to S495 in the control process (see FIG. 104). On the other hand, if it is determined in S521 that the host control circuit 210 has received a demo command (S521 is YES), the host control circuit 210 determines whether an error due to a malfunction of the motor 272 or the like has been detected. A determination is made (S522). In this processing, for example, the host control circuit 210 has generated various errors (communication controller error, connection error, data error) set in the processing after S502 in the accessory control processing (see FIG. 104). Determine whether or not.
Ｓ５２２において、ホスト制御回路２１０が、モータ２７２の不具合等によるエラーが検出されていると判別した場合（Ｓ５２２がＹＥＳ判定の場合）、ホスト制御回路２１０は、エラー処理を行う（Ｓ５２３）。なお、エラー処理の詳細については、後述の図１０７を参照しながら後で説明する。次いで、ホスト制御回路２１０は、役物動作時エラー動作への移行設定を行う（Ｓ５２４）。そして、Ｓ５２４の処理後、ホスト制御回路２１０は、デモコマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９５に移す。 If the host control circuit 210 determines in S522 that an error due to a malfunction of the motor 272 or the like has been detected (S522 is YES), the host control circuit 210 performs error processing (S523). Details of the error processing will be described later with reference to FIG. 107 described later. Next, the host control circuit 210 performs a transition setting to an error operation at the time of an accessory operation (S524). Then, after the processing of S524, the host control circuit 210 ends the demo command reception-purpose object processing, and moves the processing to S495 of the accessory control processing (see FIG. 104).
一方、Ｓ５２２において、ホスト制御回路２１０が、モータ２７２の不具合等によるエラーが検出されていないと判別した場合（Ｓ５２２がＮＯ判定の場合）、ホスト制御回路２１０は、全てのモータ２７２が初期位置にあるか否かを判別する（Ｓ５２５）。 On the other hand, when the host control circuit 210 determines in S522 that an error due to a malfunction of the motor 272 or the like has not been detected (when S522 is NO), the host control circuit 210 determines that all the motors 272 are at the initial position. It is determined whether or not there is (S525).
Ｓ５２５において、ホスト制御回路２１０が、１個以上のモータ２７２が初期位置にないと判別した場合（Ｓ５２５がＮＯ判定の場合）、ホスト制御回路２１０は、デモコマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９５に移す。一方、Ｓ５２５において、ホスト制御回路２１０が、全てのモータ２７２が初期位置にあると判別した場合（Ｓ５２５がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物励磁開放処理を行う（Ｓ５２６）。この処理では、ホスト制御回路２１０は、全てのモータ２７２（モータドライバ２７１）への励磁データの出力を停止する。 In S525, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S525 is NO), the host control circuit 210 ends the demo command reception-time object processing, The process proceeds to S495 in the accessory control process (see FIG. 104). On the other hand, when the host control circuit 210 determines in S525 that all the motors 272 are in the initial position (when S525 is YES), the host control circuit 210 performs an accessory excitation release process (S526). In this process, the host control circuit 210 stops outputting excitation data to all the motors 272 (motor drivers 271).
次いで、ホスト制御回路２１０は、役物リクエストの受け渡し許可をセットする（Ｓ５２７）。次いで、ホスト制御回路２１０は、初期位置復旧カウンタに「０」をセットする（Ｓ５２８）。そして、Ｓ５２８の処理後、ホスト制御回路２１０は、デモコマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９５に移す。 Next, the host control circuit 210 sets delivery permission of the accessory request (S527). Next, the host control circuit 210 sets “0” in the initial position restoration counter (S528). Then, after the processing of S528, the host control circuit 210 ends the accessory processing at the time of receiving the demo command, and moves the processing to S495 of the accessory control processing (see FIG. 104).
［エラー処理］
次に、図１０７を参照して、デモコマンド受信時役物処理（図１０６参照）中のＳ５２３で行うエラー処理について説明する。なお、図１０７は、本実施形態におけるエラー処理の手順を示すフローチャートである。
[Error handling]
Next, with reference to FIG. 107, the error process performed in S523 during the demo command reception-purpose object process (see FIG. 106) will be described. FIG. 107 is a flowchart showing the error processing procedure in this embodiment.
まず、ホスト制御回路２１０は、役物リクエストの受け渡し不許可をセットする（Ｓ５３１）。次いで、ホスト制御回路２１０は、全てのモータ２７２を停止する（Ｓ５３２）。 First, the host control circuit 210 sets a delivery request non-permission permission (S531). Next, the host control circuit 210 stops all the motors 272 (S532).
次いで、ホスト制御回路２１０は、モータドライバ２７１のソフトウェアをリセットする（Ｓ５３３）。次いで、ホスト制御回路２１０は、Ｉ２Ｃコントローラ２６１をリセットする（Ｓ５３４）。そして、Ｓ５３４の処理後、ホスト制御回路２１０は、エラー処理を終了し、処理をデモコマンド受信時役物処理（図１０６参照）のＳ５２４に移す。 Next, the host control circuit 210 resets the software of the motor driver 271 (S533). Next, the host control circuit 210 resets the I2C controller 261 (S534). Then, after the processing of S534, the host control circuit 210 ends the error processing, and shifts the processing to S524 of the demo command reception-time object processing (see FIG. 106).
［変動停止コマンド受信時役物処理］
次に、図１０８を参照して、役物制御処理（図１０４参照）中のＳ４９５で行う変動停止コマンド受信時役物処理について説明する。なお、図１０８は、本実施形態における変動停止コマンド受信時役物処理の手順を示すフローチャートである。
[Processing when receiving variable stop command]
Next, with reference to FIG. 108, the change stop command reception-use accessory process performed in S495 during the accessory control process (see FIG. 104) will be described. FIG. 108 is a flowchart showing the procedure of the accessory processing when the variable stop command is received in this embodiment.
まず、ホスト制御回路２１０は、変動停止コマンドを受信したか否かを判別する（Ｓ５４１）。具体的には、ホスト制御回路２１０は、例えば、上述の特別図柄停止コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether or not a change stop command has been received (S541). Specifically, for example, the host control circuit 210 determines whether or not the above-described special symbol stop command has been received.
Ｓ５４１において、ホスト制御回路２１０が、変動停止コマンドを受信していないと判別した場合（Ｓ５４１がＮＯ判定の場合）、ホスト制御回路２１０は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９６に移す。一方、Ｓ５４１において、ホスト制御回路２１０が、変動停止コマンドを受信したと判別した場合（Ｓ５４１がＹＥＳ判定の場合）、ホスト制御回路２１０は、モータ２７２の不具合等によるエラーが検出されているか否かを判別する（Ｓ５４２）。 In S541, when the host control circuit 210 determines that the change stop command has not been received (when S541 is NO), the host control circuit 210 ends the accessory process when the change stop command is received, and performs the process. The process proceeds to S496 in the accessory control process (see FIG. 104). On the other hand, if it is determined in S541 that the host control circuit 210 has received the fluctuation stop command (S541 is YES), the host control circuit 210 determines whether an error due to a malfunction of the motor 272 or the like has been detected. Is discriminated (S542).
Ｓ５４２において、ホスト制御回路２１０が、モータ２７２の不具合等によるエラーが検出されていると判別した場合（Ｓ５４２がＹＥＳ判定の場合）、ホスト制御回路２１０は、図１０７で説明したエラー処理を行う（Ｓ５４３）。次いで、ホスト制御回路２１０は、役物動作時エラー動作への移行設定を行う（Ｓ５４４）。そして、Ｓ５４４の処理後、ホスト制御回路２１０は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９６に移す。 In S542, when the host control circuit 210 determines that an error due to a malfunction of the motor 272 or the like has been detected (S542 is YES), the host control circuit 210 performs the error processing described in FIG. 107 ( S543). Next, the host control circuit 210 performs transition setting to an error operation at the time of an accessory operation (S544). Then, after the processing of S544, the host control circuit 210 ends the variable stop command reception time object process, and moves the process to S496 of the object control process (see FIG. 104).
一方、Ｓ５４２において、ホスト制御回路２１０が、モータ２７２の不具合等によるエラーが検出されていないと判別した場合（Ｓ５４２がＮＯ判定の場合）、ホスト制御回路２１０は、全てのモータ２７２が初期位置にあるか否かを判別する（Ｓ５４５）。 On the other hand, when the host control circuit 210 determines in S542 that an error due to a failure of the motor 272 or the like has not been detected (S542 is NO), the host control circuit 210 determines that all the motors 272 are in the initial position. It is determined whether or not there is (S545).
Ｓ５４５において、ホスト制御回路２１０が、１個以上のモータ２７２が初期位置にないと判別した場合（Ｓ５４５がＮＯ判定の場合）、ホスト制御回路２１０は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９６に移す。一方、Ｓ５４５において、ホスト制御回路２１０が、全てのモータ２７２が初期位置にあると判別した場合（Ｓ５４５がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物リクエストの受け渡し許可をセットする（Ｓ５４６）。 In S545, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S545 is NO), the host control circuit 210 ends the variable stop command reception time object processing. The process proceeds to S496 in the accessory control process (see FIG. 104). On the other hand, when the host control circuit 210 determines in S545 that all the motors 272 are in the initial position (when S545 is YES), the host control circuit 210 sets permission to pass the accessory request (S546). ).
次いで、ホスト制御回路２１０は、初期位置復旧カウンタに「０」をセットする（Ｓ５４７）。そして、Ｓ５４７の処理後、ホスト制御回路２１０は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９６に移す。 Next, the host control circuit 210 sets “0” in the initial position restoration counter (S547). Then, after the process of S547, the host control circuit 210 ends the accessory process at the time of receiving the change stop command, and moves the process to S496 of the accessory control process (see FIG. 104).
［大当り系コマンド受信時役物処理］
次に、図１０９を参照して、役物制御処理（図１０４参照）中のＳ４９６で行う大当り系コマンド受信時役物処理について説明する。なお、図１０９は、本実施形態における大当り系コマンド受信時役物処理の手順を示すフローチャートである。
[Handling when receiving jackpot commands]
Next, with reference to FIG. 109, the big hit system command reception character processing performed in S496 in the accessory control processing (see FIG. 104) will be described. FIG. 109 is a flowchart showing the procedure of a bonus hit command reception-use accessory process in the present embodiment.
まず、ホスト制御回路２１０は、大当り系コマンドを受信したか否かを判別する（Ｓ５５１）。具体的には、ホスト制御回路２１０は、例えば、上述の特別図柄当り開始表示コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether or not a jackpot command has been received (S551). Specifically, for example, the host control circuit 210 determines whether or not the above-described special symbol start display command has been received.
Ｓ５５１において、ホスト制御回路２１０が、大当り系コマンドを受信していないと判別した場合（Ｓ５５１がＮＯ判定の場合）、ホスト制御回路２１０は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９７に移す。一方、Ｓ５５１において、ホスト制御回路２１０が、大当り系コマンドを受信したと判別した場合（Ｓ５５１がＹＥＳ判定の場合）、ホスト制御回路２１０は、全てのモータ２７２が初期位置にあるか否かを判別する（Ｓ５５２）。 When the host control circuit 210 determines in S551 that the jackpot command has not been received (when S551 is NO), the host control circuit 210 ends the bonus processing upon receiving the jackpot command and performs processing. The process proceeds to S497 in the accessory control process (see FIG. 104). On the other hand, when it is determined in S551 that the host control circuit 210 has received the big hit command (when S551 is YES), the host control circuit 210 determines whether or not all the motors 272 are in the initial positions. (S552).
Ｓ５５２において、ホスト制御回路２１０が、１個以上のモータ２７２が初期位置にないと判別した場合（Ｓ５５２がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ５５４の処理を行う。一方、Ｓ５５２において、ホスト制御回路２１０が、全てのモータ２７２が初期位置にあると判別した場合（Ｓ５５２がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物リクエストの受け渡し許可をセットする（Ｓ５５３）。 In S552, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S552 is NO), the host control circuit 210 performs the process of S554 described later. On the other hand, when the host control circuit 210 determines in S552 that all the motors 272 are in the initial position (when S552 is YES), the host control circuit 210 sets permission to pass the accessory request (S553). ).
Ｓ５５３の処理後又はＳ５５２がＮＯ判定の場合、ホスト制御回路２１０は、初期位置復旧カウンタに「０」をセットする（Ｓ５５４）。そして、Ｓ５５４の処理後、ホスト制御回路２１０は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９７に移す。 After the processing of S553 or when S552 is NO, the host control circuit 210 sets “0” in the initial position restoration counter (S554). Then, after the processing of S554, the host control circuit 210 finishes the big hit system command receiving accessory processing, and moves the processing to S497 of the accessory control processing (see FIG. 104).
［初期位置復旧動作処理］
次に、図１１０を参照して、役物制御処理（図１０４参照）中のＳ４９７で行う初期位置復旧動作処理について説明する。なお、図１１０は、本実施形態における初期位置復旧動作処理の手順を示すフローチャートである。
[Initial position restoration operation processing]
Next, with reference to FIG. 110, the initial position restoration operation process performed in S497 during the accessory control process (see FIG. 104) will be described. FIG. 110 is a flowchart showing the procedure of the initial position restoration operation process in the present embodiment.
まず、ホスト制御回路２１０は、役物リクエストの受け渡し許可がセットされているか否かを判別する（Ｓ５６１）。 First, the host control circuit 210 determines whether or not the permission request delivery permission is set (S561).
Ｓ５６１において、ホスト制御回路２１０が、役物リクエストの受け渡し許可がセットされていると判別した場合（Ｓ５６１がＹＥＳ判定の場合）、ホスト制御回路２１０は、初期位置復旧動作処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９８に移す。一方、Ｓ５６１において、ホスト制御回路２１０が、役物リクエストの受け渡し許可がセットされていないと判別した場合（Ｓ５６１がＮＯ判定の場合）、ホスト制御回路２１０は、役物動作時エラー動作への移行が設定されているか否かを判別する（Ｓ５６２）。 In S561, when the host control circuit 210 determines that the delivery request for the accessory request is set (YES in S561), the host control circuit 210 ends the initial position restoration operation process and performs the process. The process proceeds to S498 in the accessory control process (see FIG. 104). On the other hand, when the host control circuit 210 determines in S561 that the delivery request for the accessory request is not set (NO in S561), the host control circuit 210 shifts to the error operation during the accessory operation. Is determined (S562).
Ｓ５６２において、ホスト制御回路２１０が、役物動作時エラー動作への移行が設定されていないと判別した場合（Ｓ５６２がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ５６５の処理を行う。 In S562, when the host control circuit 210 determines that the transition to the error operation during the accessory operation is not set (when S562 is NO), the host control circuit 210 performs the process of S565 described later.
一方、Ｓ５６２において、ホスト制御回路２１０が、役物動作時エラー動作への移行が設定されていると判別した場合（Ｓ５６２がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物２０の動作を終了する（Ｓ５６３）。次いで、ホスト制御回路２１０は、初期位置復旧動作への移行設定を行う（Ｓ５６４）。 On the other hand, when the host control circuit 210 determines in S562 that the transition to the error operation at the time of the accessory operation is set (when S562 is YES), the host control circuit 210 performs the operation of the accessory 20. The process ends (S563). Next, the host control circuit 210 performs transition setting to the initial position restoration operation (S564).
Ｓ５６４の処理後又はＳ５６２がＮＯ判定の場合、ホスト制御回路２１０は、初期位置復旧動作への移行が設定されているか否かを判別する（Ｓ５６５）。 After the processing of S564 or when S562 is NO, the host control circuit 210 determines whether or not the transition to the initial position restoration operation is set (S565).
Ｓ５６５において、ホスト制御回路２１０が、初期位置復旧動作への移行が設定されていないと判別した場合（Ｓ５６５がＮＯ判定の場合）、ホスト制御回路２１０は、初期位置復旧動作処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９８に移す。一方、Ｓ５６５において、ホスト制御回路２１０が、初期位置復旧動作への移行が設定されていると判別した場合（Ｓ５６５がＹＥＳ判定の場合）、ホスト制御回路２１０は、初期位置復旧カウンタの値に「１」を加算する（Ｓ５６６）。 In S565, when the host control circuit 210 determines that the transition to the initial position restoration operation is not set (when S565 is NO), the host control circuit 210 ends the initial position restoration operation process, Is transferred to S498 of the accessory control process (see FIG. 104). On the other hand, when the host control circuit 210 determines in S565 that the transition to the initial position recovery operation is set (when S565 is YES), the host control circuit 210 sets the value of the initial position recovery counter to “ 1 "is added (S566).
次いで、ホスト制御回路２１０は、初期位置復旧カウンタの値が「１０」以上であるか否かを判別する（Ｓ５６７）。 Next, the host control circuit 210 determines whether or not the value of the initial position restoration counter is “10” or more (S567).
Ｓ５６７において、ホスト制御回路２１０が、初期位置復旧カウンタの値が「１０」以上でないと判別した場合（Ｓ５６７がＮＯ判定の場合）、ホスト制御回路２１０は、全てのモータ２７２を初期位置に移動させる（Ｓ５６８）。次いで、ホスト制御回路２１０は、全てのモータ２７２が初期位置にあるか否かを判別する（Ｓ５６９）。 In S567, when the host control circuit 210 determines that the value of the initial position restoration counter is not “10” or more (when S567 is NO), the host control circuit 210 moves all the motors 272 to the initial position. (S568). Next, the host control circuit 210 determines whether or not all the motors 272 are in the initial positions (S569).
Ｓ５６９において、ホスト制御回路２１０が、１個以上のモータ２７２が初期位置にないと判別した場合（Ｓ５６９がＮＯ判定の場合）、ホスト制御回路２１０は、処理をＳ５６６に戻し、Ｓ５６６以降の処理を繰り返す。一方、Ｓ５６９において、ホスト制御回路２１０が、全てのモータ２７２が初期位置にあると判別した場合（Ｓ５６９がＹＥＳ判定の場合）、ホスト制御回路２１０は、コマンド受信待機動作への移行設定を行う（Ｓ５７０）。そして、Ｓ５７０の処理後、ホスト制御回路２１０は、初期位置復旧動作処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９８に移す。 In S569, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S569 is NO), the host control circuit 210 returns the process to S566 and performs the processes after S566. repeat. On the other hand, in S569, when the host control circuit 210 determines that all the motors 272 are in the initial position (when S569 is YES), the host control circuit 210 performs the transition setting to the command reception standby operation ( S570). After the process of S570, the host control circuit 210 ends the initial position restoration operation process, and moves the process to S498 of the accessory control process (see FIG. 104).
ここで、再度、Ｓ５６７の処理に戻って、Ｓ５６７において、ホスト制御回路２１０が、初期位置復旧カウンタの値が「１０」以上であると判別した場合（Ｓ５６７がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物リクエストの受け渡し不許可をセットする（Ｓ５７１）。次いで、ホスト制御回路２１０は、電源再投入により初期化処理が行われるまで、全てのモータ２７２を停止する（Ｓ５７２）。 Here, returning to the process of S567 again, when the host control circuit 210 determines in S567 that the value of the initial position recovery counter is “10” or more (when S567 is YES), the host control circuit 210 sets a delivery request non-permission permission (S571). Next, the host control circuit 210 stops all the motors 272 until the initialization process is performed by turning on the power again (S572).
なお、本実施形態では、上述のように、初期位置復旧カウンタの値が「１０」以上の場合にモータ２７２を停止する例を説明したが、本発明はこれに限定されない。モータ２７２を停止させるための初期位置復旧カウンタの閾値は、例えば、役物２０の演出動作内容やモータ２７２の性能等に応じて任意に設定することができる。 In the present embodiment, as described above, the example in which the motor 272 is stopped when the value of the initial position recovery counter is “10” or more has been described, but the present invention is not limited to this. The threshold value of the initial position restoration counter for stopping the motor 272 can be arbitrarily set according to, for example, the effect operation content of the accessory 20, the performance of the motor 272, and the like.
そして、Ｓ５７２の処理後、ホスト制御回路２１０は、初期位置復旧動作処理を終了し、処理を役物制御処理（図１０４参照）のＳ４９８に移す。 After the process of S572, the host control circuit 210 ends the initial position restoration operation process, and moves the process to S498 of the accessory control process (see FIG. 104).
［音声・ＬＥＤ制御回路及びＬＥＤドライバ間のデータ通信処理］
次に、図１１１Ａ及び図１１１Ｂを参照して、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間で行われる通信処理について説明する。なお、図１１１Ａは、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間の通信処理において、音声・ＬＥＤ制御回路２２０により実行される信号及びデータの送信処理の手順を示すフローチャートである。また、図１１１Ｂは、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間の通信処理において、ＬＥＤドライバ２８０により実行される信号及びデータの受信処理の手順を示すフローチャートである。
[Data communication processing between voice / LED control circuit and LED driver]
Next, communication processing performed between the audio / LED control circuit 220 and the LED driver 280 will be described with reference to FIGS. 111A and 111B. FIG. 111A is a flowchart illustrating a procedure of signal and data transmission processing executed by the voice / LED control circuit 220 in the communication processing between the voice / LED control circuit 220 and the LED driver 280. FIG. 111B is a flowchart illustrating a procedure of signal and data reception processing executed by the LED driver 280 in the communication processing between the sound / LED control circuit 220 and the LED driver 280.
本実施形態では、ホスト制御回路２１０から音声・ＬＥＤ制御回路２２０にランプリクエストが入力されると、該ランプリクエストに基づいて、音声・ＬＥＤ制御回路２２０は、ランプ出力データ（ＬＥＤデータ）をランプ群１８に含まれる各ＬＥＤドライバ２８０に送信する。この際、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間は、上述のように、ＳＰＩバスで接続されているので、両者間ではＳＰＩ方式で信号及びシリアル・データの通信が行われる。なお、本実施形態では、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ２８０間の通信形態は、音声・ＬＥＤ制御回路２２０からＬＥＤドライバ２８０に一方的に信号及びシリアル・データの送信する形態となる。 In this embodiment, when a lamp request is input from the host control circuit 210 to the sound / LED control circuit 220, the sound / LED control circuit 220 converts the lamp output data (LED data) into a lamp group based on the lamp request. 18 to each LED driver 280 included in 18. At this time, since the audio / LED control circuit 220 and the LED driver 280 are connected by the SPI bus as described above, signals and serial data are communicated between them by the SPI method. In this embodiment, the communication form between the sound / LED control circuit 220 and the LED driver 280 is a form in which signals and serial data are unilaterally transmitted from the sound / LED control circuit 220 to the LED driver 280.
以下に、ランプリクエストに基づいて、音声・ＬＥＤ制御回路２２０により実行される信号及びシリアル・データの送信処理、並びに、ＬＥＤドライバ２８０により実行されるデータ受信処理の具体的な手順を、それぞれ図１１１Ａ及び図１１１Ｂのフローチャートを参照しながら説明する。なお、本実施形態において、音声・ＬＥＤ制御回路２２０から送信されるシリアル・データの構成は、上記図４７で説明した構成とする。 The specific procedure of the signal and serial data transmission process executed by the voice / LED control circuit 220 and the data reception process executed by the LED driver 280 based on the lamp request will be described below with reference to FIG. This will be described with reference to the flowchart of FIG. 111B. In the present embodiment, the configuration of the serial data transmitted from the voice / LED control circuit 220 is the configuration described in FIG.
（１）音声・ＬＥＤ制御回路のシリアル・データ送信処理
まず、音声・ＬＥＤ制御回路２２０は、図１１１Ａに示すように、データ「１」を連続して１６回以上、ＬＥＤドライバ２８０に送信する（Ｓ５８１）。すなわち、音声・ＬＥＤ制御回路２２０は、シリアル・データの先頭に配置された、データ「１」が１６ビット以上連続して格納された領域のデータ（図４７参照）をＬＥＤドライバ２８０に送信する。
(1) Audio / LED Control Circuit Serial / Data Transmission Processing First, as shown in FIG. 111A, the audio / LED control circuit 220 transmits data “1” continuously to the LED driver 280 16 times or more ( S581). In other words, the voice / LED control circuit 220 transmits to the LED driver 280 the data (see FIG. 47) in the area where the data “1”, which is arranged at the head of the serial data, is continuously stored for 16 bits or more.
次いで、音声・ＬＥＤ制御回路２２０は、デバイスアドレスをＬＥＤドライバ２８０に送信する（Ｓ５８２）。次いで、音声・ＬＥＤ制御回路２２０は、レジスタアドレスをＬＥＤドライバ２８０に送信する（Ｓ５８３）。 Next, the voice / LED control circuit 220 transmits the device address to the LED driver 280 (S582). Next, the voice / LED control circuit 220 transmits the register address to the LED driver 280 (S583).
次いで、音声・ＬＥＤ制御回路２２０は、ランプ出力データ（ＬＥＤデータ）をＬＥＤドライバ２８０に送信する（Ｓ５８４）。そして、Ｓ５８４の処理後、音声・ＬＥＤ制御回路２２０は、シリアル・データの送信処理を終了する。 Next, the sound / LED control circuit 220 transmits lamp output data (LED data) to the LED driver 280 (S584). After the process of S584, the voice / LED control circuit 220 ends the serial data transmission process.
（２）ＬＥＤドライバの受信処理（受信データに基づく状態遷移処理）
まず、ＬＥＤドライバ２８０は、図１１１Ｂに示すように、スリープ状態をセットする（Ｓ５９１）。なお、「スリープ状態にする」とは、ＬＥＤドライバ２８０の動作状態を休眠（休止）状態にして動作待機の状態にすることである。また、セットされたスリープ状態は、ＬＥＤドライバ２８０が音声・ＬＥＤ制御回路２２０から最初のデータ「１」を受信（検出）した際に解除される。
(2) LED driver reception processing (state transition processing based on received data)
First, the LED driver 280 sets the sleep state as shown in FIG. 111B (S591). “To enter the sleep state” means to set the operation state of the LED driver 280 to a sleep (pause) state and to a standby state. The set sleep state is canceled when the LED driver 280 receives (detects) the first data “1” from the sound / LED control circuit 220.
次いで、ＬＥＤドライバ２８０は、音声・ＬＥＤ制御回路２２０からデータ「１」を連続１６回、受信（検出）したか否かを判別する（Ｓ５９２）。 Next, the LED driver 280 determines whether or not the data “1” has been received (detected) 16 times continuously from the voice / LED control circuit 220 (S592).
Ｓ５９２において、ＬＥＤドライバ２８０が、音声・ＬＥＤ制御回路２２０からデータ「１」を連続１６回、受信（検出）していないと判別した場合（Ｓ５９２がＮＯ判定の場合）、ＬＥＤドライバ２８０は、処理をＳ５９１に戻し、Ｓ５９１以降の処理を繰り返す。一方、Ｓ５９２において、ＬＥＤドライバ２８０が、音声・ＬＥＤ制御回路２２０からデータ「１」を連続１６回、受信（検出）したと判別した場合（Ｓ５９２がＹＥＳ判定の場合）、ＬＥＤドライバ２８０は、スタート待機状態をセットする（Ｓ５９３）。 If it is determined in S592 that the LED driver 280 has not received (detected) the data “1” from the voice / LED control circuit 220 continuously 16 times (when S592 is NO), the LED driver 280 Is returned to S591, and the processing after S591 is repeated. On the other hand, when it is determined in S592 that the LED driver 280 has received (detected) data “1” 16 times continuously from the voice / LED control circuit 220 (when S592 is YES), the LED driver 280 starts. The standby state is set (S593).
次いで、ＬＥＤドライバ２８０は、データ「０」を受信したか否かを判別する（Ｓ５９４）。この処理では、ＬＥＤドライバ２８０は、デバイスアドレスの先頭ビットに格納されたデータ「０」（図４７参照）を受信したか否かを判別する。 Next, the LED driver 280 determines whether or not data “0” has been received (S594). In this process, the LED driver 280 determines whether data “0” (see FIG. 47) stored in the first bit of the device address has been received.
Ｓ５９４において、ＬＥＤドライバ２８０が、データ「０」を受信していないと判別した場合（Ｓ５９４がＮＯ判定の場合）、ＬＥＤドライバ２８０は、処理をＳ５９３に戻し、Ｓ５９３以降の処理を繰り返す。なお、所定時間、ＬＥＤドライバ２８０でデータ「０」が受信されずにスタート待機状態が続いている場合には、ＬＥＤドライバ２８０は、タイムアウト処理として動作状態をスリープ状態に戻す処理を行ってもよい。 If the LED driver 280 determines in step S594 that the data “0” has not been received (NO in step S594), the LED driver 280 returns the processing to step S593, and repeats the processing from step S593 onward. If the LED driver 280 has not received data “0” for a predetermined time and the start standby state continues, the LED driver 280 may perform a process of returning the operation state to the sleep state as a timeout process. .
一方、Ｓ５９４において、ＬＥＤドライバ２８０が、データ「０」を受信したと判別した場合（Ｓ５９４がＹＥＳ判定の場合）、ＬＥＤドライバ２８０は、デバイスアドレス待ち受け状態をセットする（Ｓ５９５）。 On the other hand, if it is determined in S594 that the LED driver 280 has received the data “0” (S594 is YES), the LED driver 280 sets a device address standby state (S595).
次いで、ＬＥＤドライバ２８０は、音声・ＬＥＤ制御回路２２０から送信されたデバイスアドレスを受信し、デバイスアドレスが当該ＬＥＤドライバ２８０に設定されたそれと一致するか否かを判別する（Ｓ５９６）。Ｓ５９６において、ＬＥＤドライバ２８０が、受信したデバイスアドレスが当該ＬＥＤドライバ２８０に設定されたそれと一致しないと判別した場合（Ｓ５９６がＮＯ判定の場合）、ＬＥＤドライバ２８０は、処理をＳ５９１に戻し、Ｓ５９１以降の処理を繰り返す。一方、Ｓ５９６において、ＬＥＤドライバ２８０が、受信したデバイスアドレスが当該ＬＥＤドライバ２８０に設定されたそれと一致すると判別した場合（Ｓ５９６がＹＥＳ判定の場合）、ＬＥＤドライバ２８０は、レジスタアドレス待ち受け状態をセットする（Ｓ５９７）。 Next, the LED driver 280 receives the device address transmitted from the voice / LED control circuit 220, and determines whether or not the device address matches that set in the LED driver 280 (S596). In S596, when the LED driver 280 determines that the received device address does not match that set in the LED driver 280 (when S596 is NO), the LED driver 280 returns the process to S591, and after S591 Repeat the process. On the other hand, when the LED driver 280 determines in S596 that the received device address matches that set in the LED driver 280 (when S596 is YES), the LED driver 280 sets a register address standby state. (S597).
次いで、ＬＥＤドライバ２８０は、音声・ＬＥＤ制御回路２２０から送信されたレジスタアドレスを受信し、該レジスタアドレスが存在するレジスタアドレスであるか否かを判別する（Ｓ５９８）。Ｓ５９８において、ＬＥＤドライバ２８０が、受信したレジスタアドレスが存在するレジスタアドレスでないと判別した場合（Ｓ５９８がＮＯ判定の場合）、ＬＥＤドライバ２８０は、処理をＳ５９１に戻し、Ｓ５９１以降の処理を繰り返す。 Next, the LED driver 280 receives the register address transmitted from the voice / LED control circuit 220, and determines whether or not the register address is an existing register address (S598). In S598, when the LED driver 280 determines that the received register address is not a register address that exists (when S598 is NO), the LED driver 280 returns the process to S591, and repeats the processes after S591.
一方、Ｓ５９８において、ＬＥＤドライバ２８０が、受信したレジスタアドレスが存在するレジスタアドレスであると判別した場合（Ｓ５９８がＹＥＳ判定の場合）、ＬＥＤドライバ２８０は、データ受信状態をセットする（Ｓ５９９）。これにより、音声・ＬＥＤ制御回路２２０から送信されたランプ出力データ（ＬＥＤデータ）の受信処理が開始される。次いで、ＬＥＤドライバ２８０は、ランプ出力データ（ＬＥＤデータ）の最終データを示すデータ「０ＦＦＨ（１１１１１１１Ｂ）」（図４７参照）を受信したか否かを判別する（Ｓ６００）。 On the other hand, if the LED driver 280 determines in S598 that the received register address is a register address that exists (if S598 is YES), the LED driver 280 sets the data reception state (S599). Thereby, the reception process of the lamp output data (LED data) transmitted from the sound / LED control circuit 220 is started. Next, the LED driver 280 determines whether or not data “0FFH (1111111B)” (see FIG. 47) indicating the final data of the lamp output data (LED data) has been received (S600).
Ｓ６００において、ＬＥＤドライバ２８０が、データ「０ＦＦＨ」を受信していないと判別した場合（Ｓ６００がＮＯ判定の場合）、ＬＥＤドライバ２８０は、処理をＳ５９９に戻し、Ｓ５９９以降の処理を繰り返す。一方、Ｓ６００において、ＬＥＤドライバ２８０が、データ「０ＦＦＨ」を受信したと判別した場合（Ｓ６００がＹＥＳ判定の場合）、ＬＥＤドライバ２８０は、処理をＳ５９１に戻し、Ｓ５９１以降の処理を繰り返す。 In S600, when it is determined that the LED driver 280 has not received the data “0FFH” (when S600 is NO), the LED driver 280 returns the process to S599 and repeats the processes after S599. On the other hand, when it is determined in S600 that the LED driver 280 has received the data “0FFH” (S600 is YES), the LED driver 280 returns the process to S591 and repeats the processes after S591.
［ホスト制御回路及びモータドライバ間のデータ通信処理］
次に、図１１２Ａ及び図１１２Ｂを参照して、ホスト制御回路２１０及びモータドライバ２７１間で行われる通信処理について説明する。なお、図１１２Ａは、ホスト制御回路２１０及びモータドライバ２７１間の通信処理において、ホスト制御回路２１０により実行される信号及びシリアル・データの送受信処理の手順を示すフローチャートである。また、図１１２Ｂは、ホスト制御回路２１０及びモータドライバ２７１間の通信処理において、モータドライバ２７１により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Data communication processing between host control circuit and motor driver]
Next, communication processing performed between the host control circuit 210 and the motor driver 271 will be described with reference to FIGS. 112A and 112B. FIG. 112A is a flowchart illustrating a procedure of signal and serial data transmission / reception processing executed by the host control circuit 210 in communication processing between the host control circuit 210 and the motor driver 271. FIG. 112B is a flowchart illustrating a procedure of signal and data transmission / reception processing executed by the motor driver 271 in communication processing between the host control circuit 210 and the motor driver 271.
本実施形態では、上述のように、ホスト制御回路２１０において役物リクエストが生成されると、役物リクエストに基づいて、ホスト制御回路２１０は、モータドライバ２７１に励磁データに出力する。この際、ホスト制御回路２１０及びモータドライバ２７１間は、Ｉ２Ｃバスで接続されているので、両者間ではＩ２Ｃ方式で信号（データ）の送受信が行われる。なお、本実施形態では、ホスト制御回路２１０及びモータドライバ２７１間の通信方向は、双方向となる。 In the present embodiment, as described above, when an accessory request is generated in the host control circuit 210, the host control circuit 210 outputs excitation data to the motor driver 271 based on the accessory request. At this time, since the host control circuit 210 and the motor driver 271 are connected by an I2C bus, signals (data) are transmitted and received between them by the I2C method. In this embodiment, the communication direction between the host control circuit 210 and the motor driver 271 is bidirectional.
以下に、役物リクエストに基づいて、ホスト制御回路２１０により実行される信号及びデータの送受信処理、並びに、モータドライバ２７１により実行される信号及びデータの送受信処理の具体的な手順を、それぞれ図１１２Ａ及び図１１２Ｂのフローチャートを参照しながら説明する。 The specific procedures of the signal and data transmission / reception processing executed by the host control circuit 210 and the signal and data transmission / reception processing executed by the motor driver 271 based on the accessory request are shown in FIG. This will be described with reference to the flowchart of FIG. 112B.
（１）ホスト制御回路２１０のデータ送受信処理（シリアルデータ入出力処理）
まず、ホスト制御回路２１０は、図１１２Ａに示すように、スタート・コンディションを発行し、Ｉ２Ｃバスを介してホスト制御回路２１０に接続された全てのモータドライバ２７１にコントロール・バイトを送信する（Ｓ６０１）。なお、この処理で送信されるコントロール・バイトには、データの送信先となる所定のモータドライバ２７１を特定するアドレス情報、並びに、モータドライバ２７１がホスト制御回路２１０からデータを受信するか又はモータドライバ２７１がホスト制御回路２１０にデータを送信するかを決定する後述の送受信ビットの値が含まれる。
(1) Data transmission / reception processing (serial data input / output processing) of the host control circuit 210
First, as shown in FIG. 112A, the host control circuit 210 issues a start condition and transmits a control byte to all the motor drivers 271 connected to the host control circuit 210 via the I2C bus (S601). . The control byte transmitted in this process includes address information for specifying a predetermined motor driver 271 as a data transmission destination, and whether the motor driver 271 receives data from the host control circuit 210 or the motor driver. A value of a transmission / reception bit (to be described later) that determines whether 271 transmits data to the host control circuit 210 is included.
次いで、ホスト制御回路２１０は、所定のモータドライバ２７１との間でシリアル・データの送受信を行う（Ｓ６０２）。Ｓ６０１でモータドライバ２７１に送信したコントロール・バイトに含まれる送受信ビットの値が、モータドライバ２７１がホスト制御回路２１０からデータを受信する動作に対応する値である場合には、Ｓ６０２の処理において、ホスト制御回路２１０は、例えば、モータ２７２の励磁データ等をモータドライバ２７１に送信する。一方、Ｓ６０１でモータドライバ２７１に送信されたコントロール・バイトに含まれる送受信ビットの値が、モータドライバ２７１がホスト制御回路２１０にデータを送信する動作に対応する値である場合には、Ｓ６０２の処理において、ホスト制御回路２１０は、例えば、エラー情報等をモータドライバ２７１から受信する。 Next, the host control circuit 210 transmits / receives serial data to / from a predetermined motor driver 271 (S602). When the value of the transmission / reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation in which the motor driver 271 receives data from the host control circuit 210, in the processing of S602, the host For example, the control circuit 210 transmits excitation data or the like of the motor 272 to the motor driver 271. On the other hand, if the value of the transmission / reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation in which the motor driver 271 transmits data to the host control circuit 210, the processing in S602 is performed. The host control circuit 210 receives, for example, error information from the motor driver 271.
次いで、ホスト制御回路２１０は、データの送受信処理が完了すれば、ストップ・コンディションを発行する（Ｓ６０３）。そして、ホスト制御回路２１０は、役物リクエスト取得時のデータの送受信処理を終了する。 Next, when the data transmission / reception processing is completed, the host control circuit 210 issues a stop condition (S603). Then, the host control circuit 210 ends the data transmission / reception process when the accessory request is acquired.
（２）モータドライバのデータ送受信処理
まず、モータドライバ２７１は、図１１２Ｂに示すように、ホスト制御回路２１０で発行されたスタート・コンディションに含まれるコントロール・バイトの情報を参照し、コントロール・バイトに含まれるアドレスが、当該モータドライバ２７１のアドレスと一致するか否かを判別する（Ｓ６１１）。なお、ホスト制御回路２１０からモータドライバ２７１に送信されるシリアルデータの構成は、図４７に示すシリアルデータの構成と同一ではないが、ホスト制御回路２１０からモータドライバ２７１に送信されるシリアルデータには、図４７中のデバイスアドレスに対応する領域が設けられ、該領域に上述したコントロール・バイトの情報が格納されている。
(2) Motor Driver Data Transmission / Reception Processing First, the motor driver 271 refers to the control byte information included in the start condition issued by the host control circuit 210 as shown in FIG. It is determined whether or not the included address matches the address of the motor driver 271 (S611). The configuration of serial data transmitted from the host control circuit 210 to the motor driver 271 is not the same as the configuration of serial data shown in FIG. 47, but the serial data transmitted from the host control circuit 210 to the motor driver 271 is 47, an area corresponding to the device address is provided, and the control byte information described above is stored in the area.
Ｓ６１１において、モータドライバ２７１が、コントロール・バイトに含まれるアドレスが、当該モータドライバ２７１のアドレスと一致しないと判別した場合（Ｓ６１１がＮＯ判定の場合）、モータドライバは、後述のＳ６１４の処理を行う。 When the motor driver 271 determines in S611 that the address included in the control byte does not match the address of the motor driver 271 (when S611 is NO), the motor driver performs the process of S614 described later. .
一方、Ｓ６１１において、モータドライバ２７１が、コントロール・バイトに含まれるアドレスが、当該モータドライバ２７１のアドレスと一致すると判別した場合（Ｓ６１１がＹＥＳ判定の場合）、モータドライバ２７１は、コントロール・バイトに含まれる送受信ビットの値に基づいて、ホスト制御回路２１０に所定のデータ（エラー情報等）を送信する、又は、特定のデータ（励磁データ等）を受信する（Ｓ６１２）。 On the other hand, when the motor driver 271 determines in S611 that the address included in the control byte matches the address of the motor driver 271 (when S611 is YES), the motor driver 271 is included in the control byte. Based on the transmitted / received bit value, predetermined data (such as error information) is transmitted to the host control circuit 210 or specific data (such as excitation data) is received (S612).
次いで、モータドライバ２７１は、ホスト制御回路２１０から発行されたストップ・コンディションを受信したか否かを判別する（Ｓ６１３）。Ｓ６１３において、モータドライバ２７１が、ホスト制御回路２１０から発行されたストップ・コンディションを受信したと判別した場合（Ｓ６１３がＹＥＳ判定の場合）、モータドライバ２７１は、後述のＳ６１４の処理を行う。一方、Ｓ６１３において、モータドライバ２７１が、ホスト制御回路２１０から発行されたストップ・コンディションを受信していないと判別した場合（Ｓ６１３がＮＯ判定の場合）、モータドライバ２７１は、処理をＳ６１２に戻し、Ｓ６１２以降の処理を繰り返す。 Next, the motor driver 271 determines whether or not a stop condition issued from the host control circuit 210 has been received (S613). If it is determined in S613 that the motor driver 271 has received a stop condition issued from the host control circuit 210 (S613 is YES), the motor driver 271 performs the process of S614 described later. On the other hand, when it is determined in S613 that the motor driver 271 has not received the stop condition issued from the host control circuit 210 (when S613 is NO), the motor driver 271 returns the process to S612. The processes after S612 are repeated.
そして、Ｓ６１１がＮＯ判定の場合又はＳ６１３がＹＥＳ判定の場合、モータドライバ２７１は、状態を待機状態に移行させる（Ｓ６１４）。なお、Ｓ６１１がＮＯ判定の場合、すなわち、当該モータドライバ２７１がホスト制御回路２１０とデータの送受信を行うモータドライバ２７１でない場合には、Ｓ６１４の処理の時点で待機状態であるので、この場合には、モータドライバ２７１は、待機状態を維持する処理を行う。 When S611 is NO or S613 is YES, the motor driver 271 shifts the state to the standby state (S614). If S611 is NO, that is, if the motor driver 271 is not the motor driver 271 that transmits / receives data to / from the host control circuit 210, it is in a standby state at the time of the processing of S614. The motor driver 271 performs processing for maintaining the standby state.
＜各種変形例＞
本発明に係るパチンコ遊技機の構成及び演出動作の制御手法は、上記実施形態の例に限定されず、各種変形例が考えられる。以下では、その各種変形例について説明する。
<Various modifications>
The configuration of the pachinko gaming machine according to the present invention and the control method of the rendering operation are not limited to the example of the above embodiment, and various modifications can be considered. Hereinafter, various modifications thereof will be described.
［変形例１］
上記実施形態の音声制御処理（図１０２Ａ及び図１０２Ｂ参照）では、音声・ＬＥＤ制御回路２２０が、アクセスナンバーをサウンド再生の実行系統にセットする際、４つの実行系統の空き状況を判別して、空いている実行系統にアクセスナンバーをセットする例を説明したが、本発明はこれに限定されない。例えば、アクセスナンバー毎にセットする実行系統が予め決定されていてもよい。変形例１では、そのような場合における音声制御処理の処理例を説明する。
[Modification 1]
In the voice control process of the above embodiment (see FIGS. 102A and 102B), when the voice / LED control circuit 220 sets the access number to the sound playback execution system, it determines the availability of the four execution systems, Although an example in which an access number is set in an empty execution system has been described, the present invention is not limited to this. For example, the execution system to be set for each access number may be determined in advance. In the first modification, a processing example of the voice control processing in such a case will be described.
なお、変形例１では、音声制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、音声制御処理についてのみ説明する。 In the first modification, processes other than the voice control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can be the same as that in the above embodiment. Therefore, only the voice control process will be described here.
図１１３Ａ及び図１１３Ｂを参照して、副制御メイン処理（図８１参照）中のＳ２０９で行う変形例１の音声制御処理について説明する。なお、図１１３Ａは、ホスト制御回路２１０により実行されるこの例の音声制御処理の手順を示すフローチャートである。また、図１１３Ｂは、この例の音声制御処理において音声・ＬＥＤ制御回路２２０により実行される処理の手順を示すフローチャートである。 With reference to FIG. 113A and FIG. 113B, the audio | voice control process of the modification 1 performed by S209 in a sub control main process (refer FIG. 81) is demonstrated. FIG. 113A is a flowchart showing the procedure of the voice control process of this example executed by the host control circuit 210. FIG. 113B is a flowchart illustrating a procedure of processes executed by the sound / LED control circuit 220 in the sound control process of this example.
（１）ホスト制御回路により実行される音声制御処理
ホスト制御回路２１０は、図１１３Ａに示すように、図９４のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・ＬＥＤ制御回路２２０に出力する（Ｓ７０１）。なお、この例においても、ホスト制御回路２１０は、ＬＥＤデータを用いた演出動作を表示装置１３による演出動作と同期させるために、演出制御のリクエスト生成から２フレーム経過した後、サウンドリクエストを出力する。
(1) Audio Control Process Performed by Host Control Circuit As shown in FIG. 113A, the host control circuit 210 sends the sound request stored in the request buffer in the animation request construction process of FIG. 94 to the audio / LED control circuit 220. Output (S701). In this example as well, the host control circuit 210 outputs a sound request after two frames have elapsed since the request generation of the effect control in order to synchronize the effect operation using the LED data with the effect operation by the display device 13. .
そして、Ｓ７０１の処理後、ホスト制御回路２１０は、音声制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１０に移す。 Then, after the processing of S701, the host control circuit 210 ends the voice control processing and moves the processing to S210 of the sub control main processing (see FIG. 81).
（２）音声制御処理時に実行される音声・ＬＥＤ制御回路の処理
まず、図１１３Ｂに示すように、ホスト制御回路２１０から出力されたサウンドリクエストが音声・ＬＥＤ制御回路２２０に入力される（Ｓ７１１）。次いで、音声・ＬＥＤ制御回路２２０は、サウンドリクエストに基づいて、アクセスナンバーを特定する（Ｓ７１２）。次いで、音声・ＬＥＤ制御回路２２０は、特定したアクセスナンバーに基づいて、該アクセスナンバーをセットするサウンド再生の実行系統を決定する（Ｓ７１３）。
(2) Audio / LED Control Circuit Processing Performed During Audio Control Processing First, as shown in FIG. 113B, the sound request output from the host control circuit 210 is input to the audio / LED control circuit 220 (S711). . Next, the voice / LED control circuit 220 identifies an access number based on the sound request (S712). Next, the sound / LED control circuit 220 determines a sound reproduction execution system for setting the access number based on the identified access number (S713).
次いで、音声・ＬＥＤ制御回路２２０は、決定された実行系統において処理が実行中であるか否かを判別する（Ｓ７１４）。 Next, the voice / LED control circuit 220 determines whether or not the process is being executed in the determined execution system (S714).
Ｓ７１４において、音声・ＬＥＤ制御回路２２０が、決定された実行系統において処理が実行中でないと判別した場合（Ｓ７１４がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、決定された実行系統にアクセスナンバーをセットする（Ｓ７１５）。一方、Ｓ７１４において、音声・ＬＥＤ制御回路２２０が、決定された実行系統において処理が実行中であると判別した場合（Ｓ７１４がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、決定された実行系統において現在実行されているアクセスナンバーの処理終了後に、Ｓ７１２で特定されたアクセスナンバーの処理が実行されるように、該実行系統にＳ７１２で特定されたアクセスナンバーをセットする（Ｓ７１６）。この場合、Ｓ７１３で決定された実行系統において、現在実行されているアクセスナンバーの処理が終了するまで、音声・ＬＥＤ制御回路２２０の動作状態は待機状態となる。 In S714, when the voice / LED control circuit 220 determines that the process is not being executed in the determined execution system (when S714 is NO), the voice / LED control circuit 220 accesses the determined execution system. A number is set (S715). On the other hand, when the voice / LED control circuit 220 determines in S714 that the process is being executed in the determined execution system (when S714 is YES), the voice / LED control circuit 220 determines that the execution is determined. After the processing of the access number currently being executed in the system is completed, the access number specified in S712 is set in the execution system so that the processing of the access number specified in S712 is executed (S716). In this case, in the execution system determined in S713, the operation state of the voice / LED control circuit 220 is in a standby state until the processing of the currently executed access number is completed.
Ｓ７１５又はＳ７１６の処理後、音声・ＬＥＤ制御回路２２０は、アクセスナンバーがセットされた実行系統において、ＣＧＲＯＭ基板２０４からアクセスナンバーに対応付けられたアクセスデータを読み出す（Ｓ７１７）。 After the processing of S715 or S716, the voice / LED control circuit 220 reads the access data associated with the access number from the CGROM board 204 in the execution system in which the access number is set (S717).
次いで、音声・ＬＥＤ制御回路２２０は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード（処理）の実行処理を開始する（Ｓ７１８）。この処理により、スピーカ１１による音声再生の演出動作が開始される。なお、この際、この例においても、音声の再生制御は、シンプルアクセス制御により実行される。 Next, the voice / LED control circuit 220 sequentially sets each of a plurality of setting data defined in the access data to a corresponding address based on the access data, and starts a code (processing) execution process. (S718). With this process, the sound reproduction effect operation by the speaker 11 is started. At this time, also in this example, the audio reproduction control is executed by simple access control.
Ｓ７１８の処理後、音声・ＬＥＤ制御回路２２０は、参照中のコードに対して複数のアクセスがあるか否かを判別する（Ｓ７１９）。具体的には、音声・ＬＥＤ制御回路２２０は、アクセスナンバーがセットされた実行系統で実行する参照中のコード（設定データ）に対して、他の実行系統からのアクセスがあるか否かを判別する。 After the processing of S718, the voice / LED control circuit 220 determines whether or not there is a plurality of accesses to the code being referred to (S719). Specifically, the voice / LED control circuit 220 determines whether or not there is an access from another execution system with respect to a code (setting data) being referred to that is executed in the execution system in which the access number is set. To do.
Ｓ７１９において、音声・ＬＥＤ制御回路２２０が、参照中のコードに対して複数のアクセスがないと判別した場合（Ｓ７１９がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、後述のＳ７２１の処理を行う。一方、Ｓ７１９において、音声・ＬＥＤ制御回路２２０が、参照中のコードに対して複数のアクセスがあると判別した場合（Ｓ７１９がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、該参照中のコードを最遅のサウンドリクエストに基づいて実行する（Ｓ７２０）。 In S719, when the voice / LED control circuit 220 determines that there is no plurality of accesses to the code being referred to (when S719 is NO), the voice / LED control circuit 220 performs the process of S721 described later. Do. On the other hand, when the voice / LED control circuit 220 determines in S719 that there is a plurality of accesses to the code being referred to (when S719 is YES), the voice / LED control circuit 220 The code is executed based on the latest sound request (S720).
Ｓ７２０の処理後又はＳ７１９がＮＯ判定の場合、音声・ＬＥＤ制御回路２２０は、シンプルアクセス終了コードをセットする（Ｓ７２１）。そして、Ｓ７２１の処理後、音声・ＬＥＤ制御回路２２０は、音声制御処理時の上述した一連の処理を終了し、処理を音声・ＬＥＤ制御回路２２０の所定のコントロール状態（例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など）時の処理に戻す。 After the process of S720 or when S719 is NO, the voice / LED control circuit 220 sets a simple access end code (S721). Then, after the processing of S721, the voice / LED control circuit 220 ends the above-described series of processing at the time of the voice control processing, and the processing is performed in a predetermined control state (for example, standby state, voice control) of the voice / LED control circuit 220. Control state before processing, control state of processing executed after voice control processing, etc.).
［変形例２］
上記実施形態のランプ制御処理（図１０３Ａ及び図１０３Ｂ参照）では、ＬＥＤデータ（ＬＥＤアニメーション）の再生方式に「ＮＥＸＴ」及び／又は「ＯＤＯＮＬＹ」が指定されない場合の処理例を説明したが、本発明はこれに限定されない。変形例２では、ＬＥＤデータ（ＬＥＤアニメーション）の再生方式に「ＮＥＸＴ」及び／又は「ＯＤＯＮＬＹ」が指定されている場合も考慮したランプ制御処理について説明する。また、変形例２では、再生チャンネルのみを使用する処理例を説明する。
[Modification 2]
In the lamp control process (see FIGS. 103A and 103B) of the above-described embodiment, an example of processing when “NEXT” and / or “ODONLY” is not specified as the reproduction method of LED data (LED animation) has been described. Is not limited to this. In the second modification, a lamp control process that takes into account the case where “NEXT” and / or “ODONLY” is designated as the reproduction method of LED data (LED animation) will be described. In the second modification, a processing example using only the reproduction channel will be described.
なお、変形例２では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、ランプ制御処理についてのみ説明する。 In the second modification, processes other than the lamp control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can be the same as that in the above embodiment. Therefore, only the lamp control process will be described here.
図１１４Ａ及び図１１４Ｂを参照して、副制御メイン処理（図８１参照）中のＳ２１０で行う変形例２のランプ制御処理について説明する。なお、図１１４Ａは、ホスト制御回路２１０により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図１１４Ｂは、この例のランプ制御処理において音声・ＬＥＤ制御回路２２０により実行される処理の手順を示すフローチャートである。 With reference to FIG. 114A and FIG. 114B, the lamp control process of the modification 2 performed by S210 in a sub control main process (refer FIG. 81) is demonstrated. FIG. 114A is a flowchart showing the procedure of the lamp control process of this example executed by the host control circuit 210. FIG. 114B is a flowchart showing a procedure of processes executed by the sound / LED control circuit 220 in the lamp control process of this example.
（１）ホスト制御回路により実行されるランプ制御処理
ホスト制御回路２１０は、図１１４Ａに示すように、図９４のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・ＬＥＤ制御回路２２０に出力する（Ｓ７３１）。なお、この例においても、ホスト制御回路２１０は、ＬＥＤデータを用いた演出動作を表示装置１３による演出動作と同期させるために、演出制御のリクエスト生成から２フレーム経過した後、ランプリクエストを出力する。
(1) Lamp Control Process Performed by Host Control Circuit As shown in FIG. 114A, the host control circuit 210 outputs the lamp request stored in the request buffer in the animation request process of FIG. 94 to the audio / LED control circuit 220. (S731). In this example as well, the host control circuit 210 outputs a lamp request after two frames have elapsed since the request generation of the effect control in order to synchronize the effect operation using the LED data with the effect operation by the display device 13. .
そして、Ｓ７３１の処理後、ホスト制御回路２１０は、この例のランプ制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１１に移す。 Then, after the processing of S731, the host control circuit 210 ends the lamp control processing of this example, and shifts the processing to S211 of the sub control main processing (see FIG. 81).
（２）ランプ制御処理時に実行される音声・ＬＥＤ制御回路の処理
まず、図１１４Ｂに示すように、ホスト制御回路２１０から送信されたランプリクエストが音声・ＬＥＤ制御回路２２０に入力される（Ｓ７４１）。
(2) Processing of voice / LED control circuit executed during lamp control processing First, as shown in FIG. 114B, the lamp request transmitted from the host control circuit 210 is input to the voice / LED control circuit 220 (S741). .
次いで、音声・ＬＥＤ制御回路２２０は、ランプリクエストに基づいて、ＬＥＤアニメーションを実行する再生チャンネル（シーケンサ、レイヤ）を指定する（Ｓ７４２）。具体的には、音声・ＬＥＤ制御回路２２０は、ランプリクエストに基づいて、ＣＧＲＯＭ２０６から読み出すＬＥＤアニメーション（各種ＬＥＤデータ）及びデータテーブル情報を指定し、該データテーブル情報を参照して、ＬＥＤアニメーションを実行する再生チャンネル（シーケンサ、レイヤ）などのデータを取得する。 Next, the audio / LED control circuit 220 designates a reproduction channel (sequencer, layer) for executing the LED animation based on the lamp request (S742). Specifically, the voice / LED control circuit 220 designates LED animation (various LED data) and data table information to be read from the CGROM 206 based on the lamp request, and executes the LED animation by referring to the data table information. Acquire data such as playback channels (sequencer, layer).
次いで、音声・ＬＥＤ制御回路２２０は、処理対象（参照中）の再生チャンネルで指定されたデータテーブル情報に基づき、ＬＥＤアニメーションの再生方式に「ＮＥＸＴ」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する（Ｓ７４３）。なお、ここでは図示しないが、Ｓ７４３〜後述のＳ７４５の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio / LED control circuit 220 determines whether or not “NEXT” is designated as the LED animation reproduction method based on the data table information designated by the reproduction channel to be processed (referenced), that is, the input. It is determined whether or not the received lamp request is a request to immediately execute the lamp lighting operation (S743). Although not shown here, the processing of S743 to S745 described later is repeatedly executed for the number of channels.
Ｓ７４３において、音声・ＬＥＤ制御回路２２０が、参照中の再生チャンネルのＬＥＤアニメーションの再生方式に「ＮＥＸＴ」が指定されていないと判別した場合（Ｓ７４３がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、現在、再生チャンネルの登録バッファに格納されている各種情報（データテーブル情報及びＬＥＤデータ）を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する（Ｓ７４４）。 If the sound / LED control circuit 220 determines in step S743 that “NEXT” is not designated as the playback method of the LED animation of the playback channel being referenced (YES in step S743), the sound / LED control circuit 220 Overwrites and updates the various information (data table information and LED data) currently stored in the reproduction channel registration buffer with the corresponding various information acquired when the lamp request is received this time (S744).
一方、Ｓ７４３において、音声・ＬＥＤ制御回路２２０が、参照中の再生チャンネルのＬＥＤアニメーションの再生方式に「ＮＥＸＴ」が指定されていると判別した場合（Ｓ７４３がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、現在、登録バッファに格納されている各種情報（データテーブル情報及びＬＥＤデータ）の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納（追加更新）する（Ｓ７４５）。 On the other hand, if the sound / LED control circuit 220 determines in step S743 that “NEXT” is designated as the playback method of the LED animation of the playback channel being referred to (when S743 is NO), the sound / LED control is performed. The circuit 220 adds and stores (additional updates) corresponding various information acquired when the lamp request is received after the various information (data table information and LED data) currently stored in the registration buffer (S745). ).
Ｓ７４４の処理後又はＳ７４５の処理後、音声・ＬＥＤ制御回路２２０は、各再生チャンネルの登録バッファの参照処理を行う（Ｓ７４６）。次いで、音声・ＬＥＤ制御回路２２０は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて、ＬＥＤデータをＬＥＤドライバ２８０に送信する際に使用するＳＰＩチャンネル（物理系統）を指定する（Ｓ７４７）。 After the process of S744 or the process of S745, the audio / LED control circuit 220 performs a reference process of the registration buffer of each reproduction channel (S746). Next, the voice / LED control circuit 220 selects an SPI channel (physical system) to be used when transmitting LED data to the LED driver 280 based on the control part information included in the data table information stored in the registration buffer. Specify (S747).
次いで、音声・ＬＥＤ制御回路２２０は、所定のチャンネル内において、処理対象（参照中）のポートが制御対象（制御部位内）のポートであるか否かを判別する（Ｓ７４８）。なお、Ｓ７４８の判別処理は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて実行され、Ｓ７４８以降の処理はポート数分だけ繰り返し実行される。 Next, the voice / LED control circuit 220 determines whether or not the port to be processed (referenced) is the port to be controlled (within the control region) in the predetermined channel (S748). Note that the determination processing in S748 is executed based on the information on the control part included in the data table information stored in the registration buffer, and the processing after S748 is repeatedly executed for the number of ports.
Ｓ７４８において、音声・ＬＥＤ制御回路２２０が、参照中のポートが制御対象のポートでないと判別した場合（Ｓ７４８がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、後述のＳ７５２の処理を行う。一方、Ｓ７４８において、音声・ＬＥＤ制御回路２２０が、参照中のポートが制御対象のポートであると判別した場合（Ｓ７４８がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、データテーブル情報に基づき、処理対象の再生チャンネル（制御部位）において、再生方式に「ＯＤＯＮＬＹ」が指定されているか否かを判別する（Ｓ７４９）。 When the voice / LED control circuit 220 determines in S748 that the port being referred to is not a control target port (when S748 is NO), the voice / LED control circuit 220 performs the process of S752 described later. On the other hand, when the voice / LED control circuit 220 determines in S748 that the port being referred to is a control target port (when S748 is YES), the voice / LED control circuit 220 is based on the data table information. Then, it is determined whether or not “ODONLY” is designated as the playback method in the playback channel (control part) to be processed (S749).
Ｓ７４９において、音声・ＬＥＤ制御回路２２０が、処理対象（参照中）の再生チャンネルにおいて、再生方式に「ＯＤＯＮＬＹ」が指定されていると判別した場合（Ｓ７４９がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、チャンネルに設定された実行優先順位及び出力データの有無に基づいて、ポート情報（ＬＥＤデータ）の上書き処理を行う（Ｓ７５０）。 In S749, when the audio / LED control circuit 220 determines that “ODONLY” is designated as the playback method for the processing target (referenced) playback channel (when S749 is YES), the audio / LED control is performed. The circuit 220 performs port information (LED data) overwriting processing based on the execution priority set for the channel and the presence or absence of output data (S750).
Ｓ７５０の処理では、例えば、音声・ＬＥＤ制御回路２２０は、処理対象のチャンネルが、現在、ポートにセットされているＬＥＤデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポート（制御対象のポート）に出力されるＬＥＤデータ（消灯データ以外のＬＥＤデータ）がある場合には、該ＬＥＤデータを、現在、ポートにセットされているＬＥＤデータ上に上書きする。一方、処理対象のチャンネルが、現在、ポートにセットされているＬＥＤデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポートに出力されるＬＥＤデータが無い場合（出力データが消灯データである場合）には、ＬＥＤデータの上書き処理は行われず、現在、ポートにセットされているＬＥＤデータが維持される。なお、処理対象のチャンネルが、現在、ポートにセットされているＬＥＤデータに対応するチャンネルより実行優先順位が低い場合には、参照中のポートに出力されるＬＥＤデータの有無に関係なく、ＬＥＤデータの上書き処理は行われず、現在、ポートにセットされているＬＥＤデータが維持される。 In the processing of S750, for example, the audio / LED control circuit 220 has a higher priority for execution of the channel to be processed than the channel corresponding to the LED data currently set in the port, and the port being currently referenced (control). If there is LED data (LED data other than the extinguishing data) output to the target port), the LED data is overwritten on the LED data currently set in the port. On the other hand, if the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port and there is no LED data to be output to the port being referred to (the output data is turned off) ), The LED data is not overwritten, and the LED data currently set in the port is maintained. If the channel to be processed has a lower execution priority than the channel corresponding to the LED data currently set in the port, the LED data is output regardless of the presence or absence of the LED data output to the port being referred to. The overwriting process is not performed, and the LED data currently set in the port is maintained.
一方、Ｓ７４９において、音声・ＬＥＤ制御回路２２０が、処理対象（参照中）の再生チャンネルにおいて、再生方式に「ＯＤＯＮＬＹ」が指定されていないと判別した場合（Ｓ７４９がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、チャンネルに設定された実行優先順位に基づいて、ポート情報（ＬＥＤデータ）の上書き処理を行う（Ｓ７５１）。 On the other hand, if the audio / LED control circuit 220 determines in S749 that “ODONLY” is not designated as the playback method for the playback channel being processed (referenced) (if S749 is NO), The LED control circuit 220 performs port information (LED data) overwriting processing based on the execution priority set for the channel (S751).
Ｓ７５１の処理では、例えば、音声・ＬＥＤ制御回路２２０は、処理対象のチャンネルが、現在、ポートにセットされているＬＥＤデータに対応するチャンネルより実行優先順位が高い場合には、該ＬＥＤデータを、現在、ポートにセットされているＬＥＤデータ上に上書きする。なお、この際、出力データが透明定義のＬＥＤデータ（消灯データ）である場合にも、ＬＥＤデータの上書き処理が行われる。一方、処理対象のチャンネルが、現在、ポートにセットされているＬＥＤデータに対応するチャンネルより実行優先順位が低い場合には、ＬＥＤデータの上書き処理は行われず、現在、ポートにセットされているＬＥＤデータが維持される。 In the processing of S751, for example, when the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port, the audio / LED control circuit 220 determines that the LED data is The LED data currently set in the port is overwritten. At this time, overwriting processing of the LED data is also performed when the output data is LED data of the transparent definition (light-off data). On the other hand, if the channel to be processed has a lower execution priority than the channel corresponding to the LED data currently set in the port, the LED data is not overwritten, and the LED currently set in the port is not executed. Data is maintained.
Ｓ７５０或いはＳ７５１の処理後、又は、Ｓ７４８がＮＯ判定の場合、音声・ＬＥＤ制御回路２２０は、上述したＳ７４８〜Ｓ７５１の処理が、参照中のポートの全ての再生チャンネル（８チャンネル分）に対して実行されたか否かを判別する（Ｓ７５２）。 After the processing of S750 or S751, or when S748 is NO, the audio / LED control circuit 220 performs the above-described processing of S748 to S751 for all playback channels (for 8 channels) of the port being referred to. It is determined whether or not it has been executed (S752).
Ｓ７５２において、音声・ＬＥＤ制御回路２２０が、Ｓ７４８〜Ｓ７５１の処理が全ての再生チャンネルに対して実行されていないと判別した場合（Ｓ７５２がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、処理をＳ７４８に戻し、処理対象の再生チャンネルを変更してＳ７４８以降の処理を繰り返す。 In S752, when the sound / LED control circuit 220 determines that the processes of S748 to S751 are not executed for all the reproduction channels (when S752 is NO), the sound / LED control circuit 220 Is returned to S748, the playback channel to be processed is changed, and the processes after S748 are repeated.
一方、Ｓ７５２において、音声・ＬＥＤ制御回路２２０が、Ｓ７４８〜Ｓ７５１の処理が全ての再生チャンネルに対して実行されたと判別した場合（Ｓ７５２がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・ＬＥＤ制御回路２２０は、参照中のポートのＬＥＤデータをポート直接指定データで上書きする（Ｓ７５３）。 On the other hand, when the sound / LED control circuit 220 determines in S752 that the processes of S748 to S751 have been executed for all playback channels (when S752 is YES), the sound / LED control circuit 220 refers to It is determined whether or not port direct designation data for the current port is included in the lamp request. If the port direct designation data is included in the lamp request, the voice / LED control circuit 220 The LED data is overwritten with the port direct designation data (S753).
次いで、音声・ＬＥＤ制御回路２２０は、上述したＳ７４８〜Ｓ７５３の処理が全てのポートに対して実行されたか否かを判別する（Ｓ７５４）。なお、ここでいう、「全てのポート」とは、図８６に示すＬＥＤ登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図８６に示すＬＥＤ登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図８６に示すＬＥＤ登録処理で設定されたポートの中から選択された一部のポートであってもよい。 Next, the voice / LED control circuit 220 determines whether or not the processing of S748 to S753 described above has been executed for all ports (S754). Here, “all ports” means all ports set in the LED registration processing shown in FIG. 86, but the present invention is not limited to this. The “all ports” may be all ports that can be physically set regardless of the ports set in the LED registration process shown in FIG. 86, or set in the LED registration process shown in FIG. Some of the selected ports may be selected from the selected ports.
Ｓ７５４において、音声・ＬＥＤ制御回路２２０が、Ｓ７４８〜Ｓ７５３の処理が全てのポートに対して実行されていないと判別した場合（Ｓ７５４がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、処理をＳ７４８に戻し、処理対象のポートを変更してＳ７４８以降の処理を繰り返す。一方、Ｓ７５４において、音声・ＬＥＤ制御回路２２０が、Ｓ７４８〜Ｓ７５３の処理が全てのポートに対して実行されたと判別した場合（Ｓ７５４がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・ＬＥＤ制御回路２２０の所定のコントロール状態（例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など）時の処理に戻す。 In S754, when the voice / LED control circuit 220 determines that the processing of S748 to S753 is not executed for all ports (when S754 is NO), the voice / LED control circuit 220 performs the process. Returning to S748, the processing target port is changed, and the processing after S748 is repeated. On the other hand, when the voice / LED control circuit 220 determines in S754 that the processing of S748 to S753 has been executed for all ports (YES in S754), the voice / LED control circuit 220 performs lamp control. The above-described series of processing at the time of processing is ended, and processing is performed in a predetermined control state of the voice / LED control circuit 220 (for example, standby state, control state before lamp control processing, control state of processing executed after lamp control processing, etc. ) Return to time processing.
［変形例３］
変形例３では、上記変形例２のランプ制御処理において、再生チャンネルだけでなく、拡張チャンネルも使用した場合の処理例を説明する。なお、変形例３では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にする。それゆえ、ここでは、ランプ制御処理についてのみ説明する。
[Modification 3]
In Modification 3, an example of processing in the case where not only the reproduction channel but also the extension channel is used in the lamp control process of Modification 2 will be described. In Modification 3, processes other than the lamp control process can be performed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example is the same as that in the above embodiment. Therefore, only the lamp control process will be described here.
図１１５Ａ及び図１１５Ｂを参照して、副制御メイン処理（図８１参照）中のＳ２１０で行う変形例３のランプ制御処理について説明する。なお、図１１５Ａは、ホスト制御回路２１０により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図１１５Ｂは、この例のランプ制御処理において音声・ＬＥＤ制御回路２２０により実行される処理の手順を示すフローチャートである。 With reference to FIG. 115A and FIG. 115B, the lamp control process of the modification 3 performed by S210 in a sub control main process (refer FIG. 81) is demonstrated. FIG. 115A is a flowchart showing the procedure of the lamp control process of this example executed by the host control circuit 210. FIG. 115B is a flowchart showing a procedure of processing executed by the sound / LED control circuit 220 in the lamp control processing of this example.
（１）ホスト制御回路により実行されるランプ制御処理
ホスト制御回路２１０は、図１１５Ａに示すように、図９４のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・ＬＥＤ制御回路２２０に出力する（Ｓ７６１）。なお、この例においても、ホスト制御回路２１０は、ＬＥＤデータを用いた演出動作を表示装置１３による演出動作と同期させるために、演出制御のリクエスト生成から２フレーム経過した後、ランプリクエストを送信する。
(1) Lamp control processing executed by the host control circuit As shown in FIG. 115A, the host control circuit 210 outputs the lamp request stored in the request buffer in the animation request processing of FIG. 94 to the sound / LED control circuit 220. (S761). In this example as well, the host control circuit 210 transmits a lamp request after two frames have elapsed from the generation of the request for rendering control in order to synchronize the rendering operation using the LED data with the rendering operation by the display device 13. .
そして、Ｓ７６１の処理後、ホスト制御回路２１０は、この例のランプ制御処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２１１に移す。 After the process of S761, the host control circuit 210 ends the lamp control process of this example, and moves the process to S211 of the sub control main process (see FIG. 81).
（２）ランプ制御処理時に実行される音声・ＬＥＤ制御回路の処理
まず、図１１５Ｂに示すように、ホスト制御回路２１０から送信されたランプリクエストが音声・ＬＥＤ制御回路２２０に入力される（Ｓ７７１）。
(2) Processing of voice / LED control circuit executed during lamp control processing First, as shown in FIG. 115B, the lamp request transmitted from the host control circuit 210 is input to the voice / LED control circuit 220 (S771). .
次いで、音声・ＬＥＤ制御回路２２０は、ランプリクエストに基づいて、ＬＥＤアニメーションを実行するチャンネル（シーケンサ、レイヤ）を指定する（Ｓ７７２）。なお、拡張チャンネルを使用する場合には、この処理において、音声・ＬＥＤ制御回路２２０は、該拡張チャンネル及びそれと同じチャンネルの再生チャンネルで使用するシーケンサーやレイヤを指定する。一方、拡張チャンネルを使用しない場合には、この処理において、音声・ＬＥＤ制御回路２２０は、再生チャンネルで使用するシーケンサーやレイヤを指定する。 Next, the audio / LED control circuit 220 designates a channel (sequencer, layer) for executing the LED animation based on the lamp request (S772). When an extension channel is used, in this process, the audio / LED control circuit 220 designates a sequencer and a layer to be used in the extension channel and the playback channel of the same channel. On the other hand, when the extension channel is not used, in this process, the audio / LED control circuit 220 designates a sequencer and a layer to be used in the reproduction channel.
次いで、音声・ＬＥＤ制御回路２２０は、処理対象（参照中）のチャンネルで指定されたデータテーブル情報に基づき、ＬＥＤアニメーションの再生方式に「ＮＥＸＴ」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する（Ｓ７７３）。なお、ここでは図示しないが、Ｓ７３３〜後述のＳ７７５の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio / LED control circuit 220 is input based on whether or not “NEXT” is designated as the LED animation playback method based on the data table information designated in the channel to be processed (referenced). It is determined whether the lamp request is a request to immediately execute the lamp lighting operation (S773). Although not shown here, the processing of S733 to S775 described later is repeatedly executed for the number of channels.
Ｓ７７３において、音声・ＬＥＤ制御回路２２０が、参照中のチャンネルのＬＥＤアニメーションの再生方式に「ＮＥＸＴ」が指定されていないと判別した場合（Ｓ７７３がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、現在、チャンネルの登録バッファに格納されている各種情報（データテーブル情報及びＬＥＤデータ）を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する（Ｓ７７４）。 In S773, when the sound / LED control circuit 220 determines that “NEXT” is not designated as the LED animation playback method of the channel being referred to (when S773 is YES), the sound / LED control circuit 220 The various information (data table information and LED data) currently stored in the channel registration buffer is overwritten and updated with the corresponding various information acquired when the lamp request is received this time (S774).
一方、Ｓ７７３において、音声・ＬＥＤ制御回路２２０が、参照中のチャンネルのＬＥＤアニメーションの再生方式に「ＮＥＸＴ」が指定されていると判別した場合（Ｓ７７３がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、現在、チャンネルの登録バッファに格納されている各種情報（データテーブル情報及びＬＥＤデータ）の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納（追加更新）する（Ｓ７７５）。 On the other hand, if the sound / LED control circuit 220 determines in step S773 that “NEXT” is designated as the LED animation playback method of the channel being referred to (if S773 is NO), the sound / LED control circuit 220 220 stores various additional information (data table information and LED data) currently stored in the channel registration buffer, and stores (additional updates) corresponding various information acquired at the time of the current lamp request reception ( S775).
なお、拡張チャンネルを使用する場合には、Ｓ７７４又はＳ７７５の処理において、音声・ＬＥＤ制御回路２２０は、参照中のチャンネルの再生チャンネル及び拡張チャンネルの各登録バッファに対して各種情報（データテーブル情報及びＬＥＤデータ）の上書き更新処理又は追加更新処理を行う。一方、拡張チャンネルを使用しない場合には、Ｓ７７４又はＳ７７５の処理において、音声・ＬＥＤ制御回路２２０は、参照中のチャンネルの再生チャンネルの登録バッファに対して各種情報（データテーブル情報及びＬＥＤデータ）の上書き更新処理又は追加更新処理を行う。 In the case of using an extension channel, in the processing of S774 or S775, the audio / LED control circuit 220 performs various types of information (data table information and information on the reproduction channel of the channel being referred to and each registration buffer of the extension channel). LED data) overwrite update processing or additional update processing is performed. On the other hand, when the extended channel is not used, in the processing of S774 or S775, the audio / LED control circuit 220 stores various information (data table information and LED data) with respect to the reproduction buffer registration buffer of the channel being referred to. Overwrite update processing or additional update processing is performed.
Ｓ７７４の処理後又はＳ７７５の処理後、音声・ＬＥＤ制御回路２２０は、各ポートのデータ設定処理を行う（Ｓ７７６）。この処理により、制御対象の各ポートに合成されたＬＥＤデータ（出力データ）が設定される。なお、各ポートのデータ設定処理の詳細については、後述の図１１６を参照しながら後で説明する。そして、Ｓ７７６の処理後、音声・ＬＥＤ制御回路２２０は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・ＬＥＤ制御回路２２０の所定のコントロール状態（例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など）時の処理に戻す。 After the processing of S774 or the processing of S775, the voice / LED control circuit 220 performs data setting processing for each port (S776). With this process, the combined LED data (output data) is set to each port to be controlled. Details of the data setting process for each port will be described later with reference to FIG. 116 described later. After the process of S776, the voice / LED control circuit 220 ends the above-described series of processes at the time of the lamp control process, and the process is performed in a predetermined control state (for example, standby state, lamp control) of the voice / LED control circuit 220. Control state before processing, control state of processing executed after lamp control processing, etc.).
（３）各ポートのデータ設定処理
次に、図１１６を参照して、この例のランプ制御処理時に実行される音声・ＬＥＤ制御回路の処理（図１１５Ｂ参照）中のＳ７７６で行う各ポートのデータ設定処理について説明する。なお、図１１６は、この例のランプ制御処理内において音声・ＬＥＤ制御回路２２０により実行される各ポートのデータ設定処理の手順を示すフローチャートである。
(3) Data setting processing of each port Next, referring to FIG. 116, the data of each port performed in S776 in the processing of the sound / LED control circuit (see FIG. 115B) executed in the lamp control processing of this example The setting process will be described. FIG. 116 is a flowchart showing the procedure of the data setting process for each port executed by the voice / LED control circuit 220 in the lamp control process of this example.
まず、音声・ＬＥＤ制御回路２２０は、各チャンネルの登録バッファの参照処理を行う（Ｓ７８１）。 First, the sound / LED control circuit 220 performs a reference process of the registration buffer of each channel (S781).
次いで、音声・ＬＥＤ制御回路２２０は、処理対象（参照中）の所定のチャンネルの登録バッファに格納されたデータテーブル情報に基づいて、該所定のチャンネルで２つのシーケンサーを使用する（再生チャンネル及び拡張チャンネルを使用する）か否かを判別する（Ｓ７８２）。なお、ここでは図示しないが、Ｓ７８２〜後述のＳ７８４の一連の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio / LED control circuit 220 uses the two sequencers in the predetermined channel based on the data table information stored in the registration buffer of the predetermined channel to be processed (referenced) (reproduction channel and extended channel). It is determined whether or not a channel is used (S782). Although not shown here, a series of processing from S782 to S784, which will be described later, is repeatedly executed for the number of channels.
Ｓ７８２において、音声・ＬＥＤ制御回路２２０が、所定のチャンネルで２つのシーケンサーを使用すると判別した場合（Ｓ７８２がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、再生チャンネル及び拡張チャンネルの各登録バッファに格納されたデータテーブル情報に基づいて、各シーケンサーが制御する各制御部位で使用するＳＰＩチャンネル（物理系統）を指定する（Ｓ７８３）。一方、Ｓ７８２において、音声・ＬＥＤ制御回路２２０が、所定のチャンネルで２つのシーケンサーを使用しないと判別した場合（Ｓ７８２がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて、再生チャンネル用のシーケンサーが制御する制御部位で使用するＳＰＩチャンネル（物理系統）を指定する（Ｓ７８４）。 If the audio / LED control circuit 220 determines in step S782 that two sequencers are to be used for a predetermined channel (YES in step S782), the audio / LED control circuit 220 uses the registration buffers for the reproduction channel and the extended channel. The SPI channel (physical system) used in each control part controlled by each sequencer is designated based on the data table information stored in (S783). On the other hand, if it is determined in S782 that the audio / LED control circuit 220 does not use two sequencers in a predetermined channel (if S782 is NO), the audio / LED control circuit 220 is stored in the reproduction channel registration buffer. Based on the stored data table information, an SPI channel (physical system) to be used in a control part controlled by the playback channel sequencer is designated (S784).
次いで、音声・ＬＥＤ制御回路２２０は、所定のチャンネル内において、処理対象（参照中）のポートが制御対象（再生チャンネル内）のポートであるか否かを判別する（Ｓ７８５）。なお、Ｓ７８５の判別処理は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて実行され、Ｓ７８５〜後述のＳ７９１の一連の処理はポート数分だけ繰り返し実行される。 Next, the audio / LED control circuit 220 determines whether or not the port to be processed (referenced) is the port to be controlled (within the reproduction channel) in a predetermined channel (S785). Note that the determination processing in S785 is executed based on the data table information stored in the reproduction channel registration buffer, and a series of processing in S785 to S791 described later is repeatedly executed for the number of ports.
Ｓ７８５において、音声・ＬＥＤ制御回路２２０が、参照中のポートが制御対象のポートでないと判別した場合（Ｓ７８５がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、後述のＳ７８９の処理を行う。一方、Ｓ７８５において、音声・ＬＥＤ制御回路２２０が、参照中のポートが制御対象のポートであると判別した場合（Ｓ７８５がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、データテーブル情報に基づき、処理対象（参照中）の再生チャンネル（制御部位）において、再生方式に「ＯＤＯＮＬＹ」が指定されているか否かを判別する（Ｓ７８６）。 In S785, when the sound / LED control circuit 220 determines that the port being referred to is not a control target port (when S785 is NO), the sound / LED control circuit 220 performs the process of S789 described later. On the other hand, if the voice / LED control circuit 220 determines in S785 that the port being referred to is the port to be controlled (if S785 is YES), the voice / LED control circuit 220 is based on the data table information. Then, it is determined whether or not “ODONLY” is designated as the reproduction method for the reproduction channel (control part) to be processed (referenced) (S786).
Ｓ７８６において、音声・ＬＥＤ制御回路２２０が、参照中の再生チャンネルにおいて、再生方式に「ＯＤＯＮＬＹ」が指定されていると判別した場合（Ｓ７８６がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、チャンネルの実行優先順位及び出力データの有無に基づいて、ポート情報（ＬＥＤデータ）の上書き処理を行う（Ｓ７８７）。なお、この処理では、上記変形例２のランプ制御処理（図１１４Ａ及び図１１４Ｂ）中のＳ７５０と同様の処理が行われる。 In S786, when the sound / LED control circuit 220 determines that “ODONLY” is designated as the playback method in the playback channel being referred to (when S786 is YES), the sound / LED control circuit 220 Based on the channel execution priority and the presence / absence of output data, the port information (LED data) is overwritten (S787). In this process, the same process as S750 in the lamp control process (FIGS. 114A and 114B) of the second modification is performed.
一方、Ｓ７８６において、音声・ＬＥＤ制御回路２２０が、参照中の再生チャンネルにおいて、再生方式に「ＯＤＯＮＬＹ」が指定されていないと判別した場合（Ｓ７８６がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、チャンネルに設定された実行優先順位に基づいて、ポート情報（ＬＥＤデータ）の上書き処理を行う（Ｓ７８８）。なお、この処理では、上記変形例２のランプ制御処理（図１１４Ａ及び図１１４Ｂ）中のＳ７５１と同様の処理が行われる。 On the other hand, when the sound / LED control circuit 220 determines in step S786 that “ODONLY” is not designated as the playback method in the reference playback channel (when S786 is NO), the sound / LED control circuit 220 Performs overwriting processing of the port information (LED data) based on the execution priority set for the channel (S788). In this process, the same process as S751 in the lamp control process (FIGS. 114A and 114B) of the second modification is performed.
Ｓ７８７或いはＳ７８８の処理後、又は、Ｓ７８５がＮＯ判定の場合、音声・ＬＥＤ制御回路２２０は、上述したＳ７８５〜Ｓ７８８の処理が、参照中のポートの全ての再生チャンネル（８チャンネル分）に対して実行されたか否かを判別する（Ｓ７８９）。 After the processing of S787 or S788, or when S785 is NO, the audio / LED control circuit 220 performs the above-described processing of S785 to S788 for all the reproduction channels (for 8 channels) of the port being referred to. It is determined whether or not it has been executed (S789).
Ｓ７８９において、音声・ＬＥＤ制御回路２２０が、Ｓ７８５〜Ｓ７８８の処理が全ての再生チャンネルに対して実行されていないと判別した場合（Ｓ７８９がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、処理をＳ７８５に戻し、処理対象の再生チャンネルを変更してＳ７８５以降の処理を繰り返す。 In S789, when the sound / LED control circuit 220 determines that the processes of S785 to S788 are not executed for all the reproduction channels (when S789 is NO), the sound / LED control circuit 220 performs the process. Is returned to S785, the playback channel to be processed is changed, and the processes after S785 are repeated.
一方、Ｓ７８９において、音声・ＬＥＤ制御回路２２０が、Ｓ７８５〜Ｓ７８８の処理が全ての再生チャンネルに対して実行されたと判別した場合（Ｓ７８９がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・ＬＥＤ制御回路２２０は、参照中のポートのＬＥＤデータをポート直接指定データで上書きする（Ｓ７９０）。 On the other hand, when the sound / LED control circuit 220 determines in S789 that the processes of S785 to S788 have been executed for all the reproduction channels (when S789 is YES), the sound / LED control circuit 220 is referred to. It is determined whether or not port direct designation data for the current port is included in the lamp request. If the port direct designation data is included in the lamp request, the voice / LED control circuit 220 The LED data is overwritten with the port direct designation data (S790).
次いで、音声・ＬＥＤ制御回路２２０は、上述したＳ７８５〜Ｓ７９０の処理が全てのポートに対して実行されたか否かを判別する（Ｓ７９１）。 Next, the voice / LED control circuit 220 determines whether or not the above-described processing of S785 to S790 has been executed for all ports (S791).
Ｓ７９１において、音声・ＬＥＤ制御回路２２０が、Ｓ７８５〜Ｓ７９０の処理が全てのポートに対して実行されていないと判別した場合（Ｓ７９１がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、処理をＳ７８５に戻し、処理対象のポートを変更してＳ７８５以降の処理を繰り返す。一方、Ｓ７９１において、音声・ＬＥＤ制御回路２２０が、Ｓ７８５〜Ｓ７９０の処理が全てのポートに対して実行されたと判別した場合（Ｓ７９１がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０は、後述のＳ７９２の処理を行う。 If the sound / LED control circuit 220 determines in S791 that the processes in S785 to S790 have not been executed for all ports (S791 is NO), the sound / LED control circuit 220 performs the process. Returning to S785, the processing target port is changed, and the processing after S785 is repeated. On the other hand, if the sound / LED control circuit 220 determines in S791 that the processes in S785 to S790 have been executed for all ports (S791 is YES), the sound / LED control circuit 220 is described later. The process of S792 is performed.
なお、この例において、拡張チャンネルも使用する場合には、再生チャンネルに対して行った上記Ｓ７８５〜Ｓ７９１の処理と同様の処理を、拡張チャンネルに対しても同様に行う。この際、再生チャンネルに対する上記Ｓ７８５〜Ｓ７９１の処理と、拡張チャンネルに対する上記Ｓ７８５〜Ｓ７９１の処理とを並列処理で同時に行う。なお、この際、再生チャンネルに対する上記Ｓ７８５〜Ｓ７９１の処理は、実際には、再生チャンネルに設定されたシーケンサーにより実行され、拡張チャンネルに対する上記Ｓ７８５〜Ｓ７９１の処理は、拡張チャンネルに設定されたシーケンサーにより実行される。 In this example, when the extension channel is also used, the same processing as the processing of S785 to S791 performed for the reproduction channel is similarly performed for the extension channel. At this time, the processing of S785 to S791 for the reproduction channel and the processing of S785 to S791 for the extension channel are simultaneously performed in parallel processing. At this time, the processing of S785 to S791 for the playback channel is actually executed by the sequencer set for the playback channel, and the processing of S785 to S791 for the extension channel is performed by the sequencer set for the extension channel. Executed.
Ｓ７９１がＹＥＳ判定の場合、音声・ＬＥＤ制御回路２２０は、所定のチャンネルにおいて、２つのシーケンサー（再生チャンネル用シーケンサー及び拡張チャンネル用シーケンサー）を使用して上記Ｓ７８５〜Ｓ７９１の一連の処理を実行したか否かを判別する（Ｓ７９２）。なお、ここでは、図示しないが、Ｓ７９２〜後述のＳ７９４の一連の処理は、チャンネル数分繰り返して実行される。 If S791 is YES, the audio / LED control circuit 220 has executed a series of the processes of S785 to S791 using two sequencers (playback channel sequencer and extended channel sequencer) in a predetermined channel. It is determined whether or not (S792). Although not shown here, a series of processing from S792 to S794 described later is repeatedly executed for the number of channels.
Ｓ７９２において、音声・ＬＥＤ制御回路２２０が、２つのシーケンサーを使用して上記Ｓ７８５〜Ｓ７９１の一連の処理を実行したと判別した場合（Ｓ７９２がＹＥＳ判定の場合）、音声・ＬＥＤ制御回路２２０の各シーケンサーは、対応する制御部位にクリアデータ（消灯データ）を設定（予約）する（Ｓ７９３）。一方、Ｓ７８２において、音声・ＬＥＤ制御回路２２０が、２つのシーケンサーを使用して上記Ｓ７８５〜Ｓ７９１の一連の処理を実行しなかったと判別した場合（Ｓ７９２がＮＯ判定の場合）、音声・ＬＥＤ制御回路２２０は、再生チャンネルクリア機能を実行する（Ｓ７９４）。この処理により、再生チャンネルの制御部位にクリアデータ（消灯データ）が設定（予約）される。 In S792, when it is determined that the voice / LED control circuit 220 has executed a series of processes of S785 to S791 using two sequencers (when S792 is YES), each of the voice / LED control circuit 220 The sequencer sets (reserves) clear data (light-out data) in the corresponding control part (S793). On the other hand, if it is determined in S782 that the voice / LED control circuit 220 has not executed the series of processing of S785 to S791 using two sequencers (S792 is NO), the voice / LED control circuit 220 220 executes the playback channel clear function (S794). By this processing, clear data (light-out data) is set (reserved) in the control part of the reproduction channel.
そして、上述したＳ７９２〜Ｓ７９４の一連の処理が、全チャンネルにおいて実行された後、音声・ＬＥＤ制御回路２２０は、各ポートのデータ設定処理を終了する。 Then, after the series of processing of S792 to S794 described above is executed in all channels, the voice / LED control circuit 220 ends the data setting processing of each port.
［変形例４］
上記実施形態では、ＳＰＩバスで接続された音声・ＬＥＤ制御回路２２０（マスタ）及び各ＬＥＤドライバ２８０（スレーブ）間において、音声・ＬＥＤ制御回路２２０から各ＬＥＤドライバ２８０に一方的に、ＬＥＤデータ及びデバイスアドレスデータを含むシリアル・データを送信し、シリアル・データに含まれるデバイスアドレスデータにより送信のＬＥＤドライバ２８０を指定する構成を説明したが、本発明はこれに限定されない。
[Modification 4]
In the above embodiment, between the audio / LED control circuit 220 (master) and each LED driver 280 (slave) connected by the SPI bus, the LED data and the LED driver 280 are unilaterally transmitted from the audio / LED control circuit 220 to each LED driver 280. Although the configuration in which serial data including device address data is transmitted and the LED driver 280 for transmission is specified by the device address data included in the serial data has been described, the present invention is not limited to this.
例えば、音声・ＬＥＤ制御回路２２０及びＬＥＤドライバ間においてシリアル・データを送受信する際に、スレーブ・セレクト信号により送受信するＬＥＤドライバを指定する構成にしてもよい。変形例４では、スレーブ・セレクト信号（ＳＳ信号）を用いて、シリアル・データ（ＬＥＤデータ等）の送信先となるＬＥＤドライバを指定する構成例を説明する。 For example, when serial data is transmitted / received between the audio / LED control circuit 220 and the LED driver, an LED driver to be transmitted / received by a slave select signal may be designated. In the fourth modification, a configuration example in which an LED driver that is a transmission destination of serial data (LED data or the like) is specified using a slave select signal (SS signal) will be described.
以下に、この例における音声・ＬＥＤ制御回路及びＬＥＤドライバ間の接続構成、通信原理、及び、通信処理の手順について説明するが、この例のパチンコ遊技機では、音声・ＬＥＤ制御回路及びＬＥＤドライバ間の通信形態以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、音声・ＬＥＤ制御回路及びＬＥＤドライバ間の通信形態（構成及び通信制御手法）についてのみ説明する。 In the following, the connection configuration between the voice / LED control circuit and the LED driver, the communication principle, and the communication processing procedure in this example will be described. In the pachinko gaming machine of this example, between the voice / LED control circuit and the LED driver The configuration other than the communication mode can be configured in the same manner as the above embodiment. Therefore, only the communication mode (configuration and communication control technique) between the voice / LED control circuit and the LED driver will be described here.
［音声・ＬＥＤ制御回路及びＬＥＤドライバ間の接続構成］
まず、図１１７を参照しながら、変形例４の音声・ＬＥＤ制御回路２９０及びＬＥＤドライバ２９１間の接続構成を説明する。なお、図１１７は、この例の音声・ＬＥＤ制御回路２９０及びＬＥＤドライバ２９１間の接続構成を示す図である。
[Connection between voice / LED control circuit and LED driver]
First, a connection configuration between the sound / LED control circuit 290 and the LED driver 291 according to Modification 4 will be described with reference to FIG. FIG. 117 is a diagram showing a connection configuration between the sound / LED control circuit 290 and the LED driver 291 in this example.
この例においても、音声・ＬＥＤ制御回路２９０及びＬＥＤドライバ２９１間は、ＳＰＩバスにより接続されるので、各物理系統（ＳＰＩチャンネル）において、シリアル・クロック（ＳＣＬ）の信号配線と、シリアル・データ（ＳＤＯ、ＳＤＩ）の信号配線とが別配線で設けられる。そして、音声・ＬＥＤ制御回路２９０（マスタ）の各物理系統（ＳＰＩチャンネル）において、音声・ＬＥＤ制御回路２９０のシリアル・クロック信号の各出力端子（ＳＣＬ１，ＳＣＬ２）は、対応する複数のＬＥＤドライバ２９１（スレーブ）のシリアル・クロック信号の入力端子（ＳＣＬ）に並列接続される。また、音声・ＬＥＤ制御回路２９０のシリアル・データの各出力端子（ＳＤＯ１，ＳＤＯ２）は、対応するＬＥＤドライバ２９１のシリアル・データの入力端子（ＳＤＩ）に並列接続される。さらに、音声・ＬＥＤ制御回路２９０のシリアル・データの各入力端子（ＳＤＩ１，ＳＤＩ２）は、対応する複数のＬＥＤドライバ２９１のシリアル・データの出力端子（ＳＤＯ）に並列接続される。 Also in this example, since the audio / LED control circuit 290 and the LED driver 291 are connected by the SPI bus, in each physical system (SPI channel), the serial clock (SCL) signal wiring and the serial data ( (SDO, SDI) signal wiring is provided separately. In each physical system (SPI channel) of the sound / LED control circuit 290 (master), each output terminal (SCL1, SCL2) of the serial / clock signal of the sound / LED control circuit 290 has a plurality of corresponding LED drivers 291. It is connected in parallel to the input terminal (SCL) of the (slave) serial clock signal. Further, the serial data output terminals (SDO 1, SDO 2) of the sound / LED control circuit 290 are connected in parallel to the serial data input terminals (SDI) of the corresponding LED drivers 291. Further, the serial data input terminals (SDI1, SDI2) of the audio / LED control circuit 290 are connected in parallel to the serial data output terminals (SDO) of the corresponding LED drivers 291.
さらに、この例では、図１１７に示すように、音声・ＬＥＤ制御回路２９０（マスタ）には、複数のスレーブ・セレクト端子（ＳＳ１，ＳＳ２，ＳＳ３）が設けられ、各ＬＥＤドライバ２９１（スレーブ）にもスレーブ・セレクト端子（ＳＳ）が設けられる。なお、各ＬＥＤドライバ２９１に設けられたスレーブ・セレクト端子（ＳＳ）は、例えば、図４７で説明した上記実施形態のＬＥＤドライバ２８０の端子群２８０ｄ内に追加して設けられる。そして、音声・ＬＥＤ制御回路２９０の各スレーブ・セレクト端子は、対応するＬＥＤドライバ２９１のスレーブ・セレクト端子（ＳＳ）に接続される。 Furthermore, in this example, as shown in FIG. 117, the audio / LED control circuit 290 (master) is provided with a plurality of slave select terminals (SS1, SS2, SS3), and each LED driver 291 (slave) is provided with each. Also, a slave select terminal (SS) is provided. The slave select terminal (SS) provided in each LED driver 291 is additionally provided, for example, in the terminal group 280d of the LED driver 280 of the above-described embodiment described in FIG. Each slave / select terminal of the audio / LED control circuit 290 is connected to a slave / select terminal (SS) of the corresponding LED driver 291.
［通信原理］
次に、音声・ＬＥＤ制御回路２９０（マスタ）及びＬＥＤドライバ２９１（スレーブ）間におけるシリアル・データの通信原理を、図１１８を参照しながら説明する。なお、図１１８は、音声・ＬＥＤ制御回路２９０（マスタ）及びＬＥＤドライバ２９１（スレーブ）間におけるシリアル・データの通信動作の様子を示す図である。
[Principle of communication]
Next, the communication principle of serial data between the audio / LED control circuit 290 (master) and the LED driver 291 (slave) will be described with reference to FIG. FIG. 118 is a diagram showing a serial / data communication operation between the audio / LED control circuit 290 (master) and the LED driver 291 (slave).
音声・ＬＥＤ制御回路２９０は、図１１８に示すように、バッファ（第１記憶手段）、シフト・レジスタ（第１入出力手段）及びシフト・クロック発生部を有し、各ＬＥＤドライバ２９１は、バッファ（第２記憶手段）及びシフト・レジスタ（第２入出力手段）を有する。なお、音声・ＬＥＤ制御回路２９０内のシフト・レジスタは、８ビットのシフト・レジスタで構成される。また、ＬＥＤドライバ２９１内のシフト・レジスタも、８ビットのシフト・レジスタで構成される。 As shown in FIG. 118, the sound / LED control circuit 290 includes a buffer (first storage means), a shift register (first input / output means), and a shift / clock generator, and each LED driver 291 includes a buffer. (Second storage means) and a shift register (second input / output means). The shift register in the voice / LED control circuit 290 is an 8-bit shift register. The shift register in the LED driver 291 is also an 8-bit shift register.
音声・ＬＥＤ制御回路２９０（マスタ）及びＬＥＤドライバ２９１（スレーブ）間におけるシリアル・データの通信動作において、音声・ＬＥＤ制御回路２９０内のシフト・レジスタの動作は、シフト・クロック発生部から入力されるシリアル・クロック信号に基づいて制御される。また、ＬＥＤドライバ２９１内のシフト・レジスタの動作もまた、音声・ＬＥＤ制御回路２９０内のシフト・クロック発生部から出力されるシリアル・クロック信号に基づいて制御される。なお、音声・ＬＥＤ制御回路２９０内のシフト・クロック発生部から出力されるシリアル・クロック信号は、シリアル・クロックの信号配線（音声・ＬＥＤ制御回路２９０のＳＣＬ端子（ＳＣＬ１，ＳＣＬ２）及びＬＥＤドライバ２９１のＳＣＬ端子間の接続配線）を介して、ＬＥＤドライバ２９１に入力される。なお、この例では、８ビット単位でデータ通信が行われる。 In the serial / data communication operation between the sound / LED control circuit 290 (master) and the LED driver 291 (slave), the operation of the shift register in the sound / LED control circuit 290 is input from the shift clock generator. Control is based on the serial clock signal. The operation of the shift register in the LED driver 291 is also controlled based on the serial clock signal output from the shift clock generator in the audio / LED control circuit 290. Note that the serial clock signal output from the shift / clock generator in the sound / LED control circuit 290 is the serial clock signal wiring (the SCL terminals (SCL1, SCL2) of the sound / LED control circuit 290 and the LED driver 291). Are connected to the LED driver 291 via the connection wiring between the SCL terminals. In this example, data communication is performed in units of 8 bits.
音声・ＬＥＤ制御回路２９０（マスタ）からＬＥＤドライバ２９１（スレーブ）へのシリアル・データの通信動作が開始されると、音声・ＬＥＤ制御回路２９０（マスタ）内のバッファから音声・ＬＥＤ制御回路２９０内のシフト・レジスタに送信データ（８ビット）が送信され、該送信データを構成する各ビットのデータ（Ｍ０〜Ｍ７）がシフト・レジスタ内の対応するレジスタに格納される。また、ＬＥＤドライバ２９１（スレーブ）内のバッファからＬＥＤドライバ２９１内のシフト・レジスタに送信データ（８ビット）が送信され、該送信データを構成する各ビットのデータ（Ｓ０〜Ｓ７）がシフト・レジスタ内の対応するレジスタに格納される。 When the serial / data communication operation from the voice / LED control circuit 290 (master) to the LED driver 291 (slave) is started, the buffer in the voice / LED control circuit 290 (master) starts the voice / LED control circuit 290. The transmission data (8 bits) is transmitted to the shift register, and the data (M0 to M7) of each bit constituting the transmission data is stored in the corresponding register in the shift register. Also, transmission data (8 bits) is transmitted from the buffer in the LED driver 291 (slave) to the shift register in the LED driver 291, and the data (S0 to S7) of each bit constituting the transmission data is transmitted to the shift register. Stored in the corresponding register.
次いで、音声・ＬＥＤ制御回路２９０内のシフト・レジスタの先頭レジスタに格納された１ビットのデータＭ７が、シリアル・データの通信配線（音声・ＬＥＤ制御回路２９０のＳＤＯ端子（ＳＤＯ１又はＳＤＯ２）及びＬＥＤドライバ２９１のＳＤＩ端子間の接続配線）を介して、ＬＥＤドライバ２９１に送信される。また、この際、音声・ＬＥＤ制御回路２９０のシフト・レジスタ内に格納されたデータ（Ｍ０〜Ｍ６）が一つ先頭側のレジスタにシフトして格納される。 Next, the 1-bit data M7 stored in the first register of the shift register in the voice / LED control circuit 290 is converted into serial data communication wiring (SDO terminal (SDO1 or SDO2) of the voice / LED control circuit 290) and the LED. The data is transmitted to the LED driver 291 via a connection wiring between the SDI terminals of the driver 291. At this time, the data (M0 to M6) stored in the shift register of the sound / LED control circuit 290 is shifted and stored in the first register.
また、音声・ＬＥＤ制御回路２９０のデータＭ７の送信処理と同時に、ＬＥＤドライバ２９１内のシフト・レジスタの先頭レジスタに格納された１ビットのデータＳ７が、シリアル・データの通信配線（音声・ＬＥＤ制御回路２９０のＳＤＩ端子（ＳＤＩ１又はＳＤＩ２）及びＬＥＤドライバ２９１のＳＤＯ端子間の接続配線）を介して、音声・ＬＥＤ制御回路２９０に送信される。また、この際、ＬＥＤドライバ２９１のシフト・レジスタ内に格納されたデータ（Ｓ０〜Ｓ６）が一つ先頭側のレジスタにシフトして格納される。 Simultaneously with the transmission processing of the data M7 of the voice / LED control circuit 290, the 1-bit data S7 stored in the head register of the shift register in the LED driver 291 is connected to the serial data communication wiring (voice / LED control). The signal is transmitted to the audio / LED control circuit 290 via the SDI terminal (SDI1 or SDI2) of the circuit 290 and the connection wiring between the SDO terminals of the LED driver 291. At this time, the data (S0 to S6) stored in the shift register of the LED driver 291 is shifted and stored in one leading register.
次いで、音声・ＬＥＤ制御回路２９０からＬＥＤドライバ２９１に送信されたデータＭ７は、ＬＥＤドライバ２９１のシフト・レジスタ内の最後尾レジスタに格納される。また、この際、ＬＥＤドライバ２９１から音声・ＬＥＤ制御回路２９０に送信されたデータＳ７は、音声・ＬＥＤ制御回路２９０のシフト・レジスタ内の最後尾レジスタに格納される。 Next, the data M7 transmitted from the voice / LED control circuit 290 to the LED driver 291 is stored in the last register in the shift register of the LED driver 291. At this time, the data S 7 transmitted from the LED driver 291 to the sound / LED control circuit 290 is stored in the last register in the shift register of the sound / LED control circuit 290.
上述した１ビットのデータ通信が終了した際の、音声・ＬＥＤ制御回路２９０内のシフト・レジスタのデータ格納状態、及び、ＬＥＤドライバ２９１内のシフト・レジスタのデータ格納状態を、図１１９に示す。図１１９に示すように、この例のデータ通信では、各シフト・レジスタの最後尾側のレジスタから順次データが入れ替わる。 FIG. 119 shows the data storage state of the shift register in the voice / LED control circuit 290 and the data storage state of the shift register in the LED driver 291 when the above-described 1-bit data communication is completed. As shown in FIG. 119, in the data communication of this example, data is sequentially switched from the last register of each shift register.
そして、上述した１ビットのデータ通信が８回繰り返されると、音声・ＬＥＤ制御回路２９０のシフト・レジスタ内のデータと、ＬＥＤドライバ２９１のシフト・レジスタ内のデータとが互いに入れ替わり、８ビットのデータ通信が終了する。なお、８ビットのデータ通信が終了すると、音声・ＬＥＤ制御回路２９０のシフト・レジスタに格納された８ビットの受信データ（Ｓ０〜Ｓ７）は、音声・ＬＥＤ制御回路２９０内のバッファに送信され格納される。また、ＬＥＤドライバ２９１のシフト・レジスタに格納された８ビットの受信データ（Ｍ０〜Ｍ７）は、ＬＥＤドライバ２９１内のバッファに送信され格納される。 When the 1-bit data communication described above is repeated 8 times, the data in the shift register of the voice / LED control circuit 290 and the data in the shift register of the LED driver 291 are interchanged, and the 8-bit data Communication ends. When the 8-bit data communication is completed, the 8-bit received data (S0 to S7) stored in the shift register of the voice / LED control circuit 290 is transmitted to and stored in the buffer in the voice / LED control circuit 290. Is done. The 8-bit received data (M0 to M7) stored in the shift register of the LED driver 291 is transmitted to and stored in a buffer in the LED driver 291.
［音声・ＬＥＤ制御回路及びＬＥＤドライバ間の通信処理］
次に、図１２０Ａ及び図１２０Ｂを参照して、音声・ＬＥＤ制御回路２９０及びＬＥＤドライバ２９１間で行われるこの例の通信処理について説明する。なお、図１２０Ａは、音声・ＬＥＤ制御回路２９０により実行されるこの例の信号及びデータの送受信処理の手順を示すフローチャートである。また、図１２０Ｂは、この例の音声・ＬＥＤ制御回路２９０及びＬＥＤドライバ２９１間の通信処理において、ＬＥＤドライバ２９１により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Communication between voice / LED control circuit and LED driver]
Next, with reference to FIGS. 120A and 120B, communication processing of this example performed between the sound / LED control circuit 290 and the LED driver 291 will be described. FIG. 120A is a flowchart showing the procedure of the signal and data transmission / reception processing of this example executed by the sound / LED control circuit 290. FIG. 120B is a flowchart illustrating a procedure of signal and data transmission / reception processing executed by the LED driver 291 in the communication processing between the voice / LED control circuit 290 and the LED driver 291 in this example.
（１）音声・ＬＥＤ制御回路のシリアル・データ入出力処理
まず、音声・ＬＥＤ制御回路２９０は、図１２０Ａに示すように、スレーブ・セレクタ信号（ＳＳ信号）を全ＬＥＤドライバ２９１に対して送信する（Ｓ８０１）。この際、スレーブ・セレクト信号（アドレス指定信号）で指定されたデバイスアドレスに対応するＬＥＤドライバ２９１においてのみ、スレーブ・セレクト信号が受信される。
(1) Audio / LED Control Circuit Serial / Data Input / Output Processing First, the audio / LED control circuit 290 transmits a slave selector signal (SS signal) to all LED drivers 291 as shown in FIG. 120A. (S801). At this time, the slave select signal is received only by the LED driver 291 corresponding to the device address designated by the slave select signal (address designation signal).
次いで、音声・ＬＥＤ制御回路２９０は、スレーブ・セレクト信号で指定したデバイスアドレスのＬＥＤドライバ２９１との間で、シリアル・データの送受信処理を行う（Ｓ８０２）。この際、音声・ＬＥＤ制御回路２９０は、上記図１１８及び図１１９を用いて説明した通信原理に従って、シリアル・データを８ビット単位で送受信する。次いで、音声・ＬＥＤ制御回路２９０は、シリアル・データの送受信処理を完了する（Ｓ８０３）。 Next, the audio / LED control circuit 290 performs serial data transmission / reception processing with the LED driver 291 of the device address designated by the slave select signal (S802). At this time, the voice / LED control circuit 290 transmits / receives serial data in units of 8 bits according to the communication principle described with reference to FIGS. 118 and 119. Next, the voice / LED control circuit 290 completes the serial data transmission / reception processing (S803).
次いで、音声・ＬＥＤ制御回路２９０は、スレーブ・セレクト信号の送信を停止する（Ｓ８０４）。そして、Ｓ８０４の処理後、音声・ＬＥＤ制御回路２９０は、シリアル・データ入出力処理を終了する。 Next, the voice / LED control circuit 290 stops the transmission of the slave select signal (S804). After the processing of S804, the voice / LED control circuit 290 ends the serial data input / output processing.
（２）ＬＥＤドライバのシリアル・データ入出力処理
まず、ＬＥＤドライバ２９１は、図１２０Ｂに示すように、スレーブ・セレクト信号を受信したか否かを判別する（Ｓ８１１）。この処理において、該ＬＥＤドライバ２９１がスレーブ・セレクト信号で指定されたデバイスアドレスに対応するＬＥＤドライバ２９１である場合には、Ｓ８１１の判定処理の結果はＹＥＳ判定となる。
(2) LED Driver Serial Data Input / Output Processing First, as shown in FIG. 120B, the LED driver 291 determines whether or not a slave select signal has been received (S811). In this process, if the LED driver 291 is the LED driver 291 corresponding to the device address specified by the slave select signal, the result of the determination process in S811 is YES.
Ｓ８１１において、ＬＥＤドライバ２９１が、スレーブ・セレクト信号を受信していないと判別した場合（Ｓ８１１がＮＯ判定の場合）、ＬＥＤドライバ２９１は、後述のＳ８１４の処理を行う。一方、Ｓ８１１において、ＬＥＤドライバ２９１が、スレーブ・セレクト信号を受信したと判別した場合（Ｓ８１１がＹＥＳ判定の場合）、ＬＥＤドライバ２９１は、動作状態を待機状態から起動状態に移行させる（Ｓ８１２）。 If the LED driver 291 determines in S811 that the slave select signal has not been received (NO in S811), the LED driver 291 performs the process of S814 described below. On the other hand, if it is determined in S811 that the LED driver 291 has received the slave select signal (YES in S811), the LED driver 291 shifts the operating state from the standby state to the activated state (S812).
Ｓ８１２の処理後、ＬＥＤドライバ２９１は、音声・ＬＥＤ制御回路２９０との間で、シリアル・データの送受信処理を行う（Ｓ８１３）。この際、ＬＥＤドライバ２９１は、上記図１１８及び図１１９を用いて説明した通信原理に従って、シリアル・データを８ビット単位で送受信する。そして、ＬＥＤドライバ２９１は、シリアル・データの送受信処理を完了する。 After the processing of S812, the LED driver 291 performs serial data transmission / reception processing with the audio / LED control circuit 290 (S813). At this time, the LED driver 291 transmits / receives serial data in units of 8 bits according to the communication principle described with reference to FIGS. 118 and 119. Then, the LED driver 291 completes the serial data transmission / reception process.
Ｓ８１３の処理後又はＳ８１１がＮＯ判定の場合、ＬＥＤドライバ２９１は、動作状態を待機状態に移行又は待機状態を維持する（Ｓ８１４）。そして、Ｓ８１４の処理後、ＬＥＤドライバ２９１は、シリアル・データ入出力処理を終了する。 After the process of S813 or when S811 is NO, the LED driver 291 shifts the operation state to the standby state or maintains the standby state (S814). After the process of S814, the LED driver 291 ends the serial data input / output process.
この例では、上述のように、音声・ＬＥＤ制御回路２９０から送信されるスレーブ・セレクト信号により、特定のＬＥＤドライバ２９１のみを指定して、該ＬＥＤドライバ２９１にデータを送信することができる。この場合、上記実施形態に比べて、音声・ＬＥＤ制御回路２９０及びＬＥＤドライバ２９１間の信号配線の数は多くなるが、ＬＥＤドライバ２９１の処理負担を減らすことができ、音声・ＬＥＤ制御回路２９０の処理負荷と、ＬＥＤドライバ２９１の処理負荷とのバランスを調節することができる。 In this example, as described above, only a specific LED driver 291 can be specified by the slave select signal transmitted from the sound / LED control circuit 290, and data can be transmitted to the LED driver 291. In this case, the number of signal wirings between the sound / LED control circuit 290 and the LED driver 291 is larger than that in the above embodiment, but the processing load on the LED driver 291 can be reduced. The balance between the processing load and the processing load of the LED driver 291 can be adjusted.
［変形例５］
上記実施形態では、各ポートに１つのＬＥＤ２８１が接続された構成、すなわち、ＬＥＤ２８１がスタティックＬＥＤである例（スタティック出力制御の例）を説明したが、本発明はこれに限定されない。各ポートに複数のＬＥＤが接続された構成、すなわち、ＬＥＤがダイナミック制御されるＬＥＤ（以下、ダイナミックＬＥＤと称す）であってもよい。
[Modification 5]
In the above embodiment, a configuration in which one LED 281 is connected to each port, that is, an example in which the LED 281 is a static LED (an example of static output control) has been described, but the present invention is not limited to this. A configuration in which a plurality of LEDs are connected to each port, that is, an LED in which the LEDs are dynamically controlled (hereinafter referred to as dynamic LEDs) may be used.
変形例５では、ＬＥＤがダイナミックＬＥＤである場合の構成例（ダイナミック出力制御の構成例）を、図１２１を参照しながら説明する。なお、図１２１は、ＬＥＤデータのダイナミック出力制御の一例を示す例である。図１２１に示す例では、一つのポート１に３つのＬＥＤ（赤色ＬＥＤ、青色ＬＥＤ及び緑色ＬＥＤ）が接続されている例を示す。また、この例では、ＬＥＤデータ内の、再生時間（点灯時間）を「１２」（約４８ｍｓｅｃ）とし、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データのそれぞれを「０ｘＦＥ」とする例を説明する。すなわち、この例では、ＬＥＤデータのデータ型（フォーマット）と、上記実施形態のそれと同様にする（図５３参照）。 In Modification 5, a configuration example (configuration example of dynamic output control) when the LED is a dynamic LED will be described with reference to FIG. FIG. 121 shows an example of dynamic output control of LED data. In the example shown in FIG. 121, an example in which three LEDs (red LED, blue LED, and green LED) are connected to one port 1 is shown. In this example, the reproduction time (lighting time) in the LED data is “12” (approximately 48 msec), and the red component luminance data, the green component luminance data, and the blue component luminance data are “0xFE”. An example will be described. That is, in this example, the data type (format) of the LED data is the same as that of the above embodiment (see FIG. 53).
上記データ型のＬＥＤデータがＬＥＤドライバに入力されると、ＬＥＤドライバは、制御部位の情報（ＬＥＤの種別情報を含む）を参照して、ＬＥＤデータの中から接続されたＬＥＤの種別に対応する輝度データに対応する駆動信号をポート１を介してＬＥＤに出力する。それゆえ、赤色ＬＥＤには、ＬＥＤデータ内の赤色の輝度データ「０ｘＦＥ」のみが出力され、赤色ＬＥＤは、赤色の輝度データ「０ｘＦＥ」に対応する輝度で約４８ｍｓｅｃ間点灯する。また、青色ＬＥＤには、ＬＥＤデータ内の青色の輝度データ「０ｘＦＥ」のみが出力され、青色ＬＥＤは、青色の輝度データ「０ｘＦＥ」に対応する輝度で約４８ｍｓｅｃ間点灯する。さらに、緑色ＬＥＤには、ＬＥＤデータ内の緑色の輝度データ「０ｘＦＥ」のみが出力され、緑色ＬＥＤは、緑色の輝度データ「０ｘＦＥ」に対応する輝度で約４８ｍｓｅｃ間点灯する。なお、この場合、赤色ＬＥＤ、青色ＬＥＤ及び緑色ＬＥＤの３つのＬＥＤにより白色点灯が行われる。また、この例では、ＬＥＤをダイナミック制御するので、点灯期間が４８ｍｓｅｃである場合、ＬＥＤドライバは、２ｍｓｅｃ間隔で赤色ＬＥＤ、緑色ＬＥＤ及び青色ＬＥＤをこの順に切り替えながら、輝度データ「０ｘＦＥ」に対応する駆動信号を各ＬＥＤに出力し、この一連の駆動信号の切替動作が８回繰り替えされる。 When the LED data of the above data type is input to the LED driver, the LED driver refers to the control part information (including the LED type information) and corresponds to the type of LED connected from the LED data. A drive signal corresponding to the luminance data is output to the LED via the port 1. Therefore, only red luminance data “0xFE” in the LED data is output to the red LED, and the red LED is lit for about 48 msec at a luminance corresponding to the red luminance data “0xFE”. Further, only the blue luminance data “0xFE” in the LED data is output to the blue LED, and the blue LED is lit for about 48 msec at a luminance corresponding to the blue luminance data “0xFE”. Further, only the green luminance data “0xFE” in the LED data is output to the green LED, and the green LED is lit for about 48 msec at a luminance corresponding to the green luminance data “0xFE”. In this case, white lighting is performed by three LEDs, a red LED, a blue LED, and a green LED. In this example, since the LED is dynamically controlled, when the lighting period is 48 msec, the LED driver corresponds to the luminance data “0xFE” while switching the red LED, the green LED, and the blue LED in this order at intervals of 2 msec. A drive signal is output to each LED, and this series of drive signal switching operations is repeated eight times.
上述のように、この例では、ＬＥＤデータのデータ型が上記実施形態のそれと同じになるので、上記実施形態のパチンコ遊技機１が備える全てのスタティックＬＥＤをダイナミックＬＥＤで置き換えてもよいし、一部のスタティックＬＥＤをダイナミックＬＥＤで置き換えてもよい。 As described above, in this example, since the data type of the LED data is the same as that of the above embodiment, all static LEDs included in the pachinko gaming machine 1 of the above embodiment may be replaced with dynamic LEDs. Some static LEDs may be replaced with dynamic LEDs.
この例では、上述のように、ダイナミックＬＥＤに出力するＬＥＤデータのデータ型（フォーマット）を上記実施形態におけるスタティックＬＥＤのそれと同様にすることができる。この場合、ＬＥＤの出力制御手法が互いに異なる複数のＬＥＤを同時に使用する場合であっても、同じデータ型のＬＥＤデータを送信することができるので、ＬＥＤドライバが実行する出力制御の種別毎に、異なるデータ型のＬＥＤデータを用意する必要がなくなる。また、この場合、ＬＥＤデータの作成処理及びＬＥＤデータの出力処理を、ＬＥＤの出力制御の種別に関係なく、共通化することができる。それゆえ、ＬＥＤデータの出力制御手法が互いに異なる複数種のＬＥＤを併用しても、再生チャンネルで使用されるＬＥＤデータの合成（上書きや更新など）が容易となり、複雑なＬＥＤ出力制御を容易に実行することができる。 In this example, as described above, the data type (format) of the LED data output to the dynamic LED can be the same as that of the static LED in the above embodiment. In this case, even when a plurality of LEDs having different LED output control methods are used at the same time, LED data of the same data type can be transmitted, so for each type of output control executed by the LED driver, There is no need to prepare LED data of different data types. In this case, the LED data creation process and the LED data output process can be shared regardless of the type of LED output control. Therefore, even when multiple types of LEDs with different LED data output control methods are used in combination, it becomes easy to synthesize (overwrite, update, etc.) the LED data used in the playback channel, and easily control complex LED output. Can be executed.
さらに、この例及び上記実施形態では、ＬＥＤの出力制御の種別に関係なく、ＬＥＤデータのデータ型が同じであるので、ＬＥＤドライバで制御する制御部位のＬＥＤの個数に関係なく、各ＬＥＤデータの合成処理が容易となり、より複雑なＬＥＤ制御を実施することが可能となる。すなわち、この例では、ＬＥＤを用いた演出制御の選択肢を増やすことができ、より高度な演出制御を実現することができる。 Furthermore, in this example and the above embodiment, the data type of the LED data is the same regardless of the type of LED output control. Therefore, regardless of the number of LEDs in the control part controlled by the LED driver, each LED data The synthesis process is facilitated, and more complicated LED control can be performed. In other words, in this example, the options for effect control using LEDs can be increased, and more advanced effect control can be realized.
［変形例６］
変形例６では、役物２０を駆動するモータ２７２の励磁状態（励磁継続時間等）を検知して、該検知結果に基づいて、エラー検知を行う機能をさらに備えたパチンコ遊技機の構成例についで説明する。なお、変形例６では、モータ２７２の励磁状態検知機能以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、モータ２７２の励磁状態の検知機能を実現するための構成及び処理についてのみ説明する。
[Modification 6]
Modification 6 is an example of the configuration of a pachinko gaming machine that further includes a function of detecting an excitation state (excitation duration time, etc.) of the motor 272 that drives the accessory 20 and detecting an error based on the detection result. I will explain it. In Modification 6, the configuration other than the excitation state detection function of the motor 272 can be configured in the same manner as in the above embodiment. Therefore, only the configuration and processing for realizing the function of detecting the excitation state of the motor 272 will be described here.
（１）モータの励磁状態検知の構成例
まず、モータ２７２の励磁状態の検知機能の構成例を、図１２２を参照しながら説明する。図１２２は、変形例６におけるモータ２７２の励磁状態の検知機能部の概略構成図である。なお、この例では、モータドライバ２７１に、４つのモータ２７２が接続されている例を説明する。
(1) Configuration Example of Motor Excitation State Detection First, a configuration example of the excitation state detection function of the motor 272 will be described with reference to FIG. FIG. 122 is a schematic configuration diagram of a detection function unit for detecting the excitation state of the motor 272 in the sixth modification. In this example, an example in which four motors 272 are connected to the motor driver 271 will be described.
この例におけるモータ２７２の励磁状態の検知機能部２７５（以下、励磁状態検知部２７５という）は、図１２２に示すように、３つのＯＲ回路（第１ＯＲ回路２７６、第２ＯＲ回路２７７及び第３ＯＲ回路２７８）を含む論理回路により構成される。 In this example, the excitation state detection function unit 275 of the motor 272 (hereinafter referred to as an excitation state detection unit 275) includes three OR circuits (a first OR circuit 276, a second OR circuit 277, and a third OR circuit) as shown in FIG. 278).
励磁状態検知部２７５内の第１ＯＲ回路２７６の一方の入力端子は、モータドライバ２７１の４つの出力端子のうち、出力端子ＯＵＴ０に接続され、第１ＯＲ回路２７６の他方の入力端子は、モータドライバ２７１の出力端子ＯＵＴ１に接続される。また、第２ＯＲ回路２７７の一方の入力端子は、モータドライバ２７１の出力端子ＯＵＴ３に接続され、第２ＯＲ回路２７７の他方の入力端子は、モータドライバ２７１の出力端子ＯＵＴ４に接続される。 One input terminal of the first OR circuit 276 in the excitation state detection unit 275 is connected to the output terminal OUT0 among the four output terminals of the motor driver 271, and the other input terminal of the first OR circuit 276 is connected to the motor driver 271. Are connected to the output terminal OUT1. Also, one input terminal of the second OR circuit 277 is connected to the output terminal OUT3 of the motor driver 271 and the other input terminal of the second OR circuit 277 is connected to the output terminal OUT4 of the motor driver 271.
励磁状態検知部２７５内の第３ＯＲ回路２７８の一方の入力端子は、第１ＯＲ回路２７６の出力端子に接続され、第３ＯＲ回路２７８の他方の入力端子は、第２ＯＲ回路２７７の出力端子に接続される。そして、第３ＯＲ回路２７８の出力端子は、モータドライバ２７１に設けられた励磁状態検知用の所定の入力端子Ｐに接続される。 One input terminal of the third OR circuit 278 in the excitation state detector 275 is connected to the output terminal of the first OR circuit 276, and the other input terminal of the third OR circuit 278 is connected to the output terminal of the second OR circuit 277. The The output terminal of the third OR circuit 278 is connected to a predetermined input terminal P for detecting the excitation state provided in the motor driver 271.
図１２２に示す構成の励磁状態検知部２７５（励磁検知手段）を備えるパチンコ遊技機において、モータドライバ２７１から４つのモータ２７２の少なくとも１つに励磁データが出力されていると、励磁状態検知部２７５内の第３ＯＲ回路２７８からは、励磁検知信号（判別結果信号）としてデータ「１」がモータドライバ２７１に出力される。一方、モータドライバ２７１から４つのモータ２７２のいずれにも励磁データが出力されていない場合には、励磁状態検知部２７５内の第３ＯＲ回路２７８からは、励磁検知信号としてデータ「０」がモータドライバ２７１に出力される。 In the pachinko gaming machine having the excitation state detection unit 275 (excitation detection means) having the configuration shown in FIG. 122, when excitation data is output from the motor driver 271 to at least one of the four motors 272, the excitation state detection unit 275. From the third OR circuit 278, data “1” is output to the motor driver 271 as an excitation detection signal (discrimination result signal). On the other hand, when excitation data is not output to any of the four motors 272 from the motor driver 271, the third OR circuit 278 in the excitation state detector 275 receives data “0” as an excitation detection signal. 271 is output.
この例では、ホスト制御回路２１０は、モータドライバ２７１に入力された励磁検知信号（「１」又は「０」）に基づいて、４つのモータ２７２の少なくとも１つが励磁状態であるか否かを判別する。そして、ホスト制御回路２１０は、モータ２７２が連続して励磁されている時間（励磁検知信号「１」が連続して検知されている時間）をカウントし、その連続励磁時間が所定値以上になれば、全てのモータ２７２の駆動を停止する。なお、ここでいう、「全てのモータ２７２」とは、モータドライバ２７１に接続された全てのモータ２７２を意味するが、本発明はこれに限定されず、役物２０を駆動させる全モータであってもよいし、複数のモータドライバ２７１に接続された複数のモータ２７２であってもよい。 In this example, the host control circuit 210 determines whether at least one of the four motors 272 is in an excited state based on the excitation detection signal (“1” or “0”) input to the motor driver 271. To do. Then, the host control circuit 210 counts the time during which the motor 272 is continuously excited (the time during which the excitation detection signal “1” is continuously detected), and the continuous excitation time becomes not less than a predetermined value. If so, the driving of all the motors 272 is stopped. Here, “all motors 272” means all motors 272 connected to the motor driver 271, but the present invention is not limited to this, and is all motors that drive the accessory 20. Alternatively, a plurality of motors 272 connected to a plurality of motor drivers 271 may be used.
なお、励磁状態検知部２７５の構成は、図１２２に示す例に限定されず、複数のモータ２７２の少なくとも１つが励磁状態であるか否かを判別することができる構成であれば任意の構成にすることができる。例えば、励磁状態検知部２７５に含まれるＯＲ回路の個数及びＯＲ回路間の接続形態は、例えばモータドライバ２７１に接続されるモータ２７２の個数に応じて適宜変更することができる。また、例えば、複数のモータ２７２のうち、稼働率の高い一部のモータ２７２の励磁状態を判別するような構成にしてもよい。この場合には、励磁状態検知部２７５は、モータドライバ２７１に設けられた励磁データの複数の出力端子のうち、監視対象となる稼働率の高い一部のモータ２７２に対応する出力端子のみに接続される。また、複数のモータ２７２のうち、監視対象となる一部のモータ２７２の励磁状態を判別する構成では、稼働率に関係なく任意に一部のモータ２７２を選択し、該選択された一部のモータ２７２の励磁状態を監視するようにしてもよい。 Note that the configuration of the excitation state detection unit 275 is not limited to the example illustrated in FIG. 122, and may be any configuration as long as it can determine whether at least one of the plurality of motors 272 is in the excitation state. can do. For example, the number of OR circuits included in the excitation state detection unit 275 and the connection form between the OR circuits can be changed as appropriate according to, for example, the number of motors 272 connected to the motor driver 271. Further, for example, a configuration may be adopted in which the excitation state of a part of the motors 272 having a high operating rate among the plurality of motors 272 is determined. In this case, the excitation state detection unit 275 is connected only to output terminals corresponding to some motors 272 having a high operation rate to be monitored among a plurality of output terminals of excitation data provided in the motor driver 271. Is done. Further, in the configuration in which the excitation state of a part of the motors 272 to be monitored among the plurality of motors 272 is determined, a part of the motors 272 are arbitrarily selected regardless of the operation rate, and the part of the selected part is selected. The excitation state of the motor 272 may be monitored.
（２）役物制御処理
次に、図１２３を参照して、ホスト制御回路２１０により実行されるこの例の役物制御処理についてより詳細に説明する。なお、図１２３は、この例の役物制御処理の手順を示すフローチャートである。
(2) Accessory Control Process Next, the accessory control process of this example executed by the host control circuit 210 will be described in more detail with reference to FIG. FIG. 123 is a flowchart showing the procedure of the accessory control process of this example.
まず、ホスト制御回路２１０は、Ｉ２Ｃコントローラ２６１のリセット処理中であるか否かを判別する（Ｓ８２１）。 First, the host control circuit 210 determines whether or not the I2C controller 261 is being reset (S821).
Ｓ８２１において、ホスト制御回路２１０が、Ｉ２Ｃコントローラ２６１のリセット処理中であると判別した場合（Ｓ８２１がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物制御処理を終了する。一方、Ｓ８２１において、ホスト制御回路２１０が、Ｉ２Ｃコントローラ２６１のリセット処理中でないと判別した場合（Ｓ８２１がＮＯ判定の場合）、ホスト制御回路２１０は、全てのモータ２７２が初期位置にあるか否かを判別する（Ｓ８２２）。 In S821, when the host control circuit 210 determines that the I2C controller 261 is being reset (S821 is YES), the host control circuit 210 ends the accessory control process. On the other hand, when the host control circuit 210 determines in S821 that the I2C controller 261 is not being reset (S821 is NO), the host control circuit 210 determines whether all the motors 272 are in the initial position. Is discriminated (S822).
Ｓ８２２において、ホスト制御回路２１０が、全てのモータ２７２が初期位置にあると判別した場合（Ｓ８２２がＹＥＳ判定の場合）、ホスト制御回路２１０は、役物リクエストに基づいて、各モータドライバ２７１（モータ２７２）に励磁データを出力する（Ｓ８２３）。これにより、役物２０を用いた演出動作（モータ２７２の駆動動作）が開始される。次いで、ホスト制御回路２１０は、役物２０を用いた演出動作（モータ２７２の駆動動作）中にエラーが発生したか否かを判別する（Ｓ８２４）。 In S822, when the host control circuit 210 determines that all the motors 272 are in the initial position (when S822 is YES), the host control circuit 210 determines that each motor driver 271 (motor 272), excitation data is output (S823). Thereby, the presentation operation (drive operation of the motor 272) using the accessory 20 is started. Next, the host control circuit 210 determines whether or not an error has occurred during the rendering operation (drive operation of the motor 272) using the accessory 20 (S824).
Ｓ８２４において、ホスト制御回路２１０が、エラーが発生したと判別した場合（Ｓ８２４がＹＥＳ判定の場合）、ホスト制御回路２１０は、後述のＳ８３０の処理を行う。一方、Ｓ８２４において、ホスト制御回路２１０が、エラーが発生していないと判別した場合（Ｓ８２４がＮＯ判定の場合）、ホスト制御回路２１０は、モータ２７２の励磁状態の継続時間（連続励磁時間）を計測する（Ｓ８２５）。この処理では、ホスト制御回路２１０は、励磁状態検知部２７５内の第３ＯＲ回路２７８からモータドライバ２７１に入力される励磁検知信号に基づいて、モータ２７２の連続励磁時間を計測する。 In S824, when the host control circuit 210 determines that an error has occurred (when S824 is YES), the host control circuit 210 performs the process of S830 described later. On the other hand, when the host control circuit 210 determines in S824 that no error has occurred (when S824 is NO), the host control circuit 210 determines the duration (continuous excitation time) of the excitation state of the motor 272. Measure (S825). In this process, the host control circuit 210 measures the continuous excitation time of the motor 272 based on the excitation detection signal input from the third OR circuit 278 in the excitation state detection unit 275 to the motor driver 271.
Ｓ８２５の処理後、ホスト制御回路２１０は、モータ２７２の励磁状態の継続時間（連続励磁時間）が所定時間以上であるか否かを判別する（Ｓ８２６）。 After the process of S825, the host control circuit 210 determines whether or not the duration (continuous excitation time) of the excitation state of the motor 272 is equal to or longer than a predetermined time (S826).
Ｓ８２６において、ホスト制御回路２１０が、モータ２７２の連続励磁時間が所定時間以上であると判別した場合（Ｓ８２６がＹＥＳ判定の場合）、ホスト制御回路２１０は、後述のＳ８３０の処理を行う。一方、Ｓ８２６において、ホスト制御回路２１０が、モータ２７２の連続励磁時間が所定時間以上でないと判別した場合（Ｓ８２６がＮＯ判定の場合）、ホスト制御回路２１０は、モータ２７２の励磁中であるか否かを判別する（Ｓ８２７）。 In S826, when the host control circuit 210 determines that the continuous excitation time of the motor 272 is equal to or longer than the predetermined time (when S826 is YES), the host control circuit 210 performs the process of S830 described later. On the other hand, when the host control circuit 210 determines in S826 that the continuous excitation time of the motor 272 is not longer than the predetermined time (when S826 is NO), the host control circuit 210 determines whether or not the motor 272 is being excited. Is determined (S827).
Ｓ８２７において、ホスト制御回路２１０が、モータ２７２の励磁中であると判別した場合（Ｓ８２７がＹＥＳ判定の場合）、ホスト制御回路２１０は、処理をＳ８２４に戻し、Ｓ８２４以降の処理を行う。一方、Ｓ８２７において、ホスト制御回路２１０が、モータ２７２の励磁中でないと判別した場合（Ｓ８２７がＮＯ判定の場合）、ホスト制御回路２１０は、役物制御処理を終了する。 If the host control circuit 210 determines in S827 that the motor 272 is being excited (YES in S827), the host control circuit 210 returns the process to S824 and performs the processes after S824. On the other hand, when the host control circuit 210 determines in S827 that the motor 272 is not being excited (NO in S827), the host control circuit 210 ends the accessory control process.
ここで、再度、Ｓ８２２の処理に戻って、Ｓ８２２において、ホスト制御回路２１０が、１個以上のモータ２７２が初期位置にないと判別した場合（Ｓ８２２がＮＯ判定の場合）、ホスト制御回路２１０は、役物２０を初期位置に移動させる（戻す）ための励磁データをモータ２７２に出力する（Ｓ８２８）。次いで、ホスト制御回路２１０は、役物２０を初期位置に移動させる動作（モータ２７２の駆動動作）においてエラーが発生したか否かを判別する（Ｓ８２９）。 Here, returning to the process of S822 again, in S822, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (when S822 is NO), the host control circuit 210 The excitation data for moving (returning) the accessory 20 to the initial position is output to the motor 272 (S828). Next, the host control circuit 210 determines whether or not an error has occurred in the operation of moving the accessory 20 to the initial position (drive operation of the motor 272) (S829).
Ｓ８２９において、ホスト制御回路２１０が、エラーが発生したと判別した場合（Ｓ８２９がＹＥＳ判定の場合）、ホスト制御回路２１０は、後述のＳ８３０の処理を行う。一方、Ｓ８２９において、ホスト制御回路２１０が、エラーが発生していないと判別した場合（Ｓ８２９がＮＯ判定の場合）、ホスト制御回路２１０は、役物制御処理を終了する。 In S829, when the host control circuit 210 determines that an error has occurred (S829 is YES), the host control circuit 210 performs the process of S830 described later. On the other hand, when the host control circuit 210 determines in S829 that no error has occurred (S829 is NO), the host control circuit 210 ends the accessory control process.
Ｓ８２４、Ｓ８２６又はＳ８２９がＹＥＳ判定の場合、ホスト制御回路２１０は、全てのモータ２７２の駆動動作を停止する（Ｓ８３０）。具体的には、ホスト制御回路２１０は、全てのモータ２７２の励磁を開放する。そして、Ｓ８３０の処理後、ホスト制御回路２１０は、役物制御処理を終了する。 When S824, S826, or S829 is YES, the host control circuit 210 stops the driving operation of all the motors 272 (S830). Specifically, the host control circuit 210 releases the excitation of all the motors 272. Then, after the process of S830, the host control circuit 210 ends the accessory control process.
なお、Ｓ８３０の処理では、ホスト制御回路２１０は、さらに、表示装置１３を制御して、役物２０の駆動エラーが発生した旨の情報を表示画面に表示させる。ただし、このエラー表示は、電源をオフするまで解除されないようにする。 In the process of S830, the host control circuit 210 further controls the display device 13 to display information indicating that a driving error of the accessory 20 has occurred on the display screen. However, this error display is not canceled until the power is turned off.
上述のように、この例では、モータ２７２の連続励磁時間が所定時間以上になると、全てのモータ２７２の駆動動作が停止される。このモータ２７２の駆動動作の停止処理（モータ２７２の保護処理）を実行するか否かの判別するためのモータ２７２の連続励磁時間の閾値は、例えば、役物２０による演出内容に応じて任意に設定することができる。なお、上述したモータ２７２の励磁状態（連続励磁時間）の検知処理及びその検知結果に基づくモータ２７２の保護処理は、上記実施形態で行わる役物制御処理（図１０４参照）の追加処理として行われてもよいし、上記実施形態の役物制御処理（図１０４参照）中のＳ４９９以降の処理を、図１２３に示すフローチャートの処理で置き換えてもよい。 As described above, in this example, when the continuous excitation time of the motor 272 reaches a predetermined time or more, the driving operation of all the motors 272 is stopped. The threshold of the continuous excitation time of the motor 272 for determining whether or not to stop the driving operation of the motor 272 (protection processing of the motor 272) is arbitrarily set according to the contents of the effect by the accessory 20, for example. Can be set. In addition, the detection process of the excitation state (continuous excitation time) of the motor 272 and the protection process of the motor 272 based on the detection result are performed as an additional process of the accessory control process (see FIG. 104) performed in the above embodiment. Alternatively, the process after S499 in the accessory control process (see FIG. 104) of the above embodiment may be replaced with the process of the flowchart shown in FIG.
なお、役物リクエストに基づいて、ホスト制御回路２１０からモータ２７２（モータドライバ２７１）に出力される励磁データは、役物２０の一つの所定動作に対応する励磁データで構成される場合もあるが、複数の所定動作にそれぞれ対応する複数の励磁データで構成される場合もある。 The excitation data output from the host control circuit 210 to the motor 272 (motor driver 271) based on the accessory request may be composed of excitation data corresponding to one predetermined operation of the accessory 20. In some cases, a plurality of excitation data respectively corresponding to a plurality of predetermined operations are configured.
後者の場合には、役物リクエストに基づいて、ホスト制御回路２１０からモータ２７２（モータドライバ２７１）に複数の励磁データが所定の順序で出力される。そして、この場合には、この例の役物制御処理において、図１２３中のＳ８２４〜Ｓ８２７の処理を励磁データ毎（役物の一つの動作毎）に繰り返す。それゆえ、例えば、役物２０の一連の駆動動作の中で、途中の所定動作に対応する励磁データの出力動作において、モータ２７２の連続励磁時間が所定時間以上になる（Ｓ８２６がＹＥＳ判定になる）と、モータ２７２の駆動動作がその時点で停止され、その後に出力予定の動作毎の励磁データの出力処理も停止される。 In the latter case, a plurality of excitation data is output from the host control circuit 210 to the motor 272 (motor driver 271) in a predetermined order based on the accessory request. In this case, in the accessory control process of this example, the processing of S824 to S827 in FIG. 123 is repeated for each excitation data (each operation of the accessory). Therefore, for example, in the output operation of excitation data corresponding to a predetermined operation in the middle of a series of driving operations of the accessory 20, the continuous excitation time of the motor 272 becomes a predetermined time or more (S826 becomes YES determination). ), The drive operation of the motor 272 is stopped at that time, and thereafter the excitation data output process for each operation scheduled to be output is also stopped.
（３）この例の構成により得られる各種効果
上述のように、この例では、モータドライバ２７１から少なくとも一つモータ２７２に出力される励磁データ（電圧信号）の出力状態（モータ２７２の励磁状態）を励磁状態検知部２７５で検知し、該検知結果に基づいて、モータ２７２の連続励磁時間（役物２０の連続駆動時間）を計測する。そして、計測されたモータ２７２の連続励磁時間（役物２０の連続駆動時間）に基づいて、全てのモータ２７２を停止（励磁開放）するか否かを判別する。
(3) Various effects obtained by the configuration of this example As described above, in this example, the output state of excitation data (voltage signal) output from the motor driver 271 to the motor 272 (the excitation state of the motor 272) Is detected by the excitation state detector 275, and the continuous excitation time of the motor 272 (the continuous drive time of the accessory 20) is measured based on the detection result. Then, based on the measured continuous excitation time of the motor 272 (continuous driving time of the accessory 20), it is determined whether or not all the motors 272 are stopped (excitation release).
このようなモータ２７２の励磁状態の検知機能を設けることにより、例えば、モータ２７２に対して過剰に励磁データが出力されている場合や、意図しないモータ励磁が実行されている場合などを検知することができる。その結果、役物２０の動作を保証することができるとともに、モータ２７２の故障を抑制することができる。 By providing such a function for detecting the excitation state of the motor 272, for example, it is possible to detect when excitation data is excessively output to the motor 272 or when unintended motor excitation is performed. Can do. As a result, it is possible to guarantee the operation of the accessory 20 and to suppress the failure of the motor 272.
また、役物２０の一つの動作毎にモータ２７２の励磁状態の検知（管理）した場合には、演出動作の区切りよいタイミングでモータ２７２の駆動を停止することができるので、演出内容に合わせたモータ２７２の停止処理を行うことができる。 In addition, when the excitation state of the motor 272 is detected (managed) for each operation of the accessory 20, the driving of the motor 272 can be stopped at a timing with good separation of the production operation. The stop process of the motor 272 can be performed.
さらに、この例では、モータ２７２の励磁状態において異常を検知した場合、電源がオフされるまで、表示装置１３の表示画面でエラー表示が継続される。それゆえ、この場合には、電源をオフさせてモータ２７２を強制的に励磁開放させる処理を促すことができる。 Further, in this example, when an abnormality is detected in the excitation state of the motor 272, the error display is continued on the display screen of the display device 13 until the power is turned off. Therefore, in this case, it is possible to prompt the process of forcibly releasing the motor 272 by turning off the power.
［変形例７］
上記実施形態のパチンコ遊技機１では、図８に示すように、内蔵中継基板２６０に設けられた接続端子群２６４中の第４接続端子を内蔵中継基板２６０内に設けられた接地（ＧＮＤ）端子に接続する例を説明したが、本発明は、これに限定されない。
[Modification 7]
In the pachinko gaming machine 1 of the above embodiment, as shown in FIG. 8, the fourth connection terminal in the connection terminal group 264 provided on the built-in relay board 260 is the ground (GND) terminal provided in the built-in relay board 260. Although an example of connection to the above has been described, the present invention is not limited to this.
例えば、スピーカボックス１１ａに設けられた端子群１１ｂ中の第３又は第４接続端子を、スピーカボックス１１ａ内に設けられた接地端子（不図示）に接続してもよい。 For example, the third or fourth connection terminal in the terminal group 11b provided in the speaker box 11a may be connected to a ground terminal (not shown) provided in the speaker box 11a.
また、例えば、内蔵中継基板２６０に設けられた接続端子群２６４中の第４接続端子を内蔵中継基板２６０内に設けられた電源電圧端子に接続してもよい。なお、この場合には、図８に示す内蔵中継基板２６０の構成において、デジタルオーディオパワーアンプ２６２のミュート端子（ＭＵＴＥ）とＮＯＴ回路２６８との間にさらにＮＯＴ回路が設けられる、又は、ＮＯＴ回路２６８が省略される。 Further, for example, the fourth connection terminal in the connection terminal group 264 provided on the built-in relay board 260 may be connected to the power supply voltage terminal provided in the built-in relay board 260. In this case, in the configuration of the built-in relay board 260 shown in FIG. 8, a NOT circuit is further provided between the mute terminal (MUTE) of the digital audio power amplifier 262 and the NOT circuit 268, or the NOT circuit 268. Is omitted.
また、上記実施形態では、デジタルオーディオパワーアンプ２６２のミュート端子（ＭＵＴＥ）に入力される信号のレベル（振幅値）がＬＯＷレベルである場合にミュート機能を作動させる例を説明したが、本発明はこれに限定されない。デジタルオーディオパワーアンプ２６２のミュート端子（ＭＵＴＥ）に入力される信号のレベル（振幅値）がＨＩＧＨレベルである場合にミュート機能を作動させる構成にしてもよい。この場合には、図８に示す内蔵中継基板２６０の構成において、デジタルオーディオパワーアンプ２６２のミュート端子（ＭＵＴＥ）とＮＯＴ回路２６８との間にさらにＮＯＴ回路が設けられる、又は、ＮＯＴ回路２６８が省略される。 In the above embodiment, the example in which the mute function is activated when the level (amplitude value) of the signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 is the LOW level has been described. It is not limited to this. The mute function may be activated when the level (amplitude value) of the signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 is the HIGH level. In this case, in the configuration of the built-in relay board 260 shown in FIG. 8, a NOT circuit is further provided between the mute terminal (MUTE) of the digital audio power amplifier 262 and the NOT circuit 268, or the NOT circuit 268 is omitted. Is done.
さらに、上記実施形態では、内蔵中継基板２６０とスピーカボックス１１ａとの間を複数の信号配線を１つの束にしたハーネス３００を用いて接続する例を説明したが、本発明はこれに限定されず、別個の信号配線を複数用いて、内蔵中継基板２６０及びスピーカボックス１１ａ間を接続してもよい。 Furthermore, in the above-described embodiment, the example in which the built-in relay board 260 and the speaker box 11a are connected using the harness 300 in which a plurality of signal wirings are bundled is described, but the present invention is not limited to this. Alternatively, the built-in relay board 260 and the speaker box 11a may be connected using a plurality of separate signal wirings.
［変形例８］
サブ基板２０２及びＣＧＲＯＭ基板間の接続構成は、上記実施形態で説明した例に限定されない。例えば、サブ基板２０２内の双方向バランストランシーバ３０１の一方の制御端子ＤＩＲに入力される信号のレベルを表示制御回路２３０で把握できるような構成にしてもよい。変形例８では、その一構成例を説明する。
[Modification 8]
The connection configuration between the sub board 202 and the CGROM board is not limited to the example described in the above embodiment. For example, the display control circuit 230 may grasp the level of a signal input to one control terminal DIR of the bidirectional balance transceiver 301 in the sub-board 202. In Modification 8, one configuration example will be described.
図１２４は、ＣＧＲＯＭ基板２０４ａにＮＯＲ型のＣＧＲＯＭ２０６ａが搭載された場合における、変形例８のサブ基板２０２ａ及びＣＧＲＯＭ基板２０４ａ間の接続構成図である。なお、図１２４に示すこの例のサブ基板２０２ａの構成において、図１２に示す上記実施形態のサブ基板２０２と同じ構成には同じ符号を付して示す。 FIG. 124 is a connection configuration diagram between the sub board 202a and the CGROM board 204a of Modification 8 when the NOR type CGROM 206a is mounted on the CGROM board 204a. In the configuration of the sub-board 202a of this example shown in FIG. 124, the same reference numerals are given to the same configurations as those of the sub-board 202 of the embodiment shown in FIG.
また、図１２４に示す例では、ＮＯＲ型のＣＧＲＯＭ２０６ａが搭載されたＣＧＲＯＭ基板２０４ａをサブ基板２０２ａに接続（装着）する例を示すが、本発明はこれに限定されず、この例において、図１３に示すＮＡＮＤ型のＣＧＲＯＭ２０６ｂが搭載されたＣＧＲＯＭ基板２０４ｂをこの例のサブ基板２０２ａに接続（装着）してもよい。 124 shows an example in which the CGROM substrate 204a on which the NOR type CGROM 206a is mounted is connected (attached) to the sub-substrate 202a. However, the present invention is not limited to this, and in this example, FIG. The CGROM substrate 204b on which the NAND type CGROM 206b shown in FIG. 5 is mounted may be connected (attached) to the sub-substrate 202a of this example.
図１２４に示す構成と上記実施形態で説明した図１２の構成との比較から明らかなように、ＮＯＲ型のＣＧＲＯＭ２０６ａが搭載されたＣＧＲＯＭ基板２０４ａの構成は同じであるので、ここでは、ＣＧＲＯＭ基板２０４ａの構成についての説明は省略する。 As apparent from a comparison between the configuration shown in FIG. 124 and the configuration shown in FIG. 12 described in the above embodiment, the configuration of the CGROM substrate 204a on which the NOR-type CGROM 206a is mounted is the same. Description of the configuration of is omitted.
この例のサブ基板２０２ａでは、図１２４に示すように、サブ基板２０２ａの端子群３０３中の第５接続端子（所定の接続端子）は、双方向バランストランシーバ３０１の一方の制御端子ＤＩＲに接続されるだけでなく、信号配線Ｗ４を介して表示制御回路２３０ａの通信選択バス入力端子（所定の入力端子）にも接続される。これにより、双方向バランストランシーバ３０１の一方の制御端子ＤＩＲに入力される信号のレベルを表示制御回路２３０ａで管理することができる。なお、この接続構成以外のサブ基板２０２ａの構成は、上記実施形態で説明した図１２に示すサブ基板２０２の対応する構成と同様であるので、ここでは、これらの構成の説明は省略する。 In the sub board 202a of this example, as shown in FIG. 124, the fifth connection terminal (predetermined connection terminal) in the terminal group 303 of the sub board 202a is connected to one control terminal DIR of the bidirectional balance transceiver 301. In addition, it is also connected to the communication selection bus input terminal (predetermined input terminal) of the display control circuit 230a via the signal wiring W4. Thus, the level of the signal input to one control terminal DIR of the bidirectional balance transceiver 301 can be managed by the display control circuit 230a. Since the configuration of the sub-board 202a other than this connection configuration is the same as the corresponding configuration of the sub-board 202 shown in FIG. 12 described in the above embodiment, description of these configurations is omitted here.
上記実施形態で説明したように、ＣＧＲＯＭの種別がＮＯＲ型である場合には、双方向バランストランシーバ３０１の制御端子ＤＩＲ（第５接続端子）に入力される信号のレベルはＬＯＷになり、ＣＧＲＯＭの種別がＮＡＮＤ型である場合には、双方向バランストランシーバ３０１の制御端子ＤＩＲ（第５接続端子）に入力される信号のレベルはＨＩＧＨになる。それゆえ、この例のように、双方向バランストランシーバ３０１の一方の制御端子ＤＩＲに入力される信号のレベルを表示制御回路２３０ａで管理可能な構成では、制御端子ＤＩＲに入力される信号レベルに応じて、接続されたＣＧＲＯＭの種別がＮＯＲ型であるのか、又は、ＮＡＮＤ型であるのかを判別することができる。 As described in the above embodiment, when the type of CGROM is the NOR type, the level of the signal input to the control terminal DIR (fifth connection terminal) of the bidirectional balance transceiver 301 becomes LOW, and the CGROM When the type is a NAND type, the level of the signal input to the control terminal DIR (fifth connection terminal) of the bidirectional balance transceiver 301 becomes HIGH. Therefore, as in this example, in the configuration in which the display control circuit 230a can manage the level of the signal input to one control terminal DIR of the bidirectional balanced transceiver 301, the signal level input to the control terminal DIR depends on the signal level. Thus, it can be determined whether the type of the connected CGROM is a NOR type or a NAND type.
この場合、表示制御回路２３０ａは、起動時に表示制御回路２３０ａの初期設定処理において、通信選択バス入力端子に入力された信号のレベル（振幅値）に基づき、通信形態としてＮＯＲ型のＣＧＲＯＭとの通信形態及びＮＡＮＤ型のＣＧＲＯＭとの通信形態の一方を選択して設定することができる。すなわち、この例のパチンコ遊技機においても、実施態様に合わせてＣＧＲＯＭを選択することが可能になり、パチンコ遊技機の拡張性を担保することができる。 In this case, the display control circuit 230a communicates with the NOR-type CGROM as a communication form based on the level (amplitude value) of the signal input to the communication selection bus input terminal in the initial setting process of the display control circuit 230a at the time of startup. One of the form and the form of communication with the NAND-type CGROM can be selected and set. That is, even in the pachinko gaming machine of this example, it becomes possible to select the CGROM according to the embodiment, and the expandability of the pachinko gaming machine can be ensured.
なお、この例のように、サブ基板２０２ａの第５接続端子の信号レベルを監視し、該信号レベルに基づいて、接続されたＣＧＲＯＭに対する通信形態を選択できる構成では、双方向バランストランシーバ３０１を省略してもよい。この場合には、表示制御回路２３０ａの第１入出力兼用端子ＧＭＡ３１／ＧＲＢ３〜第４入出力兼用端子ＧＭＡ２８／ＧＲＢ０を、サブ基板２０２ａの第５接続端子の信号レベルに基づいて、入力端子及び出力端子のいずれで作用させるかの選択制御を表示制御回路２３０ａで行う。すなわち、この場合には、表示制御回路２３０ａは、サブ基板２０２の第５接続端子に印加される信号のレベルに基づいて、表示制御回路２３０ａ及びＣＧＲＯＭ間の通信形態を設定する通信形態設定手段も兼ねる。 Note that the bidirectional balance transceiver 301 is omitted in the configuration in which the signal level of the fifth connection terminal of the sub-board 202a can be monitored and the communication mode for the connected CGROM can be selected based on the signal level as in this example. May be. In this case, the first input / output terminal GMA31 / GRB3 to the fourth input / output terminal GMA28 / GRB0 of the display control circuit 230a are connected to the input terminal and the output based on the signal level of the fifth connection terminal of the sub-board 202a. The display control circuit 230a performs selection control of which terminal is used. That is, in this case, the display control circuit 230a also includes communication mode setting means for setting the communication mode between the display control circuit 230a and the CGROM based on the level of the signal applied to the fifth connection terminal of the sub-board 202. I also serve.
［変形例９］
上記実施形態のパチンコ遊技機１が備えるＬＥＤアニメーションの生成機能では、ＬＥＤ２８１の各チャンネルに、消灯データ及び「透明定義」のＬＥＤデータ（赤色、緑色、青色成分の各輝度データが「０ｘＦＦ」であるＬＥＤデータ：以下、「透明定義データ」と称する）の２種類の非点灯態様のＬＥＤデータを設定することができる。変形例９では、透明定義データを用いてＬＥＤアニメーションを生成する例を説明する。
[Modification 9]
In the LED animation generation function provided in the pachinko gaming machine 1 of the above embodiment, the LED 281 has each channel of the LED 281 turned off data and “transparent definition” LED data (red, green, and blue component luminance data is “0xFF”). LED data of two types of non-lighting modes (LED data: hereinafter referred to as “transparency definition data”) can be set. In Modification 9, an example in which an LED animation is generated using transparency definition data will be described.
（１）生成例１
図１２５Ａ及び図１２５Ｂに、透明定義データを用いたＬＥＤアニメーションの生成例１の概要を示す。なお、図１２５Ａ及び図１２５Ｂに示す例では、上記実施形態の生成例２（図５５Ａ及び図５５Ｂ参照）と同様に、制御部位の範囲がチャンネル間で互いに異なる場合のＬＥＤアニメーションの生成及び出力動作の概要を示す。
(1) Generation example 1
125A and 125B show an outline of generation example 1 of the LED animation using the transparent definition data. In the example shown in FIGS. 125A and 125B, as in the generation example 2 (see FIGS. 55A and 55B) of the above embodiment, the generation and output operation of the LED animation when the range of the control part is different between channels. The outline of is shown.
また、図１２５Ａ及び図１２５Ｂに示す例では、８つのＬＥＤ２８１（第１ＬＥＤ〜第８ＬＥＤ）を用いて所定のＬＥＤアニメーションを実行する例を説明し、８つのチャンネルのうち、第６チャンネル〜第８チャンネルにＬＥＤデータがセットされる例を説明する。さらに、図１２５Ａ及び図１２５Ｂに示す例では、第８チャンネルの制御部位が第１ＬＥＤ〜第３ＬＥＤに設定され、第７チャンネルの制御部位が第１ＬＥＤ〜第５ＬＥＤに設定され、そして、第６チャンネルの制御部位は全てのＬＥＤ２８１に設定されている例を説明する。なお、この例においても、チャンネル間の実行優先順位は、上記実施形態と同様に、チャンネル番号が大きいほど高くなる。すなわち、第８チャンネルが最上位となり、第１チャンネルが最下位となる。 In the example shown in FIGS. 125A and 125B, an example in which predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) will be described. Among the eight channels, the sixth channel to the eighth channel are described. An example in which the LED data is set will be described. Further, in the example shown in FIGS. 125A and 125B, the control part of the eighth channel is set to the first LED to the third LED, the control part of the seventh channel is set to the first LED to the fifth LED, and the control part of the sixth channel is set. An example in which the control part is set for all the LEDs 281 will be described. In this example as well, the execution priority between channels increases as the channel number increases, as in the above embodiment. That is, the eighth channel is the highest and the first channel is the lowest.
生成例１において、第８チャンネルでは、第１ＬＥＤ及び第３ＬＥＤに「赤色」点灯のＬＥＤデータがセットされ、第２ＬＥＤに透明定義データがセットされる。第７チャンネルでは、第１ＬＥＤ及び第３ＬＥＤ〜第５ＬＥＤに「緑色」点灯のＬＥＤデータがセットされ、第２ＬＥＤに透明定義データがセットされる。そして、第６チャンネルでは、全てのＬＥＤ２８１に「青色」点灯のＬＥＤデータがセットされる。なお、第８及び第７チャンネルにおいて、制御部位に指定されていないＬＥＤ２８１のポートにはＬＥＤデータはセットされない。 In the generation example 1, in the eighth channel, LED data of “red” lighting is set in the first LED and the third LED, and the transparent definition data is set in the second LED. In the seventh channel, “green” LED data is set in the first LED and the third to fifth LEDs, and the transparent definition data is set in the second LED. In the sixth channel, LED data of “blue” lighting is set to all the LEDs 281. In the eighth and seventh channels, LED data is not set to the port of the LED 281 that is not designated as the control part.
図１２５Ａに示す例において、第６チャンネル〜第８チャンネルのＬＥＤデータを合成すると、第１ＬＥＤ及び第３ＬＥＤでは、第６チャンネル〜第８チャンネルのＬＥＤデータが重複するが、実行優先順位の最も高い第８チャンネルのＬＥＤデータが合成結果としてセットされる。第４ＬＥＤ及び第５ＬＥＤでは、第７チャンネル及び第６チャンネルのＬＥＤデータが重複するが、実行優先順位の高い第７チャンネルのＬＥＤデータが合成結果としてセットされる。また、第６ＬＥＤ〜第８ＬＥＤでは、第６チャンネルにのみＬＥＤデータがセットされているので、第６チャンネルのＬＥＤデータが合成結果としてセットされる。 In the example shown in FIG. 125A, when the LED data of the sixth channel to the eighth channel are combined, the LED data of the sixth channel to the eighth channel are duplicated in the first LED and the third LED, but the LED having the highest execution priority. 8-channel LED data is set as a result of synthesis. In the fourth LED and the fifth LED, the LED data of the seventh channel and the sixth channel overlap, but the LED data of the seventh channel having a high execution priority is set as the synthesis result. Further, in the sixth to eighth LEDs, the LED data is set only for the sixth channel, so the LED data for the sixth channel is set as a synthesis result.
そして、図１２５Ａに示す例では、第８及び第７チャンネルの第２ＬＥＤに対して透明定義データが設定されるので、第６チャンネルの第２ＬＥＤにセットされているＬＥＤデータ（「青色」点灯のＬＥＤデータ）が、ＬＥＤデータの合成結果として第２ＬＥＤにセットされる。すなわち、実行優先順位の高いチャンネルに透明定義データがセットされている場合、実行優先順位の低いチャンネルにセットされているＬＥＤデータが合成結果として出力される。 In the example shown in FIG. 125A, since the transparent definition data is set for the second LED of the eighth and seventh channels, the LED data set to the second LED of the sixth channel (“blue” lighting LED) Data) is set in the second LED as a result of combining the LED data. That is, when the transparent definition data is set in the channel with the high execution priority, the LED data set in the channel with the low execution priority is output as the synthesis result.
それゆえ、この例の生成例１では、合成後のＬＥＤアニメーションにおける、第１ＬＥＤ及び第３ＬＥＤの点灯パターンは、図１２５Ｂに示すように、第８チャンネルの第１ＬＥＤ及び第３ＬＥＤの点灯パターンと同じになり、第４ＬＥＤ及び第５ＬＥＤの点灯パターンは、第７チャンネルの第４ＬＥＤ及び第５ＬＥＤの点灯パターンと同じになり、第６ＬＥＤ〜第８ＬＥＤの点灯パターンは、第６チャンネルの第６ＬＥＤ〜第８ＬＥＤの点灯パターンと同じになる。そして、第２ＬＥＤの点灯パターンは、第６チャンネルの第２ＬＥＤの点灯パターンと同じになる。 Therefore, in the generation example 1 of this example, the lighting pattern of the first LED and the third LED in the combined LED animation is the same as the lighting pattern of the first LED and the third LED of the eighth channel as shown in FIG. 125B. Therefore, the lighting pattern of the fourth LED and the fifth LED is the same as the lighting pattern of the fourth LED and the fifth LED of the seventh channel, and the lighting pattern of the sixth LED to the eighth LED is lighting of the sixth LED to the eighth LED of the sixth channel. It becomes the same as the pattern. The lighting pattern of the second LED is the same as the lighting pattern of the second LED of the sixth channel.
チャンネル間に実行優先順位を設けた場合、例えば、上記実施形態（図５５Ａ及び図５５Ｂ参照）のように、第７及び第８チャンネル等の上位チャンネルの一部のＬＥＤに消去データをセットすると、下位チャンネルの一部のＬＥＤの点灯状態は、合成結果に反映されない。それゆえ、この場合には、実質、上位チャンネルの一部のＬＥＤだけでなく、下位チャンネルの一部のＬＥＤも消灯状態とした場合と同様の状態となる。それに対して、この例のように、上位チャンネルの一部のＬＥＤに透明定義データをセットすると、上位チャンネルの一部のＬＥＤは消去状態となるが、下位チャンネルの一部のＬＥＤの点灯状態が合成結果に反映され、出力されることになる。 When execution priority is provided between channels, for example, as shown in the above-described embodiment (see FIGS. 55A and 55B), when erasing data is set on some LEDs of upper channels such as the seventh and eighth channels, The lighting state of some LEDs in the lower channel is not reflected in the synthesis result. Therefore, in this case, not only a part of the LEDs of the upper channel but also a part of the LEDs of the lower channel are substantially turned off. On the other hand, as shown in this example, when the transparent definition data is set to some LEDs of the upper channel, some LEDs of the upper channel are in an erased state, but some of the LEDs of the lower channel are lit. It is reflected in the synthesis result and output.
（２）生成例２（連続変動演出における透明定義データの使用例）
生成例２では、複数の変動表示期間に渡って連続して実行される演出（例えば、先読み演出等）、複数の変動表示期間に渡って演出内容、期待度、信頼度等が段階的に変化する演出、又は、複数の変動表示期間に渡って表示内容や表示態様が変化しない演出（例えば、ループ映像、背景画像、ステージ映像等）において使用されるＬＥＤアニメーションを、透明定義データを用いて生成する例を説明する。以下では、これらの演出を「連続変動演出」と称す。また、ここでは、連続変動演出において、演出内容の異なる複数種の演出を複合した演出が実行される例を説明する。
(2) Generation Example 2 (Usage example of transparency definition data in continuous variation production)
In the generation example 2, effects continuously executed over a plurality of variable display periods (for example, look-ahead effects, etc.), effects contents, expectation degree, reliability, etc. change in stages over a plurality of variable display periods. LED animation used in productions that produce or productions that do not change display content or display mode over multiple variable display periods (for example, loop video, background image, stage video, etc.) are generated using transparency definition data An example will be described. Hereinafter, these effects are referred to as “continuous fluctuation effects”. Here, an example will be described in which an effect that combines a plurality of effects with different effect contents is executed in the continuous variation effect.
図１２６に、透明定義データを用いたＬＥＤアニメーションの生成例２（点灯動作例）の概要を示す。なお、図１２６は、所定のＬＥＤ２８１に対してセットされる各チャンネルのＬＥＤデータの時間変化の様子及び所定のＬＥＤ２８１から合成結果として出力されるＬＥＤアニメーションのＬＥＤデータ（出力データ）の時間変化の様子を示す図である。 FIG. 126 shows an outline of LED animation generation example 2 (lighting operation example) using the transparent definition data. 126 shows how the LED data of each channel set for the predetermined LED 281 changes with time and how the LED data (output data) of the LED animation output from the predetermined LED 281 as a synthesis result changes with time. FIG.
図１２６に示す例では、前回の変動表示から次回の変動表示の期間に渡って行われる先読み演出において、所定のＬＥＤ２８１により、前回の変動表示中に第１の変動演出に対応する点灯動作を行い、次回の変動表示中に第２の変動演出に対応する点灯動作を行う。すなわち、図１２６に示す連続変動演出の例では、演出内容が互いに異なる、先読み演出、第１の変動演出及び第２の変動演出を複合した演出が行われる。 In the example shown in FIG. 126, in a pre-reading effect performed over the period of the next variation display from the previous variation display, a predetermined LED 281 performs a lighting operation corresponding to the first variation effect during the previous variation display. The lighting operation corresponding to the second variation effect is performed during the next variation display. That is, in the example of the continuous variation effect shown in FIG. 126, an effect that combines the look-ahead effect, the first variation effect, and the second variation effect with different effect contents is performed.
なお、ここでいう、「変動演出」とは、１回の変動表示期間で終了する演出、又は、１回の変動期間毎に区切られる演出である。また、演出内容が複数の変動表示期間を跨ぐような演出内容であっても、１回の変動表示の終了とともに一旦演出が区切られる演出も変動演出に含まれる。さらに、先読み演出においても、変動演出と同様に制御してもよい（すなわち、先読み演出が変動演出に含まれていてもよい）。 Here, the “variable effect” is an effect that ends in one variable display period, or an effect that is divided every one variable period. In addition, even if the content of the effect is such that the content of the effect straddles a plurality of variable display periods, an effect in which the effect is once divided at the end of one variable display is also included in the variable effect. Further, the prefetch effect may be controlled in the same manner as the variation effect (that is, the prefetch effect may be included in the variation effect).
図１２６に示す例で行われる変動演出は、例えば、表示装置１３の表示領域１３ａに表示される装飾図柄を変動及び停止させるような内容の演出であり、変動演出に対応するＬＥＤ２８１の点灯動作では、この装飾図柄画像の表示動作に対応する点灯動作が行われる。また、図１２６に示す例で行われる先読み演出は、例えば、装飾図柄の背景画像により実行される演出であり、先読み演出に対応するＬＥＤ２８１の点灯動作では、背景画像の表示動作に対応する点灯動作が行われる。 The variation effect performed in the example shown in FIG. 126 is, for example, an effect with content that causes the decorative symbol displayed in the display area 13a of the display device 13 to be varied and stopped, and in the lighting operation of the LED 281 corresponding to the variation effect. The lighting operation corresponding to the display operation of the decorative symbol image is performed. In addition, the pre-reading effect performed in the example illustrated in FIG. 126 is, for example, an effect executed by a background image of a decorative design. In the lighting operation of the LED 281 corresponding to the pre-reading effect, a lighting operation corresponding to the display operation of the background image is performed. Is done.
なお、図１２６に示す例は、先読み演出中に、前回の変動表示で第１の変動演出及び第２の変動演出が選択され、次回の変動表示で第２の変動演出が選択された場合の演出例である。そして、図１２６に示す点灯動作例で制御される所定のＬＥＤ２８１は、第１の変動演出及び第２の変動演出のいずれの演出にも使用されるＬＥＤである。それゆえ、この所定のＬＥＤ２８１において、第１の変動演出及び第２の変動演出のいずれの演出が実行されるかは、チャンネルの実行優先順位に応じて決定される。 In the example shown in FIG. 126, during the pre-reading effect, the first variation effect and the second variation effect are selected in the previous variation display, and the second variation effect is selected in the next variation display. It is a production example. And the predetermined LED 281 controlled in the lighting operation example shown in FIG. 126 is an LED used for both the first variation effect and the second variation effect. Therefore, which of the first variation effect and the second variation effect is executed in the predetermined LED 281 is determined according to the execution priority of the channel.
連続変動演出に対応するＬＥＤ２８１の点灯動作を実行するため、図１２６に示す例では、第８チャンネルに第１の変動演出用のＬＥＤデータ（点灯態様のＬＥＤデータ）をセットし、第７チャンネルに第２の変動演出用のＬＥＤデータ（点灯態様のＬＥＤデータ）をセットし、第６チャンネルに先読み演出用のＬＥＤデータ（点灯態様のＬＥＤデータ）をセットする。なお、この例においても、チャンネル間の実行優先順位は、上記実施形態と同様に、チャンネル番号が大きいほど高くなる。すなわち、第８チャンネルが最上位となり、第１チャンネルが最下位となる。 In order to execute the lighting operation of the LED 281 corresponding to the continuous variation effect, in the example shown in FIG. 126, the first variation effect LED data (lighting mode LED data) is set to the eighth channel, and the seventh channel is set. LED data for second variation effect (LED data in lighting mode) is set, and LED data for pre-reading effect (LED data in lighting mode) is set in the sixth channel. In this example as well, the execution priority between channels increases as the channel number increases, as in the above embodiment. That is, the eighth channel is the highest and the first channel is the lowest.
そして、図１２６に示す例では、前回の変動表示中に第１の変動演出を行い、次回の変動表示中に第２の変動演出を行うので、第８チャンネルでは、前回の変動表示中に第１の変動演出用のＬＥＤデータがセットされ、次回の変動表示中に透明定義データ（第２の非点灯態様のＬＥＤデータ）がセットされる。第７チャンネルでは、前回の変動表示中及び次回の変動表示中に第２の変動演出用のＬＥＤデータがセットされる。また、第６チャンネルでは、前回の変動表示中及び次回の変動表示中に先読み演出用のＬＥＤデータがセットされる。 In the example shown in FIG. 126, since the first variation effect is performed during the previous variation display, and the second variation effect is performed during the next variation display, the eighth channel displays the first variation effect during the previous variation display. LED data for one variation effect is set, and transparent definition data (second non-lighting mode LED data) is set during the next variation display. In the seventh channel, LED data for the second variation effect is set during the previous variation display and during the next variation display. In the sixth channel, LED data for pre-reading effects is set during the previous variation display and during the next variation display.
さらに、図１２６に示す例（連続変動演出時）では、先読み演出用のＬＥＤデータがセットされるチャンネル（第６チャンネル）より実行優先順位が上位のチャンネル、すなわち、変動演出用のデータがセットされるチャンネル（第８及び第７チャンネル）において、第２（次回）の変動演出開始前（第１（前回）の変動演出終了後）に、１フレーム（図１２６中の「１Ｆ」）分の透明定義データがセットされる。それゆえ、変動演出用のデータがセットされるチャンネルでは、連続変動演出時において、第２（次回）の変動演出用のＬＥＤデータの直前に１フレーム分の透明定義データが付加されたＬＥＤデータが、次回の変動表示期間のＬＥＤデータとして用いられる。また、第８及び第７チャンネルにおいて１フレーム分の透明定義データが付加される期間では、第６チャンネルに対して、先読み演出用のＬＥＤデータがセットされる。 Further, in the example shown in FIG. 126 (during continuous variation production), a channel having a higher execution priority than the channel (sixth channel) in which LED data for prefetching production is set, that is, data for variation production is set. Channel (eighth and seventh channels) before the start of the second (next) variation effect (after the end of the first (previous) variation effect), one frame (“1F” in FIG. 126) is transparent. Definition data is set. Therefore, in the channel where the data for variation effect is set, the LED data to which the transparent definition data for one frame is added immediately before the LED data for the second (next time) variation effect in the continuous variation effect. This is used as LED data for the next variable display period. In addition, in the period when the transparent definition data for one frame is added in the eighth and seventh channels, LED data for pre-reading effects is set for the sixth channel.
なお、変動演出用のデータがセットされるチャンネル（第８及び第７チャンネル）において１フレーム分の透明定義データの付加する処理、及び、第６チャンネルにおいて１フレーム分の先読み演出用のＬＥＤデータを付加する処理は、ホスト制御回路２１０が次回の変動表示開始を示すコマンドを受信した際に実行される。具体的には、演出が連続変動演出である場合、まず、後述のアニメーションリクエスト構築処理において、第８及び第７チャンネルに１フレーム分の透明定義データが付加されたＬＥＤデータがセットされ、且つ、第６チャンネルに１フレーム分の先読み演出用のＬＥＤデータが付加されたＬＥＤデータがセットされるランプリクエストが取得される。そして、取得されたランプリクエストに対応付けられたＬＥＤデータが、ＬＥＤ２８１にセットされる。 It should be noted that processing for adding transparency definition data for one frame in the channels (eighth and seventh channels) in which data for variable effects is set, and LED data for prefetch effects for one frame in the sixth channel. The process to be added is executed when the host control circuit 210 receives a command indicating the start of the next variation display. Specifically, when the effect is a continuously variable effect, first, in the animation request construction process described later, LED data in which transparency definition data for one frame is added to the eighth and seventh channels is set, and A lamp request is set in which LED data in which LED data for pre-reading effects for one frame is added to the sixth channel is set. Then, LED data associated with the acquired lamp request is set in the LED 281.
上述のようにして所定のＬＥＤ２８１の各チャンネルにＬＥＤデータをセットした場合、所定のＬＥＤ２８１にセットされる合成結果（ＬＥＤアニメーション）の出力データとして、前回の変動表示中には、第１の変動演出用のＬＥＤデータがセットされ、前回の変動表示終了後の１フレーム分の期間には、先読み演出用のＬＥＤデータがセットされ、次回の変動表示中には、第２の変動演出用のＬＥＤデータがセットされる（図１２６中の「出力データ」参照）。すなわち、図１２６に示すＬＥＤ２８１の点灯動作例（連続変動演出）では、前回の変動表示中に第１の変動演出に対応する点灯動作が行われ、第１の変動演出が終了すると先読み演出（ステージ演出等）に対応する点灯動作が１フレーム分行われ、その後、第２の変動演出に対応する点灯動作が開始される。 When LED data is set in each channel of the predetermined LED 281 as described above, the first variation effect is output during the previous variation display as output data of the synthesis result (LED animation) set in the predetermined LED 281. LED data for the pre-reading effect is set during the period of one frame after the end of the previous variation display, and the second variation effect LED data is displayed during the next variation display. Is set (see “Output Data” in FIG. 126). That is, in the lighting operation example (continuous variation effect) of the LED 281 shown in FIG. 126, the lighting operation corresponding to the first variation effect is performed during the previous variation display, and when the first variation effect ends, the pre-reading effect (stage) The lighting operation corresponding to the effect or the like is performed for one frame, and then the lighting operation corresponding to the second variation effect is started.
なお、図１２６に示すＬＥＤ２８１の点灯動作例は、連続変動演出において、変動演出に対応する点灯動作を担うＬＥＤ２８１の動作例であるが、連続変動演出において、先読み演出に対応する点灯動作を担うＬＥＤ２８１では、第８及び第７チャンネルに対して、前回の変動表示期間から次回の変動表示期間に渡って透明定義データがセットされる。 The lighting operation example of the LED 281 shown in FIG. 126 is an operation example of the LED 281 responsible for the lighting operation corresponding to the variation effect in the continuous variation effect, but the LED 281 responsible for the lighting operation corresponding to the prefetch effect in the continuous variation effect. Then, the transparency definition data is set for the eighth and seventh channels from the previous variable display period to the next variable display period.
ここで、図１２６に示すＬＥＤ２８１の点灯動作例と比較するため、図１２７に、変動演出用のデータがセットされるチャンネルにおいて、第２（次回）の変動演出開始前（第１（前回）の変動演出終了後）に、１フレーム分の消灯データ（第１の非点灯態様のＬＥＤデータ）がセットされた場合のＬＥＤ２８１の点灯動作例を示す。 Here, in order to compare with the lighting operation example of the LED 281 shown in FIG. 126, in FIG. 127, in the channel in which the data for variation effect is set, before the second (next) variation effect start (first (previous)). An example of the lighting operation of the LED 281 when the extinguishing data for one frame (the LED data of the first non-lighting mode) is set after the end of the variation effect is shown.
この場合、ＬＥＤ２８１にセットされる合成結果（ＬＥＤアニメーション）の出力データとして、前回の変動表示中には、第１の変動演出用のＬＥＤデータがセットされ、第１（前回）の変動演出終了後の１フレーム分の期間には、先読み演出用のＬＥＤデータでなく、消灯データがセットされ、次回の変動表示中には、第２の変動演出用のＬＥＤデータがセットされる（図１２７中の「出力データ」参照）。すなわち、図１２７に示すＬＥＤ２８１の点灯動作例では、第１の変動演出に対応する点灯動作が行われた後、１フレーム分の期間、消灯動作が行われ、その後、第２の変動演出に対応する点灯動作が開始される。 In this case, as the output data of the synthesis result (LED animation) set in the LED 281, the LED data for the first variation effect is set during the previous variation display, and after the first (previous) variation effect is completed. During the period of one frame, not the pre-reading effect LED data but the extinguishing data is set, and the second variation effect LED data is set during the next variation display (in FIG. 127). (See “Output Data”). That is, in the lighting operation example of the LED 281 shown in FIG. 127, after the lighting operation corresponding to the first variation effect is performed, the extinguishing operation is performed for a period of one frame, and then the second variation effect is supported. The lighting operation to start is started.
図１２７に示す所定のＬＥＤ２８１の点灯動作例では、連続変動演出において、第１（前回）の変動演出と第２（次回）の変動演出との間に消灯動作が挟まれるので、変動表示期間を跨ぐ演出（連続変動演出）が一旦途切れてしまう。このような点灯動作は、例えば、前回の変動表示の結果がハズレであった場合に実行してもよいが、この場合、連続変動演出（先読み演出等）が継続しているか否かの判別が難くなるという欠点もある。 In the example of the lighting operation of the predetermined LED 281 shown in FIG. 127, in the continuous variation effect, the light-off operation is sandwiched between the first (previous) variation effect and the second (next) variation effect. The straddling effect (continuous variation effect) is temporarily interrupted. Such a lighting operation may be executed, for example, when the result of the previous fluctuation display is lost, but in this case, it is determined whether or not a continuous fluctuation effect (such as a pre-reading effect) continues. There is also a drawback that it becomes difficult.
しかしながら、図１２６に示すＬＥＤ２８１の点灯動作例のように、連続変動演出時に、変動演出用のデータがセットされる上位チャンネルにおいて、第１（前回）の変動演出用のＬＥＤデータと第２（次回）の変動演出用のＬＥＤデータとの間の１フレーム分の期間に透明定義データをセットした場合には、その１フレーム分の期間、先読み演出に対応した点灯動作が行われる。この場合、連続変動演出（先読み演出等）が継続していることを容易に認識することができる。 However, as in the lighting operation example of the LED 281 shown in FIG. 126, the first (previous) change effect LED data and the second (next time) change data are set in the upper channel where the change effect data is set during the continuous change effect. When the transparent definition data is set in a period of one frame between the LED data for variation effects), a lighting operation corresponding to the pre-reading effect is performed for the period of one frame. In this case, it can be easily recognized that the continuous variation effect (prefetching effect or the like) continues.
また、図１２６に示すＬＥＤ２８１の点灯動作例のように、実行優先順位で最上位となる第８チャンネルにおいて、前回の変動表示終了後から次回の変動表示終了時までの期間に渡って透明定義データをセットした場合、前回の変動表示中に設定された第８チャンネルのＬＥＤデータをリセット（終了）させることができる。 In addition, as in the lighting operation example of the LED 281 shown in FIG. 126, in the eighth channel that is the highest in the execution priority order, the transparent definition data over the period from the end of the previous variation display to the end of the next variation display. When is set, the LED data of the eighth channel set during the previous fluctuation display can be reset (terminated).
また、図１２６に示すＬＥＤ２８１の点灯動作例のように、実行優先順位で最上位となる第８チャンネルにおいて、前回の変動表示終了後から次回の変動表示終了時までの期間に渡って透明定義データをセットした場合、その他の下位のチャンネルにセットされたＬＥＤデータにより先読み演出や第２の変動演出に対応する点灯動作を行いつつも、前回の変動表示終了後以降に必要が無くなる点灯態様のＬＥＤデータ（第１の変動演出用のＬＥＤデータ）をクリアすることができる。すなわち、図１２６に示すＬＥＤ２８１の点灯動作例のように、複数のチャンネルのＬＥＤデータを用いてＬＥＤ２８１の点灯演出を行っている場合において、次変動開始以降、実行優先順位の高い特定のチャンネルに透明定義データをセットしたときには、特定のチャンネルのＬＥＤデータによる点灯動作のみを終了させ、他のチャンネルのＬＥＤデータによる点灯動作を維持したまま、演出をスムーズに継続する（次変動の演出にスムーズに移行する）ことができる。 In addition, as in the lighting operation example of the LED 281 shown in FIG. 126, in the eighth channel that is the highest in the execution priority order, the transparent definition data over the period from the end of the previous variation display to the end of the next variation display. When the LED is set, the LED data set in the other lower channels performs the lighting operation corresponding to the pre-reading effect and the second variation effect, but the LED of the lighting mode which becomes unnecessary after the end of the previous variation display Data (first variation rendering LED data) can be cleared. That is, when the LED 281 lighting effect is performed using the LED data of a plurality of channels as in the example of the LED 281 lighting operation illustrated in FIG. 126, the transparent channel is transparent to a specific channel having a high execution priority after the start of the next change. When the definition data is set, only the lighting operation based on the LED data of a specific channel is terminated, and the lighting operation is continued smoothly while the lighting operation based on the LED data of other channels is maintained (smooth transition to the next fluctuation effect). can do.
すなわち、透明定義データを使用してＬＥＤアニメーションを作成することにより、演出が、連続変動演出のように、複数種のＬＥＤ点灯演出が複合し且つ複数の変動表示期間に渡って実行される演出である場合であっても、正確に且つ簡便にＬＥＤ点灯制御（ＬＥＤ２８１を用いた演出制御）を行うことができる。 In other words, by creating an LED animation using the transparent definition data, the effect is an effect that is performed over a plurality of variable display periods with multiple types of LED lighting effects combined, such as a continuous variable effect. Even in some cases, it is possible to accurately and easily perform LED lighting control (production control using the LED 281).
なお、上記生成例２では、ＬＥＤデータの設定態様として、例えば、第８チャンネル及び第７チャンネルに、１回の変動表示期間毎に区切ることができる演出のＬＥＤデータ（発光態様）を設定し、第６チャンネルに複数の変動表示期間を跨ぐ演出のＬＥＤデータを設定することが、予め決められていてもよい。このような構成では、第８チャンネル及び第７チャンネルにおいて、次回の変動演出開始前（前回の変動演出終了後）には、必ず、１フレーム（図１２６中の「１Ｆ」）分の透明定義データがセットされる。この場合、例えば、第８チャンネル及び第７チャンネルにセットされるＬＥＤデータの設定点灯時間を長めに設定する必要が無くなり、すなわち、不要なＬＥＤデータを取り扱う必要が無くなり、制御が簡便になるという効果も得られる。 In the generation example 2 described above, as LED data setting mode, for example, LED data (light emission mode) of effects that can be divided for each variable display period is set in the eighth channel and the seventh channel, It may be determined in advance that the LED data of the effect that spans a plurality of variable display periods is set in the sixth channel. In such a configuration, the transparent definition data for one frame ("1F" in FIG. 126) is always obtained in the eighth channel and the seventh channel before the start of the next variation effect (after the end of the previous variation effect). Is set. In this case, for example, it is not necessary to set a longer lighting time for the LED data set in the eighth channel and the seventh channel, that is, it is not necessary to handle unnecessary LED data, and the control is simplified. Can also be obtained.
また、上記生成例２では、透明定義データを用いたＬＥＤアニメーションの作成手法の理解を容易にするため、実行優先順位が最上位となる第８チャンネルに変動演出用の発光態様（点灯態様及び／又は非点灯態様のＬＥＤデータ）をセットする例を説明したが、本発明はこれに限定されない。実行優先順位が最上位となる第８チャンネルに、報知の優先度が高いエラー報知用の発光態様（ＬＥＤデータなど）をセットし、第７チャンネルに変動演出用の発光態様（点灯態様及び／又は非点灯態様のＬＥＤデータ）をセットしてもよい。 In addition, in the generation example 2 described above, in order to facilitate the understanding of the LED animation creation method using the transparent definition data, the light emission mode (lighting mode and / or / Although the example of setting the non-lighting mode LED data) has been described, the present invention is not limited to this. A light-emitting mode (LED data or the like) for error notification having a high notification priority is set in the eighth channel having the highest execution priority, and a light-emitting mode (lighting mode and / or lighting) for varying effects is set in the seventh channel. LED data in a non-lighting mode) may be set.
（３）生成例３
上記生成例２（図１２６：連続変動演出の点灯動作例）のように、変動演出用のＬＥＤデータがセットされるチャンネル（第８及び第７チャンネル）において、前回の変動表示終了後から次回の変動表示終了時までの期間に渡って透明定義データをセットする構成では、前回の変動表示期間にセットされる変動演出用のＬＥＤデータの設定点灯時間（出力期間）は、実際に実行される点灯時間より長くてもよい。
(3) Generation example 3
As in the above generation example 2 (FIG. 126: example of lighting operation of continuous variation effect), in the channel (eighth and seventh channels) in which the LED data for variation effect is set, the next time from the end of the previous variation display. In the configuration in which the transparent definition data is set over the period until the end of the variable display, the set lighting time (output period) of the LED data for the variable effect set in the previous variable display period is the actually executed lighting. It may be longer than time.
この場合においても、次回の変動表示開始を示すコマンドをホスト制御回路２１０が受信した際には、それ以降、透明定義データがセットされるので、前回の変動表示期間にセットされる変動演出用の設定点灯時間が、実際に実行される変動演出の点灯時間より長くても、点灯時間が設定点灯時間に到達する前に、前回の変動表示中の変動演出を強制的に終了させることにことができる。その点灯動作例を、図１２８に示す。 Even in this case, when the host control circuit 210 receives a command indicating the start of the next variation display, since the transparent definition data is set thereafter, the variable effect set for the previous variation display period is set. Even if the set lighting time is longer than the lighting time of the actual variation effect, the variation effect in the previous variation display may be forcibly terminated before the lighting time reaches the set lighting time. it can. An example of the lighting operation is shown in FIG.
図１２８は、所定のＬＥＤ２８１の第８チャンネルにセットされるＬＥＤデータの時間変化と、所定のＬＥＤ２８１の第８チャンネルに設定される第１（前回）の変動演出用のＬＥＤデータ（設定データ）の構成との関係を示す図である。 FIG. 128 shows the time variation of LED data set in the eighth channel of the predetermined LED 281 and the first (previous) change effect LED data (setting data) set in the eighth channel of the predetermined LED 281. It is a figure which shows the relationship with a structure.
図１２８に示す生成例３では、第８チャンネルに対して、前回の変動表示中に第１の変動演出用のＬＥＤデータ（点灯態様のＬＥＤデータ）がセットされる。この際、第１の変動演出用のＬＥＤデータの設定点灯時間は、実際に実行される第１の変動演出の点灯時間より長い値に設定される（図１２８中の「設定データ」参照）。そして、前回の変動表示が終了し、次回の変動表示開始を示すコマンドをホスト制御回路２１０が受信すると、１フレーム（図１２８中の「１Ｆ」）分の期間には透明定義データ（非点灯態様のＬＥＤデータ）が第８チャンネルにセットされ、その後、次回の変動表示期間に渡って透明定義データがセットされる。 In generation example 3 shown in FIG. 128, LED data for first variation effect (LED data of lighting mode) is set for the eighth channel during the previous variation display. At this time, the set lighting time of the LED data for the first variation effect is set to a value longer than the lighting time of the first variation effect that is actually executed (see “setting data” in FIG. 128). When the previous fluctuation display ends and the host control circuit 210 receives a command indicating the start of the next fluctuation display, the transparent definition data (non-lighting mode) is displayed for a period of one frame (“1F” in FIG. 128). LED data) is set in the eighth channel, and then the transparent definition data is set over the next variable display period.
この結果、図１２８に示すように、前回の変動表示中に実行される第１の変動演出において、ＬＥＤ２８１の点灯動作の実行時間が設定点灯時間より短くても、次回の変動表示開始時には透明定義データがセットされ、第１の変動演出が強制的に終了することになる。 As a result, as shown in FIG. 128, in the first variation effect executed during the previous variation display, even if the execution time of the lighting operation of the LED 281 is shorter than the set lighting time, the transparent definition is started at the next variation display start. Data is set, and the first variation effect is forcibly ended.
上記生成例３のようにして、透明定義データを用いてＬＥＤアニメーションを作成した場合、ＬＥＤデータの設定点灯時間を厳密に設定する必要がなくなる。この場合、ＬＥＤ制御が容易（簡易）になるとともに、コストダウンも可能になる。 When the LED animation is created using the transparent definition data as in the generation example 3, it is not necessary to strictly set the set lighting time of the LED data. In this case, the LED control becomes easy (simple) and the cost can be reduced.
また、図１２８に示すＬＥＤ２８１の点灯動作例では、第８チャンネルにおいて強制的に前回の変動表示中の変動演出が終了するが（強制的にＬＥＤデータがクリアされるが）、それ以降セットされるＬＥＤデータも透明定義データであるので、他のチャンネルにセットされたＬＥＤデータによるＬＥＤ２８１の点灯制御には影響を与えない。 In addition, in the lighting operation example of the LED 281 shown in FIG. 128, the variation effect during the previous variation display is forcibly ended in the eighth channel (although the LED data is forcibly cleared), it is set thereafter. Since the LED data is also transparent definition data, it does not affect the lighting control of the LED 281 by the LED data set in other channels.
なお、図１２８に示す例において、非点灯態様のＬＥＤデータとして、透明定義データの代わりに消灯データを使用した場合には、前回の変動表示終了後以降、他のチャンネルのＬＥＤデータに関係なく、実行優先順位が最も高い第８チャンネルにセットされた消灯データが合成結果として出力される。それゆえ、この場合には、前回の変動表示終了後以降、ＬＥＤ２８１が消灯された状態となり、他のチャンネルにセットされたＬＥＤデータによる点灯動作は行われない。 In the example shown in FIG. 128, when the light-off data is used instead of the transparent definition data as the LED data in the non-lighting mode, after the previous variation display ends, regardless of the LED data of other channels, The turn-off data set in the eighth channel with the highest execution priority is output as the synthesis result. Therefore, in this case, the LED 281 is turned off after the end of the previous variation display, and the lighting operation by the LED data set in the other channel is not performed.
上記生成例３（図１２８に示す例）では、第８チャンネルにおいて、次回の変動表示期間に渡って透明定義データ（非点灯態様のＬＥＤデータ）をセットする例を説明したが、本発明はこれに限定されない。例えば、第８チャンネルにおいて、次回の変動表示期間に渡って点灯態様のＬＥＤデータをセットしてもよい。また、この場合、第８チャンネルにおいて、次回の変動演出開始前（前回の変動演出終了後）の１フレーム分の期間においても、透明定義データ（非点灯態様のＬＥＤデータ）の代わりに、点灯態様のＬＥＤデータをセットしてもよい。 In the generation example 3 (example shown in FIG. 128), the example in which the transparent definition data (non-lighting LED data) is set over the next variable display period in the eighth channel has been described. It is not limited to. For example, in the eighth channel, LED data in a lighting mode may be set over the next variable display period. In this case, in the eighth channel, in the period of one frame before the start of the next variation effect (after the end of the previous variation effect), instead of the transparent definition data (non-illumination LED data), the lighting mode LED data may be set.
さらに、上記生成例３では、第８チャンネルにおいて、次回の変動表示期間に渡って非点灯態様のＬＥＤデータ（透明定義データ）をセットする構成を説明したが、本発明はこれに限定されない。例えば、第８チャンネルにおいて、次回の変動表示期間に渡って点灯態様のＬＥＤデータ及び非点灯態様のＬＥＤデータのいずれもセットしない構成、すなわち、次回の変動表示期間に渡って、ＬＥＤ２８１に対して駆動データそのものをセットしない構成を採用してもよい。この場合、次回の変動表示期間では、第８チャンネルは使用しないと判断され、第８チャンネルが実行優先順位の判断対象から省かれる。それゆえ、この場合、次回の変動表示期間では、第７チェンネルを実行優先順位の最上位のチャンネルとして、点灯制御を行うことができる。なお、この処理では、第８チャンネルを実行優先順位の判断対象から省くとしたが、本発明はこれに限定されない。例えば、この省く処理の代わりに、第８チャンネルに対して実行優先順位の判断を実行しない、第８チャンネルに点灯態様のＬＥＤデータ及び非点灯態様のＬＥＤデータのいずれかがセットされているか否かの判定のみを行うなどの処理を行ってＬＥＤ２８１の発光制御を実行してもよい。このような制御を行った場合、発光制御の処理を簡便化することが可能になる。 Furthermore, in the generation example 3 described above, the configuration in which LED data (transparent definition data) in a non-lighting mode is set in the eighth channel over the next variable display period is described, but the present invention is not limited to this. For example, in the eighth channel, a configuration in which neither LED data in the lighting mode nor LED data in the non-lighting mode is set over the next variable display period, that is, the LED 281 is driven over the next variable display period. You may employ | adopt the structure which does not set data itself. In this case, in the next variable display period, it is determined that the eighth channel is not used, and the eighth channel is excluded from the execution priority determination targets. Therefore, in this case, in the next variable display period, the lighting control can be performed with the seventh channel as the highest channel of the execution priority. In this process, the eighth channel is omitted from the execution priority determination target, but the present invention is not limited to this. For example, instead of this omitted process, whether or not the LED data in the lighting mode and the LED data in the non-lighting mode are set in the eighth channel, in which the execution priority order is not determined for the eighth channel. The light emission control of the LED 281 may be executed by performing a process such as performing only the determination. When such control is performed, the light emission control process can be simplified.
（４）生成例４（ボタン演出時における透明定義データの使用例）
上記生成例３で説明したＬＥＤ２８１の点灯制御は、連続変動演出以外の演出にも適用することができる。その一つに、遊技者にボタン押下の操作を指示する演出（以下、「ボタン演出」と称す）が挙げられる。生成例４では、ボタン演出において使用されるＬＥＤアニメーションを、透明定義データを用いて生成する例を説明する。
(4) Generation example 4 (use example of transparency definition data at the time of button production)
The lighting control of the LED 281 described in the generation example 3 can be applied to effects other than the continuous variation effect. One of them is an effect (hereinafter referred to as “button effect”) for instructing a player to perform a button press operation. In generation example 4, an example will be described in which an LED animation used in a button effect is generated using transparency definition data.
ボタン演出では、演出中に遊技者の押下操作が検出された際及びそれ以降に、透明定義データを設定することにより、ボタン演出を終了させる。図１２９に、透明定義データを用いてボタン演出を実行する際の各チャンネルのＬＥＤデータの設定態様を示す。 In the button effect, the button effect is ended by setting the transparent definition data when the player's pressing operation is detected during the effect and thereafter. FIG. 129 shows a setting mode of LED data of each channel when a button effect is executed using the transparent definition data.
図１２９に示す例では、ボタン押下演出用のＬＥＤデータ（第１の点灯態様のＬＥＤデータ）が第８チャンネルにセットされる。なお、この際、ボタン演出におけるＬＥＤ２８１の設定点灯時間は、図１２９中の「設定データ」に示すように、ボタン演出の最長ＬＥＤ点灯時間（遊技者によるボタン押下操作の実行可能時間）が設定される。また、第７チャンネルには、ステージ演出用のＬＥＤデータ（第２の点灯態様のＬＥＤデータ）がセットされる。 In the example shown in FIG. 129, LED data for button press effects (LED data of the first lighting mode) is set in the eighth channel. At this time, the setting lighting time of the LED 281 in the button effect is set to the longest LED lighting time of the button effect (executable time of the button pressing operation by the player) as shown in “setting data” in FIG. 129. The Further, LED data for stage effects (LED data of the second lighting mode) is set in the seventh channel.
すなわち、図１２９に示すボタン演出の例では、演出内容が互いに異なる、ボタン押下演出とステージ演出とが複合した演出が行われる。なお、この例においても、チャンネル間の実行優先順位は、上記実施形態と同様に、チャンネル番号が大きいほど高くなる。すなわち、第８チャンネルが最上位となり、第１チャンネルが最下位となる。 In other words, in the example of the button effect shown in FIG. 129, an effect in which the effect contents are different from each other and the button press effect and the stage effect are combined is performed. In this example as well, the execution priority between channels increases as the channel number increases, as in the above embodiment. That is, the eighth channel is the highest and the first channel is the lowest.
なお、ここでいう、ボタン押下演出は、例えば、表示装置１３の表示領域１３ａに、遊技者にボタン押下の操作を指示する図柄画像（指示画像）を表示する演出であり、ボタン押下演出に対応するＬＥＤ２８１の点灯動作では、遊技者にボタン押下の操作を指示する図柄画像の表示動作に対応する点灯動作が行われる。また、ここでいう、ステージ演出は、例えば、遊技者にボタン押下の操作を指示する図柄画像の背景画像により実行される演出であり、ステージ演出に対応するＬＥＤ２８１の点灯動作では、背景画像の表示動作に対応する点灯動作が行われる。 Here, the button press effect is, for example, an effect of displaying a graphic image (instruction image) instructing the player to perform the button press operation on the display area 13a of the display device 13, and corresponds to the button press effect. In the lighting operation of the LED 281 to be performed, a lighting operation corresponding to the symbol image display operation instructing the player to perform the button pressing operation is performed. The stage effect here is an effect executed by, for example, a background image of a symbol image instructing the player to perform a button press operation. In the lighting operation of the LED 281 corresponding to the stage effect, the background image is displayed. A lighting operation corresponding to the operation is performed.
ボタン演出では、図１２９に示すように、ボタン演出開始後、遊技者によるボタン押下操作が検出される前までの期間には、第７チャンネルより実行優先順位の高い第８チャンネルにセットされたボタン押下演出用のＬＥＤデータが出力データとしてセットされる。それゆえ、ボタン演出開始後、遊技者によるボタン押下操作が検出される前までの期間では、第８チャンネルにセットされたボタン押下演出用のＬＥＤデータに対応する点灯動作が行われる。 In the button effect, as shown in FIG. 129, the button set in the eighth channel having a higher execution priority than the seventh channel in the period from the start of the button effect until the button pressing operation by the player is detected. LED data for pressing effects is set as output data. Therefore, a lighting operation corresponding to the LED data for the button press effect set in the eighth channel is performed in the period from the start of the button effect until the button press operation by the player is detected.
そして、ボタン演出中に遊技者によるボタン押下操作が検出されると、それ以降、第８チャンネルに透明定義データがセットされる。この場合、ボタン押下操作の検出以降、第７チャンネルにセットされたステージ演出用のＬＥＤデータが出力データとしてセットされる。この結果、ボタン押下操作が検出されると、ボタン押下演出に対応する点灯動作が終了し（ボタン押下操作の指示画像の表示動作が終了し）、それ以降、ステージ演出に対応する点灯動作が実行される。 Then, when a button pressing operation by the player is detected during the button production, thereafter, the transparent definition data is set in the eighth channel. In this case, after detection of the button pressing operation, the stage effect LED data set in the seventh channel is set as output data. As a result, when a button pressing operation is detected, the lighting operation corresponding to the button pressing effect ends (the display operation of the instruction image for the button pressing operation ends), and thereafter the lighting operation corresponding to the stage effect is executed. Is done.
上述したホタン演出のように、上位チェンネルに最長ＬＥＤ点灯時間が設定されたボタン押下演出用のＬＥＤデータがセットされた場合であっても、ボタン押下操作の検出時及びそれ以降に透明定義データをセットすることにより、ＬＥＤ点灯制御を、上位チャンネルにセットされたボタン押下演出に対応するＬＥＤ点灯制御から下位チャンネルにセットされたステージ演出に対応するＬＥＤ点灯制御にスムーズに移行させることができる。 Even if the button press effect LED data with the longest LED lighting time set in the upper channel is set as in the above-mentioned button effect, the transparent definition data is stored when the button press operation is detected and thereafter. By setting, the LED lighting control can be smoothly shifted from the LED lighting control corresponding to the button press effect set in the upper channel to the LED lighting control corresponding to the stage effect set in the lower channel.
図１２９に示すようなＬＥＤ２８１の点灯時間が不定期である演出と点灯時間が不定期でない演出とを複合して実行する場合には、タイムスケジュールが厳密に設定されたＬＥＤデータを用意する必要があるが、実際には、そのようなＬＥＤデータを用意することは難しい。しかしながら、上述した生成例４のように、ＬＥＤ２８１の点灯時間が不定期である演出のＬＥＤデータを上位チャンネルにセットし、点灯時間が不定期でない演出のＬＥＤデータを下位チャンネルにセットし、点灯時間が不定期である演出のＬＥＤ２８１の設定点灯時間を予測される実際の最長点灯時間以上に設定し、且つ、何らかの契機検出時（ボタン押下検出時等）及びそれ以降において透明定義データを上位チャンネルにセットする構成では、複合するＬＥＤデータのタイムスケジュールを厳密に設定する必要がなくなる。 When executing an effect in which the lighting time of the LED 281 is irregular as shown in FIG. 129 and an effect in which the lighting time is not irregular is executed in combination, it is necessary to prepare LED data in which the time schedule is strictly set. In reality, it is difficult to prepare such LED data. However, as in the generation example 4 described above, the LED data of the effect in which the lighting time of the LED 281 is irregular is set in the upper channel, the LED data of the effect in which the lighting time is not irregular is set in the lower channel, and the lighting time is set. The setting lighting time of the LED 281 for the production that is irregular is set to be greater than or equal to the predicted actual longest lighting time, and the transparent definition data is set to the upper channel when an event is detected (when a button press is detected, etc.) and thereafter In the setting configuration, it is not necessary to strictly set the time schedule of the LED data to be combined.
すなわち、透明定義データを使用してＬＥＤアニメーションを作成した場合、演出が、ボタン演出のように、ＬＥＤ２８１の点灯時間が不定期である演出と点灯時間が不定期でない演出とが複合した演出である場合であっても、正確に且つ簡便にＬＥＤ点灯制御（ＬＥＤ２８１を用いた演出制御）を行うことができる。 That is, when the LED animation is created using the transparent definition data, the effect is an effect in which the effect that the lighting time of the LED 281 is irregular and the effect that the lighting time is not irregular are combined like a button effect. Even in this case, it is possible to accurately and easily perform LED lighting control (production control using the LED 281).
なお、図１２９に示すＬＥＤ２８１の点灯動作例は、ボタン演出において、ボタン押下演出に対応する点灯動作（ボタン押下操作の指示画像の表示動作）を担うＬＥＤ２８１の動作例であるが、ボタン演出において、ステージ演出に対応する点灯動作を担うＬＥＤ２８１では、第８チャンネルに対して、ボタン演出の開始から終了までの期間、透明定義データがセットされる。 In addition, although the lighting operation example of LED281 shown in FIG. 129 is an operation example of LED281 which bears the lighting operation (display operation | movement of the instruction image of a button press operation) corresponding to a button press effect in a button effect, In the LED 281 responsible for the lighting operation corresponding to the stage effect, transparency definition data is set for the eighth channel from the start to the end of the button effect.
（５）ＬＥＤの点灯動作の制御手法
次に、図１３０を参照しながら、上述した透明定義データを使用した場合のＬＥＤアニメーションの生成手法（ＬＥＤ２８１の点灯動作の制御手法）を説明する。なお、この例では、透明定義データを使用する演出（例えば、上述の連続変動演出やボタン演出）と、それ以外の演出とを区別し、実行する演出が前者である場合には、該演出に対応するランプリクエストが、アニメーションリクエスト構築処理において選択される。この結果、選択されたランプリクエストに基づいて、上記各種生成例で説明したような透明定義データを含むＬＥＤデータが選択され、透明定義データを使用したＬＥＤアニメーションが生成される。
(5) Control Method of LED Lighting Operation Next, an LED animation generation method (control method of LED 281 lighting operation) when the above-described transparency definition data is used will be described with reference to FIG. In this example, an effect using transparency definition data (for example, the above-described continuous variation effect or button effect) is distinguished from other effects, and if the effect to be executed is the former, the effect is A corresponding ramp request is selected in the animation request construction process. As a result, based on the selected lamp request, the LED data including the transparent definition data as described in the above various generation examples is selected, and the LED animation using the transparent definition data is generated.
図１３０は、この例におけるアニメーションリクエスト構築処理の手順を示すフローチャートである。なお、この例におけるアニメーションリクエスト構築処理中の各工程において、上記実施形態におけるアニメーションリクエスト構築処理（図９４）中の工程と同じ工程には、同じ符号を付して示す。 FIG. 130 is a flowchart showing the procedure of the animation request construction process in this example. In addition, in each process in the animation request construction process in this example, the same step as the process in the animation request construction process (FIG. 94) in the above embodiment is denoted by the same reference numeral.
また、変形例９では、アニメーションリクエスト構築処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にする。それゆえ、ここでは、アニメーションリクエスト構築処理についてのみ説明する。また、この例のアニメーションリクエスト構築処理もまた、上記実施形態と同様に、副制御メイン処理（図８１参照）のＳ２０６で行われる。 Moreover, in the modification 9, processes other than an animation request construction process can be performed similarly to the said embodiment, and the structure of the pachinko game machine of this example is also made the same structure as that of the said embodiment. Therefore, only the animation request construction process will be described here. The animation request construction process in this example is also performed in S206 of the sub control main process (see FIG. 81), as in the above embodiment.
（５−１）アニメーションリクエスト構築処理
図１３０に示すこの例のアニメーションリクエスト構築処理のフローチャートと、図９４に示す上記実施形態のアニメーションリクエスト構築処理のフローチャートとの比較から明らかなように、この例におけるアニメーションリクエスト構築処理中のＳ３４１〜Ｓ３５１の処理は、上記実施形態のそれらと同様である。それゆえ、ここでは、Ｓ３４１〜Ｓ３５１の処理の説明を省略し、Ｓ３５２以降の処理について説明する。
(5-1) Animation Request Construction Process As is clear from a comparison between the flowchart of the animation request construction process of this example shown in FIG. 130 and the flowchart of the animation request construction process of the above embodiment shown in FIG. The processes in S341 to S351 during the animation request construction process are the same as those in the above embodiment. Therefore, the description of the processing of S341 to S351 is omitted here, and the processing after S352 will be described.
Ｓ３５１の処理後、又は、Ｓ３４１或いはＳ３４８がＮＯ判定の場合、ホスト制御回路２１０は、サブワークＲＡＭ２１０ａに格納されたゲームデータの情報を参照し、オブジェクト（例えば、演出オブジェクト、保留オブジェクト、シンプルモードオブジェクトなど）に基づくアニメーションリクエストを生成し、該アニメーションリクエストをサブワークＲＡＭ２１０ａの所定領域にセットする（Ｓ３５２）。この処理によりコマンド受信に応じたアニメーションリクエストが生成される。 After the processing of S351, or when S341 or S348 is NO, the host control circuit 210 refers to the information of the game data stored in the sub work RAM 210a, and the object (for example, effect object, hold object, simple mode object) Etc.), and the animation request is set in a predetermined area of the sub work RAM 210a (S352). By this process, an animation request corresponding to the command reception is generated.
次いで、ホスト制御回路２１０は、アニメーションリクエストに基づいて、サウンドリクエスト生成処理を行う（Ｓ３５３Ａ）。この処理では、ホスト制御回路２１０は、アニメーションリクエストが指定する演出に対応するサウンドリクエストを生成する。また、この処理では、ホスト制御回路２１０は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成されたサウンドリクエストを、ホスト制御回路２１０内に設けられたリクエストバッファに一時的に格納する。 Next, the host control circuit 210 performs sound request generation processing based on the animation request (S353A). In this process, the host control circuit 210 generates a sound request corresponding to the effect specified by the animation request. In this process, the host control circuit 210 is provided with the generated sound request in the host control circuit 210 in order to synchronize the video display operation with the sound reproduction operation, the light emission operation, and the accessory driving operation. Temporarily stored in the request buffer.
次いで、ホスト制御回路２１０は、ランプリクエスト生成処理を行う（Ｓ３５３Ｂ）。この処理では、ホスト制御回路２１０は、アニメーションリクエスト、演出内容、遊技者の押下操作の有無に基づいて、対応するランプリクエストを生成する。なお、ランプリクエスト生成処理の詳細については、後述の図１３１を参照しながら後で説明する。 Next, the host control circuit 210 performs lamp request generation processing (S353B). In this process, the host control circuit 210 generates a corresponding ramp request based on the animation request, the contents of the effect, and the presence / absence of the player's pressing operation. Details of the ramp request generation process will be described later with reference to FIG. 131 described later.
次いで、ホスト制御回路２１０は、アニメーションリクエストに基づいて、役物リクエスト生成処理を行う（Ｓ３５３Ｃ）。この処理では、ホスト制御回路２１０は、アニメーションリクエストが指定する演出に対応する役物リクエストを生成する。また、この処理では、ホスト制御回路２１０は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成された役物リクエストを、ホスト制御回路２１０内に設けられたリクエストバッファに一時的に格納する。 Next, the host control circuit 210 performs an accessory request generation process based on the animation request (S353C). In this process, the host control circuit 210 generates an accessory request corresponding to the effect specified by the animation request. Further, in this processing, the host control circuit 210 provides the generated accessory request in the host control circuit 210 in order to synchronize the video display operation with the sound reproduction operation, the light emission operation, and the accessory driving operation. Temporarily store in the specified request buffer.
そして、Ｓ３５３Ｃの処理後、ホスト制御回路２１０は、この例のアニメーションリクエスト構築処理を終了し、処理を副制御メイン処理（図８１参照）のＳ２０７に移す。 Then, after the process of S353C, the host control circuit 210 ends the animation request construction process of this example, and moves the process to S207 of the sub-control main process (see FIG. 81).
（５−２）ランプリクエスト生成処理
次に、図１３１を参照して、この例のアニメーションリクエスト構築処理（図１３０参照）中のＳ３５３Ｂで行うランプリクエスト生成処理について説明する。なお、図１３１は、ホスト制御回路２１０により実行されるこの例のランプリクエスト生成処理の手順を示すフローチャートである。
(5-2) Ramp Request Generation Processing Next, the ramp request generation processing performed in S353B in the animation request construction processing (see FIG. 130) of this example will be described with reference to FIG. FIG. 131 is a flowchart showing the procedure of the lamp request generation process of this example executed by the host control circuit 210.
まず、ホスト制御回路２１０は、アニメーションリクエストが指定する演出に対応するランプリクエストを取得する（呼び出す）（Ｓ８５１）。 First, the host control circuit 210 acquires (calls) a lamp request corresponding to the effect specified by the animation request (S851).
次いで、ホスト制御回路２１０は、現時点が連続変動演出中の変動開始時であるか否かを判別する（Ｓ８５２）。具体的には、ホスト制御回路２１０は、変動停止に関するコマンド（変動停止コマンドや、大当たりを示すコマンドなど）を受信した後に、変動開始に関するコマンド（特別図柄演出開始コマンドなど）を受信したか否かを判別して、現時点が連続変動演出中の変動開始時であるか否かを判別する。そして、ホスト制御回路２１０が、変動停止に関するコマンドを受信した後に、変動開始に関するコマンドを受信した場合には、Ｓ８５２はＹＥＳ判定となる。 Next, the host control circuit 210 determines whether or not the current time is the time of start of change during the continuous change effect (S852). Specifically, whether or not the host control circuit 210 has received a command (such as a special symbol effect start command) related to a change start after receiving a command related to a change stop (such as a change stop command or a command indicating a jackpot). Is determined, and it is determined whether or not the current time is the start of the change during the continuous change effect. If the host control circuit 210 receives a command related to change start after receiving a command related to change stop, the determination in S852 is YES.
Ｓ８５２において、ホスト制御回路２１０が、現時点が連続変動演出中の変動開始時でないと判別した場合（Ｓ８５２がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ８５４の処理を行う。 In S852, when the host control circuit 210 determines that the current time is not the start of change during the continuous change effect (when S852 is NO), the host control circuit 210 performs the process of S854 described later.
一方、Ｓ８５２において、ホスト制御回路２１０が、現時点が連続変動演出中の変動開始時であると判別した場合（Ｓ８５２がＹＥＳ判定の場合）、ホスト制御回路２１０は、連続変動演出用のランプリクエストを取得する（Ｓ８５３）。また、この処理では、ホスト制御回路２１０は、Ｓ８５１で取得したランプリクエストを、連続変動演出用のランプリクエストで書き換える。これにより、透明定義データを使用した連続変動演出用のＬＥＤデータに対応付けられたランプリクエストが生成される。 On the other hand, when the host control circuit 210 determines in S852 that the current time is the start of fluctuation during the continuous fluctuation effect (when S852 is YES), the host control circuit 210 issues a ramp request for the continuous fluctuation effect. Obtain (S853). In this process, the host control circuit 210 rewrites the ramp request acquired in S851 with a ramp request for continuous variation effect. Thereby, the lamp request matched with the LED data for continuous variation effects using the transparent definition data is generated.
Ｓ８５３の処理後、又は、Ｓ８５２がＮＯ判定の場合、ホスト制御回路２１０は、現時点がボタン演出中であり且つ遊技者によるボタン操作が検出された時であるか否かを判別する（Ｓ８５４）。具体的には、ホスト制御回路２１０は、ボタン演出中において、遊技者によるボタン押下操作の実行に対応する信号（図８７中の入力信号）がボタン操作のドライバからホスト制御回路２１０に入力されたか否かを判別して、現時点がボタン演出中であり且つ遊技者によるボタン操作が検出された時であるか否かを判別する。そして、ホスト制御回路２１０が、ボタン演出中において、ボタン押下操作の実行に対応する信号の入力を検知した場合には、Ｓ８５４はＹＥＳ判定となる。 After the processing of S853 or when S852 is NO, the host control circuit 210 determines whether or not the present time is during the button production and the button operation by the player is detected (S854). Specifically, during the button production, the host control circuit 210 has received a signal (input signal in FIG. 87) corresponding to execution of the button pressing operation by the player from the button operation driver to the host control circuit 210. It is determined whether or not the present time is the button production and the button operation by the player is detected. If the host control circuit 210 detects an input of a signal corresponding to the execution of the button pressing operation during the button effect, S854 is YES.
Ｓ８５４において、ホスト制御回路２１０が、Ｓ８５４の判定条件を満たさないと判別した場合（Ｓ８５４がＮＯ判定の場合）、ホスト制御回路２１０は、後述のＳ８５６の処理を行う。 In S854, when the host control circuit 210 determines that the determination condition of S854 is not satisfied (when S854 is NO), the host control circuit 210 performs the process of S856 described later.
一方、Ｓ８５４において、ホスト制御回路２１０が、Ｓ８５４の判定条件を満たすと判別した場合（Ｓ８５４がＹＥＳ判定の場合）、ホスト制御回路２１０は、ボタン演出用のランプリクエストを取得する（Ｓ８５５）。また、この処理では、ホスト制御回路２１０は、Ｓ８５１で取得したランプリクエストを、ボタン演出用のランプリクエストで書き換える。これにより、透明定義データを使用したボタン演出用のＬＥＤデータに対応付けられたランプリクエストが生成される。 On the other hand, when the host control circuit 210 determines in S854 that the determination condition of S854 is satisfied (when S854 is YES), the host control circuit 210 acquires a lamp request for button effect (S855). In this process, the host control circuit 210 rewrites the lamp request acquired in S851 with a lamp request for button effect. Thereby, the lamp request matched with the LED data for button effects using the transparency definition data is generated.
Ｓ８５５の処理後、又は、Ｓ８５４がＮＯ判定の場合、ホスト制御回路２１０は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、取得された（生成された）ランプリクエストをホスト制御回路２１０内に設けられたリクエストバッファに一時的に格納する（Ｓ８５６）。そして、Ｓ８５６の処理後、ホスト制御回路２１０は、この例のランプリクエスト生成処理を終了し、処理をこの例のアニメーションリクエスト構築処理（図１３０参照）のＳ３５３Ｃに移す。 After the processing of S855, or when S854 is NO, the host control circuit 210 is acquired (generated) in order to synchronize the video display operation with the sound reproduction operation, the light emission operation, and the accessory driving operation. ) The ramp request is temporarily stored in a request buffer provided in the host control circuit 210 (S856). After the process of S856, the host control circuit 210 ends the ramp request generation process of this example, and moves the process to S353C of the animation request construction process (see FIG. 130) of this example.
（６）各種効果のまとめ及び変形態様
この例の透明定義データを用いたＬＥＤ２８１の点灯制御は、上述のように、特に、複数種のＬＥＤ点灯演出が複合する場合の点灯制御に好適である。具体的には、演出が複合する場合、通常、各演出のＬＥＤデータに対して複雑なタイムチャートを作成する必要があるが、この例のように、実行優先度順位が設定された複数のチャンネルに各演出のＬＥＤデータを設定し、且つ、演出内容に応じて上位チャンネルに適宜所定のタイミングで透明定義データを設定した場合には、ＬＥＤ２８１の点灯時間を厳密に設定したデータを作成する必要が無くなり、演出データの作成が簡便になる。すなわち、透明定義データを使用してＬＥＤアニメーションを作成することにより、複数種のＬＥＤ点灯演出が複合する場合であっても、正確に且つ簡便にＬＥＤ点灯制御（ＬＥＤ２８１を用いた演出制御）を行うことができる。
(6) Summary and Modification of Various Effects The lighting control of the LED 281 using the transparent definition data of this example is particularly suitable for lighting control when a plurality of types of LED lighting effects are combined as described above. Specifically, when productions are combined, it is usually necessary to create a complicated time chart for the LED data of each production. As in this example, a plurality of channels with execution priority orders set. If the LED data of each effect is set and transparency definition data is appropriately set at a predetermined timing for the upper channel according to the effect contents, it is necessary to create data in which the lighting time of the LED 281 is strictly set. The production of production data is simplified. That is, by creating an LED animation using the transparent definition data, even if multiple types of LED lighting effects are combined, LED lighting control (effect control using the LED 281) is accurately and easily performed. be able to.
また、この例の透明定義データを用いたＬＥＤ２８１の点灯制御では、次のような効果も得られる。パチンコ遊技機における現状の設計手法では、ＬＥＤの設定点灯時間は実際の演出時間より長くなるよう設定される（最長点灯時間に設定される）ことが多い。この場合、例えば、前回の変動演出におけるＬＥＤの点灯動作が終了し、次回の変動演出に対応したＬＥＤの点灯動作を開始するときに、前回の変動演出で設定されたＬＥＤデータが残り易くなり、これにより、前回の変動演出から次の変動演出へのＬＥＤ点灯の移行動作がスムーズでなくなるという課題が存在する。しかしながら、この例のように、変動演出毎にその開始時に透明定義データを設定することによって、前回の変動演出で残っている余計なＬＥＤデータの影響を防止することができる。 Further, in the lighting control of the LED 281 using the transparent definition data in this example, the following effects can be obtained. In the current design method in pachinko machines, the set lighting time of the LED is often set to be longer than the actual performance time (set to the longest lighting time). In this case, for example, when the LED lighting operation in the previous variation effect ends and the LED lighting operation corresponding to the next variation effect starts, the LED data set in the previous variation effect is likely to remain, Thereby, the subject that the transition operation of LED lighting from the last variation production to the next variation production does not exist smoothly exists. However, as in this example, by setting the transparent definition data at the start of each variation effect, the influence of extra LED data remaining in the previous variation effect can be prevented.
なお、上述したＬＥＤアニメーションの各種生成例では、透明定義データを設定しない演出として、先読み演出やステージ演出と呼ばれる演出を例に挙げて説明したが、本発明はこれに限定されない。これらの演出以外にも、例えば、「第４図柄」と呼ばれる、特別図柄の抽選結果に対応した図柄の表示演出で使用されるＬＥＤデータ、エラー表示時に使用されるＬＥＤデータに対しても、透明定義データを設定しないようにしてもよい。 In the above-described various generation examples of LED animation, the effects referred to as pre-read effects and stage effects have been described as effects that do not set the transparency definition data. However, the present invention is not limited to this. In addition to these effects, for example, the LED data used for the display effect of the symbol corresponding to the lottery result of the special symbol called “4th symbol”, and the LED data used at the time of error display are also transparent. Definition data may not be set.
また、第４図柄のＬＥＤデータは、先読み演出やステージ演出と呼ばれる演出用のＬＥＤデータがセットされるチャンネルより実行優先順位の高いチャンネルにセットされる。さらに、エラー表示用のＬＥＤデータは、第４図柄のＬＥＤデータがセットされるチャンネルより実行優先順位の高いチャンネルにセットされる。 In addition, the LED data of the fourth pattern is set in a channel having a higher execution priority than a channel in which LED data for effects called prefetch effects and stage effects is set. Further, the error display LED data is set in a channel having a higher execution priority than the channel in which the LED data of the fourth symbol is set.
［変形例１０］
ところで、上述した実施形態によれば、メインＣＰＵ７１が、第１始動口入賞及び第２始動口入賞の保留個数が「０」になった状態（特別図柄ゲームの始動記憶が「０」になった状態）が所定時間（例えば、３０ｓｅｃ）維持されることを条件として、デモ表示コマンドデータを副制御回路２００内のホスト制御回路２１０に送信し、副制御回路２００は、デモ表示コマンドデータを受信すると、表示装置１３の表示領域１３ａにデモ画面を表示させている。このため、遊技店の開店当初においては、遊技島の各遊技機に一斉に電源が投入されることから、約３０秒後に遊技島の各遊技機が一斉にデモ表示を開始するようになり、遊技者に大きなインパクトを与えている。しかしながら、遊技者が遊技を開始して、第１始動口４４あるいは第２始動口４５に遊技球を入球させることにより、遊技島における各遊技機のデモ表示タイミングにばらつきが生じてしまう。これにより、デモ表示によって遊技者にインパクトを与えることが困難になる。次に記載する変形例１０は、この問題を解決するものである。
[Modification 10]
By the way, according to the embodiment described above, the main CPU 71 is in a state in which the number of reserved first winning slot winnings and the second starting slot winning is “0” (the special symbol game starting memory is “0”). When the state display state is maintained for a predetermined time (for example, 30 seconds), demo display command data is transmitted to the host control circuit 210 in the sub control circuit 200, and the sub control circuit 200 receives the demo display command data. The demonstration screen is displayed in the display area 13a of the display device 13. For this reason, at the beginning of the opening of the amusement store, the power of all the gaming machines on the amusement island is turned on all at once, so that each gaming machine on the amusement island starts demo display all at once after about 30 seconds, It has a big impact on the player. However, when a player starts a game and enters a game ball into the first start port 44 or the second start port 45, the display timing of each game machine on the game island varies. This makes it difficult to give an impact to the player through the demonstration display. The following modified example 10 solves this problem.
本実施形態の変形例１０は、図７３に示す特別図柄記憶チェック処理において、メインＣＰＵ７１が実行するデモ表示処理（Ｓ３７）が異なっている。なお、変形例１０におけるデモ表示は、３０秒間のデモムービー表示と３０秒間の識別図柄の停止表示とからなる計６０秒の単位デモ表示が繰り返されることを例として説明する。 The tenth modification of the present embodiment is different in the demo display process (S37) executed by the main CPU 71 in the special symbol memory check process shown in FIG. The demo display in the modified example 10 will be described as an example in which a unit demo display of 60 seconds in total including a 30 second demo movie display and a 30 second identification symbol stop display is repeated.
図１３２は、変形例１０におけるデモ表示処理の処理手順を示すフローチャートである。
まず、メインＣＰＵ７１は、デモ開始タイマが停止中か否かを判別する（Ｓ９００）。Ｓ９００おいて、メインＣＰＵ７１が、デモ開始タイマが停止中であると判別した場合（Ｓ９００がＹＥＳ判定の場合）、メインＣＰＵ７１は、デモ同期タイマ及び基準時間タイマよりタイマ値を取得する（Ｓ９０１）。
FIG. 132 is a flowchart showing the processing procedure of the demonstration display processing in the modified example 10.
First, the main CPU 71 determines whether or not the demonstration start timer is stopped (S900). In S900, when the main CPU 71 determines that the demonstration start timer is stopped (when S900 is YES), the main CPU 71 acquires a timer value from the demo synchronization timer and the reference time timer (S901).
デモ開始タイマ、デモ同期タイマ及び基準時間タイマは、メインＲＡＭ７３の所定の記憶領域にタイマ値を記憶し、このタイマ値に一定のタイミングで一定値ずつ加算することによってタイマとして機能させるものである。 The demo start timer, the demo synchronization timer, and the reference time timer function as timers by storing a timer value in a predetermined storage area of the main RAM 73 and adding the timer value to the timer value at a constant timing.
デモ開始タイマは、第１始動口入賞及び第２始動口入賞の保留個数が「０」になった状態の時間を計時する。デモ同期タイマ及び基準時間タイマは、パチンコ遊技機１への電源投入後、同時に計時を開始する。デモ同期タイマは、単位デモ表示の時間（例えば、６０秒）ずつ計時する。基準時間タイマは、所定時間（例えば１／１００秒）ずつ計時する。デモ同期タイマ及び基準時間タイマの計時開始時点は同じであるため、デモ同期タイマのタイマ値が変化した時点で、デモ同期タイマのタイマ値と基準時間タイマのタイマ値とは同じ値を示すようになる。なお、デモ開始タイマは、パチンコ遊技機１への電源投入後、３０秒後に計時を開始するものとする。 The demonstration start timer counts the time in which the number of reserved first start opening prizes and second start opening winnings is “0”. The demo synchronization timer and the reference time timer start timing simultaneously after the power to the pachinko gaming machine 1 is turned on. The demo synchronization timer measures the unit demo display time (for example, 60 seconds). The reference time timer measures time by a predetermined time (for example, 1/100 second). Since the timing of the demo synchronization timer and the reference time timer is the same, when the timer value of the demo synchronization timer changes, the timer value of the demo synchronization timer and the timer value of the reference time timer indicate the same value. Become. The demonstration start timer starts timing 30 seconds after the power to the pachinko gaming machine 1 is turned on.
更に、遊技島の電源が投入されることによって、遊技島に設置されている複数の遊技機が一斉に電源が投入されることから、遊技島に含まれるパチンコ遊技機１における基準時間タイマ及びデモ同期タイマは、同じタイミングで始動することになり、同じタイマ値を計数することになる。 In addition, when the game island is turned on, a plurality of gaming machines installed on the game island are turned on at the same time. Therefore, a reference time timer and a demonstration in the pachinko gaming machine 1 included in the game island are provided. The synchronous timer will start at the same timing and will count the same timer value.
図１３２に戻って、メインＣＰＵ７１は、デモ開始時間を算出して、その算出結果をデモ開始タイマにセットして（Ｓ９０２）、デモ開始タイマを始動させる処理を行う（Ｓ９０３）。この処理が終了した場合に、デモ表示処理を終了する。 Returning to FIG. 132, the main CPU 71 calculates a demonstration start time, sets the calculation result in the demonstration start timer (S902), and performs a process of starting the demonstration start timer (S903). When this process ends, the demo display process ends.
デモ開始時間Ｔは、第１始動口入賞及び第２始動口入賞の保留個数が「０」になった時点から、規定の待ち時間（例えば、３０秒）を経過して更にデモ同期タイマの値が更新される時点までの時間である。 The demonstration start time T is the value of the demo synchronization timer after a specified waiting time (for example, 30 seconds) has elapsed since the number of reserved first and second start opening prizes has reached “0”. Is the time to the point where is updated.
第１始動口入賞及び第２始動口入賞の保留個数が「０」になった時点は、基準時間タイマの値によって特定可能である。この時点の基準時間タイマの値とデモ同期タイマの値との差をΔＴとすると、ΔＴが３０秒以下の場合には、規定の待ち時間（例えば、３０秒）を経過した時点でデモ同期タイマの値が更新されないことから、デモ開始時間Ｔは、Ｔ＝６０−ΔＴの式で算出可能である。また、ΔＴが３０秒を越える場合には、規定の待ち時間（例えば、３０秒）を経過した時点でデモ同期タイマの値が更新されることから、デモ開始時間Ｔは、単位デモ表示の時間（６０秒）加算されて、Ｔ＝１２０−ΔＴの式で算出可能である。 The point in time when the reserved number of the first start opening winnings and the second starting opening winnings becomes “0” can be specified by the value of the reference time timer. Assuming that the difference between the reference time timer value and the demo synchronization timer value at this time is ΔT, if ΔT is 30 seconds or less, the demo synchronization timer is reached when a specified waiting time (for example, 30 seconds) has elapsed. Since the value of is not updated, the demonstration start time T can be calculated by the equation T = 60−ΔT. Also, if ΔT exceeds 30 seconds, the value of the demo synchronization timer is updated when a specified waiting time (for example, 30 seconds) has elapsed, so the demonstration start time T is the unit demonstration display time. (60 seconds) can be added and calculated by the equation T = 120−ΔT.
したがって、デモ開始タイマには、最小で３０秒、最大で約９０秒セットされることになる。デモ開始タイマにデモ開始時間がセットされてデモ開始タイマが始動すると、タイマ値が１秒ごとに１ずつ減算される。 Therefore, the demonstration start timer is set to a minimum of 30 seconds and a maximum of about 90 seconds. When the demonstration start time is set in the demonstration start timer and the demonstration start timer starts, the timer value is decremented by 1 every second.
また図１３２に戻って、メインＣＰＵ７１は、デモ開始タイマが停止中であると判別しない場合（Ｓ９００がＮＯ判定の場合）、デモ開始タイマが０以下になったか否かを判定し、デモ開始タイマが０以下になったと判定した場合（Ｓ９０４のＹＥＳ）には、メインＣＰＵ７１は、デモ表示コマンドをメインＲＡＭ７３にセットした後（Ｓ９０５）、デモ表示処理を終了する。メインＣＰＵ７１が、デモ開始タイマが０以下になったと判定しない場合には、デモ表示処理を終了する。そして、デモ表示コマンドのデータは、主制御回路７０のメインＣＰＵ７１から副制御回路２００内のホスト制御回路２１０に送信される。副制御回路２００は、デモ表示コマンドデータを受信すると、表示装置１３の表示領域１３ａにデモ画面を表示させる。 Returning to FIG. 132, if the main CPU 71 does not determine that the demonstration start timer is stopped (NO in S900), the main CPU 71 determines whether or not the demonstration start timer has become 0 or less. When it is determined that the value has become 0 or less (YES in S904), the main CPU 71 sets the demo display command in the main RAM 73 (S905), and ends the demo display process. If the main CPU 71 does not determine that the demonstration start timer has become 0 or less, the demonstration display process ends. The demo display command data is transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub control circuit 200. When the sub control circuit 200 receives the demo display command data, the sub control circuit 200 displays a demo screen in the display area 13 a of the display device 13.
なお、デモ開始タイマの計時中においては、表示装置１３の表示領域１３ａに停止状態の識別図柄が継続して表示され、第１始動口４４あるいは第２始動口４５への入賞があった場合、主制御回路１００が始動入賞に基づく演出に関するコマンドを副制御回路２００に送信するため、表示装置１３の表示領域１３ａにはデモ画面に変わって、演出用の識別図柄の変動表示が行われる。また、第１始動口４４あるいは第２始動口４５への入賞があった場合に、メインＣＰＵ７１は、デモ開始タイマの計時を停止するとともに、タイマ値をリセットする。 In addition, during the time of the demonstration start timer, when the stop pattern identification symbol is continuously displayed in the display area 13a of the display device 13 and there is a winning at the first start port 44 or the second start port 45, Since the main control circuit 100 transmits a command related to the effect based on the start winning prize to the sub-control circuit 200, the display area 13a of the display device 13 is changed to a demonstration screen, and the display of the identification symbol for effect is changed. When there is a winning at the first start port 44 or the second start port 45, the main CPU 71 stops the time of the demonstration start timer and resets the timer value.
次に、変形例１０におけるデモ表示のタイミングについて、図１３３を参照しながら説明する。 Next, the demonstration display timing in Modification 10 will be described with reference to FIG.
図１３３は、遊技機に電源を一斉投入した後のデモ表示のタイミングを示す説明図であり、パターンＡは、遊技が実行されない遊技機の場合を示すものである。午前１０時に遊技機に電源が一斉投入されてから基準時間タイマ及びデモ同期タイマが同時に計時を開始する。また、デモ開始タイマは、電源が一斉投入されてから３０秒後に計時を開始する。
このため、遊技が実行されない遊技機においては、パターンＡに示すように、電源一斉投入時点から１分後にデモムービーの表示が開始される。それ以降、１分おきにデモムービーが表示される。
FIG. 133 is an explanatory diagram showing the timing of the demonstration display after the power is simultaneously turned on to the gaming machines, and the pattern A shows the case of the gaming machine in which the game is not executed. After the game machines are powered on at 10:00 am, the reference time timer and the demo synchronization timer start timing simultaneously. The demonstration start timer starts timing 30 seconds after the power is turned on all at once.
For this reason, in a gaming machine in which no game is executed, as shown in pattern A, the display of the demo movie is started one minute after the simultaneous power-on. Thereafter, a demo movie is displayed every minute.
ここで、遊技が実行され、始動入賞すると表示手段１９において識別図柄の導出表示が行われ、例えば、パターンＢに示すように、１０時１分１５秒で識別図柄が停止した場合、基準時間タイマは１分１５秒を計時し、デモ同期タイマは１分００秒を計時することから、デモ開始時間として４５秒がセットされる。このため、識別図柄が停止した状態が４５秒継続して、１０時２分００秒になった時点で、デモムービーの表示が開始される。それ以降、始動入賞しない場合には、１分おきにデモムービーが表示される。 Here, when the game is executed and the start winning prize is given, the display unit 19 displays the identification symbol. For example, as shown in the pattern B, when the identification symbol stops at 10: 1: 15, the reference time timer Counts 1 minute 15 seconds, and the demo synchronization timer times 1 minute 00 seconds, so 45 seconds is set as the demonstration start time. For this reason, the display of the demo movie is started when the state where the identification symbol is stopped continues for 45 seconds and becomes 10:20:00. After that, if there is no start prize, a demo movie is displayed every minute.
また、パターンＣに示すように、パターンＢよりも遅く１０時１分４５秒で識別図柄が停止した場合、基準時間タイマは１分４５秒を計時し、デモ同期タイマは１分００秒を計時することから、デモ開始時間として７５秒がセットされる。このため、識別図柄が停止した状態が７５秒継続して、１０時３分００秒になった時点で、デモムービーの表示が開始される。それ以降、始動入賞しない場合には、１分おきにデモムービーが表示される。 As shown in pattern C, when the identification symbol stops at 10: 1: 45 later than pattern B, the reference time timer measures 1 minute 45 seconds, and the demo synchronization timer measures 1 minute 00 seconds. Therefore, 75 seconds is set as the demonstration start time. For this reason, the display of the demonstration movie is started when the state where the identification symbol is stopped continues for 75 seconds and becomes 10:30:00. After that, if there is no start prize, a demo movie is displayed every minute.
仮に、１番の遊技機がパターンＡでデモ表示を行い、２番の遊技機がパターンＢでデモ表示を行い、３番の遊技機がパターンＣでデモ表示を行った場合、１０時２分００秒になった時点で、１番の遊技機と２番の遊技機とが同じタイミングでデモ表示を開始し、１０時３分００秒になった時点で、１〜３番の遊技機が同じタイミングでデモ表示を開始する。 If the first gaming machine displays a demonstration with pattern A, the second gaming machine displays a demonstration with pattern B, and the third gaming machine displays a demonstration with pattern C, 10: 2 At 00 seconds, the No. 1 gaming machine and No. 2 gaming machine start the demonstration display at the same timing, and at 10: 3: 00, the No. 1 to 3 gaming machines Start demo display at the same timing.
このように変形例１０によれば、遊技島における複数の遊技機のデモ表示が同期することから、例えば、遊技が行われていない遊技機が複数ある場合に、これらの遊技機によって一斉にデモ表示が行われる。これにより、遊技者にインパクトを与えるデモ表示が可能になる。
また、デモ同期タイマの発信する時間情報に基づいて、決められたタイミングでデモ演出表示の制御を行うので、途中、識別図柄の変動表示が行われても、停止表示後、３０秒経過するとともに、次の時間情報まで待機する待機制御によって、所定のタイミングでデモ演出表示が行われることになる。このため、例えば、遊技店において島を形成する複数の遊技機において、発生タイミングの一定ではない識別図柄の変動表示が行われたとしても、デモ演出表示の開始タイミングを一定にすることが可能となり、遊技店における複数の遊技機間で、図柄変動表示を行っている遊技機を除いて、可能な限り同期のとれた演出表示を行うことが可能となる。
As described above, according to the tenth modification, the demonstration displays of a plurality of gaming machines on the gaming island are synchronized. For example, when there are a plurality of gaming machines where no gaming is performed, the demonstrations are performed simultaneously by these gaming machines. Display is performed. Thereby, the demonstration display which gives an impact to a player is attained.
In addition, since the demonstration effect display is controlled at a predetermined timing based on the time information transmitted by the demo synchronization timer, 30 seconds have elapsed after the stop display even if the identification symbol variation display is performed midway. The demonstration effect display is performed at a predetermined timing by the standby control that waits until the next time information. For this reason, for example, in a plurality of gaming machines that form an island in a gaming store, even if a variation display of identification symbols whose generation timing is not constant is performed, it is possible to make the start timing of the demonstration effect display constant. In addition, it is possible to perform as much as possible effect display among a plurality of gaming machines in a gaming store, except for gaming machines that perform symbol variation display.
以上、変形例１０について説明したが、変形例１０は上述した構成に限るものではない。例えば、上述した変形例１０においては、複数の遊技機におけるデモ表示が同期するように、主制御回路１００側でデモ表示コマンドデータの送信タイミングを調整しているが、それに限らず、副制御回路２００が、主制御回路１００からデモ表示コマンドデータを受信した際に、複数の遊技機におけるデモ表示が同期するように、デモ表示の開始タイミングを調整するように構成してもよい。 The modification 10 has been described above, but the modification 10 is not limited to the above-described configuration. For example, in the modified example 10 described above, the transmission timing of the demonstration display command data is adjusted on the main control circuit 100 side so that the demonstration displays in a plurality of gaming machines are synchronized. When the demo display command data is received from the main control circuit 100, the demo display start timing may be adjusted so that the demo displays in a plurality of gaming machines are synchronized.
具体的には、ホスト制御回路２１０に、上述したデモ同期タイマの機能を持たせる。そして、主制御回路１００は、第１始動口入賞及び第２始動口入賞の保留個数が「０」になった状態が３０秒継続した場合にデモ表示コマンドデータを副制御回路２００に送信する。副制御回路２００のホスト制御回路２１０は、主制御回路１００からデモ表示コマンドデータを受信した場合に、図８１に示すコマンド解析処理（Ｓ２０５）において、デモ表示コマンドデータを受信した時点からデモ同期タイマにおける次の更新時点までの待機時間を算出して、その待機時間を遅延タイマにセットし、遅延タイマを始動させる。その後、遅延タイマが、セットした待機時間を計時した場合に、デモ表示を実行させる。これにより、遊技島においてデモ表示を行っている遊技機が複数ある場合に、それら複数の遊技機におけるデモ表示を同期させることが可能になる。なお、遅延タイマは、副制御回路２００が変動開始コマンドを受信した場合に停止、リセットされる。 Specifically, the host control circuit 210 is provided with the function of the demo synchronization timer described above. Then, the main control circuit 100 transmits demo display command data to the sub-control circuit 200 when the state where the reserved number of the first start opening winnings and the second starting opening winnings is “0” continues for 30 seconds. When the host control circuit 210 of the sub control circuit 200 receives the demo display command data from the main control circuit 100, the demo synchronization timer from the time when the demo display command data is received in the command analysis processing (S205) shown in FIG. The waiting time until the next update point in is calculated, the waiting time is set in the delay timer, and the delay timer is started. Thereafter, when the delay timer times the set waiting time, the demonstration display is executed. Thereby, when there are a plurality of gaming machines displaying a demonstration on the gaming island, it is possible to synchronize the demonstration display on the plurality of gaming machines. The delay timer is stopped and reset when the sub-control circuit 200 receives a change start command.
あるいは、ホスト制御回路２１０に、上述した基準時間タイマ及びデモ同期タイマの機能を持たせる。そして、主制御回路１００は、第１始動口入賞及び第２始動口入賞の保留個数が「０」になった状態が３０秒継続した場合にデモ表示コマンドデータを副制御回路２００に送信する。副制御回路２００のホスト制御回路２１０は、主制御回路１００からデモ表示コマンドデータを受信した場合に、図８１に示すコマンド解析処理（Ｓ２０５）において、基準時間タイマの値とデモ同期タイマの値との時間差を求め、デモ表示パターンの最初からこの時間差だけ経過した時点の画像からデモ表示を開始させる。これにより、遊技島においてデモ表示を行っている遊技機が複数ある場合に、それら複数の遊技機におけるデモ表示を同期させることが可能になる。 Alternatively, the host control circuit 210 is provided with the functions of the reference time timer and the demo synchronization timer described above. Then, the main control circuit 100 transmits demo display command data to the sub-control circuit 200 when the state where the reserved number of the first start opening winnings and the second starting opening winnings is “0” continues for 30 seconds. When the host control circuit 210 of the sub control circuit 200 receives the demo display command data from the main control circuit 100, in the command analysis process (S205) shown in FIG. 81, the reference time timer value, the demo synchronization timer value, And the demo display is started from the image when the time difference has elapsed from the beginning of the demo display pattern. Thereby, when there are a plurality of gaming machines displaying a demonstration on the gaming island, it is possible to synchronize the demonstration display on the plurality of gaming machines.
また、上述した基準時間タイマ及びデモ同期タイマとして、ＲＴＣ２１１を利用することも可能である。具体的には、ＲＴＣ２１１は、実際の時刻を１／１００秒単位で計時するものとし、ＲＴＣ２１１が計時する時刻を基準時間タイマの計時値とし、ＲＴＣ２１１が計時する時刻における時、分までをデモ同期タイマとする。そして、識別図柄が停止した時点における基準時間タイマとデモ同期タイマとの差、言い替えれば、ＲＴＣ２１１の秒の値が３０秒以下であれば、ＲＴＣ２１１の「分」の値が「＋１」される時点をデモ表示の開始時点とする。ＲＴＣ２１１の秒の値が３０秒を越えた場合には、ＲＴＣ２１１の「分」の値が「＋２」される時点をデモ表示の開始時点とする。図１３１のパターンＢを例にすると、識別図柄が停止した時点で、ＲＴＣ２１１が１０ｈ０１ｍ１５ｓを計時した場合、ＲＴＣ２１１が１０ｈ０２ｍ００ｓを計時する時点がデモ表示の開始時点となり、パターンＣを例にすると、識別図柄が停止した時点で、ＲＴＣ２１１が１０ｈ０１ｍ４５ｓを計時した場合、ＲＴＣ２１１が１０ｈ０３ｍ００ｓを計時する時点がデモ表示の開始時点となる。 The RTC 211 can also be used as the reference time timer and the demo synchronization timer described above. Specifically, the RTC 211 measures the actual time in units of 1/100 seconds, uses the time measured by the RTC 211 as the time value of the reference time timer, and demo-synchronizes the hour and minute at the time measured by the RTC 211. Use a timer. Then, the difference between the reference time timer and the demo synchronization timer at the time when the identification symbol is stopped, in other words, when the second value of the RTC 211 is 30 seconds or less, the time when the “minute” value of the RTC 211 is “+1” Is the starting point of the demo display. When the second value of the RTC 211 exceeds 30 seconds, the time point at which the value of the “minute” of the RTC 211 is “+2” is set as the start point of the demonstration display. In the case of pattern B in FIG. 131, when the RTC 211 measures 10h01m15s when the identification symbol stops, the point in time when the RTC 211 measures 10h02m00s is the start point of the demonstration display. When the RTC 211 counts 10h01m45s at the time of stopping, the time when the RTC 211 counts 10h03m00s is the start time of the demonstration display.
［変形例１１］
上述した実施形態によれば、音声チャンネルにおいて優先順位の高いチャンネルの音声データを優先して出力させることにより、優先順位の高い音声（エラー音、演出音等）を遊技者が聞こえるようにしていることに対し、変形例１１は、マルチエフェクタ２２８に、サイドチェインを実行する機能を具備させ、スピーカ１１に出力する信号に対して処理を施すことにより、優先順位の高い音声（エラー音、演出音等）が遊技者に聞こえ易くするものである。サイドチェインとはエフェクタの制御信号として別のチャンネルの信号を利用する外部入力方式である。
[Modification 11]
According to the above-described embodiment, by giving priority to the audio data of the channel with the higher priority in the audio channel, the player can hear the audio with higher priority (error sound, production sound, etc.). On the other hand, in the modified example 11, the multi-effector 228 is provided with a function of executing a side chain, and processing is performed on the signal output to the speaker 11, so that high priority sound (error sound, production sound) Etc.) to make it easier for the player to hear. The side chain is an external input method that uses a signal of another channel as an effector control signal.
図１３４（ａ）は、マルチエフェクタ２２８の要部構成を示すブロック図である。マルチエフェクタ２２８は、サイドチェイン制御部２２８ａと、エフェクト制御部２２８ｂと、ミキサ２２８ｃと、を備えている。
マルチエフェクタ２２８には、メインジェネレータ２２７の各音声チャンネルに音声データをセットすることによって変換された各音声信号が入力される。
FIG. 134 (a) is a block diagram showing the main configuration of the multi-effector 228. The multi-effector 228 includes a side chain control unit 228a, an effect control unit 228b, and a mixer 228c.
The multi-effector 228 receives each sound signal converted by setting sound data in each sound channel of the main generator 227.
サイドチェイン制御部２２８ａは、図１３４（ｂ）に示す１又は複数のサイドチェインエフェクタ２２８ｄを備えている。サイドチェインエフェクタ２２８ｄは、２入力１出力であり、一方の入力に所定の音声チャンネルに対応する信号線が接続され、他方の入力に比較用の所定の音声チャンネルに対応する信号線が接続される。この際、一方の入力に対応する音声チャンネルは、他方の入力に対応する音声チャンネルよりも優先度が高いものとする。そして、サイドチェインエフェクタ２２８ｄは、２入力に音声信号が入力された場合に、一方の入力の音声信号に対して、他方の入力の音声信号と重複する部分の音量を低くする処理を行ってエフェクト制御部２２８ｂに出力する。なお、サイドチェインエフェクタ２２８ｄにおいて他方の入力に音声信号が入力されない場合には、一方の入力に入力される音声信号がそのままエフェクト制御部２２８ｂに出力されることになる。 The side chain control unit 228a includes one or more side chain effectors 228d shown in FIG. 134 (b). The side chain effector 228d has two inputs and one output. A signal line corresponding to a predetermined audio channel is connected to one input, and a signal line corresponding to a predetermined audio channel for comparison is connected to the other input. . At this time, the audio channel corresponding to one input has higher priority than the audio channel corresponding to the other input. Then, when an audio signal is input to two inputs, the side chain effector 228d performs an effect on the audio signal of one input by reducing the volume of a portion overlapping with the audio signal of the other input. It outputs to the control part 228b. Note that if no audio signal is input to the other input in the side chain effector 228d, the audio signal input to one input is output to the effect control unit 228b as it is.
エフェクト制御部２２８ｂは、サイドチェイン制御部２２８ａから出力される各音声信号に対して、必要に応じて所定のエフェクト効果を施してミキサ２２８ｃに出力する。なお、エフェクト制御部２２８ｂにおいてエフェクト処理されない音声信号はそのままミキサ２２８ｃに出力されることになる。ミキサ２２８ｃは、エフェクト制御部２２８ｂを通過した各音声信号を合成する。 The effect control unit 228b applies a predetermined effect to each audio signal output from the side chain control unit 228a as necessary, and outputs the result to the mixer 228c. Note that the audio signal not subjected to the effect processing in the effect control unit 228b is output to the mixer 228c as it is. The mixer 228c synthesizes the audio signals that have passed through the effect control unit 228b.
次に、サイドチェインエフェクタ２２８ｄの動作について、識別図柄の変動中にＢＧＭが流れており、保留球表示の変化に伴って保留演出音が出力された場合を例として説明する。 Next, the operation of the side chain effector 228d will be described by taking as an example the case where BGM is flowing during the change of the identification symbol and a holding effect sound is output with a change in the holding ball display.
この場合、サイドチェイン制御部２２８ａの一方の入力にＢＧＭの音声信号が入力され、他方の入力に保留演出音の音声信号が入力される。一方の入力にＢＧＭの音声信号が入力され、他方の入力に保留演出音の音声信号が入力されない場合には、スピーカ１１からＢＧＭが再生出力される。ＢＧＭの再生中に、サイドチェイン制御部２２８ａの他方の入力に保留球表示の変化に伴う保留演出音がセットされた場合、サイドチェインエフェクタ２２８ｄは、音声チャンネルにセットされているＢＧＭの音声信号における保留演出音の音声信号が出力されるタイミングと重複する部分の音量を低くする処理を行う。
そして、ミキサ２２８ｃによって、サイドチェイン処理されたＢＧＭの音声信号と保留演出音の音声信号とが合成されてスピーカ１１に出力される。この音声信号に基づいて、スピーカ１１が音声出力した場合、前面に出ていたＢＧＭが、保留演出音が出力されている間に後ろに下がっているように感じられ、その結果、保留演出音が聞こえやすくなる。
In this case, the BGM audio signal is input to one input of the side chain control unit 228a, and the audio signal of the hold effect sound is input to the other input. When the BGM audio signal is input to one input and the hold effect sound audio signal is not input to the other input, the BGM is reproduced and output from the speaker 11. If a hold effect sound accompanying a change in the hold ball display is set to the other input of the side chain control unit 228a during the BGM playback, the side chain effector 228d is connected to the BGM audio signal set in the audio channel. Processing for lowering the volume of the portion overlapping with the timing at which the audio signal of the hold effect sound is output is performed.
Then, the BGM audio signal subjected to the side chain processing and the audio signal of the hold effect sound are synthesized by the mixer 228 c and output to the speaker 11. Based on this audio signal, when the speaker 11 outputs a sound, the BGM appearing in the front is felt to fall back while the hold effect sound is being output, and as a result, the hold effect sound is It becomes easier to hear.
なお、ＢＧＭの再生中に、保留演出音が出力される場合を例として説明したが、それに限るものではなく、例えば、エラー音の再生中において保留演出音が出力される場合に、エラー音の音量を下げてもよく、更に、ＢＧＭの再生中に、「リーチ」や「大当り」等の演出音が出力される場合に、ＢＧＭの音量を下げてもよい。なお、ＢＧＭの音量を下げる程度については適宜設定可能であり、ＢＧＭの音量を０にしても、ＢＧＭが聞こえる程度に下げてもよい。 The case where the hold effect sound is output during the reproduction of the BGM has been described as an example. However, the present invention is not limited to this. For example, when the hold effect sound is output during the reproduction of the error sound, the error sound is output. The volume may be lowered, and the volume of the BGM may be lowered when an effect sound such as “reach” or “big hit” is output during BGM playback. It should be noted that the degree to which the volume of the BGM is lowered can be set as appropriate. The volume of the BGM may be set to 0 or may be lowered to the extent that the BGM can be heard.
また、上述した構成によれば、サイドチェインエフェクタ２２８ｄによって、ＢＧＭの音量を下げているが、それに限らず、ＢＧＭにおける特定の周波数帯を調整することによって、ＢＧＭをよりクリアな音声とすることにより、結果として保留演出音が聞こえやすくしてもよい。 Further, according to the above-described configuration, the volume of the BGM is lowered by the side chain effector 228d. However, the present invention is not limited to this, and by adjusting a specific frequency band in the BGM, the BGM can be made clearer. As a result, the hold effect sound may be easily heard.
このように本実施形態によれば、複数の音声が同時に出力される場合に、優先度の高い音声が出力されるタイミングで優先度の低い音声にサイドチェイン処理が施されるため、遊技者は、優先度の高い音声を明確に聞き取ることが可能になる。このように、専用デバイス（サイドチェインエフェクタ２２８ｄ）によって、音声の優先度を明確化することが可能となり、複数の音声を同時に出力することによる混声の微妙なバランスやタイミングを制御することが可能になる。 As described above, according to the present embodiment, when a plurality of sounds are output at the same time, the sidechain processing is performed on the sound with the lower priority at the timing when the sound with the higher priority is output. , It becomes possible to hear high priority voice clearly. Thus, the dedicated device (side chain effector 228d) makes it possible to clarify the priority of sound, and to control the delicate balance and timing of mixed sound by simultaneously outputting a plurality of sounds. Become.
なお、本実施形態について、パチンコ遊技機１０を例として説明したが、他の遊技機、例えばパチスロに本実施形態を適用することも可能である。 In addition, although this embodiment demonstrated the pachinko gaming machine 10 as an example, it is also possible to apply this embodiment to other gaming machines, for example, a pachislot machine.
［他の実施形態］
［パチスロの機能フロー］
本発明を適用可能な他の遊技機の実施形態について、以下に図面を参照しながら説明する。はじめに、図１３５を参照して、本実施形態における遊技機（以下、パチスロ）５００の機能フローについて説明する。
[Other Embodiments]
[Functional flow of pachislot]
Embodiments of other gaming machines to which the present invention can be applied will be described below with reference to the drawings. First, with reference to FIG. 135, a functional flow of the gaming machine (hereinafter, pachislot) 500 in the present embodiment will be described.
遊技者によりメダルが投入され、スタートレバー５０６が操作されると、予め定められた数値の範囲（例えば、０〜６５５３５）の乱数から１つの値（以下、乱数値）が抽出される。 When a medal is inserted by the player and the start lever 506 is operated, one value (hereinafter, random value) is extracted from random numbers in a predetermined numerical range (for example, 0 to 65535).
内部抽籤手段（内部当籤役決定手段ともいう。後述のメインＣＰＵ５３１）は、抽出された乱数値に基づいて抽籤を行い、内部当籤役（単に当籤役ともいう）を決定する。内部当籤役の決定により、有効ライン（入賞判定ライン、入賞ラインともいう）に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「ハズレ」に係るものとが設けられている。 An internal lottery means (also referred to as an internal winning combination determining means; main CPU 531 described later) performs lottery based on the extracted random number value and determines an internal winning combination (also simply referred to as a winning combination). By determining the internal winning combination, a combination of symbols that permits display along an active line (also referred to as a winning determination line or a winning line) is determined. The types of symbol combinations include those related to “winning” in which benefits such as paying out medals, re-games, bonuses, etc. are given to players, and other so-called “loses”. Is provided.
続いて、複数のリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転が行われた後で、遊技者によりストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒが押されると、リール停止制御手段（後述のモータ駆動回路５３９、後述のステッピングモータ５４９Ｌ，５４９Ｃ，５４９Ｒ）は、内部当籤役とストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒが押されたタイミングとに基づいて、該当するリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を停止する制御を行う。 Subsequently, after the plurality of reels 503L, 503C, and 503R are rotated, when the player presses the stop buttons 507L, 507C, and 507R, reel stop control means (a motor drive circuit 539 described later, a stepping described later) The motors 549L, 549C, and 549R) perform control to stop the rotation of the corresponding reels 503L, 503C, and 503R based on the internal winning combination and the timing when the stop buttons 507L, 507C, and 507R are pressed.
ここで、パチスロ５００では、基本的に、ストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒが押されたときから規定時間（１９０ｍｓｅｃ）内に、該当するリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を停止する制御が行われる。本実施形態では、上記規定時間内でのリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転に伴って移動する図柄の数を「滑り駒数」と呼び、その最大数を図柄４個分に定める。 Here, in the pachislot machine 500, basically, control is performed to stop the rotation of the corresponding reels 503L, 503C, and 503R within a specified time (190 msec) from when the stop buttons 507L, 507C, and 507R are pressed. In the present embodiment, the number of symbols that move with the rotation of the reels 503L, 503C, and 503R within the specified time is referred to as “the number of sliding symbols”, and the maximum number is defined as four symbols.
リール停止制御手段は、入賞に係る図柄の組合せの表示を許可する内部当籤役が決定されているときでは、上記規定時間を利用して、その図柄の組合せが有効ラインに沿って極力表示されるようにリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を停止する。その一方で、内部当籤役によってその表示が許可されていない図柄の組合せについては、上記規定時間を利用して、有効ラインに沿って表示されることがないようにリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を停止する。 The reel stop control means displays the symbol combination as much as possible along the effective line using the specified time when an internal winning combination permitting display of the symbol combination related to winning is determined. Thus, the rotation of the reels 503L, 503C, and 503R is stopped. On the other hand, for combinations of symbols that are not permitted to be displayed by the internal winning combination, the reels 503L, 503C, and 503R are rotated using the specified time so that they are not displayed along the active line. To stop.
こうして、複数のリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転がすべて停止されると、入賞判定手段（例えば、後述のメインＣＰＵ５３１）は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。入賞に係るものであるとの判定が行われると、メダルの払い出し等の特典が遊技者に与えられる。以上のような一連の流れがパチスロ５００における１回の遊技（単位遊技）として行われる。 Thus, when the rotations of the plurality of reels 503L, 503C, and 503R are all stopped, the winning determination means (for example, a main CPU 531 described later) indicates that the combination of symbols displayed along the effective line relates to winning. It is determined whether or not there is. When it is determined that the prize is related to a prize, a bonus such as a medal payout is given to the player. A series of flows as described above is performed as one game (unit game) in the pachislot 500.
なお、本実施形態では、全てのリール５０３Ｌ，５０３Ｃ，５０３Ｒが回転しているときに最初に行われるリール５０３Ｌ，５０３Ｃ，５０３Ｒの停止操作（ストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒの操作）を第１停止操作、第１停止操作の次に行われる停止操作を第２停止操作、第２停止操作の次に行われる停止操作を第３停止操作という。また、第１停止操作に伴う停止制御を第１停止といい、第２停止操作及び第３停止操作に伴う停止制御を、それぞれ第２停止及び第３停止という。 In the present embodiment, the first stop operation of the reels 503L, 503C, and 503R (operation of the stop buttons 507L, 507C, and 507R) that is performed first when all the reels 503L, 503C, and 503R are rotating is the first stop. The stop operation performed after the operation and the first stop operation is referred to as a second stop operation, and the stop operation performed after the second stop operation is referred to as a third stop operation. In addition, stop control associated with the first stop operation is referred to as first stop, and stop control associated with the second stop operation and third stop operation is referred to as second stop and third stop, respectively.
パチスロ５００では、前述した一連の流れの中で、液晶表示装置５０５により行う映像の表示、各種ランプにより行う光の出力、スピーカ５０９Ｌ，５０９Ｒにより行う音の出力、或いはこれらの組合せを利用して様々な演出が行われる。 In the pachislot 500, various operations are performed using the video display performed by the liquid crystal display device 505, the output of light performed by various lamps, the output of sound performed by the speakers 509L and 509R, or a combination thereof in the above-described series of flows. Production is performed.
遊技者によりスタートレバー５０６が操作されると、前述の内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値（以下、演出用乱数値）が抽出される。演出用乱数値が抽出されると、演出内容決定手段（後述のサブＣＰＵ５８１）は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行するものを抽籤により決定する。 When the start lever 506 is operated by the player, an effect random number value (hereinafter referred to as effect random number value) is extracted separately from the random value used for determining the internal winning combination. When the effect random number is extracted, the effect content determining means (sub-CPU 581 described later) determines, by lottery, what is to be executed this time among a plurality of types of effect contents associated with the internal winning combination.
演出内容が決定されると、演出実行手段（後述のスピーカ５０９Ｌ，５０９Ｒ、液晶表示装置５０５）は、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転が開始されるとき、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転がそれぞれ停止されるとき、入賞の有無の判定が行われたとき等の各契機に連動させて演出の実行を進める。このように、パチスロ５００では、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役（言い換えると、狙うべき図柄の組合せ）を知る或いは予想する機会が遊技者に提供され、遊技者の興味の向上が図られる。 When the production contents are determined, the production execution means (speakers 509L and 509R and liquid crystal display device 505 described later), when rotation of the reels 503L, 503C, and 503R is started, the rotation of the reels 503L, 503C, and 503R, respectively. When it is stopped, the execution of the performance is advanced in conjunction with each opportunity such as when the determination of the presence or absence of a prize is made. In this way, in the pachislot machine 500, the player has the opportunity to know or predict the determined internal winning combination (in other words, the combination of symbols to be aimed at) by executing the production contents associated with the internal winning combination. It is provided and the player's interest is improved.
［パチスロの構造］
次に、図１３６を参照して、本実施形態におけるパチスロ５００の構造について説明する。図１３６は、本実施形態におけるパチスロ５００の外部構造を示す。
[Pachislot structure]
Next, with reference to FIG. 136, the structure of the pachislot machine 500 in this embodiment is demonstrated. FIG. 136 shows the external structure of the pachislot 500 in the present embodiment.
パチスロ５００は、いわゆる「パチスロ機」である。このパチスロ５００は、コイン、メダル、遊技球又はトークン等の他、遊技者に付与された、もしくは付与される遊技価値の情報を記憶したカード等の遊技媒体を用いて遊技する遊技機である。以下において、パチスロ５００は、メダルを用いるものとして説明する。 The pachislot machine 500 is a so-called “pachislot machine”. The pachi-slot 500 is a gaming machine that uses a game medium such as a card that stores information on game value given to or given to a player in addition to coins, medals, game balls, tokens, and the like. Hereinafter, the pachi-slot 500 will be described as using medals.
パチスロ５００は、リール５０３Ｌ，５０３Ｃ，５０３Ｒや回路基板等を収容する筐体となるキャビネット５０１ａと、キャビネット５０１ａの前面側に対して開閉可能に取り付けられるフロントドア５０２と、フロントドア５０２の前面側にパネル部となるフロントパネル５０８とを備える。キャビネット５０１ａの内部には、３つのリール５０３Ｌ，５０３Ｃ，５０３Ｒが横並びに設けられる。各リール５０３Ｌ，５０３Ｃ，５０３Ｒは、円筒状のフレームの周面に、複数の図柄が回転方向に沿って連続的に配置された帯状のシートを貼り付けて構成される。 The pachi-slot 500 includes a cabinet 501a serving as a housing that accommodates the reels 503L, 503C, and 503R, a circuit board, and the like, a front door 502 that can be opened and closed with respect to the front side of the cabinet 501a, and a front side of the front door 502 A front panel 508 serving as a panel unit. Three reels 503L, 503C, and 503R are provided side by side inside the cabinet 501a. Each of the reels 503L, 503C, and 503R is configured by attaching a belt-like sheet in which a plurality of symbols are continuously arranged along the rotation direction to the peripheral surface of a cylindrical frame.
フロントドア５０２は、ドア本体の部分であり、フロントドア５０２の中央には、液晶表示装置５が設けられる。液晶表示装置５０５は、フロントドア５０２の前面側であって、フロントドア５０２とフロントパネル５０８との間に設けられる。液晶表示装置５０５は、取付枠により、フロントドア５０２の上側の部分に固定される。 The front door 502 is a part of the door body, and the liquid crystal display device 5 is provided in the center of the front door 502. The liquid crystal display device 505 is provided on the front side of the front door 502 and between the front door 502 and the front panel 508. The liquid crystal display device 505 is fixed to the upper part of the front door 502 by an attachment frame.
また、液晶表示装置５０５は、図柄表示領域５２１Ｌ，５２１Ｃ，５２１Ｒを含む表示画面５ａを備え、正面から見て３つのリール５０３Ｌ，５０３Ｃ，５０３Ｒに重畳する手前側に位置するように設けられる。図柄表示領域５２１Ｌ，５２１Ｃ，５２１Ｒは、３つのリール５０３Ｌ，５０３Ｃ，５０３Ｒのそれぞれに対応して設けられており、その背面側に設けられたリール５０３Ｌ，５０３Ｃ，５０３Ｒを透過することが可能な構成を備える。 The liquid crystal display device 505 includes a display screen 5a including symbol display areas 521L, 521C, and 521R, and is provided so as to be positioned on the front side overlapping with the three reels 503L, 503C, and 503R when viewed from the front. The symbol display areas 521L, 521C, and 521R are provided corresponding to the three reels 503L, 503C, and 503R, respectively, and can transmit through the reels 503L, 503C, and 503R provided on the back side thereof. Is provided.
つまり、図柄表示領域５２１Ｌ，５２１Ｃ，５２１Ｒは、表示窓としての機能を果たすものであり、その背後に設けられたリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転及びその停止の動作が遊技者側から視認可能となる。また、本実施形態では、図柄表示領域５２１Ｌ，５２１Ｃ，５２１Ｒを含めた表示画面の全体を使って、映像の表示が行われ、演出が実行される。さらに、本実施形態では、図柄表示領域５２１Ｌ，５２１Ｃ，５２１Ｒを含めた表示画面全体において、メニュー操作画面（図示せず）の表示も可能である。 In other words, the symbol display areas 521L, 521C, and 521R serve as display windows, and the player can visually recognize the rotation and stop operation of the reels 503L, 503C, and 503R provided behind them. Become. In the present embodiment, video is displayed using the entire display screen including the symbol display areas 521L, 521C, and 521R, and an effect is executed. Furthermore, in this embodiment, a menu operation screen (not shown) can be displayed on the entire display screen including the symbol display areas 521L, 521C, and 521R.
図柄表示領域５２１Ｌ，５２１Ｃ，５２１Ｒは、その背後に設けられたリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転が停止されたとき、リール５０３Ｌ，５０３Ｃ，５０３Ｒの表面に配された複数種類の図柄のうち、その枠内における上段、中段及び下段の各領域にそれぞれ１個の図柄（合計で３個）を表示する。また、各図柄表示領域５２１Ｌ，５２１Ｃ，５２１Ｒが有する上段、中段及び下段からなる３つの領域のうち予め定められた何れかをそれぞれ組合せてなる擬似的なラインを、入賞か否かの判定を行う対象となるライン（有効ライン）として定義する。なお、本実施形態では、有効ラインは、中段ライン５０８ｃの１ラインのみである。 The symbol display areas 521L, 521C, and 521R are, among a plurality of types of symbols arranged on the surface of the reels 503L, 503C, and 503R, when the rotation of the reels 503L, 503C, and 503R provided behind the symbols is stopped. One symbol (three in total) is displayed in each of the upper, middle and lower areas in the frame. In addition, it is determined whether or not a prize is awarded to a pseudo line that is a combination of any one of the three areas including the upper, middle, and lower stages of each of the symbol display areas 521L, 521C, and 521R. It is defined as the target line (effective line). In the present embodiment, only one effective line is the middle stage line 508c.
フロントドア５０２には、遊技者による操作の対象となる各種装置が設けられる。メダル投入口５１０は、遊技者によって外部から投下されるメダルを受け入れるために設けられる。メダル投入口５１０に受け入れられたメダルは、所定枚数（例えば３枚）を上限として１回の遊技に投入され、所定枚数を超えた分はパチスロ５００内部に預けることが可能となる（いわゆるクレジット機能）。 The front door 502 is provided with various devices to be operated by the player. The medal slot 510 is provided for receiving a medal dropped from the outside by the player. The medals accepted by the medal slot 510 are inserted into a single game up to a predetermined number (for example, three), and the amount exceeding the predetermined number can be deposited inside the pachislot machine 500 (so-called credit function). ).
ベットボタン５１１は、パチスロ内部に預けられているメダルから１回の遊技に投入する枚数を決定するために設けられる。精算ボタン５１２は、パチスロ内部に預けられているメダルを外部に引き出すために設けられる。なお、本実施形態のパチスロ５００では、クレジット機能により内部に預けることが可能なメダルの限度枚数が例えば５０枚に設定されている。 The bet button 511 is provided for determining the number of coins to be inserted into one game from medals deposited inside the pachislot. The checkout button 512 is provided to draw out medals deposited inside the pachislot. In the pachislot machine 500 of this embodiment, the limit number of medals that can be deposited inside by the credit function is set to 50, for example.
スタートレバー５０６は、全てのリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を開始するために設けられる。ストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒは、３つのリール５０３Ｌ，５０３Ｃ，５０３Ｒのそれぞれに対応づけられ、対応するリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を停止するために設けられる。 The start lever 506 is provided to start rotation of all the reels 503L, 503C, and 503R. Stop buttons 507L, 507C, and 507R are associated with each of the three reels 503L, 503C, and 503R, and are provided to stop the rotation of the corresponding reels 503L, 503C, and 503R.
７セグ表示器５１３は、７セグメントＬＥＤからなり、特典として遊技者に対して払い出すメダルの枚数（以下、払出枚数）、今回の遊技（単位遊技）に投入されたメダルの枚数（以下、投入枚数）、パチスロ内部に預けられているメダルの枚数（以下、クレジット枚数）等の情報を遊技者に対してそれぞれデジタル表示するための払出枚数表示部５１３Ａ、投入枚数表示部５１３Ｂ、クレジット枚数表示部５１３Ｃを有する。 The 7-segment display 513 is composed of a 7-segment LED. As a privilege, the number of medals to be paid out to the player (hereinafter referred to as the number of payouts) and the number of medals inserted in the current game (unit game) (hereinafter referred to as the input) Number), a payout number display unit 513A, an inserted number display unit 513B, and a credit number display unit for digitally displaying information such as the number of medals deposited in the pachislot (hereinafter referred to as credit number) to the player. 513C.
ランプ（ＬＥＤ等）５１４は、演出内容に応じた点消灯のパターンにて光を出力する。スピーカ５０９Ｌ，５０９Ｒは、演出内容に応じた効果音や楽曲等の音を出力する。また、スピーカ５０９Ｌ，５０９Ｒは、メダルの払い出しに伴いそれに応じた払出音を出力する。メダル払出口５１５は、排出されるメダルを外部に導く。メダル払出口５１５から排出されたメダルは、メダル受皿５１６に貯められる。なお、本実施形態のパチスロ５００では、クレジット機能により内部に預けられたメダルの枚数が限度枚数（５０枚）に達すると、その余のメダルがメダル払出口５１５から自動的に排出されるようになっている。 A lamp (LED or the like) 514 outputs light in a lighting / extinguishing pattern according to the contents of the effect. The speakers 509L and 509R output sound such as sound effects and music corresponding to the contents of the performance. The speakers 509L and 509R output a payout sound according to the payout of medals. The medal payout outlet 515 guides the discharged medals to the outside. The medals discharged from the medal payout outlet 515 are stored in the medal tray 516. In the pachislot machine 500 of this embodiment, when the number of medals deposited inside by the credit function reaches the limit number (50), the remaining medals are automatically discharged from the medal payout opening 515. It has become.
特に図示しないが、フロントドア５０２を開放して見えるキャビネット５０１ａの内部には、主制御回路５７１、メダル払出装置としてのホッパー５４０等が配置されている（図１３７参照）。また、キャビネット５０１ａの内部には、ホール係員が各種の設定操作を行うための設定用の鍵穴やリセットボタンが設けられている。ホール側が管理する設定キーが設定用の鍵穴に差し込まれて所定の方向に回動されると、設定スイッチがオンとなり、パチスロ５００の電源が投入された状態（初期状態）となる。リセットボタンが操作されると、いわゆる設定値（単に設定ともいう）が１〜４の４段階で移行する。設定値は、７セグ表示器５１３に表示され、所望の設定値が表示された状態でスタートレバー５０６の操作を行うと、当該設定値に決定される。 Although not particularly illustrated, a main control circuit 571, a hopper 540 as a medal payout device, and the like are disposed inside the cabinet 501a that appears to open the front door 502 (see FIG. 137). In addition, a setting keyhole and a reset button for the hall staff to perform various setting operations are provided inside the cabinet 501a. When the setting key managed by the hall side is inserted into the setting key hole and rotated in a predetermined direction, the setting switch is turned on, and the pachi-slot 500 is turned on (initial state). When the reset button is operated, a so-called setting value (also simply referred to as setting) shifts in four stages of 1 to 4. The set value is displayed on the 7-segment display 513. When the start lever 506 is operated in a state where the desired set value is displayed, the set value is determined.
また、電源投入時には、液晶表示装置５０５にメニュー操作画面が表示される。メニュー操作画面が表示された状態でベットボタン５１１やストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒを操作することにより、そのメニュー操作画面に表示されたメニュー項目の選択や設定変更可能な各種数値の変更を行うことができる。設定変更可能な各種数値には、パチスロ５００で管理される現在時刻の基準となる初期設定時刻や、リミット数及び予告数がある。所望とする設定値に決定され、また、所望とする初期設定時刻やリミット数及び予告数に変更され、その後、所定の方向とは逆方向に設定キーが回動されて引き抜く操作が行われると、変更された設定値、初期設定時刻、リミット数、予告数が管理情報として設定され、遊技可能な状態となる。 When the power is turned on, a menu operation screen is displayed on the liquid crystal display device 505. By operating the bet button 511 and the stop buttons 507L, 507C, and 507R while the menu operation screen is displayed, the menu item displayed on the menu operation screen can be selected and various numerical values that can be changed. Can do. Various numerical values that can be changed include an initial setting time that is a reference for the current time managed by the pachislot 500, a limit number, and a notice number. When the set value is determined as desired, and is changed to the desired initial setting time, limit number, and number of notices, and then the setting key is rotated in the direction opposite to the predetermined direction and an operation of pulling out is performed. The changed setting value, initial setting time, limit number, and number of notices are set as management information, and a game is possible.
［遊技機の機能構成］
次に、本実施形態におけるパチスロ５００が有する機能構成について説明する。本実施形態におけるパチスロ５００は、キャビネット５０１ａの内部上側位置に、主制御回路５７１を構成する基板（主制御基板）、副制御回路５７２を構成する基板（副制御基板）、及びこれらと電気的に接続される周辺装置（各種デバイスなど）が設けられている。
[Functional configuration of gaming machine]
Next, the functional configuration of the pachislot machine 500 in this embodiment will be described. The pachi-slot machine 500 in this embodiment is disposed at the upper position inside the cabinet 501a at a board (main control board) constituting the main control circuit 571, a board (sub control board) constituting the sub control circuit 572, and electrically Peripheral devices (such as various devices) to be connected are provided.
［主制御回路］
図１３７は、パチスロの主制御回路の構成を示す図である。主制御回路５７１は、回路基板上に配置されたマイクロコンピュータ５３０を主たる構成要素としている。マイクロコンピュータ５３０は、メインＣＰＵ５３１、メインＲＯＭ５３２およびメインＲＡＭ５３３などを含む。
[Main control circuit]
FIG. 137 is a diagram illustrating a configuration of the main control circuit of the pachislot. The main control circuit 571 includes a microcomputer 530 disposed on a circuit board as a main component. The microcomputer 530 includes a main CPU 531, a main ROM 532, a main RAM 533, and the like.
メインＲＯＭ５３２には、メインＣＰＵ５３１により実行される制御プログラム、図柄配置テーブル、図柄組合せテーブル、内部抽籤テーブル等の各種のデータテーブル、副制御回路５７２に対して送信される各種制御指令（コマンドなど）のデータ等が記憶される。メインＲＡＭ５３３には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。例えば、メインＲＡＭ５３３には、クレジットカウンタとして機能することでクレジット枚数を格納する領域が設けられる。 The main ROM 532 stores control programs executed by the main CPU 531, various data tables such as a symbol arrangement table, symbol combination table, and internal lottery table, and various control commands (commands) transmitted to the sub control circuit 572. Data and the like are stored. The main RAM 533 is provided with a storage area for storing various data such as an internal winning combination determined by executing the control program. For example, the main RAM 533 is provided with an area for storing the number of credits by functioning as a credit counter.
メインＣＰＵ５３１には、クロックパルス発生回路５３４、分周器５３５、乱数発生器５３６、サンプリング回路５３７、およびメインＲＴＣ（リアルタイムクロック回路）５３８が接続される。クロックパルス発生回路５３４および分周器５３５は、クロックパルスを発生する。メインＣＰＵ５３１は、発生されたクロックパルスに基づいて、制御プログラムを実行する。乱数発生器５３６は、予め定められた範囲（例えば、０〜６５５３５）から１つの乱数を発生させる。メインＲＴＣ５３８は、初期状態からの現在時刻を計時する。メインＣＰＵ５３１は、メインＲＴＣ５３８から現在時刻を取得することにより、遊技終了時刻や電断発生時刻等を管理情報として取り扱うことができる。 Connected to the main CPU 531 are a clock pulse generation circuit 534, a frequency divider 535, a random number generator 536, a sampling circuit 537, and a main RTC (real time clock circuit) 538. Clock pulse generation circuit 534 and frequency divider 535 generate clock pulses. The main CPU 531 executes a control program based on the generated clock pulse. The random number generator 536 generates one random number from a predetermined range (for example, 0 to 65535). The main RTC 538 measures the current time from the initial state. By acquiring the current time from the main RTC 538, the main CPU 531 can handle the game end time, the power interruption occurrence time, and the like as management information.
マイクロコンピュータ５３０の入力ポートには、スイッチ等が接続されている。メインＣＰＵ５３１は、各種のスイッチなどからの入力を受けて、ステッピングモータ５４９Ｌ，５４９Ｃ，５４９Ｒなどの周辺装置の動作を制御する。 A switch or the like is connected to the input port of the microcomputer 530. The main CPU 531 receives inputs from various switches and controls operations of peripheral devices such as stepping motors 549L, 549C, and 549R.
ストップスイッチ５０７Ｓは、３つのストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒが遊技者により、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を停止させるために押下されたことを検出する。また、スタートスイッチ６Ｓは、スタートレバー５０６が遊技者により、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を開始させるために操作されたことを検出する。 The stop switch 507S detects that the three stop buttons 507L, 507C, and 507R have been pressed by the player to stop the rotation of the reels 503L, 503C, and 503R. The start switch 6S detects that the start lever 506 has been operated by the player to start the rotation of the reels 503L, 503C, and 503R.
メダルセンサ５４２Ｓは、メダル投入口５１０に受け入れられたメダルを検出する。ベットスイッチ５１１Ｓは、ベットボタン５１１が遊技者により押下されたことを検出する。精算スイッチ５１２Ｓは、精算ボタン５１２が遊技者により押下されたことを検出する。 The medal sensor 542S detects a medal received at the medal slot 510. The bet switch 511S detects that the bet button 511 has been pressed by the player. The settlement switch 512S detects that the settlement button 512 has been pressed by the player.
マイクロコンピュータ５３０により動作が制御される周辺装置としては、ステッピングモータ５４９Ｌ，５４９Ｃ，５４９Ｒ、７セグ表示器５１３、及びホッパー５４０がある。また、マイクロコンピュータ５３０の出力ポートには、各周辺装置の動作を制御するための回路が接続されている。 Peripheral devices whose operations are controlled by the microcomputer 530 include stepping motors 549L, 549C, and 549R, a 7-segment display 513, and a hopper 540. A circuit for controlling the operation of each peripheral device is connected to the output port of the microcomputer 530.
モータ駆動回路５３９は、リール５０３Ｌ，５０３Ｃ，５０３Ｒに対応して設けられたステッピングモータ５４９Ｌ，５４９Ｃ，５４９Ｒの駆動を制御する。リール位置検出回路５５０は、発光部と受光部とを有する光センサにより、リール５０３Ｌ，５０３Ｃ，５０３Ｒが一回転したことを示すリールインデックスをリール５０３Ｌ，５０３Ｃ，５０３Ｒに応じて検出する。 The motor drive circuit 539 controls driving of stepping motors 549L, 549C, and 549R provided corresponding to the reels 503L, 503C, and 503R. The reel position detection circuit 550 detects a reel index indicating that the reels 503L, 503C, and 503R have made one rotation according to the reels 503L, 503C, and 503R by an optical sensor having a light emitting unit and a light receiving unit.
ステッピングモータ５４９Ｌ，５４９Ｃ，５４９Ｒは、回転速度がパルスの出力数に比例し、指定された角度で回転軸を停止させることが可能な構成を含む。ステッピングモータ５４９Ｌ，５４９Ｃ，５４９Ｒの駆動力は、所定の減速比のギアを介してリール５０３Ｌ，５０３Ｃ，５０３Ｒに伝達される。ステッピングモータ５４９Ｌ，５４９Ｃ，５４９Ｒに対して１回のパルスが出力されるごとに、リール５０３Ｌ，５０３Ｃ，５０３Ｒは一定の角度で回転する。 The stepping motors 549L, 549C, and 549R include a configuration in which the rotation speed is proportional to the number of output pulses and the rotation shaft can be stopped at a specified angle. The driving force of the stepping motors 549L, 549C, and 549R is transmitted to the reels 503L, 503C, and 503R through a gear having a predetermined reduction ratio. Each time one pulse is output to the stepping motors 549L, 549C, 549R, the reels 503L, 503C, 503R rotate at a constant angle.
メインＣＰＵ５３１は、リールインデックスを検出してからステッピングモータ５４９Ｌ，５４９Ｃ，５４９Ｒに対してパルスを出力した回数をカウントすることによって、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転角度を管理する。メインＣＰＵ５３１は、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転角度を管理することにより、リール５０３Ｌ，５０３Ｃ，５０３Ｒの表面に配置された複数の図柄の各位置を管理する。 The main CPU 531 manages the rotation angle of the reels 503L, 503C, and 503R by counting the number of times pulses are output to the stepping motors 549L, 549C, and 549R after detecting the reel index. The main CPU 531 manages the positions of a plurality of symbols arranged on the surfaces of the reels 503L, 503C, and 503R by managing the rotation angles of the reels 503L, 503C, and 503R.
表示部駆動回路４８は、７セグ表示器５１３の動作を制御する。また、ホッパー駆動回路５４１は、ホッパー５４０の動作を制御する。また、払出完了信号回路５５１は、ホッパー５４０に設けられたメダル検出部５４０Ｓが行うメダルの検出を管理し、ホッパー５４０から外部に排出されたメダルが払出枚数に達したか否かをチェックする。ホッパー５４０は、時間的に払出間隔をあけつつメダルを１枚ずつ繰り出す動作（払出動作）を行うように構成されている。 The display unit drive circuit 48 controls the operation of the 7-segment display 513. The hopper drive circuit 541 controls the operation of the hopper 540. The payout completion signal circuit 551 manages the detection of medals performed by the medal detection unit 540S provided in the hopper 540, and checks whether or not the medals discharged from the hopper 540 have reached the payout number. The hopper 540 is configured to perform an operation (payout operation) of paying out medals one by one while keeping a payout interval in time.
副制御回路５７２は、主制御回路５７１と電気的に接続されており、主制御回路５７１から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路５７２には、液晶表示装置５０５、スピーカ５０９Ｌ，５０９Ｒ、ランプ５１４が接続されており、主制御回路５７１から送信されたコマンドに応じてこれらを制御する。また、副制御回路５７２は、主制御回路５７１から送信されたコマンドに応じて、ＲＯＭ５８２に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行うＣＰＵ５８１を有する。 The sub control circuit 572 is electrically connected to the main control circuit 571 and performs processing such as determination and execution of effect contents based on a command transmitted from the main control circuit 571. A liquid crystal display device 505, speakers 509L and 509R, and a lamp 514 are connected to the sub control circuit 572, and these are controlled in accordance with a command transmitted from the main control circuit 571. The sub control circuit 572 has a CPU 581 that controls the output of video, sound, and light in accordance with a control program stored in the ROM 582 in accordance with a command transmitted from the main control circuit 571.
本実施形態において、ホッパー５４０は、複数の図柄表示手段（リール５０３Ｌ，５０３Ｃ，５０３Ｒ）において停止表示される図柄の組合せに応じて遊技媒体（メダル）を払い出す払出手段を実現している。液晶表示装置５０５は、内部当籤役決定手段により決定された内部当籤役を報知する報知手段を実現している。スピーカ５０９Ｌ，５０９Ｒは、音を出力する出音手段を実現している。メインＣＰＵ５３１は、開始操作手段（スタートレバー５０６）が操作されたことに応じて、複数の役から内部当籤役を抽籤により決定する内部当籤役決定手段、複数の図柄表示手段において複数の図柄を変動表示させる図柄変動手段、内部当籤役決定手段により決定された内部当籤役と複数の停止操作手段（ストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒ）が操作されたこととに応じて、複数の図柄表示手段において複数の図柄を停止表示させる停止制御手段、払出手段による遊技媒体の払出間隔を調整したり払出動作を遅延させる払出制御手段を実現している。サブＣＰＵ５８１は、出音手段を制御する出音制御手段を実現している。 In this embodiment, the hopper 540 realizes a payout means for paying out game media (medals) according to a combination of symbols that are stopped and displayed on a plurality of symbol display means (reels 503L, 503C, and 503R). The liquid crystal display device 505 realizes notifying means for notifying the internal winning combination determined by the internal winning combination determining means. The speakers 509L and 509R realize sound output means for outputting sound. The main CPU 531 fluctuates a plurality of symbols in the internal symbol combination determining means for determining the internal symbol combination from a plurality of combinations by lottery and the plurality of symbol display means in response to operation of the start operation unit (start lever 506). Depending on the symbol changing means to be displayed, the internal winning combination determined by the internal winning combination determining means, and a plurality of stop operation means (stop buttons 507L, 507C, 507R) being operated, a plurality of symbol display means The stop control means for stopping and displaying the symbol and the payout control means for adjusting the payout interval of the game medium by the payout means and delaying the payout operation are realized. The sub CPU 581 realizes sound output control means for controlling the sound output means.
［副制御回路］
図１３８は、本実施形態におけるパチスロ５００の副制御回路５７２の構成を示す。
[Sub control circuit]
FIG. 138 shows a configuration of the sub control circuit 572 of the pachislot 500 in the present embodiment.
副制御回路５７２は、基本的に、ＣＰＵ（以下、サブＣＰＵ）５８１、ＲＯＭ（以下、サブＲＯＭ）５８２、ＲＡＭ（以下、サブＲＡＭ）５８３、レンダリングプロセッサ５８４、描画用ＲＡＭ５８５、ドライバ５８７、ＤＳＰ（デジタルシグナルプロセッサ）５８８、オーディオＲＡＭ５８９及びＡ／Ｄ変換器５９０及びアンプ５９１を含んで構成されている。 The sub control circuit 572 basically includes a CPU (hereinafter referred to as sub CPU) 581, a ROM (hereinafter referred to as sub ROM) 582, a RAM (hereinafter referred to as sub RAM) 583, a rendering processor 584, a drawing RAM 585, a driver 587, a DSP ( Digital signal processor) 588, audio RAM 589, A / D converter 590, and amplifier 591.
サブＣＰＵ５８１は、主制御回路５７１から送信されたコマンドに応じて、サブＲＯＭ５８２に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。サブＲＡＭ５８３は、決定された演出内容や演出データを登録する格納領域や、主制御回路５７１から送信される内部当籤役等の各種データを格納する格納領域が設けられている。サブＲＯＭ５８２は、基本的に、プログラム記憶領域とデータ記憶領域によって構成される。 The sub CPU 581 controls the output of video, sound, and light according to the control program stored in the sub ROM 582 according to the command transmitted from the main control circuit 571. The sub-RAM 583 is provided with a storage area for registering the determined contents and effects data, and a storage area for storing various data such as an internal winning combination transmitted from the main control circuit 571. The sub ROM 582 basically includes a program storage area and a data storage area.
プログラム記憶領域には、サブＣＰＵ５８１が実行する制御プログラムが記憶されている。例えば、制御プログラムには、副制御回路５７２全体を管理するためのリアルタイムＯＳや、当該リアルタイムＯＳに起動要求されるマザータスク等が含まれる。マザータスクには、メインタスク起動要求や主制御回路５７１との通信を制御するための主基板通信タスク起動要求、液晶表示装置５０５による映像の表示を制御するためのアニメタスク起動要求、さらには差枚数が関係するリミット処理タスク起動要求等が含まれる。 A control program executed by the sub CPU 581 is stored in the program storage area. For example, the control program includes a real-time OS for managing the entire sub-control circuit 572, a mother task requested to be activated by the real-time OS, and the like. The mother task includes a main task start request, a main board communication task start request for controlling communication with the main control circuit 571, an animation task start request for controlling display of video by the liquid crystal display device 505, and a difference. A limit processing task start request related to the number of sheets is included.
また、制御プログラムには、ソフトウェアロジックによってＲＴＣを実現するためのプログラムが含まれる。これにより、サブＣＰＵ５８１は、サブＲＴＣ５８１ａとしての機能を有する。サブＲＴＣ５８１ａは、初期状態においてホール係員により任意に設定された時刻を基準として現在時刻を計時する。サブＣＰＵ５８１は、サブＲＴＣ５８１ａから現在時刻を取得することにより、遊技終了時刻や電断発生時刻等を管理情報として取り扱うことができる。 The control program includes a program for realizing RTC by software logic. Thereby, the sub CPU 581 has a function as the sub RTC 581a. The sub RTC 581a measures the current time with reference to the time arbitrarily set by the hall clerk in the initial state. By acquiring the current time from the sub RTC 581a, the sub CPU 581 can handle the game end time, the power interruption occurrence time, and the like as management information.
データ記憶領域は、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域、ＢＧＭや効果音、払出音等に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等が含まれている。 The data storage area is a storage area for storing various data tables, a storage area for storing effect data constituting each effect content, a storage area for storing animation data related to the creation of video, a sound related to BGM, sound effects, payout sound, etc. A storage area for storing data, a storage area for storing lamp data related to the light on / off pattern, and the like are included.
また、副制御回路５７２には、その動作が制御される周辺装置として、液晶表示装置５０５、スピーカ５０９Ｌ，５０９Ｒ及びランプ５１４が接続されている。 The sub control circuit 572 is connected with a liquid crystal display device 505, speakers 509L and 509R, and a lamp 514 as peripheral devices whose operations are controlled.
サブＣＰＵ５８１、レンダリングプロセッサ５８４、描画用ＲＡＭ（フレームバッファ５８６を含む）５８５及びドライバ５８７は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を液晶表示装置５０５により表示する。 The sub CPU 581, the rendering processor 584, the drawing RAM (including the frame buffer 586) and the driver 587 create a video according to the animation data designated by the contents of the presentation, and display the created video on the liquid crystal display device 505.
また、サブＣＰＵ５８１、ＤＳＰ５８８、オーディオＲＡＭ５８９、Ａ／Ｄ変換器５９０及びアンプ５９１は、演出内容により指定されたサウンドデータに従ってＢＧＭや払出音等の音をスピーカ５０９Ｌ，５０９Ｒにより出力する。また、サブＣＰＵ５８１は、演出内容により指定されたランプデータに従ってランプ５１４の点灯及び消灯を行う。 Further, the sub CPU 581, the DSP 588, the audio RAM 589, the A / D converter 590, and the amplifier 591 output sounds such as BGM and a payout sound from the speakers 509 </ b> L and 509 </ b> R according to the sound data specified by the production contents. Further, the sub CPU 581 turns on and off the lamp 514 according to the lamp data designated by the contents of the effect.
［パチスロにおいて実行されるプログラムフロー］
次に、図１３９〜図１４７を参照して、主制御回路５７１のメインＣＰＵ５３１により実行される処理の内容について説明する。
[Program flow executed in pachislot]
Next, contents of processing executed by the main CPU 531 of the main control circuit 571 will be described with reference to FIGS. 139 to 147.
［主制御回路のメインＣＰＵの制御によるメインフローチャート］
図１３９を参照して、メインＣＰＵ５３１が実行する主たる処理を示すメインフローチャートについて説明する。
[Main flowchart by control of main CPU of main control circuit]
With reference to FIG. 139, a main flowchart showing main processing executed by the main CPU 531 will be described.
初めに、メインＣＰＵ５３１は、電源投入時の初期化処理を行い（Ｓ１００１）、Ｓ１００２に移る。なお、この処理では、メインＣＰＵ５３１は、バックアップが正常であるか否か、設定変更や数値変更が適切に行われたか否かを判定し、判定結果に応じた初期化処理を行う。 First, the main CPU 531 performs initialization processing at power-on (S1001), and proceeds to S1002. In this process, the main CPU 531 determines whether or not the backup is normal, whether or not a setting change or a numerical value change is appropriately performed, and performs an initialization process according to the determination result.
次に、メインＣＰＵ５３１は、一遊技終了時の初期化処理を行う（Ｓ１００２）。例えば、メインＣＰＵ５３１は、内部当籤役格納領域や表示役格納領域等に格納されたデータをクリアする。そして、メインＣＰＵ５３１は、後述の図１４０に示すメダル受付・スタートチェック処理を行う（Ｓ１００３）。 Next, the main CPU 531 performs initialization processing at the end of one game (S1002). For example, the main CPU 531 clears data stored in the internal winning combination storage area, the display combination storage area, or the like. Then, the main CPU 531 performs a medal acceptance / start check process shown in FIG. 140 described later (S1003).
次に、メインＣＰＵ５３１は、抽籤用乱数値を抽出し、乱数値格納領域に格納する（Ｓ１００４）。このＳ１００４の処理で抽出された抽籤用乱数値は、内部抽籤処理において使用される。続いて、メインＣＰＵ５３１は、内部抽籤処理を行う（Ｓ１００５）。なお、この処理では、メインＣＰＵ５３１は、内部当籤役を決定する。 Next, the main CPU 531 extracts the random number for lottery and stores it in the random value storage area (S1004). The random number for lottery extracted in the process of S1004 is used in the internal lottery process. Subsequently, the main CPU 531 performs an internal lottery process (S1005). In this process, the main CPU 531 determines an internal winning combination.
次に、メインＣＰＵ５３１は、内部抽籤処理の結果に基づいて、リールの停止制御に関する各情報を格納するリール停止初期設定処理を行う（Ｓ１００６）。この処理では、メインＣＰＵ５３１は、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を停止する制御に係る領域等の初期化を行う。 Next, based on the result of the internal lottery process, the main CPU 531 performs a reel stop initial setting process for storing information related to reel stop control (S1006). In this process, the main CPU 531 initializes an area related to control for stopping the rotation of the reels 503L, 503C, and 503R.
次に、メインＣＰＵ５３１は、スタートコマンド送信処理を行う（Ｓ１００７）。この処理では、メインＣＰＵ５３１は、スタートコマンドをメインＲＡＭ５３３の通信データ格納領域に格納する。スタートコマンドは、遊技状態、内部当籤役等の情報を含み、後述するメインＣＰＵ５３１の制御による割込処理の通信データ送信処理において副制御回路５７２に送信される。これにより、副制御回路５７２は、開始操作に応じて各種の演出を行うことができる。 Next, the main CPU 531 performs a start command transmission process (S1007). In this process, the main CPU 531 stores the start command in the communication data storage area of the main RAM 533. The start command includes information such as a gaming state and an internal winning combination, and is transmitted to the sub control circuit 572 in a communication data transmission process of an interrupt process under the control of the main CPU 531 described later. Thereby, the sub-control circuit 572 can perform various effects according to the start operation.
次に、メインＣＰＵ５３１は、ウェイト処理を行う（Ｓ１００８）。この処理では、メインＣＰＵ５３１は、前回の遊技開始から所定の時間（例えば、４．１秒）経過するまで待機する。続いて、メインＣＰＵ５３１は、リール回転開始処理を行う（Ｓ１００９）。このリール回転開始処理では、メインＣＰＵ５３１は、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転の開始を要求するとともに、リール回転開始コマンドをメインＲＡＭ５３３の通信データ格納領域に格納する。 Next, the main CPU 531 performs a wait process (S1008). In this process, the main CPU 531 waits until a predetermined time (for example, 4.1 seconds) elapses from the start of the previous game. Subsequently, the main CPU 531 performs a reel rotation start process (S1009). In this reel rotation start process, the main CPU 531 requests the start of rotation of the reels 503L, 503C, and 503R, and stores a reel rotation start command in the communication data storage area of the main RAM 533.
そして、メインＣＰＵ５３１は、引込優先順位格納処理を行う（Ｓ１０１０）。この処理では、内部抽籤処理の結果に基づいて、回転中の各リールの図柄位置毎に、停止許可の場合には、その引込優先順位データを格納し、また、停止不許可の場合（すなわち、当籤していない役が入賞してしまう場合等）には、停止禁止を格納する。 Then, the main CPU 531 performs a pull-in priority storage process (S1010). In this process, on the basis of the result of the internal lottery process, for each symbol position of the rotating reel, when the stop is permitted, the drawing priority data is stored, and when the stop is not permitted (that is, In the case where a winning combination is won, the suspension prohibition is stored.
次に、メインＣＰＵ５３１は、リール停止制御処理を行う（Ｓ１０１１）。続いて、メインＣＰＵ５３１は、入賞検索処理を行う（Ｓ１０１２）。この処理では、メインＣＰＵ５３１は、リール５０３Ｌ，５０３Ｃ，５０３Ｒの停止後に有効ラインに沿って表示された図柄組合せと図柄組合せテーブルとを照合し、表示役を決定するとともに、メダルの払出枚数の決定を行う。 Next, the main CPU 531 performs a reel stop control process (S1011). Subsequently, the main CPU 531 performs a winning search process (S1012). In this process, the main CPU 531 collates the symbol combination displayed along the active line with the symbol combination table after the reels 503L, 503C, and 503R are stopped, determines the display combination, and determines the number of medals to be paid out. Do.
次に、メインＣＰＵ５３１は、後述の図１４２に示すメダル払出処理を行う（Ｓ１０１３）。このメダル払出処理において、メインＣＰＵ５３１は、Ｓ１０１２で決定された払出枚数等に基づいてメダルの払出動作を制御することをホッパー駆動回路５４１に対して要求する。続いて、メインＣＰＵ５３１は、表示コマンドをメインＲＡＭ５３３の通信データ格納領域に格納する。 Next, the main CPU 531 performs a medal payout process shown in FIG. 142 described later (S1013). In the medal payout process, the main CPU 531 requests the hopper drive circuit 541 to control the medal payout operation based on the payout number determined in S1012. Subsequently, the main CPU 531 stores the display command in the communication data storage area of the main RAM 533.
次に、メインＣＰＵ５３１は、差枚数算出処理（メイン）を行う（Ｓ１０１４）。続いて、メインＣＰＵ５３１は、払出終了コマンド送信処理を行う（Ｓ１０１５）。この処理では、メインＣＰＵ５３１は、払出終了コマンドをメインＲＡＭ５３３の通信データ格納領域に格納する。払出終了コマンドは、Ｓ１０１３のメダル払出処理を経てホッパー５４０による払出枚数分のメダルの払出動作が終了したことを示すコマンドであり、メダルの払出枚数に加え、Ｓ１０１４において算出された差枚数（メイン）等の情報を含む。通信データ格納領域に格納された払出終了コマンドは、後述するメインＣＰＵ５３１の制御による割込処理の通信データ送信処理において副制御回路５７２に送信される。これにより、副制御回路５７２は、差枚数（メイン）を用いた各種の演算を行うことができる。また、副制御回路５７２は、払出音の出力等を制御することができる。 Next, the main CPU 531 performs a difference number calculation process (main) (S1014). Subsequently, the main CPU 531 performs a payout end command transmission process (S1015). In this process, the main CPU 531 stores a payout end command in the communication data storage area of the main RAM 533. The payout end command is a command indicating that the operation of paying out medals for the number of payouts by the hopper 540 is completed through the medal payout process in S1013. In addition to the payout number of medals, the difference number calculated in S1014 (main) Information. The payout end command stored in the communication data storage area is transmitted to the sub control circuit 572 in the communication data transmission process of the interrupt process under the control of the main CPU 531 described later. Thereby, the sub-control circuit 572 can perform various calculations using the difference number (main). Further, the sub control circuit 572 can control the output of the payout sound and the like.
次に、メインＣＰＵ５３１は、ボーナス終了チェック処理を行う（Ｓ１０１６）。この処理では、メインＣＰＵ５３１は、ボーナスゲームを終了する条件を満たした場合にボーナスゲームの作動を終了する。続いて、メインＣＰＵ５３１は、ボーナス作動チェック処理を行い（Ｓ１０１７）、続いて、メインＣＰＵ５３１は、ＲＴ制御処理を行う（Ｓ１０１８）。この処理では、表示役に応じてＲＴ遊技状態フラグの更新を行う。なお、この処理では、メインＣＰＵ５３１は、ボーナスゲームを開始する条件を満たした場合にボーナスゲームの作動を開始し、再遊技の条件を満たした場合に再遊技の作動を行う。 Next, the main CPU 531 performs a bonus end check process (S1016). In this process, the main CPU 531 ends the operation of the bonus game when a condition for ending the bonus game is satisfied. Subsequently, the main CPU 531 performs a bonus operation check process (S1017), and then the main CPU 531 performs an RT control process (S1018). In this process, the RT gaming state flag is updated according to the display combination. In this process, the main CPU 531 starts the operation of the bonus game when the condition for starting the bonus game is satisfied, and operates the re-game when the condition for re-game is satisfied.
次に、メインＣＰＵ５３１は、メインＲＴＣ５３８から現在時刻を取得し、当該現在時刻をメインＲＡＭ５３３の遊技終了時刻保存領域へ保存する（Ｓ１０１９）。遊技終了時刻領域に保存された現在時刻は、メダル受付・スタートチェック処理（後述の図１４０参照）において使用される。続いて、メインＣＰＵ５３１は、Ｓ１００２に戻って一連の処理を繰り返し行う。 Next, the main CPU 531 acquires the current time from the main RTC 538, and stores the current time in the game end time storage area of the main RAM 533 (S1019). The current time stored in the game end time area is used in the medal acceptance / start check process (see FIG. 140 described later). Subsequently, the main CPU 531 returns to S1002 and repeats a series of processes.
［メダル受付・スタートチェック処理］
図１４０を参照して、投入枚数に基づいて開始操作が可能であるか否かをメインＣＰＵ５３１が判別する処理の手順を示したメダル受付・スタートチェック処理について説明する。
[Medal reception / start check processing]
With reference to FIG. 140, a medal acceptance / start check process will be described, which shows a procedure of processing in which the main CPU 531 determines whether or not a start operation is possible based on the number of inserted sheets.
初めに、メインＣＰＵ５３１は、自動投入要求があるか否かについてチェックを行う（Ｓ１０４１）。これは、メインＲＡＭ５３３の自動投入カウンタの値があるか否か、すなわち、「０」であるか否かを判別することによって行われる。自動投入カウンタは、自動的に投入するメダルの枚数をメインＣＰＵ５３１が計数するために設けられたカウンタであり、リプレイ入賞となった単位遊技において投入されたメダルの投入枚数と同じ数が自動投入カウンタに計数される。すなわち、自動投入カウンタの値が「０」とは、前遊技にてリプレイが入賞せず、自動投入要求がなかったことを意味する。一方、自動投入カウンタの値がある場合、すなわち「０」以外で自動投入要求がある場合には、メインＣＰＵ５３１は、続いて、自動投入処理を行い（Ｓ１０４２）、その後Ｓ１０５３に移る。 First, the main CPU 531 checks whether or not there is an automatic insertion request (S1041). This is performed by determining whether or not there is a value of the automatic insertion counter in the main RAM 533, that is, whether or not it is “0”. The automatic insertion counter is a counter provided for the main CPU 531 to count the number of medals to be automatically inserted. The automatic insertion counter has the same number as the number of medals inserted in the unit game that has won the replay. Counted. That is, when the value of the automatic insertion counter is “0”, it means that the replay was not won in the previous game and there was no automatic insertion request. On the other hand, when there is a value of the automatic insertion counter, that is, when there is an automatic insertion request other than “0”, the main CPU 531 subsequently performs automatic insertion processing (S1042), and then proceeds to S1053.
Ｓ１０４２において、メインＣＰＵ５３１は、自動投入処理を行う。この処理において、メインＣＰＵ５３１は、自動投入カウンタの値を投入枚数カウンタに複写する。投入枚数カウンタは、自動投入あるいは遊技者による投入操作を経て投入されたメダルの枚数をメインＣＰＵ５３１が計数するために設けられたカウンタである。自動投入カウンタ及び投入枚数カウンタは、メインＲＡＭ５３３の所定の領域に格納される。 In S1042, the main CPU 531 performs an automatic insertion process. In this process, the main CPU 531 copies the value of the automatic insertion counter to the insertion number counter. The inserted number counter is a counter provided for the main CPU 531 to count the number of medals inserted through automatic insertion or a player's insertion operation. The automatic insertion counter and the insertion number counter are stored in predetermined areas of the main RAM 533.
Ｓ１０４１において、自動投入枚数カウンタの値がない、すなわち「０」で自動投入要求がなかった場合、メインＣＰＵ５３１は、メダル受付を許可し（Ｓ１０４３）、続いて、Ｓ１０４４の処理を行う。 In S1041, when the value of the automatic insertion number counter is not present, that is, “0”, and there is no automatic insertion request, the main CPU 531 permits medal reception (S1043), and then performs the processing of S1044.
Ｓ１０４４において、メインＣＰＵ５３１は、遊技状態に応じて投入枚数の最大値を設定する。本実施形態において、メインＣＰＵ５３１は、全ての遊技状態で投入枚数の最大値を「３」にセットする。 In S1044, the main CPU 531 sets the maximum number of inserted sheets according to the gaming state. In the present embodiment, the main CPU 531 sets the maximum value of the inserted number to “3” in all gaming states.
次に、メインＣＰＵ５３１は、メダル受付が許可されているか否かを判別する（Ｓ１０４５）。この判別がＹＥＳの場合、メインＣＰＵ５３１は、次にＳ１０４６の処理を行い、ＮＯの場合、メインＣＰＵ５３１は、Ｓ１０５３に移る。 Next, the main CPU 531 determines whether or not the medal acceptance is permitted (S1045). If the determination is YES, the main CPU 531 next performs the process of S1046. If the determination is NO, the main CPU 531 proceeds to S1053.
Ｓ１０４６において、メインＣＰＵ５３１は、メインＲＴＣ５３８から現在時刻を取得する。続いて、メインＣＰＵ５３１は、メインＲＡＭ５３３の遊技終了時刻保存領域から遊技終了時刻を取得し、取得した遊技終了時刻を現在時刻から減算した算出時間を求める（Ｓ１０４７）。そして、メインＣＰＵ５３１は、算出時間と、予め定められた規定の無操作時間とを比較し、算出時間が無操作時間を超えるか否かを判定する（Ｓ１０４８）。ここで、無操作時間は、電源オン状態で遊技者による操作がある程度の時間継続して無かったか否かを判定するために規定されたものである。無操作時間は、前述の電源ＯＦＦ時間よりも短い時間として、例えば１〜３時間程度として規定されている。すなわち、算出時間が無操作時間を超える場合は、ＣＰＵ５３１により遊技者が遊技を初めて開始した状態と判断される。 In step S <b> 1046, the main CPU 531 acquires the current time from the main RTC 538. Subsequently, the main CPU 531 acquires the game end time from the game end time storage area of the main RAM 533, and obtains a calculation time obtained by subtracting the acquired game end time from the current time (S1047). Then, the main CPU 531 compares the calculated time with a predetermined no-operation time, and determines whether or not the calculated time exceeds the no-operation time (S1048). Here, the no-operation time is defined in order to determine whether or not there has been no operation by the player for a certain time in the power-on state. The no-operation time is defined as, for example, about 1 to 3 hours, which is shorter than the power-off time described above. That is, when the calculated time exceeds the no-operation time, the CPU 531 determines that the player has started playing for the first time.
Ｓ１０４８において、算出時間が無操作時間を超える場合、すなわち遊技者が遊技を初めて開始した状態と判断した場合、メインＣＰＵ５３１は、メインＲＡＭ５３３の差枚数カウンタをクリアし（Ｓ１０４９）、その後、Ｓ１０５０に移る。 In S1048, when the calculation time exceeds the no-operation time, that is, when it is determined that the player has started the game for the first time, the main CPU 531 clears the difference counter of the main RAM 533 (S1049), and then proceeds to S1050. .
Ｓ１０４８において、算出時間が無操作時間を超えていない場合、メインＣＰＵ５３１は、Ｓ１０４５に戻る。すなわち、すなわち継続して遊技が行われているような場合は、差枚数カウンタの値がクリアされることなくそのまま維持される。 If the calculated time does not exceed the no-operation time in S1048, the main CPU 531 returns to S1045. That is, that is, when the game is continuously performed, the value of the difference counter is maintained without being cleared.
Ｓ１０５０において、メインＣＰＵ５３１は、メダル投入チェック処理を行う。この処理において、メインＣＰＵ５３１は、メダルセンサ５４２Ｓからの入力をチェックする。続いて、メインＣＰＵ５３１は、メダル投入コマンド送信処理を行う（Ｓ１０５１）。この処理では、メインＣＰＵ５３１は、メダル投入コマンドをメインＲＡＭ５３３の通信データ格納領域に格納する。格納されたメダル投入コマンドは、後述する割込処理の通信データ送信処理において副制御回路５７２に送信される。メダル投入コマンドは、メダルの投入枚数等の情報を含み、後述するメインＣＰＵ５３１の制御による割込処理の通信データ送信処理において副制御回路５７２に送信される。 In S1050, the main CPU 531 performs a medal insertion check process. In this process, the main CPU 531 checks the input from the medal sensor 542S. Subsequently, the main CPU 531 performs medal insertion command transmission processing (S1051). In this process, the main CPU 531 stores a medal insertion command in the communication data storage area of the main RAM 533. The stored medal insertion command is transmitted to the sub control circuit 572 in a communication data transmission process of an interrupt process described later. The medal insertion command includes information such as the number of inserted medals, and is transmitted to the sub control circuit 572 in the communication data transmission process of the interrupt process under the control of the main CPU 531 described later.
続いて、メインＣＰＵ５３１は、投入枚数が遊技開始可能枚数であるか否かを判別する（Ｓ１０５２）。例えば、メインＣＰＵ５３１は、投入枚数カウンタの値が「２」または「３」であるか否かを判別する。本実施形態では、遊技開始可能枚数として、２枚または３枚が設定されている。これは、メダルの投入枚数が２枚または３枚で、遊技を開始させることが可能であることを意味している。このとき、投入枚数カウンタの値が「２」または「３」である場合、メインＣＰＵ５３１は、次にＳ１０５３の処理を行い、投入枚数カウンタの値が「２」または「３」でない場合、メインＣＰＵ５３１は、後述する離席判定処理（Ｓ１０５５）に処理を移す。離席判定処理（Ｓ１０５５）については後述する。 Subsequently, the main CPU 531 determines whether or not the inserted number is a game start possible number (S1052). For example, the main CPU 531 determines whether or not the value of the insertion number counter is “2” or “3”. In the present embodiment, two or three are set as the number of games that can be started. This means that the number of medals inserted can be two or three and the game can be started. At this time, if the value of the insertion number counter is “2” or “3”, the main CPU 531 next performs the process of S1053. If the value of the insertion number counter is not “2” or “3”, the main CPU 531 Moves the process to the absence determination process (S1055) described later. The absence determination process (S1055) will be described later.
Ｓ１０５３において、メインＣＰＵ５３１は、スタートスイッチ６Ｓがオンであるか否かを判別する。具体的に、メインＣＰＵ５３１は、スタートレバー５０６の操作に基づくスタートスイッチ６Ｓからの入力があるか否かを判別する。このとき、スタートスイッチ６Ｓからの入力がある場合、メインＣＰＵ５３１は、メダル受付を禁止し（Ｓ１０５４）、メダル受付・スタートチェック処理を終了する。Ｓ１０５３において、スタートスイッチ６Ｓからの入力がない場合、メインＣＰＵ５３１は、Ｓ１０４５に戻る。 In S1053, the main CPU 531 determines whether or not the start switch 6S is on. Specifically, the main CPU 531 determines whether or not there is an input from the start switch 6S based on the operation of the start lever 506. At this time, if there is an input from the start switch 6S, the main CPU 531 prohibits medal acceptance (S1054) and ends the medal acceptance / start check processing. If there is no input from the start switch 6S in S1053, the main CPU 531 returns to S1045.
［離席判定処理］
図１４１を参照して、メダル払出枚数チェック処理について説明する。
初めに、メインＣＰＵ５３１は、メダルトカウンタの値が「０」であるか否かを判別する（Ｓ１０５６）。「０」と判別した場合に、メインＣＰＵ５３１は、Ｓ１０５８に処理を移し、「０」と判別した場合に、メインＣＰＵ５３１は、メダルトカウンタの値が「１」または「２」であるか否かを判別する（Ｓ１０５７）。メダルトカウンタの値が「１」または「２」であると判別しない場合に、メインＣＰＵ５３１は、Ｓ１０５８に処理を移し、メダルトカウンタの値が「１」または「２」であると判別した場合に、メインＣＰＵ５３１は、Ｓ１０５９に処理を移す。
[Seating determination processing]
The medal payout number check process will be described with reference to FIG.
First, the main CPU 531 determines whether or not the value of the medal counter is “0” (S1056). When the main CPU 531 determines “0”, the main CPU 531 shifts the processing to S1058. When the main CPU 531 determines “0”, the main CPU 531 determines whether the value of the medal counter is “1” or “2”. Is determined (S1057). If the main CPU 531 does not determine that the medal counter value is “1” or “2”, the main CPU 531 proceeds to S1058, and determines that the medal counter value is “1” or “2”. The main CPU 531 moves the process to S1059.
Ｓ１０５８において、メインＣＰＵ５３１は、クレジットカウンタの値が「１」または「２」であるか否かを判別する。クレジットカウンタの値が「１」または「２」であると判別した場合に、メインＣＰＵ５３１は、Ｓ１０５９に処理を移し、「１」または「２」であると判別しない場合に、メインＣＰＵ５３１は、離席判定処理を終了する。 In S1058, the main CPU 531 determines whether the value of the credit counter is “1” or “2”. If it is determined that the value of the credit counter is “1” or “2”, the main CPU 531 moves the process to S1059, and if it is not determined that it is “1” or “2”, the main CPU 531 The seat determination process ends.
Ｓ１０５９において、メインＣＰＵ５３１は、算出時間と、予め定められた規定の第１設定時間とを比較し、算出時間が設定時間を超えるか否かを判定する。第１設定時間としては、例えば、２分間が設定されている。メインＣＰＵ５３１は、算出時間が第１設定時間を超えたと判断した場合に、離席警告コマンドをメインＲＡＭ５３３にセットする（Ｓ１０６０）。算出時間が第１設定時間を超えたと判断しない場合には、Ｓ１０６１に処理を移す。離席警告コマンドには、１又は２枚のメダルがクレジットされている状態及び１枚又は２枚のメダルが投入されている状態にある時間（算出時間に相当）を液晶表示装置５０５にタイマ表示させる処理を実行させることを指定するデータが含まれている。離席警告コマンドは副制御回路５７２に送信され、副制御回路５７２は、離席警告コマンドに基づいて液晶表示装置５０５にタイマ表示させる。この処理が終了した場合には、Ｓ１０６１に処理を移す。 In step S1059, the main CPU 531 compares the calculation time with a predetermined first set time, and determines whether the calculation time exceeds the set time. For example, 2 minutes is set as the first set time. When the main CPU 531 determines that the calculation time exceeds the first set time, the main CPU 531 sets an absence warning command in the main RAM 533 (S1060). If it is not determined that the calculation time has exceeded the first set time, the process proceeds to S1061. In the absence warning command, the time when the one or two medals are credited and the time when the one or two medals are inserted (corresponding to the calculation time) are displayed on the liquid crystal display device 505 as a timer. Data specifying that the processing to be executed is to be executed. The away warning command is transmitted to the sub control circuit 572, and the sub control circuit 572 causes the liquid crystal display device 505 to display a timer based on the away warning command. If this process ends, the process moves to S1061.
Ｓ１０６１において、メインＣＰＵ５３１は、算出時間と、予め定められた規定の第２設定時間とを比較し、算出時間が第２設定時間を超えるか否かを判定する。第２設定時間としては、例えば、５分間が設定されている。メインＣＰＵ５３１は、算出時間が設定時間を超えたと判断した場合に、メダル精算を実行させる処理、例えば、精算ボタンから押下信号を自動的に出力させる処理を行う（Ｓ１０６２）。これにより、図１４３を参照して後述するメダル払出枚数チェック処理において、１又は２枚のメダルがクレジットされている状態及び１枚又は２枚のメダルが投入されている状態の少なくともいずれかの状態が、第２設定時間だけ継続した場合に、これらのメダルが払い出されることになる。メインＣＰＵ５３１は、算出時間が設定時間を超えたと判断した場合、あるいはＳ１０６２の処理が終了した場合には、Ｓ１０６３に処理を移す。 In step S1061, the main CPU 531 compares the calculated time with a predetermined second set time, and determines whether the calculated time exceeds the second set time. For example, 5 minutes is set as the second set time. When the main CPU 531 determines that the calculation time exceeds the set time, the main CPU 531 performs processing for executing medal settlement, for example, processing for automatically outputting a pressing signal from the settlement button (S1062). Thereby, in the medal payout number check process to be described later with reference to FIG. 143, at least one of a state where one or two medals are credited and a state where one or two medals are inserted However, these medals are paid out when it continues only for the second set time. When the main CPU 531 determines that the calculation time has exceeded the set time, or when the process of S1062 ends, the process moves to S1063.
Ｓ１０６３において、メインＣＰＵ５３１は、算出時間と、予め定められた規定の第３設定時間とを比較し、算出時間が設定時間を超えるか否かを判定する。第３設定時間としては、例えば、１０分間が設定されている。メインＣＰＵ５３１は、算出時間が第３設定時間を超えたと判断した場合に、遊技者が遊技を終了した可能性が高いとして、離席警告コマンドをメインＲＡＭ５３３にセットする（Ｓ１０６４）。算出時間が第３設定時間を超えたと判断しない場合には、本サブルーチンを終了する。離席警告コマンドには、ランプ５１４を点灯させることを指定するデータが含まれている。離席警告コマンドは副制御回路５７２に送信され、副制御回路５７２は、離席警告コマンドに基づいてランプ５１４をさせる。この処理が終了した場合には、本サブルーチンを終了する。 In step S1063, the main CPU 531 compares the calculation time with a predetermined third set time, and determines whether the calculation time exceeds the set time. For example, 10 minutes is set as the third set time. When the main CPU 531 determines that the calculation time has exceeded the third set time, the main CPU 531 sets a leaving warning command in the main RAM 533, assuming that the player is likely to have finished the game (S1064). If it is not determined that the calculation time has exceeded the third set time, this subroutine is terminated. The away warning command includes data designating that the lamp 514 is turned on. The away warning command is transmitted to the sub control circuit 572, and the sub control circuit 572 causes the lamp 514 to be activated based on the away warning command. When this process is finished, this subroutine is finished.
なお、上述した実施形態によれば、離席警告コマンドに基づいてランプ５１４を点灯させているが、ランプ５１４以外でも、パチスロ５００の上方に配置され、ボーナス回数や前回ボーナスからのリールの回転数等を表示する情報表示装置（図示せず）に備えられたランプを点灯させてもよい。 According to the above-described embodiment, the lamp 514 is turned on based on the absence warning command. However, other than the lamp 514, the lamp 514 is disposed above the pachislot 500, and the number of bonuses and the number of rotations of the reel from the previous bonus are set. A lamp provided in an information display device (not shown) for displaying the information may be turned on.
［メダル払出処理］
図１４２を参照して、メダル払出処理について説明する。
[Medal payout processing]
The medal payout process will be described with reference to FIG.
初めに、メインＣＰＵ５３１は、入賞作動コマンドの送信登録を行う（Ｓ１２４１）。入賞作動コマンドは、表示役の成立やその表示役の種類等を示すコマンドである。入賞作動コマンドは、メインＲＡＭ５３３の通信データ格納領域に格納され、後述するメインＣＰＵ５３１の制御による割込処理の通信データ送信処理において副制御回路５７２に送信される。 First, the main CPU 531 performs registration registration of a winning action command (S1241). The winning action command is a command indicating establishment of a display combination, a type of the display combination, and the like. The winning operation command is stored in the communication data storage area of the main RAM 533 and is transmitted to the sub control circuit 572 in the communication data transmission process of the interrupt process under the control of the main CPU 531 described later.
その後、メインＣＰＵ５３１は、入賞作動コマンドの内容、すなわち表示役の種類に基づいてメダルの払い出しがあるか否かを判別する（Ｓ１２４２）。メダルの払い出しがないと判別した場合、メインＣＰＵ５３１は、メダル払出処理を終了する。この場合は、ハズレやリプレイが表示役として成立した場合である。 Thereafter, the main CPU 531 determines whether or not a medal has been paid out based on the contents of the winning action command, that is, the type of display combination (S1242). When determining that there is no medal payout, the main CPU 531 ends the medal payout process. In this case, loss or replay is established as a display combination.
Ｓ１２４２において、メダルの払い出しがあると判別した場合、すなわち払出枚数（配当枚数）が規定されたベルやチェリー等が表示役として成立した場合、メインＣＰＵ５３１は、払出時間計測タイマをセットする（Ｓ１２４３）。払出時間計測タイマは、規定の払出枚数に対してホッパー５４０がメダルを１枚ずつ繰り出す際に残り枚数が１枚（残払出枚数１）となるまでの時間を計るためのものである。払出時間計測タイマは、例えばメインＣＰＵ５３１がソフトウェアタイマから計測時間を適宜取得することによって実現される。 If it is determined in S1242 that there is a payout of medals, that is, if a bell, cherry, or the like with a specified payout number (payout number) is established as a display combination, the main CPU 531 sets a payout time measurement timer (S1243). . The payout time measurement timer is used to measure the time until the remaining number becomes 1 (remaining payout number 1) when the hopper 540 pays out medals one by one with respect to the specified payout number. The payout time measurement timer is realized, for example, when the main CPU 531 appropriately acquires the measurement time from the software timer.
次に、メインＣＰＵ５３１は、最大払出枚数に最小払出間隔を乗算することで最大払出総間隔時間を算出する（Ｓ１２４４）。最大払出枚数とは、規定された払出枚数（配当枚数）の中で最も大きい数となるものである。最小払出間隔とは、ホッパー５４０が１枚ずつメダルを繰り出す際に、１枚の払出動作を終えてから次枚の払出動作を開始するまでのいわゆるマージンに相当する時間であり、ホッパー５４０の仕様に応じて予め定められている。すなわち、最大払出総間隔時間は、ホッパー５４０が規定された最も多い払出枚数のメダルを払い出す際の払出間隔（マージン）を合計した時間として求められる。なお、ホッパー５４０の１枚分の払出動作に要する時間（後述のホッパー可動時間）も、ホッパー５４０の仕様に応じて予め定められている。 Next, the main CPU 531 calculates the maximum payout total interval time by multiplying the maximum payout number by the minimum payout interval (S1244). The maximum payout number is the largest number among the specified payout numbers (payout number). The minimum payout interval is a time corresponding to a so-called margin from the end of one payout operation to the start of the next payout operation when the hopper 540 pays out medals one by one. Is determined in advance. That is, the maximum payout total interval time is obtained as a total time of payout intervals (margins) when the hopper 540 pays out the largest payout number of medals. It should be noted that the time required for the payout operation for one hopper 540 (a hopper movable time described later) is also predetermined according to the specifications of the hopper 540.
続いて、メインＣＰＵ５３１は、算出した最大払出総間隔時間を今回の払出枚数で除算することにより払出間隔時間（Ｔ２）を算出する（Ｓ１２４５）。払出間隔時間（Ｔ２）は、後述の図１４５に示す払出間隔待機処理において用いられる。ちなみに、ホッパー５４０による実際の払出枚数が最大払出枚数より少ない枚数となる場合、払出間隔時間（Ｔ２）は、最小払出間隔よりも間延びした長い時間となる。こうして算出された払出間隔時間（Ｔ２）は、メインＲＡＭ５３３の所定の領域に格納される。 Subsequently, the main CPU 531 calculates a payout interval time (T2) by dividing the calculated maximum payout total interval time by the current payout number (S1245). The payout interval time (T2) is used in a payout interval standby process shown in FIG. Incidentally, when the actual payout number by the hopper 540 is smaller than the maximum payout number, the payout interval time (T2) is longer than the minimum payout interval. The payout interval time (T2) calculated in this way is stored in a predetermined area of the main RAM 533.
次に、メインＣＰＵ５３１は、クレジット上限チェック処理を行う（Ｓ１２４６）。すなわち、メインＣＰＵ５３１は、クレジット枚数が上限（５０枚）に達しているか否かを判別する（Ｓ１２４７）。クレジット枚数が上限に達している場合、メインＣＰＵ５３１は、後述のＳ１２５２の払出制御処理（図１４５参照）に移行する。 Next, the main CPU 531 performs a credit upper limit check process (S1246). That is, the main CPU 531 determines whether or not the number of credits has reached the upper limit (50) (S1247). When the number of credits has reached the upper limit, the main CPU 531 proceeds to a payout control process (see FIG. 145) of S1252 described later.
Ｓ１２４７において、クレジット枚数が上限に達していない場合、メインＣＰＵ５３１は、クレジットカウンタに１を加算し、これに対応するメインＲＡＭ５３３の格納領域の値を更新する（Ｓ１２４８）。 If the number of credits has not reached the upper limit in S1247, the main CPU 531 adds 1 to the credit counter and updates the value of the storage area of the main RAM 533 corresponding to this (S1248).
次に、メインＣＰＵ５３１は、後述の図１４３に示すメダル払出枚数チェック処理を行い（Ｓ１２４９）、その後、後述の図１４４に示す払出間隔待機処理を行う（Ｓ１２５０）。 Next, the main CPU 531 performs a medal payout number check process shown in FIG. 143 described later (S1249), and then performs a payout interval standby process shown in FIG. 144 described later (S1250).
次に、メインＣＰＵ５３１は、今回の払出枚数に相当する全てのメダルの払い出しを終了したか否かを判別し（Ｓ１２５１）、払い出しを終了している場合、メダル払出処理を終了する。 Next, the main CPU 531 determines whether or not the payout of all medals corresponding to the current payout number has been completed (S1251). If the payout has been completed, the medal payout process is ended.
Ｓ１２５１において、払出枚数に相当する全てのメダルの払い出しを終了していない場合、メインＣＰＵ５３１は、Ｓ１２４６に戻る。 If the payout of all medals corresponding to the payout number has not ended in S1251, the main CPU 531 returns to S1246.
Ｓ１２５２において、メインＣＰＵ５３１は、後述の図１４５に示す払出制御処理を行い、その後、メダル払出処理を終了する。このようなメダル払出処理では、クレジット機能やクレジット枚数に応じたメダルの払い出し準備が行われる。 In S1252, the main CPU 531 performs a payout control process shown in FIG. 145 described later, and thereafter ends the medal payout process. In such a medal payout process, a medal payout preparation according to the credit function and the number of credits is made.
［メダル払出枚数チェック処理］
図１４３を参照して、メダル払出枚数チェック処理について説明する。
[Medal payout number check process]
The medal payout number check process will be described with reference to FIG.
初めに、メインＣＰＵ５３１は、クレジットカウンタの値をセットする（Ｓ１２６１）。その後、メインＣＰＵ５３１は、精算スイッチ５１２Ｓからの信号に基づいてクレジットの精算払出時か否かを判別する（Ｓ１２６２）。クレジットの精算払出時である場合、メインＣＰＵ５３１は、Ｓ１２６７に移行する。 First, the main CPU 531 sets a credit counter value (S1261). Thereafter, the main CPU 531 determines whether or not it is time to pay out credits based on a signal from the settlement switch 512S (S1262). If it is time to pay out the credit, the main CPU 531 proceeds to S1267.
Ｓ１２６２において、クレジットの精算払出時でない場合、メインＣＰＵ５３１は、メダルカウンタの値をセットする（Ｓ１２６３）。メダルカウンタは、単位遊技の開始前に遊技者により投入（ベット）されたメダルの投入枚数を計数するＣＰＵ５３１の一機能であり、計数された値がメインＲＡＭ５３３の所定の領域に格納される。 If it is not at the time of paying out the credit in S1262, the main CPU 531 sets the value of the medal counter (S1263). The medal counter is a function of the CPU 531 that counts the number of medals inserted (betted) by the player before the start of the unit game, and the counted value is stored in a predetermined area of the main RAM 533.
次に、メインＣＰＵ５３１は、メダルの投入枚数の精算時か否かを判別する（Ｓ１２６４）。これは、図示しない投入返却ボタンを遊技者が操作するのに応じて出力される信号等に基づいて判別される。メダル投入枚数の精算時である場合、メインＣＰＵ５３１は、Ｓ１２６７に移行する。 Next, the main CPU 531 determines whether or not it is time to settle the number of inserted medals (S1264). This is determined based on a signal or the like that is output in response to the player operating an input / return button (not shown). If it is time to settle the number of inserted medals, the main CPU 531 proceeds to S1267.
メダル投入枚数の精算時でない場合、メインＣＰＵ５３１は、払出枚数カウンタに１を加算し、これに対応するメインＲＡＭ５３３の格納領域の値を更新する（Ｓ１２６５）。払出枚数カウンタは、メダルの払出枚数を計数するものである。 If it is not time to settle the number of inserted medals, the main CPU 531 adds 1 to the payout number counter and updates the value of the storage area of the main RAM 533 corresponding to this (S1265). The payout number counter counts the number of medals paid out.
次に、メインＣＰＵ５３１は、払出枚数を７セグ表示器５１３の払出枚数表示部５１３Ａに表示させる（Ｓ１２６６）。 Next, the main CPU 531 displays the payout number on the payout number display part 513A of the 7-segment display 513 (S1266).
次に、メインＣＰＵ５３１は、表示された払出枚数について減算処理を行う（Ｓ１２６７）。この処理によれば、１枚のメダルが払い出される（クレジットされる）毎に７セグ表示器５１３の払出枚数表示部５１３Ａに表示された払出枚数が１つずつ減るように表示される。このとき、ホッパー５４０の払出動作あるいはクレジット枚数更新表示によってメダルが１枚ずつ払い出されることとなる。なお、Ｓ１２６２においてクレジットの精算払出時である場合や、Ｓ１２６４においてメダル投入枚数の精算時である場合、Ｓ１２６７の減算処理においては、クレジットカウンタやメダルカウンタの値が減算された上で、クレジットされたメダルや投入された分のメダルがホッパー５４０の払出動作によって払い出されることとなる。 Next, the main CPU 531 performs subtraction processing on the displayed payout number (S1267). According to this processing, every time one medal is paid out (credited), the payout number displayed on the payout number display part 513A of the 7-segment display 513 is displayed so as to decrease by one. At this time, medals are paid out one by one by the payout operation of the hopper 540 or the credit number update display. If it is time to pay out the credit in S1262 or if it is time to settle the number of medals inserted in S1264, the credit counter or medal counter value is subtracted in the subtraction process in S1267. The medals and the inserted medals are paid out by the payout operation of the hopper 540.
次に、メインＣＰＵ５３１は、クレジット情報コマンドの送信登録を行い（Ｓ１２６８）、メダル払出枚数チェック処理を終了する。クレジット情報コマンドは、クレジット枚数や払出枚数の他、払出音の出力要求等を含むコマンドである。クレジット情報コマンドは、メインＲＡＭ５３３の通信データ格納領域に格納され、後述するメインＣＰＵ５３１の制御による割込処理の通信データ送信処理において副制御回路５７２に送信される。 Next, the main CPU 531 performs transmission registration of a credit information command (S1268), and ends the medal payout number check process. The credit information command is a command including a payout sound output request in addition to the number of credits and the number of payouts. The credit information command is stored in the communication data storage area of the main RAM 533, and is transmitted to the sub control circuit 572 in the communication data transmission process of the interrupt process under the control of the main CPU 531 described later.
［払出間隔待機処理］
図１４４を参照して、払出間隔待機処理について説明する。
[Payout interval waiting process]
With reference to FIG. 144, the payout interval standby process will be described.
まず、メインＣＰＵ５３１は、払出間隔タイプは均等か否かを判別する（Ｓ１２７１）。払出間隔タイプとは、メダルの払い出し（クレジット枚数更新表示）を周期的に均等な間隔で行うか、あるいは払出枚数のうちの最後の１枚を払い出す際に払出間隔を強制的に間延び（払い出しを遅延）させることを示す情報である。なお、周期的に均等な間隔で行う場合には、クレジット枚数の加算表示の途中においてクレジット枚数が上限に達することでホッパー５４０の払出動作に自動的に切り替えられる場合も含む。なお、このような払出間隔タイプは、遊技者の操作に応じて任意に選択可能としてもよいし、あるいは一方を既定のタイプとして予め設定しておいてもよい。また、遊技状態等に応じて払出間隔タイプを適宜切り替えるようにしてもよい。 First, the main CPU 531 determines whether or not the payout interval types are equal (S1271). With the payout interval type, medals are paid out (credit number update display) at regular intervals, or the payout interval is forcibly extended when paying out the last one of the payout numbers (payout) This is information indicating that delay is performed. In addition, when performing at regular intervals periodically, the case where the credit amount reaches the upper limit in the middle of the addition display of the credit amount and automatically switches to the payout operation of the hopper 540 is included. Such a payout interval type may be arbitrarily selectable according to the player's operation, or one of them may be preset as a default type. Further, the payout interval type may be switched as appropriate according to the gaming state or the like.
Ｓ１２７１において、払出間隔タイプが均等でない場合、すなわち最後の払い出し（クレジット枚数更新表示）を遅延させる場合、メインＣＰＵ５３１は、後述のＳ１２７６に移行する。一方、払出間隔タイプが均等である場合、メインＣＰＵ５３１は、総払出時間を総払出枚数（今回の払出枚数）で除算することにより均等待ち時間を算出する（Ｓ１２７２）。総払出時間とは、払出枚数とは無関係に予め定められた時間であり、払出枚数の多少を問わず一定の時間に設定されている。これにより、均等待ち時間は、メダルの払い出し周期として求められる。 In S1271, when the payout interval type is not uniform, that is, when the last payout (credit number update display) is delayed, the main CPU 531 proceeds to S1276 described later. On the other hand, when the payout interval types are equal, the main CPU 531 calculates the equal waiting time by dividing the total payout time by the total payout number (current payout number) (S1272). The total payout time is a predetermined time regardless of the number of payouts, and is set to a fixed time regardless of the number of payouts. Thereby, the equal waiting time is obtained as a medal payout cycle.
次に、メインＣＰＵ５３１は、ホッパー５４０により払出動作を行うか否かを判別する（Ｓ１２７３）。ホッパー５４０により払出動作を行わない場合、すなわちクレジット機能によりクレジット枚数の表示を更新する場合、メインＣＰＵ５３１は、後述のＳ１２７５に移行する。一方、ホッパー５４０により払出動作を行う場合、メインＣＰＵ５３１は、Ｓ１２７２で得られた均等待ち時間からメダル１枚当たりのホッパー可動時間を減算することにより、ホッパー５４０の払出動作に応じた均等待ち時間（払出動作時）を算出する（Ｓ１２７４）。この均等待ち時間（払出動作時）は、今回の払出枚数に応じて調整されたホッパー５４０の払出間隔に相当し、今回の払出枚数が少ないほど長い時間となり、払出枚数が多くなるほど短い時間となる。 Next, the main CPU 531 determines whether or not a payout operation is performed by the hopper 540 (S1273). When the payout operation is not performed by the hopper 540, that is, when the display of the number of credits is updated by the credit function, the main CPU 531 proceeds to S1275 described later. On the other hand, when the payout operation is performed by the hopper 540, the main CPU 531 subtracts the hopper movable time per medal from the equal wait time obtained in S1272, so that the equal wait time (in accordance with the payout operation of the hopper 540 ( The payout operation is calculated (S1274). This equal waiting time (during the payout operation) corresponds to the payout interval of the hopper 540 adjusted according to the current payout number. The smaller the current payout number, the longer the time, and the longer the payout number, the shorter the time. .
次に、メインＣＰＵ５３１は、Ｓ１２７２で得られた均等待ち時間、あるいはＳ１２７４で得られた均等待ち時間（払出動作時）を間隔カウントの値としてセットする（Ｓ１２７５）。間隔カウントは、後述のＳ１２８０において払出間隔待ちの時間を計時するために用いられる。 Next, the main CPU 531 sets the equal waiting time obtained in S1272 or the equal waiting time obtained in S1274 (during a payout operation) as the value of the interval count (S1275). The interval count is used to time the payout interval waiting time in S1280 described later.
Ｓ１２７６において、メインＣＰＵ５３１は、残払出枚数は１枚か否かを判別する。残払出枚数が１枚の場合、メインＣＰＵ５３１は、後述のＳ１２７８に移行する。一方、残払出枚数が１枚でない場合、メインＣＰＵ５３１は、最小待ち時間を間隔カウントの値としてセットする（Ｓ１２７７）。最小待ち時間は、先述の図１４２のＳ１２４５において算出した払出間隔時間（Ｔ２）に相当する。その後、メインＣＰＵ５３１は、Ｓ１２８０に移行する。 In S1276, the main CPU 531 determines whether or not the remaining payout number is one. When the remaining payout number is 1, the main CPU 531 proceeds to S1278 described later. On the other hand, when the remaining payout number is not one, the main CPU 531 sets the minimum waiting time as the value of the interval count (S1277). The minimum waiting time corresponds to the payout interval time (T2) calculated in S1245 of FIG. 142 described above. Thereafter, the main CPU 531 proceeds to S1280.
Ｓ１２７８において、メインＣＰＵ５３１は、図１４２のＳ１２４３でセットした払出時間計測タイマを停止させる。その後、メインＣＰＵ５３１は、総払出時間から払出時間計測タイマにより計時された時間を減算した時間を間隔カウントの値としてセットする（Ｓ１２７９）。 In S1278, the main CPU 531 stops the payout time measurement timer set in S1243 of FIG. Thereafter, the main CPU 531 sets a time obtained by subtracting the time counted by the payout time measurement timer from the total payout time as the value of the interval count (S1279).
次に、メインＣＰＵ５３１は、間隔カウントにセットされた値（時間）分だけ払出間隔待ちを行う（Ｓ１２８０）。その後、メインＣＰＵ５３１は、払出間隔待機処理を終了する。この払出間隔待機処理では、払出間隔タイプや払出枚数に応じてメダルの払い出し（クレジット枚数更新表示）のタイミングが遅延させられ、払出枚数が少ないほど遅延時間が長くなることとなる。 Next, the main CPU 531 waits for a payout interval for the value (time) set in the interval count (S1280). Thereafter, the main CPU 531 ends the payout interval standby process. In this payout interval waiting process, the timing of payout of medals (credit number update display) is delayed according to the payout interval type and the number of payouts, and the delay time becomes longer as the payout number is smaller.
［払出制御処理］
図１４５を参照して、払出制御処理について説明する。
[Payout control processing]
With reference to FIG. 145, the payout control process will be described.
まず、メインＣＰＵ５３１は、払出待ちタイマをセットし、ホッパードライブ（ホッパー駆動回路５４１）をオンに設定する（Ｓ１２８１）。払出待ちタイマには、図１４４のＳ１２８０においてセットされた間隔カウントの値がセットされる。 First, the main CPU 531 sets a payout waiting timer and turns on the hopper drive (hopper drive circuit 541) (S1281). In the payout waiting timer, the value of the interval count set in S1280 of FIG. 144 is set.
次に、メインＣＰＵ５３１は、ホッパードライブにセット出力を行う（Ｓ１２８２）。そして、メインＣＰＵ５３１は、ホッパーカウントスイッチがオンか否かを判別する（Ｓ１２８３）。ホッパーカウントスイッチは、ホッパー５４０が実際に払い出したメダルの枚数を計数するためのものである。 Next, the main CPU 531 performs a set output to the hopper drive (S1282). Then, the main CPU 531 determines whether or not the hopper count switch is on (S1283). The hopper count switch is for counting the number of medals actually paid out by the hopper 540.
Ｓ１２８３において、ホッパーカウントスイッチがオフの場合、メインＣＰＵ５３１は、後述のＳ１２８８に移行する。一方、ホッパーカウントスイッチがオンの場合、メインＣＰＵ５３１は、払出待ちタイマの値を減算する（Ｓ１２８４）。 In S1283, when the hopper count switch is OFF, the main CPU 531 proceeds to S1288 described later. On the other hand, when the hopper count switch is on, the main CPU 531 subtracts the value of the payout waiting timer (S1284).
次に、メインＣＰＵ５３１は、払出待ちタイマの値が０となって終了したか否かを判別する（Ｓ１２８５）。払出待ちタイマの値が０でない場合、メインＣＰＵ５３１は、Ｓ１２８３に戻る。一方、払出待ちタイマの値が０となって終了した場合、メインＣＰＵ５３１は、ホッパーエラーコードをセットする（Ｓ１２８６）。 Next, the main CPU 531 determines whether or not the value of the payout waiting timer has reached 0 (S1285). If the value of the payout waiting timer is not 0, the main CPU 531 returns to S1283. On the other hand, when the value of the payout waiting timer is 0 and the processing ends, the main CPU 531 sets a hopper error code (S1286).
その後、メインＣＰＵ５３１は、エラー処理を行い（Ｓ１２８７）、Ｓ１２８１に戻る。 Thereafter, the main CPU 531 performs error processing (S1287), and returns to S1281.
Ｓ１２８８において、メインＣＰＵ５３１は、先述した図１４３のメダル払出枚数チェック処理を行う。このメダル払出枚数チェック処理では、ホッパー５４０の払出動作あるいはクレジット枚数更新表示によってメダルが１枚ずつ払い出されることとなる。 In S1288, the main CPU 531 performs the medal payout number check process of FIG. 143 described above. In the medal payout number check process, medals are paid out one by one by the payout operation of the hopper 540 or the credit number update display.
次に、メインＣＰＵ５３１は、今回の払出枚数に相当する全てのメダルの払い出しを終了したか否かを判別し（Ｓ１２８９）、払い出しを終了している場合、払出制御処理を終了する。 Next, the main CPU 531 determines whether or not the payout of all medals corresponding to the current payout number has been completed (S1289). If the payout has been completed, the payout control process ends.
Ｓ１２８９において、払出枚数に相当する全てのメダルの払い出しを終了していない場合、メインＣＰＵ５３１は、払出待ちタイマの経過カウントの値をセットし（Ｓ１２９０）、その後、先述した図１４４の払出間隔待機処理を行う（Ｓ１２９１）。この払出間隔待機処理では、メダルの払い出し（クレジット枚数更新表示）のタイミングが遅延させられることとなる。その後、メインＣＰＵ５３１は、Ｓ１２８１に戻る。 If the payout of all medals corresponding to the payout number has not ended in S1289, the main CPU 531 sets the value of the elapsed count of the payout waiting timer (S1290), and then the payout interval waiting process in FIG. 144 described above. Is performed (S1291). In this payout interval waiting process, the timing of payout of medals (credit number update display) is delayed. Thereafter, the main CPU 531 returns to S1281.
［メインＣＰＵの制御による割込処理（１．１１７３ｍｓｅｃ）］
図１４６を参照して、所定の時間（例えば、１．１１７３ｍｓ）毎に実行する割込処理の手順を示したメインＣＰＵ５３１の制御による割込処理について説明する。
[Interrupt processing under the control of the main CPU (1.1173 msec)]
With reference to FIG. 146, the interrupt process by the control of the main CPU 531 showing the procedure of the interrupt process executed every predetermined time (for example, 1.1173 ms) will be described.
初めに、メインＣＰＵ５３１は、レジスタの退避を行う（Ｓ１３４１）。続いて、メインＣＰＵ５３１は、入力ポートチェック処理を行う（Ｓ１３４２）。この処理では、メインＣＰＵ５３１は、マイクロコンピュータ５３０へ送信される信号の有無を確認する。例えば、メインＣＰＵ５３１は、スタートスイッチ５１４Ｓ、ストップスイッチ５０７Ｓ等のオンエッジ、オフエッジを割込処理毎に格納する。また、メインＣＰＵ５３１は、各種スイッチのオンエッジ、オフエッジの情報を含む入力状態コマンドをメインＲＡＭ５３３の通信データ格納領域に格納する。格納された入力状態コマンドは、後述の通信データ送信処理（Ｓ１３４４）において副制御回路５７２に送信される。これにより、スタートレバー５０６やストップボタン５０７Ｌ，５０７Ｃ，５０７Ｒといった操作手段を用いて各種演出を実行することができる。 First, the main CPU 531 saves registers (S1341). Subsequently, the main CPU 531 performs an input port check process (S1342). In this process, the main CPU 531 confirms the presence / absence of a signal transmitted to the microcomputer 530. For example, the main CPU 531 stores the on-edge and off-edge of the start switch 514S, the stop switch 507S, etc. for each interrupt process. Further, the main CPU 531 stores an input state command including information on the on-edge and off-edge of various switches in the communication data storage area of the main RAM 533. The stored input state command is transmitted to the sub control circuit 572 in communication data transmission processing (S1344) described later. As a result, various effects can be executed using operating means such as the start lever 506 and the stop buttons 507L, 507C, and 507R.
次に、メインＣＰＵ５３１は、リール制御処理を行う（Ｓ１３４３）。例えば、メインＣＰＵ５３１は、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を制御する。より詳細には、メインＣＰＵ５３１は、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を開始する旨の要求、すなわち、開始操作に応じて、リール５０３Ｌ，５０３Ｃ，５０３Ｒの回転を開始するとともに、一定の速度でリール５０３Ｌ，５０３Ｃ，５０３Ｒが回転するように制御を行う。また、停止操作に応じて、停止操作に対応するリール５０３Ｌ，５０３Ｃ，５０３Ｒの回転が停止するように制御を行う。 Next, the main CPU 531 performs a reel control process (S1343). For example, the main CPU 531 controls the rotation of the reels 503L, 503C, and 503R. More specifically, the main CPU 531 starts the rotation of the reels 503L, 503C, and 503R in response to a request for starting the rotation of the reels 503L, 503C, and 503R, that is, in response to the start operation. Control is performed so that 503L, 503C, and 503R rotate. Further, in accordance with the stop operation, control is performed so that the rotation of the reels 503L, 503C, and 503R corresponding to the stop operation stops.
次に、メインＣＰＵ５３１は、通信データ送信処理を行う（Ｓ１３４４）。この処理において、メインＣＰＵ５３１は、通信データ格納領域に格納された各種のコマンドを副制御回路５７２へ送信する。本実施形態において、メインＣＰＵ５３１は、設定変更コマンドの他、メダルの投入枚数を含むメダル投入コマンドや、差枚数（メイン）や払出枚数を含む払出コマンド等を送信する。また、払出開始や払出終了に応じて払出音の出力要求や出力停止要求を示すコマンドも送信される。 Next, the main CPU 531 performs communication data transmission processing (S1344). In this process, the main CPU 531 transmits various commands stored in the communication data storage area to the sub control circuit 572. In this embodiment, the main CPU 531 transmits a medal insertion command including a medal insertion number, a payout command including a difference number (main) and a payout number, in addition to the setting change command. A command indicating a payout sound output request or an output stop request is also transmitted in response to the payout start or payout end.
次に、メインＣＰＵ５３１は、ランプ・７ＳＥＧ駆動処理を行う（Ｓ１３４５）。例えば、メインＣＰＵ５３１は、クレジット枚数、払出枚数等をクレジット枚数表示部５１３Ｃ、払出枚数表示部５１３Ａ等に表示する。続いて、メインＣＰＵ５３１は、ソフトウェアタイマ更新処理を行う（Ｓ１３４６）。この処理では、図１３９のＳ１００８のウェイト処理において用いるタイマや、図１４２のＳ１２４３において用いる払出時間計測タイマとしてのソフトウェアタイマを更新する。その後、メインＣＰＵ５３１は、レジスタの復帰を行い（Ｓ１３４７）、定期的に行う割込処理を終了する。 Next, the main CPU 531 performs a lamp and 7SEG drive process (S1345). For example, the main CPU 531 displays the number of credits, the number of payouts, etc. on the credit number display unit 513C, the payout number display unit 513A, and the like. Subsequently, the main CPU 531 performs software timer update processing (S1346). In this process, the timer used in the wait process of S1008 in FIG. 139 and the software timer as the payout time measurement timer used in S1243 of FIG. 142 are updated. Thereafter, the main CPU 531 restores the register (S1347), and ends the interrupt process performed periodically.
［メインＣＰＵの制御による電断割込処理の開始（電断検知）］
図１４７を参照して、電断検知時に実行する割込処理の手順を示したメインＣＰＵ５３１の制御による電断割込処理について説明する。
[Start of power interruption interrupt processing by main CPU control (power interruption detection)]
With reference to FIG. 147, the interruption interruption process by control of main CPU531 which showed the procedure of the interruption process performed at the time of an interruption detection is demonstrated.
電断割込処理は、主制御基板上の電断検知回路（図示略）が例えば４Ｖ以下の回路電圧を検知すると外部割込みによる電断割込信号を出力し、この電断割込信号を受信した電圧保持回路（図示略）が例えば１０ｍｓ程度の時間にわたって回路電圧を保持する間にメインＣＰＵ５３１によって実行される。 In the power interruption interrupt processing, when a power interruption detection circuit (not shown) on the main control board detects a circuit voltage of 4 V or less, for example, an electric interruption interruption signal is output by an external interrupt, and this interruption interruption signal is received. The main CPU 531 executes the voltage holding circuit (not shown) while holding the circuit voltage for a time of about 10 ms, for example.
まず、メインＣＰＵ５３１は、電断割込信号を受信すると、メインＲＴＣ５３８から現在時刻を取得し、当該現在時刻をメインＲＡＭ５３３の電断発生時刻格納領域に保存する（Ｓ１３５１）。これにより、電源オフ毎に主制御基板上の管理情報として電断発生時刻が作成される。 First, when receiving the power interruption interrupt signal, the main CPU 531 acquires the current time from the main RTC 538, and stores the current time in the power interruption occurrence time storage area of the main RAM 533 (S1351). Thereby, the power interruption occurrence time is created as management information on the main control board every time the power is turned off.
次に、メインＣＰＵ５３１は、レジスタの退避を行う（Ｓ１３５２）。続いて、メインＣＰＵ５３１は、スタックポインタの退避を行う（Ｓ１３５３）。続いて、メインＣＰＵ５３１は、電断発生フラグをオンとする（Ｓ１３５４）。 Next, the main CPU 531 saves the register (S1352). Subsequently, the main CPU 531 saves the stack pointer (S1353). Subsequently, the main CPU 531 turns on the power interruption occurrence flag (S1354).
次に、メインＣＰＵ５３１は、メインＲＡＭ５３３の各格納領域のサム値を算出し、当該サム値をメインＲＡＭ５３３のサム値格納領域に格納する（Ｓ１３５５）。続いて、メインＣＰＵ５３１は、メインＲＡＭ５３３の各格納領域に対してリードライトアクセスの禁止をセットし（Ｓ１３５６）、電断割込処理を終了する。これにより、パチスロ５００では、電源オフ毎に電断発生時刻が管理情報として保存される。 Next, the main CPU 531 calculates the sum value of each storage area of the main RAM 533, and stores the sum value in the sum value storage area of the main RAM 533 (S1355). Subsequently, the main CPU 531 sets prohibition of read / write access to each storage area of the main RAM 533 (S1356), and ends the power interruption interrupt process. Thereby, in the pachislot machine 500, the power interruption occurrence time is stored as management information every time the power is turned off.
［副制御回路のサブＣＰＵによって実行されるプログラムフロー］
次に、図１４８〜図１５２を参照して、副制御回路５７２により実行されるプログラムの内容について説明する。
[Program flow executed by sub CPU of sub control circuit]
Next, the contents of the program executed by the sub control circuit 572 will be described with reference to FIGS.
［サブＣＰＵの電源投入処理］
図１４８を参照して、サブＣＰＵ５８１により行われる電源投入処理について説明する。
[Sub CPU power-on processing]
With reference to FIG. 148, the power-on process performed by the sub CPU 581 will be described.
初めに、電源が投入されると、サブＣＰＵ５８１は、サブＣＰＵ初期設定処理を行う。（Ｓ１３６１）。この処理において、サブＣＰＵ５８１は、タスクシステムの初期化等を行う。タスクシステムは、タイマ割込同期等によってスレッド単位にタスク切り替えを行うリアルタイムＯＳの一機能である。サブＣＰＵ５８１の実行単位となるタスクの種類には、後述の図１５０に示すマザータスクの他、図１４９のＳ１４２５等に示す係員操作処理タスクが含まれる。各タスクは、タイマ割込や優先割込等に応じてサブＣＰＵ５８１により実行される。なお、特に図示説明しないが、サブＣＰＵ初期設定処理において電断時のバックアップデータを復帰させる必要がある場合、サブＣＰＵ５８１は、電断復帰処理を行う。 First, when the power is turned on, the sub CPU 581 performs a sub CPU initial setting process. (S1361). In this process, the sub CPU 581 performs initialization of the task system and the like. The task system is a function of a real-time OS that performs task switching in units of threads by timer interrupt synchronization or the like. The types of tasks that are the execution units of the sub CPU 581 include a clerk operation processing task shown in S1425 of FIG. 149 in addition to the mother task shown in FIG. Each task is executed by the sub CPU 581 according to a timer interrupt, a priority interrupt, or the like. Although not specifically illustrated, the sub CPU 581 performs a power interruption recovery process when it is necessary to recover the backup data at the time of the power interruption in the sub CPU initial setting process.
続いて、サブＣＰＵ５８１は、マザータスクの起動要求処理を行う（Ｓ１３６２）。マザータスクには、後述の図１５０に示すように、メインタスク起動要求、主基板通信タスク起動要求、アニメタスク起動要求、リミット処理タスク起動要求等が含まれる。 Subsequently, the sub CPU 581 performs mother task activation request processing (S1362). The mother task includes a main task activation request, a main board communication task activation request, an animation task activation request, a limit processing task activation request, etc., as shown in FIG.
次に、サブＣＰＵ５８１は、サブＲＡＭ５８３のサム値チェック処理を行い（Ｓ１３６３）、サブＲＡＭ５８３のサム値に異常があるか否か確認する（Ｓ１３６４）。サブＲＡＭ５８３のサム値に異常がある場合、サブＣＰＵ５８１は、サム値異常エラー登録処理を行い（Ｓ１３６５）、電源投入処理を終了する。このサム値異常エラー登録処理では、液晶表示装置５０５にエラーメッセージ等を表示させるためのエラー表示データがセットされる。一方、サブＲＡＭ５８３のサム値に異常がない場合、サブＣＰＵ５８１は、そのまま電源投入処理を終了する。 Next, the sub CPU 581 performs a sum value check process of the sub RAM 583 (S1363), and checks whether or not there is an abnormality in the sum value of the sub RAM 583 (S1364). If there is an abnormality in the sum value of the sub RAM 583, the sub CPU 581 performs a sum value abnormality error registration process (S1365), and ends the power-on process. In this sum value abnormal error registration process, error display data for displaying an error message or the like on the liquid crystal display device 505 is set. On the other hand, if there is no abnormality in the sum value of the sub RAM 583, the sub CPU 581 ends the power-on process as it is.
［サブＣＰＵの電断割込処理］
図１４９を参照して、サブＣＰＵ５８１により行われる電断割込処理について説明する。
[Sub CPU power interruption processing]
With reference to FIG. 149, the power interruption interruption process performed by sub CPU581 is demonstrated.
図１４９に示す電断割込処理は、副制御基板上の電断検知回路（図示略）が例えば４．５Ｖ以下の回路電圧を検知すると電断検知信号を出力し、この電断検知信号がサブＣＰＵ５８１の外部割込ポートに入力することによって実行される。サブＣＰＵ５８１は、電断検知信号を受信すると、サブＲＴＣ５８１ａから現在時刻を取得し、当該現在時刻をサブＲＡＭ５８３の電断発生時刻保存領域に保存する（Ｓ１３７１）。その後、サブＣＰＵ５８１は、電断割込処理を終了する。これにより、電源オフ毎に副制御基板上の管理情報として電断発生時刻が作成される。 The power interruption interrupt processing shown in FIG. 149 outputs a power interruption detection signal when a power interruption detection circuit (not shown) on the sub-control board detects a circuit voltage of 4.5 V or less, for example. This is executed by inputting to the external interrupt port of the sub CPU 581. When receiving the power interruption detection signal, the sub CPU 581 acquires the current time from the sub RTC 581a, and stores the current time in the power interruption occurrence time storage area of the sub RAM 583 (S1371). Thereafter, the sub CPU 581 ends the power interruption interrupt process. As a result, a power failure occurrence time is created as management information on the sub control board every time the power is turned off.
［マザータスク］
図１５０を参照して、サブＣＰＵ５８１により行われるマザータスクについて説明する。
[Mother Task]
A mother task performed by the sub CPU 581 will be described with reference to FIG.
初めに、サブＣＰＵ５８１は、メインタスクの起動要求を行う（Ｓ１３８１）。メインタスクには、ランプ制御タスクやサウンド制御タスクが含まれる。メインタスクが起動されると、サブＣＰＵ５８１は、例えば２ｍｓ毎に送信されるタイマ割込イベントメッセージに応じてランプ５１４の点灯状態を制御する処理や、スピーカ５０９Ｌ，５０９Ｒからの出音状態を制御する処理を行う。 First, the sub CPU 581 makes a main task activation request (S1381). The main task includes a lamp control task and a sound control task. When the main task is activated, the sub CPU 581 controls the lighting state of the lamp 514 and the sound output state from the speakers 509L and 509R, for example, according to a timer interrupt event message transmitted every 2 ms. Process.
次に、サブＣＰＵ５８１は、後述の図１５１に示す主基板通信タスクの起動要求を行う（Ｓ１３８２）。主基板通信タスクが起動されると、サブＣＰＵ５８１は、主制御回路５７１から送信されるコマンドデータに基づいて、演出を制御するための演出データをセットする。 Next, the sub CPU 581 makes an activation request for a main board communication task shown in FIG. 151 described later (S1382). When the main board communication task is activated, the sub CPU 581 sets effect data for controlling the effect based on the command data transmitted from the main control circuit 571.
次に、サブＣＰＵ５８１は、アニメタスクの起動要求を行う（Ｓ１３８３）。アニメタスクは、決定した演出データ等に基づいて液晶表示装置５０５による映像の表示を制御するためのタスクである。 Next, the sub CPU 581 makes an animation task activation request (S1383). The animation task is a task for controlling the display of video by the liquid crystal display device 505 based on the determined presentation data and the like.
次に、サブＣＰＵ５８１は、リミット処理タスクの起動要求を行う（Ｓ１３８４）。このリミット処理タスクでは、表示用の各種データが決定される場合がある。これにより、アニメタスクでは、リミット処理タスクで決定されたデータに基づいて液晶表示装置５０５による映像の表示が制御される場合がある。 Next, the sub CPU 581 makes a limit processing task activation request (S1384). In this limit processing task, various data for display may be determined. Thereby, in the animation task, the display of the video by the liquid crystal display device 505 may be controlled based on the data determined by the limit processing task.
その後、サブＣＰＵ５８１は、サブＲＴＣ５８１ａから現在時刻を取得し、当該現在時刻をサブＲＡＭ５８３の起動時刻保存領域に保存して（Ｓ１３８５）、マザータスクを終了する。これにより、電源オン毎に副制御基板上の管理情報として起動時刻が作成される。 Thereafter, the sub CPU 581 acquires the current time from the sub RTC 581a, stores the current time in the activation time storage area of the sub RAM 583 (S1385), and ends the mother task. Thus, a start time is created as management information on the sub control board every time the power is turned on.
［主基板通信タスク］
図１５１を参照して、サブＣＰＵ５８１により行われる主基板通信タスクについて説明する。主基板通信タスクが起動されると、サブＣＰＵ５８１は、主制御回路５７１から送信されるコマンドデータをメッセージキューを介して受信する。主基板通信タスクでは、２ｍｓｅｃ毎にメッセージキューへ受信データが登録されているか確認を行う。
[Main board communication task]
The main board communication task performed by the sub CPU 581 will be described with reference to FIG. When the main board communication task is activated, the sub CPU 581 receives command data transmitted from the main control circuit 571 via the message queue. In the main board communication task, it is confirmed whether received data is registered in the message queue every 2 msec.
初めに、サブＣＰＵ５８１は、メッセージキューからメッセージを取り出す（Ｓ１３９１）。メッセージキューは、サブＲＡＭ５８３に割り当てられた通信用のバッファ領域であって、主制御回路５７１から送信されたコマンド等に含まれる情報をメッセージとして取り込み、取り出し命令に応じてメッセージを出力する。 First, the sub CPU 581 takes out a message from the message queue (S1391). The message queue is a communication buffer area allocated to the sub-RAM 583, takes in information included in a command or the like transmitted from the main control circuit 571 as a message, and outputs a message in response to a fetch command.
次に、サブＣＰＵ５８１は、メッセージキューにメッセージがあるか否かを判別する（Ｓ１３）。メッセージがある場合、サブＣＰＵ５８１は、取り込んだメッセージから内部当籤役、遊技状態、設定値、ＲＴゲーム数カウンタの値、差枚数（メイン）等といった遊技情報を作成し、サブＲＡＭ５８３の遊技情報保存領域に当該遊技情報を複写する（Ｓ１３９３）。 Next, the sub CPU 581 determines whether or not there is a message in the message queue (S13). If there is a message, the sub CPU 581 creates game information such as an internal winning combination, gaming state, setting value, RT game number counter value, difference number (main), etc. from the fetched message, and a game information storage area in the sub RAM 583 The game information is copied to (S1393).
次に、サブＣＰＵ５８１は、後述の図１５２に示す演出内容決定処理を行う（Ｓ１３９４）。その後、サブＣＰＵ５８１は、ランプデータ決定処理を行い（Ｓ１３９５）、さらにサウンドデータ決定処理を行い（Ｓ１３９６）、決定された各データをサブＲＡＭ３３の所定の保存領域に登録して（Ｓ１３９７）、主基板通信タスクを終了する。演出内容決定処理では、決定された演出内容に基づき、液晶表示装置５０５に表示させるための映像データが決定されてセットされる。ランプデータ決定処理では、決定された演出内容に基づき、ランプ５１４による光の出力を制御するためのランプデータが決定されてセットされる。サウンドデータ決定処理では、決定された演出内容に基づき、スピーカ５０９Ｌ，５０９Ｒによる音の出力を制御するためのサウンドデータが決定されてセットされる。 Next, the sub CPU 581 performs effect content determination processing shown in FIG. 152 described later (S1394). Thereafter, the sub CPU 581 performs lamp data determination processing (S1395), further performs sound data determination processing (S1396), registers each determined data in a predetermined storage area of the sub RAM 33 (S1397), and main board. End the communication task. In the effect content determination process, video data to be displayed on the liquid crystal display device 505 is determined and set based on the determined effect content. In the lamp data determination process, lamp data for controlling the light output from the lamp 514 is determined and set based on the determined contents of the effect. In the sound data determination process, sound data for controlling the sound output from the speakers 509L and 509R is determined and set based on the determined contents of the effect.
［演出内容決定処理］
図１５２を参照して、サブＣＰＵ５８１により行われる演出内容決定処理について説明する。
[Production content decision processing]
With reference to FIG. 152, an effect content determination process performed by the sub CPU 581 will be described.
初めに、サブＣＰＵ５８１は、主制御回路５７１から初期化コマンドを受信した時であるか否かをチェックし（Ｓ１４０１）、初期化コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４０２に移る。初期化コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４０３に移行する。 First, the sub CPU 581 checks whether or not it is a time when an initialization command is received from the main control circuit 571 (S1401), and when the initialization command is received, the sub CPU 581 proceeds to S1402. If it is not when the initialization command is received, the sub CPU 581 proceeds to S1403.
Ｓ１４０２において、サブＣＰＵ５８１は、初期化コマンドに応じた初期化コマンド受信時処理を行う。初期化コマンド受信時処理では、初期化コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。 In step S1402, the sub CPU 581 performs initialization command reception processing according to the initialization command. In the initialization command reception process, video data corresponding to the information included in the initialization command is created, and the video data is transferred to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.
一方、Ｓ１４０３において、サブＣＰＵ５８１は、主制御回路５７１からメダル投入コマンドを受信した時であるか否かをチェックし、メダル投入コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４０４に移る。メダル投入コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４０５に移行する。 On the other hand, in S1403, the sub CPU 581 checks whether or not it is a time when a medal insertion command is received from the main control circuit 571. When the sub CPU 581 receives a medal insertion command, the sub CPU 581 proceeds to S1404. If it is not when the medal insertion command is received, the sub CPU 581 proceeds to S1405.
Ｓ１４０４において、サブＣＰＵ５８１は、メダル投入コマンドに応じたメダル投入コマンド受信時処理を行う。メダル投入コマンド受信時処理では、メダル投入コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。 In step S1404, the sub CPU 581 performs a medal insertion command reception process according to the medal insertion command. In the medal insertion command reception process, video data corresponding to the information included in the medal insertion command is created, and this video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.
一方、Ｓ１４０５において、サブＣＰＵ５８１は、主制御回路５７１からスタートコマンドを受信した時であるか否かをチェックし、スタートコマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４０６に移る。スタートコマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４０７に移行する。 On the other hand, in S1405, the sub CPU 581 checks whether or not it is a time when a start command is received from the main control circuit 571. When the sub CPU 581 receives the start command, the sub CPU 581 proceeds to S1406. If it is not when the start command is received, the sub CPU 581 proceeds to S1407.
Ｓ１４０６において、サブＣＰＵ５８１は、スタートコマンドに応じたスタートコマンド受信時処理を行う。スタートコマンド受信時処理では、スタートコマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。 In step S1406, the sub CPU 581 performs a start command reception process according to the start command. In the start command reception process, video data corresponding to the information included in the start command is created, and the video data is transferred to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.
一方、Ｓ１４０７において、サブＣＰＵ５８１は、主制御回路５７１からリール回転開始コマンドを受信した時であるか否かをチェックし、リール回転開始コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４０８に移る。リール回転開始コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４０９に移行する。 On the other hand, in S1407, the sub CPU 581 checks whether or not it is the time when the reel rotation start command is received from the main control circuit 571. When the sub CPU 581 receives the reel rotation start command, the sub CPU 581 proceeds to S1408. If it is not when the reel rotation start command is received, the sub CPU 581 proceeds to S1409.
Ｓ１４０８において、サブＣＰＵ５８１は、リール回転開始コマンドに応じたリール回転開始コマンド受信時処理を行う。リール回転開始コマンド受信時処理では、リール回転開始コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。 In step S1408, the sub CPU 581 performs a reel rotation start command reception process according to the reel rotation start command. In the reel rotation start command reception process, video data corresponding to the information included in the reel rotation start command is created, and this video data is passed to the animation task so that a corresponding video is displayed on the liquid crystal display device 505.
一方、Ｓ１４０９において、サブＣＰＵ５８１は、主制御回路５７１からリール停止コマンドを受信した時であるか否かをチェックし、リール停止コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４１０に移る。リール停止コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４１１に移行する。 On the other hand, in S1409, the sub CPU 581 checks whether it is time to receive a reel stop command from the main control circuit 571. When the sub CPU 581 receives the reel stop command, the sub CPU 581 proceeds to S1410. If it is not when the reel stop command is received, the sub CPU 581 proceeds to S1411.
Ｓ１４１０において、サブＣＰＵ５８１は、リール停止コマンドに応じたリール停止コマンド受信時処理を行う。リール停止コマンド受信時処理では、リール停止コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。 In step S1410, the sub CPU 581 performs a reel stop command reception process according to the reel stop command. In the reel stop command reception process, video data corresponding to the information included in the reel stop command is created, and this video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.
一方、Ｓ１４１１において、サブＣＰＵ５８１は、主制御回路５７１からクレジット情報コマンドを受信した時であるか否かをチェックし、クレジット情報コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４１２に移る。クレジット情報コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４１３に移行する。 On the other hand, in S1411, the sub CPU 581 checks whether or not it is a time when the credit information command is received from the main control circuit 571. When the sub CPU 581 receives the credit information command, the sub CPU 581 proceeds to S1412. If it is not when a credit information command is received, the sub CPU 581 proceeds to S1413.
Ｓ１４１２において、サブＣＰＵ５８１は、クレジット情報コマンドに応じたクレジット情報コマンド受信時処理を行う。クレジット情報コマンド受信時処理では、クレジット情報コマンドに含まれる情報に応じた払出音データが作成され、この払出音データが主基板通信タスクに渡されることで対応する払出音がスピーカ５０９Ｌ，５０９Ｒから出力される。 In step S1412, the sub CPU 581 performs a credit information command reception process according to the credit information command. In the credit information command reception process, payout sound data corresponding to the information included in the credit information command is created, and the payout sound data is passed to the main board communication task so that a corresponding payout sound is output from the speakers 509L and 509R. Is done.
一方、Ｓ１４１３において、サブＣＰＵ５８１は、主制御回路５７１から払出終了コマンドを受信した時であるか否かをチェックし、払出終了コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４１４に移る。払出コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４１５に移行する。 On the other hand, in S1413, the sub CPU 581 checks whether or not it is a time when a payout end command is received from the main control circuit 571. When the sub CPU 581 receives a payout end command, the sub CPU 581 proceeds to S1414. If it is not when the payout command is received, the sub CPU 581 proceeds to S1415.
Ｓ１４１４において、サブＣＰＵ５８１は、払出終了コマンドに応じた払出終了コマンド受信時処理を行う。払出終了コマンド受信時処理では、払出終了コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。また、払出終了コマンドに含まれる払出音出力停止要求に応じて、スピーカ５０９Ｌ，５０９Ｒによる払出音の出力が停止される。 In step S1414, the sub CPU 581 performs a payout end command reception process according to the payout end command. In the payout end command reception process, video data corresponding to the information included in the payout end command is created, and this video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505. Further, in response to the payout sound output stop request included in the payout end command, the output of the payout sound by the speakers 509L and 509R is stopped.
一方、Ｓ１４１５において、サブＣＰＵ５８１は、主制御回路５７１からボーナス開始コマンドを受信した時であるか否かをチェックし、ボーナス開始コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４１６に移る。ボーナス開始コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４１７に移行する。 On the other hand, in S1415, the sub CPU 581 checks whether or not it is a time when a bonus start command is received from the main control circuit 571. When the sub CPU 581 receives a bonus start command, the sub CPU 581 proceeds to S1416. If it is not when the bonus start command is received, the sub CPU 581 proceeds to S1417.
Ｓ１４１６において、サブＣＰＵ５８１は、ボーナス開始コマンドに応じたボーナス開始コマンド受信時処理を行う。ボーナス開始コマンド受信時処理では、ボーナス開始コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。 In step S1416, the sub CPU 581 performs a bonus start command reception process according to the bonus start command. In the bonus start command reception process, video data corresponding to the information included in the bonus start command is created, and this video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.
一方、Ｓ１４１７において、サブＣＰＵ５８１は、主制御回路５７１からボーナス終了コマンドを受信した時であるか否かをチェックし、ボーナス終了コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４１８に移る。ボーナス終了コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４１９に移行する。 On the other hand, in S1417, the sub CPU 581 checks whether or not it is a time when a bonus end command is received from the main control circuit 571. When the sub CPU 581 receives a bonus end command, the sub CPU 581 proceeds to S1418. If it is not when a bonus end command is received, the sub CPU 581 proceeds to S1419.
Ｓ１４１８において、サブＣＰＵ５８１は、ボーナス終了コマンドに応じたボーナス終了コマンド受信時処理を行う。ボーナス終了コマンド受信時処理では、ボーナス終了コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。 In step S1418, the sub CPU 581 performs a bonus end command reception process according to the bonus end command. In the bonus end command reception process, video data corresponding to information included in the bonus end command is created, and the video data is passed to the animation task, so that a corresponding video is displayed on the liquid crystal display device 505.
一方、Ｓ１４１９において、サブＣＰＵ５８１は、主制御回路５７１から入力状態コマンドを受信した時であるか否かをチェックし、入力状態コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４２０に移る。入力状態コマンドを受信した時でない場合、サブＣＰＵ５８１は、Ｓ１４２１に移る。 On the other hand, in S1419, the sub CPU 581 checks whether or not it is the time when the input state command is received from the main control circuit 571. When the sub CPU 581 receives the input state command, the sub CPU 581 proceeds to S1420. If it is not when an input state command is received, the sub CPU 581 proceeds to S1421.
Ｓ１４２０において、サブＣＰＵ５８１は、入力状態コマンドに応じた入力状態コマンド受信時処理を行う。入力状態コマンド受信時処理では、入力状態コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。 In step S1420, the sub CPU 581 performs an input state command reception process according to the input state command. In the input status command reception process, video data corresponding to the information included in the input status command is created, and the video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.
一方、Ｓ１４２１において、サブＣＰＵ５８１は、主制御回路５７１から離席警告コマンドを受信した時であるか否かをチェックし、離席警告コマンドを受信した時、サブＣＰＵ５８１は、Ｓ１４２２に移る。離席警告コマンドを受信した時でない場合、サブＣＰＵ５８１は、演出内容決定処理を終了する。 On the other hand, in S1421, the sub CPU 581 checks whether or not it is the time when the away warning command is received from the main control circuit 571. When the sub CPU 581 receives the away warning command, the sub CPU 581 proceeds to S1422. If it is not when the absence warning command is received, the sub CPU 581 ends the effect content determination process.
Ｓ１４２２において、サブＣＰＵ５８１は、離席警告コマンドに応じた離席警告コマンド受信時処理を行う。離席警告コマンド受信時処理において、離席警告コマンドに、１又は２枚のメダルがクレジットされている状態及び１枚又は２枚のメダルが投入されている状態にある時間（算出時間に相当）を液晶表示装置５０５にタイマ表示させる処理を実行させることを指定するデータが含まれている場合には、離席警告コマンドに含まれるデータに応じて、離席警告コマンドを受信してからの経過時間を計数する処理を開始する。そして、この経過時間に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置５０５に表示される。離席警告コマンドに、ランプ５１４を点灯させるデータが含まれている場合には、サブＣＰＵ５８１はランプ５１４を点灯させる処理を行う。 In step S <b> 1422, the sub CPU 581 performs a away warning command reception process corresponding to the away warning command. In the processing at the time of receiving the away warning command, the time in which the 1 or 2 medals are credited and the 1 or 2 medals are inserted in the away warning command (corresponding to the calculation time) If data specifying that the process for causing the liquid crystal display device 505 to display the timer is executed is included, the process after the absence warning command is received according to the data included in the absence warning command. The process of counting time is started. Then, video data corresponding to the elapsed time is created, and the video data is transferred to the animation task, so that a corresponding video is displayed on the liquid crystal display device 505. When the absence warning command includes data for lighting the lamp 514, the sub CPU 581 performs processing for lighting the lamp 514.
上述した実施形態によれば、少量のメダルがパチスロ５００に残っているが、リールを回転させることができない状態が第１設定時間（例えば、３分間）継続した場合に、液晶表示装置５０５に、１又は２枚のメダルがクレジットされている状態あるいは１枚又は２枚のメダルが投入されている状態にある時間が表示される。その状態が、第２設定時間（例えば、５分間）継続した場合には、自動的に精算されて、パチスロ５００に残っている少量のメダルが払い出される。更にその状態が、第３設定時間（例えば、１０分間）継続した場合には、ランプ５１４が点灯する。 According to the embodiment described above, when a small amount of medals remain in the pachislot 500 but the reel cannot be rotated for a first set time (for example, 3 minutes), the liquid crystal display device 505 is The time in which one or two medals are credited or one or two medals are inserted is displayed. When the state continues for a second set time (for example, 5 minutes), the payment is automatically made and a small amount of medals remaining in the pachislot 500 are paid out. Further, when the state continues for a third set time (for example, 10 minutes), the lamp 514 is turned on.
このため、少量のメダルが投入されているパチスロ５００があり、パチスロ５００が空いているのか遊技者が離席中なのか判断が付かない場合に、液晶表示装置５０５に表示された時間を見ることにより、他の遊技者あるいは係員が空き台である可能性がどの程度かについて見当を付けることができる。また、その後、遊技機に残っているメダル払い出されることで、他の遊技者に対して空き台ではない可能性があることを示唆することができる。その後、更にランプ５１４が点灯することにより、空き台である可能性が高いことを係員に報知することができる。 Therefore, when there is a pachislot 500 in which a small amount of medals are inserted and it is not possible to determine whether the pachislot 500 is empty or the player is away from the seat, see the time displayed on the liquid crystal display device 505. Thus, it is possible to obtain an idea as to the possibility that another player or a staff member is vacant. Further, by subsequently paying out medals remaining in the gaming machine, it can be suggested that there is a possibility that it is not a vacant base for other players. Thereafter, by further lighting the lamp 514, it is possible to notify the attendant that there is a high possibility of being an empty base.
このように上述した実施形態によれば、少量のメダルがパチスロ５００に残っているが、リールを回転させることができない場合に、パチスロ５００に残っているメダルが払い出されることで、他の遊技者に対して空き台ではない可能性があることを示唆することができる一方、係員に対して遊技者の離席時間がどの程度かについて報知することができる。これにより、空き台であると思って遊技を開始した後に、それ以前の遊技者が遊技を再開するために戻ってきた場合のような、パチスロ５００を巡る遊技者同士のトラブルを低減させることができる。更に、メダルの払い出しが、係員が空き台であるか否かを判断する上での指針となり得るために、そのパチスロ５００が空席なのか否かが不明とはなりにくくなる。その結果、係員が空き台と判断するまでの時間を短縮することが可能になり、遊技機の稼働率が必要以上に低下することを防止し得る。 As described above, according to the embodiment described above, a small amount of medals remain in the pachislot 500, but when the reel cannot be rotated, the remaining medals are paid out so that other players While it is possible to indicate that there is a possibility that it is not a vacant stand, it is possible to inform the staff about how long the player is away. As a result, after starting the game because it is considered to be an empty base, it is possible to reduce troubles between players around the pachislot 500, such as when the previous player returns to resume the game. it can. Furthermore, since the payout of medals can be a guideline for determining whether or not the clerk is vacant, it is difficult to determine whether the pachislot 500 is vacant. As a result, it is possible to shorten the time until the clerk determines that the vacant machine is available, and it is possible to prevent the operating rate of the gaming machine from being lowered more than necessary.
また、第１設定時間経過後に、液晶表示装置５０５に、１又は２枚のメダルがクレジットされている状態あるいは１枚又は２枚のメダルが投入されている状態にある時間が表示されるため、係員は空き台か否かを判断し易くなる。また、この時間表示は、第２設定時間よりも短い第１設定時間が経過した場合に表示されるため、パチスロ５００に少量のメダルが残されている段階で、遊技者や、空席を探す遊技者、係員等に知らせることにより、遊技機の稼働率の低下をさらに防止し得る。 In addition, after the first set time has elapsed, the liquid crystal display device 505 displays a time in which one or two medals are credited or one or two medals are inserted. It becomes easier for the staff to judge whether or not it is a vacant stand. In addition, since this time display is displayed when a first set time shorter than the second set time has elapsed, a player or a game for finding a vacant seat when a small amount of medals remain in the pachislot 500. By informing the person, the staff, etc., it is possible to further prevent the operating rate of the gaming machine from decreasing.
以上、本発明の実施形態について説明したが、本発明は上述したものに限られるものではない。 As mentioned above, although embodiment of this invention was described, this invention is not restricted to what was mentioned above.
例えば、本実施形態のようなパチスロ５００の他、他の遊技機にも本発明を適用できる。さらに、上述のパチスロ５００での動作を家庭用ゲーム機用として疑似的に実行するようなゲームプログラムにおいても、本発明を適用することができる。その場合、ゲームプログラムを記録する記録媒体は、ＣＤ−ＲＯＭ、ＦＤ（フレキシブルディスク）、その他任意の記録媒体を利用できる。また、ゲームプログラムは、例えばインターネットを介したダウンロード形式のプログラムとして配布されるものであってもよい。 For example, the present invention can be applied to other gaming machines in addition to the pachislot 500 as in the present embodiment. Furthermore, the present invention can also be applied to a game program in which the above-described operation of the pachislot machine 500 is executed in a pseudo manner for a home game machine. In that case, a CD-ROM, FD (flexible disk), or any other recording medium can be used as a recording medium for recording the game program. In addition, the game program may be distributed as a download format program via the Internet, for example.
［応用例］
上記実施形態及び上記各種変形例では、遊技機としてパチンコ遊技機を例に挙げ説明したが、本発明はこれに限定されない。上述した本発明の各種技術は、他の遊技機にも適用可能であり、例えば、弾球遊技機、パチスロ遊技機、ゲーミングマシン、封入式遊技機、回動式遊技機等の各種遊技機に適用することもできる。
[Application example]
In the embodiment and the various modifications described above, a pachinko gaming machine has been described as an example of a gaming machine, but the present invention is not limited to this. The various techniques of the present invention described above can be applied to other gaming machines, for example, various gaming machines such as a ball game machine, a pachislot gaming machine, a gaming machine, an enclosed gaming machine, and a rotating gaming machine. It can also be applied.
以下、本実施形態が解決し得る課題及びその課題を解決するための手段について付記する。 Hereinafter, problems that can be solved by the present embodiment and means for solving the problems will be described.
［付記１］
［背景技術］
従来、遊技媒体を用いた遊技機として、パチンコ機、パチスロ機と称される遊技機が知られている。パチスロ機においては、メダルやコイン等の遊技媒体が投入され、スタートレバーが操作されると、当り抽籤が行われるとともに、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始する。そして、ストップボタンが操作されると、抽籤結果に応じて複数のリールの回転が停止し、停止表示された図柄の組合せに応じてメダルやコインが払い出される。パチンコ機においては、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動する。当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態（所謂、大当り遊技状態）に移行する。また、パチンコ機やパチスロ機においては、表示手段に、図柄の変動・停止にとともに抽選結果に応じた演出画像などを表示させることにより、有利な遊技状態へ移行することの期待感を高めている。
[Appendix 1]
[Background technology]
Conventionally, gaming machines called pachinko machines and pachislot machines are known as gaming machines using gaming media. In a pachislot machine, when a game medium such as a medal or coin is inserted and the start lever is operated, a winning lottery is performed and rotation of a plurality of reels on which a plurality of symbols are arranged on each surface starts. . Then, when the stop button is operated, the rotation of the plurality of reels is stopped according to the lottery result, and medals and coins are paid out according to the combination of the symbols displayed to be stopped. In a pachinko machine, when a game ball that rolls and flows down enters a start winning opening provided on the game board, a winning lottery is performed to shift to a game state advantageous to the player, and a liquid crystal display A plurality of symbols displayed on a display means such as a device varies. When the winning lottery is won, the game is shifted to an advantageous gaming state (so-called big hit gaming state) when a plurality of symbols are stopped in a predetermined combination. In addition, in pachinko machines and pachislot machines, the display means displays the effect image according to the lottery result as well as the fluctuation and stoppage of the symbols, thereby increasing the expectation of shifting to an advantageous gaming state. .
ところで、パチンコ機やパチスロ機においては、従来、遊技者が対向する遊技機本体の前面側の周囲にＬＥＤを配置し、ＬＥＤの発光態様を変化させる演出表示が行われている。このＬＥＤの演出表示はドライバの制御によって行われており、このドライバの制御には、例えば、特許文献１に記載されているように、遊技機におけるＬＥＤの位置情報と、ドライバのアドレスやチャンネルとを対応付けたマッピングデータが用いられている。前述したチャンネルは複数用意されており、ＬＥＤの駆動データがセットされたチャンネルのうち、優先度の高いチャンネルの内容で演出表示が行われる。 By the way, in a pachinko machine or a pachislot machine, conventionally, an effect display has been performed in which LEDs are arranged around the front side of the main body of the gaming machine facing the player and the light emission mode of the LEDs is changed. This LED effect display is performed by the driver's control. For example, as described in Patent Document 1, the LED position information, the driver's address and channel, etc. Mapping data in which is associated with each other is used. A plurality of the above-described channels are prepared, and the effect display is performed with the content of the channel having a high priority among the channels in which the LED drive data is set.
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１４−１８８３１９号公報
[Prior art documents]
[Patent Literature]
[Patent Document 1] Japanese Patent Application Laid-Open No. 2014-188319
［発明の概要］
［発明が解決しようとする課題］
しかしながら、特許文献１によるＬＥＤの演出表示は、ＬＥＤの駆動データがセットされたチャンネルのうち、優先度の高い１つのチャンネルの内容で行われるため、単調になり易く、遊技者に対してインパクトを与えにくいという問題点がある。
[Summary of Invention]
[Problems to be solved by the invention]
However, since the LED effect display according to Patent Document 1 is performed with the content of one channel having a high priority among the channels in which the LED drive data is set, it tends to be monotonous and has an impact on the player. There is a problem that it is difficult to give.
本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of this invention is to provide the gaming machine which solved such a problem.
［課題を解決するための手段］
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means for solving problems]
In order to achieve the above object, the present invention has the following configuration.
（１）発光手段（例えば、ランプ（ＬＥＤ）群１８）と、
当該発光手段に出力する駆動データ（例えば、ＬＥＤデータ）がセットされる複数のチャンネル（例えば、第１〜第８チャンネル）を有し、当該複数のチャンネルから所定のチャンネルを選択し、当該選択されたチャンネルに応じた駆動データに基づいて前記発光手段による演出表示を制御する発光制御手段（例えば、音声・ＬＥＤ制御回路２２０）と、を備え、
前記発光制御手段は、前記複数のチャンネルから２以上のチャンネルを選択し、選択した２以上のチャンネルに応じた駆動データに基づいて、前記発光手段による演出表示を制御することを特徴とする遊技機。
(1) light emitting means (for example, lamp (LED) group 18);
It has a plurality of channels (for example, first to eighth channels) in which drive data (for example, LED data) to be output to the light emitting means is set, selects a predetermined channel from the plurality of channels, and is selected Light emission control means (for example, sound / LED control circuit 220) for controlling the effect display by the light emission means based on drive data corresponding to the channel,
The light emission control means selects two or more channels from the plurality of channels, and controls the effect display by the light emission means based on drive data corresponding to the selected two or more channels. .
（１）によれば、発光手段（ＬＥＤ）用のチャンネルを複数使用することにより、複雑で立体感のあるＬＥＤによる演出表示が可能になる。 According to (1), by using a plurality of channels for the light emitting means (LEDs), it is possible to display effects with complicated and stereoscopic LEDs.
（２） （１）において、前記発光制御手段（例えば、音声・ＬＥＤ制御回路２２０）は、選択された２以上のチャンネルに応じた駆動データを、同時に用いて（例えば、チャンネル（１）とチャンネル（２）のＬＥＤデータを混ぜる）、前記発光手段による演出表示を制御することを特徴とする遊技機。 (2) In (1), the light emission control means (for example, the sound / LED control circuit 220) uses drive data corresponding to two or more selected channels at the same time (for example, the channel (1) and the channel (2) LED data is mixed), and the display of the effect by the light emitting means is controlled.
（２）によれば、発光手段（ＬＥＤ）用の複数にチャンネルを、同時に使用することにより、より複雑で立体感のあるＬＥＤによる演出表示が可能になる。 According to (2), by using a plurality of channels for light emitting means (LEDs) at the same time, it is possible to display effects with more complicated and three-dimensional LEDs.
（３） （１）において、前記発光制御手段（例えば、音声・ＬＥＤ制御回路２２０）は、選択された２以上のチャンネルに応じたそれぞれの駆動データを、適宜タイミングで用いて（例えば、変動開始からリーチ前はチャンネル（１）のＬＥＤデータを用い、リーチ後はチャンネル（１）とチャンネル（１）のＬＥＤデータを同時に用いる）、前記発光手段による演出表示を制御することを特徴とする遊技機。 (3) In (1), the light emission control means (for example, the sound / LED control circuit 220) uses the drive data corresponding to the two or more selected channels at appropriate timing (for example, start of fluctuation). From before the reach, the LED data of the channel (1) is used, and after the reach, the LED data of the channel (1) and the channel (1) are used at the same time), and the effect display by the light emitting means is controlled. .
（３）によれば、発光手段（ＬＥＤ）用のチャンネルを複数、適宜タイミングで使用することにより、より複雑で立体感のあるＬＥＤによる演出表示が可能になる。 According to (3), by using a plurality of channels for light emitting means (LEDs) at appropriate timing, it is possible to display effects with more complicated and stereoscopic LEDs.
（４） （１）において、前記発光制御手段（例えば、音声・ＬＥＤ制御回路２２０）は、選択された２以上のチャンネルに応じたそれぞれの駆動データを、遊技機で実行される演出に応じた所定のタイミングで用い（例えば、リーチ状態のときには、チャンネル（１）及び（２）のいずれか一方におけるＬＥＤデータの輝度を低くすることによって、他方のチャンネルに対応するＬＥＤの発光演出を強調させる）、前記発光手段による演出表示を制御する遊技機。 (4) In (1), the light emission control means (for example, the voice / LED control circuit 220) corresponds to each of the driving data corresponding to the selected two or more channels according to the effect executed by the gaming machine. Used at a predetermined timing (for example, in the reach state, the brightness of the LED corresponding to the other channel is emphasized by lowering the brightness of the LED data in one of the channels (1) and (2)). A gaming machine for controlling the effect display by the light emitting means.
（４）によれば、いずれか一方のチャンネルに対応するＬＥＤの発光演出を強調させるを複数、同時に使用することにより、より複雑で立体感のあるＬＥＤによる演出表示が可能になる。 According to (4), it is possible to display effects with more complicated and three-dimensional LEDs by simultaneously using a plurality of highlighting light emitting effects of LEDs corresponding to one of the channels.
［発明の効果］
本発明によれば、発光手段（ＬＥＤ）用のチャンネルを複数使用することにより、複雑で立体感のあるＬＥＤによる演出表示が可能になる。
[Effect of the invention]
According to the present invention, by using a plurality of channels for light emitting means (LEDs), it is possible to display effects with complicated and stereoscopic LEDs.
［付記２］
［背景技術］
従来のパチンコ機では、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動し、当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態（所謂、大当り遊技状態）に移行する。一方、抽選結果に応じて、表示手段では、図柄の変動・停止に応じて、演出画像などを表示して、有利な遊技状態へ移行することの期待感を高めている。
[Appendix 2]
[Background technology]
In a conventional pachinko machine, when a game ball that rolls and flows into a starting prize opening provided on the game board is entered, a winning lottery is performed to shift to a game state advantageous to the player, When a plurality of symbols displayed on a display means such as a display device fluctuate and a winning lottery is won, an advantageous gaming state (so-called jackpot gaming state) triggered by a plurality of symbols stopping in a predetermined combination Migrate to On the other hand, in accordance with the lottery result, the display means displays an effect image or the like in accordance with the change or stop of the symbol, thereby enhancing the expectation of shifting to an advantageous gaming state.
従来のパチンコ機では、電源を入れた直後の初期状態の場合、あるいは所定時間に亘って図柄の変動表示が行われない場合に、変動演出表示ではないデモ演出表示が行われる。この種の技術として、特許文献１には、一定の周期で同期信号を発生する同期信号発生手段を各遊技機に内蔵し、所定条件が成立すると、同期信号に基づいてデモ演出を開始することにより、それぞれの遊技機において同期が取れた状態でデモ演出を開始することが記載されている。このように、遊技店において、朝の営業開始時に、各遊技機に一斉に電源を入れることで、同期のとれたデモ演出表示が行われて、複数の遊技機が同じ演出画像を同じタイミングで表示することで、遊技者に大きなインパクトを与えている。 In the conventional pachinko machine, in the initial state immediately after the power is turned on, or when the symbol variation display is not performed for a predetermined time, the demonstration effect display that is not the variation effect display is performed. As this type of technology, Patent Document 1 includes a synchronization signal generating means for generating a synchronization signal at a constant period in each gaming machine, and starts a demonstration effect based on the synchronization signal when a predetermined condition is satisfied. Describes that the demonstration effect is started in a synchronized state in each gaming machine. In this way, at the game store, at the start of business in the morning, all the gaming machines are turned on all at once, so that a synchronized demonstration effect display is performed, and a plurality of gaming machines display the same effect image at the same timing. The display has a great impact on the player.
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１１−２３５１６８号公報
[Prior art documents]
[Patent Literature]
[Patent Document 1] JP 2011-235168 A
［発明の概要］
［発明が解決しようとする課題］
しかしながら、このデモ演出表示は、図柄の変動表示が開始すると同時に、図柄の変動演出表示に切り替わってしまい、以降、デモ演出表示の開始タイミングが遊技機毎に変わってしまう。このため、複数の遊技機における同期のとれた演出表示が行われなくなってしまい、複数の遊技機がバラバラのタイミングでデモ演出表示を行うことになってしまう。このように、遊技機の島において、折角、遊技者に大きなインパクトを与える演出画像の表示が可能であるにもかかわらず、その演出画像表示が朝の営業開始時に限定されているのが、現状である。
[Summary of Invention]
[Problems to be solved by the invention]
However, the demonstration effect display is switched to the symbol variation effect display at the same time when the symbol variation display is started, and thereafter, the start timing of the demonstration effect display is changed for each gaming machine. For this reason, the synchronized effect display on the plurality of gaming machines is no longer performed, and the plurality of gaming machines display the demonstration effect display at different timings. In this way, on the gaming machine island, even though it is possible to display a production image that has a big impact on the player, the current situation is that the production image display is limited at the start of business in the morning. It is.
本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of this invention is to provide the gaming machine which solved such a problem.
［課題を解決するための手段］
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means for solving problems]
In order to achieve the above object, the present invention has the following configuration.
（１） デモ演出表示、遊技演出表示および遊技結果演出表示を行う表示手段（例えば、表示手段１９）と、
時間の経過に応じて時間情報を周期的に発信する時間発信手段（例えば、基準時間タイマ及びデモ同期タイマ）と、
遊技結果演出表示から遊技開始条件が満たされるまでの時間を計時する計時手段（例えば、デモ開始タイマ）と、
当該計時手段が規定時間を計時することを条件としてデモ演出表示を行うとともに、デモ演出表示中において遊技開始条件を満たした場合にデモ演出表示から遊技演出表示に切り替える制御を行う演出表示制御手段（例えば、メインＣＰＵ７１（図７１のＳ３１のデモ表示処理）、ホスト制御回路２１０（図７９のＳ２０５のコマンド解析処理））と、
前記計時手段が規定時間（例えば、３０秒）を計時する時点と前記時間情報の発信時点との時間差を求める演算手段（例えば、メインＣＰＵ７１（図１３２のＳ９０２の処理）と、を備え、
前記演出表示制御手段は、前記時間差に基づいて、前記デモ演出表示の開始時点が前記時間発信手段による次の前記時間情報の発信時点に同期するように、前記デモ演出表示を開始するタイミングを調整する制御（例えば、メインＣＰＵ７１（図１３２のＳ９０４の処理）を行うことを特徴とする遊技機。
(1) Display means (for example, display means 19) for performing demonstration effect display, game effect display, and game result effect display;
A time transmission means (for example, a reference time timer and a demo synchronization timer) for periodically transmitting time information according to the passage of time;
A time measuring means (for example, a demo start timer) for measuring the time from the game result effect display until the game start condition is satisfied,
An effect display control means for performing a demonstration effect display on the condition that the time measuring means counts the specified time, and performing a control to switch from the demonstration effect display to the game effect display when the game start condition is satisfied during the demonstration effect display ( For example, the main CPU 71 (demonstration process in S31 of FIG. 71), the host control circuit 210 (command analysis process in S205 of FIG. 79)),
Calculating means (for example, main CPU 71 (the process of S902 in FIG. 132)) for obtaining a time difference between a time point when the time measuring means measures a specified time (for example, 30 seconds) and a transmission time point of the time information;
The effect display control means adjusts the timing to start the demonstration effect display based on the time difference so that the start time of the demonstration effect display is synchronized with the next time information transmission time by the time transmission means. A game machine characterized by performing control (for example, main CPU 71 (processing of S904 in FIG. 132)).
（１）によれば、計時手段による規定時間計時後のデモ演出表示を、時間発信手段が周期的に発信する時間情報に同期させるようにデモ演出表示の開始タイミングを調整するので、例えば、遊技機の島における空き台に表示されるデモ演出表示を全て同じものとすることが可能になり、遊技者に大きなインパクトを与える演出画像の表示が可能になる。 According to (1), the demonstration effect display start timing is adjusted so as to synchronize the demonstration effect display after the stipulated time counting by the time measuring means with the time information periodically transmitted by the time transmitting means. It is possible to make all the demonstration effect displays displayed on the vacant stands on the island of the machine the same, and it is possible to display an effect image that has a great impact on the player.
（２） （１）において、前記演出表示制御手段は、
前記デモ演出表示を開始した後、前記遊技開始条件が満たされるまで、前記デモ演出表示を継続する制御を行う一方、
前記計時手段が規定時間を計時した場合に、前記規定時間を計時した時点から次の前記時間情報の発信時点まで遊技結果演出表示状態で待機する待機制御を行うことを特徴とする遊技機。
(2) In (1), the effect display control means includes:
While starting the demonstration effect display, until the game start condition is satisfied, while performing control to continue the demonstration effect display,
A gaming machine that performs standby control to stand by in a game result effect display state from the time when the specified time is measured until the next time information is transmitted when the time measuring means measures the specified time.
（２）によれば、時間発信手段の発信する時間情報に基づいて、決められたタイミングでデモ演出表示の制御を行うので、途中、遊技が再開されてデモ演出表示の開始タイミングが変わっても、待機制御によって、所定のタイミングでデモ演出表示が行われることになる。このため、例えば、遊技店において島を形成する複数の遊技機において、発生タイミングの一定ではない図柄変動表示が行われたとしても、デモ演出表示の開始タイミングを一定にすることが可能となる。これにより、遊技店の複数の遊技機における図柄変動表示が行われている遊技機を除く遊技機において、同期のとれたデモ演出表示を行うことが可能となる。 According to (2), since the demonstration effect display is controlled at a predetermined timing based on the time information transmitted by the time transmitting means, even if the game is resumed and the demonstration effect display start timing changes. The demonstration effect display is performed at a predetermined timing by the standby control. For this reason, for example, even if a plurality of gaming machines that form an island in a game store are subjected to symbol variation display with non-constant generation timing, it is possible to make the demonstration effect display start timing constant. As a result, it is possible to perform a synchronized demonstration effect display on the gaming machines except for the gaming machines on which the symbol variation display is performed on a plurality of gaming machines in the gaming store.
（３） （１）、（２）において、前記デモ演出表示は、デモ画面（例えば、デモムービー）の表示を含む単位演出表示の繰り返しからなり、前記デモ画面の表示時間は、前記時間情報が発信される周期以下であることを特徴とする遊技機。 (3) In (1) and (2), the demonstration effect display includes repetition of unit effect display including display of a demonstration screen (for example, a demonstration movie), and the display time of the demonstration screen includes the time information. A gaming machine characterized by being less than a transmitted cycle.
（３）によれば、デモ画面の表示時間が、時間発信手段による時間情報の発信周期以下であることにより、単位演出表示の時間を、時間情報の発信周期に合わせることが可能になる。これにより、時間情報の発信周期においてデモ画面を確実に表示させることが可能になる。 According to (3), since the display time of the demonstration screen is equal to or shorter than the time information transmission cycle by the time transmission means, the unit effect display time can be matched with the time information transmission cycle. This makes it possible to reliably display the demonstration screen in the time information transmission cycle.
［発明の効果］
本発明によれば、遊技店の営業開始時以外においても、遊技機の島において、遊技者に大きなインパクトを与える演出画像の表示が可能な遊技機を提供することができる。
[Effect of the invention]
According to the present invention, it is possible to provide a gaming machine capable of displaying an effect image that has a great impact on a player on the island of the gaming machine even when the game shop is not in operation.
［付記３］
［背景技術］
従来、遊技媒体を用いた遊技機として、パチンコ機、パチスロ機と称される遊技機が知られている。パチスロ機においては、メダルやコイン等の遊技媒体が投入され、スタートレバーが操作されると、当り抽籤が行われるとともに、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始する。そして、ストップボタンが操作されると、抽籤結果に応じて複数のリールの回転が停止し、停止表示された図柄の組合せに応じてメダルやコインが払い出される。パチンコ機においては、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動する。当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態（所謂、大当り遊技状態）に移行する。また、パチンコ機やパチスロ機においては、表示手段に、図柄の変動・停止にとともに抽選結果に応じた演出画像などを表示させることにより、有利な遊技状態へ移行することの期待感を高めている。
[Appendix 3]
[Background technology]
Conventionally, gaming machines called pachinko machines and pachislot machines are known as gaming machines using gaming media. In a pachislot machine, when a game medium such as a medal or coin is inserted and the start lever is operated, a winning lottery is performed and rotation of a plurality of reels on which a plurality of symbols are arranged on each surface starts. . Then, when the stop button is operated, the rotation of the plurality of reels is stopped according to the lottery result, and medals and coins are paid out according to the combination of the symbols displayed to be stopped. In a pachinko machine, when a game ball that rolls and flows down enters a start winning opening provided on the game board, a winning lottery is performed to shift to a game state advantageous to the player, and a liquid crystal display A plurality of symbols displayed on a display means such as a device varies. When the winning lottery is won, the game is shifted to an advantageous gaming state (so-called big hit gaming state) when a plurality of symbols are stopped in a predetermined combination. In addition, in pachinko machines and pachislot machines, the display means displays the effect image according to the lottery result as well as the fluctuation and stoppage of the symbols, thereby increasing the expectation of shifting to an advantageous gaming state. .
ところで、従来、特許文献１に記載された技術が提案されている。特許文献１によれば、演出制御又はエラー報知制御を行う演出制御手段と、音声情報を記憶する音声ＲＯＭと、複数の音声チャンネルを備えて音声ＲＯＭに記憶される音声情報に基づく音声を出力させる音声制御回路と、を備え、音声制御回路は、使用可能な音声チャンネルが全て使用されているときに演出制御に基づく新たな音声を出力する場合、現在出力されている音声のうち優先順位が最も低く設定された音声に替えて新たな音声を出力させる。このような構成とすることにより、音声チャンネルを効率的に使用して音声演出を行うことを可能としている。 By the way, the technique described in patent document 1 is proposed conventionally. According to Patent Document 1, production control means for performing production control or error notification control, a voice ROM that stores voice information, and a voice based on voice information that includes a plurality of voice channels and is stored in the voice ROM is output. An audio control circuit, and when the audio control circuit outputs a new audio based on the production control when all available audio channels are used, the audio control circuit has the highest priority among the currently output audio A new voice is output instead of the lower voice. With such a configuration, it is possible to perform an audio effect by using the audio channel efficiently.
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１６−２０２２９９号公報
[Prior art documents]
[Patent Literature]
[Patent Document 1] JP-A-2006-202299
［発明の概要］
［発明が解決しようとする課題］
ところで、従来、例えば、電断復帰時に、電源が入ったことを報知する音声が流れる遊技機においては、電源が入ったことを報知する音が優先的に流されるため、他の演出音が聞こえないことがある。このため、遊技者に報知されるべき情報が伝達できないおそれがある。そこで、遊技状況に応じて、適宜、効率的に音声の出力制御を行い得る遊技機の出現が望まれる。
[Summary of Invention]
[Problems to be solved by the invention]
By the way, conventionally, for example, in a gaming machine in which a sound for notifying that the power has been turned on when power is restored, a sound for notifying that the power has been turned on is preferentially played, so other sound effects can be heard. There may not be. For this reason, there exists a possibility that the information which should be alert | reported to a player cannot be transmitted. Therefore, it is desired that a gaming machine that can efficiently and efficiently perform voice output control according to the gaming situation is desired.
本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of this invention is to provide the gaming machine which solved such a problem.
［課題を解決するための手段］
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means for solving problems]
In order to achieve the above object, the present invention has the following configuration.
（１） 音声データを記憶する記憶手段（例えば、ＣＧＲＯＭ２０６）と、
複数の音声チャンネル（例えば、図４３の音声ｃｈ１〜音声ｃｈ（ｎ））と、
各音声チャンネルに対して前記記憶手段から取得した音声データを設定し、該設定した音声チャンネルを用いた音声情報の出力制御を行う音声制御手段（例えば、音声・ＬＥＤ制御回路２２０）と、
当該音声制御手段によって出力制御された音声情報に基づく音声出力を行う音声出力手段（例えば、スピーカ１１）と、を備え、
前記音声制御手段は、
複数の音声チャンネルのうち、第１の音声チャンネル（確定音に対応するチャンネル）が、第２の音声チャンネル（エラー音、システム音に対応するチャンネル）よりも優先度を低くして出力制御を行う一方、
第１の音声チャンネルで特定の音声情報が設定される場合は、第２の音声チャンネルよりも優先度を高くして出力制御を行うことを特徴とする遊技機。
(1) storage means for storing audio data (for example, CGROM 206);
A plurality of audio channels (for example, audio ch1 to audio ch (n) in FIG. 43);
Voice control means (for example, a voice / LED control circuit 220) for setting voice data acquired from the storage means for each voice channel and performing output control of voice information using the set voice channel;
Voice output means (for example, a speaker 11) for performing voice output based on the voice information output-controlled by the voice control means,
The voice control means is
Of the plurality of audio channels, the first audio channel (the channel corresponding to the definite sound) has a lower priority than the second audio channel (the channel corresponding to the error sound and the system sound) and performs output control. on the other hand,
A gaming machine, wherein when specific audio information is set in a first audio channel, output control is performed with a higher priority than the second audio channel.
（１）によれば、第２の音声チャンネルが第１の音声チャンネルよりも優先されるため、音声出力手段から第２の音声チャンネルによる音声が出力される場合には、第１の音声チャンネルによる音声が聞き取りにくくなるが、第１の音声チャンネルで設定された特定の音声が出力される場合に、第１の音声チャンネルが第２の音声チャンネルよりも優先される。このため、遊技者は、第１の音声チャンネルによる特定の音声が聞き取りやすくなる。このように、遊技状況に応じて、適宜、効率的であり、明確に音声の出力制御を行い得る遊技機を提供することが可能になる。 According to (1), since the second audio channel is prioritized over the first audio channel, when audio from the second audio channel is output from the audio output means, the first audio channel is used. Although it is difficult to hear the sound, when the specific sound set in the first sound channel is output, the first sound channel has priority over the second sound channel. For this reason, it becomes easy for the player to hear a specific sound by the first sound channel. In this way, it is possible to provide a gaming machine that is efficient and appropriately capable of clearly controlling voice output according to the gaming situation.
（２） （１）において、前記音声制御手段は、第１の音声チャンネル及び第２の音声チャンネルでそれぞれ設定された音声情報を同時に出力制御するとともに、優先度に応じた割合で音声情報を出力制御することを特徴とする遊技機。 (2) In (1), the sound control means simultaneously outputs and controls the sound information set in each of the first sound channel and the second sound channel, and outputs the sound information at a ratio corresponding to the priority. A gaming machine characterized by controlling.
（２）によれば、例えば、第１の音声チャンネル及び第２の音声チャンネルの音声を同時に出力した場合に、第１の音声チャンネルの音声が聞き取り易くなるように、第１の音声チャンネルの音声及び第２の音声チャンネルの音声の出力調整を行うことが可能になる。 According to (2), for example, when the audio of the first audio channel and the audio of the second audio channel are output at the same time, the audio of the first audio channel is made easy to hear the audio of the first audio channel. In addition, it is possible to adjust the output of the audio of the second audio channel.
（３） （１）、（２）において、前記音声出力手段は複数設けられており（例えば、スピーカ１１、１１）、
前記音声制御手段は、
複数の前記音声出力手段で、優先度に応じた音声を出力する制御を行い、
第１の音声チャンネルで特定の音声情報が設定されている場合に、一の音声出力手段において、第１の音声チャンネルで設定された特定の音声情報の出力制御をする一方、他の音声出力手段において、第２の音声チャンネルで設定された音声情報の出力制御をすることを特徴とする遊技機。
(3) In (1) and (2), a plurality of the audio output means are provided (for example, speakers 11, 11),
The voice control means is
A plurality of the audio output means performs control to output audio according to priority,
When specific audio information is set in the first audio channel, one audio output means controls output of the specific audio information set in the first audio channel, while other audio output means. And controlling the output of audio information set in the second audio channel.
（３）によれば、一の音声出力手段が、優先度の高い第１の音声チャンネルで設定された特定の音声を出力し、他の音声出力手段が、第２の音声チャンネルで設定された音声を出力することで、遊技者は、優先度の高い第１の音声チャンネルの音声を確実に聞き取ることが可能になる。 According to (3), one audio output unit outputs a specific audio set in the first audio channel having a high priority, and the other audio output unit is set in the second audio channel. By outputting the sound, the player can surely hear the sound of the first sound channel having a high priority.
［発明の効果］
本発明によれば、遊技状況に応じて、適宜、効率的であり、明確に音声の出力制御を行い得る遊技機を提供することができる。
[Effect of the invention]
According to the present invention, it is possible to provide a gaming machine that is appropriately efficient and can perform voice output control clearly according to the gaming situation.
［付記４］
［背景技術］
従来、遊技媒体を用いた遊技機として、パチンコ機、パチスロ機と称される遊技機が知られている。パチスロ機においては、メダルやコイン等の遊技媒体が投入され、スタートレバーが操作されると、当り抽籤が行われるとともに、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始する。そして、ストップボタンが操作されると、抽籤結果に応じて複数のリールの回転が停止し、停止表示された図柄の組合せに応じてメダルやコインが払い出される。パチンコ機においては、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動する。当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態（所謂、大当り遊技状態）に移行する。また、パチンコ機やパチスロ機においては、表示手段に、図柄の変動・停止にとともに抽選結果に応じた演出画像などを表示させることにより、有利な遊技状態へ移行することの期待感を高めている。
[Appendix 4]
[Background technology]
Conventionally, gaming machines called pachinko machines and pachislot machines are known as gaming machines using gaming media. In a pachislot machine, when a game medium such as a medal or coin is inserted and the start lever is operated, a winning lottery is performed and rotation of a plurality of reels on which a plurality of symbols are arranged on each surface starts. . Then, when the stop button is operated, the rotation of the plurality of reels is stopped according to the lottery result, and medals and coins are paid out according to the combination of the symbols displayed to be stopped. In a pachinko machine, when a game ball that rolls and flows down enters a start winning opening provided on the game board, a winning lottery is performed to shift to a game state advantageous to the player, and a liquid crystal display A plurality of symbols displayed on a display means such as a device varies. When the winning lottery is won, the game is shifted to an advantageous gaming state (so-called big hit gaming state) when a plurality of symbols are stopped in a predetermined combination. In addition, in pachinko machines and pachislot machines, the display means displays the effect image according to the lottery result as well as the fluctuation and stoppage of the symbols, thereby increasing the expectation of shifting to an advantageous gaming state. .
ところで、従来、特許文献１に記載された技術が提案されている。特許文献１によれば、演出制御又はエラー報知制御を行う演出制御手段と、音声情報を記憶する音声ＲＯＭと、複数の音声チャンネルを備えて音声ＲＯＭに記憶される音声情報に基づく音声を出力させる音声制御回路と、を備え、音声制御回路は、使用可能な音声チャンネルが全て使用されているときに演出制御に基づく新たな音声を出力する場合、現在出力されている音声のうち優先順位が最も低く設定された音声に替えて新たな音声を出力させる。このような構成とすることにより、音声チャンネルを効率的に使用して音声演出を行うことを可能としている。 By the way, the technique described in patent document 1 is proposed conventionally. According to Patent Document 1, production control means for performing production control or error notification control, a voice ROM that stores voice information, and a voice based on voice information that includes a plurality of voice channels and is stored in the voice ROM is output. An audio control circuit, and when the audio control circuit outputs a new audio based on the production control when all available audio channels are used, the audio control circuit has the highest priority among the currently output audio A new voice is output instead of the lower voice. With such a configuration, it is possible to perform an audio effect by using the audio channel efficiently.
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１６−２０２２９９号公報
[Prior art documents]
[Patent Literature]
[Patent Document 1] JP-A-2006-202299
［発明の概要］
［発明が解決しようとする課題］
しかし、このような音声の出力制御においては、音声制御回路が、音声チャンネルで設定された音声の優先度を制御しているが、複数の音声を同時に出力することによる混声の微妙なバランスやタイミングを制御しきれないところがある。例えば、ＢＧＭが流れているときに演出音を発生させる場合、演出音の優先度が高くなるように制御することによって演出音が聞こえやすくなるが、ＢＧＭと演出音とを同時に出力する場合には、演出音が聞こえ難くなるおそれがある。
[Summary of Invention]
[Problems to be solved by the invention]
However, in such audio output control, the audio control circuit controls the priority of the audio set in the audio channel, but the delicate balance and timing of mixed sound by outputting multiple audio simultaneously. There are places where it is impossible to control. For example, when producing a production sound while BGM is flowing, the production sound can be easily heard by controlling the production sound to have a higher priority. However, when the BGM and the production sound are output simultaneously, The production sound may be difficult to hear.
本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of this invention is to provide the gaming machine which solved such a problem.
［課題を解決するための手段］
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means for solving problems]
In order to achieve the above object, the present invention has the following configuration.
（１） 音声データを記憶する記憶手段（例えば、ＣＧＲＯＭ２０６）と、
複数の音声チャンネル（例えば、図１３４の音声ｃｈ１〜音声ｃｈ（ｎ））と、
各音声チャンネルに対して前記記憶手段から取得した音声データを設定し、該設定した音声チャンネルを用いて所定の音声情報の出力制御を行う音声制御手段（例えば、音声・ＬＥＤ制御回路２２０のメインジェネレータ２２７）と、
当該音声制御手段によって出力制御された音声情報に基づく音声出力を行う音声出力手段（例えば、スピーカ１１）と、
当該音声出力手段から、優先度の高い音声チャンネルに対応する第１音声情報と当該音声チャンネルより優先度の低い第２音声情報とを同時に出力させる際に、第１音声情報が出力されるタイミングで、前記第２音声情報にサイドチェイン処理を施す専用デバイス（例えば、サイドチェイン制御部２２８ａ）を備えることを特徴とする遊技機。
(1) storage means for storing audio data (for example, CGROM 206);
A plurality of audio channels (for example, audio ch1 to audio ch (n) in FIG. 134);
Voice control means (for example, a main generator of the voice / LED control circuit 220) that sets voice data acquired from the storage means for each voice channel and controls output of predetermined voice information using the set voice channel 227),
Audio output means (for example, a speaker 11) for performing audio output based on the audio information whose output is controlled by the audio control means;
When the first audio information corresponding to the audio channel having a higher priority and the second audio information having a lower priority than the audio channel are simultaneously output from the audio output unit, the timing at which the first audio information is output. A gaming machine comprising a dedicated device (for example, a side chain control unit 228a) that performs side chain processing on the second audio information.
（２） （１）において、前記音声制御手段によって出力制御された音声情報を合成するミキサ（例えば、ミキサ２２８ｃ）を備え、
前記専用デバイスは、前記第１音声情報と優先度の低い音声チャンネルに対応する前記第２音声情報とを入力し、前記第１音声情報を参照して、前記第２音声情報にサイドチェイン処理を施してなる音声情報を、前記ミキサに出力することを特徴とする遊技機。
(2) In (1), provided with a mixer (for example, a mixer 228c) that synthesizes audio information whose output is controlled by the audio control means,
The dedicated device inputs the first audio information and the second audio information corresponding to an audio channel with a low priority, refers to the first audio information, and performs side chain processing on the second audio information. A game machine characterized by outputting audio information applied to the mixer.
（３） （１）、（２）において、前記専用デバイスは、前記第２音声情報の音量を、前記第１音声情報の音量よりも小さくすることを特徴とする遊技機。 (3) In (1) and (2), the dedicated device makes the volume of the second audio information smaller than the volume of the first audio information.
（４） （１）、（２）において、前記専用デバイスは、前記第１音声情報及び前記第２音声情報の音質を変化させることを特徴とする遊技機。 (4) In (1) and (2), the dedicated device changes the sound quality of the first voice information and the second voice information.
（１）〜（４）によれば、複数の音声が同時に出力される場合に、優先度の高い音声が出力されるタイミングで優先度の低い音声にサイドチェイン処理が施されるため、遊技者は、優先度の高い音声を明確に聞き取ることが可能になる。このように、専用デバイスによって、音声の優先度を明確化することが可能となり、複数の音声を同時に出力することによる混声の微妙なバランスやタイミングを制御することが可能な遊技機を提供することが可能になる。 According to (1) to (4), when a plurality of sounds are output at the same time, the side chain process is performed on the sound with the lower priority at the timing when the sound with the higher priority is output. Can clearly hear high-priority voices. In this way, it is possible to clarify the priority of voice by using a dedicated device, and to provide a gaming machine capable of controlling the delicate balance and timing of mixed sound by outputting a plurality of voices simultaneously. Is possible.
［発明の効果］
本発明によれば、専用デバイスによって、音声の優先度を明確化することが可能となり、複数の音声を同時に出力することによる混声の微妙なバランスやタイミングを制御することが可能な遊技機を提供することが可能になる。
[Effect of the invention]
According to the present invention, it is possible to clarify the priority of voice by a dedicated device, and provide a gaming machine capable of controlling the delicate balance and timing of mixed sound by simultaneously outputting a plurality of voices. It becomes possible to do.
［付記５］
［背景技術］
従来、複数の図柄がそれぞれの表面に配された複数のリールと、遊技メダルやコイン等（以下、「メダル等」と言う）が投入され、遊技者によりスタートレバーが操作されたことを検出し、複数のリールの回転の開始を要求するスタートスイッチと、複数のリールのそれぞれに対応して設けられたストップボタンが遊技者により押されたことを検出し、該当するリールの回転の停止を要求する信号を出力するストップスイッチと、複数のリールのそれぞれに対応して設けられ、それぞれの駆動力を各リールに伝達するステッピングモータと、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転及びその停止を行うリール制御部と、を備え、スタートレバーが操作されたことを検出すると、乱数値に基づいて抽籤を行い、この抽籤の結果（以下、「内部当籤役」と言う）とストップボタンが操作されたことを検出したタイミングとに基づいてリールの回転の停止を行う、いわゆるパチスロと称される遊技機が知られている。
[Appendix 5]
[Background technology]
Conventionally, it is detected that a plurality of reels each having a plurality of symbols arranged on each surface, a game medal, a coin, etc. (hereinafter referred to as “medal, etc.”) are operated and the start lever is operated by the player. , A start switch that requests the start of rotation of a plurality of reels and a stop button provided corresponding to each of the plurality of reels is detected by the player, and the rotation of the corresponding reel is requested to stop. A step switch based on the signals output from the start switch and the stop switch, and a stop switch that outputs a signal to perform, a stepping motor that is provided corresponding to each of the plurality of reels, and transmits each driving force to each reel. A reel control unit that controls the operation of the motor and rotates and stops each reel, and the start lever is operated. Is detected, the lottery is performed based on the random number value, and the rotation of the reel is determined based on the result of the lottery (hereinafter referred to as “internal winning combination”) and the timing at which the stop button is detected. A so-called pachislot machine that stops is known.
従来のパチスロでは、メダルの投入枚数が遊技者の意思に反して不足する場合がある。例えば、３枚以上のメダル投入を遊技条件とするパチスロであれば、遊技者のメダル所持数が２枚の場合には遊技を行うことができない。この場合、遊技者は、メダル受け皿にメダルを残さないことで離席の際に空き台であることを明確にするため、手持ちの２枚のメダルを持って離席する他に、あるいは２枚のメダルをメダル投入口に投入して離席する場合もあり得る。また、２枚のメダルがパチスロにクレジットされた状態であれば、精算ボタンを押して２枚のメダルを払い出さずに、そのまま離席する場合もあり得る。
しかし、２枚のメダルが投入された状態の遊技機は、他の遊技者から見て、一時的に離席しているのか本当に空席なのかが判別しにくいことから、遊技者に敬遠されるおそれがあり、遊技店側としては、稼働率低下に繋がるおそれがある。
特許文献１によれば、メダル投入枚数不足信号の入力中は、スタートスイッチからのスタート信号を無効とし、メダル投入枚数不足信号の入力を条件に、メダル投入枚数が設定枚数に満たないことを遊技者に報知することが可能なパチスロについて記載されている。具体的に、このパチスロは、メダル投入枚数が設定枚数に満たない場合に、ＬＥＤが点滅状態となる。これによって、遊技者は、ＬＥＤの点滅状態を見ることで、メダルの投入枚数が設定枚数を下回っていることを知ることができる。更に、この点滅状態は、遊技者のみではなく、待機中で空席を探している遊技者や、遊技店の管理者にも把握できる。
In the conventional pachislot machine, the number of inserted medals may be insufficient against the player's intention. For example, in the case of a pachislot game in which the insertion of three or more medals is a game condition, a game cannot be performed when the player has two medals. In this case, in order to clarify that the player is vacant when leaving the seat by leaving no medal in the medal tray, in addition to leaving with two medals on hand, or two In some cases, the medals may be inserted into the medal slot and left. Further, if two medals are credited to the pachislot, the user may leave the seat as it is without pressing the checkout button and paying out the two medals.
However, a gaming machine with two medals inserted is shunned by the player because it is difficult for other players to distinguish whether it is temporarily away or not vacant. There is a risk, and on the amusement store side, there is a risk that the operating rate will decrease.
According to Japanese Patent Application Laid-Open No. 2004-133867, while the medal insertion number shortage signal is being input, the start signal from the start switch is invalidated, and the medal insertion number is less than the set number on condition that the medal insertion number shortage signal is input. Describes a pachislot that can be notified to a person. Specifically, in this pachislot, when the number of inserted medals is less than the set number, the LED is in a blinking state. Thereby, the player can know that the number of inserted medals is less than the set number by watching the blinking state of the LED. Furthermore, this blinking state can be grasped not only by the player but also by a player who is waiting for a vacant seat or a manager of a game store.
［先行技術文献］
［特許文献］
［特許文献１］ 特開平７−１０８０８０号公報
[Prior art documents]
[Patent Literature]
[Patent Document 1] JP-A-7-108080
［発明の概要］
［発明が解決しようとする課題］
[Summary of Invention]
[Problems to be solved by the invention]
しかしながら、この点滅状態だけでは、空席である可能性が高いことを示唆しているものの、遊技者が離席中なのか本当に空席中なのかを判断することが困難である。逆に、ＬＥＤの点滅を見た遊技者は、パチスロに問題が発生していると勘違いして、そのパチスロで遊技を行うことを敬遠するおそれがある。 However, although this blinking state alone suggests that there is a high possibility that the player is vacant, it is difficult to determine whether the player is away or really vacant. Conversely, a player who sees the blinking of the LED may misunderstand that there is a problem with the pachislot and may refrain from playing the game with the pachislot.
本発明、このような問題点を解決した遊技機を提供することを目的とする。 It is an object of the present invention to provide a gaming machine that solves such problems.
［課題を解決するための手段］
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means for solving problems]
In order to achieve the above object, the present invention has the following configuration.
（１） 遊技媒体の投入を検知する投入検知手段（例えば、メダルセンサ５２４Ｓ）と、
当該投入検知手段によって、所定数以上の遊技媒体の投入を検知したことを条件として、遊技の実行を制御する遊技実行制御手段（例えば、メインＣＰＵ５３１（図１３９のＳ１０００〜Ｓ１０１９））と、
遊技媒体を払い出す払出手段（例えば、ホッパー５４０）と、
遊技媒体の払い出しを制御する払出制御手段（例えば、メインＣＰＵ５３１（図１４５の払出制御処理））と、
遊技が終了してからの経過時間を計時する計時手段（例えば、メインＣＰＵ５３１（図１４０のＳ１０４７））と、を備え、
前記払出制御手段は、前記投入検知手段による遊技媒体の投入数が所定数未満であり、かつ前記計時手段が第１の時間の経過を計時したことを条件として、投入された所定数以下の遊技媒体を払い出す制御（例えば、メインＣＰＵ５３１（図１４１のＳ１０６２））を行うことを特徴とする遊技機。
(1) insertion detection means (for example, medal sensor 524S) for detecting the insertion of game media;
A game execution control means (for example, a main CPU 531 (S1000 to S1019 in FIG. 139)) that controls the execution of the game on condition that the input detection means detects the input of a predetermined number or more of game media;
A payout means (for example, hopper 540) for paying out game media;
Payout control means (for example, main CPU 531 (payout control process in FIG. 145)) for controlling payout of game media;
Timing means (for example, the main CPU 531 (S1047 in FIG. 140)) for measuring the elapsed time since the game ended,
The payout control means has a number of games less than or equal to a predetermined number of games inserted on condition that the number of game media input by the input detection means is less than a predetermined number and the time measuring means has timed the first time. A gaming machine characterized by performing control for paying out a medium (for example, main CPU 531 (S1062 in FIG. 141)).
（１）によれば、所定数未満の遊技媒体が投入された状態が、特定の時間経過してしまったときに払い出されるので、メダル投入中の状態が第１の時間以上に継続しないため、第１の時間以上、その遊技機が空席なのか否かが不明とはなりにくく、遊技機の稼働率が必要以上に低下することを防止し得る。 According to (1), since a state in which less than a predetermined number of game media have been inserted is paid out when a specific time has elapsed, the medal insertion state does not continue for more than the first time. It is difficult to determine whether or not the gaming machine is vacant for the first time or more, and the operating rate of the gaming machine can be prevented from being lowered more than necessary.
（２） （１）において、
所定数を越えた分の前記遊技媒体を貯留する遊技媒体貯留手段（例えば、メダルカウンタ）と、
遊技者の操作によって、前記遊技媒体貯留手段に貯留されている遊技媒体を投入するベット手段（例えば、ベットボタン５１１）と、を更に備え、
前記払出制御手段は、前記遊技媒体貯留手段による遊技媒体の貯留枚数が所定数未満であり、かつ前記計時手段が第１の時間の経過を計時したことを条件として、前記遊技媒体貯留手段に貯留されている所定数未満の遊技媒体を払い出す制御を行うことを特徴とする遊技機
(2) In (1),
Game medium storage means (for example, a medal counter) for storing the game media for a predetermined number;
Bet means (for example, a bet button 511) for throwing in the game medium stored in the game medium storage means by the player's operation,
The payout control means stores the game medium storage means in the game medium storage means on condition that the number of game media stored by the game medium storage means is less than a predetermined number and the time measuring means has timed the first time. A game machine that performs control to pay out less than a predetermined number of game media
（２）によれば、所定数未満の遊技媒体がクレジットされた状態が、特定の時間経過してしまったときに払い出されるので、メダル投入中の状態が第１の時間以上に継続しないため、第１の時間以上、その遊技機が空席なのか否かが不明とはなりにくく、遊技機の稼働率が必要以上に低下することを防止し得る。 According to (2), since a state in which less than a predetermined number of game media have been credited is paid out when a specific time has elapsed, the medal insertion state does not continue for more than the first time. It is difficult to determine whether or not the gaming machine is vacant for the first time or more, and the operating rate of the gaming machine can be prevented from being lowered more than necessary.
（３） （１）、（２）において、
遊技者に情報を報知する報知手段（例えば、液晶表示装置５０５）と、
前記計時手段が、第１の時間よりも短い第２の時間の経過を計時したことを条件として、情報を、前記報知手段に報知させる制御を行う報知制御手段（例えば、サブＣＰＵ５８１（図１５２のＳ１４２２））と、を備えることを特徴とする遊技機。
(3) In (1) and (2),
Notification means (for example, a liquid crystal display device 505) for notifying the player of information;
On the condition that the time measuring means has timed a second time shorter than the first time, a notification control means (for example, a sub CPU 581 (see FIG. 152)) that controls the notification means to notify the information. S1422)).
（３）によれば、第１の時間よりも短い第２の時間が経過したことを、報知手段によって報知することで、第２の時間が経過する前の段階で、遊技者や、空席を探す遊技者、遊技店の管理者に知らせることで、遊技機の稼働率の低下をさらに防止し得る。 According to (3), by notifying the fact that the second time shorter than the first time has passed by the notifying means, the player or the vacant seat can be removed at the stage before the second time has passed. By notifying the searching player and the manager of the game store, it is possible to further prevent a decrease in the operating rate of the gaming machine.
（４） 遊技媒体の投入を検知する投入検知手段（例えば、メダルセンサ５２４Ｓ）と、
当該投入検知手段によって、所定数以上の遊技媒体の投入を検知したことを条件として、遊技の実行を制御する遊技実行制御手段（例えば、メインＣＰＵ５３１（図１３９のＳ１００〜Ｓ１０１９））と、
遊技者に情報を報知する報知手段（例えば、ランプ群５１８）と、
当該報知手段を制御する報知制御手段（例えば、サブＣＰＵ５８１（図１５２のＳ１４２２））と、
遊技が終了してからの経過時間を計時する計時手段（例えば、メインＣＰＵ５３１（図１４０のＳ１０４７））と、を備え、
前記報知制御手段は、前記投入検知手段による遊技媒体の投入数が所定数未満でありかつ前記計時手段が第１の時間の経過を計時したことを条件として（例えば、メインＣＰＵ５３１（図１４１のＳ１０５８、Ｓ１０６３））、前記報知手段を動作させる制御を行うことを特徴とする遊技機。
(4) insertion detection means (for example, medal sensor 524S) for detecting the insertion of game media;
A game execution control means (for example, a main CPU 531 (S100 to S1019 in FIG. 139)) for controlling the execution of the game on the condition that the input detection means detects the input of a predetermined number or more of game media;
Informing means (for example, a lamp group 518) for informing the player of information,
Notification control means (for example, sub CPU 581 (S1422 in FIG. 152)) for controlling the notification means;
Timing means (for example, the main CPU 531 (S1047 in FIG. 140)) for measuring the elapsed time since the game ended,
The notification control means is conditioned on the condition that the number of game media inserted by the insertion detecting means is less than a predetermined number and the time measuring means has timed the first time (for example, the main CPU 531 (S1058 in FIG. 141). , S1063)), a game machine characterized by performing control to operate the notification means.
（４）によれば、所定数未満の遊技媒体が投入された状態が、特定の時間経過してしまったときに報知手段が動作するので、第１の時間以上、その遊技機が空席なのか否かが不明とはなりにくく、遊技機の稼働率が必要以上に低下することを防止し得る。 According to (4), since the notification means operates when a specific time has passed after a predetermined number of gaming media have been inserted, is the gaming machine vacant for at least the first time? Whether or not it is difficult to be unknown can prevent the operating rate of the gaming machine from being lowered more than necessary.
［発明の効果］
本発明によれば、遊技機が空席なのか否かが不明とはなりにくく、遊技機の稼働率が必要以上に低下することを防止し得る遊技機を提供することができる。
[Effect of the invention]
According to the present invention, it is difficult to determine whether or not a gaming machine is vacant, and it is possible to provide a gaming machine that can prevent the operating rate of the gaming machine from being lowered more than necessary.
１…パチンコ遊技機（遊技機）、２…本体、３…ベースドア、４…ガラスドア、１１…スピーカ、１１ａ…スピーカボックス、１１ｂ…接続端子群、１２…遊技盤、１３…表示装置、１５…発射装置、１６…払出装置、１８…ランプ（ＬＥＤ）群、２０…役物、４３…球通過検出器、４４…第１始動口、４５…第２始動口、４６…普通電動役物、５１，５２…一般入賞口、５３…第１大入賞口、５４…第２大入賞口、５５…アウト口、５６…遊技釘、６１…特別図柄表示装置、６２…普通図柄表示装置、６３…普通図柄保留表示装置、６４…第１特別図柄保留表示装置、６５…第２特別図柄保留表示装置、７０…主制御回路、７１…メインＣＰＵ、７２…メインＲＯＭ、７３…メインＲＡＭ、７７…ワンチップマイコン、１２３…払出・発射制御回路、２００…副制御回路、２０１…中継基板、２０２，２０２ａ…サブ基板、２０３…制御ＲＯＭ基板、２０４，２０４ａ，２０４ｂ…ＣＧＲＯＭ基板、２０５…サブメインＲＯＭ、２０６，２０６ａ，２０６ｂ…ＣＧＲＯＭ、２１０…ホスト制御回路、２１０ａ…サブワークＲＡＭ、２１０ｂ…ＳＲＡＭ、２２０，２９０…音声・ＬＥＤ制御回路、２３０，２３０ａ…表示制御回路、２３４…動画デコーダ、２３５…静止画デコーダ、２３６…ＳＤＲＡＭコントローラ、２３７…内蔵ＶＲＡＭ、２３８…第１ディスプレイコントローラ、２３９…第２ディスプレイコントローラ、２４０…３Ｄジオメトリエンジン、２４１…レンダリングエンジン、２５０…ＳＤＲＡＭ、２６０…内蔵中継基板、２６１…Ｉ２Ｃコントローラ、２６２…デジタルオーディオパワーアンプ、２６３…ＬＣ回路、２６４…接続端子群、２６８…ＮＯＴ回路、２６９…電圧変換回路部、２７０…モータコントローラ、２７１…モータドライバ、２７２…モータ、２７５…励磁状態検知部、２７６…第１ＯＲ回路、２７７…第２ＯＲ回路、２７８…第３ＯＲ回路、２８０，２９１…ＬＥＤドライバ、２８１…ＬＥＤ、３００…ハーネス、３０１…双方向バランストランシーバ、３０２…ＡＮＤ回路、３０３，３１１…端子群、３１２…トランジスタ回路、３５０…電圧降下回路部、３５１〜３５５…第１ダイオード〜第５ダイオード、３６０…リニアレギュレータ、５００…パチスロ、５０３Ｌ，５０３Ｃ，５０３Ｒ…リール、５０６…スタートレバー、５０７Ｌ，５０７Ｃ，５０７Ｒ…ストップボタン、５１３Ａ…払出枚数表示部、５１３Ｂ…投入枚数表示部、５１３Ｃ…クレジット枚数表示部、５３１…メインＣＰＵ、５３２…メインＲＯＭ、５３３…メインＲＡＭ、５７１…主制御回路、５７２…副制御回路、５８１…サブＣＰＵ、５８２…サブＲＯＭ、５８３…サブＲＡＭ DESCRIPTION OF SYMBOLS 1 ... Pachinko machine (game machine), 2 ... Main body, 3 ... Base door, 4 ... Glass door, 11 ... Speaker, 11a ... Speaker box, 11b ... Connection terminal group, 12 ... Game board, 13 ... Display apparatus, 15 DESCRIPTION OF SYMBOLS ... Launching device, 16 ... Dispensing device, 18 ... Lamp (LED) group, 20 ... Accompaniment, 43 ... Ball passage detector, 44 ... 1st starting port, 45 ... 2nd starting port, 46 ... Ordinary electric accessory, 51, 52 ... General winning entrance, 53 ... First winning entrance, 54 ... Second winning entrance, 55 ... Out opening, 56 ... Game nail, 61 ... Special symbol display device, 62 ... Normal symbol display device, 63 ... Normal symbol hold display device, 64 ... first special symbol hold display device, 65 ... second special symbol hold display device, 70 ... main control circuit, 71 ... main CPU, 72 ... main ROM, 73 ... main RAM, 77 ... one Chip microcomputer, 123 ... Discharge / Launch 200, sub-control circuit, 201, relay board, 202, 202a, sub board, 203, control ROM board, 204, 204a, 204b, CGROM board, 205, sub main ROM, 206, 206a, 206b, CGROM, 210 ... Host control circuit, 210a ... Sub work RAM, 210b ... SRAM, 220, 290 ... Audio / LED control circuit, 230, 230a ... Display control circuit, 234 ... Video decoder, 235 ... Still picture decoder, 236 ... SDRAM controller, 237 ... built-in VRAM, 238 ... first display controller, 239 ... second display controller, 240 ... 3D geometry engine, 241 ... rendering engine, 250 ... SDRAM, 260 ... built-in relay board, 261 ... I2C controller, 262 Digital audio power amplifier, 263 ... LC circuit, 264 ... connection terminal group, 268 ... NOT circuit, 269 ... voltage conversion circuit unit, 270 ... motor controller, 271 ... motor driver, 272 ... motor, 275 ... excitation state detection unit, 276 ... first OR circuit, 277 ... second OR circuit, 278 ... third OR circuit, 280,291 ... LED driver, 281 ... LED, 300 ... harness, 301 ... bidirectional balance transceiver, 302 ... AND circuit, 303,311 ... terminal group , 312 ... transistor circuit, 350 ... voltage drop circuit section, 351 to 355 ... first diode to fifth diode, 360 ... linear regulator, 500 ... pachislot, 503L, 503C, 503R ... reel, 506 ... start lever, 507L, 507C , 507R ... Stop button 513A ... payout number display part, 513B ... insertion number display part, 513C ... credit number display part, 531 ... main CPU, 532 ... main ROM, 533 ... main RAM, 571 ... main control circuit, 572 ... sub control circuit, 581: Sub CPU, 582: Sub ROM, 583: Sub RAM
Claims (3)
複数の音声チャンネルと、
各音声チャンネルに対して前記記憶手段から取得した音声データを設定し、該設定した音声チャンネルを用いた音声情報の出力制御を行う音声制御手段と、
当該音声制御手段によって出力制御された音声情報に基づく音声出力を行う音声出力手段と、を備え、
前記音声制御手段は、
複数の音声チャンネルのうち、第１の音声チャンネルが、第２の音声チャンネルよりも優先度を低くして出力制御を行う一方、
第１の音声チャンネルで特定の音声情報が設定される場合は、第２の音声チャンネルよりも優先度を高くして出力制御を行うことを特徴とする遊技機。 Storage means for storing audio data;
Multiple audio channels,
Voice control means for setting voice data acquired from the storage means for each voice channel, and performing output control of voice information using the set voice channel;
Voice output means for performing voice output based on the voice information output-controlled by the voice control means,
The voice control means is
While the first audio channel among the plurality of audio channels performs output control with a lower priority than the second audio channel,
A gaming machine, wherein when specific audio information is set in a first audio channel, output control is performed with a higher priority than the second audio channel.
前記音声制御手段は、
複数の前記音声出力手段で、優先度に応じた音声を出力する制御を行い、
第１の音声チャンネルで特定の音声情報が設定されている場合に、一の音声出力手段において、第１の音声チャンネルで設定された特定の音声情報の出力制御をする一方、他の音声出力手段において、第２の音声チャンネルで設定された音声情報の出力制御をすることを特徴とする請求項１又は２記載の遊技機。
A plurality of the audio output means are provided,
The voice control means is
A plurality of the audio output means performs control to output audio according to priority,
When specific audio information is set in the first audio channel, one audio output means controls output of specific audio information set in the first audio channel, while other audio output means. The game machine according to claim 1 or 2, wherein output control of voice information set in the second voice channel is performed.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017095997A JP2018191737A (en) | 2017-05-12 | 2017-05-12 | Game machine |
| JP2022089892A JP7345924B2 (en) | 2017-05-12 | 2022-06-01 | gaming machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017095997A JP2018191737A (en) | 2017-05-12 | 2017-05-12 | Game machine |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022089892A Division JP7345924B2 (en) | 2017-05-12 | 2022-06-01 | gaming machine |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018191737A true JP2018191737A (en) | 2018-12-06 |
Family
ID=64570076
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017095997A Pending JP2018191737A (en) | 2017-05-12 | 2017-05-12 | Game machine |
| JP2022089892A Active JP7345924B2 (en) | 2017-05-12 | 2022-06-01 | gaming machine |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022089892A Active JP7345924B2 (en) | 2017-05-12 | 2022-06-01 | gaming machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2018191737A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020075356A1 (en) | 2018-10-10 | 2020-04-16 | 住友電工ハードメタル株式会社 | Cutting tool and manufacturing method therefor |
| WO2023041968A1 (en) * | 2021-09-16 | 2023-03-23 | Sensetime International Pte. Ltd. | Message processing method, apparatus and device, and storage medium |
| AU2021240199A1 (en) * | 2021-09-16 | 2023-03-30 | Sensetime International Pte. Ltd. | Message processing method, apparatus and device, and storage medium |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007130185A (en) * | 2005-11-09 | 2007-05-31 | Sankyo Kk | Game machine |
| JP2016049362A (en) * | 2014-09-01 | 2016-04-11 | 株式会社三共 | Game machine |
| JP2016154738A (en) * | 2015-02-25 | 2016-09-01 | 株式会社三共 | Game machine |
| JP2016195916A (en) * | 2016-08-30 | 2016-11-24 | 株式会社大一商会 | Game machine |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6118302B2 (en) | 2014-10-23 | 2017-04-19 | 株式会社ユニバーサルエンターテインメント | Game machine |
| JP5975584B2 (en) | 2015-02-03 | 2016-08-23 | 株式会社藤商事 | Game machine |
| JP6538471B2 (en) | 2015-08-04 | 2019-07-03 | 株式会社三共 | Gaming machine |
| JP7045803B2 (en) | 2017-05-12 | 2022-04-01 | 株式会社ユニバーサルエンターテインメント | Pachinko machine |
-
2017
- 2017-05-12 JP JP2017095997A patent/JP2018191737A/en active Pending
-
2022
- 2022-06-01 JP JP2022089892A patent/JP7345924B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007130185A (en) * | 2005-11-09 | 2007-05-31 | Sankyo Kk | Game machine |
| JP2016049362A (en) * | 2014-09-01 | 2016-04-11 | 株式会社三共 | Game machine |
| JP2016154738A (en) * | 2015-02-25 | 2016-09-01 | 株式会社三共 | Game machine |
| JP2016195916A (en) * | 2016-08-30 | 2016-11-24 | 株式会社大一商会 | Game machine |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020075356A1 (en) | 2018-10-10 | 2020-04-16 | 住友電工ハードメタル株式会社 | Cutting tool and manufacturing method therefor |
| WO2023041968A1 (en) * | 2021-09-16 | 2023-03-23 | Sensetime International Pte. Ltd. | Message processing method, apparatus and device, and storage medium |
| AU2021240199A1 (en) * | 2021-09-16 | 2023-03-30 | Sensetime International Pte. Ltd. | Message processing method, apparatus and device, and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7345924B2 (en) | 2023-09-19 |
| JP2022107761A (en) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018191739A (en) | Game machine | |
| JP6118302B2 (en) | Game machine | |
| JP7045803B2 (en) | Pachinko machine | |
| JP7345924B2 (en) | gaming machine | |
| JP6496370B2 (en) | Game machine | |
| JP7345925B2 (en) | gaming machine | |
| JP6559319B2 (en) | Game machine | |
| JP2017136490A (en) | Game machine | |
| JP6310380B2 (en) | Game machine | |
| JP2018191736A (en) | Game machine | |
| JP2016083058A (en) | Game machine | |
| JP6454432B2 (en) | Game machine | |
| JP6149025B2 (en) | Game machine | |
| JP6302821B2 (en) | Game machine | |
| JP6080828B2 (en) | Game machine | |
| JP6200400B2 (en) | Game machine | |
| JP2018108447A (en) | Game machine | |
| JP2018201872A (en) | Data display machine | |
| JP2017202398A (en) | Game machine | |
| JP6585677B2 (en) | Game machine | |
| JP6198705B2 (en) | Game machine | |
| JP6200398B2 (en) | Game machine | |
| JP2016083055A (en) | Game machine | |
| JP2019141733A (en) | Game machine | |
| JP2019034233A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220308 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220406 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220421 |