JP2018185814A5 - - Google Patents

Claims (19)

1. イーサネットを通じて連結された少なくとも１つのＮＶＭｅ−ｏＦ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ ｏｖｅｒ Ｆａｂｒｉｃ）＿ＳＳＤ（Ｓｏｌｉｄ−Ｓｔａｔｅ Ｄｒｉｖｅ）内の不揮発性のフラッシュメモリへの低レイテンシ直接データアクセス（Ｌｏｗ−Ｌａｔｅｎｃｙ Ｄｉｒｅｃｔ Ａｃｃｅｓｓ、以下、「ＬＬ−ＤＡＸ」という）方法において、
   ホスト内のＬＬ−ＤＡＸブロック格納ソフトウェア階層から、ＬＬ−ＤＡＸプロトコルを使用して、前記フラッシュメモリにデータ、ストレージアドレス、データ移送動作の長さ、及び動作コード（演算コード）を含む遠隔直接メモリアクセス（ＲＤＭＡ）書き込み要請を送信するステップと、
   前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層の前記ホストにてＮＶＭｅ−ｏＦ階層から、前記ＲＤＭＡ書き込み要請がＮＶＭｅ−ｏＦプロトコルを使用して前記フラッシュメモリに送信され、同時に前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層から前記フラッシュメモリに前記ＲＤＭＡ書き込み要請が送信されるステップと、
   ここで、前記ＬＬ−ＤＡＸプロトコルを使用した前記ＲＤＭＡ書き込み要請と、前記ＮＶＭｅ−ｏＦプロトコルを使用した前記ＲＤＭＡ書き込み要請は前記ホストが起源であり、
   前記データが前記フラッシュメモリに固持（ｐｅｒｓｉｓｔ）されていることを表すＲＤＭＡレベル確認応答を前記ホストにて受信するステップと、
   前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層から、ストレージアドレス、データ移送の長さ、及び動作コードを含むＲＤＭＡ読み出し要請を前記フラッシュメモリに送信するステップと、
   前記ホストにて、前記フラッシュメモリから前記ＲＤＭＡ読み出し要請に対応するＲＤＭＡ読み出し応答データパケットを受信するステップと、を含むことを特徴とする、低レイテンシ直接データアクセス方法。
2. 前記ＲＤＭＡ書き込み要請の前記ストレージアドレス、前記データ移送の長さ及び前記動作コードと、前記ＲＤＭＡ読み出し要請の前記ストレージアドレス、前記データ移送の長さ及び前記演算コードは、それぞれのＲＤＭＡヘッダフィールドに担持（ｃａｒｒｙ）されることを特徴とする、請求項１に記載の低レイテンシ直接データアクセス方法。
3. 前記ＲＤＭＡ書き込み要請を送信するステップは、複数のＲＤＭＡキューペア（ＱＰ）（以下、ＲＤＭＡ＿ＱＰという）を使用して前記ＲＤＭＡ書き込み要請を送信するステップを含み、及び前記ＲＤＭＡ読み出し要請を送信するステップは、前記複数のＲＤＭＡキューペア（ＱＰ）を使用して前記ＲＤＭＡ読み出し要請を送信するステップを含むことを特徴とする、請求項１に記載の低レイテンシ直接データアクセス方法。
4. 前記複数のＲＤＭＡ＿ＱＰがホスト命令を有し、ＬＬ−ＤＡＸホストインタフェース（ＨＩＦ）ロジックによって仲裁を行うステップをさらに含むときに、前記仲裁は、前記ホスト命令のうちの１つを実行するために選択することを特徴とする、請求項３に記載の低レイテンシ直接データアクセス方法。
5. 前記複数のＲＤＭＡ＿ＱＰのうち、第１ＲＤＭＡ＿ＱＰは、第１命令の専用であり、前記複数のＲＤＭＡ＿ＱＰのうち、第２ＲＤＭＡ＿ＱＰは、前記第１命令と異なる第２命令の専用であることを特徴とする、請求項３に記載の低レイテンシ直接データアクセス方法。
6. 前記第１命令は書き込み命令であり、前記第２命令は読み出し命令である、ことを特徴とする、請求項５に記載の低レイテンシ直接データアクセス方法。
7. 前記ホストにて、前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層から、識別命令を前記フラッシュメモリに送信するステップをさらに含み、
   前記フラッシュメモリは、前記識別命令に応答して、前記フラッシュメモリに関する情報を前記ホストに送信することを特徴とする、請求項１に記載の低レイテンシ直接データアクセス方法。
8. 前記情報は、前記フラッシュメモリの支援される特性、性能及び特徴を含む、ことを特徴とする、請求項７に記載の低レイテンシ直接データアクセス方法。
9. 前記識別命令は、前記ＲＤＭＡ読み出し要請を用いて送信されることを特徴とする、請求項７に記載の低レイテンシ直接データアクセス方法。
10. 前記ホスト内の前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層から、前記フラッシュメモリに削除命令を送信するステップをさらに含み、
    前記削除命令は、ブロックアドレスの範囲の開始ブロックアドレス及び終了ブロックアドレスを含むことを特徴とする、請求項１に記載の低レイテンシ直接データアクセス方法。
11. 前記削除命令は、前記ＲＤＭＡ書き込み要請を用いて送信することを特徴とする、請求項１０に記載の低レイテンシ直接データアクセス方法。
12. 前記ＲＤＭＡ読み出し及び前記ＲＤＭＡ書き込み要請は、ＲｏＣＥ＿ｖ１、ＲｏＣＥ＿ｖ２及びｉＷＡＲＰで構成されたＲＤＭＡ輸送プロトコルのグループから選択された輸送（ｔｒａｎｓｐｏｒｔ）プロトコルを使用して輸送されることを特徴とする、請求項１に記載の低レイテンシ直接データアクセス方法。
13. 前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層は、タイムアウト値を含み、前記ＬＬ−ＤＡＸ＿ＱＰは、前記ＲＤＭＡ書き込み要請を送信するステップの間、タイムアウトを防止するように構成された受信バッファを含むことを特徴とする、請求項３に記載の低レイテンシ直接データアクセス方法。
14. 前記フラッシュメモリのＬＬ−ＤＡＸストレージ容量は、ＮＶＭｅ−ｏＦネームスペースと共有されることを特徴とする、請求項１に記載の低レイテンシ直接データアクセス方法。
15. 不揮発性のフラッシュメモリに対する低レイテンシ直接データアクセスのためのシステムであって、
    前記システムは、
    前記フラッシュメモリを含んでイーサネットを通じて連結される少なくとも１つのＮＶＭｅ−ｏＦ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ ｏｖｅｒ Ｆａｂｒｉｃ）＿ＳＳＤ（Ｓｏｌｉｄ−Ｓｔａｔｅ Ｄｒｉｖｅ）装置と、
    プロセッサ、ＮＶＭｅ−ｏＦ階層、ＬＬ−ＤＡＸブロック格納ソフトウェア階層を含むホストと、を含み、
    ここで、前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層は、内部に格納された命令を含み、
    前記命令が前記プロセッサによって実行されるときに、前記命令により、前記プロセッサは、
    前記フラッシュメモリにＬＬ−ＤＡＸプロトコルを使用してデータ、ストレージアドレス、データ移送の動作の長さ、及び動作コードを含む遠隔直接メモリアクセス（ＲＤＭＡ）書き込み要請を送信し、
    前記データが前記フラッシュメモリに固持されていることを表わす確認応答を受信し、
    ストレージアドレス、データ移送の長さ、及び動作コードを含むＲＤＭＡ読み出し要請を前記フラッシュメモリに送信し、そして、
    前記フラッシュメモリから前記ＲＤＭＡ読み出し要請に対応するデータパケットを受信し、
    ここで、前記ＮＶＭｅ−ｏＦ階層は内部に格納された命令を含み、前記プロセッサにより実行される時、前記プロセッサは前記ＲＤＭＡ書き込み要請をＮＶＭｅ−ｏＦプロトコルを使用して前記フラッシュメモリに送信し、同時に前記ＬＬ−ＤＡＸ格納ソフトウェア階層から前記フラッシュメモリに前記ＲＤＭＡ書き込み要請が送信され、
    前記ＬＬ−ＤＡＸプロトコルを使用した前記ＲＤＭＡ書き込み要請と、前記ＮＶＭｅ−ｏＦプロトコルを使用した前記ＲＤＭＡ書き込み要請は前記ホストが起源であることを特徴とする、システム。
16. 前記ＮＶＭｅ−ｏＦ＿ＳＳＤ装置は、複数のＲＤＭＡキューペア（ＱＰ）（以下、ＲＤＭＡ＿ＱＰという）内のホスト命令の間の仲裁のためのＬＬ−ＤＡＸホストインタフェース（ＨＩＦ）ロジックを含むことを特徴とする、請求項１５に記載のシステム。
17. 前記複数のＲＤＭＡ＿ＱＰのうち、第１ＲＤＭＡ＿ＱＰは、第１命令の専用であり、前記複数のＲＤＭＡ＿ＱＰのうち、第２ＲＤＭＡ＿ＱＰは、前記第１命令と異なる第２命令の専用であることを特徴とする、請求項１６に記載のシステム。
18. 前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層は、タイムアウト値を含み、前記少なくとも１つのＮＶＭｅ−ｏＦ＿ＳＳＤ装置は、前記ＲＤＭＡ書き込み要請を送信する間、タイムアウトを防止するように構成された受信バッファを含むことを特徴とする、請求項１５に記載のシステム。
19. 前記ＬＬ−ＤＡＸブロック格納ソフトウェア階層に格納された前記命令が前記プロセッサによって実行されるときに、前記命令により、前記プロセッサは、前記フラッシュメモリに識別命令を送信するか、又は、前記フラッシュメモリに削除命令を送信することを特徴とする、請求項１５に記載のシステム。