JP2018157539A - Radio receiver - Google Patents
Radio receiver Download PDFInfo
- Publication number
- JP2018157539A JP2018157539A JP2017215531A JP2017215531A JP2018157539A JP 2018157539 A JP2018157539 A JP 2018157539A JP 2017215531 A JP2017215531 A JP 2017215531A JP 2017215531 A JP2017215531 A JP 2017215531A JP 2018157539 A JP2018157539 A JP 2018157539A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- equalization
- digital
- unit
- channel estimation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Superheterodyne Receivers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
本開示は、アナログ等化器を備える無線受信装置に関する。 The present disclosure relates to a wireless reception device including an analog equalizer.
非特許文献1には、1チャネルあたり数GHz〜数十GHzの帯域幅を使用する無線通信規格が提案されている。1チャネルあたりの帯域幅が広くなるほど、アナログ/デジタル変換器に速いサンプリングレートが求められる。非特許文献1に記載の広帯域無線通信を実現するため、アナログ/デジタル変換器には、数GHz〜数十GHzの高いサンプリングレートが検討されている。 Non-Patent Document 1 proposes a wireless communication standard that uses a bandwidth of several GHz to several tens of GHz per channel. The wider the bandwidth per channel, the higher the sampling rate required for the analog / digital converter. In order to realize the broadband wireless communication described in Non-Patent Document 1, a high sampling rate of several GHz to several tens of GHz has been studied for the analog / digital converter.
また、非特許文献1では、BPSK、QPSK、16QAM、64QAM等の複数の変調方式が提案されている。多値変調に対応するため、アナログ/デジタル変換器には、高い分解能が要求される。 Non-Patent Document 1 proposes a plurality of modulation schemes such as BPSK, QPSK, 16QAM, and 64QAM. In order to support multi-level modulation, the analog / digital converter is required to have high resolution.
このように、広帯域無線通信では、アナログ/デジタル変換器に、高いサンプリングレートと高い分解能の両立が要求される。 Thus, in broadband wireless communication, an analog / digital converter is required to have both a high sampling rate and a high resolution.
また、無線通信では、RFフロントエンドの周波数特性(例えば、帯域内の振幅偏差)の影響により、受信信号のエラーベクトル振幅が増加し、受信特性が劣化するため、この受信特性の劣化を防ぐことが求められる。受信特性の劣化を防ぐために、アナログ/デジタル変換器の分解能の向上について、検討されている。 Also, in wireless communication, the error vector amplitude of the received signal increases due to the influence of the frequency characteristics of the RF front end (for example, the amplitude deviation within the band), and the reception characteristics are deteriorated. Is required. In order to prevent deterioration of reception characteristics, improvement of the resolution of the analog / digital converter has been studied.
しかしながら、アナログ/デジタル変換器のサンプリングレートと分解能はトレードオフの関係にあるため、高いサンプリングレートが要求される広帯域無線通信において、さらにアナログ/デジタル変換器の分解能を上げることは困難である。 However, since the sampling rate and resolution of the analog / digital converter are in a trade-off relationship, it is difficult to further increase the resolution of the analog / digital converter in broadband wireless communication that requires a high sampling rate.
本開示の一態様は、アナログ/デジタル変換器の分解能を上げることなく、受信特性の劣化を防ぐことができる無線受信装置の提供に資する。 One embodiment of the present disclosure contributes to the provision of a wireless reception device that can prevent deterioration of reception characteristics without increasing the resolution of an analog / digital converter.
本開示の一態様に係る無線受信装置は、受信信号に対して利得制御、ダウンコンバージョンを行うRFフロントエンド回路と、前記RFフロントエンド回路の出力信号に対して、アナログ等化係数に従ってアナログ等化処理を行うアナログ等化回路と、前記アナログ等化回路の出力信号に対して標本化および量子化を行うアナログ/デジタル変換回路と、前記アナログ/デジタル変換回路の出力信号に対して、デジタル等化係数に従ってデジタル等化処理を行うデジタル等化回路と、前記アナログ/デジタル変換回路の出力信号を用いて周波数特性を推定し、前記アナログ等化係数および前記デジタル等化係数を算出する等化係数算出回路と、を具備する。 A radio reception apparatus according to an aspect of the present disclosure includes an RF front-end circuit that performs gain control and down-conversion on a reception signal, and analog equalization according to an analog equalization coefficient for an output signal of the RF front-end circuit An analog equalization circuit that performs processing, an analog / digital conversion circuit that samples and quantizes the output signal of the analog equalization circuit, and a digital equalization of the output signal of the analog / digital conversion circuit A digital equalization circuit that performs digital equalization processing according to a coefficient, and an equalization coefficient calculation that estimates a frequency characteristic using an output signal of the analog / digital conversion circuit and calculates the analog equalization coefficient and the digital equalization coefficient A circuit.
なお、これらの包括的又は具体的な態様は、システム、装置、方法、集積回路、コンピュータプログラム又は記録媒体で実現されてもよく、システム、装置、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。 Note that these comprehensive or specific modes may be realized by a system, apparatus, method, integrated circuit, computer program, or recording medium. Any of the system, apparatus, method, integrated circuit, computer program, and recording medium may be used. It may be realized by various combinations.
本開示の一態様によれば、アナログ/デジタル変換器の分解能を上げることなく、受信特性の劣化を防ぐことができる。 According to one aspect of the present disclosure, it is possible to prevent deterioration of reception characteristics without increasing the resolution of the analog / digital converter.
本開示の一態様における更なる利点および効果は、明細書および図面から明らかにされる。かかる利点および/又は効果は、いくつかの実施形態並びに明細書および図面に記載された特徴によってそれぞれ提供されるが、1つ又はそれ以上の同一の特徴を得るために必ずしも全てが提供される必要はない。 Further advantages and effects in one aspect of the present disclosure will become apparent from the specification and drawings. Such advantages and / or effects are provided respectively by the features described in some embodiments and the specification and drawings, but all have to be provided in order to obtain one or more identical features. There is no.
(実施の形態1)
以下、図面を適宜参照して、本開示の一実施の形態について詳細に説明する。
(Embodiment 1)
Hereinafter, an embodiment of the present disclosure will be described in detail with reference to the drawings as appropriate.
<フレームフォーマット>
図1は、チャネルボンディング技術により二つのチャネルを束ねて通信を行うときのフレームフォーマット200の一例を示す図である。図1において、第一のトレーニングフィールド201、第一のチャネル推定フィールド202、物理ヘッダ203は、チャネルボンディング技術に対応していない無線受信装置も受信できるように、チャネル1とチャネル2において最小単位の帯域幅BW1(Hz)を使って送信される。一方、第二のトレーニングフィールド204、第二のチャネル推定フィールド205、ペイロード206は、チャネル1とチャネル2を束ねて一つのチャネル(以下、チャネル3と表記する)とみなして広い帯域幅BW2(Hz)で送信される。ここで、BW2=2×BW1が成り立つ。物理ヘッダ203には、第二のトレーニングフィールド204以降のフィールドの帯域幅、ペイロード206で使用されている変調方式に関する情報が含まれている。
<Frame format>
FIG. 1 is a diagram showing an example of a
また、第一のトレーニングフィールド201、第一のチャネル推定フィールド202、物理ヘッダ203、第二のトレーニングフィールド204、第二のチャネル推定フィールド205は、同期、利得調整、チャネル推定、制御情報の通知等に使用される。このため、これらのフィールドは、エラーを少なくして通信相手に届くようにするため、BPSK等の簡素でロバストな変調方式を使用する。一方、ペイロード206は、周波数効率を上げてより多くの情報が通信相手に届くようにするため、QPSK、16QAM、64QAM等の多値変調方式を使用する。
The
<無線受信装置の構成>
図2は、本実施の形態に係る無線受信装置300の構成例を示す図である。無線受信装置300は、受信アンテナ301と、RFフロントエンド部302と、アナログ等化部303と、アナログ/デジタル変換部304と、デジタル等化部305と、等化係数算出部306と、利得設定部307と、を備える。
<Configuration of wireless receiver>
FIG. 2 is a diagram illustrating a configuration example of the
RFフロントエンド部302は、受信アンテナ301を介して受信した無線周波数の受信信号の振幅を、利得設定部307によって設定された利得を用いて増幅する。さらに、RFフロントエンド部302は、振幅調整後の受信信号に対してダウンコンバージョンを行い、アナログベースバンド信号をアナログ等化部303に出力する。なお、RFフロントエンド部302の内部構成の詳細については後述する。
The RF
アナログ等化部303は、RFフロントエンド部302から出力されたアナログベースバンド信号の物理ヘッダ203以降の信号に対して、等化係数算出部306が算出したアナログ等化係数に従って、周波数特性を補正してエラーベクトル振幅を下げるアナログ等化処理を行う。アナログ等化部303は、アナログ等化処理後の信号(アナログ等化処理された物理ヘッダ203以降の信号)をアナログ/デジタル変換部304に出力する。なお、アナログ等化部303は、アナログ等化が未処理の信号として、第一のトレーニングフィールド201、第一のチャネル推定フィールド202の信号に対してはアナログ等化処理を省略して、アナログ/デジタル変換部304に出力する。
The
アナログ/デジタル変換部304は、アナログ等化部303から出力されたアナログベースバンド信号を標本化および量子化(デジタル信号に変換)し、デジタルベースバンド信号をデジタル等化部305および等化係数算出部306に出力する。
The analog /
アナログ/デジタル変換部304は、チャネルボンディング技術を用いないときと比べて2倍速いサンプリングレートを使用する。
The analog /
デジタル等化部305は、等化係数算出部306が算出したデジタル等化係数に従ってペイロード206の残留周波数特性を補正するデジタル等化処理を行う。
The
等化係数算出部306は、アナログ/デジタル変換部304から出力されたデジタルベースバンド信号の第一のチャネル推定フィールド202を用いてRFフロントエンド部302の周波数特性を推定し、アナログ等化係数を算出する。
The equalization
また、等化係数算出部306は、アナログ/デジタル変換部304から出力されたデジタルベースバンド信号の第二のチャネル推定フィールド205を用いて残留周波数特性を推定し、デジタル等化係数を算出する。なお、等化係数算出部306の内部構成の詳細については後述する。
In addition, the equalization
利得設定部307は、受信アンテナ301を介して受信した受信信号の第一のトレーニングフィールド201の受信電力とピーク対平均電力比に基づいて、アナログ/デジタル変換部304の入力信号の振幅がフルスケールレンジに収まるように、利得を算出する。フルスケールレンジとは、アナログ/デジタル変換部304が量子化可能な振幅の最大値(負の振幅に対しては最小値)のことである。利得設定部307は、RFフロントエンド部302の可変利得増幅部302_1(図3参照)の利得を設定する利得制御信号を出力する。
Based on the received power of the
また、利得設定部307は、受信アンテナ301を介して受信した受信信号の第二のトレーニングフィールド204の受信電力とピーク対平均電力比に基づいて、再度、利得を算出する。そして、利得設定部307は、RFフロントエンド部302の可変利得増幅部302_1(図3参照)の利得を再設定する。二つのチャネルで送信される第一のトレーニングフィールド201、第一のチャネル推定フィールド202、物理ヘッダ203のピーク対平均電力比に比べて、チャネルボンディングされた一つのチャネルで送信される第二のトレーニングフィールド204、第二のチャネル推定フィールド205、ペイロード206のピーク対平均電力比は低くなる。したがって、利得の再調整を行うことにより、アナログ/デジタル変換部304の分解能を最大限に活用することができる。
The
<RFフロントエンド部の内部構成>
次に、RFフロントエンド部302の内部構成について、図3を用いて詳細に説明する。図3に示すように、RFフロントエンド部302は、可変利得増幅部302_1と、局部発振器302_2と、ミキサ302_3と、を備える。
<Internal configuration of RF front end>
Next, the internal configuration of the RF
可変利得増幅部302_1は、受信アンテナ301を介して受信した無線周波数の受信信号の振幅を調整する。可変利得増幅部302_1の利得は、利得設定部307が出力する利得制御信号によって設定される。
The variable gain amplifying unit 302_1 adjusts the amplitude of a radio frequency reception signal received via the
局部発振器302_2は、周波数fc(Hz)の正弦波を生成して、ミキサ302_3に出力する。本実施の形態では、チャネルボンディング技術により二つのチャネルを束ねたチャネル3で通信するので、例えば、図1に示すチャネル1の中心周波数がf1(Hz)、チャネル2の中心周波数がf2(Hz)のとき、fc=(f1+f2)/2である。 The local oscillator 302_2 generates a sine wave having a frequency fc (Hz) and outputs the sine wave to the mixer 302_3. In this embodiment, since communication is performed on channel 3 in which two channels are bundled by channel bonding technology, for example, the center frequency of channel 1 shown in FIG. 1 is f1 (Hz), and the center frequency of channel 2 is f2 (Hz). In this case, fc = (f1 + f2) / 2.
ミキサ302_3は、可変利得増幅部302_1から出力された受信信号に対して、周波数fc(Hz)の正弦波を乗算することによりダウンコンバージョンを行う。 The mixer 302_3 performs down conversion by multiplying the reception signal output from the variable gain amplifier 302_1 by a sine wave having a frequency fc (Hz).
なお、図3の例では、可変利得増腹部302_1がミキサ302_3の前段に設けられているが、本実施の形態では、可変利得増幅部をミキサ302_3の後段に設けても良いし、前段、後段の両方に設けてもよい。 In the example of FIG. 3, the variable gain amplifying unit 302_1 is provided at the front stage of the mixer 302_3. However, in this embodiment, the variable gain amplifying unit may be provided at the rear stage of the mixer 302_3, or the front stage and the rear stage. You may provide in both.
<等化係数算出部の内部構成>
次に、等化係数算出部306の内部構成について、図4を用いて詳細に説明する。図4に示すように、等化係数算出部306は、第一のチャネル推定部306_1と、第二のチャネル推定部306_2と、補間処理部306_3と、アナログ等化係数算出部306_4と、第三のチャネル推定部306_5と、デジタル等化係数算出部306_6と、を備える。
<Internal configuration of equalization coefficient calculation unit>
Next, the internal configuration of the equalization
第一のチャネル推定部306_1は、第一のチャネル推定フィールド202を含むデジタルベースバンド信号にfc−f1(Hz)の回転処理を施し、デジタルベースバンド信号からチャネル1で送信された第一のチャネル推定フィールド202を取り出し、取り出した第一のチャネル推定フィールド202の信号を用いてチャネル1のチャネル推定を行い、第一のチャネル推定結果を補間処理部306_3およびアナログ等化係数算出部306_4に出力する。第二のチャネル推定部306_2は、第一のチャネル推定フィールド202を含むデジタルベースバンド信号にfc−f2(Hz)の回転処理を施し、デジタルベースバンド信号からチャネル2で送信された第一のチャネル推定フィールド202を取り出し、取り出した第一のチャネル推定フィールド202の信号を用いてチャネル2のチャネル推定を行い、第二のチャネル推定結果を補間処理部306_3およびアナログ等化係数算出部306_4に出力する。
The first channel estimation unit 306_1 performs rotation processing of fc−f1 (Hz) on the digital baseband signal including the first
図5に示すように第一のチャネル推定フィールド202のスペクトルには、チャネル1のスペクトルとチャネル2のスペクトルの間にΔfの隙間帯域が存在する。補間処理部306_3は、第一のチャネル推定結果の外挿処理、または、第二のチャネル推定結果の外挿処理、または、第一のチャネル推定結果と第二のチャネル推定結果の内挿処理等によって、Δfの隙間帯域のチャネル推定を行い、Δfのチャネル推定結果をアナログ等化係数算出部306_4に出力する。
As shown in FIG. 5, in the spectrum of the first
アナログ等化係数算出部306_4は、第一のチャネル推定結果、第二のチャネル推定結果、および、Δfのチャネル推定結果を用いて、チャネル1とチャネル2とを合わせた全帯域(図6のチャネル3参照)に対するアナログ等化係数を算出する。そして、アナログ等化係数算出部306_4は、算出した等化係数に基づいてアナログ等化部303の抵抗器の抵抗値、インダクタのインダクタンス値、キャパシタの静電容量値等を決定する。 The analog equalization coefficient calculation unit 306_4 uses the first channel estimation result, the second channel estimation result, and the channel estimation result of Δf, and combines the entire band (channel of FIG. 3) is calculated. Then, the analog equalization coefficient calculation unit 306_4 determines the resistance value of the resistor, the inductance value of the inductor, the capacitance value of the capacitor, and the like based on the calculated equalization coefficient.
第三のチャネル推定部306_5は、第二のチャネル推定フィールド205を用いてチャネル3のチャネル推定を行い、第三のチャネル推定結果をデジタル等化係数算出部306_6に出力する。これにより、第三のチャネル推定部306_5は、アナログ等化部303で補正しきれなかった残留周波数特性を推定することができる。残留周波数特性は、図5に示したΔfの隙間帯域において大きくなる傾向にある。図6に示すように第二のチャネル推定フィールド205のスペクトルには、第一のチャネル推定フィールド202のスペクトルとは異なり、Δfの隙間帯域が存在しない。したがって、第三のチャネル推定部306_5は、Δfの隙間帯域に対応する帯域部分に対して高精度なチャネル推定を行うことができる。
The third channel estimation unit 306_5 performs channel estimation of the channel 3 using the second
デジタル等化係数算出部306_6は、第三のチャネル推定結果を用いてチャネルボンディングされた帯域BW2(Hz)に対するデジタル等化係数を算出する。 The digital equalization coefficient calculation unit 306_6 calculates a digital equalization coefficient for the channel-bonded band BW2 (Hz) using the third channel estimation result.
<アナログ等化部の内部構成>
次に、アナログ等化部303の内部構成について、図7を用いて詳細に説明する。図7に示すように、アナログ等化部303は、抵抗303_1と、インダクタ303_2と、キャパシタ303_3と、を備える。
<Internal configuration of analog equalization unit>
Next, the internal configuration of the
アナログ等化部303は、等化係数算出部306(アナログ等化係数算出部306_4)が決定したアナログ等化係数に従って、抵抗303_1の抵抗値、インダクタ303_2のインダクタンス値、キャパシタ303_3の静電容量値等を設定することにより、アナログ等化部303の周波数特性を変化させる。これにより、RFフロントエンド部302の周波数特性によって歪んだ物理ヘッダ203、第二のトレーニングフィールド204、第二のチャネル推定フィールド205、ペイロード206を補正し、エラーベクトル振幅を下げることができる。
The
<受信動作フロー>
次に、無線受信装置300における、フレームフォーマット200の受信信号の受信動作について、図2を用いて説明する。
<Reception operation flow>
Next, the reception operation of the reception signal of the
まず、RFフロントエンド部302が、受信アンテナ301を介して受信した受信信号に対して振幅調整およびダウンコンバージョンを行い、アナログベースバンド信号を出力する。なお、アナログ等化部303は、等化係数算出部306がアナログ等化係数を算出するまでは等化処理を開始しない。
First, the RF
次に、アナログ/デジタル変換部304が、アナログのベースバンド信号を標本化および量子化し、デジタルベースバンド信号を出力する。
Next, the analog /
次に、等化係数算出部306が、第一のチャネル推定フィールド202を用いてRFフロントエンド部302の周波数特性を推定し、アナログ等化係数を算出する。
Next, the equalization
等化係数算出部306がアナログ等化係数を算出した後、アナログ等化部303は、物理ヘッダ203以降の信号に対してアナログ等化係数を用いてアナログ等化処理を行い、RFフロントエンド部302の周波数特性によって歪んだ物理ヘッダ203以降の信号の波形を補正する。
After the equalization
次に、アナログ/デジタル変換部304が、物理ヘッダ203以降の信号を順次標本化および量子化する。
Next, the analog /
次に、等化係数算出部306が、第二のチャネル推定フィールド205を用いてペイロード206の残留周波数特性を推定し、デジタル等化係数を算出する。
Next, the equalization
最後に、デジタル等化部305が、等化係数算出部306が算出したデジタル等化係数を用いてデジタル等化処理を行い、残留周波数特性によって歪んだペイロード206の波形を補正する。
Finally, the
<アナログ等化処理とアナログ/デジタル変換部の分解能との関係>
次に、アナログ等化部303によるアナログ等化処理とアナログ/デジタル変換部304の分解能との関係について説明する。
<Relationship between analog equalization and analog / digital converter resolution>
Next, the relationship between the analog equalization processing by the
従来の無線受信装置において、アナログ/デジタル変換部への入力信号の振幅がフルスケールレンジを超えた場合、アナログ/デジタル変換部は、出力信号の振幅をフルスケールレンジでクリップする。出力信号がクリップされた場合、振幅情報が失われる。従来の無線受信装置は、デジタル等化部で、失われた振幅情報を復元することは困難である。 In the conventional radio receiving apparatus, when the amplitude of the input signal to the analog / digital conversion unit exceeds the full scale range, the analog / digital conversion unit clips the amplitude of the output signal in the full scale range. If the output signal is clipped, the amplitude information is lost. It is difficult for a conventional wireless reception device to restore lost amplitude information by a digital equalizer.
そのため、従来の無線受信装置では、受信信号(アナログ/デジタル変換部への入力信号)の振幅がフルスケールレンジに収まるように、RFフロントエンド部の可変利得増幅部の利得を調整する方法が用いられていた。 Therefore, in the conventional radio receiving apparatus, a method of adjusting the gain of the variable gain amplifying unit of the RF front end unit is used so that the amplitude of the received signal (input signal to the analog / digital conversion unit) falls within the full scale range. It was done.
しかし、従来の無線受信装置では、RFフロントエンド部の周波数特性の影響により、受信信号のエラーベクトルの振幅が増加し、アナログ/デジタル変換部への入力信号の振幅が想定よりも大きくなってしまうおそれがある。 However, in the conventional radio receiving apparatus, the amplitude of the error vector of the received signal increases due to the influence of the frequency characteristics of the RF front end unit, and the amplitude of the input signal to the analog / digital conversion unit becomes larger than expected. There is a fear.
従来の無線受信装置は、この点を考慮し、受信信号の振幅がフルスケールレンジよりも小さくなるように、マージンを設定し、可変利得増幅部の利得を下げるように調整している。利得を下げることは分解能の低下に相当するので、アナログ/デジタル変換部は、受信特性の劣化を防ぐための1つの方法として、利得の下げに相当する分の分解能を向上させることが挙げられる。 In consideration of this point, the conventional radio receiving apparatus sets the margin so that the amplitude of the received signal is smaller than the full scale range, and adjusts the gain of the variable gain amplifying unit to be lowered. Since lowering the gain corresponds to lowering the resolution, the analog / digital converter can improve the resolution corresponding to the lowering of the gain as one method for preventing the deterioration of the reception characteristics.
しかしながら、上述の通り、広帯域無線通信において、さらに分解能を上げることは困難である。 However, as described above, it is difficult to further increase the resolution in broadband wireless communication.
これに対し、本実施の形態では、アナログ等化部303により、RFフロントエンド部302の周波数特性を補正し、エラーベクトル振幅を下げるようにアナログ等化処理を行う。これにより、マージンを設定しなくても、受信信号の振幅を、アナログ/デジタル変換部304のフルスケールレンジに収めることができる。
On the other hand, in this embodiment, the
なお、アナログ等化が未処理の信号はマージンが必要であるが、前述の通り、第一のトレーニングフィールド201、第一のチャネル推定フィールド202では、例えばBPSKといった、簡易な変調方式が用いられるため、ペイロード206で多値変調方式の使用を想定してアナログ/デジタル変換304の分解能を設計することによって、BPSK信号に対するマージンを含むことができる。
Note that a margin is required for a signal that has not been subjected to analog equalization. However, as described above, in the
したがって、アナログ/デジタル変換器304の分解能をさらに上げ無くてもよい。
Therefore, the resolution of the analog /
<効果>
以上のように、本実施の形態によれば、アナログ等化部303でアナログ等化処理を行うことにより、アナログ/デジタル変換器304の分解能を上げることなく、受信特性の劣化を防ぐことができる。これにより、広帯域無線通信用の無線受信装置の設計が容易になる。
<Effect>
As described above, according to the present embodiment, the
(実施の形態2)
本開示の実施の形態2では、最小単位の帯域幅BW1で送信された信号とチャネルボンディングされた帯域幅BW2で送信された信号とでアナログ/デジタル変換部のサンプリングレートを切替えて信号を受信する構成について説明する。
(Embodiment 2)
In the second embodiment of the present disclosure, a signal transmitted with the minimum unit bandwidth BW1 and a signal transmitted with the channel-bonded bandwidth BW2 are switched to receive a signal by switching the sampling rate of the analog / digital conversion unit. The configuration will be described.
<無線受信装置の構成>
図8は、本実施の形態2に係る無線受信装置800の構成例を示す図である。なお、図8に示す無線受信装置800において、図2に示した無線受信装置300と共通する構成部分には、同一符号を付してその説明を省略する。無線受信装置800は、無線受信装置300と比較して、RFフロントエンド部302、アナログ/デジタル変換部304を削除し、RFフロントエンド部801、発振周波数設定部802、アナログ/デジタル変換部803、サンプリングレート設定部804を追加した構成を採る。
<Configuration of wireless receiver>
FIG. 8 is a diagram illustrating a configuration example of a
RFフロントエンド部801は、受信アンテナ301を介して受信した無線周波数の受信信号の振幅を、利得設定部307によって設定された利得を用いて増幅する。さらに、RFフロントエンド部801は、振幅調整後の受信信号に対して、発振周波数設定部802によって設定された周波数を用いてダウンコンバージョンを行い、アナログベースバンド信号をアナログ等化部303に出力する。なお、RFフロントエンド部801の内部構成の詳細については後述する。
The RF
発振周波数設定部802は、図1に示す受信信号のフィールドに応じてRFフロントエンド部801がダウンコンバージョンに使用する周波数を切替えるために制御電圧をRFフロントエンド部801に出力する。
The oscillation
アナログ/デジタル変換部803は、サンプリングレート設定部804によって設定されたサンプリングレートを用いてアナログ等化部303から出力されたアナログベースバンド信号を標本化および量子化(デジタル信号に変換)し、デジタルベースバンド信号をデジタル等化部305および等化係数算出部306に出力する。
The analog /
サンプリングレート設定部804は、図1に示す受信信号のフィールドに応じてアナログ/デジタル変換部803がアナログベースバンド信号の標本化に使用するサンプリングレートを切替えるために制御信号をアナログ/デジタル変換部803に出力する。
The sampling
<RFフロントエンド部の内部構成>
次に、RFフロントエンド部801の内部構成について、図9を用いて説明する。なお、図9に示すRFフロントエンド部801において、図3に示したRFフロントエンド部302と共通する構成部分には、同一符号を付してその説明を省略する。RFフロントエンド部801は、RFフロントエンド部302と比較して、局部発振器302_2を削除し、電圧制御発振器(VCO:Voltage Controled Oscillator)801_1を追加した構成を採る。
<Internal configuration of RF front end>
Next, the internal configuration of the RF
電圧制御発振器801_1は、発振周波数設定部802から入力される制御電圧で発振周波数を制御する発振器である。電圧制御発振器801_1で発振周波数が制御された正弦波は、ミキサ302_3に出力される。
The voltage controlled oscillator 801_1 is an oscillator that controls the oscillation frequency with the control voltage input from the oscillation
<受信動作フロー>
次に、無線受信装置800における、図1のフレームフォーマット200の受信信号の受信動作について、図4、図8、図9を用いて説明する。
<Reception operation flow>
Next, the reception operation of the reception signal of the
まず、チャネル1で送信された第一のトレーニングフィールド201を受信するために、発振周波数設定部802は、電圧制御発振器801_1の発振周波数がチャネル1の中心周波数f1(Hz)(図5参照)になるように制御電圧をv1(V)に設定する。
First, in order to receive the
また、利得設定部307は、チャネル1で受信された第一のトレーニングフィールド201の受信電力とピーク対平均電力比に基づいて利得g1を算出する。RFフロントエンド部801は、受信アンテナ301を介して受信した第一のトレーニングフィールド201に対して利得g1で増幅及び周波数f1(Hz)でダウンコンバージョンを行い、アナログベースバンド信号を出力する。
The
なお、アナログ等化部303は、等化係数算出部306がアナログ等化係数を算出するまでは等化処理を開始しない。
Note that the
なお、チャネル1で送信された第一のトレーニングフィールド201の代わりにチャネル2で送信された第一のトレーニングフィールド201を受信する場合、発振周波数設定部802は、電圧制御発振器801_1の発振周波数がチャネル2の中心周波数f2(Hz)(図5参照)になるように制御電圧をv2(V)に設定し、利得設定部307は、チャネル2で受信した第一のトレーニングフィールド201の受信電力とピーク対平均電力比に基づいて利得g2を算出してもよい。
When receiving the
なお、チャネル1の受信電力とチャネル2と受信電力に差があることを考慮し、RFフロントエンド部801は、第一のトレーニングフィールド201の前半部分ではチャネル1で送信された第一のトレーニングフィール201を受信し、第一のトレーニングフィールド201の後半部分ではチャネル2で送信された第一のトレーニングフィールド201を受信してもよい。
In consideration of the difference between the received power of channel 1 and the received power of channel 2, the RF
そのために、発振周波数設定部802は、第一のトレーニングフィールド201の前半部分では制御電圧をv1(V)に設定し、第一のトレーニングフィールド201の後半部分では制御電圧をv2(V)に設定してもよい。利得設定部307は、第一のトレーニングフィールド201の前半部分ではチャネル1で受信した第一のトレーニングフィールド201を用いて利得g1を算出し、第一のトレーニングフィールド201の後半部分ではチャネル2で受信した第一のトレーニングフィールド201を用いて利得g2を算出してもよい。
Therefore, the oscillation
また、最小単位の帯域幅BW1(Hz)で送信された第一のトレーニングフィールド201、第一のチャネル推定フィールド202、物理ヘッダ203を標本化するために、サンプリングレート設定部804は、アナログ/デジタル変換部803のサンプリングレートをR1(Hz)に設定する。例えば、R1=BW1である。
In addition, in order to sample the
次に、アナログ/デジタル変換部803は、第一のトレーニングフィールド201、第一のチャネル推定フィールド202、物理ヘッダ203についてアナログベースバンド信号を標本化および量子化し、デジタルベースバンド信号を出力する。
Next, the analog /
次に、チャネル1のチャネル推定、チャネル2のチャネル推定を行うために、発振周波数設定部802は、第一のチャネル推定フィールド202の前半部分では制御電圧をv1(V)に設定し、第一のチャネル推定フィールド202の後半部分では制御電圧をv2(V)に設定する。
Next, in order to perform channel estimation for channel 1 and channel estimation for channel 2, the oscillation
このとき、利得設定部307は、第一のチャネル推定フィールド202の全体に対して、利得制御信号の利得をg1に設定し、可変利得増幅部302_1は、利得g1の利得制御信号を用いて第一のチャネル推定フィールド202の全体を増幅する。
At this time, the
あるいは、利得設定部307は、第一のチャネル推定フィールド202の全体に対して、利得制御信号の利得をg2に設定し、可変利得増幅部302_1は、利得g2の利得制御信号を用いて第一のチャネル推定フィールド202の全体を増幅してもよい。
Alternatively, the
あるいは、利得設定部307は、第一のチャネル推定フィールド202の前半部分に対して、利得制御信号の利得をg1に設定し、後半部分に対しては利得をg2に設定し、可変利得増幅部302_1は、第一のチャネル推定フィールド202の前半部分を利得g1の利得制御信号を用いて増幅し、後半部分を利得g2の利得制御信号を用いて増幅してもよい。
Alternatively, the
次に、図4において、第一のチャネル推定部306_1は、第一のチャネル推定フィールド202の前半部分を用いてチャネル1のチャネル推定を行い、第一のチャネル推定結果を補間処理部306_3およびアナログ等化係数算出部306_4に出力する。第二のチャネル推定部306_2は、第一のチャネル推定フィールド202の後半部分を用いてチャネル2のチャネル推定を行い、第二のチャネル推定結果を補間処理部306_3およびアナログ等化係数算出部306_4に出力する。このようにして、等化係数算出部306が、第一のチャネル推定フィールド202を用いてRFフロントエンド部302の周波数特性を推定し、アナログ等化係数を算出する。
Next, in FIG. 4, the first channel estimation unit 306_1 performs channel estimation of the channel 1 using the first half of the first
等化係数算出部306がアナログ等化係数を算出した後、アナログ等化部303は、物理ヘッダ203以降の信号に対してアナログ等化係数を用いてアナログ等化処理を行い、RFフロントエンド部302の周波数特性によって歪んだ物理ヘッダ203以降の信号の波形を補正する。
After the equalization
第一のチャネル推定フィールドの受信の後、利得設定部307は、利得制御信号の利得をg1に設定し、発振周波数設定部802は、制御電圧をv1(V)に設定する。あるいは、利得設定部307は、利得制御信号の利得をg2に設定し、発振周波数設定部802は、制御電圧をv2(V)に設定してもよい。このようにして無線受信装置800は、チャネル1またはチャネル2で送信された物理ヘッダ203を受信する。
After receiving the first channel estimation field, the
物理ヘッダの受信の後、第二のトレーニングフィールド204、第二のチャネル推定フィールド205、ペイロード206を受信するために、発振周波数設定部802は、電圧制御発振器801_1の発振周波数がチャネル3の中心周波数fc=(f1+f2)/2(図6参照)になるように制御電圧をv3(V)に設定する。また、利得設定部307は、利得制御信号の利得をg1、g2あるいは(g1+g2)/2に設定する。
After receiving the physical header, in order to receive the
また、サンプリングレート設定部804は、アナログ/デジタル変換部803のサンプリングレートをR1(Hz)よりも速いR2(Hz)に設定する。
The sampling
なお、第二のトレーニングフィールド204、第二のチャネル推定フィールド205、ペイロード206は、第一のトレーニングフィールド201、第一のチャネル推定フィールド202、物理ヘッダ203の帯域幅BW1(Hz)よりも2倍広い帯域幅BW2(Hz)で送信されているので、例えば、R2は、R1よりも2倍速い値に設定してもよい。
The
また、アナログ等化処理によって受信信号(アナログ等化処理後の信号)のエラーベクトル振幅が下がるので、ペイロード206で使用する変調方式が第一のトレーニングフィールド201、第一のチャネル推定フィールド202、物理ヘッダ203で使用する変調方式と同じ場合、アナログ/デジタル変換部803は、物理ヘッダ以降のフィールドの受信において分解能を下げてもよい。
Further, since the error vector amplitude of the received signal (the signal after the analog equalization process) is reduced by the analog equalization process, the modulation scheme used in the
次に、アナログ/デジタル変換部803は、第二のトレーニングフィールド204、第二のチャネル推定フィールド205、ペイロード206についてアナログベースバンド信号を標本化および量子化し、デジタルベースバンド信号を出力する。
Next, the analog /
利得設定部307は、チャネル3で受信された第二のトレーニングフィールド204の受信電力とピーク対平均算電力比とに基づいて利得g3を算出する。RFフロントエンド部801は、受信アンテナ301を介して受信した第二のトレーニングフィールド204、第二のチャネル推定フィールド205、およびペイロード206に対して利得g3で増幅および周波数fcでダウンコンバージョンを行い、アナログベースバンド信号を出力する。
The
次に、第三のチャネル推定部306_5が、第二のチャネル推定フィールド205を用いてアナログ等化部303の残留周波数特性を推定し、デジタル等化係数を算出する。
Next, the third channel estimation unit 306_5 estimates the residual frequency characteristic of the
最後に、デジタル等化部305が、等化係数算出部306が算出したデジタル等化係数を用いてデジタル等化処理を行い、残留周波数特性によって歪んだペイロード206の波形を補正する。
Finally, the
<効果>
以上のように、本実施の形態2によれば、受信信号のフィールドの帯域幅に応じてアナログ/デジタル変換器のサンプリングレートを、(1)RFフロントエンド部の周波数特性によるエラーベクトル振幅の増加分に応じて高い分解能が求められるアナログ等化が未処理の信号(例えば、図1の第一のトレーニングフィールド201、第一のチャネル推定フィールド202の信号)に対しては、遅くし、(2)アナログ等化処理によって周波数特性が補正され、エラーベクトル振幅が減少した信号(例えば、図1の物理ヘッダ203以降の信号:アナログ等化処理後の信号)に対しては、速くする。このため、アナログ/デジタル変換部803の消費電力を減らすことができる。
<Effect>
As described above, according to the second embodiment, the sampling rate of the analog / digital converter is set according to the bandwidth of the field of the received signal, and (1) the error vector amplitude is increased by the frequency characteristic of the RF front end unit. For analog-unprocessed signals that require high resolution in accordance with minutes (for example, the signals in the
また、アナログ等化処理後の信号に対しては、エラーベクトル振幅の減少分に応じて、分解能を下げることができるので、サンプリングレートと分解能とがトレードオフの関係にあるアナログ/デジタル変換部803の設計が容易になり、サンプリングレートを速くできる。
In addition, since the resolution of the signal after the analog equalization processing can be lowered according to the decrease in the error vector amplitude, the analog /
また、第一のトレーニングフィールド201、第一のチャネル推定フィールド202、物理ヘッダ203に付いてはチャネル1またはチャネル2の片方の信号を受信するので、実施の形態1と比べて受信信号のPAPRが低くなり、アナログ/デジタル変換部803の分解能を下げることができる可能性がある。
Further, since the
以上、図面を参照しながら実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範囲内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。 As mentioned above, although embodiment was described referring drawings, it cannot be overemphasized that this indication is not limited to this example. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present disclosure. Understood.
(他の実施の形態)
上記実施の形態では、本開示の一態様をハードウェアで構成する場合を例にとって説明したが、本開示はハードウェアとの連携においてソフトウェアで実現することも可能である。
(Other embodiments)
Although cases have been described with the above embodiment as examples where one aspect of the present disclosure is configured by hardware, the present disclosure can also be realized by software in cooperation with hardware.
また、上記実施の形態の説明に用いた各機能ブロックは、典型的には集積回路であるLSIとして実現される。集積回路は、上記実施の形態の説明に用いた各機能ブロックを制御し、入力と出力を備えてもよい。これらは個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。ここでは、LSIとしたが、集積度の違いにより、IC、システムLSI、スーパーLSI、ウルトラLSIと呼称されることもある。 Each functional block used in the description of the above embodiment is typically realized as an LSI which is an integrated circuit. The integrated circuit may control each functional block used in the description of the above embodiment, and may include an input and an output. These may be individually made into one chip, or may be made into one chip so as to include a part or all of them. The name used here is LSI, but it may also be called IC, system LSI, super LSI, or ultra LSI depending on the degree of integration.
また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後に、プログラムすることが可能なFPGA(Field Programmable Gate Array)や、LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。 Further, the method of circuit integration is not limited to LSI's, and implementation using dedicated circuitry or general purpose processors is also possible. An FPGA (Field Programmable Gate Array) that can be programmed after manufacturing the LSI, or a reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
さらには、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてありえる。 Further, if integrated circuit technology comes out to replace LSI's as a result of the advancement of semiconductor technology or a derivative other technology, it is naturally also possible to carry out function block integration using this technology. Biotechnology can be applied.
本開示の無線受信装置は、受信信号に対して利得制御、ダウンコンバージョンを行うRFフロントエンド回路と、前記RFフロントエンド回路の出力信号に対して、アナログ等化係数に従ってアナログ等化処理を行うアナログ等化回路と、前記アナログ等化回路の出力信号に対して標本化および量子化を行うアナログ/デジタル変換回路と、前記アナログ/デジタル変換回路の出力信号に対して、デジタル等化係数に従ってデジタル等化処理を行うデジタル等化回路と、前記アナログ/デジタル変換回路の出力信号を用いて周波数特性を推定し、前記アナログ等化係数および前記デジタル等化係数を算出する等化係数算出回路と、を具備する。 The wireless receiver of the present disclosure includes an RF front-end circuit that performs gain control and down-conversion on a received signal, and an analog that performs analog equalization processing on an output signal of the RF front-end circuit according to an analog equalization coefficient An equalization circuit, an analog / digital conversion circuit that performs sampling and quantization on the output signal of the analog equalization circuit, and an output signal of the analog / digital conversion circuit that is digital in accordance with a digital equalization coefficient A digital equalization circuit that performs equalization processing, and an equalization coefficient calculation circuit that estimates a frequency characteristic using an output signal of the analog / digital conversion circuit and calculates the analog equalization coefficient and the digital equalization coefficient. It has.
また、本開示の無線受信装置は、前記受信信号の受信電力とピーク対平均電力比とに基づいて、前記アナログ/デジタル変換回路の入力信号の振幅がフルスケールレンジに収まる利得を算出する利得設定回路を有し、前記RFフロントエンド回路は、前記利得設定回路が算出した利得に基づいて、前記受信信号に対して利得制御を行う。 In addition, the wireless reception device according to the present disclosure is configured to calculate a gain in which an amplitude of an input signal of the analog / digital conversion circuit falls within a full scale range based on a reception power and a peak-to-average power ratio of the reception signal. The RF front-end circuit performs gain control on the received signal based on the gain calculated by the gain setting circuit.
また、本開示の無線受信装置は、前記アナログ等化回路は、少なくとも抵抗、インダクタおよびキャパシタを具備し、前記アナログ等化係数に従って、前記抵抗の抵抗値、前記インダクタのインダクタンス値および前記キャパシタの静電容量値の少なくとも一つを設定する。 In the wireless reception device of the present disclosure, the analog equalization circuit includes at least a resistor, an inductor, and a capacitor, and the resistance value of the resistor, the inductance value of the inductor, and the static value of the capacitor according to the analog equalization coefficient. Set at least one of the capacitance values.
また、本開示の無線受信装置は、前記受信信号のフレームは、最小単位の帯域幅の2つ以上の狭帯域チャネルで送信される、第一のトレーニングフィールド、第一のチャネル推定フィールドおよび物理ヘッダと、前記2つ以上の狭帯域チャネルを束ねた、前記最小単位の帯域幅よりも広い帯域幅の単一の広帯域チャネルにおいて送信される、第二のトレーニングフィールド、第二のチャネル推定フィールドおよびペイロードと、を含み、前記等化係数算出回路は、前記第一のチャネル推定フィールドを用いて前記狭帯域チャネルのチャネル推定を行って前記アナログ等化係数を算出し、前記第二のチャネル推定フィールドを用いて前記広帯域チャネルのチャネル推定を行って前記デジタル等化係数を算出し、前記アナログ等化回路は、前記物理ヘッダ、前記第二のトレーニングフィールド、前記第二のチャネル推定フィールドおよび前記ペイロードに対してアナログ等化処理を行い、前記デジタル等化回路は、前記ペイロードに対してデジタル等化処理を行う。 In addition, in the wireless reception device of the present disclosure, a frame of the reception signal is transmitted using two or more narrowband channels having a minimum unit bandwidth, a first training field, a first channel estimation field, and a physical header. A second training field, a second channel estimation field, and a payload transmitted in a single wideband channel having a bandwidth wider than the minimum unit bandwidth, the two or more narrowband channels being bundled together The equalization coefficient calculating circuit calculates the analog equalization coefficient by performing channel estimation of the narrowband channel using the first channel estimation field, and calculating the second channel estimation field. The digital equalization coefficient is calculated by performing channel estimation of the wideband channel using the analog equalization circuit, Header, the second training field, performs analog equalization process on said second channel estimation field and the payload, the digital equalizer circuit performs digital equalization processing on the payload.
また、本開示の無線受信装置は、前記RFフロントエンド回路は、1種類以上の局部発振周波数を用いて、ダウンコンバージョンを行う。 In the wireless reception device of the present disclosure, the RF front end circuit performs down conversion using one or more types of local oscillation frequencies.
また、本開示の無線受信装置は、前記アナログ/デジタル変換回路は、前記アナログ等化が処理された信号と未処理の信号とに対して異なる標本化周波数を用いる。 Further, in the wireless reception device of the present disclosure, the analog / digital conversion circuit uses different sampling frequencies for the signal subjected to the analog equalization processing and the unprocessed signal.
本開示の一態様は、数GHz〜数十GHzのサンプリングレートのアナログ/デジタル変換器を用いる広帯域通信用の無線受信装置に用いるに好適である。 One embodiment of the present disclosure is suitable for use in a wireless receiver for broadband communication using an analog / digital converter with a sampling rate of several GHz to several tens of GHz.
300、800 無線受信装置
301 受信アンテナ
302、801 RFフロントエンド部
302_1 可変利得増幅部
302_2 局部発振器
302_3 ミキサ
303 アナログ等化部
304、803 アナログ/デジタル変換部
305 デジタル等化部
306 等化係数算出部
306_1 第一のチャネル推定部
306_2 第二のチャネル推定部
306_3 補間処理部
306_4 アナログ等化係数算出部
306_5 第三のチャネル推定部
306_6 デジタル等化係数算出部
307 利得設定部
801_1 電圧制御発振器
802 発振周波数設定部
804 サンプリングレート設定部
300, 800
Claims (6)
前記RFフロントエンド回路の出力信号に対して、アナログ等化係数に従ってアナログ等化処理を行うアナログ等化回路と、
前記アナログ等化回路の出力信号に対して標本化および量子化を行うアナログ/デジタル変換回路と、
前記アナログ/デジタル変換回路の出力信号に対して、デジタル等化係数に従ってデジタル等化処理を行うデジタル等化回路と、
前記アナログ/デジタル変換回路の出力信号を用いて周波数特性を推定し、前記アナログ等化係数および前記デジタル等化係数を算出する等化係数算出回路と、
を具備する無線受信装置。 An RF front-end circuit that performs gain control and down-conversion on the received signal;
An analog equalization circuit that performs analog equalization processing according to an analog equalization coefficient for the output signal of the RF front end circuit;
An analog / digital conversion circuit that samples and quantizes the output signal of the analog equalization circuit;
A digital equalization circuit that performs digital equalization processing according to a digital equalization coefficient on the output signal of the analog / digital conversion circuit;
An equalization coefficient calculation circuit that estimates a frequency characteristic using an output signal of the analog / digital conversion circuit and calculates the analog equalization coefficient and the digital equalization coefficient;
A wireless receiver comprising:
前記RFフロントエンド回路は、前記利得設定回路が算出した利得に基づいて、前記受信信号に対して利得制御を行う、
請求項1に記載の無線受信装置。 A gain setting circuit that calculates a gain within which the amplitude of the input signal of the analog / digital conversion circuit falls within a full-scale range based on the received power and the peak-to-average power ratio of the received signal;
The RF front end circuit performs gain control on the received signal based on the gain calculated by the gain setting circuit.
The wireless receiver according to claim 1.
少なくとも抵抗、インダクタおよびキャパシタを具備し、
前記アナログ等化係数に従って、前記抵抗の抵抗値、前記インダクタのインダクタンス値および前記キャパシタの静電容量値の少なくとも一つを設定する、
請求項1又は2に記載の無線受信装置。 The analog equalization circuit is:
Comprising at least a resistor, an inductor and a capacitor;
According to the analog equalization coefficient, setting at least one of a resistance value of the resistor, an inductance value of the inductor, and a capacitance value of the capacitor;
The wireless receiver according to claim 1 or 2.
最小単位の帯域幅の2つ以上の狭帯域チャネルで送信される、第一のトレーニングフィールド、第一のチャネル推定フィールドおよび物理ヘッダと、
前記2つ以上の狭帯域チャネルを束ねた、前記最小単位の帯域幅よりも広い帯域幅の単一の広帯域チャネルにおいて送信される、第二のトレーニングフィールド、第二のチャネル推定フィールドおよびペイロードと、
を含み、
前記等化係数算出回路は、前記第一のチャネル推定フィールドを用いて前記狭帯域チャネルのチャネル推定を行って前記アナログ等化係数を算出し、前記第二のチャネル推定フィールドを用いて前記広帯域チャネルのチャネル推定を行って前記デジタル等化係数を算出し、
前記アナログ等化回路は、前記物理ヘッダ、前記第二のトレーニングフィールド、前記第二のチャネル推定フィールドおよび前記ペイロードに対してアナログ等化処理を行い、
前記デジタル等化回路は、前記ペイロードに対してデジタル等化処理を行う、
請求項1から3のいずれか一項に記載の無線受信装置。 The frame of the received signal is
A first training field, a first channel estimation field, and a physical header transmitted on two or more narrowband channels of minimum unit bandwidth;
A second training field, a second channel estimation field, and a payload transmitted in a single wideband channel having a bandwidth greater than the smallest unit bandwidth, the bundle of the two or more narrowband channels;
Including
The equalization coefficient calculation circuit calculates the analog equalization coefficient by performing channel estimation of the narrowband channel using the first channel estimation field, and uses the second channel estimation field to calculate the wideband channel. To calculate the digital equalization coefficient by performing channel estimation of
The analog equalization circuit performs analog equalization processing on the physical header, the second training field, the second channel estimation field, and the payload,
The digital equalization circuit performs digital equalization processing on the payload.
The radio | wireless receiver as described in any one of Claim 1 to 3.
請求項1から4のいずれか一項に記載の無線受信装置。 The RF front end circuit performs down conversion using one or more types of local oscillation frequencies.
The radio reception apparatus according to any one of claims 1 to 4.
請求項1から5のいずれか一項に記載の無線受信装置。 The analog / digital conversion circuit uses different sampling frequencies for the analog equalized processed signal and the unprocessed signal,
The wireless receiving device according to any one of claims 1 to 5.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/895,823 US10187224B2 (en) | 2017-03-15 | 2018-02-13 | Radio receiving apparatus |
CN201810187204.9A CN108631779A (en) | 2017-03-15 | 2018-03-07 | Radio receiver |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017050100 | 2017-03-15 | ||
JP2017050100 | 2017-03-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018157539A true JP2018157539A (en) | 2018-10-04 |
Family
ID=63718269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017215531A Pending JP2018157539A (en) | 2017-03-15 | 2017-11-08 | Radio receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018157539A (en) |
-
2017
- 2017-11-08 JP JP2017215531A patent/JP2018157539A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5600325B2 (en) | Circuit, system, and method for managing automatic gain control in a quadrature signal path of a receiver | |
US6535066B1 (en) | Dynamic RF amplifier bias control for digital wireless communications devices | |
FI117839B (en) | Broadband power amplifier with good efficiency | |
JP6408474B2 (en) | Transmitter architecture and related methods | |
US7366482B2 (en) | Transmission device, transmission output control method, and radio communications device | |
TWI516019B (en) | Communication device and method of digital predistortion linearization | |
US20140241462A1 (en) | Circuit and method for envelope tracking and envelope-tracking transmitter for radio-frequency transmission | |
CN108463945B (en) | Digital dynamic bias circuit | |
JP2002076785A (en) | Distortion compensating device | |
KR20010050450A (en) | A method and apparatus for reducing adjacent channel power in wireless communication systems | |
CN108347226B (en) | Envelope tracking method, system and device | |
WO2013170623A1 (en) | Control method and device for radio-frequency signal | |
US11962338B2 (en) | Equalization filter calibration in a transceiver circuit | |
KR101481725B1 (en) | Apparatus and method for power transmitter in wirelass communication systems | |
US8036301B2 (en) | Radio transmitter with reduced power consumption | |
US8576944B2 (en) | Signal transmitting apparatus for OFDM system and parameter adjusting method thereof | |
JP2004128933A (en) | Transmitting method and transmitter | |
US8909180B1 (en) | Method and apparatus for power supply modulation of a radio frequency signal | |
JP4714184B2 (en) | Wireless signal amplifier | |
JP2018157539A (en) | Radio receiver | |
JP4918390B2 (en) | Transmitter | |
US10187224B2 (en) | Radio receiving apparatus | |
KR101069781B1 (en) | Method for producing a transmission signal | |
WO2018129710A1 (en) | Signal transmission method, system and device | |
TW201442440A (en) | Circuit and method for envelope tracking and envelope-tracking transmitter for radio-frequency transmission |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190718 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191121 |