JP2018148370A - Array antenna for simultaneous transmission/reception - Google Patents
Array antenna for simultaneous transmission/reception Download PDFInfo
- Publication number
- JP2018148370A JP2018148370A JP2017040962A JP2017040962A JP2018148370A JP 2018148370 A JP2018148370 A JP 2018148370A JP 2017040962 A JP2017040962 A JP 2017040962A JP 2017040962 A JP2017040962 A JP 2017040962A JP 2018148370 A JP2018148370 A JP 2018148370A
- Authority
- JP
- Japan
- Prior art keywords
- array antenna
- reception
- antenna
- ports
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
Description
本発明は、同時かつ同一周波数で電波を送受信するフルデュプレックスシステムにおいて問題になる自己干渉を、アナログ信号処理を用いて抑圧することで信号受信感度を改善することが可能な同時送受信用アレーアンテナに関する。 The present invention relates to an array antenna for simultaneous transmission and reception capable of improving signal reception sensitivity by suppressing self-interference that is a problem in a full-duplex system that simultaneously transmits and receives radio waves at the same frequency by using analog signal processing. .
現在、中継局ではTDD(Time Division Duplex)方式及びFDD (Frequency Division Duplex)が用いられているが、第5世代通信システム(5G)に向けて更なる高速通信方式が必要とされている。しかし、周波数資源の枯渇により、広帯域化での高速通信の実現は困難である。一方、同一周波数を用いた同時送受信を行うFull-duplex技術が登場し、新たな周波数帯域を利用せずにチャネル容量を向上させる技術として期待されている。また、送受信機に複数のアンテナを用いたMIMO(Multiple-Input Multiple-Output)技術を用いることで、アンテナ数に応じてチャネル容量を向上することは可能とされている。このMIMO技術とFull-duplex技術を組み合わせた通信方式をMIMO Full-duplex通信システムと定義する。 Currently, TDD (Time Division Duplex) and FDD (Frequency Division Duplex) are used in relay stations, but further high-speed communication is required for the fifth generation communication system (5G). However, due to the depletion of frequency resources, it is difficult to realize high-speed communication with a wide band. On the other hand, Full-duplex technology that performs simultaneous transmission and reception using the same frequency has appeared, and is expected as a technology for improving channel capacity without using a new frequency band. Further, it is possible to improve the channel capacity according to the number of antennas by using MIMO (Multiple-Input Multiple-Output) technology using a plurality of antennas in the transceiver. A communication method combining the MIMO technology and the full-duplex technology is defined as a MIMO full-duplex communication system.
Full-duplex通信の問題点として受信機が自己の送信信号を受信する自己干渉が挙げられる。受信機は距離の近い送信機からの自己干渉によりRF (Radio Frequency)フロントエンドが飽和または破損する。また自己干渉信号はノイズフロアより100dB強力な信号であるため、所望信号が自己干渉に埋もれてしまい復調が困難になる。
この自己干渉の抑圧法として次の技術が挙げられる、
A problem with full-duplex communication is self-interference in which the receiver receives its own transmission signal. In the receiver, the RF (Radio Frequency) front end is saturated or damaged by self-interference from a transmitter at a close distance. Further, since the self-interference signal is 100 dB stronger than the noise floor, the desired signal is buried in the self-interference and it is difficult to demodulate.
The following techniques can be cited as a method of suppressing this self-interference,
まず、送信アンテナの配置を工夫して、受信アンテナにヌルを形成する方法が挙げられる(例えば非特許文献1)。具体的には、アナログ回路によって送信から受信回路に故意に信号を回り込ませ受信機に入力される直前で相殺する方法である。しかし、この方法は、送受信アンテナが1本ずつの場合を想定しており、複数の受信アンテナを用いると全ての受信アンテナにヌルを形成するには困難である。すなわち、この方法では、全送信アンテナと全受信アンテナのありとあらゆる組合せに対してキャンセル回路を個別に用意する必要があり、回路が複雑になるという問題がある。 First, there is a method in which the arrangement of the transmission antenna is devised to form a null in the reception antenna (for example, Non-Patent Document 1). Specifically, it is a method in which an analog circuit intentionally wraps a signal from a transmission to a reception circuit and cancels it immediately before it is input to the receiver. However, this method assumes a case where one transmission / reception antenna is provided, and if a plurality of reception antennas are used, it is difficult to form nulls in all reception antennas. That is, in this method, it is necessary to individually prepare cancellation circuits for every possible combination of all transmitting antennas and all receiving antennas, and there is a problem that the circuit becomes complicated.
また、MIMO Full-duplex通信の自己干渉の抑圧法として、固有ビームフォーミング法(eigen-beamforming法)が挙げられる(例えば非特許文献2)。この技術においては、図1に示すように、アンテナ配置をエンドファイアにすることでLOS (Line of Sight)環境での空間相関を増加させる。空間相関が増加すると、第1固有値のみが増加し、それ以外の固有値は0に近づく。固有値と干渉受信電力は比例の関係であるため、第1固有値を除く固有値を用いた送信ビームフォーミングを行うことで、干渉抑圧が可能となる。
また、上記固有ビームフォーミング法と減算処理と組合せてディジタル信号処理を行う技術があげられる(非特許文献3)。
Further, as a method for suppressing self-interference in MIMO Full-duplex communication, there is an eigen-beamforming method (for example, Non-Patent Document 2). In this technique, as shown in FIG. 1, the spatial correlation in an LOS (Line of Sight) environment is increased by using an antenna arrangement as an endfire. As the spatial correlation increases, only the first eigenvalue increases, and the other eigenvalues approach zero. Since the eigenvalue and the interference received power are in a proportional relationship, interference suppression can be performed by performing transmission beamforming using eigenvalues excluding the first eigenvalue.
Further, there is a technique for performing digital signal processing in combination with the eigen beam forming method and subtraction processing (Non-patent Document 3).
しかし、固有ビームフォーミング法を用いた技術は実環境では第2固有値以下の固有値が0にならないため、干渉抑圧が不十分であるという問題がある。また、ディジタル信号処理を行う技術では、強度が著しく強い干渉が存在する場合は量子化雑音が発生するため、弱い信号の復号ができなくなるという問題がある。 However, the technique using the eigen beamforming method has a problem that interference suppression is insufficient because an eigenvalue equal to or lower than the second eigenvalue does not become 0 in an actual environment. Further, the technique for performing digital signal processing has a problem in that weak signals cannot be decoded because quantization noise is generated in the presence of extremely strong interference.
本発明は、複数のアンテナを用いたMIMO Full-duplex通信システムにおいて、アナログ信号処理を実現する給電回路が付加された同時送受信用アレーアンテナとして実環境においても自己干渉が抑圧され、弱い信号であっても復号が可能であり、低コストな構成で中継器システムの大幅な変更が不要な同時送受信用アレーアンテナを提供することを目的とする。 The present invention is a MIMO full-duplex communication system using a plurality of antennas. However, an object of the present invention is to provide an array antenna for simultaneous transmission and reception that can be decoded and that does not require a significant change in the repeater system with a low-cost configuration.
本発明の請求項1に係る発明は、送信アレーアンテナと、
等間隔かつ直線的に配列した複数のアンテナ素子からなる受信アレーアンテナと、
前記受信アレーアンテナまたは送信アンテナに接続されるアナログ給電回路からなる同時送受信用アレーアンテナであって、
前記送信アンテナと前記受信アレーアンテナは互いにエンドファイア方向となる位置関係に配置され、
前記アナログ給電回路は入力が2ポートで出力が2ポートであるハイブリッド回路を複数用いて多段に構成されており、
初段のハイブリッド回路のそれぞれの2つの入力ポートはアレーアンテナを構成する2つのアンテナ素子対に接続され、前記初段のハイブリッド回路それぞれの2つの出力ポートのうち一方の出力ポートは信号受信手段に接続されるとともに他方の出力ポートは二段目ハイブリッド回路に接続され、
前記二段目のハイブリッド回路のそれぞれの2つの入力ポートは前記初段の2つのハイブリッド回路のそれぞれの出力ポートの片方と接続されるとともに、前記二段目のハイブリッド回路それぞれの出力ポートのうち一方の出力ポートは信号受信手段に接続されるとともに、前記二段目のハイブリッド回路が複数存在する場合は他方の出力ポートは三段目のハイブリッド回路に接続され、
前記二段目と同様に多段にハイブリッド回路を多段接続したのち最終段のハイブリッド回路の2つの出力ポートのうち一方の出力ポートは信号受信手段に接続されるとともに他方の出力ポートは信号終端手段に接続されることを特徴とする同時送受信用アレーアンテナである。
The invention according to
A receiving array antenna comprising a plurality of antenna elements arranged at equal intervals and linearly;
An array antenna for simultaneous transmission and reception comprising an analog power feeding circuit connected to the reception array antenna or the transmission antenna,
The transmitting antenna and the receiving array antenna are arranged in a positional relationship that is in the endfire direction,
The analog power feeding circuit is configured in multiple stages using a plurality of hybrid circuits having two ports for input and two ports for output.
Each of the two input ports of the first stage hybrid circuit is connected to two antenna element pairs constituting the array antenna, and one of the two output ports of each of the first stage hybrid circuits is connected to the signal receiving means. And the other output port is connected to the second stage hybrid circuit,
Each of the two input ports of the second-stage hybrid circuit is connected to one of the output ports of each of the first-stage two hybrid circuits, and one of the output ports of each of the second-stage hybrid circuits. The output port is connected to the signal receiving means, and when there are a plurality of the second-stage hybrid circuits, the other output port is connected to the third-stage hybrid circuit,
As in the second stage, after connecting the hybrid circuits in multiple stages, one of the two output ports of the final stage hybrid circuit is connected to the signal receiving means and the other output port is connected to the signal terminating means. It is an array antenna for simultaneous transmission and reception characterized by being connected.
本発明の請求項2に係る発明は、前記アナログ給電回路が接続される送信または受信アレーアンテナのアンテナ素子間隔は、1/2波長の整数倍であって、アナログ給電回路を構成するハイブリッド回路は180度ハイブリッドであることを特徴とする請求項1記載の同時送受信用アレーアンテナである。
In the invention according to
本発明の請求項1の同時送受信用アレーアンテナによれば、Full-duplex通信システムにおいて、アナログ信号処理を実現する給電回路を用いることによって、低コストな装置構成でエンドファイア方向にヌルを形成し自己干渉を抑圧することができる効果がある。
According to the array antenna for simultaneous transmission and reception according to
本発明の請求項2の同時送受信用アレーアンテナによれば、受信アレーアンテナのアンテナ素子間隔を、1/2波長の整数倍として、低コストな装置構成でエンドファイア方向にヌルを形成し自己干渉を抑圧することができる効果がある。
According to the array antenna for simultaneous transmission and reception according to
本発明によれば、複数のアンテナを用いたFull-duplex通信システムにおいて、アナログ信号処理を実現する給電回路を用いることによって、低コストな装置構成でエンドファイア方向にヌルを形成し自己干渉を抑圧ができる同時送受信用アレーアンテナを得ることができる。 According to the present invention, in a full-duplex communication system using a plurality of antennas, a null circuit is formed in the endfire direction and self-interference is suppressed with a low-cost device configuration by using a feeding circuit that realizes analog signal processing. It is possible to obtain an array antenna for simultaneous transmission / reception.
本発明を実施するための形態においては、MIMO Full-duplex通信の干渉抑圧を実現するものである。本形態は受信アンテナが受信する信号の位相差を利用したもので、図1に示すように送信アレーアンテナ20と受信アレーアンテナ30とをエンドファイア配置にする。図2に受信アレーアンテナの所望指向性を示す。図2に示すように受信アレーアンテナがエンドファイア方向にヌルを形成することで自己干渉が抑圧できる。受信アンテナに対して180度ハイブリッド回路を接続する。本形態では180度ハイブリッド回路の入出力特性と受信信号の位相差から、アナログ回路のみでエンドファイア方向にヌルを形成することが可能となる。
In the form for implementing this invention, the interference suppression of MIMO Full-duplex communication is implement | achieved. In this embodiment, the phase difference of signals received by the receiving antenna is used, and the transmitting
本形態の利点として以下の3点が挙げられる。まず1点目として、受信アレーアンテナの素子間隔が一定である限り、素子アンテナの種類による影響を受けないという点があげられる。2点目として、送受信アンテナ間の距離に関わらず干渉抑圧が可能であるという点があげられる。3点目として、受信アンテナ数が2N(Nは整数)であれば、アンテナの本数によらず干渉抑圧が可能であるという点があげられる。 The following three points are listed as advantages of this embodiment. First, as long as the element spacing of the receiving array antenna is constant, it is not affected by the type of element antenna. The second point is that interference suppression is possible regardless of the distance between the transmitting and receiving antennas. Third, if the number of receiving antennas is 2 N (N is an integer), interference can be suppressed regardless of the number of antennas.
本形態を説明するために、まずハイブリッド回路の原理について説明する。
ハイブリッド回路は、出力位相差が所定の値となるような方向性結合器である。主に高周波およびマイクロ波システムにおいて利用される。90度ハイブリッド回路では出力位相差は90度であり、180度ハイブリッド回路では出力位相差は180度である。
In order to explain this embodiment, the principle of the hybrid circuit will be described first.
The hybrid circuit is a directional coupler whose output phase difference has a predetermined value. Mainly used in high frequency and microwave systems. The 90-degree hybrid circuit has an output phase difference of 90 degrees, and the 180-degree hybrid circuit has an output phase difference of 180 degrees.
以下、180度ハイブリッド(以下ハイブリッドという。)を例にとり説明する。ハイブリッドは、2入力2出力からなる受動素子であり、図3にハイブリッドの概略図を示す。ポート1および2が入力ポート、ポート3および4が出力ポートとする。まずポート1の入力に対する出力特性について述べる。図3(a)に示すように、ポート1に入力された信号はポート3とポート4に同振幅で出力され、位相は同相となる。またポート2からは出力されない。ポート2の入力に対する出力特性は、図3(b)に示すように、ポート3とポート4に同振幅で出力され、位相は逆相になる。またポート1からは出力されない。従ってポート3にはポート1とポート2からの入力の和を出力し、ポート4はポート1とポート2からの入力の差を出力する。ゆえに、ポート3をΣポート、ポート4をΔポートとする。
Hereinafter, a 180-degree hybrid (hereinafter referred to as a hybrid) will be described as an example. The hybrid is a passive element having two inputs and two outputs, and FIG. 3 shows a schematic diagram of the hybrid.
次に、ハイブリッドのSパラメータ特性について説明する.ハイブリッドのSパラメータShybは、
またハイブリッド回路のSパラメータは可逆性が成り立ち、かつShyb,ioは対称行列であるため
In addition, the S parameter of the hybrid circuit is reversible, and Shyb and io are symmetric matrices.
図4に本発明の形態における送信アンテナと受信アレーアンテナとの配置関係を示す。図4において、受信アレーアンテナの素子は4本(1、2、3、4)、送信は点波源(21)としている。受信アレーアンテナ30のエンドファイア方向に点波源21があるものとする。受信アレーアンテナ30の素子(1、2、3、4)同士の間隔は全てdelement=λ0/2とし、送受信アンテナ距離をdTX―RXと定義する。
FIG. 4 shows an arrangement relationship between the transmitting antenna and the receiving array antenna in the embodiment of the present invention. In FIG. 4, the receiving array antenna has four elements (1, 2, 3, 4), and transmission is a point wave source (21). It is assumed that there is a
図5に受信アレーアンテナに接続する干渉抑圧装置の構成図を示す。本形態では受信アレーアンテナが2N本のとき、必要となるハイブリットは(2N―1)個である。図4では受信アレーアンテナ30の素子は4本であるため、必要となるハイブリットは3個である。受信アレーアンテナの素子(1、2、3、4)間隔が半波長であるため、各受信アレーアンテナの素子(1、2、3、4)の受信電力位相は180度ずつずれて受信する。図5に示す1段目の180度ハイブリットでは、Σポートは送信機からの干渉を抑圧し、Δポートは干渉が残留する。180度ハイブリットのΔポート同士を2段目の180度ハイブリットに接続する。2段目の180度ハイブリットには同相の干渉電力が入力されるため、Δポートの干渉は抑圧され、Σポートは干渉が残留する。干渉が残留した2段目のハイブリッドのΣポートは終端する。本発明により、4ポートの内1ポートに干渉を残留させ、他の3ポート(#1、#2、#3)の干渉を抑圧することが可能となる。本形態における受信ウェイトwRXは、
図6に本発明の形態である図4のモデルについて、送受信アンテナ距離を変化させたときの自己干渉電力を計算した結果を示す。本計算では自由空間損失を考慮し、ハイブリッドは理想的な動作をするものとする。使用周波数は2.29GHzである。ここでλ0は真空中の波長であり、点波源から受信アンテナRxiの伝搬路hiを、
また、受信電力p(n)、自己干渉電力PRxを、
Also, the received power p (n) and the self-interference power PRx are
図6より、本発明の実施例(実線)は参考例に比べ、自己干渉電力を減少できていることが分かる。送受信アンテナ距離が遠いほど、本発明の効果が大きくなる。これは送受信アンテナ距離が遠いほど、アンテナごとの自由空間損失の差が小さくなるためである。もしハイブリッドの性能が理想的で受信アンテナごとの受信電力の振幅が等しければ、点波源からの干渉を完全に抑圧できる。 FIG. 6 shows that the embodiment (solid line) of the present invention can reduce the self-interference power compared to the reference example. The longer the transmission / reception antenna distance, the greater the effect of the present invention. This is because the difference in free space loss between antennas decreases as the distance between the transmitting and receiving antennas increases. If the hybrid performance is ideal and the received power amplitude of each receiving antenna is equal, interference from the point wave source can be completely suppressed.
以上の結果より、本形態はハイブリッドのみを用いたアナログ回路にとって、エンドファイア方向の干渉信号を抑圧することが可能であり、受信アレーアンテナに本形態の回路を付加するだけで自己干渉抑圧が可能であることが示された。本実施例では2.29GHzでの計算結果を示しているが、周波数帯によらず本発明は使用可能である。さらに高周波になるほど、素子間隔が小さくなるため小型化が可能である。またアンテナ数が増えてもそれに応じてハイブリッドの数を増加させることで適応可能である。
なお、上述した例では、180度ハイブリッド回路を用いたが、アンテナ素子間隔が1/4波長の整数倍の場合には90度ハイブリッド回路を用いてもよい。例えば、干渉抑制が生じるような位相を有する信号を選択して入力ポート1,2に入力すればよい。また、90度ハイブリッドと180度ハイブリッドを組合せてもよい。
また、上記例では、第1段に2N/2個のハイブリッド回路を用い、最終段のハイブリッド回路の数が1となるまで順次多段に組み合わせた例を示したが、ハイブリッド回路の数が1となる前の段を最終段としてもよく、この場合も本発明の範囲に含まれる。
ハイブリッド回路の回路構成の種類には限定されない。例えば、180度ハイブリッド回路として、例えばラットレース回路を用いればよい。
From the above results, this form can suppress the interference signal in the endfire direction for analog circuits using only a hybrid, and can suppress self-interference simply by adding the form circuit to the receiving array antenna. It was shown that. In this embodiment, the calculation result at 2.29 GHz is shown, but the present invention can be used regardless of the frequency band. Further, the higher the frequency, the smaller the element spacing, and thus the miniaturization is possible. Moreover, even if the number of antennas increases, it can be adapted by increasing the number of hybrids accordingly.
In the example described above, the 180-degree hybrid circuit is used. However, if the antenna element interval is an integral multiple of a quarter wavelength, a 90-degree hybrid circuit may be used. For example, a signal having a phase that causes interference suppression may be selected and input to the
In the above example, 2 N / 2 hybrid circuits are used in the first stage, and the number of hybrid circuits is sequentially combined until the number of hybrid circuits in the final stage becomes 1, but the number of hybrid circuits is 1 The last stage may be the final stage, and this case is also included in the scope of the present invention.
The type of circuit configuration of the hybrid circuit is not limited. For example, a rat race circuit may be used as the 180-degree hybrid circuit, for example.
本発明によれば、複数のアンテナを用いたFull−duplex通信システムにおいて、アナログ信号処理を実現する給電回路を用いることによって、低コストな装置構成でエンドファイア方向にヌルを形成し自己干渉を抑圧ができる同時送受信用アレーアンテナを得ることができ、通信関連の産業の発展に寄与する。 According to the present invention, in a full-duplex communication system using a plurality of antennas, by using a power supply circuit that realizes analog signal processing, nulls are formed in the endfire direction and self-interference is suppressed with a low-cost device configuration. It is possible to obtain an array antenna for simultaneous transmission and reception, which contributes to the development of communication-related industries.
10 同時送受信用アレーアンテナ
20 送信用アレーアンテナ
21 送信アンテナ
30 受信用アレーアンテナ
1、2、3、4 受信用アンテナ素子
A、B、C、D、E 180度ハイブリッド回路
10 array antenna for simultaneous transmission /
Claims (2)
等間隔かつ直線的に配列した複数のアンテナ素子からなる受信アレーアンテナと、
前記受信アレーアンテナまたは送信アンテナに接続されるアナログ給電回路からなる同時送受信用アレーアンテナであって、
前記送信アンテナと前記受信アレーアンテナは互いにエンドファイア方向となる位置関係に配置され、
前記アナログ給電回路は入力が2ポートで出力が2ポートであるハイブリッド回路を複数用いて多段に構成されており、
初段のハイブリッド回路のそれぞれの2つの入力ポートはアレーアンテナを構成する2つのアンテナ素子対に接続され、前記初段のハイブリッド回路それぞれの2つの出力ポートのうち一方の出力ポートは信号受信手段に接続されるとともに他方の出力ポートは二段目ハイブリッド回路に接続され、
前記二段目のハイブリッド回路のそれぞれの2つの入力ポートは前記初段の2つのハイブリッド回路のそれぞれの出力ポートの片方と接続されるとともに、前記二段目のハイブリッド回路それぞれの出力ポートのうち一方の出力ポートは信号受信手段に接続されるとともに、前記二段目のハイブリッド回路が複数存在する場合は他方の出力ポートは三段目のハイブリッド回路に接続され、
前記二段目と同様に多段にハイブリッド回路を多段接続したのち最終段のハイブリッド回路の2つの出力ポートのうち一方の出力ポートは信号受信手段に接続されるとともに他方の出力ポートは信号終端手段に接続されることを特徴とする同時送受信用アレーアンテナ。 A transmitting array antenna;
A receiving array antenna comprising a plurality of antenna elements arranged at equal intervals and linearly;
An array antenna for simultaneous transmission and reception comprising an analog power feeding circuit connected to the reception array antenna or the transmission antenna,
The transmitting antenna and the receiving array antenna are arranged in a positional relationship that is in the endfire direction,
The analog power feeding circuit is configured in multiple stages using a plurality of hybrid circuits having two ports for input and two ports for output.
Each of the two input ports of the first stage hybrid circuit is connected to two antenna element pairs constituting the array antenna, and one of the two output ports of each of the first stage hybrid circuits is connected to the signal receiving means. And the other output port is connected to the second stage hybrid circuit,
Each of the two input ports of the second-stage hybrid circuit is connected to one of the output ports of each of the first-stage two hybrid circuits, and one of the output ports of each of the second-stage hybrid circuits. The output port is connected to the signal receiving means, and when there are a plurality of the second-stage hybrid circuits, the other output port is connected to the third-stage hybrid circuit,
As in the second stage, after connecting the hybrid circuits in multiple stages, one of the two output ports of the final stage hybrid circuit is connected to the signal receiving means and the other output port is connected to the signal terminating means. An array antenna for simultaneous transmission and reception characterized by being connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017040962A JP6960076B2 (en) | 2017-03-03 | 2017-03-03 | Array antenna for simultaneous transmission and reception |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017040962A JP6960076B2 (en) | 2017-03-03 | 2017-03-03 | Array antenna for simultaneous transmission and reception |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018148370A true JP2018148370A (en) | 2018-09-20 |
JP6960076B2 JP6960076B2 (en) | 2021-11-05 |
Family
ID=63590075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017040962A Active JP6960076B2 (en) | 2017-03-03 | 2017-03-03 | Array antenna for simultaneous transmission and reception |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6960076B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000244224A (en) * | 1999-02-22 | 2000-09-08 | Denso Corp | Multi-beam antenna and antenna system |
JP2002076742A (en) * | 2000-08-30 | 2002-03-15 | Mitsubishi Electric Corp | Transmitting/receiving equipment with array antenna and tuning method for this array antenna |
-
2017
- 2017-03-03 JP JP2017040962A patent/JP6960076B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000244224A (en) * | 1999-02-22 | 2000-09-08 | Denso Corp | Multi-beam antenna and antenna system |
US6252560B1 (en) * | 1999-02-22 | 2001-06-26 | Denso Corporation | Multibeam antenna having auxiliary antenna elements |
JP2002076742A (en) * | 2000-08-30 | 2002-03-15 | Mitsubishi Electric Corp | Transmitting/receiving equipment with array antenna and tuning method for this array antenna |
Also Published As
Publication number | Publication date |
---|---|
JP6960076B2 (en) | 2021-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100201598A1 (en) | Antenna system and method for operating an antenna system | |
Dastjerdi et al. | Full duplex circulator-receiver phased array employing self-interference cancellation via beamforming | |
US20160261308A1 (en) | Architecture for cancelling self interference and enabling full duplex communications | |
WO2016045510A1 (en) | Systems and methods for analog cancellation for division free duplexing for radios using mimo | |
US11533074B2 (en) | Full-duplex transceiver apparatus | |
US10476154B2 (en) | Auxiliary antenna array for wideband sidelobe cancellation | |
US10680790B2 (en) | Antenna system | |
US11601165B2 (en) | Antenna arrangement for two polarizations | |
Ntontin et al. | Multi-antenna relaying and reconfigurable intelligent surfaces: End-to-end SNR and achievable rate | |
US20180294826A1 (en) | Radio transceiver and radio communication system | |
CN110391892B (en) | Full-duplex self-interference weakening method and full-duplex self-interference weakening system | |
Tsakalaki et al. | A 2-order MIMO full-duplex antenna system | |
WO2016036270A1 (en) | Transceiver arrangement and method for transmitting and receiving electromagnetic signals in a mimo system | |
Nawaz et al. | A unidirectional, printed antenna with high interport isolation over wider bandwidth for 2.4 GHz full duplex applications | |
US20110151908A1 (en) | Mobile communication system, base station and interference cancellation method | |
US9203485B2 (en) | Communication system, communications device, and antenna element arrangement method | |
US20150188240A1 (en) | Transmitting and receiving array antenna apparatus with ultra high isolation | |
JP6960076B2 (en) | Array antenna for simultaneous transmission and reception | |
CN106025500B (en) | Multiple antenna using decoupling network | |
Abbas et al. | Hybrid beamformers design for MIMO relay networks in millimeter wave | |
Song et al. | Strong los mimo for short range mmwave communication-towards 1 tbps wireless data bus | |
CN106992802B (en) | Signal receiving and transmitting device for user terminal, user terminal and signal transmission method | |
Yetisir et al. | Wideband dual-polarized omnidirectional antenna with very high isolation across 1.65–2.7 GHz | |
Xu et al. | Transmit-receive (T/R) isolation enhancement with an indented antenna array | |
Knox | Passive interference cancellation in a 2× 2 STAR MIMO antenna network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210308 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6960076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |