JP2018133204A - Circuit protection element and manufacturing method thereof - Google Patents
Circuit protection element and manufacturing method thereof Download PDFInfo
- Publication number
- JP2018133204A JP2018133204A JP2017026107A JP2017026107A JP2018133204A JP 2018133204 A JP2018133204 A JP 2018133204A JP 2017026107 A JP2017026107 A JP 2017026107A JP 2017026107 A JP2017026107 A JP 2017026107A JP 2018133204 A JP2018133204 A JP 2018133204A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- surface electrodes
- element portion
- insulating substrate
- circuit protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、過電流が流れると溶断して各種電子機器を保護する回路保護素子およびその製造方法に関するものである。 The present invention relates to a circuit protection element that melts and protects various electronic devices when an overcurrent flows, and a manufacturing method thereof.
従来のこの種の回路保護素子は、図５に示すように、矩形状の絶縁基板１と、この絶縁基板１の上面の両端部に設けられた一対の上面電極２と、前記絶縁基板１の上面において前記一対の上面電極２と電気的に接続されＣｕなどの金属をめっきすることで形成されたエレメント部３と、互いに対向するエレメント部３の側辺からエレメント部３の中心方向に向かってレーザで切削して形成された一対のトリミング溝４とを備えていた。 As shown in FIG. 5, this type of conventional circuit protection element includes a rectangular insulating substrate 1, a pair of upper surface electrodes 2 provided at both ends of the upper surface of the insulating substrate 1, and the insulating substrate 1. On the upper surface, the element portion 3 is formed by plating with a metal such as Cu that is electrically connected to the pair of upper surface electrodes 2 and from the side of the element portion 3 facing each other toward the center of the element portion 3. And a pair of trimming grooves 4 formed by cutting with a laser.
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。 As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.
上記した従来の回路保護素子においては、一対の上面電極２が絶縁基板１の端面に露出する部分の幅が広く、さらに、一対の上面電極２とエレメント部３との密着性が悪く、この結果、個片状に切断する際にバリが発生したり、一対の上面電極２からエレメント部３が剥がれたりして、形状不良が発生する可能性があるという課題を有していた。 In the above-described conventional circuit protection element, the width of the portion where the pair of upper surface electrodes 2 are exposed at the end surface of the insulating substrate 1 is wide, and the adhesion between the pair of upper surface electrodes 2 and the element portion 3 is poor. When cutting into individual pieces, burrs are generated, or the element portion 3 is peeled off from the pair of upper surface electrodes 2, thereby causing a problem that shape defects may occur.
また、小型化が進むと、抵抗値測定用の電流通電用プローブ、電圧測定用プローブを接触させる場所が限定され、エレメント部３の抵抗値を測定することが困難になる可能性もあった。 In addition, as the miniaturization progresses, the place where the current-carrying probe for measuring the resistance value and the voltage-measuring probe are brought into contact with each other is limited, which may make it difficult to measure the resistance value of the element portion 3.
本発明は上記従来の課題を解決するもので、形状不良の発生を抑制でき、抵抗値測定も容易な回路保護素子およびその製造方法を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object of the present invention is to provide a circuit protection element that can suppress the occurrence of shape defects and that can easily measure a resistance value, and a manufacturing method thereof.
上記目的を達成するために、本発明は、一対の上面電極を絶縁基板の端面に露出させず、エレメント部をスパッタリングで形成するとともに一対の上面電極の少なくとも一部を覆いかつ絶縁基板の端面に露出させた。 In order to achieve the above object, the present invention does not expose the pair of upper surface electrodes to the end face of the insulating substrate, forms the element portion by sputtering, covers at least a part of the pair of upper surface electrodes, and covers the end face of the insulating substrate. Exposed.
また、素子部分の一対の上面電極または前記素子部分と横方向に隣接する素子部分の一対の上面電極を覆うエレメント部に電流通電用プローブ、電圧測定用プローブを接触させて、エレメント部の抵抗値を測定するようにした。 In addition, a current conducting probe and a voltage measuring probe are brought into contact with an element portion covering a pair of upper surface electrodes of the element portion or a pair of upper surface electrodes of the element portion laterally adjacent to the element portion, and the resistance value of the element portion Was measured.
以上のように本発明の回路保護素子は、一対の上面電極を絶縁基板の端面に露出させていないため、バリを防止でき、さらに、スパッタリングで形成したエレメント部で一対の上面電極を覆うようにしているため、一対の上面電極の上面と垂直な両端面にもエレメント部を形成することができ、これにより、一対の上面電極とエレメント部との密着性を向上させることができ、この結果、形状不良の発生を抑制できる。 As described above, the circuit protection element according to the present invention does not expose the pair of upper surface electrodes to the end surface of the insulating substrate, so that burrs can be prevented and the pair of upper surface electrodes are covered with the element portion formed by sputtering. Therefore, the element portion can be formed also on both end faces perpendicular to the upper surface of the pair of upper surface electrodes, thereby improving the adhesion between the pair of upper surface electrodes and the element portion. The occurrence of shape defects can be suppressed.
さらに、素子部分の一対の上面電極または前記素子部分と横方向に隣接する素子部分の一対の上面電極を覆うエレメント部に電流通電用プローブ、電圧測定用プローブを接触させて、エレメント部の抵抗値を測定するようにしているため、電流通電用プローブ、電圧測定用プローブを接触させることができる場所を広くすることができ、これにより、エレメント部の抵抗値を測定することが容易になるという優れた効果を奏するものである。 Further, the resistance value of the element portion is obtained by bringing a current conducting probe and a voltage measuring probe into contact with the element portion covering the pair of upper surface electrodes of the element portion or the pair of upper surface electrodes of the element portion laterally adjacent to the element portion. Therefore, it is possible to widen the place where the current conducting probe and the voltage measuring probe can be brought into contact with each other, thereby making it easy to measure the resistance value of the element portion. It is effective.
以下、本発明の一実施の形態における回路保護素子について、図面を参照しながら説明する。 Hereinafter, a circuit protection element according to an embodiment of the present invention will be described with reference to the drawings.
図１は本発明の一実施の形態における回路保護素子の一部切欠上面図、図２は図１のＡ−Ａ線断面図である。 FIG. 1 is a partially cutaway top view of a circuit protection element according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line AA of FIG.
本発明の一実施の形態における回路保護素子は、図１、図２に示すように、矩形状の絶縁基板１１と、この絶縁基板１１に設けられた一対の上面電極１２と、前記絶縁基板１１の上面において前記一対の上面電極１２と電気的に接続されたエレメント部１３と、このエレメント部１３と絶縁基板１１との間に設けられた下地層１４と、エレメント部１３を覆うように設けられた絶縁層１５とを備えている。 As shown in FIGS. 1 and 2, a circuit protection element according to an embodiment of the present invention includes a rectangular insulating substrate 11, a pair of upper surface electrodes 12 provided on the insulating substrate 11, and the insulating substrate 11. The element portion 13 electrically connected to the pair of upper surface electrodes 12 on the upper surface of the substrate, the base layer 14 provided between the element portion 13 and the insulating substrate 11, and the element portion 13 are provided. And an insulating layer 15.
なお、図１は、説明を簡単にするため、下地層１４、絶縁層１５を省略している。 In FIG. 1, the base layer 14 and the insulating layer 15 are omitted for the sake of simplicity.
また、エレメント部１３の側辺１３ａからエレメント部１３の中心方向に向かってレーザで切削することによって形成された直線状の一対の第１のトリミング溝１６と、エレメント部１３の側辺１３ａからエレメント部１３の中心方向に向かってレーザで切削することによって形成された直線状の複数の第２のトリミング溝１７を形成している。 Further, a pair of linear first trimming grooves 16 formed by cutting with laser from the side 13a of the element portion 13 toward the center of the element portion 13, and the element from the side 13a of the element portion 13 to the element. A plurality of linear second trimming grooves 17 formed by cutting with a laser toward the center of the portion 13 are formed.
さらに、一対の上面電極１２を幅広部１２ａと前記幅広部１２ａより幅が狭い幅狭部１２ｂとで構成し、絶縁基板１１の端面１１ａに露出させず、また、エレメント部１３をスパッタで形成するとともにエレメント部１３が幅狭部１２ｂ全体を覆うようにしている。 Further, the pair of upper surface electrodes 12 are composed of a wide portion 12a and a narrow portion 12b narrower than the wide portion 12a, and are not exposed to the end surface 11a of the insulating substrate 11, and the element portion 13 is formed by sputtering. At the same time, the element portion 13 covers the entire narrow portion 12b.
上記構成において、前記絶縁基板１１は、その形状が矩形状（上面視にて長方形）で、Ａｌ2Ｏ3を５５〜９６％含有するアルミナで構成されている。 In the above configuration, the insulating substrate 11 has a rectangular shape (rectangular when viewed from above) and is made of alumina containing 55 to 96% Al 2 O 3 .
また、前記一対の上面電極１２は、絶縁基板１１の上面において、絶縁基板１１の長手方向の両端部に銀、銀パラジウム等を印刷することによって形成されている。なお、一対の上面電極１２をスパッタリングにより形成してもよい。 The pair of upper surface electrodes 12 are formed by printing silver, silver palladium, or the like on both ends in the longitudinal direction of the insulating substrate 11 on the upper surface of the insulating substrate 11. Note that the pair of upper surface electrodes 12 may be formed by sputtering.
この一対の上面電極１２は、幅広部１２ａと幅広部１２ａより幅が狭い幅狭部１２ｂとで構成し、幅広部１２ａは幅狭部１２ｂより絶縁基板１１の中心部側に形成され、幅狭部１２ｂは、幅広部１２ａから絶縁基板１１の端面１１ａ（一対の上面電極１２が設けられている側の面）側に突出しているが、絶縁基板１１の端面１１ａに露出してはいない。 The pair of upper surface electrodes 12 includes a wide portion 12a and a narrow portion 12b that is narrower than the wide portion 12a, and the wide portion 12a is formed closer to the center of the insulating substrate 11 than the narrow portion 12b. The portion 12b protrudes from the wide portion 12a toward the end surface 11a (the surface on which the pair of upper surface electrodes 12 are provided) of the insulating substrate 11, but is not exposed to the end surface 11a of the insulating substrate 11.
幅広部１２ａと幅狭部１２ｂは連続しており、一対の上面電極１２間に流れる電流の方向から見て、幅狭部１２ｂは幅広部１２ａから突出していない。さらに、電流の方向と直交する方向において、幅広部１２ａと幅狭部１２ｂの中心部は一致している。 The wide portion 12 a and the narrow portion 12 b are continuous, and the narrow portion 12 b does not protrude from the wide portion 12 a when viewed from the direction of the current flowing between the pair of upper surface electrodes 12. Furthermore, in the direction orthogonal to the direction of the current, the central portions of the wide portion 12a and the narrow portion 12b are coincident.
そしてまた、前記エレメント部１３は、絶縁基板１１を覆うように下地層１４と一対の上面電極１２の上面に位置し、絶縁基板１１の端面１１ａから他方の端面１１ａまで連続した帯状に形成されている。エレメント部１３は、絶縁基板１１の両端面１１ａに露出している。 The element portion 13 is positioned on the upper surface of the base layer 14 and the pair of upper surface electrodes 12 so as to cover the insulating substrate 11, and is formed in a continuous belt shape from the end surface 11a of the insulating substrate 11 to the other end surface 11a. Yes. The element part 13 is exposed on both end faces 11 a of the insulating substrate 11.
さらに、前記エレメント部１３は、融点が４００℃以上の金属、例えばＣｒ、ＣｕＮｉ、ＡｌＣｕをスパッタリングすることにより形成し、かつ幅狭部１２ｂ全体を覆い、幅広部１２ａの一部（側部）をエレメント部１３から露出させる。 Further, the element portion 13 is formed by sputtering a metal having a melting point of 400 ° C. or more, such as Cr, CuNi, and AlCu, covers the entire narrow portion 12b, and covers a part (side portion) of the wide portion 12a. It is exposed from the element part 13.
エレメント部１３をスパッタリングで形成することによって、一対の上面電極１２の上面だけでなく、一対の上面電極１２の上面と垂直な両端面１９ａ（一対の上面電極１２の互いに対向する面と絶縁基板１１の端面１１ａの側の面の内壁部分）にもエレメント部１３を形成することができるため、独立した一対の上面電極１２それぞれをエレメント部１３で覆い包むことができ、これにより、一対の上面電極１２とエレメント部１３との接触面積を増やすことができ、両者の密着強度が増す。 By forming the element portion 13 by sputtering, not only the upper surfaces of the pair of upper surface electrodes 12, but also both end surfaces 19a perpendicular to the upper surfaces of the pair of upper surface electrodes 12 (the surfaces of the pair of upper surface electrodes 12 facing each other and the insulating substrate 11). Since the element portion 13 can also be formed on the inner wall portion of the surface on the end surface 11a side, each of the pair of independent upper surface electrodes 12 can be covered with the element portion 13, and thereby the pair of upper surface electrodes. 12 and the element part 13 can be increased in contact area, and the adhesion strength between them can be increased.
さらに、幅狭部１２ｂは無くてもよいが、幅狭部１２ｂを形成した場合は、幅狭部１２ｂの周囲の側面１９ｂ（側面側の内壁部分）にもエレメント部１３を付着させることができるため、一対の上面電極１２とエレメント部１３との接触面積をより増やすことができる。 Further, the narrow portion 12b may be omitted, but when the narrow portion 12b is formed, the element portion 13 can be attached to the side surface 19b (side wall portion on the side surface side) around the narrow portion 12b. Therefore, the contact area between the pair of upper surface electrodes 12 and the element portion 13 can be further increased.
エレメント部１３をめっきや印刷ではなく、スパッタリングで形成しているため、一対の上面電極１２の両端面１９ａ、幅狭部１２ｂの側面１９ｂにエレメント部１３を容易かつ確実に形成することができる。 Since the element portion 13 is formed by sputtering rather than plating or printing, the element portion 13 can be easily and reliably formed on both end surfaces 19a of the pair of upper surface electrodes 12 and the side surface 19b of the narrow portion 12b.
また、前記下地層１４は絶縁基板１１の上面中央部に設けられ、かつ前記一対の上面電極１２間に位置するエレメント部１３と絶縁基板１１との間に設けられている。さらに、この下地層１４は、シリコン樹脂とフィラーを混合させた混合物で構成しているもので、このシリコン樹脂は熱伝導率が低いため、この下地層１４によって、エレメント部１３の熱が絶縁基板１１内へ拡散するのを抑制することができる。 The underlayer 14 is provided at the center of the upper surface of the insulating substrate 11 and between the element portion 13 and the insulating substrate 11 positioned between the pair of upper surface electrodes 12. Further, the base layer 14 is composed of a mixture of a silicon resin and a filler, and since this silicon resin has low thermal conductivity, the heat of the element portion 13 is insulated by the base layer 14 by an insulating substrate. 11 can be prevented from diffusing.
なお、この下地層１４は絶縁基板１１の中央部だけでなく、絶縁基板１１の上面のほぼ全面に形成し、そしてこの下地層１４の両端部の上に一対の上面電極１２を形成するようにしてもよい。 The underlying layer 14 is formed not only on the central portion of the insulating substrate 11 but also on almost the entire upper surface of the insulating substrate 11, and a pair of upper surface electrodes 12 are formed on both ends of the underlying layer 14. May be.
また、前記絶縁層１５は、エレメント部１３の少なくとも一部を覆うように設けられ、シリコン、エポキシ等の樹脂で構成されている。 The insulating layer 15 is provided so as to cover at least a part of the element portion 13 and is made of a resin such as silicon or epoxy.
さらにまた、前記第１のトリミング溝１６は、前記エレメント部１３の側辺１３ａからエレメント部１３の中心方向に向かって直線状にレーザで切削することによって一対形成されている。一対の第１のトリミング溝１６で囲まれた部分が過電流によって溶断する溶断部となる。 Furthermore, a pair of the first trimming grooves 16 are formed by cutting with a laser linearly from the side 13 a of the element portion 13 toward the center of the element portion 13. A portion surrounded by the pair of first trimming grooves 16 becomes a fusing portion that is fused by an overcurrent.
そして、前記第２のトリミング溝１７は、第１のトリミング溝１６より一対の上面電極１２側に位置し、エレメント部１３の側辺１３ａからエレメント部１３の中心方向に向かって直線状にレーザで切削することによって複数形成されている。複数の第２のトリミン
グ溝１７によって抵抗値が修正される。
The second trimming groove 17 is positioned closer to the pair of upper surface electrodes 12 than the first trimming groove 16, and is linearly moved from the side 13 a of the element portion 13 toward the center of the element portion 13 with a laser. A plurality are formed by cutting. The resistance value is corrected by the plurality of second trimming grooves 17.
そしてまた、前記絶縁基板１１の両端部には、エレメント部１３の一部と電気的に接続するように銀系の材料をめっきすることにより端面電極１８（図１では図示せず）が形成されており、さらに、この端面電極１８の表面にはニッケルおよび錫からなるめっき膜（図示せず）が形成されている。 Further, the end face electrodes 18 (not shown in FIG. 1) are formed on both ends of the insulating substrate 11 by plating a silver-based material so as to be electrically connected to a part of the element portion 13. Further, a plating film (not shown) made of nickel and tin is formed on the surface of the end face electrode 18.
次に、本発明の一実施の形態における回路保護素子の製造方法について説明する。 Next, the manufacturing method of the circuit protection element in one embodiment of the present invention is explained.
図３（ａ）に示すように、まず、Ａｌ2Ｏ3を９６％含有するアルミナでシート状に構成されたシート状絶縁基板２１を用意する。 As shown in FIG. 3A, first, a sheet-like insulating substrate 21 configured in a sheet shape with alumina containing 96% Al 2 O 3 is prepared.
なお、シート状絶縁基板２１は通常、表面に予め分割のための複数の縦分割部２１ａと横分割部２１ｂを有し、この縦分割部２１ａ、横分割部２１ｂで１つの回路保護素子に相当する素子部分２２が区切られたものを用いるが、説明を簡単にするために、以降は、縦方向３つ、横方向２つの素子部分２２が連続して形成されたものを用いて説明する。 The sheet-like insulating substrate 21 usually has a plurality of vertical division parts 21a and horizontal division parts 21b for division on the surface in advance, and the vertical division part 21a and the horizontal division part 21b correspond to one circuit protection element. In order to simplify the description, the following description will be made using a structure in which three element portions 22 in the vertical direction and two in the horizontal direction are continuously formed.
ここで、複数（図３、図４では３本）の縦分割部２１ａが並ぶ方向を横方向（紙面で横方向）、複数（図３、図４では４本）の横分割部２１ｂが並ぶ方向を縦方向（紙面で縦方向）となる。 Here, the direction in which a plurality (three in FIG. 3 and FIG. 4) of the vertical divisions 21a are arranged in the horizontal direction (horizontal direction on the paper surface), and the plurality of (four in FIG. 3 and FIG. 4) horizontal divisions 21b are arranged. The direction is the vertical direction (vertical direction on the paper).
ここで、縦分割部２１ａと横分割部２１ｂは分割用のスリット、またはダイシングやスクライブの中心部である。 Here, the vertical division part 21a and the horizontal division part 21b are slits for division, or central parts of dicing or scribing.
そして、シート状絶縁基板２１のそれぞれの素子部分２２において、その上面の両端部に、銀ペーストを印刷して焼成することにより一対の上面電極１２を形成する。 And in each element part 22 of the sheet-like insulating substrate 21, a pair of upper surface electrodes 12 are formed by printing and baking a silver paste on both end portions of the upper surface.
このとき、それぞれの素子部分２２において、一対の上面電極１２を幅広部１２ａと幅広部１２ａより幅が狭い幅狭部１２ｂとで構成し、幅広部１２ａと幅狭部１２ｂを連続させ、一対の上面電極１２間に流れる電流の方向から見て、幅狭部１２ｂが幅広部１２ａから突出しないようにする。 At this time, in each element portion 22, the pair of upper surface electrodes 12 are constituted by a wide portion 12 a and a narrow portion 12 b narrower than the wide portion 12 a, and the wide portion 12 a and the narrow portion 12 b are continuous, When viewed from the direction of the current flowing between the upper surface electrodes 12, the narrow portion 12b is prevented from protruding from the wide portion 12a.
また、隣接する素子部分２２の幅狭部１２ｂ同士は、縦分割部２１ａを跨いで横方向に連続させない。したがって、個片状に分割したとき、幅狭部１２ｂ（一対の上面電極１２）は絶縁基板１１の端面１１ａから露出しない。 Further, the narrow portions 12b of the adjacent element portions 22 do not continue in the horizontal direction across the vertical division portion 21a. Therefore, when divided into individual pieces, the narrow portions 12 b (the pair of upper surface electrodes 12) are not exposed from the end surface 11 a of the insulating substrate 11.
次に、それぞれの素子部分２２において、その中央部にフィラーとシリコン樹脂との混合物および有機溶剤からなるペーストを印刷し、その後、１５０℃〜２００℃程度で硬化させて有機溶剤を蒸発させることにより下地層１４（図３、図４では図示せず）を形成する。 Next, in each element portion 22, a paste made of a mixture of a filler and a silicon resin and an organic solvent is printed at the center, and then cured at about 150 ° C. to 200 ° C. to evaporate the organic solvent. An underlayer 14 (not shown in FIGS. 3 and 4) is formed.
次に、図３（ｂ）に示すように、下地層１４および一対の上面電極１２の上面にエレメント部１３を形成する。なお、このエレメント部１３は、それぞれの素子部分２２において一対の上面電極１２間を橋絡して一対の上面電極１２と電気的に接続されるように構成する。 Next, as shown in FIG. 3B, the element portion 13 is formed on the upper surface of the base layer 14 and the pair of upper surface electrodes 12. The element portion 13 is configured to be electrically connected to the pair of upper surface electrodes 12 by bridging the pair of upper surface electrodes 12 in each element portion 22.
そして、エレメント部１３は複数の縦分割部２１ａを跨いで横方向の帯状に形成し、Ｃｒ、ＣｕＮｉ、ＡｌＣｕを順にスパッタリングすることにより設ける。エレメント部１３を複数の素子部分２２において一括で形成できるため、安価に生産できる。さらに、幅狭部１２ｂ全体を覆い、幅広部１２ａの一部（側部）をエレメント部１３から露出させる。
エレメント部１３のみが縦分割部２１ａを跨ぐ。
And the element part 13 is formed in the strip | belt shape of a horizontal direction ranging over the some vertical division | segmentation part 21a, and it provides by sputtering Cr, CuNi, and AlCu in order. Since the element part 13 can be collectively formed in the several element part 22, it can be manufactured cheaply. Further, the entire narrow part 12 b is covered, and a part (side part) of the wide part 12 a is exposed from the element part 13.
Only the element part 13 straddles the vertical division part 21a.
次に、図４（ａ）に示すように、エレメント部１３の側辺１３ａからエレメント部１３の中心方向に向かって直線状にレーザで切削し、一対の第１のトリミング溝１６を形成する。 Next, as shown in FIG. 4A, a pair of first trimming grooves 16 is formed by cutting with a laser linearly from the side 13 a of the element portion 13 toward the center of the element portion 13.
次に、図４（ｂ）に示すように、それぞれの素子部分２２において、一対の上面電極１２間の抵抗値を測定しながら、エレメント部１３の側辺１３ａからエレメント部１３の中心方向に向かって直線状にレーザで切削して第２のトリミング溝１７を複数形成して、エレメント部１３の抵抗値を修正する。 Next, as shown in FIG. 4B, in each element portion 22, the resistance value between the pair of upper surface electrodes 12 is measured toward the center direction of the element portion 13 from the side 13 a of the element portion 13. Then, a plurality of second trimming grooves 17 are formed by cutting with a laser in a straight line, and the resistance value of the element portion 13 is corrected.
このとき、素子部分２２の一対の上面電極１２（幅広部１２ａまたは幅狭部１２ｂ）、または横方向に隣接する素子部分２２の一対の上面電極１２（幅広部１２ａまたは幅狭部１２ｂ）を覆うエレメント部１３に一対の電流通電用プローブ、一対の電圧測定用プローブを接触させて、エレメント部１３の抵抗値を測定する。 At this time, the pair of upper surface electrodes 12 (wide portion 12a or narrow portion 12b) of the element portion 22 or the pair of upper surface electrodes 12 (wide portion 12a or narrow portion 12b) of the element portion 22 adjacent in the lateral direction is covered. A pair of current energizing probes and a pair of voltage measuring probes are brought into contact with the element portion 13 to measure the resistance value of the element portion 13.
このとき、幅広部１２ａの一部（側部）をエレメント部１３から露出させているため、プローブを接触位置の確認が容易である。また、幅狭部１２ｂを形成しているため、プローブを接触させることができる面積を増やすことができる。 At this time, since a part (side part) of the wide part 12a is exposed from the element part 13, it is easy to check the contact position of the probe. Moreover, since the narrow part 12b is formed, the area which can be made to contact a probe can be increased.
また、図４（ｂ）において、一対の電流通電用プローブは横方向に隣接する素子部分２２の幅広部１２ａを覆うエレメント部１３の所定箇所Ｉ１、Ｉ２に当接させ、一対の電圧測定用プローブは当該素子部分２２の幅広部１２ａを覆うエレメント部１３の所定箇所Ｖ１、Ｖ２に当接させる。 4B, a pair of current-carrying probes are brought into contact with predetermined locations I1 and I2 of the element portion 13 covering the wide portion 12a of the element portion 22 adjacent in the lateral direction, and a pair of voltage measurement probes. Are brought into contact with predetermined portions V1 and V2 of the element portion 13 covering the wide portion 12a of the element portion 22.
次に、シリコン、エポキシ等の樹脂を少なくとも第１のトリミング溝１６、第２のトリミング溝１７を覆うように設けることにより、絶縁層１５を形成する。 Next, the insulating layer 15 is formed by providing a resin such as silicon or epoxy so as to cover at least the first trimming groove 16 and the second trimming groove 17.
次に、複数の縦分割部２１ａと横分割部２１ｂに沿ってダイシングにより切断、分割し、個片状にする。 Next, it cut | disconnects by a dicing along the some vertical division | segmentation part 21a and the horizontal division | segmentation part 21b, and divides | segments into a piece shape.
次に、前記絶縁基板１１の両端部においてエレメント部１３の一部と電気的に接続ように銀をめっきすることにより端面電極１８を形成する。 Next, the end face electrode 18 is formed by plating silver so as to be electrically connected to a part of the element portion 13 at both ends of the insulating substrate 11.
最後に、前記端面電極１８に、ニッケルと錫の２層構造からなるめっき膜（図示せず）を形成して、本発明の一実施の形態における回路保護素子を製造するものである。 Finally, a plating film (not shown) having a two-layer structure of nickel and tin is formed on the end face electrode 18 to manufacture the circuit protection element in one embodiment of the present invention.
上記した本発明の一実施の形態においては、一対の上面電極１２の幅狭部１２ｂ同士を縦分割部２１ａを跨いで横方向に連続させず、スパッタリングで形成したエレメント部１３のみを絶縁基板１１の端面１１ａに露出させているため、切断時のバリを防止でき、さらに、スパッタリングで形成したエレメント部１３で幅狭部１２ｂ全体を覆うようにしているため、一対の上面電極１２の上面と垂直な両端面１９ａ、および幅狭部１２ｂの周囲の側面１９ｂにもエレメント部１３を付着させることができ、これにより、一対の上面電極１２とエレメント部１３との接触面積を増やすことができるため、一対の上面電極１２とエレメント部１３との密着性を向上させることができ、この結果、形状不良の発生を抑制できるという効果が得られるものである。 In the above-described embodiment of the present invention, the narrow portions 12b of the pair of upper surface electrodes 12 are not continuous across the vertical division portion 21a in the horizontal direction, and only the element portion 13 formed by sputtering is insulated substrate 11. Since it is exposed to the end face 11a, it is possible to prevent burrs at the time of cutting, and the element part 13 formed by sputtering covers the entire narrow part 12b, so that it is perpendicular to the upper face of the pair of upper face electrodes 12. Since both the end surfaces 19a and the side surface 19b around the narrow portion 12b can be attached to the element portion 13, the contact area between the pair of upper surface electrodes 12 and the element portion 13 can be increased. Adhesion between the pair of upper surface electrodes 12 and the element portion 13 can be improved, and as a result, the effect of suppressing the occurrence of shape defects can be obtained. Than is.
すなわち、エレメント部１３をスパッタリングで形成することによって、切断部分の金属の膜厚を薄くすることができ、また、一対の上面電極１２を構成する厚膜の金属を切断することはないため、切断時のバリを抑制できる。 That is, by forming the element portion 13 by sputtering, the metal thickness of the cut portion can be reduced, and the thick metal forming the pair of upper surface electrodes 12 is not cut. The burr at the time can be suppressed.
さらに、エレメント部１３が横方向に隣接する素子部分２２の縦分割部２１ａを介して連続しているため、縦分割部２１ａを介して横方向に隣接する素子部分２２の一対の上面電極１２にも抵抗値測定用の電流通電用プローブ、電圧測定用プローブを接触させることができ、これにより、小型化が進んでも、電流通電用プローブ、電圧測定用プローブを接触させることができる場所を広くすることができるため、エレメント部１３の抵抗値を測定することが容易となる。 Furthermore, since the element portion 13 is continuous via the vertical division portion 21a of the element portion 22 adjacent in the horizontal direction, the pair of upper surface electrodes 12 of the element portion 22 adjacent in the horizontal direction via the vertical division portion 21a. In addition, the current-carrying probe and the voltage-measuring probe for measuring the resistance value can be brought into contact with each other, thereby widening the place where the current-carrying probe and the voltage-measuring probe can be brought into contact with each other even when the size is reduced. Therefore, it becomes easy to measure the resistance value of the element portion 13.
本発明に係る回路保護素子およびその製造方法は、形状不良の発生を抑制でき、抵抗値測定も容易になるという効果を有するものであり、特に過電流が流れると溶断して各種電子機器を保護する回路保護素子等において有用となるものである。 INDUSTRIAL APPLICABILITY The circuit protection element and the manufacturing method thereof according to the present invention have the effects of suppressing the occurrence of shape defects and facilitating resistance value measurement. This is useful in a circuit protection element or the like.
１１ 絶縁基板
１２ 一対の上面電極
１３ エレメント部
11 Insulating substrate 12 Pair of upper surface electrodes 13 Element part
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017026107A JP6811375B2 (en) | 2017-02-15 | 2017-02-15 | Circuit protection element and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017026107A JP6811375B2 (en) | 2017-02-15 | 2017-02-15 | Circuit protection element and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018133204A true JP2018133204A (en) | 2018-08-23 |
| JP6811375B2 JP6811375B2 (en) | 2021-01-13 |
Family
ID=63249831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017026107A Active JP6811375B2 (en) | 2017-02-15 | 2017-02-15 | Circuit protection element and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6811375B2 (en) |
-
2017
- 2017-02-15 JP JP2017026107A patent/JP6811375B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP6811375B2 (en) | 2021-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6822947B2 (en) | Square chip resistor and its manufacturing method | |
| US10134510B2 (en) | Chip resistor and method for manufacturing same | |
| US11189402B2 (en) | Metal plate resistor and manufacturing method thereof | |
| JP2018133204A (en) | Circuit protection element and manufacturing method thereof | |
| JP6326639B2 (en) | Manufacturing method of chip resistor | |
| JP2011159410A (en) | Circuit protection element | |
| JP2013197002A (en) | Circuit protection element | |
| JP6114905B2 (en) | Manufacturing method of chip resistor | |
| JP4867487B2 (en) | Manufacturing method of chip resistor | |
| JP2013222916A (en) | Method of manufacturing chip resistor | |
| JP6754941B2 (en) | Circuit protection element and its manufacturing method | |
| US11810697B2 (en) | Resistor | |
| JP5458789B2 (en) | Circuit protection element | |
| JP2007335488A5 (en) | ||
| US20240021345A1 (en) | Resistor | |
| JP2013084698A (en) | Trimming method of chip resistor | |
| JP2016131169A (en) | Chip resistor | |
| JP6364606B2 (en) | Manufacturing method of chip resistor | |
| JP2007141908A (en) | Method of manufacturing resistor | |
| JP6379350B2 (en) | Manufacturing method of chip resistor | |
| WO2018147014A1 (en) | Chip resistor manufacturing method, and chip resistor | |
| JP2017130568A (en) | Chip resistor | |
| JP6326613B2 (en) | Resistor | |
| JP2020061448A (en) | Chip resistor | |
| JP2013098358A (en) | Chip resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201109 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6811375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |