JP2018098284A - Circuit board, manufacturing method of circuit board and electronic device - Google Patents
Circuit board, manufacturing method of circuit board and electronic device Download PDFInfo
- Publication number
- JP2018098284A JP2018098284A JP2016239212A JP2016239212A JP2018098284A JP 2018098284 A JP2018098284 A JP 2018098284A JP 2016239212 A JP2016239212 A JP 2016239212A JP 2016239212 A JP2016239212 A JP 2016239212A JP 2018098284 A JP2018098284 A JP 2018098284A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- distance
- underfill material
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
Description
本発明は、回路基板、回路基板の製造方法及び電子装置に関する。 The present invention relates to a circuit board, a circuit board manufacturing method, and an electronic apparatus.
回路基板と、それに搭載された半導体チップ等の電子部品との間に、アンダーフィル材を充填し、回路基板と電子部品との接続信頼性を高める技術が知られている。
また、回路基板と電子部品との間に流動性のアンダーフィル材を供給する際の、電子部品の周辺への過剰な濡れ広がりを抑えるため、回路基板の表面に、電子部品の搭載領域を包囲するように、その搭載領域に沿って、突起や溝を設ける技術が知られている。
A technique is known in which an underfill material is filled between a circuit board and an electronic component such as a semiconductor chip mounted thereon to improve connection reliability between the circuit board and the electronic component.
In addition, when supplying a fluid underfill material between the circuit board and the electronic component, the electronic component mounting area is enclosed on the surface of the circuit board in order to suppress excessive wetting and spreading around the electronic component. Thus, a technique for providing a protrusion or a groove along the mounting region is known.
例えば、電子部品を包囲するようにその搭載領域の縁から一定の間隔で突起や溝が設けられた回路基板では、搭載された電子部品との間に供給される流動性のアンダーフィル材が、電子部品の搭載領域からその外側の突起や溝まで濡れ広がり、硬化される。 For example, in a circuit board provided with protrusions and grooves at regular intervals from the edge of the mounting region so as to surround the electronic component, the fluid underfill material supplied between the mounted electronic component is It spreads and hardens from the mounting area of the electronic component to the protrusions and grooves on the outside.
このようにアンダーフィル材が設けられた回路基板に対し、製造時や使用時に加熱及び冷却が行われると、それに伴ってアンダーフィル材に膨張及び収縮が生じ得る。アンダーフィル材に膨張及び収縮が生じた場合には、電子部品の角部とその付近に形成されているアンダーフィル材の部分、更にその部分に対応する回路基板の部分に、応力が集中し易くなる。 When the circuit board provided with the underfill material is heated and cooled at the time of manufacture and use, the underfill material may expand and contract accordingly. When expansion and contraction occur in the underfill material, stress tends to concentrate on the corners of the electronic component and the portions of the underfill material formed in the vicinity thereof, and further on the portions of the circuit board corresponding to the portions. Become.
このような応力の集中は、回路基板の損傷を引き起こし、その性能及び信頼性を低下させる可能性がある。 Such concentration of stress can cause damage to the circuit board and reduce its performance and reliability.
一観点によれば、基板と、前記基板の表面に設けられた端子と、前記表面に設けられ、平面視で、前記端子を内包する多角形状の第１領域を包囲し、前記第１領域の辺部と第１距離で対向する第１部位と、前記第１領域の角部と前記第１距離よりも大きい第２距離で対向する第２部位とを有する段差とを含む回路基板が提供される。 According to one aspect, a substrate, a terminal provided on the surface of the substrate, and a polygonal first region that is provided on the surface and encloses the terminal in a plan view, There is provided a circuit board including a first portion facing a side portion at a first distance, and a step having a corner portion of the first region and a second portion facing a second distance larger than the first distance. The
また、一観点によれば、表面に端子が設けられた基板の前記表面に、平面視で、前記端子を内包する多角形状の第１領域を包囲し、前記第１領域の辺部と第１距離で対向する第１部位と、前記第１領域の角部と前記第１距離よりも大きい第２距離で対向する第２部位とを有する段差を形成する工程を含む回路基板の製造方法が提供される。 Further, according to one aspect, the first surface of the polygon including the terminal is surrounded on the surface of the substrate provided with the terminal on the surface in a plan view, and the side portion of the first region and the first region Provided is a circuit board manufacturing method including a step of forming a step having a first portion facing at a distance, a corner portion of the first region, and a second portion facing at a second distance larger than the first distance. Is done.
また、一観点によれば、基板と、前記基板の表面に設けられた端子と、前記表面に設けられ、平面視で、前記端子を内包する多角形状の第１領域を包囲し、前記第１領域の辺部と第１距離で対向する第１部位と、前記第１領域の角部と前記第１距離よりも大きい第２距離で対向する第２部位とを有する段差と、前記表面の前記第１領域に設けられ、前記端子と接続された電子部品と、前記表面と前記電子部品との間、及び前記段差で包囲された前記表面に設けられた樹脂とを含む電子装置が提供される。 Further, according to one aspect, the substrate, the terminal provided on the surface of the substrate, the first region of the polygonal shape that is provided on the surface and encloses the terminal in a plan view, A step having a first portion facing a side of the region at a first distance; a step having a second portion facing a corner of the first region and a second distance greater than the first distance; Provided is an electronic device including an electronic component provided in a first region and connected to the terminal, and a resin provided between the surface and the electronic component and on the surface surrounded by the step. .
熱によって生じる応力に起因した損傷が抑えられる、性能及び信頼性に優れる回路基板を実現することが可能になる。また、そのような回路基板を用いた、性能及び信頼性に優れる電子装置を実現することが可能になる。 It is possible to realize a circuit board excellent in performance and reliability in which damage due to stress caused by heat is suppressed. In addition, it is possible to realize an electronic device that uses such a circuit board and is excellent in performance and reliability.
はじめに、電子装置の一例について説明する。
図１及び図２は電子装置の一例を示す図である。図１には電子装置の一例の要部平面模式図を示している。図２（Ａ）には図１のＬ１ａ−Ｌ１ａ断面の模式図を示し、図２（Ｂ）には図１のＬ１ｂ−Ｌ１ｂ断面の模式図を示している。
First, an example of an electronic device will be described.
1 and 2 are diagrams illustrating an example of an electronic device. FIG. 1 is a schematic plan view of an essential part of an example of an electronic device. 2A shows a schematic diagram of the L1a-L1a cross section of FIG. 1, and FIG. 2B shows a schematic diagram of the L1b-L1b cross section of FIG.
図１並びに図２（Ａ）及び図２（Ｂ）に示す電子装置１００は、回路基板１１０、及び回路基板１１０上に搭載された半導体素子１２０を含む。
回路基板１１０は、パッド１１１群、及び各パッド１１１に通じる開口部が設けられたソルダーレジスト１１２を有する。パッド１１１群は、回路基板１１０の、半導体素子１２０が搭載される領域（ダイエリア）１５０内に、半導体素子１２０のパッド１２１群に対応して、設けられる。各パッド１１１は、回路基板１１０の内層に設けられる、図示しない配線やビア等の導体部と電気的に接続される。
An
The
回路基板１１０（又はそのソルダーレジスト１１２）の表面１１０ａには、ダイエリア１５０（又はそこに搭載される半導体素子１２０）の縁から一定の距離（間隔）ｄ０で、その縁に沿って、段差１１３が設けられる。ここでは一例として、表面１１０ａから突き出た凸部１１３Ａによって形成される段差１１３を図示している。ダイエリア１５０は、このような段差１１３によって包囲される。
A
半導体素子１２０は、回路基板１１０のダイエリア１５０に設けられたパッド１１１群に対応して設けられたパッド１２１群を有する。半導体素子１２０は、そのパッド１２１群がそれぞれ、回路基板１１０の、対応するパッド１１１群と半田１３０で接合され、回路基板１１０のダイエリア１５０に搭載される。搭載される半導体素子１２０は、回路基板１１０の表面１１０ａの段差１１３によって包囲される。
The
半田１３０で接合された回路基板１１０と半導体素子１２０との隙間には、アンダーフィル材１４０が設けられる。アンダーフィル材１４０には、エポキシ樹脂等の樹脂材料が用いられる。このようなアンダーフィル材１４０が、流動性を持った状態で、半田１３０で接合された回路基板１１０と半導体素子１２０との隙間に供給され、その後、硬化される。これにより、回路基板１１０と半導体素子１２０との接合強度、接続信頼性の向上が図られる。
An
アンダーフィル材１４０は、回路基板１１０と半導体素子１２０との隙間への供給時に、その隙間に十分に充填されるよう、予め高い流動性を有するように設計される。一方、流動性を高めたアンダーフィル材１４０は、回路基板１１０と半導体素子１２０との隙間から、更に半導体素子１２０の周囲の回路基板１１０上にも濡れ広がり易くなる。アンダーフィル材１４０の過剰な濡れ広がりは、回路基板１１０の、ダイエリア１５０の外側に設けられる他のパッド１１７等の導体を被覆し、その導体に他の電子部品を接続する際、接続不良を引き起こす恐れがある。
The
そのため、電子装置１００では、回路基板１１０にそのダイエリア１５０を包囲するような段差１１３を設け、その段差１１３により、半導体素子１２０との隙間から流れ出るアンダーフィル材１４０を堰き止め、その過剰な濡れ広がりを抑えている。
Therefore, in the
尚、ここでは回路基板１１０の表面１１０ａから突き出た凸部１１３Ａによって形成される段差１１３を例示したが、表面１１０ａから窪んだ凹部によって段差が形成される場合もある。この場合は、凹部によって形成される段差に、半導体素子１２０との隙間から流れ出るアンダーフィル材１４０を溜め、その過剰な濡れ広がりを抑える。
Here, the
ところで、図１に示すように、電子装置１００の半導体素子１２０は、その平面形状が多角形状、通常は矩形状とされる。段差１１３は、そのような半導体素子１２０の縁から等距離ｄ０の位置に、半導体素子１２０のダイエリア１５０を包囲するように設けられる。そのため、段差１１３は、半導体素子１２０と同様に、その平面形状が略矩形状とされて、設けられる。回路基板１１０と半導体素子１２０との隙間から流れ出るアンダーフィル材１４０は、このような略矩形状の段差１１３で包囲された領域に濡れ広がるが、その場合、次のような不具合が生じる可能性がある。
By the way, as shown in FIG. 1, the planar shape of the
電子装置１００又はそれを含む電子機器の製造時や使用時には、上記のように半導体素子１２０が半田１３０で接合され、半導体素子１２０との隙間にアンダーフィル材１４０が充填された回路基板１１０に対し、加熱及び冷却が行われ得る。回路基板１１０に対して加熱及び冷却が行われると、それに伴い、アンダーフィル材１４０には、膨張及び収縮が生じ、それによって内部応力が発生することがある。この時の内部応力は、アンダーフィル材１４０が略矩形状の段差１１３で包囲された領域に設けられていることで、半導体素子１２０の角部１２２とその付近のアンダーフィル材１４０の部分、即ちアンダーフィル材１４０の角部１４２に集中し易くなる。
When the
この応力の集中により、アンダーフィル材１４０の角部１４２に対応する回路基板１１０の部分（対応部分）にも応力が伝播して集中的に掛かるようになり、それによってその対応部分に損傷が生じる可能性がある。例えば、図２（Ｂ）に示すように、回路基板１１０の、応力が集中的に掛かるその対応部分のソルダーレジスト１１２に、クラック２００が形成される可能性がある。このようにソルダーレジスト１１２にクラック２００が形成されると、クラック２００を通じて半田１３０の成分やパッド１１１の成分が拡散し、回路基板１１０と半導体素子１２０とを繋ぐ電気接続経路の短絡を招く恐れがある。
Due to the concentration of the stress, the stress propagates to the portion (corresponding portion) of the
また、アンダーフィル材１４０の応力の集中に起因したクラックは、ソルダーレジスト１１２だけに限らず、更にその下層部分に達する可能性もある。このような場合も、半田１３０の成分やパッド１１１の成分、下層部分に含まれる導体の成分等がクラックを通じて拡散し、電気接続経路の短絡を招く恐れがある。
Moreover, the crack resulting from the stress concentration of the
尚、凹部によって段差が形成される場合も同様に、その段差で包囲された略矩形状の領域に濡れ広がるアンダーフィル材１４０の膨張及び収縮に起因した角部１４２への応力の集中、それによる回路基板１１０の損傷、電気接続経路の短絡等が起こり得る。
Similarly, when a step is formed by the concave portion, similarly, stress concentration on the
このように、熱によるアンダーフィル材１４０の膨張及び収縮に起因した応力の集中は、回路基板１１０の損傷を引き起こし、回路基板１１０及びそれを用いた電子装置１００の性能及び信頼性を低下させる可能性がある。
As described above, the stress concentration due to the expansion and contraction of the
以上のような点に鑑み、ここでは以下の実施の形態に示すような手法を用い、性能及び信頼性に優れる回路基板、及びそのような回路基板を用いた電子装置等を実現する。
まず、第１の実施の形態について説明する。
In view of the above points, a circuit board having excellent performance and reliability, an electronic device using such a circuit board, and the like are realized by using a technique as shown in the following embodiments.
First, the first embodiment will be described.
図３及び図４は第１の実施の形態に係る回路基板の一例を示す図である。図３には第１の実施の形態に係る回路基板の一例の要部平面模式図を示している。図４（Ａ）には図３のＬ３ａ−Ｌ３ａ断面の模式図を示し、図４（Ｂ）には図３のＬ３ｂ−Ｌ３ｂ断面の模式図を示している。 3 and 4 are diagrams showing an example of the circuit board according to the first embodiment. FIG. 3 shows a schematic plan view of an essential part of an example of the circuit board according to the first embodiment. 4A shows a schematic diagram of the L3a-L3a cross section of FIG. 3, and FIG. 4B shows a schematic diagram of the L3b-L3b cross section of FIG.
図３並びに図４（Ａ）及び図４（Ｂ）に示す回路基板１０Ａ（基板）は、パッド１１（端子）群、及び各パッド１１に通じる開口部１２ａが設けられたソルダーレジスト１２を有する。パッド１１群は、回路基板１０Ａのダイエリア５０（後述の半導体素子２０が搭載される領域）内に設けられる。
A
ここでは回路基板１０Ａの一例として、図４（Ａ）及び図４（Ｂ）のような、第１層１６ａ（例えばコア層）と、第１層１６ａ上に設けられた第２層１６ｂ（例えばビルドアップ層）とを有するものを図示している。第１層１６ａには、絶縁部１４ａ、及び絶縁部１４ａを貫通する孔の内壁に設けられたスルーホール１５ａ、並びにスルーホール１５ａの内側に充填された樹脂部１４ｂが含まれる。第２層１６ｂには、絶縁部１４ｃ、並びに絶縁部１４ｃ内に設けられてスルーホール１５ａと電気的に接続されたビア１５ｂ及び配線１５ｃが含まれる。
Here, as an example of the
ソルダーレジスト１２の開口部１２ａから露出する各パッド１１は、回路基板１０Ａの内層に設けられる、例示のようなビア１５ｂ、配線１５ｃ、スルーホール１５ａ等の導体部と電気的に接続される。
Each
尚、図４（Ａ）及び図４（Ｂ）のような第１層１６ａの下面には、絶縁部、並びにその絶縁部内に設けられて第１層１６ａのスルーホール１５ａと電気的に接続されるビア及び配線を含む第３層（例えばビルドアップ層）が設けられ得る。その第３層の下面には、そのビア及び配線並びに第１層１６ａのスルーホール１５ａ等の導体部と電気的に接続されるパッド群、更にそれらの各パッドに通じる開口部を有するソルダーレジストが設けられ得る。
Incidentally, the lower surface of the
回路基板１０Ａの表面１０ａに設けられるパッド１１群は、ダイエリア５０内に存在する。ダイエリア５０は、搭載される電子部品が後述する半導体素子２０のような矩形状の平面形状を有するものである場合、それに合わせて矩形状に設定される。
A group of
回路基板１０Ａ（そのソルダーレジスト１２）の表面１０ａには、表面１０ａから突き出た凸部１３Ａによって形成される、凸状の段差１３が設けられる。この凸状の段差１３は、平面形状が矩形状のダイエリア５０の辺部５１と対向する第１部位１３ａ、及びそのダイエリア５０の角部５２と対向する第２部位１３ｂを有する。
The
凸状の段差１３の第１部位１３ａは、ダイエリア５０の辺部５１に沿って、辺部５１と距離ｄ１で対向するように、設けられる。凸状の段差１３の第２部位１３ｂは、ダイエリア５０の角部５２と、第１部位１３ａと辺部５１との距離ｄ１よりも大きい距離ｄ２で対向するように、設けられる。例えば、第１部位１３ａはダイエリア５０の辺部５１と間隔ｄ１で平行に設けられ、第２部位１３ｂは、ダイエリア５０の角部５２を中心とする半径ｄ２の円周上に設けられる。
The
ダイエリア５０の各辺部５１に対向する第１部位１３ａ群、及びダイエリア５０の各角部５２に対向する第２部位１３ｂ群が、第１部位１３ａと第２部位１３ｂが交互に並んで連続するように設けられ、回路基板１０Ａ上の凸状の段差１３とされる。ダイエリア５０は、このような一続きの凸状の段差１３によって包囲される。ダイエリア５０に搭載される半導体素子２０のような電子部品以外の他の電子部品を接続するためのパッド１７群は、このような凸状の段差１３の外側に設けられる。
In the
凸状の段差１３は、例えば、印刷用インク材等の樹脂塗料をソルダーレジスト１２上の所定の位置に塗布することで、形成される。或いは、凸状の段差１３は、予めその形状で準備した部材をソルダーレジスト１２上に貼付したり、或いはまた、表面１０ａから突き出た凸状の段差１３を有するようにソルダーレジスト１２をパターニングしたりすることで、形成されてもよい。
The
回路基板１０Ａでは、ダイエリア５０の縁、即ち辺部５１及び角部５２の双方から、等距離で段差が設けられる場合（図１並びに図２（Ａ）及び図２（Ｂ））に比べて、ダイエリア５０の角部５２からそれと対向する凸状の段差１３の第２部位１３ｂまでの領域が広域化される。
In the
続いて、上記のような構成を有する回路基板１０Ａを用いた電子装置について述べる。
図５及び図６は第１の実施の形態に係る電子装置の一例を示す図である。図５には第１の実施の形態に係る電子装置の一例の要部平面模式図を示している。図６（Ａ）には図５のＬ５ａ−Ｌ５ａ断面の模式図を示し、図６（Ｂ）には図５のＬ５ｂ−Ｌ５ｂ断面の模式図を示している。
Next, an electronic device using the
5 and 6 are diagrams illustrating an example of the electronic apparatus according to the first embodiment. FIG. 5 shows a schematic plan view of an essential part of an example of the electronic apparatus according to the first embodiment. 6A shows a schematic diagram of the section L5a-L5a in FIG. 5, and FIG. 6B shows a schematic diagram of the section L5b-L5b in FIG.
図５並びに図６（Ａ）及び図６（Ｂ）に示す電子装置１Ａは、上記のような回路基板１０Ａ、及び回路基板１０Ａ上に搭載された半導体素子２０を含む。
半導体素子２０は、回路基板１０Ａのダイエリア５０に設けられたパッド１１群に対応して設けられたパッド２１群を有する。半導体素子２０は、そのパッド２１群がそれぞれ、回路基板１１０の、対応するパッド１１群と半田３０で接合され、回路基板１０Ａのダイエリア５０に搭載される。搭載される半導体素子２０は、回路基板１０Ａ（そのソルダーレジスト１２）の表面１０ａに設けられた凸状の段差１３で包囲される。
An
The
半田３０で接合された回路基板１０Ａと半導体素子２０との隙間には、アンダーフィル材４０が設けられる。アンダーフィル材４０には、エポキシ樹脂等の樹脂材料が用いられる。アンダーフィル材４０には、樹脂中にシリカ等の絶縁性フィラーを含有する材料が用いられてもよい。アンダーフィル材４０により、半田３０で接合された回路基板１０Ａと半導体素子２０との接合強度、接続信頼性の向上が図られる。
An
アンダーフィル材４０は、回路基板１０Ａ及び半導体素子２０の半田３０による接合後、それらの隙間に、流動性を持った状態で供給され、その後、硬化されることで、形成される。
The
その際、回路基板１０Ａと半導体素子２０との隙間に供給されるアンダーフィル材４０は、半田３０のサイズ程度の比較的狭い隙間に毛細管現象で濡れ広がる。これにより、回路基板１０Ａと半導体素子２０との隙間がアンダーフィル材４０で充填される。
At that time, the
一方、回路基板１０Ａと半導体素子２０との隙間から流れ出るアンダーフィル材４０は、半導体素子２０の周囲の回路基板１０Ａ上に濡れ広がる。この回路基板１０Ａには、上記のように、半導体素子２０が搭載されるダイエリア５０を包囲する凸状の段差１３が設けられている。そのため、回路基板１０Ａと半導体素子２０との隙間から流れ出るアンダーフィル材４０は、凸状の段差１３で堰き止められ、アンダーフィル材４０の濡れ広がりは、凸状の段差１３で包囲された領域内に抑えられる。これにより、他の電子部品が接続されるパッド１７の、アンダーフィル材４０による被覆、それによる他の電子部品の接続不良が抑えられる。
On the other hand, the
アンダーフィル材４０の過剰な濡れ広がりを抑える凸状の段差１３は、上記のように、ダイエリア５０の辺部５１と距離ｄ１で対向する第１部位１３ａ、及び角部５２と距離ｄ１よりも大きい距離ｄ２で対向する第２部位１３ｂを有する。回路基板１０Ａと半導体素子２０との隙間から流れ出るアンダーフィル材４０は、このような凸状の段差１３の第１部位１３ａ及び第２部位１３ｂまで、回路基板１０Ａ上を濡れ広がる。アンダーフィル材４０は、このように回路基板１０Ａ上に濡れ広がった状態で、硬化される。
The
ここで、ダイエリア５０の角部５２、即ち半導体素子２０の角部から距離ｄ２（＞ｄ１）で対向する第２部位１３ｂまでの領域は、ダイエリア５０の辺部５１、即ち半導体素子２０の辺部と同様に距離ｄ１で対向する段差を設ける場合に比べて、広域化されている。そのため、距離ｄ２（＞ｄ１）で対向する第２部位１３ｂを設けた回路基板１０Ａでは、熱によるアンダーフィル材４０の膨張及び収縮に起因して半導体素子２０の角部とその付近のアンダーフィル材４０に生じる応力が、広域に分散される。このように応力が分散されることで、半導体素子２０の角部とその付近のアンダーフィル材４０への応力の集中が抑えられる。
Here, the region from the
このように半導体素子２０の角部とその付近のアンダーフィル材４０への応力の集中が抑えられることで、回路基板１０Ａの対応部分への応力の集中が抑えられ、ソルダーレジスト１２等にクラックが生じるといった、回路基板１０Ａの損傷が抑えられる。これにより、回路基板１０Ａ及びそれを用いた電子装置１Ａの、性能及び信頼性の低下が抑えられる。
In this way, by suppressing the concentration of stress on the corner portion of the
以上のように、電子装置１Ａでは、回路基板１０Ａに設けられた凸状の段差１３の第２部位１３ｂにより、半導体素子２０の角部の周辺に濡れ広がるアンダーフィル材４０を広域化し、その膨張及び収縮に起因して生じる応力を分散する。上記の例では、半導体素子２０の角部から第２部位１３ｂまでを、均一な距離ｄ２としている。具体的には、半導体素子２０の角部、即ちダイエリア５０の角部５２を中心とする半径ｄ２の円周上に、第２部位１３ｂを設けている。
As described above, in the
半導体素子２０の角部から凸状の段差１３の第２部位１３ｂまでの距離ｄ２を不均一にすると、半導体素子２０の角部とその付近のアンダーフィル材４０に生じる応力分布も不均一となる場合がある。このように応力分布が不均一になると、アンダーフィル材４０の広域化した領域の中に応力が局所的に集中する箇所ができる等、アンダーフィル材４０の広域化による応力の分散効果が抑えられてしまうことが起こり得る。このような観点では、上記の例のように、半導体素子２０の角部から第２部位１３ｂまでを均一な距離ｄ２とすることが望ましい。
When the distance d2 from the corner portion of the
続いて、上記のような構成を有する電子装置１Ａに関して行ったシミュレーションについて述べる。
図７は第１の実施の形態に係る電子装置のシミュレーションモデルを示す図である。
Next, a simulation performed on the
FIG. 7 is a diagram illustrating a simulation model of the electronic device according to the first embodiment.
図７（Ａ）に示すモデル６０ａは、半導体素子２０の角部とそれに対向する凸状の段差１３の第２部位１３ｂとの距離ｄ２を、半導体素子２０の辺部とそれに対向する凸状の段差１３の第１部位１３ａとの距離ｄ１と同じにしたもの（ｄ２＝ｄ１）である。
A
図７（Ｂ）に示すモデル６０ｂは、半導体素子２０の角部とそれに対向する凸状の段差１３の第２部位１３ｂとの距離ｄ２を、半導体素子２０の辺部とそれに対向する凸状の段差１３の第１部位１３ａとの距離ｄ１の１．５倍にしたもの（ｄ２＝ｄ１×１．５）である。
A
図７（Ｃ）に示すモデル６０ｃは、半導体素子２０の角部とそれに対向する凸状の段差１３の第２部位１３ｂとの距離ｄ２を、半導体素子２０の辺部とそれに対向する凸状の段差１３の第１部位１３ａとの距離ｄ１の１．７５倍にしたもの（ｄ２＝ｄ１×１．７５）である。
A
図７（Ｄ）に示すモデル６０ｄは、半導体素子２０の角部とそれに対向する凸状の段差１３の第２部位１３ｂとの距離ｄ２を、半導体素子２０の辺部とそれに対向する凸状の段差１３の第１部位１３ａとの距離ｄ１の２倍にしたもの（ｄ２＝ｄ１×２）である。
A
図７（Ｅ）に示すモデル６０ｅは、半導体素子２０の角部とそれに対向する凸状の段差１３の第２部位１３ｂとの距離ｄ２を不均一にし、半導体素子２０の辺部とそれに対向する凸状の段差１３の第１部位１３ａとの距離ｄ１よりも最大で２倍大きくしたものである（ｄ２＝ｍａｘ（ｄ１×２））。
In the
これらのモデル６０ａ〜６０ｅについて、１２５℃まで加熱した場合のソルダーレジスト１２における応力分布をシミュレーションした。
シミュレーションにより、ソルダーレジスト１２には、半導体素子２０の角部とその付近のアンダーフィル材４０に対応する部分Ｐに、比較的応力が集中し易いことが確認された。シミュレーションの結果から得られた、半導体素子２０の角部から凸状の段差１３の第２部位１３ｂまでの距離ｄ２と、部分Ｐにおけるソルダーレジスト１２の最大応力との関係を、次の図８に示す。
About these
From the simulation, it was confirmed that stress is relatively easily concentrated on the solder resist 12 at the corner portion of the
図８は第１の実施の形態に係る電子装置のシミュレーション結果の一例を示す図である。
図８において、横軸は半導体素子２０の角部から凸状の段差１３の第２部位１３ｂまでの距離ｄ２を表し、縦軸は上記の部分Ｐにおけるソルダーレジスト１２の最大応力［ＭＰａ］を表している。
FIG. 8 is a diagram illustrating an example of a simulation result of the electronic device according to the first embodiment.
In FIG. 8, the horizontal axis represents the distance d2 from the corner of the
図８より、半導体素子２０の角部から第２部位１３ｂまでの距離ｄ２を、辺部から第１部位１３ａまでの距離ｄ１と同じ値（図８：ｄ１）から、距離ｄ１の１．５倍（図８：ｄ１×１．５）、１．７５倍（図８：ｄ１×１．７５）としていくと、部分Ｐにおけるソルダーレジスト１２の最大応力が減少する傾向が認められる。距離ｄ２を、更に距離ｄ１の２倍（図８：ｄ１×２）とすると、部分Ｐにおけるソルダーレジスト１２の最大応力が大幅に減少（約１５％減少）する。
8, the distance d2 from the corner of the
図８の知見より、距離ｄ２を距離ｄ１よりも大きくすれば、ソルダーレジスト１２の応力を低減することが可能になり、距離ｄ２を距離ｄ１の１．７５倍超、好ましくは２倍以上とすれば、いっそう効果的にソルダーレジスト１２の応力を低減することが可能になると言うことができる。 From the knowledge shown in FIG. 8, if the distance d2 is made larger than the distance d1, the stress of the solder resist 12 can be reduced, and the distance d2 should be more than 1.75 times, preferably more than twice the distance d1. In other words, it can be said that the stress of the solder resist 12 can be reduced more effectively.
一方、距離ｄ２を図７（Ｅ）のモデル６０ｅのような形状で不均一とした場合のように、たとえ距離ｄ２を距離ｄ１よりも大きく（モデル６０ｅの例では最大で距離ｄ１の２倍）したとしても、応力が十分に低減されないことも起こり得る。このような知見より、距離ｄ２は、例えば図７（Ｂ）〜図７（Ｄ）のモデル６０ｂ〜６０ｄのように、均一になるように設定することが好ましい。
On the other hand, the distance d2 is larger than the distance d1 as in the case where the distance d2 is not uniform in the shape of the
続いて、上記のような構成を有する回路基板１０Ａ及びそれを用いた電子装置１Ａの形成方法について述べる。
図９は第１の実施の形態に係る回路基板の形成方法の一例を示す図である。図９（Ａ）〜図９（Ｃ）にはそれぞれ、第１の実施の形態に係る回路基板形成の各工程の要部断面模式図を示している。尚、便宜上、図９（Ａ）〜図９（Ｃ）には、上記図３のＬ３ｂ−Ｌ３ｂ断面に相当する位置の断面模式図を示している。
Subsequently, a method of forming the
FIG. 9 is a diagram illustrating an example of a method of forming a circuit board according to the first embodiment. FIGS. 9A to 9C are schematic cross-sectional views of relevant parts of the respective steps of circuit board formation according to the first embodiment. For convenience, FIGS. 9A to 9C show schematic cross-sectional views at positions corresponding to the L3b-L3b cross section of FIG.
まず、上記回路基板１０Ａの基本構造となる、図９（Ａ）に示すような基板７０（回路基板）が準備される。基板７０には、例えば、長さ７０ｍｍ×幅７０ｍｍ×厚さ１．５ｍｍのサイズのもので、最表面に長さ２５ｍｍ×幅２５ｍｍのダイエリア５０を有するものが用いられる。
First, a board 70 (circuit board) as shown in FIG. 9A, which is the basic structure of the
基板７０は、例えば、コア層である第１層１６ａと、第１層１６ａ上に設けられたビルドアップ層群を含む第２層１６ｂとを有する。
第１層１６ａには、絶縁樹脂等が用いられた絶縁部１４ａ、及び絶縁部１４ａを貫通する孔の内壁に銅（Ｃｕ）等の導体を用いて形成されたスルーホール１５ａ、並びにスルーホール１５ａの内側に充填された樹脂部１４ｂが含まれる。
The
In the
第２層１６ｂには、絶縁樹脂等が用いられた絶縁部１４ｃ、並びに絶縁部１４ｃ内に銅等の導体を用いて形成され第１層１６ａのスルーホール１５ａと電気的に接続されたビア１５ｂ及び配線１５ｃが含まれる。尚、第２層１６ｂには、複数のビルドアップ層群を積層して形成されたものを用いることができるほか、単層のビルドアップ層で形成されたものを用いることもできる。ここでは、複数のビルドアップ層群を積層して形成される第２層１６ｂを例示している。
In the
第２層１６ｂのビア１５ｂは、例えば、ＹＡＧ（Yttrium Aluminum Garnet）レーザー又は炭酸ガス（ＣＯ2）レーザー等によって絶縁樹脂層に形成した孔内に、無電解メッキ法、或いは無電解メッキ法及び電解メッキ法を用いて、銅等の導体を堆積することで形成される。例えば、ビア１５ｂは、径が０．０６ｍｍ、厚さが０．０５ｍｍとされる。
The via 15b of the
第２層１６ｂの配線１５ｃは、各ビルドアップ層の絶縁樹脂層の表面に設けた銅箔をエッチングによりパターニングすることで形成される。
基板７０には、搭載される半導体素子２０を電気的に接続するためのパッド１１群が設けられる。パッド１１群は、ダイエリア５０内に設けられる。基板７０には、パッド１１群のほか、ここでは図示を省略するが、他の電子部品を接続するための上記パッド１７群が設けられる。パッド１７群は、ダイエリア５０外に設けられる。例えば、半導体素子２０が接続されるパッド１１群は、銅を用いて形成され、各々、径が０．０８ｍｍ、厚さが０．０３ｍｍとされる。同様に、パッド１７群は、それらに接続される電子部品の端子に応じた形状、サイズとされる。尚、基板７０の表層には、このようなパッド１１群及びパッド１７群のほか、所定のパターン形状の配線が含まれ得る。
The
The
基板７０の最表層には、パッド１１群等の保護膜としてソルダーレジスト１２が形成される。ソルダーレジスト１２には、パッド１１群等に通じる開口部１２ａが形成される。例えば、ソルダーレジスト１２は、厚さが０．０３ｍｍとされ、感光性エポキシ樹脂を塗布して硬化した後、露光及び現像によって開口部１２ａをパターニングすることで形成される。
A solder resist 12 is formed on the outermost layer of the
尚、第１層１６ａの下面にも、上記第２層１６ｂと同様のビルドアップ層又はビルドアップ層群（第３層）が設けられ得る。そのビルドアップ層又はビルドアップ層群の下面には、ビア、配線、スルーホール１５ａ等の導体部と電気的に接続されるパッド群、更にそれらの各パッドに通じる開口部を有するソルダーレジストが設けられ得る。
Note that a build-up layer or a build-up layer group (third layer) similar to the
また、基板７０には、上記のようなコア層（第１層１６ａ）の片面又は両面にビルドアップ層又はビルドアップ層群（第２層１６ｂ等）を設けたもののほか、ビルドアップ層群のみを積層して形成されるコアレス基板が用いられてもよい。
The
次いで、図９（Ｂ）に示すように、基板７０の、半導体素子２０等が搭載される表面１０ａ側に、凸状の段差１３を形成するためのマスク８０が形成される。マスク８０には、凸状の段差１３を形成する位置に開口部８０ａが設けられる。
Next, as shown in FIG. 9B, a
このマスク８０の開口部８０ａには、上記のような、ダイエリア５０の辺部５１と距離ｄ１で対向する第１部位１３ａを形成するための開口部、及び角部５２と距離ｄ１よりも大きい距離ｄ２で対向する第２部位１３ｂを形成するための開口部が含まれる。例えば、開口部８０ａには、ダイエリア５０の辺部５１から約２ｍｍの位置に形成された、第１部位１３ａを形成するための開口部、及び、角部５２から約４ｍｍの位置に形成された、第２部位１３ｂを形成するための開口部が含まれる。尚、図９（Ｂ）では、ダイエリア５０の辺部５１及びそれと対向する第１部位１３ａを形成するための開口部８０ａの図示は省略されている。
The
形成されたマスク８０の開口部８０ａに、樹脂塗料１３ｃ、例えば印刷用インク材が充填される。例えば、そのような樹脂塗料１３ｃをマスク８０上に印刷することにより、その開口部８０ａに樹脂塗料１３ｃが充填される。これにより、開口部８０ａのソルダーレジスト１２上に樹脂塗料１３ｃが形成される。
The
次いで、図９（Ｃ）に示すように、マスク８０が除去され、ソルダーレジスト１２上に残る樹脂塗料１３ｃが乾燥される。これにより、ソルダーレジスト１２上に、ダイエリア５０の辺部５１と距離ｄ１で対向する第１部位１３ａと、角部５２と距離ｄ２（＞ｄ１）で対向する第２部位１３ｂとを含む、凸状の段差１３が形成される。例えば、ダイエリア５０の辺部５１から約２ｍｍの位置に第１部位１３ａが形成され、角部５２から約４ｍｍの位置に第２部位１３ｂが形成された凸状の段差１３が、ソルダーレジスト１２上に形成される。凸状の段差１３の、ソルダーレジスト１２の表面１０ａからの高さは、例えば約０．０１ｍｍとされる。尚、図９（Ｃ）では、ダイエリア５０の辺部５１及びそれと対向する第１部位１３ａの図示は省略されている。
Next, as shown in FIG. 9C, the
図９（Ａ）〜図９（Ｃ）に示すような工程により、ソルダーレジスト１２上に凸状の段差１３が設けられた回路基板１０Ａが得られる。
尚、凸状の段差１３は、上記のような樹脂塗料１３ｃを用いる方法のほか、予めその形状で準備した部材をソルダーレジスト１２上に接着剤等で貼付する方法を用いて設けることもできる。或いは、凸状の段差１３は、露光及び現像によってソルダーレジスト１２に凸部１３Ａを形成する方法を用いて設けることもできる。
9A to 9C, the
In addition to the method using the
このようにして形成される回路基板１０Ａ上に、半導体素子２０等が搭載され、電子装置１Ａが得られる。
図１０は第１の実施の形態に係る電子装置の形成方法の一例を示す図である。図１０（Ａ）〜図１０（Ｃ）にはそれぞれ、第１の実施の形態に係る電子装置形成の各工程の要部断面模式図を示している。尚、便宜上、図１０（Ａ）〜図１０（Ｃ）には、上記図５のＬ５ｂ−Ｌ５ｂ断面に相当する位置の断面模式図を示している。
On the
FIG. 10 is a diagram illustrating an example of a method for forming an electronic device according to the first embodiment. FIGS. 10A to 10C are schematic cross-sectional views of relevant parts of the respective steps of forming the electronic device according to the first embodiment. For convenience, FIGS. 10A to 10C are schematic cross-sectional views at positions corresponding to the L5b-L5b cross section of FIG.
まず、図１０（Ａ）に示すように、回路基板１０Ａの、ソルダーレジスト１２から露出するパッド１１群（又はパッド１１群及び図示しないパッド１７群）の上に、半田バンプ３１が形成される。例えば、ソルダーレジスト１２上に、パッド１１群に対応する位置に開口部を有するマスクが設けられ、そのマスクを用いてパッド１１群の上に半田ペーストが印刷され、印刷された半田ペーストがリフローされる。これにより、回路基板１０Ａの各パッド１１上に半田バンプ３１が形成される。
First, as shown in FIG. 10A, solder bumps 31 are formed on the
このようにパッド１１群の上にそれぞれ半田バンプ３１が形成された回路基板１０Ａと対向するように、半導体素子２０が配置される。例えば、厚さが０．５ｍｍ程度の半導体素子２０が、回路基板１０Ａと対向するように配置される。半導体素子２０には、回路基板１０Ａのパッド１１群に対応して設けられたパッド２１群の上に、それぞれ半田バンプ３２が形成される。回路基板１０Ａと半導体素子２０とが、互いのパッド１１（その上に形成された半田バンプ３１）群とパッド２１（その上に形成された半田バンプ３２）群との位置合わせが行われて、対向するように配置される。
Thus, the
次いで、回路基板１０Ａの半田バンプ３１と半導体素子２０の半田バンプ３２とが接触され、リフローが行われる。これにより、半田バンプ３１と半田バンプ３２とが溶融一体化され、図１０（Ｂ）に示すように、溶融一体化された半田３０により、回路基板１０Ａと半導体素子２０とが接合される。回路基板１０Ａと半導体素子２０とは、パッド１１群、半田３０群、パッド２１群を通じて電気的に接続される。このようにして、回路基板１０Ａ上のダイエリア５０に、半導体素子２０が搭載される。
Next, the solder bumps 31 of the
次いで、図１０（Ｃ）に示すように、半田３０で接合された回路基板１０Ａと半導体素子２０との隙間に、エポキシ樹脂等が用いられたアンダーフィル材４０が充填される。アンダーフィル材４０は、回路基板１０Ａと半導体素子２０との隙間に濡れ広がり、隙間から半導体素子２０の周囲に流れ出るアンダーフィル材４０は、回路基板１０Ａ上の凸状の段差１３で包囲された領域内に濡れ広がる。アンダーフィル材４０は、このように回路基板１０Ａ上に濡れ広がった状態で、硬化される。
Next, as shown in FIG. 10C, an
図１０（Ａ）〜図１０（Ｃ）に示すような工程により、回路基板１０Ａ上に半導体素子２０が半田３０で接合されて搭載され、回路基板１０Ａと半導体素子２０との接合強度がアンダーフィル材４０で高められた電子装置１Ａが得られる。
10A to 10C, the
尚、ここでは図示を省略するが、ダイエリア５０外に設けられたパッド１７群には、アンダーフィル材４０の充填後又は充填前に、半導体素子やチップコンデンサ等の他の電子部品が搭載される。回路基板１０Ａにダイエリア５０を包囲する凸状の段差１３が設けられていることで、ダイエリア５０外のパッド１７群が、濡れ広がるアンダーフィル材４０によって被覆されることが抑えられ、パッド１７群に搭載される他の電子部品の接続不良が抑えられる。
Although not shown here, other electronic components such as a semiconductor element and a chip capacitor are mounted on the
以上のように、第１の実施の形態に係る電子装置１Ａでは、回路基板１０Ａに、上記のような第１部位１３ａ及び第２部位１３ｂを有する凸状の段差１３が設けられていることで、半導体素子２０の角部の周辺に形成されるアンダーフィル材４０が広域化される。広域化されることで、熱によるアンダーフィル材４０の膨張及び収縮に起因して半導体素子２０の角部とその付近のアンダーフィル材４０に生じる応力が分散され、ソルダーレジスト１２等にクラックが生じるといった、回路基板１０Ａの損傷が抑えられる。これにより、性能及び信頼性に優れる回路基板１０Ａ及びそれを用いた電子装置１Ａが得られる。
As described above, in the
次に、第２の実施の形態について説明する。
図１１及び図１２は第２の実施の形態に係る回路基板の一例を示す図である。図１１には第２の実施の形態に係る回路基板の一例の要部平面模式図を示している。図１２（Ａ）には図１１のＬ１１ａ−Ｌ１１ａ断面の模式図を示し、図１２（Ｂ）には図１１のＬ１１ｂ−Ｌ１１ｂ断面の模式図を示している。
Next, a second embodiment will be described.
11 and 12 are diagrams showing an example of a circuit board according to the second embodiment. FIG. 11 is a schematic plan view of an essential part of an example of a circuit board according to the second embodiment. 12A shows a schematic diagram of the section L11a-L11a in FIG. 11, and FIG. 12B shows a schematic diagram of the section L11b-L11b in FIG.
図１１並びに図１２（Ａ）及び図１２（Ｂ）に示す回路基板１０Ｂは、そのソルダーレジスト１２の表面１０ａに、表面１０ａから窪んだ凹部１３Ｂによって形成される、一続きの凹状の段差１３が設けられている点で、上記回路基板１０Ａと相違する。
The
この凹状の段差１３も、上記のような、平面形状が矩形状のダイエリア５０の辺部５１と対向する第１部位１３ａ、及びそのダイエリア５０の角部５２と対向する第２部位１３ｂを有する。第１部位１３ａは、ダイエリア５０の辺部５１に沿って、辺部５１と距離ｄ１で対向するように、設けられる。第２部位１３ｂは、ダイエリア５０の角部５２と距離ｄ２（＞ｄ１）で対向するように、設けられる。例えば、ダイエリア５０の辺部５１と間隔ｄ１で平行に第１部位１３ａが設けられ、ダイエリア５０の角部５２を中心とする半径ｄ２の円周上に第２部位１３ｂが設けられる。
The
回路基板１０Ｂでは、ダイエリア５０の角部５２から凹状の段差１３までの領域のうち、その凹状の第２部位１３ｂに至る領域が広域化される。
図１３及び図１４は第２の実施の形態に係る電子装置の一例を示す図である。図１３には第２の実施の形態に係る電子装置の一例の要部平面模式図を示している。図１４（Ａ）には図１３のＬ１３ａ−Ｌ１３ａ断面の模式図を示し、図１４（Ｂ）には図１３のＬ１３ｂ−Ｌ１３ｂ断面の模式図を示している。
In the circuit board 10 </ b> B, a region extending from the
13 and 14 are diagrams illustrating an example of an electronic device according to the second embodiment. FIG. 13 is a schematic plan view of a main part of an example of an electronic apparatus according to the second embodiment. 14A shows a schematic diagram of the L13a-L13a cross section of FIG. 13, and FIG. 14B shows a schematic diagram of the L13b-L13b cross section of FIG.
図１３並びに図１４（Ａ）及び図１４（Ｂ）に示す電子装置１Ｂは、上記のような回路基板１０Ｂ、及び回路基板１０Ｂ上に半田３０で接合されて搭載された半導体素子２０を含む。半田３０で接合された回路基板１０Ｂと半導体素子２０との隙間に、アンダーフィル材４０が設けられる。
An
アンダーフィル材４０は、流動性を持った状態で、半田３０で接合された回路基板１０Ｂと半導体素子２０との隙間に供給され、その後、硬化されることで、形成される。
供給されるアンダーフィル材４０は、回路基板１０Ｂと半導体素子２０との隙間に毛細管現象で濡れ広がり、充填される。
The
The supplied
回路基板１０Ｂと半導体素子２０との隙間から流れ出るアンダーフィル材４０は、半導体素子２０の周囲の回路基板１０Ｂ上に濡れ広がる。この回路基板１０Ｂには、ダイエリア５０を包囲する凹状の段差１３が設けられている。そのため、隙間から流れ出るアンダーフィル材４０は、凹状の段差１３に溜められ、アンダーフィル材４０の濡れ広がりは、凹状の段差１３で包囲された領域内に抑えられる。これにより、ダイエリア５０外のパッド１７のアンダーフィル材４０による被覆が抑えられる。
The
回路基板１０Ｂと半導体素子２０との隙間から流れ出るアンダーフィル材４０は、凹状の段差１３の第１部位１３ａ及び第２部位１３ｂまで回路基板１０Ｂ上を濡れ広がった状態で、硬化される。
The
ここで、ダイエリア５０の角部５２、即ち半導体素子２０の角部から距離ｄ２（＞ｄ１）で対向する第２部位１３ｂまでの領域は、ダイエリア５０の辺部５１、即ち半導体素子２０の辺部と同様に距離ｄ１で対向する段差を設ける場合に比べて、広域化されている。これにより、回路基板１０Ｂでは、熱によるアンダーフィル材４０の膨張及び収縮に起因して半導体素子２０の角部とその付近のアンダーフィル材４０に生じる応力が、広域に分散され、応力の集中が抑えられる。
Here, the region from the
このように半導体素子２０の角部とその付近のアンダーフィル材４０への応力の集中が抑えられることで、回路基板１０Ｂの対応部分への応力の集中が抑えられ、ソルダーレジスト１２等にクラックが生じるといった、回路基板１０Ｂの損傷が抑えられる。これにより、回路基板１０Ｂ及びそれを用いた電子装置１Ｂの、性能及び信頼性の低下が抑えられる。
As described above, the stress concentration on the corner portion of the
図１５は第２の実施の形態に係る回路基板及び電子装置の形成方法の一例を示す図である。図１５（Ａ）〜図１５（Ｃ）にはそれぞれ、第２の実施の形態に係る回路基板形成及び電子装置形成の各工程の要部断面模式図を示している。尚、便宜上、図１５（Ａ）〜図１５（Ｃ）には、上記図１１のＬ１１ｂ−Ｌ１１ｂ断面及び上記図１３のＬ１３ｂ−Ｌ１３ｂ断面に相当する位置の断面模式図を示している。 FIG. 15 is a diagram illustrating an example of a method of forming a circuit board and an electronic device according to the second embodiment. FIGS. 15A to 15C are schematic cross-sectional views of the main part of the respective steps of circuit board formation and electronic device formation according to the second embodiment. For convenience, FIGS. 15A to 15C are schematic cross-sectional views of positions corresponding to the L11b-L11b cross section of FIG. 11 and the L13b-L13b cross section of FIG.
まず、上記回路基板１０Ｂの基本構造となる、上記図９（Ａ）に示したような基板７０（回路基板）が準備される。
準備された基板７０に対し、図１５（Ａ）に示すように、凹状の段差１３が形成される。例えば、炭酸ガスレーザーを用いたレーザー加工により、ソルダーレジスト１２に凹部１３Ｂが形成される。これにより、ソルダーレジスト１２に、ダイエリア５０の辺部５１と距離ｄ１で対向する第１部位１３ａと、角部５２と距離ｄ２（＞ｄ１）で対向する第２部位１３ｂとを含む、凹状の段差１３が形成される。例えば、ダイエリア５０の辺部５１から約２ｍｍの位置に第１部位１３ａが形成され、角部５２から約４ｍｍの位置に第２部位１３ｂが形成された凹状の段差１３が、ソルダーレジスト１２上に形成される。凹状の段差１３の、ソルダーレジスト１２の表面１０ａからの深さは、例えば約０．０１ｍｍとされる。尚、図１５（Ａ）では、ダイエリア５０の辺部５１及びそれと対向する第１部位１３ａの図示は省略されている。
First, a substrate 70 (circuit board) as shown in FIG. 9A, which is the basic structure of the
A
図１５（Ａ）に示すような工程により、ソルダーレジスト１２に凹状の段差１３が設けられた回路基板１０Ｂが得られる。
尚、凹状の段差１３は、上記のようなレーザー加工による方法のほか、パッド１１群等に通じる開口部１２ａの形成後又は開口部１２ａの形成と共に、露光及び現像によってソルダーレジスト１２に凹部１３Ｂを形成する方法を用いて設けることもできる。
The
In addition to the method by laser processing as described above, the
また、ソルダーレジスト１２には、それを貫通し、その下の第２層１６ｂの表面又は内部に達するような凹部１３Ｂを形成し、凹状の段差１３を設けることもできる。
このようにして形成される回路基板１０Ｂ上に、半導体素子２０が搭載され、電子装置１Ｂが得られる。
Further, the solder resist 12 may be provided with a
The
例えば、回路基板１０Ｂ及び半導体素子２０の、互いのパッド１１群及びパッド２１群の上に半田バンプが設けられ、設けられた半田バンプ同士がリフローにより溶融一体化される。これにより、図１５（Ｂ）に示すように、回路基板１０Ｂ上のダイエリア５０に、半導体素子２０が半田３０で接合されて搭載される。
For example, the solder bumps are provided on the
半田３０で接合された回路基板１０Ｂと半導体素子２０との隙間には、図１５（Ｃ）に示すように、アンダーフィル材４０が充填される。アンダーフィル材４０は、回路基板１０Ｂと半導体素子２０との隙間に濡れ広がり、隙間から半導体素子２０の周囲に流れ出るアンダーフィル材４０は、回路基板１０Ｂ上の凹状の段差１３で包囲された領域に濡れ広がる。アンダーフィル材４０は、このように回路基板１０Ｂ上に濡れ広がった状態で、硬化される。
As shown in FIG. 15C, the
図１５（Ｂ）及び図１５（Ｃ）に示すような工程により、半田３０で接合された回路基板１０Ｂと半導体素子２０との接合強度がアンダーフィル材４０で高められた電子装置１Ｂが得られる。
15B and 15C, an
尚、ここでは図示を省略するが、ダイエリア５０外に設けられたパッド１７群には、アンダーフィル材４０の充填後又は充填前に、半導体素子やチップコンデンサ等の他の電子部品が搭載される。凹状の段差１３により、濡れ広がるアンダーフィル材４０によるパッド１７群の被覆が抑えられ、パッド１７群に搭載される他の電子部品の接続不良が抑えられる。
Although not shown here, other electronic components such as a semiconductor element and a chip capacitor are mounted on the
以上のように、第２の実施の形態に係る電子装置１Ｂでは、回路基板１０Ｂに、上記のような第１部位１３ａ及び第２部位１３ｂを有する凹状の段差１３が設けられていることで、半導体素子２０の角部の周辺に形成されるアンダーフィル材４０が広域化される。広域化されることで、熱によるアンダーフィル材４０の膨張及び収縮に起因して半導体素子２０の角部とその付近のアンダーフィル材４０に生じる応力が分散され、ソルダーレジスト１２等にクラックが生じるといった、回路基板１０Ｂの損傷が抑えられる。これにより、性能及び信頼性に優れる回路基板１０Ｂ、及びそれを用いた電子装置１Ｂが得られる。
As described above, in the
尚、アンダーフィル材４０の広域化された領域における応力分布の均一化の観点から、半導体素子２０の角部から凹状の段差１３の第２部位１３ｂまでは、上記の例のように、均一な距離ｄ２とすることが好ましい。
In addition, from the viewpoint of uniform stress distribution in a wide area of the
次に、第３の実施の形態について説明する。
図１６は第３の実施の形態に係る電子装置の一例を示す図である。図１６（Ａ）及び図１６（Ｂ）にはそれぞれ、第３の実施の形態に係る電子装置の一例の要部断面模式図を示している。
Next, a third embodiment will be described.
FIG. 16 is a diagram illustrating an example of an electronic apparatus according to the third embodiment. FIGS. 16A and 16B are schematic cross-sectional views of main parts of an example of an electronic device according to the third embodiment.
図１６（Ａ）に示す電子装置１Ｃは、回路基板１０Ｃ、及び回路基板１０Ｃ上に半田３０で接合されて搭載された半導体素子２０を含む。回路基板１０Ｃは、ダイエリア５０及び半導体素子２０を包囲するように設けられた凹部１３Ｂと、更にその凹部１３Ｂを包囲するように設けられた凸部１３Ａとを備える段差１３を有する。このような段差１３で包囲された領域内に、アンダーフィル材４０が設けられる。
An
電子装置１Ｃでは、半田３０で接合された回路基板１０Ｃと半導体素子２０との隙間から流れ出て回路基板１０Ｃ上を濡れ広がるアンダーフィル材４０が、ソルダーレジスト１２の表面１０ａから窪んだ凹部１３Ｂに溜まる。電子装置１Ｃでは、この凹部１３Ｂの外側に更に、ソルダーレジスト１２の表面１０ａから突き出た凸部１３Ａが設けられている。そのため、凹部１３Ｂにその容量を超えるアンダーフィル材４０が流れ込んだとしても、凹部１３Ｂから溢れたアンダーフィル材４０は凸部１３Ａで堰き止められる。これにより、電子装置１Ｃでは、アンダーフィル材４０がダイエリア５０外に流れ出すのを効果的に抑えることができる。
In the
このような電子装置１Ｃの段差１３は、例えば、上記図９（Ａ）〜図９（Ｃ）の例に従って凸部１３Ａを形成した後に、その内側に、上記図１５（Ａ）の例に従って凹部１３Ｂを形成することで、得ることができる。或いは、電子装置１Ｃの段差１３は、例えば、上記図１５（Ａ）の例に従って凹部１３Ｂを形成した後に、その外側に、上記図９（Ａ）〜図９（Ｃ）の例に従って凸部１３Ａを形成することで、得ることができる。
Such a
また、図１６（Ｂ）に示す電子装置１Ｄは、回路基板１０Ｄ、及び回路基板１０Ｄ上に半田３０で接合されて搭載された半導体素子２０を含む。回路基板１０Ｄは、ダイエリア５０及び半導体素子２０を包囲するように設けられた凸部１３Ａと、更にその凸部１３Ａに設けられた凹部１３Ｂとを備える段差１３を有する。このような段差１３で包囲された領域内に、アンダーフィル材４０が設けられる。
An
電子装置１Ｄでは、半田３０で接合された回路基板１０Ｄと半導体素子２０との隙間から流れ出て回路基板１０Ｄ上を濡れ広がるアンダーフィル材４０が、ソルダーレジスト１２の表面１０ａから突き出た凸部１３Ａで堰きとめられる。電子装置１Ｄでは、この凸部１３Ａに更に凹部１３Ｂが設けられている。そのため、凸部１３Ａで堰き止められる容量を超えるアンダーフィル材４０が流れ出てきたとしても、凸部１３Ａから溢れたアンダーフィル材４０は凹部１３Ｂに溜まる。これにより、電子装置１Ｄでは、アンダーフィル材４０がダイエリア５０外に流れ出すのを効果的に抑えることができる。
In the
このような電子装置１Ｄの段差１３は、例えば、上記図９（Ａ）〜図９（Ｃ）の例に従って凸部１３Ａを形成した後に、その凸部１３Ａに、上記図１５（Ａ）の例に従って凹部１３Ｂを形成することで、得ることができる。
For example, the
尚、以上の説明では、段差１３で包囲する領域として、半導体素子２０が搭載されるダイエリア５０、及びダイエリア５０に搭載された半導体素子２０を例にしたが、これに限定されるものではない。段差１３で包囲する領域は、各種電子部品が搭載される領域及び搭載された領域とすることができる。その場合、段差１３で包囲する領域の平面形状は、矩形状に限らず、辺部及び角部が含まれる各種多角形状であってよい。各種多角形状の辺部及び角部にそれぞれ対向して、上記のような第１部位１３ａ及び第２部位１３ｂが設けられる。
In the above description, as an area surrounded by the
次に、第４の実施の形態について説明する。
上記第１〜第３の実施の形態で述べたような構成を有する電子装置１Ａ，１Ｂ，１Ｃ，１Ｄは、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。
Next, a fourth embodiment will be described.
The
図１７は第４の実施の形態に係る電子機器の説明図である。図１７には、電子機器の一例を模式的に図示している。
図１７に示すように、例えば上記第１の実施の形態で述べたような電子装置１Ａ（図６（Ｂ））が各種電子機器９０に搭載（内蔵）される。
FIG. 17 is an explanatory diagram of an electronic apparatus according to the fourth embodiment. FIG. 17 schematically illustrates an example of an electronic device.
As shown in FIG. 17, for example, the
電子装置１Ａでは、半田３０で接合された半導体素子２０（又はそのダイエリア５０）を包囲する、回路基板１０Ａ上の凸状の段差１３により、半導体素子２０と回路基板１０Ａとの隙間から流れ出るアンダーフィル材４０の、過剰な濡れ広がりが抑えられる。
In the
また、電子装置１Ａの凸状の段差１３は、半導体素子２０の角部とそれに対向する第２部位１３ｂとの距離ｄ２が、辺部とそれに対向する第１部位１３ａ（図示せず）との距離ｄ１よりも大きくなるように設けられる。このような凸状の段差１３により、半導体素子２０の角部の周辺に濡れ広がるアンダーフィル材４０が広域化される。広域化されることで、熱によるアンダーフィル材４０の膨張及び収縮に起因して半導体素子２０の角部とその付近のアンダーフィル材４０に生じる応力が分散され、ソルダーレジスト１２等にクラックが生じるといった、回路基板１０Ａの損傷が抑えられる。これにより、性能及び信頼性に優れる電子装置１Ａが実現される。
Further, the
このような電子装置１Ａが搭載された、性能及び信頼性に優れる電子機器９０が実現される。
ここでは、上記第１の実施の形態で述べた電子装置１Ａを例にしたが、上記第２及び第３の実施の形態で述べた他の電子装置１Ｂ，１Ｃ，１Ｄを、同様に各種電子機器に搭載することができる。
An
Here, the
１Ａ，１Ｂ，１Ｃ，１Ｄ，１００ 電子装置
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１１０ 回路基板
１０ａ，１１０ａ 表面
１１，１７，２１，１１１，１１７，１２１ パッド
１２，１１２ ソルダーレジスト
１２ａ，８０ａ 開口部
１３，１１３ 段差
１３Ａ，１１３Ａ 凸部
１３Ｂ 凹部
１３ａ 第１部位
１３ｂ 第２部位
１３ｃ 樹脂塗料
１４ａ，１４ｃ 絶縁部
１４ｂ 樹脂部
１５ａ スルーホール
１５ｂ ビア
１５ｃ 配線
１６ａ 第１層
１６ｂ 第２層
２０，１２０ 半導体素子
３０，１３０ 半田
３１，３２ 半田バンプ
４０，１４０ アンダーフィル材
５０，１５０ ダイエリア
５１ 辺部
５２，１２２，１４２ 角部
６０ａ，６０ｂ，６０ｃ，６０ｄ，６０ｅ モデル
７０ 基板
８０ マスク
９０ 電子機器
２００ クラック
ｄ０，ｄ１，ｄ２ 距離
1A, 1B, 1C, 1D, 100
Claims (7)
前記基板の表面に設けられた端子と、
前記表面に設けられ、平面視で、前記端子を内包する多角形状の第１領域を包囲し、前記第１領域の辺部と第１距離で対向する第１部位と、前記第１領域の角部と前記第１距離よりも大きい第２距離で対向する第２部位とを有する段差と
を含むことを特徴とする回路基板。 A substrate,
Terminals provided on the surface of the substrate;
A first portion which is provided on the surface and surrounds the first polygonal region including the terminal in plan view, and faces a side of the first region at a first distance; and an angle of the first region And a step having a second portion facing at a second distance greater than the first distance.
平面視で、前記端子を内包する多角形状の第１領域を包囲し、前記第１領域の辺部と第１距離で対向する第１部位と、前記第１領域の角部と前記第１距離よりも大きい第２距離で対向する第２部位とを有する段差を形成する工程を含むことを特徴とする回路基板の製造方法。 On the surface of the substrate provided with terminals on the surface,
In plan view, a first region that surrounds the first region of the polygon shape that encloses the terminal, and faces the side portion of the first region at a first distance, a corner portion of the first region, and the first distance A method of manufacturing a circuit board, comprising the step of forming a step having a second portion facing at a second distance larger than the second portion.
前記基板の表面に設けられた端子と、
前記表面に設けられ、平面視で、前記端子を内包する多角形状の第１領域を包囲し、前記第１領域の辺部と第１距離で対向する第１部位と、前記第１領域の角部と前記第１距離よりも大きい第２距離で対向する第２部位とを有する段差と、
前記表面の前記第１領域に設けられ、前記端子と接続された電子部品と、
前記表面と前記電子部品との間、及び前記段差で包囲された前記表面に設けられた樹脂と
を含むことを特徴とする電子装置。 A substrate,
Terminals provided on the surface of the substrate;
A first portion which is provided on the surface and surrounds the first polygonal region including the terminal in plan view, and faces a side of the first region at a first distance; and an angle of the first region A step having a portion and a second portion facing at a second distance larger than the first distance;
An electronic component provided in the first region of the surface and connected to the terminal;
An electronic device comprising: a resin provided between the surface and the electronic component and on the surface surrounded by the step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016239212A JP2018098284A (en) | 2016-12-09 | 2016-12-09 | Circuit board, manufacturing method of circuit board and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016239212A JP2018098284A (en) | 2016-12-09 | 2016-12-09 | Circuit board, manufacturing method of circuit board and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018098284A true JP2018098284A (en) | 2018-06-21 |
Family
ID=62633756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016239212A Withdrawn JP2018098284A (en) | 2016-12-09 | 2016-12-09 | Circuit board, manufacturing method of circuit board and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018098284A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117135822A (en) * | 2023-02-15 | 2023-11-28 | 荣耀终端有限公司 | Circuit board assembly and electronic equipment |
-
2016
- 2016-12-09 JP JP2016239212A patent/JP2018098284A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117135822A (en) * | 2023-02-15 | 2023-11-28 | 荣耀终端有限公司 | Circuit board assembly and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102380304B1 (en) | A printed circuit board comprising embeded electronic component within and a method for manufacturing | |
| JP6462480B2 (en) | Wiring board and method of manufacturing wiring board | |
| TWI413223B (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| KR102163039B1 (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
| JP2016207958A (en) | Wiring board and manufacturing method for wiring board | |
| TWI495026B (en) | Package substrate, package structure and methods for manufacturing same | |
| US9326372B2 (en) | Semiconductor device manufacturing method and semiconductor mounting substrate | |
| JP2008226945A (en) | Semiconductor device and its manufacturing method | |
| TW201405745A (en) | Package substrate, package structure and method for manufacturing package structure | |
| US9305895B2 (en) | Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same | |
| KR20100009941A (en) | Semiconductor package having stepped molding compound with conductive via, method for formation of the same and stacked semiconductor package using the same | |
| JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
| JP2015153811A (en) | Semiconductor device and manufacturing method of the same | |
| JP2008288489A (en) | Process for producing built-in chip substrate | |
| JP5106197B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20160086181A (en) | Printed circuit board, package and method of manufacturing the same | |
| JP2006140327A (en) | Wiring board and method for mounting electronic component using the same | |
| TWI736859B (en) | Electronic package and manufacturing method thereof | |
| JP2009135391A (en) | Electronic device and method of manufacturing the same | |
| JP2011108814A (en) | Method of bonding surface mounting electronic component, and electronic device | |
| JP6639934B2 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
| JP2005085931A (en) | Semiconductor chip and circuit board for its mounting | |
| JP2018098284A (en) | Circuit board, manufacturing method of circuit board and electronic device | |
| JP2009260165A (en) | Semiconductor device | |
| JP6464762B2 (en) | Semiconductor package substrate, semiconductor package, semiconductor package substrate manufacturing method, and semiconductor package manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190917 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190917 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200221 |