JP2018093680A - Pulse power supply device - Google Patents

Pulse power supply device Download PDF

Info

Publication number
JP2018093680A
JP2018093680A JP2016237274A JP2016237274A JP2018093680A JP 2018093680 A JP2018093680 A JP 2018093680A JP 2016237274 A JP2016237274 A JP 2016237274A JP 2016237274 A JP2016237274 A JP 2016237274A JP 2018093680 A JP2018093680 A JP 2018093680A
Authority
JP
Japan
Prior art keywords
pulse
voltage
power supply
pulse voltage
switching means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016237274A
Other languages
Japanese (ja)
Inventor
忠之 岡野
Tadayuki Okano
忠之 岡野
卓美 津布久
Takumi Tsufuku
卓美 津布久
拓也 菊地
Takuya Kikuchi
拓也 菊地
雅英 黒岩
Masahide Kuroiwa
雅英 黒岩
啓安 小島
Hiroyasu Kojima
啓安 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016237274A priority Critical patent/JP2018093680A/en
Publication of JP2018093680A publication Critical patent/JP2018093680A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pulse power supply device capable of supplying a high-power pulse, smoothly raising the pulse, and increasing a duty ratio.SOLUTION: A pulse power supply device 100 comprises: a first DC power supply 10; a first pulse generation circuit 30, SW1 that generates a first pulse voltage PV1 by first switching means SW1 connected with the first DC power supply; a second DC power supply 20; and a second pulse generation circuit 30, SW2 that generates a second pulse voltage PV2 by second switching means SW2 connected with the second DC power supply. An output voltage V1 of the first DC power supply is set to be higher than an output voltage V2 of the second DC power supply so that a voltage value V1 of the first pulse voltage becomes higher than a voltage value V2 of the second pulse voltage. The first switching means and the second switching means are controlled so that the second pulse voltage is superposed with a front part or a rear part of the first pulse voltage, or so that the second pulse voltage approaches the front part or the rear part of the first pulse voltage.SELECTED DRAWING: Figure 2

Description

本発明は、例えばスパッタリング等の成膜装置に好適に使用できるパルス電源装置に関する。   The present invention relates to a pulse power supply device that can be suitably used for a film forming apparatus such as sputtering.

従来から、各種の被膜を対象物に成膜する方法としてスパッタリングが知られているが、近年、高出力インパルスマグネトロンスパッタリング(HiPIMS)が開発されている(特許文献1参照)。
図6に示すように、このHiPIMSは、従来のパルス(図6の破線)に比べて短いパルス幅Wで高い電圧(電力)Vのパルス波を瞬間的にカソードに投入することで、高密度のプラズマを形成する成膜方法であり、高密度のプラズマにより被膜の硬度、平滑性、密着性が向上するとして注目されている(特許文献1)。
又、HiPIMSは、デューティ比が低いので、カソードが過熱せず、低温成膜が可能となる。
Conventionally, sputtering has been known as a method for forming various coatings on an object. Recently, high-power impulse magnetron sputtering (HiPIMS) has been developed (see Patent Document 1).
As shown in FIG. 6, this HiPIMS has a high density by instantaneously applying a pulse wave of a high voltage (power) V with a short pulse width W compared to a conventional pulse (broken line in FIG. 6) to the cathode. It has been attracting attention as the hardness, smoothness and adhesion of the coating are improved by high-density plasma (Patent Document 1).
Moreover, since HiPIMS has a low duty ratio, the cathode does not overheat and low temperature film formation is possible.

特許5647337号公報Japanese Patent No. 5647337

ところで、HIPIMSは、パルス電源の適用例の一つであり、大きな電力を瞬間的に加えることによってプラズマ密度を高め、スパッタ粒子の反応性を向上させ、緻密で表面平滑性の高く硬い膜を形成することを目指した技術である。HIPIMSの定義としては、パルスの付加時間であるON時間を極端に小さくし、OFF時間を長く採ることにより、電力を貯めて瞬間的に放電することが出来るものとされ、OFF時間が長いことでターゲットが冷却され、繰り返し放電を可能としている。HIPIMSのピークパワーはおよそ500~2000W/cm2程度、平均電力は、通常のパルスと同等、デューティー比(1周期でのON時間比)は0.5~5%程度である。そして、HIPIMSのピーク時でのプラズマ密度は、通常のスパッタリングに比べて3桁程度向上する。
すなわち、OFF時間を長く、ON時間が極端に短いのがHIPIMS技術の特徴であり、これによりイオン化を促進し、コーティング膜として密着性の向上や、基板バイアスや基板加熱が無くても高い緻密性、複雑な形状基材へのカバレッジ性、溝への良好な成膜などが可能となっている。
By the way, HIPIMS is one application example of a pulse power supply. By applying a large amount of power instantaneously, the plasma density is increased, the sputter particle reactivity is improved, and a hard film with high density and high surface smoothness is formed. It is a technology that aims to do. The definition of HIPIMS is that the ON time, which is the pulse addition time, is extremely small and the OFF time is long, so that power can be stored and discharged instantaneously, and the OFF time is long. The target is cooled to allow repeated discharge. The peak power of HIPIMS is about 500 to 2000 W / cm2, the average power is equivalent to that of normal pulses, and the duty ratio (ON time ratio in one cycle) is about 0.5 to 5%. The plasma density at the peak of HIPIMS is improved by about three orders of magnitude compared to normal sputtering.
In other words, the HIPIMS technology is characterized by a long OFF time and an extremely short ON time, which promotes ionization, improves adhesion as a coating film, and has high density even without substrate bias or substrate heating. In addition, coverage to a complicated shape substrate, good film formation in a groove, and the like are possible.

しかしながら、HIPIMSはOFF時間を長く採るため、コーティングの成膜時間が制限され、成膜レートが小さくなるので、生産コストの増加につながる問題がある。又、HIPIMSは瞬間的に大きな電圧を加えるため、アーキング現象が生じ、正常なスパッタが困難になりやすいという問題がある。ここで、放電開始電圧をイグニッション電圧と称するが、イグニッション電圧は、安定な放電状態であるスパッタ電圧よりかなり高い電圧となるため、アーキングを生じやすい傾向にある。そして、HIPIMSでは、このイグニッション電圧も従来のパルス電圧に比べ、さらに高くなるため、アーキング発生の頻度が増大する。   However, since HIPIMS takes a long OFF time, the film formation time of the coating is limited and the film formation rate is reduced, which leads to an increase in production cost. In addition, since HIPIMS momentarily applies a large voltage, an arcing phenomenon occurs and normal sputtering tends to be difficult. Here, although the discharge start voltage is referred to as an ignition voltage, the ignition voltage is considerably higher than the sputtering voltage, which is a stable discharge state, and therefore tends to cause arcing. In HIPIMS, this ignition voltage is also higher than the conventional pulse voltage, so the frequency of arcing increases.

一方、単純にデューティ比を高くするためのパルスを生成すると、カソードに投入される電力が高くなり過ぎてカソードが過熱するおそれがあると共に、電圧パルスを供給するパルス電源が高価になる。
そこで、本発明は、高電力のパルスを供給しつつ、パルスの立ち上げをスムーズにし、かつデューティ比を高くすることができるパルス電源装置を提供することを目的とする。
On the other hand, if a pulse for simply increasing the duty ratio is generated, the electric power supplied to the cathode becomes too high and the cathode may be overheated, and the pulse power supply for supplying the voltage pulse becomes expensive.
Therefore, an object of the present invention is to provide a pulse power supply device that can smoothly start up a pulse and increase a duty ratio while supplying a high-power pulse.

ところで、高電力のパルスの立ち上げをスムーズにして供給すれば、上述のアーキングの頻度を低減することができる。そこで、本発明者らは、ON時間の1パルスを、最初にスムーズに立ち上がる部分と、その後の高電力の部分とで構成することで、アーキングを低減し、成膜レートの向上を図ることが可能となることを見出した。
すなわち、急峻なパルスをスムーズにするために、高電圧のパルスの前後のパルスをより低電圧として階段状にパルスを形成する。これにより、1パルスの中の波形のすそ野の面積が広がり、1パルスの電力としては大きくなる。
By the way, if the start-up of high-power pulses is smoothly supplied, the above-mentioned arcing frequency can be reduced. Therefore, the inventors of the present invention can reduce arcing and improve the film formation rate by configuring one pulse of ON time with a portion that rises smoothly first and a portion with high power thereafter. I found it possible.
That is, in order to make a steep pulse smooth, the pulses before and after the high voltage pulse are made lower in voltage, and the pulses are formed in a stepped manner. As a result, the area of the bottom of the waveform in one pulse increases, and the power of one pulse increases.

上記課題を解決するため、本発明のパルス電源装置は、第1の直流電源と、該第1の直流電源に接続された第1のスイッチング手段により、所定の周波数で矩形パルスからなる第1のパルス電圧を発生する第1のパルス発生回路と、第2の直流電源と、該第2の直流電源に接続された第2のスイッチング手段により、前記周波数で矩形パルスからなる第2のパルス電圧を発生する第2のパルス発生回路と、を備えたパルス電源装置であって、前記第1のパルス電圧の電圧値V1が前記第2のパルス電圧の電圧値V2より高くなるよう、前記第1の直流電源の出力電圧V1が、前記第2の直流電源の出力電圧V2より高く設定され、前記第1のパルス電圧の前又は後に前記第2のパルス電圧が重畳し、又は前記第1のパルス電圧の前又は後に前記第2のパルス電圧が近接するよう、前記第1のスイッチング手段及び前記第2のスイッチング手段が制御されている。   In order to solve the above-described problems, a pulse power supply device according to the present invention includes a first DC power source and a first switching unit connected to the first DC power source. A first pulse generation circuit for generating a pulse voltage, a second DC power source, and a second switching means connected to the second DC power source generate a second pulse voltage consisting of a rectangular pulse at the frequency. And a second pulse generation circuit that generates the first pulse voltage so that a voltage value V1 of the first pulse voltage is higher than a voltage value V2 of the second pulse voltage. The output voltage V1 of the DC power supply is set higher than the output voltage V2 of the second DC power supply, and the second pulse voltage is superimposed before or after the first pulse voltage, or the first pulse voltage Before or after As the second pulse voltage are close to said first switching means and said second switching means is controlled.

このパルス電源装置によれば、第2のパルス電圧に比べて高電圧である第1のパルス電圧によって高電力のパルスを供給することができる。又、第1のパルス電圧の前又は後に第2のパルス電圧を供給するので、合成されたパルス電圧のオン時間が長くなりデューティ比を高くすることができる。
そして、デューティ比を高くするための第2のパルス電圧は第1のパルス電圧より低電力(低電圧)であるので、第1のパルス電圧のパルス幅のみを大きくしてデューティ比を高くする場合に比べ、パルス電源装置の接続対象(例えばHiPIMSのスパッタ装置のカソード電極及びアース電極)に供給するパルス電圧の電力が高くなり過ぎてカソード等が過熱する不具合や、パルス電源装置が高価になることを防止できる。
According to this pulse power supply device, a high-power pulse can be supplied by the first pulse voltage that is higher than the second pulse voltage. In addition, since the second pulse voltage is supplied before or after the first pulse voltage, the ON time of the synthesized pulse voltage is lengthened and the duty ratio can be increased.
Since the second pulse voltage for increasing the duty ratio is lower in power (lower voltage) than the first pulse voltage, only the pulse width of the first pulse voltage is increased to increase the duty ratio. Compared with, the power of the pulse voltage supplied to the connection target of the pulse power supply device (for example, the cathode electrode and the ground electrode of the sputtering device of HiPIMS) becomes too high, and the cathode etc. is overheated or the pulse power supply device is expensive. Can be prevented.

前記V2が前記V1の0.2〜0.8倍であるとよい。
このパルス電源装置によれば、高電力のパルスを供給しつつ、パルス電圧の電力を高くし過ぎずにデューティ比を高くすることができる。
The V2 is preferably 0.2 to 0.8 times the V1.
According to this pulse power supply device, it is possible to increase the duty ratio without excessively increasing the power of the pulse voltage while supplying high-power pulses.

前記第2のパルス電圧のパルス幅W2が前記第1のパルス電圧のパルス幅W1の0.5〜10倍であるとよい。   The pulse width W2 of the second pulse voltage may be 0.5 to 10 times the pulse width W1 of the first pulse voltage.

本発明のパルス電源装置において、前記第2の直流電源を複数備えると共に、各第2の直流電源にてそれぞれ異なる出力電圧の前記第2のパルス電圧を発生させ、前記第1のパルス電圧の前に、複数の前記第2のパルス電圧を、前記第1のパルス電圧に向かって順次出力電圧が増大するように生成し、及び/又は、前記第1のパルス電圧の後に、複数の前記第2のパルス電圧を、前記第1のパルス電圧側から順次出力電圧が低下するように生成するよう、前記第1のスイッチング手段及び前記第2のスイッチング手段が制御されていてもよい。
このパルス電源装置によれば、第1のパルス電圧の前後の第2のパルス電圧の立ち上げをよりスムーズにすることができる。
In the pulse power supply device of the present invention, a plurality of the second DC power supplies are provided, the second pulse voltages having different output voltages are generated by the second DC power supplies, and before the first pulse voltage. In addition, a plurality of the second pulse voltages are generated so that an output voltage sequentially increases toward the first pulse voltage, and / or a plurality of the second pulse voltages after the first pulse voltage. The first switching means and the second switching means may be controlled so that the pulse voltage is generated so that the output voltage sequentially decreases from the first pulse voltage side.
According to this pulse power supply device, the rise of the second pulse voltage before and after the first pulse voltage can be made smoother.

前記第1の直流電源及び前記第2の直流電源が同一の構成をなしてもよい。
てもよい。
このパルス電源装置によれば、パルス電源装置全体のコストを低減できる。
The first DC power supply and the second DC power supply may have the same configuration.
May be.
According to this pulse power supply device, the cost of the entire pulse power supply device can be reduced.

前記第1のパルス電圧及び前記第2のパルス電圧の出力端子間に接続され、第1のパルス電圧及び第2のパルス電圧をオフにした時に自身がオンして前記出力端子間を短絡する第3のスイッチング手段を1つ備えており、前記第3のスイッチング手段がオンの間、前記第1のパルス電圧及び第2のパルス電圧が離間した波形を示してもよい。
このパルス電源装置によれば、第1のパルス電圧及び第2のパルス電圧の出力後の出力端子間の電圧を速やかに0に低下させ、綺麗な矩形パルスを得ることができる。
The first pulse voltage and the second pulse voltage are connected between the output terminals, and when the first pulse voltage and the second pulse voltage are turned off, they turn on and short-circuit between the output terminals. One switching means may be provided, and a waveform in which the first pulse voltage and the second pulse voltage are separated while the third switching means is on may be shown.
According to this pulse power supply device, the voltage between the output terminals after the output of the first pulse voltage and the second pulse voltage can be quickly reduced to 0, and a beautiful rectangular pulse can be obtained.

この発明によれば、高電力のパルスを供給しつつ、パルスの立ち上げをスムーズにし、かつデューティ比を高くすることができる。   According to the present invention, it is possible to smoothly start a pulse and increase the duty ratio while supplying a high-power pulse.

本発明の実施形態に係るパルス電源装置の全体構成を示す回路図である。1 is a circuit diagram showing an overall configuration of a pulse power supply device according to an embodiment of the present invention. パルス電源装置から出力される電圧パルスの波形を示す波形図である。It is a wave form diagram which shows the waveform of the voltage pulse output from a pulse power supply device. パルス電源装置から出力される電圧パルスの別の波形を示す波形図である。It is a wave form diagram which shows another waveform of the voltage pulse output from a pulse power supply device. パルス電源装置から出力される電圧パルスのさらに別の波形を示す波形図である。It is a wave form diagram which shows another waveform of the voltage pulse output from a pulse power supply device. パルス電源装置から出力される電圧パルスのさらに別の波形を示す波形図である。It is a wave form diagram which shows another waveform of the voltage pulse output from a pulse power supply device. 従来のHiPIMSに適用される電圧パルスの波形を示す波形図である。It is a wave form diagram which shows the waveform of the voltage pulse applied to the conventional HiPIMS.

以下に、本発明を、図面を参照しながら詳細に説明する。図1は、本発明の実施形態におけるパルス電源装置100の全体構成を示す回路図であり、図2は、パルス電源装置100から出力される電圧パルスの波形を示す波形図である。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing an overall configuration of a pulse power supply device 100 according to an embodiment of the present invention, and FIG.

図1において、パルス電源装置100は、第1の直流電源10と、第2の直流電源20と、第1の直流電源10に接続された第1のスイッチング手段SW1と、第2の直流電源20に接続された第2のスイッチング手段SW2と、第3のスイッチング手段SW3と、第1のスイッチング手段SW1〜第3のスイッチング手段SW3のオンオフを制御するパルス制御部30と、を備えている。
第1のスイッチング手段SW1〜第3のスイッチング手段SW3は、例えばスイッチングトランジスタを用いることができる。スイッチングトランジスタとしては、MOS−FET等の電界効果トランジスタ、バイポーラトランジスタが挙げられる。
In FIG. 1, a pulse power supply device 100 includes a first DC power supply 10, a second DC power supply 20, a first switching means SW <b> 1 connected to the first DC power supply 10, and a second DC power supply 20. The second switching unit SW2, the third switching unit SW3, and the pulse control unit 30 that controls the on / off of the first switching unit SW1 to the third switching unit SW3.
For example, switching transistors can be used as the first switching means SW1 to the third switching means SW3. Examples of the switching transistor include field effect transistors such as MOS-FETs and bipolar transistors.

第1の直流電源10は、昇圧型スイッチングレギュレータ(DC−DCコンバータ)であり、マイコン等からなる全体を制御する電源制御部1と、交流電力が入力される入力部3dと、入力された交流電力を直流電力に変換する第1の直流電圧供給回路3と、高周波トランス7と、第2の直流電圧供給回路9と、を備えている。
第1の直流電圧供給回路3は、入力部3dから入力された交流電力を整流して直流電力に変換する整流回路3aと、整流回路3aから出力された直流電圧を平滑化するリアクトル3b、コンデンサ3cとを備えている。整流回路3aは6個のダイオードを有する。第1の直流電圧供給回路3の2つの直流出力ラインは、ブリッジ回路5を介して高周波トランス7の両端に接続されている。
なお、第1の直流電圧供給回路3の直流出力ラインの一方には電流センサ3eが接続され、過電流を検出可能になっている。
The first DC power supply 10 is a step-up switching regulator (DC-DC converter), and includes a power supply control unit 1 that controls the entire microcomputer, an input unit 3d to which AC power is input, and an input AC. A first DC voltage supply circuit 3 that converts electric power into DC power, a high-frequency transformer 7, and a second DC voltage supply circuit 9 are provided.
The first DC voltage supply circuit 3 includes a rectifier circuit 3a that rectifies AC power input from the input unit 3d and converts it to DC power, a reactor 3b that smoothes the DC voltage output from the rectifier circuit 3a, a capacitor 3c. The rectifier circuit 3a has six diodes. Two DC output lines of the first DC voltage supply circuit 3 are connected to both ends of the high-frequency transformer 7 via the bridge circuit 5.
Note that a current sensor 3e is connected to one of the DC output lines of the first DC voltage supply circuit 3 so that an overcurrent can be detected.

ブリッジ回路5は4個のスイッチングトランジスタ5a〜5dからなり、電源制御部1によりスイッチングトランジスタ5a〜5dのオンオフが制御されている。
そして、スイッチングトランジスタ5a及び5dと、5b及び5cとのオンオフのタイミングを反転させることで、第1の直流電圧供給回路3の直流出力がパルス電圧になって高周波トランス7に出力される。
このパルス電流は、高周波トランス7で昇圧されて第2の直流電圧供給回路9へ入力される。
The bridge circuit 5 includes four switching transistors 5a to 5d, and the power supply control unit 1 controls on / off of the switching transistors 5a to 5d.
Then, by inverting the on / off timing of the switching transistors 5a and 5d and 5b and 5c, the DC output of the first DC voltage supply circuit 3 becomes a pulse voltage and is output to the high-frequency transformer 7.
This pulse current is boosted by the high frequency transformer 7 and input to the second DC voltage supply circuit 9.

第2の直流電圧供給回路9は、高周波トランス7から入力されたパルス電圧を整流して直流電圧に変換する整流回路9aと、整流回路9aから出力された直流電圧を平滑化するリアクトル9b、コンデンサ9cとを備えている。整流回路9aは4個のダイオードを有する。第2の直流電圧供給回路9の2つの出力端子10P、10Nを介し、第1の直流電源10で昇圧された直流出力が外部に出力される。出力端子10Pはプラス側、出力端子10Nは0V側である。
なお、第2の直流電圧供給回路9の直流出力ラインの一方には電流センサ9e、及び電圧検出するための分圧抵抗9fが接続され、電流及び電圧を検出可能になっている。
The second DC voltage supply circuit 9 includes a rectifier circuit 9a that rectifies the pulse voltage input from the high-frequency transformer 7 and converts it into a DC voltage, a reactor 9b that smoothes the DC voltage output from the rectifier circuit 9a, and a capacitor 9c. The rectifier circuit 9a has four diodes. The DC output boosted by the first DC power supply 10 is output to the outside through the two output terminals 10P and 10N of the second DC voltage supply circuit 9. The output terminal 10P is on the plus side, and the output terminal 10N is on the 0V side.
Note that a current sensor 9e and a voltage dividing resistor 9f for voltage detection are connected to one of the DC output lines of the second DC voltage supply circuit 9, so that the current and voltage can be detected.

第2の直流電源20は、第1の直流電源10と同一の構成を有するので説明を省略する。第2の直流電源20は、入力された交流電力を出力端子20P、20Nを介し、昇圧された直流出力として外部に出力する。出力端子20Pはプラス側、出力端子20Nは0V側である。
なお、第1の直流電源10及び第2の直流電源20の出力電圧は、それぞれV1,V2であり、V1>V2の関係にある。各直流電源10、20の出力電圧は、電源制御部1に備えられた可変抵抗(図示せず)により任意に調整することができる。
Since the second DC power supply 20 has the same configuration as the first DC power supply 10, the description thereof is omitted. The second DC power supply 20 outputs the input AC power to the outside as a boosted DC output via the output terminals 20P and 20N. The output terminal 20P is on the plus side, and the output terminal 20N is on the 0V side.
The output voltages of the first DC power supply 10 and the second DC power supply 20 are V1 and V2, respectively, and V1> V2. The output voltage of each DC power supply 10, 20 can be arbitrarily adjusted by a variable resistor (not shown) provided in the power supply control unit 1.

第1の直流電源10の出力端子10Pは、第1のスイッチング手段SW1を介して最終出力端子Pに接続されている。一方、第1の直流電源10の出力端子10Nは、最終出力端子Nに接続されている。
最終出力端子P、Nは、後述するようにして生成されたパルス電圧の出力端子であり、パルス電源装置100の接続対象(例えばHiPIMSのスパッタ装置のカソード電極及びアース電極)に接続することにより、パルス電圧を供給する。
同様に、第2の直流電源20の出力端子20Pは、第2のスイッチング手段SW2を介して最終出力端子Pに接続されている。一方、第2の直流電源20の出力端子20Nは、最終出力端子Nに接続されている。
The output terminal 10P of the first DC power supply 10 is connected to the final output terminal P via the first switching means SW1. On the other hand, the output terminal 10N of the first DC power supply 10 is connected to the final output terminal N.
The final output terminals P and N are pulse voltage output terminals generated as described later, and are connected to the connection target of the pulse power supply device 100 (for example, the cathode electrode and the ground electrode of the sputtering device of HiPIMS), Supply pulse voltage.
Similarly, the output terminal 20P of the second DC power supply 20 is connected to the final output terminal P via the second switching means SW2. On the other hand, the output terminal 20N of the second DC power supply 20 is connected to the final output terminal N.

そして、パルス制御部30(CPLD33c)で第1のスイッチング手段SW1をオンオフすることで、第1の直流電源10から供給された直流出力を、第1のパルス電圧を持つパルス波として最終出力端子P、Nに出力する。同様に、パルス制御部30(33c)で第2のスイッチング手段SW2をオンオフすることで、第2の直流電源20から供給された直流出力を、第2のパルス電圧を持つパルス波として最終出力端子P、Nに出力する。
なお、出力端子10P、10Nの間にコンデンサ33aが接続され、出力端子20P、20Nの間にコンデンサ33dが接続されている。コンデンサ33a、33dは、それぞれ直流電源10、20の出力電圧により電流をチャージし、SW1、SW2を介して高電圧のパルス波形を出力することでHiPIMSの特徴である大電流を得るためのものである。
また、最終出力端子Pの出力ラインには電流センサ33gが接続され、異常放電時の過電流によりカソードが過熱することを防ぐため、電流を検出している。
Then, the first switching means SW1 is turned on / off by the pulse control unit 30 (CPLD 33c), so that the DC output supplied from the first DC power supply 10 is converted into a pulse wave having the first pulse voltage as the final output terminal P. , N. Similarly, by turning on / off the second switching means SW2 by the pulse controller 30 (33c), the DC output supplied from the second DC power supply 20 is converted into a pulse wave having the second pulse voltage as a final output terminal. Output to P and N.
A capacitor 33a is connected between the output terminals 10P and 10N, and a capacitor 33d is connected between the output terminals 20P and 20N. Capacitors 33a and 33d are used to obtain a large current that is characteristic of HiPIMS by charging a current with the output voltage of DC power supplies 10 and 20 and outputting a high-voltage pulse waveform via SW1 and SW2, respectively. is there.
In addition, a current sensor 33g is connected to the output line of the final output terminal P, and current is detected in order to prevent the cathode from overheating due to overcurrent during abnormal discharge.

又、第1のスイッチング手段SW1及び第2のスイッチング手段SW2より最終出力端子P側の出力ラインと、最終出力端子Nの出力ラインとの間に第3のスイッチング手段SW3が接続されている。第1のパルス電圧及び第2のパルス電圧は高電圧であるため、第1のスイッチング手段SW1や第2のスイッチング手段SW2をオフにしても、放電するのに時間を要してなかなか電圧が下がりにくい。このため、パルスの立下りがシャープにならず、綺麗な矩形パルスが得られないことがある。   A third switching means SW3 is connected between the output line on the final output terminal P side of the first switching means SW1 and the second switching means SW2 and the output line of the final output terminal N. Since the first pulse voltage and the second pulse voltage are high voltages, even if the first switching means SW1 and the second switching means SW2 are turned off, it takes a long time to discharge and the voltage drops very quickly. Hateful. For this reason, the falling edge of the pulse is not sharp and a beautiful rectangular pulse may not be obtained.

そこで、詳しくは後述するが、第1のスイッチング手段SW1や第2のスイッチング手段SW2をオフにした直後に第3のスイッチング手段SW3をオンすることで、最終出力端子P、N間を短絡させて電圧を速やかに0に低下させ、綺麗な矩形パルスを得ることができる。
なお、第1のスイッチング手段SW1と最終出力端子Pの間、及び第2のスイッチング手段SW2と最終出力端子Pの間には、それぞれダイオード33b、33eが接続され、最終出力端子Pへ向かってのみ電流が流れるようになっている。又、最終出力端子P側の出力ラインと第2のスイッチング手段SW2の間には、ダイオード33fが接続され、出力ラインから第2のスイッチング手段SW2へ向かってのみ電流が流れるようになっている。
Therefore, as will be described in detail later, the final output terminals P and N are short-circuited by turning on the third switching means SW3 immediately after turning off the first switching means SW1 and the second switching means SW2. The voltage is quickly reduced to 0, and a beautiful rectangular pulse can be obtained.
Diodes 33b and 33e are connected between the first switching means SW1 and the final output terminal P and between the second switching means SW2 and the final output terminal P, respectively, and only toward the final output terminal P. A current flows. Further, a diode 33f is connected between the output line on the final output terminal P side and the second switching means SW2, so that a current flows only from the output line toward the second switching means SW2.

第1のスイッチング手段SW1及びパルス制御部30(33c)が特許請求の範囲の「第1のパルス発生回路」に相当し、第2のスイッチング手段SW2及びパルス制御部30(33c)が特許請求の範囲の「第2のパルス発生回路」に相当する。又、図1において、第1のパルス発生回路及び第2のパルス発生回路を総称してパルス発生回路30で表す。
なお、本実施形態では、第3のスイッチング手段SW3はパルス電源装置100に1個のみ設けられ、この1個の第3のスイッチング手段SW3で第1のパルス電圧及び第2のパルス電圧を共に綺麗な矩形パルスに調整している。これにより、例えば「第1のパルス発生回路」及び「第2のパルス発生回路」毎にそれぞれ最終出力端子P、N間を短絡させるスイッチング手段を別個に設ける場合に比べ、共通となる1個の第3のスイッチング手段SW3のオンオフを制御すればよいので、第1のパルス電圧及び第2のパルス電圧の終了ごとに短絡させるタイミングの精度が向上すると共に、パルス制御部30(33c)の制御負担を軽減できる。
The first switching means SW1 and the pulse control unit 30 (33c) correspond to the “first pulse generation circuit” in the claims, and the second switching means SW2 and the pulse control unit 30 (33c) are claimed. This corresponds to the “second pulse generation circuit” in the range. In FIG. 1, the first pulse generation circuit and the second pulse generation circuit are collectively referred to as a pulse generation circuit 30.
In the present embodiment, only one third switching means SW3 is provided in the pulse power supply device 100, and both the first pulse voltage and the second pulse voltage are clean with this one third switching means SW3. The rectangular pulse is adjusted. Thereby, for example, compared with a case where switching means for short-circuiting the final output terminals P and N is provided for each of the “first pulse generation circuit” and the “second pulse generation circuit”, one common one is provided. Since it is only necessary to control on / off of the third switching means SW3, the accuracy of the timing of short-circuiting at the end of each of the first pulse voltage and the second pulse voltage is improved, and the control burden of the pulse control unit 30 (33c) is improved. Can be reduced.

図2は、パルス電源装置100から出力される電圧パルスの波形を示す。
まず、第2のパルス発生回路により、所定の周波数f(図2の周期Tの逆数)で、電圧値V2、パルス幅W2の矩形パルスからなる第2のパルス電圧PV2を生成する(図2(a))。
次に、第2のパルス電圧PV2をオフにすると同時に、第3のスイッチング手段SW3をオンにして最終出力端子P、N間を短絡させ、第2のパルス電圧PV2を速やかに0に低下させる(図2(a))。図2(a)において第3のスイッチング手段SW3をオンにする時間T31は、パルス電圧によっても異なるが、例えば5〜10μsである。
FIG. 2 shows a waveform of a voltage pulse output from the pulse power supply device 100.
First, a second pulse generation circuit generates a second pulse voltage PV2 composed of a rectangular pulse having a voltage value V2 and a pulse width W2 at a predetermined frequency f (the reciprocal of the period T in FIG. 2) (FIG. 2 ( a)).
Next, simultaneously with turning off the second pulse voltage PV2, the third switching means SW3 is turned on to short-circuit the final output terminals P and N, and the second pulse voltage PV2 is quickly reduced to 0 ( FIG. 2 (a)). In FIG. 2A, the time T31 for turning on the third switching means SW3 varies depending on the pulse voltage, but is, for example, 5 to 10 μs.

次に、第3のスイッチング手段SW3をオフにすると同時に、第1のパルス発生回路により、上記周波数fで、電圧値V1、パルス幅W1の矩形パルスからなる第1のパルス電圧PV1を生成する(図2(b))。
次に、第1のパルス電圧PV1をオフにすると同時に、第3のスイッチング手段SW3をオンにして最終出力端子P、N間を短絡させ、第1のパルス電圧PV1を速やかに0に低下させる(図2(b))。
Next, simultaneously with turning off the third switching means SW3, the first pulse generation circuit generates a first pulse voltage PV1 composed of a rectangular pulse having the voltage value V1 and the pulse width W1 at the frequency f (see FIG. FIG. 2 (b)).
Next, simultaneously with turning off the first pulse voltage PV1, the third switching means SW3 is turned on to short-circuit the final output terminals P and N, and the first pulse voltage PV1 is quickly reduced to 0 ( FIG. 2 (b)).

次に、第3のスイッチング手段SW3をオフにすると同時に、図2(a)と同様にして第2のパルス発生回路により、上記周波数fで第2のパルス電圧PV2を生成する(図2(c))。
次に、第2のパルス電圧PV2をオフにすると同時に、第3のスイッチング手段SW3をオンにして最終出力端子P、N間を短絡させ、第2のパルス電圧PV2を速やかに0に低下させる(図2(c))。なお、図2(c)において第3のスイッチング手段SW3をオンにする時間T32は、次に図2(a)の第2のパルス電圧PV2をオンにする時までであり、図2(a)、(b)における第3のスイッチング手段SW3のオン時間T31よりはるかに長い。T32は、パルス電圧によっても異なるが、例えば100〜200μsである。
Next, at the same time as the third switching means SW3 is turned off, the second pulse voltage PV2 is generated at the frequency f by the second pulse generation circuit in the same manner as in FIG. 2A (FIG. 2C). )).
Next, simultaneously with turning off the second pulse voltage PV2, the third switching means SW3 is turned on to short-circuit the final output terminals P and N, and the second pulse voltage PV2 is quickly reduced to 0 ( FIG. 2 (c)). In FIG. 2C, the time T32 for turning on the third switching means SW3 is until the next time when the second pulse voltage PV2 in FIG. 2A is turned on, and FIG. , (B) is much longer than the ON time T31 of the third switching means SW3. Although T32 varies depending on the pulse voltage, it is, for example, 100 to 200 μs.

以上のようにして生成された第2のパルス電圧PV2及び第1のパルス電圧PV1の合成波形を図2(d)に示す。
第2のパルス電圧PV2、第1のパルス電圧PV1、第2のパルス電圧PV2の順で各パルスが第3のスイッチング手段SW3のオン時間だけ離間した合成波形が生成されることがわかる。
これにより、第2のパルス電圧PV2に比べて高電圧である第1のパルス電圧PV1によって高電力のパルスを供給することができる。又、第1のパルス電圧PV1の前又は後(本例では前及び後)に近接して第2のパルス電圧PV2を供給するので、合成されたパルス電圧のオン時間が長くなりデューティ比を高くすることができる。
そして、デューティ比を高くするための第2のパルス電圧PV2は第1のパルス電圧PV1より低電力(低電圧)であるので、第1のパルス電圧PV1のパルス幅のみを大きくしてデューティ比を高くする場合に比べ、パルス電源装置100の接続対象(例えばHiPIMSのスパッタ装置のカソード電極及びアース電極)に供給するパルス電圧の電力が高くなり過ぎてカソード等が過熱する不具合や、パルス電源装置が高価になることを防止できる。
FIG. 2D shows a combined waveform of the second pulse voltage PV2 and the first pulse voltage PV1 generated as described above.
It can be seen that a composite waveform is generated in which the pulses are separated by the ON time of the third switching means SW3 in the order of the second pulse voltage PV2, the first pulse voltage PV1, and the second pulse voltage PV2.
As a result, a high-power pulse can be supplied by the first pulse voltage PV1, which is higher than the second pulse voltage PV2. Further, since the second pulse voltage PV2 is supplied in the vicinity of the first pulse voltage PV1 before or after (in this example, before and after), the on-time of the synthesized pulse voltage becomes longer and the duty ratio becomes higher. can do.
Since the second pulse voltage PV2 for increasing the duty ratio is lower in power (lower voltage) than the first pulse voltage PV1, only the pulse width of the first pulse voltage PV1 is increased to increase the duty ratio. Compared with the case of increasing the power, the pulse voltage power supplied to the connection target of the pulse power supply device 100 (for example, the cathode electrode and the ground electrode of the sputtering device of HiPIMS) becomes too high and the cathode and the like are overheated. It can prevent becoming expensive.

図2の例では、第1のパルス電圧PV1と第2のパルス電圧PV2とは重畳しないので、元の第1のパルス電圧PV1の電圧値V1が特許請求の範囲の「重畳後のV1」に相当する。
なお、高電力のパルスを供給しつつ、パルス電圧の電力を高くし過ぎずにデューティ比を高くする観点からは、電圧値V2がV1の0.2〜0.8倍であることが好ましく、0.4〜0.6倍であることがより好ましい。
又、パルス幅W1、W2は特に限定されないが、W2がW1の0.5〜10倍であることが好ましく、1〜3倍であることがより好ましい。
又、例えば、W1をデューティ比1〜5%程度とし、一方で成膜レート向上を図るためにW2をデューティ比5〜10%とすることができる。又、重畳後の1パルスのデューティ比を例えば10〜20%程度することができる。
又、第1の直流電源10及び第2の直流電源20を同一の構成とすると、パルス電源装置100全体のコストを低減できる。
In the example of FIG. 2, since the first pulse voltage PV1 and the second pulse voltage PV2 are not superimposed, the voltage value V1 of the original first pulse voltage PV1 is set to “V1 after superposition” in the claims. Equivalent to.
From the viewpoint of increasing the duty ratio without supplying the power of the pulse voltage excessively while supplying a high-power pulse, the voltage value V2 is preferably 0.2 to 0.8 times V1. More preferably, it is 0.4 to 0.6 times.
Further, the pulse widths W1 and W2 are not particularly limited, but W2 is preferably 0.5 to 10 times W1, and more preferably 1 to 3 times.
Further, for example, W1 can be set to a duty ratio of about 1 to 5%, while W2 can be set to a duty ratio of 5 to 10% in order to improve the film formation rate. Further, the duty ratio of one pulse after superposition can be set to about 10 to 20%, for example.
Further, if the first DC power supply 10 and the second DC power supply 20 have the same configuration, the overall cost of the pulse power supply device 100 can be reduced.

なお、上述のように、第3のスイッチング手段SW3をオンにして最終出力端子P、N間を短絡させると、第1のパルス電圧PV1及び第2のパルス電圧PV2の立下りがシャープになり、綺麗な矩形パルスが得られる。この場合、第3のスイッチング手段SW3のオン時間T31だけ第1のパルス電圧PV1及び第2のパルス電圧PV2が離間した波形となる。
ここで、オン時間T31=0とすることも可能であるが、SW1とSW2のON、OFFのタイミングが重なるため、これらのタイミングがオーバーラップしてクロスした場合、回路部品に負担が掛かる恐れがあるため、オン時間T31を設けることが好ましい。
As described above, when the third switching means SW3 is turned on and the final output terminals P and N are short-circuited, the fall of the first pulse voltage PV1 and the second pulse voltage PV2 becomes sharp, A beautiful rectangular pulse is obtained. In this case, the first pulse voltage PV1 and the second pulse voltage PV2 have a waveform separated by the on-time T31 of the third switching means SW3.
Here, it is possible to set the ON time T31 = 0. However, since the ON and OFF timings of SW1 and SW2 overlap, if these timings overlap and cross, the circuit components may be burdened. Therefore, it is preferable to provide the on time T31.

又、上述のf(T)、W1、W2、V1、V2、T32はユーザが任意に設定できる。f、W1、W2は、パルス制御部30(33c)に構成された例えば時間設定用のサムロータリースイッチ等により調整することができる。
又、T31は、f(T)、W1、W2、T32からパルス制御部30が自動的に設定(計算)する。
なお、W1、W2は、パルスのピーク値の立ち上がり半値点と立ち下がり半値点との間の時間間隔(JIS-C6802(2005年))とする。
The above-described f (T), W1, W2, V1, V2, and T32 can be arbitrarily set by the user. f, W1, and W2 can be adjusted by, for example, a time rotary thumb rotary switch configured in the pulse controller 30 (33c).
T31 is automatically set (calculated) by the pulse controller 30 from f (T), W1, W2, and T32.
W1 and W2 are time intervals (JIS-C6802 (2005)) between the rising half-value point and the falling half-value point of the peak value of the pulse.

本発明は上記実施形態に限定されず、本発明の思想と範囲に含まれる様々な変形及び均等物に及ぶことはいうまでもない。
例えば、図3に示すように、第1のパルス電圧PV1に第2のパルス電圧PV2を重畳させてもよい(パルス重畳)。図3(c)の合成波形に示すように、この例では、第2のパルス電圧PV2の中に第1のパルス電圧PV1が完全に重なり、第1のパルス電圧PV1の前後に第2のパルス電圧PV2が介在する。
なお、パルスを重畳させても、各電圧PV1、PV2は変わらない。
It goes without saying that the present invention is not limited to the above-described embodiment, but extends to various modifications and equivalents included in the spirit and scope of the present invention.
For example, as shown in FIG. 3, the second pulse voltage PV2 may be superimposed on the first pulse voltage PV1 (pulse superposition). As shown in the composite waveform of FIG. 3C, in this example, the first pulse voltage PV1 is completely overlapped with the second pulse voltage PV2, and the second pulse is applied before and after the first pulse voltage PV1. The voltage PV2 is interposed.
Note that the voltages PV1 and PV2 do not change even when pulses are superimposed.

また、図4に示すように、第2のパルス電圧PV2の一部に第1のパルス電圧PV1を重畳させてもよい。図4(c)の合成波形に示すように、この例では、第2のパルス電圧PV2の立下り側に第1のパルス電圧PV1が重なり、第1のパルス電圧PV1の前に第2のパルス電圧PV2が介在する。   Further, as shown in FIG. 4, the first pulse voltage PV1 may be superimposed on a part of the second pulse voltage PV2. As shown in the composite waveform of FIG. 4C, in this example, the first pulse voltage PV1 is overlapped on the falling side of the second pulse voltage PV2, and the second pulse is input before the first pulse voltage PV1. The voltage PV2 is interposed.

また、図5に示すように、第1のパルス電圧PV1の前に、複数(多段)の第2のパルス電圧PV2を、第1のパルス電圧PV1に向かって順次出力電圧V2が増大するように生成し、さらに、第1のパルス電圧PV1の後に、複数(多段)の第2のパルス電圧PV2を、第1のパルス電圧PV1側から順次出力電圧V2が低下するように生成させ、第1のパルス電圧PV1と重畳又は近接させてもよい。図5(c)の合成波形に示すように、この例では、第1のパルス電圧PV1の前後のパルス(第2のパルス電圧)の立ち上げをよりスムーズにすることができる。
なお、第1のパルス電圧PV1の前後の少なくとも一方の第2のパルス電圧PV2を複数(多段)にすればよい。
又、この場合、第2の直流電源を複数備えると共に、各第2の直流電源にてそれぞれ異なる出力電圧の第2のパルス電圧を発生させる必要がある。
Further, as shown in FIG. 5, before the first pulse voltage PV1, a plurality (multi-stage) of the second pulse voltage PV2 is applied so that the output voltage V2 sequentially increases toward the first pulse voltage PV1. In addition, after the first pulse voltage PV1, a plurality of (multistage) second pulse voltages PV2 are generated so that the output voltage V2 decreases sequentially from the first pulse voltage PV1 side, The pulse voltage PV1 may be superimposed or close. As shown in the synthesized waveform of FIG. 5C, in this example, the rise of the pulses before and after the first pulse voltage PV1 (second pulse voltage) can be made smoother.
Note that at least one second pulse voltage PV2 before and after the first pulse voltage PV1 may be plural (multistage).
In this case, it is necessary to provide a plurality of second DC power supplies and generate second pulse voltages having different output voltages from the second DC power supplies.

又、上記実施形態では、第1のパルス電圧PV1及び第2のパルス電圧PV2は同じ極性(+)のパルス波であったが、両パルス電圧を異なる極性(+と−)としてもよく、同じ極性(−)としてもよい。   In the above embodiment, the first pulse voltage PV1 and the second pulse voltage PV2 are pulse waves having the same polarity (+). However, both pulse voltages may have different polarities (+ and-), and the same. It is good also as polarity (-).

10 第1の直流電源
20 第2の直流電源
30 パルス制御部
SW1 第1のスイッチング手段
SW2 第2のスイッチング手段
SW3 第3のスイッチング手段
PV1 第1のパルス電圧
PV2 第2のパルス電圧
30、SW1 第1のパルス発生回路
30、SW2 第2のパルス発生回路
100 パルス電源装置
DESCRIPTION OF SYMBOLS 10 1st DC power supply 20 2nd DC power supply 30 Pulse control part SW1 1st switching means SW2 2nd switching means SW3 3rd switching means PV1 1st pulse voltage PV2 2nd pulse voltage 30, SW1 1st 1 pulse generating circuit 30, SW2 second pulse generating circuit 100 pulse power supply device

Claims (6)

第1の直流電源と、
該第1の直流電源に接続された第1のスイッチング手段により、所定の周波数で矩形パルスからなる第1のパルス電圧を発生する第1のパルス発生回路と、
第2の直流電源と、
該第2の直流電源に接続された第2のスイッチング手段により、前記周波数で矩形パルスからなる第2のパルス電圧を発生する第2のパルス発生回路と、
を備えたパルス電源装置であって、
前記第1のパルス電圧の電圧値V1が前記第2のパルス電圧の電圧値V2より高くなるよう、前記第1の直流電源の出力電圧V1が、前記第2の直流電源の出力電圧V2より高く設定され、
前記第1のパルス電圧の前又は後に前記第2のパルス電圧が重畳し、又は前記第1のパルス電圧の前又は後に前記第2のパルス電圧が近接するよう、前記第1のスイッチング手段及び前記第2のスイッチング手段が制御されているパルス電源装置。
A first DC power supply;
A first pulse generation circuit for generating a first pulse voltage composed of rectangular pulses at a predetermined frequency by first switching means connected to the first DC power supply;
A second DC power source;
A second pulse generating circuit for generating a second pulse voltage composed of a rectangular pulse at the frequency by a second switching means connected to the second DC power supply;
A pulse power supply device comprising:
The output voltage V1 of the first DC power supply is higher than the output voltage V2 of the second DC power supply so that the voltage value V1 of the first pulse voltage is higher than the voltage value V2 of the second pulse voltage. Set,
The first switching means and the second switching voltage so that the second pulse voltage is superimposed before or after the first pulse voltage, or the second pulse voltage is close to or before the first pulse voltage. A pulse power supply device in which the second switching means is controlled.
前記V2が前記V1の0.2〜0.8倍である請求項1記載のパルス電源装置。   The pulse power supply device according to claim 1, wherein the V2 is 0.2 to 0.8 times the V1. 前記第2のパルス電圧のパルス幅W2が前記第1のパルス電圧のパルス幅W1の0.5〜10倍である請求項1又は2に記載のパルス電源装置。   The pulse power supply device according to claim 1 or 2, wherein a pulse width W2 of the second pulse voltage is 0.5 to 10 times a pulse width W1 of the first pulse voltage. 前記第2の直流電源を複数備えると共に、各第2の直流電源にてそれぞれ異なる出力電圧の前記第2のパルス電圧を発生させ、
前記第1のパルス電圧の前に、複数の前記第2のパルス電圧を、前記第1のパルス電圧に向かって順次出力電圧が増大するように生成し、
及び/又は、前記第1のパルス電圧の後に、複数の前記第2のパルス電圧を、前記第1のパルス電圧側から順次出力電圧が低下するように生成するよう、前記第1のスイッチング手段及び前記第2のスイッチング手段が制御されている請求項1〜3のいずれか一項に記載のパルス電源装置。
A plurality of the second DC power sources are provided, and the second pulse voltage having a different output voltage is generated in each second DC power source,
Prior to the first pulse voltage, a plurality of the second pulse voltages are generated such that an output voltage sequentially increases toward the first pulse voltage,
And / or after the first pulse voltage, the first switching means and the second switching voltage to generate a plurality of the second pulse voltages so that the output voltage sequentially decreases from the first pulse voltage side, and The pulse power supply device according to any one of claims 1 to 3, wherein the second switching means is controlled.
前記第1の直流電源及び前記第2の直流電源が同一の構成をなす請求項1〜4のいずれか一項に記載のパルス電源装置。   The pulse power supply device according to any one of claims 1 to 4, wherein the first DC power supply and the second DC power supply have the same configuration. 前記第1のパルス電圧及び前記第2のパルス電圧の出力端子間に接続され、第1のパルス電圧及び第2のパルス電圧をオフにした時に自身がオンして前記出力端子間を短絡する第3のスイッチング手段を1つ備えており、
前記第3のスイッチング手段がオンの間、前記第1のパルス電圧及び第2のパルス電圧が離間した波形を示す請求項1〜5のいずれか一項に記載のパルス電源装置。
The first pulse voltage and the second pulse voltage are connected between the output terminals, and when the first pulse voltage and the second pulse voltage are turned off, they turn on and short-circuit between the output terminals. 3 switching means,
6. The pulse power supply device according to claim 1, wherein the first pulse voltage and the second pulse voltage are separated while the third switching unit is on. 6.
JP2016237274A 2016-12-07 2016-12-07 Pulse power supply device Pending JP2018093680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016237274A JP2018093680A (en) 2016-12-07 2016-12-07 Pulse power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016237274A JP2018093680A (en) 2016-12-07 2016-12-07 Pulse power supply device

Publications (1)

Publication Number Publication Date
JP2018093680A true JP2018093680A (en) 2018-06-14

Family

ID=62565792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016237274A Pending JP2018093680A (en) 2016-12-07 2016-12-07 Pulse power supply device

Country Status (1)

Country Link
JP (1) JP2018093680A (en)

Similar Documents

Publication Publication Date Title
TWI580312B (en) Static eliminator and static elimination control method
US10730126B2 (en) Power supply device for wire electric discharge machining
JP6382059B2 (en) Switching power supply circuit
KR101609107B1 (en) Dc power source, and dc power source control method
JP2013074667A (en) Switching power supply, and ac waveform generating method in switching power supply
US9154034B2 (en) Alternating current injection for constant-on time buck converter—a regulator control method
JPWO2016157307A1 (en) Converter device
KR20090090193A (en) Converter and the driving method thereof
US20130135911A1 (en) Ac-dc converter
JP2017073896A5 (en)
US20120170717A1 (en) Rise/fall time control for x-ray pulses
KR101937755B1 (en) Ionizer
JP6257167B2 (en) DC-DC voltage converter
JP2018093680A (en) Pulse power supply device
JP6153786B2 (en) High frequency power supply
JP6467075B1 (en) Pulse power supply
JP2016072001A (en) High frequency power supply
KR20140093589A (en) Power supply deivce and power supply deivce for arc machining
JP2010218750A (en) Static eliminator
JP2023015761A (en) Control circuit and switching power supply
JP4949285B2 (en) Plasma discharge device
JP4059053B2 (en) Lighting method of high pressure discharge lamp
JP2021065052A (en) Dc pulse power supply for plasma device
JP6186308B2 (en) High voltage generator
JP2019164947A (en) Power supply device for plasma apparatus