JP2018082420A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018082420A JP2018082420A JP2017119831A JP2017119831A JP2018082420A JP 2018082420 A JP2018082420 A JP 2018082420A JP 2017119831 A JP2017119831 A JP 2017119831A JP 2017119831 A JP2017119831 A JP 2017119831A JP 2018082420 A JP2018082420 A JP 2018082420A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- potential
- power semiconductor
- control signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
従来、内燃機関の点火等に用いられる半導体装置として、大電力を取り扱うパワー半導体デバイスが知られていた(例えば、特許文献1参照)。このようなパワー半導体デバイスを駆動する回路は、当該パワー半導体デバイスをオフ状態にする遮断信号を受け取っているにもかかわらず、オン状態にしてしまう誤動作を防止できることが望ましい。
特許文献1 特開2009−284420号公報
Conventionally, a power semiconductor device that handles large power has been known as a semiconductor device used for ignition of an internal combustion engine (see, for example, Patent Document 1). It is desirable that such a circuit for driving a power semiconductor device can prevent a malfunction that would cause the power semiconductor device to be turned on despite receiving a shut-off signal for turning the power semiconductor device off.
Japanese Patent Application Laid-Open No. 2009-284420
このようなパワー半導体デバイスの駆動回路は、誤動作が発生して異常な状態のまま動作を継続すると、当該駆動回路だけでなく、当該駆動回路と接続する内燃機関等にまで不具合等を発生させてしまうことがある。したがって、当該駆動回路は、遮断信号が入力された場合、パワー半導体デバイスを確実に遮断する機能を有することが望まれていた。 When such a power semiconductor device drive circuit continues to operate in an abnormal state due to a malfunction, not only the drive circuit but also an internal combustion engine or the like connected to the drive circuit may cause problems. May end up. Therefore, it is desired that the drive circuit has a function of reliably shutting off the power semiconductor device when a shut-off signal is input.
本発明の第1の態様においては、高電位側の第1端子および低電位側の第2端子の間に接続され、ゲート電位に応じてオンまたはオフに制御されるパワー半導体素子と、制御端子から入力され、パワー半導体素子を制御する制御信号が、予め定められた遮断条件を満たすか否かを検出する遮断条件検出部と、遮断条件検出部が遮断条件を満たすことを検出したことに応じて、パワー半導体素子のゲート電位をオフ電位に制御する遮断回路と、を備え、遮断条件検出部は、第1端子および制御端子に接続される入力端子を有し、入力端子から入力する電気信号を電源として用いる、半導体装置を提供する。 In the first aspect of the present invention, a power semiconductor element connected between the first terminal on the high potential side and the second terminal on the low potential side and controlled to be turned on or off according to the gate potential, and the control terminal And a control signal for controlling the power semiconductor element is detected when the control signal for controlling the power semiconductor element satisfies a predetermined shut-off condition, and the detection of the shut-off condition detector satisfying the shut-off condition. An interrupting circuit for controlling the gate potential of the power semiconductor element to an off potential, and the shutoff condition detecting unit has an input terminal connected to the first terminal and the control terminal, and an electric signal input from the input terminal Is provided as a power source.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図1は、本実施形態に係る点火装置1000の構成例を示す。点火装置1000は、自動車等の内燃機関等に用いられる点火プラグを点火する。本実施形態において、点火装置1000が自動車のエンジンに搭載される例を説明する。点火装置1000は、制御信号発生部10と、点火プラグ20と、点火コイル30と、電源40と、半導体装置100と、を備える。
FIG. 1 shows a configuration example of an
制御信号発生部10は、半導体装置100のオンおよびオフの切り換えを制御するスイッチング制御信号を発生する。制御信号発生部10は、例えば、点火装置1000が搭載される自動車のエンジンコントロールユニット(ECU)の一部または全部である。制御信号発生部10は、発生した制御信号を、半導体装置100に供給する。制御信号発生部10が制御信号を半導体装置100に供給することにより、点火装置1000は点火プラグ20の点火動作を開始する。
The
点火プラグ20は、放電により電気的に火花を発生させる。点火プラグ20は、例えば、10kV程度以上の印加電圧により放電する。点火プラグ20は、一例として、内燃機関に設けられ、この場合、燃焼室の混合気等の燃焼ガスを点火する。点火プラグ20は、例えば、シリンダの外部からシリンダ内部の燃焼室まで貫通する貫通孔に設けられ、当該貫通孔を封止するように固定される。この場合、点火プラグ20の一端は燃焼室内に露出され、他端はシリンダ外部から電気信号を受け取る。
The
点火コイル30は、点火プラグ20に電気信号を供給する。点火コイル30は、点火プラグ20を放電させる高電圧を電気信号として供給する。点火コイル30は、変圧器として機能してよく、例えば、一次コイル32および二次コイル34を有するイグニッションコイルである。一次コイル32および二次コイル34の一端は、電気的に接続される。一次コイル32は、二次コイル34よりも巻き線数が少なく、二次コイル34とコアを共有する。二次コイル34は、一次コイル32に発生する起電力に応じて、起電力(相互誘導起電力)を発生させる。二次コイル34は、他端が点火プラグ20と接続され、発生させた起電力を点火プラグ20に供給して放電させる。
The
電源40は、点火コイル30に電圧を供給する。電源40は、例えば、一次コイル32および二次コイル34の一端に予め定められた定電圧Vb(一例として、14V)を供給する。電源40は、一例として、自動車のバッテリーである。
The
半導体装置100は、制御信号発生部10から供給される制御信号に応じて、点火コイル30の一次コイル32の他端および基準電位の間の導通(オン)および非導通(オフ)を切り換える。半導体装置100は、例えば、制御信号がハイ電位(オン電位)であることに応じて、一次コイル32および基準電位の間を導通させ、ロー電位(オフ電位)であることに応じて、一次コイル32および基準電位の間を非導通にさせる。
The
ここで、基準電位は、自動車の制御システムにおける基準電位でよく、また、自動車内における半導体装置100に対応する基準電位でもよい。基準電位は、半導体装置100をオフにするロー電位でもよく、一例として、0Vである。半導体装置100は、制御端子102と、第1端子104と、第2端子106と、パワー半導体素子110と、遮断回路120と、遮断条件検出部130と、抵抗150と、抵抗160と、ツェナーダイオード170と、を備える。
Here, the reference potential may be a reference potential in an automobile control system, or may be a reference potential corresponding to the
制御端子102は、パワー半導体素子110を制御する制御信号を入力する。制御端子102は、制御信号発生部10に接続され、制御信号を受け取る。第1端子104は、点火コイル30を介して電源40に接続される。第2端子106は、基準電位に接続される。即ち、第1端子104は、第2端子106と比較して高電位側の端子であり、第2端子106は、第1端子104と比較して低電位側の端子である。
The
パワー半導体素子110は、制御信号に応じてゲート電位が制御される。パワー半導体素子110は、ゲート端子(G)、コレクタ端子(C)、およびエミッタ端子(E)を含み、ゲート端子に入力する制御信号に応じて、コレクタ端子およびエミッタ端子の間を電気的に接続または切断する。パワー半導体素子110は、高電位側の第1端子104および低電位側の第2端子106の間に接続され、ゲート電位に応じてオンまたはオフに制御される。パワー半導体素子110は、一例として、絶縁ゲートバイポーラトランジスタ(IGBT)である。また、パワー半導体素子110は、MOSFETであってもよい。
The
パワー半導体素子110は、一例として、数百Vに至る耐圧を有する。パワー半導体素子110は、例えば、基板の第1面側にコレクタ電極が形成され、第1面とは反対側の第2面側にゲート電極およびエミッタ電極が形成される縦型デバイスである。また、パワー半導体素子110は、縦型MOSFETでもよい。一例として、パワー半導体素子110のエミッタ端子は、基準電位と接続される。また、コレクタ端子は、一次コイル32の他端に接続される。なお、本実施例において、パワー半導体素子110は、制御信号がオン電位となることに応じて、コレクタ端子およびエミッタ端子の間を電気的に接続するnチャネル型のIGBTである例について説明する。
As an example, the
遮断回路120は、パワー半導体素子110のゲート端子および基準電位の間に接続される。遮断回路120は、一例として、ゲート電位に応じてドレイン端子およびソース端子の間をオンまたはオフに制御されるFETである。遮断回路120は、ドレイン端子がパワー半導体素子110のゲート端子に接続され、ソース端子が基準電位に接続され、制御端子102から入力する制御信号をパワー半導体素子110のゲート端子に供給するか否かを切り換える。
The
言い換えると、遮断回路120は、ドレイン端子がパワー半導体素子110のゲート端子に接続され、ソース端子がパワー半導体素子110のエミッタ端子に接続され、パワー半導体素子110のゲート端子およびエミッタ端子を電気的に接続して、パワー半導体素子110のゲートをオフ電位にするか否かを切り換える。遮断回路120は、一例として、ゲート端子がハイ電位となることに応じて、ドレイン端子およびソース端子の間を電気的に接続する、ノーマリーオフのスイッチ素子である。この場合、遮断回路120は、nチャネル型のMOSFETであることが望ましい。
In other words, in the
遮断条件検出部130は、制御端子102から入力され、パワー半導体素子110を制御する制御信号が、予め定められた遮断条件を満たすか否かを検出する。遮断条件検出部130は、制御信号が予め定められた閾値を用いて、遮断条件を満たすか否かを検出してよい。遮断条件検出部130は、検出部132と、信号出力部134と、を有する。
The blocking
検出部132は、制御信号が予め定められた閾値を超えたか否かを検出する。検出部132は、例えば、パワー半導体素子110をオンさせる制御信号Vinが閾値Vthin(一例として、2V)より小さくなったことに応じて、遮断条件が満たされたとする。検出部132は、検出結果を信号出力部134に供給する。
The
信号出力部134は、検出部132の検出結果に応じて、遮断回路120を制御する遮断回路制御信号を出力する。信号出力部134は、制御信号が遮断条件を満たしたことを検出した検出結果に応じて、遮断回路120をオンにする遮断回路制御信号を出力する。また、信号出力部134は、制御信号が遮断条件を満たしていない検出結果に応じて、遮断回路120をオフにする遮断回路制御信号を出力する。
The
信号出力部134は、一例として、インバータである。信号出力部134は、第1端子104から入力する電気信号を電源として動作し、検出部132の検出結果を反転出力する。信号出力部134は、遮断回路120に接続され、遮断回路制御信号を当該遮断回路120に供給する。即ち、遮断回路120は、遮断条件検出部130が遮断条件を満たすことを検出したことに応じて、パワー半導体素子110のゲート電位をオフ電位に制御する。
The
抵抗150は、第1端子104と、信号出力部134の高電位側の電源端子との間に設けられ、第1端子104から入力する電気信号を電源として信号出力部134に供給する。なお、第1端子104から入力する電気信号は、パワー半導体素子110のオンまたはオフ状態に応じて変動する。そこで、抵抗150は、第1端子104側から信号出力部134に入力する電流を制限する。例えば、抵抗150は、パワー半導体素子110のコレクタ電圧が400V程度に上昇した場合でも、当該第1端子104側から信号出力部134に入力する電流を予め定められた電流値以下に低減させる保護抵抗として動作する。
The
抵抗160は、制御端子102およびパワー半導体素子110のゲート端子の間に接続される。抵抗160は、遮断回路120がオフ状態の場合、制御信号をパワー半導体素子110のゲート端子に伝達する。抵抗160は、遮断回路120がオン状態で制御信号を基準電位へと流す場合、当該制御信号を電圧降下させる。即ち、パワー半導体素子110のゲート端子には基準電位が供給されることになる。
The
ツェナーダイオード170は、抵抗150および基準電位の間に接続される。ツェナーダイオード170は、第1端子104から信号出力部134の定格を超える電圧が入力することを防止する。例えば、ツェナーダイオード170は、パワー半導体素子110のコレクタ電圧が400V程度に上昇した場合でも、当該第1端子104側から信号出力部134に入力する電圧を予め定められた電圧値にクランプする。ツェナーダイオード170は、一例として、6Vから16V程度にクランプする。
以上の本実施形態に係る半導体装置100は、制御信号がハイ電位になると、パワー半導体素子110がオン状態となる。これにより、電源40から点火コイル30の一次コイル32を介してコレクタ電流Icが流れる。なお、コレクタ電流Icの時間変化dIc/dtは、一次コイル32のインダクタンスおよび電源40の供給電圧に応じて定まり、予め定められた(または設定された)電流値まで増加する。例えば、コレクタ電流Icは、数A、十数A、または数十A程度まで増加する。
In the
そして、制御信号がロー電位となると、パワー半導体素子110はオフ状態となり、コレクタ電流は急激に減少する。コレクタ電流の急激な減少により、一次コイル32の両端電圧は、自己誘導起電力により急激に増加し、二次コイル34の両端に数十kV程度に至る誘導起電力を発生させる。点火装置1000は、このような二次コイル34の電圧を点火プラグ20に供給することにより、点火プラグ20を放電させて燃焼ガスを点火することができる。
When the control signal becomes a low potential, the
図2は、本実施形態に係る半導体装置100の各部の動作波形の第1例を示す。図2は、横軸を時間、縦軸を電圧値または電流値とする。また、図2は、制御端子102から入力する制御信号を「Vin」、検出部132が出力する検出信号を「Vt」、信号出力部134が出力する遮断回路制御信号を「Vs」、パワー半導体素子110のゲート端子の電位を「Vg」、パワー半導体素子110のコレクタ・エミッタ間電流(コレクタ電流とする)を「Ic」、パワー半導体素子110のコレクタ・エミッタ間電圧(コレクタ電圧とする)を「Vc」として、それぞれの時間波形を示す。
FIG. 2 shows a first example of operation waveforms of each part of the
図2は、制御端子102に入力する制御信号Vinが0Vから検出部132の閾値Vthinを超える電圧にリニアに立ち上がり、その後、閾値Vthinを超える電圧から0Vにリニアに立ち下がる三角波の形状の例を示す。また、図2は、当該三角波の形状の制御信号Vinに対する、各部の動作波形を示す。
FIG. 2 shows an example of a triangular wave shape in which the control signal Vin input to the
検出部132は、制御端子102から入力する制御信号を動作電圧として用いてよく、この場合、閾値V1を超える制御信号が入力することに応じて、検出動作を実行する。したがって、検出部132は、制御信号が閾値V1を超えない場合、入力信号をそのまま出力することになる。即ち、検出部132は、制御信号Vinが閾値V1を超えるまでは当該制御信号Vinと略同一の電位を出力する。図2は、検出部132の検出信号Vtが、時刻t1まで、および、時刻t4を経過した後、制御信号Vinと略同一の出力波形となる例を示す。
The
また、検出部132は、Vinが閾値V1を超え、かつ、閾値Vthin以下の電位の場合、遮断条件を満たしたとして、ロー電位を出力する。図2は、検出部132の検出信号Vtが、時刻t1からt2の間、および、時刻t3からt4の間、ロー電位となる例を示す。また、検出部132は、Vinが閾値Vthinを超えた場合、遮断条件を満たさないとして、ハイ電位を出力する。なお、検出部132は、ハイ電位として、制御信号Vinと略同一の電位を出力してよい。図2は、検出部132の検出信号Vtが、時刻t2からt3の間、制御信号Vinと略同一の出力波形となる例を示す。
In addition, when Vin is a potential that exceeds the threshold value V1 and is equal to or less than the threshold value Vthin, the
信号出力部134は、第1端子104から入力する電気信号を電源として動作するので、ハイ電位を出力する場合、コレクタ電圧Vcおよびツェナーダイオード170の降伏電圧Vzdのうち小さい方の電位を出力する。例えば、信号出力部134は、検出信号Vtがロー電位の場合、当該ロー電位の反転信号として、このようなハイ電位を出力する。図2は、信号出力部134の遮断回路制御信号Vsが時刻t2まで、降伏電圧Vzdと略同一の電位を出力する例を示す。
Since the
また、信号出力部134は、検出信号Vtがハイ電位になったことに応じて、当該ハイ電位の反転信号であるロー電位を出力する。図2は、信号出力部134の遮断回路制御信号Vsが、時刻t2からt3においてロー電位となる例を示す。
Further, the
なお、時刻t3からt4において、検出信号Vtがロー電位になるので、信号出力部134は、再びハイ電位を出力する。しかしながら、制御信号Vinがパワー半導体素子110の閾値Vthiよりも大きい電位の範囲にあるので、パワー半導体素子110はオン状態を継続し、コレクタ電圧Vcはパワー半導体素子110のオン時の電位Vclとなる。当該電位Vclは、ツェナーダイオード170の降伏電圧Vzdよりも小さい電位となるので、図2の例に示すように、信号出力部134の遮断回路制御信号Vsは、時刻t3からt4において、コレクタ端子のオン時の電位Vclと略同一の電位を出力することになる。
Since the detection signal Vt becomes a low potential from time t3 to t4, the
また、時刻t4を超えると、検出信号Vtがロー電位になり、制御信号Vinがパワー半導体素子110の閾値Vthiよりも小さい電位の範囲にあるので、パワー半導体素子110はオフ状態に切り換わり、コレクタ電圧Vcは電源40が供給する定電圧Vbと略同一となる。したがって、図2の例に示すように、信号出力部134の遮断回路制御信号Vsは、時刻t4を超えた場合、降伏電圧Vzdと略同一のハイ電位となる。
When the time t4 is exceeded, the detection signal Vt becomes a low potential, and the control signal Vin is in a potential range smaller than the threshold value Vthi of the
パワー半導体素子110のゲート端子の電位Vgは、遮断回路制御信号Vsが遮断回路120の閾値を超えるハイ電位の場合、ロー電位となる。また、電位Vgは、遮断回路制御信号Vsが遮断回路120の閾値以下のロー電位の場合、制御信号Vinと略同一の電位となる。図2は、Vgが、時刻t2まで、および、時刻t4を超えた場合、ロー電位となり、時刻t2から時刻t4において、制御信号Vinと略同一の電位となる例を示す。
The potential Vg of the gate terminal of the
パワー半導体素子110は、このようなゲート端子の電位Vgに応じて動作する。即ち、図2の例において、パワー半導体素子110は、時刻t2から時刻t4において、オン状態となり、時刻t2までの期間および時刻t4を超えた期間は、オフ状態となる。
The
即ち、パワー半導体素子110のコレクタ電流Icは、VgがVthinを超えるまでは略零となり(オフ)、VgがVthinを超えた電位であることに応じて流れ(オン)、その最大値は(Vb−Vbi)/(Rl+Ron)である。ここで、Vbは電源40が供給する定電圧、Vbiはパワー半導体素子110の内蔵電位、Rlは一次コイル32の抵抗、Ronはパワー半導体素子110のオン抵抗である。図2は、コレクタ電流Icが、時刻t2までの期間および時刻t4を超えた期間においてオフとなり、時刻t2から時刻t4において、(Vb−Vbi)/(Rl+Ron)となる例を示す。
That is, the collector current Ic of the
パワー半導体素子110のコレクタ電圧Vcは、VgがVthinを超えるまではハイ電位となり、VgがVthinを超えた電位であることに応じてロー電位となる。図2は、Vcが、時刻t2においてロー電位となり、時刻t4においてハイ電位となる例を示す。
The collector voltage Vc of the
ここで、図1に示す半導体装置100は、パワー半導体素子110がオフしている状態において、コレクタ電圧Vcが、電源40が供給する定電圧Vbと略同等となる。この場合、信号出力部134は、ツェナーダイオード170の降伏電圧を上限として、Vbと略同等の電位を出力する。なお、Vbが遮断回路120の閾値(一例として、1.1V)より大きい場合、遮断回路120はパワー半導体素子110を遮断する。本実施例において、定電圧Vbは、一例として14Vなので、コレクタ電圧Vcは、時刻t2までの期間および時刻t4を超えた期間において定電圧Vbと略同一の電位となる。
Here, in the
また、パワー半導体素子110がオンしている状態において、コレクタ電圧Vcは、Vbと、パワー半導体素子110の内蔵電位Vbiと、パワー半導体素子110のオン抵抗Ronと、一次コイル32の抵抗Rlと、で決まり、Vc=(Vb−Vbi)×Ron/(Ron+Rl)+Vbiとなる。例えば、Vbi=0.6V、Ron=50mΩ、Rl=0.6Ωとすると、Vb=14Vの場合、Vc=1.63Vであり、Vb=6Vの場合、Vc=1.02Vである。
In the state where the
即ち、パワー半導体素子110がオンしている状態で検出部132が遮断条件を検出した時、Vb=14Vであれば遮断回路120はパワー半導体素子110を遮断するが、Vb=6Vであれば遮断できない。本実施例において、定電圧Vbは、一例として14Vなので、コレクタ電圧Vcは、時刻t2および時刻t4の期間においてVcl=1.63Vと略同一の電位となる。
That is, when the
以上のように、半導体装置100は、時刻t3からt4の間において、制御信号Vinが遮断条件を満たしても、パワー半導体素子110をオン状態のままにしてしまうことがわかる。このような誤動作が発生して、当該誤動作した状態のまま動作を継続させると、パワー半導体素子110等が故障してしまうことがある。また、パワー半導体素子110等の故障にとどまらず、パワー半導体素子110に接続される内燃機関等にまで不具合等を発生させてしまうこともある。
As described above, it can be seen that the
なお、パワー半導体素子110は、閾値Vthiがより小さくなると損失も小さくなり、スイッチとして有利になるので、誤動作の発生と相反する。そこで、本実施形態に係る半導体装置200は、閾値Vthiの値に依存することなく、パワー半導体素子110がオンしている場合であっても、制御信号Vinが遮断条件を満たしたことに応じて、パワー半導体素子110を確実に遮断して誤動作を防止する。
Note that the
図3は、本実施形態に係る点火装置2000の構成例を示す。図3に示す点火装置2000において、図1に示された本実施形態に係る点火装置2000の動作と略同一のものには同一の符号を付け、説明を省略する。点火装置2000は、半導体装置200を備える。なお、点火装置2000が備える制御信号発生部10、点火プラグ20、点火コイル30、および電源40については説明を省略する。
FIG. 3 shows a configuration example of the
半導体装置200は、制御端子202と、第1端子204と、第2端子206と、パワー半導体素子110と、遮断回路120と、遮断条件検出部130と、抵抗150と、抵抗160と、ツェナーダイオード170と、第1の整流素子210と、第2の整流素子220と、を備える。
The
制御端子202は、パワー半導体素子110を制御する制御信号を入力する。制御端子202は、制御信号発生部10に接続され、制御信号を受け取る。第1端子204は、点火コイル30を介して電源40に接続される。第2端子206は、基準電位に接続される。即ち、第1端子204は、第2端子206と比較して高電位側の端子であり、第2端子206は、第1端子204と比較して低電位側の端子である。
The
なお、パワー半導体素子110、遮断回路120、抵抗150、抵抗160、およびツェナーダイオード170については、図1で説明したので、ここでは説明を省略する。
The
遮断条件検出部130は、第1端子204および制御端子202に接続される入力端子140を有し、入力端子140から入力する電気信号を電源として用いる。即ち、遮断条件検出部130は、第1端子204からの電気信号と、制御端子202からの制御信号との2系統の信号を電源として用いる。これにより、信号出力部134は、第1端子204からの電気信号の信号電圧が低下した場合に、制御端子202からの電気信号の信号電圧で補うことができ、安定な電源電圧を入力端子140から受け取ることができる。
The interruption
第1の整流素子210は、制御端子202および遮断条件検出部130の入力端子140の間に接続される。第1の整流素子210は、制御端子202から入力する制御信号を信号出力部134に供給すると共に、制御端子202へと逆流する電気信号を抑制する。これにより、信号出力部134は、パワー半導体素子110を制御する制御信号を入力する制御端子202から、第1の整流素子210を介して電源供給を受ける。例えば、制御信号として5V程度のハイ電位が制御端子202から入力する場合、第1の整流素子210は、4.4V程度の電位を信号出力部134に供給する。ここで、第1の整流素子210の閾値Vfを0.6V程度とした。第1の整流素子210は、一例として、ダイオードである。
The
第2の整流素子220は、第1端子204および遮断条件検出部130の入力端子140の間に接続される。第2の整流素子220は、抵抗150および信号出力部134の間に接続されてよく、抵抗150を介して第1端子204の電位を信号出力部134に供給すると共に、第1端子204へと逆流する電気信号を抑制する。これにより、信号出力部134は、第1端子204から第2の整流素子220を介して電源供給を受ける。
The
例えば、ツェナーダイオード170の降伏電圧Vzdが6V程度の場合、コレクタ電圧Vcが6V以上であることを条件に、第2の整流素子220は、5.4V程度の電位を信号出力部134に供給する。ここで、第2の整流素子220の閾値Vfを0.6V程度とした。第2の整流素子220は、一例として、ダイオードである。
For example, when the breakdown voltage Vzd of the
この場合、第1端子204および第2の整流素子220の間には、抵抗150が接続される。抵抗150は、第1端子104側から入力端子140を介して信号出力部134に入力する電流を制限する抵抗性を有する素子であればよく、抵抗素子に限定されるものではない。
In this case, a
以上の本実施形態に係る半導体装置200は、図1で説明した半導体装置100と同様に、制御信号がハイ電位となる場合、パワー半導体素子110がオン状態となる。これにより、図1で説明したように、点火装置2000は点火プラグ20を放電させて燃焼ガスを点火できる。
In the
また、制御信号がハイ電位からロー電位に変わる場合、信号出力部134はまず、4.4V程度の電位を出力し、パワー半導体素子110の遮断を開始する。遮断開始後、Vc>Vinとなると信号出力部134の出力電位はVc−Vfとなりパワー半導体素子110の遮断を継続する。つまり、制御端子202とコレクタ電圧はいずれかがハイ電位以上なので、信号出力部134は電源電圧が不足することはなくパワー半導体素子110の誤動作を防止できる。このような点火装置2000の各部の詳細について次に説明する。
When the control signal changes from a high potential to a low potential, the
図4は、本実施形態に係る検出部132の構成例を示す。検出部132は、制御信号入力部302、検出信号出力部304、基準電位入力部306、抵抗310、抵抗320、インバータ330、およびインバータ340を含む。
FIG. 4 shows a configuration example of the
制御信号入力部302は、制御端子202から入力される制御信号を入力する。検出部132は、当該制御信号を電源として動作する。検出信号出力部304は、検出部132の検出結果を出力する。検出信号出力部304は、一例として、信号出力部134に接続され、制御信号の検出結果として、制御信号と同じ論理の電位を出力する。基準電位入力部306は、基準電位に接続される。
The control
抵抗310および抵抗320は、制御信号入力部302および基準電位入力部306の間に直列に接続され、制御信号入力部302から入力する制御信号Vinを分圧する。ここで、抵抗310および抵抗320が分圧して出力する分圧電位は、抵抗310および抵抗320の間の電位である。例えば、抵抗310の抵抗値をR1、抵抗320の抵抗値をR2とすると、分圧電位は、Vin・R2/(R1+R2)となる。一例として、制御信号が過渡的にオフ電位(一例として、0V)からオン電位(一例として、5V)にリニアに立ち上がる場合、分圧電位も、0Vから5・R2/(R1+R2)までリニアに立ち上がる。
The
インバータ330は、抵抗310および抵抗320の間に入力端子が接続され、分圧電位を受け取って出力端子から論理を反転した信号を出力する。インバータ340は、インバータ330の出力信号を受け取って、論理を反転した信号を出力する。
The
なお、インバータ330、およびインバータ340は、それぞれ制御信号入力部302から入力する制御信号を動作電源とする。したがって、各インバータは、制御信号が過渡的に立ち上がる過程において、当該制御信号がインバータの閾値に至るまでは、制御信号と略同一の電位の信号を出力する。なお、本例において、各インバータの閾値は、略同一の値V1とする。このような検出部132の各部における動作を、図5を用いて説明する。
Note that each of the
図5は、本実施形態に係る検出部132の各部の動作波形の一例を示す。図5は、横軸を時間、縦軸を出力電位とする。図5は、制御信号入力部302に入力する制御信号Vinがオフ電位(0V)からオン電位(5V)にリニアに立ち上がる場合に対する、インバータ330およびインバータ340の出力電位の一例を示す。インバータ330の出力電位Vout1、およびインバータ340の出力電位Vout2は、入力電位がインバータの閾値V1に至るまでは、電源電位(即ち、制御信号Vin)と略同一の電位となる。
FIG. 5 shows an example of the operation waveform of each part of the
インバータ330は、電源の電位が閾値V1を超えても、入力する分圧電位Vin・R2/(R1+R2)が閾値V1以下の値なので、入力電位はロー電位となり、反転出力がハイ電位となる。なお、インバータ330は、ハイ電位を出力させるように動作しても、電源電位がハイ電位(例えば5V)に至る過程の過渡的な電位の場合、当該電源電位をハイ電位として出力する。図5は、インバータ330の出力電位Vout1が、時刻t1以降において、電源電位Vinと略同一の電位を出力する例を示す。
In the
インバータ330は、電源の電位が閾値V1を超え、かつ、入力する分圧電位が閾値V1を超えたこと(即ち、ハイ電位の入力)に応じて、ロー電位を反転出力とする。図5は、インバータ330の出力電位Vout1が、時刻t2においてロー電位(0V)となる例を示す。
The
インバータ340は、電源の電位が閾値V1を超え、入力電位が閾値V1を超えた電位であることに応じて、ロー電位を反転出力とする。図5は、インバータ340の出力電位Vout2が、時刻t1においてロー電位となる例を示す。インバータ340は、電源の電位が閾値V1を超え、入力電位がロー電位であることに応じて、ハイ電位を反転出力とする。なお、インバータ340は、電源電位がハイ電位に至る過程の過渡的な電位の場合、当該電源電位をハイ電位として出力する。図5は、インバータ340の出力電位Vout2が、時刻t2を経過した後において、電源電位Vinと略同一の電位となる例を示す。
The
検出部132は、このようなインバータ340の出力電位Vout2を、検出信号として検出信号出力部304から出力する。そして、信号出力部134は、第1端子204および制御端子202から入力する電気信号を電源として用い、当該検出信号に応じて、遮断回路120を制御する。これにより、本実施形態に係る半導体装置200は、外部からの制御信号に応じて、点火コイル30に流れる電流を制御するイグナイタとして動作する。半導体装置200の動作について、図6を用いて説明する。
The
図6は、本実施形態に係る半導体装置200の各部の動作波形の例を示す。図6は、横軸を時間、縦軸を電圧値または電流値とする。また、図6は、制御端子202から入力する制御信号を「Vin」、検出部132が出力する検出信号を「Vt」、信号出力部134が出力する遮断回路制御信号を「Vs」、パワー半導体素子110のゲート端子の電位を「Vg」、パワー半導体素子110のコレクタ・エミッタ間電流(コレクタ電流とする)を「Ic」、パワー半導体素子110のコレクタ・エミッタ間電圧(コレクタ電圧とする)を「Vc」として、それぞれの時間波形を示す。
FIG. 6 shows an example of the operation waveform of each part of the
検出部132の検出信号Vtの時間波形は、図5で説明したインバータ340の出力電位Vout2と略同一である。また、検出部132の検出信号Vtは、図2に示した半導体装置100の検出部132の時間波形Vtと略同一でもあるので、ここでは説明を省略する。
The time waveform of the detection signal Vt of the
信号出力部134は、検出信号Vtの反転出力なので、時刻t2まではハイ電位を出力するように動作する。この場合、図2で説明したように、第1端子204から入力端子140に入力する電位は、パワー半導体素子110のコレクタ電圧Vcと、ツェナーダイオード170の降伏電圧Vzdの小さい方の電位から第2の整流素子220の閾値Vfを減じた電位となる。即ち、パワー半導体素子110はオフ状態であることから、時刻t2までは、Vzd−Vfとなる。したがって、信号出力部134は、電位Vzd−Vfが電源電圧として入力するので、図2と同様に、当該電位Vzd−Vfと略同一の遮断回路制御信号Vsを出力する。
Since the
また、信号出力部134は、時刻t2を超えると、検出信号Vtの反転出力としてロー電位を出力する。また、信号出力部134は、時刻t3を超えると、検出信号Vtの反転出力としてハイ電位を出力するように動作する。この場合、時刻t3を超えてから、制御信号Vinの電位がVthi以下になるまでは、図2で説明したように、第1端子204から入力端子140に入力する電位は、コレクタ端子のオン時の電位Vclと略同一の電位となる。その一方、制御端子202から入力端子140に入力する制御信号Vinの電位は、Vthiを超える電位である。
Further, when the time t2 is exceeded, the
したがって、本実施形態の信号出力部134は、当該制御信号Vinを電源として用いるので、検出信号Vtが時刻t3においてロー電位となることに応じて、反転出力のハイ電位の遮断回路制御信号Vsを出力することができる。これにより、遮断回路120は、パワー半導体素子110のゲートをオフ電位にするので、パワー半導体素子110はオフ状態となり、コレクタ電圧はVbとなる。即ち、第1端子204から入力端子140に入力する電位は、Vzd−Vfとなるので、信号出力部134は、当該電位Vzd−Vfと略同一の遮断回路制御信号Vsを、時刻t3から出力することができる。
Therefore, since the
以上のように、信号出力部134が出力する遮断回路制御信号Vsは、図6の例に示すように、時刻t2まで、および、時刻t3を経過した後において、ハイ電位となり、時刻t2からt3の期間はロー電位となる。このような遮断回路制御信号Vsに応じて、遮断回路120は、パワー半導体素子110のゲート電位Vgを制御するので、ゲート電位Vgは、図6の例のように、時刻t2からt3の期間は制御信号Vinと略同一の電位となり、時刻t2まで、および、時刻t3を経過した後において、ロー電位となる。
As described above, the cutoff circuit control signal Vs output by the
したがって、パワー半導体素子110は、時刻t2からt3の期間はオン状態となり、時刻t2まで、および、時刻t3を経過した後はオフ状態となる。これにより、コレクタ電流Icは、図6の例に示すように、時刻t2まではオフし、VgがVthinを超えた電位であることに応じてオンし、その最大値は(Vb−Vbi)/(Rl+Ron)である。
Therefore, the
また、パワー半導体素子110のコレクタ電圧Vcは、時刻t2まで、および、時刻t3を経過した後はハイ電位となり、時刻t2からt3の期間はロー電位となる。図6は、コレクタ電圧Vcが、時刻t2からt3の期間においてロー電位(Vcl)となり、時刻t2まで、および、時刻t3を経過した後においてハイ電位(Vb)となる例を示す。
Further, the collector voltage Vc of the
以上の本実施形態に係る半導体装置200は、制御信号Vinがオンからオフに切り換わる場合においても、2系統の電源を用いることにより、パワー半導体素子110を遮断することができる。したがって、半導体装置200は、遮断信号に応じて、パワー半導体デバイスを確実に遮断することができ、誤動作を防止できる。
The
以上の本実施形態に係る半導体装置200は、第1端子204および第2の整流素子220の間に抵抗150が接続される例を説明した。これに代えて、例えば、第1端子204および第2の整流素子220の間には、スイッチ素子が接続されてもよい。図7は、本実施形態に係る点火装置2000の第1変形例を示す。本変形例の点火装置2000において、図3に示された本実施形態に係る点火装置2000の動作と略同一のものには同一の符号を付け、説明を省略する。
In the
本変形例の点火装置2000は、第1端子204および第2の整流素子220の間にスイッチ素子350が接続された例を示す。当該スイッチ素子350は、一例として、デプレッション型のMOSFETでよく、この場合、ドレインが第1端子204に、ソースが第2の整流素子220に、ゲートがソースにそれぞれ接続されてよい。これにより、コレクタ電圧Vcが過大になっても、スイッチ素子350は、コレクタ電圧Vcに対応してドレーン・ソース間の抵抗値を大きくすることができる。即ち、スイッチ素子350は、第2の整流素子220に流れる電流を、一例として、100μA程度に制限することができ、コレクタ電圧Vcの増加に伴って過大な電流が流れることを防止できる。
The
以上のように、本実施形態に係る半導体装置200がパワー半導体素子110を遮断することができることを説明したが、これに加えて、半導体装置200は、過渡的な遮断時間を更に短縮させてもよい。このような半導体装置200を説明すべく、まずは、図1に示した本実施形態に係る半導体装置100の過渡応答について説明する。
As described above, it has been described that the
図8は、本実施形態に係る半導体装置100の各部の動作波形の第2例を示す。図8は、横軸を時間、縦軸を電圧値または電流値とする。また、図8は、制御端子102から入力する制御信号を「Vin」、検出部132が出力する検出信号を「Vt」、信号出力部134が出力する遮断回路制御信号を「Vs」、パワー半導体素子110のゲート端子の電位を「Vg」、パワー半導体素子110のコレクタ電流を「Ic」、パワー半導体素子110のコレクタ電圧を「Vc」として、それぞれの時間波形を示す。
FIG. 8 shows a second example of the operation waveform of each part of the
図8は、制御信号Vinが時刻t5においてオン、時刻t7においてオフとなる矩形波の形状の例を示す。なお、当該矩形波の振幅値は、検出部132の閾値Vthinを超える電圧とする。これにより、検出部132が出力する検出信号Vtも、時刻t5においてハイ電位、時刻t7においてロー電位となる矩形波の形状となる。
FIG. 8 shows an example of the shape of a rectangular wave in which the control signal Vin is on at time t5 and off at time t7. Note that the amplitude value of the rectangular wave is a voltage exceeding the threshold value Vthin of the
このような検出部132の検出信号Vtに応じて、遮断回路制御信号Vsは、時刻t5までがハイ電位、時刻t5から時刻t7においてロー電位、時刻t7からハイ電位となる。したがって、パワー半導体素子110のゲート電位Vgは、時刻t5においてハイ電位、時刻t7においてロー電位となる矩形波の形状となる。これにより、コレクタ電流Icは、時刻t5から流れ始め、一例として、時刻t6においてコレクタ電流Icが飽和する。コレクタ電圧Vcは、このようなコレクタ電流Icと同様に、時刻t5から増加し始め、時刻t6においてパワー半導体素子110のオン時の電位Vclに達する。
In response to the detection signal Vt of the
そして、時刻t7において、ゲート電位Vgがロー電位となってパワー半導体素子110がオフに切り換わるので、コレクタ電流Icが遮断され、コレクタ電圧Vcが急激に増加した後、電源40の電圧Vbと等しくなる。このような半導体装置100の過渡的な動作を次に説明する。
At time t7, the gate potential Vg becomes a low potential and the
図9は、図8に示す動作波形の第2例を拡大した波形の一例を示す。図9は、図8において、制御信号Vinがオフに切り換わる前後の時間を100倍程度拡大した例を示す。図9において、制御信号Vinがオフとなる時刻を改めて時刻t7aとする。検出部132が出力する検出信号Vtは、制御信号Vinに応じて、時刻t7aでロー電位となる。
FIG. 9 shows an example of an enlarged waveform of the second example of the operation waveform shown in FIG. FIG. 9 shows an example in which the time before and after the control signal Vin is switched off in FIG. In FIG. 9, the time when the control signal Vin is turned off is changed to time t7a. The detection signal Vt output from the
過渡的には、制御信号Vinがオフになると、パワー半導体素子110のゲート電位Vgは、時刻t7aからt7bに示すように徐々に低下する。ゲート電位Vgの減少量は僅かなので、時刻t7aからt7bの期間において、遮断回路制御信号Vs、コレクタ電流Ic、およびコレクタ電圧Vcは、ほとんど変動せずに時刻t7aの値を保持する。
Transitionally, when the control signal Vin is turned off, the gate potential Vg of the
パワー半導体素子110のゲート電位Vgが低下すると、パワー半導体素子110は、やがてピンチオフする。この場合、コレクタ電圧Vcは増加を始め、コレクタからゲートにミラー電流が流れてゲート電位Vgの低下が停止する。図9において、ゲート電位Vgが略一定の電圧を保持する期間を時刻t7bからt7cとした。当該時刻t7bからt7cの期間において、遮断回路制御信号Vsは、コレクタ電圧Vcの増加に伴って増加し始める。また、コレクタ電流Icは、ほとんど変動せずに時刻t7aの値を保持する。
When the gate potential Vg of the
そして、パワー半導体素子110のコレクタ電圧Vcが増加して一定値に達すると、ゲート・コレクタ間の空乏層の拡大が止まり、ミラー電流も止まる。これによって、パワー半導体素子110のゲート電位Vgは0Vに至るまで低下する。図9において、ゲート電位Vgが閾値Vthiまで低下する期間を時刻t7cからt7dとした。このようなゲート電位Vgの減少に伴い、遮断回路制御信号Vsおよびコレクタ電圧Vcは増加し、コレクタ電流Icは減少する。
When the collector voltage Vc of the
パワー半導体素子110のゲート電位Vgが0Vになると、遮断回路制御信号Vsは電圧Vzdに、コレクタ電流Icは0Aに、コレクタ電圧Vcは急激に増加した後に電圧Vbに、それぞれ等しくなる。以上のように、半導体装置100は、過渡的には、制御信号Vinがオフになった時刻t7aから時刻t7dまでの遮断時間が経過してから、ゲート電位Vgが閾値Vthiより小さくなる。そこで、本実施形態に係る半導体装置200は、このような遮断時間を短縮する。
When the gate potential Vg of the
図10は、本実施形態に係る点火装置2000の第2変形例を示す。第2変形例の点火装置2000において、図3に示された本実施形態に係る点火装置2000の動作と略同一のものには同一の符号を付け、説明を省略する。第2変形例の半導体装置200は、遮断条件検出部130の入力端子140が、第1端子204と、パワー半導体素子110のゲート端子と、抵抗性の素子を介して制御端子202と、に接続される例を示す。
FIG. 10 shows a second modification of the
即ち、半導体装置200は、図3の例と同様に、入力端子140が、第2の整流素子220および抵抗150を介して第1端子204と接続される。また、入力端子140は、第1の整流素子210を介してパワー半導体素子110のゲート端子に接続される。また、入力端子140は、第1の整流素子210および抵抗性の素子を介して制御端子202に接続される。即ち、第1の整流素子210は、抵抗性の素子および入力端子140の間に接続され、また、第1の整流素子210は、パワー半導体素子110のゲート端子および入力端子140の間に接続される。なお、抵抗性の素子は、抵抗またはスイッチ素子である。図10は、抵抗性の素子が抵抗160である例を示す。
That is, in the
このように、第2変形例の点火装置2000は、パワー半導体素子110のゲート端子および入力端子140の間の抵抗値が、制御端子202および入力端子140の間の抵抗値と比較して低くなる。したがって、制御端子202の電圧が0Vになり、過渡的にゲートに充電された電荷およびミラー電流がゲート端子から制御端子202に流れた場合、図1に示す半導体装置100と比較して、半導体装置200の入力端子140の電位は抵抗160の電圧降下の分だけ高くなる。
As described above, in the
即ち、パワー半導体素子110のコレクタ電圧VcがVcl程度の低い電圧で、かつ、制御端子202の電圧が0Vになっても、ミラー電流が流れることによって、信号出力部134は、抵抗160の電圧降下に対応する電源電圧を入力端子140から受け取ることができる。この場合、信号出力部134は、抵抗160の抵抗値に応じた電圧を、遮断回路制御信号Vsとして出力することができる。このような第2変形例の半導体装置200の過渡応答について次に説明する。
That is, even if the collector voltage Vc of the
図11は、第2変形例の半導体装置200の各部の動作波形の一例を示す。図11は、図8に示す動作波形に示す制御信号Vinが制御端子202に入力された場合の動作波形の一例を示す。なお、図11の横軸および縦軸は、図9に示す動作波形の横軸および縦軸と略同一のスケールで示すものとする。
FIG. 11 shows an example of the operation waveform of each part of the
即ち、図11の横軸は時間、縦軸は電圧値または電流値を示す。また、図11は、制御端子202から入力する制御信号を「Vin」、検出部132が出力する検出信号を「Vt」、信号出力部134が出力する遮断回路制御信号を「Vs」、パワー半導体素子110のゲート端子の電位を「Vg」、パワー半導体素子110のコレクタ電流を「Ic」、パワー半導体素子110のコレクタ電圧を「Vc」として、それぞれの時間波形を示す。
That is, the horizontal axis in FIG. 11 represents time, and the vertical axis represents a voltage value or a current value. In FIG. 11, the control signal input from the
図11において、制御信号Vinがオフとなる時刻をt7aとする。検出部132が出力する検出信号Vtは、制御信号Vinに応じて、時刻t7aでロー電位となる。制御信号Vinがオフになると、パワー半導体素子110のゲート電位Vgは、時刻t7aからt7b'に示すように徐々に低下する。
In FIG. 11, the time when the control signal Vin is turned off is assumed to be t7a. The detection signal Vt output from the
ここで、入力端子140の電位は、制御端子202の電位(即ち、0V)よりも抵抗160の電圧降下の分だけ高くなる。したがって、時刻t7aからt7b'の期間において、遮断回路制御信号Vsは、図9に示す時刻t7aからt7bの期間の制御信号Vsよりも大きい電圧値とすることができる。特に、半導体装置200は、抵抗160の抵抗値の設定に応じて、時刻t7aからt7b'の期間の遮断回路制御信号Vsを、遮断回路120の閾値Vthsより大きくすることができる。これにより、遮断回路120がオン状態になるので、ゲート電位Vgが減少する速度は、図9に示すゲート電位Vgの減少速度よりも早くなる。即ち、パワー半導体素子110がピンチオフする時刻t7b'は、時刻t7bと比較して早い時刻となる。
Here, the potential of the
図9の例と同様に、パワー半導体素子110がピンチオフし、コレクタ電圧Vcが増加を始めると、コレクタからゲートにミラー電流が流れてゲート電位Vgの低下が停止する。図11において、ゲート電位Vgが略一定の電圧を保持する期間を時刻t7b'からt7c'とした。当該時刻t7b'からt7c'の期間において、遮断回路制御信号Vsは、閾値Vthsより大きい状態を継続することができるので、遮断回路120は、オン状態を保持する。
Similarly to the example of FIG. 9, when the
これにより、パワー半導体素子110のゲートからのミラー電流を、遮断回路120を介してより多く流すことができ、コレクタ電圧Vcの増加速度を、図9に示すコレクタ電圧Vcの増加速度よりも早くすることができる。即ち、パワー半導体素子110のミラー電流が止まるまでの期間(時刻t7b'からt7c')は、図9に示す時刻t7bからt7cの期間と比較して短くなる。
Thereby, more mirror current from the gate of the
パワー半導体素子110のミラー電流が止まると、ゲート電位Vgは0Vに至るまで低下する。図11において、ゲート電位Vgが閾値Vthiまで低下する期間を時刻t7c'からt7d'とした。このようなゲート電位Vgの減少に伴い、遮断回路制御信号Vsおよびコレクタ電圧Vcは増加し、コレクタ電流Icは減少する。パワー半導体素子110のゲート電位Vgが0Vになると、図9の例と同様に、遮断回路制御信号Vsは電圧Vzdに、コレクタ電流Icは0Aに、コレクタ電圧Vcは急激に増加した後に電圧Vbに、それぞれ等しくなる。
When the mirror current of the
以上のように、半導体装置200は、時刻t7dよりも早い時刻t7d'において、ゲート電位Vgを閾値Vthiより小さくすることができる。即ち、第2変形例の半導体装置200は、時刻t7aから時刻t7c'までの期間を、図9に示す半導体装置100の時刻t7aから時刻t7cまでの期間と比較して短くするので、遮断時間を短縮できる。
As described above, the
図12は、本実施形態に係る点火装置2000の第3変形例を示す。第3変形例の点火装置2000において、図11に示された第2変形例の点火装置2000の動作と略同一のものには同一の符号を付け、説明を省略する。第3変形例の点火装置2000は、遅延回路230を更に備える。
FIG. 12 shows a third modification of the
遅延回路230は、遮断条件検出部130および遮断回路120の間に設けられ、遮断条件検出部130が遮断回路120に伝送する信号を遅延させる。遅延回路230は、抵抗性の素子および容量性の素子を有してよい。また、遅延回路230は、インダクタンス素子および容量性の素子を有してもよい。遅延回路230は、ノイズ等の高周波成分を低下させるフィルタ回路等でよい。図12は、遅延回路230が抵抗232およびキャパシタ234を有する例を示す。
The
この場合、遅延回路230は、当該遅延回路230を通過する信号を、抵抗232の抵抗値およびキャパシタ234の容量値に応じて定まる遅延時間だけ遅延させる。即ち、遮断条件検出部130の信号出力部134から出力される遮断回路制御信号Vsは、遅延回路230によって遅延した後、遮断回路120に入力する。これにより、パワー半導体素子110がオン状態の場合に、信号出力部134から出力される遮断回路制御信号Vsが一時的にハイ電位になっても、遅延時間よりも短い時間でロー電位になれば、パワー半導体素子110がオフに切り換わることを防止できる。
In this case, the
例えば、ノイズ等によって遮断条件検出部130が誤作動して、突発的に遮断回路制御信号Vsがハイ電位となることがある。第3変形例の点火装置2000は、このような場合において、遅延時間よりも短い時間で遮断回路制御信号Vsがロー電位に戻れば、パワー半導体素子110の誤作動を防止できる。このような第3変形例の点火装置2000の過渡応答について、次に説明する。
For example, the cutoff
図13は、第3変形例の半導体装置200の各部の動作波形の一例を示す。図13は、図11と同様に、図8に示す動作波形に示す制御信号Vinが制御端子202に入力された場合の動作波形の一例を示す。なお、図13の横軸および縦軸は、図9に示す動作波形の横軸および縦軸と略同一のスケールで示すものとする。
FIG. 13 shows an example of the operation waveform of each part of the
即ち、図13の横軸は時間、縦軸は電圧値または電流値を示す。また、図13は、制御端子202から入力する制御信号を「Vin」、検出部132が出力する検出信号を「Vt」、信号出力部134が出力する遮断回路制御信号を「Vs」、遮断回路120のゲートに入力する遮断回路制御信号を「Vs'」、パワー半導体素子110のゲート端子の電位を「Vg」、パワー半導体素子110のコレクタ電流を「Ic」、パワー半導体素子110のコレクタ電圧を「Vc」として、それぞれの時間波形を示す。
That is, the horizontal axis in FIG. 13 represents time, and the vertical axis represents voltage value or current value. In FIG. 13, the control signal input from the
図13において、制御信号Vinがオフとなる時刻をt7aとする。検出部132が出力する検出信号Vtは、制御信号Vinに応じて、時刻t7aでロー電位となる。制御信号Vinがオフになったことに応じて、信号出力部134が出力する遮断回路制御信号Vsはハイ電位となる。ここで、信号出力部134および遮断回路120の間に遅延回路230が設けられているので、遮断回路120のゲートに入力する遮断回路制御信号Vs'は、抵抗232およびキャパシタ234で定まる時定数に応じて、徐々に増加する。
In FIG. 13, the time when the control signal Vin is turned off is t7a. The detection signal Vt output from the
そして、時刻t7a'において、遮断回路120のゲートに入力する遮断回路制御信号Vs'が遮断回路120の閾値Vthsに達すると、遮断回路120がオン状態に移行する。遮断回路120がオン状態に移行することに応じて、パワー半導体素子110のゲート電位Vgは、時刻t7a'から時刻t7b"において徐々に低下する。なお、時刻t7b"は、図11に示す時刻t7b'から、遅延回路230の遅延時間だけ遅れた時刻と略同一の時刻でよい。同様に、図13に示す時刻t7c"および時刻t7d"のそれぞれは、図11に示す時刻t7c'および時刻t7d'のそれぞれから、遅延回路230の遅延時間だけ遅れた時刻と略同一の時刻でよい。
At time t7a ′, when the cutoff circuit control signal Vs ′ input to the gate of the
また、第3変形例の半導体装置200は、第2変形例の半導体装置200に遅延回路230を追加した構成なので、時刻t7b"以降の各部の動作波形は、図11に示す時刻t7b'以降の各部の動作波形と同様の動作波形となる。なお、遮断回路120のゲートに入力する遮断回路制御信号Vs'は、信号出力部134が出力する遮断回路制御信号Vsを時定数に応じて遅延させた波形となる。また、図13の遮断回路制御信号Vsは、図12の遮断回路制御信号Vsと比較して、遅延回路230によるフィルタリング効果によって高周波信号が除去された例を示す。
Further, since the
以上のように、第3変形例の半導体装置200は、遅延回路230を追加することにより、第2変形例の半導体装置200の動作と略同様の動作を実行させつつ、遅延時間よりも短いパルス幅のノイズが遮断回路制御信号Vsに混入しても、パワー半導体素子110に誤動作が生じることを防止できる。
As described above, the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.
10 制御信号発生部、20 点火プラグ、30 点火コイル、32 一次コイル、34 二次コイル、40 電源、100 半導体装置、102 制御端子、104 第1端子、106 第2端子、110 パワー半導体素子、120 遮断回路、130 遮断条件検出部、132 検出部、134 信号出力部、140 入力端子、150 抵抗、160 抵抗、170 ツェナーダイオード、200 半導体装置、202 制御端子、204 第1端子、206 第2端子、210 第1の整流素子、220 第2の整流素子、230 遅延回路、232 抵抗、234 キャパシタ、302 制御信号入力部、304 検出信号出力部、306 基準電位入力部、310 抵抗、320 抵抗、330 インバータ、340 インバータ、350 スイッチ素子、1000 点火装置、2000 点火装置
DESCRIPTION OF
Claims (12)
制御端子から入力され、前記パワー半導体素子を制御する制御信号が、予め定められた遮断条件を満たすか否かを検出する遮断条件検出部と、
前記遮断条件検出部が前記遮断条件を満たすことを検出したことに応じて、前記パワー半導体素子の前記ゲート電位をオフ電位に制御する遮断回路と、
を備え、
前記遮断条件検出部は、前記第1端子および前記制御端子に接続される入力端子を有し、前記入力端子から入力する電気信号を電源として用いる、半導体装置。 A power semiconductor element connected between a first terminal on a high potential side and a second terminal on a low potential side and controlled to be turned on or off according to a gate potential;
A blocking condition detection unit that detects whether a control signal that is input from a control terminal and controls the power semiconductor element satisfies a predetermined blocking condition;
A cutoff circuit that controls the gate potential of the power semiconductor element to an off potential in response to detecting that the cutoff condition detection unit satisfies the cutoff condition;
With
The shut-off condition detecting unit has an input terminal connected to the first terminal and the control terminal, and uses an electric signal input from the input terminal as a power source.
前記第1端子および前記遮断条件検出部の前記入力端子の間に接続される第2の整流素子と、
を備える請求項1に記載の半導体装置。 A first rectifying element connected between the control terminal and the input terminal of the blocking condition detection unit;
A second rectifying element connected between the first terminal and the input terminal of the cutoff condition detection unit;
A semiconductor device according to claim 1.
制御端子から入力され、前記パワー半導体素子を制御する制御信号が、予め定められた遮断条件を満たすか否かを検出する遮断条件検出部と、
前記遮断条件検出部が前記遮断条件を満たすことを検出したことに応じて、前記パワー半導体素子の前記ゲート電位をオフ電位に制御する遮断回路と、
を備え、
前記遮断条件検出部は、
前記第1端子と、前記パワー半導体素子のゲート端子と、抵抗性の素子を介して前記制御端子と、に接続される入力端子を有し、
前記入力端子から入力する電気信号を電源として用いる、半導体装置。 A power semiconductor element connected between a first terminal on a high potential side and a second terminal on a low potential side and controlled to be turned on or off according to a gate potential;
A blocking condition detection unit that detects whether a control signal that is input from a control terminal and controls the power semiconductor element satisfies a predetermined blocking condition;
A cutoff circuit that controls the gate potential of the power semiconductor element to an off potential in response to detecting that the cutoff condition detection unit satisfies the cutoff condition;
With
The blocking condition detector is
An input terminal connected to the first terminal, a gate terminal of the power semiconductor element, and the control terminal via a resistive element;
A semiconductor device using an electric signal input from the input terminal as a power source.
前記第1端子および前記遮断条件検出部の前記入力端子の間に接続される第2の整流素子と、
を備える請求項3に記載の半導体装置。 A first rectifying element connected between the resistive element and the input terminal of the blocking condition detection unit;
A second rectifying element connected between the first terminal and the input terminal of the cutoff condition detection unit;
A semiconductor device according to claim 3.
前記制御信号が予め定められた閾値を超えたか否かを検出する検出部と、
前記検出部の検出結果に応じて、前記遮断回路を制御する遮断回路制御信号を出力する信号出力部と、
を有する請求項2または4に記載の半導体装置。 The blocking condition detector is
A detection unit for detecting whether the control signal exceeds a predetermined threshold;
A signal output unit that outputs a cutoff circuit control signal for controlling the cutoff circuit according to a detection result of the detection unit;
The semiconductor device according to claim 2, comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710532705.1A CN107612361B (en) | 2016-07-12 | 2017-07-03 | Semiconductor device with a plurality of semiconductor chips |
US15/641,345 US10006431B2 (en) | 2016-07-12 | 2017-07-05 | Semiconductor apparatus |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016137885 | 2016-07-12 | ||
JP2016137885 | 2016-07-12 | ||
JP2016218920 | 2016-11-09 | ||
JP2016218920 | 2016-11-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018082420A true JP2018082420A (en) | 2018-05-24 |
JP7267672B2 JP7267672B2 (en) | 2023-05-02 |
Family
ID=62197287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017119831A Active JP7267672B2 (en) | 2016-07-12 | 2017-06-19 | semiconductor equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7267672B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188367A (en) * | 2019-05-15 | 2020-11-19 | 富士電機株式会社 | Semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009284420A (en) * | 2008-05-26 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | Semiconductor integrated circuit device |
JP2015177579A (en) * | 2014-03-13 | 2015-10-05 | 富士電機株式会社 | Drive circuit for insulated gate type device |
-
2017
- 2017-06-19 JP JP2017119831A patent/JP7267672B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009284420A (en) * | 2008-05-26 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | Semiconductor integrated circuit device |
JP2015177579A (en) * | 2014-03-13 | 2015-10-05 | 富士電機株式会社 | Drive circuit for insulated gate type device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188367A (en) * | 2019-05-15 | 2020-11-19 | 富士電機株式会社 | Semiconductor device |
JP7427871B2 (en) | 2019-05-15 | 2024-02-06 | 富士電機株式会社 | semiconductor equipment |
Also Published As
Publication number | Publication date |
---|---|
JP7267672B2 (en) | 2023-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107078736B (en) | High voltage zero reverse recovery charge bootstrap provider | |
US10505382B2 (en) | Switch apparatus | |
KR100748570B1 (en) | Semiconductor device | |
JP5776216B2 (en) | Semiconductor device with current control function and self-cutoff function | |
CN107612361B (en) | Semiconductor device with a plurality of semiconductor chips | |
US10707862B2 (en) | Power-on reset circuit and under-voltage lockout circuit comprising the same | |
CN104916636B (en) | Semiconductor device with a plurality of semiconductor chips | |
US9800024B2 (en) | Igniter and vehicle, and method for controlling ignition coil | |
JP2013013044A (en) | Gate drive circuit | |
JP2010130822A (en) | Semiconductor device | |
US10535989B2 (en) | Semiconductor apparatus | |
CN111042973B (en) | Circuit and method for coil current control | |
JP7267672B2 (en) | semiconductor equipment | |
CN108063612B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
US9765749B2 (en) | Device | |
JP2016092534A (en) | Ignitor, vehicle, and control method for ignition coil | |
CN108700015B (en) | Ignition device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220207 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220207 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220217 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220222 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20220415 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20220419 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220913 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20221122 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20221213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230130 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20230228 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20230328 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20230328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7267672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |