JP2018082208A - Nitride semiconductor laminate and nitride semiconductor device - Google Patents
Nitride semiconductor laminate and nitride semiconductor device Download PDFInfo
- Publication number
- JP2018082208A JP2018082208A JP2018005387A JP2018005387A JP2018082208A JP 2018082208 A JP2018082208 A JP 2018082208A JP 2018005387 A JP2018005387 A JP 2018005387A JP 2018005387 A JP2018005387 A JP 2018005387A JP 2018082208 A JP2018082208 A JP 2018082208A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- nitride semiconductor
- layer
- channel layer
- back barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、窒化物半導体積層物及び窒化物半導体装置に関する。 The present invention relates to a nitride semiconductor laminate and a nitride semiconductor device.
例えば電界効果型トランジスタ等の窒化物半導体装置には、基板と、基板のいずれかの主面上に設けられるチャネル層（電子走行層）と、チャネル層上に設けられるバリア層（電子供給層、障壁層）と、を備える窒化物半導体積層物が用いられている。例えば、窒化ガリウム（ＧａＮ）系の窒化物半導体層でチャネル層を形成し、組成式ＩｎｙＡｌ１−ｙＮ（０＜ｙ＜１）で表される窒化物半導体（以下ではＩｎＡｌＮとも言う。）でバリア層を形成する技術が開示されている（例えば特許文献１参照）。このとき、チャネル層は、上面（バリア層と接する面）が結晶歪みの無い状態となる、つまり無歪みとなるように十分に厚い厚さで形成されている。これにより、バリア層と、無歪みのＧａＮで形成されるチャネル層と、を格子整合させることができる。従って、例えば窒化物半導体積層物が電界効果型トランジスタ（以下では、トランジスタとも言う。）等の窒化物半導体装置に用いられる場合、バリア層とチャネル層との間の界面に発生する二次元電子ガスの濃度を高くできるとともに、トランジスタを作動させた際にチャネル層を走行する電子の移動度（電子移動度）の低下を抑制できる。つまり、トランジスタの電気特性を向上させることができる。 For example, in a nitride semiconductor device such as a field effect transistor, a substrate, a channel layer (electron transit layer) provided on any main surface of the substrate, and a barrier layer (electron supply layer, A nitride semiconductor stack including a barrier layer is used. For example, a channel layer is formed using a gallium nitride (GaN) -based nitride semiconductor layer, and a nitride semiconductor represented by a composition formula In y Al 1-y N (0 <y <1) (hereinafter also referred to as InAlN). ) Discloses a technique for forming a barrier layer (see, for example, Patent Document 1). At this time, the channel layer is formed with a sufficiently thick thickness so that the upper surface (the surface in contact with the barrier layer) has no crystal distortion, that is, no distortion. Thereby, the barrier layer and the channel layer formed of unstrained GaN can be lattice-matched. Therefore, for example, when a nitride semiconductor stack is used in a nitride semiconductor device such as a field effect transistor (hereinafter also referred to as a transistor), a two-dimensional electron gas generated at the interface between the barrier layer and the channel layer. In addition, it is possible to suppress the decrease in the mobility (electron mobility) of electrons traveling through the channel layer when the transistor is operated. That is, the electrical characteristics of the transistor can be improved.
また、窒化物半導体積層物の厚さ方向（深さ方向）における二次元電子ガスの分布を制御するために、基板と上面が無歪みであるチャネル層との間であって、チャネル層の直下に、バックバリア層が設けられた窒化物半導体積層物が開示されている（例えば特許文献２参照）。これにより、二次元電子ガスをバリア層とチャネル層との間の界面近傍に閉じ込めることができる。つまり、二次元電子ガス閉じ込め効果を得ることができる。その結果、トランジスタの高周波特性を向上させることができる。 In addition, in order to control the distribution of the two-dimensional electron gas in the thickness direction (depth direction) of the nitride semiconductor laminate, it is between the substrate and the channel layer whose upper surface is unstrained and immediately below the channel layer. Discloses a nitride semiconductor laminate provided with a back barrier layer (see, for example, Patent Document 2). Thereby, the two-dimensional electron gas can be confined in the vicinity of the interface between the barrier layer and the channel layer. That is, a two-dimensional electron gas confinement effect can be obtained. As a result, the high frequency characteristics of the transistor can be improved.
そこで、厚さが厚く、上面が無歪みであるＧａＮでチャネル層を形成し、ＩｎＡｌＮでバリア層を形成し、チャネル層の直下にバックバリア層を設けた窒化物半導体積層物が考えられる。しかしながら、このような窒化物半導体積層物では、チャネル層の厚さが厚いため、バックバリア層を設けることによる二次元電子ガス閉じ込め効果を十分に得ることができなかった。そこで、チャネル層の厚さを薄くすることが考えられる。しかしながら、この場合、チャネル層の上面を無歪みとすることが難しくなるため、バリア層をＩｎＡｌＮで形成しても、バリア層とチャネル層とが格子整合しないことがあった。 Thus, a nitride semiconductor laminate in which a channel layer is formed of GaN having a large thickness and an upper surface is unstrained, a barrier layer is formed of InAlN, and a back barrier layer is provided immediately below the channel layer is conceivable. However, in such a nitride semiconductor laminate, since the channel layer is thick, the two-dimensional electron gas confinement effect by providing the back barrier layer cannot be sufficiently obtained. Thus, it is conceivable to reduce the thickness of the channel layer. However, in this case, since it is difficult to make the upper surface of the channel layer undistorted, even when the barrier layer is formed of InAlN, the barrier layer and the channel layer may not be lattice-matched.
本発明の目的は、窒化物半導体装置の電気特性を向上させることができる技術を提供することにある。 An object of the present invention is to provide a technique capable of improving the electrical characteristics of a nitride semiconductor device.
上記課題を解決するために、本発明は次のように構成されている。
本発明の第１の態様によれば、基板と、組成式ＡｌｘＧａ（１−ｘ）Ｎで表される窒化物半導体により形成され、前記基板のいずれかの主面上に設けられるバックバリア層と、窒化ガリウムにより形成され、前記バックバリア層の格子定数と一致するように前記バックバリア層上に設けられるチャネル層と、組成式ＩｎｙＡｌ（１−ｙ）Ｎで表される窒化物半導体により形成され、前記チャネル層との格子不整合率が０．５％以下となるように前記チャネル層上に設けられるバリア層と、を備える窒化物半導体積層物が提供される。
In order to solve the above problems, the present invention is configured as follows.
According to the first aspect of the present invention, the back barrier is formed of a substrate and a nitride semiconductor represented by the composition formula Al x Ga (1-x) N, and is provided on any main surface of the substrate. A layer formed of gallium nitride, a channel layer provided on the back barrier layer so as to coincide with a lattice constant of the back barrier layer, and a nitride represented by a composition formula In y Al (1-y) N And a barrier layer provided on the channel layer so that a lattice mismatch with the channel layer is 0.5% or less.
本発明の第２の態様によれば、前記チャネル層の上面の格子定数は、前記バックバリア層の上面の格子定数との不整合率が０．５％以下となるように形成されている第１の態様の窒化物半導体積層物が提供される。 According to the second aspect of the present invention, the lattice constant of the upper surface of the channel layer is formed such that the mismatch rate with the lattice constant of the upper surface of the back barrier layer is 0.5% or less. One embodiment of a nitride semiconductor stack is provided.
本発明の第３の態様によれば、前記チャネル層は、厚さが臨界膜厚以下となるように形成されている第１又は第２の態様の窒化物半導体積層物が提供される。 According to a third aspect of the present invention, there is provided the nitride semiconductor multilayer structure according to the first or second aspect, wherein the channel layer is formed to have a thickness equal to or less than a critical film thickness.
本発明の第４の態様によれば、前記バックバリア層は、Ａｌ組成ｘが０．０２≦ｘ≦０．３０となるように形成されている第１ないし第３の態様の窒化物半導体積層物が提供される。 According to a fourth aspect of the present invention, the back barrier layer is formed of the nitride semiconductor multilayer according to the first to third aspects, wherein the Al composition x is formed to satisfy 0.02 ≦ x ≦ 0.30. Things are provided.
本発明の第５の態様によれば、前記バックバリア層のＡｌ組成ｘ及び前記バリア層のＩｎ組成ｙがｙ＝−０．１８３ｘ＋ｂ（０．１４≦ｂ≦０．２３）の関係を満足する第４の態様の窒化物半導体積層物が提供される。 According to the fifth aspect of the present invention, the Al composition x of the back barrier layer and the In composition y of the barrier layer satisfy the relationship y = −0.183x + b (0.14 ≦ b ≦ 0.23). A nitride semiconductor laminate according to a fourth aspect is provided.
本発明の第６の態様によれば、第１ないし第５の態様のいずれかの窒化物半導体積層物と、前記窒化物半導体積層物の前記バリア層上に設けられる電極と、を備える窒化物半導体装置が提供される。 According to a sixth aspect of the present invention, a nitride comprising: the nitride semiconductor laminate according to any one of the first to fifth aspects; and an electrode provided on the barrier layer of the nitride semiconductor laminate. A semiconductor device is provided.
本発明によれば、窒化物半導体装置の電気特性を向上させることができる。 According to the present invention, the electrical characteristics of the nitride semiconductor device can be improved.
＜本発明の一実施形態＞
以下に、本発明の一実施形態について、図１〜図２を参照しながら説明する。
<One Embodiment of the Present Invention>
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
（１）窒化物半導体積層物の構成
図１は、本実施形態にかかる窒化物半導体積層物１を備える窒化物半導体装置１０の概略断面図である。図２は、本実施形態にかかる窒化物半導体積層物１が備えるバックバリア層５のＡｌ組成ｘ及びバリア層７のＩｎ組成ｙの比と、バリア層７及びチャネル層６の格子定数不整合率との関係を示すグラフ図である。
(1) Configuration of Nitride Semiconductor Stack FIG. 1 is a schematic cross-sectional view of a nitride semiconductor device 10 including the nitride semiconductor stack 1 according to the present embodiment. FIG. 2 shows the ratio of the Al composition x of the back barrier layer 5 and the In composition y of the barrier layer 7 included in the nitride semiconductor laminate 1 according to the present embodiment, and the lattice constant mismatch ratio of the barrier layer 7 and the channel layer 6. It is a graph which shows the relationship.
（基板）
図１に示すように、窒化物半導体積層物１は、基板２を備えている。基板２は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）等で形成されている。基板２として、例えばポリタイプ４Ｈあるいはポリタイプ６Ｈの半絶縁性ＳｉＣ基板等が用いられる。
(substrate)
As shown in FIG. 1, the nitride semiconductor laminate 1 includes a substrate 2. The substrate 2 is made of, for example, silicon (Si), silicon carbide (SiC), or the like. As the substrate 2, for example, a polytype 4H or polytype 6H semi-insulating SiC substrate is used.
（バッファ層）
基板２のいずれかの主面上には、バッファ層（緩衝層）３としての窒化アルミニウム（ＡｌＮ）層が設けられている。バッファ層３の上面（基板２と接する側とは反対側の面）には、所定形状の核（凸部）４が形成されているとよい。
(Buffer layer)
An aluminum nitride (AlN) layer as a buffer layer (buffer layer) 3 is provided on any main surface of the substrate 2. On the upper surface of the buffer layer 3 (the surface opposite to the side in contact with the substrate 2), a nucleus (convex portion) 4 having a predetermined shape is preferably formed.
（バックバリア層）
バッファ層３上（バッファ層３の上面）には、バックバリア層５が設けられている。バックバリア層５は、組成式ＡｌｘＧａ（１−ｘ）Ｎで表される窒化物半導体（以下ではＡｌＧａＮとも言う）により形成されている。バックバリア層５におけるＡｌ組成ｘは０．０２≦ｘ≦０．３０、好ましくは０．０３≦ｘ≦０．２８、より好ましくは０．０４≦ｘ≦０．２５であるとよい。バックバリア層５は、結晶歪みが緩和されるように形成されている。
(Back barrier layer)
A back barrier layer 5 is provided on the buffer layer 3 (the upper surface of the buffer layer 3). The back barrier layer 5 is formed of a nitride semiconductor (hereinafter also referred to as AlGaN ) represented by the composition formula Al x Ga (1-x) N. The Al composition x in the back barrier layer 5 is 0.02 ≦ x ≦ 0.30, preferably 0.03 ≦ x ≦ 0.28, and more preferably 0.04 ≦ x ≦ 0.25. The back barrier layer 5 is formed so as to relieve crystal distortion.
（チャネル層）
バックバリア層５上（バッファ層３と接する側とは反対側の面上、つまりバックバリア層５の上面）には、チャネル層（電子走行層）６が設けられている。チャネル層６は、窒化ガリウム（ＧａＮ）で形成されている。チャネル層６は、バックバリア層５と横方向の格子定数（以下では、横方向の格子定数を単に格子定数ともいう。）が一致するように形成されており、そのため、結晶中に歪みを有している。チャネル層６の格子定数がバックバリア層５の格子定数と一致するとは、チャネル層６の格子定数とバックバリア層５の格子定数とが完全に一致する場合の他、チャネル層６の格子定数とバックバリア層５の格子定数との不整合率（格子不整合率）が所定値以下のものも含まれるものとする。
(Channel layer)
A channel layer (electron transit layer) 6 is provided on the back barrier layer 5 (on the surface opposite to the side in contact with the buffer layer 3, that is, the upper surface of the back barrier layer 5). The channel layer 6 is made of gallium nitride (GaN). The channel layer 6 is formed such that the back barrier layer 5 and the lattice constant in the lateral direction (hereinafter, the lattice constant in the lateral direction is also simply referred to as the lattice constant) coincide with each other. doing. The fact that the lattice constant of the channel layer 6 matches the lattice constant of the back barrier layer 5 means that the lattice constant of the channel layer 6 and the lattice constant of the back barrier layer 5 completely match, It is assumed that the mismatch rate (lattice mismatch rate) with the lattice constant of the back barrier layer 5 is not more than a predetermined value.
チャネル層６は、厚さが臨界膜厚以下となるように形成されている。チャネル層６の臨界膜厚とは、チャネル層６がバックバリア層５の結晶性を引き継ぐことができる最大膜厚である。つまり、チャネル層６の臨界膜厚とは、チャネル層６の上面の格子定数とバックバリア層５の上面の格子定数とを一致させることができる最大膜厚である。具体的には、チャネル層６の臨界膜厚とは、チャネル層６において結晶歪みの緩和が発生しない最大膜厚である。なお、臨界膜厚とは、チャネル層６の臨界平均膜厚である。チャネル層６の上面とは、バックバリア層５と接する側とは反対側の面である。 The channel layer 6 is formed so that the thickness is not more than the critical film thickness. The critical film thickness of the channel layer 6 is the maximum film thickness at which the channel layer 6 can take over the crystallinity of the back barrier layer 5. That is, the critical film thickness of the channel layer 6 is the maximum film thickness at which the lattice constant of the upper surface of the channel layer 6 and the lattice constant of the upper surface of the back barrier layer 5 can be matched. Specifically, the critical film thickness of the channel layer 6 is the maximum film thickness at which crystal strain relaxation does not occur in the channel layer 6. The critical film thickness is the critical average film thickness of the channel layer 6. The upper surface of the channel layer 6 is a surface opposite to the side in contact with the back barrier layer 5.
チャネル層６の臨界膜厚は、組成式ＡｌｘＧａ（１−ｘ）Ｎで表される窒化物半導体により形成されるバックバリア層５のＡｌ組成ｘに応じて変化する。具体的には、バックバリア層５のＡｌ組成ｘが小さくなるほど、チャネル層６を形成する際にチャネル層６の結晶中に生じる結晶歪みを緩和させる力（以下では緩和力ともいう。）が小さいため、チャネル層６の臨界膜厚が厚くなる。バックバリア層５のＡｌ組成ｘが大きくなるほど、緩和力が大きくなるため、チャネル層６の臨界膜厚が薄くなる。例えば、バックバリア層５のＡｌ組成ｘが０．０２のとき、チャネル層６の臨界膜厚は２．５μｍとなり、バックバリア層５のＡｌ組成ｘが０．３０のとき、チャネル層６の臨界膜厚は０．０５μｍとなる。 The critical film thickness of the channel layer 6 changes according to the Al composition x of the back barrier layer 5 formed of the nitride semiconductor represented by the composition formula Al x Ga (1-x) N. Specifically, the smaller the Al composition x of the back barrier layer 5 is, the smaller the force (hereinafter also referred to as relaxation force) for relaxing crystal distortion generated in the crystal of the channel layer 6 when the channel layer 6 is formed. Therefore, the critical film thickness of the channel layer 6 is increased. As the Al composition x of the back barrier layer 5 increases, the relaxation force increases, so that the critical film thickness of the channel layer 6 decreases. For example, when the Al composition x of the back barrier layer 5 is 0.02, the critical film thickness of the channel layer 6 is 2.5 μm, and when the Al composition x of the back barrier layer 5 is 0.30, the critical layer of the channel layer 6 The film thickness is 0.05 μm.
チャネル層６の厚さが臨界膜厚以下であっても、チャネル層６の厚さが薄すぎると、チャネル層６として機能させることが難しくなる場合がある。従って、チャネル層６は、厚さ（平均膜厚）が臨界膜厚以下であって例えば０．０２μｍ以上となるように形成されているとよい。 Even if the thickness of the channel layer 6 is less than or equal to the critical thickness, if the thickness of the channel layer 6 is too thin, it may be difficult to function as the channel layer 6. Therefore, the channel layer 6 is preferably formed so that the thickness (average film thickness) is equal to or less than the critical film thickness, for example, 0.02 μm or more.
（バリア層）
チャネル層６上（チャネル層６の上面）には、バリア層（電子供給層、障壁層）７が設けられている。バリア層７は、組成式ＩｎｙＡｌ（１−ｙ）Ｎで表される窒化物半導体（以下ではＩｎＡｌＮとも言う。）により形成されている。バリア層７は、厚さ（平均膜厚）が例えば１ｎｍ以上となるように形成されているとよい。
(Barrier layer)
A barrier layer (electron supply layer, barrier layer) 7 is provided on the channel layer 6 (the upper surface of the channel layer 6). The barrier layer 7 is formed of a nitride semiconductor (hereinafter also referred to as InAlN ) represented by a composition formula In y Al (1-y) N. The barrier layer 7 is preferably formed so that the thickness (average film thickness) is, for example, 1 nm or more.
バリア層７は、結晶中に歪みを有さない、つまり無歪みとなるように形成されている。バリア層７は、チャネル層６と格子整合するように形成されている。つまり、バリア層７の格子定数が、チャネル層６の格子定数と一致するように形成されている。例えば、バリア層７の下面とチャネル層６の上面との格子定数が一致するように形成されている。バリア層７の下面とは、チャネル層６と接する側の面である。具体的には、バリア層７は、チャネル層６との格子不整合率が０．５％以下、好ましくは０．４％以下となるように形成されている。 The barrier layer 7 is formed so as to have no distortion in the crystal, that is, no distortion. The barrier layer 7 is formed so as to lattice match with the channel layer 6. That is, the barrier layer 7 is formed so that the lattice constant thereof matches the lattice constant of the channel layer 6. For example, it is formed so that the lattice constants of the lower surface of the barrier layer 7 and the upper surface of the channel layer 6 coincide. The lower surface of the barrier layer 7 is a surface on the side in contact with the channel layer 6. Specifically, the barrier layer 7 is formed so that the lattice mismatch rate with the channel layer 6 is 0.5% or less, preferably 0.4% or less.
組成式ＩｎｙＡｌ（１−ｙ）Ｎで表される窒化物半導体により形成されるバリア層７は、チャネル層６と格子整合するように、Ｉｎ組成ｙを制御して形成されている。上述したように、チャネル層６は、ＡｌＧａＮで形成されるバックバリア層５の格子定数と一致するように構成されている。つまり、バリア層７とチャネル層６とが格子整合するとは、バリア層７とバックバリア層５とが格子整合することを意味する。従って、バリア層７の格子定数がバックバリア層５の格子定数と一致するように、バリア層７のＩｎ組成ｙとバックバリア層５のＡｌ組成ｘとを制御するとよい。 The barrier layer 7 formed of the nitride semiconductor represented by the composition formula In y Al (1-y) N is formed by controlling the In composition y so as to lattice match with the channel layer 6. As described above, the channel layer 6 is configured to match the lattice constant of the back barrier layer 5 formed of AlGaN. That is, the lattice matching between the barrier layer 7 and the channel layer 6 means that the barrier layer 7 and the back barrier layer 5 are lattice matched. Therefore, the In composition y of the barrier layer 7 and the Al composition x of the back barrier layer 5 are preferably controlled so that the lattice constant of the barrier layer 7 matches the lattice constant of the back barrier layer 5.
具体的には、バックバリア層５のＡｌ組成ｘ及びバリア層７のＩｎ組成ｙが下記式（１）を満足するとよい。好ましくは、下記式（１）中のｙ切片、つまりｂの値が０．１６≦ｂ≦０．２１、より好ましくはｂが０．１８３であるとよい。
ｙ＝−０．１８３ｘ＋ｂ（０．１４≦ｂ≦０．２３） ・・・（式１）
例えば、バックバリア層５のＡｌ組成ｘ及びバリア層７のＩｎ組成ｙが、図２に示すグラフ図の太枠で囲った領域内を満たすように、バックバリア層５及びバリア層７が形成されているとよい。
Specifically, the Al composition x of the back barrier layer 5 and the In composition y of the barrier layer 7 may satisfy the following formula (1). Preferably, the y-intercept in the following formula (1), that is, the value of b is 0.16 ≦ b ≦ 0.21, and more preferably b is 0.183.
y = −0.183x + b (0.14 ≦ b ≦ 0.23) (Formula 1)
For example, the back barrier layer 5 and the barrier layer 7 are formed so that the Al composition x of the back barrier layer 5 and the In composition y of the barrier layer 7 satisfy the region surrounded by the thick frame in the graph shown in FIG. It is good to have.
（２）窒化物半導体積層物の製造方法
次に、本実施形態にかかる窒化物半導体積層物１の製造方法の一実施形態について説明する。ここでは、有機金属気相成長装置、別名ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用い、バッファ層３、バックバリア層５、チャネル層６及びバリア層７をエピタキシャル成長法により形成させる場合を例に説明する。
(2) Manufacturing Method of Nitride Semiconductor Stack Next, an embodiment of a manufacturing method of the nitride semiconductor stack 1 according to this embodiment will be described. Here, the case where the buffer layer 3, the back barrier layer 5, the channel layer 6 and the barrier layer 7 are formed by an epitaxial growth method using an organic metal vapor phase growth apparatus, also known as a MOCVD (Metal Organic Chemical Deposition) apparatus, will be described as an example. To do.
（基板搬入・前処理工程）
まず、基板２として例えばポリタイプ４Ｈあるいはポリタイプ６Ｈの半絶縁性ＳｉＣ基板を用意する。ＭＯＣＶＤ装置が備える処理室内に基板２を搬入する。その後、前処理工程として、基板２の表面の清浄を行う熱処理を行うとよい。これにより、基板２上に形成することとなるバッファ層３の結晶性を向上させることができ、その結果、バックバリア層５、チャネル層６、バリア層７の結晶性を向上させることができる。
(Substrate loading / pretreatment process)
First, as the substrate 2, for example, a polytype 4H or polytype 6H semi-insulating SiC substrate is prepared. The substrate 2 is carried into a processing chamber provided in the MOCVD apparatus. Thereafter, as a pretreatment step, heat treatment for cleaning the surface of the substrate 2 may be performed. Thereby, the crystallinity of the buffer layer 3 to be formed on the substrate 2 can be improved. As a result, the crystallinity of the back barrier layer 5, the channel layer 6, and the barrier layer 7 can be improved.
（バッファ層形成工程）
続いて、基板２が所定温度（例えば１１７５℃）となるように、ＭＯＣＶＤ装置が備える例えばヒータ等の加熱部により加熱する。また、キャリアガスの処理室内への供給を開始する。キャリアガスとしては、例えば水素（Ｈ２）ガスと窒素（Ｎ２）ガスとの混合ガスを用いることができる。キャリアガスの処理室内への供給を、少なくとも後述するバリア層形成工程が終了するまでは、継続するとよい。
(Buffer layer forming process)
Subsequently, the substrate 2 is heated by a heating unit such as a heater provided in the MOCVD apparatus so that the substrate 2 has a predetermined temperature (for example, 1175 ° C.). In addition, supply of the carrier gas into the processing chamber is started. As the carrier gas, for example, a mixed gas of hydrogen (H 2 ) gas and nitrogen (N 2 ) gas can be used. The supply of the carrier gas into the processing chamber may be continued at least until a barrier layer forming step described later is completed.
基板２が所定温度に達したら、バッファ層３を形成する原料ガスの処理室内への供給を開始する。バッファ層３を形成する原料ガスとしては、例えばアンモニア（ＮＨ３）ガスとＴＭＡ（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）ガスとの混合ガスを用いることができる。そして、基板２のいずれかの主面上にバッファ層３として、所定厚さ（例えば平均膜厚が３０ｎｍ）のＡｌＮ層を形成する。 When the substrate 2 reaches a predetermined temperature, supply of the source gas for forming the buffer layer 3 into the processing chamber is started. As a raw material gas for forming the buffer layer 3, for example, a mixed gas of ammonia (NH 3 ) gas and TMA (Tri Methyl Aluminum) gas can be used. Then, an AlN layer having a predetermined thickness (for example, an average film thickness of 30 nm) is formed as a buffer layer 3 on any main surface of the substrate 2.
（バックバリア層形成工程）
バッファ層形成工程が終了した後、バッファ層３を形成する原料ガスの処理室内への供給を停止する。そして、処理室内の基板２を所定温度（例えば１１００℃）まで降温させる。基板２が所定温度まで降温したら、加熱部により基板２の温度を所定温度に維持しつつ、バックバリア層５を形成する原料ガスの処理室内への供給を開始する。バックバリア層５を形成する原料ガスとしては、例えば、アンモニアガスとＴＭＡガスとＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）ガスとの混合ガスを用いることができる。そして、バッファ層３の上面に、バックバリア層５として、例えば、所定の厚さ（例えば平均膜厚が２０００ｎｍ）のＡｌ０．０５Ｇａ０．９５Ｎ層を形成する。ＡｌＧａＮの組成比は、ＴＭＡガスとＴＭＧガスとの流量を調整することで制御する。
(Back barrier layer forming step)
After the buffer layer forming step is completed, the supply of the source gas for forming the buffer layer 3 into the processing chamber is stopped. Then, the temperature of the substrate 2 in the processing chamber is lowered to a predetermined temperature (for example, 1100 ° C.). When the temperature of the substrate 2 is lowered to a predetermined temperature, supply of the source gas for forming the back barrier layer 5 into the processing chamber is started while the temperature of the substrate 2 is maintained at the predetermined temperature by the heating unit. As a source gas for forming the back barrier layer 5, for example, a mixed gas of ammonia gas, TMA gas, and TMG (Tri Methyl Gallium) gas can be used. Then, for example, an Al 0.05 Ga 0.95 N layer having a predetermined thickness (for example, an average film thickness of 2000 nm) is formed on the upper surface of the buffer layer 3 as the back barrier layer 5. The composition ratio of AlGaN is controlled by adjusting the flow rate of TMA gas and TMG gas.
（チャネル層形成工程）
バッファ層形成工程が終了した後、ＴＭＡガスの処理室内への供給を停止する。このとき、アンモニアガス及びＴＭＧガスの処理室内への供給は継続したままとする。これにより、チャネル層６としてのＧａＮ層の形成が開始される。そして、バックバリア層５の上面に、チャネル層６として、所定厚さ（例えば平均膜厚が５０ｎｍ）のＧａＮ層を形成する。
(Channel layer formation process)
After the buffer layer forming step is completed, the supply of TMA gas into the processing chamber is stopped. At this time, supply of ammonia gas and TMG gas into the processing chamber is continued. Thereby, formation of the GaN layer as the channel layer 6 is started. Then, a GaN layer having a predetermined thickness (for example, an average film thickness of 50 nm) is formed as the channel layer 6 on the upper surface of the back barrier layer 5.
（バリア層形成工程）
チャネル層形成工程が終了した後、チャネル層６を形成する原料ガス、つまりアンモニアガス及びＴＭＧガスの処理室内への供給を停止する。また、処理室内の基板２を所定温度（例えば７００℃前後）まで降温させる。このとき、処理室内に供給するキャリアガスを、Ｈ２ガスとＮ２ガスとの混合ガスから、Ｎ２ガスへと移行させる。つまり、キャリアガスとしてのＨ２ガスの処理室内への供給を停止する。基板２が所定温度まで降温したら、加熱部により基板２の温度を所定温度に維持しつつ、バリア層７を形成する原料ガスの処理室内への供給を開始する。バリア層７を形成する原料ガスとしては、例えば、アンモニアガスとＴＭＡガスとＴＭＩ（Ｔｒｉ Ｍｅｔｈｙｌ Ｉｎｄｉｕｍ）ガスとの混合ガスを用いることができる。そして、バッファ層３の上面に、バリア層７として、例えば、所定の厚さ（例えば平均膜厚が８ｎｍ）のＩｎ０．１６Ａｌ０．８４Ｎ層を形成する。ＩｎＡｌＮの組成比はＴＭＡガスとＴＭＩガスとの流量を調整することで制御する。
(Barrier layer forming process)
After the channel layer forming step is completed, the supply of the source gas for forming the channel layer 6, that is, ammonia gas and TMG gas, into the processing chamber is stopped. Further, the temperature of the substrate 2 in the processing chamber is lowered to a predetermined temperature (for example, around 700 ° C.). At this time, the carrier gas supplied into the processing chamber is shifted from a mixed gas of H 2 gas and N 2 gas to N 2 gas. That is, the supply of H 2 gas as a carrier gas into the processing chamber is stopped. When the temperature of the substrate 2 is lowered to a predetermined temperature, supply of the source gas for forming the barrier layer 7 into the processing chamber is started while the temperature of the substrate 2 is maintained at the predetermined temperature by the heating unit. As a source gas for forming the barrier layer 7, for example, a mixed gas of ammonia gas, TMA gas, and TMI (Tri Methyl Indium) gas can be used. Then, for example, an In 0.16 Al 0.84 N layer having a predetermined thickness (for example, an average film thickness of 8 nm) is formed on the upper surface of the buffer layer 3 as the barrier layer 7. The composition ratio of InAlN is controlled by adjusting the flow rate of TMA gas and TMI gas.
（基板搬出工程）
バリア層形成工程が終了したら、基板２を処理室内から搬出し、本実施形態にかかる窒化物半導体積層物１の製造工程を終了する。
(Substrate unloading process)
When the barrier layer forming step is finished, the substrate 2 is taken out of the processing chamber, and the manufacturing process of the nitride semiconductor multilayer body 1 according to the present embodiment is finished.
（３）窒化物半導体装置の構成
続いて、上述した窒化物半導体積層物１を用いて形成される窒化物半導体装置１０について説明する。図１に示すように、窒化物半導体装置１０は、窒化物半導体積層物１の上面、つまりバリア層７の上面に設けられる電極１１を備えている。窒化物半導体装置１０が例えば電界効果型トランジスタである場合、電極１１として、ゲート電極１１ａと、ソース電極１１ｂと、ドレイン電極１１ｃとが設けられている。また、バリア層７の上面と
電極１１との間には、中間層１２として例えばＧａＮ層が設けられていてもよい。
(3) Configuration of Nitride Semiconductor Device Next, the nitride semiconductor device 10 formed using the above-described nitride semiconductor laminate 1 will be described. As shown in FIG. 1, the nitride semiconductor device 10 includes an electrode 11 provided on the upper surface of the nitride semiconductor laminate 1, that is, the upper surface of the barrier layer 7. When the nitride semiconductor device 10 is, for example, a field effect transistor, a gate electrode 11 a, a source electrode 11 b, and a drain electrode 11 c are provided as the electrodes 11. Further, for example, a GaN layer may be provided as the intermediate layer 12 between the upper surface of the barrier layer 7 and the electrode 11.
（４）本実施形態の効果
本実施形態によれば、以下に示す１つ又は複数の効果を奏する。
(4) Effects of the present embodiment According to the present embodiment, the following one or more effects are achieved.
（ａ）本実施形態によれば、バリア層７が、チャネル層６との格子不整合率が０．５％以下となるようにチャネル層６上に設けらている。つまり、バリア層７とチャネル層６との格子定数が一致するように設けられている。これにより、窒化物半導体積層物１が例えば電界効果型トランジスタ等の窒化物半導体装置１０に用いられた際、バリア層７とチャネル層６との間の界面を移動する二次元電子ガス中の電子が散乱することを抑制できる。つまり、バリア層７とチャネル層６との間の界面を移動する二次元電子ガス中の電子の移動度（電子移動度）の低下が抑制される。従って、窒化物半導体装置１０の電気特性を向上させることができる。例えば、窒化物半導体装置１０を高出力で作動させることができる。 (A) According to this embodiment, the barrier layer 7 is provided on the channel layer 6 so that the lattice mismatch rate with the channel layer 6 is 0.5% or less. That is, the barrier layer 7 and the channel layer 6 are provided so that the lattice constants coincide with each other. As a result, when the nitride semiconductor laminate 1 is used in a nitride semiconductor device 10 such as a field effect transistor, electrons in the two-dimensional electron gas that move at the interface between the barrier layer 7 and the channel layer 6 are used. Can be prevented from scattering. That is, a decrease in electron mobility (electron mobility) in the two-dimensional electron gas that moves on the interface between the barrier layer 7 and the channel layer 6 is suppressed. Therefore, the electrical characteristics of the nitride semiconductor device 10 can be improved. For example, the nitride semiconductor device 10 can be operated at a high output.
（ｂ）本実施形態によれば、バックバリア層５が、基板２とチャネル層６との間に設けられている。具体的には、窒化物半導体積層物１が例えば電界効果型トランジスタに用いられた際に二次元電子ガスが発生するチャネル層６の直下に、バックバリア層５が設けられている。これにより、二次元電子ガスをバリア層７とチャネル層６との間の界面近傍に閉じ込めることができる、つまり二次元電子ガス閉じ込め効果を得ることができる。従って、窒化物半導体装置１０の高周波特性を向上させることができる。 (B) According to this embodiment, the back barrier layer 5 is provided between the substrate 2 and the channel layer 6. Specifically, the back barrier layer 5 is provided immediately below the channel layer 6 that generates a two-dimensional electron gas when the nitride semiconductor laminate 1 is used in, for example, a field effect transistor. Thereby, the two-dimensional electron gas can be confined in the vicinity of the interface between the barrier layer 7 and the channel layer 6, that is, a two-dimensional electron gas confinement effect can be obtained. Therefore, the high frequency characteristics of the nitride semiconductor device 10 can be improved.
ここで、バックバリア層５を設けることの効果について詳細に説明する。例えば電界効果型トランジスタの高周波での動作性能を向上させるため、ゲート電極の横方向の長さ（ゲート電極長）は極力短くすることが望ましい。しかしながら、ゲート電極長と、チャネル層６内に存在する二次元電子ガス中の電子の深さとのアスペクト比が所定値以上になると、ショートチャネル効果が生じてしまう。つまり、チャネル層６内に存在する二次元電子ガスの深さに対してゲート電極長が短くなりすぎると、ゲート電極がゲートとしての機能を十分に発揮することができなくなる。具体的には、ゲート電極が、電流のＯＮ／ＯＦＦを制御することができなくなる。その結果、ドレインリークが増大してしまう等の不都合が生じてしまう。そこで、ゲート電極長を短くする際には、ショートチャネル効果を抑制することが重要となる。このとき、バックバリア層５が設けられていると、二次元電子ガスをバリア層７とチャネル層６との間の界面近傍に閉じ込めることができる。つまり、バックバリア層５が設けられることで、チャネル層６の厚さ方向（つまり深さ方向）における二次元電子ガスの分布を制御できる。具体的には、二次元電子ガスが発生するチャネル層６の直下にバックバリア層５が設けられることで、チャネル層６の裏面側（バックバリア層５側）の電子親和力を小さくできる。これにより、二次元電子ガスがチャネル層６の表面側（バリア層７側）に押し上げられる。その結果、チャネル層６を走行する二次元電子ガスを極めて狭い領域、つまりバリア層７とチャネル層６との間の界面近傍に閉じ込めることができる。これにより、ショートチャネル効果を抑制できる。このように、バックバリア層５が設けられることで、ショートチャネル効果を抑制しつつ、ゲート電極長を短くでき、その結果、電界効果型トランジスタの高周波特性を向上させることができる。 Here, the effect of providing the back barrier layer 5 will be described in detail. For example, in order to improve the high-frequency operation performance of the field effect transistor, it is desirable to make the lateral length of the gate electrode (gate electrode length) as short as possible. However, when the aspect ratio between the gate electrode length and the depth of electrons in the two-dimensional electron gas existing in the channel layer 6 exceeds a predetermined value, a short channel effect occurs. That is, if the gate electrode length becomes too short with respect to the depth of the two-dimensional electron gas existing in the channel layer 6, the gate electrode cannot sufficiently function as a gate. Specifically, the gate electrode cannot control current ON / OFF. As a result, inconveniences such as increased drain leakage occur. Therefore, when the gate electrode length is shortened, it is important to suppress the short channel effect. At this time, if the back barrier layer 5 is provided, the two-dimensional electron gas can be confined in the vicinity of the interface between the barrier layer 7 and the channel layer 6. That is, by providing the back barrier layer 5, the distribution of the two-dimensional electron gas in the thickness direction (that is, the depth direction) of the channel layer 6 can be controlled. Specifically, by providing the back barrier layer 5 immediately below the channel layer 6 where the two-dimensional electron gas is generated, the electron affinity on the back surface side (back barrier layer 5 side) of the channel layer 6 can be reduced. Thereby, the two-dimensional electron gas is pushed up to the surface side of the channel layer 6 (the barrier layer 7 side). As a result, the two-dimensional electron gas traveling in the channel layer 6 can be confined in a very narrow region, that is, in the vicinity of the interface between the barrier layer 7 and the channel layer 6. Thereby, the short channel effect can be suppressed. By providing the back barrier layer 5 in this way, the gate electrode length can be shortened while suppressing the short channel effect, and as a result, the high frequency characteristics of the field effect transistor can be improved.
（ｃ）本実施形態によれば、チャネル層６は、厚さが臨界膜厚以下となるように形成されている。これにより、上述の二次元電子ガス閉じ込め効果をより得ることができる。また、チャネル層６の上面の格子定数とバックバリア層５の上面の格子定数とを一致させることができる。なお、チャネル層６の厚さが臨界膜厚を超えると、チャネル層６中で、極めて高密度の転位状の欠陥が発生するようになる。その結果、二次元電子ガス濃度や電子移動度が低下し、窒化物半導体装置１０の電気特性が著しく低下してしまう。 (C) According to this embodiment, the channel layer 6 is formed so that the thickness is equal to or less than the critical film thickness. Thereby, the above-mentioned two-dimensional electron gas confinement effect can be obtained more. Further, the lattice constant of the upper surface of the channel layer 6 and the lattice constant of the upper surface of the back barrier layer 5 can be matched. If the thickness of the channel layer 6 exceeds the critical film thickness, extremely high density dislocation defects are generated in the channel layer 6. As a result, the two-dimensional electron gas concentration and the electron mobility are lowered, and the electrical characteristics of the nitride semiconductor device 10 are significantly lowered.
（ｄ）本実施形態によれば、チャネル層６は、厚さが臨界膜厚以下であって０．０２μｍ以上となるように形成されている。これにより、チャネル層６とバックバリア層５との格子定数を一致させつつ、チャネル層６としての機能を維持させることができる。なお、チャネル層６の厚さが０．０２μｍ未満であると、チャネル層６が薄くなりすぎるため、チャネル層６としての機能を維持することが難しい場合がある。 (D) According to this embodiment, the channel layer 6 is formed so that the thickness is not more than the critical film thickness and not less than 0.02 μm. Thereby, the function as the channel layer 6 can be maintained while matching the lattice constants of the channel layer 6 and the back barrier layer 5. If the thickness of the channel layer 6 is less than 0.02 μm, the channel layer 6 becomes too thin, and it may be difficult to maintain the function as the channel layer 6.
（ｅ）本実施形態によれば、バックバリア層５におけるＡｌ組成ｘが０．０２≦ｘ≦０．３０となるように形成されている。これにより、バックバリア層５としての機能を維持しつつ、チャネル層６の臨界膜厚が小さくなりすぎないようにできる。つまり、バックバリア層５におけるＡｌ組成ｘが０．０２未満であると、ほぼ窒化ガリウムＧａＮと同様の組成となってしまい、バックバリア層５としての機能を維持させることが難しくなることがある。バックバリア層５におけるＡｌ組成ｘが０．３０を超えると、チャネル層６の臨界膜厚が小さくなりすぎてしまう。つまり、チャネル層６が薄くなりすぎるため、チャネル層６としての機能を維持させることが難しくなる。 (E) According to the present embodiment, the Al composition x in the back barrier layer 5 is formed to satisfy 0.02 ≦ x ≦ 0.30. Thereby, the critical film thickness of the channel layer 6 can be prevented from becoming too small while maintaining the function as the back barrier layer 5. That is, when the Al composition x in the back barrier layer 5 is less than 0.02, the composition becomes almost the same as that of gallium nitride GaN, and it may be difficult to maintain the function as the back barrier layer 5. If the Al composition x in the back barrier layer 5 exceeds 0.30, the critical film thickness of the channel layer 6 becomes too small. That is, since the channel layer 6 becomes too thin, it is difficult to maintain the function as the channel layer 6.
（ｆ）本実施形態によれば、バックバリア層５のＡｌ組成ｘが０．０２≦ｘ≦０．３０の範囲内であって、バックバリア層５のＡｌ組成ｘ及びバリア層７のＩｎ組成ｙが上記式（１）を満足している。これにより、バリア層７とチャネル層６との格子不整合率を０．５％以下にできる。従って、上記（ａ）と同様の効果を得ることができる。また、組成式ＩｎｙＡｌ１−ｙＮで表されるバリア層７におけるＩｎ組成ｙの割合を少なくできる。つまり、バリア層７におけるＡｌ組成ｘの割合を多くできる。これによりバリア層７の分極効果を高めることができる。従って、窒化物半導体積層物１が例えば電界効果型トランジスタに用いられた場合、バリア層７とチャネル層６との間に発生する二次元電子ガスを高濃度にでき、電界効果型トランジスタの電気特性をより向上させることができる。例えば、窒化物半導体装置１０をより高出力で作動させることができる。なお、上記式（１）中のｙ切片であるｂの値が０．１６≦ｂ≦０．２１であると、バリア層７とチャネル層６との格子不整合率を０．４％以下にできる。上記式（１）中のｙ切片であるｂの値が０．１８であると、バリア層７とチャネル層６との格子不整合率を０％乃至ほぼ０％にできる。 (F) According to the present embodiment, the Al composition x of the back barrier layer 5 is in the range of 0.02 ≦ x ≦ 0.30, and the Al composition x of the back barrier layer 5 and the In composition of the barrier layer 7 y satisfies the above formula (1). Thereby, the lattice mismatch rate between the barrier layer 7 and the channel layer 6 can be reduced to 0.5% or less. Therefore, the same effect as the above (a) can be obtained. Further, the ratio of In composition y in the barrier layer 7 represented by the composition formula In y Al 1-y N can be reduced. That is, the ratio of the Al composition x in the barrier layer 7 can be increased. Thereby, the polarization effect of the barrier layer 7 can be enhanced. Therefore, when the nitride semiconductor laminate 1 is used, for example, in a field effect transistor, the two-dimensional electron gas generated between the barrier layer 7 and the channel layer 6 can be made high in concentration, and the electric characteristics of the field effect transistor can be obtained. Can be further improved. For example, the nitride semiconductor device 10 can be operated at a higher output. If the value of b which is the y-intercept in the above formula (1) is 0.16 ≦ b ≦ 0.21, the lattice mismatch rate between the barrier layer 7 and the channel layer 6 is 0.4% or less. it can. When the value of b which is the y-intercept in the above formula (1) is 0.18, the lattice mismatch rate between the barrier layer 7 and the channel layer 6 can be 0% to almost 0%.
（ｇ）本実施形態によれば、バッファ層３の上面には核（凸部）４が設けられている。これにより、バックバリア層５を形成する際、結晶中の転位同士を会合させて、消滅させることができる。つまり、バックバリア層５の歪みを緩和することができる。従って、バックバリア層５の膜厚を薄くすることができる。 (G) According to the present embodiment, the nucleus (convex portion) 4 is provided on the upper surface of the buffer layer 3. Thereby, when the back barrier layer 5 is formed, dislocations in the crystal can be associated with each other and eliminated. That is, the distortion of the back barrier layer 5 can be relaxed. Therefore, the film thickness of the back barrier layer 5 can be reduced.
（ｈ）本実施形態によれば、バックバリア層５は、組成式ＡｌｘＧａ（１−ｘ）Ｎで表される窒化物半導体（ＡｌＧａＮともいう。）で形成されている。これにより、バックバリア層５が例えばＩｎＧａＮ等で形成される場合と比べて、窒化物半導体積層物１の絶縁性を高くできる、つまりより高い耐圧性能を有する。つまり、アルミニウム（Ａｌ）元素は、インジウム（Ｉｎ）元素よりもバンドギャップが大きい。具体的には、ＡｌＧａＮは、ＩｎＧａＮよりもバンドギャップが大きい。このため、バックバリア層５をＡｌＧａＮで形成すると、窒化物半導体積層物の絶縁性をより高くできる。 (H) According to the present embodiment, the back barrier layer 5 is formed of a nitride semiconductor (also referred to as AlGaN ) represented by the composition formula Al x Ga (1-x) N. Thereby, compared to the case where the back barrier layer 5 is formed of, for example, InGaN or the like, the insulating property of the nitride semiconductor laminate 1 can be increased, that is, it has higher withstand voltage performance. That is, aluminum (Al) element has a larger band gap than indium (In) element. Specifically, AlGaN has a larger band gap than InGaN. For this reason, when the back barrier layer 5 is formed of AlGaN, the insulating property of the nitride semiconductor laminate can be further increased.
（ｉ）本実施形態によれば、バリア層７は組成式ＩｎｙＡｌ（１−ｙ）Ｎで表される窒化物半導体で形成されている。つまり、バリア層７は、チャネル層６を形成するＧａＮよりも電子親和力が小さいＩｎＡｌＮにより形成されている。また、ＩｎＡｌＮが有する自発分極により、窒化物半導体積層物１が例えば電界効果型トランジスタに用いられた場合、さらに高濃度の（電子密度が高い）二次元電子ガスを誘起することができる。 (I) According to this embodiment, the barrier layer 7 is formed of a nitride semiconductor represented by the composition formula In y Al (1-y) N. That is, the barrier layer 7 is made of InAlN having a lower electron affinity than GaN forming the channel layer 6. In addition, due to the spontaneous polarization of InAlN, when the nitride semiconductor laminate 1 is used, for example, in a field effect transistor, it is possible to induce a two-dimensional electron gas with a higher concentration (high electron density).
ここで、参考までに、チャネル層がバリア層と格子不整合である場合に発生する不具合について説明する。チャネル層とバリア層とが格子整合していないと、つまりバリア層がチャネル層と格子不整合であると、このような窒化物半導体積層物を用いて形成された例えば電界効果型トランジスタを作動させた際、トランジスタを高出力で作動させることが難しくなったり、トランジスタの信頼性が低下したり、トランジスタの素子寿命が低下することがあった。 Here, for reference, a problem that occurs when the channel layer is lattice mismatched with the barrier layer will be described. If the channel layer and the barrier layer are not lattice matched, that is, if the barrier layer is lattice mismatched with the channel layer, for example, a field effect transistor formed using such a nitride semiconductor stack is operated. In such a case, it may be difficult to operate the transistor at a high output, the reliability of the transistor may be reduced, or the lifetime of the transistor may be reduced.
具体的には、例えば、バリア層（ＩｎＡｌＮで形成されたバリア層）とチャネル層（ＧａＮで形成されたチャネル層）との格子不整合に起因して、バリア層やチャネル層の結晶中に、クラックや転位等の欠陥、結晶歪み等が生じることがあった。このような欠陥や結晶歪みがバリア層とチャネル層との間の界面に存在すると、この窒化物半導体積層物を用いて構成されたトランジスタを作動させた際、バリア層とチャネル層との間の界面を走行する二次元電子ガス中の電子が散乱してしまい、二次元電子ガス中の電子の移動度（電子移動度）が低下してしまうことがあった。特に、バリア層とチャネル層との格子不整合率が高い（例えばバリア層とチャネル層との格子不整合率が０．５％を超える）場合、つまり、バリア層とチャネル層との間の界面に大きな結晶歪みの緩和（つまり高濃度の転位）が発生してしまう場合、電子移動度がさらに低下してしまうとともに、バリア層とチャネル層との間の界面に発生する二次元電子ガスの濃度（つまり二次元電子ガスの電子密度）が極端に低下してしまう。このため、このような窒化物半導体積層物が用いられたトランジスタを作動させた際に、十分な量の電流を通電させることが困難となる場合があった。 Specifically, for example, due to lattice mismatch between the barrier layer (barrier layer formed of InAlN) and the channel layer (channel layer formed of GaN), in the crystals of the barrier layer and the channel layer, Defects such as cracks and dislocations, crystal distortion, etc. may occur. When such defects and crystal distortions exist at the interface between the barrier layer and the channel layer, when the transistor configured using the nitride semiconductor stack is operated, the barrier layer and the channel layer are not connected. In some cases, electrons in the two-dimensional electron gas traveling on the interface are scattered, and the mobility of electrons in the two-dimensional electron gas (electron mobility) may be reduced. In particular, when the lattice mismatch rate between the barrier layer and the channel layer is high (for example, the lattice mismatch rate between the barrier layer and the channel layer exceeds 0.5%), that is, the interface between the barrier layer and the channel layer. When large crystal strain relaxation (that is, high-concentration dislocations) occurs, the electron mobility further decreases and the concentration of the two-dimensional electron gas generated at the interface between the barrier layer and the channel layer (In other words, the electron density of the two-dimensional electron gas) is extremely lowered. For this reason, when a transistor using such a nitride semiconductor laminate is operated, it may be difficult to pass a sufficient amount of current.
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。ただし、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
<Other embodiments>
The embodiment of the present invention has been specifically described above. However, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.
上述の実施形態では、バッファ層３の表面に凸部４を形成する、バックバリア層５の結晶歪みを緩和する構成について説明したが、これに限定されるものではない。例えば、バッファ層３の表面を平坦にし、バックバリア層５の膜厚を０．２μｍ以上にすることで、バックバリア層５の結晶歪みを緩和してもよい。また、バッファ層３の表面に形成する凸部４の形状も図１に示す形状に限定されるものではない。例えば、頂点が丸い山型形状等としてもよい。 In the above-described embodiment, the configuration in which the convex portion 4 is formed on the surface of the buffer layer 3 and the crystal distortion of the back barrier layer 5 is alleviated has been described. However, the present invention is not limited to this. For example, the crystal distortion of the back barrier layer 5 may be alleviated by flattening the surface of the buffer layer 3 and setting the film thickness of the back barrier layer 5 to 0.2 μm or more. Further, the shape of the convex portion 4 formed on the surface of the buffer layer 3 is not limited to the shape shown in FIG. For example, it may be a mountain shape with a round vertex.
上述の実施形態では、バッファ層３が設けられた構成について説明したが、これに限定されるものではない。例えば、バッファ層３は設けなくてもよい。 In the above-described embodiment, the configuration in which the buffer layer 3 is provided has been described. However, the present invention is not limited to this. For example, the buffer layer 3 may not be provided.
次に、本発明の実施例を図３〜図４を用いて説明するが、本発明はこれらに限定されるものではない。 Next, although the Example of this invention is described using FIGS. 3-4, this invention is not limited to these.
［チャネル層の臨界膜厚の評価］
まず、図１に示す構成を有する窒化物半導体積層物を作製し、バックバリア層のＡｌ組成ｘとチャネル層の臨界膜厚との関係性についての評価を行った。具体的には、基板としてのＳｉＣ基板と、ＡｌＮで形成され、核（凸部）が形成されたバッファ層と、組成式ＡｌｘＧａ１−ｘＮで表される窒化物半導体で形成され、厚さが２０００ｎｍであるバックバリア層と、ＧａＮで形成されるチャネル層と、Ｉｎ０．１３Ａｌ０．８７Ｎで形成され、厚さが８ｎｍであるバリア層と、を備える窒化物半導体積層物を作製した。そして、バックバリア層のＡｌ組成ｘを変更したときのチャネル層の臨界膜厚の測定を行った。図３は、本実施例にかかる窒化物半導体積層物のバックバリア層のＡｌ組成ｘとチャネル層の臨界膜厚との関係を示すグラフ図である。図３から、チャネル層の臨界膜厚は、バックバリア層のＡｌ組成ｘに応じて変化することが確認できる。具体的には、バックバリア層のＡｌ組成ｘが大きくなるほど、チャネル層の臨界膜厚が薄くなることを確認した。
[Evaluation of critical thickness of channel layer]
First, a nitride semiconductor laminate having the configuration shown in FIG. 1 was prepared, and the relationship between the Al composition x of the back barrier layer and the critical film thickness of the channel layer was evaluated. Specifically, it is formed of a SiC substrate as a substrate, a buffer layer formed of AlN and having nuclei (convex portions), and a nitride semiconductor represented by a composition formula Al x Ga 1-x N. A nitride semiconductor laminate comprising: a back barrier layer having a thickness of 2000 nm; a channel layer formed of GaN; and a barrier layer formed of In 0.13 Al 0.87 N and having a thickness of 8 nm. Was made. Then, the critical thickness of the channel layer was measured when the Al composition x of the back barrier layer was changed. FIG. 3 is a graph showing the relationship between the Al composition x of the back barrier layer and the critical film thickness of the channel layer of the nitride semiconductor laminate according to this example. From FIG. 3, it can be confirmed that the critical film thickness of the channel layer varies depending on the Al composition x of the back barrier layer. Specifically, it was confirmed that the critical film thickness of the channel layer becomes thinner as the Al composition x of the back barrier layer becomes larger.
［窒化物半導体装置の電気特性の評価］
次に、図１に示す構成を有する窒化物半導体装置を作製し、チャネル層の臨界膜厚と窒化物半導体装置の電気特性との関係性についての評価を行った。具体的には、基板としてのＳｉＣ基板と、ＡｌＮで形成され、核（凸部）が形成されたバッファ層と、Ａｌ０．３０Ｇａ０．７０Ｎで形成され、厚さが２０００ｎｍであるバックバリア層と、ＧａＮで形成されるチャネル層と、Ｉｎ０．１３Ａｌ０．８７Ｎで形成され、厚さが８ｎｍであるバリア層と、を備える窒化物半導体積層物を用いた窒化物半導体装置を作製した。そして、チャネル層の厚さを変更したときの、窒化物半導体製造装置の電気性能の評価として電子移動度の測定を行った。図４は、本実施例にかかるチャネル層の膜厚と窒化物半導体製造装置の電子移動度との関係を示すグラフ図である。本実施例では、バックバリア層のＡｌ組成ｘが０．３０であるので、チャネル層の臨界膜厚は０．０５μｍ（５０ｎｍ）である。図４から、チャネル層の厚さが臨界膜厚を超えると、電子移動度が著しく低下する、つまり窒化物半導体装置の電気特性が著しく低下することを確認した。
[Evaluation of electrical characteristics of nitride semiconductor devices]
Next, a nitride semiconductor device having the configuration shown in FIG. 1 was fabricated, and the relationship between the critical thickness of the channel layer and the electrical characteristics of the nitride semiconductor device was evaluated. Specifically, a SiC substrate as a substrate, a buffer layer formed of AlN and having nuclei (convex portions), a back surface formed of Al 0.30 Ga 0.70 N and having a thickness of 2000 nm. A nitride semiconductor device using a nitride semiconductor laminate comprising a barrier layer, a channel layer formed of GaN, and a barrier layer formed of In 0.13 Al 0.87 N and having a thickness of 8 nm Was made. Electron mobility was measured as an evaluation of the electrical performance of the nitride semiconductor manufacturing apparatus when the thickness of the channel layer was changed. FIG. 4 is a graph showing the relationship between the thickness of the channel layer and the electron mobility of the nitride semiconductor manufacturing apparatus according to this example. In this embodiment, since the Al composition x of the back barrier layer is 0.30, the critical film thickness of the channel layer is 0.05 μm (50 nm). From FIG. 4, it was confirmed that when the thickness of the channel layer exceeds the critical film thickness, the electron mobility is remarkably lowered, that is, the electrical characteristics of the nitride semiconductor device are remarkably lowered.
１ 窒化物半導体積層物
２ 基板
５ バックバリア層
６ チャネル層
７ バリア層
DESCRIPTION OF SYMBOLS 1 Nitride semiconductor laminated body 2 Substrate 5 Back barrier layer 6 Channel layer 7 Barrier layer
Claims (6)
組成式ＡｌｘＧａ（１−ｘ）Ｎで表される窒化物半導体により形成され、前記基板のいずれかの主面上に設けられるバックバリア層と、
窒化ガリウムにより形成され、前記バックバリア層の格子定数と一致するように前記バックバリア層上に設けられるチャネル層と、
組成式ＩｎｙＡｌ（１−ｙ）Ｎで表される窒化物半導体により形成され、前記チャネル層の格子定数以上の大きさの格子定数を有し、かつ、それらの不整合率が０．５％以下となるように前記チャネル層上に設けられるバリア層と、を備える
窒化物半導体積層物。 A substrate,
A back barrier layer formed of a nitride semiconductor represented by the composition formula Al x Ga (1-x) N and provided on any one of the main surfaces of the substrate;
A channel layer formed of gallium nitride and provided on the back barrier layer so as to match the lattice constant of the back barrier layer;
It is formed of a nitride semiconductor represented by the composition formula In y Al (1-y) N, has a lattice constant larger than the lattice constant of the channel layer, and has a mismatch rate of 0.5. %, And a barrier layer provided on the channel layer so as to be less than or equal to%.
請求項１に記載の窒化物半導体積層物。 2. The nitride semiconductor laminate according to claim 1, wherein the lattice constant of the upper surface of the channel layer is formed so that a mismatch rate with the lattice constant of the upper surface of the back barrier layer is 0.5% or less.
請求項１ないし３のいずれかに記載の窒化物半導体積層物。 4. The nitride semiconductor laminate according to claim 1, wherein the back barrier layer is formed so that an Al composition x satisfies 0.02 ≦ x ≦ 0.30. 5.
請求項４に記載の窒化物半導体積層物。 The nitride semiconductor laminate according to claim 4, wherein an Al composition x of the back barrier layer and an In composition y of the barrier layer satisfy a relationship of y = −0.183x + b (0.14 ≦ b ≦ 0.23). .
前記窒化物半導体積層物の前記バリア層上に設けられる電極と、を備える
窒化物半導体装置。 The nitride semiconductor laminate according to any one of claims 1 to 5,
A nitride semiconductor device comprising: an electrode provided on the barrier layer of the nitride semiconductor laminate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018005387A JP6486510B2 (en) | 2018-01-17 | 2018-01-17 | Nitride semiconductor laminate and nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018005387A JP6486510B2 (en) | 2018-01-17 | 2018-01-17 | Nitride semiconductor laminate and nitride semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013252925A Division JP6305041B2 (en) | 2013-12-06 | 2013-12-06 | Nitride semiconductor laminate and nitride semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018082208A true JP2018082208A (en) | 2018-05-24 |
| JP6486510B2 JP6486510B2 (en) | 2019-03-20 |
Family
ID=62199088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018005387A Active JP6486510B2 (en) | 2018-01-17 | 2018-01-17 | Nitride semiconductor laminate and nitride semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6486510B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005512327A (en) * | 2001-12-03 | 2005-04-28 | クリー インコーポレイテッド | Heterojunction transistor and manufacturing method thereof |
| JP2013026410A (en) * | 2011-07-20 | 2013-02-04 | Sumitomo Electric Ind Ltd | Manufacturing method of semiconductor device |
| JP2013211481A (en) * | 2012-03-30 | 2013-10-10 | Fujitsu Ltd | Compound semiconductor device and method of manufacturing the same |
-
2018
- 2018-01-17 JP JP2018005387A patent/JP6486510B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005512327A (en) * | 2001-12-03 | 2005-04-28 | クリー インコーポレイテッド | Heterojunction transistor and manufacturing method thereof |
| JP2013026410A (en) * | 2011-07-20 | 2013-02-04 | Sumitomo Electric Ind Ltd | Manufacturing method of semiconductor device |
| JP2013211481A (en) * | 2012-03-30 | 2013-10-10 | Fujitsu Ltd | Compound semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6486510B2 (en) | 2019-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6318474B2 (en) | Manufacturing method of semiconductor device | |
| JP5064824B2 (en) | Semiconductor element | |
| JP5634681B2 (en) | Semiconductor element | |
| US20130207078A1 (en) | InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same | |
| US8754419B2 (en) | Semiconductor device | |
| US9312341B2 (en) | Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same | |
| US9431526B2 (en) | Heterostructure with carrier concentration enhanced by single crystal REO induced strains | |
| TWI693678B (en) | Semiconductor element substrate, semiconductor element, and method for manufacturing semiconductor element | |
| CN107946187B (en) | Nitride semiconductor epitaxial wafer and field effect type nitride transistor | |
| JP6815278B2 (en) | Nitride semiconductor laminate, semiconductor device, nitride semiconductor laminate manufacturing method and semiconductor device manufacturing method | |
| JP6917798B2 (en) | Nitride semiconductor epitaxial substrate and semiconductor device | |
| JP6486510B2 (en) | Nitride semiconductor laminate and nitride semiconductor device | |
| JP6305041B2 (en) | Nitride semiconductor laminate and nitride semiconductor device | |
| JP6373015B2 (en) | Semiconductor epitaxial wafer and semiconductor device | |
| JP7054730B2 (en) | Nitride semiconductor laminates, semiconductor devices, and methods for manufacturing nitride semiconductor laminates. | |
| JP2016058539A (en) | Method of manufacturing high electron mobility transistor | |
| JP6205497B2 (en) | Manufacturing method of nitride semiconductor | |
| JP6416705B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP7037801B2 (en) | Field effect transistor and its manufacturing method | |
| JP2011258782A (en) | Nitride semiconductor substrate | |
| JP2015095483A (en) | Group III nitride semiconductor device | |
| JP2011044743A (en) | Method of manufacturing epitaxial substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6486510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |