JP2018064261A

JP2018064261A - Matching circuit

Info

Publication number: JP2018064261A
Application number: JP2017000664A
Authority: JP
Inventors: 佑介田中; Yusuke Tanaka; 大貴庄内; Daiki Shonai
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-10-12
Filing date: 2017-01-05
Publication date: 2018-04-19
Also published as: TWI634741B; TW201815060A; CN207304530U

Abstract

PROBLEM TO BE SOLVED: To propose a matching circuit capable of sufficiently attenuating harmonic components of amplifier signals.SOLUTION: A matching circuit 10 performs an output impedance matching of an amplifier 60 which amplifies an input signal RFin to output an amplification signal RFout1. The matching circuit 10 includes a low-pass filter 40 and a high-pass filter 50. The ground of the low-pass filter 40 is separated from the ground of the high-pass filter 50. Therefore, it is possible to suppress interference between the low-pass filter 40 and the high-pass filter 50 and then to sufficiently attenuate harmonic components of the amplification signal RFout1.SELECTED DRAWING: Figure 1

Description

本発明は整合回路に関わる。 The present invention relates to a matching circuit.

携帯電話などの移動通信端末においては、基地局へ送信するＲＦ（Radio Frequency）信号を増幅する電力増幅モジュールが用いられている。この種の電力増幅モジュールとして、特許５８５８２８０号公報には、増幅器から出力されるＲＦ信号の第２高調波成分を減衰する終端回路と、増幅器の出力インピーダンス整合を行う整合回路とを備える電力増幅モジュールが提案されている。 In a mobile communication terminal such as a cellular phone, a power amplification module that amplifies an RF (Radio Frequency) signal transmitted to a base station is used. As a power amplification module of this type, Japanese Patent No. 5858280 discloses a power amplification module including a termination circuit that attenuates the second harmonic component of an RF signal output from an amplifier, and a matching circuit that performs output impedance matching of the amplifier. Has been proposed.

特許５８５８２８０号公報Japanese Patent No. 5858280

しかし、本発明者の鋭意検討により、整合回路を構成する各回路素子のグランドが共通化されていると、回路素子間の干渉により、ＲＦ信号の高調波成分を十分に減衰できないことが新規に見出された。 However, as a result of intensive studies by the inventor, if the ground of each circuit element composing the matching circuit is made common, it is newly found that the harmonic component of the RF signal cannot be sufficiently attenuated due to interference between circuit elements. It was found.

そこで、本発明は、増幅信号の高調波成分を十分に減衰できる整合回路を提案することを課題とする。 Therefore, an object of the present invention is to propose a matching circuit that can sufficiently attenuate the harmonic components of the amplified signal.

上述の課題を解決するため、本発明に係る整合回路は、入力信号を増幅して増幅信号を出力する増幅器の出力インピーダンス整合を行う整合回路であって、ローパスフィルタと、ハイパスフィルタとを備え、ローパスフィルタのグランドとハイパスフィルタのグランドとが分離している。 In order to solve the above problems, a matching circuit according to the present invention is a matching circuit that performs output impedance matching of an amplifier that amplifies an input signal and outputs an amplified signal, and includes a low-pass filter and a high-pass filter. The ground of the low-pass filter and the ground of the high-pass filter are separated.

本発明によれば、ローパスフィルタのグランドとハイパスフィルタのグランドとが分離しているため、ローパスフィルタとハイパスフィルタとの間の干渉を抑制し、増幅信号の高調波成分を十分に減衰させることができる。 According to the present invention, since the ground of the low-pass filter and the ground of the high-pass filter are separated, the interference between the low-pass filter and the high-pass filter can be suppressed, and the harmonic component of the amplified signal can be sufficiently attenuated. it can.

本発明の実施形態１に関わる整合回路の回路構成を示す説明図である。It is explanatory drawing which shows the circuit structure of the matching circuit in connection with Embodiment 1 of this invention. 本発明の実施形態１に関わる整合回路の配線レイアウトを示す模式図である。It is a schematic diagram which shows the wiring layout of the matching circuit in connection with Embodiment 1 of this invention. 比較例に関わる整合回路の回路構成を示す説明図である。It is explanatory drawing which shows the circuit structure of the matching circuit in connection with a comparative example. 本発明の実施形態１に関わる整合回路及び比較例に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 of this invention, and the matching circuit concerning a comparative example. 本発明の実施形態１に関わる整合回路及び比較例に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 of this invention, and the matching circuit concerning a comparative example. 本発明の実施形態１に関わる整合回路及び比較例に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 of this invention, and the matching circuit concerning a comparative example. 本発明の実施形態１に関わる整合回路の回路構成を示す説明図である。It is explanatory drawing which shows the circuit structure of the matching circuit in connection with Embodiment 1 of this invention. 本発明の実施形態２に関わる整合回路の回路構成を示す説明図である。It is explanatory drawing which shows the circuit structure of the matching circuit in connection with Embodiment 2 of this invention. 本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 and the matching circuit concerning Embodiment 2 of this invention. 本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 and the matching circuit concerning Embodiment 2 of this invention. 本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 and the matching circuit concerning Embodiment 2 of this invention. 本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 and the matching circuit concerning Embodiment 2 of this invention. 本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 and the matching circuit concerning Embodiment 2 of this invention. 本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit concerning Embodiment 1 and the matching circuit concerning Embodiment 2 of this invention. 本発明の実施形態２に関わる整合回路の回路構成を示す説明図である。It is explanatory drawing which shows the circuit structure of the matching circuit in connection with Embodiment 2 of this invention. 本発明の実施形態３に関わる整合回路の回路構成を示す説明図である。It is explanatory drawing which shows the circuit structure of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the signal loss of the matching circuit in connection with Embodiment 3 of this invention. 本発明の実施形態３に関わる整合回路のキャパシタ素子を構成するキャパシタ素子の個数と信号損失との関係を示すグラフである。It is a graph which shows the relationship between the number of the capacitor elements which comprise the capacitor element of the matching circuit in connection with Embodiment 3 of this invention, and signal loss.

以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の回路素子を示すものとし、重複する説明は省略する。
図１は、本発明の実施形態１に関わる整合回路１０の回路構成を示す説明図である。整合回路１０は、増幅器７０とその後段の回路（例えば、スイッチ素子）との間に設けられ、増幅器７０の出力インピーダンスと、後段の回路の入力インピーダンスとを整合させる。増幅器７０は、例えば、入力ノード７１に入力される入力信号ＲＦｉｎを増幅し、増幅信号ＲＦｏｕｔ１を出力ノード７２から出力する。増幅器７０は、入力ノード７１を通じてベース端子に入力される入力信号ＲＦｉｎを増幅し、これを増幅信号ＲＦｏｕｔ１としてコレクタ端子から出力するエミッタ接地トランジスタＴｒを備えている。入力信号ＲＦｉｎは、例えば、所定の通信周波数帯域のＲＦ信号である。増幅器７０は、例えば、信号線路７３とグランドとの間に接続される終端回路７４を備えている。信号線路７３は、トランジスタＴｒのコレクタ端子から出力される増幅信号ＲＦｏｕｔ１を出力ノード７２に伝達する。終端回路７４は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰する。終端回路７４は、例えば、キャパシタ素子Ｃ４及びインダクタ素子Ｌ４を備える直列共振回路である。キャパシタ素子Ｃ４の容量値及びインダクタ素子Ｌ４のインダクタンス値は、増幅信号ＲＦｏｕｔ１の第２高調波の周波数が直列共振周波数に一致するように選定されている。これにより、増幅信号ＲＦｏｕｔ１の第２高調波成分の大部分は、信号線路７３から終端回路７４を通じてグランドに流れるため、出力ノード７２から出力される増幅信号ＲＦｏｕｔ１の第２高調波成分の大部分を減衰できる。なお、トランジスタＴｒは、例えば、ヘテロ接合バイポーラトランジスタである。但し、トランジスタＴｒは、バイポーラトランジスタに限られるものではなく、例えば、電界効果トランジスタでもよい。 Embodiments of the present invention will be described below with reference to the drawings. Here, the same reference numerals indicate the same circuit elements, and redundant description is omitted.
FIG. 1 is an explanatory diagram showing a circuit configuration of a matching circuit 10 according to the first embodiment of the present invention. The matching circuit 10 is provided between the amplifier 70 and a subsequent circuit (for example, a switch element), and matches the output impedance of the amplifier 70 with the input impedance of the subsequent circuit. For example, the amplifier 70 amplifies the input signal RFin input to the input node 71 and outputs the amplified signal RFout1 from the output node 72. The amplifier 70 includes a grounded-emitter transistor Tr that amplifies the input signal RFin input to the base terminal through the input node 71 and outputs the amplified signal as an amplified signal RFout1 from the collector terminal. The input signal RFin is, for example, an RF signal in a predetermined communication frequency band. The amplifier 70 includes, for example, a termination circuit 74 connected between the signal line 73 and the ground. The signal line 73 transmits the amplified signal RFout1 output from the collector terminal of the transistor Tr to the output node 72. Termination circuit 74 attenuates the second harmonic component of amplified signal RFout1. The termination circuit 74 is, for example, a series resonance circuit including a capacitor element C4 and an inductor element L4. The capacitance value of the capacitor element C4 and the inductance value of the inductor element L4 are selected so that the second harmonic frequency of the amplified signal RFout1 matches the series resonance frequency. As a result, most of the second harmonic component of the amplified signal RFout1 flows from the signal line 73 to the ground through the termination circuit 74. Therefore, most of the second harmonic component of the amplified signal RFout1 output from the output node 72 is reduced. Can be attenuated. The transistor Tr is, for example, a heterojunction bipolar transistor. However, the transistor Tr is not limited to a bipolar transistor, and may be a field effect transistor, for example.

整合回路１０は、ローパスフィルタ４０、ハイパスフィルタ５０、入力ノード１１、出力ノード１２、及び信号線路１３を備えている。整合回路１０は、増幅器７０の出力インピーダンス整合を行うとともに、入力ノード１１に入力される増幅信号ＲＦｏｕｔ１の高調波成分を減衰し、これを増幅信号ＲＦｏｕｔ２として出力ノード１２から出力する。信号線路１３は、入力ノード１１と出力ノード１２との間を接続する。ローパスフィルタ４０は、信号線路１３に直列に接続するインダクタ素子Ｌ１と、信号線路１３とグランドとの間にシャント接続するキャパシタ素子Ｃ１とを備える。ハイパスフィルタ５０は、信号線路１３に直列に接続するキャパシタ素子Ｃ２と、信号線路１３とグランドとの間にシャント接続するインダクタ素子Ｌ２とを備える。ローパスフィルタ４０においては、低周波数側のインピーダンスの変化よりも、高周波数側のインピーダンスの変化が大きい。一方、ハイパスフィルタ５０においては、高周波数側のインピーダンスの変化よりも、低周波数側のインピーダンスの変化が大きい。従って、ローパスフィルタ４０とハイパスフィルタ５０とを組み合わせることにより、互いにインピーダンスの変化を相殺させることができる。これにより、増幅信号ＲＦｏｕｔ１のキャリア帯域（搬送波の基本周波数帯域）において、整合回路１０のインピーダンスを広帯域化することができる。ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の高調波成分（例えば、第２高調波成分、第３高調波成分、或いはそれ以上の高調波成分）を減衰する。 The matching circuit 10 includes a low-pass filter 40, a high-pass filter 50, an input node 11, an output node 12, and a signal line 13. The matching circuit 10 performs output impedance matching of the amplifier 70, attenuates the harmonic component of the amplified signal RFout1 input to the input node 11, and outputs this as the amplified signal RFout2 from the output node 12. The signal line 13 connects between the input node 11 and the output node 12. The low-pass filter 40 includes an inductor element L1 connected in series to the signal line 13 and a capacitor element C1 connected shunt between the signal line 13 and the ground. The high pass filter 50 includes a capacitor element C2 connected in series to the signal line 13 and an inductor element L2 connected in a shunt connection between the signal line 13 and the ground. In the low-pass filter 40, the change in impedance on the high frequency side is larger than the change in impedance on the low frequency side. On the other hand, in the high-pass filter 50, the change in impedance on the low frequency side is larger than the change in impedance on the high frequency side. Therefore, by combining the low-pass filter 40 and the high-pass filter 50, changes in impedance can be canceled out. Thereby, the impedance of matching circuit 10 can be widened in the carrier band of amplified signal RFout1 (the fundamental frequency band of the carrier wave). The low-pass filter 40 attenuates a harmonic component (for example, a second harmonic component, a third harmonic component, or a higher harmonic component) of the amplified signal RFout1.

図２は、実施形態１に関わる整合回路１０の配線レイアウトを示す模式図である。同図において、符号３０１，３０２は、整合回路１０の配線パターンを示している。符号４１は、ローパスフィルタ４０のグランドを示し、符号５１は、ハイパスフィルタ５０のグランドを示している。このように、ローパスフィルタ４０のグランド４１とハイパスフィルタ５０のグランド５１とは、分離している。 FIG. 2 is a schematic diagram illustrating a wiring layout of the matching circuit 10 according to the first embodiment. In the figure, reference numerals 301 and 302 indicate wiring patterns of the matching circuit 10. Reference numeral 41 indicates the ground of the low-pass filter 40, and reference numeral 51 indicates the ground of the high-pass filter 50. Thus, the ground 41 of the low-pass filter 40 and the ground 51 of the high-pass filter 50 are separated.

図３は、比較例に関わる整合回路３０の回路構成を示す説明図である。整合回路３０は、ローパスフィルタ４０、ハイパスフィルタ５０、入力ノード３１、出力ノード３２、及び信号線路３３を備えている。信号線路３３は、入力ノード３１と出力ノード３２との間を接続する。ローパスフィルタ４０は、信号線路３３に直列に接続するインダクタ素子Ｌ１と、信号線路３３とグランドとの間にシャント接続するキャパシタ素子Ｃ１とを備える。ハイパスフィルタ５０は、信号線路３３に直列に接続するキャパシタ素子Ｃ２と、信号線路３３とグランドとの間にシャント接続するインダクタ素子Ｌ２とを備える。整合回路３０は、ローパスフィルタ４０のグランドとハイパスフィルタ５０のグランドとが共通している点において、整合回路１０と相違している。 FIG. 3 is an explanatory diagram illustrating a circuit configuration of the matching circuit 30 according to the comparative example. The matching circuit 30 includes a low-pass filter 40, a high-pass filter 50, an input node 31, an output node 32, and a signal line 33. The signal line 33 connects between the input node 31 and the output node 32. The low-pass filter 40 includes an inductor element L1 connected in series to the signal line 33, and a capacitor element C1 connected in shunt between the signal line 33 and the ground. The high pass filter 50 includes a capacitor element C2 connected in series to the signal line 33 and an inductor element L2 connected in a shunt connection between the signal line 33 and the ground. The matching circuit 30 is different from the matching circuit 10 in that the ground of the low-pass filter 40 and the ground of the high-pass filter 50 are common.

図４は、それぞれの整合回路１０，３０の信号損失のシミュレーション（以下、「第１のシミュレーション」と称する）の結果を示す。図４の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。第１のシミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。また、第１のシミュレーションでは、それぞれの整合回路１０，３０のローパスフィルタ４０が増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰させる場合を想定した。符号４０１は、第１のシミュレーションにおける整合回路１０の信号損失のシミュレーション結果を示す。符号４０２は、第１のシミュレーションにおける整合回路３０の信号損失のシミュレーション結果を示す。図５は、増幅信号ＲＦｏｕｔ１の第２高調波の帯域付近における、図４のシミュレーション結果の拡大図である。図６は、増幅信号ＲＦｏｕｔ１の第３高調波の帯域付近における、図４のシミュレーション結果の拡大図である。図４乃至図６に示す第１のシミュレーションの結果から、ローパスフィルタ４０のグランド４１とハイパスフィルタ５０のグランド５１とを分離することにより、第２高調波成分及び第３高調波成分の信号損失を約０．６ｄＢから６．０ｄＢ程度改善できることがわかる。これは、ローパスフィルタ４０のグランド４１とハイパスフィルタ５０のグランド５１との分離により、ローパスフィルタ４０とハイパスフィルタ５０との間の干渉を抑制できることに起因しているものと考えられる。なお、それぞれの整合回路１０，３０のローパスフィルタ４０が増幅信号ＲＦｏｕｔ１の第２高調波成分或いは第４高調波成分以上の高調波成分を減衰させる場合においても、整合回路１０の信号損失は、整合回路３０の信号損失よりも改善できることが判明している。 FIG. 4 shows a result of a simulation of signal loss of the matching circuits 10 and 30 (hereinafter referred to as “first simulation”). The horizontal axis of FIG. 4 indicates the frequency [GHz] of the amplified signal RFout1, and the vertical axis indicates the signal loss [dB]. In the first simulation, the carrier band of the amplified signal RFout1 is set to 1.710 GHz or more and 2.025 GHz or less. In the first simulation, it is assumed that the low-pass filters 40 of the matching circuits 10 and 30 attenuate the third harmonic component of the amplified signal RFout1. Reference numeral 401 indicates a simulation result of signal loss of the matching circuit 10 in the first simulation. Reference numeral 402 indicates a simulation result of the signal loss of the matching circuit 30 in the first simulation. FIG. 5 is an enlarged view of the simulation result of FIG. 4 in the vicinity of the second harmonic band of the amplified signal RFout1. FIG. 6 is an enlarged view of the simulation result of FIG. 4 in the vicinity of the third harmonic band of the amplified signal RFout1. By separating the ground 41 of the low-pass filter 40 and the ground 51 of the high-pass filter 50 from the results of the first simulation shown in FIGS. 4 to 6, the signal loss of the second harmonic component and the third harmonic component is reduced. It turns out that it can improve about 0.6 dB to about 6.0 dB. It is considered that this is because the interference between the low-pass filter 40 and the high-pass filter 50 can be suppressed by separating the ground 41 of the low-pass filter 40 and the ground 51 of the high-pass filter 50. Even when the low-pass filters 40 of the respective matching circuits 10 and 30 attenuate the second harmonic component or the higher harmonic component of the fourth harmonic component or more of the amplified signal RFout1, the signal loss of the matching circuit 10 is not matched. It has been found that the signal loss of the circuit 30 can be improved.

なお、図７に示すように、整合回路１０のローパスフィルタ４０は、高周波終端回路８０を備えてもよい。高周波終端回路８０は、信号線路１３とグランドとの間に直列接続するキャパシタ素子Ｃ１及びインダクタ素子Ｌ５を備えるＬＣ直列共振回路である。このＬＣ直列共振回路の直列共振周波数は、増幅信号ＲＦｏｕｔ１の高調波成分（例えば、第２高調波成分、第３高調波成分、或いはそれ以上の高調波成分）の周波数に一致している。これにより、高周波終端回路８０は、増幅信号ＲＦｏｕｔ１の高調波成分を減衰することができる。 As shown in FIG. 7, the low-pass filter 40 of the matching circuit 10 may include a high-frequency termination circuit 80. The high frequency termination circuit 80 is an LC series resonance circuit including a capacitor element C1 and an inductor element L5 connected in series between the signal line 13 and the ground. The series resonance frequency of the LC series resonance circuit matches the frequency of the harmonic component (for example, the second harmonic component, the third harmonic component, or a higher harmonic component) of the amplified signal RFout1. Thereby, the high frequency termination circuit 80 can attenuate the harmonic component of the amplified signal RFout1.

実施形態１に係る整合回路１０によれば、ローパスフィルタ４０のグランド４１とハイパスフィルタ５０のグランド５１とが分離しているため、ローパスフィルタ４０とハイパスフィルタ５０との間の干渉を抑制できる。グランド４１，５１を共通化すると、ローパスフィルタ４０を通過しなかった信号がグランド４１，５１を経由してハイパスフィルタ５０に入力してしまう問題が生じる。更に、グランド４１，５１に接続する回路素子が増加する程、グランド４１，５１のインピーダンスが増加してしまい、理想的なグランドが得られないという問題も生じる。そこで、グランド４１，５１を分離することにより、ローパスフィルタ４０を通過しなかった信号がハイパスフィルタ５０に入力してしまうという問題を解消できる。その上、グランド４１，５１の分離により、グランド４１，５１に接続する回路素子の数を少なくし、グランド４１，５１を理想的なグランドに近づけることができる。これにより、増幅信号ＲＦｏｕｔ１の高調波成分を十分に減衰させることができる。 According to the matching circuit 10 according to the first embodiment, since the ground 41 of the low-pass filter 40 and the ground 51 of the high-pass filter 50 are separated, interference between the low-pass filter 40 and the high-pass filter 50 can be suppressed. If the grounds 41 and 51 are made common, there arises a problem that a signal that has not passed through the low-pass filter 40 is input to the high-pass filter 50 via the grounds 41 and 51. Furthermore, as the number of circuit elements connected to the grounds 41 and 51 increases, the impedance of the grounds 41 and 51 increases, resulting in a problem that an ideal ground cannot be obtained. Therefore, by separating the grounds 41 and 51, the problem that a signal that has not passed through the low-pass filter 40 is input to the high-pass filter 50 can be solved. In addition, by separating the grounds 41 and 51, the number of circuit elements connected to the grounds 41 and 51 can be reduced, and the grounds 41 and 51 can be brought close to the ideal ground. Thereby, the harmonic component of the amplified signal RFout1 can be sufficiently attenuated.

図８は、本発明の実施形態２に関わる整合回路２０の回路構成を示す説明図である。実施形態２に関わる整合回路２０は、並列共振回路６０を備えている点において、実施形態１に関わる整合回路１０とは異なる。整合回路２０は、ローパスフィルタ４０、ハイパスフィルタ５０、入力ノード２１、出力ノード２２、及び信号線路２３を備えている。信号線路２３は、入力ノード２１と出力ノード２２との間を接続する。ローパスフィルタ４０は、信号線路２３に直列に接続するインダクタ素子Ｌ１と、信号線路２３とグランドとの間にシャント接続するキャパシタ素子Ｃ１とを備える。ハイパスフィルタ５０は、信号線路２３に直列に接続するキャパシタ素子Ｃ２と、信号線路２３とグランドとの間にシャント接続するインダクタ素子Ｌ２とを備える。並列共振回路６０は、信号線路２３に直列に接続されるインダクタ素子Ｌ３と、信号線路２３に直列に接続されるキャパシタ素子Ｃ３とを備える。インダクタ素子Ｌ３及びキャパシタ素子Ｃ３は、並列に接続される。並列共振回路６０は、増幅信号ＲＦｏｕｔ１の高調波成分（例えば、第２高調波成分、第３高調波成分、或いはそれ以上の高調波成分）を減衰する。並列共振回路６０は、ローパスフィルタ４０が減衰する高調波成分とは異なる高調波成分を減衰してもよい。実施形態２に関わる整合回路２０は、ローパスフィルタ４０のグランドとハイパスフィルタ５０のグランドとが分離している点において、実施形態１に関わる整合回路１０と共通している。 FIG. 8 is an explanatory diagram showing a circuit configuration of the matching circuit 20 according to the second embodiment of the present invention. The matching circuit 20 according to the second embodiment is different from the matching circuit 10 according to the first embodiment in that it includes a parallel resonant circuit 60. The matching circuit 20 includes a low-pass filter 40, a high-pass filter 50, an input node 21, an output node 22, and a signal line 23. The signal line 23 connects between the input node 21 and the output node 22. The low-pass filter 40 includes an inductor element L1 connected in series to the signal line 23 and a capacitor element C1 connected in a shunt between the signal line 23 and the ground. The high pass filter 50 includes a capacitor element C2 connected in series to the signal line 23 and an inductor element L2 connected in a shunt connection between the signal line 23 and the ground. The parallel resonant circuit 60 includes an inductor element L3 connected in series to the signal line 23 and a capacitor element C3 connected in series to the signal line 23. The inductor element L3 and the capacitor element C3 are connected in parallel. The parallel resonance circuit 60 attenuates a harmonic component (for example, a second harmonic component, a third harmonic component, or a higher harmonic component) of the amplified signal RFout1. The parallel resonance circuit 60 may attenuate a harmonic component different from the harmonic component that the low-pass filter 40 attenuates. The matching circuit 20 according to the second embodiment is common to the matching circuit 10 according to the first embodiment in that the ground of the low-pass filter 40 and the ground of the high-pass filter 50 are separated.

図９は、それぞれの整合回路１０，２０の信号損失のシミュレーション（以下、「第２のシミュレーション」と称する）の結果を示す。図９の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。第２のシミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。また、第２のシミュレーションでは、それぞれの整合回路１０，２０のローパスフィルタ４０が増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰させる場合を想定した。更に、第２のシミュレーションでは、並列共振回路６０が増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰させる場合を想定した。符号８０１は、第２のシミュレーションにおける実施形態２に関わる整合回路２０の信号損失のシミュレーション結果を示す。符号８０２は、第２のシミュレーションにおける実施形態１に係る整合回路１０の信号損失のシミュレーション結果を示す。図１０は、増幅信号ＲＦｏｕｔ１の第２高調波の帯域付近における、図９のシミュレーション結果の拡大図である。図１１は、増幅信号ＲＦｏｕｔ１の第３高調波の帯域付近における、図９のシミュレーション結果の拡大図である。図９乃至図１１に示す第２のシミュレーションの結果から、並列共振回路６０を用いて、第２高調波成分を急峻に減衰できるとともに、ローパスフィルタ４０を用いて、第３高調波成分を緩やかに減衰できることがわかる。特に、並列共振回路６０の追加により、第２高調波成分の信号損失を約５ｄＢから１２ｄＢ程度改善できることがわかる。また、実施形態２に関わる整合回路２０によれば、キャリア帯域における信号損失を低減できる。 FIG. 9 shows the result of a signal loss simulation (hereinafter referred to as “second simulation”) of the matching circuits 10 and 20. The horizontal axis of FIG. 9 indicates the frequency [GHz] of the amplified signal RFout1, and the vertical axis indicates the signal loss [dB]. In the second simulation, the carrier band of the amplified signal RFout1 is set to 1.710 GHz or more and 2.025 GHz or less. In the second simulation, it is assumed that the low-pass filters 40 of the matching circuits 10 and 20 attenuate the third harmonic component of the amplified signal RFout1. Furthermore, in the second simulation, it is assumed that the parallel resonant circuit 60 attenuates the second harmonic component of the amplified signal RFout1. Reference numeral 801 indicates a simulation result of signal loss of the matching circuit 20 according to the second embodiment in the second simulation. Reference numeral 802 represents a simulation result of signal loss of the matching circuit 10 according to the first embodiment in the second simulation. FIG. 10 is an enlarged view of the simulation result of FIG. 9 in the vicinity of the second harmonic band of the amplified signal RFout1. FIG. 11 is an enlarged view of the simulation result of FIG. 9 in the vicinity of the third harmonic band of the amplified signal RFout1. From the results of the second simulation shown in FIGS. 9 to 11, the second harmonic component can be sharply attenuated using the parallel resonant circuit 60 and the third harmonic component can be gently reduced using the low-pass filter 40. It can be seen that it can be attenuated. In particular, it can be seen that the addition of the parallel resonant circuit 60 can improve the signal loss of the second harmonic component by about 5 dB to 12 dB. Further, according to the matching circuit 20 according to the second embodiment, signal loss in the carrier band can be reduced.

図１２は、それぞれの整合回路１０，２０の信号損失の他のシミュレーション（以下、「第３のシミュレーション」と称する）の結果を示す。図１２の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。第３のシミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。また、第３のシミュレーションでは、整合回路１０，２０のローパスフィルタ４０が増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰させる場合を想定した。更に、第３のシミュレーションでは、並列共振回路６０が増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰させる場合を想定した。符号１１０１は、第３のシミュレーションにおける実施形態２に関わる整合回路２０の信号損失のシミュレーション結果を示す。符号１１０２は、第３のシミュレーションにおける実施形態１に係る整合回路１０の信号損失のシミュレーション結果を示す。図１３は、増幅信号ＲＦｏｕｔ１の第２高調波の帯域付近における、図１２のシミュレーション結果の拡大図である。図１４は、増幅信号ＲＦｏｕｔ１の第３高調波の帯域付近における、図１１のシミュレーション結果の拡大図である。図１２乃至図１４に示す第３のシミュレーションの結果から、実施形態２に関わる整合回路２０は、実施形態１に関わる整合回路１０よりも、第２高調波成分及び第３高調波成分を広帯域に減衰できることがわかる。 FIG. 12 shows the result of another simulation of signal loss of the matching circuits 10 and 20 (hereinafter referred to as “third simulation”). The horizontal axis of FIG. 12 indicates the frequency [GHz] of the amplified signal RFout1, and the vertical axis indicates the signal loss [dB]. In the third simulation, the carrier band of the amplified signal RFout1 is set to 1.710 GHz or more and 2.025 GHz or less. In the third simulation, it is assumed that the low-pass filter 40 of the matching circuits 10 and 20 attenuates the second harmonic component of the amplified signal RFout1. Furthermore, in the third simulation, it is assumed that the parallel resonant circuit 60 attenuates the third harmonic component of the amplified signal RFout1. Reference numeral 1101 indicates a simulation result of signal loss of the matching circuit 20 according to the second embodiment in the third simulation. Reference numeral 1102 indicates a simulation result of the signal loss of the matching circuit 10 according to the first embodiment in the third simulation. FIG. 13 is an enlarged view of the simulation result of FIG. 12 in the vicinity of the second harmonic band of the amplified signal RFout1. FIG. 14 is an enlarged view of the simulation result of FIG. 11 in the vicinity of the third harmonic band of the amplified signal RFout1. From the results of the third simulation shown in FIGS. 12 to 14, the matching circuit 20 according to the second embodiment has the second harmonic component and the third harmonic component in a wider band than the matching circuit 10 according to the first embodiment. It can be seen that it can be attenuated.

なお、図１５に示すように、整合回路２０のローパスフィルタ４０は、高周波終端回路８０を備えてもよい。高周波終端回路８０は、信号線路１３とグランドとの間に直列接続するキャパシタ素子Ｃ１及びインダクタ素子Ｌ５を備えるＬＣ直列共振回路である。このＬＣ直列共振回路の直列共振周波数は、増幅信号ＲＦｏｕｔ１の高調波成分（例えば、第２高調波成分、第３高調波成分、或いはそれ以上の高調波成分）の周波数に一致している。これにより、高周波終端回路８０は、増幅信号ＲＦｏｕｔ１の高調波成分を減衰することができる。例えば、ローパスフィルタ４０の高周波終端回路８０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰する。或いは、ローパスフィルタ４０の高周波終端回路８０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰する。 As shown in FIG. 15, the low-pass filter 40 of the matching circuit 20 may include a high-frequency termination circuit 80. The high frequency termination circuit 80 is an LC series resonance circuit including a capacitor element C1 and an inductor element L5 connected in series between the signal line 13 and the ground. The series resonance frequency of the LC series resonance circuit matches the frequency of the harmonic component (for example, the second harmonic component, the third harmonic component, or a higher harmonic component) of the amplified signal RFout1. Thereby, the high frequency termination circuit 80 can attenuate the harmonic component of the amplified signal RFout1. For example, the high-frequency termination circuit 80 of the low-pass filter 40 attenuates the third harmonic component of the amplified signal RFout1, and the parallel resonant circuit 60 attenuates the second harmonic component of the amplified signal RFout1. Alternatively, the high-frequency termination circuit 80 of the low-pass filter 40 attenuates the second harmonic component of the amplified signal RFout1, and the parallel resonant circuit 60 attenuates the third harmonic component of the amplified signal RFout1.

実施形態２に関わる整合回路２０によれば、ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰する。これにより、第２高調波成分を急峻に減衰できるとともに、第３高調波成分を緩やかに減衰できるため、高調波成分を広帯域に減衰させることができる。更に、キャリア帯域における信号損失の低減も可能である。実施形態２に関わる整合回路２０によれば、ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰することも可能である。これにより、第２高調波成分及び第３高調波成分を広帯域に減衰できる。 According to the matching circuit 20 according to the second embodiment, the low-pass filter 40 attenuates the third harmonic component of the amplified signal RFout1, and the parallel resonant circuit 60 attenuates the second harmonic component of the amplified signal RFout1. As a result, the second harmonic component can be steeply attenuated, and the third harmonic component can be gently attenuated, so that the harmonic component can be attenuated in a wide band. Furthermore, signal loss in the carrier band can be reduced. According to the matching circuit 20 according to the second embodiment, the low-pass filter 40 attenuates the second harmonic component of the amplified signal RFout1, and the parallel resonant circuit 60 attenuates the third harmonic component of the amplified signal RFout1. Is possible. Thereby, the second harmonic component and the third harmonic component can be attenuated in a wide band.

図１６は、本発明の実施形態３に関わる整合回路１００の回路構成を示す説明図である。実施形態３に関わる整合回路１００は、ローパスフィルタ４０を構成するキャパシタ素子Ｃ１が、Ｎ個のキャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの並列接続回路から構成されている点において、実施形態１に係る整合回路１０とは異なる。ここで、Ｎは２以上の整数である。複数のキャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎは、ローパスフィルタ４０のグランドと信号線路１３との間にシャント接続されており、これらは、等価的に単一のキャパシタ素子Ｃ１と見做される。ここで、実施形態３に関わる整合回路１００の各キャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの容量値は、複数のキャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの合成容量値と、実施形態１に係る整合回路１０のキャパシタ素子Ｃ１の容量値とが等価となるように選択される。例えば、各キャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの容量値は、実施形態１に係る整合回路１０のキャパシタ素子Ｃ１の容量値の１／Ｎである。 FIG. 16 is an explanatory diagram illustrating a circuit configuration of the matching circuit 100 according to the third embodiment of the present invention. The matching circuit 100 according to the third embodiment is related to the first embodiment in that the capacitor element C1 constituting the low-pass filter 40 is configured by a parallel connection circuit of N capacitor elements C11, C12,. Different from the matching circuit 10. Here, N is an integer of 2 or more. The plurality of capacitor elements C11, C12,..., C1N are shunt-connected between the ground of the low-pass filter 40 and the signal line 13, and these are equivalently regarded as a single capacitor element C1. Here, the capacitance values of the capacitor elements C11, C12,..., C1N of the matching circuit 100 according to the third embodiment are the combined capacitance values of the plurality of capacitor elements C11, C12,. The capacitance value of the capacitor element C1 of the circuit 10 is selected to be equivalent. For example, the capacitance value of each capacitor element C11, C12,..., C1N is 1 / N of the capacitance value of the capacitor element C1 of the matching circuit 10 according to the first embodiment.

図１７は、整合回路１０，１００の信号損失のシミュレーションの結果を示す。図１７の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。このミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。符号１７０１は、実施形態１に係る整合回路１０の信号損失のシミュレーション結果を示す。符号１７０２は、Ｎ＝２としたときの実施形態３に係る整合回路１００の信号損失のシミュレーション結果を示す。図１８は、キャリア帯域付近における、図１７のシミュレーション結果の拡大図である。これらのシミュレーション結果から、キャパシタ素子Ｃ１を、単一のキャパシタ素子から構成するよりも、容量値の等しい二つキャパシタ素子から構成することにより、キャリア帯域における信号損失を０．１０１ｄＢ改善できることが分る。これは、キャパシタ素子Ｃ１を容量値の等しい二つのキャパシタ素子から構成することにより、ローパスフィルタ４０の挿入損失が低減するとともに、Ｑ値（Quality factor）が向上するためであると考えられる。 FIG. 17 shows a result of simulation of signal loss of the matching circuits 10 and 100. The horizontal axis in FIG. 17 indicates the frequency [GHz] of the amplified signal RFout1, and the vertical axis indicates the signal loss [dB]. In this simulation, the carrier band of the amplified signal RFout1 is set to 1.710 GHz or more and 2.025 GHz or less. Reference numeral 1701 indicates a simulation result of signal loss of the matching circuit 10 according to the first embodiment. Reference numeral 1702 indicates a simulation result of signal loss of the matching circuit 100 according to the third embodiment when N = 2. FIG. 18 is an enlarged view of the simulation result of FIG. 17 in the vicinity of the carrier band. From these simulation results, it is understood that the signal loss in the carrier band can be improved by 0.101 dB by configuring the capacitor element C1 with two capacitor elements having the same capacitance value rather than configuring with a single capacitor element. . This is considered to be because the insertion loss of the low-pass filter 40 is reduced and the Q value (Quality factor) is improved by configuring the capacitor element C1 from two capacitor elements having the same capacitance value.

図１９は、Ｎ＝２，３としたときの整合回１００の信号損失のシミュレーションの結果を示す。図１９の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。このミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。符号１７０３は、Ｎ＝３としたときの実施形態３に係る整合回路１００の信号損失のシミュレーション結果を示す。図２０は、キャリア帯域付近における、図１９のシミュレーション結果の拡大図である。これらのシミュレーション結果から、キャパシタ素子Ｃ１を、容量値の等しい二つのキャパシタ素子から構成するよりも、容量値の等しい三つのキャパシタ素子から構成することにより、キャリア帯域における信号損失を０．０１５ｄＢ改善できることが分る。 FIG. 19 shows the result of the simulation of the signal loss of the matching times 100 when N = 2, 3. In FIG. 19, the horizontal axis indicates the frequency [GHz] of the amplified signal RFout1, and the vertical axis indicates the signal loss [dB]. In this simulation, the carrier band of the amplified signal RFout1 is set to 1.710 GHz or more and 2.025 GHz or less. Reference numeral 1703 indicates a simulation result of signal loss of the matching circuit 100 according to the third embodiment when N = 3. FIG. 20 is an enlarged view of the simulation result of FIG. 19 in the vicinity of the carrier band. From these simulation results, the signal loss in the carrier band can be improved by 0.015 dB by configuring the capacitor element C1 from three capacitor elements having the same capacitance value, rather than two capacitor elements having the same capacitance value. I understand.

図２１は、Ｎ＝３，４としたときの整合回１００の信号損失のシミュレーションの結果を示す。図２１の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。このミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。符号１７０４は、Ｎ＝４としたときの実施形態３に係る整合回路１００の信号損失のシミュレーション結果を示す。図２２は、キャリア帯域付近における、図２１のシミュレーション結果の拡大図である。これらのシミュレーション結果から、キャパシタ素子Ｃ１を、容量値の等しい三つのキャパシタ素子から構成するよりも、容量値の等しい四つのキャパシタ素子から構成することにより、キャリア帯域における信号損失を０．０１６ｄＢ改善できることが分る。 FIG. 21 shows the result of the simulation of the signal loss of the matching times 100 when N = 3 and 4. In FIG. 21, the horizontal axis represents the frequency [GHz] of the amplified signal RFout1, and the vertical axis represents the signal loss [dB]. In this simulation, the carrier band of the amplified signal RFout1 is set to 1.710 GHz or more and 2.025 GHz or less. Reference numeral 1704 indicates a simulation result of signal loss of the matching circuit 100 according to the third embodiment when N = 4. FIG. 22 is an enlarged view of the simulation result of FIG. 21 in the vicinity of the carrier band. From these simulation results, the signal loss in the carrier band can be improved by 0.016 dB by configuring the capacitor element C1 with four capacitor elements having the same capacitance value, rather than configuring the capacitor element C1 with three capacitor elements having the same capacitance value. I understand.

図２３は、Ｎ＝４，５としたときの整合回１００の信号損失のシミュレーションの結果を示す。図２３の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。このミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。符号１７０５は、Ｎ＝５としたときの実施形態３に係る整合回路１００の信号損失のシミュレーション結果を示す。図２４は、キャリア帯域付近における、図２３のシミュレーション結果の拡大図である。これらのシミュレーション結果から、キャパシタ素子Ｃ１を、容量値の等しい四つのキャパシタ素子から構成しても、容量値の等しい五つのキャパシタ素子から構成しても、キャリア帯域における信号損失は殆ど変らないことが分る。 FIG. 23 shows the result of the simulation of the signal loss of the matching times 100 when N = 4,5. In FIG. 23, the horizontal axis indicates the frequency [GHz] of the amplified signal RFout1, and the vertical axis indicates the signal loss [dB]. In this simulation, the carrier band of the amplified signal RFout1 is set to 1.710 GHz or more and 2.025 GHz or less. Reference numeral 1705 indicates a simulation result of signal loss of the matching circuit 100 according to the third embodiment when N = 5. FIG. 24 is an enlarged view of the simulation result of FIG. 23 in the vicinity of the carrier band. From these simulation results, the signal loss in the carrier band hardly changes even if the capacitor element C1 is composed of four capacitor elements having the same capacitance value or five capacitor elements having the same capacitance value. I understand.

表１は、キャパシタ素子Ｃ１を構成するキャパシタ素子の個数を１から５まで変化させたときのキャリア帯域（１．７１ＧＨｚ、１．８６ＧＨｚ、１．９１ＧＨｚ、２．０１ＧＨｚ）の信号損失［ｄＢ］を示す。図２５は、表１の結果をグラフに表したものである。図２５の横軸は、キャパシタ素子Ｃ１を構成するキャパシタ素子の個数を示し、縦軸は信号損失［ｄＢ］を示す。

Table 1 shows signal loss [dB] of the carrier band (1.71 GHz, 1.86 GHz, 1.91 GHz, 2.01 GHz) when the number of capacitor elements constituting the capacitor element C1 is changed from 1 to 5. Show. FIG. 25 is a graph showing the results of Table 1. In FIG. 25, the horizontal axis indicates the number of capacitor elements constituting the capacitor element C1, and the vertical axis indicates signal loss [dB].

なお、実施形態２に係る整合回路２０のローパスフィルタ４０を構成するキャパシタ素子Ｃ１を、Ｎ個のキャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの並列接続回路から構成してもよい。この場合、ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰してもよい。或いは、ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰してもよい。 Note that the capacitor element C1 constituting the low-pass filter 40 of the matching circuit 20 according to the second embodiment may be constituted by a parallel connection circuit of N capacitor elements C11, C12,. In this case, the low-pass filter 40 may attenuate the third harmonic component of the amplified signal RFout1, and the parallel resonant circuit 60 may attenuate the second harmonic component of the amplified signal RFout1. Alternatively, the low-pass filter 40 may attenuate the second harmonic component of the amplified signal RFout1, and the parallel resonance circuit 60 may attenuate the third harmonic component of the amplified signal RFout1.

また、ローパスフィルタ４０を構成するインダクタ素子Ｌ１を、等価的に単一のインダクタ素子Ｌ１と見做される、複数のインダクタ素子の並列接続回路から構成してもよい。同様に、ハイパスフィルタ５０を構成するキャパシタ素子Ｃ２を、等価的に単一のキャパシタ素子Ｃ２と見做される、複数のキャパシタ素子の並列接続回路から構成してもよい。同様に、ハイパスフィルタ５０を構成するインダクタ素子Ｌ２を、等価的に単一のインダクタ素子Ｌ２と見做される、複数のインダクタ素子の並列接続回路から構成してもよい。 Further, the inductor element L1 constituting the low-pass filter 40 may be constituted by a parallel connection circuit of a plurality of inductor elements which are equivalently regarded as a single inductor element L1. Similarly, the capacitor element C2 constituting the high-pass filter 50 may be composed of a parallel connection circuit of a plurality of capacitor elements that are equivalently regarded as a single capacitor element C2. Similarly, the inductor element L2 that constitutes the high-pass filter 50 may be configured by a parallel connection circuit of a plurality of inductor elements that are equivalently regarded as a single inductor element L2.

以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。実施形態が備える各回路素子及びその配置などは、例示したものに限定されるわけではなく適宜変更することができる。例えば、「回路素子Ａが回路素子Ｂに接続する」とは、回路素子Ａが回路素子Ｂに直接接続している場合のみならず、回路素子Ａと回路素子Ｂとの間に回路素子Ｃ（例えば、スイッチ素子）を経由して信号経路が選択的に確立され得る場合も含まれるものとする。また、実施形態が備える各回路素子は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。 The embodiments described above are for facilitating the understanding of the present invention, and are not intended to limit the present invention. The present invention can be changed or improved without departing from the gist thereof, and the present invention includes equivalents thereof. In other words, those in which the person skilled in the art appropriately changes the design of the embodiments are also included in the scope of the present invention as long as they have the features of the present invention. Each circuit element provided in the embodiment, its arrangement, and the like are not limited to those illustrated, and can be appropriately changed. For example, “the circuit element A is connected to the circuit element B” is not limited to the case where the circuit element A is directly connected to the circuit element B, but between the circuit element A and the circuit element B ( For example, a case where a signal path can be selectively established via a switch element) is also included. In addition, the circuit elements included in the embodiments can be combined as much as technically possible, and combinations thereof are also included in the scope of the present invention as long as they include the features of the present invention.

１０，２０，３０，１００…整合回路１１，２１，３１，７１…入力ノード１２，２２，３２，７２…出力ノード１３，２３，３３，７３…信号線路４０…ローパスフィルタ５０…ハイパスフィルタ６０…並列共振回路７０…増幅器３０１，３０２…配線パターン４１，５１…グランドＴｒ…トランジスタＬ１，Ｌ２，Ｌ３，Ｌ４…インダクタ素子Ｃ１，Ｃ２，Ｃ３，Ｃ４…キャパシタ素子 DESCRIPTION OF SYMBOLS 10, 20, 30, 100 ... Matching circuit 11, 21, 31, 71 ... Input node 12, 22, 32, 72 ... Output node 13, 23, 33, 73 ... Signal line 40 ... Low pass filter 50 ... High pass filter 60 ... Parallel resonant circuit 70 ... Amplifier 301,302 ... Wiring pattern 41,51 ... Ground Tr ... Transistor L1, L2, L3, L4 ... Inductor element C1, C2, C3, C4 ... Capacitor element

Claims

A matching circuit that performs output impedance matching of an amplifier that amplifies an input signal and outputs an amplified signal,
A low-pass filter,
A high-pass filter,
A matching circuit in which a ground of the low-pass filter and a ground of the high-pass filter are separated.

The matching circuit according to claim 1,
A parallel resonant circuit;
The low pass filter attenuates a third harmonic component of the amplified signal;
The parallel resonant circuit is a matching circuit that attenuates a second harmonic component of the amplified signal.

The matching circuit according to claim 2,
The low-pass filter includes a LC series resonance circuit that attenuates a third harmonic component of the amplified signal.

The matching circuit according to claim 1,
A parallel resonant circuit;
The low pass filter attenuates a second harmonic component of the amplified signal;
The parallel resonant circuit is a matching circuit that attenuates a third harmonic component of the amplified signal.

The matching circuit according to claim 4,
The low-pass filter includes a LC series resonance circuit that attenuates a second harmonic component of the amplified signal.

The matching circuit according to any one of claims 1, 2, and 4,
The low-pass filter is an inductor element connected in series to the signal line of the low-pass filter and a plurality of capacitor elements shunt-connected between the ground of the low-pass filter and the signal line. A matching circuit comprising a plurality of capacitor elements that are considered as one capacitor element.