JP2018064028A - Tap changer and protection method - Google Patents
Tap changer and protection method Download PDFInfo
- Publication number
- JP2018064028A JP2018064028A JP2016201434A JP2016201434A JP2018064028A JP 2018064028 A JP2018064028 A JP 2018064028A JP 2016201434 A JP2016201434 A JP 2016201434A JP 2016201434 A JP2016201434 A JP 2016201434A JP 2018064028 A JP2018064028 A JP 2018064028A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- state
- tap
- varistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明の実施形態は、タップ切換器及び保護方法に関する。 Embodiments described herein relate generally to a tap changer and a protection method.
静止誘導電器のタップを通電中に切換えるタップ切換器は、アーク接点と呼ばれる油中接点、真空バルブ、または半導体スイッチ等を用いてタップの切換を行う。タップ切換器が切換動作を行う場合、これらのスイッチ部で電気的な過渡現象等により高電圧が発生する。半導体スイッチを用いた場合には、他の場合と比べて急峻に電流を遮断又は投入することができるが、急峻な遮断又は投入に伴うサージ電圧が発生する傾向が有る。半導体スイッチが過電圧に弱いことなどに対して、スナバ回路と呼ばれる保護回路を、半導体スイッチと並列に設けることがある。
しかしながら、従来の技術では、スナバ回路では電圧吸収特性が十分では、急峻な遮断又は投入に伴うサージ電圧を吸収することができないため、半導体スイッチに故障が生じる場合があった。また、スナバ回路は一般的に抵抗とコンデンサで構成される複合回路であり、回路自体の大きさが大きくなることがあった。
A tap changer that switches a tap of a static induction device while energized switches taps using an oil contact called an arc contact, a vacuum valve, or a semiconductor switch. When the tap changer performs a switching operation, a high voltage is generated in these switch units due to an electrical transient phenomenon or the like. When a semiconductor switch is used, the current can be cut off or turned on more rapidly than in other cases, but there is a tendency that a surge voltage is generated due to the sharp cut-off or turning on. A protection circuit called a snubber circuit may be provided in parallel with the semiconductor switch against the fact that the semiconductor switch is vulnerable to overvoltage.
However, in the prior art, if the snubber circuit has sufficient voltage absorption characteristics, it cannot absorb the surge voltage that accompanies sharp shut-off or turning on, so that the semiconductor switch may fail. Further, the snubber circuit is generally a composite circuit composed of a resistor and a capacitor, and the size of the circuit itself may increase.
本発明が解決しようとする課題は、故障の発生がより少ないタップ切換器及び保護方法を、より簡素な構成で提供することである。 The problem to be solved by the present invention is to provide a tap changer and a protection method with less occurrence of failure with a simpler configuration.
実施形態のタップ切換器は、半導体スイッチと、保護回路と、を持つ。半導体スイッチは、巻線の巻き数比を切り替えるための複数のタップが設けられた静止誘導電器に対し、前記複数のタップの一部または全部に流れる電流を遮断又は投入する。保護回路は、前記半導体スイッチと並列に接続される非線形過電圧制限素子を含み、前記半導体スイッチの遮断又は投入動作中に生じる端子間の電圧によって前記非線形過電圧制限素子が遮断状態から導通状態に変化しない程度の容量成分を有する。 The tap changer of an embodiment has a semiconductor switch and a protection circuit. The semiconductor switch cuts off or inputs a current flowing in a part or all of the plurality of taps with respect to a static induction electric device provided with a plurality of taps for switching the winding turns ratio. The protection circuit includes a non-linear overvoltage limiting element connected in parallel with the semiconductor switch, and the non-linear overvoltage limiting element does not change from the cut-off state to the conductive state due to a voltage between terminals generated during the cut-off or turn-on operation of the semiconductor switch. It has a volume component.
以下、実施形態のタップ切換器及び保護方法を、図面を参照して説明する。 Hereinafter, the tap changer and protection method of an embodiment are explained with reference to drawings.
（第１の実施形態）
図１は、本実施形態に係るタップ切換器の構成図である。同図に、静止誘導電器３から出力端子８（中性点端子）までの範囲を示す。静止誘導電器３は、巻線３Ｗを有する。巻線３Ｗには、その巻き数比を切り替えるための複数のタップが設けられている。タップＴ１とタップＴ２は、複数のタップの一例である。
(First embodiment)
FIG. 1 is a configuration diagram of a tap changer according to the present embodiment. The same figure shows the range from the
タップ切換器１は、静止誘導電器３の巻線３Ｗに、タップＴ１及びタップＴ２の端子を介して接続されている。タップ切換器１の構成、タップ切換器１と巻線３Ｗとの接続方法および巻線３Ｗの形状などは図示するものに制限することはなく、各種形態を適用してよい。例えば、タップ切換器１は、半導体スイッチ１０−１（第１半導体スイッチ）と、半導体スイッチ１０−２（第２半導体スイッチ）、半導体スイッチ１０−３（第３半導体スイッチ）と、抵抗器１４（インピーダンス素子）と、保護回路２０とを有する。
The
半導体スイッチ１０−１は、タップＴ１と出力端子８の間に接続されている。半導体スイッチ１０−２と、半導体スイッチ１０−３は、タップＴ２と出力端子８の間、に接続されている。半導体スイッチ１０−１、１０−２、１０−３を区別することなく示す場合には、半導体スイッチ１０という。半導体スイッチ１０は、静止誘導電器３のタップの一部または全部に流れる電流を遮断又は投入することで、電力の供給を制御する。なお、タップ切換器１が、負荷時タップ切換器である場合には、半導体スイッチ１０は、静止誘導電器３のタップの一部に流れる電流を遮断又は投入することで、電力の供給を制御する。以下、タップ切換器１が、負荷時タップ切換器である場合を例示して説明する。
The semiconductor switch 10-1 is connected between the tap T <b> 1 and the
半導体スイッチ１０は、静止誘導電器３のタップに流れる電流を遮断又は投入する複数のスイッチ素子（半導体素子）を含む。そのスイッチ素子は、例えば、サイリスタ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのうちの何れかである。以下、スイッチ素子としてサイリスタを例示して説明する。
The semiconductor switch 10 includes a plurality of switch elements (semiconductor elements) that cut off or input a current flowing through the tap of the static induction
例えば、半導体スイッチ１０−１は、半導体スイッチ１０−１の一端は、静止誘導電器３の複数のタップのうちのタップＴ１（第１タップ）に接続され、他端は出力端子８に接続されている。半導体スイッチ１０−２の一端は、静止誘導電器３の複数のタップのうちのタップＴ２（第２タップ）に接続され、他端は出力端子８に接続されている。半導体スイッチ１０−３は、抵抗器１４と直列に接続される。半導体スイッチ１０−３と抵抗器１４は、直列に接続された状態で、半導体スイッチ１０−２に並列に接続される。例えば、半導体スイッチ１０−３の一端が、静止誘導電器３の複数のタップのうちの第２タップに接続され、他端が抵抗器１４の一端に接続される。抵抗器１４の他端は、出力端子８に接続されている。
For example, in the semiconductor switch 10-1, one end of the semiconductor switch 10-1 is connected to the tap T <b> 1 (first tap) among the plurality of taps of the
例えば、半導体スイッチ１０のそれぞれは、複数のサイリスタを含む。複数のサイリスタは、それぞれの極性が互いに逆向きになるように並列に接続されている。例えば、半導体スイッチ１０−１は、サイリスタ１１−１（第１の半導体素子）とサイリスタ１２−１（第２の半導体素子）を含む。サイリスタ１１−１は、タップから流れる電流を制御する。サイリスタ１２−１は、タップに向けて流れる電流を制御する。つまり、サイリスタ１１−１とサイリスタ１２−１は、極性を互いに逆向きにして並列に接続されている。半導体スイッチ１０−２は、サイリスタ１１−２とサイリスタ１２−２を含む。半導体スイッチ１０−３は、サイリスタ１１−３とサイリスタ１２−３を含む。半導体スイッチ１０−２と半導体スイッチ１０−３は、半導体スイッチ１０−１と同様である。 For example, each of the semiconductor switches 10 includes a plurality of thyristors. The plurality of thyristors are connected in parallel so that their polarities are opposite to each other. For example, the semiconductor switch 10-1 includes a thyristor 11-1 (first semiconductor element) and a thyristor 12-1 (second semiconductor element). The thyristor 11-1 controls the current flowing from the tap. The thyristor 12-1 controls the current flowing toward the tap. That is, the thyristor 11-1 and the thyristor 12-1 are connected in parallel with polarities opposite to each other. The semiconductor switch 10-2 includes a thyristor 11-2 and a thyristor 12-2. The semiconductor switch 10-3 includes a thyristor 11-3 and a thyristor 12-3. The semiconductor switch 10-2 and the semiconductor switch 10-3 are the same as the semiconductor switch 10-1.
例えば、半導体スイッチ１０のそれぞれには、それらを過電圧から保護するように保護回路２０がそれぞれ設けられている。過電圧の要因には、半導体スイッチ１０の動作に伴い電気的な過渡現象によって発生する高電圧（サージ電圧）が含まれる。
For example, each of the semiconductor switches 10 is provided with a
例えば、保護回路２０は、バリスタ２１−１と、バリスタ２１−２と、バリスタ２１−３とを含む。バリスタ２１−１と、バリスタ２１−２と、バリスタ２１−３の各バリスタは、サージ電圧を吸収する非線形過電圧制限素子の一例である。バリスタ２１−１は、半導体スイッチ１０−１に並列に接続される。バリスタ２１−２は、半導体スイッチ１０−２に並列に接続される。バリスタ２１−３は、半導体スイッチ１０−３に並列に接続される。なお、以下の説明でバリスタ２１−１と、バリスタ２１−２と、バリスタ２１−３を区別しない場合には、バリスタ２１という。
For example, the
保護回路２０は、比較的大きな容量成分を有する。比較的大きな容量成分とは、例えば、半導体スイッチ１０の状態の遷移（サイリスタの場合、特に遮断状態から導通状態への切り替わり）に起因する電圧変化を吸収するような容量成分のことである。
The
保護回路２０は、半導体スイッチ１０の端子間に生じる電圧が制限電圧を超えない場合には、保護回路２０の容量成分により半導体スイッチ１０の端子間に生じる電圧を低減し、半導体スイッチ１０の端子間に生じる電圧が制限電圧を超えた場合に、半導体スイッチ１０の電圧制限特性により半導体スイッチ１０の端子間に生じる電圧を制限する。この保護回路２０の容量成分には、バリスタ２１の各容量成分が含まれる。
When the voltage generated between the terminals of the semiconductor switch 10 does not exceed the limit voltage, the
制御回路３０は、半導体スイッチ１０の状態を制御する。
The
図２は、実施形態に係るスイッチの切換シーケンスを示す図である。図２に示すように、半導体スイッチ１０の導通状態には、半導体スイッチ１０−１を導通状態にし、半導体スイッチ１０−２と半導体スイッチ１０−３とを遮断状態にした第１状態と、半導体スイッチ１０−２を導通状態にし、半導体スイッチ１０−１と半導体スイッチ１０−３とを遮断状態にした第２状態とが含まれる。第１状態と第２状態との間を遷移させるために、半導体スイッチ１０の状態には、半導体スイッチ１０−３を導通状態にし、前記第１半導体スイッチと前記第２半導体スイッチとを遮断状態にした第３状態と、半導体スイッチ１０−１と半導体スイッチ１０−３の両方を導通状態にし、半導体スイッチ１０−２を遮断状態にした第４状態と、半導体スイッチ１０−２と半導体スイッチ１０−３の両方を導通状態にし、半導体スイッチ１０−１を遮断状態にした第５状態が含まれる。制御回路３０は、以上の何れかの状態を選択することで、半導体スイッチ１０の導通状態を制御する。なお、制御回路３０は、第１状態と第３状態の間を遷移させる際に、第４状態を選択する。制御回路３０は、第２状態と第３状態の間を遷移させる際に、第５状態を選択する。つまり、制御回路３０は、図２（ａ）に示すように、タップＴ１からタップＴ２に切り換える場合には、第１状態、第４状態、第３状態、第５状態、第２状態の順に状態を切り替える。また、制御回路３０は、図２（ｂ）に示すように、タップＴ２からタップＴ１に切り換える場合には、その順序とは逆の順に状態を切換える。
FIG. 2 is a diagram illustrating a switch switching sequence according to the embodiment. As shown in FIG. 2, the semiconductor switch 10 is in a conductive state in which the semiconductor switch 10-1 is turned on and the semiconductor switch 10-2 and the semiconductor switch 10-3 are cut off, and the semiconductor switch A second state in which 10-2 is turned on and the semiconductor switch 10-1 and the semiconductor switch 10-3 are cut off is included. In order to make a transition between the first state and the second state, the semiconductor switch 10 is in a conductive state, and the first semiconductor switch and the second semiconductor switch are in a cut-off state. The third state, the fourth state in which both the semiconductor switch 10-1 and the semiconductor switch 10-3 are turned on, and the semiconductor switch 10-2 is turned off, and the semiconductor switch 10-2 and the semiconductor switch 10-3. A fifth state is included in which both of them are turned on and the semiconductor switch 10-1 is turned off. The
実施形態によれば、タップ切換器１は、巻線３Ｗの巻き数比を切り替えるための複数のタップが設けられた静止誘導電器３に対し、複数のタップの一部または全部に流れる電流を遮断又は投入する半導体スイッチ１０と、半導体スイッチ１０と並列に接続されるバリスタ（非線形過電圧制限素子）を含み、半導体スイッチ１０の遮断又は投入動作中に生じる端子間の電圧によってバリスタが遮断状態から導通状態に変化しない程度の容量成分を有する保護回路２０と、を持つことにより、故障の発生がより少ないタップ切換器１を、より簡素な構成で提供することができる。これにより、タップ切換器１は、半導体スイッチ１０の動作時に発生するサージについても、その影響を低減することができ、その信頼性を高めることができる。
According to the embodiment, the
（第２の実施形態）
第２の実施形態について説明する。本実施形態の保護回路２０Ａは、スナバ回路を含む点が、第１実施形態と異なる。第１の実施形態との相違点を中心に説明する。
(Second Embodiment)
A second embodiment will be described. The
図３は、本実施形態に係るタップ切換器の構成図である。 FIG. 3 is a configuration diagram of the tap changer according to the present embodiment.
保護回路２０Ａは、バリスタ２１−１と、バリスタ２１−２と、バリスタ２１−３と、スナバ回路２２−１と、スナバ回路２２−２と、スナバ回路２２−３とを含む。例えば、スナバ回路２２−１と、スナバ回路２２−２と、スナバ回路２２−３の各スナバ回路は、直列に接続された抵抗器とコンデンサをそれぞれ含む。例えば、それぞれの抵抗器のインピーダンスの値は、互いに同じ値である。また、それぞれのコンデンサの容量値は、互いに同じ値である。
The
スナバ回路２２−１と、スナバ回路２２−２と、スナバ回路２２−３の各スナバ回路は、半導体スイッチ１０の各スイッチとそれぞれ並列に接続される。例えば、スナバ回路２２−１は、半導体スイッチ１０−１と並列に接続される。スナバ回路２２−２は、半導体スイッチ１０−２と並列に接続される。スナバ回路２２−３は、半導体スイッチ１０−３と並列に接続される。 Each snubber circuit of the snubber circuit 22-1, the snubber circuit 22-2, and the snubber circuit 22-3 is connected in parallel with each switch of the semiconductor switch 10. For example, the snubber circuit 22-1 is connected in parallel with the semiconductor switch 10-1. The snubber circuit 22-2 is connected in parallel with the semiconductor switch 10-2. The snubber circuit 22-3 is connected in parallel with the semiconductor switch 10-3.
保護回路２０の容量成分には、個々のバリスタの容量成分と個々のスナバ回路が有する容量の容量成分とが含まれる。図に示すようにバリスタ２１−１とスナバ回路２２−１は、並列に接続されている。これらを並列にした回路の容量成分の値は、バリスタ２１−１の容量成分とスナバ回路２２−１が有する容量の容量成分の和であることから、保護回路２０Ａをバリスタ２１−１単独で構成する場合よりも容量成分の値を容易に大きくすることができる。バリスタ２１−２とスナバ回路２２−２、及び、バリスタ２１−３とスナバ回路２２−３についても、バリスタ２１−１とスナバ回路２２−１と同様である。
The capacitance component of the
実施形態によれば、第１の実施形態と同様の効果を奏することに加え、スナバ回路２２−１など各スナバ回路の容量を組み合わせて利用することができ、サージ電圧をより効率よく低減させることができる。なお、本実施形態の保護回路２０Ａは、バリスタ（２１）がそれぞれ並列に設けられたスナバ回路（２２）を有している。バリスタ（２１）の制限電圧を超える電圧（サージ電圧）が生じた場合には、バリスタ（２１）がそのサージ電圧を制限することにより、スナバ回路（２２）のコンデンサにおける充電も制限できる。比較例の保護回路には、スナバ回路を単独で設けて、スナバ回路の作用でサージ電圧を吸収させるものがある。このような比較例では、サージ電圧による電位の上昇を軽減するようにスナバ回路のコンデンサの容量成分を増やすことがあるが、それに伴い回路自体の大きさが大きくなる。これに対し、実施形態の保護回路２０Ａは、上記の作用により、スナバ回路（２２）のコンデンサの容量成分を比較例のものより少なくすることができ、回路の大きさを削減できる。
According to the embodiment, in addition to the same effects as those of the first embodiment, the capacity of each snubber circuit such as the snubber circuit 22-1 can be used in combination, and the surge voltage can be reduced more efficiently. Can do. The
（第３の実施形態）
第３の実施形態について説明する。本実施形態の保護回路２０Ｂが半導体スイッチ１０のスイッチを構成するサイリスタごとに設けられている点が、第１実施形態と異なる。第１の実施形態との相違点を中心に説明する。
(Third embodiment)
A third embodiment will be described. The point that the
図４は、本実施形態に係るタップ切換器の構成図である。 FIG. 4 is a configuration diagram of the tap changer according to the present embodiment.
保護回路２０Ｂは、バリスタ２３−１と、バリスタ２４−１と、バリスタ２３−２と、バリスタ２４−２と、バリスタ２３−３と、バリスタ２４−３とを含む。
The
バリスタ２３−１、バリスタ２４−１、バリスタ２３−２、バリスタ２４−２、バリスタ２３−３、及び、バリスタ２４−３は、サイリスタ１１−１、サイリスタ１２−１、サイリスタ１１−２、サイリスタ１２−２、サイリスタ１１−３、及び、サイリスタ１２−３にそれぞれ対応させて設けられている。例えば、バリスタ２３−１、バリスタ２４−１、バリスタ２３−２、バリスタ２４−２、バリスタ２３−３、及び、バリスタ２４−３は、互いに同じ構造、互いに同じ容量成分を有するものである。 The varistor 23-1, the varistor 24-1, the varistor 23-2, the varistor 24-2, the varistor 23-3, and the varistor 24-3 are the thyristor 11-1, the thyristor 12-1, the thyristor 11-2, and the thyristor 12. -2, thyristor 11-3, and thyristor 12-3, respectively. For example, the varistor 23-1, the varistor 24-1, the varistor 23-2, the varistor 24-2, the varistor 23-3, and the varistor 24-3 have the same structure and the same capacitance components.
例えば、バリスタ２３−１は、サイリスタ１１−１に並列に接続される。バリスタ２３−１とサイリスタ１１−１との接続点の位置は、サイリスタ１１−１とサイリスタ１２−１が並列接続されている分岐点より、サイリスタ１１−１側に寄せた位置である。例えば、モジュール化されたサイリスタ１１−１の端子を利用して、バリスタ２３−１とサイリスタ１１−１とを接続してもよい。このように接続点を決定することにより、バリスタ２３−１とサイリスタ１１−１との間を接続する導体のインピーダンスの値を低減させることが可能なる。 For example, the varistor 23-1 is connected in parallel to the thyristor 11-1. The position of the connection point between the varistor 23-1 and the thyristor 11-1 is a position closer to the thyristor 11-1 side than the branch point where the thyristor 11-1 and the thyristor 12-1 are connected in parallel. For example, you may connect the varistor 23-1 and the thyristor 11-1 using the terminal of the modularized thyristor 11-1. By determining the connection point in this way, the impedance value of the conductor connecting between the varistor 23-1 and the thyristor 11-1 can be reduced.
なお、上記の構成では、サイリスタ１１−１に並列に設けられているバリスタが、バリスタ２３−１とバリスタ２４−１であり、その個数が２個である。これにより、サイリスタ１１−１当たりの容量成分は、バリスタ２３−１の容量とバリスタ２４−１の容量の和になる。このように、複数のバリスタを並列に設けたことにより、バリスタ２３−１単体の容量より大きな容量を容易に得ることができる。また、バリスタ２３−１単体の容量より大きな容量のバリスタを設けた場合と同様のサージ電圧を抑制する効果を得ることできる。 In the above configuration, the varistors provided in parallel to the thyristor 11-1 are the varistor 23-1 and the varistor 24-1, and the number thereof is two. Thereby, the capacity component per thyristor 11-1 is the sum of the capacity of the varistor 23-1 and the capacity of the varistor 24-1. Thus, by providing a plurality of varistors in parallel, a capacity larger than the capacity of the varistor 23-1 alone can be easily obtained. Further, it is possible to obtain the same effect of suppressing a surge voltage as when a varistor having a capacity larger than that of a single varistor 23-1 is provided.
他のサイリスタについても、上記のサイリスタ１１−１の場合と同様に構成する。 The other thyristors are configured in the same manner as in the case of the thyristor 11-1.
実施形態によれば、第１の実施形態と同様の効果を奏することの他、例えば、半導体スイッチ１０−１の端子に掛かる電圧がバリスタ２３−１とバリスタ２４−１の制限電圧を超えない場合には、バリスタ２３−１とバリスタ２４−１の容量を含む容量成分により、半導体スイッチ１０−１に掛かる電圧をより効率よく低減できる。これにより、第１の実施形態のタップ切換器１及び第２の実施形態のタップ切換器１Ａの事例よりも、タップ切換器１Ｂの信頼性をさらに高めることができる。
According to the embodiment, in addition to the same effects as those of the first embodiment, for example, when the voltage applied to the terminal of the semiconductor switch 10-1 does not exceed the limit voltage of the varistor 23-1 and the varistor 24-1. Therefore, the voltage applied to the semiconductor switch 10-1 can be more efficiently reduced by the capacitance component including the capacitance of the varistor 23-1 and the varistor 24-1. Thereby, the reliability of the
（第４の実施形態）
第４の実施形態について説明する。本実施形態のタップ切換器１Ｃにおける保護回路２０Ｃは、半導体スイッチ１０を構成するサイリスタごとに過電圧制限素子をさらに設ける点が、第１実施形態とは異なる。第１の実施形態との相違点を中心に説明する。
(Fourth embodiment)
A fourth embodiment will be described. The
図５は、本実施形態に係るタップ切換器の構成図である。
保護回路２０Ｃは、バリスタ２１−１と、バリスタ２１−２と、バリスタ２１−３と、バリスタ２５−１と、バリスタ２６−１と、バリスタ２５−２と、バリスタ２６−２と、バリスタ２５−３と、バリスタ２６−３とを含む。
FIG. 5 is a configuration diagram of the tap changer according to the present embodiment.
The
半導体スイッチ１０に含まれる各サイリスタ（半導体素子）には、その導通状態を制御するための制御端子（ゲート）が設けられている。各サイリスタのゲート−カソード間にはバリスタが設けられている。このバリスタは、ゲートに過電圧が印加されるのを制限する。例えば、半導体スイッチ１０−１において、サイリスタ１１−１のゲート−カソード間には、バリスタ２５−１が設けられている。バリスタ２５−１は、サイリスタ１１−１のゲート−カソード間に過電圧が印加されるのを制限する。これにより、サイリスタ１１−１の誤作動が抑制される。このバリスタ２５−１は、サイリスタの動作などに起因して、静止誘導電器３の変圧器本体側で生じるサージ電圧の影響を低減し、サイリスタ１１−１が誤作動することを抑制する。
Each thyristor (semiconductor element) included in the semiconductor switch 10 is provided with a control terminal (gate) for controlling the conduction state. A varistor is provided between the gate and cathode of each thyristor. This varistor limits the application of overvoltage to the gate. For example, in the semiconductor switch 10-1, a varistor 25-1 is provided between the gate and the cathode of the thyristor 11-1. The varistor 25-1 limits application of an overvoltage between the gate and cathode of the thyristor 11-1. Thereby, malfunction of the thyristor 11-1 is suppressed. The varistor 25-1 reduces the influence of the surge voltage generated on the transformer main body side of the static induction
サイリスタ１２−１のゲート−カソード間にバリスタ２６−１が設けられている。バリスタ２６−１は、サイリスタ１２−１のゲート−カソード間の過電圧を制限する。これにより、サイリスタ１２−１の誤作動が抑制される。このバリスタ２６−１は、各サイリスタの動作などに起因して、静止誘導電器３の変圧器本体側で生じるサージ電圧の影響を低減し、サイリスタ１２−１が誤作動することを抑制する。
A varistor 26-1 is provided between the gate and cathode of the thyristor 12-1. The varistor 26-1 limits the overvoltage between the gate and the cathode of the thyristor 12-1. Thereby, malfunction of the thyristor 12-1 is suppressed. This varistor 26-1 reduces the influence of the surge voltage generated on the transformer main body side of the
なお、バリスタ２５−１の制限電圧は、サイリスタ１１−１と制御回路３０とを保護できるような電圧値であり、バリスタ２１の制限電圧に対して低く設定される。
The limit voltage of the varistor 25-1 is a voltage value that can protect the thyristor 11-1 and the
サイリスタ１１−１以外の他のサイリスタについても、サイリスタ１１−１の場合と同様である。 The other thyristors other than the thyristor 11-1 are the same as those of the thyristor 11-1.
実施形態によれば、第１の実施形態と同様の効果を奏することの他、半導体スイッチ１０を制御する制御回路３０を、サージ電圧から保護することができる。上記のサージ電圧には、変圧器本体側から制御回路３０に侵入する雷サージに起因するものも含まれる。これにより、第１の実施形態のタップ切換器１及び第２の実施形態のタップ切換器１Ａの事例よりも、タップ切換器１Ｃの信頼性をさらに高めることができる。
According to the embodiment, in addition to the same effects as those of the first embodiment, the
（第４の実施形態の変形例）
第４の実施形態の変形例について説明する。第４の実施形態では、第１の実施形態に対し、サイリスタの制御端子にバリスタを設ける事例について説明したが、本変形例の保護回路２０Ｄは、第２の実施形態の保護回路２０Ａ又は第３の実施形態の保護回路２０Ｂに適用してもよい。
(Modification of the fourth embodiment)
A modification of the fourth embodiment will be described. In the fourth embodiment, the case where a varistor is provided at the control terminal of the thyristor has been described with respect to the first embodiment. However, the protection circuit 20D of the present modification is the
本変形例によれば、第４の実施形態と同様の効果を奏することの他、第２の実施形態又は第３の実施形態と同様の効果を奏する。 According to this modification, in addition to the same effects as in the fourth embodiment, the same effects as in the second embodiment or the third embodiment are achieved.
以上説明した少なくともひとつの実施形態によれば、タップ切換器１は、半導体スイッチ１０と、保護回路２０と、を持つ。半導体スイッチ１０は、巻き数比を切り替えるための複数のタップが巻線３Ｗに設けられた静止誘導電器３に対し、前記静止誘導電器３の複数のタップの一部または全部に流れる電流を遮断又は投入する。保護回路２０は、半導体スイッチ１０と並列に接続される非線形過電圧制限素子を含み、半導体スイッチ１０の遮断又は投入動作中に生じる端子間の電圧によって非線形過電圧制限素子が遮断状態から導通状態に変化しない程度の容量成分を有する。上述した各バリスタは、非線形過電圧制限素子の一例である。
According to at least one embodiment described above, the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
１、１Ａ、１Ｂ、１Ｃ…タップ切換器、２…端子切換器、３…静止誘導電器、３Ｗ…巻線、８…出力端子、１０、１０−１、１０−２、１０−３…半導体スイッチ、１１、１１−１、１１−２、１１−３、１２、１２−１、１２−２、１２−３…サイリスタ、１４…抵抗器、２０、２０Ａ、２０Ｂ、２０Ｃ…保護回路、２１、２１−１、２１−２、２１−３…バリスタ、２２−１、２２−２、２２−３…スナバ回路、３０、３０Ｂ、３０Ｃ…制御回路、２３−１、２４−１、２３−２、２４−２、２３−３、２４−３、２５−１、２６−１、２５−２、２６−２、２５−３、２６−３…バリスタ、Ｔ１、Ｔ２…タップ。
DESCRIPTION OF
Claims (8)
前記半導体スイッチと並列に接続される非線形過電圧制限素子を含み、前記半導体スイッチの遮断又は投入動作中に生じる端子間の電圧によって前記非線形過電圧制限素子が遮断状態から導通状態に変化しない程度の容量成分を有する保護回路と、
を備えるタップ切換器。 A semiconductor switch that cuts off or inputs a current that flows in a part or all of the plurality of taps, with respect to a static induction generator provided with a plurality of taps for switching the winding turns ratio;
A non-linear overvoltage limiting element connected in parallel with the semiconductor switch, and a capacitance component such that the non-linear overvoltage limiting element does not change from a cut-off state to a conductive state due to a voltage between terminals generated when the semiconductor switch is cut off or turned on A protection circuit having
A tap changer.
前記半導体スイッチの端子間に生じる電圧が制限電圧を超えない場合には、前記保護回路の容量成分により前記端子間に生じる電圧を低減し、前記端子間に生じる電圧が制限電圧を超えた場合に、前記非線形過電圧制限素子の電圧制限特性により前記半導体スイッチの端子間に生じる電圧を制限する、
請求項１記載のタップ切換器。 The protection circuit is
When the voltage generated between the terminals of the semiconductor switch does not exceed the limit voltage, the voltage generated between the terminals is reduced by the capacitance component of the protection circuit, and when the voltage generated between the terminals exceeds the limit voltage Limiting the voltage generated between the terminals of the semiconductor switch by the voltage limiting characteristic of the nonlinear overvoltage limiting element,
The tap changer according to claim 1.
前記複数のタップのうちの第１タップに接続される第１半導体スイッチと、
前記複数のタップのうちの第２タップに接続される第２半導体スイッチと、
インピーダンス素子と直列に接続され、前記インピーダンス素子とともに前記第２半導体スイッチに並列に接続される第３半導体スイッチと、
を含む、
請求項１又は請求項２に記載のタップ切換器。 The semiconductor switch is
A first semiconductor switch connected to a first tap of the plurality of taps;
A second semiconductor switch connected to a second tap of the plurality of taps;
A third semiconductor switch connected in series with the impedance element and connected in parallel with the second semiconductor switch together with the impedance element;
including,
The tap changer according to claim 1 or 2.
前記制御回路は、
前記第１半導体スイッチを導通状態にし、前記第２半導体スイッチと前記第３半導体スイッチとを遮断状態にした第１状態と、
前記第２半導体スイッチを導通状態にし、前記第１半導体スイッチと前記第３半導体スイッチとを遮断状態にした第２状態と、
前記第３半導体スイッチが導通状態にし、前記第１半導体スイッチと前記第２半導体スイッチとを遮断状態にした第３状態と、
前記第１半導体スイッチと前記第３半導体スイッチの両方を導通状態にし、前記第２半導体スイッチを遮断状態にした第４状態と、
前記第２半導体スイッチと前記第３半導体スイッチの両方を導通状態にし、前記第１半導体スイッチを遮断状態にした第５状態と、の何れかの状態に前記半導体スイッチの導通状態を制御して、
前記第１状態と前記第３状態の間を遷移させる際に、前記第４状態を選択し、
前記第２状態と前記第３状態の間を遷移させる際に、前記第５状態を選択する、
請求項３に記載のタップ切換器。 A control circuit for controlling the conduction state of the semiconductor switch;
The control circuit includes:
A first state in which the first semiconductor switch is turned on, and the second semiconductor switch and the third semiconductor switch are turned off;
A second state in which the second semiconductor switch is turned on and the first semiconductor switch and the third semiconductor switch are cut off;
A third state in which the third semiconductor switch is turned on and the first semiconductor switch and the second semiconductor switch are cut off;
A fourth state in which both the first semiconductor switch and the third semiconductor switch are in a conductive state and the second semiconductor switch is in a cutoff state;
Controlling the conduction state of the semiconductor switch to any one of a fifth state in which both the second semiconductor switch and the third semiconductor switch are in a conduction state and the first semiconductor switch is in a cutoff state;
Selecting the fourth state when transitioning between the first state and the third state;
Selecting the fifth state when transitioning between the second state and the third state;
The tap changer according to claim 3.
前記静止誘導電器のタップに流れる電流を遮断又は投入する複数の半導体素子であって、前記静止誘導電器のタップから流れる電流を遮断又は投入する第１の半導体素子と、前記静止誘導電器のタップに向けて流れる電流を遮断又は投入する第２の半導体素子とを並列に接続して構成され、
前記非線形過電圧制限素子は、前記並列に接続された半導体素子に対し並列に接続される、
請求項１から請求項４の何れか１項に記載のタップ切換器。 The semiconductor switch is
A plurality of semiconductor elements that cut off or input a current flowing through the tap of the static induction electric equipment, the first semiconductor element that cuts off or input a current flowing from the tap of the static induction electric equipment, and a tap of the static induction electric equipment Configured in parallel with a second semiconductor element that cuts off or inputs a current flowing toward the
The non-linear overvoltage limiting element is connected in parallel to the semiconductor elements connected in parallel;
The tap switch according to any one of claims 1 to 4.
をさらに備える請求項５に記載のタップ切換器。 The tap changer according to claim 5, further comprising an overvoltage limiting element that limits application of an overvoltage to a control terminal that controls a conduction state of the semiconductor element.
前記半導体スイッチに並列に接続されるスナバ回路を含み、
前記保護回路の容量成分には、前記非線形過電圧制限素子の容量成分と前記スナバ回路が有する容量の容量成分とが含まれる、
請求項１から請求項６の何れか１項に記載のタップ切換器。 The protection circuit is
A snubber circuit connected in parallel to the semiconductor switch;
The capacitance component of the protection circuit includes a capacitance component of the nonlinear overvoltage limiting element and a capacitance component of the capacitance of the snubber circuit.
The tap changer according to any one of claims 1 to 6.
保護回路が、前記半導体スイッチと並列に接続される非線形過電圧制限素子を含み、前記半導体スイッチの遮断又は投入動作中に生じる端子間の電圧によって前記非線形過電圧制限素子が遮断状態から導通状態に変化しない程度の容量成分を有しており、
前記保護回路が前記半導体スイッチを保護する、
保護方法。 A protection method for protecting a semiconductor switch that cuts off or inputs a current flowing in a part or all of the plurality of taps with respect to a static induction electric apparatus in which a plurality of taps for switching a winding ratio are provided in a winding. ,
A protection circuit includes a non-linear overvoltage limiting element connected in parallel with the semiconductor switch, and the non-linear overvoltage limiting element does not change from a cut-off state to a conductive state due to a voltage between terminals generated during the cut-off or turn-on operation of the semiconductor switch. Have a volume component of about
The protection circuit protects the semiconductor switch;
Protection method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016201434A JP2018064028A (en) | 2016-10-13 | 2016-10-13 | Tap changer and protection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016201434A JP2018064028A (en) | 2016-10-13 | 2016-10-13 | Tap changer and protection method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018064028A true JP2018064028A (en) | 2018-04-19 |
Family
ID=61966904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016201434A Pending JP2018064028A (en) | 2016-10-13 | 2016-10-13 | Tap changer and protection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018064028A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117063383A (en) * | 2021-03-31 | 2023-11-14 | 日立能源瑞士股份公司 | Transformer device |
-
2016
- 2016-10-13 JP JP2016201434A patent/JP2018064028A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117063383A (en) * | 2021-03-31 | 2023-11-14 | 日立能源瑞士股份公司 | Transformer device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2654533C2 (en) | Direct current switching device | |
| US8503138B2 (en) | Hybrid circuit breaker | |
| US11108228B2 (en) | Electrical protective circuit arrangement | |
| TWI622240B (en) | Solid state fault current limiting device,method and system for limiting fault current | |
| Peng et al. | Current commutation in a medium voltage hybrid DC circuit breaker using 15 kV vacuum switch and SiC devices | |
| CN110088707B (en) | Power electronic tap changer module for transformer | |
| US9331476B2 (en) | Solid state fault current limiter | |
| CN105659459A (en) | High voltage dc breaker | |
| JP2013516051A (en) | Tap changer with polarity switch for control transformer | |
| JP5823501B2 (en) | Load tap changer | |
| US3662253A (en) | Tap changing system for regulating transformers | |
| WO2015015831A1 (en) | Current-limiting reactor device | |
| US9269508B2 (en) | Tap switch | |
| WO2014132396A1 (en) | Power conversion device | |
| KR20110093910A (en) | High voltage direct current circuit breaker arrangement and method | |
| CN108140502B (en) | Electromechanical circuit breaker device | |
| Magnusson et al. | On the use of metal oxide varistors as a snubber circuit in solid-state breakers | |
| JP2018064028A (en) | Tap changer and protection method | |
| JP2005295796A (en) | Power generator having incorporated electric power switch | |
| US20150171617A1 (en) | Apparatus for switching in a dc voltage grid | |
| WO2020061547A1 (en) | Control of direct current circuit breakers with series semiconductor switches | |
| JP7465997B2 (en) | Solid Isolation Switch | |
| JP2019185959A (en) | Overvoltage suppression circuit and dc breaker | |
| US11978601B2 (en) | DC network | |
| RU2706637C1 (en) | Device for protection of vacuum-switched equipment from overvoltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171214 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171214 |