JP2018063561A - 設計支援プログラム、設計支援方法、および情報処理装置 - Google Patents
設計支援プログラム、設計支援方法、および情報処理装置 Download PDFInfo
- Publication number
- JP2018063561A JP2018063561A JP2016201330A JP2016201330A JP2018063561A JP 2018063561 A JP2018063561 A JP 2018063561A JP 2016201330 A JP2016201330 A JP 2016201330A JP 2016201330 A JP2016201330 A JP 2016201330A JP 2018063561 A JP2018063561 A JP 2018063561A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- parameter
- performance
- target circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 86
- 238000013461 design Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims description 44
- 238000012545 processing Methods 0.000 claims description 18
- 238000011156 evaluation Methods 0.000 claims description 12
- 238000010801 machine learning Methods 0.000 abstract description 34
- 238000010586 diagram Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/343—Logical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Data Mining & Analysis (AREA)
- Medical Informatics (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】情報処理装置100は、機械学習DB101を参照して、設計の対象回路103の仕様に関する特徴情報105に対応付けられた値がなく、複数の値のうちのいずれかの値をパラメータに設定して対象回路103に構成させた場合における対象回路103の性能が所定制約を満たさないと、対象回路103の性能についての向上度合いが閾値以上の値を選択する。情報処理装置100は、選択した値をパラメータに設定して対象回路103をFPGA104に構成させた場合における対象回路103の性能が所定制約を満たすと判定した場合に、受け付けた特徴情報と、選択した値と、を対応付けて機械学習DB101に格納する。
【選択図】図1
Description
図2は、情報処理装置のハードウェア構成例を示す説明図である。情報処理装置100は、CPU(Central Processing Unit)201と、ROM(Read Only Memory)202と、RAM(Random Access Memory)203と、ディスクドライブ204と、ディスク205と、を有する。情報処理装置100は、I/F(Inter/Face)206と、キーボード207と、マウス208と、ディスプレイ209と、を有する。また、CPU201と、ROM202と、RAM203と、ディスクドライブ204と、I/F206と、キーボード207と、マウス208と、ディスプレイ209とは、バス200によってそれぞれ接続される。
図3は、情報処理装置の機能的構成例を示すブロック図である。情報処理装置100は、入力受付部301と、抽出部302と、選択部303と、特定部304と、格納部305と、記憶部310と、を有する。入力受付部301から格納部305部までの制御部の処理は、例えば、図2に示すCPU201がアクセス可能なROM202、RAM203、ディスク205などの記憶装置に記憶されたプログラムにコーディングされている。そして、CPU201が記憶装置から該プログラムを読み出して、プログラムにコーディングされている処理を実行する。これにより、制御部の処理が実現される。また、制御部の処理結果は、例えば、ROM202、RAM203、ディスク205などの記憶装置に記憶される。
図12および図13は、情報処理装置による設計支援処理手順例を示すフローチャートである。情報処理装置100は、例えば、設計の対象回路に関する各種情報から特徴情報を抽出する(ステップS1201)。ステップS1201において、情報処理装置100は、抽出部302により受け付けた対象回路に関する各種情報から特徴情報を抽出する処理の代わりに、入力受付部301によって対象回路の仕様に関する特徴情報そのものを受け付けてもよい。
前記パラメータに設定可能な複数の値の各々の値について、前記値と、前記値を前記パラメータに設定して前記回路を前記集積回路に構成させた場合における前記回路の性能の向上度合いと、を対応付けた第2対応関係情報と、
を記憶する記憶部を有するコンピュータに、
設計の対象回路の仕様に関する特徴情報を受け付け、
前記第1対応関係情報を参照して、受け付けた前記特徴情報に対応付けられた値がない場合に、前記第2対応関係情報を参照して、前記複数の値のうちのいずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が所定制約を満たさなければ、前記対象回路の性能についての前記向上度合いが閾値以上の値を前記複数の値から選択し、
選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定し、
選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した場合に、受け付けた前記特徴情報と、選択した前記値と、を対応付けて前記第1対応関係情報に格納する、
処理を実行させることを特徴とする設計支援プログラム。
前記値を選択する処理では、
前記第2対応関係情報を参照して、前記複数の値のうち、前記いずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の複数の性能のうち前記所定制約を満たさない性能についての前記向上度合いが前記閾値以上の値を選択する、
ことを特徴とする付記1に記載の設計支援プログラム。
選択した前記値のうち、選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した値が複数ある場合に、選択した前記値から、選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が最高の値と、受け付けた前記特徴情報と、を対応付けて格納する、
ことを特徴とする付記1または2に記載の設計支援プログラム。
前記第2対応関係情報は、前記複数のパラメータの各々のパラメータについて、前記パラメータに設定可能な複数の値の各々の値についての前記値と、前記値を前記パラメータに設定して前記回路を集積回路に構成させた場合における前記回路の性能の向上度合いと、を対応付け、
前記コンピュータに、
前記複数のパラメータの各々のパラメータについて選択した前記値に基づいて、前記複数のパラメータの各々に設定する値の組み合わせを生成する、
処理を実行させ、
前記対象回路の性能が前記所定制約を満たすか否かを判定する処理では、
生成した前記組み合わせを前記複数のパラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定することを特徴とする付記1〜3のいずれか一つに記載の設計支援プログラム。
前記第2対応関係情報を参照して、生成した複数の組み合わせの各々の組み合わせについて、前記組み合わせに含まれる値に対応付けられた前記向上度合いに基づいて、前記組み合わせの評価値を算出し、
前記複数の組み合わせのうち、算出した前記評価値に基づいて所定数の組み合わせを選択する、
処理を実行させ、
前記対象回路の性能が前記所定制約を満たすか否かを判定する処理では、
前記所定数の組み合わせの各々の組み合わせについて、前記組み合わせを前記複数のパラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定することを特徴とする付記4に記載の設計支援プログラム。
前記所定数の組み合わせのうち、前記組み合わせを前記複数のパラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した組み合わせが複数ある場合、前記対象回路の性能が最高の組み合わせを特定する、
処理を実行させ、
前記第1対応関係情報に格納する処理では、
受け付けた前記特徴情報と、特定した前記組み合わせと、を対応付けて前記第1対応関係情報に格納する、
ことを特徴とする付記5に記載の設計支援プログラム。
前記第2対応関係情報を参照して、前記複数の値のうちのいずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が所定制約を満たす場合、受け付けた前記特徴情報と、前記いずれかの値と、を対応付けて前記第1対応関係情報に格納する、
処理を実行させることを特徴とする付記1〜6のいずれか一つに記載の設計支援プログラム。
前記パラメータに設定可能な複数の値の各々の値について、前記値と、前記値を前記パラメータに設定して前記回路を前記集積回路に構成させた場合における前記回路の性能の向上度合いと、を対応付けた第2対応関係情報と、
を記憶する記憶部を有するコンピュータが、
設計の対象回路の仕様に関する特徴情報を受け付け、
前記第1対応関係情報を参照して、受け付けた前記特徴情報に対応付けられた値がない場合に、前記第2対応関係情報を参照して、前記複数の値のうちのいずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が所定制約を満たさなければ、前記対象回路の性能についての前記向上度合いが閾値以上の値を前記複数の値から選択し、
選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定し、
選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した場合に、受け付けた前記特徴情報と、選択した前記値と、を対応付けて前記第1対応関係情報に格納する、
処理を実行することを特徴とする設計支援方法。
設計の対象回路の仕様に関する特徴情報を受け付け、前記第1対応関係情報を参照して、受け付けた前記特徴情報に対応付けられた値がない場合に、前記第2対応関係情報を参照して、前記複数の値のうちのいずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が所定制約を満たさなければ、前記対象回路の性能についての前記向上度合いが閾値以上の値を前記複数の値から選択し、選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定し、選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した場合に、受け付けた前記特徴情報と、選択した前記値と、を対応付けて前記第1対応関係情報に格納する制御部と、
を有することを特徴とする情報処理装置。
101,311 機械学習DB
102,312 有効性テーブル
103 対象回路
104 FPGA
105 特徴情報
301 入力受付部
302 抽出部
303 選択部
304 特定部
305 格納部
310 記憶部
Claims (8)
- 回路の仕様に関する特徴情報と、前記回路を内部に構成可能な集積回路に前記回路を構成させる場合に用いるパラメータに設定する値と、を対応付けた第1対応関係情報と、
前記パラメータに設定可能な複数の値の各々の値について、前記値と、前記値を前記パラメータに設定して前記回路を前記集積回路に構成させた場合における前記回路の性能の向上度合いと、を対応付けた第2対応関係情報と、
を記憶する記憶部を有するコンピュータに、
設計の対象回路の仕様に関する特徴情報を受け付け、
前記第1対応関係情報を参照して、受け付けた前記特徴情報に対応付けられた値がない場合に、前記第2対応関係情報を参照して、前記複数の値のうちのいずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が所定制約を満たさなければ、前記対象回路の性能についての前記向上度合いが閾値以上の値を前記複数の値から選択し、
選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定し、
選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した場合に、受け付けた前記特徴情報と、選択した前記値と、を対応付けて前記第1対応関係情報に格納する、
処理を実行させることを特徴とする設計支援プログラム。 - 前記第2対応関係情報は、前記複数の値の各々の値について、前記値と、前記値を前記パラメータに設定して前記回路を前記集積回路に構成させた場合における前記回路の複数の性能の各々の性能についての前記性能の向上度合いと、を対応付け、
前記値を選択する処理では、
前記第2対応関係情報を参照して、前記複数の値のうち、前記いずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の複数の性能のうち前記所定制約を満たさない性能についての前記向上度合いが前記閾値以上の値を選択する、
ことを特徴とする請求項1に記載の設計支援プログラム。 - 前記第1対応関係情報に格納する処理では、
選択した前記値のうち、選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した値が複数ある場合に、選択した前記値から、選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が最高の値と、受け付けた前記特徴情報と、を対応付けて格納する、
ことを特徴とする請求項1または2に記載の設計支援プログラム。 - 前記第1対応関係情報には、前記特徴情報と、前記集積回路に前記回路を構成させる場合に用いる複数のパラメータの各々のパラメータについての前記パラメータに設定する値と、が対応付けられ、
前記第2対応関係情報は、前記複数のパラメータの各々のパラメータについて、前記パラメータに設定可能な複数の値の各々の値についての前記値と、前記値を前記パラメータに設定して前記回路を集積回路に構成させた場合における前記回路の性能の向上度合いと、を対応付け、
前記コンピュータに、
前記複数のパラメータの各々のパラメータについて選択した前記値に基づいて、前記複数のパラメータの各々に設定する値の組み合わせを生成する、
処理を実行させ、
前記対象回路の性能が前記所定制約を満たすか否かを判定する処理では、
生成した前記組み合わせを前記複数のパラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定することを特徴とする請求項1〜3のいずれか一つに記載の設計支援プログラム。 - 前記コンピュータに、
前記第2対応関係情報を参照して、生成した複数の組み合わせの各々の組み合わせについて、前記組み合わせに含まれる値に対応付けられた前記向上度合いに基づいて、前記組み合わせの評価値を算出し、
前記複数の組み合わせのうち、算出した前記評価値に基づいて所定数の組み合わせを選択する、
処理を実行させ、
前記対象回路の性能が前記所定制約を満たすか否かを判定する処理では、
前記所定数の組み合わせの各々の組み合わせについて、前記組み合わせを前記複数のパラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定することを特徴とする請求項4に記載の設計支援プログラム。 - 前記コンピュータに、
前記所定数の組み合わせのうち、前記組み合わせを前記複数のパラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した組み合わせが複数ある場合、前記対象回路の性能が最高の組み合わせを特定する、
処理を実行させ、
前記第1対応関係情報に格納する処理では、
受け付けた前記特徴情報と、特定した前記組み合わせと、を対応付けて前記第1対応関係情報に格納する、
ことを特徴とする請求項5に記載の設計支援プログラム。 - 回路の仕様に関する特徴情報と、前記回路を内部に構成可能な集積回路に前記回路を構成させる場合に用いるパラメータに設定する値と、を対応付けた第1対応関係情報と、
前記パラメータに設定可能な複数の値の各々の値について、前記値と、前記値を前記パラメータに設定して前記回路を前記集積回路に構成させた場合における前記回路の性能の向上度合いと、を対応付けた第2対応関係情報と、
を記憶する記憶部を有するコンピュータが、
設計の対象回路の仕様に関する特徴情報を受け付け、
前記第1対応関係情報を参照して、受け付けた前記特徴情報に対応付けられた値がない場合に、前記第2対応関係情報を参照して、前記複数の値のうちのいずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が所定制約を満たさなければ、前記対象回路の性能についての前記向上度合いが閾値以上の値を前記複数の値から選択し、
選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定し、
選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した場合に、受け付けた前記特徴情報と、選択した前記値と、を対応付けて前記第1対応関係情報に格納する、
処理を実行することを特徴とする設計支援方法。 - 回路の仕様に関する特徴情報と、前記回路を内部に構成可能な集積回路に前記回路を構成させる場合に用いるパラメータに設定する値と、を対応付けた第1対応関係情報と、前記パラメータに設定可能な複数の値の各々の値について、前記値と、前記値を前記パラメータに設定して前記回路を前記集積回路に構成させた場合における前記回路の性能の向上度合いと、を対応付けた第2対応関係情報と、を記憶する記憶部と、
設計の対象回路の仕様に関する特徴情報を受け付け、前記第1対応関係情報を参照して、受け付けた前記特徴情報に対応付けられた値がない場合に、前記第2対応関係情報を参照して、前記複数の値のうちのいずれかの値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が所定制約を満たさなければ、前記対象回路の性能についての前記向上度合いが閾値以上の値を前記複数の値から選択し、選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすか否かを判定し、選択した前記値を前記パラメータに設定して前記対象回路を前記集積回路に構成させた場合における前記対象回路の性能が前記所定制約を満たすと判定した場合に、受け付けた前記特徴情報と、選択した前記値と、を対応付けて前記第1対応関係情報に格納する制御部と、
を有することを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016201330A JP6787024B2 (ja) | 2016-10-12 | 2016-10-12 | 設計支援プログラム、設計支援方法、および情報処理装置 |
US15/690,491 US10380304B2 (en) | 2016-10-12 | 2017-08-30 | Assistance programs, design assistance methods, and information processing apparatuses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016201330A JP6787024B2 (ja) | 2016-10-12 | 2016-10-12 | 設計支援プログラム、設計支援方法、および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018063561A true JP2018063561A (ja) | 2018-04-19 |
JP6787024B2 JP6787024B2 (ja) | 2020-11-18 |
Family
ID=61830069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016201330A Active JP6787024B2 (ja) | 2016-10-12 | 2016-10-12 | 設計支援プログラム、設計支援方法、および情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10380304B2 (ja) |
JP (1) | JP6787024B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220049995A (ko) * | 2020-10-15 | 2022-04-22 | 영남대학교 산학협력단 | 반도체 제조 파라미터 설정 방법 및 이를 수행하기 위한 컴퓨팅 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10558776B2 (en) | 2017-10-09 | 2020-02-11 | Autodesk, Inc. | Trigger-action-circuits: leveraging generative design to enable novices to design and build circuitry |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2824071B2 (ja) | 1988-12-16 | 1998-11-11 | 株式会社日立製作所 | 最適設計支援方法 |
JP4532893B2 (ja) | 2003-12-15 | 2010-08-25 | キヤノン株式会社 | 電気配線と光接続を有する回路の設計装置 |
US8281270B2 (en) * | 2009-08-27 | 2012-10-02 | Solido Design Automation Inc. | Method and system for proximity-aware circuit design |
-
2016
- 2016-10-12 JP JP2016201330A patent/JP6787024B2/ja active Active
-
2017
- 2017-08-30 US US15/690,491 patent/US10380304B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220049995A (ko) * | 2020-10-15 | 2022-04-22 | 영남대학교 산학협력단 | 반도체 제조 파라미터 설정 방법 및 이를 수행하기 위한 컴퓨팅 장치 |
KR102546528B1 (ko) * | 2020-10-15 | 2023-06-21 | 영남대학교 산학협력단 | 반도체 제조 파라미터 설정 방법 및 이를 수행하기 위한 컴퓨팅 장치 |
Also Published As
Publication number | Publication date |
---|---|
US10380304B2 (en) | 2019-08-13 |
US20180101634A1 (en) | 2018-04-12 |
JP6787024B2 (ja) | 2020-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8181145B2 (en) | Method and apparatus for generating a floorplan using a reduced netlist | |
JP6801383B2 (ja) | 設計支援プログラム、設計支援方法、および情報処理装置 | |
US7941776B2 (en) | Method of IC design optimization via creation of design-specific cells from post-layout patterns | |
US20160018979A1 (en) | Clock tree synthesis graphical user interface | |
US10860764B1 (en) | Layer assignment technique to improve timing in integrated circuit design | |
JP6787024B2 (ja) | 設計支援プログラム、設計支援方法、および情報処理装置 | |
US20220207226A1 (en) | Generation of hardware design using a constraint solver module for topology synthesis | |
JP6787045B2 (ja) | 検証支援プログラム、検証支援方法、および情報処理装置 | |
US9886539B2 (en) | Designing circuits using pseudohierarchy | |
US7949509B2 (en) | Method and tool for generating simulation case for IC device | |
JP6819306B2 (ja) | 迂回配線チェックプログラム、迂回配線チェック方法、および情報処理装置 | |
US9690890B1 (en) | Creating and using a wide-bus data structure to represent a wide-bus in an integrated circuit (IC) design | |
KR102038736B1 (ko) | 네트리스트 추상화 | |
US9697314B1 (en) | Identifying and using slices in an integrated circuit (IC) design | |
US10325050B2 (en) | User-defined partitions for logical and physical circuit syntheses | |
US20090241082A1 (en) | Method and System for Generating an Accurate Physical Realization for an Integrated Circuit Having Incomplete Physical Constraints | |
US7971167B2 (en) | Semiconductor design support device, semiconductor design support method, and manufacturing method for semiconductor integrated circuit | |
US9460253B1 (en) | Selecting predefined circuit implementations in a circuit design system | |
JP6242170B2 (ja) | 回路設計支援装置及びプログラム | |
US10796051B1 (en) | Adaptive model interface for a plurality of EDA programs | |
US8701062B2 (en) | Apparatus and method for generating a netlist using non-uniquified module during logic synthesis stage | |
US10354032B2 (en) | Optimizing an integrated circuit (IC) design comprising at least one wide-gate or wide-bus | |
US10157253B2 (en) | Multi-bit-mapping aware clock gating | |
CN113688587B (zh) | 一种电路布图的生成方法、装置、计算机设备及存储介质 | |
US11514222B1 (en) | Cell-width aware buffer insertion technique for narrow channels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6787024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |