JP2018056804A - Image reading device and semiconductor device - Google Patents
Image reading device and semiconductor device Download PDFInfo
- Publication number
- JP2018056804A JP2018056804A JP2016190811A JP2016190811A JP2018056804A JP 2018056804 A JP2018056804 A JP 2018056804A JP 2016190811 A JP2016190811 A JP 2016190811A JP 2016190811 A JP2016190811 A JP 2016190811A JP 2018056804 A JP2018056804 A JP 2018056804A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image reading
- image
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、画像読取装置及び半導体装置に関する。 The present invention relates to an image reading apparatus and a semiconductor device.
特許文献1には、原稿画像をイメージセンサーで読み取り、読み取った画像信号をアナログフロントエンド(AFE)でデジタル画像データに変換し、変換されたデジタル画像データをデジタル処理部又はデータ転送部に出力する画像読取装置(スキャナー)が開示されている。
In
シートフィード型やフラットベッド型等の様々な種類のスキャナーが存在し、スキャナーの種類に応じてイメージセンサーやアナログフロントエンド(AFE)の配置が異なるため、イメージセンサーから出力される画像信号が伝搬する配線の長さ(画像信号の負荷容量)はスキャナー毎に異なる。そのため、従来、様々な種類のスキャナーに適用可能な汎用のイメージセンサーでは、想定される最大負荷を駆動するのに必要な大きな駆動能力を有している。 There are various types of scanners such as a sheet feed type and a flatbed type, and the arrangement of the image sensor and analog front end (AFE) differs depending on the type of scanner, so the image signal output from the image sensor propagates. The length of the wiring (load capacity of the image signal) differs for each scanner. For this reason, conventional general-purpose image sensors that can be applied to various types of scanners have a large driving capability necessary to drive the assumed maximum load.
しかしながら、イメージセンサーとアナログフロントエンド(AFE)の配置関係によっては、イメージセンサーの駆動負荷が比較的小さいため、イメージセンサーの駆動能力が過剰となる場合もあり、過剰な電力消費が生じ、また信号転送に伴う過剰なノイズが発生するおそれがあった。 However, depending on the positional relationship between the image sensor and the analog front end (AFE), the image sensor drive load is relatively small, so the drive capability of the image sensor may be excessive, resulting in excessive power consumption and signal. There was a risk of excessive noise associated with the transfer.
本発明は、以上のような問題に鑑みてなされたものであり、本発明のいくつかの態様によれば、過剰な電力消費や信号転送に伴う過剰なノイズの発生を抑制可能な画像読取装置及び半導体装置を提供することができる。 The present invention has been made in view of the above problems, and according to some aspects of the present invention, an image reading apparatus capable of suppressing excessive power consumption and generation of excessive noise associated with signal transfer. In addition, a semiconductor device can be provided.
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following aspects or application examples.
[適用例1]
本適用例に係る画像読取装置は、画像を読み取るための画像読取チップを含む画像読取装置であって、前記画像読取チップは、端子と、前記画像からの光を受けて光電変換する受光素子を含み、画素信号を出力する画素部と、前記画素信号に基づく信号を、第1の駆動能力及び前記第1の駆動能力よりも大きい第2の駆動能力を含む複数の駆動能力のいずれかで出力可能な出力回路と、前記出力回路の駆動能力を前記複数の駆動能力から選択する出力選択部と、を備え、前記出力選択部は、前記端子に入力されるシリアル信号に基づいて、前記出力回路の前記駆動能力を選択する。
[Application Example 1]
An image reading apparatus according to this application example includes an image reading chip for reading an image, and the image reading chip includes a terminal and a light receiving element that receives light from the image and performs photoelectric conversion. A pixel unit that outputs a pixel signal, and a signal based on the pixel signal is output in any one of a plurality of driving capabilities including a first driving capability and a second driving capability that is greater than the first driving capability. And an output selection unit that selects a drive capability of the output circuit from the plurality of drive capabilities, the output selection unit based on a serial signal input to the terminal The driving ability is selected.
本適用例に係る画像読取装置によれば、画像読取チップにおいて、端子に入力されるシリアル信号に基づいて、出力回路の駆動能力を出力信号の転送配線の負荷の大きさに合わせて過剰にならないように適切に設定可能であるので、過剰な電力消費や信号転送に伴う
過剰なノイズの発生を抑制することができる。
According to the image reading apparatus according to this application example, in the image reading chip, based on the serial signal input to the terminal, the drive capability of the output circuit does not become excessive in accordance with the load size of the output signal transfer wiring. Therefore, it is possible to suppress the excessive power consumption and the excessive noise accompanying the signal transfer.
[適用例2]
上記適用例に係る画像読取装置において、前記シリアル信号は、前記駆動能力を設定するとともに前記画像読取チップによる前記画像の読み取りの解像度を設定するための信号であってもよい。
[Application Example 2]
In the image reading apparatus according to the application example described above, the serial signal may be a signal for setting the drive capability and setting a resolution for reading the image by the image reading chip.
本適用例に係る画像読取装置によれば、画像読取チップの出力回路の駆動能力を設定するための信号と画像読取チップによる画像の読み取りの解像度を設定するための信号とを兼用することができるので、画像読取チップに出力回路の駆動能力を設定するための信号が供給される専用の端子が不要である。 According to the image reading apparatus according to this application example, a signal for setting the driving capability of the output circuit of the image reading chip and a signal for setting the resolution of image reading by the image reading chip can be used together. Therefore, a dedicated terminal for supplying a signal for setting the drive capability of the output circuit to the image reading chip is unnecessary.
[適用例3]
上記適用例に係る画像読取装置は、前記画像が形成された媒体を搬送する搬送部を含み、前記出力選択部は、前記第1の駆動能力を選択してもよい。
[Application Example 3]
The image reading apparatus according to the application example may include a transport unit that transports the medium on which the image is formed, and the output selection unit may select the first drive capability.
本適用例に係る画像読取装置では、画像が形成された媒体が搬送されるので、画像読取チップは、移動する必要がないため出力信号の転送先に比較的近い場所に固定可能である。従って、本適用例に係る画像読取装置によれば、画像読取チップからの出力信号の転送配線が短くなり、配線負荷が比較的小さくなるため、画像読取チップの出力回路が第2の駆動能力よりも小さい第1の駆動能力(最大ではない駆動能力)に設定され、その結果、過剰な電力消費や信号転送に伴う過剰なノイズの発生を抑制することができる。 In the image reading apparatus according to this application example, since the medium on which the image is formed is conveyed, the image reading chip does not need to move and can be fixed at a location relatively close to the output signal transfer destination. Therefore, according to the image reading apparatus according to this application example, the transfer wiring of the output signal from the image reading chip is shortened and the wiring load is relatively reduced. Therefore, the output circuit of the image reading chip has the second driving capability. Is set to a small first driving capability (non-maximum driving capability), and as a result, excessive power consumption and generation of excessive noise accompanying signal transfer can be suppressed.
[適用例4]
上記適用例に係る画像読取装置において、前記第1の駆動能力は、前記複数の駆動能力の中で最小であってもよい。
[Application Example 4]
In the image reading apparatus according to the application example, the first driving capability may be the minimum among the plurality of driving capabilities.
本適用例に係る画像読取装置によれば、画像読取チップの出力回路が最小の駆動能力に設定されるので、電力消費や画像読取チップからの出力信号の転送に伴うノイズを低減させることができる。 According to the image reading apparatus according to this application example, since the output circuit of the image reading chip is set to the minimum driving capability, it is possible to reduce noise associated with power consumption and transfer of the output signal from the image reading chip. .
[適用例5]
上記適用例に係る画像読取装置は、前記画像読取チップを移動させる移動部を含み、前記出力選択部は、前記第2の駆動能力を選択してもよい。
[Application Example 5]
The image reading apparatus according to the application example may include a moving unit that moves the image reading chip, and the output selection unit may select the second driving capability.
本適用例に係る画像読取装置では、画像読取チップが移動するので、画像読取チップの移動距離に応じた長さの信号転送ケーブルが必要となる。従って、本適用例に係る画像読取装置によれば、画像読取チップからの出力信号の転送配線が長くなり、配線負荷が比較的大きくなるため、画像読取チップの出力回路が第1の駆動能力よりも大きい第2の駆動能力(最小ではない駆動能力)に設定され、その結果、過剰な電力消費や信号転送に伴う過剰なノイズの発生を抑制しながら、画像読取チップからの出力信号の転送を確実に行うことができる。 In the image reading apparatus according to this application example, since the image reading chip moves, a signal transfer cable having a length corresponding to the moving distance of the image reading chip is required. Therefore, according to the image reading apparatus according to this application example, since the transfer wiring for the output signal from the image reading chip becomes long and the wiring load becomes relatively large, the output circuit of the image reading chip has the first driving capability. Is set to a large second driving capability (non-minimum driving capability), and as a result, output signal transfer from the image reading chip is suppressed while suppressing excessive power consumption and excessive noise generation due to signal transfer. It can be done reliably.
[適用例6]
上記適用例に係る画像読取装置において、前記第2の駆動能力は、前記複数の駆動能力の中で最大であってもよい。
[Application Example 6]
In the image reading apparatus according to the application example, the second driving capability may be the maximum among the plurality of driving capabilities.
本適用例に係る画像読取装置によれば、画像読取チップの出力回路が最大の駆動能力に設定されるので、画像読取チップからの出力信号の転送を確実に行うことができる。 According to the image reading apparatus according to this application example, since the output circuit of the image reading chip is set to the maximum driving capability, the output signal from the image reading chip can be reliably transferred.
[適用例7]
上記適用例に係る画像読取装置は、前記画像読取チップの動作を制御する制御部を含み、前記シリアル信号は、前記制御部から転送されてもよい。
[Application Example 7]
The image reading apparatus according to the application example may include a control unit that controls the operation of the image reading chip, and the serial signal may be transferred from the control unit.
本適用例に係る画像読取装置によれば、制御部から転送されるシリアル信号に基づいて画像読取チップの出力回路の駆動能力が選択されるので、画像読取装置の組み立て後に、画像読取チップからの出力信号の負荷の変化に応じて出力回路の駆動能力を変更可能であり、過剰な電力消費や信号転送に伴う過剰なノイズの発生を効果的に抑制することができる。 According to the image reading apparatus according to this application example, since the drive capability of the output circuit of the image reading chip is selected based on the serial signal transferred from the control unit, the assembly from the image reading chip is performed after the image reading apparatus is assembled. The drive capability of the output circuit can be changed in accordance with the change in the load of the output signal, and excessive power consumption and excessive noise accompanying signal transfer can be effectively suppressed.
[適用例8]
本適用例に係る半導体装置は、端子と、光を受けて光電変換する受光素子を含み、画素信号を出力する画素部と、前記画素信号に基づく信号を、第1の駆動能力及び前記第1の駆動能力よりも大きい第2の駆動能力を含む複数の駆動能力のいずれかで出力可能な出力回路と、前記出力回路の駆動能力を前記複数の駆動能力から選択する出力選択部と、を備え、前記出力選択部は、前記端子に入力されるシリアル信号に基づいて、前記出力回路の前記駆動能力を選択する。
[Application Example 8]
The semiconductor device according to this application example includes a terminal, a light receiving element that receives and photoelectrically converts light, outputs a pixel signal, and outputs a signal based on the pixel signal to the first driving capability and the first An output circuit capable of outputting with any one of a plurality of drive capacities including a second drive capability greater than the drive capability, and an output selection unit for selecting the drive capability of the output circuit from the plurality of drive capacities The output selection unit selects the drive capability of the output circuit based on a serial signal input to the terminal.
本適用例に係る半導体装置によれば、端子に入力されるシリアル信号に基づいて、出力回路の駆動能力を出力信号の転送配線の負荷の大きさに合わせて過剰にならないように適切に設定可能であるので、過剰な電力消費や信号転送に伴う過剰なノイズの発生を抑制することができる。 According to the semiconductor device according to this application example, based on the serial signal input to the terminal, the drive capability of the output circuit can be appropriately set so as not to be excessive according to the load size of the output signal transfer wiring. As a result, excessive power consumption and generation of excessive noise accompanying signal transfer can be suppressed.
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The drawings used are for convenience of explanation. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Also, not all of the configurations described below are essential constituent requirements of the present invention.
以下、添付した図面を参照して、本発明の画像読取装置の一例であるスキャナー1につ
いて説明する。
Hereinafter, a
1.第1実施形態
1−1.スキャナーの構造
図1は、第1実施形態のスキャナー1(画像読取装置)の外観を例示した斜視図である。第1実施形態のスキャナー1は、読み取り対象物を光学的に読み取り、画像データを出力する画像読み取り装置である。
1. 1. First embodiment 1-1. Structure of Scanner FIG. 1 is a perspective view illustrating the appearance of a scanner 1 (image reading apparatus) according to the first embodiment. The
図1に示されるように、スキャナー1は、ケース10と、前蓋板20と、後蓋板30と、を備える。
As shown in FIG. 1, the
前蓋板20は、略矩形状に形成された板状部21と、脚部22と、を備え、板状部21上に導入口に導入する原稿(「画像が形成された媒体」の一例)を支持する。
The
ケース10は略筺形状を備え、内部には後述する種々の装置を格納している。ケース10は、給紙口11と、排紙口12と、表示パネル13と、操作スイッチ14と、を備える。給紙口11は、ケース10の上側に配置され、前蓋板20の板状部21上の原稿は、脚部22の間を通って給紙口11に導入される。排紙口12は、給紙口11から導入され、内部装置により画像を読み取られた原稿が排出される。表示パネル13は、ケース10の上側に配置され、スキャナー1の動作状況のほか、読み取り精度や読み取り範囲等について表示する。操作スイッチ14は、スキャナー1の動作や読み取り精度等についての入力を可能にする。
The
後蓋板30は、前蓋板20の後側に配置され、前蓋板20の閉蓋時に給紙口11を覆うように設けられている。
The
図2は、スキャナー1の断面を例示した図である。図2を用いて、スキャナー1の動作について説明する。スキャナー1は、ケース10の内部に、給紙ローラー51と、排紙ローラー52と、透過板53と、イメージセンサーモジュール41と、メイン基板60とを備える。スキャナー1は、板状部21に載置された原稿を、給紙口11から給紙ローラー51により透過板53上に搬送する。原稿が透過板53上に搬送されると、イメージセンサーモジュール41は、透過板53を介して原稿面に光を照射し、原稿から反射した光(画像からの光)を受けて、光電変換により得られる信号に基づく画像信号を生成することにより、原稿面の画像を読み取る。イメージセンサーモジュール41は、例えば、CIS(Contact Image Sensor)方式のCMOS(Complementary metal−oxide−semiconductor)ラインセンサーである。イメージセンサーモジュール41が生成した画像信号は、メイン基板60に転送されて処理される。そして、原稿は、1ライン分ずつ読み取られ、読み取りが完了する都度、ローラーにより排紙口12方向に搬送される。読み取られた原稿は排紙ローラー52により排紙口12へ搬送される。
FIG. 2 is a diagram illustrating a cross section of the
給紙ローラー51及び排紙ローラー52は、原稿を搬送する搬送部を構成しており、第1実施形態のスキャナー1は、いわゆるシートフィード型のスキャナーである。
The
図3は、イメージセンサーモジュール41の構成を模式的に示す分解斜視図である。図3に示される例では、イメージセンサーモジュール41は、ケース411、光源412、レンズ413、モジュール基板414および画像を読み取るための画像読取チップ415(半導体装置)を含んで構成されている。光源412、レンズ413および画像読取チップ415は、ケース411とモジュール基板414との間に収容されている。ケース411にはスリットが設けられている。光源412は、例えば、R,G,Bの各発光ダイオー
ド(LED:Light emitting diode)を有し、R,G,Bの各発光ダイオード(赤色LED、緑色LED、青色LED)を高速に切り換えながら順番に発光させる。光源412が発する光は当該スリットを介して被読取媒体へ照射され、被読取媒体からのは当該スリットを介してレンズ413に入力される。レンズ413は、入力された光を画像読取チップ415へと導く。
FIG. 3 is an exploded perspective view schematically showing the configuration of the
図4は、画像読取チップ415の配置を模式的に示す平面図である。図4に示されるように、複数(m個)の画像読取チップ415が、モジュール基板414上に1次元方向(図4においてはX軸方向)に並べて配置されている。各画像読取チップ415は、一列に配置された多数の受光素子(図7、図8参照)を有しており、各画像読取チップ415が有する受光素子の密度が高いほど、画像を読み取る解像度が高いスキャナー1を実現することができる。また、画像読取チップ415の数が多いほど、大きな画像も読み取り可能なスキャナー1を実現することができる。
FIG. 4 is a plan view schematically showing the arrangement of the
1−2.スキャナーの機能構成
図5は、第1実施形態のスキャナー1の機能構成例を示す機能ブロック図である。図5に示される例では、スキャナー1は、制御部200、アナログフロントエンド(AFE)202、赤色LED412R、緑色LED412G、青色LED412B及びm個の画像読取チップ415(415−1〜415−m)を含んで構成されている。赤色LED412R、緑色LED412G、青色LED412B及びm個の画像読取チップ415は、イメージセンサーモジュール41に含まれている。前述したように、赤色LED412R、緑色LED412G及び青色LED412Bは光源412に備えられており、複数の画像読取チップ415は、モジュール基板414上に並べて配置されている。赤色LED412R、緑色LED412G及び青色LED412Bは、それぞれ複数個存在してもよい。また、制御部200及びアナログフロントエンド(AFE)202は、モジュール基板414とは異なる、図2に示されるメイン基板60(制御基板)に備えられている。制御部200及びアナログフロントエンド(AFE)202は、それぞれ、集積回路(IC:Integrated Circuit)で実現されてもよい。
1-2. Functional Configuration of Scanner FIG. 5 is a functional block diagram illustrating a functional configuration example of the
制御部200は、赤色LED412R、緑色LED412G及び青色LED412Bの動作を制御する。具体的には、制御部200は、一定の周期Tで赤色LED412Rに対して一定の露光時間Δtだけ駆動信号DrvRを供給し、赤色LED412Rを発光させる。同様に、制御部200は、周期Tで緑色LED412Gに対して露光時間Δtだけ駆動信号DrvGを供給して緑色LED412Gを発光させ、周期Tで青色LED412Bに対して露光時間Δtだけ駆動信号DrvBを供給して青色LED412Bを発光させる。制御部200は、周期Tの間に、赤色LED412R、緑色LED412G及び青色LED412Bを排他的に1つずつ順番に発光させる。
The
また、制御部200は、m個の画像読取チップ415の動作を制御する。具体的には、制御部200は、m個の画像読取チップ415に対して、クロック信号CLK及び解像度設定信号RESを共通に供給する。クロック信号CLKはm個の画像読取チップ415の動作クロック信号であり、m個の画像読取チップ415の各々はクロック信号CLKに基づいて動作する。また、解像度設定信号RESは、スキャナー1による画像の読み取りの解像度を設定するための信号である。解像度設定信号RESがアクティブ(本実施形態ではハイレベル)の期間におけるクロック信号CLKの立ち上がりエッジの数によって、解像度が設定される。
Further, the
また、制御部200は、m個の画像読取チップ415に対して、シリアル信号である出力制御信号OCを共通に供給する。出力制御信号OCは、画像読取チップ415において、画像信号SOを出力する出力回路140(図7参照)の駆動能力を設定するための信号
である。
Further, the
図6に示されるように、本実施形態では、解像度設定信号RESがアクティブ(ハイレベル)の期間におけるクロック信号CLKの立ち上がりエッジの数が2,4,8の場合に、それぞれ、300dpi,600dpi,1200dpiの各解像度が設定されるものとする。 As shown in FIG. 6, in this embodiment, when the number of rising edges of the clock signal CLK is 2, 4, and 8 during the period in which the resolution setting signal RES is active (high level), 300 dpi, 600 dpi, Assume that each resolution of 1200 dpi is set.
各画像読取チップ415−j(j=1〜m)は、各受光素子が被読取媒体に形成されている画像からの光を受けた後、チップイネーブル信号ENj(本実施形態ではハイパルス信号)を受けると、クロック信号CLKに同期して、各受光素子が受けた光に基づき、解像度設定信号RESによって設定された解像度の画像情報を有する画像信号SOを生成し、出力する。 Each image reading chip 415-j (j = 1 to m) receives a chip enable signal ENj (high pulse signal in this embodiment) after each light receiving element receives light from an image formed on the read medium. When received, the image signal SO having the image information of the resolution set by the resolution setting signal RES is generated and output based on the light received by each light receiving element in synchronization with the clock signal CLK.
本実施形態では、制御部200は、赤色LED412R、緑色LED412G又は青色LED412Bを発光させた後、一定時間(画像読取チップ415−1が画像信号SOの出力を終了するまでの時間)アクティブ(ハイレベル)となるチップイネーブル信号EN1を生成し、画像読取チップ415−1に供給する。また、画像読取チップ415−j(j=1〜m)は、画像信号SOの出力を終了する少し前にチップイネーブル信号ENj+1(ハイパルス信号)を生成する。そして、チップイネーブル信号EN2〜ENmは、それぞれ、画像読取チップ415−2〜415−mに供給される。
In the present embodiment, the
これにより、赤色LED412R、緑色LED412G又は青色LED412Bが発光した後、m個の画像読取チップ415が順番に画像信号SOを出力することになる。そして、イメージセンサーモジュール41は、m個の画像読取チップ415が順番に出力する画像信号SOを不図示の端子から出力する。画像信号SOは、イメージセンサーモジュール41(m個の画像読取チップ415)と、アナログフロントエンド(AFE)202及び制御部200が実装されているメイン基板60とを電気的に接続する不図示の配線を伝達してメイン基板60に転送される。
Thereby, after the
ここで、m個の画像読取チップ415は、入力端子IP4(図7参照)にシリアル信号である出力制御信号OCが供給され、出力制御信号OCに基づいて選択される複数の駆動能力のいずれかで画像信号SOを出力可能である。本実施形態では、m個の画像読取チップ415において、入力端子IP4(図7参照)に入力される出力制御信号OCは、制御部200から転送される。本実施形態では、m個の画像読取チップ415はすべて同じ種類のチップ(同じ構成のICチップ)であり、画像読取チップ415の詳細な回路構成及び動作については後述する。
Here, each of the m
アナログフロントエンド(AFE)202は、m個の画像読取チップ415が順番に出力する画像信号SOを受け取り、各画像信号SOに対して、増幅処理やA/D変換処理を行って、各受光素子の受光量に応じたデジタル値を含むデジタル信号に変換し、各デジタル信号を順番に制御部200に送信する。
The analog front end (AFE) 202 receives the image signals SO sequentially output by the m
制御部200は、アナログフロントエンド(AFE)202から順番に送信される各デジタル信号を受け取って、イメージセンサーモジュール41が読み取った画像情報を生成する。
The
1−3.画像読取チップの構成及び動作
図7は、画像読取チップ415の機能ブロック図である。図7に示される画像読取チップ415は、制御回路100、昇圧回路111、画素駆動回路112、n個の画素部110、CDS(Correlated Double Sampling)回路120、サンプルホールド回路130、
出力回路140及び出力選択部150を備えている。画像読取チップ415は、2つの電源端子VDP,VSPからそれぞれ電源電圧VDD(例えば3.3V)及び電源電圧VSS(例えば0V)が供給され、3つの入力端子IP1,IP2,IP3からそれぞれ入力されるチップイネーブル信号EN_I(図5のチップイネーブル信号EN1〜ENmのいずれか)、解像度設定信号RES及びクロック信号CLKと、入力端子IP4から入力される出力制御信号OCと、基準電圧供給端子VRPから供給される基準電圧VREFとに基づいて動作する。
1-3. Configuration and Operation of Image Reading Chip FIG. 7 is a functional block diagram of the
An
チップイネーブル信号EN_I、解像度設定信号RES及びクロック信号CLKは、制御回路100に入力される。制御回路100は、チップイネーブル信号EN_I、解像度設定信号RES及びクロック信号CLKに基づいて、昇圧回路111、画素駆動回路112、n個の画素部110、CDS回路120及びサンプルホールド回路130の動作を制御する。具体的には、制御回路100は、昇圧回路111を制御する制御信号CPC、画素駆動回路112を制御する制御信号DRC、CDS回路120を制御する制御信号CDSC、サンプルホールド回路130を制御するサンプリング信号SMP、画素部110を制御する画素選択信号SEL0、リセット信号RST及び第2転送制御信号Tx2(Tx2a,Tx2b,Tx2c,Tx2d)及びチップイネーブル信号EN_Oを生成する。制御回路100の具体的な回路構成及び動作については後述する。
The chip enable signal EN_I, the resolution setting signal RES, and the clock signal CLK are input to the
昇圧回路111は、制御回路100からの制御信号CPCに基づいて、電源電圧VDDを昇圧し、昇圧された電源電圧をハイレベルとする第1転送制御信号Tx1を生成する。第1転送制御信号Tx1は、露光時間Δtの間に受光素子による光電変換に基づいて生成された電荷(受光素子に蓄積された電荷)を転送するための制御信号であり、n個の画素部110に共通に供給される。
The booster circuit 111 boosts the power supply voltage VDD based on the control signal CPC from the
画素駆動回路112は、制御回路100からの制御信号DRCに基づいて、n個の画素部110を駆動する駆動信号Drvを生成する。n個の画素部110は1次元方向に並んで設けられており、駆動信号Drvは、駆動信号線311によってn個の画素部110に転送される。そして、i番目(iは1〜nのいずれか)の画素部110は、駆動信号Drvがアクティブ(ハイレベル)、かつ、画素選択信号SELi−1がアクティブ(ハイレベル)のときに、画素選択信号SELiをアクティブ(ハイレベル)にして出力信号(画素信号)を出力する。画素選択信号SELiはi+1番目の画素部110に出力される。
The
n個の画素部110は、被読取媒体に形成されている画像からの光を受けて光電変換する受光素子を含み、それぞれ、第1転送制御信号Tx1、第2転送制御信号Tx2、画素選択信号SEL(SEL0〜SELn−1のいずれか)、リセット信号RST及び駆動信号Drvに基づき、受光素子が露光時間Δtの間に受けた光に応じた電圧の画素信号を出力する。n個の画素部110から出力される出力信号(画素信号)は、出力信号線301によって順番にCDS回路120に転送される。
The
n個の画素部110はすべて同じ構成であり、図8は、画素部110(i番目の画素部110)の構成を示す図である。図8に示されるように、画素部110は、4個の受光素子PD1,PD2,PD3,PD4を備えている。すなわち、画素部110は、4画素を含んでいる。
The
受光素子PD1,PD2,PD3,PD4は、光(本実施形態では、被読取媒体に形成されている画像からの光)を受けて電気信号に変換(光電変換)する。本実施形態では、受光素子PD1,PD2,PD3,PD4は、フォトダイオードで構成されており、アノードは接地されている。受光素子PD1のカソードはNMOSトランジスターM11のソースと接続され、受光素子PD2のカソードはNMOSトランジスターM12のソースと
接続され、受光素子PD3のカソードはNMOSトランジスターM13のソースと接続され、受光素子PD4のカソードはNMOSトランジスターM14のソースと接続されている。
The light receiving elements PD1, PD2, PD3, and PD4 receive light (in this embodiment, light from an image formed on a read medium) and convert it into an electrical signal (photoelectric conversion). In the present embodiment, the light receiving elements PD1, PD2, PD3, and PD4 are configured by photodiodes, and the anode is grounded. The cathode of the light receiving element PD1 is connected to the source of the NMOS transistor M11, the cathode of the light receiving element PD2 is connected to the source of the NMOS transistor M12, the cathode of the light receiving element PD3 is connected to the source of the NMOS transistor M13, and the cathode of the light receiving element PD4. Is connected to the source of the NMOS transistor M14.
NMOSトランジスターM11のドレインはNMOSトランジスターM21のソースと接続され、NMOSトランジスターM12のドレインはNMOSトランジスターM22のソースと接続され、NMOSトランジスターM13のドレインはNMOSトランジスターM23のソースと接続され、NMOSトランジスターM14のドレインはNMOSトランジスターM24のソースと接続されている。4つのNMOSトランジスターM11,M12,M13,M14の各ゲートには、第1転送制御信号Tx1が供給される。従って、NMOSトランジスターM11,M12,M13,M14は、第1転送制御信号Tx1に基づいて導通するか否かを切り替えるスイッチとして機能する。 The drain of the NMOS transistor M11 is connected to the source of the NMOS transistor M21, the drain of the NMOS transistor M12 is connected to the source of the NMOS transistor M22, the drain of the NMOS transistor M13 is connected to the source of the NMOS transistor M23, and the drain of the NMOS transistor M14. Is connected to the source of the NMOS transistor M24. The first transfer control signal Tx1 is supplied to the gates of the four NMOS transistors M11, M12, M13, and M14. Accordingly, the NMOS transistors M11, M12, M13, and M14 function as switches that switch whether or not to conduct based on the first transfer control signal Tx1.
4つのNMOSトランジスターM21,M22,M23,M24の各ドレインは、NMOSトランジスターM3のソース、NMOSトランジスターM4のゲート及び容量C0の一端と共通に接続されている。容量C0の他端は接地されている。NMOSトランジスターM21のゲートには信号Tx2aが供給され、NMOSトランジスターM22のゲートには信号Tx2bが供給され、NMOSトランジスターM23のゲートには信号Tx2cが供給され、NMOSトランジスターM24のゲートには信号Tx2dが供給される。 The drains of the four NMOS transistors M21, M22, M23, and M24 are commonly connected to the source of the NMOS transistor M3, the gate of the NMOS transistor M4, and one end of the capacitor C0. The other end of the capacitor C0 is grounded. The signal Tx2a is supplied to the gate of the NMOS transistor M21, the signal Tx2b is supplied to the gate of the NMOS transistor M22, the signal Tx2c is supplied to the gate of the NMOS transistor M23, and the signal Tx2d is supplied to the gate of the NMOS transistor M24. Is done.
NMOSトランジスターM3のドレインには、例えば電源電圧VDDが供給され、NMOSトランジスターM3のゲートにはリセット信号RSTが供給される。 For example, the power supply voltage VDD is supplied to the drain of the NMOS transistor M3, and the reset signal RST is supplied to the gate of the NMOS transistor M3.
NMOSトランジスターM4のドレインには、例えば電源電圧VDDが供給され、NMOSトランジスターM4のソースは、NMOSトランジスターM5のドレインと接続されている。 For example, the power supply voltage VDD is supplied to the drain of the NMOS transistor M4, and the source of the NMOS transistor M4 is connected to the drain of the NMOS transistor M5.
NMOSトランジスターM5のソースは、出力信号線301に接続され、NMOSトランジスターM5のゲートには、フリップフロップ(F/F)の出力信号(画素選択信号SELi)が供給される。
The source of the NMOS transistor M5 is connected to the
フリップフロップ(F/F)は、画素選択信号SELi−1と駆動信号Drvが入力され、駆動信号Drvの立ち上がりエッジで画素選択信号SELi−1を取り込んで遅延させた画素選択信号SELi出力する。なお、画素選択信号SELiは、不図示の遅延回路を介してフリップフロップ(F/F)の非同期リセット信号となる。そのため、画素選択信号SELiは、アクティブ(ハイレベル)になった後、所望の時間が経過後に非アクティブ(ローレベル)に戻る。 The flip-flop (F / F) receives the pixel selection signal SELi-1 and the drive signal Drv, and takes in the pixel selection signal SELi-1 at the rising edge of the drive signal Drv and outputs the pixel selection signal SELi delayed. Note that the pixel selection signal SELi becomes an asynchronous reset signal of the flip-flop (F / F) through a delay circuit (not shown). Therefore, after the pixel selection signal SELi becomes active (high level), it returns to inactive (low level) after a desired time has elapsed.
このように構成されたi番目の画素部110は、以下のように動作する。まず、露光時間Δtにおいて、第1転送制御信号Tx1、第2転送制御信号Tx2(TX2a,TX2b,TX2c,TX2d)、画素選択信号SELi−1、駆動信号Drvはすべて非アクティブ(ローレベル)であり、受光素子PD1,PD2,PD3,PD4は、受けた光に応じた電荷(負の電荷)を蓄積する。
The i-
次に、第1転送制御信号Tx1のみがアクティブ(ハイレベル)となり、4つのNMOSトランジスターM11,M12,M13,M14がすべてオンする。これにより、受光素子PD1による光電変換に基づいて生成された電荷(受光素子PD1に蓄積された電荷(負の電荷))は、NMOSトランジスターM11を介して、NMOSトランジスターM11のドレインとNMOSトランジスターM21のソースとの接続ノードに形成された中間蓄積容量C1(不図示)に転送されて蓄積される。また、受光素子PD2による光電変
換に基づいて生成された電荷(受光素子PD2に蓄積された電荷(負の電荷))は、NMOSトランジスターM12を介して、NMOSトランジスターM12のドレインとNMOSトランジスターM22のソースとの接続ノードに形成された中間蓄積容量C2(不図示)に転送されて蓄積される。また、受光素子PD3による光電変換に基づいて生成された電荷(受光素子PD3に蓄積された電荷(負の電荷))は、NMOSトランジスターM13を介して、NMOSトランジスターM13のドレインとNMOSトランジスターM23のソースとの接続ノードに形成された中間蓄積容量C3(不図示)に転送されて蓄積される。また、受光素子PD4による光電変換に基づいて生成された電荷(受光素子PD4に蓄積された電荷(負の電荷))は、NMOSトランジスターM14を介して、NMOSトランジスターM14のドレインとNMOSトランジスターM24のソースとの接続ノードに形成された中間蓄積容量C4(不図示)に転送されて蓄積される。
Next, only the first transfer control signal Tx1 becomes active (high level), and all four NMOS transistors M11, M12, M13, and M14 are turned on. Thereby, the charge generated based on the photoelectric conversion by the light receiving element PD1 (charge accumulated in the light receiving element PD1 (negative charge)) passes through the NMOS transistor M11 and the drain of the NMOS transistor M11 and the NMOS transistor M21. It is transferred to and stored in an intermediate storage capacitor C1 (not shown) formed at the connection node with the source. Further, the charges generated based on the photoelectric conversion by the light receiving element PD2 (charges accumulated in the light receiving element PD2 (negative charge)) pass through the NMOS transistor M12 and the source of the NMOS transistor M12 and the source of the NMOS transistor M22. Are transferred to and stored in an intermediate storage capacitor C2 (not shown) formed at the connection node. Further, the charge generated based on the photoelectric conversion by the light receiving element PD3 (charge accumulated in the light receiving element PD3 (negative charge)) passes through the NMOS transistor M13 and the source of the NMOS transistor M13 and the source of the NMOS transistor M23. Are transferred to and stored in an intermediate storage capacitor C3 (not shown) formed at the connection node. Further, the charge generated based on the photoelectric conversion by the light receiving element PD4 (charge accumulated in the light receiving element PD4 (negative charge)) passes through the NMOS transistor M14 and the source of the NMOS transistor M14 and the source of the NMOS transistor M24. Are transferred to and stored in an intermediate storage capacitor C4 (not shown) formed at the connection node.
次に、第1転送制御信号Tx1が非アクティブ(ローレベル)になり、画素部110に供給される駆動信号Drvは、クロック信号CLKの半周期毎に、アクティブ(ハイレベル)と非アクティブ(ローレベル)を繰り返す。
Next, the first transfer control signal Tx1 becomes inactive (low level), and the drive signal Drv supplied to the
また、クロック信号CLKの1周期毎に、リセット信号RSTが一定時間アクティブ(ハイレベル)になる。これにより、NMOSトランジスターM3がオンして容量C0が初期化され、容量C0には一定量の電荷(正の電荷)が蓄積される。また、クロック信号CLKの1周期毎に、リセット信号RSTが非アクティブ(ローレベル)に戻った後、第2転送制御信号Tx2を構成する4つの信号Tx2a,Tx2b,Tx2c,Tx2dの少なくとも1つが一定時間アクティブ(ハイレベル)となる。 Further, the reset signal RST becomes active (high level) for a certain period of time for each cycle of the clock signal CLK. As a result, the NMOS transistor M3 is turned on to initialize the capacitor C0, and a certain amount of charge (positive charge) is accumulated in the capacitor C0. In addition, after the reset signal RST returns to inactive (low level) for each cycle of the clock signal CLK, at least one of the four signals Tx2a, Tx2b, Tx2c, and Tx2d constituting the second transfer control signal Tx2 is constant. Time active (high level).
具体的には、解像度が1200dpiに設定されているときは、まず、クロック信号CLKの1周期において、信号Tx2aのみが一定時間アクティブ(ハイレベル)となる。次に、クロック信号CLKの1周期において、信号Tx2bのみが一定時間アクティブ(ハイレベル)となる。次に、クロック信号CLKの1周期において、信号Tx2cのみが一定時間アクティブ(ハイレベル)となる。次に、クロック信号CLKの1周期において、信号Tx2dのみが一定時間アクティブ(ハイレベル)となる。4つの信号Tx2a,Tx2b,Tx2c,Tx2dはこれを繰り返す。 Specifically, when the resolution is set to 1200 dpi, only the signal Tx2a is active (high level) for a certain period of time in one cycle of the clock signal CLK. Next, in one cycle of the clock signal CLK, only the signal Tx2b becomes active (high level) for a fixed time. Next, in one cycle of the clock signal CLK, only the signal Tx2c becomes active (high level) for a fixed time. Next, in one cycle of the clock signal CLK, only the signal Tx2d becomes active (high level) for a fixed time. The four signals Tx2a, Tx2b, Tx2c, and Tx2d repeat this.
また、解像度が600dpiに設定されているときは、まず、クロック信号CLKの1周期において、2つの信号Tx2a,Tx2bのみが同時に一定時間アクティブ(ハイレベル)となる。次に、クロック信号CLKの1周期において、2つの信号Tx2c,Tx2dのみが同時に一定時間アクティブ(ハイレベル)となり、これを繰り返す。 When the resolution is set to 600 dpi, first, only two signals Tx2a and Tx2b are simultaneously active (high level) for a certain time in one cycle of the clock signal CLK. Next, in one cycle of the clock signal CLK, only the two signals Tx2c and Tx2d are simultaneously active (high level) for a predetermined time, and this is repeated.
また、解像度が300dpiに設定されているときは、クロック信号CLKの1周期において、4つの信号Tx2a,Tx2b,Tx2c,Tx2dは同時に一定時間アクティブ(ハイレベル)となり、これを繰り返す。 When the resolution is set to 300 dpi, in one cycle of the clock signal CLK, the four signals Tx2a, Tx2b, Tx2c, and Tx2d are simultaneously active (high level) for a predetermined time, and this is repeated.
そして、4つの信号Tx2a,Tx2b,Tx2c,Tx2dの少なくとも1つが一定時間アクティブ(ハイレベル)となると、4つのNMOSトランジスターM21,M22,M23,M24の少なくとも1つがオンし、容量C0に蓄積された一定量の電荷(正の電荷)が、中間蓄積容量C1,C2,C3,C4の少なくとも1つに蓄積された電荷(負の電荷)の分だけ減少する。 When at least one of the four signals Tx2a, Tx2b, Tx2c, and Tx2d is active (high level) for a certain time, at least one of the four NMOS transistors M21, M22, M23, and M24 is turned on and accumulated in the capacitor C0. A certain amount of charge (positive charge) decreases by the amount of charge (negative charge) stored in at least one of the intermediate storage capacitors C1, C2, C3, and C4.
また、画素信号の読み出し対象の画素部110では、画素選択信号SELi−1が一定時間アクティブ(ハイレベル)となり、リセット信号RSTが非アクティブ(ローレベル)に戻った後、画素選択信号SELiが一定時間アクティブ(ハイレベル)となる。
In the
これにより、NMOSトランジスターM5がONし、容量C0に蓄積された電荷に応じて、NMOSトランジスターM4を流れる電流が変化する。これにより、NMOSトランジスターM4のソース電位が変化し、画素部110から、NMOSトランジスターM4のソース電位に応じた電圧の画素信号が出力信号線301に出力される。
As a result, the NMOS transistor M5 is turned ON, and the current flowing through the NMOS transistor M4 changes according to the charge accumulated in the capacitor C0. As a result, the source potential of the NMOS transistor M4 changes, and a pixel signal having a voltage corresponding to the source potential of the NMOS transistor M4 is output from the
一方、画素信号の読み出し対象でない画素部110では、画素選択信号SELi−1は非アクティブ(ローレベル)を維持するため、画素選択信号SELiもローレベルである。従って、NMOSトランジスターM5はオフしており、画素部110から画素信号は出力されない。
On the other hand, in the
なお、4つのNMOSトランジスターM11,M12,M13,M14のゲート信号には、電荷転送を短時間で効率よく行うため、昇圧回路111の出力が用いられている。 Note that the output of the booster circuit 111 is used for the gate signals of the four NMOS transistors M11, M12, M13, and M14 in order to perform charge transfer efficiently in a short time.
図7に戻り、CDS回路120は、出力信号線301を介して、n個の画素部110からそれぞれ出力される画素信号を順番に含む画像信号Voが入力され、制御回路100からの制御信号CDSCに基づいて動作する。CDS回路120は、n個の画素部110が有する増幅トランジスターの特性ばらつきにより発生し、画像信号Voに重畳されている雑音を、基準電圧VREFを基準とする相関二重サンプリングによって除去する。すなわち、CDS回路120は、n個の画素部110から出力された出力信号(画素信号)に含まれるノイズを低減するノイズ低減回路である。
Returning to FIG. 7, the
サンプルホールド回路130は、CDS回路120によって雑音が除去された画像信号をサンプリング信号SMPに基づいてサンプリングし、サンプリングした信号をホールドして出力回路140に出力する。
The
出力回路140は、サンプルホールド回路130が出力する信号を増幅して画像信号SOを生成する。前述の通り、画像信号SOは出力端子OP1を介して画像読取チップ415から出力され、アナログフロントエンド(AFE)202に供給される(図5参照)。
The
特に、本実施形態では、出力回路140は、画素信号に基づく信号である画像信号SOを、第1の駆動能力及び第1の駆動能力よりも大きい第2の駆動能力を含む複数の駆動能力のいずれかで出力可能である。具体的には、出力回路140は、駆動能力選択信号OE1,OE2が供給され、駆動能力選択信号OE1,OE2に基づいて選択される複数の駆動能力のいずれかで画像信号SOを出力する。
In particular, in the present embodiment, the
出力選択部150は、入力端子IP4から入力される出力制御信号OCに基づいて、出力回路140の駆動能力を複数の駆動能力から選択する。具体的には、出力選択部150は、入力端子IP4からそれぞれ入力される出力制御信号OCをクロック信号CLKに基づいてサンプリングし、あらかじめ決められた複数のパターンのいずれかを検出した場合に、検出したパターンに対応づけられた駆動能力選択信号OE1,OE2を生成し、出力回路140に供給する。
The
制御回路100は、出力回路140からの画像信号SOの出力が終了する少し前に、ハイパルス信号であるチップイネーブル信号EN_O(図5のチップイネーブル信号EN2〜ENm+1のいずれか)を生成し、出力端子OP2から次段の画像読取チップ415に出力する。その後、制御回路100は、出力回路140に画像信号SOの出力を停止させて出力端子OP1をハイインピーダンスにする。
The
図9は、画像読取チップ415の各信号のタイミングチャート図である。なお、図9は、スキャナー1による画像の読み取りの解像度が300dpiに設定された場合のタイミ
ングチャート図である。
FIG. 9 is a timing chart of each signal of the
図9に示されるように、まず、クロック信号CLKの2周期の間、解像度設定信号RESがハイレベルとなる。そして、露光時間Δtが経過すると、以降、各画素部110には300dpiでの各種の信号が供給される。
As shown in FIG. 9, first, the resolution setting signal RES is at a high level for two cycles of the clock signal CLK. When the exposure time Δt elapses, various signals at 300 dpi are supplied to each
まず、クロック信号CLKの数周期の間、第1転送制御信号Tx1がアクティブ(ハイレベル)になる。 First, the first transfer control signal Tx1 becomes active (high level) for several cycles of the clock signal CLK.
次に、チップイネーブル信号EN_I(ハイパルス)が入力されると、クロック信号CLKの1周期の間、画素選択信号SEL0がアクティブ(ハイレベル)になる。 Next, when the chip enable signal EN_I (high pulse) is input, the pixel selection signal SEL0 becomes active (high level) for one cycle of the clock signal CLK.
次に、クロック信号CLKの半周期の間、駆動信号Drvがアクティブ(ハイレベル)となり、第1転送制御信号Tx1及び画素選択信号SEL0がともに非アクティブ(ローレベル)になる。また、少し遅れてリセット信号RSTが短い時間アクティブ(ハイレベル)となる。 Next, during the half cycle of the clock signal CLK, the drive signal Drv becomes active (high level), and both the first transfer control signal Tx1 and the pixel selection signal SEL0 become inactive (low level). Further, the reset signal RST becomes active (high level) for a short time with a little delay.
次に、リセット信号RSTが非アクティブ(ローレベル)に戻った後、第2転送制御信号Tx2を構成する4つの信号Tx2a,Tx2b,Tx2c,Tx2dのすべてが、クロック信号CLKが次に立ち下がるまでアクティブ(ハイレベル)となる。また、画素選択信号SEL1がアクティブ(ハイレベル)となり、これにより、1番目の画素部110からの画素信号が出力信号線301に出力され、画像信号Voがこの画素信号に応じた電圧になる。この画像信号Voは、CDS回路120によって雑音が除去され、サンプリング信号SMPの立ち下がりに同期して画像信号SOが1番目の画素信号に対応する電圧となる。
Next, after the reset signal RST returns to inactive (low level), all of the four signals Tx2a, Tx2b, Tx2c, and Tx2d constituting the second transfer control signal Tx2 remain until the clock signal CLK falls next time. Becomes active (high level). Also, the pixel selection signal SEL1 becomes active (high level), whereby the pixel signal from the
次に、クロック信号CLKの半周期の間、駆動信号Drvがアクティブ(ハイレベル)となり、画素選択信号SEL1が非アクティブ(ローレベル)になる。また、少し遅れてリセット信号RSTが短い時間アクティブ(ハイレベル)となる。 Next, during the half cycle of the clock signal CLK, the drive signal Drv becomes active (high level), and the pixel selection signal SEL1 becomes inactive (low level). Further, the reset signal RST becomes active (high level) for a short time with a little delay.
次に、リセット信号RSTが非アクティブ(ローレベル)に戻った後、4つの信号Tx2a,Tx2b,Tx2c,Tx2dのすべてが、クロック信号CLKが次に立ち下がるまでアクティブ(ハイレベル)となる。また、画素選択信号SEL2がアクティブ(ハイレベル)となり、これにより、2番目の画素部110からの画素信号が出力信号線301に出力され、画像信号Voがこの画素信号に応じた電圧になる。この画像信号Voは、CDS回路120によって雑音が除去され、サンプリング信号SMPの立ち下がりに同期して画像信号SOが2番目の画素信号に対応する電圧となる。
Next, after the reset signal RST returns to inactive (low level), all of the four signals Tx2a, Tx2b, Tx2c, and Tx2d become active (high level) until the clock signal CLK falls next time. Also, the pixel selection signal SEL2 becomes active (high level), whereby the pixel signal from the
次に、クロック信号CLKの半周期の間、駆動信号Drvがアクティブ(ハイレベル)となり、画素選択信号SEL2が非アクティブ(ローレベル)になる。また、少し遅れてリセット信号RSTが短い時間アクティブ(ハイレベル)となる。 Next, during the half cycle of the clock signal CLK, the drive signal Drv becomes active (high level), and the pixel selection signal SEL2 becomes inactive (low level). Further, the reset signal RST becomes active (high level) for a short time with a little delay.
以降は、同様に、画像信号SOは、サンプリング信号SMPの立ち下がりに同期して、3番目〜n番目までの画素信号に応じた電圧となる。 Thereafter, similarly, the image signal SO becomes a voltage corresponding to the third to nth pixel signals in synchronization with the falling edge of the sampling signal SMP.
また、画像信号SOの出力(n番目の画素信号に応じた電圧の出力)が終了する少し前に、チップイネーブル信号EN_O(ハイパルス)が出力され、画像信号SOの出力が終了すると、出力端子OP1がハイインピーダンスになる。 Further, shortly before the output of the image signal SO (output of a voltage corresponding to the n-th pixel signal) ends, the chip enable signal EN_O (high pulse) is output, and when the output of the image signal SO ends, the output terminal OP1. Becomes high impedance.
1−4.出力回路の構成
図10は、本実施形態における出力回路140の構成の一例を示す図である。図10に示される出力回路140は、抵抗141、3つのNMOSトランジスター142,143,144及び2つのスイッチ145,146を備えている。
1-4. Configuration of Output Circuit FIG. 10 is a diagram illustrating an example of the configuration of the
抵抗141は、一端に、例えば電源電圧VDDが供給され、他端はNMOSトランジスター142のドレイン端子と接続されている。この抵抗141の他端における信号は、出力回路140からの出力信号OUTであり、出力信号OUTが画像信号SO(図7参照)となる。
For example, the power supply voltage VDD is supplied to one end of the
NMOSトランジスター142は、ドレイン端子が抵抗141の他端と接続され、ソース端子が接地されている。また、NMOSトランジスター142のゲート端子には、出力回路140への入力信号INが供給される。この入力信号INは、サンプルホールド回路130(図7参照)の出力信号である。
The
スイッチ145は、第1端子がNMOSトランジスター142のゲート端子と接続されており、第2端子には例えば電源電圧VSSが供給され、第3端子がNMOSトランジスター143のゲート端子と接続されている。また、スイッチ145の制御端子には、駆動能力選択信号OE1が供給され、駆動能力選択信号OE1がアクティブ(本実施形態ではハイレベル)のときは、スイッチ145の第1端子と第3端子とが導通し、NMOSトランジスター143のゲート端子に入力信号INが供給される。また、駆動能力選択信号OE1が非アクティブ(本実施形態ではローレベル)のときは、スイッチ145の第2端子と第3端子とが導通し、NMOSトランジスター143のゲート端子に例えば電源電圧VSSが供給される。
The
NMOSトランジスター143は、ドレイン端子が抵抗141の他端と接続され、ソース端子が接地され、ゲート端子がスイッチ145の第3端子と接続されている。
The
スイッチ146は、第1端子がNMOSトランジスター142のゲート端子と接続されており、第2端子には例えば電源電圧VSSが供給され、第3端子がNMOSトランジスター144のゲート端子と接続されている。また、スイッチ146の制御端子には、駆動能力選択信号OE2が供給され、駆動能力選択信号OE2がアクティブ(本実施形態ではハイレベル)のときは、スイッチ146の第1端子と第3端子とが導通し、NMOSトランジスター144のゲート端子に入力信号INが供給される。また、駆動能力選択信号OE2が非アクティブ(本実施形態ではローレベル)のときは、スイッチ146の第2端子と第3端子とが導通し、NMOSトランジスター144のゲート端子に例えば電源電圧VSSが供給される。
The
NMOSトランジスター144は、ドレイン端子が抵抗141の他端と接続され、ソース端子が接地され、ゲート端子がスイッチ146の第3端子と接続されている。
The
例えば、3つのNMOSトランジスター142,143,144は、閾値やゲートサイズ(W/L)が同じである(製造誤差は許容される)。
For example, the three
このように構成されている出力回路140は、ソース接地回路であり、入力信号INの電圧が、NMOSトランジスター142,143,144が線形領域で動作する所定の範囲に含まれるときは、入力信号INの電圧が高いほど、抵抗141に流れる電流が大きくなる(抵抗141での電圧降下が大きくなる)ため、出力信号OUTの電圧が低くなる。従って、サンプルホールド回路130の出力信号(入力信号IN)の電圧が所定の範囲でのみ変化するようにしておけば、画像信号SO(出力信号OUT)はサンプルホールド回路130の出力信号(入力信号IN)が反転増幅された信号となる。
The
そして、出力回路140において、駆動能力選択信号OE1と駆動能力選択信号OE2がともに非アクティブ(ローレベル)のときは、NMOSトランジスター142のドレイン−ソース間には電流I1が流れるが、NMOSトランジスター143,144のドレイン−ソース間には電流が流れない。従って、抵抗141には電流I1が流れ、このときの駆動能力(駆動電流)をα1とする。
Then, in the
また、駆動能力選択信号OE1がアクティブ(ハイレベル)かつ駆動能力選択信号OE2が非アクティブ(ローレベル)のときは、NMOSトランジスター142,143のドレイン−ソース間にはそれぞれ電流I1が流れるが、NMOSトランジスター144のドレイン−ソース間には電流が流れない。従って、抵抗141には電流I1の2倍の電流が流れ、このときの駆動能力(駆動電流)α2はα1の2倍である。
The drive capacity selection signal OE1 is active (high level) and drivability selection signal OE2 is when the inactive (low level), the drain of the
また、駆動能力選択信号OE1と駆動能力選択信号OE2がともにアクティブ(ハイレベル)のときは、NMOSトランジスター142,143,144のドレイン−ソース間にそれぞれ電流I1が流れる。従って、抵抗141には電流I1の3倍の電流が流れ、このときの駆動能力(駆動電流)α3はα1の3倍である。
Further, when the active drive capacity selection signals OE1 drive capacity selection signal OE2 are both (high level), the drain of the
なお、図10に示される出力回路140では、駆動能力がα1,α2,α3のときの増幅率をそれぞれβ1,β2,β3とすると、β2はβ1の2倍であり、β3はβ1の3倍であるが、出力回路140は、増幅率が一定のまま複数の駆動能力を選択可能な構成の回路であってもよい。
In the
図11は、本実施形態における出力回路140の他の構成の一例を示す図である。図11に示される出力回路140は、5つのCMOSインバーター素子161,162,163,164,165、2つのPMOSトランジスター166,167及び2つのNMOSトランジスター168,169を備えている。
FIG. 11 is a diagram illustrating an example of another configuration of the
CMOSインバーター素子161は、高電源端子には例えば電源電圧VDDが供給され、低電源端子には例えば電源電圧VSSが供給される。また、CMOSインバーター素子161の入力端子には出力回路140への入力信号INが共通に供給される。この入力信号INは、サンプルホールド回路130(図7参照)の出力信号である。また、CMOSインバーター素子161の出力端子から出力される信号は、出力回路140からの出力信号OUTであり、出力信号OUTが画像信号SO(図7参照)となる。
In the
CMOSインバーター素子164は、入力端子に駆動能力選択信号OE1が供給され、出力端子がPMOSトランジスター166のゲート端子と接続されている。
The
PMOSトランジスター166は、ゲート端子がCMOSインバーター素子164の出力端子と接続され、ソース端子に例えば電源電圧VDDが供給され、ドレイン端子がCMOSインバーター素子162の高電源端子と接続されている。従って、駆動能力選択信号OE1がアクティブ(ハイレベル)のときに、PMOSトランジスター166のソース−ドレイン間が導通し、CMOSインバーター素子162の高電源端子に例えば電源電圧VDDが供給される。
The
NMOSトランジスター168は、ゲート端子に駆動能力選択信号OE1が供給され、ソース端子に例えば電源電圧VSSが供給され、ドレイン端子がCMOSインバーター素子162の低電源端子と接続されている。従って、駆動能力選択信号OE1がアクティブ(ハイレベル)のときに、NMOSトランジスター168のソース−ドレイン間が導通し、CMOSインバーター素子162の低電源端子に例えば電源電圧VSSが供給される。
The
CMOSインバーター素子162は、高電源端子がPMOSトランジスター166のドレイン端子と接続され、低電源端子がNMOSトランジスター168のドレイン端子と接続されている。従って、CMOSインバーター素子162は、駆動能力選択信号OE1がアクティブ(ハイレベル)のときに、高電源端子及び低電源端子にそれぞれ例えば電源電圧VDD及び電源電圧VSSが供給されて動作する。また、CMOSインバーター素子162の入力端子は、CMOSインバーター素子161の入力端子と接続されており、入力信号INが供給される。また、CMOSインバーター素子162の出力端子は、CMOSインバーター素子161の出力端子と接続されている。
The
CMOSインバーター素子165は、入力端子に駆動能力選択信号OE2が供給され、出力端子がPMOSトランジスター167のゲート端子と接続されている。
The
PMOSトランジスター167は、ゲート端子がCMOSインバーター素子165の出力端子と接続され、ソース端子に例えば電源電圧VDDが供給され、ドレイン端子がCMOSインバーター素子163の高電源端子と接続されている。従って、駆動能力選択信号OE2がアクティブ(ハイレベル)のときに、PMOSトランジスター167のソース−ドレイン間が導通し、CMOSインバーター素子163の高電源端子に例えば電源電圧VDDが供給される。
The
NMOSトランジスター169は、ゲート端子に駆動能力選択信号OE2が供給され、ソース端子に例えば電源電圧VSSが供給され、ドレイン端子がCMOSインバーター素子163の低電源端子と接続されている。従って、駆動能力選択信号OE2がアクティブ(ハイレベル)のときに、NMOSトランジスター169のソース−ドレイン間が導通し、CMOSインバーター素子163の低電源端子に例えば電源電圧VSSが供給される。
The
CMOSインバーター素子163は、高電源端子がPMOSトランジスター167のドレイン端子と接続され、低電源端子がNMOSトランジスター169のドレイン端子と接続されている。従って、CMOSインバーター素子163は、駆動能力選択信号OE2がアクティブ(ハイレベル)のときに、高電源端子及び低電源端子にそれぞれ例えば電源電圧VDD及び電源電圧VSSが供給されて動作する。また、CMOSインバーター素子163の入力端子は、CMOSインバーター素子161の入力端子と接続されており、入力信号INが供給される。また、CMOSインバーター素子163出力端子は、CMOSインバーター素子161の出力端子と接続されている。
The
例えば、3つのCMOSインバーター素子161,162,163は、閾値やゲートサイズ(W/L)が同じである(製造誤差は許容される)。
For example, the three
このように構成されている出力回路140は、入力信号INの電圧が、CMOSインバーター素子161,162,163が線形領域で動作する所定の範囲に含まれるときは、入力信号INの電圧が高いほど出力信号OUTの電圧が低くなる。従って、サンプルホールド回路130の出力信号(入力信号IN)の電圧が所定の範囲でのみ変化するようにしておけば、画像信号SO(出力信号OUT)はサンプルホールド回路130の出力信号(入力信号IN)が反転増幅された信号となる。
In the
そして、出力回路140において、駆動能力選択信号OE1と駆動能力選択信号OE2がともに非アクティブ(ローレベル)のときは、CMOSインバーター素子161は動作するが、CMOSインバーター素子162,163は動作しない。従って、CMOSインバーター素子161の高電源端子から出力端子へと電流I1が流れ、このときの駆動能力(駆動電流)をα1とする。
In the
また、駆動能力選択信号OE1がアクティブ(ハイレベル)かつ駆動能力選択信号OE2が非アクティブ(ローレベル)のときは、CMOSインバーター素子161,162が動作し、CMOSインバーター素子163は動作しない。従って、CMOSインバーター素子161,162の高電源端子から出力端子へとそれぞれ電流I1が流れ、このときの駆動能力(駆動電流)α2はα1の2倍である。
When the driving capability selection signal OE1 is active (high level) and the driving capability selection signal OE2 is inactive (low level), the
また、駆動能力選択信号OE1と駆動能力選択信号OE2がともにアクティブ(ハイレベル)のときは、CMOSインバーター素子161,162,163がともに動作する。従って、CMOSインバーター素子161,162,163の高電源端子から出力端子へとそれぞれ電流I1が流れ、このときの駆動能力(駆動電流)α3はα1の3倍である。
When the drive capability selection signal OE1 and the drive capability selection signal OE2 are both active (high level), both the
なお、図11に示される出力回路140では、駆動能力がα1,α2,α3のときの増幅率をそれぞれβ1,β2,β3とすると、β1=β2=β3である。
In the
このように、図10又は図11に示される出力回路140は、いずれも、駆動能力選択信号OE1,OE2の電圧レベルに応じて、画素信号に基づく信号である画像信号SOを、駆動能力α1(「第1の駆動能力」の一例)、駆動能力α1よりも大きい駆動能力α2(「第1の駆動能力」の一例)及び駆動能力α1,α2よりも大きい駆動能力α3(「第2の駆動能力」の一例)のいずれかで出力可能である。駆動能力α1は、駆動能力α1,α2,α3の中で最小であり、駆動能力α3は、駆動能力α1,α2,α3の中で最大である。
As described above, the
前述の通り、出力選択部150は、入力端子IP4からそれぞれ入力される出力制御信号OCをクロック信号CLKに基づいてサンプリングし、あらかじめ決められた複数のパターンのいずれかを検出した場合に、検出したパターンに対応づけられた駆動能力選択信号OE1,OE2を生成し、出力回路140に供給する。
As described above, the
図12に、出力制御信号OCのパターンと駆動能力選択信号OE1,OE2との対応関係の一例を示す。図12に示される例では、出力制御信号OCがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が2の場合は、駆動能力選択信号OE1,OE2はともにローレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα1となる。また、出力制御信号OCがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が3の場合は、駆動能力選択信号OE1はハイレベルとなり、駆動能力選択信号OE2はローレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα2となる。また、出力制御信号OCがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が4の場合は、駆動能力選択信号OE1,OE2はともにハイレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα3となる。
FIG. 12 shows an example of a correspondence relationship between the pattern of the output control signal OC and the drive capability selection signals OE1 and OE2. In the example shown in FIG. 12, when the number of rising edges of the clock signal CLK during the period when the output control signal OC is at a high level, the drive capability selection signals OE1 and OE2 are both at a low level. Therefore, in this case, the driving capability of the
このように、本実施形態における画像読取チップ415は、入力端子IP4に供給されるシリアル信号である出力制御信号OCに応じて選択された駆動能力で画像信号SOを出力することが可能であり、汎用性の高いICチップである。
As described above, the
前述の通り、本実施形態のスキャナー1は、原稿が搬送されるシートフィード型のスキャナーであるため、イメージセンサーモジュール41は移動する必要がない。従って、例えば、図2に示されるように、イメージセンサーモジュール41は、アナログフロントエンド(AFE)202及び制御部200が実装されているメイン基板60に比較的近い場所に固定される。
As described above, the
そうすると、イメージセンサーモジュール41(m個の画像読取チップ415)とメイン基板60とを電気的に接続する配線、すなわち、イメージセンサーモジュール41のm個の画像読取チップ415からアナログフロントエンド(AFE)202へ画像信号SOを転送する配線(画像信号SOの転送配線)は比較的短い。そのため、画像信号SOの転送配線の負荷は比較的小さく、m個の画像読取チップ415の各々の出力回路140の駆動能力はα1又はα2に設定可能であり、最大の駆動能力α3に設定されなくてもよい。すなわち、m個の画像読取チップ415の各々において、出力選択部150は、出力回路140の駆動能力として駆動能力α1又はα2を選択してもよい。特に、イメージセンサーモジュール41とメイン基板60との距離(画像信号SOの転送配線の長さ)が非常に短くなるような実装が行われる場合には、m個の画像読取チップ415の各々の出力回路140の駆動能力は最小の駆動能力α1に設定可能である。すなわち、m個の画像読取チップ415の各々において、出力選択部150は、出力回路140の駆動能力として最小の駆動能力α1を選択してもよい。
Then, the wiring for electrically connecting the image sensor module 41 (m image reading chips 415) and the
1−5.作用効果
以上に説明したように、第1実施形態のスキャナー1によれば、画像読取チップ415において、入力端子IP4に入力される出力制御信号OCに基づいて、出力回路140の駆動能力を画像信号SOの転送配線の負荷の大きさに合わせて過剰にならないように適切に設定可能であるので、過剰な電力消費や信号転送に伴う過剰なノイズの発生を抑制することができる。
1-5. As described above, according to the
特に、本実施形態のスキャナー1は、イメージセンサーモジュール41が移動しないシートフィード型のスキャナーであるため、イメージセンサーモジュール41はメイン基板60に比較的近い場所に固定され得る。従って、画像読取チップ415からアナログフロントエンド(AFE)202へ画像信号SOを転送する配線が短く、配線負荷が比較的小さい。そのため、画像読取チップ415の出力回路140の駆動能力は比較的小さいα1又はα2に設定され、その結果、電力消費や画像信号SOの転送に伴うノイズを低減させることができる。
In particular, since the
また、第1実施形態のスキャナー1は、複数の駆動能力から選択された駆動能力で画像信号SOを出力することが可能な汎用性の高い画像読取チップ415を用いるので、スキャナー1に特化した画像読取チップの設計が不要であり、低コスト化が可能である。
Also, the
また、第1実施形態のスキャナー1によれば、制御部200から転送される出力制御信号OCに基づいて画像読取チップ415の出力回路140の駆動能力が選択されるので、スキャナー1の組み立て後に、画像信号SOの負荷の変化に応じて出力回路140の駆動能力を変更可能であり、過剰な電力消費や信号転送に伴う過剰なノイズの発生を効果的に抑制することができる。
Further, according to the
なお、本実施形態では、画像読取チップ415において、出力回路140の駆動能力はα1,α2,α3の3種類から選択可能であるが、2種類から選択可能でもよいし、4種類以上から選択可能でもよい。
In the present embodiment, in the
2.第2実施形態
以下、第2実施形態のスキャナー1について、第1実施形態と同様の構成要素には同じ符号を付し、第1実施形態と重複する説明を省略し、主に第1実施形態と異なる内容について説明する。
2. Second Embodiment Hereinafter, with respect to the
第2実施形態のスキャナー1の構造は第1実施形態(図1〜図4)と同様であるため、その図示及び説明を省略する。
Since the structure of the
図13は、第2実施形態のスキャナー1の機能構成例を示す機能ブロック図である。また、図14は、第2実施形態における画像読取チップ415の機能ブロック図である。図13及び図14に示されるように、第2実施形態のスキャナー1では、m個の画像読取チップ415(415−1〜415−m)の入力端子IP2に入力される解像度設定信号RESが、出力回路140の駆動能力を設定するための信号として兼用される。すなわち、第2実施形態では、制御部200から転送されるシリアル信号である解像度設定信号RESは、出力回路140の駆動能力を設定するとともに画像読取チップ415による画像の読み取りの解像度を設定するための信号である。
FIG. 13 is a functional block diagram illustrating a functional configuration example of the
そして、画像読取チップ415において、出力選択部150は、解像度設定信号RESに基づいて、出力回路140の駆動能力を複数の駆動能力から選択する。具体的には、出力選択部150は、解像度設定信号RESをクロック信号CLKに基づいてサンプリングし、あらかじめ決められた複数のパターンのいずれかを検出した場合に、検出したパターンに対応づけられた駆動能力選択信号OE1,OE2を生成し、出力回路140に供給する。
In the
図15は、第2実施形態における解像度設定信号RESのパターンと解像度及び駆動能力選択信号OE1,OE2との対応関係の一例を示す図である。図15に示される例では、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が2の場合は、解像度が300dpiに設定されるとともに、駆動能力選択信号OE1,OE2はともにローレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα1となる。また、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が3の場合は、解像度が300dpiに設定されるとともに、駆動能力選択信号OE1はハイレベルとなり、駆動能力選択信号OE2はローレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα2となる。また、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が4の場合は、解像度が300dpiに設定されるとともに、駆動能力選択信号OE1,OE2はともにハイレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα3となる。
FIG. 15 is a diagram illustrating an example of a correspondence relationship between the pattern of the resolution setting signal RES and the resolution and drive capability selection signals OE1 and OE2 in the second embodiment. In the example shown in FIG. 15, when the number of rising edges of the clock signal CLK during the period when the resolution setting signal RES is at a high level is 2, the resolution is set to 300 dpi, and the drive capability selection signals OE1 and OE2 are both set. Become low level. Therefore, in this case, the driving capability of the
また、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が5の場合は、解像度が600dpiに設定されるとともに、駆動能力選択信号OE1,OE2はともにローレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα1となる。また、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が6の場合は、解像度が600dpiに設定されるとともに、駆動能力選択信号OE1はハイレベルとなり、駆動能力選択信号OE2はローレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα2となる。また、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が7の場合は、解像度が600dpiに設定されるとともに、駆動能力選択信号OE1,OE2はともにハイレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα3となる。
When the number of rising edges of the clock signal CLK during the period when the resolution setting signal RES is at a high level is 5, the resolution is set at 600 dpi, and the drive capability selection signals OE1 and OE2 are both at a low level. Therefore, in this case, the driving capability of the
また、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が8の場合は、解像度が1200dpiに設定されるとともに、駆動能力選択信号OE1,OE2はともにローレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα1となる。また、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が9の場合は、解像
度が1200dpiに設定されるとともに、駆動能力選択信号OE1はハイレベルとなり、駆動能力選択信号OE2はローレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα2となる。また、解像度設定信号RESがハイレベルの期間におけるクロック信号CLKの立ち上がりエッジの数が10の場合は、解像度が1200dpiに設定されるとともに、駆動能力選択信号OE1,OE2はともにハイレベルとなる。従って、この場合、図10又は図11に示される出力回路140の駆動能力はα3となる。
When the number of rising edges of the clock signal CLK during the period when the resolution setting signal RES is high is 8, the resolution is set to 1200 dpi and the drive capability selection signals OE1 and OE2 are both low. Therefore, in this case, the driving capability of the
以上に説明した第2実施形態のスキャナー1によれば、第1実施形態と同様の効果を奏する。さらに、第2実施形態のスキャナー1によれば、画像読取チップ415の出力回路140の駆動能力を設定するための信号と画像読取チップ415による画像の読み取りの解像度を設定するための信号とを兼用することができるので、画像読取チップ415に出力回路140の駆動能力を設定するための信号が供給される専用の端子(第1実施形態における入力端子IP4)が不要である。従って、画像読取チップ415の小型化や低コスト化に有利である。
According to the
3.第3実施形態
図16は、第3実施形態のスキャナー1(画像読取装置)の外観を例示した斜視図である。図17は、スキャナー1の内部を表す斜視図である。各図において示すX−Y−Z座標系は、X方向及びY方向が水平方向であり、このうちX方向が画像読取ユニット62の走査方向であり、スキャナー1の奥行方向である。また、Y方向が画像読取ユニット62の延設方向であり、スキャナー1の幅方向である。Z方向は重力方向であり、スキャナー1の高さ方向である。尚、各図において+Z方向をスキャナー1の上面側とし、−Z方向側をスキャナー1の下面側とする。
3. Third Embodiment FIG. 16 is a perspective view illustrating the appearance of a scanner 1 (image reading apparatus) according to a third embodiment. FIG. 17 is a perspective view showing the inside of the
図16に示されるように、第3実施形態のスキャナー1は、原稿台ガラス72を備え、この原稿台ガラス72の上面が、原稿(「画像が形成された媒体」の一例)を載置する原稿載置面72aを形成する。原稿台ガラス72は本実施形態では透明なガラス板である。原稿台ガラス72の周囲は複数のフレームにより構成されており、これらフレームにより画設された矩形領域が、画像読取ユニット62(図17参照)によって読み取りが可能な原稿読み取り領域(原稿載置面72a)となる。
As shown in FIG. 16, the
尚、スキャナー1は不図示の開閉可能なカバーを備えており、このカバーが、原稿載置面72aを開閉する様に構成されている。またこのカバーには弾性材(例えばスポンジ)により形成された原稿押さえマット(不図示)が設けられており、カバーを閉じた際に、原稿載置面72aに載置された原稿が前記原稿押さえマットにより押圧され、その被読み取り面が原稿載置面72aに密着するようになっている。
The
原稿載置面72aを画設するフレームは、右アッパーフレーム67、左アッパーフレーム68、リアフレーム69、上フロントフレーム70により構成されている。これらフレームは、筐体65に対して取り付けられる。尚、上フロントフレーム70の下側には、下フロントフレーム71が筐体65に対して取り付けられる。符号73は、スキャナー1を操作する操作ボタンである。以上の各フレームおよび筐体65は、例えば、全て樹脂材料により形成される。
The frame on which the document placement surface 72 a is provided is composed of a right
筐体65は箱形の形状を成しており、図17に示されるように、この筐体65に画像読取ユニット62が設けられている。
The
画像読取ユニット62は、イメージセンサーモジュール41とイメージセンサーモジュール41を保持するキャリッジ64とによって構成されている。イメージセンサーモジュ
ール41は、キャリッジ64に取り付けられる付勢部材(不図示)によってキャリッジ64内において+X方向に付勢された状態で保持されている。
The
イメージセンサーモジュール41は、原稿載置面72aに載置された原稿に光を照射し、原稿からの反射光(画像からの光)を受けて、光電変換により得られる信号に基づく画像信号を生成することにより、原稿の情報(画像)を読み取る。第1実施形態又は第2実施形態と同様、イメージセンサーモジュール41は、例えば、CIS方式のCMOSラインセンサーであり、その構造及び機能は第1実施形態で説明したため、省略する。
The
キャリッジ64は、ガイド部66に対して移動可能に係合するとともに、下面側にキャリッジ64を移動させる駆動源としての不図示のモーターを備え、ガイド部66に案内されてモーターの駆動力によってX軸方向に移動するように構成されている。キャリッジ64には、ガイド部66側の凸部78に対してスライド可能に係合する係合部材80が設けられている。
The
キャリッジ64の下面側に設けられるモーターには、フレキシブルフラットケーブル81の一端が接続されている。フレキシブルフラットケーブル81の他端は不図示の電力供給源に接続されており、電力供給源からフレキシブルフラットケーブル81を介してモーターに電力が供給される。フレキシブルフラットケーブル81は、キャリッジ64の下面側から引き出され、キャリッジ64の所定の位置、例えばキャリッジ64の+X方向側の壁面の位置86に固定されてから筐体65内に引き回されている。そして、フレキシブルフラットケーブル81は、湾曲した部分を有することにより、キャリッジ64の移動、すなわち、画像読取ユニット62の移動に追従して変形可能に構成されている。
One end of a flexible
また、イメージセンサーモジュール41は、複数(m個)の画像読取チップ415が配置されているモジュール基板414(図3,図4参照)を備え、モジュール基板414には、フレキシブルフラットケーブル82が接続されている。制御部200及びアナログフロントエンド(AFE)202(図5参照)を含む処理部2からの各種の信号は、フレキシブルフラットケーブル82を介して画像読取チップ415に転送される。また、画像読取チップ415からの画像信号SOは、フレキシブルフラットケーブル82を介して処理部2に転送される。フレキシブルフラットケーブル82は、イメージセンサーモジュール41の下面側から引き出されてキャリッジ64の+X方向側の壁面に固定されている。フレキシブルフラットケーブル82のキャリッジ64への固定位置は、符号87で示されている。フレキシブルフラットケーブル82も、フレキシブルフラットケーブル81と同様に、湾曲した部分を有することにより、キャリッジ64の移動、すなわち、画像読取ユニット62の移動に追従して変形可能に構成されている。
Further, the
キャリッジ64及びキャリッジ64の駆動源である不図示のモーターは、画像読取ユニット62(画像読取チップ415を備えたイメージセンサーモジュール41)を移動させる移動部を構成しており、第3実施形態のスキャナー1は、いわゆるフラットベッド型のスキャナーである。従って、イメージセンサーモジュール41の移動距離に応じた長さのフレキシブルフラットケーブル82が必要となるため、画像信号SOを転送するフレキシブルフラットケーブル82が長くなり、配線負荷が比較的大きくなる。そのため、画像読取チップ415の出力回路140の駆動能力は、最小の駆動能力α1以外の駆動能力α2又はα3に設定される。特に、フレキシブルフラットケーブル82が非常に長くなるような実装が行われる場合には、出力回路140の駆動能力は最大の駆動能力α3に設定可能である。
The
第3実施形態におけるイメージセンサーモジュール41の構成は第1実施形態(図3及び図4)と同様であるため、その図示及び説明を省略する。また、第3実施形態のスキャ
ナーの機能構成例は第1実施形態(図5)又は第2実施形態(図13)と同様であるため、その図示及び説明を省略する。また、第3実施形態における画像読取チップ415の機能ブロック図は第1実施形態(図7)又は第2実施形態(図15)と同様であるため、その図示及び説明を省略する。
Since the configuration of the
以上に説明した第3実施形態のスキャナー1によれば、第1実施形態と同様の効果を奏する。さらに、第3実施形態のスキャナー1では、画像読取チップ415を備えたイメージセンサーモジュール41が移動するフラットベッド型のスキャナーであるため、画像信号SOを転送するフレキシブルフラットケーブル82が長くなり、配線負荷が比較的大きくなる。従って、第3実施形態のスキャナー1によれば、画像読取チップ415の出力回路140の駆動能力は比較的大きいα2又はα3に設定され、その結果、過剰な電力消費や信号転送に伴う過剰なノイズの発生を抑制しながら、画像信号SOの転送を確実に行うことができる。
According to the
以上、本実施形態について説明したが、本発明はこれら本実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の各実施形態を適宜組み合わせることも可能である。 As mentioned above, although this embodiment was described, this invention is not limited to these this embodiment, In the range which does not deviate from the summary, it is possible to implement in various aspects. For example, the above embodiments can be appropriately combined.
本発明は、実施形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成)を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。 The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. In addition, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
1…スキャナー、2…処理部、10…ケース、11…給紙口、12…排紙口、13…表示パネル、14…操作スイッチ、20…前蓋板、21…板状部、22…脚部、30…後蓋板、41…イメージセンサーモジュール、51…給紙ローラー、52…排紙ローラー、53…透過板、60…メイン基板、62…画像読取ユニット、64…キャリッジ、65…筐体、66…ガイド部、67…右アッパーフレーム、68…左アッパーフレーム、69…リアフレーム、70…上フロントフレーム、71…下フロントフレーム、72…原稿台ガラス、72a…原稿載置面、73…操作ボタン、78…凸部、80…係合部材、81…フレキシブルフラットケーブル、82…フレキシブルフラットケーブル、86…固定位置、87…固定位置、100…制御回路、110…画素部、111…昇圧回路、112…画素駆動回路、120…CDS回路、130…サンプルホールド回路、140…出力回路、141…抵抗、142,143,144…NMOSトランジスター、145,146…スイッチ、150…出力選択部、161,162,163,164,165…CMOSインバーター素子、166,167…PMOSトランジスター、168,169…NMOSトランジスター、200…制御部、202…アナログフロントエンド(AFE)、300…制御信号線、301…出力信号線、311…駆動信号線、411…ケース、412…光源、412R…赤色LED、412G…緑色LED、412B…青色LED、413…レンズ、414…モジュール基板、415,415−1〜415−m…画像読取チップ、IP1,IP2,IP3,IP4…入力端子、OP1,OP2…出力端子、VDP,VSP…電源端子、VRP…基準電圧供給端子、C0,C1,C2,C3,C4…容量、PD1,PD2,PD3,PD4…受光素子、M11,M12,M13,M14…NMOSトランジスター、M21,M22,M23,M24…NMOSトランジスター、M3,M4,M5…NMOSトランジスター、CLK…クロック信号、CDSC…制御信号、CPC…制御信号、DRC…制御信号、Drv…駆動信号、DrvR,DrvG,DrvB…駆動信号、EN1〜ENm+1,EN_I,EN_O…チップイネーブル信号、OE1,OE2…駆動
能力選択信号、OC…出力制御信号、RES…解像度設定信号、RST…リセット信号、SEL0〜SELn…画素選択信号、SMP…サンプリング信号、Tx1…第1転送制御信号、Tx2…第2転送制御信号、Tx2a,Tx2b,Tx2c,Tx2d…信号、Vo…画像信号、SO…画像信号、VDD,VSS…電源電圧、VREF…基準電圧
DESCRIPTION OF
Claims (8)
前記画像読取チップは、
端子と、
前記画像からの光を受けて光電変換する受光素子を含み、画素信号を出力する画素部と、
前記画素信号に基づく信号を、第1の駆動能力及び前記第1の駆動能力よりも大きい第2の駆動能力を含む複数の駆動能力のいずれかで出力可能な出力回路と、
前記出力回路の駆動能力を前記複数の駆動能力から選択する出力選択部と、
を備え、
前記出力選択部は、前記端子に入力されるシリアル信号に基づいて、前記出力回路の前記駆動能力を選択する、
ことを特徴とする画像読取装置。 An image reading apparatus including an image reading chip for reading an image,
The image reading chip is
A terminal,
A light receiving element that receives and photoelectrically converts light from the image, and outputs a pixel signal;
An output circuit capable of outputting a signal based on the pixel signal with any one of a plurality of driving capabilities including a first driving capability and a second driving capability larger than the first driving capability;
An output selection unit for selecting a driving capability of the output circuit from the plurality of driving capabilities;
With
The output selection unit selects the drive capability of the output circuit based on a serial signal input to the terminal.
An image reading apparatus.
ことを特徴とする請求項1に記載の画像読取装置。 The serial signal is a signal for setting the drive capability and setting the resolution for reading the image by the image reading chip.
The image reading apparatus according to claim 1.
前記出力選択部は、前記第1の駆動能力を選択する、
ことを特徴とする請求項1又は2に記載の画像読取装置。 A transport unit that transports the medium on which the image is formed;
The output selection unit selects the first driving capability;
The image reading apparatus according to claim 1, wherein the image reading apparatus is an image reading apparatus.
ことを特徴とする請求項3に記載の画像読取装置。 The first driving capability is the smallest of the plurality of driving capabilities.
The image reading apparatus according to claim 3.
前記出力選択部は、前記第2の駆動能力を選択する、
ことを特徴とする請求項1又は2に記載の画像読取装置。 A moving unit for moving the image reading chip;
The output selection unit selects the second driving capability;
The image reading apparatus according to claim 1, wherein the image reading apparatus is an image reading apparatus.
ことを特徴とする請求項5に記載の画像読取装置。 The second driving capability is the maximum among the plurality of driving capabilities.
The image reading apparatus according to claim 5.
前記シリアル信号は、前記制御部から転送される、
ことを特徴とする請求項1乃至6のいずれか1項に記載の画像読取装置。 A control unit for controlling the operation of the image reading chip;
The serial signal is transferred from the control unit.
The image reading apparatus according to claim 1, wherein the image reading apparatus is an image reading apparatus.
光を受けて光電変換する受光素子を含み、画素信号を出力する画素部と、
前記画素信号に基づく信号を、第1の駆動能力及び前記第1の駆動能力よりも大きい第2の駆動能力を含む複数の駆動能力のいずれかで出力可能な出力回路と、
前記出力回路の駆動能力を前記複数の駆動能力から選択する出力選択部と、
を備え、
前記出力選択部は、前記端子に入力されるシリアル信号に基づいて、前記出力回路の前記駆動能力を選択する、
ことを特徴とする半導体装置。 A terminal,
A pixel unit that includes a light receiving element that receives light and performs photoelectric conversion, and that outputs a pixel signal;
An output circuit capable of outputting a signal based on the pixel signal with any one of a plurality of driving capabilities including a first driving capability and a second driving capability larger than the first driving capability;
An output selection unit for selecting a driving capability of the output circuit from the plurality of driving capabilities;
With
The output selection unit selects the drive capability of the output circuit based on a serial signal input to the terminal.
A semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190811A JP2018056804A (en) | 2016-09-29 | 2016-09-29 | Image reading device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190811A JP2018056804A (en) | 2016-09-29 | 2016-09-29 | Image reading device and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018056804A true JP2018056804A (en) | 2018-04-05 |
Family
ID=61837242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016190811A Pending JP2018056804A (en) | 2016-09-29 | 2016-09-29 | Image reading device and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018056804A (en) |
-
2016
- 2016-09-29 JP JP2016190811A patent/JP2018056804A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6733466B2 (en) | Image reading device and image sensor module | |
JP2017118378A (en) | Image reader and semiconductor device | |
US9912887B2 (en) | Image reading apparatus and semiconductor device | |
JP6658047B2 (en) | Image reading device and semiconductor device | |
US9912828B2 (en) | Image reading apparatus and semiconductor device | |
JP6834305B2 (en) | Image reader and semiconductor device | |
JP6642105B2 (en) | Image reading device and semiconductor device | |
JP2018160766A (en) | Image reading device and semiconductor device | |
JP2018056804A (en) | Image reading device and semiconductor device | |
US10075608B2 (en) | Image reading apparatus and semiconductor device | |
JP6790680B2 (en) | Image reader | |
JP2018152715A (en) | Image reading apparatus and semiconductor device | |
JP6665712B2 (en) | Image reading device and semiconductor device | |
JP6610320B2 (en) | Image reading apparatus and semiconductor device | |
JP2018056833A (en) | Image reading device and semiconductor device | |
JP2020102754A (en) | Image reading device and semiconductor device | |
JP2024011171A (en) | Image sensor module and image reading device | |
JP2023034507A (en) | Semiconductor device, image reading device, and method for controlling semiconductor device | |
JP2008160502A (en) | Substrate voltage generation circuit, solid-state imaging apparatus and imaging apparatus |