JP2018055752A - Method of writing magnetic tunnel junction memory element and semiconductor memory - Google Patents

Method of writing magnetic tunnel junction memory element and semiconductor memory Download PDF

Info

Publication number
JP2018055752A
JP2018055752A JP2016191969A JP2016191969A JP2018055752A JP 2018055752 A JP2018055752 A JP 2018055752A JP 2016191969 A JP2016191969 A JP 2016191969A JP 2016191969 A JP2016191969 A JP 2016191969A JP 2018055752 A JP2018055752 A JP 2018055752A
Authority
JP
Japan
Prior art keywords
voltage
memory element
magnetization
state
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016191969A
Other languages
Japanese (ja)
Inventor
吉田 親子
Chikako Yoshida
親子 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016191969A priority Critical patent/JP2018055752A/en
Publication of JP2018055752A publication Critical patent/JP2018055752A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method of writing a magnetic tunnel junction memory element writable in low power consumption without applying external magnetic field.SOLUTION: A method of writing a magnetic tunnel junction memory element includes each step of: writing the magnetic tunnel junction memory element in non-parallel state by applying a voltage to a perpendicular magnetization magnetic tunnel junction memory element, in which a magnetization fixed layer and a magnetization free layer are included, within only a first period so as to flow a current in a direction from the magnetization fixed layer to the magnetization free layer; and writing the magnetic tunnel junction memory element in parallel state by applying the voltage within only a second period shorter than the first period to the magnetic tunnel junction memory element so as to flow the current in the direction.SELECTED DRAWING: Figure 2

Description

本願開示は、磁気トンネル接合記憶素子の書き込み方法及び半導体記憶装置に関する。   The present disclosure relates to a magnetic tunnel junction memory element writing method and a semiconductor memory device.

スピン注入型の磁気抵抗変化メモリ(Magnetoresistive Random Access Memory:以下MRAM)では、磁気トンネル接合(Magnetic Tunnel Junction:以下MTJ)のサイズを小さくできるとともに、スイッチング電流を低減できるという利点がある。しかしながら、スイッチング電流の低減と熱揺らぎ耐性とがトレード・オフの関係にあるという問題がある。そこで最近では、面内磁化方式のMTJから、高密度化に有利で且つ熱揺らぎ耐性の大きな垂直磁化方式のMTJへと開発対象がシフトし、20nm以下の微細なMTJの試作が試みられている。   Spin injection type magnetoresistive random access memory (hereinafter referred to as MRAM) has advantages in that the size of a magnetic tunnel junction (hereinafter referred to as MTJ) can be reduced and the switching current can be reduced. However, there is a problem that there is a trade-off between switching current reduction and thermal fluctuation resistance. Therefore, recently, the object of development has shifted from the MTJ of the in-plane magnetization method to the MTJ of the perpendicular magnetization method, which is advantageous for high density and has high thermal fluctuation resistance, and trial manufacture of a fine MTJ of 20 nm or less has been attempted. .

強磁性層に絶縁体を介して電圧(電界)を印加すると、強磁性層の磁気異方性が変化するという磁気異方性の電圧依存性が報告されている。この磁気異方性の電圧依存性は、電圧(電界)に対して線形に変化するものが多い。スピン注入型のMRAMでよく用いられているCoFeB/MgO/CoFeB構造の場合、MgOの下に位置するCoFeBでは正電圧(上が正で下が負)を印加すると保持力が減少し、負電圧(上が負で下が正)を印加すると保持力が増大する。またMgOの上に位置するCoFeBでは正電圧(上が正で下が負)を印加すると保持力が増大し、負電圧(上が負で下が正)を印加すると保持力が減少する。   It has been reported that when a voltage (electric field) is applied to a ferromagnetic layer via an insulator, the magnetic anisotropy of the ferromagnetic layer changes, and the voltage dependence of the magnetic anisotropy is reported. The voltage dependence of the magnetic anisotropy often changes linearly with respect to the voltage (electric field). In the case of a CoFeB / MgO / CoFeB structure often used in a spin injection type MRAM, when a positive voltage (upper is positive and lower is negative) is applied to CoFeB located under MgO, the holding force decreases, and the negative voltage When (the upper is negative and the lower is positive) is applied, the holding force increases. Further, in CoFeB positioned on MgO, holding force increases when a positive voltage (upward is positive and lower is negative) is applied, and holding force is reduced when a negative voltage (upward is negative and lower is positive) is applied.

磁気異方性の電圧依存性を利用してMTJの磁化自由層の保持力の大きさを変化させ、単一方向の電圧印加により0書き込み及び1書き込みを実現する不揮発性メモリ素子が提案されている(例えば特許文献1及び2、非特許文献1及び2参照)。この際、磁気異方性の電圧依存性を利用してMTJの磁化自由層の保持力を減少させるので、小電流による低消費電力での書き込みを実現することが期待される。   A non-volatile memory device has been proposed that uses the voltage dependence of magnetic anisotropy to change the coercive force of the magnetization free layer of the MTJ and realizes zero writing and one writing by applying a voltage in a single direction. (For example, see Patent Documents 1 and 2 and Non-Patent Documents 1 and 2). At this time, since the coercive force of the magnetization free layer of the MTJ is reduced by utilizing the voltage dependence of the magnetic anisotropy, it is expected to realize writing with low power consumption with a small current.

具体的には、ある電圧V1をMTJに印加することにより磁化自由層の磁気異方性を減少させ、その状態で流れる小さな電流のスピン注入により磁化反転を行う。これにより"1"書き込みが行われる。また上記電圧V1と同じ極性の電圧V2(>V1)を印加することにより磁化自由層の磁気異方性を更に減少させると、所定の外部磁場(バイアス磁場)の下で"0"状態しか存在しない条件を作り出すことができる。これにより"1"書き込みが行われる。   Specifically, the magnetic anisotropy of the magnetization free layer is reduced by applying a certain voltage V1 to the MTJ, and magnetization reversal is performed by spin injection of a small current flowing in that state. As a result, “1” is written. Further, when the magnetic anisotropy of the magnetization free layer is further reduced by applying the voltage V2 (> V1) having the same polarity as the voltage V1, only the "0" state exists under a predetermined external magnetic field (bias magnetic field). Can create conditions that do not. As a result, “1” is written.

上記の書き込み動作では、外部磁場を印加する必要がある。しかしながら、高密度で低コストなMRAMを実現するためには、スピン注入で磁場反転を実現できるにも関わらず、外部磁場を印加する構成を追加することは好ましくない。   In the above writing operation, it is necessary to apply an external magnetic field. However, in order to realize a high-density and low-cost MRAM, it is not preferable to add a configuration in which an external magnetic field is applied even though magnetic field inversion can be realized by spin injection.

また上記の書き込み動作に成功した非特許文献1で用いられているMTJは比較的大きなサイズであり、実用化が期待されている例えば30nm以下のサイズではない。垂直Top-pinned型でサイズが65nmの素子では、上記の書き込み動作を再現できなかった旨の報告がある(例えば非特許文献3参照)。また非特許文献1で用いられている書き込み動作に成功したMTJは、MgO層の厚さが1.4nmと非常に厚く高抵抗である。上記の"1"書き込み動作においては、電流を流してスピン注入により磁化を反転させるので、MTJの抵抗値をあまり高くすることは好ましくない。しかもMTJでは素子面積に反比例して素子抵抗が大きくなってしまうため、実用化が期待されるサイズのMTJでは抵抗値の大きさが問題となる。   In addition, the MTJ used in Non-Patent Document 1 that has succeeded in the above writing operation has a relatively large size, and is not a size of, for example, 30 nm or less that is expected to be put to practical use. There is a report that the above write operation could not be reproduced with a vertical Top-pinned type element having a size of 65 nm (see Non-Patent Document 3, for example). Further, the MTJ that has succeeded in the writing operation used in Non-Patent Document 1 has a very high MgO layer thickness of 1.4 nm and high resistance. In the above-described “1” write operation, since the magnetization is reversed by spin injection by passing a current, it is not preferable to make the MTJ resistance value too high. In addition, since the element resistance increases in inverse proportion to the element area in the MTJ, the resistance value becomes a problem in the MTJ having a size expected to be put to practical use.

MgO層の膜厚を薄くすることにより抵抗値を小さくすることができるが、MgO層の膜厚を薄くすると電流の影響によりRHループがシフトする現象が観測される。しかもこのRHループのシフトは、上記の"0"書き込みを妨げる方向、即ちより大きな外部磁場が必要になる方向にシフトするという問題がある。   Although the resistance value can be reduced by reducing the thickness of the MgO layer, a phenomenon in which the RH loop shifts due to the influence of current is observed when the thickness of the MgO layer is reduced. Moreover, this RH loop shift has a problem that it shifts in a direction that prevents the above-described "0" writing, that is, a direction that requires a larger external magnetic field.

米国特許出願公開第2013/0015542号明細書US Patent Application Publication No. 2013/0015542 国際公開第WO2012/159078号パンフレットInternational Publication No. WO2012 / 159078 Pamphlet

Wel-Gang Wang, 他3名, "Electric-field-assisted switching in magnetic tunnel junctions," Nature Materials, Vol. 11, January 2012, pp 64-68Wel-Gang Wang and three others, "Electric-field-assisted switching in magnetic tunnel junctions," Nature Materials, Vol. 11, January 2012, pp 64-68 J. G. Alzate, 他12名, "Voltage-Induced Switching of Nanoscale Magnetic Tunnel Junctions," IEEE International Electron Devices Meeting (IEDM 2012), pp 29.5.1-29.5.4J. G. Alzate, 12 others, "Voltage-Induced Switching of Nanoscale Magnetic Tunnel Junctions," IEEE International Electron Devices Meeting (IEDM 2012), pp 29.5.1-29.5.4 Hao Meng, 他3名, "Electric field control of spin re-orientation in perpendicular magnetic tunnel junctions- CoVeB and MgO thickness dependence," Applied Physics Letters 105, 042410(2014), pp 042410-1 - 042410-5Hao Meng, 3 others, "Electric field control of spin re-orientation in perpendicular magnetic tunnel junctions- CoVeB and MgO thickness dependence," Applied Physics Letters 105, 042410 (2014), pp 042410-1-042410-5

以上を鑑みると、外部磁場を印加することなく低消費電力で書き込み可能な磁気トンネル接合記憶素子の書き込み方法を提供することが望まれる。   In view of the above, it is desired to provide a writing method for a magnetic tunnel junction memory element that can be written with low power consumption without applying an external magnetic field.

磁気トンネル接合記憶素子の書き込み方法は、磁化固定層と磁化自由層とを含む垂直磁化型の磁気トンネル接合記憶素子に対して磁化固定層から磁化自由層へ向かう方向に電流を流すように第1の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を反平行状態に書き込み、前記磁気トンネル接合記憶素子に対して前記方向に電流を流すように第1の期間より短い第2の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を平行状態に書き込む各段階を含む。   The magnetic tunnel junction storage element has a first writing method in which a current flows in the direction from the magnetization fixed layer to the magnetization free layer in the perpendicular magnetization type magnetic tunnel junction storage element including the magnetization fixed layer and the magnetization free layer. The voltage is applied only for a period of time to write the magnetic tunnel junction memory element in an antiparallel state, and the voltage is applied to the magnetic tunnel junction memory element for a second period shorter than the first period so that a current flows in the direction. To write the magnetic tunnel junction storage element in a parallel state.

少なくとも1つの実施例によれば、外部磁場を印加することなく低消費電力で書き込み可能な磁気トンネル接合記憶素子の書き込み方法を提供することができる。   According to at least one embodiment, it is possible to provide a method for writing a magnetic tunnel junction memory element that can be written with low power consumption without applying an external magnetic field.

磁気トンネル接合記憶素子の基本的な構成の一例を示す図である。It is a figure which shows an example of a fundamental structure of a magnetic tunnel junction memory element. 第1の期間に印加される電圧波形及び第2の期間に印加される電圧波形の一例を示す図である。It is a figure which shows an example of the voltage waveform applied in a 1st period, and the voltage waveform applied in a 2nd period. MTJ記憶素子の第1の実施例の構成の一例を示す図である。It is a figure which shows an example of a structure of the 1st Example of an MTJ memory element. 図3に示す磁化自由層が示す電圧と異方性磁界との関係を示す図である。It is a figure which shows the relationship between the voltage which the magnetization free layer shown in FIG. 3 shows, and an anisotropic magnetic field. 図3に示す磁化自由層のMHループを示す図である。It is a figure which shows MH loop of the magnetization free layer shown in FIG. 図3に示すMTJ記憶素子に対して書き込み動作において印加する電圧パルスの波形を示す図である。It is a figure which shows the waveform of the voltage pulse applied in a write-in operation | movement with respect to the MTJ memory element shown in FIG. 図3に示すMTJ記憶素子に対して書き込み動作を行ったときの正規化TMRの変化を示す図である。FIG. 4 is a diagram showing a change in normalized TMR when a write operation is performed on the MTJ memory element shown in FIG. 3. 図3に示すMTJ記憶素子に対して電圧値V2の電圧を印加したときの正規化TMRの変化を詳細に示す図である。FIG. 4 is a diagram showing in detail a change in normalized TMR when a voltage of a voltage value V2 is applied to the MTJ memory element shown in FIG. 図3に示す磁化自由層の磁化方向が変化する際の磁化方向の軌跡の一例を示す図である。It is a figure which shows an example of the locus | trajectory of the magnetization direction at the time of the magnetization direction of the magnetization free layer shown in FIG. 3 changing. 図3に示すMTJ記憶素子に対して電圧値V2の電圧を印加したときの正規化TMRの変化を示す図である。It is a figure which shows the change of normalized TMR when the voltage of the voltage value V2 is applied with respect to the MTJ memory element shown in FIG. 第2の実施例のMTJ記憶素子の磁化自由層が示す電圧と異方性磁界との関係を示す図である。It is a figure which shows the relationship between the voltage which the magnetization free layer of the MTJ memory element of a 2nd Example shows, and an anisotropic magnetic field. 第2の実施例のMTJ記憶素子における磁化自由層が示すMHループを示す図である。It is a figure which shows MH loop which the magnetization free layer in the MTJ memory element of a 2nd Example shows. 第2の実施例のMTJ記憶素子に対して書き込み動作を行ったときの正規化TMRの変化を示す図である。It is a figure which shows the change of normalized TMR when write operation is performed with respect to the MTJ memory element of 2nd Example. 第3の実施例のMTJ記憶素子の磁化自由層が示す電圧と異方性磁界との関係を示す図である。It is a figure which shows the relationship between the voltage which the magnetization free layer of the MTJ memory element of a 3rd Example shows, and an anisotropic magnetic field. 第3の実施例のMTJ記憶素子に対して書き込み動作を行ったときの正規化TMRの変化を示す図である。It is a figure which shows the change of normalization TMR when write-in operation | movement is performed with respect to the MTJ memory element of 3rd Example. 抵抗面積積RAと電圧磁気異方性変化との関係の一例を示す図である。It is a figure which shows an example of the relationship between resistance area product RA and a voltage magnetic anisotropy change. 半導体記憶装置の構成の一例を示す図である。It is a figure which shows an example of a structure of a semiconductor memory device. 図17に示す半導体記憶装置の動作の一例を示す図である。FIG. 18 shows an example of the operation of the semiconductor memory device shown in FIG. 17.

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお以下の図面において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following drawings, the same or corresponding components are referred to by the same or corresponding numerals, and the description thereof will be omitted as appropriate.

図1は、磁気トンネル接合記憶素子の基本的な構成の一例を示す図である。図1に示すMTJ記憶素子は、下部電極10、磁化自由層11、トンネル絶縁膜12、磁化固定層13、及び上部電極14を含む。図1に示すMTJ記憶素子は、垂直磁化型MTJであり、各層の面に平行な方向ではなく各層の面に垂直な方向(即ち層の厚さ方向)に磁化方向が向いている。   FIG. 1 is a diagram illustrating an example of a basic configuration of a magnetic tunnel junction storage element. The MTJ memory element shown in FIG. 1 includes a lower electrode 10, a magnetization free layer 11, a tunnel insulating film 12, a magnetization fixed layer 13, and an upper electrode 14. The MTJ memory element shown in FIG. 1 is a perpendicular magnetization type MTJ, and the magnetization direction is oriented in a direction perpendicular to the surface of each layer (that is, the thickness direction of the layer), not in a direction parallel to the surface of each layer.

図1の例において、磁化固定層13の磁化方向は層内の矢印で示すように下方向を向いている。この場合、磁化自由層11の磁化方向が下を向くと、磁化自由層11の磁化方向と磁化固定層13の磁化方向とが平行状態(同一の方向を向いている状態)になり、MTJ記憶素子は低抵抗値を示す低抵抗状態となる。また磁化自由層11の磁化方向が上を向くと、磁化自由層11の磁化方向と磁化固定層13の磁化方向とが反平行状態(反対の方向を向いている状態)になり、MTJ記憶素子は高抵抗値を示す高抵抗状態となる。MTJ記憶素子を低抵抗状態又は高抵抗状態に設定することにより、MTJ記憶素子に情報を記憶することができる。   In the example of FIG. 1, the magnetization direction of the magnetization fixed layer 13 is directed downward as indicated by an arrow in the layer. In this case, when the magnetization direction of the magnetization free layer 11 is directed downward, the magnetization direction of the magnetization free layer 11 and the magnetization direction of the magnetization fixed layer 13 are in a parallel state (a state in which they are directed in the same direction), and the MTJ memory is stored. The element is in a low resistance state showing a low resistance value. Further, when the magnetization direction of the magnetization free layer 11 is directed upward, the magnetization direction of the magnetization free layer 11 and the magnetization direction of the magnetization fixed layer 13 are in an antiparallel state (a state in which the magnetization direction is opposite), and the MTJ storage element Becomes a high resistance state showing a high resistance value. Information can be stored in the MTJ memory element by setting the MTJ memory element to a low resistance state or a high resistance state.

従来のスピン注入方式では、スピン偏極した電子のトルク(STT)を用いることにより、磁化自由層11の磁化を設定できる。例えば磁化自由層11側にある下部電極10を正極側に接続し、磁化固定層13側にある上部電極14を負極側に接続するように電圧を印加する。この電圧印加に伴い、磁化固定層13側から磁化自由層11側に電子が流れる(即ち図1の下方向に向かい電子が流れる)。磁化固定層13の磁化方向と逆方向のスピンを有する電子が磁化固定層13を通過しない一方で、磁化固定層13の磁化方向と同方向のスピンを有する電子は磁化固定層13を通過し、磁化自由層11に到達する。この磁化固定層13の磁化方向と同方向のスピンを有する電子の影響により、磁化自由層11の磁化方向は、磁化固定層13の磁化方向と同一の向きの磁化を有する状態に設定される。   In the conventional spin injection method, the magnetization of the magnetization free layer 11 can be set by using spin-polarized electron torque (STT). For example, a voltage is applied so that the lower electrode 10 on the magnetization free layer 11 side is connected to the positive electrode side and the upper electrode 14 on the magnetization fixed layer 13 side is connected to the negative electrode side. With this voltage application, electrons flow from the magnetization fixed layer 13 side to the magnetization free layer 11 side (that is, electrons flow downward in FIG. 1). While electrons having a spin opposite to the magnetization direction of the magnetization fixed layer 13 do not pass through the magnetization fixed layer 13, electrons having a spin in the same direction as the magnetization direction of the magnetization fixed layer 13 pass through the magnetization fixed layer 13. It reaches the magnetization free layer 11. Due to the influence of electrons having spins in the same direction as the magnetization direction of the magnetization fixed layer 13, the magnetization direction of the magnetization free layer 11 is set to a state having magnetization in the same direction as the magnetization direction of the magnetization fixed layer 13.

また磁化固定層13側にある上部電極14を正極側に接続し、磁化自由層11側にある下部電極10を負極側に接続するように電圧を印加する。この電圧印加に伴い、磁化自由層11側から磁化固定層13側に電子が流れる(即ち図1の上方向に向かい電子が流れる)。磁化固定層13の磁化方向と同方向のスピンを有する電子は磁化固定層13を通過する一方で、磁化固定層13の磁化方向と逆方向のスピンを有する電子は磁化固定層13に反射されて磁化自由層11に影響を与える。磁化固定層13の磁化方向と逆方向のスピンを有する電子の影響により、磁化自由層11の磁化方向は、磁化固定層13の磁化方向と反対向きの磁化を有する状態に設定される。   Further, a voltage is applied so that the upper electrode 14 on the magnetization fixed layer 13 side is connected to the positive electrode side, and the lower electrode 10 on the magnetization free layer 11 side is connected to the negative electrode side. With this voltage application, electrons flow from the magnetization free layer 11 side to the magnetization fixed layer 13 side (that is, electrons flow upward in FIG. 1). Electrons having a spin in the same direction as the magnetization direction of the magnetization fixed layer 13 pass through the magnetization fixed layer 13, while electrons having a spin opposite to the magnetization direction of the magnetization fixed layer 13 are reflected by the magnetization fixed layer 13. The magnetization free layer 11 is affected. Due to the influence of electrons having a spin opposite to the magnetization direction of the magnetization fixed layer 13, the magnetization direction of the magnetization free layer 11 is set to a state having a magnetization opposite to the magnetization direction of the magnetization fixed layer 13.

上記の通常のスピン注入方式では平行状態又は反平行状態の何れかである設定すべき状態に応じて、MTJ記憶素子に印加する電圧の方向が異なる。また磁化自由層11における磁気異方性の電圧依存性を特に考慮していない。   In the normal spin injection method described above, the direction of the voltage applied to the MTJ memory element differs depending on the state to be set, which is either the parallel state or the antiparallel state. Further, the voltage dependence of the magnetic anisotropy in the magnetization free layer 11 is not particularly considered.

それに対して本願開示のMTJ記憶素子に対する書き込み方法では、磁化自由層11における磁気異方性の電圧依存性を利用して低消費電力での書き込みを可能にする。この際、書き込み動作時にMTJ記憶素子に印加する電圧の方向は、平行状態又は反平行状態の何れの状態の書き込みであるかに関わらず、同一の方向である。この電圧印加方向は、磁化自由層11の磁気異方性が減少する方向、即ち磁化自由層11の保持力が減少する方向であり、磁化固定層13側が正極性で磁化自由層11側が負極性である方向である。即ち、磁化固定層13から磁化自由層11に向けて電流が流れる方向に電圧を印加して、書き込み動作が行われる。   On the other hand, the writing method for the MTJ memory element disclosed in the present application enables writing with low power consumption by utilizing the voltage dependence of the magnetic anisotropy in the magnetization free layer 11. At this time, the direction of the voltage applied to the MTJ memory element during the writing operation is the same regardless of whether the writing is in the parallel state or the anti-parallel state. This voltage application direction is a direction in which the magnetic anisotropy of the magnetization free layer 11 decreases, that is, a direction in which the coercive force of the magnetization free layer 11 decreases. The magnetization fixed layer 13 side is positive and the magnetization free layer 11 side is negative. It is the direction that is. That is, a write operation is performed by applying a voltage in a direction in which a current flows from the magnetization fixed layer 13 toward the magnetization free layer 11.

磁化自由層11の磁気異方性の電圧依存性が充分な大きさであるように、MTJ記憶素子が設計されてよい。即ち、磁化自由層11の異方性磁界が印加電圧の変化に応じて大きな変化を示すように、MTJ記憶素子が設計されてよい。   The MTJ memory element may be designed so that the voltage dependence of the magnetic anisotropy of the magnetization free layer 11 is sufficiently large. That is, the MTJ memory element may be designed such that the anisotropic magnetic field of the magnetization free layer 11 changes greatly according to the change in applied voltage.

磁化固定層13と磁化自由層11とを含む垂直磁化型のMTJ記憶素子に対して磁化固定層13から磁化自由層11へ向かう方向に電流を流すように第1の期間だけ電圧を印加することにより、MTJ記憶素子を反平行状態に書き込む。またMTJ記憶素子に対して上記方向と同一の方向に電流を流すように第1の期間より短い第2の期間だけ電圧を印加することにより、MTJ記憶素子を平行状態に書き込む。なお図1の例において磁化固定層13の磁化方向は下向きであるが、磁化自由層11の反平行状態及び平行状態への書き込み動作は、磁化固定層13の磁化方向が上向きであっても下向きであっても同様に行うことができる。   Applying a voltage only for a first period so that a current flows in a direction from the magnetization fixed layer 13 to the magnetization free layer 11 to the perpendicular magnetization type MTJ memory element including the magnetization fixed layer 13 and the magnetization free layer 11. Thus, the MTJ memory element is written in the antiparallel state. In addition, the MTJ memory element is written in a parallel state by applying a voltage to the MTJ memory element in a second period shorter than the first period so that a current flows in the same direction as the above direction. In the example of FIG. 1, the magnetization direction of the magnetization fixed layer 13 is downward, but the write operation to the anti-parallel state and the parallel state of the magnetization free layer 11 is downward even when the magnetization direction of the magnetization fixed layer 13 is upward. However, the same can be done.

上記の反平行状態の書き込みにおいては、電圧印加により磁化自由層11の磁気異方性が減少(即ち保持力が減少)した状態においてスピン注入効果が働くことにより、磁化自由層11の磁化方向が反平行な方向に設定される。従って、小さな電流での低消費電力名書き込みが可能となる。スピン注入効果が働くのには電圧印加して電流が流れ始めてからある程度の時間がかかるので、反平行状態の書き込み時に電圧を印加する第1の期間は、スピン注入効果が充分に現れる期間に設定されてよい。   In the writing in the antiparallel state, the magnetization direction of the magnetization free layer 11 is changed by the spin injection effect acting in a state where the magnetic anisotropy of the magnetization free layer 11 is reduced (that is, the coercive force is reduced) by voltage application. Set in antiparallel direction. Accordingly, low power consumption name writing with a small current is possible. Since the spin injection effect takes some time after the voltage is applied and the current starts to flow, the first period in which the voltage is applied at the time of writing in the antiparallel state is set to a period in which the spin injection effect appears sufficiently. May be.

より具体的には、磁化自由層11の磁気異方性の減少に伴い磁化方向が歳差運動を行うが、この歳差運動の中心方向は電圧印加の初期の期間においては図1の例において水平方向よりも下向きに近い方向を向いている。この初期の歳差運動の中心方向が下向きに近い方向を向く際には、磁化固定層13の磁化方向の影響が存在し、磁化自由層11のMHループ(磁気ヒステリシス曲線)が正磁場側にシフトしていると、磁化方向が下を向きやすくなる。その後、磁化方向を上向きに向かわせるように働くスピン注入の効果が大きくなるにつれ、歳差運動の中心方向が図1において水平方向よりも上向きに近い方向を向き、徐々に上向きに近づいていく。   More specifically, the magnetization direction precesses as the magnetic anisotropy of the magnetization free layer 11 decreases. The central direction of this precession is the same as that in the example of FIG. 1 in the initial period of voltage application. The direction is closer to the downward direction than the horizontal direction. When the center direction of the initial precession is directed downward, there is an influence of the magnetization direction of the magnetization fixed layer 13, and the MH loop (magnetic hysteresis curve) of the magnetization free layer 11 is on the positive magnetic field side. If it is shifted, the magnetization direction tends to face downward. Thereafter, as the effect of spin injection that works to turn the magnetization direction upward increases, the center direction of the precession moves in a direction closer to the upward direction than the horizontal direction in FIG. 1 and gradually approaches upward.

この磁気異方性の減少に起因する磁化方向を下に向ける効果とスピン注入による磁化方向を上に向ける効果のうちでスピン注入効果がより支配的になるためにかかる期間と比較して、反平行状態の書き込み時に電圧を印加する第1の期間は、より長い期間であってよい。スピン注入効果が支配的になるまで待ってから電圧印加を停止すると、スピン注入効果に従い磁化自由層11の磁化方向は反平行方向に設定される。   Compared with the period of time required for the spin injection effect to become more dominant among the effect of lowering the magnetization direction due to the decrease in magnetic anisotropy and the effect of increasing the magnetization direction by spin injection, The first period in which the voltage is applied at the time of writing in the parallel state may be a longer period. When the voltage application is stopped after waiting for the spin injection effect to become dominant, the magnetization direction of the magnetization free layer 11 is set to an antiparallel direction according to the spin injection effect.

また上記の平行状態の書き込みにおいては、平行状態の書き込み時に電圧を印加する第2の期間は、充分なスピン注入効果が現れるためにかかる期間よりも短い期間に設定されてよい。即ち、磁気異方性の減少に起因する磁化方向を下に向ける効果とスピン注入による磁化方向を上に向ける効果のうちでスピン注入効果がより支配的になるためにかかる期間と比較して、平行状態の書き込み時に電圧を印加する第2の期間は、より短い期間であってよい。スピン注入効果が支配的になる前、即ち磁気異方性の減少に伴う歳差運動の影響がスピン注入効果の影響よりも強いうちに電圧印加を停止すると、磁化自由層11の磁化方向は平行方向に設定される。   In the parallel writing described above, the second period in which the voltage is applied during the parallel writing may be set to a period shorter than the period required for sufficient spin injection effect to appear. That is, compared with the period of time required for the spin injection effect to become more dominant among the effect of directing the magnetization direction due to the decrease in magnetic anisotropy and the effect of directing the magnetization direction by spin injection upward, The second period in which the voltage is applied at the time of writing in the parallel state may be a shorter period. When the voltage application is stopped before the spin injection effect becomes dominant, that is, while the influence of precession accompanying the decrease in magnetic anisotropy is stronger than the influence of the spin injection effect, the magnetization direction of the magnetization free layer 11 is parallel. Set to direction.

上記のMTJ記憶素子の書き込み動作においては、外部磁場が印加されていない状態で反平行状態への書き込み及び平行状態への書き込みが実行される。外部磁場を印加する機能を設ける必要がないので、高密度で低消費電力の半導体記憶装置を実現することができる。   In the above-described writing operation of the MTJ memory element, writing in the antiparallel state and writing in the parallel state are performed in the state where the external magnetic field is not applied. Since it is not necessary to provide a function of applying an external magnetic field, a semiconductor memory device with high density and low power consumption can be realized.

図2は、第1の期間に印加される電圧波形及び第2の期間に印加される電圧波形の一例を示す図である。図2(a)は、MTJ記憶素子を反平行状態に書き込むために印加する電圧波形であり、図2(b)は、MTJ記憶素子を平行状態に書き込むために印加する電圧波形である。   FIG. 2 is a diagram illustrating an example of a voltage waveform applied in the first period and a voltage waveform applied in the second period. FIG. 2A shows a voltage waveform applied to write the MTJ memory element in the anti-parallel state, and FIG. 2B shows a voltage waveform applied to write the MTJ memory element in the parallel state.

図2(a)に示されるMTJ記憶素子を反平行状態に書き込むために印加する電圧パルスのパルス幅T1は、図2(b)に示されるMTJ記憶素子を平行状態に書き込むために印加する電圧パルスのパルス幅T2よりも長い。即ち、MTJ記憶素子を反平行状態に書き込むために電圧を印加する第1の期間T1は、MTJ記憶素子を平行状態に書き込むために電圧を印加する第2の期間T2よりも長い。   The pulse width T1 of the voltage pulse applied to write the MTJ memory element shown in FIG. 2A in the anti-parallel state is the voltage applied to write the MTJ memory element shown in FIG. 2B in the parallel state. It is longer than the pulse width T2 of the pulse. That is, the first period T1 in which the voltage is applied to write the MTJ memory element in the antiparallel state is longer than the second period T2 in which the voltage is applied to write the MTJ memory element in the parallel state.

また上記のMTJ記憶素子の書き込み動作においては、第1の期間に印加される電圧V1よりも第2の期間に印加される電圧V2の方が高い電圧値を有してよい。第2の期間においては、電圧印加による磁気異方性の減少に起因する磁化方向を平行方向(図1の例の場合の下方向)に向ける効果を利用して磁化自由層11を平行方向に磁化させるので、磁気異方性を大きく減少させることが好ましい。第2の期間においては、より高い電圧V2を印加することにより、より容易に磁化自由層11を平行状態に設定することが可能となる。また第1の期間においては、より低い電圧V1を印加することにより、より低消費電力での書き込みが可能となる。   Further, in the above-described write operation of the MTJ memory element, the voltage V2 applied in the second period may have a higher voltage value than the voltage V1 applied in the first period. In the second period, the magnetization free layer 11 is set in the parallel direction by utilizing the effect of directing the magnetization direction due to the decrease in magnetic anisotropy due to voltage application in the parallel direction (downward in the case of FIG. 1). Since it is magnetized, it is preferable to greatly reduce the magnetic anisotropy. In the second period, it is possible to more easily set the magnetization free layer 11 in the parallel state by applying a higher voltage V2. In the first period, writing with lower power consumption is possible by applying a lower voltage V1.

図3は、MTJ記憶素子の第1の実施例の構成の一例を示す図である。図3に示すMTJ記憶素子は、下部電極21と上部電極32との間に第1層22から第10層31までの複数の層が挟まれた構成となっている。MTJ記憶素子の形状は、水平方向の断面(層の面内方向に沿った断面)が円形であり、直径は20nmである。   FIG. 3 is a diagram showing an example of the configuration of the first embodiment of the MTJ storage element. The MTJ memory element shown in FIG. 3 has a configuration in which a plurality of layers from the first layer 22 to the tenth layer 31 are sandwiched between the lower electrode 21 and the upper electrode 32. As for the shape of the MTJ memory element, the horizontal cross section (cross section along the in-plane direction of the layer) is circular, and the diameter is 20 nm.

第1層22は漏れ磁界抑制層であり、厚さが5nmのCoPtである。第2層23は厚さが3nmのRuである。第3層24は厚さが1nmのTaである。第4層25は磁化自由層であり、厚さが1nmのCoFeBである。第5層26はバリア層(トンネル絶縁膜)であり、厚さが1.1nmのMgOである。   The first layer 22 is a leakage magnetic field suppression layer and is CoPt having a thickness of 5 nm. The second layer 23 is Ru having a thickness of 3 nm. The third layer 24 is Ta having a thickness of 1 nm. The fourth layer 25 is a magnetization free layer and is CoFeB having a thickness of 1 nm. The fifth layer 26 is a barrier layer (tunnel insulating film) and is MgO having a thickness of 1.1 nm.

第6層27乃至第10層31が纏めて1つの磁化固定層として機能する。第6層27は厚さが1.7nmのCoFeBである。第7層28は厚さが0.4nmのTaである。第8層29は厚さが5nmのCoPtである。第9層30は厚さが1nmのRuである。第10層31は厚さが7nmのCoPtである。Taを用いることで、互いに結晶構造が異なるCoPtとCoFeBとを1つの磁性体として強磁性的に結合することができる。Ruは反強磁性交換相互作用を誘起し、2つのCoPt層を反平行の磁化状態にすることを目的として挿入している。2つのCoPt層が反平行になると、ピン層からの漏れ磁場を小さくできる。   The sixth layer 27 to the tenth layer 31 collectively function as one magnetization fixed layer. The sixth layer 27 is CoFeB having a thickness of 1.7 nm. The seventh layer 28 is Ta having a thickness of 0.4 nm. The eighth layer 29 is CoPt having a thickness of 5 nm. The ninth layer 30 is Ru having a thickness of 1 nm. The tenth layer 31 is CoPt having a thickness of 7 nm. By using Ta, CoPt and CoFeB having different crystal structures can be ferromagnetically coupled as one magnetic material. Ru is inserted for the purpose of inducing an antiferromagnetic exchange interaction and bringing the two CoPt layers into an antiparallel magnetization state. When the two CoPt layers are antiparallel, the leakage magnetic field from the pinned layer can be reduced.

図3に示す構造のMTJ記憶素子において、磁化自由層25の磁気異方性が電圧に対してリニアに変化すると仮定する。この仮定は現実のCoFeB層の振る舞いに略一致する。このとき、電圧変化に対する磁気異方性の変化率、即ち電圧と異方性磁界との関係を示す直線の傾きが、前述の書き込み動作に成功するか否かを決定する主要なパラメータとなる。上記構造のMTJ記憶素子に対してマイクロマグネティックシミュレーションを実行し、前述の書き込み動作に成功するために必要な最も小さい傾きを求めた。以下に、図3に示す構造のMTJ記憶素子に対するマイクロマグネティックシミュレーションについて説明する。なおこのシミュレーションにおいては、外部磁場が印加されていない状態でのMTJ記憶素子の特性を調べている。   In the MTJ memory element having the structure shown in FIG. 3, it is assumed that the magnetic anisotropy of the magnetization free layer 25 changes linearly with respect to the voltage. This assumption substantially matches the behavior of the actual CoFeB layer. At this time, the rate of change of magnetic anisotropy with respect to the voltage change, that is, the slope of the straight line indicating the relationship between the voltage and the anisotropic magnetic field is a main parameter for determining whether or not the above-described write operation is successful. A micromagnetic simulation was performed on the MTJ memory element having the above-described structure, and the smallest inclination necessary to succeed in the above-described write operation was obtained. Hereinafter, a micromagnetic simulation for the MTJ memory element having the structure shown in FIG. 3 will be described. In this simulation, the characteristics of the MTJ memory element in a state where no external magnetic field is applied are examined.

図4は、図3に示す磁化自由層が示す電圧と異方性磁界との関係を示す図である。横軸は電界を示し、縦軸左側は異方性磁界を示す。横軸の電界値はトンネル絶縁膜1nmあたりにかかる電圧値を示している。また縦軸右側には、左側の異方性磁界に対応する界面磁気異方性エネルギーを示す。磁化自由層25が示す電圧と異方性磁界との関係が、点40乃至42を通る直線として示される。電圧0Vにおいて、点40に示す位置の異方性磁界は1.89T(テスラ)に設定した。電圧V1において、点41に示す位置の異方性磁界は1.7Tに設定した。電圧V2(>V1)において、点42に示す位置の異方性磁界は1.47Tに設定した。この異方性磁界には、反磁界の影響は含まれないとした。   FIG. 4 is a diagram showing the relationship between the voltage and the anisotropic magnetic field indicated by the magnetization free layer shown in FIG. The horizontal axis represents the electric field, and the left side of the vertical axis represents the anisotropic magnetic field. The electric field value on the horizontal axis indicates the voltage value applied per 1 nm of the tunnel insulating film. On the right side of the vertical axis, interfacial magnetic anisotropy energy corresponding to the left anisotropic magnetic field is shown. The relationship between the voltage indicated by the magnetization free layer 25 and the anisotropic magnetic field is shown as a straight line passing through the points 40 to 42. At a voltage of 0 V, the anisotropic magnetic field at the position indicated by the point 40 was set to 1.89 T (Tesla). At the voltage V1, the anisotropic magnetic field at the position indicated by the point 41 was set to 1.7T. At the voltage V2 (> V1), the anisotropic magnetic field at the position indicated by the point 42 was set to 1.47T. This anisotropic magnetic field does not include the influence of the demagnetizing field.

また、フリー層の飽和磁化を1720emu/cm、分極率0.6、交換スティフネス定数を1×10−6erg/cm、ダンピング定数を0.01とした。 The saturation magnetization of the free layer was 1720 emu / cm 3 , the polarizability was 0.6, the exchange stiffness constant was 1 × 10 −6 erg / cm 2 , and the damping constant was 0.01.

上記の電圧0Vにおける1.89Tの異方性磁界は、MTJ記憶素子が記憶状態を保持するために必要な保持力を実現する値である。電圧V1における1.7Tと電圧V2における1.47Tとは、以下のようにして決められる。   The anisotropic magnetic field of 1.89 T at the voltage of 0 V is a value that realizes a holding force necessary for the MTJ memory element to hold the memory state. 1.7T at the voltage V1 and 1.47T at the voltage V2 are determined as follows.

反平行状態の書き込みであっても、平行状態の書き込みであっても、磁気異方性が小さくなるほど、書き込みがし易くなる。反平行状態の書き込みについては、前述のように磁気異方性が減少(即ち保持力が減少)した状態においてスピン注入効果が働くことにより実現される。この反平行状態の書き込みのために必要な異方性磁界の上限と電流値の下限とを、マイクロマグネティックシミュレーションにより求めることができる。このようにして求められた異方性磁界が上記の1.7Tである。またこのようにして求められた電流密度は2×10A/cmであった。 Whether writing in an antiparallel state or writing in a parallel state, the smaller the magnetic anisotropy, the easier it is to write. As described above, writing in the antiparallel state is realized by the spin injection effect acting in a state where the magnetic anisotropy is reduced (that is, the coercive force is reduced). The upper limit of the anisotropic magnetic field and the lower limit of the current value necessary for writing in the antiparallel state can be obtained by micromagnetic simulation. The anisotropic magnetic field thus obtained is 1.7T described above. Further, the current density thus determined was 2 × 10 6 A / cm 2 .

また平行状態の書き込みについては、磁気異方性の減少に起因する磁化方向を下に向ける効果が働くことにより実現される。この平行状態の書き込みのために必要な異方性磁界の上限を、マイクロマグネティックシミュレーションにより求めることができる。このようにして求められた異方性磁界が上記の1.47Tである。このときの電圧V2を2.0Vに設定する。異方性磁界と電圧との関係は線形となるので、異方性磁界が1.47Tのときの電圧V2が2.0Vである場合、異方性磁界が1.7Tのときの電圧V1は0.9Vとなる。電圧V1(=0.9V)のときの電流密度は2×10A/cmであるので、抵抗面積積RA(単位面積あたりの抵抗値)は45Ω・μmとなる。またこのときの電圧変化に対する磁気異方性エネルギーの変化率(図4の直線の傾き)は180fJ/Vmであった。 The writing in the parallel state is realized by the effect of directing the magnetization direction downward due to the decrease in magnetic anisotropy. The upper limit of the anisotropic magnetic field necessary for writing in the parallel state can be obtained by micromagnetic simulation. The anisotropic magnetic field thus obtained is 1.47T described above. The voltage V2 at this time is set to 2.0V. Since the relationship between the anisotropic magnetic field and the voltage is linear, when the voltage V2 when the anisotropic magnetic field is 1.47T is 2.0V, the voltage V1 when the anisotropic magnetic field is 1.7T is 0.9V. Since the current density at the voltage V1 (= 0.9 V) is 2 × 10 6 A / cm 2 , the resistance area product RA (resistance value per unit area) is 45 Ω · μm 2 . The rate of change of magnetic anisotropy energy with respect to the voltage change at this time (straight line in FIG. 4) was 180 fJ / Vm.

図5は、図3に示す磁化自由層が示すMHループで、電流が流れない場合の図である。図5に示す磁化自由層25のMHループ(磁気ヒステリシス曲線)は、マイクロマグネティックシミュレーションにより求められた特性である。磁化自由層25の磁気異方性は印加電圧により変化するため、磁化自由層25のMHループ(磁気ヒステリシス曲線)も印加電圧に応じて変化する。図5において、ヒステリシス曲線51は、印加電圧が0Vであり異方性磁界が1.89Tのときの特性である。ヒステリシス曲線52は、電圧印加により異方性磁界が1.7Tに減少したときの特性である。ヒステリシス曲線53は、電圧印加により異方性磁界が1.6Tに減少したのときの特性である。ヒステリシス曲線54は、電圧印加により異方性磁界が1.3Tに減少したときの特性である。図5に示されるように、印加電圧が大きくなるほどヒステリシス曲線が狭くなり且つ傾きが小さくなり、磁化自由層25の保持力が小さくなっていることが分かる。   FIG. 5 is a diagram showing a case where no current flows in the MH loop shown by the magnetization free layer shown in FIG. The MH loop (magnetic hysteresis curve) of the magnetization free layer 25 shown in FIG. 5 is a characteristic obtained by micromagnetic simulation. Since the magnetic anisotropy of the magnetization free layer 25 changes according to the applied voltage, the MH loop (magnetic hysteresis curve) of the magnetization free layer 25 also changes according to the applied voltage. In FIG. 5, a hysteresis curve 51 is a characteristic when the applied voltage is 0 V and the anisotropic magnetic field is 1.89T. The hysteresis curve 52 is a characteristic when the anisotropic magnetic field is reduced to 1.7 T by voltage application. The hysteresis curve 53 is a characteristic when the anisotropic magnetic field is reduced to 1.6 T by voltage application. The hysteresis curve 54 is a characteristic when the anisotropic magnetic field is reduced to 1.3 T by voltage application. As shown in FIG. 5, it can be seen that as the applied voltage increases, the hysteresis curve becomes narrower and the inclination becomes smaller, and the coercive force of the magnetization free layer 25 becomes smaller.

図6は、図3に示すMTJ記憶素子に対して書き込み動作において印加する電圧パルスの波形を示す図である。横軸は時間であり、縦軸は電圧である。マイクロマグネティックシミュレーションにおいて、反平行状態の書き込み時に印加する電圧パルスの電圧値V1は0.9Vであり、電圧パルスの幅(即ち第1の期間の長さ)は50nsである。この電圧パルスは図6において、0nsから50nsの期間において印加される。平行状態の書き込み時に印加する電圧パルスの電圧値V2は2.0Vであり、電圧パルスの幅(即ち第2の期間の長さ)は2nsである。この電圧パルスは図6において、100nsから102nsの期間において印加される。   FIG. 6 is a diagram showing a waveform of a voltage pulse applied to the MTJ memory element shown in FIG. 3 in a write operation. The horizontal axis is time, and the vertical axis is voltage. In the micromagnetic simulation, the voltage value V1 of the voltage pulse applied at the time of writing in the antiparallel state is 0.9 V, and the width of the voltage pulse (that is, the length of the first period) is 50 ns. This voltage pulse is applied in the period from 0 ns to 50 ns in FIG. The voltage value V2 of the voltage pulse applied at the time of writing in the parallel state is 2.0 V, and the width of the voltage pulse (that is, the length of the second period) is 2 ns. This voltage pulse is applied in the period of 100 ns to 102 ns in FIG.

図7は、図3に示すMTJ記憶素子に対して書き込み動作を行ったときの正規化TMRの変化を示す図である。マイクロマグネティックシミュレーションにおいて、図3に示すMTJ記憶素子に対して図6に示す電圧パルスを印加することにより、図7に示すように正規化TMRの値が変化する。電圧値V1が0.9Vでパルス幅が50nsの電圧パルスを印加することで、0状態(平行状態)を記憶していたMTJ記憶素子が1状態(反平行状態)に書き込まれている。また電圧値V2が2.0Vでパルス幅が2nsの電圧パルスを印加することで、1状態(反平行状態)を記憶していたMTJ記憶素子が0状態(平行状態)に書き込まれている。   FIG. 7 is a diagram showing a change in normalized TMR when a write operation is performed on the MTJ memory element shown in FIG. In the micromagnetic simulation, by applying the voltage pulse shown in FIG. 6 to the MTJ memory element shown in FIG. 3, the normalized TMR value changes as shown in FIG. By applying a voltage pulse having a voltage value V1 of 0.9 V and a pulse width of 50 ns, the MTJ storage element that has stored the 0 state (parallel state) is written in the 1 state (antiparallel state). In addition, by applying a voltage pulse having a voltage value V2 of 2.0 V and a pulse width of 2 ns, the MTJ storage element that has stored one state (anti-parallel state) is written to zero state (parallel state).

上述の1状態書き込み及び0状態書き込みにおいて消費される電力を、従来のスピン注入効果のみによる書き込み動作において消費される電力と比較すると、1状態書き込みと0状態書き込みとの間の平均で、約1/3の消費電力で書き込みを実現できる。即ち、書き込み消費電力を70%近く削減することが可能となる。   When the power consumed in the above-described 1-state write and 0-state write is compared with the power consumed in the conventional write operation using only the spin injection effect, the average between the 1-state write and the 0-state write is about 1 Writing can be realized with power consumption of / 3. That is, it is possible to reduce the write power consumption by nearly 70%.

図8は図3に示すMTJ記憶素子に対して電圧値V2の電圧を印加したときの正規化TMRの変化を詳細に示す図である。0状態から1状態に書き込まれた後のMTJ記憶素子に対して、時間100nsにおいて2.0Vの電圧の印加を開始すると、波形61に示すように正規化TMRが急激に減少する。このときMTJ記憶素子は高抵抗状態から低抵抗状態に変化し、素子に流れる電流密度は2×10A/cmから4×10A/cmの間で変化する。そのまま2.0Vの電圧を印加し続けると、正規化TMRは波形62に示すように増加し、その後、波形63に示すように振動を続ける。この正規化TMRの増加は、MTJ記憶素子に流れる電流がもたらすスピン注入効果によるものである。 FIG. 8 is a diagram showing in detail the change in normalized TMR when the voltage V2 is applied to the MTJ memory element shown in FIG. When the application of a voltage of 2.0 V to the MTJ memory element after being written from the 0 state to the 1 state is started at time 100 ns, the normalized TMR rapidly decreases as shown by the waveform 61. At this time, the MTJ memory element changes from the high resistance state to the low resistance state, and the current density flowing through the element changes between 2 × 10 6 A / cm 2 and 4 × 10 6 A / cm 2 . If the voltage of 2.0 V is continuously applied as it is, the normalized TMR increases as shown by the waveform 62 and then continues to vibrate as shown by the waveform 63. This increase in normalized TMR is due to the spin injection effect caused by the current flowing in the MTJ memory element.

2.0Vの電圧を印加し続けるのではなく、電圧印加開始後2nsの時点t1で電圧印加を停止すると、波形64に示すように正規化TMRは0に収束する。これは電圧が印加されなくなることにより、磁気異方性が充分に大きな値となり、垂直方向に磁化が向くように磁化自由層が振る舞うためである。   If the voltage application is stopped at the time t1 of 2 ns after the voltage application is started instead of continuing to apply the voltage of 2.0 V, the normalized TMR converges to 0 as shown by the waveform 64. This is because when the voltage is not applied, the magnetic anisotropy becomes a sufficiently large value, and the magnetization free layer behaves so that the magnetization is oriented in the vertical direction.

また電圧印加開始後50nsの時点t2(図8で150nsの位置)で電圧印加を停止すると、波形65に示すように正規化TMRは1に収束する。このようにスピン注入効果により正規化TMRが充分に1に近づいた後に電圧印加を停止した場合、MTJ記憶素子は0側ではなく1側に磁化方向が向く結果となる。   Further, when the voltage application is stopped at the time t2 of 50 ns after the start of voltage application (position of 150 ns in FIG. 8), the normalized TMR converges to 1 as shown by the waveform 65. As described above, when the voltage application is stopped after the normalized TMR is sufficiently close to 1 by the spin injection effect, the magnetization direction of the MTJ memory element is directed to the 1 side instead of the 0 side.

図9は、図3に示す磁化自由層の磁化方向が変化する際の磁化方向の軌跡の一例を示す図である。マイクロマグネティックシミュレーションにおいて、図3に示すMTJ記憶素子に対して電圧値2.0Vの電圧を印加し続けると、磁化自由層の磁化方向は図9に示すような軌跡を示す。   FIG. 9 is a diagram illustrating an example of the locus of the magnetization direction when the magnetization direction of the magnetization free layer illustrated in FIG. 3 changes. In the micromagnetic simulation, when a voltage of 2.0 V is continuously applied to the MTJ memory element shown in FIG. 3, the magnetization direction of the magnetization free layer shows a locus as shown in FIG.

図9(a)及び(b)において、図示される球体の垂直軸方向は磁化自由層の厚さ方向に対応し、球体の水平断面は磁化自由層の面内方向に対応する。磁化自由層の磁化は、球体の中心を起点とするベクトルで表される。図9に示される軌跡は、磁化自由層の磁化を示すベクトルの終点が描く軌跡である。   9A and 9B, the vertical axis direction of the illustrated sphere corresponds to the thickness direction of the magnetization free layer, and the horizontal cross section of the sphere corresponds to the in-plane direction of the magnetization free layer. The magnetization of the magnetization free layer is represented by a vector starting from the center of the sphere. The locus shown in FIG. 9 is a locus drawn by the end point of the vector indicating the magnetization of the magnetization free layer.

点71は、1状態に書き込まれたMTJ記憶素子の磁化自由層の磁化を示す。MTJ記憶素子に対して2.0Vの電圧の印加を開始すると、軌跡72で示すように磁化方向は0状態の方向(図面下方向)に向かい動き始める。その後2.0Vの電圧を印加し続けると、軌跡73に示すように、上向きよりも下向きに近い方向を向きながら磁化方向は歳差運動を行う。   A point 71 represents the magnetization of the magnetization free layer of the MTJ memory element written in one state. When application of a voltage of 2.0 V to the MTJ memory element is started, the magnetization direction starts to move toward the zero state (downward in the drawing) as indicated by a locus 72. Thereafter, when a voltage of 2.0 V is continuously applied, the magnetization direction precesses while facing a direction closer to the lower side than the upper side as indicated by a locus 73.

図9(a)は電圧印加開始してから5nsまでの軌跡を示す。図9(b)は電圧印加開始後5nsから10nsまでの軌跡を示す。電圧印加開始後5nsの時点において点74に示すように下側を向いていた磁化方向は、その後下向きよりも上向きに近い方向を向き、軌跡75に示すように上側を向きながらの歳差運動を続ける。   FIG. 9A shows a trajectory from the start of voltage application to 5 ns. FIG. 9B shows a locus from 5 ns to 10 ns after the start of voltage application. At 5 ns after the start of voltage application, the magnetization direction facing downward as indicated by a point 74 is directed to a direction closer to upward than downward and thereafter precessing while facing upward as indicated by a locus 75. to continue.

このように磁化自由層の磁気異方性の減少に伴い磁化方向が歳差運動を行うが、この歳差運動の中心方向は電圧印加の初期の期間においては図9(a)に示すように水平方向よりも下向きに近い方向を向いている。この初期の歳差運動の中心方向が下向きに近い方向を向く際には、磁化固定層の磁化方向の影響が存在し、磁化自由層のMHループ(磁気ヒステリシス曲線)が正磁場側にシフトしていると、磁化方向が下を向きやすくなる。その後、磁化方向を上向きに向かわせるように働くスピン注入の効果が大きくなるにつれ、歳差運動の中心方向が図9(b)に示すように水平方向よりも上向きに近い方向を向き、徐々に上向きに近づいていく。   Thus, the magnetization direction precesses as the magnetic anisotropy of the magnetization free layer decreases. The center direction of this precession is as shown in FIG. 9A during the initial period of voltage application. The direction is closer to the downward direction than the horizontal direction. When the initial precession center direction is close to the downward direction, there is an influence of the magnetization direction of the magnetization fixed layer, and the MH loop (magnetic hysteresis curve) of the magnetization free layer shifts to the positive magnetic field side. If it is, it becomes easy to turn the magnetization direction downward. Thereafter, as the effect of spin injection that works to turn the magnetization direction upward increases, the center direction of the precession moves closer to the upward direction than the horizontal direction as shown in FIG. Approaching upwards.

図10は、図3に示すMTJ記憶素子に対して電圧値V2の電圧を印加したときの正規化TMRの変化を示す図である。前述のマイクロマグネティックシミュレーションでは、電圧値V1が0.9Vでパルス幅が50nsの電圧パルスを印加することで、0状態(平行状態)を記憶していたMTJ記憶素子が1状態(反平行状態)に書き込まれている。また電圧値V2が2.0Vでパルス幅が2nsの電圧パルスを印加することで、1状態(反平行状態)を記憶していたMTJ記憶素子が0状態(平行状態)に書き込まれている。反平行状態への書き込みに用いた電圧値0.9Vは、消費電力削減を考えて、書き込み可能な電流値のうちで最小の電流値に対応する電圧値となっている。しかしながら、V1<V2となることは反平行状態の書き込みのために必須な要件ではなく、例えばV1をV2と等しい電圧値(2.0V)に設定しても、反平行状態の書き込みは可能である。   FIG. 10 is a diagram showing a change in normalized TMR when a voltage of voltage value V2 is applied to the MTJ memory element shown in FIG. In the above-described micromagnetic simulation, by applying a voltage pulse having a voltage value V1 of 0.9 V and a pulse width of 50 ns, the MTJ storage element that has stored the 0 state (parallel state) is in the 1 state (antiparallel state). Is written on. In addition, by applying a voltage pulse having a voltage value V2 of 2.0 V and a pulse width of 2 ns, the MTJ storage element that has stored one state (anti-parallel state) is written to zero state (parallel state). The voltage value of 0.9 V used for writing in the antiparallel state is a voltage value corresponding to the minimum current value among writable current values in consideration of power consumption reduction. However, V1 <V2 is not an essential requirement for writing in the antiparallel state. For example, even when V1 is set to a voltage value (2.0 V) equal to V2, writing in the antiparallel state is possible. is there.

図10は、マイクロマグネティックシミュレーションでは、電圧値が2.0Vでパルス幅が20nsの電圧パルスを印加することで、0状態(平行状態)を記憶していたMTJ記憶素子が1状態(反平行状態)に書き込まれている。なお図10に示す条件では電圧印加開始後20nsで電圧の印加を停止している。図8に示される0nsから50nsの間の波形と図10に示される波形とを比較すれば分かるように、0.9Vを印加した場合(図8)よりも2.0Vを印加した場合(図10)の方が、反平行状態に向かい立ち上がるタイミングがより早くなっている。従って、図10の場合には、図8に示す反平行状態の書き込みよりも早い時間で反平行状態への書き込みが終了する可能性があり、図8の場合と比較して電圧値及び電流値が大きくなっていても、それほど消費電力は大きくならない可能性がある。   FIG. 10 shows that in the micromagnetic simulation, by applying a voltage pulse having a voltage value of 2.0 V and a pulse width of 20 ns, the MTJ storage element storing the 0 state (parallel state) is in the 1 state (antiparallel state). ) Is written. Note that, under the conditions shown in FIG. 10, the voltage application is stopped 20 ns after the voltage application is started. As can be seen by comparing the waveform between 0 ns and 50 ns shown in FIG. 8 with the waveform shown in FIG. 10, the case where 2.0 V is applied rather than the case where 0.9 V is applied (FIG. 8) (FIG. 8). In 10), the timing of rising toward the antiparallel state is earlier. Therefore, in the case of FIG. 10, the writing in the antiparallel state may be completed in a time earlier than the writing in the antiparallel state shown in FIG. 8, and the voltage value and the current value are compared with the case of FIG. There is a possibility that the power consumption does not increase so much even if the value of.

以上説明したMTJ記憶素子の第1の実施例では、図5に示されるようにMHループの中心が正磁場側にシフトしている。以下に説明するMTJ記憶素子の第2の実施例では、MHループの中心が磁場ゼロ付近に位置するように調整される。   In the first embodiment of the MTJ memory element described above, the center of the MH loop is shifted to the positive magnetic field side as shown in FIG. In the second embodiment of the MTJ memory element described below, the center of the MH loop is adjusted so as to be located near the magnetic field zero.

第2の実施例のMTJ記憶素子の構造は図3に示す構造と同一であり、第1の実施例と同様に直径20nmの円形状をしている。但し、膜厚が第1の実施例のMTJ記憶素子の場合と異なる。第2の実施例のMTJ記憶素子では、第1層22のCoPtは、厚さが6nmであり、第1の実施例の5nmと比較して厚くなっている。また第8層29のCoPtは、厚さが6nmであり、第1の実施例の5nmと比較して厚くなっている。また第10層31のCoPtは厚さが9nmであり、第1の実施例の7nmと比較して厚くなっている。このようにCoPtの膜厚を増加させることにより、MHループのシフトを小さくすることができる。   The structure of the MTJ memory element of the second embodiment is the same as the structure shown in FIG. 3, and has a circular shape with a diameter of 20 nm as in the first embodiment. However, the film thickness is different from that of the MTJ memory element of the first embodiment. In the MTJ memory element of the second embodiment, the CoPt of the first layer 22 has a thickness of 6 nm, which is thicker than the 5 nm of the first embodiment. The CoPt of the eighth layer 29 has a thickness of 6 nm, which is thicker than 5 nm of the first example. The CoPt of the tenth layer 31 has a thickness of 9 nm, which is thicker than 7 nm of the first embodiment. By increasing the CoPt film thickness in this way, the shift of the MH loop can be reduced.

図11は、第2の実施例のMTJ記憶素子の磁化自由層が示す電圧と異方性磁界との関係を示す図である。横軸は電界を示し、縦軸左側は異方性磁界を示す。横軸の電界値はトンネル絶縁膜1nmあたりにかかる電圧値を示している。また縦軸右側には、左側の異方性磁界に対応する界面磁気異方性エネルギーを示す。磁化自由層25が示す電圧と異方性磁界との関係が、点80乃至82を通る直線として示される。電圧0Vにおいて、点80に示す位置の異方性磁界は1.89T(テスラ)に設定した。電圧V1において、点81に示す位置の異方性磁界は1.7Tに設定した。電圧V2(>V1)において、点82に示す位置の異方性磁界は1.2Tに設定した。   FIG. 11 is a diagram illustrating the relationship between the voltage and the anisotropic magnetic field exhibited by the magnetization free layer of the MTJ memory element according to the second embodiment. The horizontal axis represents the electric field, and the left side of the vertical axis represents the anisotropic magnetic field. The electric field value on the horizontal axis indicates the voltage value applied per 1 nm of the tunnel insulating film. On the right side of the vertical axis, interfacial magnetic anisotropy energy corresponding to the left anisotropic magnetic field is shown. The relationship between the voltage indicated by the magnetization free layer 25 and the anisotropic magnetic field is shown as a straight line passing through the points 80 to 82. At a voltage of 0 V, the anisotropic magnetic field at the position indicated by the point 80 was set to 1.89 T (Tesla). At the voltage V1, the anisotropic magnetic field at the position indicated by the point 81 was set to 1.7T. At the voltage V2 (> V1), the anisotropic magnetic field at the position indicated by the point 82 was set to 1.2T.

上記の電圧0Vにおける1.89Tの異方性磁界は、MTJ記憶素子が記憶状態を保持するために必要な保持力を実現する値である。電圧V1における1.7Tと電圧V2における1.2Tとは、第1の実施例の場合と同様に決められる。即ち、反平行状態の書き込みのために必要な異方性磁界の上限と電流値の下限とを、マイクロマグネティックシミュレーションにより求めることができる。このようにして求められた異方性磁界が上記の1.7Tである。またこのようにして求められた電流密度は2×10A/cmであった。 The anisotropic magnetic field of 1.89 T at the voltage of 0 V is a value that realizes a holding force necessary for the MTJ memory element to hold the memory state. 1.7T at the voltage V1 and 1.2T at the voltage V2 are determined in the same manner as in the first embodiment. That is, the upper limit of the anisotropic magnetic field and the lower limit of the current value necessary for writing in the antiparallel state can be obtained by micromagnetic simulation. The anisotropic magnetic field thus obtained is 1.7T described above. Further, the current density thus determined was 2 × 10 6 A / cm 2 .

また平行状態の書き込みのために必要な異方性磁界の上限を、マイクロマグネティックシミュレーションにより求めることができる。このようにして求められた異方性磁界が上記の1.2Tである。このときの電圧V2を2.0Vに設定する。異方性磁界と電圧との関係は線形となるので、異方性磁界が1.2Tのときの電圧V2が2.0Vである場合、異方性磁界が1.7Tのときの電圧V1は約0.55Vとなる。電圧V1(=約0.55V)のときの電流密度は2×10A/cmであるので、抵抗面積積RA(単位面積あたりの抵抗値)は28Ω・μmとなる。またこのときの電圧変化に対する磁気異方性エネルギーの変化率(図11の直線の傾き)は297fJ/Vmであった。 In addition, the upper limit of the anisotropic magnetic field necessary for writing in the parallel state can be obtained by micromagnetic simulation. The anisotropic magnetic field thus obtained is 1.2T described above. The voltage V2 at this time is set to 2.0V. Since the relationship between the anisotropic magnetic field and the voltage is linear, when the voltage V2 when the anisotropic magnetic field is 1.2T is 2.0V, the voltage V1 when the anisotropic magnetic field is 1.7T is It will be about 0.55V. Since the current density at the voltage V1 (= about 0.55 V) is 2 × 10 6 A / cm 2 , the resistance area product RA (resistance value per unit area) is 28 Ω · μm 2 . Further, the rate of change of magnetic anisotropy energy with respect to the voltage change at this time (straight line in FIG. 11) was 297 fJ / Vm.

図12は、第2の実施例のMTJ記憶素子における磁化自由層が示すMHループで、電流が流れない場合の図である。図12に示す磁化自由層25のMHループ(磁気ヒステリシス曲線)は、マイクロマグネティックシミュレーションにより求められた特性である。図12において、ヒステリシス曲線91は、印加電圧が0Vであり異方性磁界が1.89Tのときの特性である。ヒステリシス曲線92は、電圧印加により異方性磁界が1.7Tに減少したときの特性である。ヒステリシス曲線93は、電圧印加により異方性磁界が1.45Tに減少したときの特性である。ヒステリシス曲線94は、電圧印加により異方性磁界が1.3Tに減少したときの特性である。図12に示されるように、印加電圧が大きくなるほどヒステリシス曲線が狭くなり且つ傾きが小さくなり、磁化自由層25の保持力が小さくなっていることが分かる。またヒステリシス曲線のシフトが小さく、ヒステリシス曲線のループ中心が略磁場ゼロの付近に位置するように調整されていることが分かる。   FIG. 12 is a diagram showing a case where no current flows in the MH loop indicated by the magnetization free layer in the MTJ memory element of the second embodiment. The MH loop (magnetic hysteresis curve) of the magnetization free layer 25 shown in FIG. 12 is a characteristic obtained by micromagnetic simulation. In FIG. 12, a hysteresis curve 91 is a characteristic when the applied voltage is 0 V and the anisotropic magnetic field is 1.89T. The hysteresis curve 92 is a characteristic when the anisotropic magnetic field is reduced to 1.7 T by voltage application. The hysteresis curve 93 is a characteristic when the anisotropic magnetic field is reduced to 1.45 T by voltage application. The hysteresis curve 94 is a characteristic when the anisotropic magnetic field is reduced to 1.3 T by voltage application. As shown in FIG. 12, it can be seen that as the applied voltage increases, the hysteresis curve becomes narrower and the inclination becomes smaller, and the coercive force of the magnetization free layer 25 becomes smaller. It can also be seen that the shift of the hysteresis curve is small and the loop center of the hysteresis curve is adjusted so as to be located in the vicinity of substantially zero magnetic field.

図13は、第2の実施例のMTJ記憶素子に対して書き込み動作を行ったときの正規化TMRの変化を示す図である。1状態への書き込みの電圧パルスの電圧値が0.9Vではなく0.55Vである以外、第2の実施例のMTJ記憶素子に対して印加する電圧パルスの条件は、第1の実施例のMTJ記憶素子に対して印加する図6に示される電圧パルスの条件と同一である。マイクロマグネティックシミュレーションにおいて、電圧値V1が0.55Vでパルス幅が50nsの電圧パルスを印加することで、0状態(平行状態)を記憶していたMTJ記憶素子が1状態(反平行状態)に書き込まれている。   FIG. 13 is a diagram illustrating a change in normalized TMR when a write operation is performed on the MTJ memory element according to the second embodiment. The voltage pulse condition applied to the MTJ memory element of the second embodiment is the same as that of the first embodiment except that the voltage value of the voltage pulse for writing to the 1 state is 0.55V instead of 0.9V. This is the same as the voltage pulse condition shown in FIG. 6 applied to the MTJ memory element. In the micromagnetic simulation, the MTJ memory element that has stored the 0 state (parallel state) is written to the 1 state (anti-parallel state) by applying a voltage pulse having a voltage value V1 of 0.55 V and a pulse width of 50 ns. It is.

0状態から1状態に書き込まれた後のMTJ記憶素子に対して、時間100nsにおいて2.0Vの電圧の印加を開始すると、波形131に示すように正規化TMRが急激に減少する。そのまま2.0Vの電圧を印加し続けると、正規化TMRは波形132に示すように増加し、その後、波形133に示すように振動を続ける。この正規化TMRの増加は、MTJ記憶素子に流れる電流がもたらすスピン注入効果によるものである。   When application of a voltage of 2.0 V is started at time 100 ns to the MTJ memory element after being written from the 0 state to the 1 state, the normalized TMR rapidly decreases as shown by the waveform 131. If the voltage of 2.0 V is continuously applied as it is, the normalized TMR increases as shown by the waveform 132 and then continues to vibrate as shown by the waveform 133. This increase in normalized TMR is due to the spin injection effect caused by the current flowing in the MTJ memory element.

2.0Vの電圧を印加し続けるのではなく、電圧印加開始後2nsの時点t21で電圧印加を停止すると、波形134に示すように正規化TMRは0に収束する。これは電圧が印加されなくなることにより、磁気異方性が充分に大きな値となり、垂直方向に磁化が向くように磁化自由層が振る舞うためである。このように、電圧値V2が2.0Vでパルス幅が2nsの電圧パルスを印加することで、1状態(反平行状態)を記憶していたMTJ記憶素子を0状態(平行状態)に書き込むことが可能となる。   If the voltage application is stopped at the time t21 of 2 ns after the voltage application is started instead of continuing to apply the voltage of 2.0 V, the normalized TMR converges to 0 as shown by the waveform 134. This is because when the voltage is not applied, the magnetic anisotropy becomes a sufficiently large value, and the magnetization free layer behaves so that the magnetization is oriented in the vertical direction. Thus, by applying a voltage pulse having a voltage value V2 of 2.0 V and a pulse width of 2 ns, the MTJ memory element that has stored one state (anti-parallel state) is written to the zero state (parallel state). Is possible.

なお電圧印加開始後20nsの時点t22(図13で120nsの位置)で電圧印加を停止すると、波形135に示すように正規化TMRは1に収束する。このようにスピン注入効果により正規化TMRが充分に1に近づいた後に電圧印加を停止した場合、MTJ記憶素子は0側ではなく1側に磁化方向が向く結果となる。   When the voltage application is stopped at time t22 (at the position of 120 ns in FIG. 13) 20 ns after the start of voltage application, the normalized TMR converges to 1 as shown by the waveform 135. As described above, when the voltage application is stopped after the normalized TMR is sufficiently close to 1 by the spin injection effect, the magnetization direction of the MTJ memory element is directed to the 1 side instead of the 0 side.

MHループが正磁場側にシフトしている第1の実施例のMTJ記憶素子の場合には、0状態の書き込みに必要な異方性磁界は1.47Tであり、このときの電圧変化に対する磁気異方性エネルギーの変化率は180fJ/Vmであった。それに対して、MHループのシフトが小さい第2の実施例のMTJ記憶素子の場合には、0状態の書き込みに必要な異方性磁界は1.2Tであり、このときの電圧変化に対する磁気異方性エネルギーの変化率は297fJ/Vmであった。このようにMHループのシフト量が大きいほど、書き換え動作を実現するために必要な異方性磁界の電圧依存性が小さくてよいことが分かる。   In the case of the MTJ memory element of the first embodiment in which the MH loop is shifted to the positive magnetic field side, the anisotropic magnetic field required for writing in the 0 state is 1.47 T, and the magnetic field against the voltage change at this time The change rate of the anisotropic energy was 180 fJ / Vm. On the other hand, in the case of the MTJ memory element of the second embodiment in which the shift of the MH loop is small, the anisotropic magnetic field required for writing in the 0 state is 1.2 T. The change rate of the isotropic energy was 297 fJ / Vm. Thus, it can be seen that the larger the MH loop shift amount, the smaller the voltage dependency of the anisotropic magnetic field necessary for realizing the rewrite operation.

以上説明したMTJ記憶素子の第1及び第2の実施例では、素子の直径は共に20nmであった。以下に説明するMTJ記憶素子の第3の実施例では、素子の直径を30nmとして、その特性をマイクロマグネティックシミュレーションにより調べた。   In the first and second embodiments of the MTJ memory element described above, the element diameter was 20 nm. In the third example of the MTJ memory element described below, the diameter of the element was set to 30 nm, and the characteristics were examined by micromagnetic simulation.

第3の実施例のMTJ記憶素子の構造は、図3に示す構造と同一であるが、第1及び第2の実施例のMTJ記憶素子と異なり直径30nmの円形状をしている。第3の実施例のMTJ記憶素子の膜厚は、第1の実施例のMTJ記憶素子の場合と同一である。
図14は、第3の実施例のMTJ記憶素子の磁化自由層が示す電圧と異方性磁界との関係を示す図である。横軸は電界を示し、縦軸左側は異方性磁界を示す。横軸の電界値はトンネル絶縁膜1nmあたりにかかる電圧値を示している。また縦軸右側には、左側の異方性磁界に対応する界面磁気異方性エネルギーを示す。磁化自由層25が示す電圧と異方性磁界との関係が、点140乃至142を通る直線として示される。電圧0Vにおいて、点140に示す位置の異方性磁界は1.89T(テスラ)に設定した。電圧V1において、点141に示す位置の異方性磁界は1.75Tに設定した。電圧V2(>V1)において、点142に示す位置の異方性磁界は1.55Tに設定した。
The structure of the MTJ memory element of the third embodiment is the same as the structure shown in FIG. 3, but has a circular shape with a diameter of 30 nm, unlike the MTJ memory element of the first and second embodiments. The thickness of the MTJ memory element of the third embodiment is the same as that of the MTJ memory element of the first embodiment.
FIG. 14 is a diagram illustrating the relationship between the voltage and the anisotropic magnetic field exhibited by the magnetization free layer of the MTJ memory element according to the third embodiment. The horizontal axis represents the electric field, and the left side of the vertical axis represents the anisotropic magnetic field. The electric field value on the horizontal axis indicates the voltage value applied per 1 nm of the tunnel insulating film. On the right side of the vertical axis, interfacial magnetic anisotropy energy corresponding to the left anisotropic magnetic field is shown. The relationship between the voltage indicated by the magnetization free layer 25 and the anisotropic magnetic field is shown as a straight line passing through the points 140 to 142. At a voltage of 0 V, the anisotropic magnetic field at the position indicated by the point 140 was set to 1.89 T (Tesla). At the voltage V1, the anisotropic magnetic field at the position indicated by the point 141 was set to 1.75T. At the voltage V2 (> V1), the anisotropic magnetic field at the position indicated by the point 142 was set to 1.55T.

上記の電圧0Vにおける1.89Tの異方性磁界は、MTJ記憶素子が記憶状態を保持するために必要な保持力を実現する値である。電圧V1における1.75Tと電圧V2における1.55Tとは、第1の実施例の場合と同様にして決定された。また反平行状態の書き込みのために必要な電流値の下限において、電流密度は0.8×10A/cmであった。 The anisotropic magnetic field of 1.89 T at the voltage of 0 V is a value that realizes a holding force necessary for the MTJ memory element to hold the memory state. 1.75T at voltage V1 and 1.55T at voltage V2 were determined in the same manner as in the first embodiment. The current density was 0.8 × 10 6 A / cm 2 at the lower limit of the current value required for writing in the antiparallel state.

また平行状態の書き込み動作時における電圧V2を2.0Vに設定すると、異方性磁界が1.75Tのときの電圧V1は約0.82Vとなる。電圧V1(=約0.82V)のときの電流密度は0.8×10A/cmであるので、抵抗面積積RA(単位面積あたりの抵抗値)は約100Ω・μmとなる。またこのときの電圧変化に対する磁気異方性エネルギーの変化率(図11の直線の傾き)は146fJ/Vmであった。 If the voltage V2 during the parallel writing operation is set to 2.0V, the voltage V1 when the anisotropic magnetic field is 1.75T is about 0.82V. Since the current density at the voltage V1 (= about 0.82 V) is 0.8 × 10 6 A / cm 2 , the resistance area product RA (resistance value per unit area) is about 100 Ω · μm 2 . Further, the rate of change of magnetic anisotropy energy with respect to the voltage change at this time (straight line in FIG. 11) was 146 fJ / Vm.

図15は、第3の実施例のMTJ記憶素子に対して書き込み動作を行ったときの正規化TMRの変化を示す図である。1状態への書き込みの電圧パルスの電圧値は0.82Vであり、この電圧パルスのパルス幅は50nsである。0状態への書き込みの電圧パルスの電圧値は2.0Vであり、この電圧パルスのパルス幅は5nsである。マイクロマグネティックシミュレーションにおいて、電圧値V1が0.82Vでパルス幅が50nsの電圧パルスを印加することで、0状態(平行状態)を記憶していたMTJ記憶素子が1状態(反平行状態)に書き込まれている。   FIG. 15 is a diagram showing a change in normalized TMR when a write operation is performed on the MTJ memory element of the third embodiment. The voltage value of the voltage pulse for writing to one state is 0.82 V, and the pulse width of this voltage pulse is 50 ns. The voltage value of the voltage pulse for writing to the 0 state is 2.0 V, and the pulse width of this voltage pulse is 5 ns. In the micromagnetic simulation, the MTJ memory element that has stored the 0 state (parallel state) is written to the 1 state (anti-parallel state) by applying a voltage pulse having a voltage value V1 of 0.82 V and a pulse width of 50 ns. It is.

0状態から1状態に書き込まれた後のMTJ記憶素子に対して、時間70nsにおいて2.0Vの電圧の印加を開始すると、波形151に示すように正規化TMRが急激に減少する。そのまま2.0Vの電圧を印加し続けると、正規化TMRは波形152に示すように増加する。この正規化TMRの増加は、MTJ記憶素子に流れる電流がもたらすスピン注入効果によるものである。   When an application of a voltage of 2.0 V is started at the time 70 ns to the MTJ memory element after being written from the 0 state to the 1 state, the normalized TMR rapidly decreases as shown by the waveform 151. If the voltage of 2.0 V is continuously applied as it is, the normalized TMR increases as shown by the waveform 152. This increase in normalized TMR is due to the spin injection effect caused by the current flowing in the MTJ memory element.

2.0Vの電圧を印加し続けるのではなく、電圧印加開始後5.0nsの時点t31で電圧印加を停止すると、波形153に示すように正規化TMRは0に収束していく。これは電圧が印加されなくなることにより、磁気異方性が充分に大きな値となり、垂直方向に磁化が向くように磁化自由層が振る舞うためである。このように、電圧値V2が2.0Vでパルス幅が5.0nsの電圧パルスを印加することで、1状態(反平行状態)を記憶していたMTJ記憶素子を0状態(平行状態)に書き込むことが可能となる。   If the voltage application is stopped at the time t31 of 5.0 ns after the voltage application is started instead of continuing to apply the voltage of 2.0 V, the normalized TMR converges to 0 as shown by the waveform 153. This is because when the voltage is not applied, the magnetic anisotropy becomes a sufficiently large value, and the magnetization free layer behaves so that the magnetization is oriented in the vertical direction. In this way, by applying a voltage pulse having a voltage value V2 of 2.0 V and a pulse width of 5.0 ns, the MTJ memory element that has stored one state (anti-parallel state) is changed to zero state (parallel state). It becomes possible to write.

なお電圧印加開始後20nsの時点t32(図13で90nsの位置)で電圧印加を停止すると、波形154に示すように正規化TMRは1に収束していく。このようにスピン注入効果により正規化TMRが充分に1に近づいた後に電圧印加を停止した場合、MTJ記憶素子は0側ではなく1側に磁化方向が向く結果となる。   When the voltage application is stopped at time t32 (position of 90 ns in FIG. 13) 20 ns after the start of voltage application, the normalized TMR converges to 1 as shown by the waveform 154. As described above, when the voltage application is stopped after the normalized TMR is sufficiently close to 1 by the spin injection effect, the magnetization direction of the MTJ memory element is directed to the 1 side instead of the 0 side.

直径が20nmである第1の実施例のMTJ記憶素子の場合には、0状態の書き込みに必要な異方性磁界は1.47Tであり、このときの電圧変化に対する磁気異方性エネルギーの変化率は180fJ/Vmであった。それに対して、直径が30nmである第3の実施例のMTJ記憶素子の場合には、0状態の書き込みに必要な異方性磁界は1.55Tであり、このときの電圧変化に対する磁気異方性エネルギーの変化率は146fJ/Vmであった。このようにMTJ記憶素子のサイズ(直径)が大きいほど、書き換え動作を実現するために必要な異方性磁界の電圧依存性が小さくてよいことが分かる。   In the case of the MTJ memory element of the first embodiment having a diameter of 20 nm, the anisotropic magnetic field required for writing in the zero state is 1.47 T, and the change in magnetic anisotropy energy with respect to the voltage change at this time The rate was 180 fJ / Vm. On the other hand, in the case of the MTJ memory element of the third embodiment having a diameter of 30 nm, the anisotropic magnetic field required for writing in the 0 state is 1.55 T, and the magnetic anisotropy with respect to the voltage change at this time The change rate of sexual energy was 146 fJ / Vm. Thus, it can be seen that the larger the size (diameter) of the MTJ memory element, the smaller the voltage dependency of the anisotropic magnetic field necessary for realizing the rewrite operation.

図16は、抵抗面積積RAと電圧磁気異方性変化との関係の一例を示す図である。横軸は抵抗面積積RAを示し、縦軸は電圧変化に対する磁気異方性エネルギーの変化率(単位電圧変化あたりの磁気異方性エネルギーの変化量)を示す。曲線161は、直径が20nmである第1の実施例のMTJ記憶素子のデータに基づいて算出され、前述の書き込み動作を実行可能である電圧磁気異方性変化(単位電圧変化あたりの磁気異方性エネルギーの変化量)の下限を示す。即ち、この曲線161が示す値以上(グラフで曲線161よりも上の領域)の電圧磁気異方性変化が存在すれば、第1の実施例のMTJ記憶素子に対する本願開示の書き込み動作を成功させることができる。   FIG. 16 is a diagram illustrating an example of the relationship between the resistance area product RA and the voltage magnetic anisotropy change. The horizontal axis represents the resistance area product RA, and the vertical axis represents the rate of change of magnetic anisotropy energy with respect to voltage change (the amount of change in magnetic anisotropy energy per unit voltage change). A curve 161 is calculated based on the data of the MTJ memory element of the first embodiment having a diameter of 20 nm, and the magnetic anisotropy change (magnetic anisotropy per unit voltage change) capable of executing the above-described write operation. The lower limit of the amount of change in sexual energy). That is, if there is a change in voltage magnetic anisotropy that exceeds the value indicated by the curve 161 (the region above the curve 161 in the graph), the write operation disclosed in this application for the MTJ memory element of the first embodiment is successful. be able to.

曲線162は、直径が30nmである第2の実施例のMTJ記憶素子のデータに基づいて算出され、前述の書き込み動作を実行可能である電圧磁気異方性変化の下限を示す。即ち、この曲線162が示す値以上(グラフで曲線162よりも上の領域)の電圧磁気異方性変化が存在すれば、第3の実施例のMTJ記憶素子に対する本願開示の書き込み動作を成功させることができる。   A curve 162 is calculated based on the data of the MTJ memory element of the second embodiment having a diameter of 30 nm, and indicates the lower limit of the change in voltage magnetic anisotropy at which the above write operation can be performed. That is, if there is a change in voltage magnetic anisotropy greater than the value indicated by this curve 162 (the region above the curve 162 in the graph), the write operation disclosed in this application for the MTJ memory element of the third embodiment is successful. be able to.

1状態の書き込みの成否に関しては電流密度がコントロールするパラメータとなるが、同一値の電流密度の電流を流す場合、抵抗面積積RAが減少すると、減少率に比例して電圧が減少する。この電圧の減少にも関わらず同一値の異方性磁界を保持するためには、電流の減少に反比例して電圧時期異方性変化が増加する必要がある。従って、曲線161及び162は、抵抗面積積RAに反比例する曲線を描くことになる。   The current density is a parameter that controls the success or failure of writing in one state. However, when a current having the same current density is passed, the voltage decreases in proportion to the decrease rate when the resistance area product RA decreases. In order to maintain an anisotropic magnetic field having the same value in spite of this decrease in voltage, it is necessary to increase the voltage time anisotropy in inverse proportion to the decrease in current. Therefore, the curves 161 and 162 draw curves that are inversely proportional to the resistance area product RA.

MTJ記憶素子の構造、材料、膜厚等を適宜設計することにより、図16に示される電圧磁気異方性変化の条件を満たすようにすれば、外部磁気が印加されていない状態での同一極性の電圧パルスによる前述の書き込み動作が可能になる。図16に示されるような20nm又は30nmの直径を有するMTJ記憶素子の場合、例えば200fJ/Vm程度の電圧磁気異方性変化を有するようにMTJ記憶素子を設計すれば、本願開示の書き込み動作が可能になる。   By appropriately designing the structure, material, film thickness, etc. of the MTJ memory element so as to satisfy the conditions of voltage magnetic anisotropy change shown in FIG. 16, the same polarity when no external magnetism is applied The write operation described above can be performed by the voltage pulse. In the case of an MTJ memory element having a diameter of 20 nm or 30 nm as shown in FIG. 16, for example, if the MTJ memory element is designed to have a voltage magnetic anisotropy change of about 200 fJ / Vm, the write operation disclosed in this application can be performed. It becomes possible.

図17は、半導体記憶装置の構成の一例を示す図である。図17において、各回路シンボル又はボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された1つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の1つの機能を示したものであってもよい。   FIG. 17 is a diagram illustrating an example of the configuration of the semiconductor memory device. In FIG. 17, the boundary between each circuit or functional block indicated by each circuit symbol or box and another circuit or functional block basically indicates a functional boundary. It does not necessarily correspond to separation of electrical signals, separation of control logic, and the like. Each circuit or functional block may be one hardware module physically separated to some extent from another block, or one function in a hardware module physically integrated with another block May be shown.

図17に示す半導体記憶装置は、コントローラ170、ワード線ドライバ171、ビット線ドライバ172、MTJ記憶素子173、MOSトランジスタ174、リファレンス素子175、及びセンスアンプ176を含む。複数のMTJ記憶素子173は複数の行と複数の列とにマトリクス状に配置される。1つのMTJ記憶素子173の一端は、複数のビット線BL1,BL2,・・・のうちの対応する一本に接続され、他端はMOSトランジスタ174のチャネルの一端に接続される。MOSトランジスタ174のチャネルの他端はグランドに接続され、ゲート端はn本のワート線WL1乃至WLnのうちの対応する一本に接続される。   The semiconductor memory device shown in FIG. 17 includes a controller 170, a word line driver 171, a bit line driver 172, an MTJ memory element 173, a MOS transistor 174, a reference element 175, and a sense amplifier 176. The plurality of MTJ storage elements 173 are arranged in a matrix in a plurality of rows and a plurality of columns. One end of one MTJ storage element 173 is connected to a corresponding one of the plurality of bit lines BL1, BL2,..., And the other end is connected to one end of a channel of the MOS transistor 174. The other end of the channel of the MOS transistor 174 is connected to the ground, and the gate end is connected to a corresponding one of the n wart lines WL1 to WLn.

コントローラ170は、外部からのコマンド入力、クロック入力、アドレス入力等に応じて動作し、外部から入力されたクロック信号に同期して半導体記憶装置の動作を制御する。コントローラ170は、外部から入力されたコマンドをデコードし、デコード結果に応じて半導体記憶装置の各回路を制御することにより、MTJ記憶素子173に対する書き込み動作及び読み出し動作を実行する。具体的には、コントローラ170は、外部から入力されたアドレスをデコードし、デコード結果に応じてワード線ドライバ171及びビット線ドライバ172を制御することにより、デコード結果に応じて選択されたワード線及びビット線を駆動させる。ワード線ドライバ171が選択ワード線を活性化し、ビット線ドライバ172が選択ワード線を活性化する。活性化されたワード線と活性化ビット線とに接続されるMTJ記憶素子173とMOSトランジスタ174とに電流が流れ、MTJ記憶素子173に対する書き込み動作又は読み出し動作が実行される。   The controller 170 operates in response to an external command input, clock input, address input, and the like, and controls the operation of the semiconductor memory device in synchronization with an externally input clock signal. The controller 170 performs a write operation and a read operation on the MTJ storage element 173 by decoding a command input from the outside and controlling each circuit of the semiconductor storage device according to the decoding result. Specifically, the controller 170 decodes an address input from the outside, and controls the word line driver 171 and the bit line driver 172 according to the decoding result, thereby selecting the word line selected according to the decoding result and The bit line is driven. The word line driver 171 activates the selected word line, and the bit line driver 172 activates the selected word line. A current flows through the MTJ memory element 173 and the MOS transistor 174 connected to the activated word line and the activated bit line, and a write operation or a read operation for the MTJ memory element 173 is executed.

読み出し動作においては、MTJ記憶素子173の抵抗値に応じた電圧が選択ビット線に現れる。センスアンプ176は、一方の入力に印加される選択ビット線の電圧と、他方の入力に印加されるリファレンス素子175に応じた電圧とを比較し、両電圧の大小に応じたデータ読み出し結果を出力する。センスアンプ176が出力するデータ読み出し結果は、読み出しデータとして半導体記憶装置の外部に出力される。   In the read operation, a voltage corresponding to the resistance value of the MTJ storage element 173 appears on the selected bit line. The sense amplifier 176 compares the voltage of the selected bit line applied to one input with the voltage corresponding to the reference element 175 applied to the other input, and outputs a data read result corresponding to the magnitude of both voltages. To do. The data read result output from the sense amplifier 176 is output to the outside of the semiconductor memory device as read data.

書き込み動作においては、ワード線ドライバ171及びビット線ドライバ172が選択ワード線及び選択ビット線を適宜活性化することにより、MTJ記憶素子173に対して書き込み電圧パルスを印加する。書き込み電圧パルスのパルス幅及び必要に応じて電圧値を制御することにより、MTJ記憶素子173に対する0状態の書き込み又は1状態の書き込みを実行する。MTJ記憶素子173は前述の第1乃至第3の実施例のいずれかのMTJ記憶素子であってよく、図2(a)及び(b)に例示した電圧パルスにより、前述の書き込み動作が実行されてよい。   In the write operation, the word line driver 171 and the bit line driver 172 apply a write voltage pulse to the MTJ storage element 173 by appropriately activating the selected word line and the selected bit line. By controlling the pulse width of the write voltage pulse and, if necessary, the voltage value, writing in the 0 state or writing in the 1 state to the MTJ storage element 173 is executed. The MTJ memory element 173 may be the MTJ memory element of any of the first to third embodiments described above, and the above-described write operation is executed by the voltage pulse illustrated in FIGS. 2A and 2B. It's okay.

図17に示される半導体記憶装置においては、MTJ記憶素子173に外部磁場を印加する機構は設けられてなく、前述のようにスピン注入効果又は磁場異方性の減少に伴う平行状態書き込みの効果により、MTJ記憶素子173に対して書き込み動作を実行する。従って、低消費電力で且つ高密度の半導体記憶装置を実現することが可能となる。   In the semiconductor memory device shown in FIG. 17, a mechanism for applying an external magnetic field to the MTJ memory element 173 is not provided. Then, a write operation is performed on the MTJ storage element 173. Accordingly, it is possible to realize a semiconductor memory device with low power consumption and high density.

図18は、図17に示す半導体記憶装置の動作の一例を示す図である。図18は、ビット線BL1が選択ビット線であり、ワード線WL1が選択ワード線WL1である場合を示す。   FIG. 18 shows an example of the operation of the semiconductor memory device shown in FIG. FIG. 18 shows a case where the bit line BL1 is a selected bit line and the word line WL1 is a selected word line WL1.

図18(a)は選択ビット線BL1の電圧波形を示す。図18(b)は選択ワード線WL1の電圧波形を示す。図18(c)はセンスアンプ176に印加されるセンスアンプ活性化信号SAの電圧波形を示す。図18(d)はセンスアンプ176の出力電圧波形を示す。図18には、まず1状態の書き込み動作を行い、その書き込んだ1データを読み出し、その後0状態の書き込み動作を行い、その書き込んだ0データを読み出す動作を順次実行した場合の各信号波形が示されている。   FIG. 18A shows the voltage waveform of the selected bit line BL1. FIG. 18B shows the voltage waveform of the selected word line WL1. FIG. 18C shows the voltage waveform of the sense amplifier activation signal SA applied to the sense amplifier 176. FIG. 18D shows the output voltage waveform of the sense amplifier 176. FIG. 18 shows signal waveforms when a write operation in one state is performed, the written one data is read, a write operation in the zero state is performed thereafter, and the read operation of the written zero data is sequentially executed. Has been.

1状態の書き込み動作においては、選択ワード線WL1が活性化されて書き込み対象のMTJ記憶素子173を電圧印加可能状態として、その後選択ビット線BL1が活性化されて、1状態書き込み電圧パルスをMTJ記憶素子173に印加する。選択ビット線BL1の電圧波形が、例えば図2(a)に示す書き込み電圧パルスの波形であってよい。   In the one-state write operation, the selected word line WL1 is activated to make the MTJ storage element 173 to be written into a voltage-applicable state, and then the selected bit line BL1 is activated to store the one-state write voltage pulse in the MTJ storage. Applied to the element 173. The voltage waveform of the selected bit line BL1 may be, for example, the waveform of the write voltage pulse shown in FIG.

その後の読み出し動作においては、選択ワード線WL1が活性化されて読み出し対象のMTJ記憶素子173を電圧印加可能状態として、その後選択ビット線BL1が活性化されて、読み出し電圧パルスをMTJ記憶素子173に印加する。そのとき、センスアンプ活性化信号SAをコントローラ170からセンスアンプ176に印加することにより、センスアンプ176を活性化する。これによりセンスアンプ176が読み出しデータ判定動作を実行し、センスアンプ176の出力信号がデータ1を示す電圧値となる。   In the subsequent read operation, the selected word line WL1 is activated to set the MTJ memory element 173 to be read to a voltage application enabled state, and then the selected bit line BL1 is activated to transfer the read voltage pulse to the MTJ memory element 173. Apply. At that time, the sense amplifier activation signal SA is applied from the controller 170 to the sense amplifier 176 to activate the sense amplifier 176. As a result, the sense amplifier 176 performs a read data determination operation, and the output signal of the sense amplifier 176 becomes a voltage value indicating data 1.

0状態の書き込み動作においては、選択ワード線WL1が活性化されて書き込み対象のMTJ記憶素子173を電圧印加可能状態として、その後選択ビット線BL1が活性化されて、0状態書き込み電圧パルスをMTJ記憶素子173に印加する。選択ビット線BL1の電圧波形が、例えば図2(b)に示す書き込み電圧パルスの波形であってよい。   In the write operation in the 0 state, the selected word line WL1 is activated to make the MTJ storage element 173 to be written into a voltage-applicable state, and then the selected bit line BL1 is activated to store the 0 state write voltage pulse in the MTJ storage. Applied to the element 173. The voltage waveform of the selected bit line BL1 may be, for example, the waveform of the write voltage pulse shown in FIG.

その後の読み出し動作においては、選択ワード線WL1が活性化されて読み出し対象のMTJ記憶素子173を電圧印加可能状態として、その後選択ビット線BL1が活性化されて読み出し電圧パルスをMTJ記憶素子173に印加する。そのとき、センスアンプ活性化信号SAをコントローラ170からセンスアンプ176に印加することにより、センスアンプ176を活性化する。これによりセンスアンプ176が読み出しデータ判定動作を実行し、センスアンプ176の出力信号がデータ0を示す電圧値となる。   In the subsequent read operation, the selected word line WL1 is activated to set the MTJ memory element 173 to be read to a voltage application enabled state, and then the selected bit line BL1 is activated to apply a read voltage pulse to the MTJ memory element 173. To do. At that time, the sense amplifier activation signal SA is applied from the controller 170 to the sense amplifier 176 to activate the sense amplifier 176. As a result, the sense amplifier 176 performs a read data determination operation, and the output signal of the sense amplifier 176 has a voltage value indicating data 0.

なお選択ワード線WL1に接続された複数のMTJ記憶素子173に対して同時に書き込みを実行し、ビット線毎に0状態又は1状態の書き込みに応じた異なる電圧パルスを印加してもよい。この書き込み動作により、複数のMTJ記憶素子173に対して、それぞれ外部からの書き込みデータにビットパターンに応じた1状態又は0状態のビット値を書き込んでよい。   Note that writing may be simultaneously performed on the plurality of MTJ storage elements 173 connected to the selected word line WL1, and different voltage pulses may be applied to each bit line depending on writing in the 0 state or 1 state. With this write operation, a bit value of 1 state or 0 state corresponding to the bit pattern may be written to external write data in each of the plurality of MTJ storage elements 173.

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。   As mentioned above, although this invention was demonstrated based on the Example, this invention is not limited to the said Example, A various deformation | transformation is possible within the range as described in a claim.

10 下部電極
11 磁化自由層
12 トンネル絶縁膜
13 磁化固定層
14 上部電極
170 コントローラ
171 ワード線ドライバ
172 ビット線ドライバ
173 MTJ記憶素子
174 MOSトランジスタ
175 リファレンス素子
176 センスアンプ
DESCRIPTION OF SYMBOLS 10 Lower electrode 11 Magnetization free layer 12 Tunnel insulating film 13 Magnetization fixed layer 14 Upper electrode 170 Controller 171 Word line driver 172 Bit line driver 173 MTJ memory element 174 MOS transistor 175 Reference element 176 Sense amplifier

Claims (5)

磁化固定層と磁化自由層とを含む垂直磁化型の磁気トンネル接合記憶素子に対して磁化固定層から磁化自由層へ向かう方向に電流を流すように第1の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を反平行状態に書き込み、
前記磁気トンネル接合記憶素子に対して前記方向に電流を流すように第1の期間より短い第2の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を平行状態に書き込む
各段階を含む磁気トンネル接合記憶素子の書き込み方法。
A voltage is applied to the perpendicular magnetization type magnetic tunnel junction memory element including the magnetization fixed layer and the magnetization free layer for a first period so that a current flows in a direction from the magnetization fixed layer to the magnetization free layer. Write the tunnel junction memory element in an antiparallel state,
A magnetic tunnel including each step of writing a voltage in a parallel state by applying a voltage for a second period shorter than a first period so that a current flows in the direction to the magnetic tunnel junction memory element. A method of writing a junction memory element.
外部磁場が印加されていない状態で前記反平行状態への書き込み及び前記平行状態への書き込みを実行する請求項1記載の磁気トンネル接合記憶素子の書き込み方法。   The magnetic tunnel junction memory element writing method according to claim 1, wherein writing to the antiparallel state and writing to the parallel state are executed in a state where no external magnetic field is applied. 前記第1の期間に印加される電圧よりも前記第2の期間に印加される電圧の方が高い電圧値を有する請求項1又は2記載の磁気トンネル接合記憶素子の書き込み方法。   3. The magnetic tunnel junction memory element writing method according to claim 1, wherein the voltage applied in the second period has a higher voltage value than the voltage applied in the first period. 前記第1の期間は前記磁化自由層に対するスピン注入効果が支配的になるためにかかる期間よりも長い期間であり、前記第2の期間は前記磁化自由層に対するスピン注入効果が支配的になるためにかかる期間よりも短い期間である請求項1乃至3いずれか一項記載の磁気トンネル接合記憶素子の書き込み方法。   The first period is longer than the period required for the spin injection effect on the magnetization free layer to be dominant, and the second period is because the spin injection effect on the magnetization free layer is dominant. 4. The method for writing into a magnetic tunnel junction memory element according to claim 1, wherein the time period is shorter than a period required for the magnetic tunnel junction memory element. 磁化固定層と磁化自由層とを含む垂直磁化型の磁気トンネル接合記憶素子と、
前記磁気トンネル接合記憶素子に対して磁化固定層から磁化自由層へ向かう方向に電流を流すように第1の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を反平行状態に書き込み、前記磁気トンネル接合記憶素子に対して前記方向に電流を流すように第1の期間より短い第2の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を平行状態に書き込む制御回路と
を含む半導体記憶装置。
A perpendicular magnetization type magnetic tunnel junction memory element including a magnetization fixed layer and a magnetization free layer;
A voltage is applied to the magnetic tunnel junction memory element in a first period so that a current flows in a direction from the magnetization fixed layer to the magnetization free layer, and the magnetic tunnel junction memory element is written in an antiparallel state, A semiconductor memory device including a control circuit for applying a voltage for a second period shorter than the first period so as to cause a current to flow in the direction to the tunnel junction memory element and writing the magnetic tunnel junction memory element in a parallel state .
JP2016191969A 2016-09-29 2016-09-29 Method of writing magnetic tunnel junction memory element and semiconductor memory Pending JP2018055752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016191969A JP2018055752A (en) 2016-09-29 2016-09-29 Method of writing magnetic tunnel junction memory element and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016191969A JP2018055752A (en) 2016-09-29 2016-09-29 Method of writing magnetic tunnel junction memory element and semiconductor memory

Publications (1)

Publication Number Publication Date
JP2018055752A true JP2018055752A (en) 2018-04-05

Family

ID=61835944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016191969A Pending JP2018055752A (en) 2016-09-29 2016-09-29 Method of writing magnetic tunnel junction memory element and semiconductor memory

Country Status (1)

Country Link
JP (1) JP2018055752A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145371A1 (en) * 2022-01-25 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 Magnetoresistive element and magnetic memory
WO2023203790A1 (en) * 2022-04-19 2023-10-26 ソニーセミコンダクタソリューションズ株式会社 Storage device, electronic apparatus, and method for controlling storage device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145371A1 (en) * 2022-01-25 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 Magnetoresistive element and magnetic memory
WO2023203790A1 (en) * 2022-04-19 2023-10-26 ソニーセミコンダクタソリューションズ株式会社 Storage device, electronic apparatus, and method for controlling storage device

Similar Documents

Publication Publication Date Title
US7800942B2 (en) Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
TWI622049B (en) Magnetic memory
US10460786B2 (en) Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
KR102075332B1 (en) Circuit and method for spin-torque mram bit line and source line voltage regulation
CN109690675B (en) Novel word line pulse writing method applicable to magnetoelectric tunnel junction
WO2016159017A1 (en) Magnetic resistance effect element, magnetic memory device, manufacturing method, operation method, and integrated circuit
US7936592B2 (en) Non-volatile memory cell with precessional switching
JP5057254B2 (en) Magnetic memory element, driving method thereof, and nonvolatile memory device
US10861527B2 (en) Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
US20050259463A1 (en) Multi-bit magnetic random access memory device
JP2011526046A (en) Spin transfer torque memory nondestructive self-reference reading method
JPWO2008018266A1 (en) MRAM with variable word line drive potential
TW201724597A (en) Magnetic junction, magnetic memory and method for programming the magnetic junction
JPWO2009078202A1 (en) Magnetic memory element, driving method thereof, and nonvolatile memory device
CN112382319B (en) Self-reference storage structure and storage and calculation integrated circuit
JP5316967B2 (en) Magnetic memory element and nonvolatile memory device
TWI422083B (en) Magnetic memory lattice and magnetic random access memory
US8089802B2 (en) Memory device and memory
JP2018055752A (en) Method of writing magnetic tunnel junction memory element and semiconductor memory
Lee et al. Source line sensing in magneto-electric random-access memory to reduce read disturbance and improve sensing margin
JP2018163710A (en) Semiconductor storage device
US8149613B2 (en) Resistance variable memory device
Vatajelu et al. STT-MRAM cell reliability evaluation under process, voltage and temperature (PVT) variations
Eken et al. Spin-hall assisted STT-RAM design and discussion
Amiri et al. Low-power MRAM for nonvolatile electronics: Electric field control and spin-orbit torques