JP2018028589A - Display device and electronic equipment - Google Patents

Display device and electronic equipment Download PDF

Info

Publication number
JP2018028589A
JP2018028589A JP2016159869A JP2016159869A JP2018028589A JP 2018028589 A JP2018028589 A JP 2018028589A JP 2016159869 A JP2016159869 A JP 2016159869A JP 2016159869 A JP2016159869 A JP 2016159869A JP 2018028589 A JP2018028589 A JP 2018028589A
Authority
JP
Japan
Prior art keywords
circuit
pixel
digital data
display
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016159869A
Other languages
Japanese (ja)
Other versions
JP2018028589A5 (en
Inventor
雅史 藤田
Masafumi Fujita
雅史 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2016159869A priority Critical patent/JP2018028589A/en
Publication of JP2018028589A publication Critical patent/JP2018028589A/en
Publication of JP2018028589A5 publication Critical patent/JP2018028589A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display device that can quickly perform display having a plurality of images synthesized.SOLUTION: The display device comprises a drive circuit and a pixel unit, the drive circuit has a first circuit, the pixel unit has a first pixel and a second pixel, the first circuit has a function that determines gradation of image data input, the first circuit has the function that can input and output a first digital data and a second digital data, the first circuit has the function that, when the gradation of the second digital data is determined as a first value, outputs the first digital data, and the first circuit has the function that, when the gradation of the second digital data is determined as a second value, outputs the second digital data.SELECTED DRAWING: Figure 1

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に、本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、それらの駆動方法、またはそれらの作製方法に関する。特に、曲面に表示が可能な表示装置(表示パネル)に関する。または、曲面に表示が可能な表示装置を備える電子機器、発光装置、照明装置、またはそれらの作製方法に関する。 The present invention relates to an object, a method, or a manufacturing method. Or this invention relates to a process, a machine, a manufacture, or a composition (composition of matter). In particular, one embodiment of the present invention relates to a semiconductor device, a light-emitting device, a display device, an electronic device, a lighting device, a driving method thereof, or a manufacturing method thereof. In particular, the present invention relates to a display device (display panel) capable of displaying on a curved surface. Alternatively, the present invention relates to an electronic device, a light-emitting device, a lighting device, or a manufacturing method thereof including a display device capable of displaying on a curved surface.

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮発光装置、表示装置、電子機器、照明装置および電子機器は半導体装置を有している場合がある。 Note that in this specification and the like, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics. A transistor, a semiconductor circuit, an arithmetic device, a memory device, or the like is one embodiment of a semiconductor device. In addition, the imaging light emitting device, the display device, the electronic device, the lighting device, and the electronic device may include a semiconductor device.

近年、スマートフォンやタブレット型端末などの電子機器が広く普及し、屋外で情報通信を利用する機会が増えている。また、情報端末が備える表示装置の分野においては、限られた容量のバッテリーで長時間の動作が可能な低消費電力技術の開発が競われている。例えば、酸化物半導体を有するオフ電流の低いトランジスタを画素に用いることで、画像信号を長時間保持する低消費電力の液晶表示装置が特許文献1に開示されている。 In recent years, electronic devices such as smartphones and tablet terminals have become widespread, and opportunities for using information communication outdoors have increased. In the field of display devices included in information terminals, development of low power consumption technology capable of long-time operation with a limited battery capacity is being competed. For example, Patent Document 1 discloses a liquid crystal display device with low power consumption that holds an image signal for a long time by using a transistor having an oxide semiconductor with low off-state current for a pixel.

特開2011−141522号公報JP 2011-141522 A

上述したような表示装置を備える電子機器において、複数の画像を合成して表示するような場合、被写体の一部に情報を付加させて表示する拡張現実(AR:Augmented Reality)と呼ばれる技術が使用される。 In an electronic device including the display device as described above, when a plurality of images are combined and displayed, a technique called augmented reality (AR) that adds and displays information on a part of a subject is used. Is done.

このような場合、元の画像および付加させる画像を合成するデータ処理が必要になる。当該データ処理はデータ処理回路で行われ、処理後のデータを表示装置の駆動回路に入力し、表示部で表示する。当該データ処理にはデータ量に応じた時間を要するが、現実との整合性を得るために当該データ処理を高速に行うことが望まれる。 In such a case, data processing for combining the original image and the image to be added is necessary. The data processing is performed by the data processing circuit, and the processed data is input to the driving circuit of the display device and displayed on the display unit. The data processing requires time corresponding to the amount of data, but it is desired to perform the data processing at high speed in order to obtain consistency with the actual data.

一方で、電子機器の多くはバッテリー駆動が主流であるため、上記データ処理などを行う場合においても低消費電力化が求められている。 On the other hand, since most electronic devices are driven by a battery, low power consumption is required even when the above data processing is performed.

したがって、本発明の一態様では、複数の画像を合成した表示を高速に行える表示装置を提供することを目的の一つとする。または、画像データを合成する機能を有する駆動回路を備えた表示装置を提供することを目的の一つとする。または、表示エリアごとに表示内容に適した表示素子で表示を行う表示装置を提供することを目的の一つとする。または、低消費電力の表示装置を提供することを目的の一つとする。または、認識性の高い表示装置を提供することを目的の一つとする。または、新規な表示装置を提供することを目的の一つとする。または上記表示装置を備えた電子機器を提供することを目的の一つとする。または、新規な電子機器を提供することを目的の一つとする。 Therefore, an object of one embodiment of the present invention is to provide a display device that can display at a high speed by combining a plurality of images. Another object is to provide a display device including a driver circuit having a function of combining image data. Another object is to provide a display device that performs display with a display element suitable for display contents for each display area. Another object is to provide a display device with low power consumption. Another object is to provide a highly recognizable display device. Another object is to provide a novel display device. Another object is to provide an electronic device including the display device. Another object is to provide a new electronic device.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. In one embodiment of the present invention, it is not necessary to solve all of these problems. Problems other than those described above are naturally clarified from the description of the specification and the like, and problems other than the above can be extracted from the description of the specification and the like.

本発明の一態様は、可視光を発する機能を有する表示装置、可視光を反射する機能を有する表示装置、可視光を発する機能および可視光を反射する機能を有する表示装置、ならびに当該いずれかの表示装置を有する電子機器に関する。 One embodiment of the present invention includes a display device having a function of emitting visible light, a display device having a function of reflecting visible light, a display device having a function of emitting visible light, and a function of reflecting visible light, and any of the above The present invention relates to an electronic device having a display device.

本発明の一態様は、駆動回路と、画素ユニットと、を有する表示装置であって、駆動回路は第1の回路を有し、画素ユニットは、第1の画素と、第2の画素と、を有し、第1の回路は入力された画像データの階調を判定する機能を有し、第1の回路は、第1のデジタルデータと、第2のデジタルデータと、が入出力できる機能を有し、第1の回路は、第2のデジタルデータの階調を第1の値であると判定したときに、第1のデジタルデータを出力する機能を有し、第1の回路は、第2のデジタルデータの階調を第2の値であると判定したときに、第2のデジタルデータを出力する機能を有し、駆動回路は第1のデジタルデータを第1のアナログデータに変換して第1の画素に出力する機能を有し、駆動回路は第2のデジタルデータを第2のアナログデータに変換して第2の画素に出力する機能を有する表示装置である。 One embodiment of the present invention is a display device including a driver circuit and a pixel unit, the driver circuit includes a first circuit, and the pixel unit includes a first pixel, a second pixel, The first circuit has a function of determining the gradation of the input image data, and the first circuit has a function of inputting / outputting the first digital data and the second digital data. And the first circuit has a function of outputting the first digital data when the gradation of the second digital data is determined to be the first value. When the gradation of the second digital data is determined to be the second value, it has a function of outputting the second digital data, and the drive circuit converts the first digital data to the first analog data And the drive circuit outputs the second digital data to the second pixel. A display device having a function of outputting the second pixel is converted into log data.

また、本発明の他の一態様は、駆動回路と、画素ユニットと、を有する表示装置であって、駆動回路は第1の回路を有し、画素ユニットは、第1の画素と、第2の画素と、を有し、第1の回路は入力された画像データの階調を判定する機能を有し、第1の回路は、第1のデジタルデータと、第2のデジタルデータと、第3のデジタルデータと、第4のデジタルデータと、が入出力できる機能を有し、第1の回路は、第2のデジタルデータの階調を第1の値であると判定したときに、第1のデジタルデータおよび第3のデジタルデータを出力する機能を有し、第1の回路は、第2のデジタルデータの階調を第2の値であると判定したときに、第2のデジタルデータおよび第4のデジタルデータを出力する機能を有し、駆動回路は、第1の回路が第2のデジタルデータの階調を第1の値であると判定したときに、第1のデジタルデータを第1のアナログデータに変換して第1の画素に出力し、第3のデジタルデータを第3のアナログデータに変換して第2の画素に出力する機能を有し、駆動回路は、第1の回路が第2のデジタルデータの階調を第2の値であると判定したときに、第2のデジタルデータを第2のアナログデータに変換して第2の画素に出力し、第4のデジタルデータを第4のアナログデータに変換して第1の画素に出力する機能を有する表示装置である。 Another embodiment of the present invention is a display device including a driver circuit and a pixel unit. The driver circuit includes a first circuit. The pixel unit includes a first pixel and a second pixel. The first circuit has a function of determining the gradation of the input image data, and the first circuit has the first digital data, the second digital data, and the first 3 and 4th digital data can be input and output, and when the first circuit determines that the gradation of the second digital data is the first value, The first digital data and the third digital data are output. When the first circuit determines that the gray level of the second digital data is the second value, the second digital data And the function of outputting the fourth digital data, and the driving circuit has the first circuit When it is determined that the gray level of the second digital data is the first value, the first digital data is converted into the first analog data and output to the first pixel, and the third digital data is converted into the first digital data. 3 having a function of converting the analog data into the second pixel and outputting the analog data to the second pixel. When the driving circuit determines that the gradation of the second digital data is the second value, Display device having function of converting second digital data to second analog data and outputting to second pixel, and converting fourth digital data to fourth analog data and outputting to first pixel It is.

また、本発明の他の一態様は、駆動回路と、画素ユニットと、を有する表示装置であって、駆動回路は第1の回路および第2の回路を有し、画素ユニットは、第1の画素と、第2の画素と、を有し、第1の回路は入力された画像データの階調を判定する機能を有し、第1の回路は、第1のデジタルデータと、第2のデジタルデータと、が入出力できる機能を有し、第2の回路は、第1のアナログデータと、第2のアナログデータと、第3のアナログデータと、第4のアナログデータと、が入出力できる機能を有し、第1の回路は、第2のデジタルデータの階調を第1の値であると判定したときに、第1のデジタルデータを出力する機能を有し、第1の回路は、第2のデジタルデータの階調を第2の値であると判定したときに、第2のデジタルデータを出力する機能を有し、駆動回路は、第1の回路が第2のデジタルデータの階調を第1の値であると判定したときに、第1のデジタルデータを第1のアナログデータに変換して第2の回路に入力する機能を有し、駆動回路は、第1の回路が第2のデジタルデータの階調を第2の値であると判定したときに、第2のデジタルデータを第2のアナログデータに変換して第2の回路に入力する機能を有し、駆動回路は、第1の回路が第2のデジタルデータの階調を第1の値であると判定したときに、第2の回路は第1のアナログデータを第1の画素に出力し、第3のアナログデータを第2の画素に出力する機能を有し、駆動回路は、第1の回路が第2のデジタルデータの階調を第2の値であると判定したときに、第2の回路は第2のアナログデータを第2の画素に出力し、第4のアナログデータを第1の画素に出力する機能を有する表示装置である。 Another embodiment of the present invention is a display device including a driver circuit and a pixel unit, the driver circuit including a first circuit and a second circuit, and the pixel unit including the first circuit The first circuit has a function of determining the gradation of the input image data, the first circuit includes the first digital data, the second pixel, and the second pixel. Digital data can be input / output, and the second circuit can input / output first analog data, second analog data, third analog data, and fourth analog data. The first circuit has a function of outputting the first digital data when the gradation of the second digital data is determined to be the first value, and the first circuit Is the second digital data when the gradation of the second digital data is determined to be the second value. And the driving circuit outputs the first digital data to the first analog when the first circuit determines that the gradation of the second digital data is the first value. The driver circuit has a function of converting to data and inputting to the second circuit, and when the first circuit determines that the gradation of the second digital data is the second value, the second circuit The driver circuit has a function of converting digital data into second analog data and inputting the second analog data to the second circuit, and the driving circuit determines that the first circuit has the first digital signal gradation as the first value. The second circuit has a function of outputting the first analog data to the first pixel and outputting the third analog data to the second pixel. When it is determined that the gradation of the second digital data is the second value, the second circuit has the second analog Outputs over data to the second pixel, a display device having a function of outputting a fourth analog data to the first pixel.

第1の画素は可視光を発する機能を有する第2の表示素子を有し、第2の画素は可視光を反射する機能を有する第1の表示素子を有することができる。 The first pixel can include a second display element having a function of emitting visible light, and the second pixel can include a first display element having a function of reflecting visible light.

第1の値は第1の値は有意な画像ではないことを表す値であり、第2の値は有意な画像であることを表す値とすることができる。 The first value can be a value indicating that the first value is not a significant image, and the second value can be a value indicating that the image is a significant image.

また、第1の値は、有意な画像であることを表すしきい値より小さく、第2の値はしきい値以上とすることができる。 In addition, the first value can be smaller than a threshold value indicating that the image is significant, and the second value can be equal to or greater than the threshold value.

第1の画素および第2の画素は、チャネルが形成される半導体層に金属酸化物を含むトランジスタを有することが好ましい。 The first pixel and the second pixel preferably include a transistor including a metal oxide in a semiconductor layer where a channel is formed.

なお、本明細書中において、表示装置(表示パネル)にコネクター、例えばFPC(Flexible printed circuit)もしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、または表示素子が形成された基板にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールは、表示装置を含む場合がある。 In this specification, a module in which a connector, for example, an FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package) is attached to a display device (display panel), a module in which a printed wiring board is provided at the end of TCP, Alternatively, a module in which an IC (Integrated Circuit) is directly mounted on a substrate over which a display element is formed by a COG (Chip On Glass) method may include a display device.

本発明の一態様を用いることで、複数の画像を合成した表示を高速に行える表示装置を提供することができる。または、画像データを合成する機能を有する駆動回路を備えた表示装置を提供することができる。または、表示エリアごとに表示内容に適した表示素子で表示を行う表示装置を提供することができる。または、低消費電力の表示装置を提供することができる。または、認識性の高い表示装置を提供することができる。または、新規な表示装置を提供することができる。または上記表示装置を備えた電子機器を提供することができる。または、新規な電子機器を提供することができる。 By using one embodiment of the present invention, a display device that can display at a high speed a composite of a plurality of images can be provided. Alternatively, a display device including a driver circuit having a function of combining image data can be provided. Alternatively, it is possible to provide a display device that performs display with a display element suitable for display content for each display area. Alternatively, a display device with low power consumption can be provided. Alternatively, a highly recognizable display device can be provided. Alternatively, a novel display device can be provided. Alternatively, an electronic device including the display device can be provided. Alternatively, a novel electronic device can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.

表示装置を説明するブロック図。FIG. 11 is a block diagram illustrating a display device. 表示の具体例について説明する図。The figure explaining the specific example of a display. 表示の具体例について説明する図。The figure explaining the specific example of a display. 駆動回路を説明するブロック図。FIG. 9 is a block diagram illustrating a driver circuit. 回路ブロックの一例を説明する回路図。The circuit diagram explaining an example of a circuit block. 駆動回路を説明するブロック図。FIG. 9 is a block diagram illustrating a driver circuit. 回路ブロックの一例を説明する回路図。The circuit diagram explaining an example of a circuit block. 回路ブロックの一例を説明する回路図。The circuit diagram explaining an example of a circuit block. 画素ユニットを説明する図。The figure explaining a pixel unit. 画素ユニットを説明する図。The figure explaining a pixel unit. 表示装置の回路を説明する図および画素の上面図。4A and 4B each illustrate a circuit of a display device and a top view of a pixel. 表示装置の回路を説明する図。FIG. 6 illustrates a circuit of a display device. 表示装置の回路を説明する図および画素の上面図。4A and 4B each illustrate a circuit of a display device and a top view of a pixel. 表示装置の構成を説明する図。FIG. 6 illustrates a structure of a display device. 表示装置の構成を説明する図。FIG. 6 illustrates a structure of a display device. 駆動回路および画素ユニットの動作を説明するフローチャート。6 is a flowchart for explaining operations of a driving circuit and a pixel unit. 電子機器を説明する図。10A and 10B each illustrate an electronic device.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。 Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated. In addition, in the case where the same function is indicated, the hatch pattern is the same, and there is a case where no reference numeral is given.

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。 Note that in each drawing described in this specification, the size, the layer thickness, or the region of each component is exaggerated for simplicity in some cases. Therefore, it is not necessarily limited to the scale.

なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。 In the present specification and the like, ordinal numbers such as “first” and “second” are used for avoiding confusion between components, and are not limited numerically.

(実施の形態1)
本実施の形態では、本発明の一態様の表示装置について、図面を参照して説明する。
(Embodiment 1)
In this embodiment, a display device of one embodiment of the present invention will be described with reference to drawings.

本発明の一態様の表示装置は、判定回路を有する駆動回路と、一つの画素ユニットに異なる二つの表示素子を有し、複数の画像を合成した表示を高速に行うことができる。 The display device of one embodiment of the present invention includes a driver circuit having a determination circuit and two different display elements in one pixel unit, and can display at a high speed by combining a plurality of images.

図1は、本発明の一態様の表示装置を説明するブロック図である。図1に示す表示装置10は、駆動回路20と、駆動回路31と、駆動回路32と、画素アレイ40と、を有する。 FIG. 1 is a block diagram illustrating a display device of one embodiment of the present invention. The display device 10 illustrated in FIG. 1 includes a drive circuit 20, a drive circuit 31, a drive circuit 32, and a pixel array 40.

駆動回路20はソースドライバとして機能させることができ、回路21と、回路22を有する。なお、駆動回路20の各ブロックおよび配線は簡略化して図示しており、詳細は後述する。また、駆動回路31、32はそれぞれ異なる画素を駆動するためのゲートドライバとして機能させることができる。 The driver circuit 20 can function as a source driver, and includes a circuit 21 and a circuit 22. In addition, each block and wiring of the drive circuit 20 are illustrated in a simplified manner, and details will be described later. The drive circuits 31 and 32 can function as gate drivers for driving different pixels.

画素アレイ40は、m行n列(mおよびnは2以上の自然数)のマトリクス状に配置された画素ユニット45を有する。また、画素ユニット45は、画素46および画素47を有する。 The pixel array 40 includes pixel units 45 arranged in a matrix of m rows and n columns (m and n are natural numbers of 2 or more). The pixel unit 45 includes a pixel 46 and a pixel 47.

駆動回路20は、各ソース線を介して画素46および画素47のそれぞれと電気的に接続される。駆動回路31は第1のゲート線を介して画素46と電気的に接続される。駆動回路32は第2のゲート線を介して画素47と電気的に接続される。 The drive circuit 20 is electrically connected to each of the pixel 46 and the pixel 47 through each source line. The drive circuit 31 is electrically connected to the pixel 46 through the first gate line. The drive circuit 32 is electrically connected to the pixel 47 through the second gate line.

回路21は、順次回路を含み回路22と電気的に接続される。回路22は画素46および画素47と電気的に接続され、一方の画素に対して入力される画像データの階調を比較判定することができる。また、回路22は、当該判定結果に伴って、画素46および画素47の一方で表示が行われるように切り替える機能を有する。 The circuit 21 includes a sequential circuit and is electrically connected to the circuit 22. The circuit 22 is electrically connected to the pixel 46 and the pixel 47, and can compare and determine the gradation of image data input to one pixel. In addition, the circuit 22 has a function of switching so that display is performed on one of the pixels 46 and 47 according to the determination result.

詳細は後述するが、画素46は第1の表示素子を有し、画素47は第2の表示素子を有する。第1の表示素子としては、例えば発光素子を用いることができる。また、第2の表示素子としては、例えば反射型の液晶素子を用いることができる。発光素子は視認性の高い表示を行うことができ、反射型の液晶素子は低消費電力で動作することができる。なお、画素46が第2の表示素子を有し、画素47が第1の表示素子を有する構成とすることもできる。 Although details will be described later, the pixel 46 includes a first display element, and the pixel 47 includes a second display element. For example, a light-emitting element can be used as the first display element. As the second display element, for example, a reflective liquid crystal element can be used. The light-emitting element can perform display with high visibility, and the reflective liquid crystal element can operate with low power consumption. Note that the pixel 46 may include the second display element and the pixel 47 may include the first display element.

ここで、駆動回路20および画素ユニット45の動作について、図16に示すフローチャートを用いて説明する。 Here, operations of the drive circuit 20 and the pixel unit 45 will be described with reference to a flowchart shown in FIG.

まず、回路21で列を選択し(S1)、当該列に対応するDATA1およびDATA2を入力する(S2)。なお、DATA1は画素46が接続される列に入力され、DATA2は画素47が接続される列に入力される。 First, a column is selected by the circuit 21 (S1), and DATA1 and DATA2 corresponding to the column are input (S2). Note that DATA1 is input to the column to which the pixel 46 is connected, and DATA2 is input to the column to which the pixel 47 is connected.

ここで、DATA1およびDATA2はデジタルデータであり、DATA1は背景画像などの元画像のデータとする。また、DATA2は元画像に付加する画像のデータとする。 Here, DATA1 and DATA2 are digital data, and DATA1 is data of an original image such as a background image. DATA2 is image data to be added to the original image.

回路22はDATA2の階調を判定し、当該階調が第1の値以上であるか否かを判定する(S3)。第1の値とは、有意なデータであることを示すしきい値である。すなわち、DATA2の階調が第1の値より小さいときは、「元画像に付加する画像のデータは無し」と判定される。また、DATA2の階調が第1の値以上である場合は、「元画像に付加する画像のデータは有り」と判定される。 The circuit 22 determines the gradation of DATA2, and determines whether or not the gradation is greater than or equal to the first value (S3). The first value is a threshold value indicating significant data. That is, when the gradation of DATA2 is smaller than the first value, it is determined that “there is no image data to be added to the original image”. If the gradation of DATA2 is equal to or higher than the first value, it is determined that “there is image data to be added to the original image”.

駆動回路20は、DATA2の階調が第1の値より小さいとき、DATA1をアナログデータであるDATA1’に変換し、DATA1’を画素46に出力する。また、DATA2’として、黒表示に相当するデータを画素47に出力する(S4)。 When the gradation of DATA2 is smaller than the first value, the drive circuit 20 converts DATA1 into DATA1 'that is analog data, and outputs DATA1' to the pixel 46. Further, as DATA2 ', data corresponding to black display is output to the pixel 47 (S4).

また、駆動回路20は、DATA2の階調が第1の値以上であるとき、DATA2をアナログデータであるDATA2’に変換し、DATA2’を画素47に出力する。また、DATA1’として、黒表示に相当するデータを画素46に出力する(S5)。 Further, when the gradation of DATA2 is equal to or higher than the first value, the drive circuit 20 converts DATA2 into DATA2 'that is analog data, and outputs DATA2' to the pixel 47. Further, as DATA1 ', data corresponding to black display is output to the pixel 46 (S5).

上記動作を全ての列に対して行うことで、画像を合成した表示を高速に行うことができる。 By performing the above operation on all the columns, it is possible to display the combined image at high speed.

次に、表示の具体例について説明する。図2は従来例として表示装置10bにおいて、画像データを合成して表示を行う場合を説明する図である。なお、表示装置10bは、選択した画素にデータを供給する基本機能を有する駆動回路20b(ソースドライバ)および駆動回路31b(ゲートドライバ)と、一種類の表示素子を有する画素からなる画素アレイ40bを有する。 Next, a specific example of display will be described. FIG. 2 is a diagram for explaining a case where image data is combined and displayed on the display device 10b as a conventional example. The display device 10b includes a drive circuit 20b (source driver) and a drive circuit 31b (gate driver) having a basic function of supplying data to a selected pixel, and a pixel array 40b including pixels having one type of display element. Have.

ここでは、元画像(DATA1)としてビル群の画像、付加する画像(DATA2)としてサービス施設を意味する図を例として説明する。 Here, a description will be given by taking as an example a diagram that means an image of a building group as the original image (DATA1) and a service facility as the image to be added (DATA2).

DATA1は使用者が電子機器で撮像した画像であり、DATA2は当該電子機器が有するGPS機能、通信機能、および形状認識機能などを用いて取得した使用者が欲する情報である。 DATA1 is an image captured by the user with an electronic device, and DATA2 is information desired by the user acquired using a GPS function, a communication function, a shape recognition function, and the like of the electronic device.

従来例では、DATA1およびDATA2を取得した後、データ処理回路50を用いてDATA1およびDATA2を合成した画像データ(DATA3)を生成する。そして、駆動回路20bを介してDATA3を画素アレイ40bに供給し、画素アレイ40bで表示を行う。 In the conventional example, after acquiring DATA1 and DATA2, image data (DATA3) obtained by combining DATA1 and DATA2 is generated using the data processing circuit 50. Then, DATA3 is supplied to the pixel array 40b via the drive circuit 20b, and display is performed by the pixel array 40b.

つまり、新たに画像データ(DATA3)を生成するための時間が必要になる。そのため、現実との整合性を得るために当該データ処理を高速に行わなければならない。しかしながら、高速にデータ処理を行うには消費電力も増大してしまう。また、データ処理量が膨大であれば処理に時間を要し、表示のタイミングに大きな遅れを生じてしまう。 That is, it takes time to newly generate image data (DATA3). Therefore, in order to obtain consistency with reality, the data processing must be performed at high speed. However, power consumption increases for high-speed data processing. Further, if the amount of data processing is enormous, it takes time to process, and a large delay occurs in the display timing.

図3は、本発明の一態様の表示装置において、画像データを合成して表示を行う場合を説明する図である。なお、DATA1およびDATA2の説明は図2と同じである。 FIG. 3 illustrates a case where image data is combined and displayed on the display device of one embodiment of the present invention. Note that DATA1 and DATA2 are the same as those in FIG.

本発明の一態様の表示装置が有する駆動回路20は、DATA1を表示する画素46、およびDATA2を表示する画素47を有し、両画素を併用して表示することができる。したがって、DATA1およびDATA2を駆動回路20に直接入力することができ、高速に表示を行うことができる。また、データ処理回路50が不要となるため、DATA3を生成するための電力も不要である。 The driver circuit 20 included in the display device of one embodiment of the present invention includes the pixel 46 that displays DATA1 and the pixel 47 that displays DATA2, and can display both pixels in combination. Therefore, DATA1 and DATA2 can be directly input to the drive circuit 20, and display can be performed at high speed. In addition, since the data processing circuit 50 is not necessary, power for generating DATA3 is also unnecessary.

また、駆動回路20が有する回路22は、画像表示に用いられる比較的低い周波数のサイクル時間で動作できればよいため、画素数(列数)が多い表示装置であっても十分に処理が可能である。 In addition, the circuit 22 included in the driving circuit 20 only needs to be able to operate with a cycle time of a relatively low frequency used for image display. Therefore, even a display device with a large number of pixels (number of columns) can be processed sufficiently. .

なお、付加する画像(DATA2)においては、有意な図の領域以外は、例えば黒表示の階調またはその近傍の階調とすることが好ましい。前述したように回路22はDATA2の階調を判定し、第1の値以上であるか否かを判定する。したがって、黒表示の階調またはその近傍の階調を第1の値としたとき、回路22は有意な図の有無を判定することができる。このとき、付加する画像(DATA2)の有意な図の領域は、第1の値以下の階調の画像を含まない構成することが好ましい。このようにすることで、黒色として認識できる文字や図形もDATA2における有意なデータとして認識させることができる。 In addition, in the image to be added (DATA2), it is preferable to set, for example, a gradation of black display or a gradation in the vicinity thereof other than a significant figure region. As described above, the circuit 22 determines the gradation of DATA2, and determines whether or not it is equal to or higher than the first value. Therefore, the circuit 22 can determine the presence / absence of a significant figure when the gradation of black display or the gradation in the vicinity thereof is set to the first value. At this time, it is preferable that the significant image area of the image to be added (DATA2) does not include an image having a gradation equal to or lower than the first value. In this way, characters and figures that can be recognized as black can be recognized as significant data in DATA2.

なお、本発明の一態様の表示装置は、上述したような画素46および画素47を併用して表示を行う動作だけでなく、画素46のみまたは画素47のみで表示を行うこともできる。 Note that the display device according to one embodiment of the present invention can display not only the pixel 46 and the pixel 47 as described above but also the pixel 46 alone or the pixel 47 alone.

画素46のみで表示を行う一例としては、第1の値より小さい階調で構成された全黒表示のDATA2を駆動回路20に入力すればよい。回路22において、DATA2に有意な図の領域を構成するデータは無いと判定され、駆動回路20からはDATA1のみが出力される。すなわち、画素46のみで表示が行われる。 As an example of performing display using only the pixels 46, all-black display DATA 2 configured with gradations smaller than the first value may be input to the drive circuit 20. In the circuit 22, it is determined that there is no data that constitutes a region of the significant figure in DATA 2, and only DATA 1 is output from the drive circuit 20. That is, display is performed only with the pixels 46.

画素47のみで表示を行う一例としては、第1の値以上の階調でDATA2を構成して駆動回路20に入力すればよい。回路22において、DATA2は全て有意な図の領域と判定され、駆動回路20からはDATA2のみが出力される。すなわち、画素47のみで表示が行われる。 As an example in which display is performed using only the pixels 47, DATA2 may be configured with gradations equal to or higher than the first value and input to the drive circuit 20. In the circuit 22, DATA2 is all determined to be a significant region of the figure, and only the DATA2 is output from the drive circuit 20. That is, display is performed only with the pixels 47.

なお、回路22の動作をオフとし、DATA2をDATA1と同じデータとすれば、画素46および画素47の両方で背景画像等の表示を行うこともできる。 Note that if the operation of the circuit 22 is turned off and DATA2 is set to the same data as DATA1, a background image or the like can be displayed on both the pixel 46 and the pixel 47.

図4は駆動回路20の具体的な構成を示すブロック図である。駆動回路20は、Mビット(Mは2以上の自然数)のデジタル信号をアナログの電圧信号に変換する機能を有する。当該電圧信号を外部に出力する出力端子は、n個(nは2以上の自然数)とする。 FIG. 4 is a block diagram showing a specific configuration of the drive circuit 20. The drive circuit 20 has a function of converting an M-bit (M is a natural number of 2 or more) digital signal into an analog voltage signal. The number of output terminals for outputting the voltage signal to the outside is n (n is a natural number of 2 or more).

駆動回路20は、回路21としてシフトレジスタ回路(SR)と、第1のラッチ回路(LAT1)と、回路22と、デコーダ回路(DEC)と、第2のラッチ回路(LAT2)と、レベルシフタ回路(LS)と、DA変換回路(R−DAC)と、パストランジスタロジック回路(PTL)と、アンプ回路(AMP)を有する。なお、R−DAC、PTLおよびAMPは、第1の表示素子(発光素子)用、および第2の表示素子(液晶素子)用として、それぞれに適する構成とすることが好ましい。 The drive circuit 20 includes, as a circuit 21, a shift register circuit (SR), a first latch circuit (LAT1), a circuit 22, a decoder circuit (DEC), a second latch circuit (LAT2), and a level shifter circuit ( LS), a DA converter circuit (R-DAC), a pass transistor logic circuit (PTL), and an amplifier circuit (AMP). Note that R-DAC, PTL, and AMP are preferably configured to be suitable for the first display element (light-emitting element) and the second display element (liquid crystal element), respectively.

SRにはリセット信号(RESET)、クロック信号(CLK)、スタートパルス(SP)を入力することができる。SRの後段のLAT1には、SRの選択信号、およびデジタルの画像データであるDATA1またはDATA2が入力される。なお、図4に示す構成においては、DATA1が画素46にデータが出力する列に入力され、DATA2が画素47にデータが出力する列に入力されるが、DATA2が画素46にデータが出力する列に入力され、DATA1が画素47にデータが出力する列に入力されてもよい。 A reset signal (RESET), a clock signal (CLK), and a start pulse (SP) can be input to SR. An SR selection signal and digital image data DATA1 or DATA2 are input to LAT1 subsequent to SR. In the configuration shown in FIG. 4, DATA1 is input to a column where data is output to the pixel 46, and DATA2 is input to a column where data is output to the pixel 47, but DATA2 is a column where data is output to the pixel 46. And DATA1 may be input to a column in which data is output to the pixel 47.

回路22には、LAT1からDATA1およびDATA2が出力される。前述したように、回路22は画像データ(DATA1)に追加する有意な画像データ(DATA2)があるか否か判定する機能を有する。例えば、DATA2が黒表示のデータである場合、追加データがないと判定し、DATA1を後段の回路に出力させる。このとき、回路22は、後段の回路にDATA2を出力させない動作を行ってもよいし、後段の回路にDATA2を出力させてもよい。画素47でDATA2に対応する黒表示が行われても、画素46で表示されるDATA1の視認性が低下することはない。 The circuit 22 outputs DATA1 and DATA2 from LAT1. As described above, the circuit 22 has a function of determining whether there is significant image data (DATA2) to be added to the image data (DATA1). For example, when DATA2 is black display data, it is determined that there is no additional data, and DATA1 is output to a subsequent circuit. At this time, the circuit 22 may perform an operation that does not output DATA2 to the subsequent circuit, or may output DATA2 to the subsequent circuit. Even if black display corresponding to DATA2 is performed by the pixel 47, the visibility of DATA1 displayed by the pixel 46 is not lowered.

DATA2が有意な画像データである場合は、回路22は追加データがあると判定し、DATA2を後段の回路に出力させる。このとき、回路22は、DATA1とDATA2の表示が重なることを防ぐため、後段の回路にDATA1として強制的に黒表示のデータを出力する。または、後段のAMPに黒表示のデータに相当する電圧信号を出力する機能を付加させてもよい。 If DATA2 is significant image data, the circuit 22 determines that there is additional data, and outputs DATA2 to a subsequent circuit. At this time, the circuit 22 forcibly outputs black display data as DATA1 to the subsequent circuit in order to prevent the display of DATA1 and DATA2 from overlapping. Alternatively, a function of outputting a voltage signal corresponding to black display data may be added to the subsequent AMP.

回路22から出力された画像データはDECを介してLAT2に入力される。LAT2には同期信号(LS)が入力され、全ての列のLAT2の出力を同期させて後段のレベルシフタ(LS)に入力することができる。なお、同期信号(LS)は1系統に限らず、複数の系統でブロック単位のLAT2を同期させてもよい。このようにすることで、貫通電流等による電源電圧の変化を抑えることができ、駆動回路20の誤動作を防ぐことができる。 The image data output from the circuit 22 is input to the LAT 2 via DEC. A synchronization signal (LS) is input to LAT2, and the outputs of LAT2 of all columns can be synchronized and input to the subsequent level shifter (LS). Note that the synchronization signal (LS) is not limited to one system, and the block-unit LAT 2 may be synchronized with a plurality of systems. By doing in this way, the change of the power supply voltage by a through-current etc. can be suppressed and the malfunction of the drive circuit 20 can be prevented.

レベルシフタ(LS)から出力された画像データは、PTLに入力される。PTL、および発光素子用のR_DACまたは液晶素子用のR_DACにより、DATA1およびDATA2はアナログの電圧信号であるDATA1’およびDATA2’に変換され、各AMPを介して出力線SOUTに出力される。ここで、DATA1’は画素46に出力され、DATA2’は画素47に出力される。 Image data output from the level shifter (LS) is input to the PTL. DATA1 and DATA2 are converted into DATA1 'and DATA2' which are analog voltage signals by PTL and R_DAC for light emitting element or R_DAC for liquid crystal element, and output to output line SOUT via each AMP. Here, DATA 1 ′ is output to the pixel 46, and DATA 2 ′ is output to the pixel 47.

このような動作を実行することで、画像データと追加データを合成する処理を駆動回路20で行うことができる。外部回路での画像処理が不要なため、ソースドライバに入力するタイミングを早めることができ、合成画像を高速にディスプレイに表示することができる。 By executing such an operation, the drive circuit 20 can perform a process of combining the image data and the additional data. Since image processing in an external circuit is unnecessary, the input timing to the source driver can be advanced, and the composite image can be displayed on the display at high speed.

図5(A)に回路22の一例を示す。回路22に入力されるデータはデジタルデータであり、比較対象のデジタルデータがAおよびBのとき、その比較はA−Bの処理で行う。結果が負であればA<B、正であればA≧Bの関係となる。なお、デジタルデータにおいては、A−B=A+Bb+1(bは反転信号)とすることができるため、加算器25を用いることができる。 FIG. 5A illustrates an example of the circuit 22. The data input to the circuit 22 is digital data. When the comparison target digital data is A and B, the comparison is performed by processing AB. If the result is negative, A <B, and if positive, A ≧ B. In digital data, since it is possible to set A−B = A + Bb + 1 (b is an inverted signal), the adder 25 can be used.

加算器25は、例えば、図5(B)に示すように2つのXOR回路と、2つのAND回路と、一つのOR回路から構成することができる。Cin端子には下位の桁からの繰り上がりのデータが入力され、Cout端子にはA+B+Cinの繰り上がりのデータが出力される。デジタルデータが4bitであるとき、加算器25をbit数と同じ4個用いることで、4bitのデジタルデータを加算することができる。なお、回路としては、加算器25の入力端子の一方にデータを反転するためのインバータを加えた構成となる。 For example, the adder 25 can be composed of two XOR circuits, two AND circuits, and one OR circuit as shown in FIG. The carry data from the lower digit is input to the Cin terminal, and the carry data of A + B + Cin is output to the Cout terminal. When the digital data is 4 bits, 4 bits of digital data can be added by using the same four adders 25 as the number of bits. The circuit has a configuration in which an inverter for inverting data is added to one of the input terminals of the adder 25.

図5(A)は、図4に示すAのブロックを示している。回路22は、加算器25a乃至25d、アナログスイッチ26a乃至26f、インバータ27a乃至27gおよびNAND回路28を有する構成とすることができる。 FIG. 5A shows a block A shown in FIG. The circuit 22 may include adders 25a to 25d, analog switches 26a to 26f, inverters 27a to 27g, and a NAND circuit 28.

以下では、DATA1は3bit階調のデジタル信号とし、DATA2は3bit階調と、最上位ビットを符号信号とする4ビットのデジタル信号として説明する。 In the following description, DATA1 is assumed to be a 3-bit gradation digital signal, and DATA2 is assumed to be a 3-bit gradation and a 4-bit digital signal having the most significant bit as a code signal.

DATA1[2:0]はSR001が接続される列のLAT1から出力される信号であり、当該信号はSR001が接続される列のDECに出力される。また、DATA2[2:0]はSR002の後段のLAT1から出力される信号であり、当該信号はSR002が接続される列のDECに出力される。 DATA1 [2: 0] is a signal output from the LAT1 of the column to which SR001 is connected, and the signal is output to the DEC of the column to which SR001 is connected. DATA2 [2: 0] is a signal output from LAT1 subsequent to SR002, and this signal is output to the DEC in the column to which SR002 is connected.

加算器25a乃至25dの一方の端子には、DATA2_[3]、DATA2_[2]、DATA2_[1]、DATA2_[0]が入力される。また、加算器25a乃至25dの他方の端子には、それぞれインバータ27a乃至27dを介してB_[3]、B_[2]、B_[1]、B_[0]が入力される。なお、加算器25a乃至25dからはY[3:0]およびCoutが出力されるが、ここではY[3]のみ使用し、CoutおよびY[2:0]は使用しない。なお、CoutおよびY[2:0]を用いて、より詳細な制御を行ってもよい。 DATA2_ [3], DATA2_ [2], DATA2_ [1], and DATA2_ [0] are input to one terminal of each of the adders 25a to 25d. Further, B_ [3], B_ [2], B_ [1], and B_ [0] are input to the other terminals of the adders 25a to 25d through the inverters 27a to 27d, respectively. Note that although Y [3: 0] and Cout are output from the adders 25a to 25d, only Y [3] is used here, and Cout and Y [2: 0] are not used. Note that more detailed control may be performed using Cout and Y [2: 0].

ここで、DATA2_[3]は、符号bitであり、”0”として回路内部で入力データDATA2[2:0]に追加されているデータである。また、DATA2_[2]、DATA2_[1]、DATA2_[0]は、階調データである。また、B_[3]、B_[2]、B_[1]、B_[0]は、前述した第1の値に相当するしきい値データであるB[3:0]を1bitずつに分離したデータである。 Here, DATA2_ [3] is a code bit and is data added to the input data DATA2 [2: 0] as “0” inside the circuit. DATA2_ [2], DATA2_ [1], and DATA2_ [0] are gradation data. B_ [3], B_ [2], B_ [1], and B_ [0] separate B [3: 0], which is the threshold data corresponding to the first value, into 1-bit units. It is data.

アナログスイッチ26aおよび26cには、黒表示のデータ”000”が入力される。また、アナログスイッチ26bにはDATA1[2:0]が入力され、アナログスイッチ26dにはDATA2[2:0]入力される。 Black display data “000” is input to the analog switches 26a and 26c. Further, DATA1 [2: 0] is input to the analog switch 26b, and DATA2 [2: 0] is input to the analog switch 26d.

ここで、Y[3]=“0”、すなわちDATA2[3:0]≧B[3:0]のとき、アナログスイッチ26a、26b、26c、26d、26e、26fがそれぞれon、off、off、on、on、offとなる。したがって、アナログスイッチ26aから黒表示のデータ”000”が1列目のDECに出力され、アナログスイッチ26eからDATA2[2:0]が2列目のDECに出力される。すなわち、画素46は黒表示になり、画素47にはDATA2が表示される。 Here, when Y [3] = “0”, that is, DATA2 [3: 0] ≧ B [3: 0], the analog switches 26a, 26b, 26c, 26d, 26e, and 26f are turned on, off, off, on, on, off. Therefore, black display data “000” is output from the analog switch 26a to the DEC in the first column, and DATA2 [2: 0] is output from the analog switch 26e to the DEC in the second column. That is, the pixel 46 is displayed in black, and the pixel 47 is displayed with DATA2.

また、Y[3]=“1”、すなわちDATA2[3:0]<B[3:0]のとき、アナログスイッチ26a、26b、26c、26d、26e、26fがそれぞれoff、on、on、off、on、offとなる。したがって、アナログスイッチ26bからDATA1[2:0]が1列目のDECに出力され、アナログスイッチ26eから黒表示のデータ”000”が2列目のDECに出力される。すなわち、画素46にはDATA1が表示され、画素47は黒表示となる。 When Y [3] = “1”, that is, DATA2 [3: 0] <B [3: 0], the analog switches 26a, 26b, 26c, 26d, 26e, and 26f are turned off, on, on, and off, respectively. , On, off. Therefore, DATA1 [2: 0] is output from the analog switch 26b to the DEC in the first column, and black display data “000” is output from the analog switch 26e to the DEC in the second column. That is, DATA1 is displayed on the pixel 46, and the pixel 47 is displayed in black.

なお、NAND回路28およびインバータ27gに入力される信号HEBは、画素46および画素47の両方で背景画像などの表示を行うハイブリッドモードをON/OFFするための信号であり、“0”のときにアナログスイッチ26fからDATA2[2:0]が2列目のDECに出力することができ、ハイブリッドモードでの表示を行うことができる。 The signal HEB input to the NAND circuit 28 and the inverter 27g is a signal for turning on / off a hybrid mode in which a background image or the like is displayed on both the pixel 46 and the pixel 47, and is “0”. DATA2 [2: 0] can be output from the analog switch 26f to the DEC in the second column, and display in the hybrid mode can be performed.

なお、階調を3bitとする場合、外部から入力するデジタルデータを3bit(絶対値)として、内部で符号として4bit目に”0”を追加する構成とすることが望ましい。発光素子は基本的に正の値のみであり、液晶素子は負の電圧を出力するが、黒表示は絶対値が一番小さい(または大きい)データとなるので、正の値で比較すればよい。4bitのデータを入力端子から入力する構成では、入力部の回路規模が大きくなってしまう。 When the gradation is 3 bits, it is desirable that digital data input from the outside be 3 bits (absolute value) and that “0” is added to the 4 bits as a code internally. The light emitting element basically has only a positive value, and the liquid crystal element outputs a negative voltage, but the black display has the smallest (or larger) absolute value data, so it is only necessary to compare with a positive value. . In the configuration in which 4-bit data is input from the input terminal, the circuit scale of the input unit becomes large.

以上がDATA2の表示を有効にする場合に、回路22の後段の回路にDATA1として強制的に黒表示のデータを出力する例である。続いて、AMPの入力信号を回路22の結果で変更する場合の一例を説明する。 The above is an example of forcibly outputting black display data as DATA1 to a circuit subsequent to the circuit 22 when DATA2 display is enabled. Next, an example of changing the input signal of the AMP according to the result of the circuit 22 will be described.

図6にAMPの入力信号を回路22の結果で変更するための駆動回路20のブロック図を示す。なお、回路22とAMPとが直接電気的に接続されている点以外は、ブロック図としては図4と同じである。 FIG. 6 shows a block diagram of the drive circuit 20 for changing the input signal of the AMP according to the result of the circuit 22. The block diagram is the same as FIG. 4 except that the circuit 22 and the AMP are directly electrically connected.

図7は、図6に示すBのブロックを示している。回路22は、加算器25a乃至25d、インバータ27a乃至27gおよびNAND回路28を有する構成とすることができる。 FIG. 7 shows the block B shown in FIG. The circuit 22 can include an adder 25a to 25d, an inverter 27a to 27g, and a NAND circuit 28.

図8は、図6に示すCのブロックを示している。AMP(OLEDAMP、LCDAMP)は、アナログスイッチ26a乃至26fおよびオペアンプ28a、28bを有する構成とすることができる。 FIG. 8 shows a block C shown in FIG. The AMP (OLEDAMP, LCDAMP) can include analog switches 26a to 26f and operational amplifiers 28a and 28b.

ここで、Bのブロックに設けられたインバータ27fは信号SUBEを出力し、NAND回路28は信号MAINEを出力し、インバータ27gは信号HEを出力することができる。そして、信号SUBE、信号MAINE、信号HEおよび信号HEBは、それぞれ異なる配線およびレベルシフタ回路を介して、Cのブロックに設けられたアナログスイッチ26a乃至26fに適宜入力される。 Here, the inverter 27f provided in the block B can output the signal SUBE, the NAND circuit 28 can output the signal MAIN, and the inverter 27g can output the signal HE. The signal SUBE, the signal MAIN, the signal HE, and the signal HEB are appropriately input to the analog switches 26a to 26f provided in the block C via different wirings and level shifter circuits.

なお、インバータ27f、NAND回路28およびインバータ27gのそれぞれ出力端子と接続の対象となるアナログスイッチ26a乃至26fは、図5と同じである。したがって、回路動作としては前述した説明を参照することができる。 The analog switches 26a to 26f to be connected to the output terminals of the inverter 27f, NAND circuit 28, and inverter 27g are the same as those in FIG. Therefore, the above description can be referred to as the circuit operation.

なお、アナログスイッチ26a、26cにはアナログの電圧信号である0Vが入力される。また、アナログスイッチ26bにはアナログの電圧信号であるDATA1’が入力され、アナログスイッチ26dにはアナログの電圧信号であるDATA2’が入力される。 Note that 0 V, which is an analog voltage signal, is input to the analog switches 26a and 26c. Further, DATA1 'which is an analog voltage signal is input to the analog switch 26b, and DATA2' which is an analog voltage signal is input to the analog switch 26d.

したがって、アナログスイッチ26a、26bが電気的に接続されるオペアンプ28aは、増幅したDATA1’をSOUT[1]に出力することができる。また、アナログスイッチ26e、26fが電気的に接続されるオペアンプ28bは、増幅したDATA2’をSOUT[2]に出力することができる。また、オペアンプ28a、28bは、DATA1’またはDATA2’の出力が選択されないとき、黒表示のデータに相当する0Vを出力することができる。なお、0Vが黒表示のデータに相当しない場合は、黒表示に相当する電圧信号を用いればよい。 Therefore, the operational amplifier 28a to which the analog switches 26a and 26b are electrically connected can output the amplified DATA 1 'to SOUT [1]. The operational amplifier 28b to which the analog switches 26e and 26f are electrically connected can output the amplified DATA 2 'to SOUT [2]. The operational amplifiers 28a and 28b can output 0V corresponding to black display data when the output of DATA1 'or DATA2' is not selected. If 0V does not correspond to black display data, a voltage signal corresponding to black display may be used.

当該構成では、アナログ変換された画像データをアナログスイッチに入力するため、DATA1とDATA2のそれぞれが入力されるアナログスイッチが一つずつあればよい。一方で、前述した図4および図5に示す構成では、デジタルデータをアナログスイッチに入力するため、画像信号の入力部にあるアナログスイッチはbit数分必要となる。したがって、当該構成ではアナログスイッチの数を減らすことができる。 In this configuration, in order to input analog-converted image data to the analog switch, only one analog switch to which DATA1 and DATA2 are input is required. On the other hand, in the configuration shown in FIGS. 4 and 5 described above, since digital data is input to the analog switch, analog switches in the input portion of the image signal are required for the number of bits. Therefore, in this configuration, the number of analog switches can be reduced.

また、AMPの出力が0Vとなるとき、前段の回路の動作が不要となるため、例えば、当該AMPと同列のDEC、LAT2、LSなどは電源をオフにすることができ、省電力化することができる。 In addition, when the output of the AMP becomes 0 V, the operation of the circuit in the previous stage becomes unnecessary. For example, DEC, LAT2, LS, etc. in the same row as the AMP can be turned off to save power. Can do.

上述した構成の表示装置を用いることにより、複数の画像を合成した表示を高速に行うことができる。 By using the display device having the above-described configuration, display in which a plurality of images are combined can be performed at high speed.

上述した各表示領域が備える画素や、当該画素を駆動する回路に用いられるトランジスタなどの半導体装置には、半導体層に金属酸化物を適用することが好ましい。当該金属酸化物としては、例えば、後述するCAC−OS(Cloud Aligned Complementary−Oxide Semiconductor)などを用いることができる。 A metal oxide is preferably used for a semiconductor layer in a semiconductor device such as a pixel included in each display region described above or a transistor used in a circuit for driving the pixel. As the metal oxide, for example, a CAC-OS (Cloud Aligned Complementary-Oxide Semiconductor) described later can be used.

特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減することができる。 In particular, an oxide semiconductor having a larger band gap than silicon is preferably used. When a semiconductor material having a wider band gap and lower carrier density than silicon is used, current in an off state of the transistor can be reduced.

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された電子機器を実現できる。 In addition, due to the low off-state current, the charge accumulated in the capacitor through the transistor can be held for a long time. By applying such a transistor to a pixel, the driving circuit can be stopped while maintaining the gradation of an image displayed in each display region. As a result, an electronic device with extremely low power consumption can be realized.

また、上述した各表示領域が備える画素や、当該画素を駆動する回路に用いられるトランジスタなどの半導体装置には、多結晶半導体を用いてもよい。例えば、多結晶シリコンなどを用いることが好ましい。多結晶シリコンは単結晶シリコンに比べて低温で形成でき、かつアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて多くの画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。 A polycrystalline semiconductor may be used for a semiconductor device such as a pixel included in each display region described above or a transistor used in a circuit for driving the pixel. For example, it is preferable to use polycrystalline silicon. Polycrystalline silicon can be formed at a lower temperature than single crystal silicon, and has higher field effect mobility and higher reliability than amorphous silicon. By applying such a polycrystalline semiconductor to a pixel, the aperture ratio of the pixel can be improved. In addition, even when a large number of pixels are included, the gate driver circuit and the source driver circuit can be formed over the same substrate as the pixel, and the number of components included in the electronic device can be reduced.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

(実施の形態2)
本実施の形態では、本発明の一態様に用いることのできる表示装置、および表示装置の駆動方法について説明する。
(Embodiment 2)
In this embodiment, a display device that can be used for one embodiment of the present invention and a method for driving the display device will be described.

本発明の一態様の表示装置は、可視光を反射する第1の表示素子が設けられた画素を有することができる。または、可視光を発する第2の表示素子が設けられた画素を有することができる。または、可視光を透過する第3の表示素子が設けられた画素を有することができる。または、第1の表示素子と、第2の表示素子または第3の表示素子と、が設けられた画素を有することができる。 The display device of one embodiment of the present invention can include a pixel provided with a first display element that reflects visible light. Alternatively, a pixel provided with a second display element that emits visible light can be provided. Alternatively, the pixel can include a third display element that transmits visible light. Alternatively, the pixel can include a first display element and a second display element or a third display element.

本実施の形態では、可視光を反射する第1の表示素子と、可視光を発する第2の表示素子とを有する表示装置について説明する。 In this embodiment mode, a display device including a first display element that reflects visible light and a second display element that emits visible light will be described.

表示装置は、第1の表示素子が反射する第1の光と、第2の表示素子が発する第2の光のうち、いずれか一方、または両方により、画像を表示する機能を有する。または、表示装置は、第1の表示素子が反射する第1の光の光量と、第2の表示素子が発する第2の光の光量と、をそれぞれ制御することにより、階調を表現する機能を有する。 The display device has a function of displaying an image with one or both of first light reflected by the first display element and second light emitted by the second display element. Alternatively, the display device functions to express gradation by controlling the amount of first light reflected by the first display element and the amount of second light emitted by the second display element, respectively. Have

また、表示装置は、第1の表示素子の反射光の光量を制御することにより階調を表現する第1の画素と、第2の表示素子からの発光の光量を制御することにより階調を表現する第2の画素を有する構成とすることが好ましい。第1の画素および第2の画素は、例えばそれぞれマトリクス状に複数配置され、表示部を構成する。 In addition, the display device controls the first pixel that expresses gradation by controlling the amount of reflected light from the first display element, and the gradation by controlling the amount of light emitted from the second display element. A structure including the second pixel to be expressed is preferable. A plurality of first pixels and second pixels are arranged in a matrix, for example, and constitute a display unit.

また、第1の画素と第2の画素は、同数且つ同ピッチで、表示領域内に配置されていることが好ましい。このとき、隣接する第1の画素と第2の画素を合わせて、画素ユニットと呼ぶことができる。これにより、後述するように複数の第1の画素のみで表示された画像と、複数の第2の画素のみで表示された画像、ならびに複数の第1の画素および複数の第2の画素の両方で表示された画像のそれぞれは、同じ表示領域に表示することができる。 In addition, it is preferable that the first pixels and the second pixels are arranged in the display area with the same number and the same pitch. At this time, the adjacent first pixel and second pixel can be collectively referred to as a pixel unit. Thereby, as will be described later, an image displayed with only the plurality of first pixels, an image displayed with only the plurality of second pixels, and both the plurality of first pixels and the plurality of second pixels. Each of the images displayed in can be displayed in the same display area.

第1の画素が有する第1の表示素子には、外光を反射して表示する素子を用いることができる。このような素子は、光源を持たないため、表示の際の消費電力を極めて小さくすることが可能となる。 As the first display element included in the first pixel, an element that reflects external light for display can be used. Since such an element does not have a light source, power consumption during display can be extremely reduced.

第1の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第1の表示素子として、シャッター方式のMEMS(Micro Electro Mechanical System)素子、光干渉方式のMEMS素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体(登録商標)方式等を適用した素子などを用いることができる。 As the first display element, a reflective liquid crystal element can be typically used. Alternatively, as a first display element, in addition to a shutter-type MEMS (Micro Electro Mechanical System) element, an optical interference-type MEMS element, a microcapsule type, an electrophoretic method, an electrowetting method, and an electronic powder fluid (registered trademark) An element to which a method or the like is applied can be used.

第2の画素が有する第2の表示素子は光源を有し、その光源からの光を利用して表示する素子を用いることができる。特に、電界を印加することにより発光性の物質から発光を取り出すことのできる、電界発光素子を用いることが好ましい。このような画素が射出する光は、その輝度や色度が外光に左右されることがないため、色再現性が高く(色域が広く)、且つコントラストの高い、つまり鮮やかな表示を行うことができる。 The second display element included in the second pixel includes a light source, and an element that performs display using light from the light source can be used. In particular, an electroluminescent element that can extract light emitted from a light-emitting substance by applying an electric field is preferably used. The light emitted from such a pixel is not affected by the brightness or chromaticity of the light, and therefore has high color reproducibility (wide color gamut) and high contrast, that is, vivid display. be able to.

第2の表示素子には、例えばOLED(Organic Light Emitting Diode)、LED(Light Emitting Diode)、QLED(Quantum−dot Light Emitting Diode)、半導体レーザなどの自発光性の発光素子を用いることができる。または、第2の画素が有する表示素子として、光源であるバックライトと、バックライトからの光の透過光の光量を制御する透過型の液晶素子とを組み合わせたものを用いてもよい。 As the second display element, for example, a self-luminous light emitting element such as an OLED (Organic Light Emitting Diode), an LED (Light Emitting Diode), a QLED (Quantum-Dot Light Emitting Diode), or a semiconductor laser can be used. Alternatively, as the display element included in the second pixel, a combination of a backlight that is a light source and a transmissive liquid crystal element that controls the amount of light transmitted through the backlight may be used.

第1の画素は、例えば白色(W)を呈する副画素、または例えば赤色(R)、緑色(G)、青色(B)の3色の光をそれぞれ呈する副画素を有する構成とすることができる。また、第2の画素も同様に、例えば白色(W)を呈する副画素、または例えば赤色(R)、緑色(G)、青色(B)の3色の光をそれぞれ呈する副画素を有する構成とすることができる。なお、第1の画素および第2の画素がそれぞれ有する副画素は、4色以上であってもよい。副画素の種類が多いほど、消費電力を低減することが可能で、また色再現性を高めることができる。 The first pixel can include a sub-pixel that exhibits, for example, white (W), or a sub-pixel that exhibits three colors of light, for example, red (R), green (G), and blue (B). . Similarly, the second pixel has a sub-pixel that exhibits, for example, white (W), or a sub-pixel that exhibits light of three colors, for example, red (R), green (G), and blue (B). can do. Note that the subpixels included in each of the first pixel and the second pixel may have four or more colors. As the number of subpixels increases, power consumption can be reduced and color reproducibility can be improved.

本発明の一態様は、第1の画素で画像を表示する第1のモード、第2の画素で画像を表示する第2のモード、および第1の画素および第2の画素で画像を表示する第3のモードを切り替えることができる。また、実施の形態1で示したように、第1の画素および第2の画素のそれぞれに異なる画像信号を入力し、合成画像を表示することもできる。 According to one embodiment of the present invention, a first mode in which an image is displayed with a first pixel, a second mode in which an image is displayed with a second pixel, and an image is displayed with the first pixel and the second pixel. The third mode can be switched. Further, as shown in Embodiment Mode 1, a different image signal can be input to each of the first pixel and the second pixel to display a composite image.

第1のモードは、第1の表示素子による反射光を用いて画像を表示するモードである。第1のモードは光源が不要であるため、極めて低消費電力な駆動モードである。例えば、外光の照度が十分高く、且つ外光が白色光またはその近傍の光である場合に有効である。第1のモードは、例えば本や書類などの文字情報を表示することに適した表示モードである。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。 The first mode is a mode in which an image is displayed using reflected light from the first display element. The first mode is a driving mode with extremely low power consumption because no light source is required. For example, it is effective when the illuminance of outside light is sufficiently high and the outside light is white light or light in the vicinity thereof. The first mode is a display mode suitable for displaying character information such as books and documents. In addition, since the reflected light is used, it is possible to perform display that is kind to the eyes, and the effect that the eyes are less tired is achieved.

第2のモードでは、第2の表示素子による発光を利用して画像を表示するモードである。そのため、外光の照度や色度によらず、極めて鮮やかな(コントラストが高く、且つ色再現性の高い)表示を行うことができる。例えば、夜間や暗い室内など、外光の照度が極めて小さい場合などに有効である。また外光が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第2のモードでは輝度を抑えた表示を行うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減することができる。第2のモードは、鮮やかな画像や滑らかな動画などを表示することに適したモードである。 In the second mode, an image is displayed using light emitted from the second display element. Therefore, an extremely vivid display (high contrast and high color reproducibility) can be performed regardless of the illuminance and chromaticity of external light. For example, it is effective when the illuminance of outside light is extremely small, such as at night or in a dark room. Further, when the outside light is dark, the user may feel dazzled when performing bright display. In order to prevent this, it is preferable to perform display with reduced luminance in the second mode. Thereby, in addition to suppressing glare, power consumption can also be reduced. The second mode is a mode suitable for displaying a vivid image or a smooth moving image.

第3のモードでは、第1の表示素子による反射光と、第2の表示素子による発光の両方を利用して表示を行うモードである。具体的には、第1の画素が呈する光と、第1の画素と隣接する第2の画素が呈する光を混色させることにより、1つの色を表現するように駆動する。第1のモードよりも鮮やかな表示をしつつ、第2のモードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的低い場合や、外光の色度が白色ではない場合などに有効である。また、反射光と発光とを混色させた光を用いることで、まるで絵画を見ているかのように感じさせる画像を表示することが可能となる。 In the third mode, display is performed using both reflected light from the first display element and light emission from the second display element. Specifically, driving is performed so as to express one color by mixing light emitted by the first pixel and light emitted by the second pixel adjacent to the first pixel. While displaying more vividly than in the first mode, it is possible to suppress power consumption as compared with the second mode. For example, it is effective when the illuminance of outside light is relatively low, such as under room lighting or in the morning or evening hours, or when the chromaticity of outside light is not white. Further, by using light in which reflected light and light emission are mixed, it is possible to display an image that makes it feel as if the user is looking at a painting.

以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。 Hereinafter, more specific examples of one embodiment of the present invention will be described with reference to the drawings.

[表示装置の構成例]
図9は、図1に示した画素アレイ40を説明する図である。画素アレイ40は、マトリクス状に配置された複数の画素ユニット45を有する。画素ユニット45は、画素46と、画素47を有する。
[Configuration example of display device]
FIG. 9 is a diagram for explaining the pixel array 40 shown in FIG. The pixel array 40 has a plurality of pixel units 45 arranged in a matrix. The pixel unit 45 includes a pixel 46 and a pixel 47.

図9では、画素46および画素47が、それぞれ赤色(R)、緑色(G)、青色(B)の3色に対応する表示素子を有する場合の例を示している。 FIG. 9 illustrates an example in which the pixel 46 and the pixel 47 have display elements corresponding to three colors of red (R), green (G), and blue (B), respectively.

画素46は、赤色(R)に対応する表示素子46R、緑色(G)に対応する表示素子46G、青色(B)に対応する表示素子46Bを有する。表示素子46R、46G、46Bはそれぞれ、光源の光を利用した第1の表示素子である。 The pixel 46 includes a display element 46R corresponding to red (R), a display element 46G corresponding to green (G), and a display element 46B corresponding to blue (B). Each of the display elements 46R, 46G, and 46B is a first display element that uses light from a light source.

画素47は、赤色(R)に対応する表示素子47R、緑色(G)に対応する表示素子47G、青色(B)に対応する表示素子47Bを有する。表示素子47R、47G、47Bはそれぞれ、外光の反射を利用した第2の表示素子である。 The pixel 47 includes a display element 47R corresponding to red (R), a display element 47G corresponding to green (G), and a display element 47B corresponding to blue (B). Each of the display elements 47R, 47G, and 47B is a second display element that utilizes reflection of external light.

以上が表示装置の構成例についての説明である。 The above is the description of the configuration example of the display device.

[画素ユニットの構成例]
続いて、図10(A)、(B)、(C)を用いて画素ユニット45について説明する。図10(A)、(B)、(C)は、画素ユニット45の構成例を示す模式図である。
[Configuration example of pixel unit]
Subsequently, the pixel unit 45 will be described with reference to FIGS. 10 (A), 10 (B), and 10 (C). FIGS. 10A, 10 </ b> B, and 10 </ b> C are schematic diagrams illustrating a configuration example of the pixel unit 45.

画素46は、表示素子46R、表示素子46G、表示素子46Bを有する。表示素子46Rは、光源を有し、画素46に入力される第2の階調値に含まれる赤色に対応する階調値に応じた輝度の赤色の光R2を、表示面側に射出する。表示素子46G、表示素子46Bも同様に、それぞれ緑色の光G2または青色の光B2を、表示面側に射出する。 The pixel 46 includes a display element 46R, a display element 46G, and a display element 46B. The display element 46R has a light source, and emits red light R2 having a luminance corresponding to the gradation value corresponding to red included in the second gradation value input to the pixel 46 to the display surface side. Similarly, the display element 46G and the display element 46B respectively emit green light G2 or blue light B2 to the display surface side.

画素47は、表示素子47R、表示素子47G、表示素子47Bを有する。表示素子47Rは、外光を反射し、画素47に入力される第1の階調値に含まれる赤色に対応する階調値に応じた輝度の赤色の光R1を、表示面側に射出する。表示素子47G、表示素子47Bも同様に、それぞれ緑色の光G1または青色の光B1を、表示面側に射出する。 The pixel 47 includes a display element 47R, a display element 47G, and a display element 47B. The display element 47 </ b> R reflects external light and emits red light R <b> 1 having luminance corresponding to the gradation value corresponding to red included in the first gradation value input to the pixel 47 to the display surface side. . Similarly, the display element 47G and the display element 47B respectively emit green light G1 or blue light B1 to the display surface side.

〔第3のモード〕
図10(A)は、外光を反射する表示素子47R、表示素子47G、表示素子47Bと、光を発する表示素子46R、表示素子46G、表示素子46Bの両方を駆動して画像を表示する動作モードの例を示している。図10(A)に示すように、画素ユニット45は、光R1、光G1、光B1、光R2、光G2、および光B2の6つの光を混色させることにより、所定の色の光55を表示面側に射出することができる。
[Third mode]
FIG. 10A shows an operation in which an image is displayed by driving both the display element 47R, the display element 47G, and the display element 47B that reflect external light, and the display element 46R, the display element 46G, and the display element 46B that emit light. An example of the mode is shown. As shown in FIG. 10A, the pixel unit 45 mixes six lights of light R1, light G1, light B1, light R2, light G2, and light B2 to emit light 55 of a predetermined color. It can be emitted to the display surface side.

このとき、表示素子46R、表示素子46Gおよび表示素子46Bのそれぞれの輝度を低く抑えることが好ましい。例えば、表示素子46R、表示素子46Gおよび表示素子46Bのそれぞれが発することのできる光の輝度の最大値(最大輝度ともいう)を100%としたときに、第3のモードで表示素子46R、表示素子46Gおよび表示素子46Bのそれぞれが発する光の輝度の最大値を、最大輝度の5%以上50%以下、好ましくは1%以上60%以下とすることが好ましい。これにより、低い消費電力で表示できるとともに、表示される画像がより絵画的になり、また目に優しい表示を行うことが可能となる。 At this time, it is preferable to suppress the luminance of each of the display element 46R, the display element 46G, and the display element 46B. For example, when the maximum value of the luminance of light that can be emitted from each of the display element 46R, the display element 46G, and the display element 46B (also referred to as maximum luminance) is 100%, the display element 46R and the display in the third mode are displayed. It is preferable that the maximum value of the luminance of light emitted from each of the element 46G and the display element 46B is 5% to 50%, preferably 1% to 60% of the maximum luminance. As a result, it is possible to display with low power consumption, and the displayed image becomes more pictorial, and it is possible to perform display friendly to the eyes.

〔第1のモード〕
図10(B)は、外光を反射する表示素子47R、表示素子47G、表示素子47Bを駆動して画像を表示する動作モードの例を示している。図10(B)に示すように、画素ユニット45は、例えば外光の照度が十分に高い場合などでは、画素46を駆動させずに、画素47からの光(光R1、光G1、および光B1)のみを混色させることにより、所定の色の光55を表示面側に射出することもできる。これにより、極めて低消費電力な駆動を行うことができる。
[First mode]
FIG. 10B illustrates an example of an operation mode in which an image is displayed by driving the display element 47R, the display element 47G, and the display element 47B that reflect external light. As shown in FIG. 10B, the pixel unit 45 does not drive the pixel 46, for example, when the illuminance of external light is sufficiently high, and does not drive the pixel 46 (light R1, light G1, and light). By mixing only B1), it is possible to emit light 55 of a predetermined color to the display surface side. Thereby, driving with extremely low power consumption can be performed.

〔第2のモード〕
図10(C)は、表示素子46R、表示素子46G、表示素子46Bを駆動して画像を表示する動作モードの例を示している。図10(C)に示すように、画素ユニット45は、例えば外光の照度が極めて小さい場合などでは、画素47を駆動させずに、画素46からの光(光R2、光G2、および光B2)のみを混色させることにより、所定の色の光55を表示面側に射出することもできる。これにより鮮やかな表示を行うことができる。また外光の照度が小さい場合に輝度を低くすることで、使用者が感じる眩しさを抑えると共に消費電力を低減できる。
[Second mode]
FIG. 10C illustrates an example of an operation mode in which the display element 46R, the display element 46G, and the display element 46B are driven to display an image. As shown in FIG. 10C, the pixel unit 45 does not drive the pixel 47, for example, when the illuminance of outside light is extremely small, and the light from the pixel 46 (light R2, light G2, and light B2). ) Only, it is possible to emit light 55 of a predetermined color to the display surface side. Thereby, a vivid display can be performed. Further, by reducing the luminance when the illuminance of outside light is small, it is possible to suppress glare that the user feels and to reduce power consumption.

このとき、第3のモードよりも、可視光を発光する表示素子の輝度を高めることが好ましい。例えば、第2のモードで表示素子46R、表示素子46G、表示素子46Bのそれぞれが発する光の輝度の最大値を、最大輝度の100%とする、または、50%以上100%以下、好ましくは60%以上100%以下とすることができる。これにより、外光の明るい場所であっても鮮やかな画像を表示することができる。 At this time, it is preferable to increase the luminance of the display element that emits visible light, as compared with the third mode. For example, the maximum value of the luminance of light emitted from each of the display element 46R, the display element 46G, and the display element 46B in the second mode is set to 100% of the maximum luminance, or 50% or more and 100% or less, preferably 60 % Or more and 100% or less. Thereby, a vivid image can be displayed even in a place where the outside light is bright.

ここで、表示素子46R、表示素子46G、表示素子46Bのそれぞれが発する光の輝度の最大値は、ダイナミックレンジに置き換えることができる。すなわち、第3のモードでは、第2のモードよりも表示素子46R、表示素子46G、表示素子46Bのそれぞれのダイナミックレンジを狭く設定することができる。例えば、表示素子46R、表示素子46Gまたは表示素子46Bにおける第3のモードのダイナミックレンジを、第2のモードのダイナミックレンジの5%以上50%以下、好ましくは1%以上60%以下に設定することができる。 Here, the maximum value of the luminance of the light emitted from each of the display element 46R, the display element 46G, and the display element 46B can be replaced with a dynamic range. That is, in the third mode, the dynamic ranges of the display element 46R, the display element 46G, and the display element 46B can be set narrower than in the second mode. For example, the dynamic range of the third mode in the display element 46R, the display element 46G, or the display element 46B is set to 5% to 50%, preferably 1% to 60% of the dynamic range of the second mode. Can do.

以上が画素ユニット45の構成例についての説明である。 The above is the description of the configuration example of the pixel unit 45.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

(実施の形態3)
以下では、本発明の一態様の表示装置に用いることのできる表示パネルの例について説明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子の両方を有し、透過モードと反射モードの両方の表示を行うことのできる、表示パネルである。
(Embodiment 3)
Examples of display panels that can be used for the display device of one embodiment of the present invention are described below. The display panel exemplified below is a display panel that includes both a reflective liquid crystal element and a light-emitting element and can perform both transmission mode and reflection mode displays.

[構成例]
図11(A)は、表示装置400の構成の一例を示すブロック図である。表示装置400は、表示部362にマトリクス状に配列した複数の画素410を有する。また表示装置400は、回路GDと、回路SDを有する。また、方向Rに配列した複数の画素410、回路GDと電気的に接続する複数の配線G1、複数の配線G2、複数の配線ANO、および複数の配線CSCOMを有する。また、方向Cに配列した複数の画素410、回路SDと電気的に接続する複数の配線S1、および複数の配線S2を有する。
[Configuration example]
FIG. 11A is a block diagram illustrating an example of a structure of the display device 400. The display device 400 includes a plurality of pixels 410 arranged in a matrix on the display portion 362. The display device 400 includes a circuit GD and a circuit SD. In addition, a plurality of pixels 410 arranged in the direction R, a plurality of wirings G1 electrically connected to the circuit GD, a plurality of wirings G2, a plurality of wirings ANO, and a plurality of wirings CSCOM are provided. In addition, a plurality of pixels 410 arranged in the direction C, a plurality of wirings S1 electrically connected to the circuit SD, and a plurality of wirings S2 are provided.

なお、ここでは簡単のために回路GDと回路SDを1つずつ有する構成を示したが、液晶素子を駆動する回路GDおよび回路SDと、発光素子を駆動する回路GDおよび回路SDとを、別々に設けてもよい。 Here, for the sake of simplicity, a configuration having one circuit GD and one circuit SD is shown, but the circuit GD and the circuit SD that drive the liquid crystal element and the circuit GD and the circuit SD that drive the light emitting element are separately provided. May be provided.

画素410は、反射型の液晶素子と、発光素子を有する。画素410において、液晶素子と発光素子とは、互いに重なる部分を有する。 The pixel 410 includes a reflective liquid crystal element and a light-emitting element. In the pixel 410, the liquid crystal element and the light-emitting element have portions that overlap each other.

図11(B1)は、画素410が有する導電層311bの構成例を示す。導電層311bは、画素410における液晶素子の反射電極として機能する。また導電層311bには、開口451が設けられている。 FIG. 11B1 illustrates a configuration example of the conductive layer 311b included in the pixel 410. The conductive layer 311b functions as a reflective electrode of the liquid crystal element in the pixel 410. In addition, an opening 451 is provided in the conductive layer 311b.

図11(B1)には、導電層311bと重なる領域に位置する発光素子360を破線で示している。発光素子360は、導電層311bが有する開口451と重ねて配置されている。これにより、発光素子360が発する光は、開口451を介して表示面側に射出される。 In FIG. 11B1, the light-emitting element 360 located in a region overlapping with the conductive layer 311b is indicated by a broken line. The light-emitting element 360 is disposed so as to overlap with the opening 451 included in the conductive layer 311b. Thereby, the light emitted from the light emitting element 360 is emitted to the display surface side through the opening 451.

図11(B1)では、方向Rに隣接する画素410が異なる色に対応する画素である。このとき、図11(B1)に示すように、方向Rに隣接する2つの画素において、開口451が一列に配列されないように、導電層311bの異なる位置に設けられていることが好ましい。これにより、2つの発光素子360を離すことが可能で、発光素子360が発する光が隣接する画素410が有する着色層に入射してしまう現象(クロストークともいう)を抑制することができる。また、隣接する2つの発光素子360を離して配置することができるため、発光素子360のEL層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。 In FIG. 11B1, the pixels 410 adjacent in the direction R are pixels corresponding to different colors. At this time, as illustrated in FIG. 11B1, in the two pixels adjacent to the direction R, the openings 451 are preferably provided at different positions in the conductive layer 311b so as not to be arranged in a line. Accordingly, the two light-emitting elements 360 can be separated from each other, and a phenomenon (also referred to as crosstalk) in which light emitted from the light-emitting elements 360 enters the colored layer of the adjacent pixel 410 can be suppressed. In addition, since the two adjacent light emitting elements 360 can be arranged apart from each other, a display device with high definition can be realized even when the EL layer of the light emitting element 360 is separately formed using a shadow mask or the like.

また、図11(B2)に示すような配列としてもよい。 Alternatively, an arrangement as shown in FIG.

非開口部の総面積に対する開口451の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口451の総面積の比の値が小さすぎると、発光素子360を用いた表示が暗くなってしまう。 If the ratio of the total area of the openings 451 to the total area of the non-openings is too large, the display using the liquid crystal element becomes dark. If the ratio of the total area of the openings 451 to the total area of the non-openings is too small, the display using the light emitting element 360 is darkened.

また、反射電極として機能する導電層311bに設ける開口451の面積が小さすぎると、発光素子360が射出する光から取り出せる光の効率が低下してしまう。 In addition, when the area of the opening 451 provided in the conductive layer 311b functioning as the reflective electrode is too small, the efficiency of light that can be extracted from the light emitted from the light-emitting element 360 is reduced.

開口451の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口451を隣接する画素に寄せて配置してもよい。好ましくは、開口451を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。 The shape of the opening 451 can be, for example, a polygon, a rectangle, an ellipse, a circle, a cross, or the like. Moreover, it is good also as an elongated streak shape, a slit shape, and a checkered shape. Further, the opening 451 may be arranged close to adjacent pixels. Preferably, the opening 451 is arranged close to other pixels displaying the same color. Thereby, crosstalk can be suppressed.

[回路構成例]
図12は、画素410の構成例を示す回路図である。図12では、隣接する2つの画素410を示している。
[Circuit configuration example]
FIG. 12 is a circuit diagram illustrating a configuration example of the pixel 410. In FIG. 12, two adjacent pixels 410 are shown.

画素410は、スイッチSW1、容量素子C1、液晶素子340、スイッチSW2、トランジスタM、容量素子C2、および発光素子360等を有する。また、画素410には、配線G1、配線G2、配線ANO、配線CSCOM、配線S1、および配線S2が電気的に接続されている。また、図12では、液晶素子340と電気的に接続する配線VCOM1、および発光素子360と電気的に接続する配線VCOM2を示している。 The pixel 410 includes a switch SW1, a capacitor C1, a liquid crystal element 340, a switch SW2, a transistor M, a capacitor C2, a light emitting element 360, and the like. In addition, the pixel 410 is electrically connected to a wiring G1, a wiring G2, a wiring ANO, a wiring CSCOM, a wiring S1, and a wiring S2. In FIG. 12, a wiring VCOM1 electrically connected to the liquid crystal element 340 and a wiring VCOM2 electrically connected to the light emitting element 360 are illustrated.

図12では、スイッチSW1およびスイッチSW2に、トランジスタを用いた場合の例を示している。 FIG. 12 shows an example in which transistors are used for the switch SW1 and the switch SW2.

スイッチSW1は、ゲートが配線G1と接続され、ソースまたはドレインの一方が配線S1と接続され、ソースまたはドレインの他方が容量素子C1の一方の電極、および液晶素子340の一方の電極と接続されている。容量素子C1は、他方の電極が配線CSCOMと接続されている。液晶素子340は、他方の電極が配線VCOM1と接続されている。 The switch SW1 has a gate connected to the wiring G1, one source or drain connected to the wiring S1, and the other source or drain connected to one electrode of the capacitor C1 and one electrode of the liquid crystal element 340. Yes. The other electrode of the capacitor C1 is connected to the wiring CSCOM. The other electrode of the liquid crystal element 340 is connected to the wiring VCOM1.

また、スイッチSW2は、ゲートが配線G2と接続され、ソースまたはドレインの一方が配線S2と接続され、ソースまたはドレインの他方が、容量素子C2の一方の電極、トランジスタMのゲートと接続されている。容量素子C2は、他方の電極がトランジスタMのソースまたはドレインの一方、および配線ANOと接続されている。トランジスタMは、ソースまたはドレインの他方が発光素子360の一方の電極と接続されている。発光素子360は、他方の電極が配線VCOM2と接続されている。 The switch SW2 has a gate connected to the wiring G2, one of the source and the drain connected to the wiring S2, and the other of the source and the drain connected to one electrode of the capacitor C2 and the gate of the transistor M. . The other electrode of the capacitor C2 is connected to one of the source and the drain of the transistor M and the wiring ANO. In the transistor M, the other of the source and the drain is connected to one electrode of the light emitting element 360. The other electrode of the light emitting element 360 is connected to the wiring VCOM2.

図12では、トランジスタMが半導体を挟む2つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタMが流すことのできる電流を増大させることができる。 FIG. 12 shows an example in which the transistor M has two gates sandwiching a semiconductor and these are connected. As a result, the current that can be passed by the transistor M can be increased.

配線G1には、スイッチSW1を導通状態または非導通状態に制御する信号を与えることができる。配線VCOM1には、所定の電位を与えることができる。配線S1には、液晶素子340が有する液晶の配向状態を制御する信号を与えることができる。配線CSCOMには、所定の電位を与えることができる。 A signal for controlling the switch SW1 to be in a conductive state or a non-conductive state can be supplied to the wiring G1. A predetermined potential can be applied to the wiring VCOM1. A signal for controlling the alignment state of the liquid crystal included in the liquid crystal element 340 can be supplied to the wiring S1. A predetermined potential can be applied to the wiring CSCOM.

配線G2には、スイッチSW2を導通状態または非導通状態に制御する信号を与えることができる。配線VCOM2および配線ANOには、発光素子360が発光する電位差が生じる電位をそれぞれ与えることができる。配線S2には、トランジスタMの導通状態を制御する信号を与えることができる。 A signal for controlling the switch SW2 to be in a conductive state or a non-conductive state can be supplied to the wiring G2. The wiring VCOM2 and the wiring ANO can each be supplied with a potential at which a potential difference generated by the light emitting element 360 emits light. A signal for controlling the conduction state of the transistor M can be supplied to the wiring S2.

図12に示す画素410は、例えば、反射モードの表示を行う場合には、配線G1および配線S1に与える信号により駆動し、液晶素子340による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線G2および配線S2に与える信号により駆動し、発光素子360を発光させて表示することができる。また、両方のモードで駆動する場合には、配線G1、配線G2、配線S1および配線S2のそれぞれに与える信号により駆動することができる。 For example, in the case of performing reflection mode display, the pixel 410 illustrated in FIG. 12 can be driven by a signal supplied to the wiring G1 and the wiring S1 and can display using optical modulation by the liquid crystal element 340. Further, in the case where display is performed in the transmissive mode, display can be performed by driving the light-emitting element 360 to emit light by driving with signals given to the wiring G2 and the wiring S2. In the case of driving in both modes, the driving can be performed by signals given to the wiring G1, the wiring G2, the wiring S1, and the wiring S2.

なお、図13では一つの画素410に、一つの液晶素子340と一つの発光素子360とを有する例を示したが、これに限られない。図13(A)は、一つの画素410に一つの液晶素子340と4つの発光素子360(発光素子360r、360g、360b、360w)を有する例を示している。 Note that although FIG. 13 illustrates an example in which one pixel 410 includes one liquid crystal element 340 and one light emitting element 360, the present invention is not limited thereto. FIG. 13A illustrates an example in which one pixel 410 includes one liquid crystal element 340 and four light-emitting elements 360 (light-emitting elements 360r, 360g, 360b, and 360w).

図13(A)では図12の例に加えて、画素410に配線G3および配線S3が接続されている。 In FIG. 13A, in addition to the example in FIG. 12, a wiring G3 and a wiring S3 are connected to the pixel 410.

図13(A)に示す例では、例えば4つの発光素子360を、それぞれ赤色(R)、緑色(G)、青色(B)、および白色(W)を呈する発光素子を用いることができる。また液晶素子340として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。 In the example illustrated in FIG. 13A, for example, light emitting elements that exhibit red (R), green (G), blue (B), and white (W) can be used as the four light emitting elements 360, respectively. As the liquid crystal element 340, a reflective liquid crystal element exhibiting white can be used. Thereby, when displaying in reflection mode, white display with high reflectance can be performed. In addition, when display is performed in the transmissive mode, display with high color rendering properties can be performed with low power.

また、図13(B)には、画素410の構成例を示している。画素410は、電極311が有する開口部と重なる発光素子360wと、電極311の周囲に配置された発光素子360r、発光素子360g、および発光素子360bとを有する。発光素子360r、発光素子360g、および発光素子360bは、発光面積がほぼ同等であることが好ましい。 FIG. 13B illustrates a configuration example of the pixel 410. The pixel 410 includes a light-emitting element 360 w that overlaps with an opening included in the electrode 311, and a light-emitting element 360 r, a light-emitting element 360 g, and a light-emitting element 360 b that are disposed around the electrode 311. The light emitting element 360r, the light emitting element 360g, and the light emitting element 360b preferably have substantially the same light emitting area.

[表示パネルの構成例]
図14は、本発明の一態様の表示パネル300の斜視概略図である。表示パネル300は、基板351と基板361とが貼り合わされた構成を有する。図14では、基板361を破線で明示している。
[Display panel configuration example]
FIG. 14 is a schematic perspective view of a display panel 300 of one embodiment of the present invention. The display panel 300 has a structure in which a substrate 351 and a substrate 361 are attached to each other. In FIG. 14, the substrate 361 is indicated by a broken line.

表示パネル300は、表示部362、回路364、配線365等を有する。基板351には、例えば回路364、配線365、および画素電極として機能する導電層311b等が設けられる。また図14では基板351上にIC373とFPC372が実装されている例を示している。そのため、図14に示す構成は、表示パネル300とFPC372およびIC373を有する表示モジュールと言うこともできる。 The display panel 300 includes a display portion 362, a circuit 364, a wiring 365, and the like. The substrate 351 is provided with, for example, a circuit 364, a wiring 365, a conductive layer 311b functioning as a pixel electrode, and the like. FIG. 14 shows an example in which an IC 373 and an FPC 372 are mounted on a substrate 351. Therefore, the structure illustrated in FIG. 14 can also be referred to as a display module including the display panel 300, the FPC 372, and the IC 373.

回路364は、例えば走査線駆動回路として機能する回路を用いることができる。 As the circuit 364, for example, a circuit functioning as a scan line driver circuit can be used.

配線365は、表示部や回路364に信号や電力を供給する機能を有する。当該信号や電力は、FPC372を介して外部、またはIC373から配線365に入力される。 The wiring 365 has a function of supplying a signal and power to the display portion and the circuit 364. The signal and power are input to the wiring 365 from the outside or the IC 373 via the FPC 372.

また、図14では、COG(Chip On Glass)方式等により、基板351にIC373が設けられている例を示している。IC373は、例えば走査線駆動回路、または信号線駆動回路などとしての機能を有するICを適用できる。なお表示パネル300が走査線駆動回路および信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、FPC372を介して表示パネル300を駆動するための信号を入力する場合などでは、IC373を設けない構成としてもよい。また、IC373を、COF(Chip On Film)方式等により、FPC372に実装してもよい。 FIG. 14 illustrates an example in which the IC 373 is provided on the substrate 351 by a COG (Chip On Glass) method or the like. As the IC 373, for example, an IC having a function as a scan line driver circuit, a signal line driver circuit, or the like can be used. Note that in the case where the display panel 300 includes a circuit that functions as a scanning line driver circuit and a signal line driver circuit, or a circuit that functions as a scanning line driver circuit or a signal line driver circuit is provided outside, and the display panel 300 is driven through the FPC 372. For example, the IC 373 may not be provided in the case of inputting a signal to do so. Further, the IC 373 may be mounted on the FPC 372 by a COF (Chip On Film) method or the like.

図14には、表示部362の一部の拡大図を示している。表示部362には、複数の表示素子が有する導電層311bがマトリクス状に配置されている。導電層311bは、可視光を反射する機能を有し、後述する液晶素子340の反射電極として機能する。 FIG. 14 shows an enlarged view of a part of the display unit 362. In the display portion 362, conductive layers 311b included in the plurality of display elements are arranged in a matrix. The conductive layer 311b has a function of reflecting visible light, and functions as a reflective electrode of a liquid crystal element 340 described later.

また、図14に示すように、導電層311bは開口を有する。さらに導電層311bよりも基板351側に、発光素子360を有する。発光素子360からの光は、導電層311bの開口を介して基板361側に射出される。 As shown in FIG. 14, the conductive layer 311b has an opening. Further, the light-emitting element 360 is provided on the substrate 351 side of the conductive layer 311b. Light from the light-emitting element 360 is emitted to the substrate 361 side through the opening of the conductive layer 311b.

また、基板361上にはタッチセンサを設けることができる。例えば、シート状の静電容量方式のタッチセンサ366を表示部362に重ねて設ける構成とすればよい。または、基板361と基板351との間にタッチセンサを設けてもよい。基板361と基板351との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
[断面構成例]
図15に、図14で例示した表示パネルの、FPC372を含む領域の一部、回路364を含む領域の一部、および表示部362を含む領域の一部をそれぞれ切断したときの断面の一例を示す。なお、タッチセンサ366は含まない。
Further, a touch sensor can be provided over the substrate 361. For example, a structure may be employed in which a sheet-like capacitive touch sensor 366 is provided over the display portion 362. Alternatively, a touch sensor may be provided between the substrate 361 and the substrate 351. In the case where a touch sensor is provided between the substrate 361 and the substrate 351, an optical touch sensor using a photoelectric conversion element may be used in addition to the capacitive touch sensor.
[Section configuration example]
FIG. 15 illustrates an example of a cross section of the display panel illustrated in FIG. 14 when a part of the region including the FPC 372, a part of the region including the circuit 364, and a part of the region including the display portion 362 are cut. Show. Note that the touch sensor 366 is not included.

表示パネルは、基板351と基板361の間に、絶縁層220を有する。また基板351と絶縁層220の間に、発光素子360、トランジスタ201、トランジスタ205、トランジスタ206、着色層134等を有する。また絶縁層220と基板361の間に、液晶素子340、着色層131等を有する。また基板361と絶縁層220は接着層141を介して接着され、基板351と絶縁層220は接着層142を介して接着されている。 The display panel includes an insulating layer 220 between the substrate 351 and the substrate 361. In addition, the light-emitting element 360, the transistor 201, the transistor 205, the transistor 206, the coloring layer 134, and the like are provided between the substrate 351 and the insulating layer 220. In addition, a liquid crystal element 340, a coloring layer 131, and the like are provided between the insulating layer 220 and the substrate 361. In addition, the substrate 361 and the insulating layer 220 are bonded through an adhesive layer 141, and the substrate 351 and the insulating layer 220 are bonded through an adhesive layer 142.

トランジスタ206は、液晶素子340と電気的に接続し、トランジスタ205は、発光素子360と電気的に接続する。トランジスタ205とトランジスタ206は、いずれも絶縁層220の基板351側の面上に形成されているため、これらを同一の工程を用いて作製することができる。 The transistor 206 is electrically connected to the liquid crystal element 340, and the transistor 205 is electrically connected to the light-emitting element 360. Since both the transistor 205 and the transistor 206 are formed over the surface of the insulating layer 220 on the substrate 351 side, they can be manufactured using the same process.

基板361には、着色層131、遮光層132、絶縁層121、および液晶素子340の共通電極として機能する導電層113、配向膜133b、絶縁層117等が設けられている。絶縁層117は、液晶素子340のセルギャップを保持するためのスペーサとして機能する。 The substrate 361 is provided with a colored layer 131, a light-blocking layer 132, an insulating layer 121, a conductive layer 113 functioning as a common electrode for the liquid crystal element 340, an alignment film 133b, an insulating layer 117, and the like. The insulating layer 117 functions as a spacer for maintaining the cell gap of the liquid crystal element 340.

絶縁層220の基板351側には、絶縁層211、絶縁層212、絶縁層213、絶縁層214、絶縁層215等の絶縁層が設けられている。絶縁層211は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層212、絶縁層213、および絶縁層214は、各トランジスタを覆って設けられている。また絶縁層214を覆って絶縁層215が設けられている。絶縁層214および絶縁層215は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層212、絶縁層213、絶縁層214の3層を有する場合について示しているが、これに限られず4層以上であってもよいし、単層、または2層であってもよい。また平坦化層として機能する絶縁層214は、不要であれば設けなくてもよい。 On the substrate 351 side of the insulating layer 220, insulating layers such as an insulating layer 211, an insulating layer 212, an insulating layer 213, an insulating layer 214, and an insulating layer 215 are provided. A part of the insulating layer 211 functions as a gate insulating layer of each transistor. The insulating layer 212, the insulating layer 213, and the insulating layer 214 are provided so as to cover each transistor. An insulating layer 215 is provided to cover the insulating layer 214. The insulating layer 214 and the insulating layer 215 have a function as a planarization layer. Note that although the case where the insulating layer covering the transistor and the like has three layers of the insulating layer 212, the insulating layer 213, and the insulating layer 214 is described here, the number of layers is not limited to this, and four or more layers may be used. It may be a layer or two layers. The insulating layer 214 functioning as a planarization layer is not necessarily provided if not necessary.

また、トランジスタ201、トランジスタ205、およびトランジスタ206は、一部がゲートとして機能する導電層221、一部がソースまたはドレインとして機能する導電層222、半導体層231を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。 The transistor 201, the transistor 205, and the transistor 206 include a conductive layer 221 that partially functions as a gate, a conductive layer 222 that partially functions as a source or a drain, and a semiconductor layer 231. Here, the same hatching pattern is given to a plurality of layers obtained by processing the same conductive film.

液晶素子340は反射型の液晶素子である。液晶素子340は、導電層311a、液晶112、導電層113が積層された積層構造を有する。また、導電層311aの基板351側に接して、可視光を反射性する導電層311bが設けられている。導電層311bは開口251を有する。また、導電層311aおよび導電層113は可視光を透過する材料を含む。また、液晶112と導電層311aの間に配向膜133aが設けられ、液晶112と導電層113の間に配向膜133bが設けられている。また、基板361の外側の面には、偏光板130を有する。 The liquid crystal element 340 is a reflective liquid crystal element. The liquid crystal element 340 has a stacked structure in which a conductive layer 311a, a liquid crystal 112, and a conductive layer 113 are stacked. In addition, a conductive layer 311b that reflects visible light is provided in contact with the conductive layer 311a on the substrate 351 side. The conductive layer 311b has an opening 251. The conductive layer 311a and the conductive layer 113 include a material that transmits visible light. In addition, an alignment film 133 a is provided between the liquid crystal 112 and the conductive layer 311 a, and an alignment film 133 b is provided between the liquid crystal 112 and the conductive layer 113. In addition, a polarizing plate 130 is provided on the outer surface of the substrate 361.

液晶素子340において、導電層311bは可視光を反射する機能を有し、導電層113は可視光を透過する機能を有する。基板361側から入射した光は、偏光板130により偏光され、導電層113、液晶112を透過し、導電層311bで反射する。そして、液晶112および導電層113を再度透過して、偏光板130に達する。このとき、導電層311bと導電層113の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板130を介して射出される光の強度を制御することができる。また光は着色層131によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。 In the liquid crystal element 340, the conductive layer 311b has a function of reflecting visible light, and the conductive layer 113 has a function of transmitting visible light. Light incident from the substrate 361 side is polarized by the polarizing plate 130, passes through the conductive layer 113 and the liquid crystal 112, and is reflected by the conductive layer 311b. Then, the light passes through the liquid crystal 112 and the conductive layer 113 again and reaches the polarizing plate 130. At this time, alignment of liquid crystal can be controlled by a voltage applied between the conductive layer 311b and the conductive layer 113, and optical modulation of light can be controlled. That is, the intensity of light emitted through the polarizing plate 130 can be controlled. In addition, light that is not in a specific wavelength region is absorbed by the colored layer 131, so that the extracted light is, for example, red light.

発光素子360は、ボトムエミッション型の発光素子である。発光素子360は、絶縁層220側から導電層191、EL層192、および導電層193bの順に積層された積層構造を有する。また導電層193bを覆って導電層193aが設けられている。導電層193bは可視光を反射する材料を含み、導電層191および導電層193aは可視光を透過する材料を含む。発光素子360が発する光は、着色層134、絶縁層220、開口251、導電層113等を介して、基板361側に射出される。 The light emitting element 360 is a bottom emission type light emitting element. The light-emitting element 360 has a stacked structure in which the conductive layer 191, the EL layer 192, and the conductive layer 193b are stacked in this order from the insulating layer 220 side. A conductive layer 193a is provided to cover the conductive layer 193b. The conductive layer 193b includes a material that reflects visible light, and the conductive layer 191 and the conductive layer 193a include a material that transmits visible light. Light emitted from the light-emitting element 360 is emitted to the substrate 361 side through the coloring layer 134, the insulating layer 220, the opening 251, the conductive layer 113, and the like.

ここで、図15に示すように、開口251には可視光を透過する導電層311aが設けられていることが好ましい。これにより、開口251と重なる領域においてもそれ以外の領域と同様に液晶112が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。 Here, as shown in FIG. 15, the opening 251 is preferably provided with a conductive layer 311a that transmits visible light. Accordingly, since the liquid crystal 112 is aligned in the region overlapping with the opening 251 similarly to the other regions, alignment failure of the liquid crystal occurs at the boundary portion between these regions, and unintended light leakage can be suppressed.

ここで、基板361の外側の面に配置する偏光板130として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と1/4波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子340に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。 Here, a linear polarizing plate may be used as the polarizing plate 130 disposed on the outer surface of the substrate 361, but a circular polarizing plate may also be used. As a circularly-polarizing plate, what laminated | stacked the linearly-polarizing plate and the quarter wavelength phase difference plate, for example can be used. Thereby, external light reflection can be suppressed. In addition, a desired contrast may be realized by adjusting a cell gap, an alignment, a driving voltage, and the like of the liquid crystal element used for the liquid crystal element 340 depending on the type of the polarizing plate.

また導電層191の端部を覆う絶縁層216上には、絶縁層217が設けられている。絶縁層217は、絶縁層220と基板351が必要以上に接近することを抑制するスペーサとしての機能を有する。またEL層192や導電層193aを遮蔽マスク(メタルマスク)を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制するためのマスクギャッパとしての機能を有していてもよい。なお、絶縁層217は不要であれば設けなくてもよい。 An insulating layer 217 is provided over the insulating layer 216 that covers the end portion of the conductive layer 191. The insulating layer 217 has a function as a spacer for suppressing the insulating layer 220 and the substrate 351 from approaching more than necessary. In the case where the EL layer 192 or the conductive layer 193a is formed using a shielding mask (metal mask), the EL layer 192 or the conductive layer 193a may function as a mask gapper for suppressing contact of the shielding mask with a formation surface. Good. Note that the insulating layer 217 is not necessarily provided if not necessary.

トランジスタ205のソースまたはドレインの一方は、導電層224を介して発光素子360の導電層191と電気的に接続されている。 One of a source and a drain of the transistor 205 is electrically connected to the conductive layer 191 of the light-emitting element 360 through the conductive layer 224.

トランジスタ206のソースまたはドレインの一方は、接続部207を介して導電層311bと電気的に接続されている。導電層311bと導電層311aは接して設けられ、これらは電気的に接続されている。ここで、接続部207は、絶縁層220に設けられた開口を介して、絶縁層220の両面に設けられる導電層同士を接続する部分である。 One of a source and a drain of the transistor 206 is electrically connected to the conductive layer 311b through the connection portion 207. The conductive layer 311b and the conductive layer 311a are provided in contact with each other and are electrically connected. Here, the connection portion 207 is a portion that connects the conductive layers provided on both surfaces of the insulating layer 220 through openings provided in the insulating layer 220.

基板351の基板361と重ならない領域には、接続部204が設けられている。接続部204は、接続層242を介してFPC372と電気的に接続されている。接続部204は接続部207と同様の構成を有している。接続部204の上面は、導電層311aと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部204とFPC372とを接続層242を介して電気的に接続することができる。 A connection portion 204 is provided in a region of the substrate 351 that does not overlap with the substrate 361. The connection portion 204 is electrically connected to the FPC 372 through the connection layer 242. The connection unit 204 has the same configuration as the connection unit 207. A conductive layer obtained by processing the same conductive film as the conductive layer 311a is exposed on the upper surface of the connection portion 204. Accordingly, the connection unit 204 and the FPC 372 can be electrically connected via the connection layer 242.

接着層141が設けられる一部の領域には、接続部252が設けられている。接続部252において、導電層311aと同一の導電膜を加工して得られた導電層と、導電層113の一部が、接続体243により電気的に接続されている。したがって、基板361側に形成された導電層113に、基板351側に接続されたFPC372から入力される信号または電位を、接続部252を介して供給することができる。 A connection portion 252 is provided in a part of the region where the adhesive layer 141 is provided. In the connection portion 252, a conductive layer obtained by processing the same conductive film as the conductive layer 311 a and a part of the conductive layer 113 are electrically connected to each other through a connection body 243. Therefore, a signal or a potential input from the FPC 372 connected to the substrate 351 side can be supplied to the conductive layer 113 formed on the substrate 361 side through the connection portion 252.

接続体243としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、2種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体243として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体243は、図15に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体243と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。 As the connection body 243, for example, conductive particles can be used. As the conductive particles, those obtained by coating the surface of particles such as organic resin or silica with a metal material can be used. It is preferable to use nickel or gold as the metal material because the contact resistance can be reduced. In addition, it is preferable to use particles in which two or more kinds of metal materials are coated in layers, such as further coating nickel with gold. Further, it is preferable to use a material that is elastically deformed or plastically deformed as the connection body 243. At this time, the connection body 243, which is a conductive particle, may have a shape crushed in the vertical direction as shown in FIG. By doing so, the contact area between the connection body 243 and the conductive layer electrically connected to the connection body 243 can be increased, the contact resistance can be reduced, and the occurrence of problems such as connection failure can be suppressed.

接続体243は、接着層141に覆われるように配置することが好ましい。例えば接着層141となるペースト等を塗布した後に、接続体243を散布すればよい。 The connection body 243 is preferably disposed so as to be covered with the adhesive layer 141. For example, the connection body 243 may be sprayed after applying a paste or the like to be the adhesive layer 141.

図15では、回路364の例としてトランジスタ201が設けられている例を示している。 FIG. 15 illustrates an example in which the transistor 201 is provided as an example of the circuit 364.

図15では、トランジスタ201およびトランジスタ205の例として、チャネルが形成される半導体層231を2つのゲートで挟持する構成が適用されている。一方のゲートは導電層221により、他方のゲートは絶縁層212を介して半導体層231と重なる導電層223により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、2つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。 In FIG. 15, as an example of the transistor 201 and the transistor 205, a structure in which a semiconductor layer 231 where a channel is formed is sandwiched between two gates is applied. One gate is formed of a conductive layer 221, and the other gate is formed of a conductive layer 223 that overlaps with the semiconductor layer 231 with an insulating layer 212 interposed therebetween. With such a structure, the threshold voltage of the transistor can be controlled. At this time, the transistor may be driven by connecting two gates and supplying the same signal thereto. Such a transistor can have higher field-effect mobility than other transistors, and can increase on-state current. As a result, a circuit that can be driven at high speed can be manufactured. Furthermore, the area occupied by the circuit portion can be reduced. By applying a transistor with a large on-state current, signal delay in each wiring can be reduced and display unevenness can be suppressed even if the number of wirings increases when the display panel is increased in size or definition. can do.

なお、回路364が有するトランジスタと、表示部362が有するトランジスタは、同じ構造であってもよい。また回路364が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部362が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。 Note that the transistor included in the circuit 364 and the transistor included in the display portion 362 may have the same structure. In addition, the plurality of transistors included in the circuit 364 may have the same structure or may be combined with different structures. In addition, the plurality of transistors included in the display portion 362 may have the same structure or may be combined with transistors having different structures.

各トランジスタを覆う絶縁層212、絶縁層213のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層212または絶縁層213はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。 At least one of the insulating layer 212 and the insulating layer 213 that covers each transistor is preferably formed using a material in which impurities such as water and hydrogen hardly diffuse. That is, the insulating layer 212 or the insulating layer 213 can function as a barrier film. With such a structure, it is possible to effectively prevent impurities from diffusing from the outside to the transistor, and a highly reliable display panel can be realized.

基板361側において、着色層131、遮光層132を覆って絶縁層121が設けられている。絶縁層121は、平坦化層としての機能を有していていもよい。絶縁層121により、導電層113の表面を概略平坦にできるため、液晶112の配向状態を均一にできる。 On the substrate 361 side, the insulating layer 121 is provided so as to cover the colored layer 131 and the light-shielding layer 132. The insulating layer 121 may function as a planarization layer. Since the surface of the conductive layer 113 can be substantially flattened by the insulating layer 121, the alignment state of the liquid crystal 112 can be made uniform.

[各構成要素について]
以下では、上記に示す各構成要素について説明する。
[About each component]
Below, each component shown above is demonstrated.

〔基板〕
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
〔substrate〕
A substrate having a flat surface can be used for the substrate included in the display panel. For the substrate from which light from the display element is extracted, a material that transmits the light is used. For example, materials such as glass, quartz, ceramic, sapphire, and organic resin can be used.

厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。 By using a thin substrate, the display panel can be reduced in weight and thickness. Furthermore, a flexible display panel can be realized by using a flexible substrate.

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示パネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、10μm以上200μm以下が好ましく、20μm以上50μm以下であることがより好ましい。 Further, since the substrate on the side from which light emission is not extracted does not have to be translucent, a metal substrate or the like can be used in addition to the above-described substrates. A metal substrate is preferable because it has high thermal conductivity and can easily conduct heat to the entire substrate, which can suppress a local temperature increase of the display panel. In order to obtain flexibility and bendability, the thickness of the metal substrate is preferably 10 μm to 200 μm, and more preferably 20 μm to 50 μm.

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。 Although there is no limitation in particular as a material which comprises a metal substrate, For example, metals, such as aluminum, copper, nickel, or alloys, such as aluminum alloy or stainless steel, can be used suitably.

また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。 Alternatively, a substrate that has been subjected to an insulating process by oxidizing the surface of the metal substrate or forming an insulating film on the surface may be used. For example, the insulating film may be formed by using a coating method such as a spin coating method or a dip method, an electrodeposition method, a vapor deposition method, or a sputtering method, or it is left in an oxygen atmosphere or heated, or an anodic oxidation method. For example, an oxide film may be formed on the surface of the substrate.

可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート(PC)樹脂、ポリエーテルスルホン(PES)樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン(PTFE)樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が30×10−6/K以下であるポリアミドイミド樹脂、ポリイミド樹脂、PET等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示パネルも軽量にすることができる。 Examples of materials having flexibility and transparency to visible light include polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resins, polyimide resins, polymethyl methacrylate resins, and polycarbonates. (PC) resin, polyethersulfone (PES) resin, polyamide resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyvinyl chloride resin, polytetrafluoroethylene (PTFE) resin, and the like. In particular, a material having a low thermal expansion coefficient is preferably used. For example, a polyamideimide resin, a polyimide resin, PET, or the like having a thermal expansion coefficient of 30 × 10 −6 / K or less can be suitably used. Further, a substrate in which glass fiber is impregnated with an organic resin, or a substrate in which an inorganic filler is mixed with an organic resin to reduce the thermal expansion coefficient can be used. Since a substrate using such a material is light in weight, a display panel using the substrate can be lightweight.

上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Eガラス、Sガラス、Dガラス、Qガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。 When a fibrous body is included in the material, a high-strength fiber of an organic compound or an inorganic compound is used for the fibrous body. The high-strength fiber specifically refers to a fiber having a high tensile modulus or Young's modulus, and representative examples include polyvinyl alcohol fiber, polyester fiber, polyamide fiber, polyethylene fiber, aramid fiber, Examples include polyparaphenylene benzobisoxazole fibers, glass fibers, and carbon fibers. Examples of the glass fiber include glass fibers using E glass, S glass, D glass, Q glass, and the like. These may be used in the form of a woven fabric or a non-woven fabric, and a structure obtained by impregnating the fiber body with a resin and curing the resin may be used as a flexible substrate. When a structure made of a fibrous body and a resin is used as the flexible substrate, it is preferable because reliability against breakage due to bending or local pressing is improved.

または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。 Alternatively, glass, metal, or the like thin enough to have flexibility can be used for the substrate. Alternatively, a composite material in which glass and a resin material are bonded to each other with an adhesive layer may be used.

可撓性を有する基板に、表示パネルの表面を傷などから保護するハードコート層(例えば、窒化シリコン、酸化アルミニウムなど)や、押圧を分散可能な材質の層(例えば、アラミド樹脂など)等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。 A hard coat layer (for example, silicon nitride, aluminum oxide) that protects the surface of the display panel from scratches, a layer of a material that can disperse the pressure (for example, aramid resin), etc. on a flexible substrate It may be laminated. In order to suppress a decrease in the lifetime of the display element due to moisture or the like, an insulating film with low water permeability may be stacked over a flexible substrate. For example, an inorganic insulating material such as silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum oxide, or aluminum nitride can be used.

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示パネルとすることができる。 The substrate can be used by stacking a plurality of layers. In particular, when the glass layer is used, the barrier property against water and oxygen can be improved and a highly reliable display panel can be obtained.

〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
[Transistor]
The transistor includes a conductive layer that functions as a gate electrode, a semiconductor layer, a conductive layer that functions as a source electrode, a conductive layer that functions as a drain electrode, and an insulating layer that functions as a gate insulating layer. The above shows the case where a bottom-gate transistor is applied.

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。 Note that there is no particular limitation on the structure of the transistor included in the display device of one embodiment of the present invention. For example, a planar transistor, a staggered transistor, or an inverted staggered transistor may be used. Further, a top-gate or bottom-gate transistor structure may be employed. Alternatively, gate electrodes may be provided above and below the channel.

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。 There is no particular limitation on the crystallinity of the semiconductor material used for the transistor, and either an amorphous semiconductor or a semiconductor having crystallinity (a microcrystalline semiconductor, a polycrystalline semiconductor, a single crystal semiconductor, or a semiconductor partially including a crystal region) is used. May be used. It is preferable to use a crystalline semiconductor because deterioration of transistor characteristics can be suppressed.

また、トランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するCAC−OSなどを用いることができる。 As a semiconductor material used for the transistor, a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used. A typical example is an oxide semiconductor containing indium. For example, a CAC-OS described later can be used.

シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。 A transistor using an oxide semiconductor with a wider band gap and lower carrier density than silicon can hold charge accumulated in a capacitor connected in series with the transistor for a long time due to its low off-state current. Is possible.

半導体層は、例えばインジウム、亜鉛およびM(アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属)を含むIn−M−Zn系酸化物で表記される膜とすることができる。 The semiconductor layer is represented by an In-M-Zn-based oxide containing indium, zinc, and M (metal such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium, or hafnium). It can be a membrane.

半導体層を構成する酸化物半導体がIn−M−Zn系酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。 In the case where the oxide semiconductor included in the semiconductor layer is an In-M-Zn-based oxide, the atomic ratio of the metal elements of the sputtering target used for forming the In-M-Zn oxide is In ≧ M, Zn It is preferable to satisfy ≧ M. As the atomic ratio of the metal elements of such a sputtering target, In: M: Zn = 1: 1: 1, In: M: Zn = 1: 1: 1.2, In: M: Zn = 3: 1: 2, In: M: Zn = 4: 2: 3, In: M: Zn = 4: 2: 4.1, In: M: Zn = 5: 1: 6, In: M: Zn = 5: 1: 7, In: M: Zn = 5: 1: 8 etc. are preferable. Note that the atomic ratio of the semiconductor layer to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target.

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのとき酸化物半導体を用いることで、多結晶シリコンよりも低温で形成できる、半導体層よりも下層の配線は電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。 The bottom-gate transistor described in this embodiment is preferable because the number of manufacturing steps can be reduced. In addition, by using an oxide semiconductor at this time, the wiring under the semiconductor layer can be formed at a temperature lower than that of polycrystalline silicon, and a material having low heat resistance can be used as an electrode material and a substrate material. Can widen the choice of materials. For example, a glass substrate having an extremely large area can be suitably used.

半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が1×1017/cm以下、好ましくは1×1015/cm以下、さらに好ましくは1×1013/cm以下、より好ましくは1×1011/cm以下、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。 As the semiconductor layer, an oxide semiconductor film with low carrier density is used. For example, the semiconductor layer has a carrier density of 1 × 10 17 / cm 3 or less, preferably 1 × 10 15 / cm 3 or less, more preferably 1 × 10 13 / cm 3 or less, more preferably 1 × 10 11 / cm 3. 3 or less, more preferably less than 1 × 10 10 / cm 3 , and an oxide semiconductor having a carrier density of 1 × 10 −9 / cm 3 or more can be used. Such an oxide semiconductor is referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor. Accordingly, it can be said that the oxide semiconductor has stable characteristics because the impurity concentration is low and the density of defect states is low.

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。 Note that the composition is not limited thereto, and a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (such as field-effect mobility and threshold voltage) of the transistor. In addition, in order to obtain the required semiconductor characteristics of the transistor, it is preferable that the semiconductor layer have appropriate carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, and the like. .

半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。 If an oxide semiconductor included in the semiconductor layer contains silicon or carbon which is one of Group 14 elements, oxygen vacancies increase in the semiconductor layer and the semiconductor layer becomes n-type. Therefore, the concentration of silicon or carbon in the semiconductor layer (concentration obtained by secondary ion mass spectrometry) is 2 × 10 18 atoms / cm 3 or less, preferably 2 × 10 17 atoms / cm 3 or less.

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。 Further, when alkali metal and alkaline earth metal are combined with an oxide semiconductor, carriers may be generated, which may increase off-state current of the transistor. Therefore, the concentration of alkali metal or alkaline earth metal obtained by secondary ion mass spectrometry in the semiconductor layer is set to 1 × 10 18 atoms / cm 3 or less, preferably 2 × 10 16 atoms / cm 3 or less.

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。 In addition, when nitrogen is contained in the oxide semiconductor included in the semiconductor layer, electrons serving as carriers are generated, the carrier density is increased, and the oxide semiconductor is likely to be n-type. As a result, a transistor including an oxide semiconductor containing nitrogen is likely to be normally on. For this reason, it is preferable that the nitrogen concentration obtained by secondary ion mass spectrometry in the semiconductor layer is 5 × 10 18 atoms / cm 3 or less.

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、c軸に配向した結晶を有するCAAC−OS(C−Axis Aligned Crystalline Oxide Semiconductor、または、C−Axis Aligned and A−B−plane Anchored Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。 The semiconductor layer may have a non-single crystal structure, for example. The non-single-crystal structure includes, for example, a CAAC-OS (C-Axis Crystalline Oxide Semiconductor Semiconductor having a crystal oriented in the c-axis, or a C-Axis Aligned and A-B-Plane Annealed Crystal Oxide Crystal Structure, Includes a microcrystalline structure or an amorphous structure. In the non-single-crystal structure, the amorphous structure has the highest density of defect states, and the CAAC-OS has the lowest density of defect states.

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。 An oxide semiconductor film having an amorphous structure has, for example, disordered atomic arrangement and no crystal component. Alternatively, an amorphous oxide film has, for example, a completely amorphous structure and does not have a crystal part.

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
<CAC−OSの構成>
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud Aligned Complementary)−OSの構成について説明する。
Note that the semiconductor layer may be a mixed film including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. Good. For example, the mixed film may have a single-layer structure or a stacked structure including any two or more of the above-described regions.
<Configuration of CAC-OS>
A structure of a CAC (Cloud Aligned Complementary) -OS that can be used for the transistor disclosed in one embodiment of the present invention is described below.

CAC−OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。 The CAC-OS is one structure of a material in which an element included in an oxide semiconductor is unevenly distributed with a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or the vicinity thereof. Note that in the following, in an oxide semiconductor, one or more metal elements are unevenly distributed, and a region including the metal element has a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or the vicinity thereof. The state mixed with is also referred to as a mosaic or patch.

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。 Note that the oxide semiconductor preferably contains at least indium. In particular, it is preferable to contain indium and zinc. In addition, aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. One kind selected from the above or a plurality of kinds may be included.

例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。 For example, a CAC-OS in In-Ga-Zn oxide (In-Ga-Zn oxide among CAC-OSs may be referred to as CAC-IGZO in particular) is an indium oxide (hereinafter referred to as InO). X1 (X1 is greater real than 0) and.), or indium zinc oxide (hereinafter, in X2 Zn Y2 O Z2 ( X2, Y2, and Z2 is larger real than 0) and a.), gallium An oxide (hereinafter referred to as GaO X3 (X3 is a real number greater than 0)) or a gallium zinc oxide (hereinafter referred to as Ga X4 Zn Y4 O Z4 (where X4, Y4, and Z4 are greater than 0)) to.) and the like, the material becomes mosaic by separate into, mosaic InO X1 or in X2 Zn Y2 O Z2, is a configuration in which uniformly distributed in the film (hereinafter Also referred to as a cloud-like.) A.

つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。 That, CAC-OS includes a region GaO X3 is the main component, and In X2 Zn Y2 O Z2, or InO X1 is the main component region is a composite oxide semiconductor having a structure that is mixed. Note that in this specification, for example, the first region indicates that the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the second region.

なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1−x0)(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。 Note that IGZO is a common name and may refer to one compound of In, Ga, Zn, and O. As a typical example, InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (−1 ≦ x0 ≦ 1, m0 is an arbitrary number) A crystalline compound may be mentioned.

上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面においては配向せずに連結した結晶構造である。 The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.

一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC−OSにおいて、結晶構造は副次的な要素である。 On the other hand, CAC-OS relates to a material structure of an oxide semiconductor. CAC-OS refers to a region observed in the form of nanoparticles mainly composed of Ga in a material structure including In, Ga, Zn and O, and nanoparticles mainly composed of In. The region observed in a shape is a configuration in which the regions are randomly dispersed in a mosaic shape. Therefore, in the CAC-OS, the crystal structure is a secondary element.

なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。 Note that the CAC-OS does not include a stacked structure of two or more kinds of films having different compositions. For example, a structure composed of two layers of a film mainly containing In and a film mainly containing Ga is not included.

なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。 Incidentally, a region GaO X3 is the main component, and In X2 Zn Y2 O Z2 or InO X1 is the main component region, in some cases clear boundary can not be observed.

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC−OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。 In place of gallium, aluminum, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium are selected. In the case where one or a plurality of types are included, the CAC-OS includes a region that is observed in a part of a nanoparticle mainly including the metal element and a nanoparticle mainly including In. The region observed in the form of particles refers to a configuration in which each region is randomly dispersed in a mosaic shape.

CAC−OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、CAC−OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。 The CAC-OS can be formed by a sputtering method under a condition where the substrate is not intentionally heated, for example. In the case where a CAC-OS is formed by a sputtering method, any one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as a deposition gas. Good. Further, the flow rate ratio of the oxygen gas to the total flow rate of the deposition gas during film formation is preferably as low as possible. .

CAC−OSは、X線回折(XRD:X−ray diffraction)測定法のひとつであるOut−of−plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折から、測定領域のa−b面方向、およびc軸方向の配向は見られないことが分かる。 The CAC-OS is characterized in that no clear peak is observed when it is measured using a θ / 2θ scan by the out-of-plane method, which is one of the X-ray diffraction (XRD) measurement methods. Have. That is, it can be seen from X-ray diffraction that no orientation in the ab plane direction and c-axis direction of the measurement region is observed.

また、CAC−OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、CAC−OSの結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nano−crystal)構造を有することがわかる。 In addition, in the CAC-OS, in an electron beam diffraction pattern obtained by irradiating an electron beam with a probe diameter of 1 nm (also referred to as a nanobeam electron beam), a ring-shaped high luminance region and a plurality of regions in the ring region are provided. A bright spot is observed. Therefore, it can be seen from the electron beam diffraction pattern that the crystal structure of the CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and the cross-sectional direction.

また、例えば、In−Ga−Zn酸化物におけるCAC−OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。 In addition, for example, in a CAC-OS in an In—Ga—Zn oxide, GaO X3 is a main component by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region and the region mainly composed of In X2 Zn Y2 O Z2 or InO X1 are unevenly distributed and mixed.

CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。 The CAC-OS has a structure different from that of the IGZO compound in which the metal element is uniformly distributed, and has a property different from that of the IGZO compound. That is, in the CAC-OS, a region in which GaO X3 or the like is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component are phase-separated from each other, and each region is mainly composed of each element. Has a mosaic structure.

ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、InX2ZnY2Z2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。 Here, the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is a region having higher conductivity than a region containing GaO X3 or the like as a main component. That, In X2 Zn Y2 O Z2 or InO X1, is an area which is the main component, by carriers flow, expressed the conductivity of the oxide semiconductor. Accordingly, a region where In X2 Zn Y2 O Z2 or InO X1 is a main component is distributed in a cloud shape in the oxide semiconductor, whereby high field-effect mobility (μ) can be realized.

一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。 On the other hand, areas such as GaO X3 is the main component, as compared to the In X2 Zn Y2 O Z2 or InO X1 is the main component area, it is highly regions insulating. That is, a region containing GaO X3 or the like as a main component is distributed in the oxide semiconductor, whereby leakage current can be suppressed and good switching operation can be realized.

したがって、CAC−OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。 Therefore, when CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act complementarily, thereby increasing the An on-current (I on ) and high field effect mobility (μ) can be realized.

また、CAC−OSを用いた半導体素子は、信頼性が高い。従って、CAC−OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。 In addition, a semiconductor element using a CAC-OS has high reliability. Therefore, the CAC-OS is optimal for various semiconductor devices including a display.

または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。 Alternatively, silicon may be used for the semiconductor in which the channel of the transistor is formed. Although amorphous silicon may be used as silicon, it is particularly preferable to use silicon having crystallinity. For example, microcrystalline silicon, polycrystalline silicon, single crystal silicon, or the like is preferably used. In particular, polycrystalline silicon can be formed at a lower temperature than single crystal silicon, and has higher field effect mobility and higher reliability than amorphous silicon.

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線は電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することできるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。 The bottom-gate transistor described in this embodiment is preferable because the number of manufacturing steps can be reduced. At this time, since amorphous silicon can be used at a lower temperature than polycrystalline silicon, it is possible to use a material having low heat resistance as the electrode material and substrate material for the wiring below the semiconductor layer. Can widen the choice of materials. For example, a glass substrate having an extremely large area can be suitably used. On the other hand, a top-gate transistor is preferable because an impurity region can be easily formed in a self-aligning manner and variation in characteristics can be reduced. At this time, it is particularly suitable when polycrystalline silicon, single crystal silicon or the like is used.

〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
[Conductive layer]
In addition to the gate, source, and drain of a transistor, materials that can be used for conductive layers such as various wirings and electrodes that constitute a display device include aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, A metal such as tantalum or tungsten, or an alloy containing the same as a main component can be given. A film containing any of these materials can be used as a single layer or a stacked structure. For example, a single layer structure of an aluminum film containing silicon, a two layer structure in which an aluminum film is stacked on a titanium film, a two layer structure in which an aluminum film is stacked on a tungsten film, and a copper film on a copper-magnesium-aluminum alloy film Two-layer structure to stack, two-layer structure to stack copper film on titanium film, two-layer structure to stack copper film on tungsten film, titanium film or titanium nitride film, and aluminum film or copper film on top of it A three-layer structure for forming a titanium film or a titanium nitride film thereon, a molybdenum film or a molybdenum nitride film, and an aluminum film or a copper film stacked thereon, and a molybdenum film or a There is a three-layer structure for forming a molybdenum nitride film. Note that an oxide such as indium oxide, tin oxide, or zinc oxide may be used. Further, it is preferable to use copper containing manganese because the controllability of the shape by etching is increased.

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物(例えば、窒化チタン)などを用いてもよい。なお、金属材料、合金材料(またはそれらの窒化物)を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層(画素電極や共通電極として機能する導電層)にも用いることができる。 As the light-transmitting conductive material, conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added, or graphene can be used. Alternatively, a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, or an alloy material containing the metal material can be used. Alternatively, a nitride (eg, titanium nitride) of the metal material may be used. Note that in the case where a metal material or an alloy material (or a nitride thereof) is used, it may be thin enough to have a light-transmitting property. In addition, a stacked film of the above materials can be used as a conductive layer. For example, it is preferable to use a laminated film of an alloy of silver and magnesium and indium tin oxide because the conductivity can be increased. These can also be used for conductive layers such as various wirings and electrodes constituting the display device and conductive layers (conductive layers functioning as pixel electrodes and common electrodes) included in the display element.

〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
[Insulation layer]
Insulating materials that can be used for each insulating layer include, for example, resins such as acrylic and epoxy, resins having a siloxane bond, and inorganic insulation such as silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, and aluminum oxide. Materials can also be used.

また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。 In addition, the light-emitting element is preferably provided between a pair of insulating films with low water permeability. Thereby, impurities such as water can be prevented from entering the light emitting element, and a decrease in reliability of the apparatus can be suppressed.

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。 Examples of the low water-permeable insulating film include a film containing nitrogen and silicon such as a silicon nitride film and a silicon nitride oxide film, and a film containing nitrogen and aluminum such as an aluminum nitride film. Alternatively, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, or the like may be used.

例えば、透水性の低い絶縁膜の水蒸気透過量は、1×10−5[g/(m・day)]以下、好ましくは1×10−6[g/(m・day)]以下、より好ましくは1×10−7[g/(m・day)]以下、さらに好ましくは1×10−8[g/(m・day)]以下とする。 For example, the water vapor transmission rate of an insulating film with low water permeability is 1 × 10 −5 [g / (m 2 · day)] or less, preferably 1 × 10 −6 [g / (m 2 · day)] or less, More preferably, it is 1 × 10 −7 [g / (m 2 · day)] or less, and further preferably 1 × 10 −8 [g / (m 2 · day)] or less.

〔液晶素子〕
液晶素子としては、例えば垂直配向(VA:Vertical Alignment)モードが適用された液晶素子を用いることができる。垂直配向モードとしては、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。
[Liquid crystal element]
As the liquid crystal element, for example, a liquid crystal element to which a vertical alignment (VA: Vertical Alignment) mode is applied can be used. As the vertical alignment mode, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV (Advanced Super View) mode, or the like can be used.

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばVAモードのほかに、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード等が適用された液晶素子を用いることができる。 As the liquid crystal element, liquid crystal elements to which various modes are applied can be used. For example, in addition to the VA mode, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Symmetrical Aligned Micro-cell) mode, Further, a liquid crystal element to which an FLC (Ferroelectric Liquid Crystal) mode, an AFLC (Antiferroelectric Liquid Crystal) mode, or the like is applied can be used.

なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または斜め方向の電界を含む)によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。 Note that a liquid crystal element is an element that controls transmission or non-transmission of light by an optical modulation action of liquid crystal. Note that the optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field). As the liquid crystal used in the liquid crystal element, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC), a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like is used. Can do. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。 Further, as the liquid crystal material, either a positive type liquid crystal or a negative type liquid crystal may be used, and an optimal liquid crystal material may be used according to an applied mode or design.

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。 An alignment film can be provided to control the alignment of the liquid crystal. Note that in the case of employing a horizontal electric field mode, liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used. The blue phase is one of the liquid crystal phases. When the temperature of the cholesteric liquid crystal is increased, the blue phase appears immediately before the transition from the cholesteric phase to the isotropic phase. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition mixed with several percent by weight or more of a chiral agent is used for the liquid crystal layer in order to improve the temperature range. A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic. In addition, a liquid crystal composition including a liquid crystal exhibiting a blue phase and a chiral agent does not require alignment treatment and has a small viewing angle dependency. Further, since it is not necessary to provide an alignment film, a rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects or breakage of the liquid crystal display device during the manufacturing process can be reduced. .

また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。 As the liquid crystal element, a transmissive liquid crystal element, a reflective liquid crystal element, a transflective liquid crystal element, or the like can be used.

本発明の一態様では、特に反射型の液晶素子を用いることができる。 In one embodiment of the present invention, a reflective liquid crystal element can be used.

透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、2つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。LED(Light Emitting Diode)を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
め好ましい。
In the case of using a transmissive or transflective liquid crystal element, two polarizing plates are provided so as to sandwich a pair of substrates. A backlight is provided outside the polarizing plate. The backlight may be a direct type backlight or an edge light type backlight. It is preferable to use a direct-type backlight including an LED (Light Emitting Diode) because local dimming is facilitated and contrast can be increased. An edge light type backlight is preferably used because the thickness of the module including the backlight can be reduced.
Therefore, it is preferable.

反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。 In the case of using a reflective liquid crystal element, a polarizing plate is provided on the display surface side. Separately from this, it is preferable to arrange a light diffusing plate on the display surface side because the visibility can be improved.

また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。LED(Light Emitting Diode)を備えるフロントライトを用いると、消費電力を低減できるため好ましい。 In the case of using a reflective or transflective liquid crystal element, a front light may be provided outside the polarizing plate. As the front light, an edge light type front light is preferably used. It is preferable to use a front light including an LED (Light Emitting Diode) because power consumption can be reduced.

〔発光素子〕
発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、LED、有機EL素子、無機EL素子等を用いることができる。
[Light emitting element]
As the light-emitting element, an element capable of self-emission can be used, and an element whose luminance is controlled by current or voltage is included in its category. For example, an LED, an organic EL element, an inorganic EL element, or the like can be used.

発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。 Light emitting elements include a top emission type, a bottom emission type, and a dual emission type. A conductive film that transmits visible light is used for the electrode from which light is extracted. In addition, a conductive film that reflects visible light is preferably used for the electrode from which light is not extracted.

EL層は少なくとも発光層を有する。EL層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質(電子輸送性および正孔輸送性が高い物質)等を含む層をさらに有していてもよい。 The EL layer has at least a light emitting layer. The EL layer is a layer other than the light-emitting layer, such as a substance having a high hole-injecting property, a substance having a high hole-transporting property, a hole blocking material, a substance having a high electron-transporting property, a substance having a high electron-injecting property, A layer including a substance (a substance having a high electron transporting property and a high hole transporting property) or the like may be further included.

EL層には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。EL層を構成する層は、それぞれ、蒸着法(真空蒸着法を含む)、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。 In the EL layer, either a low molecular compound or a high molecular compound can be used, and an inorganic compound may be included. The layers constituting the EL layer can be formed by a method such as a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an ink jet method, or a coating method.

陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、EL層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はEL層において再結合し、EL層に含まれる発光物質が発光する。 When a voltage higher than the threshold voltage of the light emitting element is applied between the cathode and the anode, holes are injected into the EL layer from the anode side and electrons are injected from the cathode side. The injected electrons and holes are recombined in the EL layer, and the light-emitting substance contained in the EL layer emits light.

発光素子として、白色発光の発光素子を適用する場合には、EL層に2種類以上の発光物質を含む構成とすることが好ましい。例えば2以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれR(赤)、G(緑)、B(青)、Y(黄)、O(橙)等の発光を示す発光物質、またはR、G、Bのうち2以上の色のスペクトル成分を含む発光を示す発光物質のうち、2以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長(例えば350nm乃至750nm)の範囲内に2以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。 In the case where a white light-emitting element is used as the light-emitting element, the EL layer preferably includes two or more light-emitting substances. For example, white light emission can be obtained by selecting the light emitting material so that the light emission of each of the two or more light emitting materials has a complementary color relationship. For example, a light emitting material that emits light such as R (red), G (green), B (blue), Y (yellow), and O (orange), or spectral components of two or more colors of R, G, and B It is preferable that 2 or more are included among the luminescent substances which show light emission containing. In addition, it is preferable to apply a light-emitting element whose emission spectrum from the light-emitting element has two or more peaks in a wavelength range of visible light (for example, 350 nm to 750 nm). The emission spectrum of the material having a peak in the yellow wavelength region is preferably a material having spectral components in the green and red wavelength regions.

EL層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、EL層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料(例えばホスト材料、アシスト材料)を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。 The EL layer preferably has a structure in which a light-emitting layer including a light-emitting material that emits one color and a light-emitting layer including a light-emitting material that emits another color are stacked. For example, the plurality of light emitting layers in the EL layer may be stacked in contact with each other, or may be stacked through a region not including any light emitting material. For example, a region including the same material (for example, a host material or an assist material) as the fluorescent light emitting layer or the phosphorescent light emitting layer and not including any light emitting material is provided between the fluorescent light emitting layer and the phosphorescent light emitting layer. Also good. This facilitates the production of the light emitting element and reduces the driving voltage.

また、発光素子は、EL層を1つ有するシングル素子であってもよいし、複数のEL層が電荷発生層を介して積層されたタンデム素子であってもよい。 The light-emitting element may be a single element having one EL layer or a tandem element in which a plurality of EL layers are stacked with a charge generation layer interposed therebetween.

可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、またはこれら金属材料の窒化物(例えば、窒化チタン)等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。 The conductive film that transmits visible light can be formed using, for example, indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide to which gallium is added, or the like. In addition, a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, an alloy containing these metal materials, or a nitride of these metal materials (for example, Titanium nitride) can also be used by forming it thin enough to have translucency. In addition, a stacked film of the above materials can be used as a conductive layer. For example, it is preferable to use a stacked film of an alloy of silver and magnesium and indium tin oxide because the conductivity can be increased. Further, graphene or the like may be used.

可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金(アルミニウム合金)を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。 For the conductive film that reflects visible light, for example, a metal material such as aluminum, gold, platinum, silver, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, or palladium, or an alloy including these metal materials is used. Can do. In addition, lanthanum, neodymium, germanium, or the like may be added to the metal material or alloy. Alternatively, titanium, nickel, or neodymium and an alloy containing aluminum (aluminum alloy) may be used. Alternatively, an alloy containing copper, palladium, magnesium, and silver may be used. An alloy containing silver and copper is preferable because of its high heat resistance. Furthermore, oxidation can be suppressed by stacking a metal film or a metal oxide film in contact with the aluminum film or the aluminum alloy film. Examples of materials for such metal films and metal oxide films include titanium and titanium oxide. Alternatively, the conductive film that transmits visible light and a film made of a metal material may be stacked. For example, a laminated film of silver and indium tin oxide, a laminated film of an alloy of silver and magnesium and indium tin oxide, or the like can be used.

電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形成することができる。 The electrodes may be formed using a vapor deposition method or a sputtering method, respectively. In addition, it can be formed using a discharge method such as an inkjet method, a printing method such as a screen printing method, or a plating method.

なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物(オリゴマー、デンドリマー、ポリマー等)を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。 Note that the above-described light-emitting layer and a layer containing a substance having a high hole-injecting property, a substance having a high hole-transporting property, a substance having a high electron-transporting property, a substance having a high electron-injecting property, a bipolar substance, Each may have an inorganic compound such as a quantum dot or a polymer compound (oligomer, dendrimer, polymer, etc.). For example, a quantum dot can be used for a light emitting layer to function as a light emitting material.

なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、12族と16族、13族と15族、または14族と16族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。 As the quantum dot material, a colloidal quantum dot material, an alloy type quantum dot material, a core / shell type quantum dot material, a core type quantum dot material, or the like can be used. Alternatively, a material including an element group of Group 12 and Group 16, Group 13 and Group 15, or Group 14 and Group 16 may be used. Alternatively, a quantum dot material containing an element such as cadmium, selenium, zinc, sulfur, phosphorus, indium, tellurium, lead, gallium, arsenic, or aluminum may be used.

〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、EVA(エチレンビニルアセテート)樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
[Adhesive layer]
As the adhesive layer, various curable adhesives such as an ultraviolet curable photocurable adhesive, a reactive curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used. Examples of these adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like. In particular, a material with low moisture permeability such as an epoxy resin is preferable. Alternatively, a two-component mixed resin may be used. Further, an adhesive sheet or the like may be used.

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物(酸化カルシウムや酸化バリウム等)のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。 Further, the resin may contain a desiccant. For example, a substance that adsorbs moisture by chemical adsorption, such as an alkaline earth metal oxide (such as calcium oxide or barium oxide), can be used. Alternatively, a substance that adsorbs moisture by physical adsorption, such as zeolite or silica gel, may be used. The inclusion of a desiccant is preferable because impurities such as moisture can be prevented from entering the element and the reliability of the display panel is improved.

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。 In addition, light extraction efficiency can be improved by mixing a filler having a high refractive index or a light scattering member with the resin. For example, titanium oxide, barium oxide, zeolite, zirconium, or the like can be used.

〔接続層〕
接続層としては、異方性導電フィルム(ACF:Anisotropic Conductive Film)や、異方性導電ペースト(ACP:Anisotropic Conductive Paste)などを用いることができる。
(Connection layer)
As the connection layer, an anisotropic conductive film (ACF: Anisotropic Conductive Film), an anisotropic conductive paste (ACP: Anisotropic Conductive Paste), or the like can be used.

〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
(Colored layer)
Examples of materials that can be used for the colored layer include metal materials, resin materials, resin materials containing pigments or dyes, and the like.

〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
[Light shielding layer]
Examples of the material that can be used for the light-shielding layer include carbon black, titanium black, metal, metal oxide, and composite oxide containing a solid solution of a plurality of metal oxides. The light shielding layer may be a film containing a resin material or a thin film of an inorganic material such as a metal. Alternatively, a stacked film of a film containing a material for the colored layer can be used for the light shielding layer. For example, a stacked structure of a film including a material used for a colored layer that transmits light of a certain color and a film including a material used for a colored layer that transmits light of another color can be used. It is preferable to use a common material for the coloring layer and the light-shielding layer because the apparatus can be shared and the process can be simplified.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図17に示す。
This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.
(Embodiment 4)
Electronic devices that can use the display device according to one embodiment of the present invention include a display device, a personal computer, an image storage device or an image playback device including a recording medium, a mobile phone, a portable game machine, and a portable data terminal , Digital book terminals, video cameras, digital still cameras and other cameras, goggles-type displays (head-mounted displays), navigation systems, sound playback devices (car audio, digital audio players, etc.), copiers, facsimiles, printers, printer multifunction devices Automatic teller machines (ATMs), vending machines, and the like. Specific examples of these electronic devices are shown in FIGS.

図17(A)はナビゲーションシステムであり、筐体971、表示部973、操作キー974等を有する。表示部973にはタッチセンサが設けられ、主な入力操作を行うことができる。表示部973に本発明の一態様の表示システムを用いることで表示部973の高速表示、視認性の向上および低消費電力化を行うことができる。 FIG. 17A illustrates a navigation system, which includes a housing 971, a display portion 973, operation keys 974, and the like. The display portion 973 is provided with a touch sensor and can perform main input operations. By using the display system of one embodiment of the present invention for the display portion 973, high-speed display, improved visibility, and low power consumption of the display portion 973 can be performed.

図17(B)は携帯型ゲーム機であり、筐体901、筐体902、表示部903、表示部904、マイク905、スピーカ906、操作キー907、スタイラス908、カメラ909等を有する。なお、図17(E)に示した携帯型ゲーム機は、2つの表示部903と表示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。表示部903に本発明の一態様の表示装置を備えることで表示部903の高速表示、視認性の向上および低消費電力化を行うことができる。 FIG. 17B illustrates a portable game machine including a housing 901, a housing 902, a display portion 903, a display portion 904, a microphone 905, a speaker 906, operation keys 907, a stylus 908, a camera 909, and the like. Note that the portable game machine illustrated in FIG. 17E includes two display portions 903 and 904; however, the number of display portions included in the portable game device is not limited thereto. By including the display device of one embodiment of the present invention in the display portion 903, high-speed display, improved visibility, and low power consumption of the display portion 903 can be performed.

図17(C)はデジタルカメラであり、筐体961、シャッターボタン962、マイク963、スピーカ967、表示部965、操作キー等を有する。表示部965に本発明の一態様の表示装置を用いることで、表示部965の高速表示、視認性の向上および低消費電力化を行うことができる。 FIG. 17C illustrates a digital camera, which includes a housing 961, a shutter button 962, a microphone 963, a speaker 967, a display portion 965, operation keys, and the like. By using the display device of one embodiment of the present invention for the display portion 965, high-speed display, improved visibility, and low power consumption of the display portion 965 can be performed.

図17(D)は腕時計型の情報端末であり、筐体931、表示部932、リストバンド933、操作用のボタン935、竜頭936、カメラ939等を有する。表示部932はタッチパネルとなっていてもよい。表示部932に本発明の一態様の表示装置を用いることで、表示部932の高速表示、視認性の向上および低消費電力化を行うことができる。 FIG. 17D illustrates a wristwatch-type information terminal including a housing 931, a display portion 932, a wristband 933, operation buttons 935, a crown 936, a camera 939, and the like. The display unit 932 may be a touch panel. By using the display device of one embodiment of the present invention for the display portion 932, high-speed display, improved visibility, and low power consumption of the display portion 932 can be performed.

図17(E)携帯電話機の一例であり、筐体951、表示部952、操作ボタン953、外部接続ポート954、スピーカ955、マイク956、カメラ957等を有する。当該携帯電話機は、表示部952にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部952に触れることで行うことができる。表示部952に本発明の一態様の表示装置を用いることで、表示部952の高速表示、視認性の向上および低消費電力化を行うことができる。 FIG. 17E illustrates an example of a mobile phone, which includes a housing 951, a display portion 952, operation buttons 953, an external connection port 954, a speaker 955, a microphone 956, a camera 957, and the like. The mobile phone includes a touch sensor in the display portion 952. All operations such as making a call or inputting characters can be performed by touching the display portion 952 with a finger or a stylus. By using the display device of one embodiment of the present invention for the display portion 952, high-speed display, improved visibility, and low power consumption of the display portion 952 can be performed.

図17(F)は携帯データ端末であり、筐体911、表示部912、カメラ919等を有する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。表示部932に本発明の高速表示、視認性の向上および低消費電力化を行うことができる。 FIG. 17F illustrates a portable data terminal including a housing 911, a display portion 912, a camera 919, and the like. Information can be input and output by a touch panel function of the display portion 912. The display portion 932 can perform high-speed display, improved visibility, and low power consumption according to the present invention.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

10 表示装置
10b 表示装置
20 駆動回路
20b 駆動回路
21 回路
22 回路
25 加算器
25a 加算器
25d 加算器
26a アナログスイッチ
26b アナログスイッチ
26c アナログスイッチ
26d アナログスイッチ
26e アナログスイッチ
26f アナログスイッチ
27a インバータ
27d インバータ
27f インバータ
27g インバータ
28 NAND回路
28a オペアンプ
28b オペアンプ
31 駆動回路
31b 駆動回路
32 駆動回路
40 画素アレイ
40b 画素アレイ
45 画素ユニット
46 画素
46B 表示素子
46G 表示素子
46R 表示素子
47 画素
47B 表示素子
47G 表示素子
47R 表示素子
50 データ処理回路
55 光
112 液晶
113 導電層
117 絶縁層
121 絶縁層
130 偏光板
131 着色層
132 遮光層
133a 配向膜
133b 配向膜
134 着色層
141 接着層
142 接着層
191 導電層
192 EL層
193a 導電層
193b 導電層
201 トランジスタ
204 接続部
205 トランジスタ
206 トランジスタ
207 接続部
211 絶縁層
212 絶縁層
213 絶縁層
214 絶縁層
215 絶縁層
216 絶縁層
217 絶縁層
220 絶縁層
221 導電層
222 導電層
223 導電層
224 導電層
231 半導体層
242 接続層
243 接続体
251 開口
252 接続部
300 表示パネル
311 電極
311a 導電層
311b 導電層
340 液晶素子
351 基板
360 発光素子
360b 発光素子
360g 発光素子
360r 発光素子
360w 発光素子
361 基板
362 表示部
364 回路
365 配線
366 タッチセンサ
372 FPC
373 IC
400 表示装置
410 画素
451 開口
901 筐体
902 筐体
903 表示部
904 表示部
905 マイク
906 スピーカ
907 操作キー
908 スタイラス
909 カメラ
911 筐体
912 表示部
919 カメラ
931 筐体
932 表示部
933 リストバンド
935 ボタン
936 竜頭
939 カメラ
951 筐体
952 表示部
953 操作ボタン
954 外部接続ポート
955 スピーカ
956 マイク
957 カメラ
961 筐体
962 シャッターボタン
963 マイク
965 表示部
967 スピーカ
971 筐体
973 表示部
974 操作キー
DESCRIPTION OF SYMBOLS 10 Display apparatus 10b Display apparatus 20 Drive circuit 20b Drive circuit 21 Circuit 22 Circuit 25 Adder 25a Adder 25d Adder 26a Analog switch 26b Analog switch 26c Analog switch 26d Analog switch 26e Analog switch 26f Analog switch 27a Inverter 27d Inverter 27f Inverter 27g Inverter 28 NAND circuit 28a Op amp 28b Op amp 31 Drive circuit 31b Drive circuit 32 Drive circuit 40 Pixel array 40b Pixel array 45 Pixel unit 46 Pixel 46B Display element 46G Display element 46R Display element 47 Pixel 47B Display element 47G Display element 47R Display element 50 Data Processing circuit 55 Light 112 Liquid crystal 113 Conductive layer 117 Insulating layer 121 Insulating layer 130 Polarizing plate 131 Colored layer 132 Light shielding layer 33a Alignment film 133b Alignment film 134 Colored layer 141 Adhesive layer 142 Adhesion layer 191 Conductive layer 192 EL layer 193a Conductive layer 193b Conductive layer 201 Transistor 204 Connection portion 205 Transistor 206 Transistor 207 Connection portion 211 Insulation layer 212 Insulation layer 213 Insulation layer 214 Insulation Layer 215 insulating layer 216 insulating layer 217 insulating layer 220 insulating layer 221 conductive layer 222 conductive layer 223 conductive layer 224 conductive layer 231 semiconductor layer 242 connection layer 243 connection body 251 opening 252 connection portion 300 display panel 311 electrode 311a conductive layer 311b conductive layer 340 Liquid crystal element 351 Substrate 360 Light emitting element 360b Light emitting element 360g Light emitting element 360r Light emitting element 360w Light emitting element 361 Substrate 362 Display unit 364 Circuit 365 Wiring 366 Touch sensor 372 FPC
373 IC
400 Display device 410 Pixel 451 Opening 901 Housing 902 Housing 903 Display unit 904 Display unit 905 Microphone 906 Speaker 907 Operation key 908 Stylus 909 Camera 911 Housing 912 Display unit 919 Camera 931 Housing 932 Display unit 933 Wristband 935 Button 936 Crown 939 Camera 951 Case 952 Display unit 953 Operation button 954 External connection port 955 Speaker 956 Microphone 957 Camera 961 Case 962 Shutter button 963 Microphone 965 Display unit 967 Speaker 971 Case 973 Display unit 974 Operation key

Claims (8)

駆動回路と、画素ユニットと、を有する表示装置であって、
前記駆動回路は第1の回路を有し、
前記画素ユニットは、第1の画素と、第2の画素と、を有し、
前記第1の回路は入力された画像データの階調を判定する機能を有し、
前記第1の回路は、第1のデジタルデータと、第2のデジタルデータと、が入出力できる機能を有し、
前記第1の回路は、前記第2のデジタルデータの階調を第1の値であると判定したときに、前記第1のデジタルデータを出力する機能を有し、
前記第1の回路は、前記第2のデジタルデータの階調を第2の値であると判定したときに、前記第2のデジタルデータを出力する機能を有し、
前記駆動回路は前記第1のデジタルデータを第1のアナログデータに変換して前記第1の画素に出力する機能を有し、
前記駆動回路は前記第2のデジタルデータを第2のアナログデータに変換して前記第2の画素に出力する機能を有する表示装置。
A display device having a drive circuit and a pixel unit,
The drive circuit includes a first circuit;
The pixel unit includes a first pixel and a second pixel,
The first circuit has a function of determining the gradation of input image data,
The first circuit has a function capable of inputting and outputting first digital data and second digital data;
The first circuit has a function of outputting the first digital data when the gradation of the second digital data is determined to be a first value;
The first circuit has a function of outputting the second digital data when the gradation of the second digital data is determined to be a second value;
The drive circuit has a function of converting the first digital data into first analog data and outputting the first analog data to the first pixel;
The display device having a function of converting the second digital data into second analog data and outputting the second digital data to the second pixel.
駆動回路と、画素ユニットと、を有する表示装置であって、
前記駆動回路は第1の回路を有し、
前記画素ユニットは、第1の画素と、第2の画素と、を有し、
前記第1の回路は入力された画像データの階調を判定する機能を有し、
前記第1の回路は、第1のデジタルデータと、第2のデジタルデータと、第3のデジタルデータと、第4のデジタルデータと、が入出力できる機能を有し、
前記第1の回路は、前記第2のデジタルデータの階調を第1の値であると判定したときに、前記第1のデジタルデータおよび前記第3のデジタルデータを出力する機能を有し、
前記第1の回路は、前記第2のデジタルデータの階調を第2の値であると判定したときに、前記第2のデジタルデータおよび前記第4のデジタルデータを出力する機能を有し、
前記駆動回路は、前記第1の回路が前記第2のデジタルデータの階調を前記第1の値であると判定したときに、前記第1のデジタルデータを第1のアナログデータに変換して前記第1の画素に出力し、前記第3のデジタルデータを第3のアナログデータに変換して前記第2の画素に出力する機能を有し、
前記駆動回路は、前記第1の回路が前記第2のデジタルデータの階調を前記第2の値であると判定したときに、前記第2のデジタルデータを第2のアナログデータに変換して前記第2の画素に出力し、前記第4のデジタルデータを第4のアナログデータに変換して前記第1の画素に出力する機能を有する表示装置。
A display device having a drive circuit and a pixel unit,
The drive circuit includes a first circuit;
The pixel unit includes a first pixel and a second pixel,
The first circuit has a function of determining the gradation of input image data,
The first circuit has a function of inputting / outputting first digital data, second digital data, third digital data, and fourth digital data,
The first circuit has a function of outputting the first digital data and the third digital data when the gradation of the second digital data is determined to be a first value,
The first circuit has a function of outputting the second digital data and the fourth digital data when the gradation of the second digital data is determined to be a second value.
The driving circuit converts the first digital data into first analog data when the first circuit determines that the gradation of the second digital data is the first value. A function of outputting to the first pixel, converting the third digital data into third analog data, and outputting the third analog data to the second pixel;
The drive circuit converts the second digital data into second analog data when the first circuit determines that the gradation of the second digital data is the second value. A display device having a function of outputting to the second pixel, converting the fourth digital data into fourth analog data, and outputting the fourth analog data to the first pixel.
駆動回路と、画素ユニットと、を有する表示装置であって、
前記駆動回路は第1の回路および第2の回路を有し、
前記画素ユニットは、第1の画素と、第2の画素と、を有し、
前記第1の回路は入力された画像データの階調を判定する機能を有し、
前記第1の回路は、第1のデジタルデータと、第2のデジタルデータと、が入出力できる機能を有し、
前記第2の回路は、第1のアナログデータと、第2のアナログデータと、第3のアナログデータと、第4のアナログデータと、が入出力できる機能を有し、
前記第1の回路は、前記第2のデジタルデータの階調を第1の値であると判定したときに、前記第1のデジタルデータを出力する機能を有し、
前記第1の回路は、前記第2のデジタルデータの階調を第2の値であると判定したときに、前記第2のデジタルデータを出力する機能を有し、
前記駆動回路は、前記第1の回路が前記第2のデジタルデータの階調を前記第1の値であると判定したときに、前記第1のデジタルデータを第1のアナログデータに変換して前記第2の回路に入力する機能を有し、
前記駆動回路は、前記第1の回路が前記第2のデジタルデータの階調を前記第2の値であると判定したときに、前記第2のデジタルデータを第2のアナログデータに変換して前記第2の回路に入力する機能を有し、
前記駆動回路は、前記第1の回路が前記第2のデジタルデータの階調を前記第1の値であると判定したときに、前記第2の回路は前記第1のアナログデータを前記第1の画素に出力し、前記第3のアナログデータを第2の画素に出力する機能を有し、
前記駆動回路は、前記第1の回路が前記第2のデジタルデータの階調を前記第2の値であると判定したときに、前記第2の回路は前記第2のアナログデータを前記第2の画素に出力し、前記第4のアナログデータを第1の画素に出力する機能を有する表示装置。
A display device having a drive circuit and a pixel unit,
The drive circuit has a first circuit and a second circuit;
The pixel unit includes a first pixel and a second pixel,
The first circuit has a function of determining the gradation of input image data,
The first circuit has a function capable of inputting and outputting first digital data and second digital data;
The second circuit has a function capable of inputting and outputting first analog data, second analog data, third analog data, and fourth analog data,
The first circuit has a function of outputting the first digital data when the gradation of the second digital data is determined to be a first value;
The first circuit has a function of outputting the second digital data when the gradation of the second digital data is determined to be a second value;
The driving circuit converts the first digital data into first analog data when the first circuit determines that the gradation of the second digital data is the first value. Having a function of inputting to the second circuit;
The drive circuit converts the second digital data into second analog data when the first circuit determines that the gradation of the second digital data is the second value. Having a function of inputting to the second circuit;
When the first circuit determines that the gray level of the second digital data is the first value, the second circuit converts the first analog data into the first analog data. The third analog data is output to the second pixel, and the third analog data is output to the second pixel.
When the first circuit determines that the gray level of the second digital data is the second value, the second circuit converts the second analog data to the second analog data. A display device having a function of outputting to the first pixel and outputting the fourth analog data to the first pixel.
請求項1乃至3のいずれか一項において、
前記第1の画素は可視光を発する機能を有する第1の表示素子を有し、前記第2の画素は可視光を反射する機能を有する第2の表示素子を有する表示装置。
In any one of Claims 1 thru | or 3,
The first pixel has a first display element having a function of emitting visible light, and the second pixel has a second display element having a function of reflecting visible light.
請求項1乃至4のいずれか一項において、
前記第1の値は有意な画像ではないことを表す値であり、前記第2の値は有意な画像であることを表す値である表示装置。
In any one of Claims 1 thru | or 4,
The display device, wherein the first value is a value indicating that the image is not a significant image, and the second value is a value indicating that the image is a significant image.
請求項1乃至5のいずれか一項において、
前記第1の値は、有意な画像であることを表すしきい値より小さく、前記第2の値は前記しきい値以上である表示装置。
In any one of Claims 1 thru | or 5,
The display device, wherein the first value is smaller than a threshold value representing a significant image, and the second value is not less than the threshold value.
請求項1乃至6のいずれか一項において、
前記第1の画素および前記第2の画素は、チャネルが形成される半導体層に金属酸化物を含むトランジスタを有する表示装置。
In any one of Claims 1 thru | or 6,
The display device in which each of the first pixel and the second pixel includes a transistor including a metal oxide in a semiconductor layer in which a channel is formed.
請求項1乃至7のいずれか一項に記載の表示装置を有し、
表示領域と重なる位置にタッチセンサを備えた電子機器。
It has a display device according to any one of claims 1 to 7,
An electronic device provided with a touch sensor at a position overlapping the display area.
JP2016159869A 2016-08-17 2016-08-17 Display device and electronic equipment Withdrawn JP2018028589A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016159869A JP2018028589A (en) 2016-08-17 2016-08-17 Display device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016159869A JP2018028589A (en) 2016-08-17 2016-08-17 Display device and electronic equipment

Publications (2)

Publication Number Publication Date
JP2018028589A true JP2018028589A (en) 2018-02-22
JP2018028589A5 JP2018028589A5 (en) 2019-09-19

Family

ID=61248721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016159869A Withdrawn JP2018028589A (en) 2016-08-17 2016-08-17 Display device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2018028589A (en)

Similar Documents

Publication Publication Date Title
JP7434632B2 (en) display device
US11003009B2 (en) Display device and electronic device
JP6998143B2 (en) Display devices and electronic devices
JP7240542B2 (en) Display device
JP2018061245A (en) Semiconductor device and electronic equipment
JP2018049269A (en) Display system and electronic apparatus
JP2018031944A (en) Display system and electronic apparatus
TW201824219A (en) Display device and electronic device include a signal generation circuit, a first gate driver, a second gate driver, and a second display section stopping the first scanning signal outputted by the first gate driver and the second scanning signal outputted by the second gate driver, etc.
JP2018049267A (en) Display system, electronic apparatus, and display method
JP2018054901A (en) Display system and electronic apparatus
JP2018028589A (en) Display device and electronic equipment
JP2018022090A (en) Display device and electronic apparatus
JP2018022038A (en) Display device and electronic apparatus
JP2018073306A (en) Image display system, image display method and information processing device
JP2018056916A (en) Information processing device, operation method of information processing device, and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190805

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200826