JP2018028575A - Display device and manufacturing method therefor - Google Patents
Display device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2018028575A JP2018028575A JP2016159470A JP2016159470A JP2018028575A JP 2018028575 A JP2018028575 A JP 2018028575A JP 2016159470 A JP2016159470 A JP 2016159470A JP 2016159470 A JP2016159470 A JP 2016159470A JP 2018028575 A JP2018028575 A JP 2018028575A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- display device
- layer
- groove
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229920005989 resin Polymers 0.000 claims abstract description 68
- 239000011347 resin Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000007769 metal material Substances 0.000 claims abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 6
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 26
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 168
- 239000004973 liquid crystal related substance Substances 0.000 description 37
- 239000010408 film Substances 0.000 description 22
- 239000011342 resin composition Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000009477 glass transition Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003504 photosensitizing agent Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 125000001931 aliphatic group Chemical group 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
Description
本発明は、複数の画素を含む表示装置に関する。特に、アレイ基板に共通電極(コモン電極)を有する表示装置に関する。 The present invention relates to a display device including a plurality of pixels. In particular, the present invention relates to a display device having a common electrode (common electrode) on an array substrate.
従来、表示装置として、液晶ディスプレイや有機ELディスプレイの開発が進められている。これらの表示装置は、表示領域を構成する複数の画素のそれぞれに液晶素子や発光素子等の光学素子を備え、各画素から出力される光量を制御することにより、画像を画面に表示する。液晶素子や発光素子は、基本的に、2つの電極間に光学材料を挟んだ構造を有している。そして、2つの電極に所定の電位を供給することにより生じる光学材料の変化を利用して、出力される光量が制御される。 Conventionally, liquid crystal displays and organic EL displays have been developed as display devices. These display devices include an optical element such as a liquid crystal element or a light emitting element in each of a plurality of pixels constituting a display area, and display an image on a screen by controlling the amount of light output from each pixel. A liquid crystal element or a light emitting element basically has a structure in which an optical material is sandwiched between two electrodes. The amount of light to be output is controlled using a change in the optical material caused by supplying a predetermined potential to the two electrodes.
ところで、液晶素子や発光素子を構成する2つの電極の一方(特に、共通電極)としては、一般的に透光性を有する電極(透明電極)を用いることが多い。液晶素子であれば、バックライトの光や画素電極での反射光を透過する必要があり、有機EL素子であれば光学材料から発した光を透過する必要があるからである。 By the way, as one of the two electrodes constituting the liquid crystal element or the light emitting element (particularly, the common electrode), an electrode having a light transmitting property (transparent electrode) is often used in general. This is because it is necessary to transmit backlight light or reflected light from the pixel electrode in the case of a liquid crystal element, and to transmit light emitted from an optical material in the case of an organic EL element.
このような透明電極は、通常ITO等の透明導電性材料で構成され、抵抗値が金属電極に比べて高いという特性を有する。そのため、透明電極の面積が大きくなると、配線抵抗に起因して電位降下が生じ、電位がばらつくなどの問題を生じる場合がある。そこで、透明電極の電位降下への対策として、より抵抗値の低い導電膜を電気的に接続し、全体として低抵抗化を図る技術が知られている(特許文献1)。 Such a transparent electrode is usually made of a transparent conductive material such as ITO, and has a characteristic that its resistance value is higher than that of a metal electrode. For this reason, when the area of the transparent electrode is increased, a potential drop may occur due to the wiring resistance, and the potential may vary. Therefore, as a countermeasure against the potential drop of the transparent electrode, a technique is known in which a conductive film having a lower resistance value is electrically connected to reduce the resistance as a whole (Patent Document 1).
ここで、液晶ディスプレイの駆動方式として、IPS(In Plane Switching)方式やFFS(Fringe Field Switching)方式が知られている。これらの駆動方式は、画素電極と共通電極との間に形成される横電界によって液晶の配向を制御するものである。そのため、これらの駆動方式は、いずれもアレイ基板に共通電極が形成され、表示領域に高い平坦性が求められるという特長がある。 Here, as a driving method of the liquid crystal display, an IPS (In Plane Switching) method and an FFS (Fringe Field Switching) method are known. In these driving methods, the alignment of the liquid crystal is controlled by a lateral electric field formed between the pixel electrode and the common electrode. Therefore, each of these driving methods has a feature that a common electrode is formed on the array substrate and high flatness is required in the display region.
このような駆動方式の液晶ディスプレイに上述した特許文献1に記載の技術を適用した場合、アレイ基板に設けられた共通電極に対し、さらに補助配線等を積層する構造となる。そのため、アレイ基板側の表面における凹凸(起伏)が大きくなり、表示領域の平坦性が損なわれてしまう虞がある。また、アレイ基板側の表面における凹凸に起因して液晶層に配向乱れが生じ、画像表示の際に光漏れが生じるという問題も起こり得る。 When the technique described in Patent Document 1 described above is applied to such a drive-type liquid crystal display, an auxiliary wiring or the like is further laminated on the common electrode provided on the array substrate. Therefore, the unevenness (undulations) on the surface on the array substrate side is increased, and the flatness of the display area may be impaired. In addition, the liquid crystal layer may be disturbed in alignment due to unevenness on the surface on the array substrate side, which may cause a problem of light leakage during image display.
本発明は、上述した課題を解決するものであり、表示領域の平坦性を損なわずに共通電極の低抵抗化することを目的とする。 The present invention solves the above-described problems, and an object thereof is to reduce the resistance of a common electrode without impairing the flatness of a display region.
本発明の一実施形態における表示装置は、基板の上の薄膜トランジスタと、前記薄膜トランジスタの上の樹脂層と、前記樹脂層に設けられた溝部と、前記溝部に埋め込まれた第1導電層と、前記樹脂層の上に設けられ、その一部が前記第1導電層に重畳して接するとともに、前記第1導電層よりも導電率が高い第2導電層と、を備える。 A display device according to an embodiment of the present invention includes a thin film transistor on a substrate, a resin layer on the thin film transistor, a groove provided in the resin layer, a first conductive layer embedded in the groove, A second conductive layer provided on the resin layer, a part of which overlaps and is in contact with the first conductive layer, and has a higher conductivity than the first conductive layer.
さらに、前記第2導電層と絶縁層を介して向かい合って配置され、前記薄膜トランジスタに接続された画素電極を備えてもよい。 Furthermore, the pixel electrode may be provided so as to face the second conductive layer and the insulating layer and connected to the thin film transistor.
前記絶縁層は、前記樹脂層と前記第2導電層との間に配置され、かつ、前記画素電極を覆うように設けられてもよい。このとき、前記絶縁層は、前記溝部の内部を覆っていてもよい。 The insulating layer may be disposed between the resin layer and the second conductive layer and may cover the pixel electrode. At this time, the insulating layer may cover the inside of the groove.
また、他の形態として、前記絶縁層は、前記第2導電層を覆うように設けられてもよい。このとき、前記第2導電層は、第1開口部を有し、前記画素電極は、前記第1開口部の内側において前記樹脂層に設けられた第2開口部を介して前記薄膜トランジスタに接続されてもよい。さらに、前記絶縁層は、前記第1開口部の内側に第3開口部を有していてもよい。 As another form, the insulating layer may be provided so as to cover the second conductive layer. At this time, the second conductive layer has a first opening, and the pixel electrode is connected to the thin film transistor through a second opening provided in the resin layer inside the first opening. May be. Furthermore, the insulating layer may have a third opening inside the first opening.
前記薄膜トランジスタは、行方向に延びるゲート配線及び列方向に延びるソース配線に接続され、前記第2導電層は、前記ゲート配線又は前記ソース配線に沿って延びる第1部分と、該第1部分に接続され、前記画素電極に重畳する第2部分とを有するものであってもよい。 The thin film transistor is connected to a gate wiring extending in a row direction and a source wiring extending in a column direction, and the second conductive layer is connected to the first portion extending along the gate wiring or the source wiring, and the first portion And a second portion overlapping with the pixel electrode.
前記第1導電層は、前記第2導電層における前記第1部分に沿って設けられていてもよい。 The first conductive layer may be provided along the first portion of the second conductive layer.
前記第2導電層における前記第2部分は、線状にパターン化された複数の部分を含んでいてもよい。 The second portion in the second conductive layer may include a plurality of portions patterned in a linear shape.
本発明の一実施形態における表示装置の製造方法は、基板の上に薄膜トランジスタを形成し、前記薄膜トランジスタの上に樹脂層を形成し、前記樹脂層に溝部を形成し、前記溝部の内部を第1導電層で埋め込み、前記樹脂層の上に、その一部が前記第1導電層に重畳して接する第2導電層を形成すること、を備える。 In one embodiment of the present invention, a method of manufacturing a display device includes forming a thin film transistor on a substrate, forming a resin layer on the thin film transistor, forming a groove in the resin layer, and forming the first inside the groove. Forming a second conductive layer that is embedded with a conductive layer and that partially overlaps and contacts the first conductive layer on the resin layer.
前記樹脂層に前記溝部を形成すると同時に、前記樹脂層に前記薄膜トランジスタに達する開口部を形成してもよい。その際、ハーフトーンマスク又はグレートーンマスクを用いてもよい。 At the same time as forming the groove in the resin layer, an opening reaching the thin film transistor may be formed in the resin layer. At that time, a halftone mask or a gray tone mask may be used.
前記溝部の内部を第1導電層で埋め込む際に、電解めっき法により前記第1導電層を形成してもよい。 The first conductive layer may be formed by an electrolytic plating method when the inside of the groove is filled with the first conductive layer.
前記第2導電層は、金属酸化物材料で構成されていてもよいし、前記第1導電層は、金属材料で構成されていてもよい。 The second conductive layer may be made of a metal oxide material, and the first conductive layer may be made of a metal material.
以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in various modes without departing from the gist thereof, and is not construed as being limited to the description of the embodiments exemplified below.
また、図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。 Further, in order to make the explanation clearer, the drawings may be schematically represented with respect to the width, thickness, shape, and the like of each part as compared with the actual embodiment, but are merely examples, and the interpretation of the present invention. It is not intended to limit. In addition, in the present specification and each drawing, elements having the same functions as those described with reference to the previous drawings may be denoted by the same reference numerals and redundant description may be omitted.
本明細書において、「上」とは、ある物体の上に直に接するように配置される場合だけでなく、他の物体を間に挟んで配置される場合をも含む。この点については、「下」という用語についても同様である。また、「上」、「下」といった用語は、物体間の相対的な上下関係を示すものであり、絶対的な上下関係を意味するものではない。具体的には、基板の主面(素子等が形成される面)を基準にして、基板の主面から離れる方向がを「上」と定義し、近づく方向を「下」と定義する。 In the present specification, “upper” includes not only the case of being placed directly on a certain object but also the case of being placed with another object in between. The same applies to the term “below”. Further, terms such as “upper” and “lower” indicate a relative vertical relationship between objects, and do not mean an absolute vertical relationship. Specifically, the direction away from the main surface of the substrate is defined as “up” and the approaching direction is defined as “down” with reference to the main surface of the substrate (surface on which elements and the like are formed).
ある薄膜を加工して複数の薄膜パターンを形成した場合、これら複数のパターンはそれぞれ異なる機能又は役割を有する場合がある。これらの複数のパターンは同一の工程で同一層として形成された薄膜に由来し、同一の層構造及び同一の材料で構成される。したがって、本明細書においては、これらの複数のパターンは、同一の層に存在しているものと定義する。 When a thin film is processed to form a plurality of thin film patterns, the plurality of patterns may have different functions or roles. These plural patterns are derived from thin films formed as the same layer in the same process, and are composed of the same layer structure and the same material. Therefore, in this specification, it is defined that these plural patterns exist in the same layer.
(第1実施形態)
<表示装置の構成>
図1は、第1実施形態における表示装置の構成を示す平面図である。図2は、第1実施形態における表示装置の画素の構成を示す断面図である。図3は、第1実施形態における表示装置の画素の構成を示す平面図である。図2は、図3に示す平面図において、一点鎖線A−A’で切断した断面に対応する図である。
(First embodiment)
<Configuration of display device>
FIG. 1 is a plan view showing the configuration of the display device according to the first embodiment. FIG. 2 is a cross-sectional view illustrating a configuration of a pixel of the display device according to the first embodiment. FIG. 3 is a plan view illustrating a configuration of a pixel of the display device according to the first embodiment. FIG. 2 is a diagram corresponding to a cross section taken along the alternate long and short dash line AA ′ in the plan view shown in FIG. 3.
なお、本実施形態では、表示装置の一例として、液晶表示装置を例示する。具体的には、FFS方式で駆動する液晶表示装置を例示する。しかしながら、本発明は、アレイ基板側に共通電極を有する表示装置であれば、液晶表示装置以外の表示装置(例えば、有機EL表示装置)に対しても適用可能である。 In the present embodiment, a liquid crystal display device is illustrated as an example of the display device. Specifically, a liquid crystal display device driven by an FFS method is exemplified. However, the present invention can be applied to a display device other than a liquid crystal display device (for example, an organic EL display device) as long as the display device has a common electrode on the array substrate side.
まず、第1実施形態における液晶表示装置100の全体的な構成について図1を用いて説明する。液晶表示装置100は、基板102上に表示領域104を有している。表示領域104は、複数の画素106によって構成される。すなわち、複数の画素106が行方向及び列方向に配列された領域が、表示領域104として機能する。各画素106は、表示素子として液晶素子を含む。例えば、隣接する画素106が赤色、緑色又は青色を与えるように液晶素子やその周辺構造を構築することで、多色表示を行うことができる。画素106の配列に制限はなく、ストライプ配列やデルタ配列など公知の配列を採用することができる。
First, the overall configuration of the liquid
さらに、液晶表示装置100は、画素106に種々の信号を与えるための駆動回路を有する。具体的には、図1に示すように、液晶表示装置100は、ゲート側駆動回路108及び110、並びにソース側駆動回路112を有する。なお、図1では、2つのゲート側駆動回路108及び110を表示領域104の両側に設けた例を示したが、ゲート側駆動回路の数は、これに限定されるものではない。
Further, the liquid
また、ゲート側駆動回路108及び110、並びにソース側駆動回路112の一部、又はすべてを基板102上に設置する必要はなく、例えば、集積回路(IC)で構成される駆動回路を基板102上、あるいはコネクタ114上に配置してもよい。図1では、ゲート側駆動回路108及び110、並びにソース側駆動回路112の一部として、集積回路116がコネクタ114上に設けられている。
Further, it is not necessary to install part or all of the gate
コネクタ114は、電源から電力を供給したり、外部回路(図示せず)からの各種信号をゲート側駆動回路108及び110、並びにソース側駆動回路112へ供給したりする機能を有する。コネクタ114として、フレキシブルプリント回路(FPC)を用いてもよい。外部回路からの信号がゲート側駆動回路108及び110、並びにソース側駆動回路112を経由して各画素106へ供給され、映像が表示領域104上に再現される。
The
次に、画素106の概略の構成について図2及び図3を用いて説明する。図2及び図3において、第1基板12上には、薄膜トランジスタ5が設けられている。薄膜トランジスタ5は、基本的に、活性層14、ゲート絶縁膜16、ゲート配線18、層間絶縁膜20、ソース配線22及びドレイン電極24で構成される。薄膜トランジスタ5の構造や各部分の材料については、公知のものを採用することができる。
Next, a schematic configuration of the
薄膜トランジスタ5の上には、樹脂層26が設けられている。樹脂層26は、薄膜トランジスタ5の形成による第1基板12上の起伏を平坦化する役割を有する。なお、本実施形態では、樹脂層26としてアクリル系樹脂を用いるが、これに限定されるものではない。
A
本実施形態に使用する樹脂層26としては、感光性樹脂組成物を用いて形成できる。このような感光性樹脂組成物としては、解像性が高く、露光及び現像後のパターン形状がその後の熱処理工程おいても変化しにくいものが好ましい。熱処理工程においてもパターン形状に変化を与えにくい感光性樹脂組成物としては、耐熱性の高い樹脂を含む組成物であることが好ましい。耐熱性の高い樹脂としては、環状脂肪族基や芳香族基を含む樹脂又は高いガラス転移温度を与えることができる単量体成分を含む樹脂等があげられる。
The
このような耐熱性の高い樹脂としては、アクリル系樹脂、シロキサン系樹脂、ポリイミド樹脂、ポリエーテル系樹脂から選ばれる少なくとも一種類の樹脂が好ましい。このような耐熱性の高い樹脂を含む感光性樹脂組成物としては、特許第3241399号公報、特許第4207604号公報、特許第4784283号公報、特許第4784283号公報、特許第4637209号公報、特許第4637221号公報、特許第4232527号公報、特許第5176768号公報等に記載の感光性樹脂組成物を適用することができる。 As such a resin having high heat resistance, at least one resin selected from acrylic resins, siloxane resins, polyimide resins, and polyether resins is preferable. As the photosensitive resin composition containing such a resin having high heat resistance, Japanese Patent No. 3241399, Japanese Patent No. 4207604, Japanese Patent No. 4784283, Japanese Patent No. 4784283, Japanese Patent No. 4737209, Patent No. The photosensitive resin composition described in Japanese Patent No. 4637221, Japanese Patent No. 4232527, Japanese Patent No. 5176768, or the like can be applied.
また、感光性樹脂組成物層を露光し、パターン形成を行うときに、フォトマスクとしてハーフトーンマスクやグレートーンマスクと呼ばれる多諧調マスクを使用することが好ましい。これらのマスクを使用することで、一度の露光プロセスで、膜厚の異なるパターンを形成することができる。 Moreover, when exposing the photosensitive resin composition layer and performing pattern formation, it is preferable to use a multitone mask called a halftone mask or a gray tone mask as a photomask. By using these masks, patterns having different film thicknesses can be formed by a single exposure process.
さらに、露光及び現像後に、さらに露光をおこない感光性樹脂組成物を用いて形成した樹脂層に存存する感光剤を分解させることができる「ポスト露光」とよばれる工程がある。このポスト露光後に、100℃程度による10分間程度の加熱を行うことが好ましい。樹脂層に感光剤が存在したまま、加熱プロセスを行うと感光剤が樹脂の熱硬化性を阻害するとともに樹脂のTgを下げてしまうと考えられ、パターン形状を大きく変化させてしまうことがある。したがって、ポスト露光を行い、樹脂層に残存した感光剤を分解させた後、前述の100℃程度の加熱プロセスを200℃以上の加熱プロセス(焼成プロセス)の前にあらかじめ施しておくことで、熱によるパターンの形状変化を低減させることができる。このように感光性樹脂組成物とポスト露光後の加熱とを組み合わせることで、所望のパターンを形成することができる。 Furthermore, after exposure and development, there is a step called “post-exposure” in which further exposure is performed to decompose the photosensitive agent present in the resin layer formed using the photosensitive resin composition. After this post-exposure, it is preferable to perform heating at about 100 ° C. for about 10 minutes. If the heating process is performed while the photosensitizer is present in the resin layer, it is considered that the photosensitizer inhibits the thermosetting property of the resin and lowers the Tg of the resin, which may greatly change the pattern shape. Therefore, after performing post-exposure and decomposing the photosensitive agent remaining in the resin layer, the heating process of about 100 ° C. described above is performed in advance before the heating process (baking process) of 200 ° C. or higher. The change in the shape of the pattern due to the above can be reduced. Thus, a desired pattern can be formed by combining the photosensitive resin composition and the post-exposure heating.
本実施形態の樹脂層26には、画素電極32と薄膜トランジスタ5とを電気的に接続するための開口部28と、補助電極としての第1導電層36を埋め込むための溝部30が設けられている。このとき、樹脂層26の焼成時に開口部28及び溝部30の縁が崩れてしまうと、開口部28及び溝部30が大きくなるため、画素の開口率を犠牲にしてしまう虞がある。そのため、本実施形態では、樹脂層26の焼成時に開口部28及び溝部30の縁が崩れないように、ガラス転移点が高めの樹脂材料を用いるのである。
The
画素電極32は、樹脂層26上に設けられるとともに、開口部28を介して薄膜トランジスタ5のドレイン電極24に接続される。画素電極32としては、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)といった透光性を有する金属酸化物材料を用いることができる。勿論、これに限定されるものではなく、透光性を有する導電性材料であれば使用可能である。
The
溝部30は、樹脂層26に設けられた線状の凹部である。溝部30は、樹脂層26をハーフエッチング等の技術により途中まで除去することにより形成することができる。本実施形態では、溝部30は、ゲート配線18に沿って線状に配置されている。具体的には、図2において、溝部30は、ゲート配線18に沿って図面に向かって奥行き方向に延びている。
The
溝部30及び画素電極32は、絶縁層34で覆われている。絶縁層34としては、酸化シリコン又は窒化シリコンを含む無機材料を用いることができる。この絶縁層34は、画素電極32と後述する共通電極としての第2導電層38との間に配置されることにより、両者を電気的に絶縁する役割を果たす。
The
溝部30の内部には、金属材料で構成された第1導電層36が配置されている。第1導電層36は、後述する第2導電層38よりも高い導電率を有する材料で構成され、第2導電層38の実質的な低抵抗化を図るための補助配線として機能する。本実施形態では、第1導電層36は、絶縁層34で覆われた溝部30の内部を充填するように埋め込まれている。したがって、本実施形態の第1導電層36の形状は、溝部30の形状と同じであり、図3に示されるように、ゲート配線18に沿って線状に延びた構成となる。
A first
本実施形態では、第1導電層36をゲート配線18に沿って配置した構成とするため、開口率を犠牲にすることなく、後述する共通電極として機能する第2導電層38の低抵抗化を図ることができる。ゲート配線18の上方は、基本的に遮光膜42で覆われる領域であり、画像の表示に寄与しないからである。
In the present embodiment, since the first
なお、本実施形態では、溝部30にちょうど収まるように第1導電層36を設けた例を示しているが、厳密にこのような構造となっている必要はなく、樹脂層26の上面から大きく突出したり、大きくへこんだりしていなければよい。つまり、第1導電層36を設けたとしても樹脂層26による平坦化の効果が大きく損なわれることがなければ、溝部30の形状と第1導電層36の形状とは厳密に一致する必要はない。
In the present embodiment, an example in which the first
絶縁層34の上には、金属酸化物材料で構成された第2導電層38が配置されている。例えば、第2導電層38としては、ITOやIZOといった透光性を有する導電性材料を用いることができる。勿論、これに限定されるものではなく、透光性を有する導電性材料であれば使用可能である。
A second
本実施形態の第2導電層38は、定電位(共通電位)が与えられる共通電極として機能する。具体的には、図3に示すように、第2導電層38は、ゲート配線18に沿って延びる第1部分38aと、その第1部分38aに接続され、画素電極32に重畳する第2部分38bとを有する。第1部分38aは、第1導電層36に沿って配置された部分であり、図2に示すように、第1導電層36と重畳して接する。第2部分38bは、線状にパターン化された複数の部分38cを含み、これら複数の部分38cは、それぞれ画素電極32に対して絶縁層34を介して重畳する。つまり、第2部分38bは、共通電極として機能する。
The second
このような構造となっているため、第1部分38aは、補助配線として機能する第1導電層36により実質的に低抵抗化される。すなわち、第1部分38a及び第1導電層36とで構成される導体部分は、全体として低抵抗化される。そのため、各画素106において共通電極として機能する第2部分38bは、第1部分38aから定電位を与えられるため、第2導電層38の配線抵抗に起因する電位のばらつきを低減することができる。
Due to such a structure, the
図2に戻って、第1基板12に向かい合って配置された第2基板40上には、遮光膜42及びカラーフィルタ44が設けられている。遮光膜42は、クロム等の金属膜で形成してもよいし、黒色顔料を含有させた樹脂材料で構成してもよい。また、カラーフィルタ44は、特定波長に吸収を有する色素(顔料や染料)を含有させた樹脂材料を用いることができる。
Returning to FIG. 2, a light-shielding
上述した第1基板12をベースとした構造体を、本明細書中ではアレイ基板と呼ぶ。また、第2基板40をベースとした構造体を、本明細書中では対向基板と呼ぶ。そして、図2において、アレイ基板120と対向基板130との間には、液晶層46が配置される。なお、図2では図示していないが、液晶層46には、セルギャップを保持するためのスペーサーが設けられている。また、図2では図示していないが、アレイ基板120及び対向基板130における液晶層46と接する部分には配向膜が設けられている。
The structure based on the
以上説明した本実施形態の液晶表示装置100は、共通電極として機能する第2導電層38の低抵抗化を図るために、補助配線として第1導電層36を設ける構造となっている。そして、樹脂層26にあらかじめ溝部30を設け、第1導電層36をその溝部30の内部に埋め込むことにより、補助配線に起因する起伏を抑制することが可能である。このように、本実施形態によれば、表示領域の平坦性を損なわずに共通電極の低抵抗化することが可能である。
The liquid
<表示装置の製造方法>
本実施形態の液晶表示装置100の製造方法について説明する。まず、図4に示すように、第1基板12の上に薄膜トランジスタ5を形成する。本実施形態では、第1基板12としてガラス基板を用い、公知の製造プロセスにより、活性層14、ゲート絶縁膜16、ゲート配線18、層間絶縁膜20、ソース配線22及びドレイン電極24を形成する。薄膜トランジスタ5の形成方法は、公知の製造プロセスであるため、詳細な説明は省略する。
<Manufacturing method of display device>
A method for manufacturing the liquid
次に、薄膜トランジスタ5を覆うように、上述した樹脂層26の原料であるポジ型の感光性樹脂材料25を塗布した後、ハーフトーンマスク501を用いた感光処理を行い、遮光せずに紫外光を照射した第1感光領域25aと、遮光部材により紫外光の照射量を低減した第2感光領域25bを形成する。なお、ここではハーフトーンマスクを例示したが、これに限定されるものではなく、同様の機能を有するマスクであればよい。例えば、グレートーンマスクを用いてもよい。
Next, after applying the positive
なお、第2感光領域25bは、後に溝部30となる領域であるため、本実施形態では、ゲート配線18に沿って線状に形成される。具体的には、図5において、第2感光領域25bは、ゲート配線18に沿って図面に向かって奥行き方向に延びている。
Note that the second
第1感光領域25a及び第2感光領域25bを形成した後、現像液で第1感光領域25a及び第2感光領域25bを除去し、熱又は紫外線により焼成して樹脂層26を形成する。このようにして、図6に示されるように、開口部28及び溝部30を有する樹脂層26が形成される。本実施形態では、上述したようにガラス転移点が高めの樹脂材料を用いるため、焼成によって縁が崩れる程度が小さく、急峻な角度で開口部28や溝部30を形成することができる。
After forming the first
樹脂層26を形成したら、図7に示されるように、透明導電膜(本実施形態では、ITO膜)をフォトリソグラフィにより加工して画素電極32を形成する。画素電極32は、開口部28を介して薄膜トランジスタ5のドレイン電極24に接続される。その後、溝部30及び画素電極32を覆うように、絶縁層34を形成する。絶縁層34としては、窒化シリコン膜、酸化シリコン膜といった無機絶縁膜を用いる。
After forming the
次に、図8に示されるように、溝部30の内部(厳密には、絶縁層34によって内部が覆われた溝部30の内部)に、補助配線として機能する第1導電層36を形成する。第1導電層36は、後述する第2導電層38よりも高い導電率の材料で構成される。具体的には、本実施形態の第1導電層36は、金属材料で構成される。
Next, as shown in FIG. 8, a first
第1導電層36の形成は特に限定されないが、溝部30を埋め込むためには、例えば電解めっき法、スパッタ法で金属膜を形成した後、フォトリソグラフィによりパターン形成を行う方法、導電性インクをインクジェットにより打ち込む方法等を用いることができる。また、第2導電層38よりも高い導電率を有するという条件さえ満たせば、導電性材料を含有させた樹脂材料で溝部30を埋め込んで第1導電層36を形成してもよい。
The formation of the first
第1導電層36を形成した後、共通電極として機能する第2導電層38を形成する。図9では、ゲート配線18に沿って配置される第1部分38aと、画素電極32に重畳する第2部分38b(具体的には、第2部分38bを構成する線状にパターン化された複数の部分38c)が示されている。なお、第2導電層38の平面視における形状は、図3に示したとおりである。
After forming the first
このとき、第2導電層38は、第1導電層36と重畳する部分で接して電気的に接続される。したがって、第2導電層38は、より導電率の高い第1導電層36を補助配線として利用することが可能となり、全体的に低抵抗化する。
At this time, the second
以上説明したプロセスを経て、図2に示されるアレイ基板120が完成する。この後、図2に示される対向基板130をシール材等により貼り合わせ、アレイ基板120と対向基板130との間に液晶層46を注入する。これにより、図2に示される液晶表示装置100が完成する。
Through the process described above, the
(第2実施形態)
図10は、第2実施形態による液晶表示装置の構成を示す平面図である。第1実施形態との違いは、第2実施形態の液晶表示装置では、第2導電層52の第2部分52bを構成する複数の部分52cの形状が第1実施形態と異なる点である。なお、その他の点については、第1実施形態と同様の構造であるため、詳細な説明は省略することとする。
(Second Embodiment)
FIG. 10 is a plan view showing the configuration of the liquid crystal display device according to the second embodiment. The difference from the first embodiment is that, in the liquid crystal display device of the second embodiment, the shapes of the plurality of
図10において、第2導電層52は、ゲート配線18に沿って配置された第1部分52aと画素電極32に重畳して配置された第2部分52bとを有する。第2部分52bは、線状にパターン化された複数の部分52cで構成され、これら複数の部分52cが、それぞれ屈曲部を有する線状パターンとなっている。
In FIG. 10, the second
このような形状にすると、画素電極32と共通電極としての第2導電層52との間で形成される横電界が、複数の方向に向かって形成されるため、より視野角を向上させることが可能である。
With such a shape, the horizontal electric field formed between the
なお、本実施形態では、共通電極として、画素電極32と重畳する位置に屈曲部を有する線状パターンである複数の部分52cを配置する例を示したが、屈曲部を有する線状パターンの他の例として、魚の骨のような形状(一般的に、フィッシュボーン形状と呼ばれる)を採用してもよい。
In the present embodiment, an example in which a plurality of
(第3実施形態)
図11は、第3実施形態による液晶表示装置の構成を示す平面図である。図12は、第3実施形態による液晶表示装置の構成を示す断面図である。第1実施形態との違いは、第3実施形態の液晶表示装置では、第2導電層54の第1部分54aが薄膜トランジスタ5のソース配線22に沿って設けられている点である。なお、その他の点については、第1実施形態と同様の構造であるため、詳細な説明は省略することとする。
(Third embodiment)
FIG. 11 is a plan view showing the configuration of the liquid crystal display device according to the third embodiment. FIG. 12 is a cross-sectional view showing the configuration of the liquid crystal display device according to the third embodiment. The difference from the first embodiment is that the
図11において、第2導電層54の第1部分54aは、ソース配線22に沿って延びている。また、第2導電層54の第2部分54bは、第1部分54aに接続されるとともに、画素電極32と重畳した構成となっている。つまり、第2部分54bを構成する複数の部分54cは、それぞれゲート配線18と略平行に延びた構成となっている。
In FIG. 11, the
図12は、図11に示す平面図をB−B’で切断した断面に対応する。図12に示されるように、溝部30に充填された第1導電層36は、ソース配線22の上に配置される。ソース配線22の上方は、最終的に遮光膜42で遮光されるため、画像の表示には寄与しない。したがって、本実施形態では、第1導電層36をソース配線に沿って配置することにより、開口率を損ねることなく、共通電極として機能する第2導電層54の低抵抗化を図ることができる。
FIG. 12 corresponds to a cross section obtained by cutting the plan view shown in FIG. 11 along B-B ′. As shown in FIG. 12, the first
なお、本実施形態では、ソース配線22の上方に第1導電層36を配置した例を示したが、ゲート配線18及びソース配線22の両方に沿って第1導電層36が延びた構成とすることも可能である。すなわち、この場合は、第1導電層36が格子状に配置されることとなる。このような構成とすることにより、遮光膜42で遮光されるデッドスペースをさらに有効に活用することが可能であり、より第2導電層54の低抵抗化を図ることが可能である。
In the present embodiment, the example in which the first
また、本実施形態の第2導電層54に対して第2実施形態の構成を適用し、第2導電層54の第2部分54bを構成する複数の部分54cを、それぞれ屈曲部を有する線状パターンとすることも可能である。このような構成とした場合の効果については、第2実施形態にて説明したとおりである。
Further, the configuration of the second embodiment is applied to the second
(第4実施形態)
図13は、第4実施形態による液晶表示装置の構成を示す断面図である。図14は、第4実施形態による液晶表示装置の構成を示す平面図である。図13は、図14に示す平面図をC−C’で切断した断面に対応する。第1実施形態との違いは、第4実施形態の液晶表示装置では、画素電極と共通電極の配置が第1実施形態とは逆になっている点である。なお、その他の点については、第1実施形態と同様の構造であるため、詳細な説明は省略することとする。
(Fourth embodiment)
FIG. 13 is a cross-sectional view showing the configuration of the liquid crystal display device according to the fourth embodiment. FIG. 14 is a plan view showing the configuration of the liquid crystal display device according to the fourth embodiment. FIG. 13 corresponds to a cross section obtained by cutting the plan view shown in FIG. 14 along CC ′. The difference from the first embodiment is that in the liquid crystal display device of the fourth embodiment, the arrangement of the pixel electrode and the common electrode is opposite to that of the first embodiment. In addition, since it is the same structure as 1st Embodiment about another point, suppose that detailed description is abbreviate | omitted.
図13において、樹脂層26には、開口部28及び溝部30が設けられている。溝部30には、第1導電層62が充填されている。本実施形態では、第1実施形態と同様に、ゲート配線18に沿って延びるように溝部30及び第1導電層62が配置されている。ただし、第1実施形態とは異なり、溝部30の内部に絶縁層66は配置されない。
In FIG. 13, the
樹脂層26上には、共通電極として機能する第2導電層64が設けられる。第1実施形態とは異なり、本実施形態の第2導電層64は、樹脂層26の直上に設けられる。そのため、第1導電層62と重畳する位置に配置された第2導電層64は、第1導電層62と接することにより電気的に接続される。これにより、第2導電層64は、第1導電層62を補助配線して利用することができる。
A second
なお、第2導電層64は、樹脂層26の開口部28と重畳しないように、やや大きめの開口部64aを有する。換言すれば、開口部28は、第2導電層64に設けられた開口部64aの内側に設けられているとも言える。
The second
第2導電層64の上には、絶縁層66が配置される。このとき、絶縁層66にも開口部66aが設けられる。図13に示されるように、絶縁層66に設けられる開口部66aの径は、樹脂層26の開口部28の径よりも大きく、第2導電層64の開口部64aの径よりも小さい。
An insulating
絶縁層66の上には、画素電極68が設けられる。画素電極68は、開口部64a及び開口部66aの内側において樹脂層26に設けられた開口部28を介して薄膜トランジスタ5のドレイン電極24に接続される。また、本実施形態の画素電極68は、櫛歯形状を有している。具体的には、第1実施形態における第2導電層38と同様に、ゲート配線18に沿って延びる第1部分68aと、その第1部分68aに接続され、第2導電層64に重畳する第2部分68bとを有する。第2部分68bは、線状にパターン化された複数の部分68cを含み、これら複数の部分68cは、それぞれ第2導電層64に対して絶縁層66を介して重畳する。
A pixel electrode 68 is provided on the insulating
以上のように、第1実施形態とは画素電極68と共通電極として機能する第2導電層64の位置が逆になっているが、特に問題なく液晶層46に対して横電界を与えることができる。また、この場合も、樹脂層26に埋め込まれた第1導電層62を第2導電層64の補助配線として利用することができ、表示領域の平坦性を損なわずに共通電極の低抵抗化することが可能である。
As described above, the position of the pixel electrode 68 and the second
なお、本実施形態の構成についても第2実施形態または第3実施形態の構成と併用することが可能である。 The configuration of the present embodiment can also be used in combination with the configuration of the second embodiment or the third embodiment.
本実施形態においては、開示例として有機EL表示装置の場合を例示したが、その他の適用例として、有機EL表示装置以外の自発光装置、液晶表示装置、または電気泳動素子等を有する電子ペーパー型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特にサイズを限定することなく適用が可能である。 In this embodiment, the case of an organic EL display device has been exemplified as a disclosure example. However, as other application examples, a self-light emitting device other than the organic EL display device, a liquid crystal display device, or an electronic paper type having an electrophoretic element or the like Any flat panel display device such as a display device may be used. Further, the present invention can be applied from medium to small size to large size without particularly limiting the size.
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 The embodiments described above as the embodiments of the present invention can be implemented in appropriate combination as long as they do not contradict each other. Also, those in which those skilled in the art appropriately added, deleted, or changed the design based on the display device of each embodiment, or those in which the process was added, omitted, or changed in conditions are also included in the present invention. As long as the gist is provided, it is within the scope of the present invention.
また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。 In addition, even for other operational effects different from the operational effects brought about by the aspects of the above-described embodiments, those that are apparent from the description of the present specification, or that can be easily predicted by those skilled in the art, Of course, it is understood that the present invention provides.
5…薄膜トランジスタ、12…第1基板、14…活性層、16…ゲート絶縁膜、18…ゲート配線、20…層間絶縁膜、22…ソース配線、24…ドレイン電極、24…ドレイン電極、25…感光性樹脂材料、25a…第1感光領域、25b…第2感光領域、26…樹脂層、28…開口部、30…溝部、32…画素電極、34…絶縁層、36…第1導電層、38…第2導電層、38a…第1部分、38b…第2部分、38c…複数の部分、40…第2基板、42…遮光膜、44…カラーフィルタ、46…液晶層、100…液晶表示装置、102…基板、104…表示領域、106…画素、108、110…ゲート側駆動回路、112…ソース側駆動回路、114…コネクタ、116…集積回路、120…アレイ基板
DESCRIPTION OF
Claims (18)
前記薄膜トランジスタの上の樹脂層と、
前記樹脂層に設けられた溝部と、
前記溝部に埋め込まれた第1導電層と、
前記樹脂層の上に設けられ、その一部が前記第1導電層に重畳して接するとともに、前記第1導電層よりも導電率が高い第2導電層と、
を備える、表示装置。 A thin film transistor on a substrate;
A resin layer on the thin film transistor;
A groove provided in the resin layer;
A first conductive layer embedded in the groove;
A second conductive layer provided on the resin layer, a part of which overlaps and contacts the first conductive layer, and has a higher conductivity than the first conductive layer;
A display device comprising:
前記画素電極は、前記第1開口部の内側において前記樹脂層に設けられた第2開口部を介して前記薄膜トランジスタに接続される、請求項5に記載の表示装置。 The second conductive layer has a first opening,
The display device according to claim 5, wherein the pixel electrode is connected to the thin film transistor through a second opening provided in the resin layer inside the first opening.
前記第2導電層は、前記ゲート配線又は前記ソース配線に沿って延びる第1部分と、該第1部分に接続され、前記画素電極に重畳する第2部分とを有する、請求項2に記載の表示装置。 The thin film transistor is connected to a gate wiring extending in a row direction and a source wiring extending in a column direction,
3. The second conductive layer according to claim 2, wherein the second conductive layer includes a first portion extending along the gate wiring or the source wiring, and a second portion connected to the first portion and overlapping the pixel electrode. Display device.
前記薄膜トランジスタの上に樹脂層を形成し、
前記樹脂層に溝部を形成し、
前記溝部の内部を第1導電層で埋め込み、
前記樹脂層の上に、その一部が前記第1導電層に重畳して接する第2導電層を形成すること、
を備える、表示装置の製造方法。 A thin film transistor is formed on the substrate,
Forming a resin layer on the thin film transistor;
Forming a groove in the resin layer;
Filling the inside of the groove with a first conductive layer;
Forming a second conductive layer, a part of which overlaps and contacts the first conductive layer on the resin layer;
A method for manufacturing a display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016159470A JP2018028575A (en) | 2016-08-16 | 2016-08-16 | Display device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016159470A JP2018028575A (en) | 2016-08-16 | 2016-08-16 | Display device and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018028575A true JP2018028575A (en) | 2018-02-22 |
Family
ID=61247907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016159470A Pending JP2018028575A (en) | 2016-08-16 | 2016-08-16 | Display device and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018028575A (en) |
-
2016
- 2016-08-16 JP JP2016159470A patent/JP2018028575A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101335276B1 (en) | Array substrat, display panel having the same and fabricating of display panel | |
JP5437971B2 (en) | Liquid crystal display | |
US10663821B2 (en) | Display board having insulating films and terminals, and display device including the same | |
WO2017202256A1 (en) | Array panel, display device, and manufacturing method | |
JP6510067B2 (en) | Display substrate, display device, and method of manufacturing display substrate | |
JP5162028B2 (en) | Active matrix substrate and display device having the same | |
JP6596048B2 (en) | Manufacturing method of substrate with alignment mark | |
JP5627774B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP6232769B2 (en) | Display device substrate manufacturing method, display device substrate, and display device | |
KR20130057816A (en) | Display device and method of fabricating the same | |
JP2015108765A (en) | Display device | |
US10108059B2 (en) | Display substrate, liquid crystal display comprising the same, and method of manufacturing the same | |
JP4131520B2 (en) | Liquid crystal display | |
JP5172177B2 (en) | Display device and method for manufacturing display device substrate | |
KR102244836B1 (en) | Array Substrate Including Color Filter | |
WO2010079706A1 (en) | Array substrate for liquid crystal panel, and liquid crystal display device comprising the substrate | |
CN112433414A (en) | Display panel and display device | |
JP2018028575A (en) | Display device and manufacturing method therefor | |
CN108363252B (en) | Liquid crystal display device and method for manufacturing TFT array substrate | |
US8530291B2 (en) | Method for manufacturing display device | |
JP2020027301A (en) | Display device | |
JP2007072016A (en) | Liquid crystal display device | |
JP6497056B2 (en) | Manufacturing method of liquid crystal display device | |
KR102098012B1 (en) | Liquid crystal display device | |
KR20110054732A (en) | Liquid crystal display device and method of manufacturing the same |