JP2018022486A - メモリ及びメモリへの不正アクセス防止方法 - Google Patents
メモリ及びメモリへの不正アクセス防止方法 Download PDFInfo
- Publication number
- JP2018022486A JP2018022486A JP2017146478A JP2017146478A JP2018022486A JP 2018022486 A JP2018022486 A JP 2018022486A JP 2017146478 A JP2017146478 A JP 2017146478A JP 2017146478 A JP2017146478 A JP 2017146478A JP 2018022486 A JP2018022486 A JP 2018022486A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- password
- data
- access
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 544
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000013500 data storage Methods 0.000 claims abstract description 44
- 230000004044 response Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 230000008901 benefit Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0622—Securing storage systems in relation to access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/45—Structures or tools for the administration of authentication
- G06F21/46—Structures or tools for the administration of authentication by designing passwords or checking the strength of passwords
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0637—Permissions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
- H04L63/083—Network architectures or network communication protocols for network security for authentication of entities using passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0891—Revocation or update of secret information, e.g. encryption key update or rekeying
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】本発明によるメモリは、第1使用者に対するデータのためのデータ格納部と、データ格納部からデータを読み出すデータ読出しロジックと、データ格納部にデータを書き込むデータ書込みロジックと、格納パスワードのためのパスワード格納部と、メモリコントローラから受信パスワードを受信する受信機と、受信パスワードと格納パスワードとを比較する比較器と、受信パスワードが格納パスワードと異なる場合、データ格納部のデータを消去する消去ロジックと、比較器が動作を完了する時までメモリコントローラからデータ格納部へのアクセスを遮断するブロックロジックと、を有し、受信パスワード又は格納パスワードは、メモリに格納されたデータを暗号化するのには用いない。
【選択図】 図4
Description
しかし、メモリ空間で不揮発性メモリが使用される場合、様々な問題が発生する可能性がある。
NVMsがこのような仮定を破り(即ち、一時的に維持されなく、格納状態を維持する)、NVMが盗まれたか、或いはNVMのリソースが再割り当てされた場合、問題を引き起こす可能性がある。
例えば、実際にデータがNVMに格納される時、クラウド−ベースのウェブサービスは揮発性メモリとしてみなされるものに関する消費者データを格納することができる。
ウェブサービスがメモリ内容を明確に消去することなく終了した場合、その時、そのデータは、例えばNVMが盗まれたか、又はNVMのリソースが他のクラウド使用者に与えられたかのように、他の使用者が取得する可能性がある。
しかし、当業者はこのような特別な細部事項無しで本発明を実行できることを理解すべきである。
他の例で、広く公知された方法、手続、構成要素、回路、及びネットワークが例示的な実施形態を不必要に理解する難くしないために具体的に説明しない。
たとえば、本明細書で多様な構成要素を説明するために「第1」及び「第2」のような用語が使用することができるがこのような構成要素がこのような用語に制限されないことを理解すべきである。
このような用語は1つの構成要素を他の構成要素と区別するために使用される。
例えば、第1モジュールは第2モジュールを称することができ、同様に第2モジュールは本発明の範囲を逸脱しない限度で第1モジュールを称することができる。
本発明の詳細な説明及び添付された請求項で使用したように、単数形態は文脈が明確に異なることを示さなければ、複数形態を含むものとみなす。
また、本明細書で使用した用語“及び/又は”は1つ以上の関連され、列挙された目録の任意のそしてすべての可能な結合を示し、含むことと理解されるべきである。“含む”及び/又は“含んでいる”のような用語は、本明細書で使用される時、明示した特徴、整数、段階、動作、構成、及び/又は構成要素の存在を明示するが、その存在を排除することはなく、また1つ以上の他の特徴、整数、段階、動作、構成、構成要素及び/又はそれのグループの追加を明示することとよりさらに理解されるべきである。
図面の構成要素及び特徴は必ず特定比率に示しているものではない。
NVMはパスワード及び認証ロジックを備えることができ、NVMのデータは、ただ使用者がマッチングキーを有する時のみに、アクセスすることができる。
1)メモリコントローラはリセットの時(パワーアップのようなハードウェア誘導リセット、又はソフトウェア誘導リセット)デュアルインラインメモリモジュール(DIMM)SPD(Serial Presence Detect:直列プレゼンス検出)の直列プレゼンス検出(SPD)を読み出してDIMMが保安モードを有しているどうかを確認する。
2)DIMMが保安モードを有しなければ、その次に、システムは通常的(normal)に進行する。
3)そうでなければ、メモリコントローラは新しく定義されたモードレジスターセット(MRS)命令を通じてDIMMにパスワードを送る。
4)パスワードが認識されれば、DIMMはロックを解除され、DIMMは一般的なDIMMとして進行する。
DIMMはメモリコントローラへのアクセスを承認してくれという信号をメモリコントローラに送ることができる。
“認証”信号は、DQバスを通じて伝送することができる。システムはその次に通常的に進行する。
5)パスワードが認識されなければ、DIMMはメモリコントローラに再試行を要請する。
再試行信号もやはりDQバスを通じて伝送することができる。メモリコントローラはその次にMRS命令を通じてキーを再び送る。
6)再試行の回数が閾値(threshold)を超過すれば、DIMMはメモリコントローラが再試行することを停止する。
代わりに、DIMMはDQバスを通じてメモリコントローラに“非認証”信号を送る。
その次に、DIMMはメモリコントローラがDIMMに対するアクセスを承認する前にDIMMの内容を消去する。
図1でデータセンター105は、ホストマシン(110、115、120、125)のような多様なホストマシン(サーバーと称される)を含む。
クライアントマシン130を使用する使用者は何か必要であるサービスがあれば、データセンター105からリソースを効果的に賃貸(リース、lease)することができる。
例えば、データセンター105は、使用者が自宅に配達されることができる製品を購買するための能力を備えるようにすることができ、このためにデータセンター105は使用者が購買を選択し、決済を完了する間に使用者のショッピングカートを格納するために使用者にメモリを賃貸することができる。
ホストマシン(110、115、120、125)は、本発明の目的のために交換可能であるので、ホストマシン110に対する追加的な参照はホストマシン(115、120、125)に対する参照を含むものとみなされる。
ネットワーク135はローカルネットワーク(LAN)、広域ネットワーク(WAN)、及びインターネットのようなグローバルネットワーク、有線又は無線ネットワークを含む任意の望む形態を有することができる。
追加的に、ネットワーク135は、これらのようなネットワークの任意の組み合わせであってもよく、データセンター105が単一の地理的位置に位置するよりは分散させることが可能である。
ホストマシン110は、プロセッサ140、メモリ145、EEPROM(Electronically Erasable Programmable Read Only Memory)150、及び格納装置155を含む。
また、メモリ145は、シングルメモリモジュールで揮発性及び不揮発性メモリ装置の任意の所望する組み合わせを含むハイブリッドメモリであってもよい。
しかし、一般的なメモリモジュールと異なりに、メモリ145は以下に説明するように保安メモリモジュールであってもよい。
格納装置155は、他の可能性もあるが、一般的なハードディスクドライブ又はフラッシュメモリを含む任意の多様な格納装置であってもよい。
以下で詳細に説明するように、たとえば、メモリ145はメモリ145そのものが保安メモリであるか否かを明示することができるが、重要製品データ160はこのような情報に対する代替ソースを提供することができる。
図1には重要製品データ160がEEPROM150に格納されることを示しているが、本発明の実施形態は重要製品データ160を格納するために任意の他の格納媒体を使用することを支援することができる。
例えば、EEPROM150は、公知されている幾つかの代案として、EPROM(Erasable Programmable Read Only memory)又はフラッシュメモリで代替することができる。
図2を参照すると、一般的に、ホストマシン(110、115、120、125)は、1つ又はそれ以上のプロセッサ140を含み、プロセッサ140は各々ホストマシン(110、115、120、125)の構成要素の動作を制御するために使用されるメモリコントローラ205及びクロック210を含む。
プロセッサ140は、また格納装置155、及びイーサネット(登録商標)コネクタ又は無線コネクタのようなネットワークコネクタ215に接続される。
プロセッサ140は、またバス220に接続され、他の構成要素の中でユーザーインターフェイス225及び入/出力エンジン230を使用して管理される入出力インターフェイスポートがバス220に接続される。
図3で、メモリ145はレジスタークロックドライバー(Resister Clock Driver:以下、RCDと記す)305及びメモリチップ(310、315、320、325、330、335、340、345)を含む。
図3は、データを格納する8個のチップを具備する一般的なDRAMモジュールを示しているが、本発明の実施形態は他のタイプのメモリモジュールを含むことができ、任意の要求される数のチップ又は他の代替されるチップを含むことができる。
メモリコントローラ205は、直接的にメモリチップ(310〜345)にデータを読み出す又は書き込むための命令を送る。
メモリコントローラ205は、また命令/アドレス信号及びクロック信号を使用してRCD305とインターフェイスする。
リセット動作は、図1のホストマシン110が最初に電源を入れる(power up)時のようなハードウェア誘導リセット又はメモリコントローラ205がリソースの使用者賃貸が終了(以下で、より詳細に説明する)されたことをメモリ145に通知する時のようなソフトウェア誘導リセットである。
代案として(Alternatively)、先に図1を参照して説明したように、メモリコントローラ205はEEPROM150からメモリ145が保安モードで動作しているか否かを示す図1の重要製品データ160にアクセスすることができる。
しかし、メモリ145が保安モードで動作していれば、その時メモリコントローラ205はメモリ145に対する認証を試みてアクセスを取得する。
(ここで、 “アクセスを取得するための認証”はメモリコントローラ205がメモリ145へのアクセスすることを拒否されることを意味するものではなく、むしろ、後述するように、メモリ145が任意の以前データを消去した後にのみ、メモリコントローラ205はメモリ145へのアクセスが付与されることを示す。)
この時、RCD305は受信されたパスワードと格納部355に格納されたパスワードとを比較する。
受信されたパスワードが格納されたパスワードと一致する場合、その時、メモリコントローラ205はメモリ145へのアクセスが承認され、このような信号はDQバスを通じて伝送される。
そうでない場合、メモリ145はメモリチップ(310〜345)に格納された任意のデータを消去し、その後、メモリコントローラ205はメモリ145へのアクセスが承認される。
RCD305は、また格納部355の既存パスワードを上書きして古い格納されたパスワードが将来受け入れられることを防止する。
格納されたパスワードを消去することはまたメモリ145に格納されたデータを消去することの一部であり、古い格納されたパスワードが将来受け入れられることを防止することができる。
例示的な方法としてランダムにパスワードを生成するか、予め設定されたパスワードのリストからパスワードを選択するか、使用者IDのハッシュ(hash)を生成するか、或いは保安プラットフォームモジュール(TPM:Trusted Platform Module)を使用してパスワードを生成することができる。
本発明の実施形態はパスワードを生成するための他の技術を支援することもできる。
メモリ145を保護するためのメカニズムを提供することによって、ある使用者が他の使用者のデータを読み出す危険性大幅に減少させる。
しかし、使用者のデータがメモリに格納される時、暗号化されないので、暗号化されたデータを管理するための暗号ロジックを含む必要がない。
また、データを暗号化する必要が無いことはメモリ145からデータをアクセスするために要求される時間を減少させ、これは暗号化/復号化を遂行するために消費される時間を必要としないからである。
銀行の安全金庫にある何かにアクセスするためにはその金庫に対するキーを提示する必要がある。
使用者が他の金庫のデータにアクセスしようとすれば、第1番目の金庫が閉じ、次の金庫が開かなければならない。
これはデータを暗号化する従来のシステムと同様であり、データのある特定部分にアクセスするためには該当データが解読されなければならなく、これはアクセスを遅くするようにする。
ドアが開けられる時まで、家の内容物が保護される。
一旦、ドアが開けられれば、データは遅滞無く自由にアクセスされることができ、データが暗号化されていないので、それ以上の遅滞が発生しない。
メモリ145の特定実施形態を示す図3と対照的に、図4はメモリ145をより抽象的な概念で示すブロック図である。
メモリ145は、実際の使用者データを格納するデータ格納部(310〜345)(図3のメモリチップに対応)、データ格納部(310〜345)からデータを読み出すデータ読出しロジック405、及びデータ格納部(310〜345)にデータを書き込むデータ書込みロジック410を含む。
前述したように、“承認されたアクセス”は、使用者がメモリ145を使用することに対して許容されない可能性を意味することではなく、使用者がアクセスの承認を受ける前にメモリ145がデータ格納部(310〜345)にある任意のデータを消去することができることを意味する。
受信機420は、図3のメモリコントローラ205からパスワードを受信する。
ブロックロジック425は、認証ロジック415が図3のメモリコントローラ205がアクセスの承認を受ける前にデータ格納部(310〜345)が消去されなければならないか否かを決定する間、図3のメモリコントローラ205からメモリ145へのアクセスを遮断する。
比較器430は、図3のメモリコントローラ205から受信されたパスワードとパスワード格納部455(図3の格納部に対応)に格納されたパスワードとを比較してパスワードが一致するか否かを確認する。
パスワードが一致しなければ、その時、消去ロジック435は図3のメモリコントローラ205がメモリ145へのアクセスの承認を受ける前にデータ格納部(310〜345)の内容を消去する。
例えば、メモリ145が揮発性メモリのみを使用すれば、消去ロジック435はデータ格納部(310〜345)内の値のリフレッシュを十分に長い時間の間、防止することによって、その間に格納されたすべての値が失われるようにしてメモリ145を効果的に消去することができる。
即ち、データ格納部(310〜345)に格納された任意の値はそれ以上格納されない。
例えば、メモリ145が揮発性メモリを使用し、寒い環境にあれば、消去ロジック435はメモリ145の内容が適切な時間内に失われないので、メモリ145を消去するためにメモリ145に値を書き込む必要がある。
本発明の他の実施形態で、消去ロジック435はデータ格納部(310〜345)に格納されたすべての値を望むように「0」又は「1」のような定数値に上書きすることができる。
このような順序の例示として米国国防省(Department of Defense:DoD)又は他の政府機関及び非政府グループによって設計された順序を含むことができる。
例えば、このような順序は全て「0」を書き込み、その次に全て「1」を書き込み、その次にメモリにランダムなパターンを書き込むことを含むことができる。
フラッシュメモリと共に使用される本発明のその他の実施形態で、メモリ145内のすべてのデータブロック(又は少なくとも有効データを含むブロック)は、図3のメモリコントローラ205がメモリ145へのアクセスの承認を受ける前に、即時ガーベッジコレクションの対象になることができる。
パスワード書込みロジック440は、パスワード格納部455にパスワードを書き込む。
例えば、図3のメモリコントローラ205から受信されたパスワードがパスワード格納部455に格納されたパスワードと一致しなければ、消去ロジック435がデータ格納部(310〜345)の内容を消去した後に、パスワード書込みロジック440はパスワード格納部355に図3のメモリコントローラ205から受信されたパスワードを書き込むことができる。
このような方式に、図3のメモリコントローラ205は、以後に同一のパスワードを使用するメモリ145に対して認証することができ、任意の他のメモリコントローラは認証することができなく(他のメモリコントローラが同一のパスワードを生成する予想外の場合を禁止)、これによって非認証アクセスから使用者のデータを保護することができる。
即ち、メモリ145は、所定の特定使用者がどのぐらい長い間、メモリ145を賃貸したかが分からない。
それで、図3のメモリコントローラ205(又は図1のデータセンター105のサービス提供者)はタイマーを通じて使用者がどのぐらい長い間、メモリ145へのアクセスをしたかを追跡することができる。
一旦、使用者の賃貸が満了されれば、図3のメモリコントローラ205(又は図1のホストマシン110の任意の他の希望する構成要素)、使用者のデータが他の使用者によって読み出されることを防止できるように、メモリ145(又はより一般的に、図1のサーバー110)にソフトウェア誘導リセット指示を発行することができる。
しかし。本発明の一部実施形態で、必要であれば、SPD350の使用されない部分又はベンダー特定(vendor−specified)領域にパスワードを格納することができる。
このような処理方法は、パスワードのためだけに新しい格納部が導入することを防止することができる。
図5で、受信機420は図3のメモリコントローラ205から受信パスワード505を受信する。
この時、比較器430は受信パスワード505とパスワード格納部355から取得した格納パスワード510とを比較する。
本発明の一部実施形態で、比較器430は、図3のメモリコントローラ205が図3及び図4のメモリ145へのアクセスの承認を受けるか否かを決定するために受信パスワード505と格納パスワード510とを単一に比較する。
しかし、本発明の他の実施形態では図3のメモリコントローラ205が多数の受信パスワード505を提供するようにすることもできる。
再試行を許容することは、データの予期しない変更(例えば、受信パスワード505が伝送される時の干渉による変更)を防ぐことができる。
その次に比較器430は閾値520によって指定された回数分受信パスワード505をテストすることができ、その後、一致が発見されなければ、比較結果515は図3及び4のメモリ145のデータ格納部(310〜345)からデータを消去するように指定する。
しかし、本発明の実施形態が図3及び図4のデータ格納部(310〜345)のデータを消去するか否か(必要であれば、消去が遂行される)を決定する時まで、図3のメモリコントローラ205が図3及び図4のメモリ145へアクセスすることを一時的に遮断するので、図3のメモリコントローラ205が遮断される時間を減少させるために閾値520を低い整数値に維持することが望ましい。
図6で、メモリ145はメモリの2つの部分(605、610)を含み、これらの各々は分離されたメモリモジュールとして取り扱われる。
このようなメモリの容量は、単一使用者が必要とするより多い可能性があるため、単一使用者にメモリ145の全体を割り当てることは無駄が多い。
代わりに、メモリ145の一部分、部分605のように、使用者に割り当て、残りの部分610は他の使用者を含んで他の用途で利用するように残される。
例えば、メモリコントローラ205は、メモリ145の部分605とインターフェイスし、メモリコントローラ620はメモリ145の部分610とインターフェイスする。
このような方式により、メモリ145は2名の異なる使用者に対するデータを格納することができるが、各使用者はただ自分のデータにのみアクセスすることができ、他の使用者のデータにアクセスすることができない。
このようなメカニズムは各々のデータを保護する。
例えば、部分605を賃貸した使用者が賃貸を終了したと仮定する。
この時、メモリ145がリセットされる。
メモリ145のソフトウェア誘導リセットが完了する時、メモリコントローラ620はメモリ145に自分のパスワードを提示する。
メモリコントローラ620はメモリ145に対して再び認証をして、部分610に格納された使用者のデータへのアクセスを再び取得することができる。
ソフトウェア誘導リセットと認証手続が部分610の使用者のデータに対するアクセスを遅延させることは事実であるが、このような遅延は重要ではなく、使用者さえも気が付かない可能性が高い。
このようなパスワードは認識されないので、メモリコントローラ205はメモリ145に対して認証することができない。
したがって、部分605は他の使用者が部分605を賃貸する前に消去することができ、部分605に以前に格納されたデータの使用者を保護することができる。
図6で2つの部分を使用したことは単なる例示として提示したに過ぎない。
追加的に、メモリ145の実施形態により、メモリ145はメモリ145の各部分に対して1つずつ配置されたRCDを含むか、或いはメモリ145のすべての部分に対して1つのRCDを含むか、又はすべての部分にRCDを配置しなくともよい。
図7AのステップS705で、図3のメモリコントローラ205は図1のメモリ145がリセット(ハードウェア誘導リセット又はソフトウェア誘導リセットを通じて)されたかどうかを決定する。
ステップS715で、図1のメモリ145が保安モードで動作していなければ、次に図3のメモリコントローラ205は図1のメモリ145に対するアクセスを受信する。
一方、図1のメモリ145が保安モードで動作していれば、次にステップS720で、図3のメモリコントローラ205は図1のメモリ145に使用するためのパスワードを選択する。
次に、ステップS725で、図1のメモリ145からの要請に応答して、図3のメモリコントローラ205は図1のメモリ145にパスワードを伝送する。
前述したように、図1のメモリ145はパスワードが受け入れられ、図3のメモリコントローラ205が許可されたか否かを示す信号をDQバスを通じて伝送する。
パスワードが受け入れられなければ、次にステップS735で、図3のメモリコントローラ205はパスワード再伝送に対する要請を受信し、図7AのステップS720に戻る。
ステップS735とステップS740の差異点は、メモリ145が閾値回数繰り返してパスワード比較を遂行したか否かで示される。
図3のメモリコントローラ205は、閾値が分からないので、図3のメモリコントローラ205は図1のメモリ145によって行われる追加的なパスワード要請に対しての応答のみをする。
一方、パスワードが受け入れられれば、次にステップS745で、図3のメモリコントローラ205は、図3及び図4のデータ格納部(310〜345)のデータを最初に消去することなしに、図1のメモリ145に対するアクセスを受信する。
次に、ステップS755で、図3のメモリコントローラ205は、使用者が図1のメモリ145を賃貸した時間量が閾値時間量を経過したか否かを決定する。
経過しなかったら、次に図3のメモリコントローラ205はしばらくの間待機し、どのぐらい時間が経過したかを再び測定する。
賃貸時間が経過したら、ステップS760で、図3のメモリコントローラ205は図1のメモリ145がソフトウェアリセットを遂行するように指示し、その後に処理が終了される。
図8のステップS805で、図3のメモリコントローラ205は、ランダムなパスワードを生成して図1のメモリ145に対する認証に使用する。
代案として、ステップS815で、図3のメモリコントローラ205は、図1のメモリ145に対する認証に使用するために、使用者IDをハッシュ(hash)してパスワードを生成する。
代案として、ステップS820で、図3のメモリコントローラ205は、保安プラットフォームモジュールからパスワードにアクセスして図1のメモリ145に対する認証に使用する。
図9AのステップS905で、図1のメモリ145は、図1のメモリ145が保安モードで動作しているか否かを知るための要請を受信する。
ステップS915で、図1のメモリ145は図1のメモリ145へアクセスするための要請を図3のメモリコントローラ205から受信する。
ステップS920で、図1のメモリ145は、メモリ145が保安モードで動作しているか否かを決定する。
図1のメモリ145が保安モードで動作していなければ、次にステップS925で、図1のメモリ145は図3のメモリコントローラ205のアクセスを承認する。
そうでなければ、ステップS930で、認証ロジック415は図3のパスワード格納部355から図5の格納パスワード510にアクセスする。
ステップS940で、図1のメモリ145は図3のメモリコントローラ205から図5の受信パスワード505を受信する。
ステップS945で、図4の比較器430は、図5の受信パスワード505と図5の格納パスワード510とを比較する。
ステップS950で、図4の認証ロジック415は、図5の受信パスワード505と図5の格納パスワード510との比較で一致するか否かを示す図5の比較結果515を決定する。
一致すれば、次にステップS955で、図1のメモリ145は図3のメモリコントローラ205が図1のメモリ145へアクセスすることを承認する。
閾値回数に到達しなかったら、次に図9BのステップS935に戻って図1のメモリ145が図3のメモリコントローラ205に新しいパスワードを要請する。
そうでなければ、ステップS965で、図4の消去ロジック435は図3及び図4のデータ格納部(310〜345)からデータを消去する。
次に、ステップS970で、図4のパスワード書込みロジック440は図5の受信パスワード505を図3のパスワード格納部355に書き込み、以後にステップS975で、図1のメモリ145は図3のメモリコントローラ205が図1のメモリ145へのアクセスを承認する。
次に、ステップS980で、図1のメモリ145が図3及び図4のデータ格納部(310〜345)のデータを消去したか消去しなかったに関わらず、図3のメモリコントローラ205に図1のメモリ145へアクセスすることを承認し、また、ステップS980で、図1のメモリ145は図3のメモリコントローラ205からソフトウェア誘導リセットを遂行する信号を受信し、ステップS985で、図1のメモリ145はソフトウェア誘導リセットを遂行し、その後、手続が終了する。
図10のステップS1005で、図4の消去ロジック435は使用者によって使用されたメモリブロックに対するガーベッジコレクションを遂行する。
代案として、ステップS1010で、図4の消去ロジック435は定数値(constant value)を図1のメモリ145のすべてのデータに上書きする。
代案として、ステップS1015で、図4の消去ロジック435は図1のメモリ145のすべてのデータに対して、全て「0」を書き込み、その次に全て「1」を書き込み、その次にランダムなパターンを書き込むような上書き順序を遂行する。
代案として、ステップS1020で、図4の消去ロジック435は、図1のメモリ145ですべての格納されたデータ値が失われたことを保障するまで、図1のメモリ145のセルがリフレッシュされることを防止する。
しかし、当業者はステップの順序を変更するか、ステップを省略するか、又は図に示していないリンクを含むことによって、本発明の他の実施形態も可能であることが認識され得る。
フローチャートのすべてのこのような変形は、明示的に記述されているか否かに関わらず、本発明の実施形態として看做される。
マシン及びマシン群は、少なくとも一部分として、キーボードやマウスのような一般的な入力装置からの入力のみでなく、他のマシン、仮想現実(VR:Virtual Reality)環境との相互作用、生体測定フィードバック、又は他の入力信号から受信された指示によって制御することができる。
例示的に、マシンは個人用コンピュータ、ワークステーション、サーバー、携帯用コンピュータ、携帯することができる装置、電話機、タブレット等のようなコンピューティング装置のみならず、自動車、汽車、タクシー等の個人又は大衆交通のような運送装置を含む。
マシン及びマシン群は、ネットワークインターフェイス、モデム、又は他の通信カップリングのような1つ以上の遠隔機械に対する1つ以上の接続を活用することができる。
マシンは、イントラネット、インターネット、ローカル領域ネットワーク、広域ネットワーク等のような物理的及び/又は論理的ネットワークを通じて相互接続することができる。
当業者は、ネットワーク通信がラジオ周波数(RF)、衛星、マイクロウェーブ、IEEE(Institute of Electrical and Electronics Enginneers)802.11、ブルートゥース(登録商標)、紫外線、ケーブル、レーザー等を含む多様な無線及び/又は有線近距離又は長距離キャリヤー及びプロトコルを活用できることが分かる。
マシンによってアクセスされる時、マシンがタスクを遂行するか、或いは抽象的なデータタイプ又は低レベルハードウェアコンテキストを定義する。
関連データは、例えば、RAM、ROM等のような揮発性及び/又は不揮発性メモリ、又はハード−ドライブ、フロッピー(登録商標)ディスク、光学格納装置、テープ、フラッシュメモリ、メモリスティック、デジタルビデオディスク、生物学的格納装置等を含む他の格納装置及び関連された格納媒体に格納することができる。
関連データは、物理的及び/又は論理的ネットワークを含む伝送環境を通じてパケット、シリアルデータ、並列データ、伝播された信号等の形態に伝達することができ、圧縮又は暗号化されたフォーマットを使用することができる。
関連データは、分散環境で使用することができ、マシンアクセスのためにローカル及び/又は遠隔で格納することができる。
そして、前述した説明は特定実施形態に焦点を絞っているが、他の構成も考慮される。
特に、“本発明の実施形態に係る”のような表現が本明細書で使用されても、このような文句は実施形態可能性を一般的に参照することを意味し、特定実施形態構成に本発明を制限するものではない。
本明細書で使用したように、このような用語は他の実施形態と組み合わせることができる同一又は他の実施形態である。
前述した実施形態は本発明を制限するものと解釈されてはならない。
たとえ幾つかの実施形態を説明したが、当業者は本発明の新規な教示及び長所から実質的に逸脱しなく、このような実施形態に多い修正が可能であることを容易に分かるはずである。
したがって、このようなすべての修正は請求項で定義された本発明の権利範囲内に含まれること看做される。
ステートメント(Statement)1.本発明の実施形態は、メモリを含み、メモリは、
第1使用者に対するデータのためのデータ格納部と、
データ格納部からデータを読み出すデータ読出しロジックと、
データ格納部にデータを書き込むデータ書込みロジックと、
格納パスワードのためのパスワード格納部と、
メモリコントローラから受信パスワードを受信する受信機と、
受信パスワードと格納パスワードとを比較する比較器と、
受信パスワードが格納パスワードと異なる場合、データ格納部のデータを消去する消去ロジックと、
比較器が動作を完了する時までメモリコントローラから前記データ格納部に対するアクセスを遮断するブロックロジックと、を有し、
受信パスワード又は格納パスワードはメモリに格納されたデータを暗号化するのには用いない。
ステートメント3.本発明の実施形態はステートメント1にしたがうメモリを含み、パスワード格納部に受信パスワードを書き込むパスワード書込みロジックをさらに含む。
ステートメント4.本発明の実施形態はステートメント1にしたがうメモリを含み、メモリが保安モードで動作しているか否かを明示するための直列プレゼンス検出(SPD)をさらに含む。
ステートメント5.本発明の実施形態はステートメント4にしたがうメモリを含み、ブロックロジックはメモリが保安モードで動作していないとSPDが明示した場合、比較器の呼び出しなしに、メモリコントローラがデータ格納部にアクセスすることを許容する。
ステートメント6.本発明の実施形態はステートメント1にしたがうメモリを含み、メモリが保安モードで動作しているかを明示する重要製品データ(VPD)をさらに含む。
ステートメント7.本発明の実施形態はステートメント6にしたがうメモリを含み、VPDを格納するEEPROM(Electronically Erasable Programmable Read Only Memory)をさらに含む。
ステートメント8.本発明の実施形態はステートメント6にしたがうメモリを含み、ブロックロジックはメモリが保安モードで動作していないとVPDが明示すれば、比較器を呼び出すことなく、メモリコントローラがデータ格納部にアクセスすることを許容する。
ステートメント9.本発明の実施形態はステートメント1にしたがうメモリを含み、消去ロジックは閾値回数の受信パスワードが全て格納パスワードと異なる場合、データ格納部のデータを消去するよう動作する。
メモリは第2使用者に対する第2データを格納するための第2データ格納部をさらに含み、
データ読出しロジックは、第2データ格納部から第2データを読み出すよう動作し、
データ書込みロジックは、第2データ格納部に第2データを書き込むよう動作し、
パスワード格納部は、第2格納パスワードを格納するよう動作し、
受信機は、第2メモリコントローラから第2受信パスワードを受信するよう動作し、
比較器は、第2受信パスワードと第2格納パスワードとを比較するよう動作し、
消去ロジックは、第2受信パスワードが第2格納パスワードと異なる場合、第2データ格納部の第2データを消去するよう動作し、
ブロックロジックは、比較器が動作を完了する時まで第2メモリコントローラから第2データ格納部へのアクセスを遮断するよう動作する。
ステートメント12.本発明の実施形態はステートメント1にしたがうメモリを含み、 メモリは、揮発性メモリ、不揮発性メモリ、及び任意に結合した揮発性及び不揮発性メモリ装置を含むセットから形成される。
ステートメント13.本発明の実施形態はステートメント1にしたがうメモリを含み、受信機、比較器、消去ロジック、及びブロックロジックを含むレジスタークロックドライバー(RCD)をさらに含む。
ステートメント14.本発明の実施形態はステートメント13にしたがうメモリを含み、RCDはデータ読出しロジック及びデータ書込みロジックをさらに含む。
メモリがリセットされたか否かを決定する段階と、
メモリが保安モード又は非保安モードで動作しているかを決定する段階と、
メモリが保安モードで動作している場合、
使用者に対するパスワードを選択する段階と、
メモリにパスワードを伝送する段階と、
メモリに対するアクセスを受信する段階と、を有し、
パスワードは、メモリに格納されたデータを暗号化するのには用いない。
ステートメント17.本発明の実施形態はステートメント15にしたがう方法を含み、メモリにパスワードを伝送する段階は、パスワードを閾値回数、メモリに伝送する段階を含む。
ステートメント18.本発明の実施形態はステートメント15にしたがう方法を含み、メモリに対するアクセスを受信する段階は、消去されたメモリに対するアクセスを受信する段階を含む。
ステートメント19.本発明の実施形態はステートメント15にしたがう方法を含み、メモリに対するアクセスを受信する段階は、メモリに格納されたデータへのアクセスを受信する段階を含む。
ステートメント20.本発明の実施形態はステートメント15にしたがう方法を含み、メモリがリセットされた以後の時間量を測定する段階と、
メモリがリセットされた以後の時間量が閾値より大きければ、メモリに対するソフトウェア誘導リセットを伝送する段階と、をさらに有する。
ステートメント22.本発明の実施形態はステートメント15にしたがう方法を含み、メモリは第1使用者に割り当てられる第1部分、及び第2使用者に割り当てられる第2部分を含む。
ステートメント23.本発明の実施形態はステートメント15にしたがう方法を含み、使用者に対するパスワードを選択する段階は、ランダムなパスワードを発生する段階を含む。
ステートメント24.本発明の実施形態はステートメント15にしたがう方法を含み、使用者に対するパスワードを選択する段階は、利用することができるパスワードのリストからパスワードを選択する段階を含む。
ステートメント25.本発明の実施形態はステートメント15にしたがう方法を含み、使用者に対するパスワードを選択する段階は、使用者に対する識別子(ID)のハッシュをパスワードとして生成する段階を含む。
ステートメント26.本発明の実施形態はステートメント15にしたがう方法を含み、使用者に対するパスワードを選択する段階は、保安プラットフォームモジュールからパスワードにアクセスする段階を含む。
メモリが保安モードで動作していることを示す信号をメモリからメモリコントローラに伝送する段階と、
メモリコントローラから受信パスワードを受信する段階と、
受信パスワードと格納パスワードとを比較する段階と、
受信パスワードが前記格納パスワードと一致しない場合、
メモリを消去する段階と、
メモリへのアクセスをメモリコントローラに提供する段階と、を有し、
受信パスワード又は格納パスワードはメモリに格納されたデータを暗号化するのには用いない。
ステートメント29.本発明の実施形態はステートメント27にしたがう方法を含み、受信パスワードが格納パスワードと一致する場合、メモリへのアクセスをメモリコントローラに提供する段階をさらに有する。
ステートメント30.本発明の実施形態はステートメント27にしたがう方法を含み、メモリを消去する前に閾値回数にて受信パスワードと格納パスワードとを比較する段階をさらに有する。
ステートメント31.本発明の実施形態はステートメント27にしたがう方法を含み、メモリコントローラからリセット命令を受信する段階と、
リセット命令に応答して前記メモリをリセットする段階と、をさらに有する。
ステートメント32.本発明の実施形態はステートメント31にしたがう方法を含み、リセット命令に応答してメモリをリセットする段階はメモリ内のすべてのデータに対してガーベッジコレクションを遂行する段階を含む。
ステートメント33.本発明の実施形態はステートメント31にしたがう方法を含み、リセット命令に応答してメモリをリセットする段階はメモリ内のすべてのデータに対して順次に上書きを遂行する段階を含む。
ステートメント35.本発明の実施形態はステートメント31にしたがう方法を含み、リセット命令に応答してメモリをリセットする段階はメモリ内のすべてのデータがメモリにそれ以上格納されなくなる時までメモリ内のすべてのデータに対するリフレッシュを防止する段階を含む。
ステートメント36.本発明の実施形態はステートメント27にしたがう方法を含み、メモリが保安モードで動作しているかどうかを示す信号をメモリからメモリコントローラに伝送する段階はメモリが保安モードで動作しているかに対してメモリコントローラからの要請を受信する段階を含む。
ステートメント37.本発明の実施形態はステートメント27にしたがう方法を含み、メモリコントローラから受信パスワードを受信する段階はメモリコントローラからパスワードを要請する段階を含む。
ステートメント38.本発明の実施形態はステートメント27にしたがう方法を含み、メモリは揮発性メモリ、不揮発性メモリ、及び任意に結合した揮発性及び不揮発性メモリ装置を含むセットから形成される。
ステートメント39.本発明の実施形態はステートメント27にしたがう方法を含み、メモリは第1使用者に割て当てられる第1部分及び第2使用者に割り当てられる第2部分を含む。
メモリが保安モード又は非保安モードで動作しているかどうかを決定する段階と、
メモリが保安モードで動作している場合、
使用者に対するパスワードを選択する段階と、
メモリにパスワードを伝送する段階と、
メモリへのアクセスを受信する段階と、を有し、
パスワードはメモリに格納されたデータを暗号化するのには用いない。
ステートメント42.本発明の実施形態はステートメント40にしたがう物品を含み、メモリにパスワードを伝送する段階はパスワードを閾値回数、メモリに伝送する段階を含む。
ステートメント43.本発明の実施形態はステートメント40にしたがう物品を含み、メモリへのアクセスを受信する段階は消去されたメモリへのアクセスを受信する段階を含む。
ステートメント44.本発明の実施形態はステートメント40にしたがう物品を含み、メモリへのアクセスを受信する段階はメモリに格納されたデータへのアクセスを受信する段階を含む。
ステートメント45.本発明の実施形態はステートメント40にしたがう物品を含み、有形の記憶媒体上に非一時的な命令が格納され、有形の記憶媒体がマシンによって実行される時、このような実行は、
メモリがリセットされた以後の時間量を測定する段階と、
メモリがリセットされた以後の時間量が閾値より大きければ、メモリに対するソフトウェア誘導リセットを伝送する段階と、をさらに有する。
ステートメント47.本発明の実施形態はステートメント40にしたがう物品を含み、メモリは第1使用者に割り当てられる第1部分及び第2使用者に割り当てられる第2部分を含む。
ステートメント48.本発明の実施形態はステートメント40にしたがう物品を含み、使用者に対するパスワードを選択する段階はランダムなパスワードを発生する段階を含む。
ステートメント49.本発明の実施形態はステートメント40にしたがう物品を含み、使用者に対するパスワードを選択する段階は利用することができるパスワードのリストからパスワードを選択する段階を含む。
ステートメント50.本発明の実施形態はステートメント40にしたがう物品を含み、使用者に対するパスワードを選択する段階は使用者に対する識別子のハッシュをパスワードとして生成する段階を含む。
ステートメント51.本発明の実施形態はステートメント40にしたがう物品を含み、使用者に対するパスワードを選択する段階は保安プラットフォームモジュールからパスワードにアクセスする段階を含む。
メモリコントローラから受信パスワードを受信する段階と、
受信パスワードと格納パスワードとを比較する段階と、
受信パスワードが格納パスワードと一致しない場合、
メモリを消去する段階と、
メモリへのアクセスをメモリコントローラに提供する段階と、を有し、
受信パスワード又は格納パスワードはメモリに格納されたデータを暗号化するのには用いない。
ステートメント54.本発明の実施形態はステートメント52にしたがう物品を含み、受信パスワードが格納パスワードと一致する場合、メモリへのアクセスをメモリコントローラに提供する段階をさらに有する。
ステートメント55.本発明の実施形態はステートメント52にしたがう物品を含み、有形の記憶媒体上に非一時的に命令が格納され、有形の記憶媒体がマシンによって実行される時、このような実行は、メモリを消去する前に閾値回数、受信パスワードと格納パスワードとを比較する段階をさらに有する。
ステートメント56.本発明の実施形態はステートメント52にしたがう物品を含み、有形の記憶媒体上に非一時的に命令が格納され、有形の記憶媒体がマシンによって実行される時、このような実行は、メモリコントローラからリセット命令を受信する段階と、
リセット命令に応答してメモリをリセットする段階と、をさらに有する。
ステートメント58.本発明の実施形態はステートメント56にしたがう物品を含み、リセット命令に応答してメモリをリセットする段階はメモリ内のすべてのデータに対して順次に上書きを遂行する段階を含む。
ステートメント59.本発明の実施形態はステートメント56にしたがう物品を含み、リセット命令に応答してメモリをリセットする段階はメモリ内のすべてのデータを定数値に上書きをする段階を含む。
ステートメント60.本発明の実施形態はステートメント56にしたがう物品を含み、リセット命令に応答してメモリをリセットする段階はメモリ内のすべてのデータがメモリにそれ以上格納されなくなる時までメモリ内のすべてのデータに対するリフレッシュを防止する段階を含む。
ステートメント62.本発明の実施形態はステートメント52にしたがう物品を含み、メモリコントローラから受信パスワードを受信する段階はメモリコントローラからパスワードを要請する段階を含む。
ステートメント63.本発明の実施形態はステートメント52にしたがう物品を含み、メモリは揮発性メモリ、不揮発性メモリ、及び任意に結合した揮発性及び不揮発性メモリ装置を含むセットから形成される。
ステートメント64.本発明の実施形態はステートメント52にしたがう物品を含み、メモリは第1使用者に割り当てられる第1部分及び第2使用者に割り当てられる第2部分を含む。
110、115、120、125 ホストマシン
130 クライアントマシン
135 ネットワーク
140 プロセッサ
145 メモリ
150 EEPROM
155 格納装置
160 重要製品データ
205、620 メモリコントローラ
210 クロック
215 ネットワークコネクタ
220 バス
225 ユーザーインターフェイス
230 入/出力(I/O)エンジン
305 レジスタークロックドライバー(RCD)
310、315、320、325、330、335、340、345 メモリチップ(データ格納部)
350 直列プレゼンス検出(SPD)
355、455 格納部(パスワード格納部)
405 データ読出しロジック
410 データ書込みロジック
415 認証ロジック
420 受信機
425 ブロックロジック
430 比較器
435 消去ロジック
440 パスワード書込みロジック
505 受信パスワード
510 格納パスワード
515 比較結果
520 閾値
605、610 部分
615 インターフェイス
Claims (20)
- メモリであって、
第1使用者に対するデータのためのデータ格納部と、
前記データ格納部からデータを読み出すデータ読出しロジックと、
前記データ格納部にデータを書き込むデータ書込みロジックと、
格納パスワードのためのパスワード格納部と、
メモリコントローラから受信パスワードを受信する受信機と、
前記受信パスワードと前記格納パスワードとを比較する比較器と、
前記受信パスワードが前記格納パスワードと異なる場合、前記データ格納部の前記データを消去する消去ロジックと、
前記比較器が動作を完了する時まで前記メモリコントローラから前記データ格納部へのアクセスを遮断するブロックロジックと、を有し、
前記受信パスワード又は前記格納パスワードは、前記メモリに格納されたデータを暗号化するのには用いないことを特徴とするメモリ。 - 前記ブロックロジックは、前記消去ロジックが動作を完了する時まで前記メモリコントローラから前記データ格納部へのアクセスを遮断するよう動作することを特徴とする請求項1に記載のメモリ。
- 前記パスワード格納部に前記受信パスワードを書き込むパスワード書込みロジックをさらに有することを特徴とする請求項1に記載のメモリ。
- 前記メモリが保安(secure)モードで動作している否かを明示するための直列プレゼンス検出(Serial Presence Detect:SPD)をさらに有することを特徴とする請求項1に記載のメモリ。
- 前記ブロックロジックは、前記メモリが前記保安モードで動作していないと前記SPDが明示した場合、前記比較器の呼び出しなしに、前記メモリコントローラが前記データ格納部にアクセスすることを許容することを特徴とする請求項4に記載のメモリ。
- 前記消去ロジックは、閾値(threshold)回数の受信パスワードが全て前記格納パスワードと異なる場合、前記データ格納部の前記データを消去するよう動作することを特徴とする請求項1に記載のメモリ。
- 前記メモリは、揮発性メモリモジュール、不揮発性メモリモジュール、及び揮発性メモリ及び不揮発性メモリ装置の任意に組み合わせを含むセットから引き出されることを特徴とする請求項1に記載のメモリ。
- 前記受信機、前記比較器、前記消去ロジック、及び前記ブロックロジックを含むレジスタークロックドライバー(Register Clock Driver:RCD)をさらに有することを特徴とする請求項1に記載のメモリ。
- メモリがリセットされたかどうかを決定する段階と、
前記メモリが保安モードで動作しているか、非保安(non−secure)モードで動作しているかを決定する段階と、
前記メモリが前記保安モードで動作している場合、使用者に対するパスワードを選択する段階と、
前記メモリに前記パスワードを伝送する段階と、
前記メモリへのアクセスを受ける段階と、を有し、
前記パスワードは、前記メモリに格納されたデータを暗号化するのには用いないことを特徴とするメモリへの不正アクセス防止方法。 - 前記メモリが前記非保安モードで動作している場合、前記パスワードを用いることなしに、前記メモリへのアクセスを受ける段階をさらに有することを特徴とする請求項9に記載のメモリへの不正アクセス防止方法。
- 前記メモリに前記パスワードを伝送する段階は、前記パスワードを閾値(threshold)回数にて前記メモリに伝送する段階を含むことを特徴とする請求項9に記載のメモリへの不正アクセス防止方法。
- 前記メモリへのアクセスを受ける段階は、消去されたメモリへのアクセスを受ける段階を含むことを特徴とする請求項9に記載のメモリへの不正アクセス防止方法。
- 前記メモリがリセットされた以後の時間量を測定する段階と、
前記メモリがリセットされた以後の前記時間量が閾値より大きい場合、前記メモリにソフトウェア誘導リセットを伝送する段階と、をさらに有する請求項9に記載のメモリへの不正アクセス防止方法。 - メモリが保安モードで動作していることを示す信号を前記メモリからメモリコントローラに伝送する段階と、
前記メモリコントローラから受信パスワードを受信する段階と、
前記受信パスワードと格納パスワードとを比較する段階と、
前記受信パスワードが前記格納パスワードと一致しない場合、前記メモリを消去する段階と、
前記メモリへのアクセスを前記メモリコントローラに提供する段階と、を有し、
前記受信パスワード又は前記格納パスワードは、前記メモリに格納されたデータを暗号化するのには用いないことを特徴とするメモリへの不正アクセス防止方法。 - 前記受信パスワードが前記格納パスワードと一致しない場合、前記メモリに前記受信パスワードを格納する段階をさらに有することを特徴とする請求項14に記載のメモリへの不正アクセス防止方法。
- 前記受信パスワードが前記格納パスワードと一致する場合、前記メモリへのアクセスを前記メモリコントローラに提供する段階をさらに有することを特徴とする請求項14に記載のメモリへの不正アクセス防止方法。
- 前記メモリを消去する前に、閾値回数にて前記受信パスワードと前記格納パスワードとを比較する段階をさらに有することを特徴とする請求項14に記載のメモリへの不正アクセス防止方法。
- 前記メモリコントローラからリセット命令を受信する段階と、
前記リセット命令に応答して前記メモリをリセットする段階と、をさらに有することを特徴とする請求項14に記載のメモリへの不正アクセス防止方法。 - 前記メモリが前記保安モードで動作していることを示す前記信号を前記メモリから前記メモリコントローラに伝送する段階は、前記メモリが前記保安モードで動作しているかどうかに対して前記メモリコントローラからの要請を受信する段階を含むことを特徴とする請求項14に記載のメモリへの不正アクセス防止方法。
- 前記メモリコントローラから前記受信パスワードを受信する段階は、前記メモリコントローラから前記パスワードを要請する段階を含むことを特徴とする請求項14に記載のメモリへの不正アクセス防止方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662370230P | 2016-08-02 | 2016-08-02 | |
US62/370,230 | 2016-08-02 | ||
US15/275,337 | 2016-09-23 | ||
US15/275,337 US10824348B2 (en) | 2016-08-02 | 2016-09-23 | Method of executing conditional data scrubbing inside a smart storage device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018022486A true JP2018022486A (ja) | 2018-02-08 |
JP2018022486A5 JP2018022486A5 (ja) | 2020-09-10 |
JP6829161B2 JP6829161B2 (ja) | 2021-02-10 |
Family
ID=61069206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017146478A Active JP6829161B2 (ja) | 2016-08-02 | 2017-07-28 | メモリ及びメモリへの不正アクセス防止方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10824348B2 (ja) |
JP (1) | JP6829161B2 (ja) |
KR (1) | KR102360189B1 (ja) |
CN (1) | CN107678982A (ja) |
TW (1) | TWI750184B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102389431B1 (ko) * | 2017-08-22 | 2022-04-25 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US11216592B2 (en) * | 2018-08-02 | 2022-01-04 | Qualcomm Incorporated | Dynamic cryptographic key expansion |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6760672B2 (en) * | 2002-01-29 | 2004-07-06 | Rockwell Automation Technologies, Inc. | Automatic detection of battery-backed data integrity in volatile memory |
JP2004326425A (ja) * | 2003-04-24 | 2004-11-18 | Toshiba Corp | 情報処理装置およびメモリカード |
JP2005011151A (ja) * | 2003-06-20 | 2005-01-13 | Renesas Technology Corp | メモリカード |
US8266378B1 (en) * | 2005-12-22 | 2012-09-11 | Imation Corp. | Storage device with accessible partitions |
US7762553B2 (en) * | 2006-11-25 | 2010-07-27 | Harris Curtis J | Form-fitting electronic game controller cover |
KR100841982B1 (ko) * | 2007-02-08 | 2008-06-27 | 삼성전자주식회사 | 호스트 식별 정보를 저장하는 메모리 카드 및 그것의액세스 방법 |
US8241047B2 (en) * | 2007-10-30 | 2012-08-14 | Super Talent Electronics, Inc. | Flash drive with spring-loaded swivel connector |
US20100024028A1 (en) * | 2008-07-22 | 2010-01-28 | Ernest Samuel Baugher | Wireless mobile device with user selectable privacy for groups of resident application programs and files |
US7886103B2 (en) * | 2008-09-08 | 2011-02-08 | Cisco Technology, Inc. | Input-output module, processing platform and method for extending a memory interface for input-output operations |
US8683088B2 (en) * | 2009-08-06 | 2014-03-25 | Imation Corp. | Peripheral device data integrity |
US8516271B2 (en) | 2011-03-11 | 2013-08-20 | Hewlett-Packard Development Company, L. P. | Securing non-volatile memory regions |
US20140229659A1 (en) * | 2011-12-30 | 2014-08-14 | Marc T. Jones | Thin translation for system access of non volatile semicondcutor storage as random access memory |
US9471484B2 (en) * | 2012-09-19 | 2016-10-18 | Novachips Canada Inc. | Flash memory controller having dual mode pin-out |
US9858208B2 (en) * | 2013-03-21 | 2018-01-02 | International Business Machines Corporation | System for securing contents of removable memory |
CN105706169A (zh) | 2013-07-31 | 2016-06-22 | 慧与发展有限责任合伙企业 | 混合安全非易失性主存储器 |
US9436831B2 (en) * | 2013-10-30 | 2016-09-06 | Sandisk Technologies Llc | Secure erase in a memory device |
US9449651B2 (en) * | 2014-03-21 | 2016-09-20 | Diablo Technologies Inc. | System and method for offsetting the data buffer latency of a device implementing a JEDEC standard DDR-4 LRDIMM chipset |
TWI507876B (zh) * | 2014-07-21 | 2015-11-11 | Phison Electronics Corp | 記憶體儲存裝置及控制方法、記憶體控制電路單元及模組 |
US9489317B2 (en) | 2014-09-26 | 2016-11-08 | Apple Inc. | Method for fast access to a shared memory |
US9786389B2 (en) * | 2015-10-16 | 2017-10-10 | SK Hynix Inc. | Memory system |
-
2016
- 2016-09-23 US US15/275,337 patent/US10824348B2/en active Active
-
2017
- 2017-04-10 KR KR1020170046231A patent/KR102360189B1/ko active IP Right Grant
- 2017-06-07 TW TW106118774A patent/TWI750184B/zh active
- 2017-07-03 CN CN201710532526.8A patent/CN107678982A/zh active Pending
- 2017-07-28 JP JP2017146478A patent/JP6829161B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR102360189B1 (ko) | 2022-02-08 |
US10824348B2 (en) | 2020-11-03 |
TWI750184B (zh) | 2021-12-21 |
CN107678982A (zh) | 2018-02-09 |
US20180039437A1 (en) | 2018-02-08 |
TW201805816A (zh) | 2018-02-16 |
JP6829161B2 (ja) | 2021-02-10 |
KR20180015065A (ko) | 2018-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8276185B2 (en) | Enhanced security memory access method and architecture | |
KR101608110B1 (ko) | 저장 장치의 어드레스 범위에 대한 액세스 관리 방법 | |
JP4880029B2 (ja) | 暗号化されたストレージデバイスについてのチップセット鍵管理サービスの利用の強制 | |
JP3774260B2 (ja) | メモリカードのセキュリティシステム装置及びそのメモリカード | |
EP3622431B1 (en) | Crypto-ransomware compromise detection | |
US9378157B2 (en) | Security memory access method and apparatus | |
EP3809629B1 (en) | Authorization method and device for joint account, and authentication method and device for joint account | |
JP2007527579A (ja) | セキュリティで保護されたコンパクト・フラッシュ | |
JP2007004522A (ja) | 記憶装置 | |
KR20150032970A (ko) | 보안 기능을 제공하는 저장 매체 및 그 보안 방법 | |
EP2849111B1 (en) | OTP generation on portable medium | |
JP2018022486A (ja) | メモリ及びメモリへの不正アクセス防止方法 | |
JP6368531B2 (ja) | 暗号処理装置、暗号処理システム、および暗号処理方法 | |
JP2018022486A5 (ja) | ||
CN114580005B (zh) | 数据访问方法、计算机设备及可读存储介质 | |
WO2022186367A1 (ja) | データ管理装置、データ管理システム、データ管理方法及びコンピュータ読み取り可能な記録媒体 | |
KR20200063948A (ko) | 데이터 암호화 키를 암호화된 상태로 공유하는 스토리지 장치 및 스토리지 장치의 동작 방법 | |
KR20110013626A (ko) | 프리패스워드를 이용한 보안 저장 방법 및 보안 저장 장치 | |
WO2009066826A1 (en) | Storage security system and method using communication network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200728 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200728 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20201009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6829161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |