JP2018006681A - Piezoelectric element - Google Patents
Piezoelectric element Download PDFInfo
- Publication number
- JP2018006681A JP2018006681A JP2016135280A JP2016135280A JP2018006681A JP 2018006681 A JP2018006681 A JP 2018006681A JP 2016135280 A JP2016135280 A JP 2016135280A JP 2016135280 A JP2016135280 A JP 2016135280A JP 2018006681 A JP2018006681 A JP 2018006681A
- Authority
- JP
- Japan
- Prior art keywords
- hole conductor
- layer
- piezoelectric
- electrode
- piezoelectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
- Fuel-Injection Apparatus (AREA)
Abstract
Description
本発明は、圧電素子に関する。 The present invention relates to a piezoelectric element.
従来より、圧電素子として、薄型の積層型圧電素子が知られている。このような圧電素子においては、表面電極や内部電極といった電極層の間は、側面電極または圧電体層に貫設されたスルーホール導体を介して導通が図られる。 Conventionally, a thin laminated piezoelectric element is known as a piezoelectric element. In such a piezoelectric element, conduction between the electrode layers such as the surface electrode and the internal electrode is achieved through a through-hole conductor penetrating the side electrode or the piezoelectric layer.
上記の側面電極は、素体の側面に焼き付けやスパッタ、蒸着等によって設けられることが一般的であるが、このような側面電極は、外部に露出しているため外的要因により破損したり劣化したりしやすい。一方、上記のスルーホール導体は、素体の内部に位置するため、外的要因に対して高い耐性を有する。下記引用文献1には、スルーホール導体を介して電極間の導通が図られたアクチュエータが開示されている。
The side electrode is generally provided on the side surface of the element body by baking, sputtering, vapor deposition, etc., but such a side electrode is exposed to the outside and is therefore damaged or deteriorated due to external factors. Easy to do. On the other hand, since the above-mentioned through-hole conductor is located inside the element body, it has high resistance against external factors. The following cited
上述したような積層型圧電素子において、通常、スルーホール導体の断面積はその他の部分の断面積に比べて小さく設計されるため、電気抵抗が高くなりやすい。そのため、スルーホール導体に想定以上の電圧が印加される事態が起こり得る。この場合、スルーホール導体において導通不良が生じることがある。 In the multilayer piezoelectric element as described above, since the cross-sectional area of the through-hole conductor is usually designed to be smaller than the cross-sectional area of other parts, the electric resistance tends to be high. Therefore, a situation where a voltage higher than expected is applied to the through-hole conductor may occur. In this case, poor conduction may occur in the through-hole conductor.
発明者らは、鋭意研究の末、スルーホール導体における電気抵抗を低減して上記導通不良を抑制することで圧電素子の接続信頼性を高める技術を見出した。 As a result of diligent research, the inventors have found a technique for improving the connection reliability of a piezoelectric element by reducing the electrical resistance in a through-hole conductor and suppressing the above-described poor conduction.
すなわち、本開示では、接続信頼性の向上が図られた圧電素子を提供することを目的とする。 That is, an object of the present disclosure is to provide a piezoelectric element with improved connection reliability.
本開示に係る圧電素子は、一対の電極層と、該一対の電極層の間に介在する圧電体層と、該圧電体層に貫設されたスルーホール導体とを含む積層部分を有する積層体を備え、該積層部分では、スルーホール導体の積層体の積層方向に関する両端部それぞれに窪みが形成されている。 A piezoelectric element according to an embodiment of the present disclosure includes a laminated body including a pair of electrode layers, a piezoelectric layer interposed between the pair of electrode layers, and a through-hole conductor penetrating the piezoelectric layer. In the laminated portion, depressions are formed at both end portions in the lamination direction of the laminated body of through-hole conductors.
上記圧電素子においては、スルーホール導体の両端部には互いに近づくような窪みが形成されているため、スルーホール導体の積層体の積層方向に関する長さは、両端部の窪みが対向する部分において短くなっている。電気抵抗の値は導体の長さに比例するため、上記のとおりスルーホール導体の長さが短くなることで電気抵抗は低減される。それにより、スルーホール導体において導通不良が生じる事態が抑制され、圧電素子の接続信頼性の向上が図られる。 In the piezoelectric element, since the depressions that are close to each other are formed at both ends of the through-hole conductor, the length in the stacking direction of the laminated body of the through-hole conductor is short at the portion where the depressions at both ends are opposed. It has become. Since the value of the electrical resistance is proportional to the length of the conductor, the electrical resistance is reduced by reducing the length of the through-hole conductor as described above. As a result, the occurrence of poor conduction in the through-hole conductor is suppressed, and the connection reliability of the piezoelectric element is improved.
また、電圧を印加したときに圧電体層に電界が生じて変形する活性部と、電圧を印加したときに圧電体層に電界が生じない非活性部とを有し、積層部分は非活性部に位置している態様であってもよい。活性部は分極時や駆動時に変形するため、その変形に伴う応力や歪みの影響を極力避けるために、スルーホール導体を含む積層部分は非活性部に位置する。 In addition, there is an active part that deforms due to an electric field generated in the piezoelectric layer when a voltage is applied, and an inactive part that does not generate an electric field in the piezoelectric layer when a voltage is applied. The aspect located in may be sufficient. Since the active portion is deformed at the time of polarization or driving, the laminated portion including the through-hole conductor is located at the inactive portion in order to avoid the influence of stress and strain accompanying the deformation as much as possible.
さらに、圧電体層が、スルーホール導体の窪みに入り込む突部を有する態様であってもよい。この場合、スルーホール導体に対する圧電体層の保持力が増している。それにより、スルーホール導体の変位や変形が抑制され、上記積層部分における導通不良や断線が生じる事態が抑制される。 Furthermore, the aspect which has a protrusion into which the piezoelectric material layer enters the hollow of a through-hole conductor may be sufficient. In this case, the holding force of the piezoelectric layer with respect to the through-hole conductor is increased. Thereby, the displacement and deformation of the through-hole conductor are suppressed, and the occurrence of poor conduction and disconnection in the laminated portion is suppressed.
また、スルーホール導体の両端部の端面の面積が、積層体の積層方向におけるスルーホール導体の中心位置における断面の面積よりも小さい態様であってもよい。このような寸法形状のスルーホール導体によれば、積層部分に付加される応力や歪が緩和される。 Moreover, the aspect where the area of the end surface of the both ends of a through-hole conductor is smaller than the area of the cross section in the center position of the through-hole conductor in the lamination direction of a laminated body may be sufficient. According to the through-hole conductor having such a dimension and shape, stress and strain applied to the laminated portion are alleviated.
本開示によれば、接続信頼性の向上が図られた圧電素子が提供される。 According to the present disclosure, a piezoelectric element with improved connection reliability is provided.
以下、添付図面を参照して、本開示の実施形態について詳細に説明する。説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, embodiments of the present disclosure will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
まず、第1実施形態に係る圧電素子10の構成について、図1および図2を参照しつつ説明する。
First, the configuration of the
図1に示すように、圧電素子10は、一方向に延びる直方体の外形を有する積層体20を備えている。積層体20の寸法は、一例として、長手方向長さ2.0mm、短手方向長さ0.5mm、厚さ0.15mmである。積層体20は、図2に示すように、複数の電極層30と複数の圧電体層36、38とを含み、電極層30と圧電体層36、38とが交互に積層されて構成されている。本実施形態では、積層体20は、電極層30を3層以上含み、圧電体層36、38を2層以上含む。図1、2では、積層体20は、電極層30と圧電体層36、38とをそれぞれ7層ずつ含んでいる。
As shown in FIG. 1, the
複数の電極層30は、Ptで構成されており、Pt以外の導電材料(Ag−Pd合金、Au−Pd合金、Cu、Ni、Ag等)で構成することもできる。複数の電極層30は、スクリーン印刷等によりパターン形成されている。複数の電極層30は、電極パターンの異なる第1の電極層31、第2の電極層32および第3の電極層33で構成されている。複数の電極層30は、図2に示すように、上から順に、第1の電極層31と第2の電極層32とが交互に並んでおり、最も下の層が第3の電極層33となっている。
The plurality of
第1の電極層31の電極パターンは、積層体20の一端部20a付近に形成された短パターン31aと、短パターン31aから所定のギャップを介して積層体20の他端部20bまでの延びる長パターン31bとを含む。第2の電極層32の電極パターンは、第1の電極層31とは対称的なパターンであり、積層体20の他端部20b付近に形成された短パターン32aと、短パターン32aから所定のギャップを介して積層体20の一端部20aまでの延びる長パターン32bとを含む。第3の電極層33は、全域に形成されたパターン(いわゆるベタパターン)である。
The electrode pattern of the
複数の圧電体層36、38は、いずれも長方形平板状であり、一例として、長手方向長さ2.0mm、短手方向長さ0.5mm、厚さ20μmである。各圧電体層36、38は、たとえば、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料で構成されており、Zn、Nb等の添加物を含んでいる。複数の圧電体層36、38は、上下に電極層30が位置する圧電体層36と、上にのみ電極層30が位置する最下層の圧電体層38とを含む。
Each of the plurality of
圧電体層36には、所定箇所にスルーホール36aが貫設されており、各スルーホール36aが形成された領域には、圧電体層36の上下に位置する電極層30同士を接続するスルーホール導体40が形成されている。すなわち、スルーホール導体40は、圧電体層36に設けられたスルーホール36aに電極材料を充填して構成されている。
Through
スルーホール導体40は、積層体20の一端部20aにおいて、スルーホール導体42として、第1の電極層31の短パターン31aと第2の電極層32の長パターン32bとを接続している。そのため、第1の電極層31の短パターン31aおよび第2の電極層32の長パターン32bはいずれも、積層体20表面の第1の電極層31の短パターン31aに接続された外部接続端子T2と電気的に接続されて、同じ極性を有する。
The through-
また、スルーホール導体40は、積層体20の他端部20bにおいて、スルーホール導体44として、第2の電極層32の短パターン32aと第1の電極層31の長パターン31bとを接続している。また、スルーホール導体40は、積層体20の他端部20bにおいて、スルーホール導体44として、第2の電極層32の短パターン32aと第3の電極層33とを接続している。そのため、第2の電極層32の短パターン32aと第1の電極層31の長パターン31bと第3の電極層33とはいずれも、積層体20表面の第1の電極層31の長パターン31bに接続された外部接続端子T1と電気的に接続されて、同じ極性を有する。
The through-
圧電素子10においては、積層体20の表面に一対の外部接続端子T1、T2が設けられており、片面に両極性の端子が露出しているため、片面側から導通を取ることができる。
In the
一対の外部接続端子T1、T2の間に電圧が印加されると、積層体20の一端部20a側で接続された電極群(すなわち、第1の電極層31の短パターン31aおよび第2の電極層32の長パターン32b)と、他端部20b側で接続された電極群(すなわち、第1の電極層31の長パターン31b、第2の電極層32の短パターン32aおよび第3の電極層33)とが異なる極性を有する。このとき、積層体20の両端部20a、20bに挟まれた部分、たとえば中央付近において重なり合う第1の電極層31の長パターン31bと第2の電極層32の長パターン32bとの間に電界が生じ、これらの間に位置する圧電体層36の部分が分極方向に応じて変形(伸長または収縮)する。そのため、積層体20の両端部20a、20bに挟まれた部分は、一対の外部接続端子T1、T2の間に電圧が印加された際に変形する活性部Sbとなっている。
When a voltage is applied between the pair of external connection terminals T1 and T2, a group of electrodes connected to the one
積層体20の一端部20a付近は、同じ極性の電極層部分31a、32bが重なり合う積層部分であるため、一対の外部接続端子T1、T2の間に電圧が印加されても変形はほとんど生じない。そのため、積層体20の一端部20a付近は、電圧が印加されても変形しない非活性部Saとなっている。非活性部Saは、大きな変位が生じない点から、上述したスルーホール導体40の設置に適している。積層体20の他端部20b付近も、同じ極性の電極層部分31b、32aが重なり合う積層部分であるため、一端部20a付近と同様に、電圧が印加されても変形しない非活性部Saとなっている。このように圧電素子10では、積層体20の長手方向に沿って非活性部Saと活性部Sbとが並んでいる。
The vicinity of one
圧電体層38は、上にのみ第3の電極層33が位置するため、積層体20の両端部20a、20b同様、一対の外部接続端子T1、T2の間に電圧が印加されても変形はほとんど生じない。圧電体層38には、スルーホール導体46が貫設されている。スルーホール導体46は、圧電体層38に設けられたスルーホールに電極材料を充填して構成することができる。スルーホール導体46は、電極層30の導通を目的としないダミーのスルーホール導体であり、たとえば部品の表裏や極性を識別するために用いられ得る。
Since the
積層体20では、一対の外部接続端子T1、T2の間に電圧が印加されても変形が実質的に生じない部分(すなわち、両端部20a、20bおよび最下層の圧電体層38)にのみ、スルーホール導体42、44、46が設けられている。
In the
続いて、非活性部Saにおける電極層30および圧電体層36の構成について、図3を参照しつつ説明する。図3は、積層体20の他端部20b側の非活性部Saの断面を示している。
Next, the configuration of the
図3に示すように、非活性部Saでは、同じ極性を有する電極層30(より詳しくは、電極層31b、32a)が、圧電体層36を介して重なっている。なお、説明の便宜上、重なり合う電極層30を上側から順に、第1層30A、第2層30B、第3層30C、第4層30Dとも称す。また、第1層30Aと第2層30Bとの間に介在する圧電体層36を特に第1の圧電体層36Aと称し、第2層30Bと第3層30Cとの間に介在する圧電体層36を特に第2の圧電体層36Bと称し、第3層30Cと第4層30Dとの間に介在する圧電体層36を特に第3の圧電体層36Cと称す。
As shown in FIG. 3, in the inactive portion Sa, electrode layers 30 (more specifically, electrode layers 31 b and 32 a) having the same polarity overlap with each other via the
隣り合う第1層30A、第2層30B、第3層30C、第4層30Dの層間は、圧電体層36に貫設されたスルーホール導体40により接続されている。たとえば、第1の圧電体層36Aに貫設された第1のスルーホール導体40Aは、上下に位置する第1層30Aと第2層30Bとを接続する。第2の圧電体層36Bに貫設された第2のスルーホール導体40Bは、上下に位置する第2層30Bと第3層30Cとを接続する。第3の圧電体層36Cに貫設された第3のスルーホール導体40Cは、上下に位置する第3層30Cと第4層30Dとを接続する。
Adjacent layers of the
ただし、上下に隣り合うスルーホール導体40同士は、厚さ方向(積層体20の積層方向)から見て重なっておらず、隣接している。具体的には、第1の圧電体層36Aの接続する第1のスルーホール導体40Aと、第2の圧電体層36Bの第2のスルーホール導体40Bとは、厚さ方向から見て重なっておらず、積層体20の長手方向(図の左右方向)にズレて配置されている。また、第2の圧電体層36Bの第2のスルーホール導体40Bと、第3の圧電体層36Cの第3のスルーホール導体40Cとも、厚さ方向から見て重なっておらず、図の左右方向にズレて配置されている。第3の圧電体層36Cの第3のスルーホール導体40Cは、第1の圧電体層36Aの第1のスルーホール導体40Aと、厚さ方向から見て重なっている。スルーホール導体40のズレ量は、たとえば、スルーホール導体40の最大半径以上であることが好ましく、スルーホール導体40の最大直径以上であることがより好ましい。
However, the through-
次に、上述した圧電素子10を作製する手順について説明する。
Next, a procedure for manufacturing the above-described
まず、圧電体層36の形成に用いる圧電セラミック粉に、バインダおよび有機溶剤などを加えてペーストにする。そして、得られたペーストを、たとえばドクターブレード法を用いて所定寸法のグリーンシートを複数枚作製する。このとき、バインダに対する可塑剤の割合を調整し、充分に変形するようにする。
First, a binder and an organic solvent are added to the piezoelectric ceramic powder used for forming the
各グリーンシートには、スルーホール導体40を形成する箇所に、YAGレーザを用いてスルーホールを形成しておく。
In each green sheet, a through hole is formed at a position where the through
各グリーンシート上に、電極層30となる電極ペースト(たとえば、Pd−Ag合金(Pd:Ag=3:7))を、上述したパターンとなるようにスクリーン印刷法を用いて塗布形成する。電極ペーストが塗布されると、グリーンシートに形成されたスルーホールに電極ペーストが充填されるが、電極ペーストの乾燥時の収縮率に応じて電極ペーストのスルーホールへの充填率が調整される。
On each green sheet, an electrode paste (for example, Pd—Ag alloy (Pd: Ag = 3: 7)) to be the
続いて、電極ペーストがそれぞれに印刷された複数のグリーンシートを重ね合わせ、さらに温間等方圧プレス(WIP)等のプレス処理をおこない、積層体グリーンを得る。温間等方圧プレスでは、たとえば約80℃の温度下で約50MPaで加圧する。このとき、スルーホール部近傍の電極層となるべき部分を高温等圧下で湾曲させる。 Subsequently, a plurality of green sheets each having an electrode paste printed thereon are superposed and further subjected to a pressing process such as warm isostatic pressing (WIP) to obtain a laminate green. In the warm isostatic press, for example, pressurization is performed at about 50 MPa at a temperature of about 80 ° C. At this time, the portion to be the electrode layer in the vicinity of the through-hole portion is bent under high temperature and constant pressure.
そして、得られた積層体グリーンを焼成する。具体的には、積層体グリーンを安定化ジルコニアで構成されたセッターに載せて、脱バインダ処理をおこない、さらに、積層体グリーンを載せたセッターを安定化ジルコニア質の匣鉢に入れて、約1100℃で焼成する。 And the obtained laminated body green is baked. Specifically, the laminate green is placed on a setter composed of stabilized zirconia and subjected to binder removal treatment. Further, the setter on which the laminate green is placed is placed in a stabilized zirconia mortar and about 1100. Bake at ℃.
焼成後、所定の分極処理を施して、圧電素子10が完成する。分極処理では、たとえば、100℃の温度下で電界強度2kV/mmの電圧を3分間印加する。
After firing, a predetermined polarization process is performed to complete the
上述した手順により得られた圧電素子10においては、図3に示すように、各スルーホール導体40の積層体20の積層方向に関する両端部に窪み40aが形成される。たとえば、第1の圧電体層36Aに貫設された第1のスルーホール導体40Aは、上面に第1のスルーホール導体40Aの側(図3における下側)に窪んだ窪み40aを有し、かつ、下面(第2の圧電体層36B側の端面)に第1のスルーホール導体40Aの側(図3における上側)に窪んだ窪み40aを有する。同様に、第2のスルーホール導体40Bおよび第3のスルーホール導体40Cも、上下面それぞれに窪み40aを有する。
In the
そして、窪み40aにより、スルーホール導体40が部分的に薄く(すなわち、積層方向長さが短く)なる。図3に示すように、各スルーホール導体40A、40B、40Cの窪み40a部分における厚さは、圧電体層36の厚さよりも薄くなっている。
The through-
また、各スルーホール導体40に形成された窪み40aに、圧電体層36の突部36bがそれぞれ入り込んでいる。たとえば、第1のスルーホール導体40Aの下面の窪み40aに、第2の圧電体層36Bの上向きの突部36bが入り込んでいる。また、第2のスルーホール導体40Bの上面の窪み40aに、第1の圧電体層36Aの下向きの突部36bが入り込んでいる。
Further, the
このようなスルーホール導体40の形状、電極層30の形状および圧電体層36の形状は、圧電素子10の作製時に、スルーホール近傍の電極層を高温等圧下で湾曲させたことで得られると考えられる。
The shape of the through-
以上において説明したとおり、圧電素子10は、一対の電極層30(たとえば、図3の第1層30Aと第2層30B)と、一対の電極層30の間に介在する圧電体層36と、圧電体層36に貫設されたスルーホール導体40(たとえば、図3の第1のスルーホール導体40A)とを含む積層部分として非活性部Saを有する積層体20を備えている。そして、非活性部Saでは、スルーホール導体40の積層体20の積層方向に関する両端部それぞれに窪み40aが形成されている。
As described above, the
上記圧電素子10においては、スルーホール導体40の窪み40aにより、スルーホール導体40の両端部が互いに近づき、両端部の窪み40aが対向する部分において、スルーホール導体40の厚さが薄くなっている。
In the
図4に、従来技術に係る圧電素子の非活性部の要部拡大断面図を示す。図4おいて、符号52、54、56はそれぞれ、電極層、圧電体層、スルーホール導体を示す。図4に示すように、従来技術に係る圧電素子の非活性部においてはスルーホール導体56には窪みがなく、スルーホール導体56の厚さが均一であり圧電体層54と略同じ厚さである。
FIG. 4 shows an enlarged cross-sectional view of the main part of the inactive part of the piezoelectric element according to the prior art. In FIG. 4,
電気抵抗の値は導体の長さに比例するため、上述した実施形態ではスルーホール導体40が薄くなっていることで、従来技術に係るスルーホール導体56に比べて、電気抵抗の低減が図られている。そのため、スルーホール導体40に想定以上の電圧が印加された場合であっても、スルーホール導体40において導通不良が生じる事態が起こりにくく、圧電素子10の接続信頼性の向上が実現されている。
Since the value of the electrical resistance is proportional to the length of the conductor, in the above-described embodiment, the through-
また、圧電素子10が、電圧を印加したときに圧電体層36に電界が生じて変形する活性部Sbと、電圧を印加したときに圧電体層36に電界が生じない非活性部Saとを有しており、圧電素子10においては、上述した積層部分は非活性部Saに位置している。上述したとおり、活性部Sbは分極時や駆動時に変形して内部応力や歪が生じるため、その変形に伴う応力や歪みの影響を極力避けるために、スルーホール導体40を含む積層部分は非活性部Saに位置している。
In addition, the
圧電素子10では、圧電素子10を作製する際の焼成のときに非活性部Saに生じる内部応力(すなわち、焼成時の収縮による残留応力)や外部から非活性部Saに付加された応力は、第1のスルーホール導体40A下面の窪み40aと第2のスルーホール導体40B上面の窪み40aとによって緩和される。それにより、たとえばスルーホール導体40の変形や断裂等が抑制され、非活性部Saにおける電極層30やスルーホール導体40の導通不良や断線が生じる事態が抑制される。
In the
さらに、非活性部Saでは、スルーホール導体40の窪み40aに圧電体層36の突部36bが入り込んでいるため、スルーホール導体40に対する圧電体層36の保持力が増している。そのため、スルーホール導体56の端面(上下面)が平坦であり圧電体層54が入り込んでいない構成(図4参照)に比べ、スルーホール導体40の窪み40aに圧電体層36の突部36bが入り込んでいる構成では、スルーホール導体40の変位や変形が抑制または阻害される。その結果、非活性部Saにおける導通不良や断線が生じる事態が抑制される。
Further, in the inactive portion Sa, the
なお、圧電素子10では、積層体20の一端部20a側の非活性部Saが、上述した他端部20b側の非活性部Saと同様の電極層30、圧電体層36およびスルーホール導体40の構成を有しているため、一端部20a側の非活性部Saでも上記と同様の効果が得られる。
In the
スルーホール導体40の形状は、両端部に窪み40aが形成されていれさえすれば、適宜に変更することができる。たとえば、図5に示すように、厚さ方向における中心位置が膨らんだ形状のスルーホール導体40であってもよい。図5に示すスルーホール導体40においては、スルーホール導体40の両端部の端面の面積S1が、スルーホール導体40の厚さ方向における中心位置の断面の面積S2よりも小さくなっている。このような寸法形状のスルーホール導体40によれば、非活性部Saに付加される応力や歪が緩和される。また、過電流が流れた場合におけるショートの発生率が低下する。
The shape of the through-
次に、第2実施形態に係る圧電素子100の構成について、図6〜9を参照しつつ説明する。
Next, the configuration of the
図6に示されるように、圧電素子100は、個別電極102が形成された複数の圧電体層103と、コモン電極104が形成された複数の圧電体層105とが交互に積層され、更に、端子電極117、118が形成された圧電体層107が最上層に積層されることで構成されている。
As shown in FIG. 6, the
圧電素子100は、一方向に延びる直方体の外形を有する積層体101を備えている。積層体101の寸法は、一例として、長手方向長さ30.0mm、短手方向長さ15.0mm、厚さ0.30mmである。
The
複数の圧電体層103、107は、いずれも長方形平板状であり、一例として、長手方向長さ30.0mm、短手方向長さ15.0mm、厚さ30μmである。各圧電体層36は、たとえば、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料で構成されており、Nb、Sr等の添加物を含んでいる。
Each of the plurality of
各圧電体層103、105、107は、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなり、例えば「15mm×30mm、厚さ30μm」の長方形薄板状に形成されている。また、個別電極102、コモン電極104および端子電極117、118は、Ag−Pd合金(Ag70wt%、Pd30wt%)で構成されており、Ag−Pd合金以外の導電材料(Ag−Pt合金、Au−Pd合金、Cu、Ni等)で構成することもできる。スクリーン印刷によりパターン形成されたものである。
Each of the
最上層の圧電体層107から数えて2層目、4層目、6層目、8層目の圧電体層103の上面には、図8に示されるように、複数の長方形状の個別電極102が千鳥配置されている。各個別電極102は、その長手方向が圧電体層103の長手方向と直交するように配置されており、隣り合う個別電極102、102は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。
On the upper surface of the second, fourth, sixth, and eighth
ここで、圧電体層3の長手方向を列方向、当該長手方向と直交する方向を行方向とすると、個別電極102は、例えば4行に並べて千鳥状に配置される。複数の個別電極102を千鳥配置にすることで、圧電体層103に対して効率の良い配置が可能となるため、圧電体層103において変形に寄与する活性部の面積を維持しつつ、圧電素子100の小型化或いは個別電極102の高集積化を図ることができる。
Here, assuming that the longitudinal direction of the piezoelectric layer 3 is the column direction and the direction orthogonal to the longitudinal direction is the row direction, the
各個別電極102は、近接する個別電極との間で対向する端部を接続端部102aとし、その接続端部102aの直下において、図10に示すように、圧電体層103に貫設されたスルーホール導体114に接続されている。スルーホール導体114は、圧電体層103に設けられたスルーホール136aに電極材料を充填して構成されている。
Each
さらに、圧電体層103の上面の縁部には、上下に位置する圧電体層105のコモン電極104同士を電気的に接続するための中継電極106が形成されている。この中継電極106は、その直下において圧電体層103に貫設されたスルーホール導体114に接続されている。
Further, a
なお、最下層の圧電体層103の上面にも、上述した2層目、4層目、6層目、8層目の圧電体層103と同様に個別電極102が千鳥配置されている。ただし、最下層の圧電体層103は、中継電極106及びスルーホール導体114が形成されていない点で、2層目、4層目、6層目、8層目の圧電体層103と異なっている。
The
また、最上層の圧電体層107から数えて3層目、5層目、7層目、9層目の圧電体層105の上面には、図8に示されるように、積層体101の積層方向(すなわち、積層型圧電素子100の厚さ方向)において圧電体層103の各接続端部102aに対向するように中継電極116が形成されている。各中継電極116は、その直下において、図10に示すように、圧電体層105に貫設されたスルーホール導体114に接続されている。スルーホール導体114は、圧電体層105に設けられたスルーホール136aに電極材料を充填して構成されている。
Further, as shown in FIG. 8, the
さらに、圧電体層105の上面にはコモン電極104が形成されている。このコモン電極104は、1行目及び2行目の中継電極116の集合と、3行目及び4行目の中継電極116の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極102の接続端部102aを除く部分と重なっている。これにより、圧電体層103、105において各個別電極102の接続端部102aを除く部分に対向する部分の全体を、変形に寄与する活性部(図10の活性部Sb)として有効に用いることができる。また、コモン電極104は、圧電体層105の外周部から所定の間隔をとって形成され、積層方向において圧電体層103の中継電極106に対向するように圧電体層105に貫設されたスルーホール導体114に接続されている。
Further, a
なお、9層目の圧電体層105の上面にも、上述した3層目、5層目、7層目の圧電体層105と同様に中継電極116及びコモン電極104が形成されている。ただし、9層目の圧電体層105は、積層方向において圧電体層103の中継電極106に対向するスルーホール導体114が形成されていない点で、3層目、5層目、7層目の圧電体層105と異なっている。
Note that the
また、最上層の圧電体層107の上面には、図9に示されるように、積層方向において圧電体層103の各個別電極102の接続端部102aに対向するように端子電極117が形成され、積層方向において圧電体層103の中継電極106に対向するように端子電極118が形成されている。各端子電極117、118は、その直下において圧電体層107に貫設されたスルーホール導体114に接続されている。
Further, as shown in FIG. 9, a
これらの端子電極117、118には、駆動電源に接続するためにFPC(flexible printed circuit board)等のリード線が半田付けされる。そのため、リード線を半田付けするに際して半田を載せ易くすべく、端子電極117、118においては、Ag及びPdにより構成された導電材料からなる下地電極層上に、半田ぬれ性を良好にするためにAgにより構成された導電材料からなる表面電極層が形成されている。
These
最上層の圧電体層107に形成された端子電極117、118の厚さは、他の電極層102、104、116の厚さよりも厚く、約1〜2μmである。端子電極117、118の厚さは、他の電極層102、104、116の厚さに対して、好ましくは5〜50%、より好ましくは10〜30%厚い。
The
なお、最上層の圧電体層107の上面の周縁部にはダミー電極パターンを配置してもよい。周縁部にダミー電極パターンを配置することにより、プレス時の圧力の偏りが少なくなり、プレス後のグリーン密度のばらつきを低減できるという効果が得られる。
A dummy electrode pattern may be disposed on the peripheral edge of the upper surface of the uppermost
以上のように電極パターンが形成された圧電体層103、105、107の積層によって、最上層の端子電極118に対しては、積層方向において4つのコモン電極104が中継電極106を介在させて整列し、整列した各電極層104、106は、スルーホール導体114により電気的に接続されることになる。
By stacking the
また、最上層の各端子電極117に対しては、積層方向において5つの個別電極102が中継電極116を介在させて整列し、整列した各電極層102、116は、図10に示されるように、スルーホール導体114により電気的に接続されることになる。
Further, with respect to each
なお、積層体101の積層方向から見て隣り合うスルーホール導体114は、図10に示すように、それぞれの中心軸が重ならないように設計されており、積層方向から見て所定の間隔を空けて個別電極102の延在方向に沿って隣接するように、各圧電体層103、105に形成されている。隣り合うスルーホール導体114をこのように配置することで、スルーホール導体114による電気的な接続が確実化されている。
As shown in FIG. 10, the through-
積層型圧電素子100は、上述したとおりの電気的接続となっているため、所定の端子電極117と端子電極118との間に電圧を印加すると、個別電極102とコモン電極104との間に電圧が印加されて、個別電極102とコモン電極104とで圧電体層103、105が挟まれた部分である活性部Sbが変位する。したがって、電圧を印加する端子電極117を選択することで、マトリックス状に配置された各個別電極102に対応する活性部Sbのうち、選択した端子電極117下に整列する活性部Sbを積層方向に変位させることができる。このような積層型圧電素子100は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。
Since the multilayer
一方、個別電極102の接続端部102aと中継電極116とが重なる部分は、同じ極性の電極層31a、32bが重なり合う積層部分であるため、電圧が印加されてもほとんど変形しない。そのため、図10に示すように、個別電極102の接続端部102aと中継電極116とが重なる部分は、変形に寄与しない非活性部Saとなっている。また、最上層の圧電体層107は下にのみ個別電極102が位置するため、電圧が印加されても変形はほとんど生じない。積層体101では、電圧が印加されても変形が実質的に生じない部分(すなわち、個別電極102の接続端部102aと中継電極116とが重なる部分)にのみ、スルーホール導体114が設けられている。
On the other hand, the portion where the
図10、11に示すように、非活性部Saでは、同じ極性を有する電極層130(より詳しくは、個別電極102、中継電極116)が、圧電体層103、105を介して重なっている。なお、説明の便宜上、重なり合う電極層130を上側から順に、第1層130A、第2層130B、第3層130C、第4層130Dとも称す。また、第1層130Aと第2層130Bとの間に介在する圧電体層103を特に第1の圧電体層136Aと称し、第2層130Bと第3層130Cとの間に介在する圧電体層105を特に第2の圧電体層136Bと称し、第3層130Cと第4層130Dとの間に介在する圧電体層103を特に第3の圧電体層136Cと称す。
As shown in FIGS. 10 and 11, in the inactive portion Sa, electrode layers 130 (more specifically,
隣り合う第1層130A、第2層130B、第3層130C、第4層130Dの層間は、圧電体層103、105に貫設されたスルーホール導体114により接続されている。ただし、上下に隣り合うスルーホール導体114同士は、厚さ方向(積層体101の積層方向)から見て重なっておらず、隣接している。具体的には、第1の圧電体層136Aの第1のスルーホール導体114Aと、第2の圧電体層136Bの第2のスルーホール導体114Bとは、厚さ方向から見て重なっておらず、図の左右方向(すなわち、個別電極102の延在方向)にズレて配置されている。また、第2の圧電体層136Bの第2のスルーホール導体114Bと、第3の圧電体層136Cの第3のスルーホール導体114Cも、厚さ方向から見て重なっておらず、図の左右方向にズレて配置されている。第3の圧電体層136Cの第3のスルーホール導体114Cは、第1の圧電体層136Aの第1のスルーホール導体114Aと、厚さ方向から見て重なっている。スルーホール導体114のズレ量は、たとえば、スルーホール導体114の最大半径以上であることが好ましく、スルーホール導体114の最大直径以上であることがより好ましい。
The adjacent
圧電素子100を作製する手順は、上述した圧電素子10を作製する手順と同様である。すなわち、所定パターンの電極ペーストを塗布したグリーンシートを重ねて、温間等方圧プレス等のプレス処理をおこない、積層グリーンシートを得る。このとき、スルーホール近傍の電極層となるべき部分を高温等圧下で湾曲させる。そして、得られた積層体グリーンを焼成するとともに所定の分極処理を施して、圧電素子100が完成する。
The procedure for manufacturing the
上述した手順により得られた圧電素子100においては、図11に示すように、各スルーホール導体114の積層体101の積層方向に関する両端部に窪み114aが形成される。たとえば、第1の圧電体層136Aに貫設された第1のスルーホール導体114Aは、上面に第1のスルーホール導体114Aの側(図11における下側)に窪んだ窪み114aを有し、かつ、下面(第2の圧電体層136B側の端面)に第1のスルーホール導体114Aの側(図11における上側)に窪んだ窪み114aを有する。同様に、第2のスルーホール導体114Bおよび第3のスルーホール導体114Cも、上下面それぞれに窪み114aを有する。
In the
そして、窪み114aにより、スルーホール導体114が部分的に薄く(すなわち、積層方向長さが短く)なる。図11に示すように、各スルーホール導体114A、114B、114Cの窪み114a部分における厚さは、圧電体層136A、136B、136Cの厚さよりも薄くなっている。
The through-
また、各スルーホール導体114に形成された窪み114aに、圧電体層136A、136B、136Cの突部136bがそれぞれ入り込んでいる。たとえば、第1のスルーホール導体114Aの下面の窪み114aに、第2の圧電体層136Bの上向きの突部136bが入り込んでいる。また、第2のスルーホール導体114Bの上面の窪み114aに、第1の圧電体層136Aの下向きの突部136bが入り込んでいる。
In addition, the
このようなスルーホール導体114の形状、電極層130の形状および圧電体層103、105の形状は、圧電素子100の作製時に、スルーホール近傍の電極層を高温等圧下で湾曲させたことで得られると考えられる。
The shape of the through-
第2実施形態に係る圧電素子100は、一対の電極層130(たとえば、図11の第1層130Aと第2層130B)と、一対の電極層130の間に介在する圧電体層103と、圧電体層103に貫設されたスルーホール導体114(たとえば、図11の第1のスルーホール導体114A)とを含む積層部分として非活性部Saを有する積層体101を備えている。そして、非活性部Saでは、スルーホール導体114の積層体101の積層方向に関する両端部それぞれに窪み114aが形成されている。
The
上記圧電素子100においては、スルーホール導体114の窪み114aにより、スルーホール導体114の両端部が互いに近づき、両端部の窪み114aが対向する部分において、スルーホール導体114の厚さが薄くなっている。
In the
そして、第2実施形態に係る圧電素子100は、上述した第1実施形態に係る圧電素子10同様、スルーホール導体40の両端部の窪み114aが対向する部分において、スルーホール導体114の厚さが薄くなっていることで、従来技術に係るスルーホール導体56(図4参照)に比べて、電気抵抗の低減が図られている。そのため、スルーホール導体114に想定以上の電圧が印加された場合であっても、スルーホール導体114において導通不良が生じる事態が起こりにくく、圧電素子100の接続信頼性の向上が実現されている。
And the
また、圧電素子100が、電圧を印加したときに圧電体層103、105に電界が生じて変形する活性部Sbと、電圧を印加したときに圧電体層103、105に電界が生じない非活性部Saとを有しており、圧電素子100においては、上述した積層部分は非活性部Saに位置している。上述したとおり、活性部Sbは分極時や駆動時に変形して内部応力や歪が生じるため、その変形に伴う応力や歪みの影響を極力避けるために、スルーホール導体114を含む積層部分は非活性部Saに位置している。
In addition, the
圧電素子100では、圧電素子100を作製する際の焼成のときに非活性部Saに生じる内部応力(すなわち、焼成時の収縮による残留応力)や外部から非活性部Saに付加された応力は、第1のスルーホール導体114A下面の窪み114aと第2のスルーホール導体140B上面の窪み114aとによって緩和される。それにより、たとえばスルーホール導体114の変形や断裂等が抑制され、非活性部Saにおける電極層130やスルーホール導体114の導通不良や断線が生じる事態が抑制される。
In the
さらに、非活性部Saでは、スルーホール導体114の窪み114aに圧電体層136A、136B、136Cの突部136bが入り込んでいるため、スルーホール導体114に対する圧電体層136A、136B、136Cの保持力が増している。そのため、スルーホール導体56の端面が平坦であり圧電体層54が入り込んでいない構成(図4参照)に比べ、スルーホール導体114の窪み114aに圧電体層136A、136B、136Cの突部136bが入り込んでいる構成では、スルーホール導体114の変形が抑制または阻害される。その結果、非活性部Saにおける導通不良や断線が生じる事態が抑制される。
Further, in the inactive portion Sa, the
本発明は、上述した実施形態に限定されるものではない。たとえば、圧電素子の積層体の電極層や圧電体層の層数は、上述した積層部分を構成するに最低限必要な層数(すなわち、3層以上の電極層と2層以上の圧電体層)以上であれば、適宜増減することができる。また、積層体の総厚さ、電極層の厚さおよび圧電体層の厚さも、適宜増減することができる。さらに、第1のスルーホール導体の厚さ、第2のスルーホール導体の厚さおよび第3のスルーホール導体の厚さがいずれも圧電体層の厚さよりも薄い態様に限らず、第1のスルーホール導体の厚さ、第2のスルーホール導体の厚さおよび第3のスルーホール導体の厚さのいずれかが、圧電体層の厚さよりも薄い態様であってもよい。 The present invention is not limited to the embodiment described above. For example, the number of electrode layers and the number of piezoelectric layers in the laminate of piezoelectric elements is the minimum number of layers required to constitute the above-described laminated portion (that is, three or more electrode layers and two or more piezoelectric layers) If it is above, it can be appropriately increased or decreased. In addition, the total thickness of the laminate, the thickness of the electrode layer, and the thickness of the piezoelectric layer can be appropriately increased or decreased. Furthermore, the thickness of the first through-hole conductor, the thickness of the second through-hole conductor, and the thickness of the third through-hole conductor are not limited to the thickness of the piezoelectric body layer. Any of the thickness of the through hole conductor, the thickness of the second through hole conductor, and the thickness of the third through hole conductor may be thinner than the thickness of the piezoelectric layer.
10、100…圧電素子、20、101…積層体、30、31、32、33、102、104、116、130…電極層、36、38、103、105、107…圧電体層、36a、136a…スルーホール、36b、136b…突部、40、42、44、46、114…スルーホール導体、40a、114a…窪み、Sa…非活性部、Sb…活性部。 DESCRIPTION OF SYMBOLS 10,100 ... Piezoelectric element, 20, 101 ... Laminated body, 30, 31, 32, 33, 102, 104, 116, 130 ... Electrode layer, 36, 38, 103, 105, 107 ... Piezoelectric layer, 36a, 136a ... through-hole, 36b, 136b ... projection, 40, 42, 44, 46, 114 ... through-hole conductor, 40a, 114a ... depression, Sa ... inactive part, Sb ... active part.
Claims (4)
前記積層部分では、前記スルーホール導体の前記積層体の積層方向に関する両端部それぞれに窪みが形成されている、圧電素子。 A laminate having a laminated portion including a pair of electrode layers, a piezoelectric layer interposed between the pair of electrode layers, and a through-hole conductor penetrating the piezoelectric layer;
In the laminated portion, a dent is formed in each of both end portions of the through-hole conductor in the laminated direction of the laminated body.
前記積層部分は前記非活性部に位置している、請求項1に記載の圧電素子。 An active part that deforms when an electric field is generated when a voltage is applied; and an inactive part that does not generate an electric field when a voltage is applied;
The piezoelectric element according to claim 1, wherein the stacked portion is located in the inactive portion.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016135280A JP6747111B2 (en) | 2016-07-07 | 2016-07-07 | Piezoelectric element |
US15/640,747 US10707404B2 (en) | 2016-07-07 | 2017-07-03 | Piezoelectric element |
CN201710547890.1A CN107591476B (en) | 2016-07-07 | 2017-07-06 | Piezoelectric element |
CN202010142985.7A CN111261770B (en) | 2016-07-07 | 2017-07-06 | Piezoelectric element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016135280A JP6747111B2 (en) | 2016-07-07 | 2016-07-07 | Piezoelectric element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006681A true JP2018006681A (en) | 2018-01-11 |
JP6747111B2 JP6747111B2 (en) | 2020-08-26 |
Family
ID=60949887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016135280A Active JP6747111B2 (en) | 2016-07-07 | 2016-07-07 | Piezoelectric element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6747111B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63288094A (en) * | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | Ceramic multilayer substrate and manufacture thereof |
JP2004207693A (en) * | 2002-12-04 | 2004-07-22 | Tdk Corp | Electronic component |
JP2006147941A (en) * | 2004-11-22 | 2006-06-08 | Tdk Corp | Multilayer ceramic element |
JP2011130385A (en) * | 2009-12-21 | 2011-06-30 | Murata Mfg Co Ltd | Method of manufacturing piezoelectric device |
DE102010049311A1 (en) * | 2010-10-22 | 2012-04-26 | Epcos Ag | Piezoelectric actuator component, has piezoelectric layers stack region connected with one of multiple electrically interconnected first conductive layers and disconnected from electrically interconnected second conductive layers |
-
2016
- 2016-07-07 JP JP2016135280A patent/JP6747111B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63288094A (en) * | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | Ceramic multilayer substrate and manufacture thereof |
JP2004207693A (en) * | 2002-12-04 | 2004-07-22 | Tdk Corp | Electronic component |
JP2006147941A (en) * | 2004-11-22 | 2006-06-08 | Tdk Corp | Multilayer ceramic element |
JP2011130385A (en) * | 2009-12-21 | 2011-06-30 | Murata Mfg Co Ltd | Method of manufacturing piezoelectric device |
DE102010049311A1 (en) * | 2010-10-22 | 2012-04-26 | Epcos Ag | Piezoelectric actuator component, has piezoelectric layers stack region connected with one of multiple electrically interconnected first conductive layers and disconnected from electrically interconnected second conductive layers |
Also Published As
Publication number | Publication date |
---|---|
JP6747111B2 (en) | 2020-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707404B2 (en) | Piezoelectric element | |
US8080919B2 (en) | Piezoelectric multilayer component | |
JP6729100B2 (en) | Piezoelectric element | |
JP6708961B2 (en) | Piezoelectric element | |
JP5068936B2 (en) | Manufacturing method of multilayer piezoelectric element | |
JP6747111B2 (en) | Piezoelectric element | |
JP6724609B2 (en) | Piezoelectric element | |
JP6780329B2 (en) | Piezoelectric element | |
JP4506172B2 (en) | Multilayer piezoelectric element | |
JP5724453B2 (en) | Multilayer piezoelectric element | |
JP4358087B2 (en) | Multilayer ceramic element | |
JP6003313B2 (en) | Piezoelectric element | |
JP5205852B2 (en) | Piezoelectric device | |
JP5821303B2 (en) | Piezoelectric element and method for manufacturing the same | |
JP4529427B2 (en) | Multilayer piezoelectric element | |
US7102275B2 (en) | Stack-type piezoelectric device | |
JP5859755B2 (en) | Piezoelectric element | |
JP6094075B2 (en) | Piezoelectric element and method for manufacturing the same | |
JP4940550B2 (en) | Piezoelectric element | |
JP5066785B2 (en) | Piezoelectric element | |
JP4373904B2 (en) | Multilayer piezoelectric element | |
JP4262211B2 (en) | Piezoelectric element | |
JP4247179B2 (en) | Multilayer ceramic element | |
JP2019029405A (en) | Lamination piezoelectric element | |
JP2006128467A (en) | Laminated ceramic element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6747111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |