JP2018006671A - Substrate for semiconductor device, semiconductor device, and method of manufacturing semiconductor device - Google Patents

Substrate for semiconductor device, semiconductor device, and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2018006671A
JP2018006671A JP2016135093A JP2016135093A JP2018006671A JP 2018006671 A JP2018006671 A JP 2018006671A JP 2016135093 A JP2016135093 A JP 2016135093A JP 2016135093 A JP2016135093 A JP 2016135093A JP 2018006671 A JP2018006671 A JP 2018006671A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
film
electric field
field shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016135093A
Other languages
Japanese (ja)
Inventor
隆成 藤森
Takanari Fujimori
隆成 藤森
雄一郎 石山
Yuichiro Ishiyama
雄一郎 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2016135093A priority Critical patent/JP2018006671A/en
Publication of JP2018006671A publication Critical patent/JP2018006671A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a substrate for a semiconductor device, a semiconductor device, and a method of manufacturing a semiconductor device that can achieve an element structure suitable for mass production while suppressing deterioration in characteristics of a semiconductor element.SOLUTION: This substrate for a semiconductor device comprises: a substrate; and a lamination film formed on the substrate, and that includes an electric field shield layer containing an oxide semiconductor, and a hydrogen-containing layer that is a hydrogen supply source to the electric field shield layer.SELECTED DRAWING: Figure 1

Description

本開示は、半導体素子を備えた半導体装置向けの基板(半導体装置用基板)、半導体装置および半導体装置の製造方法に関する。   The present disclosure relates to a substrate (a substrate for a semiconductor device) for a semiconductor device including a semiconductor element, a semiconductor device, and a method for manufacturing the semiconductor device.

近年、様々な分野の電子機器に活用される薄膜トランジスタ(TFT:Thin Film Transistor)において、特性向上のための技術が提案されている(例えば、特許文献1)。   In recent years, techniques for improving characteristics of thin film transistors (TFTs) used for electronic devices in various fields have been proposed (for example, Patent Document 1).

特開2013−236068号公報JP 2013-236068 A

上記の薄膜トランジスタのような半導体素子は、基板上に形成されるが、その製造プロセス等に起因して、基板裏面から静電気の影響を受け易い。これは、半導体素子の特性劣化につながることから、改善が望まれる。また、製造プロセスへの負荷を低減して、量産に適した素子構造を実現することが望まれる。   A semiconductor element such as the above-described thin film transistor is formed over a substrate, but is easily affected by static electricity from the back surface of the substrate due to the manufacturing process and the like. Since this leads to deterioration of the characteristics of the semiconductor element, improvement is desired. In addition, it is desirable to realize an element structure suitable for mass production by reducing the load on the manufacturing process.

半導体素子の特性劣化を抑制しつつ、量産に適した素子構造を実現することが可能な半導体装置用基板、半導体装置および半導体装置の製造方法を提供することが望ましい。   It is desirable to provide a semiconductor device substrate, a semiconductor device, and a semiconductor device manufacturing method capable of realizing an element structure suitable for mass production while suppressing characteristic deterioration of the semiconductor element.

本開示の一実施の形態の半導体装置用基板は、基板と、基板上に形成されると共に、酸化物半導体を含む電界遮蔽層と、電界遮蔽層への水素供給源である水素含有層とを含む積層膜とを備えたものである。   A substrate for a semiconductor device according to an embodiment of the present disclosure includes a substrate, an electric field shielding layer that is formed on the substrate and includes an oxide semiconductor, and a hydrogen-containing layer that is a hydrogen supply source to the electric field shielding layer. And a laminated film containing.

本開示の一実施の形態の半導体装置は、基板と、基板上に形成されると共に、酸化物半導体を含む電界遮蔽層と、電界遮蔽層への水素供給源である水素含有層とを含む積層膜と、積層膜の上に絶縁膜を介して形成された半導体素子とを備えたものである。   A semiconductor device according to an embodiment of the present disclosure includes a substrate, an electric field shielding layer that is formed on the substrate and includes an oxide semiconductor, and a hydrogen-containing layer that is a hydrogen supply source to the electric field shielding layer A film and a semiconductor element formed on the laminated film via an insulating film are provided.

本開示の一実施の形態の半導体装置の製造方法は、基板上に、酸化物半導体を含む電界遮蔽層と、電界遮蔽層への水素供給源である水素含有層とを含む積層膜を形成し、積層膜の上に絶縁膜を介して半導体素子を形成するものである。   According to an embodiment of the present disclosure, there is provided a method for manufacturing a semiconductor device, in which a stacked film including an electric field shielding layer including an oxide semiconductor and a hydrogen-containing layer that is a hydrogen supply source to the electric field shielding layer is formed on a substrate. A semiconductor element is formed on the laminated film via an insulating film.

本開示の一実施の形態の半導体装置用基板では、基板上に、酸化物半導体を含む電界遮蔽層を含む積層膜を有することにより、半導体素子を含む半導体装置に使用される場合に、半導体素子において、基板裏面からの静電気の影響が抑制される。積層膜が、この電界遮蔽層と、水素供給源としての水素含有層とを含むことで、製造プロセスにおいて、酸化物半導体の電気抵抗を制御し易くなる。   In a substrate for a semiconductor device according to an embodiment of the present disclosure, a semiconductor element having a stacked film including an electric field shielding layer including an oxide semiconductor on the substrate is used in a semiconductor device including a semiconductor element. In this case, the influence of static electricity from the back surface of the substrate is suppressed. When the stacked film includes the electric field shielding layer and the hydrogen-containing layer as a hydrogen supply source, the electrical resistance of the oxide semiconductor can be easily controlled in the manufacturing process.

本開示の一実施の形態の半導体装置では、基板上に、酸化物半導体を含む電界遮蔽層を含む積層膜を有し、この積層膜上に絶縁膜を介して半導体素子が形成されることにより、半導体素子において、基板裏面からの静電気の影響が抑制される。積層膜が、この電界遮蔽層と、水素供給源としての水素含有層とを含むことで、製造プロセスにおいて、酸化物半導体の電気抵抗を制御し易くなる。   In a semiconductor device according to an embodiment of the present disclosure, a semiconductor device is formed on a substrate including a stacked film including an electric field shielding layer including an oxide semiconductor with an insulating film interposed therebetween. In the semiconductor element, the influence of static electricity from the back surface of the substrate is suppressed. When the stacked film includes the electric field shielding layer and the hydrogen-containing layer as a hydrogen supply source, the electrical resistance of the oxide semiconductor can be easily controlled in the manufacturing process.

本開示の一実施の形態の半導体装置の製造方法では、基板上に、酸化物半導体を含む電界遮蔽層を含む積層膜が形成され、この積層膜上に絶縁膜を介して半導体素子が形成されることにより、半導体素子において、基板裏面からの静電気の影響が抑制される。積層膜が、この電界遮蔽層と、水素供給源としての水素含有層とを含んで形成されることで、製造プロセスにおいて酸化物半導体の電気抵抗を制御し易くなる。   In the method for manufacturing a semiconductor device according to an embodiment of the present disclosure, a stacked film including an electric field shielding layer including an oxide semiconductor is formed on a substrate, and a semiconductor element is formed over the stacked film via an insulating film. Thus, in the semiconductor element, the influence of static electricity from the back surface of the substrate is suppressed. By forming the stacked film including the electric field shielding layer and the hydrogen-containing layer as a hydrogen supply source, the electrical resistance of the oxide semiconductor can be easily controlled in the manufacturing process.

本開示の一実施の形態の半導体装置用基板、半導体装置および半導体装置の製造方法によれば、基板上に、酸化物半導体を含む電界遮蔽層と水素供給源としての水素含有層とを含む積層膜が形成される。この積層膜上に絶縁膜を介して半導体素子が形成されることで、半導体素子において、基板裏面からの静電気の影響を抑制し、特性劣化を抑制することができる。また、製造プロセスでは、酸化物半導体の電気抵抗を制御し易くなる。このため、酸化物半導体では、例えば、異常放電の生じ得る薄膜プロセスが終了するまでの間は高抵抗な状態を保持し、そのような薄膜プロセスの後に低抵抗化して電界遮蔽層として機能させることができる。よって、半導体素子の特性劣化を抑制しつつ、量産に適した素子構造を実現することが可能となる。   According to a semiconductor device substrate, a semiconductor device, and a method of manufacturing a semiconductor device according to an embodiment of the present disclosure, a stack including an electric field shielding layer including an oxide semiconductor and a hydrogen-containing layer as a hydrogen supply source on the substrate. A film is formed. By forming the semiconductor element on the laminated film via the insulating film, the semiconductor element can suppress the influence of static electricity from the back surface of the substrate and suppress characteristic deterioration. In the manufacturing process, the electrical resistance of the oxide semiconductor can be easily controlled. For this reason, in an oxide semiconductor, for example, a high resistance state is maintained until a thin film process that may cause abnormal discharge is completed, and the resistance is lowered after such a thin film process to function as an electric field shielding layer. Can do. Therefore, it is possible to realize an element structure suitable for mass production while suppressing deterioration of characteristics of the semiconductor element.

尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。   The above content is an example of the present disclosure. The effects of the present disclosure are not limited to those described above, and may be other different effects or may include other effects.

本開示の一実施の形態に係る表示装置の概略構成を表す断面図である。It is sectional drawing showing schematic structure of the display apparatus which concerns on one embodiment of this indication. 図1に示した表示装置の製造方法の一工程を表す断面模式図である。It is a cross-sectional schematic diagram showing 1 process of the manufacturing method of the display apparatus shown in FIG. 高抵抗膜形成時における酸素分圧と電気抵抗率との関係を表す特性図である。It is a characteristic view showing the relationship between the oxygen partial pressure at the time of high resistance film formation and an electrical resistivity. 図2に続く工程を表す断面模式図である。FIG. 3 is a schematic cross-sectional view illustrating a process following FIG. 2. 図4に続く工程を表す断面模式図である。FIG. 5 is a schematic cross-sectional view illustrating a process following FIG. 4. 図5に続く工程を表す断面模式図である。FIG. 6 is a schematic cross-sectional view illustrating a process following FIG. 5. 図6Aに続く工程を表す断面模式図である。It is a cross-sectional schematic diagram showing the process following FIG. 6A. 図6Bに続く工程を表す断面模式図である。It is a cross-sectional schematic diagram showing the process of following FIG. 6B. 基板裏面に貼る金属薄膜を説明するための模式図である。It is a schematic diagram for demonstrating the metal thin film affixed on a board | substrate back surface. 基板裏面に貼る金属薄膜を説明するための模式図である。It is a schematic diagram for demonstrating the metal thin film affixed on a board | substrate back surface. 比較例1に係る半導体装置の構成および作用を表す断面模式図である。10 is a schematic cross-sectional view illustrating a configuration and an operation of a semiconductor device according to Comparative Example 1. FIG. 図1に示した半導体装置の構成および作用を表す断面模式図である。FIG. 2 is a schematic cross-sectional view illustrating the configuration and operation of the semiconductor device illustrated in FIG. 1. 比較例2に係る半導体装置の薄膜プロセスを説明するための模式図である。6 is a schematic diagram for explaining a thin film process of a semiconductor device according to Comparative Example 2. FIG. 図1に示した半導体装置の薄膜プロセスを説明するための模式図である。It is a schematic diagram for demonstrating the thin film process of the semiconductor device shown in FIG. 変形例1に係る半導体装置の製造方法の一工程を説明するための断面模式図である。11 is a schematic cross-sectional view for explaining one step of the method for manufacturing a semiconductor device according to Modification 1. FIG. 変形例2に係る半導体装置用基板の構成を表す断面模式図である。10 is a schematic cross-sectional view illustrating a configuration of a semiconductor device substrate according to Modification 2. FIG. 図14に示した半導体装置用基板を用いた薄膜プロセスの一例を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating an example of the thin film process using the board | substrate for semiconductor devices shown in FIG. 変形例3−1に係る半導体装置用基板の要部構成を表す断面模式図である。FIG. 12 is a schematic cross-sectional view illustrating a configuration of a main part of a semiconductor device substrate according to Modification 3-1. 変形例3−2に係る半導体装置用基板の要部構成を表す断面模式図である。It is a cross-sectional schematic diagram showing the principal part structure of the board | substrate for semiconductor devices which concerns on modification 3-2. 図1に示した表示装置の機能構成を表すブロック図である。FIG. 2 is a block diagram illustrating a functional configuration of the display device illustrated in FIG. 1. 撮像装置の機能構成を表すブロック図である。It is a block diagram showing the functional structure of an imaging device. 他の半導体装置の構成を表す断面模式図である。It is a cross-sectional schematic diagram showing the structure of another semiconductor device.

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.実施の形態(基板上に電界遮蔽層と水素含有層とを含む積層膜が形成された半導体装置用基板、およびこの半導体装置用基板を備えた半導体装置、表示装置の例)
2.変形例1(薄膜トランジスタの形成過程または形成後の熱処理において酸化物半導体を低抵抗化する例)
3.変形例2(積層膜と無機絶縁膜との間に有機絶縁膜を形成した例)
4.変形例3−1,3−2(積層膜の他の例)
5.撮像装置の例
Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiments (Example of Semiconductor Device Substrate in Which Laminated Film Containing Electric Field Shielding Layer and Hydrogen-Containing Layer is Formed on Substrate, and Semiconductor Device and Display Device Having This Semiconductor Device Substrate)
2. Modification Example 1 (Example in which the resistance of an oxide semiconductor is reduced in a thin film transistor formation process or a heat treatment after formation)
3. Modification 2 (example in which an organic insulating film is formed between a laminated film and an inorganic insulating film)
4). Modified examples 3-1 and 3-2 (other examples of laminated films)
5. Examples of imaging devices

<実施の形態>
[構成]
図1は、本開示の一実施の形態に係る表示装置(表示装置1)の断面構成を模式的に表したものである。表示装置1は、例えば有機電界発光(EL:Electro-Luminescence)装置であり、半導体装置10上に表示素子層20と対向基板30とを備えたものである。半導体装置10は、基板11上に、例えば水素含有層12および電界遮蔽層13を含む積層膜40と、絶縁膜14と、TFT層15とをこの順に有している。基板11および積層膜40が、または基板11、積層膜40および絶縁膜14(半導体装置用基板10A)が、本開示の「半導体装置用基板」の一具体例に相当する。
<Embodiment>
[Constitution]
FIG. 1 schematically illustrates a cross-sectional configuration of a display device (display device 1) according to an embodiment of the present disclosure. The display device 1 is an organic electroluminescence (EL) device, for example, and includes a display element layer 20 and a counter substrate 30 on a semiconductor device 10. The semiconductor device 10 has a laminated film 40 including, for example, a hydrogen-containing layer 12 and an electric field shielding layer 13, an insulating film 14, and a TFT layer 15 in this order on a substrate 11. The substrate 11 and the laminated film 40, or the substrate 11, the laminated film 40, and the insulating film 14 (semiconductor device substrate 10A) correspond to a specific example of “a semiconductor device substrate” of the present disclosure.

基板11は、例えば可撓性基板(可撓性を有する基板)である。この基板11の構成材料としては、例えばPI(ポリイミド),PET(ポリエチレンテレフタレート),PC(ポリカーボネート)またはPEN(ポリエチレンナフタレート)などの樹脂材料が挙げられる。この他にも、例えばポリアミド、SOG(スピンオングラス:spin-on-glass)、ポリエーテルサルフォン(PES)等が挙げられる。また、樹脂材料に限らず、ステンレス鋼(SUS)などの金属薄膜に絶縁材料を成膜したものが用いられてもよい。あるいは、基板11は、例えばガラスなどのリジッドな材料から構成されていても構わない。基板11が樹脂材料等の可撓性基板から構成される場合には、基板11の裏面に、金属薄膜(後述の金属薄膜50)が貼り合わせられていてもよい。   The substrate 11 is, for example, a flexible substrate (a flexible substrate). Examples of the constituent material of the substrate 11 include resin materials such as PI (polyimide), PET (polyethylene terephthalate), PC (polycarbonate), and PEN (polyethylene naphthalate). Other examples include polyamide, SOG (spin-on-glass), polyethersulfone (PES), and the like. Moreover, not only a resin material but what formed the insulating material into the metal thin film, such as stainless steel (SUS), may be used. Or the board | substrate 11 may be comprised from rigid materials, such as glass, for example. When the substrate 11 is made of a flexible substrate such as a resin material, a metal thin film (a metal thin film 50 described later) may be bonded to the back surface of the substrate 11.

積層膜40は、例えば基板11の側から順に、水素含有層12と電界遮蔽層13とを含んで構成されている。これらの水素含有層12と電界遮蔽層13とは接して形成されることが望ましい。後述する製造プロセスにおいて、水素含有層12から酸化物半導体(高抵抗膜13a)に水素が供給(拡散)されることにより、高抵抗膜13aが低抵抗化されて電界遮蔽層13が形成されるためである。尚、これらの水素含有層12と電界遮蔽層13とは接していることが望ましいが、これらの水素含有層12と電界遮蔽層13との間に他の層が介在していても構わない。但し、他の層が介在する場合には、水素含有層12から電界遮蔽層13への水素拡散を妨げず、かつ導電性を持たない層であることが望ましい。   The laminated film 40 includes, for example, the hydrogen-containing layer 12 and the electric field shielding layer 13 in order from the substrate 11 side. The hydrogen-containing layer 12 and the electric field shielding layer 13 are desirably formed in contact with each other. In the manufacturing process described later, hydrogen is supplied (diffused) from the hydrogen-containing layer 12 to the oxide semiconductor (high resistance film 13a), whereby the resistance of the high resistance film 13a is reduced and the electric field shielding layer 13 is formed. Because. The hydrogen-containing layer 12 and the electric field shielding layer 13 are preferably in contact with each other, but other layers may be interposed between the hydrogen-containing layer 12 and the electric field shielding layer 13. However, when other layers are present, it is desirable that the layer does not hinder hydrogen diffusion from the hydrogen-containing layer 12 to the electric field shielding layer 13 and does not have conductivity.

水素含有層12は、電界遮蔽層13(詳細には、後述の酸化物半導体よりなる高抵抗膜13a)の水素供給源として機能するものである。この水素含有層12は、例えば窒化物またはアモルファスシリコン(a−Si)を含んで構成されている。窒化物の一例としては、SiN等のシリコン窒化物、SiON等のシリコン酸窒化物等が挙げられる。水素含有層12の厚みは特に限定されないが、例えば30nm以上1000nm以下とすることができる。   The hydrogen-containing layer 12 functions as a hydrogen supply source for the electric field shielding layer 13 (specifically, a high-resistance film 13a made of an oxide semiconductor described later). The hydrogen-containing layer 12 is configured to contain, for example, nitride or amorphous silicon (a-Si). Examples of the nitride include silicon nitride such as SiN, silicon oxynitride such as SiON, and the like. Although the thickness of the hydrogen containing layer 12 is not specifically limited, For example, it is 30 nm or more and 1000 nm or less.

電界遮蔽層13は、酸化物半導体を含んで構成されている。酸化物半導体は、例えば、インジウム(In),ガリウム(Ga),亜鉛(Zn),スズ(Sn),チタン(Ti)およびニオブ(Nb)等のうちの少なくとも1種の元素の酸化物を主成分として含むものである。このような酸化物半導体の一例としては、例えば酸化インジウム錫亜鉛(ITZO),酸化インジウムガリウム亜鉛(IGZO: InGaZnO),酸化亜鉛(ZnO),酸化インジウム亜鉛(IZO),酸化インジウムガリウム(IGO),酸化インジウム錫(ITO)および酸化インジウム(InO)等が挙げられる。   The electric field shielding layer 13 includes an oxide semiconductor. The oxide semiconductor mainly includes an oxide of at least one element selected from, for example, indium (In), gallium (Ga), zinc (Zn), tin (Sn), titanium (Ti), and niobium (Nb). It is included as a component. As an example of such an oxide semiconductor, for example, indium tin zinc oxide (ITZO), indium gallium zinc oxide (IGZO: InGaZnO), zinc oxide (ZnO), indium zinc oxide (IZO), indium gallium oxide (IGO), Examples thereof include indium tin oxide (ITO) and indium oxide (InO).

この電界遮蔽層13の電気抵抗率は、例えば1[Ω・cm(オームセンチメートル)]以下であり、望ましくは0.001[Ω・cm]以下である。但し、この範囲に限定される訳ではなく、電界遮蔽層13は、基板11の裏面からの静電気の影響を抑制し得る程度の導電性を有していればよい。この電界遮蔽層13を構成する酸化物半導体の電気抵抗は、後述する製造プロセスにおいて制御することができる。電界遮蔽層13は、例えば固定電位に保持されている(電界遮蔽層13には固定電位が供給されている)。   The electric resistivity of the electric field shielding layer 13 is, for example, 1 [Ω · cm (ohm centimeter)] or less, and preferably 0.001 [Ω · cm] or less. However, it is not necessarily limited to this range, and the electric field shielding layer 13 only needs to have conductivity that can suppress the influence of static electricity from the back surface of the substrate 11. The electrical resistance of the oxide semiconductor that constitutes the electric field shielding layer 13 can be controlled in a manufacturing process described later. The electric field shielding layer 13 is held at, for example, a fixed potential (a fixed potential is supplied to the electric field shielding layer 13).

電界遮蔽層13は、基板11の選択的な領域にのみ形成されていてもよい(パターニングされていてもよい)が、例えば基板11の全域にわたって形成されていることが望ましい。十分な遮蔽効果を期待できると共に、水分バリアとして機能させることができるためである。また、パターニングする場合に比べ、フォトリソグラフィによる加工の工程を削減でき、製造プロセスを簡易化することができる。この電界遮蔽層13の厚みは、特に限定されないが、例えば10nm以上とすることができる。静電気による影響を抑制するのに十分な導電性を確保し易いためである。   The electric field shielding layer 13 may be formed only in a selective region of the substrate 11 (may be patterned), but is preferably formed over the entire region of the substrate 11, for example. This is because a sufficient shielding effect can be expected and it can function as a moisture barrier. Further, as compared with the case of patterning, the number of processing steps by photolithography can be reduced, and the manufacturing process can be simplified. Although the thickness of this electric field shielding layer 13 is not specifically limited, For example, it can be 10 nm or more. This is because it is easy to ensure sufficient conductivity to suppress the influence of static electricity.

絶縁膜14は、例えば無機絶縁膜を含んで構成されている。無機絶縁膜としては、例えばシリコン酸化物(SiOx),シリコン窒化物,シリコン酸窒化物およびリン(P)がドープされたSiO,酸化アルミニウム(Al23)のうちの少なくとも1種を含む単層膜または積層膜である。 The insulating film 14 includes, for example, an inorganic insulating film. Examples of the inorganic insulating film include at least one selected from silicon oxide (SiO x ), silicon nitride, silicon oxynitride, SiO doped with phosphorus (P), and aluminum oxide (Al 2 O 3 ). It is a single layer film or a laminated film.

TFT層15は、薄膜トランジスタ(TFT15a)等の半導体素子を含む層である。TFT15aは、例えば、トップゲート型の薄膜トランジスタであり、絶縁膜14上の選択的な領域に半導体層151aを有している。この半導体層151a上に、ゲート絶縁膜152を介してゲート電極153aが形成されている。これらの半導体層151a、ゲート絶縁膜152およびゲート電極153aを覆うように、層間絶縁膜154が設けられている。層間絶縁膜154には、半導体層151aの一部に対向して、コンタクトホールH1が設けられている。層間絶縁膜154上には、そのコンタクトホールH1を埋め込むように、ソース・ドレイン電極155aが形成され、これらの層間絶縁膜154およびソース・ドレイン電極155aを覆って、平坦化膜156が形成されている。尚、このTFT15aが、本開示の「半導体素子」の一具体例に相当する。   The TFT layer 15 is a layer including a semiconductor element such as a thin film transistor (TFT 15a). The TFT 15 a is, for example, a top-gate thin film transistor, and has a semiconductor layer 151 a in a selective region on the insulating film 14. A gate electrode 153a is formed on the semiconductor layer 151a with a gate insulating film 152 interposed therebetween. An interlayer insulating film 154 is provided so as to cover the semiconductor layer 151a, the gate insulating film 152, and the gate electrode 153a. A contact hole H1 is provided in the interlayer insulating film 154 so as to face a part of the semiconductor layer 151a. On the interlayer insulating film 154, a source / drain electrode 155a is formed so as to fill the contact hole H1, and a planarizing film 156 is formed covering the interlayer insulating film 154 and the source / drain electrode 155a. Yes. The TFT 15a corresponds to a specific example of “semiconductor element” of the present disclosure.

半導体層151aは、絶縁膜14上にパターン形成されている。この半導体層151aは、ゲート電極153aと対向する領域にチャネル領域(活性層)を含んでいる。半導体層151aは、例えば、インジウム(In),ガリウム(Ga),亜鉛(Zn),スズ(Sn),チタン(Ti)およびニオブ(Nb)等のうちの少なくとも1種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、酸化インジウム錫亜鉛(ITZO),酸化インジウムガリウム亜鉛(IGZO: InGaZnO),酸化亜鉛(ZnO),酸化インジウム亜鉛(IZO),酸化インジウムガリウム(IGO),酸化インジウム錫(ITO)および酸化インジウム(InO)等が挙げられる。あるいは、半導体層151aは、低温多結晶シリコン(LTPS)またはアモルファスシリコン(a−Si)等から構成されていても構わない。   The semiconductor layer 151 a is patterned on the insulating film 14. The semiconductor layer 151a includes a channel region (active layer) in a region facing the gate electrode 153a. The semiconductor layer 151a is mainly made of an oxide of at least one element selected from, for example, indium (In), gallium (Ga), zinc (Zn), tin (Sn), titanium (Ti), and niobium (Nb). An oxide semiconductor is included as a component. Specifically, indium tin zinc oxide (ITZO), indium gallium zinc oxide (IGZO: InGaZnO), zinc oxide (ZnO), indium zinc oxide (IZO), indium gallium oxide (IGO), indium tin oxide (ITO) and Examples thereof include indium oxide (InO). Alternatively, the semiconductor layer 151a may be composed of low-temperature polycrystalline silicon (LTPS), amorphous silicon (a-Si), or the like.

ゲート絶縁膜152は、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物および酸化アルミニウム(AlOx)等のうちの1種よりなる単層膜、またはそれらのうちの2種以上よりなる積層膜から構成されている。 The gate insulating film 152 is, for example, a single layer film made of one of silicon oxide, silicon nitride, silicon oxynitride, and aluminum oxide (AlO x ), or a laminated film made of two or more of them. It is composed of

ゲート電極153aは、印加されるゲート電圧(Vg)によって半導体層151a中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極153aの構成材料は、例えば、チタン(Ti),タングステン(W),タンタル(Ta),アルミニウム(Al),モリブデン(Mo),銀(Ag),ネオジウム(Nd)および銅(Cu)のうちの1種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも1種を含む化合物および2種以上を含む積層膜であってもよい。また、例えばITO等の透明導電膜が用いられても構わない。   The gate electrode 153a controls the carrier density in the semiconductor layer 151a by the applied gate voltage (Vg) and has a function as a wiring for supplying a potential. The constituent material of the gate electrode 153a is, for example, titanium (Ti), tungsten (W), tantalum (Ta), aluminum (Al), molybdenum (Mo), silver (Ag), neodymium (Nd), and copper (Cu). The simple substance and alloy containing 1 type of these are mentioned. Alternatively, it may be a compound film containing at least one of them and a laminated film containing two or more kinds. For example, a transparent conductive film such as ITO may be used.

層間絶縁膜154は、例えば、アクリル系樹脂、ポリイミド(PI)、ノボラック系樹脂等の有機材料により構成されている。あるいは、層間絶縁膜154には、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物および酸化アルミニウム等の無機材料が用いられてもよい。   The interlayer insulating film 154 is made of, for example, an organic material such as acrylic resin, polyimide (PI), or novolac resin. Alternatively, the interlayer insulating film 154 may be made of an inorganic material such as silicon oxide, silicon nitride, silicon oxynitride, and aluminum oxide.

ソース・ドレイン電極155aは、TFT15aのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極153aの構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極155aとしては、電気伝導性の良い材料が選択されることが望ましい。   The source / drain electrode 155a functions as the source or drain of the TFT 15a, and includes, for example, the same metal or transparent conductive film as listed as the constituent material of the gate electrode 153a. As the source / drain electrode 155a, it is desirable to select a material having good electrical conductivity.

平坦化膜156は、例えば、アクリル系樹脂、ポリイミド(PI)、ノボラック系樹脂等の有機材料により構成されている。   The planarization film 156 is made of, for example, an organic material such as acrylic resin, polyimide (PI), or novolac resin.

TFT層15には、上記のTFT15aの他にも、例えば容量素子15bが形成されている。容量素子15bは、半導体装置用基板10A上に、例えば、下部電極層151bと、ゲート絶縁膜152と、上部電極層153bとをこの順に有している。下部電極層151bは、例えばTFT15aの半導体層151aと同層に、かつ同一の酸化物半導体を含んで形成されている。この下部電極層151bは、例えばソース・ドレイン電極155bに電気的に接続されている。上部電極層153bは、例えばTFT15aのゲート電極153aと同層に、かつ同一の導電材料を含んで形成されている。   In addition to the TFT 15a, for example, a capacitive element 15b is formed in the TFT layer 15. The capacitive element 15b has, for example, a lower electrode layer 151b, a gate insulating film 152, and an upper electrode layer 153b in this order on the semiconductor device substrate 10A. The lower electrode layer 151b is formed, for example, in the same layer as the semiconductor layer 151a of the TFT 15a and including the same oxide semiconductor. The lower electrode layer 151b is electrically connected to, for example, the source / drain electrode 155b. The upper electrode layer 153b is formed, for example, in the same layer as the gate electrode 153a of the TFT 15a and including the same conductive material.

表示素子層20は、複数の画素を含むと共に、TFT15aを含む半導体装置10をバックプレーンとして表示駆動(発光駆動)される表示素子(発光素子)を含んでいる。この例では、表示素子として、例えば有機EL素子21を含んでいる。有機EL素子21は、TFT層15側から順に、例えばアノード電極210、有機電界発光層212およびカソード電極213を有する。画素間の領域には、絶縁膜211が形成されており、アノード電極210および有機電界発光層212が画素毎に電気的に分離されている。アノード電極210は、図示しないコンタクトホールを通じて、例えばTFT15aのソース・ドレイン電極155aに接続されている。この有機EL素子21上には、封止層22が形成されている。この封止層22の上に対向基板30が貼り合わせられている。   The display element layer 20 includes a plurality of pixels, and also includes a display element (light emitting element) that is driven for display (light emission driving) using the semiconductor device 10 including the TFT 15a as a backplane. In this example, for example, an organic EL element 21 is included as a display element. The organic EL element 21 includes, for example, an anode electrode 210, an organic electroluminescent layer 212, and a cathode electrode 213 in order from the TFT layer 15 side. An insulating film 211 is formed in a region between the pixels, and the anode electrode 210 and the organic electroluminescent layer 212 are electrically separated for each pixel. The anode electrode 210 is connected to, for example, a source / drain electrode 155a of the TFT 15a through a contact hole (not shown). A sealing layer 22 is formed on the organic EL element 21. A counter substrate 30 is bonded onto the sealing layer 22.

対向基板30は、基板11と同様の可撓性を有する材料のうち、光透過性を有する材料から構成されている。この対向基板30には、必要に応じて、カラーフィルタやブラックマトリクス等が形成されていてもよい。   The counter substrate 30 is made of a light transmissive material among the flexible materials similar to the substrate 11. A color filter, a black matrix, or the like may be formed on the counter substrate 30 as necessary.

[製造方法]
上記のような表示装置1は、例えば次のようにして製造することができる。図2〜図7は、表示装置1の製造プロセスを工程順に表したものである。
[Production method]
The display device 1 as described above can be manufactured, for example, as follows. 2 to 7 show the manufacturing process of the display device 1 in the order of steps.

まず、図2に示したように、例えば可撓性基板よりなる基板11の裏面に、ガラスなどよりなる支持基板300を貼り合わせた後、基板11上に、上述した材料(例えばSiN)を含む水素含有層12を形成する。形成手法としては、例えばプラズマCVD(Plasma-enhanced Chemical Vapor Deposition;PECVD)等のCVD法が挙げられる。続いて、この水素含有層12の上に、上述した酸化物半導体を含む高抵抗膜13aを、例えばスパッタ法により形成する。   First, as shown in FIG. 2, a support substrate 300 made of glass or the like is bonded to the back surface of a substrate 11 made of, for example, a flexible substrate, and then the above-described material (for example, SiN) is included on the substrate 11. A hydrogen-containing layer 12 is formed. Examples of the forming method include a CVD method such as plasma CVD (plasma-enhanced chemical vapor deposition; PECVD). Subsequently, the high resistance film 13a including the above-described oxide semiconductor is formed on the hydrogen-containing layer 12 by, for example, a sputtering method.

高抵抗膜13aの電気抵抗率は、例えば0.01[Ω・cm]以上、望ましくは1[Ω・cm]以上である。酸化物半導体の成膜時の諸条件を制御することにより、高抵抗膜13aを形成することができる。具体的には、酸素(O2)分圧を制御することで、高抵抗膜13aの抵抗値を制御することができる。図3に一例を示す。このように、例えばスパッタ圧力0.5paのとき、酸素分圧1%以上であれば、1Ω・cm以上の高抵抗膜を形成することができる。一方、酸素分圧が0.5%以下となると、0.001Ω・cm以下の低抵抗膜が形成される。但し、これはあくまで一例であり、成膜装置の出力(パワー)等の諸条件に応じて、成膜される高抵抗膜13aの電気抵抗率は変化する。 The electrical resistivity of the high resistance film 13a is, for example, 0.01 [Ω · cm] or more, preferably 1 [Ω · cm] or more. The high resistance film 13a can be formed by controlling various conditions during the formation of the oxide semiconductor. Specifically, the resistance value of the high resistance film 13a can be controlled by controlling the oxygen (O 2 ) partial pressure. An example is shown in FIG. Thus, for example, when the sputtering pressure is 0.5 pa and the oxygen partial pressure is 1% or more, a high resistance film of 1 Ω · cm or more can be formed. On the other hand, when the oxygen partial pressure is 0.5% or less, a low resistance film of 0.001 Ω · cm or less is formed. However, this is only an example, and the electrical resistivity of the high-resistance film 13a to be formed varies depending on various conditions such as output (power) of the film forming apparatus.

この後、図4に示したように、絶縁膜14を、例えばプラズマCVD等のCVD法により形成する。   Thereafter, as shown in FIG. 4, the insulating film 14 is formed by a CVD method such as plasma CVD.

続いて、図5に示したように、高抵抗膜13aを低抵抗化する。具体的には、熱処理を施すことにより、水素含有層12に含まれる水素が高抵抗膜13aに供給(拡散)されることで、高抵抗膜13aが低抵抗化される。一例としては、窒素雰囲気中で300℃の熱処理(窒素アニール)を1時間行うことにより、例えば12.25Ω・cmの高抵抗膜13aを、0.87Ω・cmまで低抵抗化することができる。また、同様の窒素アニールにより、例えば1.68Ω・cmの高抵抗膜13aを0.1Ω・cmまで低抵抗化することができる。これにより、電界遮蔽層13が形成される。   Subsequently, as shown in FIG. 5, the resistance of the high resistance film 13a is reduced. Specifically, by performing heat treatment, hydrogen contained in the hydrogen-containing layer 12 is supplied (diffused) to the high-resistance film 13a, so that the resistance of the high-resistance film 13a is reduced. As an example, by performing heat treatment (nitrogen annealing) at 300 ° C. for 1 hour in a nitrogen atmosphere, the resistance of the high resistance film 13a of 12.25 Ω · cm, for example, can be reduced to 0.87 Ω · cm. Further, the same nitrogen annealing can reduce the resistance of the high resistance film 13a of 1.68 Ω · cm to 0.1 Ω · cm, for example. Thereby, the electric field shielding layer 13 is formed.

次に、図6Aに示したように、TFT層15を、公知の薄膜プロセスを用いて形成する。一例としては、図1に示したTFT15aおよび容量素子15bを形成する。   Next, as shown in FIG. 6A, the TFT layer 15 is formed using a known thin film process. As an example, the TFT 15a and the capacitor 15b shown in FIG. 1 are formed.

続いて、図6Bに示したように、表示素子層20を形成する。一例としては、図1に示した有機EL素子21を形成する。この後、表示素子層20上に、対向基板30を貼り合わせる。   Subsequently, as shown in FIG. 6B, the display element layer 20 is formed. As an example, the organic EL element 21 shown in FIG. 1 is formed. Thereafter, the counter substrate 30 is bonded onto the display element layer 20.

次に、図7に示したように、支持基板300を剥離する。具体的には、ローラー等を用いて支持基板300から基板11を引き剥がす。尚、この際、詳細は後述するが、基板11と支持基板300との間には静電気X1が発生する。   Next, as shown in FIG. 7, the support substrate 300 is peeled off. Specifically, the substrate 11 is peeled off from the support substrate 300 using a roller or the like. At this time, although details will be described later, static electricity X1 is generated between the substrate 11 and the support substrate 300.

尚、基板11が可撓性基板である場合には、支持基板300を剥離した後、基板11の裏面に、金属薄膜50を貼り合わせる。ここで、金属薄膜50を用意する際には、まず図8Aに示したように、金属薄膜50の表面に接着された保護フィルム51を剥がす。この結果、金属薄膜50は、図8Bに模式的に示したように、例えば保護フィルム51を引き剥がした方向に応じた方向に沿って帯電する(静電気X2を生じる)。この金属薄膜50を、基板11の裏面に、例えばローラーを用いて圧着させる。尚、金属薄膜50は、基板11(可撓性基板)の保護および補強等を目的として基板11の裏面側に貼り合わせられるものである。基板11が金属膜を用いて構成される場合やガラスなどから構成される場合には、この金属薄膜50は設けられなくともよい。   When the substrate 11 is a flexible substrate, the metal thin film 50 is bonded to the back surface of the substrate 11 after the support substrate 300 is peeled off. Here, when preparing the metal thin film 50, first, as shown in FIG. 8A, the protective film 51 adhered to the surface of the metal thin film 50 is peeled off. As a result, as schematically shown in FIG. 8B, the metal thin film 50 is charged, for example, along the direction corresponding to the direction in which the protective film 51 is peeled off (electrostatic X2 is generated). The metal thin film 50 is bonded to the back surface of the substrate 11 using, for example, a roller. The metal thin film 50 is bonded to the back side of the substrate 11 for the purpose of protecting and reinforcing the substrate 11 (flexible substrate). In the case where the substrate 11 is configured using a metal film or glass or the like, the metal thin film 50 may not be provided.

以上により、図1に示した表示装置1を完成する。   Thus, the display device 1 shown in FIG. 1 is completed.

[作用および効果]
本実施の形態の表示装置1では、外部から入力される映像信号に基づいて、TFT15aを用いたアクティブマトリクス駆動により、表示素子層20において各画素の有機EL素子21が発光駆動される。これにより映像表示がなされる。
[Action and effect]
In the display device 1 of the present embodiment, the organic EL element 21 of each pixel is driven to emit light in the display element layer 20 by active matrix driving using the TFT 15a based on a video signal input from the outside. As a result, video display is performed.

ここで、図9に、本実施の形態の比較例1に係る半導体装置100の構成について示す。半導体装置100は、本実施の形態の半導体装置10と同様、例えば可撓性基板から構成される基板101の上に、絶縁膜102を介してトップゲート型のTFT15aと容量素子15bとが形成されたものである。TFT15aは、本実施の形態の半導体装置10と同様、絶縁膜102上の選択的な領域に半導体層151aを有している。   Here, FIG. 9 shows the configuration of the semiconductor device 100 according to Comparative Example 1 of the present embodiment. Similar to the semiconductor device 10 of the present embodiment, the semiconductor device 100 includes a top gate type TFT 15a and a capacitor element 15b formed on a substrate 101 made of a flexible substrate with an insulating film 102 interposed therebetween. It is a thing. The TFT 15a has a semiconductor layer 151a in a selective region on the insulating film 102, as in the semiconductor device 10 of the present embodiment.

比較例1の半導体装置100では、例えば製造プロセスにおいて支持基板を剥離する際等に、基板101の裏面に静電気Xが発生する。特にトップゲート型のTFT15aでは、半導体層151aがこの静電気Xの影響を受け易く、TFT15aの特性が劣化し易い。また、表示面全体において各画素のTFT15aの特性にばらつきが生じる。   In the semiconductor device 100 of Comparative Example 1, static electricity X is generated on the back surface of the substrate 101, for example, when the support substrate is peeled off during the manufacturing process. In particular, in the top gate type TFT 15a, the semiconductor layer 151a is easily affected by the static electricity X, and the characteristics of the TFT 15a are easily deteriorated. In addition, the characteristics of the TFT 15a of each pixel vary over the entire display surface.

これに対し、本実施の形態の半導体装置10では、基板11上に、酸化物半導体を含む電界遮蔽層13と水素供給源としての水素含有層12とを含む積層膜40が形成されている。この積層膜40の上に絶縁膜14を介してTFT15aが設けられる(基板11とTFT層15との間に電界遮蔽層13が設けられる)。図10に模式的に示したように、電界遮蔽層13により、TFT15a(半導体層151a)では、基板11裏面からの静電気Xの影響が抑制される。   On the other hand, in the semiconductor device 10 of the present embodiment, the stacked film 40 including the electric field shielding layer 13 including an oxide semiconductor and the hydrogen-containing layer 12 as a hydrogen supply source is formed on the substrate 11. A TFT 15a is provided on the laminated film 40 via an insulating film 14 (an electric field shielding layer 13 is provided between the substrate 11 and the TFT layer 15). As schematically illustrated in FIG. 10, the electric field shielding layer 13 suppresses the influence of static electricity X from the back surface of the substrate 11 in the TFT 15 a (semiconductor layer 151 a).

例えば、製造プロセスでは、上述したように支持基板300を引き剥がす際に静電気X1を生じ(図7)、また金属薄膜50を貼り合わせる際には、静電気X2を生じる(図8B)。本実施の形態では、電界遮蔽層13の介在により、この静電気X(X1,X2)による電荷が半導体層511aへ到達することが抑制される。これにより、TFT15aの特性劣化を抑制することができる。   For example, in the manufacturing process, as described above, static electricity X1 is generated when the support substrate 300 is peeled off (FIG. 7), and static electricity X2 is generated when the metal thin film 50 is bonded (FIG. 8B). In the present embodiment, the electric field shielding layer 13 prevents the electric charges due to the static electricity X (X1, X2) from reaching the semiconductor layer 511a. Thereby, characteristic deterioration of the TFT 15a can be suppressed.

また、積層膜40が、この電界遮蔽層13と、水素供給源としての水素含有層12とを含んで形成されることで、製造プロセスにおいて電界遮蔽層13を構成する酸化物半導体の電気抵抗を制御し易くなる。   In addition, since the laminated film 40 includes the electric field shielding layer 13 and the hydrogen-containing layer 12 as a hydrogen supply source, the electric resistance of the oxide semiconductor constituting the electric field shielding layer 13 in the manufacturing process can be reduced. It becomes easy to control.

例えば、電界遮蔽層13を構成する酸化物半導体を、異常放電の生じ得る薄膜プロセス(例えば、プラズマを用いる、CVDプロセスおよびスパッタプロセス等)が終了するまでの間は高抵抗な状態に保持することができる。   For example, the oxide semiconductor constituting the electric field shielding layer 13 is kept in a high resistance state until a thin film process (for example, using a plasma, a CVD process, a sputtering process, or the like) that can cause an abnormal discharge is completed. Can do.

ここで、図11に、比較例2に係る半導体装置の薄膜プロセス(CVDプロセス)について模式的に示す。このように、CVDプロセスでは、例えば成膜装置400内において、原料ガスのプラズマ401を発生させて成膜が行われる。このため、例えば基板11上に電界遮蔽層としての導電膜103を形成した後、続けて成膜装置400内で絶縁膜等の成膜を行うと、プラズマ401と導電膜103との間で異常放電X3を生じ得る。これは、基板11を破損させる、あるいは成膜装置400にダメージを与える要因となり、量産に不向きである。   Here, FIG. 11 schematically shows a thin film process (CVD process) of the semiconductor device according to Comparative Example 2. As described above, in the CVD process, for example, the film 401 is formed by generating the plasma 401 of the source gas in the film forming apparatus 400. For this reason, for example, when a conductive film 103 as an electric field shielding layer is formed on the substrate 11 and then an insulating film or the like is formed in the film forming apparatus 400, an abnormal state is generated between the plasma 401 and the conductive film 103. Discharge X3 can occur. This causes damage to the substrate 11 or damages the film forming apparatus 400, and is not suitable for mass production.

これに対し、本実施の形態では、電界遮蔽層13を構成する酸化物半導体は、まず、水素含有層12の上に高抵抗膜13aとして形成され(図2)、この後、例えば絶縁膜14が上記のようなCVDプロセスを用いて形成される(図4)。即ち、絶縁膜14のCVDプロセスが終了するまでは、酸化物半導体は高抵抗な状態に保持される。これにより、図12に模式的に示したように、絶縁膜14のCVDプロセスでは、上記のような異常放電の発生を抑制することができる。このように、本実施の形態では、積層膜40が設けられることで、製造プロセスにおいて電界遮蔽層13を構成する酸化物半導体の電気抵抗を制御して、異常放電の発生を抑制することができる。これにより、製造プロセスへの負荷が軽減され、量産に適した素子構造を実現できる。   On the other hand, in the present embodiment, the oxide semiconductor constituting the electric field shielding layer 13 is first formed as the high resistance film 13a on the hydrogen-containing layer 12 (FIG. 2), and thereafter, for example, the insulating film 14 Is formed using the CVD process as described above (FIG. 4). That is, the oxide semiconductor is kept in a high resistance state until the CVD process of the insulating film 14 is completed. Thereby, as schematically shown in FIG. 12, in the CVD process of the insulating film 14, the occurrence of the abnormal discharge as described above can be suppressed. Thus, in this embodiment, by providing the stacked film 40, the electrical resistance of the oxide semiconductor that forms the electric field shielding layer 13 can be controlled in the manufacturing process, and the occurrence of abnormal discharge can be suppressed. . Thereby, the load on the manufacturing process is reduced, and an element structure suitable for mass production can be realized.

上記のような異常放電リスクのある薄膜プロセスの後(例えば絶縁膜14の形成後)に、例えば熱処理が行われることで、水素含有層12からの水素拡散により高抵抗膜13aを低抵抗化することができる(図5)。この低抵抗化により、酸化物半導体を電界遮蔽層13として機能させることができる。   After the thin film process having an abnormal discharge risk as described above (for example, after the formation of the insulating film 14), for example, heat treatment is performed, so that the high resistance film 13a is reduced in resistance by hydrogen diffusion from the hydrogen-containing layer 12. (FIG. 5). With this reduction in resistance, the oxide semiconductor can function as the electric field shielding layer 13.

また、次のような効果もある。即ち、仮に、基板11上の選択的な領域にのみ電界遮蔽層としての導電膜を形成した(パターニング形成した)場合、異常放電の発生は軽減されるものの、フォトリソグラフィによる加工工程が増えてしまう。本実施の形態では、上述のように異常放電の発生が抑制されることから、電界遮蔽層13を、パターニングせずに、基板11の全域にわたって形成することが可能となる。このため、パターニングする場合に比べ、工程数を削減することができる。また、パターニングする場合に比べ、電界遮蔽効果が高まると共に、電界遮蔽層13を水分バリアとして良好に機能させることが可能である。更には、絶縁膜14は、パターニングされていない平坦な電界遮蔽層13の上に形成されることとなるため、絶縁膜14のカバレッジ性が向上し、よりバリア性を高めることができる。   There are also the following effects. That is, if a conductive film as an electric field shielding layer is formed (patterned) only in a selective region on the substrate 11, the occurrence of abnormal discharge is reduced, but the number of processing steps by photolithography increases. . In this embodiment, since the occurrence of abnormal discharge is suppressed as described above, the electric field shielding layer 13 can be formed over the entire area of the substrate 11 without patterning. For this reason, the number of processes can be reduced as compared with the case of patterning. In addition, the electric field shielding effect is enhanced as compared with the patterning, and the electric field shielding layer 13 can function well as a moisture barrier. Furthermore, since the insulating film 14 is formed on the flat electric field shielding layer 13 which is not patterned, the coverage of the insulating film 14 is improved and the barrier property can be further improved.

以上説明したように本実施の形態では、基板11上に、酸化物半導体を含む電界遮蔽層13と水素供給源としての水素含有層12とを含む積層膜40が形成される。この積層膜40上に絶縁膜14を介してTFT15aが形成されることで、TFT15aにおいて、基板11裏面からの静電気の影響を抑制し、特性劣化を抑制することができる。また、積層膜40を有することで、製造プロセスでは、酸化物半導体の電気抵抗を制御し易くなる。このため、酸化物半導体では、例えば、異常放電の生じ得る薄膜プロセスが終了するまでの間は高抵抗な状態を保持し(高抵抗膜13aとして形成され)、そのような薄膜プロセスの後に低抵抗化して電界遮蔽層13として機能させることができる。よって、TFT15aの特性劣化を抑制しつつ、量産に適した素子構造を実現することが可能となる。   As described above, in the present embodiment, the stacked film 40 including the electric field shielding layer 13 including an oxide semiconductor and the hydrogen-containing layer 12 as a hydrogen supply source is formed over the substrate 11. By forming the TFT 15a on the laminated film 40 via the insulating film 14, it is possible to suppress the influence of static electricity from the back surface of the substrate 11 and to suppress deterioration of characteristics in the TFT 15a. In addition, the stacked film 40 makes it easy to control the electrical resistance of the oxide semiconductor in the manufacturing process. Therefore, in an oxide semiconductor, for example, a high resistance state is maintained (formed as a high resistance film 13a) until a thin film process that can cause abnormal discharge is completed, and a low resistance is performed after such a thin film process. To function as the electric field shielding layer 13. Therefore, it is possible to realize an element structure suitable for mass production while suppressing deterioration of the characteristics of the TFT 15a.

次に、上記実施の形態の半導体装置および半導体装置用基板の変形例について説明する。以下では、上記実施の形態の表示装置1と同様の構成要素については同一の符号を付し、適宜その説明を省略する。   Next, modified examples of the semiconductor device and the semiconductor device substrate of the above embodiment will be described. Below, the same code | symbol is attached | subjected about the component similar to the display apparatus 1 of the said embodiment, and the description is abbreviate | omitted suitably.

<変形例1>
図13は、変形例1に係る半導体装置の製造方法の一工程を表す断面模式図である。上記実施の形態では、高抵抗膜13aの低抵抗化の処理(熱処理)を、絶縁膜14の形成後、TFT層15の形成前に行ったが、この低抵抗化のための熱処理を行うタイミングは、絶縁膜14の形成後であれば、特に限定されない。例えば、本変形例のように、TFT層15の形成過程またはTFT層15の形成後に行われてもよい。また、TFT層15を形成する際には、熱処理を伴う薄膜プロセスを経る。このため、そのTFT層15のいずれかの層を形成するための熱処理工程において、上述した高抵抗膜13aの低抵抗化を同時に行うようにしてもよい。
<Modification 1>
FIG. 13 is a schematic cross-sectional view illustrating a step of the method of manufacturing a semiconductor device according to Modification 1. In the above embodiment, the low resistance treatment (heat treatment) of the high resistance film 13a is performed after the insulating film 14 is formed and before the TFT layer 15 is formed. Is not particularly limited as long as it is after the formation of the insulating film 14. For example, as in this modification, the process may be performed after the TFT layer 15 is formed or after the TFT layer 15 is formed. In forming the TFT layer 15, a thin film process involving heat treatment is performed. For this reason, in the heat treatment process for forming any one of the TFT layers 15, the resistance of the high resistance film 13a described above may be simultaneously reduced.

本変形例のように、高抵抗膜13aの低抵抗化のための熱処理を、他の薄膜プロセスが兼ねるようにしてもよく、この場合にも、上記実施の形態と同等の効果を得ることができる。また、本変形例では、上記実施の形態よりも工程数を削減することができ、製造プロセスを簡易化することが可能となる。   As in this modification, the heat treatment for lowering the resistance of the high resistance film 13a may be combined with another thin film process. In this case, the same effect as the above embodiment can be obtained. it can. Further, in this modification, the number of steps can be reduced as compared with the above embodiment, and the manufacturing process can be simplified.

<変形例2>
図14は、変形例2に係る半導体装置用基板の構成を表す断面模式図である。上記実施の形態では、積層膜40の上に無機絶縁膜を含む絶縁膜14を形成したが、これらの積層膜40と絶縁膜14との間に、有機絶縁膜を含む有機膜16が介在していてもよい。有機膜16は、例えばポリイミドまたはシロキサン系化合物等の有機材料を含んで構成されている。
<Modification 2>
FIG. 14 is a schematic cross-sectional view illustrating a configuration of a semiconductor device substrate according to Modification 2. In the above embodiment, the insulating film 14 including the inorganic insulating film is formed on the stacked film 40, but the organic film 16 including the organic insulating film is interposed between the stacked film 40 and the insulating film 14. It may be. The organic film 16 includes an organic material such as polyimide or a siloxane compound.

本変形例のように、半導体装置用基板では、積層膜40の上に、絶縁膜14(無機絶縁膜)と有機膜16とが積層されてもよい。このように、無機材料(水素含有層12,絶縁膜14)と有機材料(有機膜16)とを交互に積層させた構造は、優れた水分バリア性能を発揮することが知られている。ところが、バリア性能を高めるために、CVD成膜した無機材料(例えばSiNを含む水素含有層12)の上に、有機材料(有機膜16)を直に成膜した場合、有機材料が密着しにくく、結果として所望のバリア性能が得られないことがある。このため、良好なバリア性能を保持するために、界面処理を行ったり、あるいは他の密着層を形成したりすることが望ましい。この点において、本変形例では、水素含有層12と有機膜16との間に、電界遮蔽層13が介在する。この電界遮蔽層13が、密着層として機能し、水素含有層12と有機膜16との剥がれを抑制して(密着性を向上して)、バリア性能を良好に保持することができる。   As in this modification, in the semiconductor device substrate, the insulating film 14 (inorganic insulating film) and the organic film 16 may be stacked on the stacked film 40. Thus, it is known that a structure in which inorganic materials (hydrogen-containing layer 12 and insulating film 14) and organic materials (organic film 16) are alternately laminated exhibits excellent moisture barrier performance. However, when the organic material (organic film 16) is directly formed on the inorganic material (for example, the hydrogen-containing layer 12 containing SiN) formed by CVD in order to improve the barrier performance, the organic material hardly adheres. As a result, the desired barrier performance may not be obtained. For this reason, in order to maintain good barrier performance, it is desirable to perform interface treatment or to form another adhesion layer. In this respect, in the present modification, the electric field shielding layer 13 is interposed between the hydrogen-containing layer 12 and the organic film 16. The electric field shielding layer 13 functions as an adhesion layer, can suppress peeling of the hydrogen-containing layer 12 and the organic film 16 (improves adhesion), and can maintain a good barrier performance.

また、本変形例では、電界遮蔽層13の上に有機膜16が形成され、この有機膜16の上に、絶縁膜14が例えばCVD法により成膜される。ここで、図15に、成膜装置400内に設置された半導体装置用基板の一例について模式的に示す。尚、図15では、半導体装置用基板の端部(支持基板300の端部)e付近の構成のみを示している。このように、本変形例の半導体装置用基板では、支持基板300上に、基板11、水素含有層12、高抵抗膜13aおよび有機膜16が、この順に成膜される。これらのうち有機膜16は、高抵抗膜13aの上に例えば塗布法により成膜されるが、成膜装置400への付着等を抑制するために、この有機膜16の端部e1は、端部eよりも内側に形成されることが多い。このため、高抵抗膜13aの一部(13a1)が有機膜16から成膜装置400内へ露出することがある。絶縁膜14のCVDプロセスの際に、有機膜16から導電膜が露出していると、この露出部分から異常放電が生じ得る。このため、絶縁膜14を形成するまでは、酸化物半導体が高抵抗膜13aとして形成されることが望ましく、これにより、上記実施の形態と同様、異常放電の発生を抑制して、製造プロセスへの負荷を軽減することができる。   In this modification, an organic film 16 is formed on the electric field shielding layer 13, and an insulating film 14 is formed on the organic film 16 by, for example, a CVD method. Here, FIG. 15 schematically shows an example of a substrate for a semiconductor device installed in the film forming apparatus 400. In FIG. 15, only the configuration near the end portion (end portion of the support substrate 300) e of the semiconductor device substrate is shown. As described above, in the substrate for a semiconductor device of this modification, the substrate 11, the hydrogen-containing layer 12, the high resistance film 13 a, and the organic film 16 are formed in this order on the support substrate 300. Among these, the organic film 16 is formed on the high resistance film 13a by, for example, a coating method. In order to suppress adhesion to the film forming apparatus 400, the end e1 of the organic film 16 has an end portion e1. It is often formed inside the portion e. For this reason, a part (13a1) of the high resistance film 13a may be exposed from the organic film 16 into the film forming apparatus 400. If the conductive film is exposed from the organic film 16 during the CVD process of the insulating film 14, abnormal discharge may occur from the exposed portion. Therefore, until the insulating film 14 is formed, it is desirable that the oxide semiconductor is formed as the high resistance film 13a, thereby suppressing the occurrence of abnormal discharge and the manufacturing process as in the above embodiment. Can reduce the load.

<変形例3−1,3−2>
図16は、変形例3−1に係る半導体装置用基板の要部構成を表したものである。図17は、変形例3−2に係る半導体装置用基板の要部構成を表したものである。上記実施の形態の積層膜40では、基板11の側から順に、水素含有層12および電界遮蔽層13が形成されているが、積層膜40の構成要素、積層数および形成順等はこれに限定されるものではない。
<Modifications 3-1 and 3-2>
FIG. 16 illustrates a main configuration of a semiconductor device substrate according to Modification 3-1. FIG. 17 illustrates a main configuration of a semiconductor device substrate according to Modification 3-2. In the laminated film 40 of the above embodiment, the hydrogen-containing layer 12 and the electric field shielding layer 13 are formed in this order from the substrate 11 side, but the constituent elements, the number of laminated layers, the order of formation, and the like of the laminated film 40 are limited to this. Is not to be done.

例えば、変形例3−1のように、積層膜40が、基板11の側から順に、電界遮蔽層13と水素含有層12とを含んでいていてもよい。また、変形例3−2のように、積層膜40が、基板11の側から順に、電界遮蔽層17と水素含有層12と電界遮蔽層13とを有していてもよい。換言すると、水素含有層12と基板11との間に、更に電界遮蔽層17が形成されていてもよい。電界遮蔽層17は、電界遮蔽層13と同様、低抵抗化された酸化物半導体を含んで構成されていてもよいし、他の金属材料を含んで構成されていても構わない。   For example, as in Modification 3-1, the stacked film 40 may include the electric field shielding layer 13 and the hydrogen-containing layer 12 in this order from the substrate 11 side. Further, as in Modification 3-2, the stacked film 40 may include the electric field shielding layer 17, the hydrogen-containing layer 12, and the electric field shielding layer 13 in this order from the substrate 11 side. In other words, the electric field shielding layer 17 may be further formed between the hydrogen-containing layer 12 and the substrate 11. As with the electric field shielding layer 13, the electric field shielding layer 17 may be configured to include a low-resistance oxide semiconductor, or may be configured to include another metal material.

<機能構成例>
図18は、上記実施の形態において説明した表示装置1の機能ブロック構成を表すものである。
<Functional configuration example>
FIG. 18 illustrates a functional block configuration of the display device 1 described in the above embodiment.

表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ELディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置1は、例えばタイミング制御部120と、信号処理部121と、駆動部122と、表示画素部123とを備えている。   The display device 1 displays a video signal input from the outside or a video signal generated inside as a video, and is applied to, for example, a liquid crystal display in addition to the organic EL display described above. The display device 1 includes, for example, a timing control unit 120, a signal processing unit 121, a driving unit 122, and a display pixel unit 123.

タイミング制御部120は、各種のタイミング信号(制御信号)を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部121等の駆動制御を行うものである。信号処理部121は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部122に出力するものである。駆動部122は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部123の各画素を駆動するものである。表示画素部123は、例えば有機EL素子または液晶表示素子等の表示素子(上述の表示素子層20)と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、信号処理部121および駆動部122等を含むバックプレーンに、上述のTFT15aを含む半導体装置10を適用することができる。   The timing control unit 120 includes a timing generator that generates various timing signals (control signals), and performs drive control of the signal processing unit 121 and the like based on these various timing signals. For example, the signal processing unit 121 performs predetermined correction on a digital video signal input from the outside, and outputs the video signal obtained thereby to the driving unit 122. The drive unit 122 includes, for example, a scanning line drive circuit and a signal line drive circuit, and drives each pixel of the display pixel unit 123 via various control lines. The display pixel unit 123 includes a display element (the display element layer 20 described above) such as an organic EL element or a liquid crystal display element, and a pixel circuit for driving the display element for each pixel. Among these, for example, the semiconductor device 10 including the above-described TFT 15a can be applied to a backplane including the signal processing unit 121, the driving unit 122, and the like.

<表示装置以外の適用例>
上記実施の形態では、半導体装置10の適用例として表示装置1を例に挙げて説明したが、上述した半導体装置10は、表示装置1の他にも、図19に示したような撮像装置(撮像装置2)に用いられてもよい。
<Application examples other than display devices>
In the above-described embodiment, the display device 1 is described as an example of application of the semiconductor device 10. However, the semiconductor device 10 described above is not limited to the display device 1, but may be an imaging device ( It may be used in an imaging device 2).

撮像装置2は、例えば画像を電気信号として取得する固体撮像装置であり、例えばCCD(Charge Coupled Device)またはCMOS(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置2は、例えばタイミング制御部130と、駆動部131と、撮像画素部132と、信号処理部133とを備えている。   The imaging device 2 is, for example, a solid-state imaging device that acquires an image as an electrical signal, and includes, for example, a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor) image sensor. The imaging device 2 includes, for example, a timing control unit 130, a drive unit 131, an imaging pixel unit 132, and a signal processing unit 133.

タイミング制御部130は、各種のタイミング信号(制御信号)を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部131の駆動制御を行うものである。駆動部131は、例えば行選択回路、AD変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部132の各画素から信号を読み出す駆動を行うものである。撮像画素部132は、例えばフォトダイオードなどの撮像素子(光電変換素子)と、信号読み出しのための画素回路とを含んで構成されている。信号処理部133は、撮像画素部132から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部131および信号処理部133等を含むバックプレーンに、上述のTFT15aを含む半導体装置10を適用することができる。   The timing control unit 130 includes a timing generator that generates various timing signals (control signals), and performs drive control of the driving unit 131 based on these various timing signals. The drive unit 131 includes, for example, a row selection circuit, an AD conversion circuit, a horizontal transfer scanning circuit, and the like, and performs driving for reading signals from each pixel of the imaging pixel unit 132 via various control lines. The imaging pixel unit 132 includes, for example, an imaging element (photoelectric conversion element) such as a photodiode and a pixel circuit for signal readout. The signal processing unit 133 performs various signal processing on the signal obtained from the imaging pixel unit 132. Among these, for example, the semiconductor device 10 including the TFT 15a described above can be applied to a backplane including the drive unit 131 and the signal processing unit 133.

以上、実施の形態等を挙げて説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。更に、薄膜トランジスタおよび半導体装置では、上述した全ての層を備えている必要はなく、あるいは上述した各層に加えて更に他の層を備えていてもよい。   Although the embodiments and the like have been described above, the present disclosure is not limited to the embodiments and the like, and various modifications can be made. For example, the material and thickness of each layer described in the above embodiment and the like are not limited to those listed, and may be other materials and thicknesses. Further, the thin film transistor and the semiconductor device do not have to include all the layers described above, or may include other layers in addition to the above layers.

また、上記実施の形態等では、TFT15a(TFT層15)を備えた半導体装置10を例に挙げたが、本開示の半導体装置は、図20に示したように、TFT15a以外の半導体素子31を備えたものであってもよい。半導体素子31は、例えば基板11上に、水素含有層12および電界遮蔽層13を含む積層膜40と、絶縁膜14とを介して形成されている。この半導体素子31としては、例えば光電変換素子などの半導体を有する様々なタイプの半導体素子を用いることができ、いずれの場合にも、積層膜40を備えることで、半導体素子31において基板11裏面からの静電気の影響を抑制し、半導体素子31の特性変動を抑制することが可能である。   In the above-described embodiment and the like, the semiconductor device 10 including the TFT 15a (TFT layer 15) is taken as an example. However, the semiconductor device of the present disclosure includes a semiconductor element 31 other than the TFT 15a as illustrated in FIG. It may be provided. For example, the semiconductor element 31 is formed on the substrate 11 via the insulating film 14 and the stacked film 40 including the hydrogen-containing layer 12 and the electric field shielding layer 13. As this semiconductor element 31, for example, various types of semiconductor elements having a semiconductor such as a photoelectric conversion element can be used. In any case, by providing the laminated film 40, the semiconductor element 31 has a semiconductor film 31 from the back surface of the substrate 11. It is possible to suppress the influence of static electricity and to suppress the characteristic variation of the semiconductor element 31.

更に、上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。   Furthermore, the effects described in the above embodiments and the like are examples, and the effects of the present disclosure may be other effects or may include other effects.

尚、本開示は以下のような構成を取ることも可能である。
(1)
基板と、
前記基板上に形成されると共に、酸化物半導体を含む電界遮蔽層と、前記電界遮蔽層への水素供給源である水素含有層とを含む積層膜と
を備えた
半導体装置用基板。
(2)
前記電界遮蔽層の電気抵抗率は、1Ω・cm以下である
上記(1)に記載の半導体装置用基板。
(3)
前記電界遮蔽層は、前記基板の全域にわたって形成されている
上記(1)または(2)に記載の半導体装置用基板。
(4)
前記積層膜は、前記基板の側から順に、前記水素含有層と前記電界遮蔽層とを含む
上記(1)ないし(3)のいずれか1つに記載の半導体装置用基板。
(5)
前記酸化物半導体は、インジウム(In),ガリウム(Ga),亜鉛(Zn),スズ(Sn),チタン(Ti)およびニオブ(Nb)のうちの少なくとも1種を含む酸化物である
上記(1)ないし(4)のいずれか1つに記載の半導体装置用基板。
(6)
前記水素含有層は、窒化物またはアモルファスシリコンを含んで構成されている
上記(1)ないし(5)のいずれか1つに記載の半導体装置用基板。
(7)
前記窒化物は、シリコン窒化物またはシリコン酸窒化物である
上記(6)に記載の半導体装置用基板。
(8)
前記積層膜上に、無機絶縁膜を更に備えた
上記(1)ないし(7)のいずれか1つに記載の半導体装置用基板。
(9)
前記積層膜と前記無機絶縁膜との間に、有機絶縁膜を更に備えた
上記(8)に記載の半導体装置用基板。
(10)
前記基板は可撓性を有する
上記(1)ないし(9)のいずれか1つに記載の半導体装置用基板。
(11)
基板と、
前記基板上に形成されると共に、酸化物半導体を含む電界遮蔽層と、前記電界遮蔽層への水素供給源である水素含有層とを含む積層膜と、
前記積層膜の上に絶縁膜を介して形成された半導体素子と
を備えた
半導体装置。
(12)
前記半導体素子は、薄膜トランジスタである
上記(11)に記載の半導体装置。
(13)
前記半導体素子の上に、表示素子を更に備えた
上記(11)に記載の半導体装置。
(14)
基板上に、酸化物半導体を含む電界遮蔽層と、前記電界遮蔽層への水素供給源である水素含有層とを含む積層膜を形成し、
前記積層膜の上に絶縁膜を介して半導体素子を形成する
半導体装置の製造方法。
(15)
前記水素含有層を形成し、
前記水素含有層の上に、前記酸化物半導体を含む高抵抗膜を形成し、
前記絶縁膜を形成した後に、前記水素含有層からの水素供給により前記高抵抗膜を低抵抗化して前記電界遮蔽層を形成する
上記(14)に記載の半導体装置の製造方法。
(16)
前記高抵抗膜の電気抵抗率は、0.01Ω・cm以上である
上記(15)に記載の半導体装置の製造方法。
(17)
前記半導体素子を、熱処理を含む薄膜プロセスを用いて形成し、
前記熱処理の際に、前記高抵抗膜を低抵抗化する
上記(15)または(16)に記載の半導体装置の製造方法。
(18)
前記電界遮蔽層の電気抵抗率は、1Ω・cm以下である
上記(14)ないし(17)のいずれか1つに記載の半導体装置の製造方法。
(19)
前記絶縁膜は、無機絶縁膜を含むと共に、プラズマCVD(Plasma-enhanced Chemical Vapor Deposition)法により形成される
上記(14)ないし(18)のいずれか1つに記載の半導体装置の製造方法。
In addition, this indication can also take the following structures.
(1)
A substrate,
A semiconductor device substrate comprising: an electric field shielding layer including an oxide semiconductor formed on the substrate; and a stacked film including a hydrogen-containing layer which is a hydrogen supply source to the electric field shielding layer.
(2)
The electric resistivity of the electric field shielding layer is 1 Ω · cm or less. The semiconductor device substrate according to (1) above.
(3)
The substrate for a semiconductor device according to (1) or (2), wherein the electric field shielding layer is formed over the entire area of the substrate.
(4)
The substrate for a semiconductor device according to any one of (1) to (3), wherein the stacked film includes the hydrogen-containing layer and the electric field shielding layer in order from the substrate side.
(5)
The oxide semiconductor is an oxide containing at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), titanium (Ti), and niobium (Nb). The substrate for a semiconductor device according to any one of (4) to (4).
(6)
The substrate for a semiconductor device according to any one of (1) to (5), wherein the hydrogen-containing layer includes nitride or amorphous silicon.
(7)
The substrate for a semiconductor device according to (6), wherein the nitride is silicon nitride or silicon oxynitride.
(8)
The substrate for a semiconductor device according to any one of (1) to (7), further including an inorganic insulating film on the stacked film.
(9)
The substrate for a semiconductor device according to (8), further including an organic insulating film between the stacked film and the inorganic insulating film.
(10)
The substrate has flexibility. The semiconductor device substrate according to any one of (1) to (9).
(11)
A substrate,
A multilayer film formed on the substrate and including an electric field shielding layer including an oxide semiconductor, and a hydrogen-containing layer serving as a hydrogen supply source to the electric field shielding layer;
A semiconductor device comprising: a semiconductor element formed on the laminated film via an insulating film.
(12)
The semiconductor device according to (11), wherein the semiconductor element is a thin film transistor.
(13)
The semiconductor device according to (11), further including a display element on the semiconductor element.
(14)
On the substrate, a laminated film including an electric field shielding layer containing an oxide semiconductor and a hydrogen-containing layer that is a hydrogen supply source to the electric field shielding layer is formed.
A method of manufacturing a semiconductor device, wherein a semiconductor element is formed on the laminated film via an insulating film.
(15)
Forming the hydrogen-containing layer;
Forming a high-resistance film containing the oxide semiconductor on the hydrogen-containing layer;
The method for manufacturing a semiconductor device according to (14), wherein after forming the insulating film, the electric field shielding layer is formed by reducing the resistance of the high-resistance film by supplying hydrogen from the hydrogen-containing layer.
(16)
The electrical resistivity of the high resistance film is 0.01 Ω · cm or more. The method for manufacturing a semiconductor device according to (15), wherein
(17)
Forming the semiconductor element using a thin film process including heat treatment;
The method for manufacturing a semiconductor device according to (15) or (16), wherein the resistance of the high-resistance film is reduced during the heat treatment.
(18)
The electric resistivity of the electric field shielding layer is 1 Ω · cm or less. The method for manufacturing a semiconductor device according to any one of (14) to (17).
(19)
The method for manufacturing a semiconductor device according to any one of (14) to (18), wherein the insulating film includes an inorganic insulating film and is formed by a plasma CVD (plasma-enhanced chemical vapor deposition) method.

1…表示装置、10…半導体装置、10A…半導体装置用基板、11…基板、12…水素含有層、13…電界遮蔽層、13a…高抵抗膜、14…絶縁膜、15…TFT層、15a…TFT、15b…容量素子、16…有機膜、20…表示素子層、22…封止層、30…対向基板、40…積層膜、50…金属薄膜、51…保護フィルム、151a…半導体層、151b…下部電極層、152…ゲート絶縁膜、153a…ゲート電極、153b…上部電極層、154…層間絶縁膜、155a,155b…ソース・ドレイン電極、156…平坦化膜、2…撮像装置、120,130…タイミング制御部、121,133…信号処理部、122,131…駆動部、123…表示画素部、132…撮像画素部、31…半導体素子、300…支持基板、H1…コンタクトホール、e,e1…端部。   DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Semiconductor device, 10A ... Semiconductor device substrate, 11 ... Substrate, 12 ... Hydrogen-containing layer, 13 ... Electric field shielding layer, 13a ... High resistance film, 14 ... Insulating film, 15 ... TFT layer, 15a DESCRIPTION OF SYMBOLS ... TFT, 15b ... Capacitance element, 16 ... Organic film, 20 ... Display element layer, 22 ... Sealing layer, 30 ... Opposite substrate, 40 ... Laminated film, 50 ... Metal thin film, 51 ... Protective film, 151a ... Semiconductor layer, 151b: lower electrode layer, 152 ... gate insulating film, 153a ... gate electrode, 153b ... upper electrode layer, 154 ... interlayer insulating film, 155a, 155b ... source / drain electrodes, 156 ... planarization film, 2 ... imaging device, 120 , 130 ... Timing control unit, 121, 133 ... Signal processing unit, 122, 131 ... Drive unit, 123 ... Display pixel unit, 132 ... Imaging pixel unit, 31 ... Semiconductor element, 300 ... Support substrate, H ... contact hole, e, e1 ... end.

Claims (19)

基板と、
前記基板上に形成されると共に、酸化物半導体を含む電界遮蔽層と、前記電界遮蔽層への水素供給源である水素含有層とを含む積層膜と
を備えた
半導体装置用基板。
A substrate,
A semiconductor device substrate comprising: an electric field shielding layer including an oxide semiconductor formed on the substrate; and a stacked film including a hydrogen-containing layer which is a hydrogen supply source to the electric field shielding layer.
前記電界遮蔽層の電気抵抗率は、1Ω・cm以下である
請求項1に記載の半導体装置用基板。
The substrate for a semiconductor device according to claim 1, wherein an electric resistivity of the electric field shielding layer is 1 Ω · cm or less.
前記電界遮蔽層は、前記基板の全域にわたって形成されている
請求項1に記載の半導体装置用基板。
The substrate for a semiconductor device according to claim 1, wherein the electric field shielding layer is formed over the entire area of the substrate.
前記積層膜は、前記基板の側から順に、前記水素含有層と前記電界遮蔽層とを含む
請求項1に記載の半導体装置用基板。
The substrate for a semiconductor device according to claim 1, wherein the stacked film includes the hydrogen-containing layer and the electric field shielding layer in order from the substrate side.
前記酸化物半導体は、インジウム(In),ガリウム(Ga),亜鉛(Zn),スズ(Sn),チタン(Ti)およびニオブ(Nb)のうちの少なくとも1種を含む酸化物である
請求項1に記載の半導体装置用基板。
2. The oxide semiconductor is an oxide containing at least one of indium (In), gallium (Ga), zinc (Zn), tin (Sn), titanium (Ti), and niobium (Nb). A substrate for a semiconductor device according to 1.
前記水素含有層は、窒化物またはアモルファスシリコンを含んで構成されている
請求項1に記載の半導体装置用基板。
The substrate for a semiconductor device according to claim 1, wherein the hydrogen-containing layer includes nitride or amorphous silicon.
前記窒化物は、シリコン窒化物またはシリコン酸窒化物である
請求項6に記載の半導体装置用基板。
The substrate for a semiconductor device according to claim 6, wherein the nitride is silicon nitride or silicon oxynitride.
前記積層膜上に、絶縁膜を更に備えた
請求項1に記載の半導体装置用基板。
The substrate for a semiconductor device according to claim 1, further comprising an insulating film on the laminated film.
前記絶縁膜は無機絶縁膜を含み、
前記積層膜と前記絶縁膜との間に、有機絶縁膜を更に備えた
請求項8に記載の半導体装置用基板。
The insulating film includes an inorganic insulating film,
The semiconductor device substrate according to claim 8, further comprising an organic insulating film between the stacked film and the insulating film.
前記基板は可撓性を有する
請求項1に記載の半導体装置用基板。
The substrate for a semiconductor device according to claim 1, wherein the substrate has flexibility.
基板と、
前記基板上に形成されると共に、酸化物半導体を含む電界遮蔽層と、前記電界遮蔽層への水素供給源である水素含有層とを含む積層膜と、
前記積層膜の上に絶縁膜を介して形成された半導体素子と
を備えた
半導体装置。
A substrate,
A multilayer film formed on the substrate and including an electric field shielding layer including an oxide semiconductor, and a hydrogen-containing layer serving as a hydrogen supply source to the electric field shielding layer;
A semiconductor device comprising: a semiconductor element formed on the laminated film via an insulating film.
前記半導体素子は、薄膜トランジスタである
請求項11に記載の半導体装置。
The semiconductor device according to claim 11, wherein the semiconductor element is a thin film transistor.
前記半導体素子の上に、表示素子を更に備えた
請求項11に記載の半導体装置。
The semiconductor device according to claim 11, further comprising a display element on the semiconductor element.
基板上に、酸化物半導体を含む電界遮蔽層と、前記電界遮蔽層への水素供給源である水素含有層とを含む積層膜を形成し、
前記積層膜の上に絶縁膜を介して半導体素子を形成する
半導体装置の製造方法。
On the substrate, a laminated film including an electric field shielding layer containing an oxide semiconductor and a hydrogen-containing layer that is a hydrogen supply source to the electric field shielding layer is formed.
A method of manufacturing a semiconductor device, wherein a semiconductor element is formed on the laminated film via an insulating film.
前記水素含有層を形成した後、前記酸化物半導体を含む高抵抗膜を形成し、
前記絶縁膜を形成した後に、前記水素含有層からの水素供給により前記高抵抗膜を低抵抗化して前記電界遮蔽層を形成する
請求項14に記載の半導体装置の製造方法。
After forming the hydrogen-containing layer, forming a high resistance film containing the oxide semiconductor,
The method for manufacturing a semiconductor device according to claim 14, wherein after forming the insulating film, the electric field shielding layer is formed by reducing the resistance of the high-resistance film by supplying hydrogen from the hydrogen-containing layer.
前記高抵抗膜の電気抵抗率は、0.01Ω・cm以上である
請求項15に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 15, wherein an electric resistivity of the high resistance film is 0.01 Ω · cm or more.
前記半導体素子を、熱処理を含む薄膜プロセスを用いて形成し、
前記熱処理の際に、前記高抵抗膜を低抵抗化する
請求項15に記載の半導体装置の製造方法。
Forming the semiconductor element using a thin film process including heat treatment;
The method for manufacturing a semiconductor device according to claim 15, wherein the resistance of the high-resistance film is reduced during the heat treatment.
前記電界遮蔽層の電気抵抗率は、1Ω・cm以下である
請求項14に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 14, wherein the electric field shielding layer has an electrical resistivity of 1 Ω · cm or less.
前記絶縁膜は、無機絶縁膜を含むと共に、プラズマCVD(Plasma-enhanced Chemical Vapor Deposition)法により形成される
請求項14に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 14, wherein the insulating film includes an inorganic insulating film and is formed by a plasma CVD (plasma-enhanced chemical vapor deposition) method.
JP2016135093A 2016-07-07 2016-07-07 Substrate for semiconductor device, semiconductor device, and method of manufacturing semiconductor device Pending JP2018006671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016135093A JP2018006671A (en) 2016-07-07 2016-07-07 Substrate for semiconductor device, semiconductor device, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016135093A JP2018006671A (en) 2016-07-07 2016-07-07 Substrate for semiconductor device, semiconductor device, and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2018006671A true JP2018006671A (en) 2018-01-11

Family

ID=60945002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016135093A Pending JP2018006671A (en) 2016-07-07 2016-07-07 Substrate for semiconductor device, semiconductor device, and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2018006671A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563123B2 (en) 2019-12-26 2023-01-24 Tianma Japan, Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563123B2 (en) 2019-12-26 2023-01-24 Tianma Japan, Ltd. Display device

Similar Documents

Publication Publication Date Title
US10283579B2 (en) Semiconductor device, display unit, method of manufacturing display unit, and electronic apparatus
JP5368381B2 (en) Organic light-emitting display device and method for manufacturing the same
JP6019329B2 (en) Display device and electronic device
KR102257978B1 (en) Display divece and method for preparing the same
JP6706570B2 (en) Semiconductor device, method of manufacturing semiconductor device, and display device
US20170346027A1 (en) Electronic device, display unit, and electronic apparatus
US20150279871A1 (en) Semiconductor device, display unit, and electronic apparatus
JP2015108731A (en) Semiconductor device and manufacturing method thereof, and display device and electronic apparatus
JP6654466B2 (en) Semiconductor device, display device, method of manufacturing display device, and electronic apparatus
KR20160017271A (en) Display device and method for manufacturing the same
JP2012203121A (en) Display device, method of manufacturing display device, and electronic device
US20190148654A1 (en) Display unit and method of manufacturing display unit
WO2016195005A1 (en) Active matrix substrate
JP2015122417A (en) Semiconductor device and method of manufacturing the same, display device, and electronic apparatus
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
US10886411B2 (en) Semiconductor device and display unit
KR20210086247A (en) Display apparatus
US20170345942A1 (en) Thin-film transistor, display unit, and electronic apparatus
JP2018006671A (en) Substrate for semiconductor device, semiconductor device, and method of manufacturing semiconductor device
JP2018110184A (en) Semiconductor device and manufacturing method thereof
JP2018064033A (en) Semiconductor device, display, and electronic apparatus
US20180108861A1 (en) Display unit and electronic apparatus
US10825882B2 (en) Semiconductor device and display unit
US11189735B2 (en) Semiconductor device and display apparatus
JP2018113369A (en) Semiconductor device, display device and electronic apparatus

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170324