JP2017535176A5 - - Google Patents

Download PDF

Info

Publication number
JP2017535176A5
JP2017535176A5 JP2017518948A JP2017518948A JP2017535176A5 JP 2017535176 A5 JP2017535176 A5 JP 2017535176A5 JP 2017518948 A JP2017518948 A JP 2017518948A JP 2017518948 A JP2017518948 A JP 2017518948A JP 2017535176 A5 JP2017535176 A5 JP 2017535176A5
Authority
JP
Japan
Prior art keywords
bitstream
descriptor
ptl
layers
operating points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017518948A
Other languages
English (en)
Other versions
JP2017535176A (ja
JP6594967B2 (ja
Filing date
Publication date
Priority claimed from US14/878,783 external-priority patent/US10306269B2/en
Application filed filed Critical
Publication of JP2017535176A publication Critical patent/JP2017535176A/ja
Publication of JP2017535176A5 publication Critical patent/JP2017535176A5/ja
Application granted granted Critical
Publication of JP6594967B2 publication Critical patent/JP6594967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (58)

  1. ビデオデータを含むビットストリームを処理する方法であって、
    前記ビットストリームから記述子を抽出することと、ここにおいて、前記ビットストリームが、前記記述子とは別個の、動作点およびパラメータセットについてのビデオデータの複数のレイヤを含み、したがって、各動作点が、ビデオデータの前記レイヤのうちの1つまたは複数を含む、ここにおいて、前記記述子が、前記動作点についての情報を含む、前記情報が、前記動作点のための関連する出力レイヤセットを含む、ここにおいて、前記記述子を抽出することが、
    複数のプロファイル、ティア、およびレベル(PTL)構造を抽出することと、
    前記動作点の各々の前記レイヤの各々を前記PTL構造のうちの対応する1つに関連付けるデータを抽出することと、ここにおいて、前記レイヤの各々を前記PTL構造のうちの前記対応する1つに関連付ける前記データが、前記記述子中の前記PTL構造とは別個である、
    を含む、
    前記動作点のうちの1つの前記レイヤが対応する前記PTL構造に少なくとも部分的に基づいて前記ビットストリームから前記動作点のうちの前記1つについてのビデオデータを抽出することと、ここにおいて、前記ビデオデータを抽出することが、
    前記記述子のデータに基づいて前記動作点のうちの前記1つのための出力レイヤセットを決定することと、
    前記ビットストリームから前記出力レイヤセットの各レイヤを抽出することと、
    前記ビットストリームから前記出力レイヤセットの前記レイヤが依存するレイヤを抽出することと
    を備える、
    ビデオデコーダに前記抽出されたビデオデータを与えることと
    を備える方法。
  2. 前記ビデオデータを抽出することが、
    前記ビデオデコーダがサポートするビデオコーディング規格の1つまたは複数のプロファイルと、前記ビデオデコーダがサポートする前記ビデオコーディング規格の1つまたは複数のティアと、前記ビデオデコーダがサポートする前記1つまたは複数のティア内の1つまたは複数のレベルとを決定することと、
    前記動作点のうちの前記1つの前記レイヤが対応する前記PTL構造によって示されるように、前記動作点のうちの選択された1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記プロファイルのうちの1つを有し、前記動作点のうちの前記選択された1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記ティアのうちの1つを有し、前記動作点のうちの前記選択された1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記レベルのうちの1つを有するように前記動作点のうちの前記1つを選択することと
    を備える、請求項1に記載の方法。
  3. 前記PTL構造の各々についての少なくともプロファイル情報と、ティア情報と、レベル情報とを決定するために前記PTL構造を繰返し処理することと、
    前記動作点の各々の前記レイヤの各々について、前記記述子から、前記レイヤのうちの対応する1つについての前記プロファイル、ティア、およびレベル情報を決定するために、前記レイヤのうちの前記対応する1つを前記PTL構造のうちの1つにマッピングするPTL参照インデックスの値を取り出すことと
    をさらに備える、請求項1に記載の方法。
  4. 前記PTL構造の各々が、general_profile_space値、general_tier_flag値、複数のgeneral_profile_idc値、i番目のgeneral_profile_idc値のgeneral_profile_compatibility_flag[i]値、general_progressive_source_flag値、general_interlaced_source_flag値、general_non_packed_constraint_flag値、general_frame_only_constraint_flag値、general_reserved_zero_44bits値、およびlevel_idc値を表すデータを含む、請求項1に記載の方法。
  5. 前記記述子が、前記動作点のための関連する区分方式と、前記対応する動作点のための最高時間サブレイヤと、前記動作点を構成するエレメンタリストリームのリストと、前記対応する動作点のための出力レイヤの数と、前記動作点の各エレメンタリストリーム中に含まれているレイヤの前記PTL構造へのマッピングと、前記動作点についてのフレームレート情報とについての情報さらに含む、請求項1に記載の方法。
  6. 前記出力レイヤセットを決定することが、前記記述子から、前記動作点の各々のためのターゲット出力レイヤセットシンタックス要素の値を取り出すことを備える、ここにおいて、前記ターゲット出力レイヤセットシンタックス要素が、前記動作点に関連するターゲット出力レイヤセットを指定する、請求項に記載の方法。
  7. 前記出力レイヤセットを決定することが、前記記述子から、前記レイヤの各々のためのフラグの値を取り出すことを備える、ここにおいて、前記フラグが、前記対応するレイヤが出力レイヤであるかどうかを示す、請求項に記載の方法。
  8. 前記ビットストリームから少なくとも1つのエレメンタリストリームのための1つまたは複数の参照エレメンタリストリームを示す情報を抽出することをさらに備える、請求項1に記載の方法。
  9. 前記1つまたは複数の参照エレメンタリストリームの前記ビデオデータが、1つまたは複数の時間レイヤの第1のセットにビデオデータを備える、ここにおいて、前記少なくとも1つのエレメンタリストリームの前記ビデオデータが、前記第1のセットの前記時間レイヤよりも高い時間レイヤのビデオデータを備える、請求項に記載の方法。
  10. 拡張次元ビットシンタックス要素のビットの値を処理すること、ここにおいて、前記拡張次元ビットシンタックス要素の少なくとも1つのビットが、前記少なくとも1つのエレメンタリストリームの前記ビデオデータが時間拡張を表すことを示す値を有する、をさらに備える、請求項に記載の方法。
  11. 前記記述子のhierarchy_typeシンタックス要素の値を処理すること、ここにおいて、前記値が、現在のエレメンタリストリームの前記ビデオデータと前記1つまたは複数の参照エレメンタリストリームとの間の拡張のためのタイプが補助タイプであることを示す、をさらに備える、請求項に記載の方法。
  12. 前記記述子を抽出することが、前記ビットストリームから複数の記述子を抽出することを備える、前記記述子の各々が、前記ビットストリーム中で連続しており、PTL構造のそれぞれのセットと、前記動作点の各々の前記レイヤの各々を前記PTL構造のうちの対応する1つに関連付けるデータとを含む、請求項1に記載の方法。
  13. 前記記述子が、プログラムレベルの記述子を備える、請求項1に記載の方法。
  14. 前記記述子が、エレメンタリストリームレベルの記述子を備える、請求項1に記載の方法。
  15. 前記記述子を抽出することが、前記ビットストリームのプログラムマップテーブルのprogram_info_lengthフィールドの直後にくる記述子のグループを抽出することを備える、請求項1に記載の方法。
  16. 前記記述子を抽出することが、前記ビットストリームのプログラムマップテーブルのES_info_lengthフィールドの直後にくる記述子のグループを抽出することを備える、請求項1に記載の方法。
  17. 前記ビットストリームのプログラムの1つまたは複数のエレメンタリストリームのためのストリームタイプに基づいて前記記述子が前記ビットストリーム中に含まれるかどうかを決定することをさらに備える、請求項1に記載の方法。
  18. 前記ビットストリームのプログラムの少なくとも1つのエレメンタリストリームのためのストリームタイプが、0x27、0x28、0x29、または0x2Aの値を有するとき、前記記述子が前記ビットストリーム中に含まれると決定することをさらに備える、請求項1に記載の方法。
  19. ビデオデータを含むビットストリームを処理するためのデバイスであって、
    前記ビットストリームから抽出されたデータを記憶するためのメモリと、
    前記ビットストリームから記述子を抽出することと、ここにおいて、前記ビットストリームが、前記記述子とは別個の、動作点およびパラメータセットについてのビデオデータの複数のレイヤを含み、したがって、各動作点が、ビデオデータの前記レイヤのうちの1つまたは複数を含む、ここにおいて、前記記述子が、前記動作点についての情報を含む、前記情報が、前記動作点のための関連する出力レイヤセットを含む、ここにおいて、前記記述子を抽出するために、1つまたは複数の処理ユニットが、
    複数のプロファイル、ティア、およびレベル(PTL)構造を抽出することと、
    前記動作点の各々の前記レイヤの各々を前記PTL構造のうちの対応する1つに関連付けるデータを抽出することと、ここにおいて、前記レイヤの各々を前記PTL構造のうちの前記対応する1つに関連付ける前記データが、前記記述子中の前記PTL構造とは別個である、
    を行うように構成され、
    前記動作点のうちの1つの前記レイヤが対応する前記PTL構造に少なくとも部分的に基づいて前記ビットストリームから前記動作点のうちの前記1つについてのビデオデータを抽出することと、ここにおいて、前記ビデオデータを抽出するために、前記1つまたは複数の処理ユニットが、
    前記記述子のデータに基づいて前記動作点のうちの前記1つのための出力レイヤセットを決定することと、
    前記ビットストリームから前記出力レイヤセットの各レイヤを抽出することと、
    前記ビットストリームから前記出力レイヤセットの前記レイヤが依存するレイヤを抽出することと
    を行うように構成され、
    ビデオデコーダに前記抽出されたビデオデータを与えることと
    を行うように構成された前記1つまたは複数の処理ユニットと
    を備えるデバイス。
  20. 前記1つまたは複数の処理ユニットが、
    前記ビデオデコーダがサポートするビデオコーディング規格の1つまたは複数のプロファイルと、前記ビデオデコーダがサポートする前記ビデオコーディング規格の1つまたは複数のティアと、前記ビデオデコーダがサポートする前記1つまたは複数のティア内の1つまたは複数のレベルとを決定することと、
    前記動作点のうちの前記1つの前記レイヤが対応する前記PTL構造によって示されるように、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記プロファイルのうちの1つを有し、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記ティアのうちの1つを有し、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記レベルのうちの1つを有するように前記動作点のうちの前記1つを選択することと
    を行うようにさらに構成された、請求項19に記載のデバイス。
  21. 前記1つまたは複数の処理ユニットが、
    前記PTL構造の各々についての少なくともプロファイル情報と、ティア情報と、レベル情報とを決定するために前記PTL構造を繰返し処理することと、
    前記動作点の各々の前記レイヤの各々について、前記記述子から、前記レイヤのうちの対応する1つについての前記プロファイル、ティア、およびレベル情報を決定するために、前記レイヤのうちの前記対応する1つを前記PTL構造のうちの1つにマッピングするPTL参照インデックスの値を取り出すことと
    を行うようにさらに構成された、請求項19に記載のデバイス。
  22. 前記記述子が、前記動作点のための関連する区分方式と、前記動作点のための最高時間サブレイヤと、前記動作点を構成するエレメンタリストリームのリストと、前記対応する動作点のための出力レイヤの数と、前記動作点の各エレメンタリストリーム中に含まれているレイヤの前記PTL構造へのマッピングと、前記動作点についてのフレームレート情報とについての情報さらに含む、請求項19に記載のデバイス。
  23. 前記出力レイヤセットを決定するために、前記1つまたは複数のプロセッサが、前記記述子から、前記動作点の各々のためのターゲット出力レイヤセットシンタックス要素の値を取り出すこと、ここにおいて、前記ターゲット出力レイヤセットシンタックス要素が、前記動作点に関連するターゲット出力レイヤセットを指定する、を行うように構成された、請求項19に記載のデバイス。
  24. 前記出力レイヤセットを決定するために、前記1つまたは複数のプロセッサが、前記記述子から、前記レイヤの各々のためのフラグの値を取り出すこと、ここにおいて、前記フラグが、前記対応するレイヤが出力レイヤであるかどうかを示す、を行うように構成された、請求項19に記載のデバイス。
  25. 前記1つまたは複数の処理ユニットが、前記ビットストリームから少なくとも1つのエレメンタリストリームのための1つまたは複数の参照エレメンタリストリームを示す情報を抽出するようにさらに構成された、請求項19に記載のデバイス。
  26. 前記1つまたは複数の処理ユニットが、前記ビットストリームから複数の記述子を抽出すること、前記記述子の各々が、前記ビットストリーム中で連続しており、PTL構造のそれぞれのセットと、前記動作点の各々の前記レイヤの各々を前記PTL構造のうちの対応する1つに関連付けるデータとを含む、を行うように構成された、請求項19に記載のデバイス。
  27. 前記記述子が、プログラムレベルの記述子を備える、請求項19に記載のデバイス。
  28. 前記記述子が、エレメンタリストリームレベルの記述子を備える、請求項19に記載のデバイス。
  29. 前記1つまたは複数の処理ユニットが、前記ビットストリームのプログラムマップテーブルのprogram_info_lengthフィールドの直後にくる記述子のグループを抽出するように構成された、請求項19に記載のデバイス。
  30. 前記1つまたは複数の処理ユニットが、前記ビットストリームのプログラムマップテーブルのES_info_lengthフィールドの直後にくる記述子のグループを抽出するように構成された、請求項19に記載のデバイス。
  31. 前記1つまたは複数の処理ユニットが、前記ビットストリームのプログラムの1つまたは複数のエレメンタリストリームのためのストリームタイプに基づいて前記記述子が前記ビットストリーム中に含まれるかどうかを決定するように構成された、請求項19に記載のデバイス。
  32. 前記1つまたは複数の処理ユニットが、前記ビットストリームのプログラムの少なくとも1つのエレメンタリストリームのためのストリームタイプが、0x27、0x28、0x29、または0x2Aの値を有するとき、前記記述子が前記ビットストリーム中に含まれると決定するように構成された、請求項19に記載のデバイス。
  33. ビデオデータを処理するためのデバイスであって、
    ビットストリームから記述子を抽出するための手段と、ここにおいて、前記ビットストリームが、前記記述子とは別個の、動作点およびパラメータセットについてのビデオデータの複数のレイヤを含み、したがって、各動作点が、ビデオデータの前記レイヤのうちの1つまたは複数を含む、ここにおいて、前記記述子が、前記動作点についての情報を含む、前記情報が、前記動作点のための関連する出力レイヤセットを含む、ここにおいて、前記記述子を抽出するための前記手段が、
    複数のプロファイル、ティア、およびレベル(PTL)構造を抽出するための手段と、
    前記動作点の各々の前記レイヤの各々を前記PTL構造のうちの対応する1つに関連付けるデータを抽出するための手段と、ここにおいて、前記レイヤの各々を前記PTL構造のうちの前記対応する1つに関連付ける前記データが、前記記述子中の前記PTL構造とは別個である、
    を含む、
    前記動作点のうちの1つの前記レイヤが対応する前記PTL構造に少なくとも部分的に基づいて前記ビットストリームから前記動作点のうちの前記1つについてのビデオデータを抽出するための手段と、
    ビデオデコーダに前記抽出されたビデオデータを与えるための手段と
    を備えるデバイス。
  34. 前記ビデオデータを抽出するための前記手段が、
    前記ビデオデコーダがサポートするビデオコーディング規格の1つまたは複数のプロファイルと、前記ビデオデコーダがサポートする前記ビデオコーディング規格の1つまたは複数のティアと、前記ビデオデコーダがサポートする前記1つまたは複数のティア内の1つまたは複数のレベルとを決定するための手段と、
    前記動作点のうちの前記1つの前記レイヤが対応する前記PTL構造によって示されるように、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記プロファイルのうちの1つを有し、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記ティアのうちの1つを有し、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記レベルのうちの1つを有するように前記動作点のうちの前記1つを選択するための手段と
    を備える、請求項33に記載のデバイス。
  35. 前記PTL構造の各々についての少なくともプロファイル情報と、ティア情報と、レベル情報とを決定するために前記PTL構造を繰返し処理することと、
    前記記述子から、前記動作点の各々の前記レイヤの各々について、前記レイヤのうちの対応する1つについての前記プロファイル、ティア、およびレベル情報を決定するために、前記レイヤのうちの前記対応する1つを前記PTL構造のうちの1つにマッピングするPTL参照インデックスの値を取り出すための手段と
    をさらに備える、請求項33に記載のデバイス。
  36. 前記記述子が、前記動作点のための関連する区分方式と、前記動作点のための最高時間サブレイヤと、前記動作点を構成するエレメンタリストリームのリストと、前記対応する動作点のための出力レイヤの数と、前記動作点の各エレメンタリストリーム中に含まれているレイヤの前記PTL構造へのマッピングと、前記動作点についてのフレームレート情報とについての情報さらに含む、請求項33に記載のデバイス。
  37. 前記ビデオデータを抽出するための前記手段が、
    前記記述子のデータに基づいて前記動作点のうちの前記1つのための出力レイヤセットを決定するための手段と、
    前記ビットストリームから前記出力レイヤセットの各レイヤを抽出するための手段と、
    前記ビットストリームから前記出力レイヤセットの前記レイヤが依存するレイヤを抽出するための手段と
    を備える、請求項33に記載のデバイス。
  38. 前記出力レイヤセットを決定するための前記手段が、前記記述子から、前記動作点の各々のためのターゲット出力レイヤセットシンタックス要素の値を取り出すための手段を備える、ここにおいて、前記ターゲット出力レイヤセットシンタックス要素が、前記対応する動作点に関連するターゲット出力レイヤセットを指定する、請求項33に記載のデバイス。
  39. 前記出力レイヤセットを決定するための前記手段が、前記記述子から、前記レイヤの各々のためのフラグの値を取り出すための手段を備える、ここにおいて、前記フラグが、前記対応するレイヤが出力レイヤであるかどうかを示す、請求項38に記載のデバイス。
  40. 前記ビットストリームから少なくとも1つのエレメンタリストリームのための1つまたは複数の参照エレメンタリストリームを示す情報を抽出するための手段をさらに備える、請求項33に記載のデバイス。
  41. 前記記述子を抽出するための前記手段が、前記ビットストリームから複数の記述子を抽出するための手段を備える、前記記述子の各々が、前記ビットストリーム中で連続しており、PTL構造のそれぞれのセットと、前記動作点の各々の前記レイヤの各々を前記PTL構造のうちの対応する1つに関連付けるデータとを含む、請求項33に記載のデバイス。
  42. 前記記述子を抽出するための前記手段が、前記ビットストリームのプログラムマップテーブルのprogram_info_lengthフィールドの直後にくる記述子のグループを抽出することを備える、請求項33に記載のデバイス。
  43. 前記記述子を抽出するための前記手段が、前記ビットストリームのプログラムマップテーブルのES_info_lengthフィールドの直後にくる記述子のグループを抽出するための手段を備える、請求項33に記載のデバイス。
  44. 前記ビットストリームのプログラムの1つまたは複数のエレメンタリストリームのためのストリームタイプに基づいて前記記述子が前記ビットストリーム中に含まれるかどうかを決定するための手段をさらに備える、請求項33に記載のデバイス。
  45. 前記ビットストリームのプログラムの少なくとも1つのエレメンタリストリームのためのストリームタイプが、0x27、0x28、0x29、または0x2Aの値を有するとき、前記記述子が前記ビットストリーム中に含まれると決定するための手段をさらに備える、請求項33に記載のデバイス。
  46. 実行されたときに、プロセッサに、
    ビデオデータを含むビットストリームから記述子を抽出することを行わせる命令と、ここにおいて、前記ビットストリームが、前記記述子とは別個の、動作点およびパラメータセットについてのビデオデータの複数のレイヤを含み、したがって、各動作点が、ビデオデータの前記レイヤのうちの1つまたは複数を含む、ここにおいて、前記記述子が、前記動作点についての情報を含む、前記情報が、前記動作点のための関連する出力レイヤセットを含む、ここにおいて、前記プロセッサに前記記述子を抽出することを行わせる前記命令が、前記プロセッサに、
    複数のプロファイル、ティア、およびレベル(PTL)構造を抽出することと、
    前記動作点の各々の前記レイヤの各々を前記PTL構造のうちの対応する1つに関連付けるデータを抽出することと、ここにおいて、前記レイヤの各々を前記PTL構造のうちの前記対応する1つに関連付ける前記データが、前記記述子中の前記PTL構造とは別個である、
    を行わせる命令を備える、
    前記動作点のうちの1つの前記レイヤが対応する前記PTL構造に少なくとも部分的に基づいて前記ビットストリームから前記動作点のうちの前記1つについてのビデオデータを抽出することを行わせる命令と、
    ビデオデコーダに前記抽出されたビデオデータを与えることを行わせる命令と
    を記憶した非一時的コンピュータ可読記憶媒体。
  47. 前記プロセッサに前記ビデオデータを抽出することを行わせる前記命令が、前記プロセッサに、
    前記ビデオデコーダがサポートするビデオコーディング規格の1つまたは複数のプロファイルと、前記ビデオデコーダがサポートする前記ビデオコーディング規格の1つまたは複数のティアと、前記ビデオデコーダがサポートする前記1つまたは複数のティア内の1つまたは複数のレベルとを決定することと、
    前記動作点のうちの前記1つの前記レイヤが対応する前記PTL構造によって示されるように、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記プロファイルのうちの1つを有し、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記ティアのうちの1つを有し、前記動作点のうちの前記1つの前記レイヤの各々が、前記ビデオデコーダがサポートする前記レベルのうちの1つを有するように前記動作点のうちの前記1つを選択することと
    を行わせる命令を備える、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  48. 前記プロセッサに、
    前記PTL構造の各々についての少なくともプロファイル情報と、ティア情報と、レベル情報とを決定するために前記PTL構造を繰返し処理することと、
    前記動作点の各々の前記レイヤの各々について、前記記述子から、前記レイヤのうちの対応する1つについての前記プロファイル、ティア、およびレベル情報を決定するために、前記レイヤのうちの前記対応する1つを前記PTL構造のうちの1つにマッピングするPTL参照インデックスの値を取り出すことと
    を行わせる命令をさらに備える、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  49. 前記記述子が、前記動作点のための関連する区分方式と、前記動作点のための最高時間サブレイヤと、前記動作点を構成するエレメンタリストリームのリストと、前記動作点のための出力レイヤの数と、前記動作点の各エレメンタリストリーム中に含まれているレイヤの前記PTL構造へのマッピングと、前記動作点についてのフレームレート情報とについての情報さらに含む、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  50. 前記プロセッサに前記ビデオデータを抽出することを行わせる前記命令が、前記プロセッサに、
    前記記述子のデータに基づいて前記動作点のうちの前記1つのための出力レイヤセットを決定することと、
    前記ビットストリームから前記出力レイヤセットの各レイヤを抽出することと、
    前記ビットストリームから前記出力レイヤセットの前記レイヤが依存するレイヤを抽出することと
    を行わせる命令を備える、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  51. 前記プロセッサに前記出力レイヤセットを決定することを行わせる前記命令が、前記プロセッサに、前記記述子から、前記動作点の各々のためのターゲット出力レイヤセットシンタックス要素の値を取り出すこと、ここにおいて、前記ターゲット出力レイヤセットシンタックス要素が、前記対応する動作点に関連するターゲット出力レイヤセットを指定する、を行わせる命令を備える、請求項50に記載の非一時的コンピュータ可読記憶媒体。
  52. 前記プロセッサに前記出力レイヤセットを決定することを行わせる前記命令が、前記プロセッサに、前記記述子から、前記レイヤの各々のためのフラグの値を取り出すこと、ここにおいて、前記フラグが、前記対応するレイヤが出力レイヤであるかどうかを示す、を行わせる命令を備える、請求項50に記載の非一時的コンピュータ可読記憶媒体。
  53. 前記プロセッサに、前記ビットストリームから少なくとも1つのエレメンタリストリームのための1つまたは複数の参照エレメンタリストリームを示す情報を抽出することを行わせる命令をさらに備える、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  54. 前記プロセッサに前記記述子を抽出することを行わせる前記命令が、前記プロセッサに、前記ビットストリームから複数の記述子を抽出することを行わせる命令を備える、前記記述子の各々が、前記ビットストリーム中で連続しており、PTL構造のそれぞれのセットと、前記動作点の各々の前記レイヤの各々を前記PTL構造のうちの対応する1つに関連付けるデータとを含む、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  55. 前記プロセッサに前記記述子を抽出することを行わせる前記命令が、前記プロセッサに、前記ビットストリームのプログラムマップテーブルのprogram_info_lengthフィールドの直後にくる記述子のグループを抽出することを行わせる命令を備える、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  56. 前記プロセッサに前記記述子を抽出することを行わせる前記命令が、前記プロセッサに、前記ビットストリームのプログラムマップテーブルのES_info_lengthフィールドの直後にくる記述子のグループを抽出することを行わせる命令を備える、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  57. 前記プロセッサに、前記ビットストリームのプログラムの1つまたは複数のエレメンタリストリームのためのストリームタイプに基づいて前記記述子が前記ビットストリーム中に含まれるかどうかを決定することを行わせる命令をさらに備える、請求項46に記載の非一時的コンピュータ可読記憶媒体。
  58. 前記プロセッサに、前記ビットストリームのプログラムの少なくとも1つのエレメンタリストリームのためのストリームタイプが、値0x27、0x28、0x29、または0x2Aを有するとき、前記記述子が前記ビットストリーム中に含まれると決定することを行わせる命令をさらに備える、請求項46に記載の非一時的コンピュータ可読記憶媒体。
JP2017518948A 2014-10-10 2015-10-09 階層化されたhevcビットストリームの搬送のための動作点 Active JP6594967B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201462062681P 2014-10-10 2014-10-10
US62/062,681 2014-10-10
US201462064428P 2014-10-15 2014-10-15
US62/064,428 2014-10-15
US14/878,783 2015-10-08
US14/878,783 US10306269B2 (en) 2014-10-10 2015-10-08 Operation point for carriage of layered HEVC bitstream
PCT/US2015/054865 WO2016057884A1 (en) 2014-10-10 2015-10-09 Operation point for carriage of layered hevc bitstreams

Publications (3)

Publication Number Publication Date
JP2017535176A JP2017535176A (ja) 2017-11-24
JP2017535176A5 true JP2017535176A5 (ja) 2019-09-26
JP6594967B2 JP6594967B2 (ja) 2019-10-23

Family

ID=54360552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017518948A Active JP6594967B2 (ja) 2014-10-10 2015-10-09 階層化されたhevcビットストリームの搬送のための動作点

Country Status (9)

Country Link
US (1) US10306269B2 (ja)
EP (1) EP3205105B1 (ja)
JP (1) JP6594967B2 (ja)
KR (1) KR102140860B1 (ja)
CN (1) CN106797480B (ja)
AU (1) AU2015330809B2 (ja)
ES (1) ES2741777T3 (ja)
HU (1) HUE044707T2 (ja)
WO (1) WO2016057884A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160112724A1 (en) 2014-10-15 2016-04-21 Qualcomm Incorporated Hrd descriptor and buffer model of data streams for carriage of hevc extensions
US10148969B2 (en) * 2015-02-11 2018-12-04 Qualcomm Incorporated Of sample entry and operation point signalling in a layered video file format
US10764574B2 (en) * 2015-07-01 2020-09-01 Panasonic Intellectual Property Management Co., Ltd. Encoding method, decoding method, encoding apparatus, decoding apparatus, and encoding and decoding apparatus
EP3503564A4 (en) * 2016-08-22 2019-09-04 Sony Corporation TRANSMISSION APPARATUS, TRANSMISSION METHOD, RECEIVING APPARATUS, AND RECEIVING METHOD
KR20180027917A (ko) * 2016-09-07 2018-03-15 삼성전자주식회사 디스플레이장치 및 그 제어방법
GB2554680B (en) * 2016-10-03 2020-04-01 Advanced Risc Mach Ltd Selecting encoding options
GB2567835B (en) 2017-10-25 2020-11-18 Advanced Risc Mach Ltd Selecting encoding options
US11310560B2 (en) * 2019-05-17 2022-04-19 Samsung Electronics Co., Ltd. Bitstream merger and extractor
WO2021063419A1 (en) 2019-10-05 2021-04-08 Beijing Bytedance Network Technology Co., Ltd. Downsampling filter type for chroma blending mask generation
KR20220115958A (ko) 2019-12-26 2022-08-19 바이트댄스 아이엔씨 코딩된 비트스트림들에서의 비디오 계층들의 시그널링에 대한 제약들
BR112022012708A2 (pt) 2019-12-26 2022-09-06 Bytedance Inc Métodos para processamento de vídeo e para armazenar fluxo contínuo de bits, aparelhos de decodificação e de codificação de vídeo, mídias de armazenamento e de gravação legíveis por computador não transitórias, e, método, aparelho ou sistema
EP4066386A4 (en) 2019-12-27 2023-01-25 ByteDance Inc. SIGNALING SUBPICTURES IN VIDEO ENCODING
WO2021129866A1 (en) 2019-12-27 2021-07-01 Beijing Bytedance Network Technology Co., Ltd. Signaling of slice types in video pictures headers
EP4070466A4 (en) 2020-01-09 2023-05-10 ByteDance Inc. SIGNALING A HIGH-LEVEL SYNTAX DISPLAY
AU2021225986A1 (en) 2020-02-28 2022-09-29 Huawei Technologies Co., Ltd. An encoder, a decoder and corresponding methods of signaling and semantics in parameter sets
KR20220156029A (ko) * 2020-03-31 2022-11-24 텔레폰악티에볼라겟엘엠에릭슨(펍) 구문 요소를 사용한 비디오 프로세싱
KR20220030186A (ko) 2020-09-02 2022-03-10 레몬 인크. Vvc 이미지 항목에 포함된 픽처들 및 계층들
EP3965424A1 (en) 2020-09-02 2022-03-09 Lemon Inc. Transition period for image transitions in a media file
WO2022065875A1 (ko) * 2020-09-22 2022-03-31 엘지전자 주식회사 동작점 정보와 출력 계층 세트 정보를 시그널링하는 미디어 파일 생성/수신 방법, 장치 및 미디어 파일을 저장한 컴퓨터 판독 가능한 기록 매체

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8411746B2 (en) * 2009-06-12 2013-04-02 Qualcomm Incorporated Multiview video coding over MPEG-2 systems
US9451252B2 (en) * 2012-01-14 2016-09-20 Qualcomm Incorporated Coding parameter sets and NAL unit headers for video coding
US20140086319A1 (en) * 2012-09-25 2014-03-27 Sony Corporation Video coding system with adaptive upsampling and method of operation thereof
US9992490B2 (en) * 2012-09-26 2018-06-05 Sony Corporation Video parameter set (VPS) syntax re-ordering for easy access of extension parameters
US9774927B2 (en) * 2012-12-21 2017-09-26 Telefonaktiebolaget L M Ericsson (Publ) Multi-layer video stream decoding
US10219006B2 (en) * 2013-01-04 2019-02-26 Sony Corporation JCTVC-L0226: VPS and VPS_extension updates
WO2014107312A1 (en) 2013-01-04 2014-07-10 Sony Corporation Jctvc-l0227: vps_extension with updates of profile-tier-level syntax structure
WO2015076616A1 (ko) * 2013-11-21 2015-05-28 엘지전자 주식회사 신호 송수신 장치 및 신호 송수신 방법
US10567804B2 (en) 2014-01-08 2020-02-18 Qualcomm Incorporated Carriage of HEVC extension bitstreams and buffer model with MPEG-2 systems
US9998765B2 (en) 2014-07-16 2018-06-12 Qualcomm Incorporated Transport stream for carriage of video coding extensions

Similar Documents

Publication Publication Date Title
JP2017535176A5 (ja)
JP6622879B2 (ja) メディアファイルの再生装置、再生方法、及びプログラム
JP2015536115A5 (ja)
JP2015165679A5 (ja)
JP2015527814A5 (ja)
JP2017522779A5 (ja)
GB2550800A (en) Managing data in storage according to a log structure
RU2015131617A (ru) Интерфейсы для прикладного программирования для курирования контента
JP2017509252A5 (ja)
JP2015533054A5 (ja)
WO2017035376A3 (en) Transporting coded audio data
JP2015533052A5 (ja)
JP2017507537A5 (ja)
JP2015035798A5 (ja)
JP2014030187A5 (ja) ファイル生成方法、ファイル生成装置、及びプログラム
JP2017519239A5 (ja)
RU2015115519A (ru) Параметры гипотетического опорного декодера при кодировании видео
JP2017513330A5 (ja)
JP2013533669A5 (ja)
RU2014153777A (ru) Способ обеспечения выбора эпизода видеоматериала и устройство для этого
JP2012530319A5 (ja)
GB2508747A (en) Dynamic network adapter memory resizing and bounding for virtual function translation entry storage
WO2016040357A3 (en) Load balancing of cloned virtual machines
JP2017525316A5 (ja)
WO2018231568A3 (en) System and method for encoding image data and other data types into one data format and decoding of same