JP2017527027A - ヘテロジニアスプロセッサシステムにおけるキャッシュ間のデータ移動 - Google Patents
ヘテロジニアスプロセッサシステムにおけるキャッシュ間のデータ移動 Download PDFInfo
- Publication number
- JP2017527027A JP2017527027A JP2017506322A JP2017506322A JP2017527027A JP 2017527027 A JP2017527027 A JP 2017527027A JP 2017506322 A JP2017506322 A JP 2017506322A JP 2017506322 A JP2017506322 A JP 2017506322A JP 2017527027 A JP2017527027 A JP 2017527027A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- data items
- data
- indication
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000004891 communication Methods 0.000 claims description 69
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/15—Use in a specific computing environment
- G06F2212/154—Networked environment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/283—Plural cache memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/50—Control mechanisms for virtual memory, cache or TLB
- G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/50—Control mechanisms for virtual memory, cache or TLB
- G06F2212/507—Control mechanisms for virtual memory, cache or TLB using speculative control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
本願は、2014年8月5日に出願された、米国特許出願第14/452,058号の優先権を主張する。
Claims (20)
- 複数のデータアイテムを第1のキャッシュ又は第2のキャッシュに移動させる方法であって、
前記第1のキャッシュが前記複数のデータアイテムを要求したという指示を受信することと、
前記第1のキャッシュが前記複数のデータアイテムを要求したことを示す情報を記憶することであって、前記情報は、前記複数のデータアイテムの各々のアドレスを含む、ことと、
前記記憶された情報に少なくとも基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
前記複数のデータアイテムを前記第2のキャッシュに移動させることと、
を備える、方法。 - 前記第2のキャッシュ内の前記複数のデータアイテムのうち少なくとも1つのデータアイテムを前記第1のキャッシュが要求したという指示を受信したことに基づいて、前記複数のデータアイテムを前記第1のキャッシュに移動させることを決定することと、
前記複数のデータアイテムを前記第1のキャッシュに移動させることと、
をさらに備える、請求項1に記載の方法。 - 前記第1のキャッシュが前記複数のデータアイテムを要求したという指示を受信することと、前記複数のデータアイテムを前記第2のキャッシュに移動させることと、の間の期間を決定することと、
前記期間に基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
をさらに備える、請求項2に記載の方法。 - 前記指示は、メモリ読み出し要求、メモリ読み出し/書き込み要求、同期メモリ読み出し要求、同期メモリ読み出し/書き込み要求、及び、カーネル完了信号のうち少なくとも1つである、請求項1に記載の方法。
- 前記決定することは、
前記複数のデータアイテムのうち少なくともいくつかのデータアイテムが前記第1のキャッシュ内で変更されたという指示を受信することと、
前記複数のデータアイテムが前記第1のキャッシュ内で変更されたという指示を受信したことに基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
をさらに備える、請求項1に記載の方法。 - 前記第1のキャッシュは、ライトスルーキャッシュであり、
前記決定することは、
前記複数のデータアイテムのうち1つ以上が前記第1のキャッシュからメモリに書き戻されたという指示を受信することと、
前記複数のデータアイテムのうち1つ以上が前記第1のキャッシュからメモリに書き戻されたという指示を受信したことに基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
をさらに備える、請求項1に記載の方法。 - 前記決定することは、
前記第2のキャッシュが前記複数のデータアイテムのうち1つのデータアイテムを要求したという指示を受信することと、
前記第2のキャッシュが前記複数のデータアイテムのうち1つのデータアイテムを要求したという指示を受信したことに基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
をさらに備える、請求項1に記載の方法。 - 前記第1のキャッシュは第1の種類のプロセッサに関連付けられており、前記第2のキャッシュは第2の種類のプロセッサに関連付けられている、請求項1に記載の方法。
- 複数のデータアイテムを第1のキャッシュ又は第2のキャッシュに移動させるためのシステムであって、
前記複数のデータアイテムを前記第1のキャッシュが要求したという指示を受信することと、
前記複数のデータアイテムを前記第1のキャッシュが要求したことを示す情報を記憶することであって、前記情報は、前記複数のデータアイテムの各々のアドレスを含む、ことと、
前記記憶された情報に少なくとも基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
前記複数のデータアイテムを前記第2のキャッシュに移動させることと、
を行うように構成されている、システム。 - 前記システムは、
前記第1のキャッシュが前記第2のキャッシュ内の前記複数のデータアイテムのうち少なくとも1つのデータアイテムを要求したという指示を受信したことに基づいて、前記複数のデータアイテムを前記第1のキャッシュに移動させることを決定することと、
前記複数のデータアイテムを前記第1のキャッシュに移動させることと、
を行うようにさらに構成されている、請求項9に記載のシステム。 - 前記複数のデータアイテムを前記第1のキャッシュが要求したという指示を受信することと、前記複数のデータアイテムを前記第2のキャッシュに移動させることと、の間の期間を決定することと、
前記期間に基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
をさらに備える、請求項9に記載のシステム。 - 前記指示は、メモリ読み出し要求、メモリ読み出し/書き込み要求、同期メモリ読み出し要求、同期メモリ読み出し/書き込み要求、及び、カーネル完了信号のうち少なくとも1つである、請求項9に記載のシステム。
- 前記決定することは、
前記複数のデータアイテムのうち少なくともいくつかのデータアイテムが前記第1のキャッシュ内で変更されたという指示を受信することと、
前記複数のデータアイテムが前記第1のキャッシュ内で変更されたという指示を受信したことに基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
をさらに備える、請求項9に記載のシステム。 - 前記第1のキャッシュは、ライトスルーキャッシュであり、
前記決定することは、
前記複数のデータアイテムのうち1つ以上が前記第1のキャッシュからメモリに書き戻されたという指示を受信することと、
前記複数のデータアイテムのうち1つ以上が前記第1のキャッシュからメモリに書き戻されたという指示を受信したことに基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
をさらに備える、請求項9に記載のシステム。 - 前記決定することは、
前記第2のキャッシュが前記複数のデータアイテムのうち1つのデータアイテムを要求したという指示を受信することと、
前記第2のキャッシュが前記複数のデータアイテムのうち1つのデータアイテムを要求したという指示を受信したことに基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定することと、
をさらに備える、請求項9に記載のシステム。 - 前記移動させることは、
前記複数のデータアイテムの第1の部分を前記第2のキャッシュに移動させることと、
所定期間待機することと、
前記複数のデータアイテムの残りの部分を前記第2のキャッシュに移動させることと、
をさらに備える、請求項9に記載のシステム。 - 複数のデータアイテムを第1のキャッシュ又は第2のキャッシュに移動させるための集積回路(IC)であって、
1つ以上のデータアイテムを、前記1つ以上のデータアイテムの各々に関連付けられたアドレスを用いて記憶するように構成されたスクラッチパッドメモリと、
前記1つ以上のデータアイテムを記憶するように構成された第1のキャッシュであって、前記1つ以上のデータアイテムのうち何れかのデータアイテムを前記スクラッチパッドメモリにライトスルーするように構成された第1のキャッシュと、
前記1つ以上のデータアイテムを記憶するように構成された第2のキャッシュであって、前記1つ以上のデータアイテムのうち前記データアイテムをスクラッチパッドメモリにライトスルーするように構成された第2のキャッシュと、
前記データアイテムが前記第1のキャッシュに存在することに基づいて前記データアイテムが前記第2のキャッシュに関連付けられたプロセッサによって要求されるのを決定したことに基づいて、前記データアイテムを前記スクラッチパッドメモリから前記第2のキャッシュに移動させるように構成された通信検出器と、
を備える、IC。 - 前記通信検出器は、前記第2のキャッシュ内の前記複数のデータアイテムのうち少なくとも1つのデータアイテムを前記第1のキャッシュが要求したという指示を受信したことに基づいて、前記複数のデータアイテムを前記第1のキャッシュに移動させることを決定し、
前記通信検出器は、前記複数のデータアイテムを前記第1のキャッシュに移動させる、
ように構成されている、請求項17に記載のIC。 - 前記通信検出器は、前記第1のキャッシュが前記複数のデータアイテムを要求したという指示を受信することと、前記複数のデータアイテムを前記第2のキャッシュに移動させることと、の間の期間を決定し、
前記通信検出器は、前記期間に基づいて、前記複数のデータアイテムを前記第2のキャッシュに移動させることを決定する、
ように構成されている、請求項17に記載のIC。 - 前記指示は、メモリ読み出し要求、メモリ読み出し/書き込み要求、同期メモリ読み出し要求、同期メモリ読み出し/書き込み要求、及び、カーネル完了信号のうち少なくとも1つである、請求項18に記載のIC。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/452,058 US9652390B2 (en) | 2014-08-05 | 2014-08-05 | Moving data between caches in a heterogeneous processor system |
US14/452,058 | 2014-08-05 | ||
PCT/US2015/043620 WO2016022566A1 (en) | 2014-08-05 | 2015-08-04 | Moving data between caches in a heterogeneous processor system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017527027A true JP2017527027A (ja) | 2017-09-14 |
JP2017527027A5 JP2017527027A5 (ja) | 2018-09-13 |
JP6453997B2 JP6453997B2 (ja) | 2019-01-16 |
Family
ID=55264432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017506322A Active JP6453997B2 (ja) | 2014-08-05 | 2015-08-04 | ヘテロジニアスプロセッサシステムにおけるキャッシュ間のデータ移動 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9652390B2 (ja) |
EP (1) | EP3178006B1 (ja) |
JP (1) | JP6453997B2 (ja) |
KR (1) | KR102479394B1 (ja) |
WO (1) | WO2016022566A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108269224B (zh) | 2017-01-04 | 2022-04-01 | 意法半导体股份有限公司 | 可重新配置的互连 |
US10402527B2 (en) | 2017-01-04 | 2019-09-03 | Stmicroelectronics S.R.L. | Reconfigurable interconnect |
US11520913B2 (en) * | 2018-05-11 | 2022-12-06 | International Business Machines Corporation | Secure execution support for A.I. systems (and other heterogeneous systems) |
US11029950B2 (en) | 2019-07-03 | 2021-06-08 | International Business Machines Corporation | Reducing latency of common source data movement instructions |
US11593609B2 (en) | 2020-02-18 | 2023-02-28 | Stmicroelectronics S.R.L. | Vector quantization decoding hardware unit for real-time dynamic decompression for parameters of neural networks |
US11531873B2 (en) | 2020-06-23 | 2022-12-20 | Stmicroelectronics S.R.L. | Convolution acceleration with embedded vector decompression |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003044455A (ja) * | 2001-06-21 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | 共用データのリモート割当て解除の通知を提供する不均等メモリ・アクセス(numa)データ処理システム |
US6704842B1 (en) * | 2000-04-12 | 2004-03-09 | Hewlett-Packard Development Company, L.P. | Multi-processor system with proactive speculative data transfer |
US20050080998A1 (en) * | 2003-10-09 | 2005-04-14 | International Business Machines Corporation | Method and apparatus for coherent memory structure of heterogeneous processor systems |
US20090172353A1 (en) * | 2007-12-28 | 2009-07-02 | Optillel Solutions | System and method for architecture-adaptable automatic parallelization of computing code |
US7934054B1 (en) * | 2005-11-15 | 2011-04-26 | Oracle America, Inc. | Re-fetching cache memory enabling alternative operational modes |
JP2012064158A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | メモリ管理装置及びメモリ管理方法 |
JP2013501296A (ja) * | 2009-09-11 | 2013-01-10 | エンパイア テクノロジー ディベロップメント エルエルシー | スレッド移送におけるキャッシュのプレフィル |
US20140040553A1 (en) * | 2012-08-02 | 2014-02-06 | Qualcomm Incorporated | Cache data migration in a multicore processing system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6615322B2 (en) * | 2001-06-21 | 2003-09-02 | International Business Machines Corporation | Two-stage request protocol for accessing remote memory data in a NUMA data processing system |
US20040111563A1 (en) | 2002-12-10 | 2004-06-10 | Edirisooriya Samantha J. | Method and apparatus for cache coherency between heterogeneous agents and limiting data transfers among symmetric processors |
US8473681B2 (en) | 2009-02-17 | 2013-06-25 | Rambus Inc. | Atomic-operation coalescing technique in multi-chip systems |
US8782236B1 (en) * | 2009-06-16 | 2014-07-15 | Amazon Technologies, Inc. | Managing resources using resource expiration data |
KR101662829B1 (ko) | 2009-11-19 | 2016-10-05 | 삼성전자주식회사 | 다중 프로세서 및 그것의 캐시 일관성 관리 장치 및 방법 |
US9218289B2 (en) | 2012-08-06 | 2015-12-22 | Qualcomm Incorporated | Multi-core compute cache coherency with a release consistency memory ordering model |
US20140205012A1 (en) * | 2013-01-21 | 2014-07-24 | Mediatek Inc. | Method and apparatus using software engine and hardware engine collaborated with each other to achieve hybrid video encoding |
US9325639B2 (en) * | 2013-12-17 | 2016-04-26 | At&T Intellectual Property I, L.P. | Hierarchical caching system for lossless network packet capture applications |
US10402331B2 (en) * | 2014-05-29 | 2019-09-03 | Samsung Electronics Co., Ltd. | Systems and methods for implementing a tag-less shared cache and a larger backing cache |
-
2014
- 2014-08-05 US US14/452,058 patent/US9652390B2/en active Active
-
2015
- 2015-08-04 EP EP15828911.6A patent/EP3178006B1/en active Active
- 2015-08-04 JP JP2017506322A patent/JP6453997B2/ja active Active
- 2015-08-04 WO PCT/US2015/043620 patent/WO2016022566A1/en active Application Filing
- 2015-08-04 KR KR1020177006265A patent/KR102479394B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704842B1 (en) * | 2000-04-12 | 2004-03-09 | Hewlett-Packard Development Company, L.P. | Multi-processor system with proactive speculative data transfer |
JP2003044455A (ja) * | 2001-06-21 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | 共用データのリモート割当て解除の通知を提供する不均等メモリ・アクセス(numa)データ処理システム |
US20050080998A1 (en) * | 2003-10-09 | 2005-04-14 | International Business Machines Corporation | Method and apparatus for coherent memory structure of heterogeneous processor systems |
US7934054B1 (en) * | 2005-11-15 | 2011-04-26 | Oracle America, Inc. | Re-fetching cache memory enabling alternative operational modes |
US20090172353A1 (en) * | 2007-12-28 | 2009-07-02 | Optillel Solutions | System and method for architecture-adaptable automatic parallelization of computing code |
JP2013501296A (ja) * | 2009-09-11 | 2013-01-10 | エンパイア テクノロジー ディベロップメント エルエルシー | スレッド移送におけるキャッシュのプレフィル |
JP2012064158A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | メモリ管理装置及びメモリ管理方法 |
US20140040553A1 (en) * | 2012-08-02 | 2014-02-06 | Qualcomm Incorporated | Cache data migration in a multicore processing system |
Also Published As
Publication number | Publication date |
---|---|
JP6453997B2 (ja) | 2019-01-16 |
EP3178006A1 (en) | 2017-06-14 |
KR20170041816A (ko) | 2017-04-17 |
KR102479394B1 (ko) | 2022-12-20 |
EP3178006A4 (en) | 2018-01-24 |
US20160041909A1 (en) | 2016-02-11 |
EP3178006B1 (en) | 2021-05-19 |
US9652390B2 (en) | 2017-05-16 |
WO2016022566A1 (en) | 2016-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6453997B2 (ja) | ヘテロジニアスプロセッサシステムにおけるキャッシュ間のデータ移動 | |
JP6983806B2 (ja) | タグ付きオブジェクトメモリのモニタリング方法及び処理装置 | |
US8706973B2 (en) | Unbounded transactional memory system and method | |
JP6470300B2 (ja) | データ処理のための方法及びプロセッサ | |
JP6280214B2 (ja) | メモリで制御されるデータ移動及びタイミング | |
JP6170553B2 (ja) | 異種プロセッサを使用するアプリケーションに低レイテンシを提供するためのシステムおよび方法 | |
JP6908608B2 (ja) | アプリケーション移行のためのシステム及び方法 | |
KR102106261B1 (ko) | 메모리 컨트롤러의 작동 방법과 이를 포함하는 장치들의 작동 방법들 | |
JP2023507292A (ja) | ゼロ値メモリ圧縮 | |
CN109716305B (zh) | 实现异步高速缓存维护操作的方法、计算设备以及介质 | |
EP2901287B1 (en) | System cache with sticky removal engine | |
US20210224213A1 (en) | Techniques for near data acceleration for a multi-core architecture | |
JP5996828B2 (ja) | コヒーレントバスを介したセマフォ管理シーケンスのパフォーマンスを改善するための方法および装置 | |
JP2018511111A (ja) | ビクティムキャッシュモードを向上させるためのプロセススケジューリング | |
KR20190046891A (ko) | 잠금 후 명령의 추정적 퇴거 | |
US11561906B2 (en) | Rinsing cache lines from a common memory page to memory | |
JP6740719B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
US20140281234A1 (en) | Serving memory requests in cache coherent heterogeneous systems | |
US20140173225A1 (en) | Reducing memory access time in parallel processors | |
US20220197506A1 (en) | Data placement with packet metadata | |
US20190155604A1 (en) | Selective prefetching in multithreaded processing units | |
WO2023055484A1 (en) | Deterministic mixed latency cache | |
KR20240063607A (ko) | 데이터 및 데이터 블록을 제공하는 스왑 메모리 장치, 이의 동작하는 방법, 및 이를 포함하는 전자 장치의 동작하는 방법 | |
JP2023507293A (ja) | システムダイレクトメモリアクセスエンジンのオフロード | |
JP2022540750A (ja) | コンピューティングデバイスのメモリ管理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180803 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180803 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180803 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6453997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |