JP2017527014A - 算術論理ユニットにおいて使用するためのベクトルスケーリング命令 - Google Patents
算術論理ユニットにおいて使用するためのベクトルスケーリング命令 Download PDFInfo
- Publication number
- JP2017527014A JP2017527014A JP2017502104A JP2017502104A JP2017527014A JP 2017527014 A JP2017527014 A JP 2017527014A JP 2017502104 A JP2017502104 A JP 2017502104A JP 2017502104 A JP2017502104 A JP 2017502104A JP 2017527014 A JP2017527014 A JP 2017527014A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- component
- scaling
- exponent
- scaling value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013598 vector Substances 0.000 title claims abstract description 255
- 230000015654 memory Effects 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 46
- 238000007667 floating Methods 0.000 claims description 40
- 238000012545 processing Methods 0.000 description 22
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 238000009877 rendering Methods 0.000 description 6
- 238000010606 normalization Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 101100534231 Xenopus laevis src-b gene Proteins 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 101100191590 Caenorhabditis elegans rpt-2 gene Proteins 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49936—Normalisation mentioned as feature only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5525—Pythagorean sum, i.e. the square root of a sum of squares
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Image Generation (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
ALU24は、ALU24が第1のクロックサイクル(clock cycle)においてスケーリングされたx成分を出力し、第2のクロックサイクルにおいてスケーリングされたy成分を出力し、第3のクロックサイクルにおいてスケーリングされたz成分を出力し得るように、クロックサイクルごとに1つのスケーリングされた成分を出力するように構成され得る。ベクトル50のスケーリングを実行するための例示的な擬似コード(pseudocode)は、次のように表され得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
ベクトルをスケーリングするための方法であって、前記方法は、
少なくとも1つのプロセッサによって、ベクトルの成分を受信することと、ここにおいて、前記ベクトルの前記成分の各々が少なくとも1つの指数を備える、
前記少なくとも1つのプロセッサによって、前記ベクトルの前記成分のそれぞれの指数の中から最大指数を決定することと、
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することと、
前記少なくとも1つのプロセッサの算術論理ユニット(ALU)によって、前記ベクトルの前記成分の前記それぞれの指数の各々から前記スケーリング値を減算することによって、前記ベクトルをスケーリングすることと
を備える、方法。
[C2]
前記ベクトルの前記成分の各々が浮動小数点数を備え、ここにおいて、前記浮動小数点数が、符号ビット、仮数、および前記指数として表される、C1に記載の方法。
[C3]
前記ベクトルが3次元ベクトルを備え、
前記ベクトルの前記成分が、x成分と、y成分と、z成分とを備える、
C1に記載の方法。
[C4]
前記ベクトルをスケーリングすることが、
前記ALUによって、第1のクロックサイクルにおいて前記ベクトルの前記x成分の第1の指数から前記スケーリング値を減算することによって、前記ベクトルの前記x成分をスケーリングすることと、
前記ALUによって、第2のクロックサイクルにおいて前記ベクトルの前記y成分の第2の指数から前記スケーリング値を減算することによって、前記ベクトルの前記y成分をスケーリングすることと、
前記ALUによって、第3のクロックサイクルにおいて前記ベクトルの前記z成分の第3の指数から前記スケーリング値を減算することによって、前記ベクトルの前記z成分をスケーリングすることと
をさらに備える、C3に記載の方法。
[C5]
前記スケーリングされたx成分と、前記スケーリングされたy成分と、前記スケーリングされたz成分とをメモリ中の連続する記憶ロケーションに出力すること
をさらに備える、C4に記載の方法。
[C6]
前記ALUがハードウェアデジタル回路を備える、C1に記載の方法。
[C7]
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することが、
前記最大指数になるように前記スケーリング値を決定することを備える、C1に記載の方法。
[C8]
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することが、
前記最大指数と最大代表指数とに少なくとも部分的に基づいて前記スケーリング値を決定することを備える、C1に記載の方法。
[C9]
ベクトルをスケーリングするための装置であって、前記装置は、
ベクトルの成分を記憶するように構成されたメモリと、ここにおいて、前記ベクトルの前記成分の各々が少なくとも1つの指数を備える、
前記ベクトルの前記成分のそれぞれの指数の中から最大指数を決定することと、
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することと
を行うように構成された少なくとも1つのプロセッサと、
前記ベクトルの前記成分の前記それぞれの指数の各々から前記スケーリング値を減算することによって、前記ベクトルをスケーリングするように構成された算術論理ユニット(ALU)と
を備える、装置。
[C10]
前記ベクトルの前記成分の各々が浮動小数点数を備え、ここにおいて、前記浮動小数点数が、符号ビット、仮数、および前記指数として表される、C9に記載の装置。
[C11]
前記ベクトルが3次元ベクトルを備え、
前記ベクトルの前記成分が、x成分と、y成分と、z成分とを備える、
C9に記載の装置。
[C12]
前記ALUが、
第1のクロックサイクルにおいて前記ベクトルの前記x成分の第1の指数から前記スケーリング値を減算することによって、前記ベクトルの前記x成分をスケーリングすることと、
第2のクロックサイクルにおいて前記ベクトルの前記y成分の第2の指数から前記スケーリング値を減算することによって、前記ベクトルの前記y成分をスケーリングすることと、
第3のクロックサイクルにおいて前記ベクトルの前記z成分の第3の指数から前記スケーリング値を減算することによって、前記ベクトルの前記z成分をスケーリングすることと
を行うように構成された、C11に記載の装置。
[C13]
前記ALUが、
前記スケーリングされたx成分と、前記スケーリングされたy成分と、前記スケーリングされたz成分とを前記メモリ中の連続する記憶ロケーションに出力することを行うように構成された、C12に記載の装置。
[C14]
前記ALUがハードウェアデジタル回路を備える、C9に記載の装置。
[C15]
前記少なくとも1つのプロセッサが、
前記最大指数になるように前記スケーリング値を決定することを行うように構成された、C9に記載の装置。
[C16]
前記少なくとも1つのプロセッサが、
前記最大指数と最大代表指数とに少なくとも部分的に基づいて前記スケーリング値を決定することを行うように構成された、C9に記載の装置。
[C17]
ベクトルをスケーリングするための装置であって、前記装置は、
ベクトルの成分を受信するための手段と、ここにおいて、前記ベクトルの前記成分の各々が少なくとも1つの指数を備える、
前記ベクトルの前記成分のそれぞれの指数の中から最大指数を決定するための手段と、
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定するための手段と、
前記ベクトルの前記成分の前記それぞれの指数の各々から前記スケーリング値を減算することによって、前記ベクトルをスケーリングするための手段と
を備える、装置。
[C18]
前記ベクトルの前記成分の各々が浮動小数点数を備え、ここにおいて、前記浮動小数点数が、符号ビット、仮数、および前記指数として表される、C17に記載の装置。
[C19]
前記ベクトルが3次元ベクトルを備え、
前記ベクトルの前記成分が、x成分と、y成分と、z成分とを備える、
C18に記載の装置。
[C20]
前記ベクトルをスケーリングするための前記手段が、
第1のクロックサイクルにおいて前記ベクトルの前記x成分の第1の指数から前記スケーリング値を減算することによって、前記ベクトルの前記x成分をスケーリングするための手段と、
第2のクロックサイクルにおいて前記ベクトルの前記y成分の第2の指数から前記スケーリング値を減算することによって、前記ベクトルの前記y成分をスケーリングするための手段と、
第3のクロックサイクルにおいて前記ベクトルの前記z成分の第3の指数から前記スケーリング値を減算することによって、前記ベクトルの前記z成分をスケーリングするための手段と
を備える、C19に記載の装置。
[C21]
前記ベクトルをスケーリングするための前記手段が、
前記スケーリングされたx成分と、前記スケーリングされたy成分と、前記スケーリングされたz成分とをメモリ中の連続する記憶ロケーションに出力するための手段をさらに備える、C20に記載の装置。
[C22]
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定するための前記手段が、
前記最大指数になるように前記スケーリング値を決定するための手段を備える、C17に記載の装置。
[C23]
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定するための前記手段が、
前記最大指数と最大代表指数とに少なくとも部分的に基づいて前記スケーリング値を決定するための手段を備える、C17に記載の装置。
[C24]
実行されたとき、1つまたは複数のプログラマブルプロセッサに、
ベクトルの成分を受信することと、ここにおいて、前記ベクトルの前記成分の各々が少なくとも1つの指数を備える、
前記ベクトルの前記成分のそれぞれの指数の中から最大指数を決定することと、
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することと、
前記ベクトルの前記成分の前記それぞれの指数の各々から前記スケーリング値を減算することによって、前記ベクトルをスケーリングすることと
を行わせる命令を記憶するコンピュータ可読記憶媒体。
[C25]
前記ベクトルの前記成分の各々が浮動小数点数を備え、ここにおいて、前記浮動小数点数が、符号ビット、仮数、および前記指数として表される、C24に記載のコンピュータ可読記憶媒体。
[C26]
前記ベクトルが3次元ベクトルを備え、
前記ベクトルの前記成分が、x成分と、y成分と、z成分とを備える、
C24に記載のコンピュータ可読記憶媒体。
[C27]
前記命令が、前記1つまたは複数のプログラマブルプロセッサに、
第1のクロックサイクルにおいて前記ベクトルの前記x成分の第1の指数から前記スケーリング値を減算することによって、前記ベクトルの前記x成分をスケーリングすることと、
第2のクロックサイクルにおいて前記ベクトルの前記y成分の第2の指数から前記スケーリング値を減算することによって、前記ベクトルの前記y成分をスケーリングすることと、
第3のクロックサイクルにおいて前記ベクトルの前記z成分の第3の指数から前記スケーリング値を減算することによって、前記ベクトルの前記z成分をスケーリングすることと
をさらに行わせる、C26に記載のコンピュータ可読記憶媒体。
[C28]
前記命令が、前記1つまたは複数のプログラマブルプロセッサに、
前記スケーリングされたx成分と、前記スケーリングされたy成分と、前記スケーリングされたz成分とをメモリ中の連続する記憶ロケーションに出力することをさらに行わせる、C27に記載のコンピュータ可読記憶媒体。
[C29]
前記命令が、前記1つまたは複数のプログラマブルプロセッサに、
前記最大指数になるように前記スケーリング値を決定することをさらに行わせる、C24に記載のコンピュータ可読記憶媒体。
[C30]
前記命令が、前記1つまたは複数のプログラマブルプロセッサに、
前記最大指数と最大代表指数とに少なくとも部分的に基づいて前記スケーリング値を決定すること
をさらに行わせる、C24に記載のコンピュータ可読記憶媒体。
Claims (30)
- ベクトルをスケーリングするための方法であって、前記方法は、
少なくとも1つのプロセッサによって、ベクトルの成分を受信することと、ここにおいて、前記ベクトルの前記成分の各々が少なくとも1つの指数を備える、
前記少なくとも1つのプロセッサによって、前記ベクトルの前記成分のそれぞれの指数の中から最大指数を決定することと、
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することと、
前記少なくとも1つのプロセッサの算術論理ユニット(ALU)によって、前記ベクトルの前記成分の前記それぞれの指数の各々から前記スケーリング値を減算することによって、前記ベクトルをスケーリングすることと
を備える、方法。 - 前記ベクトルの前記成分の各々が浮動小数点数を備え、ここにおいて、前記浮動小数点数が、符号ビット、仮数、および前記指数として表される、請求項1に記載の方法。
- 前記ベクトルが3次元ベクトルを備え、
前記ベクトルの前記成分が、x成分と、y成分と、z成分とを備える、
請求項1に記載の方法。 - 前記ベクトルをスケーリングすることが、
前記ALUによって、第1のクロックサイクルにおいて前記ベクトルの前記x成分の第1の指数から前記スケーリング値を減算することによって、前記ベクトルの前記x成分をスケーリングすることと、
前記ALUによって、第2のクロックサイクルにおいて前記ベクトルの前記y成分の第2の指数から前記スケーリング値を減算することによって、前記ベクトルの前記y成分をスケーリングすることと、
前記ALUによって、第3のクロックサイクルにおいて前記ベクトルの前記z成分の第3の指数から前記スケーリング値を減算することによって、前記ベクトルの前記z成分をスケーリングすることと
をさらに備える、請求項3に記載の方法。 - 前記スケーリングされたx成分と、前記スケーリングされたy成分と、前記スケーリングされたz成分とをメモリ中の連続する記憶ロケーションに出力すること
をさらに備える、請求項4に記載の方法。 - 前記ALUがハードウェアデジタル回路を備える、請求項1に記載の方法。
- 前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することが、
前記最大指数になるように前記スケーリング値を決定すること
を備える、請求項1に記載の方法。 - 前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することが、
前記最大指数と最大代表指数とに少なくとも部分的に基づいて前記スケーリング値を決定すること
を備える、請求項1に記載の方法。 - ベクトルをスケーリングするための装置であって、前記装置は、
ベクトルの成分を記憶するように構成されたメモリと、ここにおいて、前記ベクトルの前記成分の各々が少なくとも1つの指数を備える、
前記ベクトルの前記成分のそれぞれの指数の中から最大指数を決定することと、
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することと
を行うように構成された少なくとも1つのプロセッサと、
前記ベクトルの前記成分の前記それぞれの指数の各々から前記スケーリング値を減算することによって、前記ベクトルをスケーリングするように構成された算術論理ユニット(ALU)と
を備える、装置。 - 前記ベクトルの前記成分の各々が浮動小数点数を備え、ここにおいて、前記浮動小数点数が、符号ビット、仮数、および前記指数として表される、請求項9に記載の装置。
- 前記ベクトルが3次元ベクトルを備え、
前記ベクトルの前記成分が、x成分と、y成分と、z成分とを備える、
請求項9に記載の装置。 - 前記ALUが、
第1のクロックサイクルにおいて前記ベクトルの前記x成分の第1の指数から前記スケーリング値を減算することによって、前記ベクトルの前記x成分をスケーリングすることと、
第2のクロックサイクルにおいて前記ベクトルの前記y成分の第2の指数から前記スケーリング値を減算することによって、前記ベクトルの前記y成分をスケーリングすることと、
第3のクロックサイクルにおいて前記ベクトルの前記z成分の第3の指数から前記スケーリング値を減算することによって、前記ベクトルの前記z成分をスケーリングすることと
を行うように構成された、請求項11に記載の装置。 - 前記ALUが、
前記スケーリングされたx成分と、前記スケーリングされたy成分と、前記スケーリングされたz成分とを前記メモリ中の連続する記憶ロケーションに出力すること
を行うように構成された、請求項12に記載の装置。 - 前記ALUがハードウェアデジタル回路を備える、請求項9に記載の装置。
- 前記少なくとも1つのプロセッサが、
前記最大指数になるように前記スケーリング値を決定すること
を行うように構成された、請求項9に記載の装置。 - 前記少なくとも1つのプロセッサが、
前記最大指数と最大代表指数とに少なくとも部分的に基づいて前記スケーリング値を決定すること
を行うように構成された、請求項9に記載の装置。 - ベクトルをスケーリングするための装置であって、前記装置は、
ベクトルの成分を受信するための手段と、ここにおいて、前記ベクトルの前記成分の各々が少なくとも1つの指数を備える、
前記ベクトルの前記成分のそれぞれの指数の中から最大指数を決定するための手段と、
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定するための手段と、
前記ベクトルの前記成分の前記それぞれの指数の各々から前記スケーリング値を減算することによって、前記ベクトルをスケーリングするための手段と
を備える、装置。 - 前記ベクトルの前記成分の各々が浮動小数点数を備え、ここにおいて、前記浮動小数点数が、符号ビット、仮数、および前記指数として表される、請求項17に記載の装置。
- 前記ベクトルが3次元ベクトルを備え、
前記ベクトルの前記成分が、x成分と、y成分と、z成分とを備える、
請求項18に記載の装置。 - 前記ベクトルをスケーリングするための前記手段が、
第1のクロックサイクルにおいて前記ベクトルの前記x成分の第1の指数から前記スケーリング値を減算することによって、前記ベクトルの前記x成分をスケーリングするための手段と、
第2のクロックサイクルにおいて前記ベクトルの前記y成分の第2の指数から前記スケーリング値を減算することによって、前記ベクトルの前記y成分をスケーリングするための手段と、
第3のクロックサイクルにおいて前記ベクトルの前記z成分の第3の指数から前記スケーリング値を減算することによって、前記ベクトルの前記z成分をスケーリングするための手段と
を備える、請求項19に記載の装置。 - 前記ベクトルをスケーリングするための前記手段が、
前記スケーリングされたx成分と、前記スケーリングされたy成分と、前記スケーリングされたz成分とをメモリ中の連続する記憶ロケーションに出力するための手段
をさらに備える、請求項20に記載の装置。 - 前記最大指数に少なくとも部分的に基づいてスケーリング値を決定するための前記手段が、
前記最大指数になるように前記スケーリング値を決定するための手段
を備える、請求項17に記載の装置。 - 前記最大指数に少なくとも部分的に基づいてスケーリング値を決定するための前記手段が、
前記最大指数と最大代表指数とに少なくとも部分的に基づいて前記スケーリング値を決定するための手段
を備える、請求項17に記載の装置。 - 実行されたとき、1つまたは複数のプログラマブルプロセッサに、
ベクトルの成分を受信することと、ここにおいて、前記ベクトルの前記成分の各々が少なくとも1つの指数を備える、
前記ベクトルの前記成分のそれぞれの指数の中から最大指数を決定することと、
前記最大指数に少なくとも部分的に基づいてスケーリング値を決定することと、
前記ベクトルの前記成分の前記それぞれの指数の各々から前記スケーリング値を減算することによって、前記ベクトルをスケーリングすることと
を行わせる命令を記憶するコンピュータ可読記憶媒体。 - 前記ベクトルの前記成分の各々が浮動小数点数を備え、ここにおいて、前記浮動小数点数が、符号ビット、仮数、および前記指数として表される、請求項24に記載のコンピュータ可読記憶媒体。
- 前記ベクトルが3次元ベクトルを備え、
前記ベクトルの前記成分が、x成分と、y成分と、z成分とを備える、
請求項24に記載のコンピュータ可読記憶媒体。 - 前記命令が、前記1つまたは複数のプログラマブルプロセッサに、
第1のクロックサイクルにおいて前記ベクトルの前記x成分の第1の指数から前記スケーリング値を減算することによって、前記ベクトルの前記x成分をスケーリングすることと、
第2のクロックサイクルにおいて前記ベクトルの前記y成分の第2の指数から前記スケーリング値を減算することによって、前記ベクトルの前記y成分をスケーリングすることと、
第3のクロックサイクルにおいて前記ベクトルの前記z成分の第3の指数から前記スケーリング値を減算することによって、前記ベクトルの前記z成分をスケーリングすることと
をさらに行わせる、請求項26に記載のコンピュータ可読記憶媒体。 - 前記命令が、前記1つまたは複数のプログラマブルプロセッサに、
前記スケーリングされたx成分と、前記スケーリングされたy成分と、前記スケーリングされたz成分とをメモリ中の連続する記憶ロケーションに出力すること
をさらに行わせる、請求項27に記載のコンピュータ可読記憶媒体。 - 前記命令が、前記1つまたは複数のプログラマブルプロセッサに、
前記最大指数になるように前記スケーリング値を決定すること
をさらに行わせる、請求項24に記載のコンピュータ可読記憶媒体。 - 前記命令が、前記1つまたは複数のプログラマブルプロセッサに、
前記最大指数と最大代表指数とに少なくとも部分的に基づいて前記スケーリング値を決定すること
をさらに行わせる、請求項24に記載のコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/331,991 | 2014-07-15 | ||
US14/331,991 US20160019027A1 (en) | 2014-07-15 | 2014-07-15 | Vector scaling instructions for use in an arithmetic logic unit |
PCT/US2015/036960 WO2016010681A1 (en) | 2014-07-15 | 2015-06-22 | Vector scaling instructions for use in an arithmetic logic unit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017527014A true JP2017527014A (ja) | 2017-09-14 |
JP2017527014A5 JP2017527014A5 (ja) | 2018-07-12 |
JP6542352B2 JP6542352B2 (ja) | 2019-07-10 |
Family
ID=53541917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017502104A Active JP6542352B2 (ja) | 2014-07-15 | 2015-06-22 | 算術論理ユニットにおいて使用するためのベクトルスケーリング命令 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20160019027A1 (ja) |
EP (1) | EP3170069B1 (ja) |
JP (1) | JP6542352B2 (ja) |
CN (1) | CN106489131A (ja) |
ES (1) | ES2750977T3 (ja) |
HU (1) | HUE047059T2 (ja) |
WO (1) | WO2016010681A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108153514A (zh) * | 2017-12-19 | 2018-06-12 | 北京云知声信息技术有限公司 | 一种浮点向量加速方法及装置 |
US20200371784A1 (en) * | 2019-05-24 | 2020-11-26 | Texas Instruments Incorporated | Vector floating-point scale |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08101919A (ja) * | 1994-09-30 | 1996-04-16 | Sony Corp | 数値変換装置および座標値整数化装置 |
JPH09212362A (ja) * | 1996-01-31 | 1997-08-15 | Hitachi Ltd | マイクロプロセッサ |
JPH1124887A (ja) * | 1997-07-01 | 1999-01-29 | Sega Enterp Ltd | ベクトル正規化演算器、ベクトル正規化演算方法及び記録媒体 |
JP2002149397A (ja) * | 2000-11-13 | 2002-05-24 | Nec Microsystems Ltd | 固定小数点データ生成方法及び固定小数点データ生成回路 |
JP2003177960A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 演算装置及び記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6614431B1 (en) * | 2001-01-18 | 2003-09-02 | David J. Collodi | Method and system for improved per-pixel shading in a computer graphics system |
US7154848B2 (en) * | 2002-05-29 | 2006-12-26 | General Dynamics Corporation | Methods and apparatus for generating a multiplexed communication signal |
US8326904B2 (en) * | 2009-01-27 | 2012-12-04 | International Business Machines Corporation | Trigonometric summation vector execution unit |
GB2483902B (en) * | 2010-09-24 | 2018-10-24 | Advanced Risc Mach Ltd | Vector floating point argument reduction |
US20140136582A1 (en) * | 2012-11-12 | 2014-05-15 | Futurewei Technologies, Inc. | Method and apparatus for digital automatic gain control |
-
2014
- 2014-07-15 US US14/331,991 patent/US20160019027A1/en not_active Abandoned
-
2015
- 2015-06-22 JP JP2017502104A patent/JP6542352B2/ja active Active
- 2015-06-22 ES ES15736718T patent/ES2750977T3/es active Active
- 2015-06-22 HU HUE15736718A patent/HUE047059T2/hu unknown
- 2015-06-22 CN CN201580036964.4A patent/CN106489131A/zh active Pending
- 2015-06-22 WO PCT/US2015/036960 patent/WO2016010681A1/en active Application Filing
- 2015-06-22 EP EP15736718.6A patent/EP3170069B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08101919A (ja) * | 1994-09-30 | 1996-04-16 | Sony Corp | 数値変換装置および座標値整数化装置 |
JPH09212362A (ja) * | 1996-01-31 | 1997-08-15 | Hitachi Ltd | マイクロプロセッサ |
JPH1124887A (ja) * | 1997-07-01 | 1999-01-29 | Sega Enterp Ltd | ベクトル正規化演算器、ベクトル正規化演算方法及び記録媒体 |
JP2002149397A (ja) * | 2000-11-13 | 2002-05-24 | Nec Microsystems Ltd | 固定小数点データ生成方法及び固定小数点データ生成回路 |
JP2003177960A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 演算装置及び記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN106489131A (zh) | 2017-03-08 |
WO2016010681A1 (en) | 2016-01-21 |
JP6542352B2 (ja) | 2019-07-10 |
EP3170069B1 (en) | 2019-07-24 |
ES2750977T3 (es) | 2020-03-30 |
HUE047059T2 (hu) | 2020-04-28 |
US20160019027A1 (en) | 2016-01-21 |
EP3170069A1 (en) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6273380B2 (ja) | レイトレーシングアプリケーションにおけるツリー横断のための開始ノード決定 | |
JP6495378B2 (ja) | 選択的ラスタライゼーション | |
JP6271768B2 (ja) | 共有されるデータチャネルを用いるシェーダパイプライン | |
JP6595101B2 (ja) | 後期深度試験と保守的深度試験との間の動的切替え | |
JP6193531B1 (ja) | 融合された乗算−加算演算のエミュレーション | |
JP6325756B2 (ja) | 単一パスの表面スプラッティング | |
CN108701367B (zh) | 单遍次包围体阶层光栅化 | |
JP2018514855A (ja) | ハイブリッド2d/3dグラフィックスレンダリング | |
TW201407534A (zh) | 鑲嵌後邊緣快取 | |
US9779471B2 (en) | Transparent pixel format converter | |
JP6542352B2 (ja) | 算術論理ユニットにおいて使用するためのベクトルスケーリング命令 | |
US10089708B2 (en) | Constant multiplication with texture unit of graphics processing unit | |
CN111127620B (zh) | 一种生成半球域采样模式的方法、装置及计算机存储介质 | |
US10157443B1 (en) | Deferred batching of incremental constant loads | |
US20200004533A1 (en) | High performance expression evaluator unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180530 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6542352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |