JP2017515211A - クロックのスピードを設定するための装置および方法 - Google Patents
クロックのスピードを設定するための装置および方法 Download PDFInfo
- Publication number
- JP2017515211A JP2017515211A JP2016559413A JP2016559413A JP2017515211A JP 2017515211 A JP2017515211 A JP 2017515211A JP 2016559413 A JP2016559413 A JP 2016559413A JP 2016559413 A JP2016559413 A JP 2016559413A JP 2017515211 A JP2017515211 A JP 2017515211A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- speed
- clock speed
- computing device
- generalized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
105 バス
110 プロセッサ
115 入力デバイス
120 出力デバイス
121 ディスプレイデバイス
125 記憶デバイス
130 通信サブシステム
133 SMMU
135 ワーキングメモリ
140 オペレーティングシステム
145 アプリケーション
200 コンピューティング環境
202 実行環境鍵オーナ、EE1鍵オーナ
204 実行環境鍵オーナ、EE2鍵オーナ
206 実行環境鍵オーナ、EEN鍵オーナ
210 EEデータオーナ、EE1データオーナ、実行環境データオーナ
212 EEデータオーナ、EE2データオーナ、実行環境データオーナ
214 EEデータオーナ、EENデータオーナ、実行環境データオーナ
220 プロセッサ、暗号プロセッサ
224 鍵テーブル
230 コマンドチャネル
232 コマンドチャネル
234 コマンドチャネル
236 スケジューラ
237 クロック投票ブロック
238 クロック票
239 暗号ライブラリ
240 入力ドメイン
241 クロック
242 オーディオデータ
244 ハイレベルオペレーティングシステムデータ(HLOS)
246 ビデオデータ
250 出力ドメイン
252 オーディオデータ
254 ハイレベルオペレーティングシステムデータ(HLOS)
256 ビデオデータ
310 帯域幅要求1
312 帯域幅要求2
314 帯域幅要求N
320 加算関数
330 レベル化されたスピード
332 TOTAL_BW_REQ、総帯域幅要求
400 表
410 EE1
412 EE2
414 EE3
416 クロックレート
500 方法プロセス
Claims (25)
- クロックスピードを設定するための方法であって、
複数の異なる実行環境からの、要求される帯域幅に対する複数の票を受け取るステップと、
前記要求される帯域幅を合計するステップと、
前記要求される帯域幅の和に基づいて、前記クロックスピードを設定するステップと
を含む、方法。 - クロックがレベル化されたスピードを含む、請求項1に記載の方法。
- 前記クロックがレベル化されたスピードを含む場合、前記要求される帯域幅の前記和に基づいて、その次に最も高いレベル化されたスピードを前記クロックスピードとして選択するステップをさらに含む、請求項2に記載の方法。
- 前記要求される帯域幅の各々が、一般化されたクロックスピードとしてのものである、請求項1に記載の方法。
- 前記一般化されたクロックスピードが、低、中間、または高のうちの少なくとも1つのレベルを含む、請求項4に記載の方法。
- 前記要求される一般化されたクロックスピードに基づいて、その次に最も高いレベルの一般化されたクロックスピードをクロックのスピードとして選択するステップをさらに含む、請求項5に記載の方法。
- プロセッサによって実行されると、前記プロセッサに、
複数の異なる実行環境からの、要求される帯域幅に対する複数の票を受け取ることと、
前記要求される帯域幅を合計することと、
前記要求される帯域幅の和に基づいて、クロックスピードを設定することと
を行わせるコードを含む、非一時的なコンピュータ可読記憶媒体。 - クロックがレベル化されたスピードを含む、請求項7に記載のコンピュータ可読記憶媒体。
- 前記クロックがレベル化されたスピードを含む場合、前記要求される帯域幅の前記和に基づいて、その次に最も高いレベル化されたスピードを前記クロックスピードとして選択するためのコードをさらに備える、請求項8に記載のコンピュータ可読記憶媒体。
- 前記要求される帯域幅の各々が、一般化されたクロックスピードとしてのものである、請求項7に記載のコンピュータ可読記憶媒体。
- 前記一般化されたクロックスピードが、低、中間、または高のうちの少なくとも1つのレベルを含む、請求項10に記載のコンピュータ可読記憶媒体。
- 前記要求される一般化されたクロックスピードに基づいて、その次に最も高いレベルの一般化されたクロックスピードをクロックのスピードとして選択するためのコードをさらに備える、請求項11に記載のコンピュータ可読記憶媒体。
- プロセッサと、
前記プロセッサのスケジューラであって、
複数の異なる実行環境からの、要求される帯域幅に対する複数の票を受け取ることと、
前記要求される帯域幅を合計することと、
前記要求される帯域幅の和に基づいて、クロックスピードを設定することと
を行うように構成されるスケジューラと
を備える、コンピューティングデバイス。 - クロックがレベル化されたスピードを含む、請求項13に記載のコンピューティングデバイス。
- 前記クロックがレベル化されたスピードを含む場合、前記スケジューラが、前記要求される帯域幅の前記和に基づいて、その次に最も高いレベル化されたスピードを前記クロックスピードとして選択することを行うように構成される、請求項14に記載のコンピューティングデバイス。
- 前記要求される帯域幅の各々が、一般化されたクロックスピードとしてのものである、請求項13に記載のコンピューティングデバイス。
- 前記一般化されたクロックスピードが、低、中間、または高のうちの少なくとも1つのレベルを含む、請求項16に記載のコンピューティングデバイス。
- 前記スケジューラが、前記要求される一般化されたクロックスピードに基づいて、その次に最も高いレベルの一般化されたクロックスピードをクロックのスピードとして選択することを行うように構成される、請求項17に記載のコンピューティングデバイス。
- 複数の異なる実行環境からの、要求される帯域幅に対する複数の票を受け取るための手段と、
前記要求される帯域幅を合計するための手段と、
前記要求される帯域幅の和に基づいて、クロックスピードを設定するための手段と
を備える、コンピューティングデバイス。 - クロックがレベル化されたスピードを含む、請求項19に記載のコンピューティングデバイス。
- 前記クロックがレベル化されたスピードを含む場合、前記要求される帯域幅の前記和に基づいて、その次に最も高いレベル化されたスピードを前記クロックスピードとして選択するための手段をさらに備える、請求項20に記載のコンピューティングデバイス。
- 前記要求される帯域幅の各々が、一般化されたクロックスピードとしてのものである、請求項19に記載のコンピューティングデバイス。
- 前記一般化されたクロックスピードが、低、中間、または高のうちの少なくとも1つのレベルを含む、請求項22に記載のコンピューティングデバイス。
- 前記要求される一般化されたクロックスピードに基づいて、その次に最も高いレベルの一般化されたクロックスピードをクロックのスピードとして選択するための手段をさらに備える、請求項23に記載のコンピューティングデバイス。
- 前記実行環境の各々がデータオーナである、請求項19に記載のコンピューティングデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/244,626 | 2014-04-03 | ||
US14/244,626 US9547331B2 (en) | 2014-04-03 | 2014-04-03 | Apparatus and method to set the speed of a clock |
PCT/US2015/023123 WO2015153372A1 (en) | 2014-04-03 | 2015-03-27 | Apparatus and method to set the speed of a clock |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017515211A true JP2017515211A (ja) | 2017-06-08 |
JP6194430B2 JP6194430B2 (ja) | 2017-09-06 |
Family
ID=52823875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016559413A Active JP6194430B2 (ja) | 2014-04-03 | 2015-03-27 | クロックのスピードを設定するための装置および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9547331B2 (ja) |
EP (1) | EP3126930A1 (ja) |
JP (1) | JP6194430B2 (ja) |
KR (1) | KR101835872B1 (ja) |
CN (1) | CN106104413B (ja) |
WO (1) | WO2015153372A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9256275B2 (en) * | 2010-09-01 | 2016-02-09 | Apple Inc. | Media playback power management devices and methods |
US9778871B1 (en) * | 2016-03-27 | 2017-10-03 | Qualcomm Incorporated | Power-reducing memory subsystem having a system cache and local resource management |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080028249A1 (en) * | 2006-03-31 | 2008-01-31 | Agrawal Parag V | System and method for adaptive frequency scaling |
JP2009175788A (ja) * | 2008-01-21 | 2009-08-06 | Hitachi Ltd | サーバの消費電力制御装置、サーバの消費電力制御方法及びコンピュータプログラム |
US8539132B2 (en) * | 2011-05-16 | 2013-09-17 | Qualcomm Innovation Center, Inc. | Method and system for dynamically managing a bus of a portable computing device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6901491B2 (en) | 2001-10-22 | 2005-05-31 | Sun Microsystems, Inc. | Method and apparatus for integration of communication links with a remote direct memory access protocol |
WO2004034325A1 (en) * | 2002-10-09 | 2004-04-22 | Koninklijke Philips Electronics N.V. | Localisation of image tampering |
JP4033066B2 (ja) * | 2003-05-07 | 2008-01-16 | ソニー株式会社 | 周波数制御装置、情報処理装置、周波数制御方法及びプログラム |
US7640446B1 (en) | 2003-09-29 | 2009-12-29 | Marvell International Ltd. | System-on-chip power reduction through dynamic clock frequency |
US7330988B2 (en) | 2004-06-30 | 2008-02-12 | Sun Microsystems, Inc. | Method and apparatus for power throttling in a multi-thread processor |
US7721127B2 (en) | 2006-03-28 | 2010-05-18 | Mips Technologies, Inc. | Multithreaded dynamic voltage-frequency scaling microprocessor |
US7886131B1 (en) | 2006-08-14 | 2011-02-08 | Marvell International Ltd. | Multithread processor with thread based throttling |
US20080147357A1 (en) | 2006-12-15 | 2008-06-19 | Iintrinisyc Software International | System and method of assessing performance of a processor |
US8255721B2 (en) | 2008-06-19 | 2012-08-28 | Intel Corporation | Seamless frequency sequestering |
KR101622195B1 (ko) | 2009-11-05 | 2016-05-18 | 삼성전자주식회사 | 동적 버스 클럭을 제어하기 위한 장치 및 방법 |
US8250395B2 (en) | 2009-11-12 | 2012-08-21 | International Business Machines Corporation | Dynamic voltage and frequency scaling (DVFS) control for simultaneous multi-threading (SMT) processors |
US8782653B2 (en) | 2010-03-26 | 2014-07-15 | Virtualmetrix, Inc. | Fine grain performance resource management of computer systems |
US8862918B2 (en) | 2011-07-01 | 2014-10-14 | Intel Corporation | Efficient frequency boost operation |
-
2014
- 2014-04-03 US US14/244,626 patent/US9547331B2/en active Active
-
2015
- 2015-03-27 KR KR1020167027324A patent/KR101835872B1/ko active IP Right Grant
- 2015-03-27 EP EP15715619.1A patent/EP3126930A1/en not_active Withdrawn
- 2015-03-27 JP JP2016559413A patent/JP6194430B2/ja active Active
- 2015-03-27 CN CN201580013653.6A patent/CN106104413B/zh active Active
- 2015-03-27 WO PCT/US2015/023123 patent/WO2015153372A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080028249A1 (en) * | 2006-03-31 | 2008-01-31 | Agrawal Parag V | System and method for adaptive frequency scaling |
JP2009175788A (ja) * | 2008-01-21 | 2009-08-06 | Hitachi Ltd | サーバの消費電力制御装置、サーバの消費電力制御方法及びコンピュータプログラム |
US8539132B2 (en) * | 2011-05-16 | 2013-09-17 | Qualcomm Innovation Center, Inc. | Method and system for dynamically managing a bus of a portable computing device |
Also Published As
Publication number | Publication date |
---|---|
US9547331B2 (en) | 2017-01-17 |
CN106104413A (zh) | 2016-11-09 |
CN106104413B (zh) | 2018-05-04 |
KR20160140696A (ko) | 2016-12-07 |
WO2015153372A1 (en) | 2015-10-08 |
EP3126930A1 (en) | 2017-02-08 |
KR101835872B1 (ko) | 2018-03-07 |
JP6194430B2 (ja) | 2017-09-06 |
US20150286242A1 (en) | 2015-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101465966B1 (ko) | 클라우드 환경에서의 데이터 암호화 처리 장치 및 방법 | |
US20130322648A1 (en) | Multi-stream-multipoint-jack audio streaming | |
US20180309749A1 (en) | Retrieval of data across multiple partitions of a storage device using digital signatures | |
US10531286B2 (en) | Methods and systems for auto-completion of anonymized strings | |
EP2897366A1 (en) | Techniques for secure provisioning of a digital content protection scheme | |
WO2014037845A1 (en) | Method and apparatus for delivering encrypted content to web browsers based on entropy of the content | |
JP6194430B2 (ja) | クロックのスピードを設定するための装置および方法 | |
JP6440721B2 (ja) | コンピューティングデバイスによるアプリケーションの使用の認証 | |
CN108985109A (zh) | 一种数据存储方法及装置 | |
US9779262B2 (en) | Apparatus and method to decrypt file segments in parallel | |
US11838399B2 (en) | Anonymous aggregation service for sensitive data | |
US11722295B2 (en) | Methods, apparatus, and articles of manufacture to securely audit communications | |
EP3155821B1 (en) | Video content tracking | |
CN108111501B (zh) | 作弊流量的控制方法、装置和计算机设备 | |
US9342331B2 (en) | Secure virtualized mobile cellular device | |
US20110264760A1 (en) | Method and apparatus providing for output of a content package by an application based at least in part on a content type selection and one or more contextual characteristics | |
CN110851754A (zh) | 网页访问方法及系统、计算机系统和计算机可读存储介质 | |
US20240054529A1 (en) | Incentive-Based Advertising for a Unique Verified Individual | |
US9607178B2 (en) | Protection against key tampering | |
US20230322185A1 (en) | Group Sharing of a Secure Digital Car Key | |
CN104468573B (zh) | 一种可信云终端装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170302 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170302 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6194430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |