JP2017220602A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2017220602A JP2017220602A JP2016115003A JP2016115003A JP2017220602A JP 2017220602 A JP2017220602 A JP 2017220602A JP 2016115003 A JP2016115003 A JP 2016115003A JP 2016115003 A JP2016115003 A JP 2016115003A JP 2017220602 A JP2017220602 A JP 2017220602A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- separation groove
- forming step
- back surface
- device chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 14
- 238000000926 separation method Methods 0.000 claims abstract description 70
- 238000007689 inspection Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 46
- 238000005520 cutting process Methods 0.000 claims description 27
- 239000002346 layers by function Substances 0.000 claims description 18
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 78
- 239000000523 sample Substances 0.000 description 10
- 230000002950 deficient Effects 0.000 description 8
- 239000002390 adhesive tape Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Dicing (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
本発明は、機能層が基板の表面に積層され複数の電極を備えたデバイスが分割予定ラインによって区画された複数の領域に形成されたウエーハを、デバイスが基板によって支持されたデバイスチップに加工するウエーハの加工方法に関する。 The present invention processes a wafer in which a functional layer is laminated on a surface of a substrate and a device having a plurality of electrodes is formed in a plurality of regions defined by division lines into a device chip in which the device is supported by the substrate. The present invention relates to a wafer processing method.
機能層が基板の表面に積層され複数の電極を備えたデバイスが分割予定ラインによって区画された複数の領域に形成されたウエーハは、切削ブレードを回転可能に備えたダイシング装置、またはレーザー光線を照射するレーザー加工装置によってデバイスが基板で支持されたデバイスチップに分割され携帯電話、パソコン等の電気機器に利用される。 A wafer in which a functional layer is laminated on the surface of a substrate and a device having a plurality of electrodes is formed in a plurality of regions divided by a predetermined division line irradiates a dicing apparatus having a cutting blade or a laser beam. A device is divided into device chips supported by a substrate by a laser processing apparatus, and is used for electric devices such as a mobile phone and a personal computer.
ウエーハの基板表面には、デバイスを構成する機能層の配線間を埋める絶縁物である層間絶縁膜（ＩＤＬ）が形成されており、ウエーハを切削ブレードによって切削する際の衝撃がダメージを与え、該層間絶縁膜を剥離させたり、損傷を生じさせたりし、分割予定ラインに隣接して配設されるデバイスが不良となる場合がある。 On the substrate surface of the wafer, an interlayer insulating film (IDL), which is an insulator that fills between the wirings of the functional layers constituting the device, is formed, and the impact when the wafer is cut by a cutting blade damages the wafer. In some cases, an interlayer insulating film is peeled off or damage is caused, and a device disposed adjacent to a division planned line becomes defective.
また、上述した機能層が低誘電率絶縁体（Ｌｏｗ−ｋ膜）で構成されている場合は、上記現象がより顕著となることから、レーザー光線の集光点を分割予定ラインの両側に位置付けて照射し機能層を溶断して２条の浅溝を分割予定ラインに沿って形成した後、切削ブレードを２条の該浅溝の中央に位置付けてウエーハを個々のデバイスチップに分割するようにする技術（例えば、特許文献１を参照。）も提案されているが、デバイスチップの不良を完全に排除することはできない。 In addition, when the above-described functional layer is composed of a low dielectric constant insulator (Low-k film), the above phenomenon becomes more prominent. Therefore, the condensing points of the laser beam are positioned on both sides of the division line. After irradiation and fusing the functional layer to form two shallow grooves along the line to be divided, the cutting blade is positioned at the center of the two shallow grooves to divide the wafer into individual device chips. A technique (see, for example, Patent Document 1) has also been proposed, but a device chip failure cannot be completely eliminated.
ウエーハ上に形成されるデバイスの不良を検出する手段としては、プローバが知られている。該プローバは、ウエーハ上に形成されるデバイスの電極と接触する複数のプローブ針と、該プローブ針と電気的に接続されるテスターからなり、テスターから送られる電気信号を、プローブ針を介してデバイスに入力し、該デバイスから返信される電気信号に基づいてデバイスの良、不良状態を検出するプロービングが可能になっている(例えば、特許文献２を参照。）。 A prober is known as means for detecting a failure of a device formed on a wafer. The prober includes a plurality of probe needles that are in contact with device electrodes formed on a wafer, and a tester that is electrically connected to the probe needles. An electric signal sent from the tester is transmitted to the device via the probe needles. Probing is possible that detects whether the device is good or bad based on an electrical signal returned from the device (see, for example, Patent Document 2).
従来においては、ウエーハにデバイスを形成した後、個々のデバイスチップに分割するための工程を実施する前にデバイスの不良を検出すべく、プロービングを実施していた。しかし、上述したように、ウエーハをデバイスチップに分離す過程で不良が発生することがあるため、よりデバイスチップの不良を確実に判別するためには、ウエーハを個々のデバイスチップに分割した後、プローバによって個々のデバイスチップの電極に通電するプロービングを実施する必要があるものの、ウエーハ単位でプロービングを実施する場合に比して、時間が掛かり、生産性が非常に悪いという問題があった。 Conventionally, after a device is formed on a wafer, probing is performed in order to detect a defective device before performing a process for dividing the device into individual device chips. However, as described above, since defects may occur in the process of separating the wafer into device chips, in order to more reliably determine a device chip defect, after dividing the wafer into individual device chips, Although it is necessary to perform probing in which current is applied to the electrodes of individual device chips by a prober, there is a problem that it takes time and productivity is very poor as compared with the case of probing in units of wafers.
本発明は、上記事実に鑑みなされたものであり、その主たる技術課題は、プロービングによりデバイスチップの良、不良を確実に判別しつつ、効率よくデバイスチップを生産するウエーハの加工方法を提供することにある。 The present invention has been made in view of the above-mentioned facts, and its main technical problem is to provide a wafer processing method for efficiently producing device chips while reliably determining whether the device chips are good or defective by probing. It is in.
上記主たる技術課題を解決するため、本発明によれば、機能層が基板の表面に積層され複数の電極を備えたデバイスが分割予定ラインによって区画された複数の領域に形成されたウエーハを、デバイスが基板によって支持されたデバイスチップに加工するウエーハの加工方法であって、少なくとも該デバイスチップの厚みに相当する深さで、且つウエーハの裏面には達しない分離溝を分割予定ラインに沿って形成し、該ウエーハの形態を維持する分離溝形成工程と、該分離溝が形成された該ウエーハの各デバイスの電極に通電するプロービングによりデバイスの良、不良の品質を検査する品質検査工程と、該ウエーハの表面に保護部材を配設し該ウエーハの裏面を研削して分離溝を裏面に表出させてウエーハを個々のデバイスチップに分割する裏面研削工程と、から少なくとも構成されるウエーハの加工方法が提供される。 In order to solve the above-mentioned main technical problem, according to the present invention, there is provided a device in which a functional layer is laminated on a surface of a substrate and a device having a plurality of electrodes is formed in a plurality of regions partitioned by a division line. Is a method of processing a wafer to be processed into a device chip supported by a substrate, and forming a separation groove along a planned division line at a depth corresponding to at least the thickness of the device chip and not reaching the back surface of the wafer A separation groove forming step for maintaining the shape of the wafer, a quality inspection step for inspecting the quality of the device by probing energizing the electrodes of each device of the wafer on which the separation groove is formed, A protective member is provided on the front surface of the wafer, the back surface of the wafer is ground, and the separation grooves are exposed on the back surface to divide the wafer into individual device chips. And the back grinding step, the processing method at least consists wafer is provided from the.
該分離溝形成工程によれば、切削ブレードを分割予定ラインに位置付けて少なくともデバイスチップの厚みに相当する深さでウエーハの裏面には達しない分離溝を分割予定ラインに沿って形成することができる。または、レーザー光線の集光点を分割予定ラインに位置付けて照射し、少なくともデバイスチップの厚みに相当する深さの分離溝を分割予定ラインに沿って形成することができる。さらには、レーザー光線の集光点を分割予定ラインの両側に位置付けて機能層を切断し、デバイスチップの厚みに相当する深さよりも浅い２条の浅溝を分割予定ラインに沿って形成する浅溝形成ステップと、切削ブレードを２条の浅溝の中央に位置付けて少なくともデバイスチップの厚みに相当する深さの分離溝を分割予定ラインに沿って形成する分離溝形成ステップと、から構成されるようにすることもできる。 According to the separation groove forming step, the cutting blade is positioned on the planned division line, and a separation groove that does not reach the back surface of the wafer at a depth corresponding to at least the thickness of the device chip can be formed along the planned division line. . Alternatively, the condensing point of the laser beam is positioned and irradiated on the planned division line, and a separation groove having a depth corresponding to at least the thickness of the device chip can be formed along the planned division line. Furthermore, the laser beam condensing points are positioned on both sides of the division line, the functional layer is cut, and two shallow grooves shallower than the depth corresponding to the thickness of the device chip are formed along the division line. And a separation groove forming step in which the cutting blade is positioned at the center of the two shallow grooves and a separation groove having a depth corresponding to at least the thickness of the device chip is formed along the planned division line. It can also be.
本発明によるウエーハの加工方法では、少なくともデバイスチップの厚みに相当する深さでウエーハの裏面には達しない分離溝を分割予定ラインに沿って形成し、該ウエーハの形態を維持する分離溝形成工程と、該分離溝が形成された該ウエーハの各デバイスの電極に通電するプロービングによりデバイスの良、不良の品質を検査する品質検査工程と、該ウエーハの表面に保護部材を配設し該ウエーハの裏面を研削して分離溝を裏面に表出させてウエーハを個々のデバイスチップに分割する裏面研削工程と、から少なくとも構成されることにより、デバイスチップの機能層に剥離や損傷を生じさせる恐れがある分離溝形成工程を実施した後、該ウエーハの形態を維持した状態でプロービングを実施し、その後裏面研削工程を実施して個々のデバイスチップを得るようにした。これにより、デバイスチップの機能層にダメージを与えるおそれのある分離溝形成工程を実施した後に、ウエーハの形態が維持されている状態で効率よくプロービングを実施することが可能になり、品質不良のデバイスチップを確実に判別しながら、効率よく生産することができる。 In the wafer processing method according to the present invention, a separation groove forming step for forming a separation groove along a planned division line at a depth corresponding to the thickness of the device chip and not reaching the back surface of the wafer, and maintaining the shape of the wafer. A quality inspection process for inspecting the quality of the device by probing energizing the electrodes of each device of the wafer in which the separation grooves are formed, and a protective member is disposed on the surface of the wafer, There is a risk of causing peeling or damage to the functional layer of the device chip by comprising at least a back grinding process in which the back surface is ground and the separation grooves are exposed on the back surface to divide the wafer into individual device chips. After performing a certain separation groove forming process, probing is performed in a state where the wafer shape is maintained, and then a back surface grinding process is performed to perform individual degaussing. It was to obtain the Isuchippu. This makes it possible to efficiently perform probing in a state where the wafer form is maintained after performing the separation groove forming process that may damage the functional layer of the device chip. It is possible to efficiently produce chips while reliably discriminating chips.
以下、本発明によるウエーハの加工方法の第一の実施形態について、図１〜５を参照して、詳細に説明する。図１（ａ）には、本発明に基づき構成されたウエーハの加工方法における分離溝形成工程を実行するダイシング装置２０（全体図は省略する。）が示されている。ダイシング装置２０には、図示しない回転スピンドルによって高速回転させられる切削ブレード２２が備えられている。作業者は、分割予定ライン１４によって区画された複数の各領域にデバイス１２が形成された、例えば、厚みが７７０μｍのウエーハ１０を用意する。次に、ダイシング装置２０の保持手段２４上にウエーハ１０の表面１０ａを上にして載置し、図示しない吸引手段を作動させて吸引保持する。なお、ウエーハ１０の表面１０ａ側には、図１（ｂ）に示すように、デバイス１２を構成する機能層１１が形成され、該デバイス１２の表面には複数の電極が配設されている。 Hereinafter, a first embodiment of a wafer processing method according to the present invention will be described in detail with reference to FIGS. FIG. 1A shows a dicing apparatus 20 (entire view is omitted) for executing a separation groove forming step in a wafer processing method constructed according to the present invention. The dicing apparatus 20 includes a cutting blade 22 that is rotated at a high speed by a rotating spindle (not shown). An operator prepares a wafer 10 having a thickness of 770 μm, for example, in which the device 12 is formed in each of a plurality of regions partitioned by the scheduled division line 14. Next, the wafer 10 is placed on the holding means 24 of the dicing apparatus 20 with the surface 10a facing upward, and suction means (not shown) is operated to hold the suction. As shown in FIG. 1B, the functional layer 11 constituting the device 12 is formed on the surface 10 a side of the wafer 10, and a plurality of electrodes are disposed on the surface of the device 12.
作業者が、ダイシング装置２０の切削ブレード２２の位置とウエーハ１０の分割予定ライン１４との位置合わせを行うアライメントを実施したならば、該分割予定ライン１４の一端部に切削ブレード２２を位置付け、回転スピンドルを駆動して切削ブレード２２を回転させ、保持手段２４を矢印Ｘで示す方向で相対的に移動させて分割予定ライン１４に沿って切削する。これにより、図１（ｂ）に一部拡大断面図として示すように、保持手段２４上に載置されたウエーハ１０の分割予定ライン１４に沿って、少なくとも個々のデバイス１２の仕上げ厚み（本実施形態においては、１００μｍ）に相当し、且つウエーハの裏面１０ｂには達しない分離溝１６となる切削溝１６ａを形成する。切削ブレード２２が分割予定ライン１４の他端部に達したならば、保持手段２４を適宜移動、回転させて、切削位置を未加工の分割予定ライン１４位置になるように調整し、すべての分割予定ライン１４に対して同様の切削加工を施し、分離溝１６を形成する。これにより、ウエーハの形態を維持した状態で分離溝形成工程を完了させる。なお、本発明における「ウエーハの形態を維持した状態」とは、単に見かけ上、ウエーハの形態を維持していることをいうのではなく、上記分離溝形成工程において、分離溝を分割予定ライン１４に沿って形成する際、該分離溝がウエーハの裏面には達しないように形成されることをいう。これは、分離溝がウエーハの裏面に達するように形成されてしまうと、見かけ上ウエーハの形態が維持されていても、各デバイスチップの位置が微妙にずれてしまい、後述する品質検査工程でプロ―ビングを実施する際に、プローバの針状端子とデバイスの電極との位置合わせが困難になるからである。よって、本発明では、分離溝を分割予定ライン１４に沿って形成する際に分離溝がウエーハの裏面に達するような加工を行った場合は、「ウエーハの形態を維持した状態」から除外されるものとする。また、分離溝１６の深さは、デバイス１２の仕上げ厚みを目安に設定されるが、必ずしも仕上がり厚みちょうどに設定される必要はなく、仕上がり厚みよりも大きい値を目標に分離溝深さが設定されていてもよい。 When the operator performs alignment for aligning the position of the cutting blade 22 of the dicing apparatus 20 and the planned dividing line 14 of the wafer 10, the cutting blade 22 is positioned at one end of the planned dividing line 14 and rotated. The spindle is driven to rotate the cutting blade 22, and the holding means 24 is relatively moved in the direction indicated by the arrow X to cut along the scheduled division line 14. Thereby, as shown in a partially enlarged cross-sectional view in FIG. 1B, at least the finished thickness of each device 12 (this embodiment) along the scheduled division line 14 of the wafer 10 placed on the holding means 24 (this embodiment). In the embodiment, a cutting groove 16a corresponding to 100 μm) and serving as a separation groove 16 that does not reach the back surface 10b of the wafer is formed. When the cutting blade 22 reaches the other end portion of the scheduled division line 14, the holding means 24 is appropriately moved and rotated so that the cutting position is adjusted to the unprocessed scheduled division line 14 position, and all the divisions are performed. A similar cutting process is performed on the planned line 14 to form the separation groove 16. As a result, the separation groove forming step is completed while maintaining the wafer shape. In the present invention, the “state in which the wafer shape is maintained” does not simply mean that the wafer shape is maintained, but in the separation groove forming step, the separation groove is divided into the lines 14 to be divided. Is formed so that the separation groove does not reach the back surface of the wafer. This is because if the separation groove is formed so as to reach the back surface of the wafer, the position of each device chip will be slightly shifted even if the wafer shape is apparently maintained, and this will be performed in the quality inspection process described later. This is because it becomes difficult to align the probe needle terminals with the device electrodes when performing bing. Therefore, in the present invention, when the separation groove is formed along the planned dividing line 14 and the separation groove reaches the back surface of the wafer, it is excluded from the “state in which the wafer shape is maintained”. Shall. The depth of the separation groove 16 is set based on the finished thickness of the device 12, but it is not necessarily set to the finished thickness. The separation groove depth is set to a value larger than the finished thickness. May be.
該分離溝形成工程を実施したならば、図示しないウエーハの洗浄、乾燥を行う工程を経て、図２に示すように、プローバ３０（全体図は省略する）の検査位置に保持手段２４を移動させプロービングを実行する。プローバ３０は、先端部にデバイス１２の複数の電極１２１と接触するための複数の針状端子３４を備えたプローブ３２を有しており、針状端子３４は、プローブ３２内に配策されたケーブルにより図示しないテスターに接続されている。なお、図２には、デバイス１２に８つの電極に対し、２つの針状端子３４によって検査を実行する状態を示しているが、本発明は特にこれに限定されず、例えば、針状端子３４を８つ備えることにより、一度にデバイス１２のすべての電極に対して針状端子を接触させ、品質検査をするようにしてもよい。 When the separation groove forming step is carried out, the holding means 24 is moved to the inspection position of the prober 30 (the whole drawing is omitted) as shown in FIG. 2 through the steps of cleaning and drying the wafer (not shown). Perform probing. The prober 30 has a probe 32 having a plurality of needle-like terminals 34 for contacting the plurality of electrodes 121 of the device 12 at the tip, and the needle-like terminals 34 are arranged in the probe 32. It is connected to a tester (not shown) by a cable. FIG. 2 shows a state in which the device 12 is inspected with two needle-shaped terminals 34 with respect to eight electrodes, but the present invention is not particularly limited to this. By providing eight, the needle-like terminal may be brought into contact with all the electrodes of the device 12 at a time, and the quality inspection may be performed.
保持手段２４には、Ｘ、Ｙ、Ｚ方向の任意の位置に移動させる駆動機構が設けられており、プローバ３０に配設された制御手段により制御される。該検査位置において、保持手段２４を移動させ、検査するデバイス１２を設定し、保持手段２４の位置を制御して該デバイス１２の電極１２１をプローブ３２の針状端子３４に接触させる。電極１２１をプローブ３２の針状端子３４に接触させたならば、テスターからプローブ３２の送信用針状端子３４を介して検査用の電気信号を送り、デバイス１２内の回路を通った電気信号は、受信用針状端子３４を介してテスターに送られる。ここで、該デバイス１２が正常（良）であれば、テスターは正常であることを示す規定の電気信号を受信するが、デバイス１２に損傷等の異常があれば、該規定の電気信号を受け取ることができず、不良品であることが判明する。このような検査をウエーハ１０上のすべてのデバイス１２に対して実施することにより、各デバイス１２の良、不良を判別する。当該品質検査により不良が検出された場合は、不良となったデバイス１２のウエーハ１０における座標位置を記憶し、プローバ３０の制御手段に記憶する。このようにして、品質検査工程が完了する。なお、本実施形態では、分離溝形成工程を実施する際にウエーハ１０を保持していた保持手段２４を、検査位置に移動してプロービングを実行していたが、本発明はこれに限定されず、保持手段２４から、別途用意された品質検査用の保持手段にウエーハ１０を移し替え、品質検査工程を実施してもよい。 The holding unit 24 is provided with a drive mechanism for moving to any position in the X, Y, and Z directions, and is controlled by a control unit disposed in the prober 30. At the inspection position, the holding means 24 is moved, the device 12 to be inspected is set, the position of the holding means 24 is controlled, and the electrode 121 of the device 12 is brought into contact with the needle-like terminal 34 of the probe 32. If the electrode 121 is brought into contact with the needle-shaped terminal 34 of the probe 32, an electrical signal for inspection is sent from the tester through the needle-shaped terminal 34 for transmission of the probe 32, and the electrical signal passing through the circuit in the device 12 is Then, it is sent to the tester via the receiving needle terminal 34. Here, if the device 12 is normal (good), the tester receives a specified electrical signal indicating that it is normal, but if the device 12 has an abnormality such as damage, the tester receives the specified electrical signal. It cannot be determined that the product is defective. By performing such an inspection on all the devices 12 on the wafer 10, the quality of each device 12 is determined. If a defect is detected by the quality inspection, the coordinate position of the defective device 12 on the wafer 10 is stored and stored in the control means of the prober 30. In this way, the quality inspection process is completed. In this embodiment, the holding means 24 that holds the wafer 10 when the separation groove forming step is performed is moved to the inspection position and the probing is executed. However, the present invention is not limited to this. The wafer 10 may be transferred from the holding unit 24 to a separately prepared holding unit for quality inspection, and the quality inspection process may be performed.
該品質検査工程が完了したならば、裏面研削工程を実施する。該裏面研削工程を実施するためには、先ず、図３（ａ）に示すように、分離溝形成工程により分離溝１６が形成されたウエーハ１０の表面１０ａ側に、保護部材として機能する保護テープＴ１を貼着し、図３（ｂ）に示すように、裏面１０ｂ側を上方にする。該裏面研削工程に用いられる研削装置４０は、図４（ａ）に示すように、ウエーハ１０が保持される保持手段４２と、研削ユニット４４の研削ホイール４６とを相対回転させると共に、研削ホイール４６に配設された研削砥石４８を当接させることで、保持手段４２に載置され吸引保持されたウエーハ１０の裏面１０ｂを研削できるように構成されている。なお、本実施形態の研削装置４０では、研削ホイール４６を６０００ｒｐｍ、保持手段４２を３００ｒｐｍで回転させると共に、研削ホイール４６は保持手段４２側、すなわち垂直下方に向かって１．０μｍ／秒の速度で研削送りする。 When the quality inspection process is completed, a back grinding process is performed. In order to carry out the back surface grinding step, first, as shown in FIG. 3A, a protective tape that functions as a protective member on the surface 10a side of the wafer 10 on which the separation groove 16 is formed by the separation groove forming step. T1 is stuck and the back surface 10b side is set upward as shown in FIG. 3 (b). As shown in FIG. 4A, the grinding apparatus 40 used in the back grinding process relatively rotates the holding means 42 that holds the wafer 10 and the grinding wheel 46 of the grinding unit 44, and also the grinding wheel 46. The back surface 10b of the wafer 10 placed on the holding means 42 and sucked and held can be ground by abutting the grinding wheel 48 disposed on the surface. In the grinding apparatus 40 of this embodiment, the grinding wheel 46 is rotated at 6000 rpm and the holding means 42 is rotated at 300 rpm, and the grinding wheel 46 is moved toward the holding means 42, that is, at a speed of 1.0 μm / second toward the vertically lower side. Feed to grinding.
裏面研削工程を開始する際には、ウエーハ１０の分離溝１６が裏面１０ｂ側に達していないため、個々のデバイス１２に分離されていない。ここで、上述した加工条件で裏面研削を進めることにより、図４（ｂ）に示すように、ウエーハ１０が薄化加工され、裏面１０ｂ側に分離溝１６が表出する。この時点で、ウエーハ１０のデバイス１２が個々のデバイスチップに分割され、所定の厚み（１００μｍ）まで研削された後、裏面研削工程が完了する。 When starting the back surface grinding process, the separation grooves 16 of the wafer 10 do not reach the back surface 10b side, and thus are not separated into individual devices 12. Here, by proceeding the back surface grinding under the above-described processing conditions, as shown in FIG. 4B, the wafer 10 is thinned and the separation groove 16 is exposed on the back surface 10b side. At this time, the device 12 of the wafer 10 is divided into individual device chips and ground to a predetermined thickness (100 μm), and then the back grinding process is completed.
該裏面研削工程が完了したならば、図５に示すように、個々に分割されたデバイスチップをピックアップすべく、粘着テープＴ２を介してフレームＦに保持させる移替工程を実施する。より具体的には、研削装置４０の保持手段４２上に吸引保持され、分離溝１６が表出したウエーハ１０の裏面１０ｂ側に伸縮性のある粘着テープＴ２を貼着し、該粘着テープＴ２の外周をフレームＦに接着して保持し一体化する。そして、該ウエーハ１０がフレームＦと一体化されたならば、保護テープＴ１を剥離し、ピックアップ工程を実施する図示しないピックアップ装置に移送される。ピックアップ装置では、該粘着テープＴ２を拡張して個々に分割されたデバイスチップどうしの間隔を拡げ、ピックアップコレットにてデバイスチップが吸引され収容ケースに収容される。この際、ピックアップ工程を実施するピックアップ装置の制御手段には、プローバ３０の制御手段から、不良と判断されたデバイスチップの座標位置情報が送信され記憶されており、不良なデバイスチップは正常なデバイスチップと区別されてピックアップされ、次工程に搬送されない廃棄容器に収容される。 When the back grinding process is completed, as shown in FIG. 5, a transfer process is performed in which the chip F is held on the frame F via the adhesive tape T2 in order to pick up the individually divided device chips. More specifically, a pressure-sensitive adhesive tape T2 that is held by suction on the holding means 42 of the grinding apparatus 40 and that has the separation groove 16 exposed is attached to the back surface 10b side of the wafer 10, and the adhesive tape T2 The outer periphery is adhered to the frame F and held and integrated. When the wafer 10 is integrated with the frame F, the protective tape T1 is peeled off and transferred to a pickup device (not shown) that performs a pickup process. In the pickup device, the adhesive tape T2 is expanded to increase the interval between the individually divided device chips, and the device chips are sucked by the pickup collet and stored in the storage case. At this time, the coordinate position information of the device chip determined to be defective is transmitted and stored from the control unit of the prober 30 to the control unit of the pickup apparatus that performs the pickup process, and the defective device chip is a normal device. It is picked up separately from the chip and stored in a waste container that is not transported to the next process.
以上のようにして本発明のウエーハ加工方法が完了する。本発明が以上のように構成されていることにより、以下のような作用効果を奏することができる。 As described above, the wafer processing method of the present invention is completed. When the present invention is configured as described above, the following effects can be obtained.
ウエーハに対して、デバイスチップの厚みに相当する深さで、且つウエーハの裏面には達しない分離溝を分割予定ライン１４に沿って形成し、該分離溝が形成された該ウエーハの各デバイスの電極に通電するプロービングによりデバイスの良、不良の品質を検査する品質検査工程を実行する。この品質検査工程は、デバイスに対してダメージを与えるおそれがある分離溝形成工程の後であって、且つ個々のデバイスチップに分割される前、すなわち、該ウエーハの形態を維持した状態で実施される。よって、個々に分割された後のデバイスチップに対して実施する場合よりも短時間ですべてのデバイスチップに対して品質検査を実行することができる。なお、上述した移替工程、ピックアップ工程における具体的な実施態様は、本願発明の解決すべき課題を解決するための必須の要件ではなく、ウエーハを個々のデバイスチップに分割する裏面研削工程が完了した後は、作業者が、適宜選択する方法で、個々のデバイスチップを収容すればよい。 A separation groove is formed along the planned dividing line 14 at a depth corresponding to the thickness of the device chip and does not reach the back surface of the wafer with respect to the wafer, and each of the devices of the wafer on which the separation groove is formed. A quality inspection process is performed to inspect the quality of the device by the probing that energizes the electrodes. This quality inspection process is performed after the separation groove forming process, which may damage the device, and before being divided into individual device chips, that is, while maintaining the wafer configuration. The Therefore, the quality inspection can be executed for all device chips in a shorter time than when the device chips are divided individually. In addition, the specific embodiment in the transfer process and the pickup process described above is not an essential requirement for solving the problem to be solved by the present invention, and the back grinding process for dividing the wafer into individual device chips is completed. After that, the worker may accommodate each device chip by a method appropriately selected.
上述した第一の実施形態では、分離溝形成工程を、図１に示す切削装置２０を用いて実行し、切削ブレード２２によって分離溝１６を形成するようにしたが、本発明はこれに限定されない。分離溝形成工程を他の方法で実施する第二の実施形態について図６に基づいて説明する。なお、以下の説明では、第一の実施形態と異なる点についてのみ説明し、同一の工程については、その説明を省略する。 In the first embodiment described above, the separation groove forming step is performed using the cutting device 20 shown in FIG. 1 and the separation groove 16 is formed by the cutting blade 22, but the present invention is not limited to this. . A second embodiment in which the separation groove forming step is performed by another method will be described with reference to FIG. In the following description, only differences from the first embodiment will be described, and description of the same steps will be omitted.
図６（ａ）には、分離溝を形成するためのレーザー加工装置５０を示している(全体図は省略する。）。第一の実施形態と同様に、機能層が基板の表面に積層され複数の電極を備えたデバイスが分割予定ライン１４によって区画された複数の領域に形成されたウエーハ１０を用意したならば、レーザー加工装置５０の保持手段５４上に、ウエーハ１０の表面１０ａ側を上方にして載置し、図示しない吸引手段を作用させて吸引保持する。保持手段５４を移動させ、保持手段５４に固定されたウエーハ１０の分割予定ライン１４の一端部と、レーザー加工装置５０のレーザー光線照射手段の集光器５２の位置合わせ（アライメント）を行い、分割予定ライン１４に沿って所定深さ（本実施形態では、１００μｍ）のレーザー加工溝１６ｂを形成すべくレーザー光線の照射と、該保持手段５４とを矢印Ｘの方向で相対移動させる。なお、本レーザー加工の加工条件は、例えば、以下のように設定される。
波長 ：３５５ｎｍ
パルス幅 ：１２ｐｓ
繰り返し周波数 ：２００ｋＨｚ
出力 ：５Ｗ
集光スポット径 ：φ１０μｍ
加工送り速度 ：４００ｍｍ／秒
FIG. 6A shows a laser processing apparatus 50 for forming the separation groove (the whole view is omitted). Similar to the first embodiment, if a wafer 10 is prepared in which a functional layer is laminated on the surface of a substrate and a device having a plurality of electrodes is formed in a plurality of regions defined by the division lines 14, a laser is prepared. The wafer 10 is placed on the holding means 54 of the processing apparatus 50 with the surface 10a side facing upward, and suction means (not shown) is operated and sucked and held. The holding means 54 is moved, and one end of the scheduled division line 14 of the wafer 10 fixed to the holding means 54 is aligned with the condenser 52 of the laser beam irradiation means of the laser processing apparatus 50, and the division is scheduled. The laser beam irradiation and the holding means 54 are moved relative to each other in the direction of the arrow X so as to form a laser processing groove 16b having a predetermined depth (100 μm in this embodiment) along the line 14. In addition, the processing conditions of this laser processing are set as follows, for example.
Wavelength: 355nm
Pulse width: 12 ps
Repetition frequency: 200 kHz
Output: 5W
Condensing spot diameter: φ10μm
Processing feed rate: 400 mm / sec
上記した加工条件によって照射されるレーザー光線は、ウエーハ１０に対して吸収性を有する波長に設定されており、出力は該機能層を分断するように設定されている。そして、分割予定ライン１４に対して該レーザー光線ＬＢにより、図６（ｂ）に一部拡大断面図で示すように、所定深さのレーザー加工溝１６ｂが形成される。そして、保持手段５４を割り出し送り方向、回転方向に移動させつつ、レーザー光線を照射することにより、全ての分割予定ライン１４に対して、同様のレーザー加工を実施し、レーザー加工溝１６ｂによって分離溝１６を形成する。なお、本実施形態におけるレーザー加工条件は、上記加工条件に限定されるものではなく、例えば、デバイスチップの損傷を生じさせないように、出力を低く設定し、数回に分けて分割予定ライン１４に対してレーザー加工溝１６ｂを形成し、所定深さの分離溝１６を形成することとしてもよい。 The laser beam irradiated under the above-described processing conditions is set to a wavelength that absorbs the wafer 10, and the output is set so as to divide the functional layer. Then, a laser processing groove 16b having a predetermined depth is formed on the planned division line 14 by the laser beam LB as shown in a partially enlarged sectional view in FIG. Then, by irradiating the laser beam while moving the holding means 54 in the indexing feed direction and the rotation direction, the same laser processing is performed on all the division lines 14 and the separation grooves 16 are formed by the laser processing grooves 16b. Form. Note that the laser processing conditions in the present embodiment are not limited to the above processing conditions. For example, the output is set low so as not to cause damage to the device chip, and divided into several scheduled lines 14. On the other hand, the laser processing groove 16b may be formed, and the separation groove 16 having a predetermined depth may be formed.
全ての分割予定ライン１４に対して分離溝１６を形成することにより分離溝形成工程を完了させたならば、その後は、第一の実施形態において実施した品質検査工程、裏面研削工程、ピックアップ工程を実施し、ウエーハ１０から、個々のデバイスチップを分割することができる。このような第二の実施形態によっても、第一の実施形態と同様の作用効果を得ることができる。 If the separation groove forming process is completed by forming the separation grooves 16 for all the division lines 14, the quality inspection process, the back surface grinding process, and the pickup process performed in the first embodiment are performed thereafter. In practice, the individual device chips can be divided from the wafer 10. Also according to the second embodiment, it is possible to obtain the same effects as those of the first embodiment.
さらに、第一、第二の実施形態とは分離溝形成工程を実施するための構成が異なる第三の実施形態について、図７を参照しながら説明する。なお、以下の説明では、第二の実施形態の説明と同様に、第一の実施形態と異なる点についてのみ説明し、同一の工程については、その説明を省略する。 Further, a third embodiment having a different configuration for performing the separation groove forming step from the first and second embodiments will be described with reference to FIG. In the following description, like the description of the second embodiment, only differences from the first embodiment will be described, and the description of the same steps will be omitted.
第一の実施形態と同様に、加工前のウエーハ１０を用意したならば、図７（ａ）に示すように、レーザー加工装置６０の保持手段６４上に表面１０ａ側を上にして載置し、図示しない吸引手段を作用させて吸引保持する。このレーザー加工装置６０に配設されたレーザー光線照射手段の集光器６２からレーザー光線ＬＢ１、ＬＢ２を照射すると共に、保持手段６４の移動制御を実施することにより、ウエーハ１０の表面１０ａ側に形成されている機能層１１を分断する深さであって、デバイスチップの厚みに相当する深さよりも浅い浅溝１６ｃを形成する浅溝形成ステップが実行される。当該浅溝形成ステップにより、図７（ｂ）に一部拡大断面図として示すように、すべての分割予定ライン１４内の両側に対して、機能層１１を切断する２条の浅溝１６ｃが形成される。なお、本レーザー加工における加工条件は、例えば、以下のように設定される。
波長 ：３５５ｎｍ
パルス幅 ：１２ｐｓ
繰り返し周波数 ：２００ｋＨｚ
出力 ：２Ｗ
集光スポット径 ：φ１０μｍ
加工送り速度 ：４００ｍｍ／秒
As in the first embodiment, when the unprocessed wafer 10 is prepared, it is placed on the holding means 64 of the laser processing apparatus 60 with the surface 10a side up as shown in FIG. Then, the suction means (not shown) is operated to hold the suction. The laser beam LB1 and LB2 are irradiated from the condenser 62 of the laser beam irradiation means disposed in the laser processing apparatus 60, and the movement control of the holding means 64 is performed to form the wafer 10 on the surface 10a side. A shallow groove forming step for forming a shallow groove 16c that is a depth that divides the functional layer 11 and is shallower than the depth corresponding to the thickness of the device chip is performed. By the shallow groove forming step, two shallow grooves 16c for cutting the functional layer 11 are formed on both sides in all the division lines 14 as shown in a partially enlarged sectional view in FIG. Is done. In addition, the processing conditions in this laser processing are set as follows, for example.
Wavelength: 355nm
Pulse width: 12 ps
Repetition frequency: 200 kHz
Output: 2W
Condensing spot diameter: φ10μm
Processing feed rate: 400 mm / sec
上述した浅溝形成ステップによって浅溝１６ｃが形成されると、図７（ｃ）に示す切削装置２０に移送し、保持手段２４に載置して、吸引保持する。保持手段２４に保持されたウエーハ１０の分割予定ライン１４に対して該切削装置２０に備えられた切削ブレード２２によって、デバイスチップの厚みに相当する深さの切削溝１６ｄを分割予定ライン１４に沿って形成し、所定の深さの分離溝１６が形成される分離溝形成ステップが実行される。図７（ｄ）に示すように、切削ブレード２２のブレード幅は、浅溝１６ｃ、１６ｃ間の距離よりも小さく設定されており、切削ブレードとデバイス１２との間に浅溝１６ｃ、１６ｃが存在することにより、切削ブレードによる破壊力の伝搬が遮断されることから、機能層１１が低誘電率絶縁体（Ｌｏｗ−ｋ膜）で構成されている場合であっても、基板から機能層が剥離する等の問題を良好に回避することができる。以上のように浅溝形成ステップ、分離溝形成ステップが実行され、分離溝形成工程が完了する。 When the shallow groove 16c is formed by the above-described shallow groove forming step, the shallow groove 16c is transferred to the cutting device 20 shown in FIG. 7C, placed on the holding means 24, and sucked and held. The cutting groove 16d provided in the cutting device 20 with respect to the planned dividing line 14 of the wafer 10 held by the holding means 24 is used to cut the cutting groove 16d having a depth corresponding to the thickness of the device chip along the planned dividing line 14. A separation groove forming step is performed in which the separation groove 16 having a predetermined depth is formed. As shown in FIG. 7D, the blade width of the cutting blade 22 is set to be smaller than the distance between the shallow grooves 16 c and 16 c, and the shallow grooves 16 c and 16 c exist between the cutting blade and the device 12. As a result, propagation of destructive force by the cutting blade is cut off, so that even if the functional layer 11 is composed of a low dielectric constant insulator (Low-k film), the functional layer is peeled off from the substrate. It is possible to avoid problems such as As described above, the shallow groove forming step and the separation groove forming step are executed, and the separation groove forming process is completed.
上記した第三の実施形態によれば、上記した第一の実施形態と同様の作用効果を得ることができると共に、ウエーハを切削ブレードによって切削する際の衝撃がデバイスチップに及ぶことを回避し、該層間絶縁膜を剥離させたり、損傷を生じさせたりし、分割予定ラインに隣接して配設されるデバイスが不良となることをより効果的に防止することができる。 According to the third embodiment described above, it is possible to obtain the same effect as the first embodiment described above, avoiding the impact when the wafer is cut by the cutting blade from reaching the device chip, It is possible to more effectively prevent the device disposed adjacent to the planned dividing line from becoming defective by peeling off the interlayer insulating film or causing damage.
１０：ウエーハ
１２：デバイス
１４：分割予定ライン
１６：分離溝
２０：切削装置
２２：切削ブレード
３０：プローバ
３２：プローブ
３４：針状端子
４０：研削装置
５０、６０：レーザー加工装置
DESCRIPTION OF SYMBOLS 10: Wafer 12: Device 14: Planned division line 16: Separation groove 20: Cutting device 22: Cutting blade 30: Prober 32: Probe 34: Needle terminal 40: Grinding device 50, 60: Laser processing device
Claims (4)
少なくとも該デバイスチップの厚みに相当する深さで、且つウエーハの裏面には達しない分離溝を分割予定ラインに沿って形成し、該ウエーハの形態を維持する分離溝形成工程と、
該分離溝が形成された該ウエーハの各デバイスの電極に通電するプロービングによりデバイスの良、不良の品質を検査する品質検査工程と、
該ウエーハの表面に保護部材を配設し該ウエーハの裏面を研削して分離溝を裏面に表出させてウエーハを個々のデバイスチップに分割する裏面研削工程と、
から少なくとも構成されるウエーハの加工方法。 A wafer processing method for processing a wafer in which a functional layer is stacked on a surface of a substrate and a device having a plurality of electrodes is formed in a plurality of regions defined by division lines into a device chip in which the device is supported by the substrate Because
A separation groove forming step of forming a separation groove at a depth corresponding to at least the thickness of the device chip and not reaching the back surface of the wafer along the planned dividing line, and maintaining the shape of the wafer;
A quality inspection step for inspecting the quality of the device by probing energizing the electrodes of each device of the wafer in which the separation grooves are formed; and
A back surface grinding step in which a protective member is disposed on the front surface of the wafer, the back surface of the wafer is ground and the separation grooves are exposed on the back surface to divide the wafer into individual device chips;
A method for processing a wafer comprising at least
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016115003A JP2017220602A (en) | 2016-06-09 | 2016-06-09 | Wafer processing method |
| TW106114935A TW201743377A (en) | 2016-06-09 | 2017-05-05 | Processing method of wafer which processes a wafer in which a functional layer is stacked on a positive surface of the substrate |
| KR1020170067725A KR20170139449A (en) | 2016-06-09 | 2017-05-31 | Wafer processing method |
| CN201710421651.1A CN107492520A (en) | 2016-06-09 | 2017-06-07 | The processing method of chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016115003A JP2017220602A (en) | 2016-06-09 | 2016-06-09 | Wafer processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017220602A true JP2017220602A (en) | 2017-12-14 |
Family
ID=60642107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016115003A Pending JP2017220602A (en) | 2016-06-09 | 2016-06-09 | Wafer processing method |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2017220602A (en) |
| KR (1) | KR20170139449A (en) |
| CN (1) | CN107492520A (en) |
| TW (1) | TW201743377A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021044422A (en) * | 2019-09-12 | 2021-03-18 | 株式会社ディスコ | Wafer processing method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064230A (en) * | 2003-08-12 | 2005-03-10 | Disco Abrasive Syst Ltd | Dividing method of plate-shaped article |
| US20110193200A1 (en) * | 2010-02-09 | 2011-08-11 | Lyne Kevin P | Semiconductor wafer chip scale package test flow and dicing process |
| JP2013222822A (en) * | 2012-04-17 | 2013-10-28 | Disco Abrasive Syst Ltd | Dividing method |
-
2016
- 2016-06-09 JP JP2016115003A patent/JP2017220602A/en active Pending
-
2017
- 2017-05-05 TW TW106114935A patent/TW201743377A/en unknown
- 2017-05-31 KR KR1020170067725A patent/KR20170139449A/en not_active Application Discontinuation
- 2017-06-07 CN CN201710421651.1A patent/CN107492520A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064230A (en) * | 2003-08-12 | 2005-03-10 | Disco Abrasive Syst Ltd | Dividing method of plate-shaped article |
| US20110193200A1 (en) * | 2010-02-09 | 2011-08-11 | Lyne Kevin P | Semiconductor wafer chip scale package test flow and dicing process |
| JP2013222822A (en) * | 2012-04-17 | 2013-10-28 | Disco Abrasive Syst Ltd | Dividing method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021044422A (en) * | 2019-09-12 | 2021-03-18 | 株式会社ディスコ | Wafer processing method |
| JP7292803B2 (en) | 2019-09-12 | 2023-06-19 | 株式会社ディスコ | Wafer processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170139449A (en) | 2017-12-19 |
| CN107492520A (en) | 2017-12-19 |
| TW201743377A (en) | 2017-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9627260B2 (en) | Workpiece cutting method using dummy wafer to determine condition of cutting blade | |
| US9779993B2 (en) | Wafer processing method including attaching a protective tape to a front side of a functional layer to prevent debris adhesion | |
| JP4694845B2 (en) | Wafer division method | |
| JP6305853B2 (en) | Wafer processing method | |
| KR102349663B1 (en) | Wafer processing method | |
| KR20180050225A (en) | Method for processing wafer | |
| US9768127B2 (en) | Wafer processing method | |
| US20180015569A1 (en) | Chip and method of manufacturing chips | |
| US20060255431A1 (en) | Semiconductor wafer | |
| JP2018074082A (en) | Processing method of wafer | |
| CN110571163B (en) | Bubble defect treatment method for wafer bonding process | |
| KR20200137971A (en) | Method for manufacturing wafer and method for manufacturing stacked device chip | |
| KR20180048376A (en) | Method for processing wafer | |
| TWI797529B (en) | Method for processing semiconductor wafer | |
| JP2017220602A (en) | Wafer processing method | |
| JP5453123B2 (en) | Cutting method | |
| JP2018067647A (en) | Wafer processing method | |
| TWI767009B (en) | Wafer processing method | |
| CN102928764A (en) | Method for positioning defect between long-distance metal wires of semiconductor chip | |
| JP2018067645A (en) | Wafer processing method | |
| JP2018067646A (en) | Wafer processing method | |
| US11519865B2 (en) | Crack detection method | |
| JP2005223244A (en) | Displacement position detecting method of chip | |
| JP4093930B2 (en) | Frame transport prober | |
| CN111244013B (en) | Method for separating test sample from wafer substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200707 |