JP2017212643A - A/d conversion circuit, coulomb counter circuit, and electronic apparatus - Google Patents

A/d conversion circuit, coulomb counter circuit, and electronic apparatus Download PDF

Info

Publication number
JP2017212643A
JP2017212643A JP2016105397A JP2016105397A JP2017212643A JP 2017212643 A JP2017212643 A JP 2017212643A JP 2016105397 A JP2016105397 A JP 2016105397A JP 2016105397 A JP2016105397 A JP 2016105397A JP 2017212643 A JP2017212643 A JP 2017212643A
Authority
JP
Japan
Prior art keywords
converter
multiplexer
circuit
digital signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016105397A
Other languages
Japanese (ja)
Other versions
JP6739235B2 (en
Inventor
研治 鮒谷
Kenji Funatani
研治 鮒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016105397A priority Critical patent/JP6739235B2/en
Publication of JP2017212643A publication Critical patent/JP2017212643A/en
Application granted granted Critical
Publication of JP6739235B2 publication Critical patent/JP6739235B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve reliability and an A/D converter.SOLUTION: A first multiplexer 104 receives an analog signal Vand a diagnosis voltage V, selects one of them, and outputs the selected one. An A/D converter 106 converts an output signal S1 of the first multiplexer 104 to a digital signal S2. A memory 108 stores diagnosis data S4 corresponding to an expectation value of the digital signal S2 at a time of inputting the diagnosis voltage Vinto the normal A/D converter 106. A logic circuit 110 allows the first multiplexer 104 to select the analog signal Vat a normal operation, and processes the digital signal S2 obtained at the time. The logic circuit 110 allows the first multiplexer 104 to select the diagnosis voltage Vat the time of a self diagnosis, and detests an abnormal state of the A/D converter 106 on the basis of a relationship of the digital signal S2 and the diagnosis data S4 obtained at the time.SELECTED DRAWING: Figure 1

Description

本発明は、A/D変換に関する。   The present invention relates to A / D conversion.

さまざまな電子機器において、内部回路の電気的状態や電子機器の物理的状態を検出してデジタル信号処理するために、これらの状態を表すアナログ信号をデジタル信号に変換するA/Dコンバータが用いられる。   In various electronic devices, an A / D converter that converts an analog signal representing these states into a digital signal is used to detect an electrical state of an internal circuit and a physical state of the electronic device and perform digital signal processing. .

特開2014−014029号公報JP 2014-014029 A 特開2015−102318号公報JP, 2015-102318, A

本発明者らは、A/Dコンバータについて検討した結果、以下の課題を認識するに至った。   As a result of examining the A / D converter, the present inventors have recognized the following problems.

A/Dコンバータが完全に故障して動作不能となった場合には、デジタル信号は、アナログ信号と相関を持たなくなる。この場合には、A/Dコンバータの出力信号を利用する後段のプロセッサや回路において、異常を認識することが可能である。   If the A / D converter fails completely and becomes inoperable, the digital signal has no correlation with the analog signal. In this case, it is possible to recognize an abnormality in a subsequent processor or circuit that uses the output signal of the A / D converter.

しかしながらA/Dコンバータには、経年劣化により、不完全な故障が生ずる場合がある。不完全な故障とは、何らかの異常が生じているが、A/Dコンバータは一見すると動作しており、不正確ではあるが何らかの出力信号が生成される故障モードをいう。不完全な故障が生ずると、後段のプロセッサや回路は、誤った出力信号に基づいて動作することとなるため、システムの誤動作の要因となる。   However, the A / D converter may have an incomplete failure due to deterioration over time. An incomplete failure is a failure mode in which some abnormality has occurred, but the A / D converter operates at first glance, and some output signal is generated although it is inaccurate. When an incomplete failure occurs, the subsequent processor or circuit operates based on an erroneous output signal, which causes a malfunction of the system.

本発明者はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信頼性を高めたA/Dコンバータの提供にある。   The present inventor has been made in view of such a problem, and one of exemplary purposes of an aspect thereof is to provide an A / D converter with improved reliability.

本発明のある態様はA/D変換回路に関する。A/D変換回路は、所定の診断用電圧を生成する基準電圧源と、アナログ信号と診断用電圧を受け、ひとつを選択して出力する第1マルチプレクサ(セレクタ)と、第1マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、正常であるA/Dコンバータに診断用電圧を入力したときのデジタル信号の期待値に応じた診断データを格納するメモリと、(i)通常動作時において第1マルチプレクサにアナログ信号を選択させて、そのとき得られるデジタル信号を処理するとともに、(ii)自己診断時において第1マルチプレクサに診断用電圧を選択させ、そのとき得られるデジタル信号と診断データの関係にもとづいて、A/Dコンバータの異常を検出するロジック回路と、を備える。   One embodiment of the present invention relates to an A / D conversion circuit. The A / D conversion circuit receives a reference voltage source that generates a predetermined diagnostic voltage, a first multiplexer (selector) that receives an analog signal and a diagnostic voltage, and selects and outputs one, and an output signal of the first multiplexer An A / D converter that converts a digital signal into a digital signal, a memory that stores diagnostic data corresponding to an expected value of the digital signal when a diagnostic voltage is input to a normal A / D converter, and (i) during normal operation The first multiplexer selects an analog signal and processes the digital signal obtained at that time, and (ii) causes the first multiplexer to select a diagnostic voltage at the time of self-diagnosis, and the digital signal and diagnostic data obtained at that time And a logic circuit for detecting an abnormality of the A / D converter based on the above relationship.

この態様によると、A/D変換回路が自己診断を実行することにより、A/Dコンバータが動作不能となる故障のみでなく、不完全な故障も検出でき、信頼性を高めることができる。   According to this aspect, when the A / D conversion circuit performs self-diagnosis, not only a failure that makes the A / D converter inoperable but also an incomplete failure can be detected, and reliability can be improved.

ロジック回路は、デジタル信号と診断データにもとづくしきい値との比較結果にもとづいて、A/Dコンバータの異常を検出してもよい。この場合、大小比較の簡単な処理で、A/Dコンバータの異常を判定できる。   The logic circuit may detect an abnormality of the A / D converter based on a comparison result between the digital signal and a threshold value based on the diagnostic data. In this case, the abnormality of the A / D converter can be determined by a simple process of size comparison.

診断データは、上側しきい値を含み、ロジック回路は、デジタル信号が上側しきい値を超えたときに、異常と判定してもよい。診断データは、下側しきい値を含み、ロジック回路は、デジタル信号が下側しきい値を下回ったときに、異常と判定してもよい。   The diagnostic data may include an upper threshold, and the logic circuit may determine that an abnormality has occurred when the digital signal exceeds the upper threshold. The diagnostic data may include a lower threshold value, and the logic circuit may determine that an abnormality has occurred when the digital signal falls below the lower threshold value.

A/Dコンバータは、ΔΣA/Dコンバータであってもよい。   The A / D converter may be a ΔΣ A / D converter.

通常動作時と自己診断時においてA/Dコンバータの入力基準値が切りかえられてもよい。   The input reference value of the A / D converter may be switched during normal operation and self-diagnosis.

A/D変換回路は、第1マルチプレクサの前段に設けられ、アナログ信号を増幅するアンプをさらに備えてもよい。   The A / D conversion circuit may be further provided with an amplifier that is provided before the first multiplexer and amplifies the analog signal.

第1マルチプレクサは、複数のアナログ信号を受け、複数のアナログ信号および診断用電圧からひとつを選択してもよい。   The first multiplexer may receive a plurality of analog signals and select one from the plurality of analog signals and the diagnostic voltage.

ロジック回路は、A/D変換回路の温度に応じて、しきい値を変化させてもよい。これにより、温度ドリフトの影響を考慮した異常判定が可能となる。   The logic circuit may change the threshold according to the temperature of the A / D conversion circuit. As a result, it is possible to perform abnormality determination in consideration of the effect of temperature drift.

A/D変換回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。   The A / D conversion circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuit on one chip, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.

本発明の別の態様は、バッテリの充放電電荷量を計算するクーロンカウンタ回路に関する。クーロンカウンタ回路は、差動入力ポートであって、それらの間にバッテリの電流を示す検出電圧が入力される差動入力ポートと、差動入力ポートの電位差を、所定電圧を基準として増幅するアンプと、所定の診断用電圧を生成する基準電圧源と、アンプの出力信号と診断用電圧を受け、ひとつを選択する第1マルチプレクサと、所定電圧と接地電圧を受け、ひとつを選択する第2マルチプレクサと、第1マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、正常であるA/Dコンバータに診断用電圧を入力したときのデジタル信号の期待値に応じた診断データを格納するメモリと、(i)通常動作時において第1マルチプレクサにアンプの出力信号を選択させ、第2マルチプレクサに所定電圧を選択させ、そのとき得られるデジタル信号を積算処理するとともに、(ii)自己診断時において第1マルチプレクサに診断用電圧を選択させ、第2マルチプレクサに接地電圧を選択させ、そのとき得られるデジタル信号と診断データの関係にもとづいて、A/Dコンバータの異常を検出するロジック回路と、ロジック回路が生成したバッテリの電流の積算値を示す診断データを外部に出力するためのインタフェース回路と、を備える。   Another aspect of the present invention relates to a coulomb counter circuit for calculating a charge / discharge charge amount of a battery. The coulomb counter circuit is a differential input port, and an amplifier that amplifies a potential difference between the differential input port to which a detection voltage indicating a battery current is input and a differential input port between them as a reference A reference voltage source that generates a predetermined diagnostic voltage, a first multiplexer that receives and outputs an amplifier output signal and a diagnostic voltage, and a second multiplexer that receives a predetermined voltage and a ground voltage and selects one And an A / D converter that converts the output signal of the first multiplexer into a digital signal, and a memory that stores diagnostic data corresponding to an expected value of the digital signal when a diagnostic voltage is input to a normal A / D converter (I) In normal operation, the first multiplexer selects the output signal of the amplifier, and the second multiplexer selects the predetermined voltage. (Ii) causes the first multiplexer to select a diagnostic voltage and causes the second multiplexer to select a ground voltage during self-diagnosis, and based on the relationship between the digital signal and the diagnostic data obtained at that time And a logic circuit for detecting an abnormality of the A / D converter, and an interface circuit for outputting diagnostic data indicating an integrated value of the battery current generated by the logic circuit to the outside.

クーロンカウンタ回路は、アナログ信号を受けるシングルエンドの入力ポートをさらに備えてもよい。第1マルチプレクサは、アンプの出力信号、入力ポートの信号および診断用電圧を受け、ひとつを選択してもよい。   The coulomb counter circuit may further include a single-ended input port that receives an analog signal. The first multiplexer may receive one of the amplifier output signal, the input port signal, and the diagnostic voltage to select one.

ロジック回路は、クーロンカウンタ回路の温度に応じて、しきい値を変化させてもよい。   The logic circuit may change the threshold value according to the temperature of the coulomb counter circuit.

クーロンカウンタ回路は、ひとつの半導体基板に一体集積化されてもよい。   The coulomb counter circuit may be integrated on a single semiconductor substrate.

本発明の別の態様は、電子機器に関する。電子機器は、バッテリと、バッテリを充電する充電回路と、バッテリの負荷と、バッテリの充放電電荷を検出するクーロンカウンタ回路と、クーロンカウンタ回路の出力にもとづいて、バッテリの残量を検出する残量検出回路と、を備えてもよい。   Another embodiment of the present invention relates to an electronic device. The electronic device includes a battery, a charging circuit that charges the battery, a load of the battery, a coulomb counter circuit that detects charge / discharge charges of the battery, and a remaining battery level detection circuit based on the output of the coulomb counter circuit. And a quantity detection circuit.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.

本発明によれば、A/Dコンバータの信頼性を高めることができる。   According to the present invention, the reliability of the A / D converter can be improved.

実施の形態に係るA/D変換回路のブロック図である。It is a block diagram of the A / D conversion circuit concerning an embodiment. A/D変換回路の動作を示すフローチャートである。It is a flowchart which shows operation | movement of an A / D conversion circuit. 図3(a)、(b)は、図2のフローチャートの比較処理におけるA/D変換回路の状態を説明する図である。3A and 3B are diagrams for explaining the state of the A / D conversion circuit in the comparison process of the flowchart of FIG. A/D変換回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of an A / D conversion circuit. 実施の形態に係るクーロンカウンタ回路を備える電子機器のブロック図である。It is a block diagram of an electronic device provided with the coulomb counter circuit which concerns on embodiment.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。   In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. Including the case of being indirectly connected through other members that do not substantially affect the state of connection, or do not impair the functions and effects achieved by the combination thereof.

同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。   Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.

図1は、実施の形態に係るA/D変換回路100のブロック図である。A/D変換回路100は、基準電圧源102、第1マルチプレクサ104、A/Dコンバータ106、メモリ108を備える。A/D変換回路100は、通常動作時において、アナログ入力電圧VANLGをデジタル信号DOUTに変換し、所定の信号処理を施す。またA/D変換回路100は、A/Dコンバータ106の異常や故障等を自己診断する機能を備える。 FIG. 1 is a block diagram of an A / D conversion circuit 100 according to the embodiment. The A / D conversion circuit 100 includes a reference voltage source 102, a first multiplexer 104, an A / D converter 106, and a memory 108. The A / D conversion circuit 100 converts the analog input voltage V ANLG into a digital signal D OUT and performs predetermined signal processing during normal operation. Further, the A / D conversion circuit 100 has a function of self-diagnosis of an abnormality or failure of the A / D converter 106.

基準電圧源102は、所定の診断用電圧VDIAGを生成する。診断用電圧VDIAGは、A/Dコンバータ106の入力レンジのセンター付近に規定されるが、その限りではない。 The reference voltage source 102 generates a predetermined diagnostic voltage V DIAG . The diagnostic voltage V DIAG is defined near the center of the input range of the A / D converter 106, but is not limited thereto.

第1マルチプレクサ104は、アナログ信号VANLGと診断用電圧VDIAGを受け、それらの中からロジック回路110からの選択信号S6に応じたひとつを選択して出力する。A/Dコンバータ106は、第1マルチプレクサ104の出力信号S1をデジタル信号S2に変換する。 The first multiplexer 104 receives the analog signal V ANLG and the diagnostic voltage V DIAG , and selects and outputs one of them according to the selection signal S6 from the logic circuit 110. The A / D converter 106 converts the output signal S1 of the first multiplexer 104 into a digital signal S2.

メモリ108は、正常であるA/Dコンバータ106に診断用電圧VDIAGを入力したときのデジタル信号S2の期待値S3に応じた診断データS4を格納する。たとえばA/D変換回路100の出荷前の検査工程において、第1マルチプレクサ104に診断用電圧VDIAGを選択させ、そのときのA/Dコンバータ106からのデジタル信号S2を、期待値S3としてもよい。あるいは期待値S3として設計値を用いてもよい。 The memory 108 stores diagnostic data S4 corresponding to the expected value S3 of the digital signal S2 when the diagnostic voltage V DIAG is input to the normal A / D converter 106. For example, in the inspection process before shipment of the A / D conversion circuit 100, the diagnosis voltage V DIAG may be selected by the first multiplexer 104, and the digital signal S2 from the A / D converter 106 at that time may be set as the expected value S3. . Alternatively, a design value may be used as the expected value S3.

メモリ108は、不揮発性メモリであってもよい。この場合、A/D変換回路100の出荷前に、期待値S3に応じた診断データS4が、メモリ108に書き込まれる。診断データS4は、期待値S3から定まるしきい値S5であってもよい。   The memory 108 may be a non-volatile memory. In this case, the diagnostic data S4 corresponding to the expected value S3 is written to the memory 108 before the A / D conversion circuit 100 is shipped. The diagnosis data S4 may be a threshold value S5 determined from the expected value S3.

ロジック回路110は、(i)通常動作時において第1マルチプレクサ104にアナログ信号VANLGを選択させて、そのとき得られるデジタル信号S2を処理する。これを通常処理と称し、ロジック回路110は、通常処理のための回路ブロック(あるいは機能)112を有する。 The logic circuit 110 (i) causes the first multiplexer 104 to select the analog signal V ANLG during normal operation, and processes the digital signal S2 obtained at that time. This is referred to as normal processing, and the logic circuit 110 has a circuit block (or function) 112 for normal processing.

さらにロジック回路110は、(ii)自己診断時において第1マルチプレクサ104に診断用電圧VDIAGを選択させ、そのとき得られるデジタル信号S2とメモリ108に格納される診断データS4の関係にもとづいて、A/Dコンバータ106の異常を検出する。ロジック回路110は、自己診断のための回路ブロック(あるいは機能)114を有する。 Further, the logic circuit 110 (ii) causes the first multiplexer 104 to select the diagnostic voltage V DIAG at the time of self-diagnosis, and based on the relationship between the digital signal S2 obtained at that time and the diagnostic data S4 stored in the memory 108, An abnormality in the A / D converter 106 is detected. The logic circuit 110 has a circuit block (or function) 114 for self-diagnosis.

メモリ108に格納される診断データS4は、上側しきい値S5Uを含み、ロジック回路110は、デジタル信号S2が上側しきい値S5Uを超えたときに、異常と判定する。さらに診断データS4は、下側しきい値S5Lを含み、ロジック回路110は、デジタル信号S2が下側しきい値S5Lを下回ったときに、異常と判定する。回路ブロック114は、デジタルコンパレータを含んでもよい。   The diagnostic data S4 stored in the memory 108 includes an upper threshold value S5U, and the logic circuit 110 determines that an abnormality has occurred when the digital signal S2 exceeds the upper threshold value S5U. Further, the diagnostic data S4 includes a lower threshold value S5L, and the logic circuit 110 determines that an abnormality has occurred when the digital signal S2 falls below the lower threshold value S5L. The circuit block 114 may include a digital comparator.

以上がA/D変換回路100の構成である。続いてその動作を説明する。図2は、A/D変換回路100の動作を示すフローチャートである。A/D変換回路100が起動すると、初期化シーケンスS100が実行され、続いて自己診断シーケンスS200に移行する。自己診断シーケンスS200は、処理S202〜S214を含む。   The above is the configuration of the A / D conversion circuit 100. Next, the operation will be described. FIG. 2 is a flowchart showing the operation of the A / D conversion circuit 100. When the A / D conversion circuit 100 is activated, an initialization sequence S100 is executed, and then the process proceeds to a self-diagnosis sequence S200. Self-diagnosis sequence S200 includes processes S202 to S214.

基準電圧源102が診断用電圧VDIAGを生成し(S202)、第1マルチプレクサ104が診断用電圧VDIAGを選択してA/Dコンバータ106に入力する(S204)。A/Dコンバータ106は、診断用電圧VDIAGをデジタル信号S2に変換する(S206)。 The reference voltage source 102 generates the diagnostic voltage V DIAG (S202), and the first multiplexer 104 selects the diagnostic voltage V DIAG and inputs it to the A / D converter 106 (S204). The A / D converter 106 converts the diagnostic voltage V DIAG into a digital signal S2 (S206).

ロジック回路110は、メモリ108から診断データS4をリードし、しきい値S5U,S5Lを取得する(S208)。そしてデジタル信号S2をしきい値S5U,S5Lと比較する(S210)。S5L<S2<S5Uのとき(S210のY)、A/Dコンバータ106は正常と判定され(S212)、通常動作S102に移行する。S5L>S2あるいはS2>S5Uのとき(S210のN)、A/Dコンバータ106は異常と判定され(S214)、必要に応じてエラー処理S104が実行される。   The logic circuit 110 reads the diagnostic data S4 from the memory 108 and acquires threshold values S5U and S5L (S208). The digital signal S2 is compared with threshold values S5U and S5L (S210). When S5L <S2 <S5U (Y in S210), the A / D converter 106 is determined to be normal (S212), and the process proceeds to normal operation S102. When S5L> S2 or S2> S5U (N in S210), the A / D converter 106 is determined to be abnormal (S214), and error processing S104 is executed as necessary.

なお、図2のフローチャートや処理の順序を限定するものではなく、処理が破綻しない限りにおいて、各処理の順序を入れかえてもよい。   Note that the flowchart of FIG. 2 and the order of the processes are not limited, and the order of the processes may be changed as long as the process does not fail.

図3(a)、(b)は、図2のフローチャートの比較処理S210におけるA/D変換回路100の状態を説明する図である。上述のようにロジック回路110は、デジタルコンパレータCOMPを含む。図3(a)に示すように、デジタルコンパレータCOMPの非反転入力に、デジタル信号S2が、反転入力に上側しきい値S5Uが入力される。このとき、S2>S5Uであれば、異常判定信号S8がアサート(ハイレベル)となる。また図3(b)に示すように、デジタルコンパレータCOMPの非反転入力に、下側しきい値S5Lが、反転入力にデジタル信号S2が入力される。このとき、S2<S5Lであれば、異常判定信号S8がアサート(ハイレベル)となる。デジタルコンパレータCOMPを2個設け、図3(a)、(b)の比較処理を同時に実行してもよい。   FIGS. 3A and 3B are diagrams illustrating the state of the A / D conversion circuit 100 in the comparison process S210 of the flowchart of FIG. As described above, the logic circuit 110 includes the digital comparator COMP. As shown in FIG. 3A, the digital signal S2 is input to the non-inverting input of the digital comparator COMP, and the upper threshold value S5U is input to the inverting input. At this time, if S2> S5U, the abnormality determination signal S8 is asserted (high level). As shown in FIG. 3B, the lower threshold value S5L is input to the non-inverting input of the digital comparator COMP, and the digital signal S2 is input to the inverting input. At this time, if S2 <S5L, the abnormality determination signal S8 is asserted (high level). Two digital comparators COMP may be provided, and the comparison processing of FIGS. 3A and 3B may be executed simultaneously.

以上がA/D変換回路100の動作である。このA/D変換回路100によれば、自己診断を実行することにより、A/Dコンバータ106が完全に動作不能となる故障のみでなく、不完全な故障も検出でき、信頼性を高めることができる。   The above is the operation of the A / D conversion circuit 100. According to the A / D conversion circuit 100, by executing self-diagnosis, not only a failure that causes the A / D converter 106 to be completely inoperable but also an incomplete failure can be detected, thereby improving reliability. it can.

本発明は、図1のブロック図や回路図、あるいは図2のフローチャートとして把握され、あるいは上述の説明から導かれるさまざまな装置、回路、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。   The present invention is understood as the block diagram and circuit diagram of FIG. 1 or the flowchart of FIG. 2 or extends to various devices, circuits and methods derived from the above description, and is limited to a specific configuration. is not. In the following, more specific configuration examples and examples will be described in order not to narrow the scope of the present invention but to help understanding and clarify the essence and circuit operation of the present invention.

図4は、A/D変換回路100の構成例(100a)を示す回路図である。A/D変換回路100aは、図1のA/D変換回路100に加えて、第2マルチプレクサ116、アンプ120、インタフェース回路122を備え、ひとつの半導体基板に集積化されたA/DコンバータICである。   FIG. 4 is a circuit diagram showing a configuration example (100a) of the A / D conversion circuit 100. The A / D conversion circuit 100a is an A / D converter IC that includes a second multiplexer 116, an amplifier 120, and an interface circuit 122 in addition to the A / D conversion circuit 100 of FIG. 1, and is integrated on one semiconductor substrate. is there.

差動入力ポートINP,INNは対をなしており、それらの電位差VINが、アナログ入力となる。アンプ120は第1マルチプレクサ104の前段に設けられ、電位差VINを増幅し、アナログ電圧VANLG1を生成する。アンプ120は、加算増幅器であってもよく、VANLG1=α×VIN+β×VREFを出力してもよい。VREFはオフセット量を規定する。アンプ120の利得は可変であってもよい。 The differential input ports INP and INN are paired, and the potential difference VIN between them is an analog input. Amplifier 120 is provided before the first multiplexer 104, and amplifies the potential difference V IN, and generates an analog voltage V ANLG1. The amplifier 120 may be a summing amplifier and may output V ANLG1 = α × V IN + β × V REF . V REF defines an offset amount. The gain of the amplifier 120 may be variable.

さらにA/D変換回路100aは、アナログポートPORT1,PORT2を備え、それらにはアナログ電圧VANLG2,VANLG3が入力可能となっている。第1マルチプレクサ104は、アナログ電圧VANLG1〜VANLG3および診断用電圧VDIAGを受け、選択信号S6に応じたひとつを選択する。具体的には自己診断時には診断用電圧VDIAGを選択し、通常動作時には、複数のアナログ電圧VANLG1〜VANLG3を時分割で選択する。 Further, the A / D conversion circuit 100a includes analog ports PORT1 and PORT2, to which analog voltages V ANLG2 and V ANLG3 can be input. The first multiplexer 104 receives the analog voltages V ANLG1 to V ANLG3 and the diagnostic voltage V DIAG and selects one corresponding to the selection signal S6. Specifically, the diagnostic voltage V DIAG is selected during self-diagnosis, and a plurality of analog voltages V ANLG1 to V ANLG3 are selected in a time division manner during normal operation.

A/Dコンバータ106は、ΔΣA/Dコンバータである。上述のように、通常動作時においてアンプ120は入力電圧VINを、基準電圧VREFにもとづいてオフセット(シフト)させる。このオフセットに対応して、通常動作時に、A/Dコンバータ106の入力基準値Vaとして、基準電圧VREFが与えられる。A/Dコンバータ106は差動入力を有し、入力基準値Vaは、A/Dコンバータ106の反転入力端子に供給される電圧であってもよい。これにより、アンプ120における基準電圧VREFの影響を除いて、差動入力ポートINP,INNの電位差VINをデジタル値S2に変換できる。 The A / D converter 106 is a ΔΣ A / D converter. As described above, during normal operation, the amplifier 120 offsets (shifts) the input voltage VIN based on the reference voltage VREF . Corresponding to this offset, a reference voltage V REF is applied as an input reference value Va of the A / D converter 106 during normal operation. The A / D converter 106 has a differential input, and the input reference value Va may be a voltage supplied to the inverting input terminal of the A / D converter 106. Thereby, the potential difference VIN between the differential input ports INP and INN can be converted into a digital value S2 without the influence of the reference voltage VREF in the amplifier 120.

一方で自己診断時では、A/Dコンバータ106の入力基準値Vaはゼロでよい。そこで第2マルチプレクサ116は、基準電圧VREFと接地電圧VGNDを受け、ロジック回路110からの選択信号S7に応じた一方を選択し、A/Dコンバータ106に供給する。 On the other hand, at the time of self-diagnosis, the input reference value Va of the A / D converter 106 may be zero. Therefore, the second multiplexer 116 receives the reference voltage V REF and the ground voltage V GND , selects one according to the selection signal S 7 from the logic circuit 110, and supplies it to the A / D converter 106.

インタフェース回路122は、通常動作時においてロジック回路110の信号処理により得られたデータを、OUTピンに接続される外部のマイコンやプロセッサに出力する。あるいは自己診断シーケンスにおいてA/Dコンバータ106の異常を検出した場合、異常を通知してもよい。   The interface circuit 122 outputs data obtained by signal processing of the logic circuit 110 during normal operation to an external microcomputer or processor connected to the OUT pin. Alternatively, when an abnormality of the A / D converter 106 is detected in the self-diagnosis sequence, the abnormality may be notified.

以上がA/D変換回路100aの構成である。続いてA/D変換回路100aの用途を説明する。A/D変換回路100aは、汎用のA/DコンバータICとして利用可能であるが、ロジック回路110にさまざまな機能を追加することにより、特定用途向けのICを構成するができる。上述のようにA/D変換回路100aは、自己診断機能を備えるため、長期間にわたり高信頼性が要求される用途に好適である。   The above is the configuration of the A / D conversion circuit 100a. Next, the application of the A / D conversion circuit 100a will be described. The A / D conversion circuit 100a can be used as a general-purpose A / D converter IC, but by adding various functions to the logic circuit 110, an IC for a specific application can be configured. As described above, since the A / D conversion circuit 100a has a self-diagnosis function, it is suitable for applications that require high reliability over a long period of time.

図5は、実施の形態に係るクーロンカウンタ回路200を備える電子機器300のブロック図である。このクーロンカウンタ回路200は、図4のA/D変換回路100aをもとに構成されている。クーロンカウンタ回路200は、電子機器300に搭載される。   FIG. 5 is a block diagram of an electronic device 300 including the coulomb counter circuit 200 according to the embodiment. The coulomb counter circuit 200 is configured based on the A / D conversion circuit 100a of FIG. The coulomb counter circuit 200 is mounted on the electronic device 300.

電子機器300は、クーロンカウンタ回路200に加えて、バッテリ302、電流センサ304、マイコン306、充電回路308、負荷310を備える。バッテリ302は、リチウムイオン電池やニッケル水素電池などの再充電可能な2次電池である。   In addition to the coulomb counter circuit 200, the electronic device 300 includes a battery 302, a current sensor 304, a microcomputer 306, a charging circuit 308, and a load 310. The battery 302 is a rechargeable secondary battery such as a lithium ion battery or a nickel metal hydride battery.

充電回路308は、外部から電源供給を受け、バッテリ302を充電する。負荷310は、バッテリ302からの電力供給を受けて動作する。   The charging circuit 308 receives power supply from the outside and charges the battery 302. The load 310 operates by receiving power supply from the battery 302.

クーロンカウンタ回路200の接地ピン(GND,DGND)は接地されている。また電源ピン(VCC)にはアナログブロックの電源電圧が供給され、電源ピン(VDD)にはデジタルブロックの電源電圧が供給される。   The ground pins (GND, DGND) of the coulomb counter circuit 200 are grounded. The power supply pin (VCC) is supplied with the power supply voltage of the analog block, and the power supply pin (VDD) is supplied with the power supply voltage of the digital block.

電流センサ304は、バッテリ302に流れる充放電電流IBATを測定する。電流センサ304は、たとえばバッテリ302と直列に設けられたセンス抵抗Rで構成することができ、センス抵抗Rの電圧降下Vが、電流量を示すアナログ電圧VINとして、クーロンカウンタ回路200の差動入力ポートINP,INNに入力される。電流センサ304は、電流センスアンプであってもよい。 The current sensor 304 measures the charge / discharge current I BAT flowing through the battery 302. The current sensor 304 can be configured by, for example, a sense resistor R S provided in series with the battery 302, and the voltage drop V S of the sense resistor R S is used as the analog voltage V IN indicating the amount of current. Are input to the differential input ports INP and INN. The current sensor 304 may be a current sense amplifier.

基準電圧源202および内部電圧源204は、それぞれ異なる電圧レベルの基準電圧VREF25,VREF15を生成する。基準電圧(VREF25)端子および内部電圧(VREF15)端子はそれぞれ、基準電圧源202および内部電圧源204の出力と接続され、外付けの平滑キャパシタが接続される。またクーロンカウンタ回路200の外部回路から、基準電圧VREF25および内部電圧VREF15が参照可能となっている。なお、基準電圧源102を、基準電圧源202あるいは内部電圧源204と共通化してもよい。 The reference voltage source 202 and the internal voltage source 204 generate reference voltages V REF25 and V REF15 having different voltage levels. The reference voltage (VREF25) terminal and the internal voltage (VREF15) terminal are connected to the outputs of the reference voltage source 202 and the internal voltage source 204, respectively, and an external smoothing capacitor is connected. Further, the reference voltage V REF25 and the internal voltage V REF15 can be referred to from an external circuit of the coulomb counter circuit 200. Note that the reference voltage source 102 may be shared with the reference voltage source 202 or the internal voltage source 204.

アンプ120は、非反転型の差動増幅器であり、入力アナログ信号Vを、基準電圧VREF25を基準として増幅し、アナログ電圧VANLG1を生成する。A/Dコンバータ106は、基準電圧VREF25およびVREF15を利用して、第1マルチプレクサ104が選択したアナログ信号VANLGをデジタル信号S2に変換する。検出信号Vに対応するデジタル信号S2は、バッテリ302の充放電電流IBATを示す。 Amplifier 120 is a differential amplifier noninverting, input analog signal V S, the reference voltage V REF25 amplified as a reference, to produce an analog voltage V ANLG1. The A / D converter 106 converts the analog signal V ANLG selected by the first multiplexer 104 into a digital signal S2 using the reference voltages V REF25 and V REF15 . A digital signal S 2 corresponding to the detection signal V S indicates the charge / discharge current I BAT of the battery 302.

クーロンカウンタ回路200は、クーロンカウント法によるバッテリの残量検出に使用され、バッテリの充電電荷量の積算値(CCC:Charge Coulomb Count)、バッテリの放電電荷量の積算値(DCC:Discharge Coulomb Count)、累積カウント値(ACC:Accumulate Coulomb Count)の少なくともひとつを生成する。   The coulomb counter circuit 200 is used to detect the remaining amount of the battery by the coulomb count method, and is an integrated value of the charge amount of the battery (CCC: Charge Coulomb Count) and an integrated value of the discharge amount of the battery (DCC: Discharge Coulomb Count). At least one of the accumulated count values (ACC: Accumulate Coulomb Count) is generated.

オシレータ206は、内部クロックを発生する。ロジック回路110は、内部クロックと同期して動作する。ロジック回路110は、積算器130、データレジスタ132などを含む。これらは図1や図4の回路ブロック112に相当する。積算器130は、正の電流IBATに対応するデジタル信号S2を積算し、CCC値を生成してもよい。また積算器130は、負の電流IBATに対応するデジタル信号S2を積算し、DCC値を生成してもよい。また積算器130は、正負にかかわらずデジタル信号S2を積算し、ACC値を生成してもよい。 The oscillator 206 generates an internal clock. The logic circuit 110 operates in synchronization with the internal clock. The logic circuit 110 includes an integrator 130, a data register 132, and the like. These correspond to the circuit block 112 of FIGS. The integrator 130 may integrate the digital signal S2 corresponding to the positive current I BAT to generate a CCC value. Further, the integrator 130 may integrate the digital signal S2 corresponding to the negative current I BAT to generate a DCC value. Further, the integrator 130 may integrate the digital signal S2 regardless of whether it is positive or negative to generate an ACC value.

積算器130が生成したクーロンカウント値は、データレジスタ132に書き込まれる。データレジスタ132の値は、インタフェース回路122を介してマイコン306からアクセス可能となっている。インタフェース回路122は、たとえばSPI(Serial Peripheral Interface)である。SDIはデータ入力端子、SDOはデータ出力端子、CSはチップセレクト端子、CLKはシリアルクロックの入力端子である。   The coulomb count value generated by the integrator 130 is written in the data register 132. The value of the data register 132 can be accessed from the microcomputer 306 via the interface circuit 122. The interface circuit 122 is, for example, an SPI (Serial Peripheral Interface). SDI is a data input terminal, SDO is a data output terminal, CS is a chip select terminal, and CLK is a serial clock input terminal.

マイコン306は、クーロンカウント値にもとづいて、バッテリ302の残量を計算する。マイコン306は、ヒューエルゲージIC(残量検出回路)とも称される。   The microcomputer 306 calculates the remaining amount of the battery 302 based on the coulomb count value. The microcomputer 306 is also referred to as a fuel gauge IC (remaining amount detection circuit).

さらにロジック回路110は、自己診断回路134およびアラーム出力回路136を含む。これらは図1や図2の回路ブロック114に相当する。自己診断回路134は、自己診断時における比較処理を行い、A/Dコンバータ106の異常の有無を判定する。またアラーム出力回路136は、A/Dコンバータ106の異常、あるいはそのほかの異常が検出されると、ALARMピンの信号をアサートし、マイコン306に通知する。   Further, the logic circuit 110 includes a self-diagnosis circuit 134 and an alarm output circuit 136. These correspond to the circuit block 114 of FIG. 1 and FIG. The self-diagnosis circuit 134 performs comparison processing at the time of self-diagnosis, and determines whether the A / D converter 106 is abnormal. The alarm output circuit 136 asserts an ALARM pin signal and notifies the microcomputer 306 when an abnormality of the A / D converter 106 or other abnormality is detected.

またクーロンカウンタ回路200は割り込み出力ピンINTをさらに備える。INTピンには、外部のマイコン306が接続されており、ロジック回路110は、クーロンカウンタ回路200の内部で所定の割り込みイベントが発生すると、INTピンを介してマイコン306に割り込みをかける。割り込みイベントとしては、キャリブレーションの完了などが例示される。   The coulomb counter circuit 200 further includes an interrupt output pin INT. An external microcomputer 306 is connected to the INT pin. When a predetermined interrupt event occurs inside the coulomb counter circuit 200, the logic circuit 110 interrupts the microcomputer 306 via the INT pin. Examples of the interrupt event include completion of calibration.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。   The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.

(第1変形例)
実施の形態では、メモリ108に格納される診断データS4がしきい値S5であるとしたがそれに限定されない。たとえば診断データS4は、期待値S3であってもよい。ロジック回路110は、期待値S3にマージンを加算・減算することにより、しきい値S5を生成してもよい。
(First modification)
In the embodiment, the diagnosis data S4 stored in the memory 108 is the threshold value S5. However, the present invention is not limited to this. For example, the diagnostic data S4 may be the expected value S3. The logic circuit 110 may generate the threshold value S5 by adding or subtracting a margin to the expected value S3.

実施の形態では上側、下側の2個のしきい値を設けたが、診断用電圧VDIAGをフルスケールの最大値の近傍に設定し、下側しきい値のみを規定してもよい。反対に診断用電圧VDIAGをフルスケールの最小値の近傍に設定し、上側しきい値のみを規定してもよい。 In the embodiment, the upper threshold value and the lower threshold value are provided. However, the diagnostic voltage V DIAG may be set near the maximum value of the full scale, and only the lower threshold value may be defined. Conversely, the diagnostic voltage V DIAG may be set in the vicinity of the minimum value of the full scale and only the upper threshold value may be defined.

(第2変形例)
実施の形態では、ロジック回路110が自己診断時に、診断データS4と期待値S3を比較することで、A/Dコンバータ106の異常の有無を判定したがそれに限定されない。ロジック回路110は、診断データS4に所定の演算処理を施した結果得られる値にもとづいて、A/Dコンバータ106を診断してもよい。たとえばロジック回路110は、診断用電圧VDIAGに応じたデジタル信号S2を複数回、測定し、複数の測定値の平均値をしきい値と比較してもよい。
(Second modification)
In the embodiment, at the time of self-diagnosis, the logic circuit 110 compares the diagnosis data S4 with the expected value S3 to determine whether the A / D converter 106 is abnormal. However, the present invention is not limited to this. The logic circuit 110 may diagnose the A / D converter 106 based on a value obtained as a result of performing predetermined arithmetic processing on the diagnosis data S4. For example, the logic circuit 110 may measure the digital signal S2 corresponding to the diagnostic voltage V DIAG a plurality of times, and compare an average value of the plurality of measured values with a threshold value.

(第3変形例)
A/D変換回路100は、診断用電圧VDIAGを二値、あるいは三値以上で変化させてもよい。メモリ108の診断データS4は、診断用電圧VDIAGの各値ごとに用意され、ロジック回路110は、診断用電圧VDIAGの各値ごとにA/Dコンバータ106の正常、異常を判定してもよい。この場合、精度を高めることができる。
(Third Modification)
The A / D conversion circuit 100 may change the diagnostic voltage V DIAG by a binary value or a ternary value or more. The diagnostic data S4 in the memory 108 is prepared for each value of the diagnostic voltage V DIAG , and the logic circuit 110 determines whether the A / D converter 106 is normal or abnormal for each value of the diagnostic voltage V DIAG. Good. In this case, accuracy can be increased.

(第4変形例)
A/Dコンバータ106は、温度依存性を有する場合がある。この場合、ロジック回路110は、温度に応じて、しきい値S5を変化させてもよい。A/Dコンバータ106の温度依存性が大きく、かつしきい値S5を一定とする場合、しきい値S5を規定する際に、大きいマージンを考慮する必要がある。これに対して、しきい値S5に温度依存性を持たせる場合には、マージンを小さくできるため、より正確な診断が可能となる。
(Fourth modification)
The A / D converter 106 may have temperature dependency. In this case, the logic circuit 110 may change the threshold value S5 according to the temperature. When the temperature dependency of the A / D converter 106 is large and the threshold value S5 is constant, it is necessary to consider a large margin when defining the threshold value S5. On the other hand, when the temperature dependence is given to the threshold value S5, the margin can be reduced, so that more accurate diagnosis is possible.

(第5変形例)
メモリ108は、レジスタ、SRAM、DRAMなどの揮発性メモリであってもよい。この場合、A/D変換回路100と接続されるホストプロセッサ側に、不揮発性メモリを設けておき、A/D変換回路100の起動毎に、診断データS4をA/D変換回路100のメモリ108に書き込むようにしてもよい。
(5th modification)
The memory 108 may be a volatile memory such as a register, SRAM, or DRAM. In this case, a non-volatile memory is provided on the host processor connected to the A / D conversion circuit 100, and the diagnostic data S4 is stored in the memory 108 of the A / D conversion circuit 100 each time the A / D conversion circuit 100 is activated. You may make it write in.

(第6変形例)
図5のクーロンカウンタ回路200は、電子機器以外にも、家庭用あるいはプラント用の蓄電システムや、電気自動車、ハイブリッド自動車、プラグインハイブリッド自動車にも利用可能である。
(Sixth Modification)
The coulomb counter circuit 200 shown in FIG. 5 can be used not only for electronic equipment but also for household or plant power storage systems, electric cars, hybrid cars, and plug-in hybrid cars.

(第7変形例)
A/Dコンバータ106の形式は特に限定されず、ΔΣA/Dコンバータの他、SAR(逐次比較型)A/Dコンバータであってもよいし、その他のA/Dコンバータであってもよい。
(Seventh Modification)
The type of the A / D converter 106 is not particularly limited, and may be a SAR (successive comparison type) A / D converter, other A / D converters, in addition to the ΔΣ A / D converter.

(第8変形例)
自己診断を行うタイミングは適切なタイミング、あるいは周期で実行すればよく、必ずしもA/D変換回路100の起動時に実行する必要はない。
(Eighth modification)
The self-diagnosis may be performed at an appropriate timing or cycle, and is not necessarily performed when the A / D conversion circuit 100 is activated.

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.

100…A/D変換回路、102…基準電圧源、104…第1マルチプレクサ、106…A/Dコンバータ、108…メモリ、110…ロジック回路、112,114…回路ブロック、116…第2マルチプレクサ、120…アンプ、122…インタフェース回路、200…クーロンカウンタ回路、202…、300…電子機器、302…バッテリ、304…電流センサ、306…マイコン、308…充電回路、310…負荷、S2…デジタル信号、S3…期待値、S4…診断データ、S5…しきい値。 DESCRIPTION OF SYMBOLS 100 ... A / D conversion circuit, 102 ... Reference voltage source, 104 ... 1st multiplexer, 106 ... A / D converter, 108 ... Memory, 110 ... Logic circuit, 112, 114 ... Circuit block, 116 ... 2nd multiplexer, 120 ... Amplifier 122 ... Interface circuit 200 ... Coulomb counter circuit 202 ... 300 300 Electronic equipment 302 ... Battery 304 ... Current sensor 306 ... Microcomputer 308 ... Charging circuit 310 ... Load S2 ... Digital signal S3 ... expected value, S4 ... diagnostic data, S5 ... threshold value.

Claims (19)

所定の診断用電圧を生成する基準電圧源と、
アナログ信号と前記診断用電圧を受け、それらのひとつを選択して出力する第1マルチプレクサと、
前記第1マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、
正常である前記A/Dコンバータに前記診断用電圧を入力したときの前記デジタル信号の期待値に応じた診断データを格納するメモリと、
(i)通常動作時において前記第1マルチプレクサに前記アナログ信号を選択させて、そのとき得られる前記デジタル信号を処理するとともに、(ii)自己診断時において前記第1マルチプレクサに前記診断用電圧を選択させ、そのとき得られる前記デジタル信号と前記診断データの関係にもとづいて、前記A/Dコンバータの異常を検出するロジック回路と、
を備えることを特徴とするA/D変換回路。
A reference voltage source for generating a predetermined diagnostic voltage;
A first multiplexer for receiving an analog signal and the diagnostic voltage, and selecting and outputting one of them;
An A / D converter for converting an output signal of the first multiplexer into a digital signal;
A memory for storing diagnostic data corresponding to an expected value of the digital signal when the diagnostic voltage is input to the normal A / D converter;
(I) Let the first multiplexer select the analog signal during normal operation, process the digital signal obtained at that time, and (ii) select the diagnostic voltage for the first multiplexer during self-diagnosis A logic circuit for detecting an abnormality of the A / D converter based on the relationship between the digital signal and the diagnostic data obtained at that time;
An A / D conversion circuit comprising:
前記ロジック回路は、前記デジタル信号と前記診断データにもとづくしきい値との比較結果にもとづいて、前記A/Dコンバータの異常を検出することを特徴とする請求項1に記載のA/D変換回路。   2. The A / D conversion according to claim 1, wherein the logic circuit detects an abnormality of the A / D converter based on a comparison result between the digital signal and a threshold value based on the diagnostic data. circuit. 前記診断データは、上側しきい値を含み、前記ロジック回路は、前記デジタル信号が前記上側しきい値を超えたときに、異常と判定することを特徴とする請求項1または2に記載のA/D変換回路。   3. The A according to claim 1, wherein the diagnostic data includes an upper threshold value, and the logic circuit determines that an abnormality occurs when the digital signal exceeds the upper threshold value. / D conversion circuit. 前記診断データは、下側しきい値を含み、前記ロジック回路は、前記デジタル信号が前記下側しきい値を下回ったときに、異常と判定することを特徴とする請求項1から3のいずれかに記載のA/D変換回路。   The diagnostic data includes a lower threshold value, and the logic circuit determines that an abnormality occurs when the digital signal falls below the lower threshold value. An A / D conversion circuit according to claim 1. 前記A/Dコンバータは、ΔΣA/Dコンバータであることを特徴とする請求項1から4のいずれかに記載のA/D変換回路。   The A / D converter circuit according to claim 1, wherein the A / D converter is a ΔΣ A / D converter. 前記通常動作時と前記自己診断時において前記A/Dコンバータの入力基準値が切りかえられることを特徴とする請求項1から5のいずれかに記載のA/D変換回路。   6. The A / D converter circuit according to claim 1, wherein an input reference value of the A / D converter is switched during the normal operation and the self-diagnosis. 前記第1マルチプレクサの前段に設けられ、前記アナログ信号を増幅するアンプをさらに備えることを特徴とする請求項1から6のいずれかに記載のA/D変換回路。   The A / D conversion circuit according to claim 1, further comprising an amplifier that is provided in a preceding stage of the first multiplexer and amplifies the analog signal. 前記第1マルチプレクサは、複数のアナログ信号を受け、複数のアナログ信号および前記診断用電圧からひとつを選択することを特徴とする請求項1から7のいずれかに記載のA/D変換回路。   The A / D conversion circuit according to claim 1, wherein the first multiplexer receives a plurality of analog signals and selects one of the plurality of analog signals and the diagnostic voltage. 前記ロジック回路は、前記A/D変換回路の温度に応じて、前記しきい値を変化させることを特徴とする請求項1から8のいずれかに記載のA/D変換回路。   The A / D conversion circuit according to claim 1, wherein the logic circuit changes the threshold value according to a temperature of the A / D conversion circuit. ひとつの半導体基板に一体集積化されることを特徴とする請求項1から9のいずれかに記載のA/D変換回路。   10. The A / D conversion circuit according to claim 1, wherein the A / D conversion circuit is integrated on a single semiconductor substrate. バッテリの充放電電荷量を計算するクーロンカウンタ回路であって、
差動入力ポートであって、それらの間に前記バッテリの電流を示す検出電圧が入力される差動入力ポートと、
前記差動入力ポートの電位差を、所定電圧を基準として増幅するアンプと、
所定の診断用電圧を生成する基準電圧源と、
前記アンプの出力信号と前記診断用電圧を受け、ひとつを選択する第1マルチプレクサと、
前記所定電圧と接地電圧を受け、ひとつを選択する第2マルチプレクサと、
前記第1マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、
正常である前記A/Dコンバータに前記診断用電圧を入力したときの前記デジタル信号の期待値に応じた診断データを格納するメモリと、
(i)通常動作時において前記第1マルチプレクサに前記アンプの出力信号を選択させ、前記第2マルチプレクサに前記所定電圧を選択させ、そのとき得られる前記デジタル信号を積算処理するとともに、(ii)自己診断時において前記第1マルチプレクサに前記診断用電圧を選択させ、前記第2マルチプレクサに前記接地電圧を選択させ、そのとき得られる前記デジタル信号と前記診断データの関係にもとづいて、前記A/Dコンバータの異常を検出するロジック回路と、
前記ロジック回路が生成した前記バッテリの電流の積算値を示すデータを外部に出力するためのインタフェース回路と、
を備えることを特徴とするクーロンカウンタ回路。
A coulomb counter circuit for calculating a charge / discharge charge amount of a battery,
A differential input port between which a detection voltage indicating the current of the battery is input;
An amplifier that amplifies the potential difference of the differential input port with reference to a predetermined voltage;
A reference voltage source for generating a predetermined diagnostic voltage;
A first multiplexer receiving the output signal of the amplifier and the diagnostic voltage and selecting one;
A second multiplexer that receives the predetermined voltage and the ground voltage and selects one;
An A / D converter for converting an output signal of the first multiplexer into a digital signal;
A memory for storing diagnostic data corresponding to an expected value of the digital signal when the diagnostic voltage is input to the normal A / D converter;
(I) causing the first multiplexer to select the output signal of the amplifier during normal operation, causing the second multiplexer to select the predetermined voltage, and integrating the digital signal obtained at that time, and (ii) self At the time of diagnosis, the first multiplexer is made to select the diagnostic voltage, the second multiplexer is made to select the ground voltage, and the A / D converter is based on the relationship between the digital signal and the diagnostic data obtained at that time. A logic circuit for detecting an abnormality in the
An interface circuit for outputting data indicating an integrated value of the battery current generated by the logic circuit to the outside;
A coulomb counter circuit comprising:
前記ロジック回路は、前記デジタル信号と前記診断データにもとづくしきい値との比較結果にもとづいて、前記A/Dコンバータの異常を検出することを特徴とする請求項11に記載のクーロンカウンタ回路。   12. The coulomb counter circuit according to claim 11, wherein the logic circuit detects an abnormality of the A / D converter based on a comparison result between the digital signal and a threshold value based on the diagnostic data. 前記診断データは、上側しきい値を含み、前記ロジック回路は、前記デジタル信号が前記上側しきい値を超えたときに、異常と判定することを特徴とする請求項11または12に記載のクーロンカウンタ回路。   13. The coulomb according to claim 11 or 12, wherein the diagnostic data includes an upper threshold value, and the logic circuit determines that an abnormality occurs when the digital signal exceeds the upper threshold value. Counter circuit. 前記診断データは、下側しきい値を含み、前記ロジック回路は、前記デジタル信号が前記下側しきい値を下回ったときに、異常と判定することを特徴とする請求項11から13のいずれかに記載のクーロンカウンタ回路。   14. The diagnostic data includes a lower threshold value, and the logic circuit determines that an abnormality occurs when the digital signal falls below the lower threshold value. Coulomb counter circuit according to the above. 前記A/Dコンバータは、ΔΣA/Dコンバータであることを特徴とする請求項11から14のいずれかに記載のクーロンカウンタ回路。   The coulomb counter circuit according to claim 11, wherein the A / D converter is a ΔΣ A / D converter. アナログ信号を受けるシングルエンドの入力ポートをさらに備え、
前記第1マルチプレクサは、前記アンプの出力信号、前記入力ポートの信号および前記診断用電圧を受け、ひとつを選択することを特徴とする請求項11から15のいずれかに記載のクーロンカウンタ回路。
A single-ended input port for receiving analog signals
16. The coulomb counter circuit according to claim 11, wherein the first multiplexer receives the output signal of the amplifier, the signal of the input port, and the diagnostic voltage and selects one.
前記ロジック回路は、前記クーロンカウンタ回路の温度に応じて、前記しきい値を変化させることを特徴とする請求項11から16のいずれかに記載のクーロンカウンタ回路。   17. The coulomb counter circuit according to claim 11, wherein the logic circuit changes the threshold value according to a temperature of the coulomb counter circuit. ひとつの半導体基板に一体集積化されることを特徴とする請求項11から17のいずれかに記載のクーロンカウンタ回路。   18. The coulomb counter circuit according to claim 11, wherein the coulomb counter circuit is integrated on a single semiconductor substrate. バッテリと、
前記バッテリを充電する充電回路と、
前記バッテリの負荷と、
前記バッテリの充放電電荷を検出する請求項11から18のいずれかに記載のクーロンカウンタ回路と、
前記クーロンカウンタ回路の出力にもとづいて、前記バッテリの残量を検出する残量検出回路と、
を備えることを特徴とする電子機器。
Battery,
A charging circuit for charging the battery;
A load of the battery;
The coulomb counter circuit according to any one of claims 11 to 18, which detects charge / discharge charges of the battery,
A remaining amount detecting circuit for detecting the remaining amount of the battery based on the output of the coulomb counter circuit;
An electronic device comprising:
JP2016105397A 2016-05-26 2016-05-26 Coulomb counter circuit, electronic device Active JP6739235B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016105397A JP6739235B2 (en) 2016-05-26 2016-05-26 Coulomb counter circuit, electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016105397A JP6739235B2 (en) 2016-05-26 2016-05-26 Coulomb counter circuit, electronic device

Publications (2)

Publication Number Publication Date
JP2017212643A true JP2017212643A (en) 2017-11-30
JP6739235B2 JP6739235B2 (en) 2020-08-12

Family

ID=60475756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016105397A Active JP6739235B2 (en) 2016-05-26 2016-05-26 Coulomb counter circuit, electronic device

Country Status (1)

Country Link
JP (1) JP6739235B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330959A (en) * 1995-05-31 1996-12-13 Sumitomo Electric Ind Ltd Detection for fault of a-d input circuit
JPH10209864A (en) * 1997-01-21 1998-08-07 Matsushita Electric Ind Co Ltd A/d converting device
JP2005323273A (en) * 2004-05-11 2005-11-17 Tokai Rika Co Ltd A/d conversion unit
JP2007285764A (en) * 2006-04-13 2007-11-01 Toshiba Lsi System Support Kk Semiconductor device and its self-test failure detection method
JP2007534272A (en) * 2004-04-21 2007-11-22 ローズマウント インコーポレイテッド Analog-to-digital converter with range error detection
JP2009052975A (en) * 2007-08-24 2009-03-12 Panasonic Corp Circuit for calculating residual battery capacity, and battery pack using the same
JP2013165640A (en) * 2008-01-29 2013-08-22 Hitachi Ltd Battery system for vehicle, on-vehicle battery module, and cell controller
JP2014207664A (en) * 2013-03-19 2014-10-30 富士通セミコンダクター株式会社 Analog-digital conversion method and analog-digital conversion circuit
WO2015145496A1 (en) * 2014-03-28 2015-10-01 三洋電機株式会社 Current detection apparatus and power supply system
JP2015220856A (en) * 2014-05-16 2015-12-07 セイコーインスツル株式会社 Battery residual amount prediction device and battery pack

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330959A (en) * 1995-05-31 1996-12-13 Sumitomo Electric Ind Ltd Detection for fault of a-d input circuit
JPH10209864A (en) * 1997-01-21 1998-08-07 Matsushita Electric Ind Co Ltd A/d converting device
JP2007534272A (en) * 2004-04-21 2007-11-22 ローズマウント インコーポレイテッド Analog-to-digital converter with range error detection
JP2005323273A (en) * 2004-05-11 2005-11-17 Tokai Rika Co Ltd A/d conversion unit
JP2007285764A (en) * 2006-04-13 2007-11-01 Toshiba Lsi System Support Kk Semiconductor device and its self-test failure detection method
JP2009052975A (en) * 2007-08-24 2009-03-12 Panasonic Corp Circuit for calculating residual battery capacity, and battery pack using the same
JP2013165640A (en) * 2008-01-29 2013-08-22 Hitachi Ltd Battery system for vehicle, on-vehicle battery module, and cell controller
JP2014207664A (en) * 2013-03-19 2014-10-30 富士通セミコンダクター株式会社 Analog-digital conversion method and analog-digital conversion circuit
WO2015145496A1 (en) * 2014-03-28 2015-10-01 三洋電機株式会社 Current detection apparatus and power supply system
JP2015220856A (en) * 2014-05-16 2015-12-07 セイコーインスツル株式会社 Battery residual amount prediction device and battery pack

Also Published As

Publication number Publication date
JP6739235B2 (en) 2020-08-12

Similar Documents

Publication Publication Date Title
US20130041606A1 (en) Detecting an open wire between a battery cell and an external circuit
JP5911917B2 (en) Analog-to-digital converter for embedded self-test
US10156589B2 (en) Sensor module that switches plural sensors capable of measuring different ranges to extend dynamic range
EP2023153A2 (en) Battery status detecting method and battery status detecting apparatus
WO2011122365A1 (en) Aging diagnosis circuit and aging diagnosis method for semiconductor integrated circuit
US10330736B2 (en) Semiconductor device, battery monitoring system, and diagnostic method for semiconductor device
US9838028B1 (en) A/D conversion circuit
CN113758606B (en) Temperature sensor and temperature measuring equipment
JP2011044920A (en) A/d converting device
US20110311850A1 (en) Secondary battery device
TW201833526A (en) Calibration method and circuit for pressure sensing device
JP2004340916A (en) Battery charge/discharge monitoring circuit and battery charge/discharge monitoring method
JP4048970B2 (en) Flying capacitor voltage detection circuit
US11287460B2 (en) Methods and apparatus for managing a battery system
JP2011209273A (en) Voltage detection circuit and method thereof
JP6739235B2 (en) Coulomb counter circuit, electronic device
US10320039B2 (en) Semiconductor device, battery monitoring system, and method of monitoring battery
JP2017161228A (en) Battery controller and power storage device
JP4868081B2 (en) Battery state detection method and battery state detection device
US20170288439A1 (en) Signal processing circuit, coulomb counter circuit, and electronic device
WO2015162937A1 (en) Power supply device provided with voltage detection unit
JP2985613B2 (en) Storage battery device with short-circuit cell number detection function
JP2021052122A5 (en)
US7012558B1 (en) A/D converter, battery pack, electronics device and method of voltage measurement
JP2014086748A (en) Successive approximation a/d converter and method of corrective charge for successive approximation a/d converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200721

R150 Certificate of patent or registration of utility model

Ref document number: 6739235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250