JP2017211944A - Power supply circuit - Google Patents
Power supply circuit Download PDFInfo
- Publication number
- JP2017211944A JP2017211944A JP2016106608A JP2016106608A JP2017211944A JP 2017211944 A JP2017211944 A JP 2017211944A JP 2016106608 A JP2016106608 A JP 2016106608A JP 2016106608 A JP2016106608 A JP 2016106608A JP 2017211944 A JP2017211944 A JP 2017211944A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- supply circuit
- constant voltage
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は電源回路に関する。 The present invention relates to a power supply circuit.
生体信号（神経電位、筋電位）は、細胞外計測や表面電位計測においては、１ｍＶ未満の微弱な電気信号であるため、このような微弱な電気信号を検出するには、ノイズの影響をできるだけ低減して増幅することが要求される。このような微弱な電気信号を増幅する用途に用いられる増幅器として、例えば、不平衡増幅器や差動増幅器などが知られている。米国特許６３００６６９号の図６（ａ）には、不平衡増幅器の一例が記載されており、この不平衡増幅器は、２段のエミッタ接地増幅器にエミッタフォロワによるバッファを設けたものである。また、特開平２０１１−１８８４０５号の図８には、差動増幅器の一例が記載されており、この差動増幅器は、フィードバック抵抗を備えたオペアンプから構成されている。 A biological signal (neural potential, myoelectric potential) is a weak electric signal of less than 1 mV in extracellular measurement or surface potential measurement. Therefore, in order to detect such a weak electric signal, the influence of noise is as small as possible. Reduction and amplification are required. As an amplifier used for amplifying such a weak electric signal, for example, an unbalanced amplifier or a differential amplifier is known. FIG. 6A of US Pat. No. 6,300,609 describes an example of an unbalanced amplifier. This unbalanced amplifier is a two-stage grounded-emitter amplifier provided with a buffer by an emitter follower. Further, FIG. 8 of Japanese Patent Laid-Open No. 2011-188405 describes an example of a differential amplifier, and this differential amplifier is composed of an operational amplifier having a feedback resistor.
ところで、生体信号の検出では、筋の緊張などに起因する細胞電位の変動が同相ノイズとして増幅器に混入することがあるが、従来の不平衡増幅器には、同相ノイズを除去する仕組みはなく、生体信号を増幅する際にこの同相ノイズがノーマルモードノイズに変換されてしまい、生体信号を精度よく検出することができなかった。一方、差動増幅器によれば、同相ノイズを除去することができるが、その同相信号除去比は、フィードバック抵抗の整合誤差に依存して大幅に低下してしまうという欠点を有する。 By the way, in the detection of biological signals, fluctuations in cell potential caused by muscle tension or the like may be mixed into the amplifier as in-phase noise, but conventional unbalanced amplifiers do not have a mechanism for removing in-phase noise, When the signal is amplified, the common-mode noise is converted into normal mode noise, and the biological signal cannot be accurately detected. On the other hand, the differential amplifier can remove the common-mode noise, but the common-mode signal removal ratio has a drawback that it greatly decreases depending on the feedback resistor matching error.
そこで、本発明は、このような事情に鑑みてなされたものであり、同相ノイズの除去に効果的な電源回路を提供することを課題とする。 Therefore, the present invention has been made in view of such circumstances, and an object of the present invention is to provide a power supply circuit that is effective in removing common-mode noise.
上述の課題を解決するため、本発明に係る電源回路は、正極端子及び負極端子を有する定電圧源と、正電源と定電圧源の正極端子との間に接続された第一の定電流源と、負電源と定電圧源の負極端子との間に接続された第二の定電流源とを備える。 In order to solve the above problems, a power supply circuit according to the present invention includes a constant voltage source having a positive terminal and a negative terminal, and a first constant current source connected between the positive power source and the positive terminal of the constant voltage source. And a second constant current source connected between the negative power source and the negative terminal of the constant voltage source.
本発明に係る電源回路によれば、同相ノイズを効果的に除去できる。 The power supply circuit according to the present invention can effectively remove common-mode noise.
以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の要素を示すものとし、重複する説明は省略する。
図１は、本発明の実施形態１に係る電源回路１０の回路図を示す。電源回路１０は、正極端子２１及び負極端子２２を有する定電圧源２０と、正電源ＶPと定電圧源２０の正極端子２１との間に接続された定電流源３０と、負電源ＶNと定電圧源２０の負極端子２２との間に接続された定電流源４０とを備えている。定電圧源２０の正極端子２１は、フローティング電位ＶCCを供給し、定電圧源２０の負極端子２２は、フローティング電位ＶEEを供給する。フローティング電位ＶCCとフローティング電位ＶEEとの間の電位差は、定電圧源２０によって一定に維持されているため、周囲の環境などから電源回路１０に混入する同相ノイズ（特に、直流或いは数１００ｋＨｚ以下程度の低周波の同相ノイズ）は、定電流源３０，４０によって吸収される。これにより、バイパスコンデンサ等を用いなくても、同相信号除去比を改善できる。なお、正電源ＶP及び負電源ＶNは、単一の電源から供給されるものでもよく、或いは別々の電源から供給されるものでもよい。
Embodiments of the present invention will be described below with reference to the drawings. Here, the same code | symbol shall show the same element, and the overlapping description is abbreviate | omitted.
FIG. 1 shows a circuit diagram of a power supply circuit 10 according to Embodiment 1 of the present invention. The power supply circuit 10 includes a constant voltage source 20 having a positive terminal 21 and a negative terminal 22, a constant current source 30 connected between the positive power source V P and the positive terminal 21 of the constant voltage source 20, and a negative power source V N. And a constant current source 40 connected between the negative electrode terminal 22 of the constant voltage source 20. The positive terminal 21 of the constant voltage source 20 supplies the floating potential V CC, and the negative terminal 22 of the constant voltage source 20 supplies the floating potential V EE . Since the potential difference between the floating potential V CC and the floating potential V EE is maintained constant by the constant voltage source 20, common-mode noise (particularly, direct current or several hundred kHz or less) mixed into the power supply circuit 10 from the surrounding environment or the like. Low frequency common mode noise) is absorbed by the constant current sources 30,40. Thereby, the common-mode signal rejection ratio can be improved without using a bypass capacitor or the like. The positive power source V P and the negative power source V N may be supplied from a single power source, or may be supplied from separate power sources.
図２は、オペアンプＡＭＰ１に電源を供給する電源回路１０の応用例を示す回路図であり、増幅器５０は、オペアンプＡＭＰ１と、電源回路１０とを備えている。オペアンプＡＭＰ１は、一対の差動入力端子ＶIN+，ＶIN-と、出力端子ＶOUTと、正電源端子ＶCと、負電源端子ＶEとを備えている。定電圧源２０の正極端子２１は、オペアンプＡＭＰ１の正電源端子ＶCに接続して正電源端子ＶCにフローティング電位ＶCCを供給する。定電圧源２０の負極端子２２は、オペアンプＡＭＰ１の負電源端子ＶEに接続して負電源端子ＶEにフローティング電位ＶEEを供給する。斯かる構成によれば、オペアンプＡＭＰ１は、同相ノイズの影響を受けにくい電源回路１０から電源供給を受けるため、増幅器５０の同相信号除去比を改善できる。また、生体信号の検出や量子物理効果を利用したデバイスからの微小信号の検出などの用途において、ノイズの少ない高品質のフロントエンド増幅器としての増幅器５０を提供することが可能となり、これまでの水準を超える高精度計測技術に貢献するものである。 FIG. 2 is a circuit diagram illustrating an application example of the power supply circuit 10 that supplies power to the operational amplifier AMP1. The amplifier 50 includes the operational amplifier AMP1 and the power supply circuit 10. The operational amplifier AMP1 includes a pair of differential input terminals V IN + and V IN− , an output terminal V OUT , a positive power supply terminal V C, and a negative power supply terminal V E. The positive terminal 21 of the constant voltage source 20 supplies a floating potential V CC connected to the positive supply terminal V C of the operational amplifier AMP1 to a positive power supply terminal V C. The negative terminal 22 of the constant voltage source 20 supplies a floating potential V EE connected to the negative power supply terminal V E of the operational amplifier AMP1 to the negative power supply terminal V E. According to such a configuration, the operational amplifier AMP1 is supplied with power from the power supply circuit 10 which is not easily affected by the common mode noise, so that the common mode signal rejection ratio of the amplifier 50 can be improved. In addition, it is possible to provide an amplifier 50 as a high-quality front-end amplifier with little noise in applications such as detection of a biological signal and detection of a minute signal from a device using a quantum physical effect. It contributes to high-precision measurement technology that exceeds.
なお、図３及び図４に示すように、定電圧源２０として、並列接続されたＮ個のツェナーダイオードＤ1，Ｄ2，…，ＤNを用いることができる。ここで、Ｎは２以上の整数であり、必要に応じてＮの値を調整することにより、定電圧源２０の出力インピーダンスを低下させ、理想的な定電圧源に近づけることができる。定電圧源２０としては、ツェナーダイオードの他に、例えば、負帰還型のシャントレギュレータを用いてもよい。また、図５に示すように、定電流源３０，４０として、二端子電流源１３０を用いてもよく、或いは図６に示すように、定電流源３０，４０として、出力端子とグランド端子との間を、抵抗Ｒを介して接続した三端子レギュレータ１４０を用いてもよい。 As shown in FIGS. 3 and 4, N Zener diodes D 1 , D 2 ,..., D N connected in parallel can be used as the constant voltage source 20. Here, N is an integer equal to or greater than 2, and by adjusting the value of N as necessary, the output impedance of the constant voltage source 20 can be reduced to approach an ideal constant voltage source. As the constant voltage source 20, for example, a negative feedback type shunt regulator may be used in addition to the Zener diode. As shown in FIG. 5, a two-terminal current source 130 may be used as the constant current sources 30 and 40, or as shown in FIG. 6, the constant current sources 30 and 40 are output terminals and ground terminals. Alternatively, a three-terminal regulator 140 connected between the two via a resistor R may be used.
図７は、不平衡増幅器ＡＭＰ２に電源を供給する電源回路１０の応用例を示す回路図であり、増幅器６０は、不平衡増幅器ＡＭＰ２と、電源回路１０とを備えている。不平衡増幅器ＡＭＰ２は、２段のエミッタ接地増幅回路を構成するトランジスタＱ１、Ｑ２と、エミッタフォロワとして機能するトランジスタＱ３とを備えている。トランジスタＱ１のエミッタ端子は、抵抗ＲE1を介してグランドライン６２に接続し、そのコレクタ端子は、定電流源ＣＣ１を介して電源ライン６１に接続し、そのベース端子は、キャパシタＣINを介して入力端子６３に接続している。抵抗ＲE1の値は、トランジスタＱ１が最適なバイアスポイントで動作できるように、定電流源ＣＣ１からトランジスタＱ１に供給されるバイアス電流を加味して調整されている。入力端子６３とグランドとの間には、入力信号のソース抵抗に応じて設定される抵抗ＲINが接続されている。トランジスタＱ２のベース端子は、トランジスタＱ１のコレクタ端子に接続し、トランジスタＱ３のベース端子は、トランジスタＱ２のコレクタ端子に接続し、トランジスタＱ２のコレクタ端子は、定電流源ＣＣ２を介して電源ライン６１に接続し、トランジスタＱ３のコレクタ端子は、電源ライン６１に接続し、トランジスタＱ２のエミッタ端子は、抵抗ＲE2を介してグランドライン６２に接続するとともに、抵抗ＲBを介してトランジスタＱ１のベース端子に接続し、トランジスタＱ３のエミッタ端子は、抵抗ＲNFを介してトランジスタＱ１のエミッタ端子に接続するとともに、抵抗Ｒ0及びキャパシタＣOUTを介して出力端子６４に接続している。抵抗ＲE2の値は、トランジスタＱ２が最適なバイアスポイントで動作できるように、定電流源ＣＣ２からトランジスタＱ２に供給されるバイアス電流を加味して調整されている。 FIG. 7 is a circuit diagram illustrating an application example of the power supply circuit 10 that supplies power to the unbalanced amplifier AMP2. The amplifier 60 includes the unbalanced amplifier AMP2 and the power supply circuit 10. The unbalanced amplifier AMP2 includes transistors Q1 and Q2 that form a two-stage grounded-emitter amplifier circuit, and a transistor Q3 that functions as an emitter follower. The emitter terminal of the transistor Q1 is connected to the ground line 62 via the resistor R E1 , the collector terminal thereof is connected to the power supply line 61 via the constant current source CC1, and the base terminal thereof is connected via the capacitor C IN. The input terminal 63 is connected. The value of the resistor R E1 is adjusted in consideration of the bias current supplied from the constant current source CC1 to the transistor Q1 so that the transistor Q1 can operate at an optimum bias point. A resistor R IN set according to the source resistance of the input signal is connected between the input terminal 63 and the ground. The base terminal of the transistor Q2 is connected to the collector terminal of the transistor Q1, the base terminal of the transistor Q3 is connected to the collector terminal of the transistor Q2, and the collector terminal of the transistor Q2 is connected to the power supply line 61 via the constant current source CC2. connect the collector terminal of the transistor Q3 is connected to the power supply line 61, the emitter terminal of transistor Q2, as well as connected to the ground line 62 through a resistor R E2, via a resistor R B to the base terminal of the transistor Q1 connect, an emitter terminal of the transistor Q3, while connected to the emitter terminal of the transistor Q1 through the resistor R NF, and via the resistor R 0 and capacitor C OUT is connected to the output terminal 64. The value of the resistor R E2 is adjusted in consideration of the bias current supplied from the constant current source CC2 to the transistor Q2 so that the transistor Q2 can operate at an optimum bias point.
入力端子６３から入力された入力信号の交流成分は、キャパシタＣINを通過し、トランジスタＱ１に供給される。トランジスタＱ１のベース端子には、トランジスタＱ２のエミッタ端子から抵抗ＲBを介して電流が帰還することにより、トランジスタＱ１のベースバイアス電流が制御される。また、トランジスタＱ３のエミッタ端子からの出力電圧が抵抗ＲNFを介してトランジスタＱ１のエミッタ端子に帰還することにより、クローズドループゲインが調整される。このように、不平衡増幅器ＡＭＰ２は、トランジスタＱ１，Ｑ２間でベースバイアス電流を制御するためのループと、トランジスタＱ１，Ｑ３間でクローズドループゲインを調整するためのループとを併有しており、後者のフィードバックゲインが前者のフィードバックゲインより数桁小さくなるように、例えば、抵抗ＲE1の値と抵抗ＲNFの値との比率を１：１０００に設定することにより、不平衡増幅器ＡＭＰ２の動作を安定させることができる。トランジスタＱ３の出力信号の交流成分は、キャパシタＣOUTを通過し、出力端子６３から出力される。なお、出力端子６３に接続するＲLOADは負荷抵抗であり、キャパシタＣOUTとともにハイパスフィルタとして機能する。 AC component of an input signal from the input terminal 63 is passed through a capacitor C IN, it is supplied to the transistor Q1. The base terminal of the transistor Q1 by the current is fed back through the resistor R B from the emitter terminal of the transistor Q2, the base bias current of the transistor Q1 is controlled. Further, the output voltage from the emitter terminal of the transistor Q3 is fed back to the emitter terminal of the transistor Q1 through the resistor R NF, closed loop gain is adjusted. Thus, the unbalanced amplifier AMP2 has both a loop for controlling the base bias current between the transistors Q1 and Q2 and a loop for adjusting the closed loop gain between the transistors Q1 and Q3. For example, by setting the ratio of the value of the resistor R E1 and the value of the resistor R NF to 1: 1000 so that the latter feedback gain is several orders of magnitude smaller than the former feedback gain, the operation of the unbalanced amplifier AMP2 is performed. It can be stabilized. AC component of the output signal of the transistor Q3 through the capacitor C OUT, is output from the output terminal 63. Note that R LOAD connected to the output terminal 63 is a load resistance, and functions as a high-pass filter together with the capacitor C OUT .
電源回路１０を構成する定電圧源２０の正極端子２１は、不平衡増幅器ＡＭＰ２の電源ライン６１に接続して電源ライン６１にフローティング電位ＶCCを供給する。定電圧源２０の負極端子２２は、不平衡増幅器ＡＭＰ２のグランドライン６２に接続してグランドライン６２にフローティング電位ＶEEを供給する。斯かる構成によれば、不平衡増幅器ＡＭＰ２は、同相ノイズの影響を受けにくい電源回路１０から電源供給を受けるため、増幅器６０の同相信号除去比を改善できる。 The positive terminal 21 of the constant voltage source 20 constituting the power supply circuit 10 is connected to the power supply line 61 of the unbalanced amplifier AMP2 and supplies the floating potential V CC to the power supply line 61. The negative terminal 22 of the constant voltage source 20 is connected to the ground line 62 of the unbalanced amplifier AMP2 and supplies the floating potential V EE to the ground line 62. According to such a configuration, the unbalanced amplifier AMP2 is supplied with power from the power supply circuit 10 which is not easily affected by the common mode noise, so that the common mode signal rejection ratio of the amplifier 60 can be improved.
図８は、不平衡増幅器ＡＭＰ２に電源を供給する電源回路１０を構成する定電流源３０，４０として、出力端子とグランド端子との間を、抵抗Ｒを介して接続した三端子レギュレータ１４０を使用し、電圧源７１の正極端子を定電流源３０に接続し、電圧源７１の負極端子を定電流源４０に接続する例を示している。増幅器６０のその余の構成は図７に示す構成と同様である。図９は、図８に示す増幅器６０の同相信号除去比のシミュレーション結果を示すグラフである。このグラフにおいて、符号Ｇ１は、ゲインを示し、符号Ｐ１は位相を示している。このシミュレーション結果から、直流に近い低周波における同相信号除去比が改善されていることがわかる。一方、図１０は、図７に示す増幅器６０において電源回路１０を従来の単一電源に置き換えたものと同一の回路構成を有する従来の増幅器の同相信号除去比のシミュレーション結果を示すグラフである。このグラフにおいて、符号Ｇ２は、ゲインを示し、符号Ｐ２は位相を示している。このシミュレーション結果から数ｋＨｚ未満では、同相ノイズがゲイン１倍で出力に現れることがわかる。 8 uses a three-terminal regulator 140 in which the output terminal and the ground terminal are connected via a resistor R as the constant current sources 30 and 40 constituting the power supply circuit 10 that supplies power to the unbalanced amplifier AMP2. In this example, the positive terminal of the voltage source 71 is connected to the constant current source 30 and the negative terminal of the voltage source 71 is connected to the constant current source 40. The remaining configuration of the amplifier 60 is the same as that shown in FIG. FIG. 9 is a graph showing a simulation result of the common-mode signal rejection ratio of the amplifier 60 shown in FIG. In this graph, the symbol G1 indicates the gain, and the symbol P1 indicates the phase. From this simulation result, it can be seen that the in-phase signal rejection ratio at a low frequency close to DC is improved. On the other hand, FIG. 10 is a graph showing a simulation result of the common-mode signal rejection ratio of the conventional amplifier having the same circuit configuration as that of the amplifier 60 shown in FIG. 7 in which the power supply circuit 10 is replaced with a conventional single power supply. . In this graph, the symbol G2 indicates the gain, and the symbol P2 indicates the phase. From this simulation result, it is understood that in-phase noise appears in the output at a gain of 1 when the frequency is less than several kHz.
図１１は、不平衡増幅器ＡＭＰ２の出力にインスツルメンテーションアンプ８０を接続し、不平衡増幅器ＡＭＰ２に電源を供給する電源回路１０を構成する定電流源３０，４０として、出力端子とグランド端子との間を、抵抗Ｒを介して接続した三端子レギュレータ１４０を使用する例を示している。インスツルメンテーションアンプ８０の非反転入力端子は、不平衡増幅器ＡＭＰ２の出力端子に接続し、インスツルメンテーションアンプ８０の反転入力端子は、グランドライン６２に接続している。また、電源７１の正極端子は、定電流源３０に接続し、電源７２の負極端子は、定電流源４０に接続し、電源７１の負極端子と電源７２の正極端子は、共通端子として接続され、その共通端子は、インスツルメンテーションアンプ８０のリファレンス端子ＶREFに接続している。図１２は、図１１に示す増幅器６０の同相信号除去比のシミュレーション結果を示すグラフである。このグラフにおいて、符号Ｇ３は、ゲインを示し、符号Ｐ３は位相を示している。このシミュレーション結果から、数１００Ｈｚ〜数ｋＨｚ付近における同相信号除去比が改善されていることがわかる。 FIG. 11 shows an output terminal and a ground terminal as constant current sources 30 and 40 constituting the power supply circuit 10 that connects the instrumentation amplifier 80 to the output of the unbalanced amplifier AMP2 and supplies power to the unbalanced amplifier AMP2. An example is shown in which a three-terminal regulator 140 is connected between the two via a resistor R. The non-inverting input terminal of the instrumentation amplifier 80 is connected to the output terminal of the unbalanced amplifier AMP 2, and the inverting input terminal of the instrumentation amplifier 80 is connected to the ground line 62. The positive terminal of the power source 71 is connected to the constant current source 30, the negative terminal of the power source 72 is connected to the constant current source 40, and the negative terminal of the power source 71 and the positive terminal of the power source 72 are connected as a common terminal. The common terminal is connected to the reference terminal V REF of the instrumentation amplifier 80. FIG. 12 is a graph showing a simulation result of the common-mode signal rejection ratio of the amplifier 60 shown in FIG. In this graph, the symbol G3 indicates the gain, and the symbol P3 indicates the phase. From this simulation result, it can be seen that the in-phase signal rejection ratio in the vicinity of several hundred Hz to several kHz is improved.
図１３は、本発明の実施形態２に係る電源回路８０の回路図を示す。電源回路８０は、正極端子９１及び負極端子９２を有する定電圧源９０と、正電源ＶPと定電圧源９０の正極端子９１との間に接続された定電流源１１０と、正極端子１０１及び負極端子１０２を有する定電圧源１００と、負電源ＶNと定電圧源１００の負極端子１０２との間に接続された定電流源１２０とを備えている。また、定電圧源９０の負極端子９２と定電圧源１００の正極端子１０１とが共通端子として接続されている。定電圧源９０の正極端子９１は、フローティング電位ＶCCを供給し、定電圧源１００の負極端子１０２は、フローティング電位ＶEEを供給し、定電圧源９０，１００の共通端子は、フローティンググランド電位を供給する。フローティング電位ＶCCとフローティンググランド電位との間の電位差は、定電圧源９０によって一定に維持されており、また、フローティング電位ＶEEとフローティンググランド電位との間の電位差は、定電圧源１００によって一定に維持されているため、周囲の環境などから電源回路８０に混入する同相ノイズ（特に、直流或いは数１００ｋＨｚ以下程度の低周波の同相ノイズ）は、定電流源１１０，１２０によって吸収され、同相信号除去比を改善できる。なお、正電源ＶP及び負電源ＶNは、単一の電源から供給されるものでもよく、或いは別々の電源から供給されるものでもよい。 FIG. 13 is a circuit diagram of the power supply circuit 80 according to the second embodiment of the present invention. The power supply circuit 80 includes a constant voltage source 90 having a positive terminal 91 and a negative terminal 92, a constant current source 110 connected between the positive power source V P and the positive terminal 91 of the constant voltage source 90, a positive terminal 101, A constant voltage source 100 having a negative terminal 102 and a constant current source 120 connected between the negative power source V N and the negative terminal 102 of the constant voltage source 100 are provided. Further, the negative terminal 92 of the constant voltage source 90 and the positive terminal 101 of the constant voltage source 100 are connected as a common terminal. The positive terminal 91 of the constant voltage source 90 supplies the floating potential V CC , the negative terminal 102 of the constant voltage source 100 supplies the floating potential V EE, and the common terminal of the constant voltage sources 90 and 100 is the floating ground potential. Supply. The potential difference between the floating potential V CC and the floating ground potential is kept constant by the constant voltage source 90, and the potential difference between the floating potential V EE and the floating ground potential is kept constant by the constant voltage source 100. Therefore, common-mode noise (particularly, direct current or low-frequency common-mode noise of about several hundred kHz or less) mixed in the power supply circuit 80 from the surrounding environment is absorbed by the constant current sources 110 and 120 and The signal rejection ratio can be improved. The positive power source V P and the negative power source V N may be supplied from a single power source, or may be supplied from separate power sources.
図１４は、完全差動アンプＡＭＰ３に電源を供給する電源回路８０の応用例を示す回路図であり、増幅器１３０は、完全差動アンプＡＭＰ３と、電源回路８０とを備えている。完全差動アンプＡＭＰ３は、一対の差動入力端子ＶIN+，ＶIN-と、一対の差動出力端子ＶOUT+，ＶOUT-と、正電源端子ＶCと、負電源端子ＶEと、同相電位基準端子ＶCOMとを備えている。定電圧源９０の正極端子９１は、完全差動アンプＡＭＰ３の正電源端子ＶCに接続して正電源ＶC端子にフローティング電位ＶCCを供給する。定電圧源１００の負極端子１０２は、完全差動アンプＡＭＰ３の負電源端子ＶEに接続して負電源端子ＶEにフローティング電位ＶEEを供給する。定電圧源９０，１００の共通端子は、完全差動アンプＡＭＰ３の同相電位基準端子ＶCOMに接続して同相電位基準端子ＶCOMにフローティンググランド電位を供給する。斯かる構成によれば、完全差動アンプＡＭＰ３は、同相ノイズの影響を受けにくい電源回路８０から電源供給を受けるため、増幅器１３０の同相信号除去比を改善できる。 FIG. 14 is a circuit diagram illustrating an application example of the power supply circuit 80 that supplies power to the fully differential amplifier AMP3. The amplifier 130 includes a fully differential amplifier AMP3 and a power supply circuit 80. The fully differential amplifier AMP3 has a pair of differential input terminals V IN + and V IN− , a pair of differential output terminals V OUT + and V OUT− , a positive power supply terminal V C, and a negative power supply terminal V E. And a potential reference terminal VCOM . The positive terminal 91 of the constant voltage source 90 is connected to the positive power supply terminal V C of the fully differential amplifier AMP3 and supplies the floating potential V CC to the positive power supply V C terminal. The negative terminal 102 of the constant voltage source 100 supplies a floating potential V EE connected to the negative power supply terminal V E of fully differential amplifier AMP3 to the negative power supply terminal V E. The common terminal of the constant voltage source 90, 100, supplies a floating ground potential to the common-mode voltage reference terminal V COM are connected to the common-mode voltage reference terminal V COM fully differential amplifier AMP3. According to such a configuration, the fully-differential amplifier AMP3 is supplied with power from the power supply circuit 80 that is not easily affected by common-mode noise, so that the common-mode signal rejection ratio of the amplifier 130 can be improved.
なお、図１５及び図１６に示すように、定電圧源９０，１００として、並列接続されたＮ個のツェナーダイオードＤ1，Ｄ2，…，ＤNを用いることができる。ここで、Ｎは２以上の整数であり、必要に応じてＮの値を調整することにより、定電圧源９０，１００の出力インピーダンスを低下させ、理想的な定電圧源に近づけることができる。定電圧源９０，１００としては、ツェナーダイオードの他に、例えば、負帰還型のシャントレギュレータを用いてもよい。また、図５に示すように、定電流源１１０，１２０として、二端子電流源１３０を用いてもよく、或いは図６に示すように、定電流源１１０，１２０として、出力端子とグランド端子との間を、抵抗Ｒを介して接続した三端子レギュレータ１４０を用いてもよい。 As shown in FIGS. 15 and 16, N Zener diodes D 1 , D 2 ,..., D N connected in parallel can be used as the constant voltage sources 90 and 100 . Here, N is an integer equal to or greater than 2, and by adjusting the value of N as necessary, the output impedance of the constant voltage sources 90 and 100 can be reduced to approach an ideal constant voltage source. As the constant voltage sources 90 and 100, for example, a negative feedback type shunt regulator may be used in addition to the Zener diode. Further, as shown in FIG. 5, a two-terminal current source 130 may be used as the constant current sources 110 and 120, or as shown in FIG. 6, an output terminal and a ground terminal are used as the constant current sources 110 and 120. Alternatively, a three-terminal regulator 140 connected between the two via a resistor R may be used.
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明はその趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。 Each embodiment described above is for facilitating the understanding of the present invention, and is not intended to limit the present invention. The present invention can be changed / improved without departing from the gist thereof, and the present invention includes equivalents thereof. In other words, those obtained by appropriately modifying the design of each embodiment by those skilled in the art are also included in the scope of the present invention as long as they include the features of the present invention.
１０，８０…電源回路
２０，９０，１００…定電圧源
２１，９１，１０１…正極端子
２２，９２，１０２…負極端子
３０，４０，１１０，１２０…定電流源
５０，６０…増幅器
１３０…二端子電流源
１４０…三端子レギュレータ
10, 80... Power supply circuit 20, 90, 100... Constant voltage source 21, 91, 101... Positive terminal 22, 92, 102 ... negative terminal 30, 40, 110, 120 ... constant current source 50, 60. Terminal current source 140 ... three-terminal regulator
Claims (5)
正電源と前記正極端子との間に接続された第一の定電流源と、
負電源と前記負極端子との間に接続された第二の定電流源と、
を備える電源回路。 A constant voltage source having a positive terminal and a negative terminal;
A first constant current source connected between a positive power source and the positive terminal;
A second constant current source connected between a negative power source and the negative terminal;
A power supply circuit comprising:
前記正極端子は、オペアンプの正電源端子に接続可能であり、
前記負極端子は、前記オペアンプの負電源端子に接続可能である、電源回路。 The power supply circuit according to claim 1,
The positive terminal can be connected to a positive power supply terminal of an operational amplifier,
The power supply circuit, wherein the negative terminal can be connected to a negative power supply terminal of the operational amplifier.
前記正極端子は、不平衡増幅器の電源ラインに接続可能であり、
前記負極端子は、前記不平衡増幅器のグランドラインに接続可能である、電源回路。 The power supply circuit according to claim 1,
The positive terminal can be connected to a power line of an unbalanced amplifier,
The power supply circuit, wherein the negative terminal can be connected to a ground line of the unbalanced amplifier.
正電源と前記第１の正極端子との間に接続された第一の定電流源と、
第２の正極端子及び第２の負極端子を有する第２の定電圧源と、
負電源と前記第２の負極端子との間に接続された第二の定電流源と、を備え、
前記第１の負極端子と前記第２の正極端子とが共通端子として接続されている、電源回路。 A first constant voltage source having a first positive terminal and a first negative terminal;
A first constant current source connected between a positive power source and the first positive terminal;
A second constant voltage source having a second positive terminal and a second negative terminal;
A second constant current source connected between a negative power source and the second negative terminal,
A power supply circuit in which the first negative terminal and the second positive terminal are connected as a common terminal.
前記第１の正極端子は、完全差動アンプの正電源端子に接続可能であり、
前記第２の負極端子は、前記完全差動アンプの負電源端子に接続可能であり、
前記共通端子は、前記完全差動アンプの同相電位基準端子に接続可能である、電源回路。 The power supply circuit according to claim 4,
The first positive terminal can be connected to a positive power supply terminal of a fully differential amplifier;
The second negative terminal can be connected to a negative power supply terminal of the fully differential amplifier,
The power supply circuit, wherein the common terminal is connectable to a common-mode potential reference terminal of the fully differential amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016106608A JP2017211944A (en) | 2016-05-27 | 2016-05-27 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016106608A JP2017211944A (en) | 2016-05-27 | 2016-05-27 | Power supply circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017211944A true JP2017211944A (en) | 2017-11-30 |
Family
ID=60476082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016106608A Pending JP2017211944A (en) | 2016-05-27 | 2016-05-27 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017211944A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018107640A (en) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | Floating power supply circuit and amplifier |
-
2016
- 2016-05-27 JP JP2016106608A patent/JP2017211944A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018107640A (en) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | Floating power supply circuit and amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449958B1 (en) | Open loop DC control for a transimpedance feedback amplifier | |
| US10295576B2 (en) | Ratiometric biasing for high impedance capacitive sensing | |
| US7224226B2 (en) | Amplifying device | |
| US9407221B2 (en) | Differential amplifier circuit | |
| US20160173034A1 (en) | Audio amplifying device | |
| US7554377B1 (en) | Apparatus and method for signal voltage limiting | |
| CN107305399B (en) | PMOS power electric crystal linear voltage decreasing regulator circuits | |
| KR987001154A (en) | amplifier | |
| JP6253634B2 (en) | Auto zero amplifier with low input leakage | |
| JP2017211944A (en) | Power supply circuit | |
| JP6646380B2 (en) | Current detection circuit | |
| JP5936975B2 (en) | Class D amplifier circuit | |
| KR102299672B1 (en) | Circuit arrangement for generating a controlled supply low-voltage | |
| JP4180411B2 (en) | Transconductance amplifier | |
| JP2011221778A (en) | Ac constant current output device | |
| US7256648B2 (en) | Variable feedback circuits and methods | |
| US20050231277A1 (en) | Amplifier circuit | |
| JP6625458B2 (en) | Output circuit and current sensor having the same | |
| JP2000155139A (en) | Current detecting device | |
| JP6986066B2 (en) | Noise removal circuit | |
| US10243516B2 (en) | Audio amplifier and audio power amplifier | |
| JP2004362250A (en) | Stabilized power source circuit | |
| GB1602296A (en) | Current sources | |
| JP2005328151A (en) | Amplifier circuit | |
| JP2008129977A (en) | Voltage shift circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160817 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200609 |