JP2017195379A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2017195379A
JP2017195379A JP2017102280A JP2017102280A JP2017195379A JP 2017195379 A JP2017195379 A JP 2017195379A JP 2017102280 A JP2017102280 A JP 2017102280A JP 2017102280 A JP2017102280 A JP 2017102280A JP 2017195379 A JP2017195379 A JP 2017195379A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
metal electrode
electrode
ni
semiconductor substrate
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017102280A
Other languages
Japanese (ja)
Inventor
裕一郎 鈴木
Yuichiro Suzuki
裕一郎 鈴木
政良 多留谷
Masayoshi Taruya
政良 多留谷
裕示 戸倉
Yuji Tokura
裕示 戸倉
Original Assignee
三菱電機株式会社
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a method of manufacturing the same capable of preventing oxidation of an electrode containing Ni and thereby preventing deterioration in wettability with solder, and of achieving good electrical contact between the semiconductor substrate and the electrode at low cost.SOLUTION: A semiconductor device 1 comprises: a semiconductor substrate 2; and a rear face electrode 4 formed by sequentially laminating a first metal electrode 41, a second metal electrode 42, and a third metal electrode 43, on the semiconductor substrate 2. The first metal electrode 41 is formed of Ti or a Ti alloy. The second metal electrode 42 is formed of Ni or a Ni alloy. The third metal electrode 43 is an alloy of Ag and at least one or more of Pd, Ni, Cu, Mg, Zn, Nd, Sn, and Bi. A metal film formed of Ag is further provided between the second metal electrode and the third metal electrode.SELECTED DRAWING: Figure 1

Description

本発明は、複数の金属膜を積層して形成した金属電極を備える半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof comprising a metal electrode formed by laminating a plurality of metal films.

電力変換等に用いられる多くの半導体装置では、当該半導体装置の縦方向に電流を流すため、半導体基板の表面及び裏面上に金属電極が形成されている。 In many semiconductor device for use in power conversion, etc., for allowing a current to flow to the longitudinal direction of the semiconductor device, a metal electrode is formed on a semiconductor substrate surface and on the back surface. このような半導体装置を回路基板に実装する方法としては、はんだ付けが簡便な方法として用いられている。 As a method for implementing such a semiconductor device on a circuit board, soldering is used as a simple method. はんだ付けによる半導体装置の実装は、例えば、半導体装置の裏面電極とはんだとで合金層を形成することによって、半導体装置と回路基板とを接合させる必要がある。 Mounting of the semiconductor device by soldering, for example, by forming an alloy layer between the rear electrode and the solder of the semiconductor device, it is necessary to bond the semiconductor device and the circuit board.

半導体装置の裏面電極には、はんだの主成分であるSnと安定的な合金を形成するNi電極が用いられている。 The back electrode of the semiconductor device, the Ni electrodes forming the Sn and stable alloy solder of the main component is used. しかし、Niは空気中で容易に酸化し、酸化したNiは、はんだとの接合性が非常に悪い。 However, Ni is easily oxidized in air, Ni oxidized is very poor bonding between the solder. 従って、従来、Ni電極の表面の酸化(以下、表面酸化ともいう)を抑制する種々の方法が提案されている。 Therefore, conventionally, oxidation of the surface of the Ni electrode (hereinafter, also referred to as surface oxidation) Various methods of inhibiting have been proposed.

例えば、半導体基板上にTi電極、Ni電極、Au電極を順に積層して形成し、Ti電極によって半導体基板と電気的に良好に接続され、Au電極によってNi電極が直接空気に触れて酸化しないように構成された半導体装置が開示されている(例えば、特許文献1,2参照)。 For example, Ti electrode on a semiconductor substrate, Ni electrode was formed by stacking Au electrodes sequentially connected semiconductor substrate and electrically well by Ti electrode, so that the Ni electrode not oxidized directly touch the air by Au electrode a semiconductor device is disclosed that is configured (e.g., see Patent documents 1 and 2).

また、Ni電極の表面上にPd/Au積層電極を形成することによって、Ni電極の酸化を防止する方法が開示されている(例えば、特許文献3参照)。 Further, by forming a Pd / Au laminated electrode on the surface of the Ni electrode, a method of preventing oxidation of the Ni electrode is disclosed (e.g., see Patent Document 3).

また、半導体基板上にAuSi電極、Ti電極、Ni電極、Ag電極を順に積層して形成することによって、Ni電極の酸化を防止する方法が開示されている(例えば、特許文献4参照)。 Further, AuSi electrode on a semiconductor substrate, Ti electrode, Ni electrode, by forming by stacking an Ag electrode in the order, the method of preventing oxidation of the Ni electrode is disclosed (e.g., see Patent Document 4).

特開平6−77262号公報 JP 6-77262 discloses 特開2011−233643号公報 JP 2011-233643 JP 特開2007−63042号公報 JP 2007-63042 JP 特開昭61−220344号公報 JP-A-61-220344 JP

特許文献1,2では、Ni電極の表面上にAu電極を形成しており、Ni電極の酸化を防止する機能を有している。 Patent Documents 1 and 2, it forms a Au electrode on the surface of the Ni electrode, and has a function of preventing the oxidation of the Ni electrode. しかし、Auは、近年の需要の高まりから価格が非常に高い(高コスト)という問題がある。 However, Au is, there is a problem from growing in recent years the demand price is very high that (high cost).

また、特許文献3では、Ni電極の表面上にPd/Au電極を形成しており、Au電極のみを形成する場合と同様、Ni電極の酸化を防止する機能を有している。 In Patent Document 3, it forms a Pd / Au electrodes on the surface of the Ni electrode, similarly to the case of forming only the Au electrode, and has a function of preventing the oxidation of the Ni electrode. しかし、Au電極のみを用いる場合と比較するとAuの使用量を少なくすることができるが、Auを消費することに変わりはなく、高コストが問題となる。 However, it is possible to reduce the amount of Au compared to the case of using only Au electrode, changes to the consumption of Au instead, high cost is an issue. また、Pdは、Auよりも安価であるものの価格が高い。 Moreover, Pd has a higher price of what is cheaper than Au.

また、特許文献4では、Ni電極の表面上にAg電極を形成しており、Ag電極の形成後すぐにはんだ付けを行えばNi電極の表面酸化に対して必要最低限の効果が得られる(Ni電極の酸化をある程度抑制することができる)。 In Patent Document 4, it forms an Ag electrode on the surface of the Ni electrode, minimum effect on the surface oxidation of the Ni electrodes be performed immediately after soldering formation of the Ag electrode is obtained ( the oxidation of the Ni electrode can be suppressed to some extent). しかし、積層した各電極の最表面がAg電極である場合において、硫黄濃度が高い環境等に放置する(曝される)時間が長いと、Agが硫化しやすいことからAg電極の表面が硫化Agとなり、はんだとの濡れ性を悪化させてしまう。 However, in the case where the outermost surface of each electrode laminated is Ag electrode, a sulfur concentration (exposure) is left to the high environmental, etc. When a long time, Ag is the surface of the Ag electrode since it tends sulfide sulfide Ag next, it would exacerbate the wettability of the solder. また、Agは、酸素に対するバリア性能が乏しいため、Ag電極形成後に酸素が存在する雰囲気で熱処理を行うと、Ag電極を透過した酸素によってNi電極の表面が酸化してしまうことが分かっている。 Further, Ag, since the barrier properties against oxygen poor, the heat treatment is performed in an atmosphere of oxygen is present after the Ag electrode formation, the surface of the Ni electrode by oxygen transmitted through the Ag electrodes are found to result in oxidation. その結果、はんだの濡れ性が悪化するという問題がある。 As a result, there is a problem that the solder wettability is deteriorated.

本発明は、これらの問題を解決するためになされたものであり、Niを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能な半導体装置およびその製造方法に関する。 The present invention has been made to solve these problems, without deteriorating the wettability with solder to prevent oxidation of the electrodes containing Ni, and electrically between the semiconductor substrate and the electrode to obtain a good contact to a semiconductor device and a manufacturing method thereof can be realized at low cost.

上記の課題を解決するために、本発明による半導体装置は、半導体基板と、半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極とを備え、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であり、第2金属電極と第3金属電極との間にAgからなる金属膜をさらに備える。 In order to solve the above problem, a semiconductor device according to the present invention comprises a semiconductor substrate on a semiconductor substrate, a first metal electrode, and a metal electrode formed by laminating a second metal electrode, and a third metal electrode in this order the provided, the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, Ag and, Pd, Ni, Cu, Mg, Zn, Nd, sn, and Bi and an alloy of at least one or more of, further comprising a metal film made of Ag between the second metal electrode and the third metal electrode.

また、本発明による半導体装置は、半導体基板と、半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極とを備え、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上とのAgを主成分とする合金である。 The semiconductor device according to the present invention comprises a semiconductor substrate on a semiconductor substrate, a first metal electrode, a second metal electrode, and a third metal electrode and a metal electrode formed by laminating in this order, the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, Ag and, Pd, Ni, Mg, Zn, at least one of Nd, Sn, and Bi an alloy mainly composed of Ag and more.

また、本発明による半導体装置は、半導体基板と、半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極と、はんだを介して金属電極と接合された回路基板とを備え、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金である。 The semiconductor device according to the present invention comprises a semiconductor substrate on a semiconductor substrate, a first metal electrode, and a metal electrode formed by laminating a second metal electrode, and a third metal electrode in this order, a metal electrode through a solder and a circuit board which is joined to the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, and Ag, Pd, Ni, Mg , an alloy of Zn, Nd, Sn, and at least one or more of Bi.

また、本発明による半導体装置の製造方法は、(a)半導体基板を準備する工程と、(b)半導体基板の表面上に表面電極を形成する工程と、(c)半導体基板の裏面上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して裏面電極を形成する工程と、(d)表面電極にプローブを接触させて大気中において0℃から180℃までの温度範囲で電気特性検査を行う工程とを備え、工程(b)において、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金である。 A method of manufacturing a semiconductor device according to the invention, (a) preparing a semiconductor substrate, forming a surface electrode on the surface of the (b) a semiconductor substrate, on the back surface of the (c) a semiconductor substrate, first metal electrodes, forming a back electrode are laminated second metal electrode, and a third metal electrode in this order, a temperature of up to 180 ° C. from 0 ℃ in the air by contacting a probe in (d) of the surface electrode and a step of performing electrical testing in a range, in step (b), the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, and Ag, an alloy of Pd, Ni, Cu, Mg, Zn, Nd, and Sn, and Bi at least one or more of.

また、本発明による半導体装置の製造方法は、(a)半導体基板を準備する工程と、(b)半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して金属電極を形成する工程とを備え、工程(b)において、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であり、第2金属電極と第3金属電極との間にAgからなる金属膜をさらに形成する。 A method of manufacturing a semiconductor device according to the present invention, by laminating the steps of: (a) preparing a semiconductor substrate, the (b) a semiconductor substrate, a first metal electrode, a second metal electrode, and a third metal electrode in this order in a step of forming a metal electrode Te, step (b), the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, Ag If, Pd, an alloy of Ni, Cu, Mg, Zn, Nd, and Sn, and at least one or more of Bi, further a metal film made of Ag between the second metal electrode and the third metal electrode Form.

また、本発明による半導体装置の製造方法は、(a)半導体基板を準備する工程と、(b)半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して金属電極を形成する工程とを備え、工程(b)において、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上とのAgを主成分とする合金である。 A method of manufacturing a semiconductor device according to the present invention, by laminating the steps of: (a) preparing a semiconductor substrate, the (b) a semiconductor substrate, a first metal electrode, a second metal electrode, and a third metal electrode in this order in a step of forming a metal electrode Te, step (b), the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, Ag When an alloy of Pd, Ni, Mg, Zn, Nd, mainly composed of Ag with at least one or more of Sn, and Bi.

本発明によると、半導体装置は、半導体基板と、半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極とを備え、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であり、第2金属電極と第3金属電極との間にAgからなる金属膜をさらに備えるため、Niを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能となる。 According to the present invention, a semiconductor device includes a semiconductor substrate, on a semiconductor substrate, a first metal electrode, a second metal electrode, and a third metal electrode and a metal electrode formed by laminating in this order, the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, and Ag, Pd, Ni, Cu, Mg, Zn, Nd, Sn, and of Bi an alloy with at least 1 or more, further comprising a metal film made of Ag, to prevent oxidation of the electrodes containing Ni worsen wettability with the solder between the second metal electrode and the third metal electrode not, and it is possible to realize at low cost to obtain electrically good contact between the semiconductor substrate and the electrode.

また、半導体装置は、半導体基板と、半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極とを備え、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上とのAgを主成分とする合金であるため、Niを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能となる。 The semiconductor device includes a semiconductor substrate, on a semiconductor substrate, a first metal electrode, and a metal electrode formed by laminating a second metal electrode, and a third metal electrode in this order, the first metal electrode, Ti or a Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, Ag and, Pd, Ni, Mg, Zn, Nd, Sn, and at least one or more of Bi since an alloy mainly composed of Ag, without deteriorating the wettability with solder to prevent oxidation of the electrodes containing Ni, and to obtain an electrically good contact between the semiconductor substrate and the electrode it is possible to realize at a low cost.

また、半導体装置は、半導体基板と、半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極と、はんだを介して金属電極と接合された回路基板とを備え、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であるため、Niを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能となる。 The semiconductor device includes a semiconductor substrate on a semiconductor substrate, a first metal electrode, and a metal electrode formed by laminating a second metal electrode, and a third metal electrode in this order, it is bonded to the metal electrode through the solder and a circuit board, a first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, and Ag, Pd, Ni, Mg, Zn, Nd, Sn therefore, and an alloy of at least one or more of Bi, without deteriorating the wettability with solder to prevent oxidation of the electrodes containing Ni, and electrical between the semiconductor substrate and the electrode it is possible to realize a low cost to obtain a good contact.

また、半導体装置の製造方法は、(a)半導体基板を準備する工程と、(b)半導体基板の表面上に表面電極を形成する工程と、(c)半導体基板の裏面上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して裏面電極を形成する工程と、(d)表面電極にプローブを接触させて大気中において0℃から180℃までの温度範囲で電気特性検査を行う工程とを備え、工程(b)において、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であるため、Niを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良 A method of manufacturing a semiconductor device, (a) preparing a semiconductor substrate, (b) forming a surface electrode on the surface of the semiconductor substrate, on the back surface of the (c) a semiconductor substrate, a first metal electrode, and forming a back surface electrode are laminated second metal electrode, and a third metal electrode in this order, the electric in the temperature range up to 180 ° C. from 0 ℃ in the air by contacting a probe in (d) of the surface electrode and a step of performing characteristic test, in step (b), the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, and Ag, pd, Ni, Cu, Mg, Zn, Nd, Sn therefore, and an alloy of at least one or more of Bi, without deteriorating the wettability with solder to prevent oxidation of the electrodes containing Ni, and electrically good between the semiconductor substrate and the electrode な接触を得ることを低コストで実現することが可能となる。 It is possible to realize a low cost to obtain a Do contact.

また、半導体装置の製造方法は、(a)半導体基板を準備する工程と、(b)半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して金属電極を形成する工程とを備え、工程(b)において、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であり、第2金属電極と第3金属電極との間にAgからなる金属膜をさらに形成するため、Niを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能となる。 A method of manufacturing a semiconductor device, (a) preparing a semiconductor substrate, (b) on a semiconductor substrate, a first metal electrode, a metal laminated second metal electrode, and a third metal electrode are sequentially electrode in a step of forming a step (b), the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, and Ag, Pd , Ni, Cu, an alloy of Mg, Zn, Nd, Sn, and at least one or more of Bi, for further forming a metal film made of Ag between the second metal electrode and the third metal electrode , it is possible to achieve without deteriorating the wettability with solder to prevent oxidation of the electrodes containing Ni, and to obtain an electrically good contact between the semiconductor substrate and the electrode at a low cost .

また、半導体装置の製造方法は、(a)半導体基板を準備する工程と、(b)半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して金属電極を形成する工程とを備え、工程(b)において、第1金属電極は、TiまたはTi合金であり、第2金属電極は、NiまたはNi合金であり、第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上とのAgを主成分とする合金であるため、Niを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能となる。 A method of manufacturing a semiconductor device, (a) preparing a semiconductor substrate, (b) on a semiconductor substrate, a first metal electrode, a metal laminated second metal electrode, and a third metal electrode are sequentially electrode in a step of forming a step (b), the first metal electrode is Ti or Ti alloy, the second metal electrode is Ni or an Ni alloy, the third metal electrode, and Ag, Pd , Ni, Mg, Zn, Nd, Sn therefore, and an alloy mainly composed of Ag with at least one or more of Bi, exacerbate wettability with solder to prevent oxidation of the electrodes containing Ni not, and it is possible to realize at low cost to obtain electrically good contact between the semiconductor substrate and the electrode.

本発明の実施の形態1による半導体装置の断面の一例を示す図である。 Is a diagram showing an example of a cross section of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態1による半導体装置の裏面電極部分の断面の一例を示す図である。 Is a diagram showing an example of a cross section of the back electrode portion of the semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態1による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態1による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態1による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態1による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態1による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態1によるはんだ濡れ性試験の結果の一例を示す図である。 According to the first embodiment of the present invention is a diagram showing an example of the result of the solder wettability test. 本発明の実施の形態2による半導体装置の裏面電極部分の断面の一例を示す図である。 Is a diagram showing an example of a cross section of the back electrode portion of the semiconductor device according to a second embodiment of the present invention. 本発明の実施の形態3による半導体装置の断面の一例を示す図である。 Is a diagram showing an example of a cross section of a semiconductor device according to a third embodiment of the present invention. 本発明の実施の形態3による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a third embodiment of the present invention. 本発明の実施の形態3による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a third embodiment of the present invention. 本発明の実施の形態3による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a third embodiment of the present invention. 本発明の実施の形態3による半導体装置の製造工程の一例を示す図である。 Is a diagram illustrating an example of a manufacturing process of a semiconductor device according to a third embodiment of the present invention.

本発明の実施の形態について、図面に基づいて以下に説明する。 Embodiments of the present invention will be described below with reference to the drawings.

<実施の形態1> <Embodiment 1>
まず、本発明の実施の形態1による半導体装置の構成について説明する。 First, the configuration of a semiconductor device according to a first embodiment of the present invention.

図1は、本実施の形態1による半導体装置1の断面の一例を示す図である。 Figure 1 is a diagram showing an example of a cross section of a semiconductor device 1 according to the first embodiment. また、図2は、半導体装置1の裏面電極4部分を拡大した断面を示す図である。 2 is a view showing a cross section of the enlarged rear electrode 4 of the semiconductor device 1. なお、本実施の形態1では、半導体装置1がダイオードである場合を一例として示している。 Also shows in the first embodiment, the case where the semiconductor device 1 is a diode as an example. また、以下では、半導体基板2の表面とは表面電極3が形成されている側の面のことをいい、半導体基板2の裏面とは裏面電極4が形成されている側の面のことをいう。 In the following, it refers to the surface on which the surface electrode 3 and the semiconductor substrate 2 of the surface is formed refers to the surface on which the back electrode 4 is formed on the back surface of the semiconductor substrate 2 .

図1,2に示すように、半導体装置1は、半導体基板2と、表面電極3と、裏面電極4と、絶縁膜5とを備えている。 As shown in FIGS. 1 and 2, the semiconductor device 1 includes a semiconductor substrate 2, the surface electrode 3, and a back electrode 4, and an insulating film 5. また、裏面電極4は、半導体基板2の裏面上に、第1金属電極41、第2金属電極42、および第3金属電極43を順に積層して形成している。 Further, the back electrode 4 on the back surface of the semiconductor substrate 2, a first metal electrode 41 is formed by laminating a second metal electrode 42, and a third metal electrode 43 in this order.

半導体基板2としては、Si基板やSiC基板を用いる。 As the semiconductor substrate 2, using a Si substrate or SiC substrate. 半導体基板2における裏面電極4を形成する主面(裏面)側の層は、半導体装置1がダイオードやMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の場合はn型半導体層であり、IGBT(Insulated Gate Bipolar Transistor)の場合はp型半導体層である。 Layer of the main surface (back surface) side to form the back electrode 4 in the semiconductor substrate 2, if the semiconductor device 1 is a diode and the MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is an n-type semiconductor layer, IGBT (Insulated Gate Bipolar for Transistor) which is a p-type semiconductor layer.

次に、裏面電極4を構成する第1金属電極41、第2金属電極42、および第3金属電極43について詳細に説明する。 Next, a first metal electrode 41 constituting the back electrode 4 will be described in detail for the second metal electrode 42 and the third metal electrode 43.

第1金属電極41は、TiまたはTi合金であり、半導体基板2と裏面電極4との間でオーミック接触を得るために設けられている。 The first metal electrode 41, Ti or Ti alloy, is provided in order to obtain an ohmic contact between the semiconductor substrate 2 and the back electrode 4. また、第1金属電極41は、第2金属電極42とはんだ9(図7参照)とが第2金属電極42の全域で合金を形成した場合において、はんだ9が半導体基板2と接触することを防ぐバリア層としての機能も有している。 The first metal electrode 41, in a case where the solder and the second metal electrode 42 9 (see FIG. 7) was formed alloy across the second metal electrode 42, the solder 9 is in contact with the semiconductor substrate 2 also it functions as a barrier layer to prevent. すなわち、半導体基板2とはんだ9との間で合金層を形成しないようにしているため、半導体基板2とはんだ9とが接触して半導体基板2とはんだ9との間における密着力が低下し、半導体基板2が剥がれてしまうことを防止することができる。 That is, because it do not form an alloy layer between the 9 and solder the semiconductor substrate 2, adhesion between the 9 and solder the semiconductor substrate 2 in contact with 9 the solder and the semiconductor substrate 2 is reduced, it is possible to prevent the semiconductor substrate 2 is peeled off.

ここで、第1金属電極41の厚さは、20nm以上1000nm以下であることが好ましい。 The thickness of the first metal electrode 41 is preferably 20nm or more 1000nm or less. 第1金属電極41の厚さが20nmよりも薄い場合は、バリア層としての機能を発揮しない可能性がある。 If the thickness of the first metal electrode 41 is thinner than 20nm may not exert the function as a barrier layer. また、第1金属電極41の厚さが1000nmよりも厚い場合は、半導体装置1における縦方向の抵抗が増加して電気特性が低下する。 Further, if the thickness of the first metal electrode 41 is larger than 1000nm, the vertical direction of the resistance in the semiconductor device 1 electric characteristics is reduced increases.

第2金属電極42は、Niであり、はんだ9に含まれるSnと合金を形成することを目的として設けられている。 The second metal electrode 42 is Ni, are provided for the purpose of forming the Sn alloy contained in the solder 9. すなわち、第2金属電極42は、はんだ9と合金を形成することによって裏面電極4と回路基板8(図7参照)とを電気的に接続するとともに、半導体装置1で発生した熱を回路基板8へ逃がす経路を形成している。 That is, the second metal electrode 42, solder 9 and alloys as well as electrically connecting the back electrode 4 and the circuit board 8 (see FIG. 7) by forming a circuit of heat generated in the semiconductor device 1 substrate 8 to form a route to escape to.

ここで、第2金属電極42の厚さは、200nm以上7000nm以下であることが好ましい。 The thickness of the second metal electrode 42 is preferably 200nm or more 7000nm or less. 第2金属電極42の厚さが200nmよりも薄い場合は、はんだ付け時に第2金属電極42が全て合金化してしまい、はんだ付け時に不良が発生してはんだ付けを再度行う必要が生じたときには既に第2金属電極42が存在せず、はんだ9との接合ができなくなってしまう(はんだ9と合金を形成することができない)。 If the thickness of the second metal electrode 42 is thinner than 200nm, the second metal electrode 42 are all in soldering would alloyed already when the need to perform soldering again resulted in failure occurs during soldering there is no second metal electrode 42, (it is impossible to form the solder 9 and alloys) which junction becomes impossible with the solder 9. また、第2金属電極42の厚さが7000nmよりも厚い場合は、半導体基板2と第2金属電極42におけるNiの膨張係数との差によって半導体装置1の反りが大きくなり、半導体装置1の搬送やはんだ付け作業に支障をきたす可能性がある。 Further, when the thickness of the second metal electrode 42 is larger than 7000nm, the warp of the semiconductor device 1 is increased by the difference between the expansion coefficient of the Ni and the semiconductor substrate 2 in the second metal electrode 42, the conveyance of the semiconductor device 1 and there is a possibility that interfere with the soldering work.

第3金属電極43は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上の元素との合金である。 The third metal electrode 43 is an alloy of the Ag, Pd, Ni, Cu, Mg, Zn, Nd, Sn, and at least one or more elements of Bi. 第3金属電極43は、第2金属電極42の表面酸化を防止し、裏面電極4におけるはんだ9との濡れ性を向上させるために設けられている。 The third metal electrode 43 prevents the surface oxidation of the second metal electrode 42 is provided in order to improve wettability with the solder 9 on the back surface electrode 4. また、Agに対してPd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上を添加すると、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上が第3金属電極43の表面で濃化し、酸素を透過させない機能を発揮する。 Further, Pd respect Ag, Ni, Cu, Mg, Zn, Nd, Sn, and the addition of at least one or more of Bi, Pd, Ni, Cu, Mg, Zn, Nd, Sn, and of Bi at least one or more enriched on the surface of the third metal electrode 43, exhibits a function which does not transmit oxygen.

ここで、第3金属電極43の厚さは、20nm以上500nm以下であることが好ましい。 The thickness of the third metal electrode 43 is preferably 20nm or more 500nm or less. 第3金属電極43の厚さが20nmよりも薄い場合は、第2金属電極42の表面酸化を防止する機能を十分に発揮することができない。 If the thickness of the third metal electrode 43 is thinner than 20nm it can not sufficiently exhibit the function of preventing the surface oxidation of the second metal electrode 42. また、第3金属電極43の厚さが500nmよりも厚い場合は、低コストで半導体装置1を作製することが難しくなる。 Further, if the thickness of the third metal electrode 43 is larger than 500nm becomes difficult to manufacture a semiconductor device 1 at low cost.

また、第3金属電極43におけるPd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiから選択された1以上の元素の含有量は、0.1wt%から20wt%であることが好ましい。 The content of one or more elements selected Pd, Ni, Cu, Mg, Zn, Nd, Sn, and Bi, in the third metal electrode 43 is preferably from 0.1 wt% is 20 wt%. 当該含有量であれば、第2金属電極42の表面酸化の防止および低コスト化の両方を実現するための条件を満たす。 If the content satisfies to achieve both prevention and cost reduction of the surface oxide of the second metal electrode 42.

次に、半導体装置1の製造方法について、図3〜図7を用いて説明する。 Next, a method of manufacturing the semiconductor device 1 will be described with reference to FIGS. 3-7. 以下では、特に、裏面電極4の製造方法、および半導体装置1と回路基板8との接合方法について説明する。 Hereinafter, in particular, a method of manufacturing the back electrode 4, and the method of joining the semiconductor device 1 and the circuit board 8 will be described.

なお、半導体基板2中に形成されるダイオード、バイポーラトランジスタ、MOSFET、あるいはIGBTは、公知の方法によって形成することができる。 A diode formed in a semiconductor substrate 2, a bipolar transistor, MOSFET or IGBT, can be formed by a known method. また、表面電極3についても同様に、公知の方法によって形成することができる。 Similarly, the surface electrode 3 can be formed by a known method.

図3において、半導体基板2中にn型半導体、p型半導体、絶縁膜、ポリシリコン等によって、ダイオード、バイポーラトランジスタ、MOSFET、あるいはIGBT等の半導体素子を形成する。 In FIG. 3, n-type semiconductor, p-type semiconductor in the semiconductor substrate 2, an insulating film, a polysilicon or the like, a diode, a bipolar transistor is formed, MOSFET or semiconductor devices such as an IGBT.

次いで、半導体素子を形成した半導体基板2の表面上に表面電極3を形成する。 Then, a surface electrode 3 on the surface of the semiconductor substrate 2 formed with the semiconductor element. 表面電極3は、Al、またはAl−Si、Al−Si−Cu、Al−Cu等であり、スパッタ法や真空蒸着法等によって形成する。 Surface electrode 3, Al or Al-Si, an Al-Si-Cu, Al-Cu or the like, is formed by a sputtering method or a vacuum evaporation method, or the like.

図4において、半導体基板2が所望の厚さとなるまで、半導体基板2の裏面を研削する。 4, to the semiconductor substrate 2 has a desired thickness, for grinding the back surface of the semiconductor substrate 2. 研削方法としては、砥石によって物理的に削る方法、酸によって化学的に削る方法、あるいはこれら2つの方法を組み合わせる方法がある。 As the grinding method, there is a method of combining method, the method cut chemically by acid or these two methods, shaving physically by grinding.

図5において、半導体基板2の裏面上に、第1金属電極41、第2金属電極42、および第3金属電極43を順に連続して積層し、裏面電極4を形成する。 5, on the back surface of the semiconductor substrate 2, a first metal electrode 41 are laminated in succession a second metal electrode 42, and a third metal electrode 43 in order to form a back electrode 4. ここで、連続して積層するとは、半導体基板2を成膜装置(裏面電極4を形成する装置)から一度も取り出さずに、第1金属電極41、第2金属電極42、および第3金属電極43を順に形成することをいう。 Here, a stacked continuously, the semiconductor substrate 2 without removing even once from the film forming apparatus (apparatus for forming a back surface electrode 4), the first metal electrode 41, the second metal electrode 42, and the third metal electrode It refers to form a 43 in the order.

なお、裏面電極4を形成する前には、半導体基板2の表面に形成されている自然酸化膜や異物等を除去するために、フッ酸処理やアンモニア過水・塩酸過水・硫酸過水処理、あるいはスパッタエッチング処理を施す。 Incidentally, before forming the back electrode 4 in order to remove the natural oxide film and foreign matter or the like formed on the surface of the semiconductor substrate 2, hydrofluoric acid treatment or ammonia peroxide mixture, hydrochloric acid-hydrogen peroxide water, sulfuric acid-hydrogen peroxide water treatment or subjected to sputter etching.

裏面電極4は、スパッタ法や真空蒸着法によって形成する。 Back electrode 4 is formed by sputtering or vacuum evaporation. このとき、上記の積層構造(第1金属電極41、第2金属電極42、および第3金属電極43からなる積層構造)を形成するために、各金属電極に対応したスパッタターゲットや蒸着源を一つの真空装置(上記の成膜装置と同じ)内に予め配置しておく。 In this case, the stacked structure described above to form a (first metal electrode 41, the laminated structure composed of the second metal electrode 42 and the third metal electrode 43), the sputter target or evaporation source corresponding to each metal electrode one One of the vacuum device should be placed in advance in the (same as the film deposition apparatus). このようにすることによって、各金属電極を形成するときに大気曝露することなく、上記の積層構造を形成することができる。 By doing so, without exposure to the atmosphere when forming the metal electrodes, it is possible to form the laminated structure. 仮に、各金属電極を形成するごとに大気曝露を行うと、各金属電極の表面に自然酸化膜が形成され、各金属電極間における密着力の低下、電気特性の悪化、およびはんだ付け時における接合不良が生じる。 If, when the air exposure each time to form the respective metal electrodes, a natural oxide film is formed on the surface of each metal electrode, lowering of the adhesion between the metal electrodes, deterioration of electrical characteristics, and joined at the soldering time failure occurs.

第1金属電極41は、当該第1金属電極41の形成中に温度が上昇することによって、半導体基板2とシリサイド層を形成する可能性があるが、ここでは特に問題とならない。 The first metal electrode 41, by the temperature rises during the formation of the first metal electrode 41, there is a possibility of forming a semiconductor substrate 2 and the silicide layer, not here particularly problematic.

第2金属電極42は、本実施の形態1ではNiを用いているが、例えばNi−V合金を用いてもよい。 The second metal electrode 42, although using the Ni in the first embodiment may be used, for example Ni-V alloy. Ni−V合金は非磁性体であるため、スパッタターゲットの厚膜化が容易となる。 For Ni-V alloy is nonmagnetic, it is easy to thick film of a sputtering target. また、磁性体専用のスパッタ装置の磁気回路機構が不要になる等のメリットがある。 Further, there is a merit such that the magnetic circuitry of the magnetic body only of the sputtering apparatus is not required.

第3金属電極43は、Agを主とする合金層であり、第3金属電極43として予め定められた不純物比率で構成されたスパッタターゲットを使用することによって形成する。 The third metal electrode 43 is an alloy layer composed mainly of Ag, formed by using a sputtering target made of a predetermined impurity ratio as a third metal electrode 43. なお、第3金属電極43を構成する不純物金属のスパッタターゲットや蒸着源を用意し、予め定められた不純物比率となるように成膜レートを調整した後に、同時に多元スパッタあるいは多元蒸着を行うことによって第3金属電極43を形成するようにしてもよい。 Incidentally, the sputtering target or vapor deposition source of impurity metal constituting the third metal electrode 43 is prepared, after adjusting the deposition rate such that the predetermined impurity ratio, by performing the multi-source sputtering or multi-source evaporation simultaneously it may be formed a third metal electrode 43.

裏面電極4の形成中または形成後、真空または不活性ガス中で熱処理を行ってもよい。 During or after formation of the back electrode 4, heat treatment may be performed in a vacuum or in an inert gas. 当該熱処理を行うことによって、各金属電極間における密着力を向上させ、はんだ付け時に接合不良の原因となる金属電極中に微量に含まれる水分等を放出させることができる。 By performing the heat treatment to improve the adhesion between the metal electrodes, it is possible to release the moisture contained in trace amounts in the metal electrode to cause bonding failure during soldering.

なお、第2金属電極42と第3金属電極43との間に、Ag層(Agからなる金属膜)を形成するようにしてもよい。 Between the second metal electrode 42 and the third metal electrode 43 may be formed (metal film made of Ag) Ag layer. この場合、第3金属電極43の厚さを薄くすることができ、裏面電極4の低コスト化に寄与する。 In this case, it is possible to reduce the thickness of the third metal electrode 43, which contributes to cost reduction of the back electrode 4.

図6において、半導体装置1の電気特性検査を行う。 6, performing an electrical characteristic test of the semiconductor device 1. 電気特性検査は、検査用回路(図示せず)に接続されたステージ6上に半導体装置1を載置し、表面電極3に検査用回路に接続されたプローブ7を接触させることによって実施する。 Electrical testing is a semiconductor device 1 is placed on the stage 6 connected to the inspection circuit (not shown), carried out by contacting the probe 7 connected to the test circuit to the front electrode 3. また、電気特性検査は、半導体装置1が実際に使用される状況を考慮して、ステージ6の温度を室温から200℃程度まで変化させた条件下で実施する。 Also, electrical testing, in consideration of the situation where the semiconductor device 1 is actually used, the temperature of the stage 6 is carried out under conditions varied from about 200 ° C. from room temperature. この場合、電気特性検査は大気中で実施されることが多い。 In this case, electrical testing is often carried out in the atmosphere.

電気特性検査の後、半導体装置1の外観検査を行う。 After electrical testing, perform visual inspection of the semiconductor device 1. 外観検査は、作業者による目視、あるいは外観検査装置による画像処理によって行われる。 Visual inspection is carried out by image processing by the visual or visual inspection apparatus, by the operator.

図7において、半導体装置1と回路基板8とを、はんだ9を用いて接合する。 7, the semiconductor device 1 and the circuit board 8 are bonded using solder 9.

例えば、回路基板8上にペーストはんだ(ペースト状のはんだ9)を塗布し、塗布したペーストはんだ上に半導体装置1を載置した後、加熱・冷却することによって接合するようにしてもよい。 For example, applying a paste solder on the circuit board 8 (solder paste 9), after placing the semiconductor device 1 on the coating paste solder, may be joined by heating and cooling. また、予め加熱した回路基板8上にはんだ9を配置して溶融させた後、溶融した状態のはんだ9上に半導体装置1を載置して冷却することによって接合するようにしてもよい。 Also, pre-after on the heated circuit board 8 is melted by placing the solder 9, it may be joined by cooling by placing the semiconductor device 1 on the solder 9 of the molten state. また、予め加熱した回路基板8上に溶融したはんだ9を塗布した後、半導体装置1を載置して接合するようにしてもよい。 Further, after coating the solder 9 which is melted onto the circuit board 8 which was heated in advance, they may be joined by placing the semiconductor device 1.

なお、はんだ9は、Snを主成分とし、Ag、Cu、Bi、Sb、P等が含まれている。 Incidentally, the solder 9, a main component Sn, Ag, Cu, Bi, Sb, contains P, and the like.

第3金属電極43をAgとした場合(例えば、特許文献4参照)、電気特性検査時に大気中において高温熱処理が行われると、第2金属電極42であるNiの表面が酸化され、その後のはんだ付け時に接合不良を発生させることがあった。 If a third metal electrode 43 was set to Ag (e.g., see Patent Document 4), when the high temperature heat treatment in the atmosphere at the time of electrical characteristics test is performed, the surface of Ni which is the second metal electrode 42 is oxidized, then the solder the bonding defect was to be generated during attaching. また、裏面電極4の外観検査時にグレインが成長することによって電極表面が白濁したような状態となり、外観検査で不良判定される問題があった。 Further, a state such that the electrode surface was clouded by growing grains during visual inspection of the back electrode 4, there is a problem that is determined as defective by visual inspection.

一方、本実施の形態1では、第3金属電極43を、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上の元素との合金とすることによって、第3金属電極43の表面にてPd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上が濃化するため、酸素の透過が抑制され、成膜後(第3金属電極43の形成後)の耐熱性能が向上する。 On the other hand, in the first embodiment, the third metal electrode 43, and Ag, Pd, Ni, Cu, Mg, Zn, Nd, by an alloy of at least one or more elements of Sn, and Bi since the Pd at the surface of the third metal electrode 43, Ni, Cu, Mg, Zn, Nd, Sn, and at least one or more of Bi is concentrated, oxygen permeation can be suppressed, after the deposition (second heat resistance of 3 after the formation of the metal electrode 43) is improved.

図8は、上記の図3〜図7の構造工程を経て作製された半導体装置1に対してはんだ濡れ性試験を行い、当該はんだ濡れ性試験の結果の一例を示す図である。 8 performs solderability testing the semiconductor device 1 manufactured through the structure processes of the above FIGS. 3-7 is a diagram showing an example of the solder wettability test results.

図8に示すはんだ濡れ性試験は、半導体装置1の裏面電極4におけるはんだ9に対する接合性能を、はんだボールを用いて評価したものである。 Solder wettability test shown in FIG. 8, the bonding performance for the solder 9 on the back surface electrode 4 of the semiconductor device 1 is obtained by evaluation using solder balls. 評価サンプルとして、裏面電極4を形成した直後に、大気中において180℃で30分間加熱した半導体装置1および裏面電極4を用いた。 As evaluation samples, immediately after the formation of the back electrode 4, using the semiconductor device 1 and the back electrode 4 was heated 30 minutes at 180 ° C. in air. また、裏面電極4を上面とした評価サンプル上にはんだボールを配置し、蟻酸雰囲気中において200℃まで加熱して表面を還元した後、280℃まで加熱してはんだボールを溶融させ、冷却後のはんだボールが濡れ広がった面積を算出した。 Further, the solder balls on the evaluation sample back electrode 4 and the upper surface is arranged, after reduction of the surface was heated to 200 ° C. in a formic acid atmosphere, to melt the solder balls was heated to 280 ° C., after cooling It was calculated extended area wet solder balls.

図8において、「○印」は、本実施の形態1による第3金属電極43、すなわち、第3金属電極43をAgと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上の元素との合金とした場合における結果を示している。 8, "○" mark, the third metal electrode 43 of the first embodiment, i.e., a third metal electrode 43 and Ag, Pd, Ni, Cu, Mg, Zn, Nd, Sn, and Bi of out of shows the results in case of the alloy of at least one or more elements. また、「×印」は、本実施の形態1による第3金属電極43をAg(従来例)とした場合における結果を示している。 Further, "×" mark indicates the results when the third metallic electrode 43 according to the first embodiment was Ag (conventional example).

図8に示すように、従来例よりも本実施の形態1による第3金属電極43の方が、高温熱処理を行った場合であってもはんだの濡れ広がり面積が大きいことが分かる。 As shown in FIG. 8, it is also the third metal electrode 43 of the first embodiment from the conventional example, even when subjected to high-temperature heat treatment it can be seen that large wetting area of ​​the solder. すなわち、本実施の形態1による第3金属電極43の方が従来例よりも、はんだの濡れ性が優れていることを確認した。 In other words, towards the third metal electrode 43 of the first embodiment than the conventional example, it was confirmed that the solder wettability is better.

以上のことから、本実施の形態1によれば、電気特性検査時に大気中においてステージ6が200℃程度の高温となった状態であっても、第2金属電極42であるNiの表面を酸化させることがない。 From the above, according to the first embodiment, even when the stage 6 becomes a high temperature of about 200 ° C. In the atmosphere during electrical testing, oxidized Ni surface of a second metal electrode 42 there is no be. 従って、その後の回路基板8とのはんだ付け時において、接合不良が生じる確率が格段に低下する(はんだとの濡れ性が悪化しない)。 Accordingly, at the time of soldering and subsequent circuit board 8, the probability of joint failure occurs is much reduced (wettability with solder is not deteriorated). また、裏面電極4を外観検査した場合において、裏面電極4の変色(白濁)を抑制することができるため、外観検査時に不良判定されずに、半導体装置1をはんだ接合工程に移行することができる。 Further, in the case where the rear surface electrode 4 and a visual inspection, it is possible to suppress the discoloration of the back electrode 4 (cloudy), without being determined as defective during the visual inspection, it is possible to shift the bonding step of solder semiconductor device 1 . また、第1金属電極41が半導体基板2に対してオーミック接触(電気的に良好な接触)を形成することによって、半導体装置1の縦方向に流れる電流にロス(損失)を生じさせない半導体装置1が得られる。 Further, by the first metal electrode 41 forms an ohmic contact with the semiconductor substrate 2 (electrically good contact), the semiconductor device does not cause loss (loss) to the current flowing in the longitudinal direction of the semiconductor device 1 1 It is obtained. また、裏面電極4にはAuが含まれていないため、半導体装置1を低コストで実現することができる。 Further, since the back electrode 4 does not contain Au, it is possible to realize a semiconductor device 1 at low cost.

なお、図7の前に、図1に示すような絶縁膜5を形成しておいてもよい。 Incidentally, in the preceding figure 7, it may be formed an insulating film 5 as shown in FIG.

<実施の形態2> <Embodiment 2>
図9は、本発明の実施の形態2による半導体装置1の裏面電極4部分の断面の一例を示す図である。 Figure 9 is a diagram showing an example of a cross section of the back surface electrode 4 of the semiconductor device 1 according to a second embodiment of the present invention.

本実施の形態2による半導体装置1は、半導体基板2と第1金属電極41との間に第4金属電極44を備えることを特徴としている。 The semiconductor device 1 according to the second embodiment is characterized in that it comprises a semiconductor substrate 2 and the fourth metal electrode 44 between the first metal electrode 41. その他の構成は、実施の形態1と同様であるため、ここでは説明を省略する。 Other configurations are the same as in the first embodiment, and a description thereof will be omitted. なお、図9は、実施の形態1の図3,4を経た後に裏面電極4を形成した状態を示している。 Incidentally, FIG. 9 shows a state in which a back electrode 4 after being subjected to a 3 and 4 of the first embodiment. 以下では、実施の形態1との差異に主眼を置いて説明する。 The following description focuses on differences from the first embodiment.

図9に示すように、半導体基板2の裏面上に、第4金属電極44、第1金属電極41、第2金属電極42、および第3金属電極43を順に積層し、裏面電極4を形成する。 As shown in FIG. 9, on the back surface of the semiconductor substrate 2, stacking the fourth metal electrode 44, a first metal electrode 41, the second metal electrode 42, and a third metal electrode 43 in order to form a back electrode 4 .

第1金属電極41は、Ti、V、Cr、Moのうち少なくとも1以上を含んでいる。 The first metal electrode 41 includes Ti, V, Cr, at least one or more of Mo. また、第1金属電極41は、第2金属電極42とはんだ9(図7参照)とが第2金属電極42の全域で合金を形成した場合において、はんだ9が第4金属電極44と接触することを防ぐバリア層の機能も有している。 The first metal electrode 41, in a case where the solder and the second metal electrode 42 9 (see FIG. 7) was formed alloy across the second metal electrode 42, solder 9 is in contact with the fourth metal electrode 44 also has the function of a barrier layer to prevent.

第4金属電極44は、半導体基板2の裏面側の層がp型半導体層である場合、Al、またはAl−Si、Al−Si−Cu、Al−Cu(Alと、SiおよびCuのうちのいずれか1以上との合金)等である。 Fourth metal electrode 44, when the rear surface side of the layer of the semiconductor substrate 2 is a p-type semiconductor layer, Al or Al-Si, Al-Si-Cu, Al-Cu (Al and, of Si and Cu, an alloy) or the like with any one or more. また、第4金属電極44は、半導体基板2の裏面側の層がn型半導体層である場合、NiまたはNi−Siである。 The fourth metal electrode 44, when the rear surface side of the layer of the semiconductor substrate 2 is an n-type semiconductor layer, an Ni or Ni-Si. このような構成とすることによって、半導体基板2との間で良好なオーミック性能を得ることができる(第4金属電極44が半導体基板2に対してオーミック接触(電気的に良好な接触)を形成することができる)。 With such a configuration, forming an ohmic contact (electrically good contact) which in respect satisfactory ohmic properties can be obtained (the fourth metal electrode 44 is a semiconductor substrate 2 between the semiconductor substrate 2 can do).

ここで、第4金属電極44の厚さは、10nm以上1000nm以下であることが好ましい。 The thickness of the fourth metal electrode 44 is preferably 10nm or more 1000nm or less. 第4金属電極44の厚さが10nmよりも薄い場合は、半導体基板2との間で良好なオーミック性能を十分に発揮することができない。 When the thickness of the fourth metal electrode 44 is thinner than 10nm it can not be sufficiently exhibited a good ohmic performance between the semiconductor substrate 2. また、第4金属電極44の厚さが1000nmよりも厚い場合は、半導体装置1における縦方向の抵抗が増加して電気特性が低下する可能性がある。 Further, if the thickness of the fourth metal electrode 44 is larger than 1000nm, the electrical characteristics vertical resistance is increased in the semiconductor device 1 may be reduced.

第2金属電極42および第3金属電極43は、実施の形態1と同様の方法および材料(組成)で形成する。 The second metal electrode 42 and the third metal electrode 43 is formed by the same method and materials as in the first embodiment (composition).

なお、裏面電極4を形成する場合において、実施の形態1では、半導体装置1を成膜装置から取り出すことなく形成することが好ましい。 Incidentally, in the case of forming a back electrode 4, in the first embodiment, it is preferable to form without removing the semiconductor device 1 from the film forming apparatus.

一方、本実施の形態2では、第4金属電極44の形成後に半導体装置1を一旦成膜装置から取り出し、熱処理後に再び成膜装置に入れてから、第1金属電極41、第2金属電極42、第3金属電極43を連続して形成するようにしてもよい。 On the other hand, in the second embodiment, after the formation of the fourth metal electrode 44 is taken out of the semiconductor device 1 is once deposition apparatus, after putting again the film forming apparatus after the heat treatment, the first metal electrode 41, the second metal electrode 42 it may be formed continuously with the third metal electrode 43. このように、第4金属電極44の形成後に熱処理を行うことによって、半導体基板2と第4金属電極44との間におけるオーミック性能が安定し、延いては半導体装置1の電気特性が安定する。 Thus, by performing heat treatment after formation of the fourth metal electrode 44, an ohmic performance is stabilized between the semiconductor substrate 2 and the fourth metal electrode 44, and by extension the electrical characteristics of the semiconductor device 1 is stabilized.

以上のことから、本実施の形態2によれば、半導体基板2の裏面側の層がp型半導体層またはn型半導体装置のいずれであっても、半導体基板2と裏面電極4との間で良好なオーミック接触を形成することができるため、半導体装置1の電気特性を向上させることができる。 From the above, according to the second embodiment, be any back side of the layer of semiconductor substrate 2 is a p-type semiconductor layer or n-type semiconductor device, between the semiconductor substrate 2 and the back electrode 4 it is possible to form a good ohmic contact, it is possible to improve the electrical characteristics of the semiconductor device 1.

<実施の形態3> <Embodiment 3>
まず、本発明の実施の形態3による半導体装置の構成について説明する。 First, the configuration of a semiconductor device according to a third embodiment of the present invention.

図10は、本実施の形態3による半導体装置1の断面の一例を示す図である。 Figure 10 is a diagram showing an example of a cross section of a semiconductor device 1 according to the third embodiment.

本実施の形態3による半導体装置1では、裏面電極4だけでなく表面電極3も積層して形成されることを特徴としている。 In the semiconductor device 1 of the third embodiment is characterized in that also the surface electrode 3 as well as the back electrode 4 is stacked. すなわち、積層して形成された表面電極3および裏面電極4を、半導体基板2の表面および裏面上に設けることを特徴としている。 That is, the surface electrode 3 and the back electrode 4 formed by stacking, it is characterized in that provided on the front surface and the back surface of the semiconductor substrate 2.

図10に示すように、半導体装置1は、半導体基板2と、表面電極3と、裏面電極4と、絶縁膜5とを備えている。 As shown in FIG. 10, the semiconductor device 1 includes a semiconductor substrate 2, the surface electrode 3, and a back electrode 4, and an insulating film 5.

表面電極3は、半導体基板2の表面上に、第8金属電極34、第5金属電極31、第6金属電極32、および第7金属電極33を順に積層して形成している。 Surface electrode 3, on the surface of the semiconductor substrate 2, the eighth metal electrode 34, the fifth metal electrode 31 is formed by laminating 6 metal electrode 32, and a seventh metal electrode 33 in this order.

裏面電極4は、半導体基板2の裏面上に、第1金属電極41、第2金属電極42、および第3金属電極43を順に積層して形成している。 Back electrode 4 on the back surface of the semiconductor substrate 2, a first metal electrode 41 is formed by laminating a second metal electrode 42, and a third metal electrode 43 in this order.

第1金属電極41および第5金属電極31は、Ti、V、Cr、Moのうちの少なくとも1以上を含んでいる。 The first metal electrode 41 and the fifth metal electrode 31 includes Ti, V, Cr, at least one or more of Mo.

第2金属電極42および第6金属電極32は、Niである。 The second metal electrode 42 and the sixth metal electrode 32 is Ni.

第3金属電極43および第7金属電極33は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上の元素との合金である。 Third metal electrode 43 and the seventh metal electrode 33 is an alloy of the Ag, Pd, Ni, Cu, Mg, Zn, Nd, and at least one or more elements of Sn, and Bi.

第8金属電極34は、Al、またはAl−Si、Al−Si−Cu、Al−Cu等である。 VIII metal electrode 34, Al or Al-Si, Al-Si-Cu,, a Al-Cu or the like.

なお、表面電極3を形成する積層構造と、裏面電極4を形成する積層構造とは、同一の厚さおよび組成である必要はなく、表面電極3および裏面電極4の各々におけるはんだ付けの条件や回路基板8に合った最適な構造であればよい。 Note that the laminated structure forming the surface electrode 3, the laminated structure forming a back electrode 4, need not be the same thickness and composition, the soldering conditions in each of the surface electrode 3 and the back electrode 4 Ya it may be a best structure that fits the circuit board 8.

次に、半導体装置1の製造方法について、図11〜図14を用いて説明する。 Next, a method of manufacturing the semiconductor device 1 will be described with reference to FIGS. 11 to 14. 以下では、特に、表面電極3の積層構造の製造方法について説明する。 Hereinafter, particularly, a method for manufacturing a laminated structure of the surface electrode 3.

なお、半導体基板2中に形成されるダイオード、バイポーラトランジスタ、MOSFET、あるいはIGBTは、公知の方法によって形成することができる。 A diode formed in a semiconductor substrate 2, a bipolar transistor, MOSFET or IGBT, can be formed by a known method. また、裏面電極4は、実施の形態1と同様の方法によって形成することができる。 Further, the back electrode 4 can be formed by the same method as in the first embodiment.

表面電極3は、裏面電極4と異なり、金属電極パターンを形成する必要がある。 Surface electrode 3 is different from the rear surface electrode 4, it is necessary to form a metal electrode pattern. これは、半導体基板2の表面上に表面電極3以外の構造を形成する必要があるためである。 This is because it is necessary to form a structure other than the surface electrode 3 on the surface of the semiconductor substrate 2.

図11において、半導体基板2中にn型半導体、p型半導体、絶縁膜、ポリシリコン等によって、ダイオード、バイポーラトランジスタ、MOSFET、あるいはIGBT等の半導体素子を形成する。 In Figure 11, n-type semiconductor, p-type semiconductor in the semiconductor substrate 2, an insulating film, a polysilicon or the like, a diode, a bipolar transistor is formed, MOSFET or semiconductor devices such as an IGBT.

次いで、半導体素子を形成した半導体基板2の表面上に第8金属電極34を形成する。 Then, a eighth metal electrode 34 on the surface of the semiconductor substrate 2 formed with the semiconductor element. 第8金属電極34は、スパッタ法や真空蒸着法等によって形成する。 VIII metal electrode 34 is formed by sputtering or vacuum evaporation method, or the like.

図12において、半導体基板2が所望の厚さとなるまで、半導体基板2の裏面を研削する。 12, to the semiconductor substrate 2 has a desired thickness, for grinding the back surface of the semiconductor substrate 2.

次いで、半導体基板2の裏面上に、第1金属電極41、第2金属電極42、および第3金属電極43を順に連続して積層し、裏面電極4を形成する。 Then, on the back surface of the semiconductor substrate 2, a first metal electrode 41 are laminated in succession a second metal electrode 42, and a third metal electrode 43 in order to form a back electrode 4.

図13において、半導体基板2の表面上にレジスト10を塗布し、露光および現像によって、所望の金属電極パターンとなるように、レジスト10の抜きパターンを形成する。 13, a resist 10 is coated on the surface of the semiconductor substrate 2 by exposure and development, so that the desired metal electrode pattern, to form the opening pattern of the resist 10. ここで、レジスト10の抜きパターンとは、後の処理でレジスト10を溶解して除去したときに所望の金属パターンが得られるように形成された、レジスト10のパターンのことをいう。 Here, the removed pattern of the resist 10, after the desired metal pattern when removed by dissolving the resist 10 in the process is formed so as to obtain, it refers to the pattern of the resist 10.

レジスト抜きパターンの形成後、第5金属電極31、第6金属電極32、および第7金属電極33を積層して形成する。 After formation of the resist opening pattern, the fifth metal electrode 31 is formed by a sixth metal electrode 32, and a seventh metal electrode 33 are laminated.

図14において、有機溶剤を使用してレジスト10を溶解させ、レジスト10上に形成された第5金属電極31、第6金属電極32、および第7金属電極33を剥離し、所望の金属電極パターンを形成する。 14, using an organic solvent to dissolve the resist 10, the fifth metal electrode 31 formed on the resist 10 was peeled off the sixth metal electrode 32, and a seventh metal electrode 33, the desired metal electrode pattern to form.

以上のことから、本実施の形態3によれば、半導体装置1の表面側および裏面側のいずれにおいても、回路基板8とはんだ付けによって接合することが可能となる。 From the above, according to the third embodiment, in either of the surface side and the back side of the semiconductor device 1, it becomes possible to bond the circuit board 8 and the soldering. 従って、半導体装置1の電気特性を向上させ、信頼性を向上させることができる。 Therefore, to improve the electrical characteristics of the semiconductor device 1, thereby improving the reliability.

なお、本実施の形態3では、裏面電極4を実施の形態1と同様であるものとして説明したが、実施の形態2による裏面電極4を採用してもよい。 In the third embodiment has been described with reference to the back electrode 4 as being the same as in the first embodiment, may be employed back electrode 4 according to the second embodiment. この場合、当該裏面電極4は、実施の形態2と同様の方法によって形成することができる。 In this case, the back electrode 4 can be formed by the same method as in the second embodiment.

また、図14の後、図10に示すような絶縁膜5を形成してもよい。 Further, after the figure 14, an insulating film may be formed 5 as shown in FIG. 10.

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 The present invention is within the scope of the invention, or any combination of the respective embodiments, as appropriate each embodiment, modifications can be omitted.

1 半導体装置、2 半導体基板、3 表面電極、4 裏面電極、5 絶縁膜、6 ステージ、7 プローブ、8 回路基板、9 はんだ、10 レジスト、31 第5金属電極、32 第6金属電極、33 第7金属電極、34 第8金属電極、41 第1金属電極、42 第2金属電極、43 第3金属電極、44 第4金属電極。 1 semiconductor device, 2 a semiconductor substrate, 3 a surface electrode, 4 back electrode, 5 an insulating film, 6 stages, 7 probes, 8 circuit board 9 solder, 10 resist, 31 fifth metal electrode, 32 a sixth metal electrode, 33 first 7 the metal electrode, 34 an eighth metal electrode, 41 first metal electrode, 42 a second metal electrode, 43 a third metal electrode, 44 a fourth metal electrode.

Claims (10)

  1. 半導体基板と、 And the semiconductor substrate,
    前記半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極と、 On the semiconductor substrate, and a metal electrode formed by laminating the first metal electrode, a second metal electrode, and a third metal electrode in this order,
    を備え、 Equipped with a,
    前記第1金属電極は、TiまたはTi合金であり、 The first metal electrode is Ti or Ti alloy,
    前記第2金属電極は、NiまたはNi合金であり、 The second metal electrode is Ni or an Ni alloy,
    前記第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であり、 The third metal electrode is an alloy of the Ag, Pd, Ni, Cu, Mg, Zn, Nd, and Sn, and Bi at least one or more of,
    前記第2金属電極と前記第3金属電極との間にAgからなる金属膜をさらに備えることを特徴とする、半導体装置。 And further comprising a metal film made of Ag between the third metal electrode and the second metal electrode, the semiconductor device.
  2. 半導体基板と、 And the semiconductor substrate,
    前記半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極と、 On the semiconductor substrate, and a metal electrode formed by laminating the first metal electrode, a second metal electrode, and a third metal electrode in this order,
    を備え、 Equipped with a,
    前記第1金属電極は、TiまたはTi合金であり、 The first metal electrode is Ti or Ti alloy,
    前記第2金属電極は、NiまたはNi合金であり、 The second metal electrode is Ni or an Ni alloy,
    前記第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上とのAgを主成分とする合金であることを特徴とする、半導体装置。 The third metal electrode is characterized and Ag, Pd, Ni, Mg, Zn, Nd, Sn, and of the Bi that the alloy mainly containing Ag and at least one or more, the semiconductor device.
  3. 半導体基板と、 And the semiconductor substrate,
    前記半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して形成した金属電極と、 On the semiconductor substrate, and a metal electrode formed by laminating the first metal electrode, a second metal electrode, and a third metal electrode in this order,
    はんだを介して前記金属電極と接合された回路基板と、 A circuit board which is bonded to the metal electrode through the solder,
    を備え、 Equipped with a,
    前記第1金属電極は、TiまたはTi合金であり、 The first metal electrode is Ti or Ti alloy,
    前記第2金属電極は、NiまたはNi合金であり、 The second metal electrode is Ni or an Ni alloy,
    前記第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であることを特徴とする、半導体装置。 The third metal electrode is characterized and Ag, Pd, Ni, Mg, Zn, Nd, Sn, and Bi to be an alloy of at least one or more of the semiconductor device.
  4. 前記第2金属電極と前記第3金属電極との間にAgからなる金属膜をさらに備えることを特徴とする、請求項3に記載の半導体装置。 Further characterized in that it comprises a metal film made of Ag between the third metal electrode and the second metal electrode, the semiconductor device according to claim 3.
  5. 前記半導体基板における前記金属電極を形成する主面側の層は、n型半導体層であることを特徴とする、請求項1から4のいずれか1項に記載の半導体装置。 The layers of the main surface side of forming the metal electrode in the semiconductor substrate is characterized by an n-type semiconductor layer, a semiconductor device according to any one of claims 1 4.
  6. 前記第3金属電極におけるSnの含有量は、0.1wt%から20wt%であることを特徴とする、請求項1から5のいずれか1項に記載の半導体装置。 The content of Sn in the third metal electrode is characterized in that from 0.1 wt% is 20 wt%, the semiconductor device according to any one of claims 1 to 5.
  7. (a)半導体基板を準備する工程と、 (A) preparing a semiconductor substrate,
    (b)前記半導体基板の表面上に表面電極を形成する工程と、 (B) forming a surface electrode on the surface of the semiconductor substrate,
    (c)前記半導体基板の裏面上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して裏面電極を形成する工程と、 (C) on the back surface of the semiconductor substrate, forming a back surface electrode are stacked first metal electrode, a second metal electrode, and a third metal electrode in this order,
    (d)前記表面電極にプローブを接触させて大気中において0℃から180℃までの温度範囲で電気特性検査を行う工程と、 And performing electrical testing by (d) a temperature range from 0 ℃ to 180 ° C. In the surface electrode in contact with the probe in air,
    を備え、 Equipped with a,
    前記工程(b)において、 Wherein in the step (b),
    前記第1金属電極は、TiまたはTi合金であり、 The first metal electrode is Ti or Ti alloy,
    前記第2金属電極は、NiまたはNi合金であり、 The second metal electrode is Ni or an Ni alloy,
    前記第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であることを特徴とする、半導体装置の製造方法。 The third metal electrode, Ag and, Pd, Ni, Cu, Mg, Zn, characterized in that it is an alloy of at least one or more of Nd, Sn, and Bi, a method of manufacturing a semiconductor device.
  8. 前記工程(d)の後、 After the step (d),
    (e)前記裏面電極と回路基板とを、はんだを介して接合する工程をさらに備えることを特徴とする、請求項7に記載の半導体装置の製造方法。 (E) and said back electrode and the circuit board, and further comprising the step of bonding through solder, a method of manufacturing a semiconductor device according to claim 7.
  9. (a)半導体基板を準備する工程と、 (A) preparing a semiconductor substrate,
    (b)前記半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して金属電極を形成する工程と、 (B) on the semiconductor substrate, forming a metal electrode are stacked first metal electrode, a second metal electrode, and a third metal electrode in this order,
    を備え、 Equipped with a,
    前記工程(b)において、 Wherein in the step (b),
    前記第1金属電極は、TiまたはTi合金であり、 The first metal electrode is Ti or Ti alloy,
    前記第2金属電極は、NiまたはNi合金であり、 The second metal electrode is Ni or an Ni alloy,
    前記第3金属電極は、Agと、Pd、Ni、Cu、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上との合金であり、 The third metal electrode is an alloy of the Ag, Pd, Ni, Cu, Mg, Zn, Nd, and Sn, and Bi at least one or more of,
    前記第2金属電極と前記第3金属電極との間にAgからなる金属膜をさらに形成することを特徴とする、半導体装置の製造方法。 Characterized by further forming a metal film made of Ag between the third metal electrode and the second metal electrode, a method of manufacturing a semiconductor device.
  10. (a)半導体基板を準備する工程と、 (A) preparing a semiconductor substrate,
    (b)前記半導体基板上に、第1金属電極、第2金属電極、および第3金属電極を順に積層して金属電極を形成する工程と、 (B) on the semiconductor substrate, forming a metal electrode are stacked first metal electrode, a second metal electrode, and a third metal electrode in this order,
    を備え、 Equipped with a,
    前記工程(b)において、 Wherein in the step (b),
    前記第1金属電極は、TiまたはTi合金であり、 The first metal electrode is Ti or Ti alloy,
    前記第2金属電極は、NiまたはNi合金であり、 The second metal electrode is Ni or an Ni alloy,
    前記第3金属電極は、Agと、Pd、Ni、Mg、Zn、Nd、Sn、およびBiのうちの少なくとも1以上とのAgを主成分とする合金であることを特徴とする、半導体装置の製造方法。 The third metal electrode is a Ag, Pd, Ni, Mg, Zn, Nd, characterized in that the alloy mainly containing Ag and Sn, and at least one or more of Bi, the semiconductor device Production method.
JP2017102280A 2017-05-24 2017-05-24 Semiconductor device and method of manufacturing the same Pending JP2017195379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017102280A JP2017195379A (en) 2017-05-24 2017-05-24 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017102280A JP2017195379A (en) 2017-05-24 2017-05-24 Semiconductor device and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013115355 Division 2013-05-31

Publications (1)

Publication Number Publication Date
JP2017195379A true true JP2017195379A (en) 2017-10-26

Family

ID=60155670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017102280A Pending JP2017195379A (en) 2017-05-24 2017-05-24 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2017195379A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096119A (en) * 2003-09-12 2004-03-25 Hitachi Ltd Semiconductor device and its manufacturing method
JP2005079233A (en) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd Schottky diode and its manufacturing method
JP2006041284A (en) * 2004-07-28 2006-02-09 Sanken Electric Co Ltd Nitride semiconductor device
JP2007157852A (en) * 2005-12-01 2007-06-21 Sony Corp Semiconductor light-emitting element, and method of manufacturing same
JP2007273744A (en) * 2006-03-31 2007-10-18 Stanley Electric Co Ltd Eutectic crystal substrate for led, and method for manufacturing the same
JP2009228068A (en) * 2008-03-24 2009-10-08 Mitsubishi Electric Corp Reflective electrode and method for manufacturing the same, and electro-optic device having reflective electrode
JP2011222851A (en) * 2010-04-13 2011-11-04 Tokyo Seimitsu Co Ltd Wafer test method and prober

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079233A (en) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd Schottky diode and its manufacturing method
JP2004096119A (en) * 2003-09-12 2004-03-25 Hitachi Ltd Semiconductor device and its manufacturing method
JP2006041284A (en) * 2004-07-28 2006-02-09 Sanken Electric Co Ltd Nitride semiconductor device
JP2007157852A (en) * 2005-12-01 2007-06-21 Sony Corp Semiconductor light-emitting element, and method of manufacturing same
JP2007273744A (en) * 2006-03-31 2007-10-18 Stanley Electric Co Ltd Eutectic crystal substrate for led, and method for manufacturing the same
JP2009228068A (en) * 2008-03-24 2009-10-08 Mitsubishi Electric Corp Reflective electrode and method for manufacturing the same, and electro-optic device having reflective electrode
JP2011222851A (en) * 2010-04-13 2011-11-04 Tokyo Seimitsu Co Ltd Wafer test method and prober

Similar Documents

Publication Publication Date Title
US5855993A (en) Electronic devices having metallurgies containing copper-semiconductor compounds
US4840302A (en) Chromium-titanium alloy
US5635764A (en) Surface treated structure for solder joint
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
US6268618B1 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
JP2008288548A (en) Semiconductor light emitting element
JP2007281412A (en) Power semiconductor module
JP2005123489A (en) Nitride semiconductor light emitting element and its manufacturing method
US20070117475A1 (en) Prevention of Sn whisker growth for high reliability electronic devices
US20100193801A1 (en) Solder material, method for manufacturing the same, joined body, method for manufacturing the same, power semiconductor module, and method for manufacturing the same
JP2006332358A (en) Silicon carbide semiconductor device and its manufacturing method
JP2005286197A (en) Semiconductor device and manufacturing method thereof
JP2004025232A (en) Lead-free solder composition and soldered article
JPH10200161A (en) Contact electrode on n-type gallium arsenide semiconductor and fabrication thereof
US4042951A (en) Gold-germanium alloy contacts for a semiconductor device
US6653215B1 (en) Contact to n-GaN with Au termination
US20040232429A1 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
WO2011013683A1 (en) Wiring structure and display apparatus having wiring structure
US20100052162A1 (en) Semiconductor device and method for fabricating semiconductor device
JP2010182940A (en) Thermoelectric conversion element and thermoelectric conversion module using the same
JP2010171386A (en) Semiconductor device and method of manufacturing the same
US20120313230A1 (en) Solder alloys and arrangements
US8003512B2 (en) Structure of UBM and solder bumps and methods of fabrication
JP2006059933A (en) Ohmic electrode for n-type nitride semiconductors and its manufacturing method
JP2008098611A (en) Display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821