JP2017165642A - Substrate and electronic element - Google Patents
Substrate and electronic element Download PDFInfo
- Publication number
- JP2017165642A JP2017165642A JP2016234450A JP2016234450A JP2017165642A JP 2017165642 A JP2017165642 A JP 2017165642A JP 2016234450 A JP2016234450 A JP 2016234450A JP 2016234450 A JP2016234450 A JP 2016234450A JP 2017165642 A JP2017165642 A JP 2017165642A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- graphene film
- film
- atomic arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Carbon And Carbon Compounds (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は基板および電子素子に関し、より特定的にはグラフェン膜を含む基板および電子素子に関するものである。 The present invention relates to a substrate and an electronic device, and more particularly to a substrate and an electronic device including a graphene film.
グラフェンは、炭素原子がsp2混成軌道を形成して平面的に結合した物質である。このような炭素の結合状態に起因して、グラフェンは、極めて高いキャリアの移動度を有するという特徴がある。そのため、たとえばグラフェン膜をトランジスタなどの電子素子のチャネルとして利用することにより、電子素子の高速化が期待される。 Graphene is a substance in which carbon atoms form a sp 2 hybrid orbital and are bonded in a plane. Due to such a carbon bonding state, graphene has a characteristic of having extremely high carrier mobility. Therefore, for example, the use of a graphene film as a channel of an electronic device such as a transistor is expected to increase the speed of the electronic device.
グラフェン膜を含む基板を作製し、当該基板に電極等を形成することにより、グラフェン膜を導電部(たとえばチャネル)として利用した電子素子を製造することができる。グラフェン膜を含む基板は、たとえばグラファイトから剥離されたグラフェン薄膜を支持基板に貼り付けることにより、あるいはCVD(Chemical Vapor Deposition)により成長させたグラフェン薄膜を支持基板に貼り付けることにより製造することができる。 By manufacturing a substrate including a graphene film and forming an electrode or the like on the substrate, an electronic element using the graphene film as a conductive portion (for example, a channel) can be manufactured. A substrate including a graphene film can be manufactured, for example, by attaching a graphene thin film peeled off from graphite to a supporting substrate, or by attaching a graphene thin film grown by chemical vapor deposition (CVD) to a supporting substrate. .
電子素子を量産する場合において許容可能な生産効率を確保するためには、上記基板において直径の大きい(たとえば2インチ以上の直径を有する)支持基板を採用することが好ましい。上述のようなグラフェン膜の貼り付けを含む手順で作製された基板では、支持基板の表面においてグラフェン膜が存在しない領域が多く含まれる。このような場合、電極形成の位置合わせ等の電子素子の製造プロセスにおいて自動化が妨げられる。その結果、上記基板を用いた電子素子の量産が難しいという問題が生じる。 In order to ensure acceptable production efficiency in mass production of electronic elements, it is preferable to employ a support substrate having a large diameter (for example, having a diameter of 2 inches or more) in the substrate. In the substrate manufactured by the procedure including the attachment of the graphene film as described above, there are many regions where the graphene film does not exist on the surface of the support substrate. In such a case, automation is hindered in the manufacturing process of the electronic device such as alignment of electrode formation. As a result, there arises a problem that mass production of electronic devices using the substrate is difficult.
これに対し、SiC(炭化珪素)からなる基板を加熱してSi原子を離脱させることで基板の表層部をグラフェンに変換し、支持基板上にグラフェン膜が形成された基板を得る方法が提案されている(たとえば、特許文献1参照)。これにより、基板の主面においてグラフェン膜が存在しない領域が小さくなる。その結果、当該基板を用いた電子素子の量産が容易となる。 On the other hand, a method of obtaining a substrate in which a graphene film is formed on a support substrate by converting a surface layer portion of the substrate into graphene by heating a substrate made of SiC (silicon carbide) to release Si atoms is proposed. (For example, refer to Patent Document 1). Thereby, the area | region where a graphene film does not exist in the main surface of a board | substrate becomes small. As a result, mass production of electronic elements using the substrate is facilitated.
しかしながら、上記SiCからなる支持基板上にグラフェン膜が形成された基板を用いてグラフェン膜が導電部となる電子素子を製造した場合、導電部における移動度が期待される値に対して低くなる場合がある。 However, when an electronic device having a graphene film as a conductive portion is manufactured using a substrate having a graphene film formed on a support substrate made of SiC, the mobility in the conductive portion is lower than expected. There is.
そこで、グラフェン膜が導電部となる電子素子を製造した場合に高い移動度を安定して確保することが可能な基板および当該基板を含む電子素子を提供することを目的の1つとする。 Thus, it is an object of the present invention to provide a substrate capable of stably ensuring high mobility when an electronic element whose graphene film serves as a conductive portion is manufactured, and an electronic element including the substrate.
本発明に従った基板は、第1主面を有し、少なくとも第1主面を含む表層領域が窒化硼素(BN)、二硫化モリブデン(MoS2)、二硫化タングステン(WS2)、二硫化ニオブ(NbS2)および窒化アルミニウム(AlN)からなる群から選択されるいずれか1つの材料からなる支持基板と、第1主面上に配置され、表層領域を構成する材料の原子配列に対して配向する原子配列を有するグラフェン膜と、を備える。 The substrate according to the present invention has a first main surface, and at least the surface layer region including the first main surface is boron nitride (BN), molybdenum disulfide (MoS 2 ), tungsten disulfide (WS 2 ), disulfide. A support substrate made of any one material selected from the group consisting of niobium (NbS 2 ) and aluminum nitride (AlN), and an atomic arrangement of the material arranged on the first main surface and constituting the surface layer region And a graphene film having an oriented atomic arrangement.
上記基板によれば、グラフェン膜が導電部となる電子素子を製造した場合に高い移動度を安定して確保することができる。 According to the said board | substrate, when manufacturing the electronic device by which a graphene film becomes an electroconductive part, a high mobility can be ensured stably.
[本願発明の実施形態の説明]
最初に本願発明の実施態様を列記して説明する。本願の基板は、第1主面を有し、少なくとも第1主面を含む表層領域が窒化硼素(BN)、二硫化モリブデン(MoS2)、二硫化タングステン(WS2)、二硫化ニオブ(NbS2)および窒化アルミニウム(AlN)からなる群から選択されるいずれか1つの材料からなる支持基板と、第1主面上に配置され、表層領域を構成する材料の原子配列に対して配向する原子配列を有するグラフェン膜と、を備える。
[Description of Embodiment of Present Invention]
First, embodiments of the present invention will be listed and described. The substrate of the present application has a first main surface, and the surface layer region including at least the first main surface is boron nitride (BN), molybdenum disulfide (MoS 2 ), tungsten disulfide (WS 2 ), niobium disulfide (NbS). 2 ) and a support substrate made of any one material selected from the group consisting of aluminum nitride (AlN), and atoms arranged on the first main surface and oriented with respect to the atomic arrangement of the material constituting the surface layer region And a graphene film having an array.
本発明者らは、SiCからなる支持基板上にグラフェン膜が形成された基板を用いてグラフェン膜が導電部となる電子素子を製造した場合において、導電部における移動度が期待される値に対して低くなる原因について検討を行った。その結果、支持基板を構成するSiCの原子配列に対して配向する原子配列を有するグラフェン膜においては、部分的にグラフェンの膜厚が大きい領域が存在し、当該領域の存在が移動度に大きく影響していることを見出した。また、SiCからなる支持基板上ではなく、少なくとも第1主面を含む表層領域がBN、MoS2、WS2、NbS2およびAlNからなる群から選択されるいずれか1つの材料からなる支持基板上に、表層領域を構成する材料の原子配列に対して配向する原子配列を有するグラフェン膜を形成することにより、グラフェンの膜厚が大きい領域の形成を抑制できることが本発明者らの検討により明らかとなった。 In the case where an electronic device in which a graphene film is a conductive part is manufactured using a substrate in which a graphene film is formed on a support substrate made of SiC, the inventors have compared the expected mobility in the conductive part. The cause of the decrease was investigated. As a result, in the graphene film having an atomic arrangement oriented with respect to the SiC atomic arrangement constituting the support substrate, there is a region where the graphene film thickness is partially increased, and the presence of the region greatly affects the mobility. I found out. Further, not on the support substrate made of SiC, but on the support substrate made of any one material selected from the group consisting of BN, MoS 2 , WS 2 , NbS 2 and AlN, at least the surface layer region including the first main surface. In addition, the inventors have clarified that the formation of a graphene film having an atomic arrangement oriented with respect to the atomic arrangement of the material constituting the surface layer region can suppress the formation of a region having a large graphene film thickness. became.
本願の基板においては、少なくとも第1主面を含む表層領域がBN、MoS2、WS2、NbS2およびAlNからなる群から選択されるいずれか1つの材料からなる支持基板の第1主面上に、表層領域を構成する材料の原子配列に対して配向する原子配列を有するグラフェン膜が形成される。そのため、グラフェン膜において膜厚が大きい領域の形成を抑制できる。その結果、本願の基板によれば、グラフェン膜が導電部となる電子素子を製造した場合に高い移動度を安定して確保することが可能な基板を提供することができる。 In the substrate of the present application, the surface region including at least the first main surface is on the first main surface of the support substrate made of any one material selected from the group consisting of BN, MoS 2 , WS 2 , NbS 2 and AlN. In addition, a graphene film having an atomic arrangement oriented with respect to the atomic arrangement of the material constituting the surface layer region is formed. Therefore, formation of a region having a large thickness in the graphene film can be suppressed. As a result, according to the substrate of the present application, it is possible to provide a substrate capable of stably ensuring high mobility when an electronic element having a graphene film as a conductive portion is manufactured.
上記基板において、上記グラフェン膜は、第1主面の80%以上を覆っていてもよい。このようにすることにより、支持基板の第1主面においてグラフェン膜が存在しない領域が小さくなる。その結果、上記基板を用いた電子素子の量産が容易となる。 In the substrate, the graphene film may cover 80% or more of the first main surface. By doing in this way, the area | region where a graphene film does not exist in the 1st main surface of a support substrate becomes small. As a result, mass production of electronic devices using the substrate is facilitated.
上記基板において、グラフェン膜のキャリア移動度は、5000cm2/Vs以上であることが好ましく、8000cm2/Vs以上であることがより好ましい。このようにすることにより、上記基板を用いて製造される電子素子の高速化を達成することができる。 In the substrate, the carrier mobility of graphene film is preferably 5000 cm 2 / Vs or more, more preferably 8000 cm 2 / Vs or more. By doing in this way, the speed-up of the electronic device manufactured using the said board | substrate can be achieved.
上記基板において、表層領域は窒化硼素からなっていてもよい。窒化硼素は、上記表層領域を構成する材料として、特に好適である。 In the substrate, the surface layer region may be made of boron nitride. Boron nitride is particularly suitable as a material constituting the surface layer region.
上記基板において、支持基板は、ベース基板と、ベース基板上に配置され、ベース基板とは異なる材料からなり、第1主面を含む支持層と、を含んでいてもよい。支持層は上記表層領域であってもよい。このような構造を有する支持基板を採用した場合でも、グラフェン膜が導電部となる電子素子を製造した場合に高い移動度を安定して確保することが可能な基板を提供することができる。 In the substrate, the support substrate may include a base substrate and a support layer that is disposed on the base substrate and is made of a material different from that of the base substrate and includes the first main surface. The support layer may be the surface layer region. Even when a supporting substrate having such a structure is employed, it is possible to provide a substrate that can stably ensure high mobility when an electronic element in which a graphene film serves as a conductive portion is manufactured.
上記基板において、グラフェン膜は、平面的に見て面積率で20%以上の領域が表層領域を構成する材料の原子配列に対して配向する原子配列を有していてもよい。このようにすることにより、グラフェン膜が導電部となる電子素子を製造した場合に高い移動度を安定して確保することが可能な基板をより確実に提供することができる。 In the substrate, the graphene film may have an atomic arrangement in which a region having an area ratio of 20% or more in plan view is oriented with respect to an atomic arrangement of a material constituting the surface layer region. By doing so, it is possible to more reliably provide a substrate that can stably ensure high mobility when an electronic element in which the graphene film becomes a conductive portion is manufactured.
上記基板において、上記支持基板は円盤状の形状を有していてもよい。上記支持基板の直径は50mm以上であってもよい。このようにすることにより、上記基板を用いた電子素子の製造の効率化を達成することができる。 In the substrate, the support substrate may have a disk shape. The support substrate may have a diameter of 50 mm or more. By doing in this way, the efficiency improvement of the electronic device using the said board | substrate can be achieved.
本願の電子素子は、上記基板と、グラフェン膜の支持基板側とは反対側の主面である露出面上に配置される第1電極と、露出面上に第1電極とは離れて配置される第2電極と、を備える。 The electronic device of the present application is disposed such that the substrate, the first electrode disposed on the exposed surface that is the main surface opposite to the support substrate side of the graphene film, and the first electrode are separated on the exposed surface. A second electrode.
本願の電子素子においては、第1電極と第2の電極とが、上記本願の基板の上記露出面上に形成される。そのため、本願の電子素子によれば、導電部における高い移動度を安定して確保することができる。 In the electronic device of the present application, the first electrode and the second electrode are formed on the exposed surface of the substrate of the present application. Therefore, according to the electronic device of the present application, it is possible to stably ensure high mobility in the conductive portion.
[本願発明の実施形態の詳細]
次に、本発明にかかる基板の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
[Details of the embodiment of the present invention]
Next, an embodiment of a substrate according to the present invention will be described below with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
図1を参照して、本実施の形態における基板1は、支持基板2と、グラフェン膜3とを備えている。支持基板2は、BNからなる。支持基板2を構成するBNは、六方晶BNである。つまり、支持基板2は六方晶BNバルク基板である。支持基板2は、円盤状の形状を有している。支持基板2の直径は2インチ以上(50mm以上)である。支持基板2は、第1主面2Aを有する。第1主面2Aは、c面({0001}面)とのなす角が1°以下である主面である。第1主面2Aには、六角形の各頂点に対応する位置に原子が存在する結晶面が露出している。第1主面2Aには、六方晶BNのc面が露出している。
(Embodiment 1)
Referring to FIG. 1, a
グラフェン膜3は、支持基板2の第1主面2A上に配置される。グラフェン膜3は、支持基板2側とは反対側の主面である露出面3Aを有する。グラフェン膜3は、支持基板2を構成するBNの原子配列に対して配向する原子配列を有するグラフェンからなる。ここで、グラフェン膜3を構成するグラフェンの原子配列が支持基板2を構成するBNの原子配列に対して配向する状態とは、グラフェンの原子配列がBNの原子配列に対して一定の関係性を有していることを意味する。グラフェンの原子配列がBNの原子配列に対して配向しているか否かについては、たとえばLEED(Low Energy Electron Diffraction)法により確認することができる。
The
本実施の形態の基板1では、六方晶BNのc面が露出する第1主面2A上に、支持基板2を構成する材料の原子配列に対して配向する原子配列を有するグラフェン膜3が形成されている。そのため、グラフェン膜3において膜厚が大きい領域の形成が抑制されている。その結果、基板1は、グラフェン膜3が導電部となる電子素子を製造した場合に高い移動度を安定して確保することが可能な基板となっている。
In the
グラフェン膜3は、面積率において支持基板2の第1主面2Aの80%以上を覆っていることが好ましい。これにより、支持基板2の第1主面2Aにおいてグラフェン膜3が存在しない領域が小さくなる。その結果、基板1を用いた電子素子の量産が容易となる。
The
また、グラフェン膜3のキャリア移動度は、5000cm2/Vs以上であることが好ましく、8000cm2/Vs以上であることがより好ましい。このようにすることにより、基板1を用いて製造される電子素子の高速化を達成することができる。
The carrier mobility of the
また、グラフェン膜3は、平面的に見て面積率で20%以上の領域が支持基板2を構成する材料の原子配列に対して配向する原子配列を有していることが好ましい。これにより、グラフェン膜3が導電部となる電子素子を製造した場合に、より確実に高い移動度を安定して確保することできる。
In addition, the
次に、図2〜図4を参照して、本実施の形態における基板1の製造方法の概要について説明する。
Next, an outline of a method for manufacturing the
図2を参照して、本実施の形態における基板1の製造方法では、まず工程(S10)として基板準備工程が実施される。図3を参照して、この工程(S10)では、たとえば直径2インチ(50.8mm)の六方晶BNからなる基板11が準備される。より具体的には、BNからなるインゴットをスライスすることにより、BNからなる基板11が得られる。基板11の表面が研磨された後、洗浄等のプロセスを経て主面の平坦性および清浄性が確保された基板11が得られる。基板11は、第1主面11Aを有する。第1主面11Aは、基板11を構成するBNのc面、すなわち{0001}面となす角が1°以下である主面である。つまり、第1主面11Aは、実質的にc面である。
Referring to FIG. 2, in the method for manufacturing
次に、工程(S20)として炭化珪素膜形成工程が実施される。図3を参照して、この工程(S20)では、基板11の第1主面11A上に炭化珪素からなるSiC膜12が形成される。具体的には、基板11の第1主面11A上に、たとえばスパッタリングによりSiC膜12が形成される。SiC膜12は、たとえばアモルファスまたは多結晶のSiCからなる。SiC膜12の厚みは、たとえば0.5nm以上5nm以下とすることができる。工程(S20)が実施されることにより、基板11と、基板11の第1主面11A上に形成されたSiC膜12とを含む原料基板10が得られる。
Next, a silicon carbide film forming step is performed as a step (S20). Referring to FIG. 3, in this step (S <b> 20),
次に、工程(S30)としてグラフェン化工程が実施される。この工程(S30)は、たとえば図4に示す加熱装置を用いて実施することができる。図4を参照して、加熱装置90は、本体部91と、サセプタ92と、カバー部材93と、気体導入管95と、気体排出管96とを備えている。
Next, a grapheneization process is implemented as process (S30). This step (S30) can be performed using, for example, a heating apparatus shown in FIG. With reference to FIG. 4, the
本体部91は中空円筒状の形状を有する側壁部91Bと、側壁部91Bの第1の端部を閉塞する底壁部91Aと、側壁部91Bの第2の端部を閉塞する上壁部91Cとを含んでいる。本体部91の内部の底壁部91A上には、サセプタ92が配置されている。サセプタ92は、原料基板10を保持するための基板保持面92Aを有している。
The
本体部91の内部には、サセプタ92を覆うためのカバー部材93が配置されている。カバー部材93は、たとえば一対の端部のうち一方の端部が閉塞され、他方の端部が開口する中空円筒状の形状を有している。カバー部材93の他方の端部側が底壁部91Aに接触するように、カバー部材93は配置される。サセプタ92およびサセプタ92上の原料基板10は、カバー部材93および本体部91の底壁部91Aにより取り囲まれる。カバー部材93および本体部91の底壁部91Aにより取り囲まれる空間である閉塞空間93C内に、サセプタ92およびサセプタ92上の原料基板10が配置される。カバー部材93の内壁面93Aと、原料基板10のSiC膜12の基板11とは反対側の主面12Aとが対向する(図3参照)。
A
気体導入管95および気体排出管96は、本体部91の上壁部91Cに接続されている。気体導入管95および気体排出管96は、上壁部91Cに形成された貫通孔に一方の端部において接続されている。気体導入管95の他方の端部は、不活性ガスを保持するガス保持部(図示しない)に接続されている。本実施の形態では、ガス保持部にはアルゴンが保持されている。気体排出管96の他方の端部は、ポンプなどの排気装置(図示しない)に接続されている。
The
工程(S30)は、加熱装置90を用いて以下のように実施することができる。まず、サセプタ92の基板保持面92Aに、工程(S20)において準備された原料基板10が配置される。次に、サセプタ92および原料基板10を覆うように、カバー部材93が底壁部91A上に配置される。これにより、サセプタ92およびサセプタ92上の原料基板10は、カバー部材93および本体部91の底壁部91Aにより取り囲まれる。
A process (S30) can be implemented as follows using the
次に、気体導入管95に設置されたバルブ(図示しない)が閉の状態で気体排出管96に設置されたバルブが開の状態とされる。そして、気体排出管96に接続された排気装置が作動することにより、本体部91の内部の気体が矢印Bに沿って気体排出管96から排出される。これにより、本体部91の内部が減圧される。ここで、サセプタ92および原料基板10は、カバー部材93および本体部91の底壁部91Aにより取り囲まれているものの、カバー部材93と底壁部91Aとは接合されているわけではない。そのため、本体部91内の減圧が進行すると、閉塞空間93Cの内部と外部との圧力差によりカバー部材93と底壁部91Aとのわずかな隙間から内部の気体が排出される。その結果、閉塞空間93C内も減圧される。
Next, the valve installed in the
次に、排気装置の動作が停止されるとともに、気体導入管95に設置されたバルブが開の状態とされる。これにより、ガス保持部に保持されているアルゴンが、気体導入管95を通して本体部91の内部に導入される(矢印A)。ここで、本体部91内の圧力が上昇すると、閉塞空間93Cの内部と外部との圧力差によりカバー部材93と底壁部91Aとのわずかな隙間から内部にアルゴンが侵入する。このようにして、本体部91の内部の気体が、アルゴンにより置換される。本体部91の内部のアルゴンの圧力が常圧(大気圧)にまで上昇すると、余剰のアルゴンが気体排出管96から排出されることにより、内部の圧力が常圧に維持される。すなわち、本体部91の内部が、常圧のアルゴン雰囲気に維持される。
Next, the operation of the exhaust device is stopped, and the valve installed in the
次に、原料基板10が加熱される。原料基板10は、たとえば本体部91が加熱されることにより加熱される。本体部91は、たとえば誘導加熱により加熱されてもよい。原料基板10は、たとえば常圧のアルゴン中において1300℃以上1800℃以下の温度に加熱される。これにより、図3を参照して、SiC膜12を構成するSiCからSi原子が離脱し、基板11とは反対側の主面12Aを含む領域であるSiC膜12の表層部がグラフェンに変換される。一方、SiC膜12の基板11側の主面12Bは基板11に接触している。そのため、上記加熱によって、主面12Bを含む領域の原子配列は、基板11を構成するBNの原子配列に対して配向する。その結果、SiC膜12が変換されて生成するグラフェンの原子配列は、基板11を構成するBNの原子配列に対して配向する。このようにして、図1を参照して、BNからなる支持基板2と、支持基板2の第1主面2A上に配置され、支持基板2を構成するBNの原子配列に対して配向する原子配列を有するグラフェン膜3とを含む基板1が得られる。
Next, the
以上の手順により、本実施の形態における基板1が完成する。上述のように、本実施の形態においてはカバー部材93が採用される。そのため、SiC膜12から離脱したSi原子は閉塞空間93C内に滞留する。その結果、SiC膜12からのSiの離脱により、閉塞空間93C内のSiの蒸気圧が上昇する。これにより、SiCのグラフェンへの急速な変換が抑制される。このようにグラフェンへの変換速度が抑制されることにより、1原子層、または原子層数の少ない(1原子層に近い)グラフェン膜3が形成される。
The
また、移動度の低下に影響するグラフェンの膜厚が大きい領域は、基板11の表面の欠陥や基板作製時のダメージが存在する領域に対応して形成される。これに対し、本実施の形態においては、準備された基板11の表層部がグラフェンに変換されるのではなく、基板11上に形成されたSiC膜12がグラフェンに変換される。そのため、基板11の表層部に欠陥やダメージが存在する場合でも、これらに起因してグラフェンの膜厚が大きい領域が形成されることを抑制することができる。その結果、高い移動度を安定して確保することが可能な基板1を得ることができる。
In addition, the region where the graphene film thickness that affects the lowering of mobility is large is formed corresponding to a region where defects on the surface of the
(実施の形態2)
次に、本願の基板の他の実施の形態である実施の形態2について説明する。図5を参照して、実施の形態2の基板1は、基本的には実施の形態1の場合と同様の構造を有し、同様の効果を奏する。しかし、実施の形態2の基板1は、支持基板2の構造において実施の形態1の場合とは異なっている。
(Embodiment 2)
Next, a second embodiment which is another embodiment of the substrate of the present application will be described. Referring to FIG. 5,
図5を参照して、実施の形態2における支持基板2は、たとえばカーボン(グラファイト)からなるベース基板としてのカーボン基板21と、カーボン基板21の一方の主面21A上に形成され、BNからなる支持層としてのBN膜22とを含む。表層領域であるBN膜22を構成するBNは、六方晶BNである。BN膜22は、たとえばCVD(Chemical Vapor Deposition)によりカーボン基板21の一方の主面21A上に形成することができる。BN膜22の厚みは、たとえば0.1nm以上1mm以下とすることができる。支持基板2は、第1主面2Aを有する。第1主面2A(BN膜22のカーボン基板21とは反対側の主面22A)は、c面({0001}面)とのなす角が1°以下である主面である。第1主面2Aには、六角形の各頂点に対応する位置に原子が存在する結晶面が露出している。第1主面2Aには、六方晶BNのc面が露出している。支持基板2は、第1主面2Aを含む表層領域がBNからなっている。
Referring to FIG. 5,
グラフェン膜3は、支持基板2の第1主面2A上に配置される。グラフェン膜3は、BN膜22(支持基板2の表層領域)を構成するBNの原子配列に対して配向する原子配列を有するグラフェンからなる。ここで、グラフェン膜3を構成するグラフェンの原子配列が支持基板2を構成するBNの原子配列に対して配向する状態とは、グラフェンの原子配列がBNの原子配列に対して一定の関係性を有していることを意味する。グラフェンの原子配列がBNの原子配列に対して配向しているか否かについては、たとえばLEED(Low Energy Electron Diffraction)法により確認することができる。
The
本実施の形態の基板1では、六方晶BNのc面が露出するBN膜22のカーボン基板21とは反対側の主面22A上に、BN膜22を構成する材料の原子配列に対して配向する原子配列を有するグラフェン膜3が形成されている。そのため、グラフェン膜3において膜厚が大きい領域の形成が抑制されている。その結果、基板1は、グラフェン膜3が導電部となる電子素子を製造した場合に高い移動度を安定して確保することが可能な基板となっている。
In the
実施の形態2の基板1は、以下のような手順で製造することができる。
The
図2を参照して、実施の形態2における基板1の製造方法では、まず工程(S10)として基板準備工程が実施される。図6を参照して、この工程(S10)では、たとえば直径2インチ(50.8mm)のカーボン基板111の一方の主面111A上に六方晶BNからなるBN膜112が形成された構造を有する基板11が準備される。より具体的には、カーボン基板111の一方の主面111A上に、たとえばCVDにより六方晶BNからなるBN膜112が成膜される。これにより、基板11が得られる。基板11は、第1主面11Aを有する。第1主面11Aは、BN膜112を構成するBNのc面、すなわち{0001}面となす角が1°以下である主面である。つまり、第1主面11Aは、実質的にc面である。
Referring to FIG. 2, in the method for manufacturing
次に、工程(S20)として炭化珪素膜形成工程が実施される。この工程(S20)は、実施の形態1の場合と同様に実施される。これにより、基板11と、基板11の第1主面11A上に形成されたSiC膜12とを含む原料基板10が得られる。
Next, a silicon carbide film forming step is performed as a step (S20). This step (S20) is performed in the same manner as in the first embodiment. Thereby,
次に、工程(S30)としてグラフェン化工程が実施される。工程(S30)は、加熱装置90を用いて実施の形態1の場合と同様に実施される。これにより、図6を参照して、SiC膜12を構成するSiCからSi原子が離脱し、基板11とは反対側の主面12Aを含む領域であるSiC膜12の表層部がグラフェンに変換される。一方、SiC膜12の基板11側の主面12Bは基板11に接触している。そのため、上記加熱によって、主面12Bを含む領域の原子配列は、BN膜112を構成するBNの原子配列に対して配向する。その結果、SiC膜12が変換されて生成するグラフェンの原子配列は、BN膜112を構成するBNの原子配列に対して配向する。このようにして、図5を参照して、第1主面2Aを含む表層領域がBNからなる支持基板2と、支持基板2の第1主面2A上に配置され、BN膜22を構成するBNの原子配列に対して配向する原子配列を有するグラフェン膜3とを含む基板1が得られる。以上の手順により、実施の形態1の場合と同様の効果を奏する実施の形態2の基板1を得ることができる。
Next, a grapheneization process is implemented as process (S30). Step (S30) is performed in the same manner as in
なお、実施の形態1においては、支持基板2がBNからなる場合について説明したが、支持基板2はMoS2、WS2、NbS2またはAlNからなっていてもよい。また、実施の形態2においては、カーボン基板21上にBN膜22が形成される場合について説明したが、BN膜22に代えて、MoS2膜、WS2膜、NbS2膜またはAlN膜が採用されてもよい。このとき、第1主面2Aには、六角形の各頂点に対応する位置に原子が存在する結晶面が露出している。このような基板1は、上記実施の形態においてBNに代えてMoS2、WS2、NbS2またはAlNを採用することにより製造することができる。また、上記実施の形態2においては、支持基板2のベース基板としてカーボン基板21が採用される場合について説明したが、ベース基板はこれに限られず、窒化硼素(BN)基板、炭化珪素(SiC)基板、窒化珪素(Si3N4)基板、窒化アルミニウム(AlN)基板、アルミナ(Al2O3)基板、モリブデン(Mo)基板、タングステン(W)基板、タンタル(Ta)基板、炭化モリブデン(MoC)基板、炭化タンタル(TaC)基板、炭化タングステン(WC)基板などを採用することができる。
Although the case where the
(実施の形態3)
次に、上記実施の形態1の基板1を用いて作製される電子素子の一例であるFET(Field Effect Transistor)について説明する。図7を参照して、本実施の形態におけるFET9は、上記実施の形態1の基板1を用いて作製されたものであって、実施の形態1と同様に積層された支持基板2およびグラフェン膜3を含む基板1を備えている。FET9は、さらに第1電極としてのソース電極4と、第2電極としてのドレイン電極5と、第3電極としてのゲート電極7と、ゲート絶縁膜6とを備えている。
(Embodiment 3)
Next, a field effect transistor (FET) that is an example of an electronic element manufactured using the
ソース電極4は、露出面3Aに接触して形成されている。ソース電極4は、グラフェン膜3とオーミック接触可能な導電体、たとえばNi(ニッケル)/Au(金)からなっている。ドレイン電極5は、露出面3Aに接触して形成されている。ドレイン電極5は、ソース電極4と離れて形成されている。ドレイン電極5は、グラフェン膜3とオーミック接触可能な導電体、たとえばNi/Auからなっている。
The
ソース電極4とドレイン電極5との間に位置するグラフェン膜3の露出面3Aを覆うように、ゲート絶縁膜6が形成されている。ゲート絶縁膜6は、ソース電極4とドレイン電極5との間に位置する露出面3Aを覆うとともに、ソース電極4およびドレイン電極5の上部表面(グラフェン膜3に接触する側とは反対側の主面)の一部を覆う領域にまで延在している。ゲート絶縁膜6は、たとえば窒化珪素(SiN)、酸化アルミニウム(Al2O3)などの絶縁体からなっている。
A
ゲート電極7は、ゲート絶縁膜6上に接触するように配置されている。ゲート電極7は、ソース電極4とドレイン電極5との間に位置する露出面3Aに対応する領域に配置される。ゲート電極7は、導電体、たとえばNi/Auからなっている。
The
このFET9において、ゲート電極7に印加される電圧が閾値電圧未満の状態、すなわちFET9がオフの状態では、ソース電極4とドレイン電極5との間(チャネル領域)に位置するグラフェン膜3にはキャリアとなる電子が十分に存在せず、ソース電極4とドレイン電極5との間に電圧が印加されても非導通の状態が維持される。一方、ゲート電極7に閾値電圧以上の電圧が印加されてFET9がオンの状態になると、チャネル領域にキャリアとなる電子が生成する。その結果、キャリアとなる電子が生成したチャネル領域よってソース電極4とドレイン電極5とが電気的に接続された状態となる。このような状態でソース電極4とドレイン電極5との間に電圧が印加されると、ソース電極4とドレイン電極5との間に電流が流れる。
In this
ここで、本実施の形態のFET9では、ソース電極4とドレイン電極5とが、上記実施の形態1において説明した基板1の露出面3A上に形成される。そのため、導電部としてのチャネル領域に対応するグラフェン膜3において高い移動度が安定して確保されている。その結果、FET9は、高速化が達成された電子素子となっている。FET9の特性としては、Rc(接触抵抗)は1Ωcm未満であることが好ましく、0.5Ωcm未満であることがより好ましい。また、Rs(シート抵抗)は1000Ωsq未満であることが好ましく、500Ωsq未満であることがより好ましい。また、gm(相互コンダクタンス)は100mSを超えることが好ましく、1000mSを超えることがより好ましい。また、fT(遮断周波数)は100GHzを超えることが好ましく、1THzを超えることがより好ましい。
Here, in the
次に、図1および図7〜図11を参照して、本実施の形態のFET9の製造方法について説明する。図8を参照して、本実施の形態のFET9の製造方法では、まず工程(S110)として基板準備工程が実施される。この工程(S110)では、上記実施の形態1の基板1が準備される(図1参照)。基板1は、上記実施の形態1において説明した製造方法により製造することができる。
Next, with reference to FIG. 1 and FIGS. 7 to 11, a method for manufacturing the
次に、図8を参照して、工程(S120)としてオーミック電極形成工程が実施される。この工程(S120)では、図1および図9を参照して、基板1の露出面3Aに接触するようにソース電極4およびドレイン電極5が形成される。ソース電極4およびドレイン電極5は、たとえばグラフェン膜3の露出面3A上に、ソース電極4およびドレイン電極5が形成されるべき領域に対応する開口を有するレジストからなるマスク層を形成し、ソース電極4およびドレイン電極5を構成する導電体(たとえばNi/Au)からなる導電膜を形成した後、リフトオフを実施することにより形成することができる。
Next, with reference to FIG. 8, an ohmic electrode formation process is implemented as process (S120). In this step (S120), referring to FIG. 1 and FIG. 9,
次に、図8を参照して、工程(S130)として絶縁膜形成工程が実施される。この工程(S130)では、図9および図10を参照して、ソース電極4とドレイン電極5との間に位置するグラフェン膜3の露出面3A、ソース電極4の基板1とは反対側の主面およびドレイン電極5の基板1とは反対側の主面を覆うように、絶縁膜61が形成される。絶縁膜61は、たとえばCVD法により形成することができる。絶縁膜61を構成する材料としては、たとえば窒化珪素を採用することができる。
Next, referring to FIG. 8, an insulating film forming step is performed as a step (S130). In this step (S130), referring to FIGS. 9 and 10, the exposed
次に、図8を参照して、工程(S140)としてゲート電極形成工程が実施される。この工程(S140)では、図10および図11を参照して、ソース電極4とドレイン電極5との間に位置する露出面3A上を覆う絶縁膜61上に接触するように、ゲート電極7が形成される。ゲート電極7は、たとえばゲート電極7が形成されるべき領域に対応する開口を有するレジストからなるマスク層を形成し、ゲート電極7を構成する導電体(たとえばNi/Au)からなる導電膜を形成した後、リフトオフを実施することにより形成することができる。
Next, with reference to FIG. 8, a gate electrode formation process is implemented as process (S140). In this step (S140), referring to FIG. 10 and FIG. 11, the
次に、図8を参照して、工程(S150)としてコンタクトホール形成工程が実施される。この工程(S150)では、図11および図7を参照して、ソース電極4上およびドレイン電極5上に位置する絶縁膜61を除去することにより、ソース電極4およびドレイン電極5と配線とのコンタクトを可能とするためのコンタクトホールが形成される。具体的には、たとえばソース電極4上およびドレイン電極5上に対応する領域に開口を有するマスクを形成し、開口から露出する絶縁膜61をエッチングにより除去する。これにより、コンタクトホールが形成されるとともに、残存する絶縁膜61は、ゲート絶縁膜6となる。ゲート絶縁膜6は、ソース電極4とドレイン電極5との間に位置する露出面3Aを覆うとともに、ソース電極4およびドレイン電極5の上部表面(グラフェン膜3に接触する側とは反対側の主面)の一部を覆う領域にまで延在する。
Next, referring to FIG. 8, a contact hole forming step is performed as a step (S150). In this step (S150), referring to FIGS. 11 and 7, contact between
以上の工程により、本実施の形態におけるFET9が完成する。その後、たとえば配線が形成され、ダイシングにより各素子に分離される。
Through the above steps, the
なお、本実施の形態では、実施の形態1の基板1の露出面3A上にソース電極4、ドレイン電極5、ゲート絶縁膜6およびゲート電極7が形成されたFET9について説明したが、FET9は、たとえば実施の形態2の基板1の露出面3A上にソース電極4、ドレイン電極5、ゲート絶縁膜6およびゲート電極7が形成された構造であってもよい。
In the present embodiment, the
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments disclosed herein are illustrative in all respects and are not restrictive in any aspect. The scope of the present invention is defined by the scope of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the scope of the claims.
本願の基板は、高い移動度が求められるグラフェン膜を含む基板および電子素子に、特に有利に適用され得る。 The substrate of the present application can be applied particularly advantageously to a substrate including a graphene film and an electronic device that require high mobility.
1 基板
2 支持基板
2A 第1主面
3 グラフェン膜
3A 露出面
4 ソース電極
5 ドレイン電極
6 ゲート絶縁膜
7 ゲート電極
9 FET
10 原料基板
11 基板
11A 第1主面
12 SiC膜
12A,12B 主面
21 カーボン基板
21A 主面
22 BN膜
22A 主面
61 絶縁膜
90 加熱装置
91 本体部
91A 底壁部
91B 側壁部
91C 上壁部
92 サセプタ
92A 基板保持面
93 カバー部材
93A 内壁面
93C 閉塞空間
95 気体導入管
96 気体排出管
111 カーボン基板
111A 主面
112 BN膜
DESCRIPTION OF
DESCRIPTION OF
Claims (8)
前記第1主面上に配置され、前記表層領域を構成する材料の原子配列に対して配向する原子配列を有するグラフェン膜と、を備える、基板。 It has a first main surface, and at least a surface layer region including the first main surface is made of any one material selected from the group consisting of boron nitride, molybdenum disulfide, tungsten disulfide, niobium disulfide, and aluminum nitride. A support substrate;
A graphene film disposed on the first main surface and having an atomic arrangement oriented with respect to an atomic arrangement of a material constituting the surface layer region.
ベース基板と、
前記ベース基板上に配置され、前記ベース基板とは異なる材料からなり、前記第1主面を含む支持層と、を含み、
前記支持層は前記表層領域である、請求項1〜請求項4のいずれか1項に記載の基板。 The support substrate is
A base substrate;
A support layer disposed on the base substrate and made of a material different from the base substrate and including the first main surface;
The substrate according to any one of claims 1 to 4, wherein the support layer is the surface layer region.
前記支持基板の直径は50mm以上である、請求項1〜請求項6のいずれか1項に記載の基板。 The support substrate has a disc shape,
The board | substrate of any one of Claims 1-6 whose diameter of the said support substrate is 50 mm or more.
前記グラフェン膜の前記支持基板側とは反対側の主面である露出面上に配置される第1電極と、
前記露出面上に前記第1電極とは離れて配置される第2電極と、を備える、電子素子。
A substrate according to any one of claims 1 to 7,
A first electrode disposed on an exposed surface that is a main surface opposite to the support substrate side of the graphene film;
An electronic device comprising: a second electrode disposed on the exposed surface and spaced apart from the first electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/454,327 US10083831B2 (en) | 2016-03-10 | 2017-03-09 | Substrate and electronic device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046988 | 2016-03-10 | ||
JP2016046988 | 2016-03-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017165642A true JP2017165642A (en) | 2017-09-21 |
JP6787088B2 JP6787088B2 (en) | 2020-11-18 |
Family
ID=59912848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016234450A Active JP6787088B2 (en) | 2016-03-10 | 2016-12-01 | Substrate and electronic elements |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6787088B2 (en) |
-
2016
- 2016-12-01 JP JP2016234450A patent/JP6787088B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP6787088B2 (en) | 2020-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3379579B1 (en) | Semiconductor device and method of manufacturing the same | |
KR101910976B1 (en) | Field effect transistor using graphene | |
JP5109648B2 (en) | Method for manufacturing layered carbon structure and method for manufacturing semiconductor device | |
KR101920713B1 (en) | Graphene device and method of manufacturing the same | |
CN111095480B (en) | Wafer with group III nitride and diamond layer | |
US9337275B2 (en) | Electrical contact for graphene part | |
KR101475266B1 (en) | Board for growing high quality graphene layer and growing method thereof | |
CN108598036B (en) | Method for manufacturing diamond-based gallium nitride device | |
US20210202265A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20140335681A1 (en) | Graphene transferring methods, device manufacturing method using the same, and substrate structures including graphene | |
JP5840366B2 (en) | Method for manufacturing silicon carbide semiconductor substrate and method for manufacturing silicon carbide semiconductor device | |
WO2015060419A1 (en) | Method for producing graphene film | |
CN108847392B (en) | Buddha's warrior attendant ground mass gallium nitride device manufacturing method | |
US10083831B2 (en) | Substrate and electronic device | |
JP2017193157A (en) | Stacked body and electronic device | |
JP6787088B2 (en) | Substrate and electronic elements | |
US10529807B2 (en) | Stacked body and electronic device | |
TWI517265B (en) | Manufacturing method of thin film transistor | |
JP6666168B2 (en) | Electronic device and method of manufacturing the same | |
JP2019169544A (en) | Graphene-containing structure, semiconductor device, and method for manufacturing graphene-containing structure | |
US10580869B2 (en) | Stacked body including graphene film and electronic device including graphene film | |
JP2017193158A (en) | Stacked body and electronic device | |
JP7342949B2 (en) | Laminate, electronic device, and method for manufacturing the laminate | |
JP2013098396A (en) | Method of manufacturing graphene structure and method of manufacturing semiconductor device using the same | |
JP4450719B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6787088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |