本発明のプリント配線板の一実施形態が、図面を参照して説明される。図１は、実施形態のプリント配線板１の断面を説明する図である。プリント配線板１は、第１面１１ａと第１面１１ａと反対側の第２面１１ｂとを有する樹脂絶縁層１１と樹脂絶縁層１１の第１面１１ａ上に形成されているパッド１２ａを含む第１導体層１２とパッド１２ａ上に形成されている電子部品を搭載するための導電性ピラー１７とを含んでいる。パッド１２ａと導電性ピラー１７で電子部品と接続するための電極２１が形成されている。導電性ピラー１７は、パッド１２ａ側と反対側の端面である上面１７Ｔを有している。上面１７Ｔ上に、例えばはんだバンプ（図示せず）が形成され、このはんだバンプで導電性ピラー１７の上面１７Ｔ上に電子部品が実装される。
An embodiment of a printed wiring board of the present invention will be described with reference to the drawings. Drawing 1 is a figure explaining the section of printed wiring board 1 of an embodiment. The printed wiring board 1 includes a resin insulating layer 11 having a first surface 11a and a second surface 11b opposite to the first surface 11a, and a pad 12a formed on the first surface 11a of the resin insulating layer 11. It includes a first conductor layer 12 and a conductive pillar 17 for mounting an electronic component formed on the pad 12a. An electrode 21 for connecting to an electronic component is formed by the pad 12 a and the conductive pillar 17. The conductive pillar 17 has an upper surface 17T that is an end surface opposite to the pad 12a. For example, solder bumps (not shown) are formed on the upper surface 17T, and an electronic component is mounted on the upper surface 17T of the conductive pillar 17 with the solder bumps.
電子部品の例は、半導体素子、受動素子（キャパシタや抵抗器など）、配線層を有するインターポーザ、再配線層を有する半導体素子、ＷＬＰ（Wafer Level Package）などである。導電性ピラー１７は、例えば、電子部品の電極の数に応じて複数個形成される。図１には、３つの導電性ピラー１７が示されているが、導電性ピラー１７は、これに限定されず、任意の数で設けられ得る。
Examples of the electronic component include a semiconductor element, a passive element (such as a capacitor and a resistor), an interposer having a wiring layer, a semiconductor element having a rewiring layer, and a WLP (Wafer Level Package). For example, a plurality of conductive pillars 17 are formed according to the number of electrodes of the electronic component. Although three conductive pillars 17 are shown in FIG. 1, the conductive pillars 17 are not limited to this and may be provided in any number.
図１に示されるように、樹脂絶縁層１１は第１面１１ａ側に第１導体層１２用の凹部１１ｃを有する。そして、第１導体層１２は凹部１１ｃ内に形成されている。第１導体層１２は凹部１１ｃ内に埋まっている。第１導体層１２はトップ面Ｔとトップ面Ｔと反対側のバック面Ｂを有する。トップ面Ｔが樹脂絶縁層１１の第１面１１ａに向いていて、バック面Ｂは凹部１１ｃの底を向いている。第１導体層１２のトップ面Ｔは第１面１１ａから凹んでいる。トップ面Ｔの第１面１１ａからの凹み量としては、１０μｍ以上が好ましい。導電性ピラー１７の先端に電子部品を搭載するためのはんだなどの接合材は、溶融時に導電性ピラー１７の側面に沿って樹脂絶縁層１１の第１面１１ａまで濡れ拡がるおそれがある。しかし、トップ面Ｔが第１面１１ａから１０μｍ以上凹んでいると、多くのはんだなどが凹部１１ｃ内に流入し得ると考えられる。さらに、凹部１１ｃの高い内壁によって凹部１１ｃ内からのはんだなどの流出が防がれると推察される。はんだなどが、樹脂絶縁層１１の第１面１１ａ上で濡れ拡がり難いと考えられる。電子部品実装時の第１面１１ａ上での短絡不良が生じ難いと考えられる。
As shown in FIG. 1, the resin insulating layer 11 has a recess 11c for the first conductor layer 12 on the first surface 11a side. The first conductor layer 12 is formed in the recess 11c. The first conductor layer 12 is buried in the recess 11c. The first conductor layer 12 has a top surface T and a back surface B opposite to the top surface T. The top surface T faces the first surface 11a of the resin insulating layer 11, and the back surface B faces the bottom of the recess 11c. The top surface T of the first conductor layer 12 is recessed from the first surface 11a. The amount of depression from the first surface 11a of the top surface T is preferably 10 μm or more. A bonding material such as solder for mounting an electronic component on the tip of the conductive pillar 17 may spread to the first surface 11a of the resin insulating layer 11 along the side surface of the conductive pillar 17 when melted. However, if the top surface T is recessed from the first surface 11a by 10 μm or more, it is considered that a large amount of solder or the like can flow into the recess 11c. Furthermore, it is surmised that the outflow of solder or the like from the recess 11c is prevented by the high inner wall of the recess 11c. It is considered that solder or the like hardly spreads on the first surface 11 a of the resin insulating layer 11. It is considered that short circuit failure on the first surface 11a during electronic component mounting is unlikely to occur.
樹脂絶縁層１１の第１面１１ａとバック面Ｂとの距離は１５μｍよりも大きいことが好ましい。トップ面Ｔの第１面１１ａからの凹み量が大きくなると、好ましくは、第１面１１ａとバック面Ｂとの距離も大きくされる。第１導体層１２およびパッド１２ａが過度に薄くならず、少なくとも５μｍ以上の厚さが確保され得る。
The distance between the first surface 11a of the resin insulating layer 11 and the back surface B is preferably greater than 15 μm. When the amount of dent from the first surface 11a of the top surface T is increased, the distance between the first surface 11a and the back surface B is preferably increased. The first conductor layer 12 and the pad 12a are not excessively thin, and a thickness of at least 5 μm or more can be ensured.
第１導体層１２は、樹脂絶縁層１１の中央エリアＥ１（図２参照）に、電子部品を搭載するための複数のパッド１２ａと、導電性ピラー１７を有していないパッドまたは配線を構成する導体部１２ｃと、を含んでいる。また、第１導体層１２は、樹脂絶縁層１１の外周エリアＥ２（図２参照）に配線１２ｂを含んでいる。すなわち、配線１２ｂは、プリント配線板１の外周部に形成されている。
The first conductor layer 12 forms a plurality of pads 12a for mounting electronic components and pads or wirings that do not have the conductive pillars 17 in the central area E1 (see FIG. 2) of the resin insulating layer 11. Conductor part 12c. The first conductor layer 12 includes a wiring 12b in the outer peripheral area E2 (see FIG. 2) of the resin insulating layer 11. That is, the wiring 12 b is formed on the outer peripheral portion of the printed wiring board 1.
図１の例では、樹脂絶縁層１１の第１面１１ａは、複数の導電性ピラー１７を含む電子部品実装エリアＭを有している。電子部品実装エリアＭ内に導体部１２ｃが形成されている。本実施形態では、電子部品実装エリアＭ内の第１導体層１２のトップ面Ｔは凹部１１ｃ内に露出している。すなわち、パッド１２ａのトップ面Ｔを含む第１導体層１２の一面が、電子部品実装エリアＭ内において、例えばショート防止用の絶縁物に覆われずに露出している。導体部１２ｃも、絶縁物に覆われずに一面を凹部１１ｃ内に露出している。例えば、後述のソルダーレジスト層１６は、電子部品実装エリアＭ内に形成されていない。本実施形態では、前述のように、トップ面Ｔが樹脂絶縁層１１の第１面１１ａから１０μｍ以上凹んでいる。電子部品の実装時に、導電性ピラー１７の上面１７Ｔから流下し得る溶融状態のはんだなどが凹部１１ｃ内に多く流入し得る。はんだなどが、隣接するパッド１２ａおよび／または導体部１２ｃに向って拡がり難い。そのため、電子部品実装エリアＭ内に第１導体層１２のトップ面Ｔが露出していても、電子部品の接続において問題が生じ難い。
In the example of FIG. 1, the first surface 11 a of the resin insulating layer 11 has an electronic component mounting area M including a plurality of conductive pillars 17. A conductor 12c is formed in the electronic component mounting area M. In the present embodiment, the top surface T of the first conductor layer 12 in the electronic component mounting area M is exposed in the recess 11c. That is, one surface of the first conductor layer 12 including the top surface T of the pad 12a is exposed in the electronic component mounting area M without being covered with, for example, an insulator for preventing a short circuit. The conductor portion 12c is also not covered with an insulator, and one surface is exposed in the recess 11c. For example, a solder resist layer 16 described later is not formed in the electronic component mounting area M. In the present embodiment, as described above, the top surface T is recessed from the first surface 11 a of the resin insulating layer 11 by 10 μm or more. When the electronic component is mounted, a large amount of molten solder or the like that can flow down from the upper surface 17T of the conductive pillar 17 can flow into the recess 11c. Solder or the like hardly spreads toward the adjacent pad 12a and / or conductor portion 12c. Therefore, even if the top surface T of the first conductor layer 12 is exposed in the electronic component mounting area M, it is difficult to cause a problem in connection of the electronic components.
図１に示されるように、プリント配線板１は樹脂絶縁層１１の第１面１１ａ上に、複数の電極２１を露出するための開口部１６ａを備える上側のソルダーレジスト層１６を有する。上側のソルダーレジスト層１６は、プリント配線板１の外周部に形成されている第１導体層１２の配線１２ｂと樹脂絶縁層１１の外周部とを覆っている。図２に示されるように、外周エリアＥ２が上側のソルダーレジスト層１６で覆われている。中央エリアＥ１は上側のソルダーレジスト層１６の開口部１６ａで露出されている。図２のＩ−Ｉ線での断面図が図１に示されている。上側のソルダーレジスト層１６が枠の形で形成されている。露出している中央エリアＥ１は電子部品実装エリアＭを含んでいる。すなわち、電子部品実装エリアＭ全体が開口部１６ａによって露出されている。複数の電極２１がプリント配線板１の略中央に形成されていて、全ての電極２１は１つの開口部１６ａで露出されている。
As shown in FIG. 1, the printed wiring board 1 has an upper solder resist layer 16 having openings 16 a for exposing the plurality of electrodes 21 on the first surface 11 a of the resin insulating layer 11. The upper solder resist layer 16 covers the wiring 12 b of the first conductor layer 12 and the outer peripheral portion of the resin insulating layer 11 formed on the outer peripheral portion of the printed wiring board 1. As shown in FIG. 2, the outer peripheral area E <b> 2 is covered with the upper solder resist layer 16. The central area E1 is exposed at the opening 16a of the upper solder resist layer 16. A cross-sectional view taken along line II in FIG. 2 is shown in FIG. The upper solder resist layer 16 is formed in the shape of a frame. The exposed central area E1 includes an electronic component mounting area M. That is, the entire electronic component mounting area M is exposed by the opening 16a. A plurality of electrodes 21 are formed at substantially the center of the printed wiring board 1, and all the electrodes 21 are exposed through one opening 16a.
導電性ピラー１７の上面１７Ｔは上側のソルダーレジスト層の上面１６Ｔより上に位置していることが好ましい。導電性ピラー１７に電子部品を実装することが容易である。導電性ピラー１７の上面１７Ｔが上側のソルダーレジスト層１６の上面より下に位置すると、プリント配線板と電子部品とからなる応用例の厚みが薄くなる。その場合、上面１７Ｔは樹脂絶縁層１１の第１面１１ａと上側のソルダーレジスト層１６の上面１６Ｔとの間に位置する。尚、上側のソルダーレジスト層１６の上面１６Ｔは樹脂絶縁層１１の第１面１１ａから離れている面である。
The upper surface 17T of the conductive pillar 17 is preferably located above the upper surface 16T of the upper solder resist layer. It is easy to mount an electronic component on the conductive pillar 17. When the upper surface 17T of the conductive pillar 17 is positioned below the upper surface of the upper solder resist layer 16, the thickness of the application example including the printed wiring board and the electronic component is reduced. In that case, the upper surface 17T is located between the first surface 11a of the resin insulating layer 11 and the upper surface 16T of the upper solder resist layer 16. Note that the upper surface 16T of the upper solder resist layer 16 is a surface away from the first surface 11a of the resin insulating layer 11.
図１に示されるように、樹脂絶縁層１１の第２面１１ｂ上には、第２導体層１４が形成されている。第２導体層１４は樹脂絶縁層１１の第２面１１ｂから突出している。樹脂絶縁層１１を貫通し、第１導体層１２と第２導体層１４とを接続するビア導体１５が形成されている。樹脂絶縁層１１の第２面１１ｂと第２導体層１４上に、複数の開口部１６０ａを備える下側のソルダーレジスト層１６０が設けられている。下側のソルダーレジスト層１６０はプリント配線板１の略全面に形成されている。また、各開口部１６０ａはマザーボードと接続するための各パッド１６０Ｐを露出している。
As shown in FIG. 1, a second conductor layer 14 is formed on the second surface 11 b of the resin insulating layer 11. The second conductor layer 14 protrudes from the second surface 11 b of the resin insulating layer 11. A via conductor 15 that penetrates the resin insulating layer 11 and connects the first conductor layer 12 and the second conductor layer 14 is formed. On the second surface 11b and the second conductor layer 14 of the resin insulating layer 11, a lower solder resist layer 160 having a plurality of openings 160a is provided. The lower solder resist layer 160 is formed on substantially the entire surface of the printed wiring board 1. Each opening 160a exposes each pad 160P for connection to the motherboard.
プリント配線板１は、樹脂絶縁層１１の第１面１１ａに導電性ピラー１７を有するが、第２面１１ｂに導電性ピラーを有していない。そのため、第１面１１ａ上の導体の量と第２面１１ｂ上の導体の量の差が大きくなりやすい。第１面１１ａ側のプリント配線板１の強度と第２面１１ｂ側のプリント配線板１の強度が異なりやすい。反りが発生しやすい。導電性ピラー１７に起因する反りを改善するために、上側のソルダーレジスト層１６の形状と下側のソルダーレジスト層１６０の形状が異なる。下側のソルダーレジスト層１６０を略全面に形成することで、第２面１１ｂ側のプリント配線板１が補強される。プリント配線板１の反りが小さくなる。尚、図１では、上側のソルダーレジスト層１６は外周部に形成されているが、プリント配線板１は下側のソルダーレジスト層１６０を有し、上側のソルダーレジスト層１６を有しなくてもよい。
The printed wiring board 1 has the conductive pillar 17 on the first surface 11a of the resin insulating layer 11, but does not have the conductive pillar on the second surface 11b. Therefore, the difference between the amount of the conductor on the first surface 11a and the amount of the conductor on the second surface 11b tends to increase. The strength of the printed wiring board 1 on the first surface 11a side and the strength of the printed wiring board 1 on the second surface 11b side are likely to be different. Warp is likely to occur. In order to improve the warp caused by the conductive pillar 17, the shape of the upper solder resist layer 16 and the shape of the lower solder resist layer 160 are different. The printed wiring board 1 on the second surface 11b side is reinforced by forming the lower solder resist layer 160 on substantially the entire surface. The warp of the printed wiring board 1 is reduced. In FIG. 1, the upper solder resist layer 16 is formed on the outer peripheral portion. However, the printed wiring board 1 includes the lower solder resist layer 160 and does not have the upper solder resist layer 16. Good.
図３Ａにパッド１２ａとパッド１２ａ上の導電性ピラー１７で形成される電極２１の一例が拡大図で示されている。パッド１２ａは凹部１１ｃの底面と対向するバック面Ｂとバック面Ｂと反対側のトップ面Ｔを有する。そして、パッド１２ａのトップ面Ｔは、図３Ａに示されるように、樹脂絶縁層１１の第１面１１ａから凹んでいる。第１面１１ａとトップ面Ｔの間に空間が存在している。トップ面Ｔの第１面１１ａからの凹み量、すなわち、トップ面Ｔと第１面１１ａとの距離Ｈ２としては、１０μｍ以上が好ましい。導電性ピラー１７とパッド１２ａとの界面に直接力が掛かり難い。導電性ピラー１７とパッド１２ａ間の接続信頼性が高くなる。樹脂絶縁層１１の第１面１１ａとパッド１２ａのバック面Ｂとの距離Ｄとしては、１５μｍ以上が好ましい。図３Ａの例では、樹脂絶縁層１１の第１面１１ａとバック面Ｂとの距離Ｄは凹部１１ｃの深さＤに等しい。樹脂絶縁層１１の第１面１１ａとパッド１２ａのバック面Ｂとの距離Ｄは、パッド１２ａのトップ面Ｔと樹脂絶縁層１１の第１面１１ａとの距離Ｈ２と、パッド１２ａの厚みｄ１の和である。パッド１２ａの厚みｄ１としては、５μｍ以上が好ましい。導電性ピラー１７がストレスを受けるときに、パッド１２ａが樹脂絶縁層１１から剥がれ難いと考えられるからである。
An example of the electrode 21 formed by the pad 12a and the conductive pillar 17 on the pad 12a is shown in an enlarged view in FIG. 3A. The pad 12a has a back surface B facing the bottom surface of the recess 11c and a top surface T opposite to the back surface B. And the top surface T of the pad 12a is dented from the 1st surface 11a of the resin insulating layer 11, as FIG. 3A shows. A space exists between the first surface 11a and the top surface T. The amount of depression of the top surface T from the first surface 11a, that is, the distance H2 between the top surface T and the first surface 11a is preferably 10 μm or more. It is difficult to apply a force directly to the interface between the conductive pillar 17 and the pad 12a. The connection reliability between the conductive pillar 17 and the pad 12a is increased. The distance D between the first surface 11a of the resin insulating layer 11 and the back surface B of the pad 12a is preferably 15 μm or more. In the example of FIG. 3A, the distance D between the first surface 11a of the resin insulating layer 11 and the back surface B is equal to the depth D of the recess 11c. The distance D between the first surface 11a of the resin insulating layer 11 and the back surface B of the pad 12a is equal to the distance H2 between the top surface T of the pad 12a and the first surface 11a of the resin insulating layer 11 and the thickness d1 of the pad 12a. It is sum. The thickness d1 of the pad 12a is preferably 5 μm or more. This is because it is considered that the pad 12a is unlikely to be peeled off from the resin insulating layer 11 when the conductive pillar 17 receives stress.
導電性ピラー１７は上面１７Ｔと上面１７Ｔと反対側の下面１７Ｕを有する。下面１７Ｕは図中に点線で描かれている。導電性ピラー１７の上面１７Ｔは、樹脂絶縁層１１の第１面１１ａから突出している。導電性ピラー１７の上面１７Ｔ上に電子部品が実装される。導電性ピラー１７は下面１７Ｕを介してパッド１２ａに接続されている。図３Ａの例では、下面１７Ｕとパッド１２ａのトップ面Ｔは同一平面上に位置している。導電性ピラー１７は長さｈを有する。長さｈは２５μｍ以上であって、４０μｍ以下である。長さｈが所定の長さを有するので、電子部品の実装歩留まりが高い。また、電子部品の熱膨張係数とプリント配線板１の熱膨張係数の違いに起因するストレスが導電性ピラー１７で緩和される。電子部品実装済みのプリント配線板がヒートサイクルを受けても、電子部品とプリント配線板１間の接続が長期間安定する。
The conductive pillar 17 has an upper surface 17T and a lower surface 17U opposite to the upper surface 17T. The lower surface 17U is drawn with a dotted line in the drawing. The upper surface 17T of the conductive pillar 17 protrudes from the first surface 11a of the resin insulating layer 11. An electronic component is mounted on the upper surface 17T of the conductive pillar 17. The conductive pillar 17 is connected to the pad 12a through the lower surface 17U. In the example of FIG. 3A, the lower surface 17U and the top surface T of the pad 12a are located on the same plane. The conductive pillar 17 has a length h. The length h is 25 μm or more and 40 μm or less. Since the length h has a predetermined length, the mounting yield of electronic components is high. Further, the stress caused by the difference between the thermal expansion coefficient of the electronic component and the thermal expansion coefficient of the printed wiring board 1 is alleviated by the conductive pillar 17. Even if the printed wiring board on which the electronic component is mounted is subjected to a heat cycle, the connection between the electronic component and the printed wiring board 1 is stable for a long time.
一実施形態のプリント配線板１は、第１面１１ａから突出している導電性ピラー１７を有するので、パッド１２ａのトップ面Ｔが第１面１１ａから凹んでいても、電子部品がプリント配線板１上に確実に実装される。突出している高さＨ１は１５μｍ以上、３０μｍ以下である。導電性ピラー１７に電子部品が確実に実装される。電子部品とプリント配線板１間に確実にアンダーフィルを充填することができる。
Since the printed wiring board 1 according to the embodiment includes the conductive pillar 17 protruding from the first surface 11a, the electronic component can be printed even if the top surface T of the pad 12a is recessed from the first surface 11a. Surely mounted on top. The protruding height H1 is 15 μm or more and 30 μm or less. An electronic component is securely mounted on the conductive pillar 17. Underfill can be reliably filled between the electronic component and the printed wiring board 1.
図３Ａのパッド１２ａと導電性ピラー１７の形状は円柱である。そして、図３Ａでは、導電性ピラー１７とパッド１２ａは、上面１７Ｔの中心を通り上面１７Ｔに垂直な面で切断されている。また、上面１７Ｔの中心を通り上面１７Ｔに垂直な直線はパッド１２ａのトップ面Ｔの中心を通る。すなわち、導電性ピラー１７はパッド１２ａの略中央に形成されている。
The shape of the pad 12a and the conductive pillar 17 in FIG. 3A is a cylinder. In FIG. 3A, the conductive pillar 17 and the pad 12a are cut along a plane that passes through the center of the upper surface 17T and is perpendicular to the upper surface 17T. A straight line passing through the center of the upper surface 17T and perpendicular to the upper surface 17T passes through the center of the top surface T of the pad 12a. That is, the conductive pillar 17 is formed in the approximate center of the pad 12a.
導電性ピラー１７の径Ｗ１はパッド１２ａの径Ｗ２より小さい。従って、パッド１２ａの外周部１２ａ１のトップ面Ｔは露出する。尚、パッド１２ａは、図３Ａに示されるように、導電性ピラー１７の下に形成されている中央部１２ａ２と導電性ピラー１７から露出する外周部１２ａ１で形成されている。導電性ピラー１７の径Ｗ１は導電性ピラー１７の上面１７Ｔの径である。もしくは、上面１７Ｔの外周に属する２点間の距離の内、最大の値が径Ｗ１に相当する。パッド１２ａの径Ｗ２はパッド１２ａのトップ面Ｔの径である。もしくは、トップ面Ｔの外周に属する２点間の距離の内、最大の値が径Ｗ２に相当する。径Ｗ１は１５μｍ以上であって、７５μｍ以下である。径Ｗ２は３０μｍ以上であって、１００μｍ以下である。そして、径Ｗ２と径Ｗ１の比（径Ｗ２／径Ｗ１）は１．５以上であって、２．５以下である。比（径Ｗ２／径Ｗ１）が所定の値を有するので、導電性ピラー１７でストレスが緩和される。また、ヒートサイクルで導電性ピラー１７が劣化し難い。図３Ａの例では、径Ｗ１は２０μｍであり、径Ｗ２は３５μｍである。
The diameter W1 of the conductive pillar 17 is smaller than the diameter W2 of the pad 12a. Accordingly, the top surface T of the outer peripheral portion 12a1 of the pad 12a is exposed. As shown in FIG. 3A, the pad 12 a is formed by a central portion 12 a 2 formed under the conductive pillar 17 and an outer peripheral portion 12 a 1 exposed from the conductive pillar 17. The diameter W1 of the conductive pillar 17 is the diameter of the upper surface 17T of the conductive pillar 17. Alternatively, the maximum value among the distances between two points belonging to the outer periphery of the upper surface 17T corresponds to the diameter W1. The diameter W2 of the pad 12a is the diameter of the top surface T of the pad 12a. Alternatively, the maximum value among the distances between two points belonging to the outer periphery of the top surface T corresponds to the diameter W2. The diameter W1 is 15 μm or more and 75 μm or less. The diameter W2 is 30 μm or more and 100 μm or less. The ratio of the diameter W2 to the diameter W1 (diameter W2 / diameter W1) is 1.5 or more and 2.5 or less. Since the ratio (diameter W2 / diameter W1) has a predetermined value, the stress is relieved by the conductive pillar 17. In addition, the conductive pillar 17 is unlikely to deteriorate during the heat cycle. In the example of FIG. 3A, the diameter W1 is 20 μm and the diameter W2 is 35 μm.
図３Ａの例では、導電性ピラー１７は、パッド１２ａ上に形成されている金属層１７ｂと金属層１７ｂ上に形成されている金属膜１７ｃを有する。例えば、金属層１７ｂは金属箔１３（図４Ｂ参照）から形成される。金属膜１７ｃは無電解めっき、または、電解めっきで形成される。金属膜１７ｃの例は電解銅めっき膜である。図３Ａの導電性ピラー１７は、さらに、金属層１７ｂの下に位置する導体層１７ａを有している。導体層１７ａは金属層１７ｂとパッド１２ａとの間に形成されている。導体層１７ａとパッド１２ａは下面１７Ｕで区切られている。但し、パッド１２ａと導体層１７ａは一体に形成されている。すなわち、導体層１７ａはパッド１２ａの一部である。導電性ピラー１７とパッド１２ａはパッド１２ａの一部（パッド１２ａの凸部）を共有している。すなわち、導電性ピラー１７とパッド１２ａとの境界部は、パッド１２ａを構成する第１導体層１２で形成されている。導体層１７ａとパッド１２ａは、例えば、電解銅めっき膜である。
In the example of FIG. 3A, the conductive pillar 17 includes a metal layer 17b formed on the pad 12a and a metal film 17c formed on the metal layer 17b. For example, the metal layer 17b is formed from the metal foil 13 (see FIG. 4B). The metal film 17c is formed by electroless plating or electrolytic plating. An example of the metal film 17c is an electrolytic copper plating film. The conductive pillar 17 in FIG. 3A further includes a conductor layer 17a located below the metal layer 17b. The conductor layer 17a is formed between the metal layer 17b and the pad 12a. The conductor layer 17a and the pad 12a are separated by the lower surface 17U. However, the pad 12a and the conductor layer 17a are integrally formed. That is, the conductor layer 17a is a part of the pad 12a. The conductive pillar 17 and the pad 12a share a part of the pad 12a (the protrusion of the pad 12a). In other words, the boundary between the conductive pillar 17 and the pad 12a is formed by the first conductor layer 12 constituting the pad 12a. The conductor layer 17a and the pad 12a are, for example, electrolytic copper plating films.
導電性ピラー１７の先端部に横向きの力が加わると、導電性ピラー１７は曲がろうとする。導電性ピラー１７とパッド１２ａの界面に力が集中しやすい。しかし、実施形態では、導電性ピラー１７とパッド１２ａは同じ材料で一体的に繋げられている。導電性ピラー１７がストレスを受けても、導電性ピラー１７とパッド１２ａとの間で剥がれが発生し難い。また、導電性ピラー１７とパッド１２ａとの境界から導電性ピラー１７にクラックが発生し難い。導体層１７ａの厚さＨ２は、１０μｍ以上であることが好ましい。距離Ｈ２が１０μｍ以上であると、導電性ピラー１７による十分な応力緩和作用が得られる。
When a lateral force is applied to the tip of the conductive pillar 17, the conductive pillar 17 tends to bend. The force tends to concentrate on the interface between the conductive pillar 17 and the pad 12a. However, in the embodiment, the conductive pillar 17 and the pad 12a are integrally connected with the same material. Even if the conductive pillar 17 is subjected to stress, peeling between the conductive pillar 17 and the pad 12a hardly occurs. Further, cracks are hardly generated in the conductive pillar 17 from the boundary between the conductive pillar 17 and the pad 12a. The thickness H2 of the conductor layer 17a is preferably 10 μm or more. When the distance H2 is 10 μm or more, a sufficient stress relaxation action by the conductive pillar 17 is obtained.
導電性ピラー１７が、めっき膜からなる金属膜１７ｃとめっき膜からなる導体層１７ａとの間に金属箔１３から形成される金属層１７ｂを有することが好ましい。めっき膜の厚みは、めっき槽内の位置等で異なり得る。従って、導電性ピラー１７の全てがめっきで形成されると、導電性ピラー１７の高さのバラツキが大きくなる可能性がある。導電性ピラー１７の高さがバラツキを有すると、半導体素子などの電子部品の電極と導電性ピラー１７の上面１７Ｔとの間の距離がバラツキを有する。バラツキが大きいと、複数の導電性ピラー１７の内、いくつかの導電性ピラー１７は電子部品の電極に繋がらない。あるいは、いくつかの導電性ピラー１７は電子部品の電極に不完全に繋がる。接続の信頼性が損なわれる。導電性ピラー１７が金属箔１３から形成される金属層１７ｂを有することで、導電性ピラー１７中のめっきで形成される膜の厚みを薄くすることができる。めっきのバラツキの影響が小さくなる。金属箔の厚みは均一なので、金属箔１３から形成される金属層１７ｂの厚さは均一である。よって、金属層１７ｂを有することで、導電性ピラー１７の高さのバラツキが小さくなる。金属箔１３の例は、銅箔やニッケル箔である。導電性ピラー１７の高さが所定範囲内に制御される。例えば、最も高い導電性ピラー１７の高さと最も低い導電性ピラーの高さの差は１０μｍ以下である。
The conductive pillar 17 preferably has a metal layer 17b formed of the metal foil 13 between a metal film 17c made of a plating film and a conductor layer 17a made of a plating film. The thickness of the plating film may vary depending on the position in the plating tank. Therefore, when all of the conductive pillars 17 are formed by plating, there is a possibility that the variation in height of the conductive pillars 17 will increase. If the height of the conductive pillar 17 varies, the distance between the electrode of an electronic component such as a semiconductor element and the upper surface 17T of the conductive pillar 17 varies. If the variation is large, some of the plurality of conductive pillars 17 are not connected to the electrodes of the electronic component. Alternatively, some conductive pillars 17 are incompletely connected to the electrodes of the electronic component. Connection reliability is impaired. Since the conductive pillar 17 includes the metal layer 17b formed from the metal foil 13, the thickness of the film formed by plating in the conductive pillar 17 can be reduced. The effect of plating variation is reduced. Since the thickness of the metal foil is uniform, the thickness of the metal layer 17b formed from the metal foil 13 is uniform. Therefore, by having the metal layer 17b, the variation in the height of the conductive pillar 17 is reduced. Examples of the metal foil 13 are copper foil and nickel foil. The height of the conductive pillar 17 is controlled within a predetermined range. For example, the difference between the height of the highest conductive pillar 17 and the height of the lowest conductive pillar is 10 μm or less.
金属層１７ｂの厚さ（第１面１７ｂＦと第２面１７ｂＳとの間の距離）は、２μｍ以上であって、７μｍ以下である。金属層１７ｂは金属箔１３をエッチングすることで形成される。但し、詳細は後で述べられる。金属層１７ｂの厚みが２μｍ以上であると、導電性ピラー１７の長さｈのバラツキが小さくなる。高い接続信頼性を有する導電性ピラー１７が提供される。金属層１７ｂが厚すぎると、金属箔１３の不要部分がエッチングで除去されるとき、時間がかかる。生産効率が低くなる。また、エッチングで金属箔の不要部分が除去されるとき、金属膜１７ｃの上面や側壁もエッチング液に溶解する。均一に溶解することは難しい。従って、エッチング時間が長いと、導電性ピラー１７の高さや太さのバラツキが大きくなりやすい。バラツキが大きくなると、特定の導電性ピラー１７にストレスが集中するため、電子部品とプリント配線板間の接続信頼性が低くなる恐れがある。このような観点から金属層１７ｂの厚みは７μｍ以下であることが好ましい。
The thickness of the metal layer 17b (distance between the first surface 17bF and the second surface 17bS) is 2 μm or more and 7 μm or less. The metal layer 17b is formed by etching the metal foil 13. However, details will be described later. When the thickness of the metal layer 17b is 2 μm or more, the variation in the length h of the conductive pillar 17 is reduced. A conductive pillar 17 having high connection reliability is provided. If the metal layer 17b is too thick, it takes time when unnecessary portions of the metal foil 13 are removed by etching. Production efficiency is low. Further, when unnecessary portions of the metal foil are removed by etching, the upper surface and side walls of the metal film 17c are also dissolved in the etching solution. It is difficult to dissolve uniformly. Therefore, if the etching time is long, variations in the height and thickness of the conductive pillar 17 tend to increase. When the variation becomes large, stress concentrates on the specific conductive pillar 17, which may reduce the connection reliability between the electronic component and the printed wiring board. From such a viewpoint, the thickness of the metal layer 17b is preferably 7 μm or less.
金属膜１７ｃの厚さは、１３μｍ以上、２５μｍ以下である。金属膜１７ｃがめっきで形成されても金属膜１７ｃの厚みのバラツキが小さくなる。導電性ピラー１７でストレスを緩和することができる。
The thickness of the metal film 17c is 13 μm or more and 25 μm or less. Even if the metal film 17c is formed by plating, the variation in the thickness of the metal film 17c is reduced. The stress can be relieved by the conductive pillar 17.
導電性ピラー１７を形成している金属層１７ｂおよび金属膜１７ｃは、樹脂絶縁層１１の第１面１１ａから突出している。また、導体層１７ａは、第１導体層１２用の凹部１１ｃ内に形成されている。導電性ピラー１７は空間内にあり、樹脂絶縁層１１に接していない。そのため、導電性ピラー１７が応力を受けると、導電性ピラー１７は、比較的、自由に変形することができる。変形で導電性ピラー１７はストレスを吸収することができる。
The metal layer 17 b and the metal film 17 c forming the conductive pillar 17 protrude from the first surface 11 a of the resin insulating layer 11. The conductor layer 17a is formed in the recess 11c for the first conductor layer 12. The conductive pillar 17 is in the space and is not in contact with the resin insulating layer 11. Therefore, when the conductive pillar 17 receives stress, the conductive pillar 17 can be relatively freely deformed. Due to the deformation, the conductive pillar 17 can absorb the stress.
導電性ピラー１７の側壁とパッド１２ａのトップ面Ｔは図３Ａに示される角Ｃで交わっている。導電性ピラー１７にストレスが働くと、ストレスは角Ｃに集中しがちである。しかしながら、パッド１２ａのトップ面Ｔが樹脂絶縁層１１の第１面１１ａから凹んでいるため、ストレスが角Ｃに加わり難い。さらに、図３Ａの電極２１では、パッド１２ａと導体層１７ａが一体に形成されているので、角Ｃから電極にクラックが発生し難い。角Ｃにストレスが加わっても、電極２１が劣化し難い。
The side wall of the conductive pillar 17 and the top surface T of the pad 12a intersect at an angle C shown in FIG. 3A. When stress acts on the conductive pillar 17, the stress tends to concentrate on the corner C. However, since the top surface T of the pad 12a is recessed from the first surface 11a of the resin insulating layer 11, it is difficult for stress to be applied to the corner C. Furthermore, in the electrode 21 of FIG. 3A, since the pad 12a and the conductor layer 17a are integrally formed, cracks are hardly generated from the corner C to the electrode. Even if stress is applied to the corner C, the electrode 21 is unlikely to deteriorate.
図３Ａの例では、導電性ピラー１７の側壁とパッド１２ａのトップ面Ｔとの間の角度は９０度である。また、導電性ピラー１７の上面１７Ｔから下面１７Ｕまで、導電性ピラー１７は一定の太さを有する。下面１７Ｕの径と上面１７Ｔの径は略等しい。このような形状は、例えば、ドライエッチングのような機械的な方法で得られる。
In the example of FIG. 3A, the angle between the side wall of the conductive pillar 17 and the top surface T of the pad 12a is 90 degrees. Further, the conductive pillar 17 has a certain thickness from the upper surface 17T to the lower surface 17U of the conductive pillar 17. The diameter of the lower surface 17U and the diameter of the upper surface 17T are substantially equal. Such a shape can be obtained by a mechanical method such as dry etching.
図３Ｂおよび図３Ｃに別の例の電極が示されている。図３Ａの例と同様に、図３Ｂや図３Ｃの導電性ピラー１７は、パッド１２ａ上に形成されている金属層１７ｂと金属層１７ｂ上に形成されている金属膜１７ｃと金属層１７ｂの下に位置する導体層１７ａとを有する。しかし、図３Ｂや図３Ｃの例では、図３Ａの例と異なり、導電性ピラー１７の径は一定でない。導体層１７ａは金属層１７ｂと導体層１７ａの界面から下面１７Ｕに向かって太くなっている。導電性ピラー１７の側壁とパッド１２ａのトップ面Ｔは図３Ｂ中の角Ｃ２や図３Ｃ中の交点Ｃ２で交わっている。角Ｃ２や交点Ｃ２にストレスが集中しても、下面１７Ｕの径Ｗ３が大きいので、交点Ｃ２などから電極２１にクラック等の不具合が発生し難い。
Another example electrode is shown in FIGS. 3B and 3C. Similar to the example of FIG. 3A, the conductive pillar 17 of FIGS. 3B and 3C includes a metal layer 17b formed on the pad 12a, a metal film 17c formed on the metal layer 17b, and a metal layer 17b. And a conductor layer 17a located on the surface. However, unlike the example of FIG. 3A, the diameter of the conductive pillar 17 is not constant in the examples of FIGS. 3B and 3C. The conductor layer 17a is thicker from the interface between the metal layer 17b and the conductor layer 17a toward the lower surface 17U. The side wall of the conductive pillar 17 and the top surface T of the pad 12a intersect at a corner C2 in FIG. 3B or an intersection C2 in FIG. 3C. Even if stress concentrates on the corner C2 or the intersection C2, the diameter W3 of the lower surface 17U is large, so that defects such as cracks are unlikely to occur in the electrode 21 from the intersection C2.
実施形態によれば、プリント配線板１上に大きな電子部品を実装することができる。大きな電子部品は、２０ｍｍ以上の辺を有する。電子部品の大きさが大きくなると、ストレスの大きさが大きくなる。ストレスに耐えるため、導電性ピラー１７の強度は高いことが好ましい。しかしながら、ヒートサイクルの数が大きくなると、導電性ピラー１７と電子部品間の接合部（例えば、はんだバンプ）が劣化するかもしれない。例えば、ヒートサイクルで電子部品とプリント配線板間の接続抵抗が高くなる。なぜなら、導電性ピラー１７の剛性が高いので、接合部にストレスが集中しやすいからである。
According to the embodiment, a large electronic component can be mounted on the printed wiring board 1. A large electronic component has sides of 20 mm or more. As the size of electronic components increases, the magnitude of stress increases. In order to withstand stress, the strength of the conductive pillar 17 is preferably high. However, when the number of heat cycles increases, the joint (for example, solder bump) between the conductive pillar 17 and the electronic component may deteriorate. For example, the connection resistance between the electronic component and the printed wiring board increases in a heat cycle. This is because the rigidity of the conductive pillar 17 is high, and stress tends to concentrate on the joint.
そのような不具合を防止するため、図３Ｂや図３Ｃの例では、下面１７Ｕの径Ｗ３は上面の径Ｗ１より大きい。しかながら、比（径Ｗ３／径Ｗ１）の値が大きくなると、導電性ピラー１７の内、上端に近い部分の強度と下端に近い部分の強度との差が大きくなる。下端に近い部分の強度は高いので、下端に近い部分は変形し難い。比（径Ｗ３／径Ｗ１）の値が１．２を超えると、変形による応力緩和の効果が小さくなる。ヒートサイクルで特定の導電性ピラー１７にストレスが集中し、特定の導電性ピラー１７が劣化する恐れがある。そのため、実施形態では、径Ｗ３は径Ｗ１の１．２倍以下である。下面１７Ｕより下に位置する導体が太すぎると、導体がストレスを受けたときの導体の変形が小さい。その場合、下面１７Ｕより下に位置する導体は導電性ピラー１７の機能を有しない。或いは、効果に寄与する割合が小さい。実施形態の導電性ピラー１７によれば、細い部分でストレスが緩和され、太い部分で導電性ピラー１７の強度が確保される。下面１７Ｕに向かって太くなる導体層１７ａの太さに応じて、接続信頼性や耐久性、および応力緩和性等の観点から、下面１７Ｕの位置が決められる。図３Ｂの例では、下面１７Ｕと第１面１１ａとの間の距離Ｋは、９μｍ以上である。下面１７Ｕに、直接、力が掛かり難い。導電性ピラー１７とパッド１２ａ間の接続信頼性が高いと考えられる。
In order to prevent such a problem, in the example of FIGS. 3B and 3C, the diameter W3 of the lower surface 17U is larger than the diameter W1 of the upper surface. However, as the ratio (diameter W3 / diameter W1) increases, the difference between the strength of the conductive pillar 17 near the upper end and the strength near the lower end increases. Since the strength near the lower end is high, the portion near the lower end is difficult to deform. If the value of the ratio (diameter W3 / diameter W1) exceeds 1.2, the effect of stress relaxation due to deformation becomes small. There is a possibility that stress concentrates on the specific conductive pillar 17 in the heat cycle, and the specific conductive pillar 17 deteriorates. Therefore, in embodiment, the diameter W3 is 1.2 times or less of the diameter W1. If the conductor located below the lower surface 17U is too thick, the deformation of the conductor when the conductor is stressed is small. In that case, the conductor located below the lower surface 17U does not have the function of the conductive pillar 17. Or the ratio which contributes to an effect is small. According to the conductive pillar 17 of the embodiment, the stress is relieved in the thin part, and the strength of the conductive pillar 17 is ensured in the thick part. The position of the lower surface 17U is determined from the viewpoints of connection reliability, durability, stress relaxation, and the like according to the thickness of the conductor layer 17a that increases toward the lower surface 17U. In the example of FIG. 3B, the distance K between the lower surface 17U and the first surface 11a is 9 μm or more. It is difficult to apply force directly to the lower surface 17U. It is considered that the connection reliability between the conductive pillar 17 and the pad 12a is high.
導電性ピラー１７の上面１７Ｔにはんだバンプが形成され、はんだバンプで導電性ピラー１７と電子部品とが接続される。はんだが導電性ピラー１７の側壁に濡れ拡がるかもしれない。しかしながら、図３Ｂや図３Ｃの例では、導電性ピラー１７の先端部分が細いので、はんだによって、隣接する導電性ピラー１７が短絡し難い。
A solder bump is formed on the upper surface 17T of the conductive pillar 17, and the conductive pillar 17 and the electronic component are connected by the solder bump. Solder may spread on the side wall of the conductive pillar 17. However, in the example of FIG. 3B and FIG. 3C, since the front-end | tip part of the conductive pillar 17 is thin, it is hard to short-circuit the adjacent conductive pillar 17 with a solder.
図３Ｂや図３Ｃの例では、図３Ａと異なり、導電性ピラー１７から露出するパッド１２ａのトップ面Ｔは第１面１１ａに対し傾いている。導電性ピラー１７の側壁とパッド１２ａのトップ面Ｔとの間の角度は９０度より大きいことが好ましい。外周部１２ａ１の厚み（バック面Ｂとトップ面Ｔとの間の距離）はパッド１２ａの側壁から中央部１２ａ２に向かって厚くなっている。図３Ｂのパッド１２ａのトップ面Ｔおよび導体層１７ａの露出面は平坦面であり、一方、図３Ｃのパッド１２ａのトップ面Ｔおよび導体層１７ａの露出面は曲がっている。図３Ｂおよび図３Ｃの例では、導電性ピラー１７の側壁とパッド１２ａのトップ面Ｔが９０度で交わっていないので、角Ｃ２や交点Ｃ２にかかるストレスが分散される。電極２１の信頼性が高くなる。さらに、図３Ｃの例では、トップ面Ｔが曲がっているので、ヒートサイクル中のパッド１２ａの劣化が特に少ないと考えられる。ヒートサイクルで電極２１が劣化し難い。電極２１と電子部品間の接続信頼性が高いと考えられる。図３Ｂや図３Ｃの例においても、パッド１２ａのトップ面Ｔは、樹脂絶縁層１１の第１面１１ａよりも凹んでいる。パッド１２ａの周縁部、すなわち、凹部１１ｃの内壁との境界部において、樹脂絶縁層１１の第１面１１ａとパッド１２ａのトップ面Ｔとの距離Ｈ２は、１０μｍ以上である。隣接するパッド１２ａ間などでの短絡不良が生じ難いと考えられる。
3B and 3C, unlike FIG. 3A, the top surface T of the pad 12a exposed from the conductive pillar 17 is inclined with respect to the first surface 11a. The angle between the side wall of the conductive pillar 17 and the top surface T of the pad 12a is preferably larger than 90 degrees. The thickness of the outer peripheral portion 12a1 (the distance between the back surface B and the top surface T) increases from the side wall of the pad 12a toward the central portion 12a2. The top surface T of the pad 12a and the exposed surface of the conductor layer 17a in FIG. 3B are flat surfaces, while the top surface T of the pad 12a and the exposed surface of the conductor layer 17a in FIG. 3C are bent. In the example of FIGS. 3B and 3C, since the side wall of the conductive pillar 17 and the top surface T of the pad 12a do not intersect at 90 degrees, the stress applied to the corner C2 and the intersection C2 is dispersed. The reliability of the electrode 21 is increased. Furthermore, in the example of FIG. 3C, since the top surface T is bent, it is considered that the deterioration of the pad 12a during the heat cycle is particularly small. The electrode 21 is unlikely to deteriorate during the heat cycle. It is considered that the connection reliability between the electrode 21 and the electronic component is high. 3B and 3C, the top surface T of the pad 12a is recessed from the first surface 11a of the resin insulating layer 11. The distance H2 between the first surface 11a of the resin insulating layer 11 and the top surface T of the pad 12a is 10 μm or more at the peripheral edge of the pad 12a, that is, at the boundary with the inner wall of the recess 11c. It is considered that short circuit failure between adjacent pads 12a is unlikely to occur.
図３Ｂおよび図３Ｃの電極２１の体積は図３Ａの電極２１の体積より小さい。そのため、図３Ｂおよび図３Ｃに示される電極２１の例では、樹脂絶縁層１１の第１面１１ａ上にのみ導電性ピラー１７が形成されても、樹脂絶縁層１１の第１面１１ａに形成されている導体の体積と第２面１１ｂに形成されている導体の体積との差が小さくなる。プリント配線板１の反りが小さくなる。ヒートサイクルで導電性ピラー１７にかかるストレスが小さくなる。導電性ピラー１７の接続信頼性が高い。
The volume of the electrode 21 in FIGS. 3B and 3C is smaller than the volume of the electrode 21 in FIG. 3A. Therefore, in the example of the electrode 21 shown in FIGS. 3B and 3C, even if the conductive pillar 17 is formed only on the first surface 11a of the resin insulating layer 11, it is formed on the first surface 11a of the resin insulating layer 11. The difference between the volume of the conductor and the volume of the conductor formed on the second surface 11b is reduced. The warp of the printed wiring board 1 is reduced. The stress applied to the conductive pillar 17 in the heat cycle is reduced. The connection reliability of the conductive pillar 17 is high.
図３Ｂに示されている形状は、例えば、導電性ピラー１７がマスクに用いられ、パッド１２ａのトップ面Ｔや金属箔がエッチング液でエッチングされることにより得られる。図３Ｃに示されている形状は、例えば、導電性ピラー１７がマスクに用いられ、エッチング液を噴射することでパッド１２ａのトップ面Ｔと金属箔がエッチングで除去されることにより得られる。樹脂絶縁層１１と導電性ピラー１７により、エッチング液の供給が邪魔されるため、図３Ｃに示される形状が得られる。
The shape shown in FIG. 3B is obtained, for example, by using the conductive pillar 17 as a mask and etching the top surface T of the pad 12a and the metal foil with an etching solution. The shape shown in FIG. 3C is obtained, for example, when the conductive pillar 17 is used as a mask and the top surface T of the pad 12a and the metal foil are removed by etching by spraying an etching solution. Since the resin insulating layer 11 and the conductive pillar 17 obstruct the supply of the etching solution, the shape shown in FIG. 3C is obtained.
図１に示されるプリント配線板の製造方法の一実施形態が、図４Ａ〜４Ｉを参照して説明される。
An embodiment of a method for manufacturing a printed wiring board shown in FIG. 1 will be described with reference to FIGS.
図４Ａに示されるように、支持板１８が準備される。支持板１８の例は、金属板や銅張積層板である。図４Ａでは、支持板１８として、両面銅張積層板が用いられる。そして、両面銅張積層板１８の両面に金属箔１３が積層されている。金属箔１３は第１面と第１面と反対側の第２面を有する。金属箔１３の第１面が露出している。例えば金属箔１３の厚さは２〜７μｍである。好ましい厚みは５μｍである。両面銅張積層板１８の絶縁基板１８ａの厚みは１００μｍであり、銅箔１８ｂの厚みは１８μｍである。両面銅張積層板１８と金属箔１３間に、図示されていない接着剤層が形成されていて、接着剤層で両面銅張積層板１８と金属箔１３間は接着されている。接着剤層の接着力は加熱で低下する。
As shown in FIG. 4A, a support plate 18 is prepared. An example of the support plate 18 is a metal plate or a copper clad laminate. In FIG. 4A, a double-sided copper-clad laminate is used as the support plate 18. The metal foil 13 is laminated on both sides of the double-sided copper-clad laminate 18. The metal foil 13 has a first surface and a second surface opposite to the first surface. The first surface of the metal foil 13 is exposed. For example, the thickness of the metal foil 13 is 2 to 7 μm. A preferred thickness is 5 μm. The thickness of the insulating substrate 18a of the double-sided copper clad laminate 18 is 100 μm, and the thickness of the copper foil 18b is 18 μm. An adhesive layer (not shown) is formed between the double-sided copper-clad laminate 18 and the metal foil 13, and the double-sided copper-clad laminate 18 and the metal foil 13 are bonded with the adhesive layer. The adhesive strength of the adhesive layer is reduced by heating.
めっきレジスト（図示せず）が金属箔１３の第１面上に形成される。そして、金属箔１３がシード層に用いられ、電気銅めっき法により、めっきレジストから露出する金属箔１３上に第１導体層１２が形成される。その後、めっきレジストが除去される。図４Ｂに示されるように、金属箔１３上に銅からなる第１導体層１２が形成される。第１導体層１２の厚みは、１２μｍ以上であって、１８μｍ以下である。好ましい厚みは１５μｍである。
A plating resist (not shown) is formed on the first surface of the metal foil 13. Then, the metal foil 13 is used as a seed layer, and the first conductor layer 12 is formed on the metal foil 13 exposed from the plating resist by an electrolytic copper plating method. Thereafter, the plating resist is removed. As shown in FIG. 4B, the first conductor layer 12 made of copper is formed on the metal foil 13. The thickness of the first conductor layer 12 is 12 μm or more and 18 μm or less. A preferred thickness is 15 μm.
図４Ｃに示されるように、金属箔１３の第１面および第１導体層１２上に樹脂絶縁層１１用の樹脂フィルムと第２金属箔１４ａが積層される。樹脂フィルムは、第１面と第１面と反対側の第２面とを有する。樹脂フィルムの第１面が金属箔１３の第１面と対向するように、樹脂フィルムは積層される。樹脂フィルムの第２面上に第２金属箔１４ａが積層される。その後、加熱プレスが行われる。樹脂フィルムが硬化し、樹脂フィルムから樹脂絶縁層１１が形成される。樹脂フィルムの第１面側に第１導体層１２が埋められる。これにより、樹脂絶縁層１１の第１面１１ａ側に第１導体層１２用の凹部１１ｃが形成される。樹脂絶縁層１１は第１面１１ａ側に第１導体層１２用の凹部１１ｃを有する。凹部１１ｃに第１導体層１２が形成される。樹脂絶縁層１１の第２面１１ｂに第２金属箔１４ａが接着する。
As shown in FIG. 4C, the resin film for the resin insulating layer 11 and the second metal foil 14 a are laminated on the first surface of the metal foil 13 and the first conductor layer 12. The resin film has a first surface and a second surface opposite to the first surface. The resin film is laminated so that the first surface of the resin film faces the first surface of the metal foil 13. Second metal foil 14a is laminated on the second surface of the resin film. Thereafter, a heating press is performed. The resin film is cured, and the resin insulating layer 11 is formed from the resin film. The first conductor layer 12 is buried on the first surface side of the resin film. Thereby, the concave portion 11 c for the first conductor layer 12 is formed on the first surface 11 a side of the resin insulating layer 11. The resin insulating layer 11 has a recess 11c for the first conductor layer 12 on the first surface 11a side. The first conductor layer 12 is formed in the recess 11c. The second metal foil 14 a adheres to the second surface 11 b of the resin insulating layer 11.
第１導体層１２は樹脂絶縁層１１の中央エリアＥ１にパッド１２ａと導体部１２ｃとを有し、および外周エリアＥ２に配線１２ｂを有している。樹脂絶縁層１１は、シリカ等の無機粒子とエポキシ等の樹脂で形成される。樹脂絶縁層１１は、さらに、ガラスクロス等の補強材を有してもよい。図４Ｃの樹脂絶縁層１１は無機粒子と補強材と樹脂で形成されている。
The first conductor layer 12 has a pad 12a and a conductor portion 12c in the central area E1 of the resin insulating layer 11, and a wiring 12b in the outer peripheral area E2. The resin insulating layer 11 is formed of inorganic particles such as silica and a resin such as epoxy. The resin insulating layer 11 may further include a reinforcing material such as a glass cloth. The resin insulating layer 11 in FIG. 4C is formed of inorganic particles, a reinforcing material, and a resin.
図４Ｄに示されるように、第２金属箔１４ａにレーザー光が照射される。第２金属箔１４ａと樹脂絶縁層１１を貫通し、第１導体層に到る開口１１ｄが形成される。開口１１ｄの内壁および第２金属箔１４ａ上に無電解めっきなどでシード層１４ｂが形成される。
As shown in FIG. 4D, the second metal foil 14a is irradiated with laser light. An opening 11d that penetrates through the second metal foil 14a and the resin insulating layer 11 and reaches the first conductor layer is formed. A seed layer 14b is formed on the inner wall of the opening 11d and the second metal foil 14a by electroless plating or the like.
図４Ｅに示されるように、第２面１１ｂ上に所定の導体パターンを有する第２導体層１４が形成される。シード層１４ｂ上に、第２導体層１４の導体パターンに相当するパターンで開口を有するめっきレジスト（図示せず）が形成される。電解めっき法により、開口内のシード層１４ｂの表面に電解めっき膜１４ｃが形成される。めっきレジストが除去される。電解めっき膜１４ｃに覆われていない部分の第２金属箔１４ａおよびシード層１４ｂがエッチングなどにより除去される。第２金属箔１４ａと第２金属箔１４ａ上のシード層１４ｂとシード層１４ｂ上の電解めっき膜１４ｃとからなる第２導体層１４が形成される。開口１１ｄ内に第１導体層１２と第２導体層１４を接続するビア導体１５が形成される。支持板１８上に中間基板１００が完成する。中間基板１００は、金属箔１３と第１導体層１２と樹脂絶縁層１１と第２導体層１４とビア導体１５で形成されている。
As shown in FIG. 4E, the second conductor layer 14 having a predetermined conductor pattern is formed on the second surface 11b. A plating resist (not shown) having openings in a pattern corresponding to the conductor pattern of the second conductor layer 14 is formed on the seed layer 14b. By electrolytic plating, an electrolytic plating film 14c is formed on the surface of the seed layer 14b in the opening. The plating resist is removed. The portions of the second metal foil 14a and the seed layer 14b that are not covered with the electrolytic plating film 14c are removed by etching or the like. A second conductor layer 14 comprising the second metal foil 14a, the seed layer 14b on the second metal foil 14a, and the electrolytic plating film 14c on the seed layer 14b is formed. A via conductor 15 connecting the first conductor layer 12 and the second conductor layer 14 is formed in the opening 11d. The intermediate substrate 100 is completed on the support plate 18. Intermediate substrate 100 is formed of metal foil 13, first conductor layer 12, resin insulating layer 11, second conductor layer 14, and via conductor 15.
図４Ｆに示されるように、熱で金属箔１３と支持板１８が分離される。中間基板１００が得られる。中間基板１００の金属箔１３の第１面が露出される。
As shown in FIG. 4F, the metal foil 13 and the support plate 18 are separated by heat. The intermediate substrate 100 is obtained. The first surface of the metal foil 13 of the intermediate substrate 100 is exposed.
次に、図４Ｇに示されるように、金属箔１３上に開口１９ａを有するめっきレジスト１９が形成される。開口１９ａはパッド１２ａ上の金属箔１３を露出する。図４Ｇに示されるように、開口１９ａの径Ｗ４はパッド１２ａの径Ｗ２より小さい。径Ｗ４と導電性ピラー１７の径Ｗ１（図３Ａ参照）はほぼ等しい。パッド１２ａの外周上の金属箔１３はめっきレジスト１９で覆われている。配線１２ｂおよび導体部１２ｃもめっきレジストに覆われている。パッド１２ａの中央部分上の金属箔１３はめっきレジスト１９で覆われていない。図４Ｇでは、径Ｗ２は３５μｍであって、径Ｗ４は２０μｍである。めっきレジスト１９の厚みは約３５μｍである。めっきレジスト１９は、開口１９ａ内に形成されるめっき膜の厚さに応じた所定の厚さに形成される。そして、図４Ｈに示されるように、開口１９ａから露出する金属箔１３上に金属膜１７ｃが形成される。金属箔１３がシード層に利用され、金属膜１７ｃが電解めっきで形成される。図４Ｈでは、金属膜１７ｃは、電解銅めっきで形成される電解銅めっき膜である。金属膜１７ｃが、金属箔１３ｃおよび第１導体層１２と、銅のような同種の金属で形成されるときは、金属膜１７ｃは、この形成後の時点では、例えば、２５μｍ以上の厚さを有するように形成される。それにより、後述の金属箔１３の除去に続く第１導体層１２のトップ面Ｔのエッチング後の段階で、前述の金属膜１７ｃの好ましい厚さが確保される。この金属膜１７ｃの形成時には、樹脂絶縁層の第２面１１ｂと第２導体層１４上に保護膜１９０が形成されている。
Next, as shown in FIG. 4G, a plating resist 19 having an opening 19 a is formed on the metal foil 13. The opening 19a exposes the metal foil 13 on the pad 12a. As shown in FIG. 4G, the diameter W4 of the opening 19a is smaller than the diameter W2 of the pad 12a. The diameter W4 and the diameter W1 of the conductive pillar 17 (see FIG. 3A) are substantially equal. The metal foil 13 on the outer periphery of the pad 12 a is covered with a plating resist 19. The wiring 12b and the conductor portion 12c are also covered with the plating resist. The metal foil 13 on the center portion of the pad 12 a is not covered with the plating resist 19. In FIG. 4G, the diameter W2 is 35 μm and the diameter W4 is 20 μm. The thickness of the plating resist 19 is about 35 μm. The plating resist 19 is formed to a predetermined thickness corresponding to the thickness of the plating film formed in the opening 19a. Then, as shown in FIG. 4H, a metal film 17c is formed on the metal foil 13 exposed from the opening 19a. The metal foil 13 is used as a seed layer, and the metal film 17c is formed by electrolytic plating. In FIG. 4H, the metal film 17c is an electrolytic copper plating film formed by electrolytic copper plating. When the metal film 17c is formed of the metal foil 13c and the first conductor layer 12 and the same kind of metal such as copper, the metal film 17c has a thickness of, for example, 25 μm or more after the formation. Formed to have. Thereby, the preferable thickness of the metal film 17c described above is ensured at the stage after the etching of the top surface T of the first conductor layer 12 following the removal of the metal foil 13 described later. When the metal film 17c is formed, the protective film 190 is formed on the second surface 11b and the second conductor layer 14 of the resin insulating layer.
めっきレジスト１９が除去される。めっきレジスト１９を除去することで、金属箔１３が露出する。金属膜１７ｃがマスクに利用され、金属箔１３がエッチングなどで除去される。図４Ｉに示されるように、樹脂絶縁層１１の第１面１１ａとパッド１２ａのトップ面Ｔが露出する。パッド１２ａ以外の第１導体層１２のトップ面Ｔも露出する。そして、金属箔１３の消失後も、エッチングが継続される。金属箔１３を除去することで露出される第１導体層１２のトップ面Ｔがエッチングされる。その結果、パッド１２ａを含む第１導体層１２のトップ面Ｔが第１導体層１１の第１面１１ａから凹む。好ましくは、第１導体層１２のトップ面Ｔ側の１０μｍ以上の厚さの表層部分が除去されるように、トップ面Ｔがエッチングされる。それにより、第１導体層１２のトップ面Ｔは第１面１１ａから１０μｍ以上凹む。また、金属箔１３や第１導体層１２の上面部分の除去に伴って、金属膜１７ｃの上面もエッチングされる。金属膜１７ｃの厚さが、電解めっきによる形成直後の厚さよりも薄くなる。例えば、金属箔１３の厚さと、トップ面Ｔの第１面１１ａからの凹み量との合計と同じ量だけ、金属膜１７ｃの上面がエッチングされる。前述の好ましい厚さを有する金属膜１７ｃが得られる。パッド１２ａと導電性ピラー１７とからなる電極２１が完成する。保護膜１９０が除去される。図４Ｉに示される回路基板３００が完成する。
The plating resist 19 is removed. The metal foil 13 is exposed by removing the plating resist 19. The metal film 17c is used as a mask, and the metal foil 13 is removed by etching or the like. As shown in FIG. 4I, the first surface 11a of the resin insulating layer 11 and the top surface T of the pad 12a are exposed. The top surface T of the first conductor layer 12 other than the pad 12a is also exposed. Etching is continued even after the metal foil 13 disappears. The top surface T of the first conductor layer 12 exposed by removing the metal foil 13 is etched. As a result, the top surface T of the first conductor layer 12 including the pad 12 a is recessed from the first surface 11 a of the first conductor layer 11. Preferably, the top surface T is etched so that the surface layer portion having a thickness of 10 μm or more on the top surface T side of the first conductor layer 12 is removed. Thereby, the top surface T of the first conductor layer 12 is recessed by 10 μm or more from the first surface 11a. Further, the upper surface of the metal film 17c is also etched along with the removal of the upper surface portions of the metal foil 13 and the first conductor layer 12. The thickness of the metal film 17c is smaller than the thickness immediately after the formation by electrolytic plating. For example, the upper surface of the metal film 17c is etched by the same amount as the sum of the thickness of the metal foil 13 and the amount of depression from the first surface 11a of the top surface T. The metal film 17c having the above-described preferable thickness is obtained. An electrode 21 composed of the pad 12a and the conductive pillar 17 is completed. The protective film 190 is removed. The circuit board 300 shown in FIG. 4I is completed.
図１に示されるように、樹脂絶縁層１１の両面１１ａ、１１ｂ上にソルダーレジスト層１６、１６０が形成される。上側のソルダーレジスト層１６は外周エリアＥ２（図２、図４Ｃ参照）を覆い、中央エリアＥ１を露出する１つの開口部１６ａを有する。開口部１６ａは電子部品実装エリアＭ全体を露出している。上側のソルダーレスト層１６は１つの開口部１６ａのみを有する。開口部１６ａにより、複数の電極２１が露出される。上側のソルダーレジスト層１６の変形例が以下に述べられる。上側のソルダーレジスト層１６は、全ての電極２１を露出する１つの開口部１６ａと外周エリアＥ２に形成されている外周のパッドを個々に露出する複数の開口部を有してもよい。外周のパッドは第１導体層１２に含まれ、電子部品、または、回路基板に接続される。尚、外周のパッドを露出する開口部は図に示されていない。下側のソルダーレジスト層１６０は樹脂絶縁層１１の第２面１１ｂの全面を覆い、個々の下側のパッド１６０Ｐを露出する複数の開口部１６０ａを有する。
As shown in FIG. 1, solder resist layers 16 and 160 are formed on both surfaces 11 a and 11 b of the resin insulating layer 11. The upper solder resist layer 16 covers one outer peripheral area E2 (see FIGS. 2 and 4C) and has one opening 16a that exposes the central area E1. The opening 16a exposes the entire electronic component mounting area M. The upper solder rest layer 16 has only one opening 16a. The plurality of electrodes 21 are exposed through the openings 16a. Variations of the upper solder resist layer 16 will be described below. The upper solder resist layer 16 may have one opening 16a that exposes all the electrodes 21 and a plurality of openings that individually expose the outer peripheral pads formed in the outer peripheral area E2. The outer peripheral pad is included in the first conductor layer 12 and is connected to an electronic component or a circuit board. In addition, the opening part which exposes an outer peripheral pad is not shown in the figure. The lower solder resist layer 160 covers the entire surface of the second surface 11b of the resin insulating layer 11, and has a plurality of openings 160a exposing the respective lower pads 160P.
電極２１の表面に保護膜を形成することができる。保護膜は電極の酸化を防止するための膜である。保護膜の例は、ＯＳＰ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｓｎである。保護膜は図に示されていない。
A protective film can be formed on the surface of the electrode 21. The protective film is a film for preventing electrode oxidation. Examples of the protective film are OSP, Ni / Au, Ni / Pd / Au, and Sn. The protective film is not shown in the figure.
樹脂絶縁層１１と第２導体層１４上に樹脂絶縁層と導体層を交互に積層することで、３層以上の導体層を有する多層プリント配線板が形成され得る。
By alternately laminating resin insulation layers and conductor layers on the resin insulation layer 11 and the second conductor layer 14, a multilayer printed wiring board having three or more conductor layers can be formed.
実施形態の製造方法によれば、金属箔が有効に利用されている。製造コストを下げることができる。
According to the manufacturing method of the embodiment, the metal foil is effectively used. Manufacturing cost can be reduced.
所定の高さを有する導電性ピラー１７は、めっき膜からなる金属膜１７ｃとめっき膜からなる導体層１７ａで形成されてもよい。その例が図５の導電性ピラー１７である。図５の例では、工程が簡単になる。
The conductive pillar 17 having a predetermined height may be formed of a metal film 17c made of a plating film and a conductor layer 17a made of a plating film. An example is the conductive pillar 17 of FIG. In the example of FIG. 5, the process is simplified.
図５の例では、パッド１２ａと導電性ピラー１７は連続して形成されている。例えば、これらは同じめっき膜で形成されている。電解銅めっき膜が好ましい。従って、図５の導電性ピラー１７はパッド１２ａとの間に界面を有していない。パッド１２ａと導電性ピラー１７が一体に形成されているので、導電性ピラー１７がストレスを受けても、導電性ピラー１７の側壁とパッド１２ａのトップ面Ｔとが交わっている角Ｃから電極２１にクラックが発生し難い。角Ｃにストレスが集中しても、電極２１が劣化し難い。
In the example of FIG. 5, the pad 12a and the conductive pillar 17 are formed continuously. For example, they are formed of the same plating film. An electrolytic copper plating film is preferred. Therefore, the conductive pillar 17 in FIG. 5 does not have an interface with the pad 12a. Since the pad 12a and the conductive pillar 17 are integrally formed, even if the conductive pillar 17 is stressed, the electrode 21 starts from the corner C where the side wall of the conductive pillar 17 and the top surface T of the pad 12a intersect. It is difficult for cracks to occur. Even if stress concentrates on the corner C, the electrode 21 is unlikely to deteriorate.
図５の電極２１では、パッド１２ａと導電性ピラー１７は同時に形成されていて、それらは一体化している。例えば、非貫通孔の開口の周囲を囲むようにめっきレジストを形成し、めっきレジストから露出した部分に電解めっき膜を形成することで、パッド１２ａと導電性ピラー１７を一体的に形成することができる。
In the electrode 21 of FIG. 5, the pad 12a and the conductive pillar 17 are formed at the same time, and they are integrated. For example, the pad 12a and the conductive pillar 17 can be integrally formed by forming a plating resist so as to surround the periphery of the opening of the non-through hole and forming an electrolytic plating film on a portion exposed from the plating resist. it can.
図５の導電性ピラー１７の別の形状の例が図６Ａに示されている。図６Ａでは、導電性ピラー１７の上面１７Ｔからパッド１２ａに向かって、導電性ピラー１７は、徐々に太くなっている。従って、導電性ピラー１７が劣化し難い。ヒートサイクルで導電性ピラー１７の抵抗が高くならない。図６Ａに示されている形状は、例えば、図５に示される導電性ピラー１７を有するプリント配線板が導電性ピラー１７の上面１７Ｔからエッチング液に浸漬されることにより得られる。エッチング液は導電性ピラー１７の側壁に向かう流れを有している。導電性ピラー１７の側面のエッチング量がパッド１２ａ側から上面１７Ｔ側に向かって大きくなる。そのため、導電性ピラー１７の側壁は、パッド１２ａから導電性ピラー１７の上面１７Ｔに向かって細くなるようにテーパーしている形状を有する。
An example of another shape of the conductive pillar 17 of FIG. 5 is shown in FIG. 6A. In FIG. 6A, the conductive pillar 17 gradually becomes thicker from the upper surface 17T of the conductive pillar 17 toward the pad 12a. Therefore, the conductive pillar 17 is unlikely to deteriorate. The resistance of the conductive pillar 17 does not increase in the heat cycle. The shape shown in FIG. 6A is obtained, for example, by immersing a printed wiring board having the conductive pillar 17 shown in FIG. 5 from the upper surface 17T of the conductive pillar 17 in an etching solution. The etching solution has a flow toward the side wall of the conductive pillar 17. The etching amount on the side surface of the conductive pillar 17 increases from the pad 12a side toward the upper surface 17T side. Therefore, the side wall of the conductive pillar 17 has a shape that is tapered so as to become thinner from the pad 12a toward the upper surface 17T of the conductive pillar 17.
図５の導電性ピラー１７のさらに別の形状の例が図６Ｂに示されている。図６Ｂでは、導電性ピラー１７の上面１７Ｔからパッド１２ａに向かって、導電性ピラー１７は、徐々に細くなっている。従って、導電性ピラー１７が変形しやすい。導電性ピラー１７でストレスが緩和される。ヒートサイクルでプリント配線板と電子部品間の接続抵抗が高くならない。図６Ｂに示されている形状は、例えば、図５に示される導電性ピラー１７を有するプリント配線板が樹脂絶縁層１１の第２面１１ｂからエッチング液に浸漬されることにより得られる。導電性ピラー１７の上面１７Ｔが、最後に、エッチング液内に入る。エッチング液は導電性ピラー１７の側壁に向かう流れを有している。導電性ピラー１７の側面のエッチング量が上面１７Ｔ側からパッド１２ａ側に向かって大きくなる。そのため、導電性ピラー１７の側壁は、導電性ピラー１７の上面１７Ｔからパッド１２ａに向かって細くなるようにテーパーしている形状を有する。
An example of yet another shape of the conductive pillar 17 of FIG. 5 is shown in FIG. 6B. In FIG. 6B, the conductive pillar 17 is gradually narrowed from the upper surface 17T of the conductive pillar 17 toward the pad 12a. Therefore, the conductive pillar 17 is easily deformed. The stress is relieved by the conductive pillar 17. The connection resistance between the printed wiring board and the electronic component does not increase during the heat cycle. The shape shown in FIG. 6B is obtained, for example, by immersing a printed wiring board having the conductive pillars 17 shown in FIG. 5 from the second surface 11b of the resin insulating layer 11 into the etching solution. Finally, the upper surface 17T of the conductive pillar 17 enters the etching solution. The etching solution has a flow toward the side wall of the conductive pillar 17. The etching amount of the side surface of the conductive pillar 17 increases from the upper surface 17T side toward the pad 12a side. Therefore, the side wall of the conductive pillar 17 has a shape that is tapered from the upper surface 17T of the conductive pillar 17 toward the pad 12a.
導電性ピラー１７はパッド１２ａの真ん中に形成されていなくてもよい。すなわち、図７に示されるように、導電性ピラー１７の上面１７Ｔの重心を通り第１面１１ａに垂直な直線のパッド１２ａのバック面Ｂとの交点Ｘと、バック面Ｂの重心Ｙと、が一致していなくともよい。導電性ピラー１７がストレスを受けても、電極２１が樹脂絶縁層から剥がれ難いと考えられる。例えば、交点Ｘと重心Ｙとの間の距離Ｖは２μｍ以上であって、５μｍ以下である。導電性ピラー１７が力を受けても、導電性ピラー１７とパッド１２ａ間の接続信頼性が高い。
The conductive pillar 17 may not be formed in the middle of the pad 12a. That is, as shown in FIG. 7, the intersection point X with the back surface B of the linear pad 12a passing through the center of gravity of the upper surface 17T of the conductive pillar 17 and perpendicular to the first surface 11a, and the center of gravity Y of the back surface B, May not match. Even if the conductive pillar 17 is subjected to stress, it is considered that the electrode 21 is hardly peeled off from the resin insulating layer. For example, the distance V between the intersection point X and the center of gravity Y is 2 μm or more and 5 μm or less. Even if the conductive pillar 17 receives force, the connection reliability between the conductive pillar 17 and the pad 12a is high.
