JP2017149069A - Liquid discharge apparatus, driving circuit, and head unit - Google Patents
Liquid discharge apparatus, driving circuit, and head unit Download PDFInfo
- Publication number
- JP2017149069A JP2017149069A JP2016034992A JP2016034992A JP2017149069A JP 2017149069 A JP2017149069 A JP 2017149069A JP 2016034992 A JP2016034992 A JP 2016034992A JP 2016034992 A JP2016034992 A JP 2016034992A JP 2017149069 A JP2017149069 A JP 2017149069A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- drive signal
- transistor
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
Description
本発明は、液体吐出装置、駆動回路およびヘッドユニットに関する。 The present invention relates to a liquid ejection device, a drive circuit, and a head unit.
インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子(例えばピエゾ素子)を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることにより、ノズルから所定のタイミングで所定量のインク(液体)を吐出させて、ドットを形成させる。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。 2. Related Art An ink jet printer that prints an image or a document by ejecting ink is known that uses a piezoelectric element (for example, a piezo element). The piezoelectric element is provided corresponding to each of the plurality of nozzles in the head unit, and each is driven according to a drive signal, thereby ejecting a predetermined amount of ink (liquid) from the nozzle at a predetermined timing, thereby To form. Since the piezoelectric element is a capacitive load such as a capacitor when viewed electrically, it is necessary to supply a sufficient current to operate the piezoelectric element of each nozzle.
このため、駆動信号の元となる元駆動信号を増幅回路で増幅し、駆動信号としてヘッドユニットに供給して、圧電素子を駆動する構成となっている。増幅回路としては、元駆動信号をAB級などで電流増幅する方式(リニア増幅、特許文献1参照)が挙げられる。ただし、リニア増幅では消費電力が大きく、エネルギー効率が悪いので、近年では、D級増幅についても提案されている(特許文献2参照)。D級増幅は、端的にいえば、元駆動信号をパルス幅変調やパルス密度変調するとともに、当該変調信号にしたがって電源電圧間において直列に挿入されたハイサイドトランジスターおよびローサイドトランジスターをスイッチングし、このスイッチングによる出力信号をローパスフィルターで濾波することで、元駆動信号を増幅する、というものである。 For this reason, the original drive signal, which is the source of the drive signal, is amplified by an amplifier circuit and supplied to the head unit as a drive signal to drive the piezoelectric element. An example of the amplifier circuit is a method of linearly amplifying the original drive signal with class AB or the like (linear amplification, see Patent Document 1). However, since linear amplification consumes a large amount of power and has low energy efficiency, in recent years, class D amplification has also been proposed (see Patent Document 2). In short, class D amplification is pulse width modulation or pulse density modulation of the original drive signal, and switching between the high-side transistor and the low-side transistor inserted in series between the power supply voltages according to the modulation signal. The original drive signal is amplified by filtering the output signal by using a low-pass filter.
しかしながら、D級増幅方式では、リニア増幅方式と比較してエネルギー効率が高いものの、ローパスフィルターで消費される電力が無視できないので、消費電力を改善する点において改良の余地がある。
そこで、本発明のいくつかの態様の目的の一つは、消費電力を改善した液体吐出装置、駆動回路およびヘッドユニットを提供することにある。
However, although the class D amplification method is higher in energy efficiency than the linear amplification method, the power consumed by the low-pass filter cannot be ignored, so there is room for improvement in terms of improving the power consumption.
Accordingly, one of the objects of some aspects of the present invention is to provide a liquid ejection apparatus, a drive circuit, and a head unit with improved power consumption.
上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、駆動信号の印加により変位する圧電素子を含み、当該圧電素子の変位により液体を吐出する吐出部と、前記駆動信号の元となる元駆動信号と前記駆動信号に基づく帰還信号とに基づいて制御信号を出力する差動増幅器と、前記制御信号に基づいて制御されるハイサイドトランジスターおよびローサイドトランジスターを含み、前記駆動信号を出力端から出力するトランジスター対と、前記ハイサイドトランジスターまたは前記ローサイドトランジスターのいずれかを選択し、当該選択したトランジスターに前記制御信号を供給する選択部と、前記出力端をプルアップするための第1抵抗素子と、前記出力端をプルダウンするための第2抵抗素子と、前記出力端に一端が接続された出力コンデンサーと、前記出力端に一端が接続された出力コンデンサーと、前記駆動信号の電圧を降圧させるとともに、所定の周波数帯にわたって位相を進ませて前記帰還信号として出力する微積回路と、を備えることを特徴とする。
上記一態様に係る液体吐出装置によれば、D級増幅方式と比較して、ローパスフィルターが不要であるので、当該ローパスフィルターにおいて消費される電力を無視することができ、その分、低消費電力化が図られる。また、出力コンデンサーの容量を小さくできるので、無駄に消費される電力を抑えることができる。
なお、第2抵抗素子は、独立して設けられる場合もあれば、上記微積回路を構成する素子と兼用される場合もある。
In order to achieve one of the above objects, a liquid ejection apparatus according to an aspect of the present invention includes a piezoelectric element that is displaced by application of a drive signal, and a ejection unit that ejects liquid by displacement of the piezoelectric element; A differential amplifier that outputs a control signal based on an original drive signal that is a source of the drive signal and a feedback signal based on the drive signal, and a high-side transistor and a low-side transistor that are controlled based on the control signal, To select a transistor pair that outputs a drive signal from an output terminal, a high-side transistor or a low-side transistor, a selection unit that supplies the control signal to the selected transistor, and a pull-up of the output terminal A first resistance element, a second resistance element for pulling down the output terminal, and one end at the output terminal A connected output capacitor, an output capacitor having one end connected to the output terminal, a micro product circuit that steps down the voltage of the drive signal, advances the phase over a predetermined frequency band, and outputs the feedback signal as the feedback signal; It is characterized by providing.
According to the liquid ejection device according to the above aspect, since a low-pass filter is unnecessary as compared with the class D amplification method, power consumed in the low-pass filter can be ignored, and accordingly, low power consumption. Is achieved. Moreover, since the capacity | capacitance of an output capacitor can be made small, the electric power consumed wastefully can be suppressed.
The second resistance element may be provided independently, or may be used as an element constituting the microproduct circuit.
上記一態様に係る液体吐出装置において、前記選択部は、所定の選択信号に基づいて、前記制御信号を供給するトランジスターを選択し、前記選択信号は、前記元駆動信号の電圧に基づいて、前記選択部における選択を指定する構成としても良い。
上記一態様に係る液体吐出装置において、前記選択部は、前記駆動信号の電圧が上昇する期間では、前記ハイサイドトランジスターを選択し、前記駆動信号の電圧が低下する期間では、前記ローサイドトランジスターを選択する構成としても良い。
In the liquid ejection apparatus according to the aspect, the selection unit selects a transistor that supplies the control signal based on a predetermined selection signal, and the selection signal is based on a voltage of the original drive signal. A configuration may be adopted in which selection in the selection unit is designated.
In the liquid ejection apparatus according to the above aspect, the selection unit selects the high-side transistor during a period when the voltage of the drive signal increases, and selects the low-side transistor during a period when the voltage of the drive signal decreases. It is good also as composition to do.
また、上記一態様に係る液体吐出装置において、前記選択部は、前記駆動信号が所定の閾値以上の電圧で一定となる期間では、前記ハイサイドトランジスターを選択し、前記駆動信号が前記閾値よりも低い電圧で一定となる期間では、前記ローサイドトランジスターを選択する構成としても良い。
この構成において、前記閾値は、前記駆動信号の電圧の最高値よりも低く、前記駆動信号の電圧の最低値よりも高くしても良い。
In the liquid ejecting apparatus according to the above aspect, the selection unit selects the high-side transistor in a period in which the driving signal is constant at a voltage equal to or higher than a predetermined threshold, and the driving signal is lower than the threshold. The low side transistor may be selected in a period where the voltage is constant at a low voltage.
In this configuration, the threshold value may be lower than the highest value of the voltage of the drive signal and higher than the lowest value of the voltage of the drive signal.
なお、液体吐出装置とは、液体を吐出するものであれば良く、これには後述する印刷装置のほかに、立体造形装置(いわゆる3Dプリンター)、捺染装置なども含まれる。
また、本発明は、液体吐出装置に限られず、種々の態様で実現することが可能であり、例えば当該圧電素子のような容量性負荷を駆動する駆動回路や、液体吐出装置におけるヘッドユニットなどとしても概念することが可能である。
The liquid ejecting apparatus may be any apparatus that ejects liquid, and includes a three-dimensional modeling apparatus (so-called 3D printer), a textile printing apparatus, and the like in addition to a printing apparatus described later.
Further, the present invention is not limited to the liquid ejection device, and can be realized in various modes. For example, as a drive circuit for driving a capacitive load such as the piezoelectric element, a head unit in the liquid ejection device, or the like. Can also be conceptualized.
以下、図面を参照して本発明を実施するための形態について、印刷装置を例にとって説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings, taking a printing apparatus as an example.
図1は、印刷装置(その1)の概略構成を示す斜視図である。
この図に示される印刷装置(その1)は、液体の一例であるインクを吐出することによって、紙などの媒体Pにインクドット群を形成し、これにより、画像(文字、図形等を含む)を印刷する液体吐出装置の一種である。
なお、印刷装置については、便宜的に符号を1で統一するが、後述するように、いくつかの態様が存在するので、区別するために印刷装置(その1)、印刷装置(その2)というように符号の代わりに括弧書を付与する場合がある。
FIG. 1 is a perspective view illustrating a schematic configuration of a printing apparatus (part 1).
The printing apparatus (part 1) shown in this figure forms ink dot groups on a medium P such as paper by ejecting ink, which is an example of a liquid, and thereby an image (including characters, graphics, etc.). Is a kind of liquid ejection device for printing.
For the sake of convenience, the
図1に示されるように、印刷装置1は、キャリッジ20を、主走査方向(X方向)に移動(往復動)させる移動機構6を備える。
移動機構6は、キャリッジ20を移動させるキャリッジモーター61と、両端が固定されたキャリッジガイド軸62と、キャリッジガイド軸62とほぼ平行に延在し、キャリッジモーター61により駆動されるタイミングベルト63と、を有している。
キャリッジ20は、キャリッジガイド軸62に往復動自在に支持されるとともに、タイミングベルト63の一部に固定されている。そのため、キャリッジモーター61によりタイミングベルト63を正逆走行させると、キャリッジ20がキャリッジガイド軸62に案内されて往復動する。
As shown in FIG. 1, the
The moving mechanism 6 includes a
The
キャリッジ20には、印刷ヘッド22が搭載されている。この印刷ヘッド22は、媒体Pと対向する部分に、インクを個別にZ方向に吐出する複数のノズルを有する。なお、印刷ヘッド22は、カラー印刷のために、概略的に4個のブロックに分かれている。個々のブロックは、ブラック(Bk)、シアン(C)、マゼンタ(M)、イエロー(Y)のインクをそれぞれ吐出する。
なお、キャリッジ20には、フレキシブルフラットケーブル190を介してメイン基板(この図では省略)から駆動信号を含む各種の制御信号等が供給される構成となっている。
A
The
印刷装置1は、媒体Pを、プラテン80上で搬送させる搬送機構8を備える。搬送機構8は、駆動源である搬送モーター81と、搬送モーター81により回転し、媒体Pを副走査方向(Y方向)に搬送する搬送ローラー82と、を備える。
The
このような構成において、キャリッジ20の主走査に合わせて印刷ヘッド22のノズルから印刷データに応じてインクを吐出させるとともに、媒体Pを搬送機構8によって搬送する動作を繰り返すことで、媒体Pの表面に画像が形成される。
なお、本実施形態において主走査は、キャリッジ20を移動させることで実行されるが、媒体Pを移動させることで実行しても良く、キャリッジ20と媒体Pとの双方を移動させても良い。要は、媒体Pとキャリッジ20(印刷ヘッド22)とが相対的に移動する構成であれば良い。
In such a configuration, the surface of the medium P is repeatedly ejected from the nozzles of the
In the present embodiment, the main scanning is performed by moving the
図2Aは、印刷ヘッド22におけるインクの吐出面を媒体Pからみた場合の構成を示す図である。この図に示されるように、印刷ヘッド22は、4個のヘッドユニット3を有する。4個のヘッドユニット3の各々は、それぞれブラック(Bk)、シアン(C)、マゼンタ(M)、イエロー(Y)に対応し、主走査方向であるX方向に沿って配列する。
FIG. 2A is a diagram illustrating a configuration when the ink ejection surface of the
図2Bは、1個のヘッドユニット3におけるノズルの配列を示す図である。
この図に示されるように、1個のヘッドユニット3では、複数のノズルNが2列で配列する。ここで、説明の便宜上、この2列をそれぞれノズル列Na、Nbとする。
FIG. 2B is a diagram illustrating an arrangement of nozzles in one
As shown in this figure, in one
ノズル列Na、Nbでは、それぞれ複数のノズルNが、副走査方向であるY方向に沿ってピッチP1で配列する。また、ノズル列Na、Nb同士は、X方向にピッチP2だけ離間する。ノズル列Naに属するノズルNとノズル列Nbに属するノズルNとは、Y方向に、ピッチP1の半分だけシフトした関係となっている。
このようにノズルNを、ノズル列Na、Nbの2列で、Y方向にピッチP1の半分だけシフトして配置させることにより、Y方向の解像度を、1列の場合と比較して実質的に倍に高めることができる。
なお、1個のヘッドユニット3におけるノズルNの個数を便宜的にm(mは2以上の整数)とする。
In the nozzle arrays Na and Nb, a plurality of nozzles N are arranged at a pitch P1 along the Y direction which is the sub-scanning direction. The nozzle rows Na and Nb are separated from each other by a pitch P2 in the X direction. The nozzles N belonging to the nozzle row Na and the nozzles N belonging to the nozzle row Nb have a relationship shifted in the Y direction by half the pitch P1.
In this way, the nozzles N are arranged in two rows of nozzle rows Na and Nb and shifted by half the pitch P1 in the Y direction, so that the resolution in the Y direction is substantially smaller than that in the case of one row. Can be doubled.
For convenience, the number of nozzles N in one
ヘッドユニット3は、特に図示しないが、アクチュエーター基板に可撓性の回路基板が接続されるとともに、当該可撓性の回路基板に駆動ICが実装された構成である。そこで次に、アクチュエーター基板の構造について説明する。
Although not particularly illustrated, the
図3は、アクチュエーター基板の構造を示す断面図である。詳細には図2Bにおけるg−g線で破断した場合の断面を示す図である。
図3に示されるように、アクチュエーター基板40は、流路基板42のうち、Z方向の負側の面上に圧力室基板44と振動板46とが設けられる一方、Z方向の正側の面上にノズル板41が設置された構造体である。
アクチュエーター基板40の各要素は、概略的にはY方向に長尺な略平板状の部材であり、例えば接着剤等により互いに固定される。また、流路基板42および圧力室基板44は、例えばシリコンの単結晶基板で形成される。
FIG. 3 is a cross-sectional view showing the structure of the actuator substrate. In detail, it is a figure which shows the cross section at the time of fracture | ruptured by the gg line in FIG. 2B.
As shown in FIG. 3, the
Each element of the
ノズルNは、ノズル板41に形成される。ノズル列Naに属するノズルに対応する構造と、ノズル列Nbに属するノズルに対応する構造とは、Y方向にピッチP1の半分だけシフトした関係にあるが、それ以外では、略対称に形成されるので、以下においてはノズル列Naに着目してアクチュエーター基板40の構造を説明することにする。
The nozzle N is formed on the
流路基板42は、インクの流路を形成する平板材であり、開口部422と供給流路424と連通流路426とが形成される。供給流路424および連通流路426は、ノズル毎に形成され、開口部422は、複数のノズルにわたって連続するように形成されるとともに、対応する色のインクが供給される構造となっている。この開口部422は、液体貯留室Srとして機能し、当該液体貯留室Srの底面は、例えばノズル板41によって構成される。具体的には、流路基板42における開口部422と各供給流路424と連通流路426とを閉塞するように流路基板42の底面に固定される。
The
圧力室基板44のうち流路基板42とは反対側の表面に振動板46が設置される。振動板46は、弾性的に振動可能な平板状の部材であり、例えば酸化シリコン等の弾性材料で形成された弾性膜と、酸化ジルコニウム等の絶縁材料で形成された絶縁膜との積層で構成される。振動板46と流路基板42とは、圧力室基板44の各開口部422の内側で互い間隔をあけて対向する。各開口部422の内側で流路基板42と振動板46とに挟まれた空間は、インクに圧力を付与するキャビティ442として機能する。各キャビティ442は、流路基板42の連通流路426を介してノズルNに連通する。
振動板46のうち圧力室基板44とは反対側の表面には、ノズルN(キャビティ442)毎に圧電素子Pztが形成される。
A
A piezoelectric element Pzt is formed for each nozzle N (cavity 442) on the surface of the
圧電素子Pztは、振動板46の面上に形成された複数の圧電素子Pztにわたって共通の駆動電極72と、当該駆動電極72の面上に形成された圧電体74と、当該圧電体74の面上に圧電素子Pzt毎に形成された個別の駆動電極76とを包含する。このような構成において、駆動電極72、76によって圧電体74を挟んで対向する領域が圧電素子Pztとして機能する。
The piezoelectric element Pzt includes a
圧電体74は、例えば加熱処理(焼成)を含む工程で形成される。具体的には、複数の駆動電極72が形成された振動板46の表面に塗布された圧電材料を、焼成炉内での加熱処理により焼成してから圧電素子Pzt毎に成形(例えばプラズマを利用したミーリング)することで圧電体74が形成される。
The
なお、ノズル列Nbに対応する圧電素子Pztも同様に、駆動電極72と、圧電体74と、駆動電極76とを包含した構成である。
また、この例では、圧電体74に対し、共通の駆動電極72を下層とし、個別の駆動電極76を上層としたが、逆に駆動電極72を上層とし、駆動電極76を下層とする構成としても良い。
なお、アクチュエーター基板40については、駆動ICを直接実装した構成でも良い。
Similarly, the piezoelectric element Pzt corresponding to the nozzle row Nb includes the
In this example, the
The
後述するように、圧電素子Pztの一端である駆動電極76には、吐出すべきインク量に応じた駆動信号の電圧Voutが個別に印加される一方、圧電素子Pztの他端である駆動電極72には、電圧VBSの保持信号が共通に印加される。
このため、圧電素子Pztは、駆動電極72、76に印加された電圧に応じて、上または下方向に変位する。詳細には、駆動電極76を介して印加される駆動信号の電圧Voutが低くなると、圧電素子Pztにおける中央部分が両端部分に対して上方向に撓む一方、当該電圧Voutが高くなると、下方向に撓む構成となっている。
ここで、上方向に撓めば、キャビティ442の内部容積が拡大(圧力が減少)するので、インクが液体貯留室Srから引き込まれる一方、下方向に撓めば、キャビティ442の内部容積が縮小(圧力が増加)するので、縮小の程度によっては、インク滴がノズルNから吐出される。このように、圧電素子Pztに適切な駆動信号が印加されると、当該圧電素子Pztの変位によって、インクがノズルNから吐出される。このため、少なくとも圧電素子Pzt、キャビティ442、ノズルNによってインクを吐出する吐出部が構成されることになる。
As will be described later, a drive signal voltage Vout corresponding to the amount of ink to be ejected is individually applied to the
For this reason, the piezoelectric element Pzt is displaced upward or downward according to the voltage applied to the
Here, if the ink is bent upward, the internal volume of the
次に、印刷装置1の電気的な構成について説明する。
Next, the electrical configuration of the
図4は、印刷装置1の電気的な構成を示すブロック図である。
この図に示されるように、印刷装置1は、メイン基板100にヘッドユニット3が接続された構成となっている。ヘッドユニット3は、アクチュエーター基板40と、駆動IC50とに大別される。
メイン基板100は、駆動IC50に、制御信号Ctrや、駆動信号COM−A、COM−Bを供給し、アクチュエーター基板40に、電圧VBS(オフセット電圧)の保持信号を、配線550を介して供給する。
なお、印刷装置1では、4個のヘッドユニット3が設けられ、メイン基板100が、4個のヘッドユニット3をそれぞれ独立に制御する。4個のヘッドユニット3では、吐出するインクの色以外において異なることがないので、以下においては便宜的に1個のヘッドユニット3について代表して説明することにする。
FIG. 4 is a block diagram illustrating an electrical configuration of the
As shown in this figure, the
The
In the
図4に示されるように、メイン基板100は、制御部110、D/A変換器(DAC、Digital Analog Converter)113a、113b、電圧増幅器115a、115b、駆動回路120a、120b、および、オフセット電圧生成回路130を含む。
このうち、制御部110は、CPUや、RAM、ROMなどを有する一種のマイクロコンピューターであり、印刷対象となる画像データがホストコンピューター等から供給されたときに、所定のプログラムを実行して各部を制御するための各種の制御信号等を出力する。
As shown in FIG. 4, the
Among these, the
具体的には、制御部110は、第1に、DAC113aおよび駆動回路120aにデジタルのデータdAを繰り返して供給し、DAC113bおよび駆動回路120bにデジタルのデータdBを同じく繰り返して供給する。ここで、データdAは、ヘッドユニット3に供給する駆動信号COM−Aの波形を規定し、データdBは、駆動信号COM−Bの波形を規定する。
Specifically, first, the
DAC113aは、デジタルのデータdAをアナログの信号ainに変換する。電圧増幅器115aは、信号ainの電圧を例えば10倍に増幅し、信号Ainとして駆動回路120aに供給する。同様に、DAC113bは、デジタルのデータdBをアナログの信号binに変換し、電圧増幅器115bは、信号binの電圧を例えば10倍に増幅し、信号Binとして駆動回路120bに供給する。
The
駆動回路120aは、詳細については後述するが、信号Ainを、容量性負荷である圧電素子Pztに対し、駆動能力を高めて(低インピーダンスに変換して)駆動信号COM−Aとして出力する。同様に、駆動回路120bは、信号Binを、駆動能力を高めて駆動信号COM−Bとして出力する。
なお、駆動信号COM−A、COM−B(アナログ変換後の信号ain、bin、インピーダンス変換前の信号Ain、Bin)については、それぞれ後述するように台形波形である。
As will be described in detail later, the
Note that the drive signals COM-A and COM-B (signals ain and bin after analog conversion and signals Ain and Bin before impedance conversion) have trapezoidal waveforms, as will be described later.
DAC113a(113b)により変換された信号ain(bin)は例えば電圧0〜4V程度で比較的小さく振幅するのに対し、駆動信号COM−A(COM−B)の電圧は0〜40V程度で比較的大きく振幅する。このため、DAC113a(113b)により変換された信号ain(bin)の電圧を電圧増幅器115a(115b)が増幅し、当該電圧増幅した信号Ain(Bin)を、駆動回路120a(120b)がインピーダンス変換する構成となっている。
The signal ain (bin) converted by the
第2に、制御部110は、移動機構6および搬送機構8に対する制御に同期して、ヘッドユニット3に各種の制御信号Ctrを供給する。なお、ヘッドユニット3に供給される制御信号Ctrには、ノズルNから吐出させるインクの量を規定する印刷データ(吐出制御信号)、当該印刷データの転送に用いるクロック信号、印刷周期等を規定するタイミング信号等が含まれる。
なお、制御部110は、移動機構6および搬送機構8を制御するが、このような構成については既知であるので省略する。
Secondly, the
Note that the
メイン基板100におけるオフセット電圧生成回路130は、電圧VBSの保持信号を生成して、配線550を介してアクチュエーター基板40における複数の圧電素子Pztの他端にわたって共通に印加する。電圧VBSの保持信号は、複数の圧電素子Pztの他端を、それぞれ一定の状態に保つためのものである。
The offset
一方、ヘッドユニット3において、駆動IC50は、選択制御部510と、圧電素子Pztに一対一に対応した選択部520と、を有する。このうち、選択制御部510は、選択部520の各々における選択をそれぞれ制御する。詳細には、選択制御部510は、制御部110からクロック信号に同期して供給される印刷データを、ヘッドユニット3のノズル(圧電素子Pzt)の数個分、一旦蓄積するとともに、各選択部520に対し、印刷データにしたがって駆動信号COM−A、COM−Bの選択を、タイミング信号で規定される印刷周期の開始タイミングで指示する。
各選択部520は、選択制御部510による指示にしたがって、駆動信号COM−A、COM−Bのいずれかを選択し(または、いずれも選択せずに)、電圧Voutの駆動信号として、対応する圧電素子Pztの一端に印加する。
アクチュエーター基板40には、上述したようにノズルN毎に圧電素子Pztが1個ずつ設けられる。圧電素子Pztの各々における他端は共通接続されて、当該他端には配線550を介してオフセット電圧生成回路130による電圧VBSが印加される。
On the other hand, in the
Each
The
本実施形態において、1つのドットについては、1つのノズルNからインクを最多で2回吐出させることで、大ドット、中ドット、小ドットおよび非記録の4階調を表現させる。この4階調を表現するために、本実施形態では、2種類の駆動信号COM−A、COM−Bを用意するとともに、各々の1周期にそれぞれ前半パターンと後半パターンとを持たせている。そして、1周期のうち、前半・後半において駆動信号COM−A、COM−Bを、表現すべき階調に応じた選択して(または選択しないで)、圧電素子Pztに供給する構成となっている。
そこで先に、駆動信号COM−A、COM−Bについて説明し、この後、駆動信号COM−A、COM−Bを選択するための選択制御部510および選択部520の詳細な構成について説明する。
In the present embodiment, with respect to one dot, by ejecting ink from one nozzle N at most twice, four gradations of large dot, medium dot, small dot, and non-printing are expressed. In order to express these four gradations, in this embodiment, two types of drive signals COM-A and COM-B are prepared, and a first half pattern and a second half pattern are provided in each one period. In the first half and the second half of one cycle, the drive signals COM-A and COM-B are selected (or not selected) according to the gradation to be expressed and supplied to the piezoelectric element Pzt. Yes.
Accordingly, the drive signals COM-A and COM-B will be described first, and then the detailed configurations of the
図5は、駆動信号COM−A、COM−Bの波形等を示す図である。
図に示されるように、駆動信号COM−Aは、印刷周期Taのうち、制御信号LATが出力されて(立ち上がって)から制御信号CHが出力されるまでの期間T1に配置された台形波形Adp1と、印刷周期Taのうち、制御信号CHが出力されてから次の制御信号LATが出力されるまでの期間T2に配置された台形波形Adp2とを繰り返す波形となっている。
FIG. 5 is a diagram illustrating waveforms of the drive signals COM-A and COM-B.
As shown in the figure, the drive signal COM-A has a trapezoidal waveform Adp1 arranged in the period T1 from the output of the control signal LAT (rise) to the output of the control signal CH in the printing cycle Ta. In the printing cycle Ta, the waveform repeats a trapezoidal waveform Adp2 arranged in a period T2 from when the control signal CH is output until the next control signal LAT is output.
本実施形態において台形波形Adp1、Adp2とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子Pztの一端である駆動電極76に供給されたとしたならば、当該圧電素子Pztに対応するノズルNから所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。
In the present embodiment, the trapezoidal waveforms Adp1 and Adp2 are substantially the same waveform, and if each is supplied to the
駆動信号COM−Bは、期間T1に配置された台形波形Bdp1と、期間T2に配置された台形波形Bdp2とを繰り返す波形となっている。本実施形態において台形波形Bdp1、Bdp2とは、互いに異なる波形である。このうち、台形波形Bdp1は、ノズルN付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Bdp1が圧電素子Pztの一端に供給されたとしても、当該圧電素子Pztに対応するノズルNからインク滴が吐出されない。また、台形波形Bdp2は、台形波形Adp1(Adp2)とは異なる波形となっている。仮に台形波形Bdp2が圧電素子Pztの一端に供給されたとしたならば、当該圧電素子Pztに対応するノズルNから上記所定量よりも少ない量のインクを吐出させる波形である。 The drive signal COM-B has a waveform that repeats a trapezoidal waveform Bdp1 arranged in the period T1 and a trapezoidal waveform Bdp2 arranged in the period T2. In the present embodiment, the trapezoidal waveforms Bdp1 and Bdp2 are different from each other. Among these, the trapezoidal waveform Bdp1 is a waveform for finely vibrating the ink near the nozzle N to prevent the ink viscosity from increasing. For this reason, even if the trapezoidal waveform Bdp1 is supplied to one end of the piezoelectric element Pzt, ink droplets are not ejected from the nozzle N corresponding to the piezoelectric element Pzt. The trapezoidal waveform Bdp2 is different from the trapezoidal waveform Adp1 (Adp2). If the trapezoidal waveform Bdp2 is supplied to one end of the piezoelectric element Pzt, this is a waveform that causes a smaller amount of ink to be ejected from the nozzle N corresponding to the piezoelectric element Pzt.
台形波形Adp1、Adp2、Bdp1、Bdp2の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Vcenで共通である。すなわち、台形波形Adp1、Adp2、Bdp1、Bdp2は、それぞれ電圧Vcenで開始し、電圧Vcenで終了する波形となっている。 The voltage at the start timing and the voltage at the end timing of the trapezoidal waveforms Adp1, Adp2, Bdp1, and Bdp2 are all common to the voltage Vcen. That is, the trapezoidal waveforms Adp1, Adp2, Bdp1, and Bdp2 are waveforms that start at the voltage Vcen and end at the voltage Vcen, respectively.
なお、駆動回路120a(120b)は、本例では信号Ain(Bin)をインピーダンス変換するものであるから、入力である信号Ain(Bin)の波形は、多少の誤差を伴うものの、駆動信号COM−A(COM−B)の波形そのままである。一方で、信号Ain(Bin)は、信号ain(bin)の電圧を10倍に増幅したものであるから、信号ain(bin)の波形は、信号Ain(Bin)の電圧を1/10倍とした関係にある。信号ain(bin)は、データdA(dB)をアナログ変換したものであるので、駆動信号COM−A(COM−B)の電圧波形は、制御部110によって規定されることになる。
Since the
制御部110は、駆動信号COM−Aの台形波形に対して、次のような論理レベルとなる信号OCa(選択信号)を駆動回路120aに出力する。詳細には、制御部110は、信号OCaを、駆動信号COM−A(信号ain)の電圧を低下させる期間と駆動信号COM−Aを閾値Vthよりも低い電圧で一定にさせる期間とにわたってHレベルとし、それ以外の駆動信号COM−Aの電圧を上昇させる期間と駆動信号COM−Aを閾値Vth以上の電圧で一定にさせる期間とにわたってLレベルとする。
本例では、駆動信号COM−A(信号Ain)の電圧の最高値をmaxとし、最低値をminとしたときに、便宜的にmax>Vth>Vcen>minとして説明する。なお、max>Vcen>Vth>minとしても良い。
The
In this example, when the maximum value of the voltage of the drive signal COM-A (signal Ain) is set to max and the minimum value is set to min, description will be made assuming that max>Vth>Vcen> min. In addition, it is good also as max>Vcen>Vth> min.
同様に、制御部110は、駆動信号COM−Bの台形波形に対して、次のような論理レベルとなる信号OCbを駆動回路120bに出力する。詳細には、制御部110は、信号OCbを、駆動信号COM−B(信号Bin)の電圧を低下させる期間と、駆動信号COM−Bを閾値電圧Vthよりも低い電圧で一定にさせる期間とにわたってHレベルとし、それ以外の駆動信号COM−Bの電圧を上昇させる期間と駆動信号COM−Bを閾値電圧Vth以上の電圧で一定にさせる期間とにわたってLレベルとする。
Similarly, the
図6は、図4における選択制御部510の構成を示す図である。
この図に示されるように、選択制御部510には、クロック信号Sck、印刷データSI、制御信号LAT、CHが供給される。選択制御部510では、シフトレジスタ(S/R)512とラッチ回路514とデコーダー516との組が、圧電素子Pzt(ノズルN)のそれぞれに対応して設けられている。
FIG. 6 is a diagram showing the configuration of the
As shown in this figure, the
印刷データSIは、印刷周期Taにわたって、着目しているヘッドユニット3において、すべてのノズルNによって形成すべきドットを規定するデータである。本実施形態では、非記録、小ドット、中ドットおよび大ドットの4階調を表現するために、ノズル1個分の印刷データは、上位ビット(MSB)および下位ビット(LSB)の2ビットで構成される。
印刷データSIは、クロック信号Sckに同期してノズルN(圧電素子Pzt)毎に、媒体Pの搬送に合わせて供給される。当該印刷データSIを、ノズルNに対応して2ビット分、一旦保持するための構成がシフトレジスタ512である。
詳細には、m個の圧電素子Pzt(ノズル)の各々に対応した計m段のシフトレジスタ512が縦続接続されるとともに、図において左端に位置する1段のシフトレジスタ512に供給された印刷データSIが、クロック信号Sckにしたがって順次後段(下流側)に転送される構成となっている。
なお、図では、シフトレジスタ512を区別するために、印刷データSIが供給される上流側から順番に1段、2段、…、m段と表記している。
The print data SI is data that defines dots to be formed by all the nozzles N in the
The print data SI is supplied in accordance with the conveyance of the medium P for each nozzle N (piezoelectric element Pzt) in synchronization with the clock signal Sck. A configuration for temporarily holding the print data SI for 2 bits corresponding to the nozzle N is a
Specifically, a total of m stages of
In the figure, in order to distinguish the
ラッチ回路514は、シフトレジスタ512で保持された印刷データSIを制御信号LATの立ち上がりでラッチする。
デコーダー516は、ラッチ回路514によってラッチされた2ビットの印刷データSIをデコードして、制御信号LATと制御信号CHとで規定される期間T1、T2ごとに、選択信号Sa、Sbを出力して、選択部520での選択を規定する。
The
The
図7は、デコーダー516におけるデコード内容を示す図である。
この図において、ラッチされた2ビットの印刷データSIについては(MSB、LSB)と表記している。デコーダー516は、例えばラッチされた印刷データSIが(0、1)であれば、選択信号Sa、Sbの論理レベルを、期間T1ではそれぞれH、Lレベルで、期間T2ではそれぞれL、Hレベルで、出力するということを意味している。
なお、選択信号Sa、Sbの論理レベルについては、クロック信号Sck、印刷データSI、制御信号LAT、CHの論理レベルよりも、レベルシフター(図示省略)によって、高振幅論理にレベルシフトされる。
FIG. 7 is a diagram showing the decoded contents in the
In this figure, the latched 2-bit print data SI is represented as (MSB, LSB). For example, if the latched print data SI is (0, 1), the
Note that the logic levels of the selection signals Sa and Sb are shifted to higher amplitude logic by a level shifter (not shown) than the logic levels of the clock signal Sck, the print data SI, and the control signals LAT and CH.
図8は、図4における選択部520の構成を示す図である。
この図に示されるように、選択部520は、インバーター(NOT回路)522a、522bと、トランスファーゲート524a、524bとを有する。
デコーダー516からの選択信号Saは、トランスファーゲート524aにおいて丸印が付されていない正制御端に供給される一方で、インバーター522aによって論理反転されて、トランスファーゲート524aにおいて丸印が付された負制御端に供給される。同様に、選択信号Sbは、トランスファーゲート524bの正制御端に供給される一方で、インバーター522bによって論理反転されて、トランスファーゲート524bの負制御端に供給される。
トランスファーゲート524aの入力端には、駆動信号COM−Aが供給され、トランスファーゲート524bの入力端には、駆動信号COM−Bが供給される。トランスファーゲート524a、524bの出力端同士は、共通接続されるとともに、対応する圧電素子Pztの一端に接続される。
トランスファーゲート524aは、選択信号SaがHレベルであれば、入力端および出力端の間を導通(オン)させ、選択信号SaがLレベルであれば、入力端と出力端との間を非導通(オフ)させる。トランスファーゲート524bについても同様に選択信号Sbに応じて、入力端および出力端の間をオンオフさせる。
FIG. 8 is a diagram illustrating a configuration of the
As shown in this figure, the
The selection signal Sa from the
The drive signal COM-A is supplied to the input terminal of the
The
図5に示されるように、印刷データSIは、ノズル毎に、クロック信号Sckに同期して供給されて、ノズルに対応するシフトレジスタ512において順次転送される。そして、クロック信号Sckの供給が停止すると、シフトレジスタ512のそれぞれには、各ノズルに対応した印刷データSIが保持された状態になる。
ここで、制御信号LATが立ち上がると、ラッチ回路514のそれぞれは、シフトレジスタ512に保持された印刷データSIを一斉にラッチする。図5において、L1、L2、…、Lm内の数字は、1段、2段、…、m段のシフトレジスタ512に対応するラッチ回路514によってラッチされた印刷データSIを示している。
As shown in FIG. 5, the print data SI is supplied for each nozzle in synchronization with the clock signal Sck, and sequentially transferred in the
Here, when the control signal LAT rises, each of the
デコーダー516は、ラッチされた印刷データSIで規定されるドットのサイズに応じて、期間T1、T2のそれぞれにおいて、選択信号Sa、Saの論理レベルを図7に示されるような内容で出力する。
すなわち、第1に、デコーダー516は、当該印刷データSIが(1、1)であって、大ドットのサイズを規定する場合、選択信号Sa、Sbを、期間T1においてH、Lレベルとし、期間T2においてもH、Lレベルとする。第2に、デコーダー516は、当該印刷データSIが(0、1)であって、中ドットのサイズを規定する場合、選択信号Sa、Sbを、期間T1においてH、Lレベルとし、期間T2においてL、Hレベルとする。第3に、デコーダー516は、当該印刷データSIが(1、0)であって、小ドットのサイズを規定する場合、選択信号Sa、Sbを、期間T1においてL、Lレベルとし、期間T2においてL、Hレベルとする。第4に、デコーダー516は、当該印刷データSIが(0、0)であって、非記録を規定する場合、選択信号Sa、Sbを、期間T1においてL、Hレベルとし、期間T2においてL、Lレベルとする。
The
That is, first, when the print data SI is (1, 1) and the size of a large dot is defined, the
図9は、印刷データSIに応じて選択されて、圧電素子Pztの一端に供給される駆動信号の電圧波形を示す図である。
印刷データSIが(1、1)であるとき、選択信号Sa、Sbは、期間T1においてH、Lレベルとなるので、トランスファーゲート524aがオンし、トランスファーゲート524bがオフする。このため、期間T1において駆動信号COM−Aの台形波形Adp1が選択される。選択信号Sa、Sbは期間T2においてもH、Lレベルとなるので、選択部520は、駆動信号COM−Aの台形波形Adp2を選択する。
このように期間T1において台形波形Adp1が選択され、期間T2において台形波形Adp2が選択されて、駆動信号として圧電素子Pztの一端に供給されると、当該圧電素子Pztに対応したノズルNから、中程度の量のインクが2回にわけて吐出される。このため、媒体Pにはそれぞれのインクが着弾し合体して、結果的に、印刷データSIで規定される通りの大ドットが形成されることになる。
FIG. 9 is a diagram illustrating a voltage waveform of a drive signal selected according to the print data SI and supplied to one end of the piezoelectric element Pzt.
When the print data SI is (1, 1), the selection signals Sa and Sb are at the H and L levels in the period T1, so that the
As described above, when the trapezoidal waveform Adp1 is selected in the period T1, and the trapezoidal waveform Adp2 is selected in the period T2 and supplied to one end of the piezoelectric element Pzt as a drive signal, the nozzle N corresponding to the piezoelectric element Pzt A certain amount of ink is ejected in two steps. For this reason, the respective inks land on the medium P and coalesce, and as a result, large dots as defined by the print data SI are formed.
印刷データSIが(0、1)であるとき、選択信号Sa、Sbは、期間T1においてH、Lレベルとなるので、トランスファーゲート524aがオンし、トランスファーゲート524bはオフする。このため、期間T1において駆動信号COM−Aの台形波形Adp1が選択される。次に、選択信号Sa、Sbは期間T2においてL、Hレベルとなるので、駆動信号COM−Bの台形波形Bdp2が選択される。
したがって、ノズルから、中程度および小程度の量のインクが2回にわけて吐出される。このため、媒体Pには、それぞれのインクが着弾して合体して、結果的に、印刷データSIで規定された通りの中ドットが形成されることになる。
When the print data SI is (0, 1), the selection signals Sa and Sb are at the H and L levels in the period T1, so that the
Therefore, medium and small amounts of ink are ejected from the nozzle in two steps. Therefore, the respective inks land on the medium P and coalesce, and as a result, medium dots as defined by the print data SI are formed.
印刷データSIが(1、0)であるとき、選択信号Sa、Sbは、期間T1においてともにLレベルとなるので、トランスファーゲート524a、524bがオフする。このため、期間T1において台形波形Adp1、Bdp1のいずれも選択されない。トランスファーゲート524a、524bがともにオフする場合、当該トランスファーゲート524a、524bの出力端同士の接続点から圧電素子Pztの一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子Pztの両端では、自己が有する容量性によって、トランスファーゲートがオフする直前の電圧(Vcen−VBS)が保持される。
次に、選択信号Sa、Sbは期間T2においてL、Hレベルとなるので、駆動信号COM−Bの台形波形Bdp2が選択される。このため、ノズルNから、期間T2においてのみ小程度の量のインクが吐出されるので、媒体Pには、印刷データSIで規定された通りの小ドットが形成されることになる。
When the print data SI is (1, 0), since the selection signals Sa and Sb are both at the L level in the period T1, the
Next, since the selection signals Sa and Sb are at the L and H levels in the period T2, the trapezoidal waveform Bdp2 of the drive signal COM-B is selected. For this reason, since a small amount of ink is ejected from the nozzle N only in the period T2, small dots as defined by the print data SI are formed on the medium P.
印刷データSIが(0、0)であるとき、選択信号Sa、Sbは、期間T1においてL、Hレベルとなるので、トランスファーゲート524aがオフし、トランスファーゲート524bがオンする。このため、期間T1において駆動信号COM−Bの台形波形Bdp1が選択される。次に、選択信号Sa、Sbは期間T2においてともにLレベルとなるので、台形波形Adp2、Bdp2のいずれも選択されない。
このため、期間T1においてノズルN付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、印刷データSIで規定された通りの非記録になる。
When the print data SI is (0, 0), the selection signals Sa and Sb are at the L and H levels in the period T1, so that the
For this reason, the ink in the vicinity of the nozzle N only slightly vibrates in the period T1, and the ink is not ejected. As a result, no dot is formed, that is, non-recording is performed as defined by the print data SI.
このように、選択部520は、選択制御部510による指示にしたがって駆動信号COM−A、COM−Bを選択し(または選択しないで)、圧電素子Pztの一端に印加する。このため、各圧電素子Pztは、印刷データSIで規定されるドットのサイズに応じて駆動されることになる。
なお、図5に示した駆動信号COM−A、COM−Bはあくまでも一例である。実際には、媒体Pの性質や搬送速度などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子Pztが、電圧の低下に伴って上方向に撓む例で説明したが、駆動電極72、76に印加する電圧を逆転させると、圧電素子Pztは、電圧の低下に伴って下向に撓むことになる。このため、圧電素子Pztが、電圧の低下に伴って下方向に撓む構成では、図に例示した駆動信号COM−A、COM−Bが、電圧Vcenを基準に反転した波形となる。
As described above, the
Note that the drive signals COM-A and COM-B shown in FIG. 5 are merely examples. Actually, various combinations of waveforms prepared in advance are used according to the property of the medium P, the conveyance speed, and the like.
Here, the example in which the piezoelectric element Pzt bends upward as the voltage decreases has been described. However, when the voltage applied to the
次に、メイン基板100における駆動回路120a、120bについて説明する。
なお、駆動回路の符号については、駆動信号COM−Aを出力する側を120aで、駆動信号COM−Bを出力する側を120bで、それぞれ統一するが、後述するように、いくつかの態様が存在するので、印刷装置と同様に、区別するために、駆動回路(その1)、駆動回路(その2)というように符号の代わりに括弧書を付与する場合がある。
Next, the
In addition, about the code | symbol of a drive circuit, although the side which outputs the drive signal COM-A is unified by 120a, and the side which outputs the drive signal COM-B is unified by 120b, respectively, some aspects are mentioned so that it may mention later. In order to make a distinction as in the case of the printing apparatus, there are cases where parentheses are given instead of symbols, such as a drive circuit (part 1) and a drive circuit (part 2).
そこでまず、駆動回路(その1)について、駆動信号COM−Aを出力する側の駆動回路120aを例にとって説明する。
Therefore, first, the drive circuit (part 1) will be described by taking the
図10は、駆動回路(その1)を示す図である。この図に示されるように、駆動回路120aは、差動増幅器221と、セレクター223と、トランジスター対と、抵抗素子Ru、Rdと、コンデンサーC0とを含む。
FIG. 10 is a diagram illustrating a drive circuit (part 1). As shown in this figure, the
差動増幅器221にあっては、負入力端(−)に信号Ainが供給される一方、正入力端(+)には出力である駆動信号COM−Aが帰還されている。このため、差動増幅器221は、正入力端(+)の電圧から負入力端(−)の電圧を減算した差電圧、つまり、出力である駆動信号COM−Aの電圧Outから、入力である大振幅の信号Ain(元駆動信号)の電圧Vinを減算した差電圧を増幅して出力することになる。
In the
ただし、差動増幅器221は、特に図示しないが例えば電源の高位側を電圧VDとし、低位側をグランドGndとしている。このため、出力電圧は、グランドGndから電圧VDまでの範囲となる。
なお、差動増幅器221の出力信号は、後述するスイッチング動作のための信号として用いられる場合もあれば、リニア動作のための信号として用いられる場合もある。スイッチング動作のための信号として用いられる場合、Hレベルは電圧VDであり、Lレベルは電圧ゼロのグランドGndである。
また、差動増幅器221による出力信号は、結局のところ、後述するようにトランジスター231、232のスイッチング動作およびリニア動作を制御するので、トランジスターの制御信号と言うことができる。また、後述するように、駆動信号を降圧して帰還する一方、元駆動信号を電圧増幅して駆動信号として出力する場合もあるので、駆動信号に基づく信号が差動増幅器221に帰還される、と言っても良い。
However, the
Note that the output signal of the
In addition, the output signal from the
セレクター(選択部)223は、信号OCaがLレベルであれば、信号Gt1として差動増幅器221の出力信号を選択し、トランジスター231のゲート端子に供給するとともに、信号Gt2としてLレベルを選択し、トランジスター232のゲート端子に供給する。一方、セレクター223は、信号OCaがHレベルであれば、信号Gt1としてHレベルを選択し、トランジスター231のゲート端子に供給するとともに、信号Gt2として差動増幅器221の出力信号を選択し、トランジスター232のゲート端子に供給する。
換言すれば、セレクター223は、信号OCaがLレベルであれば、トランジスター231を選択して、差動増幅器221の出力信号である差信号を当該トランジスター231のゲート端子に供給し、信号OCaがHレベルであれば、トランジスター232を選択して、上記差信号を当該トランジスター232のゲート端子に供給する一方、選択しなかったトランジスターのゲート端子には、後述するように当該トランジスターをオフにさせる信号を供給する構成となっている。
If the signal OCa is at L level, the selector (selection unit) 223 selects the output signal of the
In other words, if the signal OCa is L level, the
トランジスター対は、トランジスター231、232によって構成される。このうち、高位側のトランジスター231(ハイサイドトランジスター)は、例えばPチャネル型の電界効果トランジスターであり、ソース端子には電源の高位側電圧VDが印加されている。低位側のトランジスター232(ローサイドトランジスター)は、例えばNチャネル型の電界効果トランジスターであり、ソース端子が電源の低位側となるグランドGndに接地されている。
トランジスター231、232のドレイン端子同士は、互いに接続されて、駆動回路120aの出力端であるノードN2となっている。すなわち、ノードN2から駆動信号COM−Aが出力される構成となっている。
なお、駆動回路120aの出力であるノードN2の電圧をOutと表記し、入力である信号Ainの電圧をVinと表記する。
The transistor pair is composed of
The drain terminals of the
Note that the voltage of the node N2 that is the output of the
ノードN2は、差動増幅器221の正入力端(+)に接続されるとともに、抵抗素子Ru(第1抵抗素子)を介して電圧VDにプルアップされる一方で、抵抗素子Rd(第2抵抗素子)を介してグランドにプルダウンされている。また、コンデンサーC0(出力コンデンサー)は、異常発振の防止等のために設けられ、一端がノードN2に接続され、他端が一定電位の、例えばグランドGndに接地されている。
The node N2 is connected to the positive input terminal (+) of the
なお、差動増幅器221、セレクター223は、トランジスター231、232の制御信号を生成して出力することになるので、両者を制御信号生成部として概念することができる。また、トランジスター231、232、抵抗素子Ru、Rdを1つのブロックとして考えてみた場合に、上記制御信号に基づいて駆動信号がノードN2から出力されることになるので、当該ブロックを増幅部として概念することができる。
Since the
ここでは、駆動信号COM−Aを出力する駆動回路120aについて説明したが、駆動信号COM−Bを出力する駆動回路120bの構成については、駆動回路120aと同一であって、入出力信号だけが異なる。すなわち、駆動回路120bは、図10の括弧書きで示されるように、差動増幅器221の負入力端(−)に信号Binが供給され、セレクター223に信号OCbが供給される一方、ノードN2から駆動信号COM−Bが出力されることになる。
Here, the
次に、駆動回路120a、120bの動作について、駆動信号COM−Aを出力する駆動回路120aを例にとって説明する。
Next, the operation of the
図11は、駆動回路120aの動作を説明するための図である。
この図において、信号Ainは、駆動信号COM−Aのインピーダンス変換前の信号であるので、当該駆動信号COM−Aとほぼ同波形である。また、上述したように、駆動信号COM−Aは、印刷周期Taにおいて2つの同じ台形波形Adp1、Adp2が繰り返された波形であるので、信号Ainも同様な繰り返し波形である。
FIG. 11 is a diagram for explaining the operation of the
In this figure, since the signal Ain is a signal before the impedance conversion of the drive signal COM-A, it has almost the same waveform as the drive signal COM-A. Further, as described above, since the drive signal COM-A is a waveform in which two identical trapezoidal waveforms Adp1 and Adp2 are repeated in the printing cycle Ta, the signal Ain is also a similar repeated waveform.
なお、図11は、このような繰り返し波形のうち、1つの台形波形を示している。また、この図において、期間P1は、信号Ainの電圧Vinが電圧Vcenから最低値minまで低下する期間であり、当該期間P1に続く期間P2は、電圧Vinが最低値minで一定となる期間であり、当該期間P2に続く期間P3は、電圧Vinが最低値minから最高値maxまで上昇する期間であり、当該期間P3に続く期間P4は、電圧Vinが最高値maxで一定となる期間であり、当該期間P4に続く期間P5は、電圧Vinが最高値maxから電圧Vcenまで低下する期間である。
図11における電圧波形のそれぞれについて、説明の便宜上、電圧を示す縦スケールは必ずしも揃っていない。
FIG. 11 shows one trapezoidal waveform among such repetitive waveforms. In this figure, a period P1 is a period in which the voltage Vin of the signal Ain decreases from the voltage Vcen to the minimum value min, and a period P2 following the period P1 is a period in which the voltage Vin is constant at the minimum value min. The period P3 following the period P2 is a period during which the voltage Vin increases from the minimum value min to the maximum value max, and the period P4 following the period P3 is a period during which the voltage Vin is constant at the maximum value max. The period P5 following the period P4 is a period during which the voltage Vin decreases from the maximum value max to the voltage Vcen.
For each of the voltage waveforms in FIG. 11, for convenience of explanation, the vertical scale indicating the voltage is not necessarily aligned.
まず、期間P1は、駆動信号COM−A(Ain)の電圧低下期間である。このため、期間P1では、信号OCaがHレベルであるので、セレクター223は、信号Gt1としてHレベルを選択し、信号Gt2として差動増幅器221の出力信号を選択する。
期間P1では、信号Gt1がHレベルであるので、Pチャネル型のトランジスター231はオフする。
一方、当該期間P1では、まず信号Ainの電圧VinがノードN2の電圧Outよりも先んじて低下する。逆にいえば、電圧Outは、電圧Vin以上となる。このため、信号Gt2として選択される差動増幅器221の出力信号の電圧は、両者の差電圧に応じて高くなり、ほぼHレベルに振れる。信号Gt2がHレベルになると、トランジスター232がオンするので、電圧Outが低下する。なお、電圧Outは、コンデンサーC0や容量性を有する圧電素子Pztなどにより、実際には、一気にグランドGndに低下することはなく、緩慢に低下する。
電圧Outが電圧Vinよりも低くなると、信号Gt2がLレベルになり、トランジスター232がオフするが、電圧Vinが低下しているので、再び電圧Outが電圧Vin以上となる。このため、信号Gt2がHレベルとなって、トランジスター232が再びオンすることになる。
期間P1では、信号Gt2がH、Lレベルで交互に切り替えられ、これにより、トランジスター232は、オンオフを繰り返す動作、すなわちスイッチング動作をすることになる。このスイッチング動作により、電圧Outを電圧Vinの低下に追従させる制御が実行されることになる。
First, the period P1 is a voltage drop period of the drive signal COM-A (Ain). Therefore, in the period P1, since the signal OCa is at the H level, the
In the period P1, since the signal Gt1 is at the H level, the P-
On the other hand, in the period P1, the voltage Vin of the signal Ain first falls before the voltage Out of the node N2. In other words, the voltage Out is equal to or higher than the voltage Vin. For this reason, the voltage of the output signal of the
When the voltage Out becomes lower than the voltage Vin, the signal Gt2 becomes L level and the
In the period P1, the signal Gt2 is alternately switched between the H level and the L level, whereby the
次に、期間P2は、駆動信号COM−A(Ain)が閾値電圧Vthよりも低い電圧の最低値minで一定となる期間である。このため、期間P2では、期間P1から引き続いて信号OCaがHレベルであるので、セレクター223は、信号Gt1としてHレベルを選択し、信号Gt2として差動増幅器221の出力信号を選択する。
前の期間P1では、電圧Outが電圧Vinに追従するように制御されるが、その制御内容は、上述したようにトランジスター232のスイッチング動作である。このため、期間P2の開始直後、すなわち電圧Vinが最低値minで一定に転じた直後では、電圧Outが、電圧Vinに一致していない場合がある。
Next, the period P2 is a period in which the drive signal COM-A (Ain) is constant at the minimum value min of a voltage lower than the threshold voltage Vth. Therefore, in the period P2, since the signal OCa is at the H level subsequently from the period P1, the
In the previous period P1, the voltage Out is controlled to follow the voltage Vin, and the control content is the switching operation of the
この場合において、電圧Outが電圧Vinに対して高ければ、信号Gt2の電圧、すなわち差動増幅器221の出力電圧も高くなるので、トランジスター232のソース・ドレイン間の抵抗が小さくなり、ノードN2の電圧Outを低下させるように働く。一方、電圧Outが電圧Vinに対して低ければ、信号Gt2の電圧も低くなるので、トランジスター232のソース・ドレイン間の抵抗が大きくなり、電圧Outを上昇させる方向に働く。
したがって、期間P2において、電圧Outは、当該電圧Outを低下させる方向と上昇させる方向とが均衡する地点、すなわち、電圧Vin(最低値min)に一致する地点で一定になる。このとき、トランジスター232は線形(リニア)動作となり、信号Gt2は、トランジスター232におけるソース・ドレイン間の抵抗、および、抵抗素子Ru、Rdで定まる電圧Outが電圧Vinとなるような電圧で一定となる。
なお、図11では、期間P1から期間P2にかけての信号Gt2の電圧変化については簡略化して、直ちに一定となった状態を示している。
In this case, if the voltage Out is higher than the voltage Vin, the voltage of the signal Gt2, that is, the output voltage of the
Therefore, in the period P2, the voltage Out becomes constant at a point where the direction in which the voltage Out is decreased is balanced with the direction in which the voltage Out is increased, that is, at a point that coincides with the voltage Vin (minimum value min). At this time, the
Note that FIG. 11 shows a state in which the voltage change of the signal Gt2 from the period P1 to the period P2 is simplified and immediately becomes constant.
期間P3は、駆動信号COM−A(Ain)の電圧上昇期間である。このため、期間P3では、信号OCaがLレベルになるので、セレクター223は、信号Gt1として差動増幅器221の出力信号を選択し、信号Gt2としてLレベルを選択する。
期間P3では、信号Gt2がLレベルであるので、Nチャネル型のトランジスター232はオフする。
一方、当該期間P3では、まず電圧Vinが電圧Outよりも先んじて上昇する。逆にいえば、電圧Outは、電圧Vinよりも低くなる。このため、信号Gt1として選択される差動増幅器221の出力信号の電圧は、両者の差電圧に応じて低くなり、ほぼLレベルに振れる。信号Gt1がLレベルになると、トランジスター231がオンするので、電圧Outが上昇する。なお、電圧Outは、コンデンサーC0や容量性を有する圧電素子Pztなどにより、実際には、一気に電圧VDに上昇することはなく、緩慢に上昇する。
電圧Outが電圧Vin以上になると、信号Gt2がHレベルになり、トランジスター231がオフする。トランジスター231がオフすると、電圧Outの上昇は停止するが、電圧Vinが上昇しているので、再び電圧Outが電圧Vinよりも低くなる。このため、信号Gt1がLレベルとなって、トランジスター231が再びオンすることになる。
期間P3では、信号Gt1がH、Lレベルで交互に切り替えられ、これにより、トランジスター231は、スイッチング動作をすることになる。このスイッチング動作により、電圧Outを電圧Vinの上昇に追従させる制御が実行されることになる。
The period P3 is a voltage increase period of the drive signal COM-A (Ain). For this reason, since the signal OCa becomes L level in the period P3, the
In the period P3, since the signal Gt2 is at the L level, the N-
On the other hand, in the period P3, the voltage Vin first rises before the voltage Out. Conversely, the voltage Out is lower than the voltage Vin. For this reason, the voltage of the output signal of the
When the voltage Out becomes equal to or higher than the voltage Vin, the signal Gt2 becomes H level and the
In the period P3, the signal Gt1 is alternately switched between the H and L levels, whereby the
期間P4は、駆動信号COM−A(Ain)が閾値電圧Vth以上の電圧で一定となる期間である。このため、期間P2では、期間P3から引き続いて信号OCaがLレベルであるので、セレクター223は、信号Gt1として差動増幅器221の出力信号を選択し、信号Gt2としてLレベルを選択する。
前の期間P3では、電圧Outが電圧Vinに追従するように制御されるが、その制御内容は、上述したようにトランジスター231によるスイッチング動作であるので、期間P4において電圧Vinが最高値maxで一定に転じた直後では、電圧Outが、信号Ainの電圧Vinに一致していない場合がある。
The period P4 is a period in which the drive signal COM-A (Ain) is constant at a voltage equal to or higher than the threshold voltage Vth. Therefore, in the period P2, since the signal OCa is at the L level following the period P3, the
In the previous period P3, the voltage Out is controlled so as to follow the voltage Vin. Since the control content is the switching operation by the
この場合において、電圧Outが電圧Vinに対して高ければ、信号Gt1の電圧、すなわち差動増幅器221の出力電圧も高くなるので、トランジスター231のソース・ドレイン間の抵抗が大きくなり、ノードN2の電圧Outを低下させるように働く。一方、電圧Outが電圧Vinに対して低ければ、信号Gt1の電圧も低くなるので、トランジスター231のソース・ドレイン間の抵抗が小さくなり、電圧Outを上昇させる方向に働く。
したがって、期間P4において、電圧Outは、当該電圧Outを低下させる方向と上昇させる方向とが均衡する地点、すなわち、電圧Vin(最高値max)に一致する地点で一定になる。このとき、トランジスター232はリニア動作となり、信号Gt2は、トランジスター232におけるソース・ドレイン間の抵抗、および、抵抗素子Ru、Rdで定まる電圧Outが電圧Vin(最高値max)となるような電圧で一定となる。
なお、図11では、期間P3から期間P4にかけての信号Gt2の電圧変化については簡略化して、直ちに一定となった状態を示している。
In this case, if the voltage Out is higher than the voltage Vin, the voltage of the signal Gt1, that is, the output voltage of the
Therefore, in the period P4, the voltage Out becomes constant at a point where the direction in which the voltage Out is decreased is balanced with the direction in which the voltage Out is increased, that is, at a point that coincides with the voltage Vin (maximum value max). At this time, the
Note that FIG. 11 shows a state in which the voltage change of the signal Gt2 from the period P3 to the period P4 is simplified and immediately becomes constant.
期間P5は、駆動信号COM−A(Ain)の電圧低下期間である。このため、期間P5は、期間P1と同様な動作となる。すなわち、信号Gt2がH、Lレベルで交互に切り替えられ、これによりトランジスター232がスイッチング動作となり、ノードN2の電圧Outを電圧Vinの電圧低下に追従させる制御が実行される。なお、期間P5は、期間P4との関係でいえば、信号OCaがHレベルに切り替わるので、セレクター223は、信号Gt1としてHレベルを選択し、信号Gt2として差動増幅器221の出力信号を選択する。
The period P5 is a voltage drop period of the drive signal COM-A (Ain). Therefore, the operation in the period P5 is the same as that in the period P1. That is, the signal Gt2 is alternately switched between the H and L levels, whereby the
期間P5の後の期間P6は、駆動信号COM−A(Ain)が閾値電圧Vthよりも低い電圧Vcenで一定となる期間である。このため、期間P6では、期間P5から引き続いて信号OCaがHレベルであるので、セレクター223は、信号Gt1としてHレベルを選択し、信号Gt2として差動増幅器221の出力信号を選択する。
期間P5では、電圧Outを信号Ainの電圧Vinに追従させる制御が実行されるが、期間P6において電圧Vinが電圧Vcenで一定に転じた直後では、電圧Outが、信号Ainの電圧Vinに一致していない場合があるが、期間P2に転じた直後と同様に、電圧Outは、電圧Vin(Vcen)に一致する地点で一定になる。このとき、トランジスター232はリニア動作となり、信号Gt2は、トランジスター232におけるソース・ドレイン間の抵抗、および、抵抗素子Ru、Rdで定まる電圧Outが電圧Vin(Vcen)となるような電圧で一定となる。
なお、図11では、期間P5から期間P6にかけての信号Gt2の電圧変化については簡略化して、直ちにバランスした状態を示している。
A period P6 after the period P5 is a period in which the drive signal COM-A (Ain) is constant at a voltage Vcen lower than the threshold voltage Vth. Therefore, in the period P6, since the signal OCa is at the H level subsequently from the period P5, the
In the period P5, control for causing the voltage Out to follow the voltage Vin of the signal Ain is executed. Immediately after the voltage Vin changes to a constant voltage Vcen in the period P6, the voltage Out matches the voltage Vin of the signal Ain. In some cases, however, the voltage Out is constant at a point that coincides with the voltage Vin (Vcen), just after the period P2. At this time, the
In FIG. 11, the voltage change of the signal Gt2 from the period P5 to the period P6 is simplified and shown in a balanced state immediately.
図10に示した駆動回路120aによれば、期間P1〜P6毎に、次のような動作によって駆動信号COM−Aの電圧Outを、信号Ainの電圧Vinに追従させる制御が実行される。
すなわち、電圧Vinが低下する期間P1、P5ではトランジスター232のスイッチング動作により、電圧Vinが閾値Vthよりも低い値で一定となる期間P2、P6では、トランジスター232のリニア動作により、電圧Vinが上昇する期間P3ではトランジスター231のスイッチング動作により、電圧Vinが閾値Vth以上の値で一定となる期間P4では、トランジスター231のリニア動作により、それぞれ電圧Outを電圧Vinに追従させる制御が実行される。
According to the
That is, in the periods P1 and P5 in which the voltage Vin decreases, the voltage Vin increases due to the switching operation of the
このような駆動回路120aによれば、常時スイッチングするD級増幅と比較して、電圧Vinが一定である期間P2、P4、P6では、トランジスター231、232がスイッチング動作をしない。また、D級増幅では、スイッチング信号を復調するLPF(Low Pass Filter)、特にコイルのようなインダクターが必要となるが、駆動回路120aでは、そのようなLPFは不要である。このため、駆動回路120aによれば、D級増幅と比較して、スイッチング動作やLPFで消費される電力を抑えることができるほか、回路の簡略化、小型化を図ることができる。
According to such a
なお、駆動回路(その1)において、駆動信号COM−Aの電圧Vout(信号Ainの電圧Vin)が上昇する期間P3では、トランジスター231がスイッチング動作し、電圧Voutが低下する期間P1、P5では、トランジスター232がスイッチング動作すると説明したが、接続される圧電素子Pztの個数が多い場合、トランジスターのオン抵抗と負荷容量で決まる時定数の関係で、リニア動作する場合もあり得る。
また、駆動回路(その1)において、電圧Voutが閾値Vth以上の電圧で一定となる期間P4では、トランジスター231がリニア動作し、電圧Voutが閾値Vthよりも低い電圧で一定となる期間P2、P6では、トランジスター232がリニア動作すると説明したが、同様な理由により、スイッチング動作する場合もあり得る。
In the drive circuit (part 1), in the period P3 in which the voltage Vout of the drive signal COM-A (the voltage Vin of the signal Ain) increases, the
In the drive circuit (part 1), in the period P4 in which the voltage Vout is constant at a voltage equal to or higher than the threshold Vth, the
駆動信号COM−A(COM−B)については台形波形に限られず、正弦波などのように傾きに連続性を有する波形であっても良い。このような波形を出力させる場合、駆動回路(その1)では、駆動信号COM−Aの電圧Vout(信号Ainの電圧Vin)の変化が相対的に大きい場合、具体的には、単位時間当たりにおいて所定電圧以上で電圧が変化する期間(第1期間)でトランジスター231、232の一方がスイッチング動作する一方で、電圧Voutの変化が相対的に小さい場合、具体的には、単位時間当たりにおいて所定電圧よりも低い電圧で変化する、または、変化しない一定の期間(第2期間)でトランジスター231、232の一方がリニア動作することになる。
The drive signal COM-A (COM-B) is not limited to a trapezoidal waveform, and may be a waveform having continuity in inclination such as a sine wave. When outputting such a waveform, in the drive circuit (part 1), when the change in the voltage Vout of the drive signal COM-A (the voltage Vin of the signal Ain) is relatively large, specifically, per unit time When one of the
また、駆動回路(その1)において抵抗素子Ruのプルアップ先は、駆動信号COM−Aの最高電圧以上の電圧であれば良いので、この例では、電圧VDの給電線としている。また、抵抗素子Rdのプルダウン先は、駆動信号COM−Aの最低電圧以下の電圧であれば良いので、この例では、グランドGndとしている。 Further, the pull-up target resistance element Ru in a driver circuit (Part 1), since the may be a maximum voltage above the voltage of the drive signal COM-A, in this example, has a feed line voltage V D. Further, the pull-down destination of the resistance element Rd may be a voltage that is equal to or lower than the lowest voltage of the drive signal COM-A, and in this example is the ground Gnd.
ここでは、駆動信号COM−Aを出力する駆動回路120aを例にとって説明したが、駆動信号COM−Bを出力する駆動回路120bについても同様な動作となる。駆動信号COM−Bの波形については図5で説明した通りであり、信号OCbについては上述した通りであるので、波形についての図示を省略する。なお、駆動回路120bについても、信号Binの電圧に追従するような電圧Voutの駆動信号COM−Bを出力することになる。
Here, the
ところで、図10に示した構成では、抵抗素子Ru、Rdが電源の電圧VDおよびグランドGndの間で電気的に直列に接続されるので、貫通電流が常時流れて、消費電力の点で改善の余地がある。そこで次に、この点を改善した別構成に係る駆動回路(その2)について説明する。 Incidentally, in the configuration shown in FIG. 10, a resistor Ru, since Rd is electrically connected in series between the voltage V D and ground Gnd of the power supply, through current flows constantly improving in terms of power consumption There is room for. Then, next, the drive circuit (the 2) which concerns on another structure which improved this point is demonstrated.
図12Aは、駆動回路(その2)の構成を示す図である。この図に示される駆動回路(その2)が、図10に示した駆動回路(その1)と相違する点は、スイッチSwuを有する点である。スイッチSwu(第1スイッチ)は、抵抗素子Ruとともに、電源電圧の高位側電圧VDの給電線とノードN2との間において電気的に直列に接続され、信号OcaがHレベルであればオンし、Lレベルであればオフする。このため、スイッチSwuは、セレクター223により信号Gt1として差動増幅器221の出力信号が選択される場合、すなわち期間P1、P2、P5、P6でオンする。一方で、スイッチSwuは、信号Gt2として差動増幅器221の出力信号が選択される場合、すなわち期間P3、P4でオフする。このため、駆動回路(その2)によれば、図10に示される駆動回路(その1)と比較して、貫通電流により消費される電力を抑えることができる。
FIG. 12A is a diagram illustrating a configuration of the drive circuit (part 2). The drive circuit (part 2) shown in this figure is different from the drive circuit (part 1) shown in FIG. 10 in that it has a switch Swu. Switch SWU (first switch), the resistance elements Ru, are electrically connected in series between the power supply line and a node N2 of the high-potential voltage V D of the power supply voltage, signal Oca is turned on if the H level If it is L level, it is turned off. Therefore, the switch Swu is turned on when the output signal of the
なお、駆動回路(その2)においては、プルアップ用の抵抗素子Ruの側にスイッチSwuを設けたが、プルダウン用の抵抗素子Rdの側にも別のスイッチを設けても良い。 In the drive circuit (part 2), the switch Swu is provided on the pull-up resistance element Ru side, but another switch may be provided on the pull-down resistance element Rd side.
図12Bは、抵抗素子Rdの側にスイッチSwdを有する駆動回路(その3)を示す図である。この図において、NOT回路291は、信号OCaの論理レベルを反転して、スイッチSwdのオンオフを制御する。スイッチSwd(第2スイッチ)は、NOT回路291の出力信号がHレベルであればオンし、Lレベルであればオフする。
このため、スイッチSwu、Swdが互いに排他的にオンオフするので、電源の高位側電圧VDからグランドGndに向かって、抵抗素子Ru、Rdを介して貫通電流が流れない。このため、駆動回路(その3)は、駆動回路(その2)と比較して、さらに低消費電力化を図ることができる。
FIG. 12B is a diagram illustrating a drive circuit (part 3) including a switch Swd on the resistance element Rd side. In this figure, the
Thus, switch SWU, since Swd is exclusively turned on and off one another, from the high side voltage V D of the power supply to ground Gnd, resistive elements Ru, no through current flows through the Rd. For this reason, the drive circuit (part 3) can further reduce power consumption compared with the drive circuit (part 2).
後述するように、スイッチSwuについては、期間P1、P5においてもオフさせ、スイッチSwdについては、期間P3においてもオフさせる構成としても良いが、信号OCaとは独立した信号が必要となり、制御部110等の複雑化を招く。逆にいえば、駆動回路(その2、その3)では、制御部110を、駆動回路(その1)と同じものを用いながら、消費電力を抑えることができるのである。
As will be described later, the switch Swu may be turned off also in the periods P1 and P5, and the switch Swd may be turned off also in the period P3. However, a signal independent of the signal OCa is required, and the
ここで、ノードN2のプルアップおよびプルダウンの役割について検討する。
プルアップが特に必要となる場合とは、信号Ain(駆動信号COM−A)が閾値Vthよりも低い電圧で一定となる期間P2、P6、すなわちトランジスター232をリニア動作させる場合である。この場合、高位側のトランジスター231がオフであるので、低位側のトランジスター232によってノードN2の電圧Outを信号Ainに追従させるためには、ノードN2を高位側にプルアップする必要がある。
一方、プルダウンが特に必要となる場合とは、信号Ain(駆動信号COM−A)が閾値Vth以上の電圧で一定となる期間P4、すなわちトランジスター231をリニア動作させる場合である。この場合、ローサイドのトランジスター232がオフであるので、ハイサイドのトランジスター231によってノードN2の電圧Outを電圧Ainに追従させるために、ノードN2を低位側にプルダウンする必要がある。
Here, the role of pull-up and pull-down of the node N2 will be considered.
The case where the pull-up is particularly necessary is a case where the
On the other hand, the case where pull-down is particularly required is a period P4 in which the signal Ain (drive signal COM-A) is constant at a voltage equal to or higher than the threshold value Vth, that is, the case where the
なお、信号OCa(OCb)については、制御部110が出力するのではなく、データdA(dB)を次のように解析することで、別の回路が生成することが可能である。
例えば、データdA(dB)についての、時間的に隣り合う離散値(データ)同士を比較し、当該離散値同士が同じであれば、電圧一定区間であるし、当該一定区間における離散値を判別することで、一定区間の電圧が閾値Vth以上であるか否かを判別することができる。また、当該離散値同士のうち、時間的に後の離散値が前の離散値よりも電圧変換したときに高くなっていれば、電圧上昇区間であるし、時間的に後の離散値が前の離散値よりも電圧変換したときに低くなっていれば、電圧低下区間である。
データdA(dB)ではなく、アナログ変換後の信号を同様に解析しても良い。
The signal OCa (OCb) is not output by the
For example, the discrete values (data) that are temporally adjacent to each other for the data dA (dB) are compared, and if the discrete values are the same, the voltage is a constant interval, and the discrete values in the fixed interval are determined. By doing so, it can be determined whether or not the voltage in a certain section is equal to or higher than the threshold value Vth. In addition, among the discrete values, if the discrete value later in time is higher than the previous discrete value when the voltage is converted, it is a voltage rise interval, and the discrete value later in time is the previous discrete value. If the voltage is lower than the discrete value when the voltage is converted, it is a voltage drop interval.
Instead of the data dA (dB), the signal after analog conversion may be similarly analyzed.
さて、駆動回路(その1、その2、その3)では、駆動信号COM−A(COM−B)の振幅に合わせて一対のトランジスター231、232が電源電圧(VD−Gnd)で動作する。上述したように駆動信号COM−Aの電圧は最大で40ボルト程度であるので、セレクター223および差動増幅器221に対して高耐圧が要求される。その理由は、トランジスター231のゲート端子に信号Gt1を供給するとともに、トランジスター232のゲート端子に信号Gt2を供給する必要があるからである。
そこで次に、この点を改善した別構成に係る駆動回路(その4)について説明する。
In the drive circuit (No. 1, No. 2, and No. 3), the pair of
Next, a drive circuit (part 4) according to another configuration in which this point is improved will be described.
図13は、駆動回路(その4)を含む印刷装置(その2)の電気的な構成を示すブロック図である。この図に示される印刷装置(その2)が、図4に示した印刷装置(その1)と相違する点は、第1に、電圧増幅器115a、115bを有さない点である。このため、DAC113aの出力である小振幅の信号ainが駆動回路120aに供給されるとともに、DAC113bの出力である小振幅の信号binが駆動回路120bに供給される。また、相違点としては、第2に、データdAが駆動回路120aに、データdBが駆動回路120bに、それぞれ供給される点である。
FIG. 13 is a block diagram illustrating an electrical configuration of the printing apparatus (part 2) including the drive circuit (part 4). The printing apparatus (part 2) shown in this figure is different from the printing apparatus (part 1) shown in FIG. 4 in that it does not have
図14Aは、駆動回路(その4)の構成を示す図である。
この図に示されるように、駆動回路120aは、4つの基準電源Eと、差動増幅器221およびセレクター223に加えて、ゲートセレクター270a、270b、270c、270dと、セレクター280と、4つのトランジスター対と、抵抗素子R1、R2と、スイッチSwuと、コンデンサーC0とを含む。
FIG. 14A is a diagram illustrating a configuration of the drive circuit (part 4).
As shown in this figure, the
駆動回路(その4)では、電圧Eを出力する基準電源の4段直列接続によって電圧E、2E、3E、4Eがそれぞれ電圧VA、VB、VC、VDとして出力される。 In the drive circuit (No. 4), voltages E, 2E, 3E, and 4E are output as voltages V A , V B , V C , and V D by a four-stage series connection of reference power supplies that output the voltage E, respectively.
図15は、電圧VA、VB、VC、VDについて説明するための図である。
この図に示されるように、電圧Eを例えば10.5Vとしたとき、電圧VA、VB、VC、VDの各々は、それぞれ10.5V、21.0V、31.5V、42.0Vである。本実施形態では、電圧VA、VB、VC、VDで次のような電圧範囲が規定される。すなわち、電圧ゼロのグランドGnd以上電圧VA未満の範囲が第1範囲として規定され、電圧VA以上電圧VB未満の範囲が第2範囲として規定され、電圧VB以上電圧VC未満の範囲が第3範囲として規定され、電圧VC以上電圧VD未満の範囲が第4範囲として規定される。
FIG. 15 is a diagram for explaining the voltages V A , V B , V C , and V D.
As shown in this figure, when the voltage E is 10.5 V, for example, the voltages V A , V B , V C and V D are 10.5 V, 21.0 V, 31.5 V, 42. 0V. In the present embodiment, the following voltage ranges are defined by the voltages V A , V B , V C , and V D. That is, the range of less than the ground Gnd than voltage V A of the voltage zero is defined as the first range, the range of less than voltage V voltage higher than A V B is defined as a second range, the range of less than voltage V B over voltage V C Is defined as the third range, and a range between the voltage V C and the voltage V D is defined as the fourth range.
図14Aの説明に戻すと、差動増幅器221の負入力端(−)には小振幅の信号ainが供給される一方、正入力端(+)にはノードN3の電圧Out2が印加されている。このため、差動増幅器221は、電圧Out2から、入力である信号ainの電圧Vinを減算した差電圧を増幅して出力することになる。
なお、駆動回路(その4)における差動増幅器221は、駆動回路(その1)とは異なり、電源の高位側を電圧VAとしている。このため、差動増幅器221の出力電圧は、グランドGndから電圧VAまでの範囲となる。
Returning to the description of FIG. 14A, a small amplitude signal ain is supplied to the negative input terminal (−) of the
Note that the
セレクター280は、制御部110(図13参照)から供給されるデータdA(dB)から、信号ain(bin)の電圧Vinの範囲を判別して、当該判別の結果に応じて、それぞれ次のように選択信号Sa、Sb、Sc、Sdを出力する。
詳細には、セレクター280は、データdA(dB)で規定される電圧Vinが0V以上1.05V未満であると判別した場合、すなわち、電圧Vinを10倍で増幅したときの電圧が上記第1範囲に含まれる場合、選択信号SaのみをHレベルとし、他の選択信号Sb、Sc、SdをLレベルとする。また、セレクター280は、データdA(dB)で規定される電圧Vinが1.05V以上2.10V未満であると判別した場合、すなわち、電圧Vinを10倍で増幅したときの電圧が上記第2範囲に含まれる場合、選択信号SbのみをHレベルとし、他の選択信号Sa、Sc、SdをLレベルとする。同様に、セレクター280は、データdA(dB)で規定される電圧Vinが2.10V以上3.15V未満であると判別した場合、すなわち、電圧Vinを10倍で増幅したときの電圧が上記第3範囲に含まれる場合、選択信号ScのみをHレベルとし、他の選択信号Sa、Sb、SdをLレベルとし、当該電圧Vinが3.15V以上4.20V未満であると判別した場合、すなわち、電圧Vinを10倍で増幅したときの電圧が上記第4範囲に含まれる場合、選択信号SdのみをHレベルとし、他の選択信号Sa、Sb、ScをLレベルとする。
The
Specifically, the
ここで説明の便宜上、4つのトランジスター対について説明する。
この例において、4つのトランジスター対は、トランジスター231a、232aのペア、トランジスター231b、232bのペア、トランジスター231c、232cのペア、および、トランジスター231d、232dのペアによって構成される。
各トランジスター対のうち、ハイサイドのトランジスター231a、231b、231c、231dは、例えばPチャネル型の電界効果トランジスターであり、ローサイドのトランジスター232a、232b、232c、232dは、例えばNチャネル型の電界効果トランジスターである。
Here, for convenience of explanation, four transistor pairs will be described.
In this example, the four transistor pairs include a pair of
Of each transistor pair, the high-
トランジスター231aについては、ソース端子に電圧VAが印加され、ドレイン端子がノードN2に接続される。トランジスター232aについては、ソース端子がグランドGndに接地され、ドレイン端子がノードN2に共通に接続される。
同様に、トランジスター231b(231c、231d)については、ソース端子に電圧VB(VC、VD)が印加され、ドレイン端子がノードN2に接続される。トランジスター232b(232c、232d)については、ソース端子に電圧VA(VB、VC)が印加され、ドレイン端子がノードN2に共通に接続される。
As for the
Similarly, for the
なお、例えばトランジスター231aを第1ハイサイドトランジスターとし、トランジスター232aを第1ローサイドトランジスターとして、トランジスター231a、232aが第1トランジスター対とした場合、トランジスター231bが第2ハイサイドトランジスターとなり、トランジスター232bが第2ローサイドトランジスターとして、トランジスター231b、232bが第2トランジスター対となる。
For example, when the
詳細については後述するが、トランジスター231a、232aは、ゲートセレクター270aがイネーブルされたときに、電圧VAとグランドGndとを電源電圧として駆動信号を出力し、トランジスター231b、232bは、ゲートセレクター270bがイネーブルされたときに、電圧VBと電圧VAとを電源電圧として駆動信号を出力する。同様に、トランジスター231c、232cは、ゲートセレクター270cがイネーブルされたときに、電圧VCと電圧VBとを電源電圧として駆動信号を出力し、トランジスター231d、232dは、ゲートセレクター270dがイネーブルされたときに、電圧VDと電圧VCとを電源電圧として駆動信号を出力する構成となっている。
この構成では、トランジスター231a、232aの電源電圧、トランジスター231b、232bの電源電圧、トランジスター231c、232cの電源電圧、および、トランジスター231d、232dの電源電圧は、それぞれ10.5Vとなる。
Although details will be described later, when the
In this configuration, the power supply voltage of the
ゲートセレクター270aは、入力端Enbに供給された選択信号SaがHレベルになってイネーブルされたときに、セレクター223から出力される信号Gt1、Gt2をそれぞれレベルシフトして、トランジスター231a、232aのゲート端子に供給する。詳細には、ゲートセレクター270aは、イネーブルされたときに、信号Gt1の最低電圧から最高電圧までの範囲を、グランドGndから電圧VAまでの第1範囲にレベルシフトして、トランジスター231aのゲート端子に供給し、信号Gt2の最低電圧から最高電圧までの範囲を、上記第1範囲にレベルシフトして、トランジスター232aのゲート端子に供給する。
なお、ゲートセレクター270aに限っていえば、信号Gt1、Gt2の最低電圧から最高電圧までの範囲は第1範囲に一致しているので、イネーブルされたときに、信号Gt1、Gt2をそのままトランジスター231a、232aのゲート端子に供給する。
The
As far as the
ゲートセレクター270bは、イネーブルされたときに、信号Gt1の最低電圧から最高電圧までの範囲を、電圧VAから電圧VBまでの第2範囲にレベルシフトして、トランジスター231bのゲート端子に供給し、信号Gt2の最低電圧から最高電圧までの範囲を、上記第2範囲にレベルシフトして、トランジスター232bのゲート端子に供給する。すなわち、ゲートセレクター270bに限っていえば、イネーブルされたときに、信号Gt1、Gt2に10.5Vを上乗せして、トランジスター231b、232bのゲート端子に供給する。
When enabled, the
同様に、ゲートセレクター270cは、イネーブルされたときに、信号Gt1の最低電圧から最高電圧までの範囲を、電圧VBから電圧VCまでの第3範囲にレベルシフトして、トランジスター231cのゲート端子に供給し、信号Gt2の最低電圧から最高電圧までの範囲を、上記第3範囲にレベルシフトして、トランジスター232cのゲート端子に供給する。すなわち、ゲートセレクター270cに限っていえば、イネーブルされたときに、信号Gt1、Gt2に21.0Vを上乗せして、トランジスター231c、232cのゲート端子に供給する。
ゲートセレクター270dについても同様に、イネーブルされたときに、信号Gt1の最低電圧から最高電圧までの範囲を、電圧VCから電圧VDまでの第4範囲にレベルシフトして、トランジスター231dのゲート端子に供給し、信号Gt2の最低電圧から最高電圧までの範囲を、上記第4範囲にレベルシフトして、トランジスター232dのゲート端子に供給する。すなわち、ゲートセレクター270dに限っていえば、イネーブルされたときに、信号Gt1、Gt2に31.5Vを上乗せして、トランジスター231d、232dのゲート端子に供給する。
Similarly, when enabled, the
Similarly, when the
なお、ゲートセレクター270a、270b、270c、270dは、それぞれの入力端Enbに供給された選択信号がLレベルになってディセーブルされたとき、それぞれに対応する2つのトランジスターをそれぞれオフとさせる信号を出力する。すなわち、ゲートセレクター270a、270b、270c、270dは、ディセーブルにされると、信号Gt1を強制的にHレベルに変換し、信号Gt2を強制的にLレベルに変換する。
ここでいうH、Lレベルは、ゲートセレクター270a、270b、270c、270dのそれぞれにおける電源電圧の高位側電圧、低位側電圧である。例えば、ゲートセレクター270bは、電圧VBと電圧VAとを電源電圧とするので、高位側の電圧VBがHレベルであり、低位側の電圧VAがLレベルである。
Note that the
The H and L levels here are the high-side voltage and the low-side voltage of the power supply voltage in each of the
ノードN2は、抵抗素子R1を介して差動増幅器221の正入力端(+)に帰還される。この例では、便宜的に、差動増幅器221の正入力端(+)をノードN3と表記する一方、当該ノードN3の電圧をOut2と表記している。
ノードN3は、抵抗素子R2を介してグランドGndに接地される。このため、ノードN3の電圧Out2は、電圧Outの電圧を、抵抗素子R1、R2の抵抗値で規定される比、すなわち、R2/(R1+R2)で分圧した電圧となる。本実施形態において、降圧比は、1/10に設定される。換言すれば、電圧Out2は、電圧Outの1/10という関係にある。
The node N2 is fed back to the positive input terminal (+) of the
The node N3 is grounded to the ground Gnd via the resistance element R2. For this reason, the voltage Out2 of the node N3 is a voltage obtained by dividing the voltage Out2 by a ratio defined by the resistance values of the resistance elements R1 and R2, that is, R2 / (R1 + R2). In the present embodiment, the step-down ratio is set to 1/10. In other words, the voltage Out2 is 1/10 of the voltage Out.
また、図14Aの駆動回路(その4)では、図12Aに示した駆動回路(その2)と同様に、スイッチSwuと抵抗素子Ruとが電源電圧の高位側電圧VDの給電線とノードN2との間において電気的に直列に接続されている。一方で、ノードN2のプルダウンは、図14Aに示される駆動回路(その4)では、ノードN2の電圧Outを降圧して差動増幅器221に帰還する抵抗素子R1、R2が担っている。逆にいえば、駆動回路(その4)における抵抗素子R1、R2は、ノードN2をプルダウンする機能と、電圧Outを降圧して差動増幅器221に帰還する機能との双方を担っている。
Further, in the driving circuit of FIG. 14A (Part 4), like the drive circuit (2) shown in FIG. 12A, the feed line of the high-potential voltage V D of the switch Swu and the resistance element Ru is the power supply voltage and a node N2 Are electrically connected in series. On the other hand, the pull-down of the node N2 is performed by the resistance elements R1 and R2 that step down the voltage Out of the node N2 and feed back to the
ダイオードd1、d2は逆流防止用である。ダイオードd1の順方向は、トランジスター231a、231b、231cのドレイン端子からノードN2に向かう方向であり、ダイオードd2の順方向は、ノードN2からトランジスター231b、231c、231dのドレイン端子に向かう方向である。
なお、ノードN2の電圧Outは電圧VDよりも高くならないので、逆流を考慮する必要がない。このため、トランジスター231dに対してダイオードd1は設けられていない。同様にノードN2の電圧Outは電圧ゼロのグランドGndよりも低くならないので、トランジスター232aに対してダイオードd2は設けられていない。
The diodes d1 and d2 are for backflow prevention. The forward direction of the diode d1 is a direction from the drain terminals of the
Note that since the voltage Out at the node N2 does not become higher than the voltage V D , there is no need to consider backflow. For this reason, the diode d1 is not provided for the
次に、駆動回路(その4)の動作を、駆動信号COM−Aを出力する場合を例にとって説明する。 Next, the operation of the drive circuit (No. 4) will be described by taking as an example the case where the drive signal COM-A is output.
図16は、駆動回路(その4)の動作を説明するための図である。この図に示されるように、また上述したように信号ainは、駆動信号COM−Aの相似形であるが、DAC113aによりアナログ変換した直後の小振幅の信号であって、駆動信号COM−Aの電圧の1/10の関係にある。
このため、電圧VA、VB、VC、VDで規定される第1範囲から第4範囲までを、信号ainの電圧範囲に換算する場合、電圧VA/10、VB/10、VC/10、VD/10で規定される。詳細には、信号ainについては、0V以上電圧VA/10(=1.05V)未満の範囲が第1範囲に相当し、電圧VA/10以上電圧VB/10(=2.10V)未満の範囲が第2範囲に相当し、電圧VB/10以上電圧VC/10(=3.15V)未満の範囲が第3範囲に相当し、電圧VC/10以上電圧VD/10(=4.20V)未満の範囲が第4範囲に相当する。
FIG. 16 is a diagram for explaining the operation of the drive circuit (part 4). As shown in this figure and as described above, the signal ain is similar to the drive signal COM-A, but is a signal having a small amplitude immediately after analog conversion by the
Therefore, when converting the first range to the fourth range defined by the voltages V A , V B , V C , and V D into the voltage range of the signal ain, the voltages V A / 10, V B / 10, It is defined by V C / 10 and V D / 10. In particular, for the signal ain, the range of the voltage V A /10(=1.05V) less than 0V corresponds to a first range, the voltage V A / 10 or more voltage V B /10(=2.10V) The range less than the voltage corresponds to the second range, and the range less than the voltage V B / 10 and the voltage V C / 10 (= 3.15 V) corresponds to the third range, and the voltage V C / 10 and the voltage V D / 10 The range less than (= 4.20V) corresponds to the fourth range.
まず、セレクター280は、電圧Vinがタイミングt1よりも前において第3範囲であるとデータdAから判別した場合、選択信号ScのみをHレベルとし、他の選択信号Sa、Sb、SdをLレベルとするので、ゲートセレクター270cがイネーブルされ、他のゲートセレクター270a、270b、270dがディセーブルされる。したがって、この場合、トランジスター231c、232cが、電源電圧として電圧VC、VBを用いて駆動信号COM−Aを出力することになる。
First, when the
次に、電圧Vinがタイミングt1からタイミングt2までの期間にわたって第2範囲となったとき、セレクター280は、選択信号SbのみをHレベルとし、他の選択信号Sa、Sc、SdをLレベルとするので、ゲートセレクター270bがイネーブルされ、他のゲートセレクター270a、270c、270dがディセーブルされる。したがって、この場合、トランジスター231b、232bが電源電圧として電圧VB、VAを用いて駆動信号COM−Aを出力することになる。
電圧Vinがタイミングt2からタイミングt3までの期間にわたって第1範囲となったとき、セレクター280は、選択信号SaのみをHレベルとし、この結果、ゲートセレクター270aのみがイネーブルされるので、トランジスター231a、232aが電源電圧として電圧VA、グランドGndを用いて駆動信号COM−Aを出力することになる。
Next, when the voltage Vin is in the second range over the period from the timing t1 to the timing t2, the
When the voltage Vin is in the first range over the period from the timing t2 to the timing t3, the
以降については簡単に説明すると、タイミングt3からタイミングt4までの期間では、ゲートセレクター270bのみがイネーブルされるので、トランジスター231b、232bが電源電圧として電圧VB、VAを用い、タイミングt4からタイミングt5までの期間では、ゲートセレクター270cのみがイネーブルされるので、トランジスター231c、232cが電源電圧として電圧VC、VBを用い、タイミングt5からタイミングt6までの期間では、ゲートセレクター270dのみがイネーブルされるので、トランジスター231d、232dが電源電圧として電圧VD、VCを用い、タイミングt6からは、ゲートセレクター270cのみがイネーブルされるので、トランジスター231c、232cが電源電圧として電圧VC、VBを用いて、それぞれ駆動信号COM−Aを出力することになる。
The following is a brief description. Since only the
一方、ノードN3の電圧Out2は、電圧Outの1/10なので、差電圧を求めるにあたって両者のスケールが揃えられている。 On the other hand, since the voltage Out2 at the node N3 is 1/10 of the voltage Out, the scales of the two are aligned when obtaining the difference voltage.
駆動回路(その4)では、信号ainの電圧Vinに応じてゲートセレクター270a、270b、270c、270dのいずれかがイネーブルされるとともに、イネーブルされたいずれか1つのゲートセレクターに対応するトランジスター対によって、電圧Outを1/10に降圧した電圧Out2が電圧Vinに追従するような動作、逆にいえば、電圧Vinに対して電圧Outが10倍となるように動作が実行される。
In the drive circuit (part 4), one of the
例えば、電圧Out2が電圧Vinに追従するような動作は、電圧Vinが第1範囲に相当する場合であれば、ゲートセレクター270aがイネーブルされるので、トランジスター231a、232aによって実行される。同様に、電圧Out2が電圧Vinに追従するような動作は、電圧Vinが第2範囲に相当する場合であれば、ゲートセレクター270bがイネーブルされるので、トランジスター231b、232bによって、電圧Vinが第3範囲に相当する場合であれば、ゲートセレクター270cがイネーブルされるので、トランジスター231c、232cによって、電圧Vinが第4範囲に相当する場合であれば、ゲートセレクター270dがイネーブルされるので、トランジスター231d、232dによって、それぞれ実行される。
For example, the operation in which the voltage Out2 follows the voltage Vin is executed by the
信号ainの電圧Vinについては、第1範囲から第4範囲までにおいて隣り合う領域を跨ぐ(移行)場合がある。例えば図16でいえば、電圧Vinは、タイミングt1において第3範囲から第2範囲へと移行する。電圧Vinが第3範囲であれば、ゲートセレクター270cがイネーブルされるので、トランジスター231c、232cによって、当該電圧Vinに対して電圧Outが10倍となるように制御される。タイミングt1において電圧Vinが第3範囲から第2範囲に移行したとき、ゲートセレクター270cがディセーブルになり、ゲートセレクター270bがイネーブルされるので、トランジスター231b、232bによって、電圧Out2が電圧Vinに追従するように制御される。
ここでは、電圧Vinが第3範囲から第2範囲へと移行する場合を例にとって説明したが、他の場合でも同様であり、例えば第2範囲から第1範囲への移行であれば、ゲートセレクター270bがディセーブルになり、ゲートセレクター270aがイネーブルされるので、トランジスター231a、232aによって、引き続き電圧Out2が電圧Vinに追従するように制御される。
The voltage Vin of the signal ain may straddle (transition) adjacent regions in the first range to the fourth range. For example, referring to FIG. 16, the voltage Vin shifts from the third range to the second range at the timing t1. If the voltage Vin is in the third range, the
Here, the case where the voltage Vin shifts from the third range to the second range has been described as an example, but the same applies to other cases. For example, when the voltage Vin shifts from the second range to the first range, the gate selector Since 270b is disabled and the
駆動回路(その4)にはトランジスター対が4組存在するが、動作しているトランジスター対は、常に1組であり、他のトランジスター対はオフしているので、低消費電力化を図ることができる。また、駆動回路(その4)によれば、差動増幅器221およびセレクター223については、電源としては比較的低い電圧(VA−Gnd)で動作するので、素子サイズの肥大化などを抑制することができる。
Although there are four transistor pairs in the drive circuit (part 4), the number of operating transistor pairs is always one and the other transistor pairs are off, so that low power consumption can be achieved. it can. In addition, according to the drive circuit (part 4), the
図14Bは、駆動回路(その5)を示す図である。この駆動回路(その5)は、駆動回路(その3)と同様に、プルアップを無効化するスイッチSwuに加えて、プルダウンを無効化するスイッチSwdを設けた構成である。駆動回路(その5)によれば、貫通電流が流れないので、駆動回路(その4)と比較して、さらに低消費電力化を図ることができる。 FIG. 14B is a diagram illustrating a drive circuit (part 5). Similar to the drive circuit (part 3), this drive circuit (part 5) has a configuration in which a switch Swd for invalidating the pull-down is provided in addition to the switch Swu for invalidating the pull-up. According to the drive circuit (No. 5), since no through current flows, the power consumption can be further reduced as compared with the drive circuit (No. 4).
図14Aの駆動回路(その4)や図14Bの駆動回路(その5)における差動増幅器221およびセレクター223について、比較的高い電圧で動作することが許容されるのであれば、次のような駆動回路(その6)でも良い。
If the
図17は、駆動回路(その6)を含む印刷装置(その3)の電気的な構成を示すブロック図である。この図に示される印刷装置(その3)が図13に示した印刷装置(その2)と相違する点は、DAC113a、113bを有さない点である。ただし、次に説明するように、DACおよび電圧増幅器に相当する回路が駆動回路120a(120b)の側に設けられている。
FIG. 17 is a block diagram illustrating an electrical configuration of the printing apparatus (part 3) including the drive circuit (part 6). The printing apparatus (part 3) shown in this figure is different from the printing apparatus (part 2) shown in FIG. 13 in that the DACs 113a and 113b are not provided. However, as will be described below, a circuit corresponding to a DAC and a voltage amplifier is provided on the
図18は、駆動回路(その6)の構成を示す図である。この図に示される駆動回路(その6)が図14Bに示した駆動回路(その5)と相違する主な点は、第1に、駆動信号COM−Aを出力する駆動回路120aでいえば、データdAをアナログで小振幅の信号ainに変換するDAC293aと、信号ainの電圧を例えば10倍に増幅して大振幅の信号Ainとして出力する電圧増幅器295aとを備える点と、第2に、トランジスター対のそれぞれに対応して差動増幅器とセレクターとのセットが設けられる点と、第3に、抵抗素子R1、R2を有しない点である。
FIG. 18 is a diagram showing the configuration of the drive circuit (No. 6). The main difference between the drive circuit (No. 6) shown in this figure and the drive circuit (No. 5) shown in FIG. 14B is, firstly, in the
第1の点について説明すると、上述したように、DAC293aは図4におけるDAC113aに相当し、電圧増幅器295aは図4における電圧増幅器115aに相当する。
このため、DAC113aは、デジタルのデータdAをアナログで小振幅の信号ainに変換し、電圧増幅器295aは、当該信号ainの電圧を例えば10倍に増幅して、大振幅の信号Ainとして出力する。
The first point will be described. As described above, the
For this reason, the
第2の点について説明すると、トランジスター231a、232aの対に対応して差動増幅器221aおよびセレクター223aが設けられ、トランジスター231b、232bの対に対応して差動増幅器221bおよびセレクター223bが設けられ、トランジスター231c、232cの対に対応して差動増幅器221cおよびセレクター223cが設けられ、トランジスター231d、232dの対に対応して差動増幅器221dおよびセレクター223dが設けられている。
The second point will be described. A
差動増幅器221a、221b、221c、222dは、図10における差動増幅器221と同様であり、電源の高位側を電圧VDとし、低位側をグランドGndとして、出力である駆動信号COM−Aの電圧Outから、入力である大振幅の信号Ainの電圧Vinを減算した差電圧を増幅して出力する。
駆動回路(その6)では、ノードN2の電圧Outを降圧して帰還する必要がないので、図14Aで示される駆動回路(その4)の抵抗素子R1、R2が廃止されている。ただし、ノードN2をプルダウンするために、抵抗素子RdがスイッチSwとともに設けられている。
In the drive circuit (No. 6), it is not necessary to step down and feed back the voltage Out at the node N2, so that the resistance elements R1 and R2 of the drive circuit (No. 4) shown in FIG. 14A are eliminated. However, a resistor element Rd is provided together with the switch Sw in order to pull down the node N2.
セレクター223a、223b、223c、223dは、図10におけるセレクター223と同様に、信号OCaがLレベルであれば、差動増幅器の出力信号を選択して、ハイサイドトランジスター側に出力するとともに、ローサイドトランジスターをオフにする信号を、当該ローサイドトランジスター側に出力する一方、信号OCaがHレベルであれば、差動増幅器の出力信号を選択して、ローサイドトランジスター側に出力するとともに、ハイサイドトランジスターをオフにする信号を、当該ハイサイドトランジスター側に出力する。
Similarly to the
なお、駆動回路(その6)におけるゲートセレクター270a、270b、270c、270dは、駆動回路(その4、その5)と比較してレベルシフトする機能を有さず、単にイネーブルされたときに、対応するトランジスターのゲート端子の各々に、対応するセレクターの出力信号をそれぞれ供給する一方、ディセーブルされたときに、対応するトランジスターのゲート端子の各々に、当該トランジスターのそれぞれをオフする信号をそれぞれ供給する。
Note that the
また、駆動回路(その6)には、駆動回路(その5)と同様に、NOT回路291、スイッチSwdが設けられている。スイッチSwdは、抵抗素子Rdとともに、ノードN2とグランドGndとの間において電気的に直列に接続され、信号OcaをNOT回路291により論理反転した信号がHレベルであればオンし、Lレベルであればオフする。このため、スイッチSwu、Swdは、互いに排他的にオンオフする。
Further, the drive circuit (No. 6) is provided with a
駆動回路(その6)によれば、電圧Outが、電圧Ainの電圧に追従するように制御される。この制御に際して、駆動回路(その6)では、駆動回路(その4、その5)と同様に、トランジスター対が4組存在するが、動作しているトランジスター対は、常に1組であり、他のトランジスター対はオフしているので、低消費電力化を図ることができる。
また、駆動回路(その6)によれば、スイッチSwu、Swdが互いに排他的にオンオフするので、電源の高位側電圧VDおよびグランドGndの間において抵抗素子R1、R2を介して貫通電流が流れない。このため、さらなる低消費電力化を図ることができる。
According to the drive circuit (No. 6), the voltage Out is controlled to follow the voltage Ain. In this control, in the drive circuit (No. 6), there are four transistor pairs as in the case of the drive circuit (No. 4, No. 5). However, the operating transistor pair is always one set. Since the transistor pair is off, low power consumption can be achieved.
Further, according to the driving circuit (Part 6), the switch SWU, since Swd is exclusively turned on and off each other, through current through the resistor element R1, R2 between the high side voltage V D and ground Gnd of the power flow Absent. For this reason, further reduction in power consumption can be achieved.
駆動回路(その4、その5、その6)において、セレクター280は、アナログ変換前のデータdA(dB)によって電圧Vinが第1範囲から第4範囲までのいずれかに含まれるかを判別する構成としたが、多少精度や遅延が発生するものの、アナログ変換後の信号ain(bin)で判別しても良い。
このため、トランジスター対を元駆動信号に基づく信号に応じて選択する、といった場合の当該信号には、データdA(dB)の場合もあるし、当該データdA(dB)をアナログ変換した信号ain(bin)の場合もあるし、データdA(dB)と信号ain(bin)とを重み付けした信号の場合もある。
なお、4つのトランジスター対については、元駆動信号に基づく信号に応じてセレクター280によって選択されるとともに、選択されたトランジスター対から駆動信号COM−Aが出力される一方、非選択としたトランジスター対がゲートセレクターによってオフにさせられるので、セレクター280およびゲートセレクター270a、270b、270c、270dをトランジスター対切替部として概念することができる。
In the drive circuit (No. 4, No. 5, and No. 6), the
For this reason, the signal when the transistor pair is selected according to the signal based on the original drive signal may be data dA (dB), or the signal ain (analog converted from the data dA (dB)). bin) or a signal obtained by weighting data dA (dB) and signal ain (bin).
The four transistor pairs are selected by the
駆動回路(その4、その5、その6)において、トランジスター対のセット数をそれぞれ「4」としたが、「2」以上であれば良い。セット数が多くなるにつれて、各基準電源Eの電圧を低く抑えることができる。
また、駆動回路(その4、その5、その6)において、電圧VA、VB、VC、VDについて、電圧Eを出力する基準電源の4段直列接続(図15参照)によって出力する構成としたので、各電圧セットにおける高位側電圧と低位側電圧との差を電圧E(=10.5V)で揃えたが、不揃いとした構成でも良い。
電圧範囲については、第1範囲から第4範囲までのうち、隣り合う範囲については一部重複させても良い。
なお、セレクター280がアナログ変換後の信号ain(bin)で判別しても良い点や、トランジスター対のセット数が「2」以上であれば良い点等については、後述する駆動回路(その10、その11、その12)でも同様に適用可能である。
In the drive circuit (No. 4, No. 5, and No. 6), the number of transistor pairs is set to “4”, but it may be “2” or more. As the number of sets increases, the voltage of each reference power source E can be kept low.
In the drive circuit (No. 4, No. 5, and No. 6), the voltages V A , V B , V C , and V D are output by a four-stage series connection of reference power sources that output the voltage E (see FIG. 15). Since the configuration is adopted, the difference between the high-order side voltage and the low-order side voltage in each voltage set is aligned with the voltage E (= 10.5 V).
As for the voltage range, adjacent ranges may be partially overlapped from the first range to the fourth range.
Note that the points that the
さて、駆動回路(その4、その5、その6)では、4組のトランジスター対のうち、データdA(dB)等に応じていずれかを選択する構成としたが、次の駆動回路(その7、その8)のように、1組のトランジスター対で電源電圧をデータdA(dB)等に応じて切り替える構成も可能である。 In the drive circuit (No. 4, No. 5, and No. 6), one of the four transistor pairs is selected according to the data dA (dB) or the like. As in 8), a configuration in which the power supply voltage is switched according to data dA (dB) or the like with a single transistor pair is also possible.
なお、駆動回路(その7)を含む印刷装置の電気的な構成を示すブロック図については、図17の印刷装置(その3)と同様である。すなわち、制御部110から、データdAおよび信号OCaが駆動回路120aに供給されるとともに、データdBおよび信号OCbが駆動回路120bに供給される構成となっている。
The block diagram showing the electrical configuration of the printing apparatus including the drive circuit (part 7) is the same as that of the printing apparatus (part 3) in FIG. In other words, the
図19は、駆動回路(その7)の構成を示す図である。この図に示されるように、駆動信号COM−Aを出力する駆動回路(その7)は、単位回路200、DAC293a、電圧増幅器295aおよび電圧切替器300を含む。
このうち、DAC293aは、デジタルのデータdAをアナログで小振幅の信号ainに変換し、電圧増幅器295aは、当該信号ainの電圧を例えば10倍に増幅して大振幅の信号Ainとして出力する。
FIG. 19 is a diagram showing the configuration of the drive circuit (No. 7). As shown in this figure, the drive circuit (No. 7) that outputs the drive signal COM-A includes a
Among them, the
電圧切替器(電源電圧切替部)300は、データdAに応じて、電圧セット(VA、Gnd)、(VB、VA)、(VC、VB)または(VD、VC)のいずれかを選択し、当該選択した電圧セットを単位回路200の電源電圧(VH、VL)として給電するものである。
詳細には、電圧切替器300は、電圧選択器350と、スイッチS−AH、S−ALの組と、スイッチS−BH、S−BLの組と、スイッチS−CH、S−CLの組と、スイッチS−DH、S−DLの組と、を含み、電圧選択器350がデータdAに応じて選択信号Sel-A、Sel-B、Sel-C、Sel-Dを次のように出力する。
The voltage switching device (power supply voltage switching unit) 300 is set according to the data dA by setting the voltage (V A , Gnd), (V B , V A ), (V C , V B ) or (V D , V C ). Is selected, and the selected voltage set is supplied as a power supply voltage (V H , V L ) for the
Specifically, the
すなわち、電圧選択器350は、データdAをアナログ変換して電圧増幅した信号Ainの電圧が第1範囲になる場合、選択信号Sel-AをHレベルとし、選択信号Sel-B、Sel-C、Sel-DをLレベルとし、信号Ainの電圧が第2範囲になる場合、選択信号Sel-BをHレベルとし、選択信号Sel-A、Sel-C、Sel-DをLレベルとし、信号Ainの電圧が第3範囲になる場合、選択信号Sel-CをHレベルとし、選択信号Sel-A、Sel-B、Sel-DをLレベルとし、信号Ainの電圧が第4範囲になる場合、選択信号Sel-DをHレベルとし、選択信号Sel-A、Sel-B、Sel-CをLレベルとする。
That is, the
スイッチS−AH、S−ALは、選択信号Sel-AがHレベルのときにオンするものであり、スイッチS−AHの一端には電圧VAが印加され、スイッチS−ALの一端は電圧ゼロのグランドGndに接地されている。スイッチS−BH、S−BLは、選択信号Sel-BがHレベルのときにオンするものであり、スイッチS−BHの一端には電圧VBが印加され、スイッチS−BLの一端には電圧VAが印加されている。スイッチS−CH、S−CLは、選択信号Sel-CがHレベルのときにオンするものであり、スイッチS−CHの一端には電圧VCが印加され、スイッチS−BLの一端には電圧VBが印加されている。スイッチS−DH、S−DLは、選択信号Sel-DがHレベルのときにオンするものであり、スイッチS−DHの一端には電圧VDが印加され、スイッチS−BLの一端には電圧VCが印加されている。 The switches S-AH and S-AL are turned on when the selection signal Sel-A is at the H level. The voltage VA is applied to one end of the switch S-AH, and the one end of the switch S-AL is a voltage. Grounded to zero ground Gnd. Switch S-BH, S-BL are those selection signal Sel-B is turned on when the H-level, the one end of the switch S-BH voltage V B is applied, to one end of the switch S-BL is Voltage VA is applied. Switch S-CH, S-CL is for selecting signal Sel-C is turned on when the H-level, the one end of the switch S-CH voltage V C is applied to one end of the switch S-BL is Voltage V B is applied. The switches S-DH and S-DL are turned on when the selection signal Sel-D is at the H level. The voltage V D is applied to one end of the switch S-DH, and the switch S-BL has one end voltage V C is applied.
スイッチS−AH、S−BH、S−CH、S−DHの他端は、共通接続されるとともに、これらのスイッチのいずれかのオンによって選択された電圧が単位回路200に電源の高位側電圧VHとして給電される。同様にスイッチS−AL、S−BL、S−CL、S−DLの他端は、共通接続されるとともに、これらのスイッチのいずれかのオンによって選択された電圧が単位回路200に電源の低位側電圧VLとして給電される。
The other ends of the switches S-AH, S-BH, S-CH, and S-DH are connected in common, and the voltage selected by turning on any of these switches is supplied to the
したがって、単位回路200の電源電圧(VH、VL)は、信号Ainの電圧に応じて次のようになる。すなわち、電源電圧(VH、VL)は、信号Ainの電圧が第1範囲の場合に電圧セット(VA、Gnd)となり、第2範囲の場合に電圧セット(VB、VA)となり、第3範囲の場合に電圧セット(VC、VB)となり、第4範囲の場合に電圧セット(VD、VC)となる。
Therefore, the power supply voltages (V H , V L ) of the
図20は、駆動回路(その7)における単位回路200の構成を示す図である。この図に示される単位回路200は、図12Bに示される駆動回路(その3)とほぼ同様であり、相違点は、トランジスター231のソース端子に、高位側電圧VHが印加されるとともに、トランジスター232のソース端子に、低位側電圧VLが印加される点である。
すなわち、トランジスター対の電源電圧が相違するだけであり、ノードN2の電圧Outを、トランジスター231、232が、電源電圧の範囲にある電圧Vinに追従するように制御する点については共通である。ここで、電圧Vinが、現状の電圧VH以上高くなる場合、電圧VH、VLとして1段高いセットに切り替えられる一方、電圧VLより低くなる場合、電圧VH、VLとして1段低いセットに切り替えられる。このため、駆動回路(その7)によれば、信号Ainの電圧Vinが、グランドGndから電圧VDまでの範囲にわたる場合、電圧切替器300によって、当該電圧Vinに応じた電圧VH、VLのセットを切り替えられながら、単位回路200によって、ノードN2の電圧Outが電圧Vinに追従するように制御されることになる。
FIG. 20 is a diagram illustrating the configuration of the
That is, the only difference is the power supply voltage of the transistor pair, and the common point is that the voltage Out at the node N2 is controlled so that the
また、駆動回路(その7)によれば、スイッチSwu、Swdが互いに排他的にオンオフするので、電源の高位側電圧VDおよびグランドGndの間において抵抗素子R1、R2を介した貫通電流が抑えられ、これにより低消費電力化が図られる。 Further, according to the driving circuit (Part 7), the switch SWU, since Swd is exclusively turned on and off each other, through current through the resistor element R1, R2 between the high side voltage V D and ground Gnd of the power supply suppresses As a result, low power consumption can be achieved.
駆動信号COM−Aの電圧Outは0〜40V程度で振幅するので、電圧セットを切り替えない構成であれば、単位回路200における電源電圧も40V程度必要となり、高コスト化や、回路規模の肥大化を招く。
これに対して、駆動回路(その7)によれば、データdA(電圧Vin)に応じて電圧セットが切り替えられて、単位回路200の電源電圧として給電される。このため、本実施形態では、0〜40V程度の電圧Outを出力するのにもかかわらず、単位回路200における電源電圧は、10.5Vに抑えられるので、高コスト化や、回路規模の肥大化を防ぐことができる。
Since the voltage Out of the drive signal COM-A swings at about 0 to 40V, if the voltage set is not switched, the power supply voltage in the
On the other hand, according to the drive circuit (part 7), the voltage set is switched according to the data dA (voltage Vin), and power is supplied as the power supply voltage of the
図21は、駆動回路(その8)を含む印刷装置(その4)の電気的な構成を示すブロック図である。この図に示される印刷装置(その4)が図17に示した印刷装置(その3)と相違する点は、印刷データSIを含む制御信号Ctrが駆動回路120a、120bにそれぞれ供給される点である。
FIG. 21 is a block diagram illustrating an electrical configuration of the printing apparatus (part 4) including the drive circuit (part 8). The printing apparatus (part 4) shown in this figure is different from the printing apparatus (part 3) shown in FIG. 17 in that a control signal Ctr including print data SI is supplied to the
図22は、駆動回路(その8)の構成を示す図である。この図に示される駆動回路(その8)が図19に示した駆動回路(その7)と相違する主な点は、電圧切替器300における電圧選択器350に、印刷データSIが供給される点である。
FIG. 22 is a diagram showing the configuration of the drive circuit (No. 8). The main difference between the drive circuit (No. 8) shown in FIG. 19 and the drive circuit (No. 7) shown in FIG. 19 is that the print data SI is supplied to the
この点について詳述すると、駆動回路(その8)における電圧選択器350は、データdA(電圧Out)に応じて選択信号Sel-A、Sel-B、Sel-C、Sel-DのいずれかをHレベルで出力する点で駆動回路(その7)と同様であるが、印刷データSIから容量性負荷の大きさを推定し、選択信号Sel-A、Sel-B、Sel-C、Sel-Dを、推定した容量性負荷の大きさに応じた遅延量で切り替える。
なお、電圧選択器350のおける推定は、例えば次のようなものである。
すなわち、電圧選択器350は、選択制御部510(図6参照)におけるシフトレジスタ512およびラッチ回路514と同様な回路によって、制御部110からの制御信号Ctrに含まれる印刷データSIをラッチするとともに、当該ラッチした印刷データSIを解析し、印刷周期Taの期間T1、T2のそれぞれにおいて駆動信号COM−Aが一端に印加される圧電素子Pztの個数を求めることによって容量性負荷の大きさを推定する。
また、ここでいう遅延量とは、選択信号の論理レベルを切り替えるタイミングでの遅れ時間をいう。
This point will be described in detail. The
In addition, the estimation in the
That is, the
The delay amount here refers to a delay time at the timing of switching the logic level of the selection signal.
駆動信号COM−Aを出力する駆動回路120aにおいて、例えば、印刷周期Taの期間T1でヘッドユニット3における全ノズルで大または中ドットを形成する場合、駆動信号COM−Aがすべての圧電素子Pztの一端に印加されるので、負荷が最大となる一方で、全ノズルで小ドットを形成または非記録とする場合であれば、駆動信号COM−Aが選択されないので、負荷が最小(ゼロ)となる。同様なことは、駆動信号COM−Bを出力する駆動回路120bについても言うことができる。
すなわち、駆動回路120a(120b)における容量性の負荷は、印刷データSIで規定される印刷内容によって大きく変動する。
In the
That is, the capacitive load in the
ノードN2から圧電素子Pztの一端までの経路には、フレキシブルフラットケーブル190(図1参照)や選択部520のトランスファーゲート524a、524b(図8参照)が含まれるので、インダクタンス成分や抵抗成分などが存在する。
このため、圧電素子Pztの容量や、インダクタンス成分、抵抗成分などで形成される積分回路によって、最終的に圧電素子Pztの一端に印加される駆動信号COM−A(COM−B)の波形が鈍る。この波形の鈍りの程度は、選択される圧電素子Pztの個数が多くなるにつれて、すなわち容量性負荷が大きくなるにつれて、酷くなり(大きくなり)、信号Ain(Bin)に対して、圧電素子Pztの一端に印加される駆動信号COM−A(COM−B)が遅延することになる。
このため、駆動信号COM−A(COM−B)の遅延を想定していない構成では、当該駆動信号COM−A(COM−B)の目標電圧と電圧切替器300で選択される電圧セットとが不整合となり、波形を歪ませる可能性が高くなる。
The path from the node N2 to one end of the piezoelectric element Pzt includes the flexible flat cable 190 (see FIG. 1) and the
For this reason, the waveform of the drive signal COM-A (COM-B) that is finally applied to one end of the piezoelectric element Pzt is blunted by the integration circuit formed by the capacitance, inductance component, resistance component, and the like of the piezoelectric element Pzt. . The degree of blunting of the waveform becomes more severe (increased) as the number of selected piezoelectric elements Pzt increases, that is, as the capacitive load increases, and the piezoelectric element Pzt is increased with respect to the signal Ain (Bin). The drive signal COM-A (COM-B) applied to one end is delayed.
For this reason, in the configuration in which the delay of the drive signal COM-A (COM-B) is not assumed, the target voltage of the drive signal COM-A (COM-B) and the voltage set selected by the
駆動回路(その8)では、電圧選択器350が、選択信号Sel-A、Sel-B、Sel-C、Sel-Dの遅延量を、制御信号Ctrに含まれる印刷データSIから推定される容量性負荷が大きくなるにつれて大きくする。このため、電圧セットが、駆動信号COM−A(COM−B)の遅延に合わせて切り替えられるので、上記不整合が是正される結果、波形歪みを抑えることができる。
In the drive circuit (No. 8), the
なお、切替の遅延については、電圧セットを切り替える場合を例にとって説明したが、トランジスター対を切り替える駆動回路(その4、その5、その6)にも適用可能である。駆動回路(その4、その5、その6)に適用する場合、特に図示しないが、例えばセレクター280に印刷データSIを供給して、当該セレクター280が、当該印刷データSIから容量性負荷の大きさを推定して、イネーブルするゲートセレクターを切り替えるタイミングを遅延させる構成とすれば良い。
Note that the switching delay has been described by taking the case where the voltage set is switched as an example, but the switching delay can also be applied to drive circuits (part 4,
上述したように、駆動回路120a(120b)における容量性負荷は、印刷データSIで規定される印刷内容によって大きく変動する。一方で、駆動回路120a(120b)においては、ノードN2における電圧Outが差動増幅器221の正入力端(+)に帰還される構成となっているので、上記負荷の変動によって位相回転量が大きく変化し、条件次第で異常発振することになり、安定性に欠ける。
そこで、この点を改善した駆動回路(その9)について説明する。なお、この駆動回路(その9)が適用される印刷装置は、図21で示した印刷装置(その4)であり、印刷データSIを含む制御信号Ctrが駆動回路120a、120bに供給される構成となっている。
As described above, the capacitive load in the
Therefore, a drive circuit (No. 9) that improves this point will be described. Note that the printing apparatus to which the drive circuit (No. 9) is applied is the printing apparatus (No. 4) shown in FIG. 21, and the control signal Ctr including the print data SI is supplied to the
図23は、駆動回路(その9)の構成を示す図である。この図に示される駆動回路(その9)が図22に示した駆動回路(その8)構成と相違する点は、印刷データSIを含む制御信号Ctrが電圧切替器300ではなく、単位回路200に供給される点である。
FIG. 23 is a diagram showing the configuration of the drive circuit (No. 9). The drive circuit (No. 9) shown in this figure is different from the drive circuit (No. 8) shown in FIG. 22 in that the control signal Ctr including the print data SI is not sent to the
図24は、駆動回路(その9)における単位回路200の構成を示す図である。この図に示される単位回路が図22に示した単位回路と相違する点は、解析部260およびスイッチSwcを有する点である。
スイッチSwcは、コンデンサーC0の他端とグランドGndとの間に介挿されて、解析部260から出力される信号SctrがHレベルであればオンし、当該信号SctrがLレベルであればオフする。なお、スイッチSwcは、ノードN2とコンデンサーC0の一端との間に介挿されても良い。
FIG. 24 is a diagram illustrating a configuration of the
The switch Swc is inserted between the other end of the capacitor C0 and the ground Gnd, and is turned on when the signal Sctr output from the
解析部260は、第1に、制御部110からの制御信号Ctrに含まれる印刷データSIをラッチし、第2に、当該ラッチした印刷データSIを解析し、印刷周期Taの期間T1、T2のそれぞれにおいて駆動信号COM−Aが一端に印加される圧電素子Pztの個数を求めて、当該個数に応じて信号Sctrを出力する。具体的には、解析部260は、例えば期間T1(T2)において駆動信号COM−Aが一端に印加される圧電素子Pztの個数が、例えば「0」から「m/2」(mの半分)までの範囲にあれば、タイミング信号で規定される当該期間T1(T2)において信号SctrをHレベルで出力し、当該圧電素子Pztの個数がそれ以外の範囲にあれば、信号SctrをLレベルで出力する。
ここで、信号SctrがHレベルであれば、スイッチSwcがオンするので、コンデンサーC0の他端がグランドGndに電気的に接続(有効化)されて、圧電素子Pztと並列化される。一方、信号SctrがLレベルであれば、スイッチSwcがオフするので、コンデンサーC0の他端がグランドGndから切り離されて、当該コンデンサーC0が無効化される。
The
Here, if the signal Sctr is at the H level, the switch Swc is turned on, so that the other end of the capacitor C0 is electrically connected (validated) to the ground Gnd and paralleled with the piezoelectric element Pzt. On the other hand, if the signal Sctr is at the L level, the switch Swc is turned off, so that the other end of the capacitor C0 is disconnected from the ground Gnd, and the capacitor C0 is invalidated.
1個のヘッドユニット3におけるm個の圧電素子Pztを仮にすべて並列接続したときの容量を10Cとしたとき、ノードN2に一端が接続される圧電素子Pztの個数は、印刷データSIに応じて「0」から「m」まで変化する。このとき、ノードN2からみた、容量性負荷としての圧電素子Pztの容量は、0Cから10Cまでの範囲で変化する。
Assuming that the capacity when all the m piezoelectric elements Pzt in one
ここで、駆動回路(その9)におけるコンデンサーC0の容量を便宜的に5Cとしてみる。
例えば駆動信号COM−Aを出力する駆動回路120aでみると、印刷周期Taの期間T1において駆動信号COM−Aが一端に印加される圧電素子Pztの個数が0からm/2(mの半分)までの範囲である場合、圧電素子Pztの容量は0Cから5Cまでの範囲で変動する。この場合、解析部260は信号SctrlをHレベルとするので、スイッチSwcがオンして、容量5CのコンデンサーC0が圧電素子Pztに対して並列接続となる。このため、ノードN2からみた容量性負荷の総和は、5Cから10Cまでの範囲となる。
Here, the capacity of the capacitor C0 in the drive circuit (No. 9) is assumed to be 5C for convenience.
For example, in the
一方、期間T1において駆動信号COM−Aが印加される圧電素子Pztの個数がm/2からmまでの範囲である場合、圧電素子Pztの容量は5Cから10Cまでの範囲で変動する。この場合、解析部260は信号SctrをLレベルとするので、スイッチSwcがオフして、コンデンサーC0は圧電素子Pztに対して並列接続されない。このため、ノードN2からみた容量性負荷の総和については、5Cから10Cまでの範囲となる。
On the other hand, when the number of piezoelectric elements Pzt to which the drive signal COM-A is applied in the period T1 is in the range from m / 2 to m, the capacitance of the piezoelectric element Pzt varies in the range from 5C to 10C. In this case, since the
したがって、駆動回路(その9)によれば、ある期間において駆動信号COM−Aが一端に印加される圧電素子Pztの個数が0からmまで変動しても、ノードN2からみた容量性負荷は、5Cから10Cまでの範囲でしか変動しないので、上記位相回転量の変化の影響が小さくなり、駆動回路の安定化を図ることが容易となるのである。
なお、ここでは駆動回路120aについてみたが、駆動回路120bについて同様であり、駆動信号COM−Bが印加される圧電素子Pztの個数が変動しても、ノードN2からみた容量性負荷の変動を抑えることができる。
Therefore, according to the drive circuit (No. 9), even if the number of piezoelectric elements Pzt to which the drive signal COM-A is applied to one end in a certain period varies from 0 to m, the capacitive load viewed from the node N2 is Since it fluctuates only in the range from 5C to 10C, the influence of the change in the phase rotation amount is reduced, and it becomes easy to stabilize the drive circuit.
Here, the
コンデンサーC0の容量値の設定にあたっては、圧電素子Pztの容量値や個数mだけでなく、トランジスター231、232におけるソース・ドレイン間の抵抗や、配線抵抗、インダクタンス成分、駆動信号COM−A(COM−B)の周波数などが考慮される。
なお、図24の例では、コンデンサーC0を1個としたが、2個以上としても良い。具体的には、複数個のコンデンサーのそれぞれを、スイッチを介して圧電素子Pztに対して並列接続する一方で、駆動信号が一端に印加される圧電素子Pztの個数が多くなるにつれて、オフするスイッチSwの個数を段階的に増加させる構成とすれば良い。
In setting the capacitance value of the capacitor C0, not only the capacitance value and the number m of the piezoelectric elements Pzt, but also the resistance between the source and drain in the
In the example of FIG. 24, one capacitor C0 is used, but two or more capacitors may be used. Specifically, each of a plurality of capacitors is connected in parallel to the piezoelectric element Pzt via a switch, and the switch is turned off as the number of piezoelectric elements Pzt to which a drive signal is applied at one end increases. What is necessary is just to set it as the structure which increases the number of Sw in steps.
なお、コンデンサーC0を有効化または無効化する技術については、図10、図12A、図12B、図14A、図14B、図18、図20、後述する図25、図29、図31、図32にも適用可能である。 The technology for enabling or disabling the capacitor C0 is shown in FIGS. 10, 12A, 12B, 14A, 14B, 18, and 20, and FIGS. 25, 29, 31, and 32 described later. Is also applicable.
駆動回路(その7、その8、その9)において、電源電圧のセット数をそれぞれ「4」としたが、「2」以上であれば良い。また、駆動回路(その7、その8、その9)において、各セットの電源電圧を不揃いとした構成でも良いし、電圧範囲のうち隣り合う範囲については一部重複させた構成でも良いし、電圧選択器350がデータdA(dB)ではなく、アナログ変換後の信号ain(bin)で判別する構成でも良い。
In the drive circuit (No. 7, No. 8, No. 9), the number of sets of the power supply voltage is set to “4”, but may be “2” or more. Further, in the drive circuit (No. 7, No. 8, No. 9), the power supply voltage of each set may be uneven, the adjacent ranges in the voltage range may be partially overlapped, or the voltage The
ところで、図14Aに示した駆動回路(その4)および図14Bに示した駆動回路(その5)における差動増幅器221や、セレクター223は、電源として比較的低電圧を用いることができる。このため、差動増幅器221やセレクター223を構成するトランジスター等の耐圧も低振幅の電源に合わせて低く設計できる。一方、ノードN2の電圧Out1は最高で40V程度であり高振幅である。したがって、耐圧の低い差動増幅器221に、高振幅の電圧Out1を直接帰還することができないので、駆動回路(その4、その5)では、電圧Out1を抵抗素子R1、R2で分圧し、当該分圧した電圧Out1を差動増幅221に帰還する構成となっている。
Meanwhile, the
差動増幅器221の回路構成そのものは、良く知られたものであり、簡略的いえば、入力端(+)が、構成素子であるトランジスターのうち、1つのトランジスターのゲートに接続された構成である。このため、入力端(+)には、少なからず容量成分が寄生するので、当該寄生する容量成分と抵抗素子R1とによりCRフィルタが形成されて、帰還経路に一次遅れ(ディレイ)が発生する。このようなディレイは、時間的に長くなるにつれてトランジスター対でのスイッチング周波数を低下させる方向に働いて、駆動信号COM−A(COM−B)の波形再現性を悪化させる。
The circuit configuration itself of the
そこで次に、この点を改善した駆動回路(その10)について説明する。なお、駆動回路(その10)を含む印刷装置の電気的な構成を示すブロック図については、図13の印刷装置(その2)と同様である。 Next, a description will be given of a drive circuit (No. 10) in which this point is improved. The block diagram showing the electrical configuration of the printing apparatus including the drive circuit (No. 10) is the same as that of the printing apparatus (No. 2) in FIG.
図25は、駆動回路(その10)の構成を示す図である。この図に示される駆動回路(その10)が図14Bに示した駆動回路(その5)と相違する点は、コンデンサーC1、C2を有する点である。詳細には、駆動回路(その10)では、コンデンサーC1が抵抗素子R2に対して並列に接続されるとともに、コンデンサーC2が抵抗素子R1に対して並列に接続されて微積回路を構成している。すなわち、分圧のための抵抗素子R1、R2を用いつつ、コンデンサーC1、C2を設けた微積回路によって、上記帰還経路における位相遅れを補償する構成となっている。
この微積回路における特性の具体例について説明する。
FIG. 25 is a diagram showing the configuration of the drive circuit (No. 10). The drive circuit (No. 10) shown in this figure is different from the drive circuit (No. 5) shown in FIG. 14B in that capacitors C1 and C2 are provided. Specifically, in the drive circuit (No. 10), the capacitor C1 is connected in parallel to the resistance element R2, and the capacitor C2 is connected in parallel to the resistance element R1 to form a microproduct circuit. . In other words, the phase delay in the feedback path is compensated by a product circuit provided with capacitors C1 and C2 while using resistance elements R1 and R2 for voltage division.
A specific example of characteristics in this microproduct circuit will be described.
図26は、微積回路における周波数−ゲイン特性の一例を示す図であり、図27は、微積回路における周波数−位相特性の一例を示す図である。
なお、図27において縦軸は、位相(度)であり、周波数が10MHz付近をピークにして位相が相対的に進んでいることを示している。したがって、微積回路では、トランジスター対がスイッチングする周波数帯にわたって位相が進むので、帰還経路における位相遅れが補償される。
FIG. 26 is a diagram illustrating an example of frequency-gain characteristics in the microproduct circuit, and FIG. 27 is a diagram illustrating an example of frequency-phase characteristics in the microproduct circuit.
In FIG. 27, the vertical axis represents the phase (degrees), and indicates that the phase is relatively advanced with the frequency peaking around 10 MHz. Therefore, in the microproduct circuit, the phase advances over the frequency band in which the transistor pair switches, so that the phase delay in the feedback path is compensated.
なお、上述した例では、ノードN2における電圧Out1を1/10倍にしてノードN3に帰還するので、抵抗素子R1、R2の抵抗比は9:1となるが、この特性の説明では、次に説明するように、抵抗比を40:1としているので、微積回路のゲインは、トランジスター対がスイッチングしない区間において−32.25dB(0.0244倍)となっている。 In the above-described example, the voltage Out1 at the node N2 is multiplied by 1/10 and fed back to the node N3, so that the resistance ratio of the resistive elements R1 and R2 is 9: 1. As will be described, since the resistance ratio is 40: 1, the gain of the microproduct circuit is −32.25 dB (0.0244 times) in the section where the transistor pair is not switched.
次に、上記微積回路における特性について検討する。
図25における微積回路を、入力側を左側に、出力側を右側にそれぞれ書き改めると、図28に示される通りとなり、抵抗素子R1とコンデンサーC2との並列接続と、抵抗素子R2とコンデンサーC1との並列接続とで表現することができる。
Next, the characteristics of the microproduct circuit will be examined.
When the microproduct circuit in FIG. 25 is rewritten from the input side to the left side and the output side to the right side, it is as shown in FIG. 28. Can be expressed as parallel connection.
抵抗素子R1とコンデンサーC2との並列インピーダンスZ1は、次式(1)で表すことができる。
また、抵抗素子R2とコンデンサーC1との並列インピーダンスZ2は、次式(2)で表すことができる。
ノードN2を入力とし、ノードN3を出力とした微積回路のゲインGについては、次式(3)で表すことができる。
式(3)の虚数部分についてはR2C1=R1C2とおいて除去することにより、次式(4)で表すことができる。
なお、式(4)で表されるゲインGは、抵抗素子R1、R2による分圧そのものであり、電圧Out2に対して電圧Out1を小さくするためには、R1>R2とする必要がある。 Note that the gain G represented by the equation (4) is the voltage division itself by the resistance elements R1 and R2, and it is necessary to satisfy R1> R2 in order to reduce the voltage Out1 with respect to the voltage Out2.
駆動回路(その10)によれば、ノードN2からノードN3までの抵抗素子R1を介した帰還経路と、差動増幅器221に寄生する容量成分とで生じるディレイは、当該抵抗素子R1のほか、抵抗素子R2、コンデンサーC1、C2で構成される微積回路によって補償されるので、トランジスター対の動作周波数を低下させないで済む。このため、駆動信号COM−A(COM−B)の波形再現性の悪化を抑えることができる。
また、ノードN2には、異常発振防止用のコンデンサーC0が接続されるが、このコンデンサーC0は、ノードN2からみたときに負荷になるので、無駄に電力が消費される原因の1つとなる。コンデンサーC0の容量を小さくすれば、無駄な消費電力を抑えることができるが、コンデンサーC1、C2が存在しない構成では、異常発振の可能性が高くなる。これに対して、本実施形態によれば、コンデンサーC1、C2を含む微積回路によって、異常発振を抑えた上でコンデンサーC0の容量を小さくすることができるので、低消費電力化を図ることが可能になる。
According to the drive circuit (No. 10), the delay caused by the feedback path from the node N2 to the node N3 via the resistance element R1 and the capacitance component parasitic on the
In addition, a capacitor C0 for preventing abnormal oscillation is connected to the node N2, but this capacitor C0 becomes a load when viewed from the node N2, which is one of the causes of wasted power consumption. If the capacity of the capacitor C0 is reduced, wasteful power consumption can be suppressed. However, in the configuration in which the capacitors C1 and C2 are not present, the possibility of abnormal oscillation increases. On the other hand, according to the present embodiment, the capacitance circuit including the capacitors C1 and C2 can reduce the capacitance of the capacitor C0 while suppressing abnormal oscillation, thereby reducing power consumption. It becomes possible.
次に、駆動回路(その10)の応用・変形例である駆動回路(その11)について説明する。 Next, a description will be given of a drive circuit (No. 11) as an application / modification of the drive circuit (No. 10).
図29は、駆動回路(その11)を示す図である。この図に示されるように、駆動回路(その11)では、ノードN2と抵抗素子R1と間に、電圧Out2に所定係数を乗算する演算増幅器290(バッファアンプ)が設けられる。このように演算増幅器290を設けた構成によれば、ノードN2の電圧Out2が抵抗素子R1、R2を介したリークによって低下してしまうのを防止することができる。
FIG. 29 is a diagram illustrating a drive circuit (part 11). As shown in this figure, in the drive circuit (part 11), an operational amplifier 290 (buffer amplifier) for multiplying the voltage Out2 by a predetermined coefficient is provided between the node N2 and the resistance element R1. According to the configuration in which the
上述したように、ノードN2を、抵抗素子Ruでプルアップするとともに、抵抗素子Rdでプルダウンする構成では、貫通電流が流れてしまうので、図12A、図14A、図25で示した構成では、抵抗素子Ruを無効化させるスイッチSwuが設けられ、また、図12B、図14B、図18、図20に示した構成では、さらに抵抗素子Rdを無効化させるスイッチSwdが設けられる一方で、スイッチSwuのオンオフは信号OCaにしたがって制御され、スイッチSwdのオンオフは信号OCaの論理レベルをNOT回路291により反転した信号にしたがって制御される構成であった。
ただし、信号OCaの本来の役目は、セレクター223における選択の指示であって、スイッチSwu、Swdにおけるオンオフの制御ではない。また、スイッチSwu、Swdや、NOT回路291などで遅延が発生すると、貫通電流が一時的に流れる可能性もある。
そこで次に、この点を改善した駆動回路(その12)について説明する。
As described above, in the configuration in which the node N2 is pulled up by the resistance element Ru and pulled down by the resistance element Rd, a through current flows. Therefore, in the configuration shown in FIGS. 12A, 14A, and 25, the resistance A switch Swu for disabling the element Ru is provided. Also, in the configurations shown in FIGS. 12B, 14B, 18 and 20, a switch Swd for disabling the resistance element Rd is further provided. On / off is controlled according to the signal OCa, and on / off of the switch Swd is controlled according to a signal obtained by inverting the logic level of the signal OCa by the
However, the original role of the signal OCa is a selection instruction in the
Next, a drive circuit (No. 12) that improves this point will be described.
図30は、駆動回路(その11)を含む印刷装置(その5)の電気的な構成を示すブロック図である。この図に示される印刷装置(その5)が、図13に示した印刷装置(その2)と相違する点は、制御部110が、信号Pua、Pdaを駆動回路120aに供給するとともに、信号Pub、Pdbを駆動回路120bに供給する点である。
FIG. 30 is a block diagram illustrating an electrical configuration of the printing apparatus (part 5) including the drive circuit (part 11). The printing apparatus (No. 5) shown in this figure is different from the printing apparatus (No. 2) shown in FIG. 13 in that the
信号Puaは、例えば駆動信号COM−A(信号ain)が閾値Vthよりも低い電圧で一定となる期間P2、P6(図11参照)でHレベルとなり、それ以外の期間P1、P3〜P5でLレベルとなる。また、信号Pdaは、駆動信号COM−Aが閾値Vth以上高い電圧で一定となる期間P4でHレベルとなり、それ以外の期間P1〜P3、P5でLレベルとなる。
信号Pubは、駆動信号COM−B(信号bin)が閾値Vthよりも低い電圧で一定となる期間でHレベルとなり、それ以外の期間でLレベルとなる。また、信号Pdbは、駆動信号COM−Bが閾値Vth以上高い電圧で一定となる期間でHレベルとなり、それ以外の期間でLレベルとなる。
The signal Pua becomes H level during periods P2 and P6 (see FIG. 11) in which the drive signal COM-A (signal ain) is constant at a voltage lower than the threshold value Vth, for example, and L during other periods P1, P3 to P5. Become a level. Further, the signal Pda becomes H level during the period P4 when the drive signal COM-A is constant at a voltage higher than the threshold Vth, and becomes L level during the other periods P1 to P3 and P5.
The signal Pub is at the H level when the drive signal COM-B (signal bin) is constant at a voltage lower than the threshold value Vth, and is at the L level during other periods. Further, the signal Pdb becomes H level during a period in which the drive signal COM-B is constant at a voltage higher than the threshold value Vth, and becomes L level in other periods.
図31は、駆動回路(その12)の構成を示す図である。この図に示される駆動回路(その12)が図14Bに示した駆動回路(その5)と相違する主な点は、スイッチSwuのオンオフが信号Puaにしたがって制御される点、および、スイッチSwdのオンオフが信号Pdaにしたがって制御される点である。 FIG. 31 is a diagram showing the configuration of the drive circuit (No. 12). The main difference between the drive circuit (No. 12) shown in this figure and the drive circuit (No. 5) shown in FIG. 14B is that the on / off state of the switch Swu is controlled according to the signal Pua, and that the switch Swd The on / off is controlled according to the signal Pda.
駆動回路(その12)によれば、駆動信号COM−Aを出力する側でいえば、スイッチSwuは、期間P2、P6だけオンし、スイッチSwdは期間P4だけオンするので、抵抗素子Ru、Rdを介して貫通電流が流れるのを防止することができる。 According to the drive circuit (No. 12), on the side that outputs the drive signal COM-A, the switch Swu is turned on only during the periods P2 and P6, and the switch Swd is turned on only during the period P4, so that the resistance elements Ru and Rd It is possible to prevent a through current from flowing through.
なお、駆動信号COM−Aを出力する駆動回路において、期間P2、P6は、上述したようにトランジスター232がリニア動作となる場合である。この場合、トランジスター231がオフになっているので、トランジスター232によってノードN2の電圧Outを電圧ainに追従させるためには、ノードN2を抵抗素子Ruによってプルアップする必要があるが、それ以外の期間P1、P3〜P5では、ノードN2をプルアップする必要は特にない。
一方、期間P4は、トランジスター231がリニア動作となる場合である。この場合、トランジスター232がオフになっているので、トランジスター231によってノードN2の電圧Outを電圧ainに追従させるためには、ノードN2を抵抗素子Rdによってプルダウンする必要がある。ただし、それ以外の期間P1〜P3、P5では、ノードN2をプルダウンする必要は特にない。
したがって、駆動回路(その12)によれば、抵抗素子Ruによるプルアップ、および、抵抗素子Rdによるプルダウンを、それぞれ必要な期間だけ機能させている構成ということができる。
Note that in the driver circuit that outputs the drive signal COM-A, the periods P2 and P6 are cases where the
On the other hand, the period P4 is a case where the
Therefore, according to the drive circuit (No. 12), it can be said that the pull-up by the resistance element Ru and the pull-down by the resistance element Rd are respectively functioned for a necessary period.
またここでは、駆動回路(その12)として駆動信号COM−Aを出力する側を例にとって説明したが、駆動信号COM−Bを出力する駆動回路120bであれば、図32の括弧書きで示されるように、スイッチSwuのオンオフが信号Pubで制御され、スイッチSwdのオンオフが信号Pdbで制御される構成となる。
Here, the side that outputs the drive signal COM-A has been described as an example of the drive circuit (No. 12). However, the
なお、信号Pua(Pub)、Pda(Pdb)については、信号OCa(OCb)と同様に、データdA(dB)についての離散値と、当該離散値の時間的な連続性を解析することで、制御部110以外の構成で生成することが可能である。
As for the signals Pua (Pub) and Pda (Pdb), similarly to the signal OCa (OCb), by analyzing the discrete value of the data dA (dB) and the temporal continuity of the discrete value, It is possible to generate with a configuration other than the
また、図25の駆動回路(その10)、図29の駆動回路(その11)および図31の駆動回路(その12)においては、データdA(dB)をアナログ変換し、信号ain(bin)として差動増幅器221の負入力端(−)に供給するDAC293を設けても良い。
図32は、駆動回路(その12)にDAC293を設けた駆動回路(その13)を示す図である。駆動回路(その10、その11)にDAC293を設けた例についての図示は省略する。
Further, in the drive circuit (No. 10) in FIG. 25, the drive circuit (No. 11) in FIG. 29, and the drive circuit (No. 12) in FIG. A
FIG. 32 is a diagram showing a drive circuit (No. 13) in which a
以上の説明では、トランジスター対のうち、トランジスター231をPチャネル型とし、トランジスター232をNチャネル型としたが、トランジスター231、232をPチャネル型またはNチャネル型で揃えても良い。ただし、差動増幅器221による出力信号や、信号OCa(OCb)によってオフさせられるときのゲート信号などを適宜合わせる必要がある。
In the above description, in the transistor pair, the
また、駆動回路(その1、その2、その3)や、駆動回路(その7、その8、その9)の単位回路200において、ノードN2からトランジスター231のドレイン端子に向かう電流を阻止するためのダイオード、および、トランジスター232のドレイン端子からノードN2に向かう電流を阻止するためのダイオードをそれぞれ設けても良い。
Further, in the
上記説明では、液体吐出装置を印刷装置として説明したが、液体を吐出して立体を造形する立体造形装置や、液体を吐出して布地を染める捺染装置などであっても良い。 In the above description, the liquid ejecting apparatus has been described as a printing apparatus. However, a three-dimensional modeling apparatus that ejects liquid to form a solid, a textile printing apparatus that ejects liquid and dyes a fabric, and the like may be used.
また、駆動回路については、メイン基板100に設けたが、駆動IC50とともにキャリッジ20(またはヘッドユニット3)に設ける構成としても良い。ヘッドユニット3の側に駆動回路を設けると、大振幅の信号を、フレキシブルフラットケーブル190を介して供給する必要がなくなるので、耐ノイズ性を高めることができる。
Further, although the drive circuit is provided on the
さらに、上記説明では、駆動回路120a(120b)の駆動対象としてインクを吐出するための圧電素子Pztを例にとって説明したが、駆動回路120a(120b)を印刷装置から切り離して考えてみたときに、駆動対象としては、圧電素子Pztに限られず、例えば超音波モーターや、タッチパネル、静電スピーカー、液晶パネルなどの容量性成分を有する負荷のすべてに適用可能である。
Furthermore, in the above description, the piezoelectric element Pzt for ejecting ink as a driving target of the
1…印刷装置(液体吐出装置)、3…ヘッドユニット、100…メイン基板、120a、120b…駆動回路、200…単位回路、221…差動増幅器、223…セレクター、231、231a、231b、231c、231d、232、232a、232b、232c、232d…トランジスター、270a、270b、270c、270d…ゲートセレクター、280…セレクター、270a、270b、270c、270d…ゲートセレクター、280…セレクター、290…演算増幅器、442…キャビティ、Pzt…圧電素子、N…ノズル、R1、R2、Ru、Rd…抵抗素子、C1、C2…コンデンサー、Swu、Swd…スイッチ。
DESCRIPTION OF
Claims (7)
前記駆動信号の元となる元駆動信号と前記駆動信号に基づく帰還信号とに基づいて制御信号を出力する差動増幅器と、
前記制御信号に基づいて制御されるハイサイドトランジスターおよびローサイドトランジスターを含み、前記駆動信号を出力端から出力するトランジスター対と、
前記ハイサイドトランジスターまたは前記ローサイドトランジスターのいずれかを選択し、当該選択したトランジスターに前記制御信号を供給する選択部と、
前記出力端をプルアップするための第1抵抗素子と、
前記出力端をプルダウンするための第2抵抗素子と、
前記出力端に一端が接続された出力コンデンサーと、
前記駆動信号の電圧を降圧させるとともに、所定の周波数帯にわたって位相を進ませて前記帰還信号として出力する微積回路と、
を備えることを特徴とする液体吐出装置。 A discharge unit that includes a piezoelectric element that is displaced by application of a drive signal, and that discharges liquid by displacement of the piezoelectric element;
A differential amplifier that outputs a control signal based on an original drive signal that is the source of the drive signal and a feedback signal based on the drive signal;
A transistor pair including a high-side transistor and a low-side transistor controlled based on the control signal, and outputting the drive signal from an output end;
A selection unit that selects either the high-side transistor or the low-side transistor and supplies the control signal to the selected transistor;
A first resistance element for pulling up the output end;
A second resistance element for pulling down the output terminal;
An output capacitor having one end connected to the output end;
A step-down circuit for driving the voltage of the drive signal, a phase advancement circuit over a predetermined frequency band, and outputting as the feedback signal;
A liquid ejection apparatus comprising:
前記選択信号は、前記元駆動信号の電圧に基づいて、前記選択部における選択を指定する
ことを特徴とする請求項1に記載の液体吐出装置。 The selection unit selects a transistor that supplies the control signal based on a predetermined selection signal,
The liquid ejection apparatus according to claim 1, wherein the selection signal specifies selection in the selection unit based on a voltage of the original drive signal.
前記駆動信号の電圧が上昇する期間では、前記ハイサイドトランジスターを選択し、
前記駆動信号の電圧が低下する期間では、前記ローサイドトランジスターを選択する
ことを特徴とする請求項1または2に記載の液体吐出装置。 The selection unit includes:
In the period in which the voltage of the drive signal rises, the high side transistor is selected,
3. The liquid ejection apparatus according to claim 1, wherein the low-side transistor is selected during a period in which the voltage of the drive signal decreases.
前記駆動信号が所定の閾値以上の電圧で一定となる期間では、前記ハイサイドトランジスターを選択し、
前記駆動信号が前記閾値よりも低い電圧で一定となる期間では、前記ローサイドトランジスターを選択する
ことを特徴とする請求項1乃至3のいずれかに記載の液体吐出装置。 The selection unit includes:
In a period in which the drive signal is constant at a voltage equal to or higher than a predetermined threshold, the high side transistor is selected,
4. The liquid ejection apparatus according to claim 1, wherein the low-side transistor is selected during a period in which the driving signal is constant at a voltage lower than the threshold value.
前記駆動信号の電圧の最高値よりも低く、
前記駆動信号の電圧の最低値よりも高い、
ことを特徴とする請求項4に記載の液体吐出装置。 The threshold is
Lower than the maximum value of the voltage of the drive signal,
Higher than the minimum voltage of the drive signal,
The liquid ejecting apparatus according to claim 4, wherein
前記駆動信号の元となる元駆動信号と前記駆動信号に基づく帰還信号とに基づいて制御信号を出力する差動増幅器と、
前記制御信号に基づいて制御されるハイサイドトランジスターおよびローサイドトランジスターを含み、前記駆動信号を出力端から出力するトランジスター対と、
前記ハイサイドトランジスターまたは前記ローサイドトランジスターのいずれかを選択し、当該選択したトランジスターに前記制御信号を供給する選択部と、
前記出力端をプルアップするための第1抵抗素子と、
前記出力端をプルダウンするための第2抵抗素子と、
前記出力端に一端が接続された出力コンデンサーと、
前記駆動信号の電圧を降圧させるとともに、所定の周波数帯にわたって位相を進ませて前記帰還信号として出力する微積回路と、
を備えることを特徴とする駆動回路。 A drive circuit for driving a capacitive load by a drive signal,
A differential amplifier that outputs a control signal based on an original drive signal that is the source of the drive signal and a feedback signal based on the drive signal;
A transistor pair including a high-side transistor and a low-side transistor controlled based on the control signal, and outputting the drive signal from an output end;
A selection unit that selects either the high-side transistor or the low-side transistor and supplies the control signal to the selected transistor;
A first resistance element for pulling up the output end;
A second resistance element for pulling down the output terminal;
An output capacitor having one end connected to the output end;
A step-down circuit for driving the voltage of the drive signal, a phase advancement circuit over a predetermined frequency band, and outputting as the feedback signal;
A drive circuit comprising:
前記吐出部は、
前記駆動信号の元となる元駆動信号と前記駆動信号に基づく帰還信号とに基づいて制御信号を出力する差動増幅器と、
前記制御信号に基づいて制御されるハイサイドトランジスターおよびローサイドトランジスターを含み、前記駆動信号を出力端から出力するトランジスター対と、
前記ハイサイドトランジスターまたは前記ローサイドトランジスターのいずれかを選択し、当該選択したトランジスターに前記制御信号を供給する選択部と、
前記出力端をプルアップするための第1抵抗素子と、
前記出力端をプルダウンするための第2抵抗素子と、
前記出力端に一端が接続された出力コンデンサーと、
前記駆動信号の電圧を降圧させるとともに、所定の周波数帯にわたって位相を進ませて前記帰還信号として出力する微積回路と、
を備える駆動回路によって駆動されることを特徴とするヘッドユニット。
A head unit including a piezoelectric element that is displaced by application of a drive signal, and a discharge unit that discharges liquid by displacement of the piezoelectric element;
The discharge part is
A differential amplifier that outputs a control signal based on an original drive signal that is the source of the drive signal and a feedback signal based on the drive signal;
A transistor pair including a high-side transistor and a low-side transistor controlled based on the control signal, and outputting the drive signal from an output end;
A selection unit that selects either the high-side transistor or the low-side transistor and supplies the control signal to the selected transistor;
A first resistance element for pulling up the output end;
A second resistance element for pulling down the output terminal;
An output capacitor having one end connected to the output end;
A step-down circuit for driving the voltage of the drive signal, a phase advancement circuit over a predetermined frequency band, and outputting as the feedback signal;
A head unit that is driven by a drive circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016034992A JP2017149069A (en) | 2016-02-26 | 2016-02-26 | Liquid discharge apparatus, driving circuit, and head unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016034992A JP2017149069A (en) | 2016-02-26 | 2016-02-26 | Liquid discharge apparatus, driving circuit, and head unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017149069A true JP2017149069A (en) | 2017-08-31 |
Family
ID=59741589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016034992A Pending JP2017149069A (en) | 2016-02-26 | 2016-02-26 | Liquid discharge apparatus, driving circuit, and head unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017149069A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020134158A1 (en) * | 2018-12-25 | 2020-07-02 | 深圳市华星光电半导体显示技术有限公司 | Ink-jet head |
-
2016
- 2016-02-26 JP JP2016034992A patent/JP2017149069A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020134158A1 (en) * | 2018-12-25 | 2020-07-02 | 深圳市华星光电半导体显示技术有限公司 | Ink-jet head |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6455264B2 (en) | Liquid ejection device, drive circuit and head unit | |
JP6716953B2 (en) | Liquid ejection device and drive circuit | |
JP6794635B2 (en) | Drive circuit, drive circuit control method and liquid discharge device | |
US9862184B2 (en) | Liquid ejecting apparatus, drive circuit, and head unit | |
JP6753075B2 (en) | Drive circuit and liquid discharge device | |
JP2018103419A (en) | Liquid discharge device and driving circuit | |
JP2017165066A (en) | Liquid discharge device, driving circuit, and integrated circuit | |
JP6922263B2 (en) | Liquid discharge device and drive circuit for capacitive load | |
JP6836120B2 (en) | Liquid discharge device and drive circuit | |
JP6766372B2 (en) | Drive circuit and liquid discharge device | |
JP2016175333A (en) | Liquid discharge device, drive circuit and head unit | |
JP6747216B2 (en) | Liquid ejection device, drive circuit, and drive method | |
JP6728761B2 (en) | Liquid ejection device, drive circuit and head unit | |
JP2017149075A (en) | Liquid discharge apparatus, driving circuit, and head unit | |
JP6794634B2 (en) | Drive circuit and liquid discharge device | |
JP2017149069A (en) | Liquid discharge apparatus, driving circuit, and head unit | |
JP2016175336A (en) | Liquid discharge device, drive circuit and head unit | |
JP6699414B2 (en) | Liquid ejection device, drive circuit and integrated circuit | |
JP2017149066A (en) | Liquid discharge apparatus, driving circuit, and head unit | |
JP2017149067A (en) | Liquid discharge apparatus, driving circuit, and head unit | |
JP2017149070A (en) | Liquid discharge apparatus, driving circuit, and head unit | |
JP2017149074A (en) | Liquid discharge apparatus, driving circuit, and head unit | |
JP2017149068A (en) | Liquid discharge apparatus, driving circuit, and head unit | |
JP2017149063A (en) | Liquid discharge apparatus, driving circuit, and head unit | |
JP2016175339A (en) | Liquid discharge device, drive circuit and head unit |