JP2017143214A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2017143214A JP2017143214A JP2016024804A JP2016024804A JP2017143214A JP 2017143214 A JP2017143214 A JP 2017143214A JP 2016024804 A JP2016024804 A JP 2016024804A JP 2016024804 A JP2016024804 A JP 2016024804A JP 2017143214 A JP2017143214 A JP 2017143214A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- electrode
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 238000000605 extraction Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000007747 plating Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 238000004544 sputter deposition Methods 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 22
- 230000007547 defect Effects 0.000 description 12
- 239000003963 antioxidant agent Substances 0.000 description 10
- 230000003078 antioxidant effect Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、例えばMOSFET又はIGBT(Insulated Gate Bipolar Transistor)などの半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device such as a MOSFET or an IGBT (Insulated Gate Bipolar Transistor).
特許文献1には、トレンチゲート電極を有する半導体装置が開示されている。地球環境保護の観点から、エネルギーを効率良く利用するために、電力システムは小型化と高出力化を続けている。電力システムに搭載されるパワーデバイスに要求される電流密度は上昇を続け、放熱性能の向上と、接合部の低抵抗化が求められている。これらの目的を達成するため、上面と下面の両面において、引出電極と、引出電極の後に形成される接合電極とを有するパワーデバイスが標準化しつつある。これらの接合電極により、パワーデバイスの上面をリードフレームに直接接合し、パワーデバイスの下面をヒートスプレッダに直接接合できるので、放熱性能の向上と、接合部の低抵抗化を計ることができる。 Patent Document 1 discloses a semiconductor device having a trench gate electrode. From the viewpoint of protecting the global environment, in order to efficiently use energy, power systems continue to be reduced in size and output. The current density required for power devices mounted in power systems continues to rise, and there is a need for improved heat dissipation performance and lower resistance at the junction. In order to achieve these objects, power devices having an extraction electrode and a bonding electrode formed after the extraction electrode are being standardized on both the upper surface and the lower surface. With these bonding electrodes, the upper surface of the power device can be directly bonded to the lead frame, and the lower surface of the power device can be directly bonded to the heat spreader. Therefore, it is possible to improve the heat dissipation performance and reduce the resistance of the bonding portion.
パワーデバイスの引出電極の表面に、めっき法で接合電極を積層することがある。めっき法ではウエハを液槽に浸漬するため、めっき処理に使用している薬液が引出電極の表層に存在する僅かな欠陥から下地のMOS構造等に染み込んでMOS構造等を腐食させる問題があった。半導体装置の内部構造に腐食が生じることによる歩留まり低下があった。 A joining electrode may be laminated on the surface of the extraction electrode of the power device by a plating method. In the plating method, since the wafer is immersed in the liquid bath, there is a problem that the chemical solution used in the plating process penetrates into the underlying MOS structure from a slight defect present on the surface of the extraction electrode and corrodes the MOS structure. . There was a decrease in yield due to the occurrence of corrosion in the internal structure of the semiconductor device.
本発明は、上述のような課題を解決するためになされたもので、めっき法で接合電極を形成することによる歩留まり低下を防止できる半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device that can prevent a decrease in yield due to formation of a bonding electrode by a plating method.
本願の発明に係る半導体装置の製造方法は、半導体基板の上面側に不純物層を形成する工程と、該半導体基板の上面に開口を有する絶縁膜を形成する工程と、該絶縁膜の開口を埋める埋め込み金属と、該埋め込み金属とつながり、該絶縁膜の上に位置する保護金属と、を有することで該絶縁膜を覆うプラグ金属をCVD法で形成する工程と、該プラグ金属の上に、スパッタリング法又はPVD法により引出電極を形成する工程と、該引出電極の上に、めっき法により接合電極を形成する工程と、を備えたことを特徴とする。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming an impurity layer on an upper surface side of a semiconductor substrate, a step of forming an insulating film having an opening on the upper surface of the semiconductor substrate, and filling the opening of the insulating film. Forming a plug metal that covers the insulating film by having a buried metal and a protective metal connected to the buried metal and located on the insulating film, and sputtering the plug metal on the plug metal; And a step of forming an extraction electrode by a PVD method and a step of forming a bonding electrode by a plating method on the extraction electrode.
本発明によれば、めっき液に溶解しないプラグ金属をセル領域の全域に形成するので、プラグ金属の上の引出電極、及びプラグ金属の下のバリアメタルの欠陥によってめっき液がバリアメタルの下に浸み込むことを防止できる。 According to the present invention, since the plug metal that does not dissolve in the plating solution is formed in the entire cell region, the plating solution is placed under the barrier metal due to the defect of the extraction electrode on the plug metal and the barrier metal under the plug metal. Infiltration can be prevented.
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態.
図1は、本発明の実施の形態に係る半導体装置の製造方法で製造された半導体装置の断面図である。この半導体装置はIGBTチップである。この半導体装置は例えばシリコンを材料とする半導体基板10を備えている。半導体基板10にはトレンチゲート電極12が形成されている。具体的に言えば、半導体基板10の上面側には、半導体基板10にストライプ状に彫られた溝を埋めるトレンチゲート電極12が設けられている。トレンチゲート電極12の材料は例えばポリシリコンである。トレンチゲート電極12と半導体基板10の間にはゲート酸化膜14が設けられている。
Embodiment.
FIG. 1 is a cross-sectional view of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to an embodiment of the present invention. This semiconductor device is an IGBT chip. This semiconductor device includes a
半導体基板10の上面側には不純物層20、22、24が形成されている。不純物層20はp型層であり、不純物層22はn型層であり、不純物層24はp型層である。不純物層20、22、24は複数のトレンチゲート電極12の間に設けられている。
トレンチゲート電極12の頭頂部は絶縁膜30で覆われている。絶縁膜30は、トレンチゲート電極12の上及び不純物層22、24の上にある。絶縁膜30の材料は例えばシリコン酸化膜である。絶縁膜30は平面視でストライプ状の開口を有している。絶縁膜30はバリアメタル32で覆われている。バリアメタル32は、絶縁膜30の開口底面に露出した不純物層24に接している。バリアメタル32の材料は例えばTi又はTiNである。
The top of the
このバリアメタル32の上にはプラグ金属34が形成されている。プラグ金属34はバリアメタル32を介して絶縁膜30を覆う。プラグ金属34は、絶縁膜30の開口を埋める埋め込み金属34Aと、埋め込み金属34Aとつながり、絶縁膜30の上に位置する保護金属34Bと、を有する。保護金属34Bの膜厚は50〜1000nmとすることが好ましい。プラグ金属34は、W、Ti又はTiNの少なくとも1つを含む。W、Ti又はTiNのいずれか1つでプラグ金属34を形成してもよいし、これらの材料から選択した2つ以上の材料を積層させた積層構造でプラグ金属34を形成してもよい。
A
プラグ金属34の上には引出電極36が形成されている。引出電極36の材料は例えばAlSi、Al、AlCu、又はAlSiCuである。不純物層22、24はバリアメタル32とプラグ金属34を介して,引出電極36と電気的に接続されている。引出電極36の上にはめっき層38が形成されている。めっき層38は、接合電極39と酸化防止膜40を備えている。接合電極39の材料は例えばNiPである。酸化防止膜40の材料は例えばAu又はPdである。めっき層38には例えばリードフレームがはんだ付けされる。
An
半導体基板10の下面側にはn型のバッファ層50とp型のコレクタ層52が形成されている。そして、コレクタ層52の下面には接合電極54が形成されている。接合電極54の下面には酸化防止膜56が形成されている。接合電極54と酸化防止膜56は、半導体基板の下面の下面電極として機能する。そしてこの下面電極はヒートシンクなどの外部構成にはんだ付けされる。
An n-
図2は、引出電極36とバリアメタル32の欠陥を示す図である。引出電極36とバリアメタル32には一定の確率で欠陥が生じる。引出電極36の欠陥とは、引出電極36の一部に生じた未形成部分36Aである。バリアメタル32の欠陥とはバリアメタル32の微小孔32Aのことである。未形成部分36Aには接合電極39が形成され、微小孔32Aはプラグ金属34によって埋め込まれている。
FIG. 2 is a diagram showing defects in the
図3は、本発明の実施の形態に係る半導体装置の平面図である。前述のとおりこの半導体装置はIGBTチップである。半導体装置の中央にはセル領域60がある。セル領域60にはストライプ状にトレンチゲート電極12が形成される。半導体装置の上面にはゲート電極パッド62が設けられている。ゲート電極パッド62には、縦方向に伸びるゲート配線64とセル領域60を囲むゲート配線64が接続されている。
FIG. 3 is a plan view of the semiconductor device according to the embodiment of the present invention. As described above, this semiconductor device is an IGBT chip. There is a cell region 60 in the center of the semiconductor device. In the cell region 60, the
ゲート配線64に、ストライプ状のトレンチゲート電極12が接続される。トレンチゲート電極12は図3の横方向に伸びる。したがって、ゲート電極パッド62は、ゲート配線64を介してトレンチゲート電極12に電気的に接続されている。セル領域60は周辺耐圧部66に囲まれている。周辺耐圧部66は、チップの縁及び裏面側と、セル領域60、ゲート電極パッド62及びゲート配線64を電気的に絶縁する機能を有している。
A stripe-shaped
図4は、図3の破線Aで囲まれた部分の拡大図である。図4の破線Dに沿った断面図が、先ほど説明した図1である。図4は、図1のB−B破線における断面図である。ゲート酸化膜14があるので、トレンチゲート電極12はセル領域60のその他の部分と電気的に絶縁されている。ストライプ状の複数のトレンチゲート電極12が平行に設けられている。図5は、図3の破線Aで囲まれた部分の拡大図であり、図1のC―C破線における断面を表す図である。絶縁膜30は、前述のトレンチゲート電極12の上に、ストライプ状に複数設けられる。
4 is an enlarged view of a portion surrounded by a broken line A in FIG. The cross-sectional view along the broken line D in FIG. 4 is FIG. 1 described above. 4 is a cross-sectional view taken along a broken line BB in FIG. Due to the presence of the
上述した半導体装置の製造方法を説明する。まず、半導体基板10の上面側に不純物層20、22、24、トレンチゲート電極12、ゲート酸化膜14を形成する。次いで、半導体基板10の上面に開口を有する絶縁膜30を形成する。図6は、不純物層20、22、24、トレンチゲート電極12、ゲート酸化膜14及び絶縁膜30を形成したことを示す図である。不純物層20、22、24は不純物をイオン注入し、それを熱処理することで形成する。絶縁膜30は、トレンチゲート電極12の上部にあり、半導体基板10の上方に突出する。
A method for manufacturing the above-described semiconductor device will be described. First, impurity layers 20, 22, 24, a
次いで、バリアメタル32を形成する。バリアメタル32は例えばスパッタ法で形成する。次いで、プラグ金属34を形成する。図7は、プラグ金属34を形成したことを示す図である。プラグ金属34は、絶縁膜30の開口を埋める埋め込み金属34Aと、埋め込み金属34Aとつながり、絶縁膜30の上に位置する保護金属34Bとを有することで、絶縁膜30を覆う。プラグ金属34はCVD法で形成する。CVD法でプラグ金属34を形成することで、バリアメタル32に一定確率で生じる微小孔をプラグ金属34で埋め込むことができる。
Next, the
次いで、プラグ金属34の上にフォトレジスト形成し、これをフォトリソグラフィー法によってパターンニングする。図8には、フォトレジスト70が示されている。パターニングされたフォトレジスト70をマスクとして、周辺耐圧部66に形成されたプラグ金属をエッチングする。セル領域60のプラグ金属34はフォトレジスト70があるのでエッチングされない。
Next, a photoresist is formed on the
次いで、フォトレジスト70を除去し、プラグ金属34の上に引出電極36を形成する。引出電極36はスパッタリング法又はPVD法により形成する。図9は、引出電極36を形成したことを示す図である。引出電極36はプラグ金属34の上に形成されバリアメタル32とは直接接しない。
Next, the
絶縁膜30の開口を埋め込んでいるプラグ金属34の表面は概ね平坦であるので、引出電極36とプラグ金属34は確実に接触し、コンタクト抵抗を安定させることができる。スパッタリング法又はPVD法で引出電極36を形成すると、一定の確率で欠陥が生じる。図10には、引出電極36を形成すべきであるにもかかわらず形成されなかった未形成部分36Aが示されている。
Since the surface of the
次いで、引出電極36の上に、めっき法により接合電極39と酸化防止膜40を形成する。次いで、半導体基板10の下面を研削して、バッファ層50とコレクタ層52を形成する。次いで、スパッタ法で、接合電極54と酸化防止膜56を形成する。こうして、図1、2に示す半導体装置が完成する。
Next, the
ここで、本発明の理解を容易にするために比較例について説明する。図11は比較例に係る半導体装置の製造方法によって形成された半導体装置の断面図である。プラグ金属80は、絶縁膜30の間にだけ形成されており、絶縁膜30の上には形成されていない。したがって、バリアメタル32と引出電極36が直接接触する部分がある。
Here, comparative examples will be described in order to facilitate understanding of the present invention. FIG. 11 is a cross-sectional view of a semiconductor device formed by a method for manufacturing a semiconductor device according to a comparative example. The
プラグ金属80をウエハ全面に積層した後、絶縁膜30の間にだけプラグ金属80が残るようにエッチングする。このエッチングにより、プラグ金属80がえぐれることがある。そのため、絶縁膜30と別の絶縁膜30の間において、プラグ金属80と引出電極36のコンタクト抵抗が不安定になる。
After the
比較例の場合、引出電極36の未形成部分に露出したバリアメタル32にめっき処理が施される。図12は、引出電極36の未形成部分36Aにめっき層38を形成したことを示す図である。引出電極36の未形成部分36Aとバリアメタル32の微小孔32Aがある部分にめっき層38を形成するために、ウエハを複数の薬液に浸漬すると、めっき薬液が未形成部分36A及び微小孔32Aを通ってトレンチゲート電極12又はゲート酸化膜14を腐食してしまう。図12には腐食部分90が示されている。腐食部分90があると、ゲート電極パッド62と、セル領域60のその他の部分との電気的な絶縁性が保持できず、正常な動作ができない不良チップが発生してしまう。その他の部分というのは例えばエミッタである。
In the case of the comparative example, the
本発明の実施の形態に係る半導体装置の製造方法では、図10に示すように、微小孔32Aはプラグ金属34で埋められ、未形成部分36Aにはプラグ金属34が露出しているので、めっき処理の薬液がプラグ金属34の下の構造にしみこまない。よって、トレンチゲート電極12又はゲート酸化膜14の腐食を防止できる。また、CVD法でプラグ金属34を形成するので、バリアメタル32に欠陥又は異物が存在しても、それらの表面とその下地をプラグ金属34で隙間なく被覆できる。プラグ金属34の一部である保護金属34Bの膜厚を50〜1000nmと厚くしたので、プラグ金属34の下地に欠陥又は異物が存在しても、それらの表面とその下地を、プラグ金属34で被覆できる。なお、めっき処理の薬液に溶解しないように、プラグ金属34の材料はW、Ti又はTiNの少なくとも1つを含むことが好ましい。
In the method of manufacturing a semiconductor device according to the embodiment of the present invention, as shown in FIG. 10, the
半導体基板10の下面における接合電極54と酸化防止膜56をスパッタ法で形成し、半導体基板10の上面における接合電極39と酸化防止膜40をめっき法で形成すると、半導体基板10の下面側の膜応力が強くなり、半導体基板10が上に凸に反る。半導体基板10が上に凸に反ると、ウエハを裏面からハンドリングしにくくなり、加工歩留が低下する。そのようなウエハをダイシングしてチップ小片に切り分けても半導体基板10は上に凸に沿ったままである。上に凸に沿ったチップの下面側をヒートシンク等の外部部品にはんだ付けすると、気泡がチップ中央部に蓄積され、はんだボイド不良が増加することによる組立歩留の低下が起こる。
When the
しかしながら、本発明の実施の形態に係る半導体装置は、絶縁膜30の開口を埋めつつ絶縁膜30の上に達する厚いプラグ金属34を形成したことに加え、プラグ金属34はW、Ti又はTiNの少なくとも1つを含むので、プラグ金属34の応力が大きい。そのため、半導体基板10の下面側の接合電極54と酸化防止膜56を厚く形成したとしても、プラグ金属34は半導体基板10を下に凸に反らせる。したがって、ウエハ裏面をハンドリングしやすくなり、例えばウエハ裏面を障害なく搬送治具に真空吸着させることができる。また、ウエハをダイシングしてチップ小片に切り分けた後にも半導体基板は下に凸に反ったままであるので、チップの下面をはんだ付けした際に発生する気泡はチップ中央部から外側に排気され、はんだボイド不良が低減する。よって、組立歩留を改善することができる。
However, in the semiconductor device according to the embodiment of the present invention, the
本発明の実施の形態に係るセル領域60におけるプラグ金属34は、プロセス中でドライエッチングされる事がないので、プラグ金属34にドライエッチングに起因する「えぐれ」は発生しない。このため、プラグ金属34の上に積層される引出電極36の埋め込み性が改善し、コンタクト抵抗を安定させることができる。
Since the
本発明の実施の形態に係る半導体装置の製造方法はその特徴を失わない範囲で様々な変形が可能である。例えば、半導体基板10は、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。ワイドバンドギャップ半導体を用いた半導体装置は、耐電圧が高く、許容電流密度も高いので、本発明のプラグ金属34によりトレンチゲート電極12等の腐食を抑制することが特に重要である。
The semiconductor device manufacturing method according to the embodiment of the present invention can be variously modified without losing its characteristics. For example, the
電力半導体装置はIGBTチップであるとしたが、本発明の技術は、プラグ金属の上に引出電極とめっき膜を形成するプロセスを有するものに広く利用できる。よって半導体装置はIGBTチップに限定されず、MOSFETなどでもよい。 Although the power semiconductor device is assumed to be an IGBT chip, the technique of the present invention can be widely used for a device having a process of forming an extraction electrode and a plating film on a plug metal. Therefore, the semiconductor device is not limited to the IGBT chip, and may be a MOSFET or the like.
また、バリアメタル32を省略して不純物層24及び絶縁膜30に直接プラグ金属34を形成してもよい。
Alternatively, the
10 半導体基板、 12 トレンチゲート電極、 14 ゲート酸化膜、 20,22,24 不純物層、 30 絶縁膜、 32 バリアメタル、 32A 微小孔、 34 プラグ金属、 34A 埋め込み金属、 34B 保護金属、 36 引出電極、 38 めっき層、 39 接合電極、 40 酸化防止膜 10 semiconductor substrate, 12 trench gate electrode, 14 gate oxide film, 20, 22, 24 impurity layer, 30 insulating film, 32 barrier metal, 32A microhole, 34 plug metal, 34A buried metal, 34B protective metal, 36 lead electrode, 38 plating layer, 39 bonding electrode, 40 antioxidant film
Claims (8)
前記半導体基板の上面に開口を有する絶縁膜を形成する工程と、
前記絶縁膜の開口を埋める埋め込み金属と、前記埋め込み金属とつながり、前記絶縁膜の上に位置する保護金属と、を有することで前記絶縁膜を覆うプラグ金属をCVD法で形成する工程と、
前記プラグ金属の上に、スパッタリング法又はPVD法により引出電極を形成する工程と、
前記引出電極の上に、めっき法により接合電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。 Forming an impurity layer on the upper surface side of the semiconductor substrate;
Forming an insulating film having an opening on the upper surface of the semiconductor substrate;
Forming a plug metal that covers the insulating film by a CVD method by having a buried metal filling the opening of the insulating film and a protective metal connected to the buried metal and positioned on the insulating film;
Forming an extraction electrode on the plug metal by a sputtering method or a PVD method;
Forming a bonding electrode on the extraction electrode by a plating method.
前記絶縁膜は、前記トレンチゲート電極の上及び前記不純物層の上にあることを特徴とする請求項1に記載の半導体装置の製造方法。 A trench gate electrode is formed on the semiconductor substrate,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is on the trench gate electrode and on the impurity layer.
前記下面電極を外部構成にはんだ付けすることを特徴とする請求項5に記載の半導体装置の製造方法。 Forming a lower surface electrode by sputtering on the lower surface of the semiconductor substrate;
6. The method of manufacturing a semiconductor device according to claim 5, wherein the lower surface electrode is soldered to an external configuration.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016024804A JP6736902B2 (en) | 2016-02-12 | 2016-02-12 | Method of manufacturing semiconductor device |
DE102017200452.5A DE102017200452B4 (en) | 2016-02-12 | 2017-01-12 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016024804A JP6736902B2 (en) | 2016-02-12 | 2016-02-12 | Method of manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017143214A true JP2017143214A (en) | 2017-08-17 |
JP6736902B2 JP6736902B2 (en) | 2020-08-05 |
Family
ID=59410076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016024804A Active JP6736902B2 (en) | 2016-02-12 | 2016-02-12 | Method of manufacturing semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6736902B2 (en) |
DE (1) | DE102017200452B4 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427902A (en) * | 2017-09-05 | 2019-03-05 | 富士电机株式会社 | The manufacturing method of manufacturing silicon carbide semiconductor device and manufacturing silicon carbide semiconductor device |
CN112575297A (en) * | 2019-09-27 | 2021-03-30 | 芝浦机械电子装置株式会社 | Film forming apparatus and embedding processing apparatus |
WO2022224889A1 (en) * | 2021-04-22 | 2022-10-27 | 有限会社Mtec | Semiconductor element manufacturing method and vertical mosfet element |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223493A (en) * | 1999-02-02 | 2000-08-11 | Miyazaki Oki Electric Co Ltd | Manufacture of semiconductor element |
JP2002158354A (en) * | 2000-11-17 | 2002-05-31 | Sanyo Electric Co Ltd | Insulated gate type semiconductor device and manufacturing method therefor |
JP2010129707A (en) * | 2008-11-27 | 2010-06-10 | Fuji Electric Systems Co Ltd | Semiconductor device and method of manufacturing the same |
JP2011171551A (en) * | 2010-02-19 | 2011-09-01 | Toyota Motor Corp | Method of manufacturing semiconductor device |
CN102201409A (en) * | 2010-03-24 | 2011-09-28 | 万国半导体(开曼)股份有限公司 | Power MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) device with tungsten spacing layer and production method thereof |
JP2012054294A (en) * | 2010-08-31 | 2012-03-15 | Mitsubishi Electric Corp | Semiconductor device |
JP2013211374A (en) * | 2012-03-30 | 2013-10-10 | Renesas Electronics Corp | Semiconductor device and manufacturing method of the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002158233A (en) | 2000-11-17 | 2002-05-31 | Sanyo Electric Co Ltd | Method for manufacturing insulated gate semiconductor device |
JP5707709B2 (en) | 2009-03-23 | 2015-04-30 | 富士電機株式会社 | Manufacturing method of semiconductor device |
JP6480860B2 (en) | 2013-03-29 | 2019-03-13 | 富士電機株式会社 | Semiconductor device and method of manufacturing semiconductor device |
DE102013222816A1 (en) | 2013-11-11 | 2015-05-13 | Robert Bosch Gmbh | Connection arrangement with a semiconductor device and an ultrasonically welded wire |
-
2016
- 2016-02-12 JP JP2016024804A patent/JP6736902B2/en active Active
-
2017
- 2017-01-12 DE DE102017200452.5A patent/DE102017200452B4/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223493A (en) * | 1999-02-02 | 2000-08-11 | Miyazaki Oki Electric Co Ltd | Manufacture of semiconductor element |
JP2002158354A (en) * | 2000-11-17 | 2002-05-31 | Sanyo Electric Co Ltd | Insulated gate type semiconductor device and manufacturing method therefor |
JP2010129707A (en) * | 2008-11-27 | 2010-06-10 | Fuji Electric Systems Co Ltd | Semiconductor device and method of manufacturing the same |
JP2011171551A (en) * | 2010-02-19 | 2011-09-01 | Toyota Motor Corp | Method of manufacturing semiconductor device |
CN102201409A (en) * | 2010-03-24 | 2011-09-28 | 万国半导体(开曼)股份有限公司 | Power MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) device with tungsten spacing layer and production method thereof |
JP2012054294A (en) * | 2010-08-31 | 2012-03-15 | Mitsubishi Electric Corp | Semiconductor device |
JP2013211374A (en) * | 2012-03-30 | 2013-10-10 | Renesas Electronics Corp | Semiconductor device and manufacturing method of the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427902A (en) * | 2017-09-05 | 2019-03-05 | 富士电机株式会社 | The manufacturing method of manufacturing silicon carbide semiconductor device and manufacturing silicon carbide semiconductor device |
JP2019047045A (en) * | 2017-09-05 | 2019-03-22 | 富士電機株式会社 | Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method |
JP7013735B2 (en) | 2017-09-05 | 2022-02-01 | 富士電機株式会社 | Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device |
US11245013B2 (en) | 2017-09-05 | 2022-02-08 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device having a step film formed between a plating film and a first electrode |
CN109427902B (en) * | 2017-09-05 | 2023-12-08 | 富士电机株式会社 | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
CN112575297A (en) * | 2019-09-27 | 2021-03-30 | 芝浦机械电子装置株式会社 | Film forming apparatus and embedding processing apparatus |
WO2022224889A1 (en) * | 2021-04-22 | 2022-10-27 | 有限会社Mtec | Semiconductor element manufacturing method and vertical mosfet element |
Also Published As
Publication number | Publication date |
---|---|
DE102017200452A1 (en) | 2017-08-17 |
DE102017200452B4 (en) | 2022-05-05 |
JP6736902B2 (en) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11869961B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5578184B2 (en) | Manufacturing method of semiconductor device | |
JP6239214B1 (en) | Power semiconductor device and manufacturing method thereof | |
CN110310927B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
US20120292757A1 (en) | Semiconductor component and method of manufacturing a semiconductor component | |
JP5648658B2 (en) | Manufacturing method of semiconductor device | |
JP2008532281A (en) | Substrate removal method for high light extraction LED | |
TWI414082B (en) | Luminous diode chip with overvoltage protection | |
JP2014192351A (en) | Semiconductor device manufacturing method | |
US11842938B2 (en) | Semiconductor device and method for forming a semiconductor device | |
US9991212B2 (en) | Semiconductor device | |
JP6736902B2 (en) | Method of manufacturing semiconductor device | |
US10672661B2 (en) | Preliminary trenches formed in kerf regions for die singulation | |
JPWO2018061711A1 (en) | Semiconductor device and manufacturing method | |
US11069627B2 (en) | Scribe seals and methods of making | |
JP6894544B2 (en) | Manufacturing method of semiconductor devices | |
JP2007305906A (en) | Diode | |
US9875934B2 (en) | Semiconductor device and a method for forming a semiconductor device | |
JP2006100481A (en) | Semiconductor apparatus | |
US20170077279A1 (en) | Semiconductor device | |
US11133245B2 (en) | Semiconductor package structure and method for manufacturing the same | |
JP2011129663A (en) | Semiconductor device and interposer | |
CN112151505A (en) | Test structure and manufacturing method thereof | |
JP2020036047A (en) | SiC semiconductor device | |
JP2021150587A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200423 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6736902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |