JP2017134493A - Ladder program display device with automatic tracing function for self-holding circuit of ladder program - Google Patents

Ladder program display device with automatic tracing function for self-holding circuit of ladder program Download PDF

Info

Publication number
JP2017134493A
JP2017134493A JP2016012314A JP2016012314A JP2017134493A JP 2017134493 A JP2017134493 A JP 2017134493A JP 2016012314 A JP2016012314 A JP 2016012314A JP 2016012314 A JP2016012314 A JP 2016012314A JP 2017134493 A JP2017134493 A JP 2017134493A
Authority
JP
Japan
Prior art keywords
trace
result
ladder program
self
holding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016012314A
Other languages
Japanese (ja)
Inventor
佐藤　亘
Wataru Sato
亘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2016012314A priority Critical patent/JP2017134493A/en
Priority to DE102017000477.3A priority patent/DE102017000477A1/en
Priority to CN201710062919.7A priority patent/CN106997199A/en
Priority to US15/414,790 priority patent/US20170212798A1/en
Publication of JP2017134493A publication Critical patent/JP2017134493A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0262—Confirmation of fault detection, e.g. extra checks to confirm that a failure has indeed occurred
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/302—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a software system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3471—Address tracing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24065—Real time diagnostics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865—Monitoring of software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a ladder program display device with a function for reducing debugging work on a ladder program upon occurrence of an abnormality by automatically detecting a self-holding circuit and automatically tracing an associated signal at all times.SOLUTION: A ladder program display device 1 is configured to display an operation situation of a ladder program that is executed by a sequence controller 2. The ladder program display device 1 comprises: a self-holding circuit extraction unit 30 which extracts a self-holding circuit from the ladder program; a trace target setting unit 31 for setting a signal address that is being used in the self-holding circuit extracted by the self-holding circuit extraction unit 30, as a trace target; and a trace result display unit 32 for outputting display of a result of the sequence controller 2 tracing the signal address as the trace target set by the trace target setting unit 31.SELECTED DRAWING: Figure 2

Description

本発明は、ラダープログラム表示装置に関し、特にラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置に関する。   The present invention relates to a ladder program display device, and more particularly to a ladder program display device having an automatic trace function of a self-holding circuit for a ladder program.

プログラマブルコントローラの運転においてユーザが意図しない現象すなわち不具合が発生した場合、トレース機能を使用し、不具合を引き起こした信号および関連信号の変化を確認して原因を特定する方法が一般的に知られている。
トレース機能とは、各信号の状態を時系列で記録し、記録結果を表示する機能である。
トレース機能を活用する方法としては、特許文献１に開示されるように、指定したコイルに対して影響を及ぼす接点を、自動的に検索してトレース対象に設定する方法等がある。 When a phenomenon unintended by the user, that is, a malfunction occurs in the operation of the programmable controller, a method is generally known in which a trace function is used to identify a cause by checking a change in a signal causing a malfunction and a related signal. .
The trace function is a function for recording the state of each signal in time series and displaying the recording result.
As a method of utilizing the trace function, as disclosed in Patent Document 1, there is a method of automatically searching for a contact that affects a designated coil and setting it as a trace target.

特開平０７−１６０３１２号公報Japanese Patent Laid-Open No. 07-160312

ラダープログラムでは、信号状態を保持するために図７に示すような自己保持回路を数多く使用しており、この自己保持回路が誤ったタイミングで保持を開始・終了すると、制御対象の装置で誤動作が発生する。
例えば、図７に示す自己保持回路の例では、Ｘ０．０がＯＮになるとＲ０．０がＯＮになり、その後、Ｘ０．０がＯＦＦになってもＲ０．０はＯＮの状態を保持する。そして、Ｘ１．０がＯＮになるとＲ０．０がＯＦＦとなるものである。このように自己保持回路は、コイルに設定されている信号が、同じネット上のいずれかの接点で使用されているといった特徴がある。 In the ladder program, many self-holding circuits as shown in FIG. 7 are used to hold the signal state. If this self-holding circuit starts and ends holding at an incorrect timing, a malfunction occurs in the controlled device. Occur.
For example, in the example of the self-holding circuit shown in FIG. 7, R0.0 is turned on when X0.0 is turned on, and then R0.0 is kept on even when X0.0 is turned off. And when X1.0 is turned on, R0.0 is turned off. Thus, the self-holding circuit is characterized in that the signal set in the coil is used at any contact on the same net.

実際のラダープログラムにおいては、いくつかの信号の複合条件によって自己保持の開始・終了が制御されており、自己保持回路が正しく動作しない場合には、いくつもの信号状態の組み合わせを調査する必要がある。この調査は以下のような手順で行われるが、特に不具合の発生が間欠的な場合には、原因の特定に非常に多くの時間を必要としていた。
●手順１：ラダープログラム上で、不具合の発生している自己保持回路を検索する。
●手順２：手順１の回路で使用されている接点およびコイルの信号をトレース対象に設定する。
●手順３：トレース機能を実行し、正常時の信号変化を記録する。
●手順４：再度トレース機能を実行後、不具合現象を再現させて、信号変化を記録する。
●手順５：手順３と手順４の信号変化を比較して不具合原因を特定する。 In an actual ladder program, the start / end of self-holding is controlled by the composite conditions of several signals. If the self-holding circuit does not operate correctly, it is necessary to investigate a number of combinations of signal states. . This investigation is carried out according to the following procedure, but it takes a very long time to identify the cause, particularly when the occurrence of a problem is intermittent.
● Procedure 1: Search the ladder program for the self-holding circuit where the problem has occurred.
● Procedure 2: Set the contact and coil signals used in the circuit of Procedure 1 to be traced.
● Procedure 3: Execute the trace function and record normal signal changes.
● Step 4: After executing the trace function again, reproduce the failure phenomenon and record the signal change.
● Procedure 5: Compare the signal changes in procedure 3 and procedure 4 to identify the cause of the problem.

特許文献１に開示される技術では、上記手順２を簡略化することは可能ではあるが、上記手順１の自己保持回路を特定することはできなかった。   In the technique disclosed in Patent Document 1, the procedure 2 can be simplified, but the self-holding circuit of the procedure 1 cannot be specified.

そこで本発明の目的は、自己保持回路を自動で検出し、関連する信号を自動的に常時トレースすることで、異常発生時におけるラダープログラムのデバッグ作業を減らす機能を備えたラダープログラム表示装置を提供することである。   Therefore, an object of the present invention is to provide a ladder program display device having a function of reducing ladder program debugging work when an abnormality occurs by automatically detecting a self-holding circuit and always automatically tracing related signals. It is to be.

本願の請求項１に係る発明は、シーケンス制御装置により実行されるラダープログラムの動作状況を表示するラダープログラム表示装置において、前記ラダープログラムに含まれる回路の内で、当該回路に含まれる入力および出力の信号アドレスに基づいて自己保持回路を特定して抽出する自己保持回路抽出部と、前記自己保持回路抽出部が抽出した前記自己保持回路において用いられている信号アドレスをトレース対象として設定するトレース対象設定部と、前記トレース対象設定部により設定されたトレース対象となる前記信号アドレスを前記シーケンス制御装置がトレースした結果の表示を出力するトレース結果表示部と、を備えることを特徴とするラダープログラム表示装置である。   The invention according to claim 1 of the present application is a ladder program display device that displays an operation status of a ladder program executed by a sequence control device. Among the circuits included in the ladder program, the input and output included in the circuit A self-holding circuit extraction unit that identifies and extracts a self-holding circuit based on the signal address of the signal, and a trace target that sets a signal address used in the self-holding circuit extracted by the self-holding circuit extraction unit as a trace target A ladder program display comprising: a setting unit; and a trace result display unit that outputs a display result of the sequence control device tracing the signal address to be traced set by the trace target setting unit Device.

本願の請求項２に係る発明は、前記自己保持回路抽出部は、前記回路に同じ信号アドレスの入力および出力が含まれている場合に、当該回路を自己保持回路と特定する、ことを特徴とする請求項１に記載のラダープログラム表示装置である。   The invention according to claim 2 of the present application is characterized in that the self-holding circuit extracting unit identifies the circuit as a self-holding circuit when the circuit includes inputs and outputs of the same signal address. The ladder program display device according to claim 1.

本願の請求項３に係る発明は、前記シーケンス制御装置によるトレースの結果を記憶するトレース結果記憶部をさらに備え、前記トレース結果表示部は、前記トレース結果記憶部に記憶された過去のトレースの結果と、現在のトレースの結果とを比較することで、過去のトレースの結果と現在のトレースの結果とに差異があることを検出し、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるように表示する、ことを特徴とする請求項１または２に記載のラダープログラム表示装置である。   The invention according to claim 3 of the present application further includes a trace result storage unit that stores a trace result by the sequence control device, and the trace result display unit is a result of a past trace stored in the trace result storage unit. Is compared with the result of the current trace to detect that there is a difference between the result of the past trace and the result of the current trace, and the result of the previous trace and the result of the current trace are detected. The ladder program display device according to claim 1, wherein the ladder program display device displays the signal address where the difference is detected so as to be grasped.

本願の請求項４に係る発明は、前記トレース結果表示部は、差異が検出された前記信号アドレスに係る表示を強調表示することで、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるようにする、ことを特徴とする請求項３に記載のラダープログラム表示装置である。   In the invention according to claim 4 of the present application, the trace result display unit highlights the display related to the signal address where the difference is detected, so that the past trace result and the current trace result are displayed. 4. The ladder program display device according to claim 3, wherein a signal address where a difference is detected can be grasped.

本願の請求項５に係る発明は、前記トレース結果表示部は、前記過去のトレースの結果と、前記現在のトレースの結果とを比較できるように表示することで、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるようにする、ことを特徴とする請求項３に記載のラダープログラム表示装置である。   The invention according to claim 5 of the present application is such that the trace result display unit displays the result of the past trace and the result of the current trace so that the result of the past trace can be compared. 4. The ladder program display device according to claim 3, wherein a signal address where a difference from a current trace result is detected can be grasped.

本願の請求項６に係る発明は、前記トレース対象設定部によりトレース対象として設定された信号アドレスの内で、トレース対象とする信号アドレスの範囲を限定することができる、ことを特徴とする請求項１〜５のいずれか１つに記載のラダープログラム表示装置である。   The invention according to claim 6 of the present application is capable of limiting a range of signal addresses to be traced among signal addresses set as trace targets by the trace target setting unit. It is a ladder program display device given in any 1 of 1-5.

本発明により、自己保持回路が自動抽出されているため、ユーザがラダープログラムを解析して自己保持回路を探す必要がなく、自己保持回路に関連する信号がトレース対象として自動設定されるため、ユーザがトレース設定を行う必要がなく、ラダープログラムのデバッグのための作業を効率化できる。   According to the present invention, since the self-holding circuit is automatically extracted, it is not necessary for the user to analyze the ladder program to search for the self-holding circuit, and a signal related to the self-holding circuit is automatically set as a trace target. However, it is not necessary to set the trace, and the work for debugging the ladder program can be made more efficient.

また、上記でトレース設定された信号を常時トレースしておくことで、異常発生時には予め記録されたトレース結果を参照すればよいため、異常を再現せずとも、原因の調査が行うことが可能となる。更に、正常ケースと異常ケースの違いを表示することにより、不具合原因が見つけ出しやすくなる。   In addition, by always tracing the signal set as described above, it is only necessary to refer to the trace result recorded in advance when an abnormality occurs, so the cause can be investigated without reproducing the abnormality. Become. Furthermore, displaying the difference between the normal case and the abnormal case makes it easier to find the cause of the problem.

本発明の一実施形態によるラダープログラム表示装置の概略構成図である。It is a schematic block diagram of the ladder program display apparatus by one Embodiment of this invention. 本発明の一実施形態によるラダープログラム表示装置の機能ブロック図である。It is a functional block diagram of the ladder program display device by one embodiment of the present invention. 異常動作の原因を調べる対象とする操作盤の構造例を示す図である。It is a figure which shows the structural example of the operation panel made into the object which investigates the cause of abnormal operation | movement. 図３の操作盤を制御するラダープログラムの例を示す図である。It is a figure which shows the example of the ladder program which controls the operation panel of FIG. 図４のラダープログラムをトレースした結果の表示例を示す図である。FIG. 5 is a diagram illustrating a display example of a result of tracing the ladder program of FIG. 4. 図２のラダープログラム表示装置上で実行される自己保持回路抽出処理のフローチャートである。It is a flowchart of the self-holding circuit extraction process performed on the ladder program display apparatus of FIG. 一般的な自己保持回路を含むラダープログラムの例を示す図である。It is a figure which shows the example of the ladder program containing a general self-holding circuit.

以下、本発明の実施形態を図面と共に説明する。
図１は、本発明の一実施形態によるラダープログラム表示装置の概略構成図である。本実施形態のラダープログラム表示装置１は、ＣＰＵ１０、ＲＯＭ１１、ＲＡＭ１２、二次記憶装置１３、キーボード１４、表示器１５、通信インタフェース１６を備える。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic configuration diagram of a ladder program display device according to an embodiment of the present invention. The ladder program display device 1 of this embodiment includes a CPU 10, a ROM 11, a RAM 12, a secondary storage device 13, a keyboard 14, a display 15, and a communication interface 16.

ラダープログラム表示装置１が備えるＣＰＵ１０は、ラダープログラム表示装置１を全体的に制御するプロセッサであり、ＲＯＭ１１に格納されたシステムプログラムをバスを介して読み出し、該システムプログラムに従ってラダープログラム表示装置１を制御する。システムプログラムには、シーケンスプログラムから自己保持回路を抽出するためのプログラムや、自己保持回路において用いられている信号アドレスをトレース対象として設定するためのプログラムもまた含まれており、該プログラムを実行することにより後述する機能やフローチャートにより説明される各処理が実行される。   The CPU 10 included in the ladder program display device 1 is a processor that controls the entire ladder program display device 1. The CPU 10 reads a system program stored in the ROM 11 via a bus and controls the ladder program display device 1 according to the system program. To do. The system program also includes a program for extracting the self-holding circuit from the sequence program, and a program for setting a signal address used in the self-holding circuit as a trace target, and the program is executed. As a result, each process described by the functions and flowcharts described later is executed.

ＲＡＭ１２には、一時的な計算データや表示器１５に表示される表示データ、キーボード１４などの入力機器を介して入力された各種データを格納するワークメモリ領域１２１と、編集対象となるラダープログラムなどのシーケンスプログラムのプログラムデータを格納するプログラム格納領域１２２が設けられている。また、ＲＡＭ１２には、本発明の自己保持回路抽出機能のプログラムやトレース機能のプログラムが実行される際に用いられる一時的なデータを記憶する領域が確保される。   The RAM 12 stores temporary calculation data, display data displayed on the display 15, a work memory area 121 for storing various data input via an input device such as the keyboard 14, a ladder program to be edited, and the like. A program storage area 122 for storing program data of the sequence program is provided. The RAM 12 has an area for storing temporary data used when the self-holding circuit extraction function program or the trace function program of the present invention is executed.

二次記憶装置１３は、ハードディスク装置、メモリカード、ＵＳＢメモリといった不揮発性の記憶装置や、バッテリバックアップされた不揮発性のメモリなどで構成され、ラダープログラム表示装置１が取り扱うラダープログラムなどのシーケンスプログラムや、設定ファイル、パラメータファイルなどの各種ファイルが記憶されている。   The secondary storage device 13 includes a nonvolatile storage device such as a hard disk device, a memory card, and a USB memory, a battery-backed nonvolatile memory, and the like, and a sequence program such as a ladder program handled by the ladder program display device 1 Various files such as setting files and parameter files are stored.

キーボード１４は、ユーザからの入力を受け付ける入力機器であり、自己保持回路抽出機能やトレース機能の実行指示等に用いられる。また、表示器１５は、ラダープログラム表示装置１の内部状態の表示や、シーケンスプログラム、トレース結果などを表示するための液晶表示装置やタッチパネルなどである。   The keyboard 14 is an input device that receives input from the user, and is used for an instruction to execute a self-holding circuit extraction function or a trace function. The display unit 15 is a liquid crystal display device or a touch panel for displaying the internal state of the ladder program display device 1, a sequence program, trace results, and the like.

通信インタフェース１６には、ＬＡＮやＷＡＮなどのネットワークが接続されており、該通信インタフェース１６を介してシーケンス制御装置２との間でラダープログラムなどのシーケンスプログラムの送受信を行う。   A network such as a LAN or WAN is connected to the communication interface 16, and a sequence program such as a ladder program is transmitted / received to / from the sequence control device 2 via the communication interface 16.

一方で、シーケンス制御装置２は、ＣＰＵ２０、ＲＯＭ２１、ＲＡＭ２２、Ｉ／Ｏ機器インタフェース２３、通信インタフェース２４を備える。
ＣＰＵ２０はシーケンス制御装置２の全体の制御の中心となるプロセッサである。ＣＰＵ２０は、シーケンス制御装置２の電源投入時にバスを介して、ＲＯＭ２１に格納されたシステムプログラムを読み出し、このシステムプログラムに従ってシーケンス制御装置２の全体の制御を実行する。システムプログラムには、信号変化をトレースするためのプログラムもまた含まれている。ＲＡＭ２２には機械の信号アドレスの状態を示す信号メモリ２２１、ＣＰＵ２０により実行されるラダープログラムなどのシーケンスプログラムを格納するプログラム格納領域２２２などが設けられている。 On the other hand, the sequence control device 2 includes a CPU 20, a ROM 21, a RAM 22, an I / O device interface 23, and a communication interface 24.
The CPU 20 is a processor that is the center of overall control of the sequence control device 2. The CPU 20 reads the system program stored in the ROM 21 via the bus when the sequence control device 2 is turned on, and executes overall control of the sequence control device 2 in accordance with this system program. The system program also includes a program for tracing signal changes. The RAM 22 is provided with a signal memory 221 indicating the state of signal addresses of the machine, a program storage area 222 for storing a sequence program such as a ladder program executed by the CPU 20, and the like.

シーケンス制御装置２では、ＲＡＭ２２のプログラム格納領域２２２に格納されるシーケンスプログラムに基づいてシーケンス制御装置２からの出力信号をＩ／Ｏ機器インタフェース２３を経由して図示しない機械や周辺機器に出力する。また、Ｉ／Ｏ機器インタフェース２３を経由して、図示しない機械や該機械に備えられた操作盤の操作スイッチの信号、センサ機器や周辺機器からの信号などの入力信号を受信し、プログラム格納領域２２２に格納されるシーケンスプログラムに基づいて必要な処理を施し、処理結果を信号メモリ２２１に格納する。   The sequence control device 2 outputs an output signal from the sequence control device 2 to a machine or peripheral device (not shown) via the I / O device interface 23 based on the sequence program stored in the program storage area 222 of the RAM 22. Further, via the I / O device interface 23, an input signal such as a signal of an operation switch of a machine (not shown) or an operation panel provided in the machine, a signal from a sensor device or a peripheral device is received, and a program storage area Necessary processing is performed based on the sequence program stored in 222, and the processing result is stored in the signal memory 221.

また、シーケンス制御装置２は、通信インタフェース２４を介してラダープログラム表示装置１との間で信号メモリ２２１に示される信号アドレスの状態を含むシーケンスプログラムの実行状況を示すデータを送信したり、プログラム格納領域２２２に格納されるシーケンスプログラムを送受信したりする。このような構成により、ラダープログラム表示装置１はシーケンス制御装置２のプログラム格納領域２２２に格納されるシーケンスプログラムを取得して表示器１５へと表示すると共にシーケンスプログラムの実行状況を示すデータに基づいた表示を行ったり、ラダープログラム表示装置１からシーケンス制御装置２に対するシーケンスプログラムの実行指令を送信したり、ラダープログラム表示装置１上で編集されたシーケンスプログラムをプログラム格納領域２２２へと記憶したりすることができる。   Further, the sequence control device 2 transmits data indicating the execution status of the sequence program including the signal address state indicated in the signal memory 221 to the ladder program display device 1 via the communication interface 24, and stores the program. The sequence program stored in the area 222 is transmitted / received. With such a configuration, the ladder program display device 1 acquires the sequence program stored in the program storage area 222 of the sequence control device 2 and displays it on the display unit 15 and is based on data indicating the execution status of the sequence program. Displaying, transmitting a sequence program execution command from the ladder program display device 1 to the sequence control device 2, and storing the sequence program edited on the ladder program display device 1 in the program storage area 222 Can do.

なお、本実施形態のラダープログラム表示装置１は、例えばシーケンスプログラムの動作をモニタするシーケンスプログラムモニタ装置や、シーケンスプログラムの編集機能を備えたシーケンスプログラム編集装置などを含む。また、ラダープログラム表示装置１の機能はシーケンス制御装置２に内蔵されていてもよい。   Note that the ladder program display device 1 according to the present embodiment includes, for example, a sequence program monitor device that monitors the operation of a sequence program, a sequence program editing device that includes a sequence program editing function, and the like. The function of the ladder program display device 1 may be incorporated in the sequence control device 2.

図２は、本実施形態のラダープログラム表示装置１の機能ブロック図である。ラダープログラム表示装置１は、機能手段としての自己保持回路抽出部３０、トレース対象設定部３１、トレース結果表示部３２を備える。
自己保持回路抽出部３０は、プログラム格納領域１２２に格納されているラダープログラム４０から、当該ラダープログラム４０に含まれる回路の中からすべての自己保持回路を自動的に抽出する。自己保持回路は、上記したようにコイル（信号アドレスへの出力）に設定されている信号が同じネット上のいずれかの接点（信号アドレスからの入力）で使用されているという特徴があるため、そのような特徴のある回路を自己保持回路抽出部３０は自己保持回路として抽出する。
また、トレース対象設定部３１は、自己保持回路抽出部３０が抽出した自己保持回路に用いられているすべての接点とコイルの信号アドレスをトレース対象としてＲＡＭ１２上などに設けられたトレース対象記憶部４１へと記憶する。 FIG. 2 is a functional block diagram of the ladder program display device 1 of the present embodiment. The ladder program display device 1 includes a self-holding circuit extraction unit 30, a trace target setting unit 31, and a trace result display unit 32 as functional units.
The self-holding circuit extraction unit 30 automatically extracts all the self-holding circuits from the ladder program 40 stored in the program storage area 122 from the circuits included in the ladder program 40. As described above, the self-holding circuit has a feature that the signal set in the coil (output to the signal address) is used at any contact (input from the signal address) on the same net. The self-holding circuit extraction unit 30 extracts such a characteristic circuit as a self-holding circuit.
In addition, the trace target setting unit 31 has a trace target storage unit 41 provided on the RAM 12 or the like as a trace target for all contact points and coil signal addresses used in the self hold circuit extracted by the self hold circuit extraction unit 30. Remember.

シーケンス制御装置２が備えるトレース部５１は、ユーザによるトレース処理の開始指令に応じて信号メモリ２２１のトレース処理を実行する。トレース部５１は、信号メモリ２２１からトレース対象記憶部４１に記憶されているトレース対象の信号アドレスの状態を抽出してトレース結果記憶部４２へと出力する。トレース結果記憶部４２には、現在のトレースしているトレース結果とは別に、過去に信号メモリ２２１をトレースしたトレース結果を記憶して残しておくことが可能となっている。これにより、後にトレース結果表示部３２で現在の信号メモリ２２１のトレース結果と、過去の信号メモリ２２１のトレース結果とを比較可能に表示をすることができ、例えば過去のトレース結果としてあらかじめ正常状態でのトレース結果をトレース結果記憶部４２へと記憶しておけば、現在の信号のトレース結果と正常状態でのトレース結果を比較することで異常な信号変化を検出することも可能となる。なお、過去の信号メモリ２２１のトレース結果はＲＡＭ１２の容量などに応じて複数記憶しておけるようにしてもよい。   The trace unit 51 included in the sequence control device 2 executes the trace process of the signal memory 221 in response to a trace process start command by the user. The trace unit 51 extracts the state of the signal address of the trace target stored in the trace target storage unit 41 from the signal memory 221 and outputs it to the trace result storage unit 42. The trace result storage unit 42 can store and leave trace results obtained by tracing the signal memory 221 in the past separately from the trace results currently being traced. As a result, the trace result display unit 32 can display the trace result of the current signal memory 221 and the trace result of the past signal memory 221 so that the trace results can be compared later. If the trace result is stored in the trace result storage unit 42, it is possible to detect an abnormal signal change by comparing the trace result of the current signal with the trace result in the normal state. Note that a plurality of past trace results of the signal memory 221 may be stored in accordance with the capacity of the RAM 12 or the like.

トレース結果表示部３２は、トレース部５１によりトレース結果記憶部４２へと記憶されたトレース結果に基づいてトレース結果の表示画面を生成し、表示器１５へと表示する。トレース結果表示部３２は、トレース結果記憶部４２に記憶された現在のトレース結果を、例えば各信号アドレス毎に信号の状態の変化を時系列で表示するようにしてもよい。また、トレース結果表示部３２は、トレース結果記憶部４２に記憶された現在の信号アドレスのトレース結果と過去の信号アドレスのトレース結果とを比較し、比較した結果に基づいてトレース結果の表示画面を生成するようにしても良く、そのような表示をする際には、現在のトレースの結果の内で過去のトレースの結果との差異が生じた部分を把握できるように表示（色の変更や点滅などによる強調表示）したり、また、単に過去のトレースの結果と現在のトレースの結果とを並べて表示することで差異が生じた部分をユーザが把握できるようにしてもよい。   The trace result display unit 32 generates a trace result display screen based on the trace result stored in the trace result storage unit 42 by the trace unit 51 and displays it on the display 15. The trace result display unit 32 may display the current trace result stored in the trace result storage unit 42 in a time series, for example, a change in signal state for each signal address. The trace result display unit 32 compares the trace result of the current signal address stored in the trace result storage unit 42 with the trace result of the past signal address, and displays a trace result display screen based on the comparison result. When such a display is made, a display (color change or blinking) is made so that the part of the current trace result that has a difference from the past trace result can be grasped. The user may be able to grasp the portion where the difference has occurred by simply displaying the past trace result and the current trace result side by side.

以下では、本実施形態のラダープログラム表示装置１を用いて、ある操作盤が正しく動作しない原因を調べる実施例を挙げる。
図３は、本実施例で異常動作の原因を調べる対象とする操作盤の構造を示す図である。本実施例では、ある装置にランプＡとボタンＢ、キーＣが付いた操作盤がある場合を想定する。 Below, the Example which investigates the cause which a certain operation panel does not operate | move correctly using the ladder program display apparatus 1 of this embodiment is given.
FIG. 3 is a diagram showing a structure of an operation panel which is a target for examining the cause of abnormal operation in the present embodiment. In the present embodiment, it is assumed that a certain apparatus has an operation panel with lamp A, button B, and key C.

ここで設計者はキーＣがＯＮになった状態で、ボタンＢを押下するとランプＡが点灯するラダープログラム４０を設計しようとしたとする。そして、そのラダープログラム４０を運転した際に、ボタンＢを押下してもランプＡが点灯しなかったとする。(異常現象)。この現象の原因を調べたい場合、以下の流れとなる。   Here, it is assumed that the designer tries to design a ladder program 40 that turns on the lamp A when the button B is pressed with the key C turned ON. When the ladder program 40 is operated, the lamp A is not turned on even if the button B is pressed. (Abnormal phenomenon). To investigate the cause of this phenomenon, the flow is as follows.

（ラダー起動時のシステム処理)
●手順１：自己保持回路抽出部３０は、ラダー起動時にラダープログラム４０を自動で検索して、すべての自己保持回路を抽出する。自己保持回路を検出する内部処理については、後述のフローチャートに記載する。ここでは、図４に示すような回路でランプＡが制御されているとする。ランプＡ（信号アドレスＹ０．０）はコイルＲ（信号アドレスＲ０．０）によって制御されている。また、図４中で点線により囲まれたネットにおいて、コイルＲはボタンＢ（信号アドレスＸ０．０）がＯＮになるとＯＮとなり、その後、コイルＲが自分自身をＯＮし続ける作りになっている。したがって、図４中で点線により囲まれたネットは自己保持回路として抽出対象になる。 (System processing at ladder startup)
Procedure 1: The self-holding circuit extraction unit 30 automatically searches the ladder program 40 when the ladder is activated, and extracts all self-holding circuits. The internal processing for detecting the self-holding circuit will be described in a flowchart described later. Here, it is assumed that the lamp A is controlled by a circuit as shown in FIG. The lamp A (signal address Y0.0) is controlled by the coil R (signal address R0.0). Further, in the net surrounded by a dotted line in FIG. 4, the coil R is turned on when the button B (signal address X0.0) is turned on, and then the coil R keeps turning on itself. Therefore, the net surrounded by the dotted line in FIG. 4 is extracted as a self-holding circuit.

●手順２：続いて、トレース対象設定部３１は、上記した手順１で抽出したネットにおいて、入力信号として使用されている信号アドレスをトレース対象として設定する。手順１で例に挙げた自己保持回路からはＸ０．０、Ｘ１．０、Ｒ０．０をトレース対象の信号とする。
●手順３：トレース部５１は、上記した手順２が完了した後に、手順２で設定した信号アドレスのトレースを開始する Procedure 2: Subsequently, the trace target setting unit 31 sets a signal address used as an input signal as a trace target in the net extracted in Procedure 1 described above. From the self-holding circuit exemplified in the procedure 1, X0.0, X1.0, and R0.0 are set as signals to be traced.
Procedure 3: The trace unit 51 starts tracing the signal address set in the procedure 2 after the procedure 2 described above is completed.

（異常発生時の処理）
●手順４：ランプＡが動作しない異常現象が発生すると、前回までの正常ケースでトレースされた各信号の波形と異常時にトレースされた各信号の波形とがトレース結果表示部３２により比較されることで当該異常現象が検出される。
●手順５：図５は正常時と異常時のトレース結果の比較を示す例である。今回の例ではＸ１．０とＲ０．０の波形が前回と異なっており、ここで異常の原因が発生している可能性が高いと診断される。ユーザはその診断結果を受けてＸ１．０を使用するネットの構造を確認し、何が問題か調査すればよい。ここで、Ｒ０．０はランプＡを直接制御する信号のため除外する。今回の例では、Ｘ１．０がＯＦＦになっていないと、Ｘ０．０がＯＮになってもＲ０．０がＯＮとならない構造になっており、Ｘ１．０がラダープログラム表示装置１の診断の通り、異常の原因であることが分かる。
なお、正常ケースのサンプルがまだ存在しない場合、あるいは比較しても異常が見つからない場合は、ユーザの指示により異常発生時のトレース結果をトレース結果記憶部４２へと記憶し、記憶したトレース結果をユーザが参照して異常な波形となっている信号を確認するようにすればよい。 (Processing when an error occurs)
Procedure 4: When an abnormal phenomenon occurs in which lamp A does not operate, the waveform of each signal traced in the normal case up to the previous time and the waveform of each signal traced at the time of abnormality are compared by the trace result display unit 32 The abnormal phenomenon is detected.
● Procedure 5: FIG. 5 is an example showing a comparison of trace results between normal and abnormal. In this example, the waveforms of X1.0 and R0.0 are different from the previous time, and it is diagnosed that there is a high possibility that the cause of the abnormality has occurred. The user receives the diagnosis result, confirms the structure of the net using X1.0, and investigates what is the problem. Here, R0.0 is excluded because it is a signal for directly controlling the lamp A. In this example, if X1.0 is not OFF, R0.0 does not turn ON even if X0.0 is ON. X1.0 is used to diagnose the ladder program display device 1. As you can see, it is the cause of the abnormality.
If there is no normal case sample yet or no abnormality is found by comparison, the trace result at the time of occurrence of an abnormality is stored in the trace result storage unit 42 according to the user's instruction, and the stored trace result is stored. What is necessary is just to confirm the signal which has an abnormal waveform with reference to a user.

上記のように、予め異常原因となりやすい自己保持回路を自動的にトレースしておき、さらに異常発生時にはトレース結果を自動的に比較することで、異常原因の調査が容易になる。また、予めトレースしておいた結果を見ることができるため、トレース設定と現象再現を必要とせず、デバッグ作業を削減できる。   As described above, a self-holding circuit that is likely to cause an abnormality is automatically traced in advance, and when the abnormality occurs, the trace results are automatically compared to facilitate investigation of the cause of the abnormality. In addition, since the result of tracing in advance can be seen, it is not necessary to set the trace and reproduce the phenomenon, and the debugging work can be reduced.

図６は、自己保持回路抽出部３０、トレース対象設定部３１により実行される処理のフローチャートである。
●［ステップＳＡ０１］自己保持回路抽出部３０は、ラダープログラム４０からネットを抽出し、更に、抽出したネットの回路からすべての接点とコイルを抽出する。
●［ステップＳＡ０２］自己保持回路抽出部３０は、ステップＳＡ０１で抽出した各コイルのアドレスが、ステップＳＡ０１で抽出したいずれかの接点で使用されているかを検索する。 FIG. 6 is a flowchart of processing executed by the self-holding circuit extraction unit 30 and the trace target setting unit 31.
[Step SA01] The self-holding circuit extraction unit 30 extracts a net from the ladder program 40, and further extracts all contacts and coils from the extracted net circuit.
[Step SA02] The self-holding circuit extraction unit 30 searches whether the address of each coil extracted in Step SA01 is used at any of the contacts extracted in Step SA01.

●［ステップＳＡ０３］自己保持回路抽出部３０は、ステップＳＡ０２での検索の結果として、いずれかのコイルの信号アドレスが同一ネットの回路内でいずれかの接点に使用されているか否かを判定する。接点に使用されている場合にはステップＳＡ０４へ処理を移行し、接点に使用されていない場合にはステップＳＡ０５へと処理を移行する。
●［ステップＳＡ０４］トレース対象設定部３１は、ステップＳＡ０２で抽出されたすべての接点とコイルの信号アドレスをトレース対象としてトレース対象記憶部４１へと記憶する。
●［ステップＳＡ０５］自己保持回路抽出部３０は、ラダープログラム４０内に次のネットが残っているか否かを判定する。次のネットが残っている場合にはステップＳＡ０１へと処理を移行し、ネットが残っていない場合には本処理を終了する。 [Step SA03] The self-holding circuit extraction unit 30 determines, as a result of the search in Step SA02, whether the signal address of any coil is used for any contact in the circuit of the same net. . If it is used for a contact, the process proceeds to step SA04, and if it is not used for a contact, the process proceeds to step SA05.
[Step SA04] The trace target setting unit 31 stores all the contact and coil signal addresses extracted in step SA02 in the trace target storage unit 41 as trace targets.
[Step SA05] The self-holding circuit extraction unit 30 determines whether or not the next net remains in the ladder program 40. If the next net remains, the process proceeds to step SA01. If no net remains, this process ends.

以上、本発明の実施の形態について説明したが、本発明は上述した実施の形態の例にのみ限定されるものでなく、適宜の変更を加えることにより様々な態様で実施することができる。
例えば、上記した実施形態では、自己保持回路抽出部３０はラダープログラム４０内から自己保持回路を自動的に抽出し、抽出された自己保持回路に含まれる接点とコイルの信号アドレスをトレース対象設定部３１がトレース対象として設定しているが、このようにして自動的に設定されたトレース対象の信号について、ユーザがトレースする対象とする信号を更に絞り込んで限定する手段を別途設けてもよい。
また、トレース結果表示部３２によるトレース結果の表示では、トレース結果を自己保持回路毎にまとめて表示するようにしてもよい。
このようにすることで、ユーザは確認するべき回路や信号アドレスを整理して確認することができるため、デバッグ作業を効率的に行うことができる。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and can be implemented in various modes by adding appropriate changes.
For example, in the above-described embodiment, the self-holding circuit extraction unit 30 automatically extracts the self-holding circuit from the ladder program 40, and sets the contact address and coil signal address included in the extracted self-holding circuit to the trace target setting unit. 31 is set as the trace target, but for the trace target signal automatically set in this way, a means for further narrowing down and limiting the signal to be traced by the user may be provided.
Further, in the display of the trace result by the trace result display unit 32, the trace result may be displayed collectively for each self-holding circuit.
By doing so, the user can organize and confirm the circuits and signal addresses to be confirmed, and therefore can perform debugging work efficiently.

上記した実施形態ではトレース対象記憶部４１、トレース結果記憶部４２をラダープログラム表示装置１側に設ける構成としているが、トレース対象記憶部４１、トレース結果記憶部４２はシーケンス制御装置２上に設けるようにしても良い。
また、トレース部５１において現在のトレース結果と過去のトレース結果とをリアルタイムに比較し、比較した結果、異なる信号状態が検出された場合に警告を発するように構成しても良く、そのようにした場合にはトレース部５１において現在のトレース結果と過去のトレース結果との比較結果を、トレース結果記憶部を４２を介して、または直接、トレース結果表示部３２へと出力し、トレース結果表示部３２はトレース部５１から受け付けた現在のトレース結果と過去のトレース結果との比較結果を表示するようにしても良い。 In the embodiment described above, the trace target storage unit 41 and the trace result storage unit 42 are provided on the ladder program display device 1 side. However, the trace target storage unit 41 and the trace result storage unit 42 are provided on the sequence control device 2. Anyway.
Further, the trace unit 51 may compare the current trace result with the past trace result in real time, and as a result of the comparison, a warning may be issued when a different signal state is detected. In this case, the trace unit 51 outputs the comparison result between the current trace result and the past trace result to the trace result display unit 32 via the trace result storage unit 42 or directly, and the trace result display unit 32 May display a comparison result between the current trace result received from the trace unit 51 and the past trace result.

１ ラダープログラム表示装置
２ シーケンス制御装置
１０ ＣＰＵ
１１ ＲＯＭ
１２ ＲＡＭ
１３ 二次記憶装置
１４ キーボード
１５ 表示器
１６ 通信インタフェース
２０ ＣＰＵ
２１ ＲＯＭ
２２ ＲＡＭ
２３ Ｉ／Ｏ機器インタフェース
２４ 通信インタフェース
３０ 自己保持回路抽出部
３１ トレース対象設定部
３２ トレース結果表示部
４０ ラダープログラム
４１ トレース対象記憶部
４２ トレース結果記憶部
５１ トレース部
１２１ ワークメモリ領域
１２２ プログラム格納領域
２２１ 信号メモリ
２２２ プログラム格納領域 1 Ladder program display device 2 Sequence control device 10 CPU
11 ROM
12 RAM
13 Secondary storage device 14 Keyboard 15 Display 16 Communication interface 20 CPU
21 ROM
22 RAM
23 I / O device interface 24 Communication interface 30 Self-holding circuit extraction unit 31 Trace target setting unit 32 Trace result display unit 40 Ladder program 41 Trace target storage unit 42 Trace result storage unit 51 Trace unit 121 Work memory region 122 Program storage region 221 Signal memory 222 Program storage area

Claims (6)

シーケンス制御装置により実行されるラダープログラムの動作状況を表示するラダープログラム表示装置において、
前記ラダープログラムに含まれる回路の内で、当該回路に含まれる入力および出力の信号アドレスに基づいて自己保持回路を特定して抽出する自己保持回路抽出部と、
前記自己保持回路抽出部が抽出した前記自己保持回路において用いられている信号アドレスをトレース対象として設定するトレース対象設定部と、
前記トレース対象設定部により設定されたトレース対象となる前記信号アドレスを前記シーケンス制御装置がトレースした結果の表示を出力するトレース結果表示部と、
を備えることを特徴とするラダープログラム表示装置。 In the ladder program display device that displays the operation status of the ladder program executed by the sequence control device,
Among the circuits included in the ladder program, a self-holding circuit extraction unit that identifies and extracts a self-holding circuit based on input and output signal addresses included in the circuit;
A trace target setting unit that sets a signal address used in the self-holding circuit extracted by the self-holding circuit extraction unit as a trace target;
A trace result display unit for outputting a display result of the sequence control device tracing the signal address to be traced set by the trace target setting unit;
A ladder program display device comprising: 前記自己保持回路抽出部は、前記回路に同じ信号アドレスの入力および出力が含まれている場合に、当該回路を自己保持回路と特定する、
ことを特徴とする請求項１に記載のラダープログラム表示装置。 The self-holding circuit extraction unit identifies the circuit as a self-holding circuit when the circuit includes an input and an output of the same signal address;
The ladder program display device according to claim 1. 前記シーケンス制御装置によるトレースの結果を記憶するトレース結果記憶部をさらに備え、
前記トレース結果表示部は、前記トレース結果記憶部に記憶された過去のトレースの結果と、現在のトレースの結果とを比較することで、過去のトレースの結果と現在のトレースの結果とに差異があることを検出し、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるように表示する、
ことを特徴とする請求項１または２に記載のラダープログラム表示装置。 A trace result storage unit for storing a trace result by the sequence control device;
The trace result display unit compares the past trace result stored in the trace result storage unit with the current trace result, so that there is a difference between the past trace result and the current trace result. Detecting that there is a signal address where a difference between the result of the past trace and the result of the current trace is detected is displayed.
The ladder program display device according to claim 1 or 2. 前記トレース結果表示部は、差異が検出された前記信号アドレスに係る表示を強調表示することで、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるようにする、
ことを特徴とする請求項３に記載のラダープログラム表示装置。 The trace result display unit highlights the display related to the signal address where the difference is detected, thereby grasping the signal address where the difference between the past trace result and the current trace result is detected. To
The ladder program display device according to claim 3. 前記トレース結果表示部は、前記過去のトレースの結果と、前記現在のトレースの結果とを比較できるように表示することで、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるようにする、
ことを特徴とする請求項３に記載のラダープログラム表示装置。 The trace result display unit displays a difference between the past trace result and the current trace result by displaying the result so that the past trace result and the current trace result can be compared. To be able to know the signal address
The ladder program display device according to claim 3. 前記トレース対象設定部によりトレース対象として設定された信号アドレスの内で、トレース対象とする信号アドレスの範囲を限定することができる、
ことを特徴とする請求項１〜５のいずれか１つに記載のラダープログラム表示装置。 Within the signal address set as the trace target by the trace target setting unit, the range of the signal address to be traced can be limited,
The ladder program display device according to any one of claims 1 to 5.
JP2016012314A 2016-01-26 2016-01-26 Ladder program display device with automatic tracing function for self-holding circuit of ladder program Pending JP2017134493A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016012314A JP2017134493A (en) 2016-01-26 2016-01-26 Ladder program display device with automatic tracing function for self-holding circuit of ladder program
DE102017000477.3A DE102017000477A1 (en) 2016-01-26 2017-01-19 Ladder program display device with automatic tracking function for self-holding circuit of the ladder program
CN201710062919.7A CN106997199A (en) 2016-01-26 2017-01-25 Trapezoid program display device
US15/414,790 US20170212798A1 (en) 2016-01-26 2017-01-25 Ladder program display device having automatic trace function for self-holding circuit of ladder program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016012314A JP2017134493A (en) 2016-01-26 2016-01-26 Ladder program display device with automatic tracing function for self-holding circuit of ladder program

Publications (1)

Publication Number Publication Date
JP2017134493A true JP2017134493A (en) 2017-08-03

Family

ID=59295664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016012314A Pending JP2017134493A (en) 2016-01-26 2016-01-26 Ladder program display device with automatic tracing function for self-holding circuit of ladder program

Country Status (4)

Country Link
US (1) US20170212798A1 (en)
JP (1) JP2017134493A (en)
CN (1) CN106997199A (en)
DE (1) DE102017000477A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6773732B2 (en) * 2018-08-03 2020-10-21 ファナック株式会社 Trace device
JP6795568B2 (en) * 2018-11-07 2020-12-02 ファナック株式会社 Tracer and programmable controller
JP7021146B2 (en) * 2019-04-01 2022-02-16 ファナック株式会社 Ladder display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218117A (en) * 1984-04-13 1985-10-31 Fuji Electric Co Ltd Operation state monitoring device of programmable controller
JPH02214904A (en) * 1989-02-16 1990-08-27 Fuji Electric Co Ltd Working state monitor device for programmable controller
JPH07160312A (en) * 1993-12-08 1995-06-23 Hitachi Ltd Programming device of programmable controller
JP2001202107A (en) * 2000-01-18 2001-07-27 Denso Corp Method for checking ladder sequence circuit
JP2007280378A (en) * 2006-03-15 2007-10-25 Omron Corp Programmable controller system
WO2014167726A1 (en) * 2013-04-12 2014-10-16 三菱電機株式会社 Programmable controller peripheral device and debug assistance program

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140304551A1 (en) * 2012-12-17 2014-10-09 Mitsubishi Electric Corporation Program analysis supporting device and control device
US9600385B2 (en) * 2014-02-25 2017-03-21 Arrow Devices Pvt Ltd Analyzing behavior of a device under test

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218117A (en) * 1984-04-13 1985-10-31 Fuji Electric Co Ltd Operation state monitoring device of programmable controller
JPH02214904A (en) * 1989-02-16 1990-08-27 Fuji Electric Co Ltd Working state monitor device for programmable controller
JPH07160312A (en) * 1993-12-08 1995-06-23 Hitachi Ltd Programming device of programmable controller
JP2001202107A (en) * 2000-01-18 2001-07-27 Denso Corp Method for checking ladder sequence circuit
JP2007280378A (en) * 2006-03-15 2007-10-25 Omron Corp Programmable controller system
WO2014167726A1 (en) * 2013-04-12 2014-10-16 三菱電機株式会社 Programmable controller peripheral device and debug assistance program

Also Published As

Publication number Publication date
US20170212798A1 (en) 2017-07-27
DE102017000477A1 (en) 2017-07-27
CN106997199A (en) 2017-08-01

Similar Documents

Publication Publication Date Title
US20140304551A1 (en) Program analysis supporting device and control device
US9740185B2 (en) Peripheral device for programmable controller and debug support program
US10769049B2 (en) Debugging support apparatus and debugging support method
JP2017134493A (en) Ladder program display device with automatic tracing function for self-holding circuit of ladder program
WO2024098753A1 (en) Abnormality detection method, apparatus and system, and host device and storage medium
US20180101159A1 (en) Programmable logic controller, engineering tool, and engineering tool program
JPS58190784A (en) Testing device for digital device and its test method
CN108594051B (en) Automatic detection method and system for electrical equipment fault
JP6245429B2 (en) Program development support apparatus and computer program
JP2009122936A (en) Sequence program monitor device equipped with display function for abnormality research and programmable controller
JP2006072408A (en) Facility control method, facility control device, and program for facility control
CN108681506B (en) Pressure testing method and device
JP2009223714A (en) Arithmetic circuit and failure analysis method of arithmetic circuit
CN109445877B (en) Method for detecting same virtual machine used by multiple threads of game server
JP3692990B2 (en) Numerical controller
US20210366437A1 (en) Device state reproduction device, device state reproduction method, and storage medium
CN112748294B (en) Automatic switching control method and test device for load of converter test bed
JP2572386B2 (en) Fault diagnosis device
CN112748300A (en) Test method, test device and test system for microwave equipment
JP6773732B2 (en) Trace device
JPH0854922A (en) Process controller
JP2001209415A (en) Method of generating standard pattern for fault diagnosis and fault diagnosis equipment
JPH1091477A (en) Control microcomputer device and maintenance tool for the same
JP2006202102A (en) Simulation apparatus
CN116167724A (en) Method, device, equipment and storage medium for realizing process automation

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171204

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180911