JP2017129712A - Image display device - Google Patents
Image display device Download PDFInfo
- Publication number
- JP2017129712A JP2017129712A JP2016008644A JP2016008644A JP2017129712A JP 2017129712 A JP2017129712 A JP 2017129712A JP 2016008644 A JP2016008644 A JP 2016008644A JP 2016008644 A JP2016008644 A JP 2016008644A JP 2017129712 A JP2017129712 A JP 2017129712A
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- display
- image data
- image
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、画像を表示する画像表示装置に関する。 The present invention relates to an image display device that displays an image.
従来、臨場感及び没入感の向上等を目的として、大画面ディスプレイの開発が進められているが、大画面ディスプレイの実現には、コストの増加、並びに配線抵抗及び寄生容量の増大による駆動速度の低下及び消費電力の上昇等、様々な課題がある。そこで、簡易に大画面化する手段として、複数の表示パネルをタイル状に並べ、複数の表示パネル全体で1の映像を表示する大画面の画像表示装置が開発されている。 Conventionally, large screen displays have been developed for the purpose of improving the sense of presence and immersion, but in order to realize a large screen display, the driving speed is increased by increasing costs and increasing wiring resistance and parasitic capacitance. There are various problems such as a decrease and an increase in power consumption. Therefore, as a means for easily increasing the screen, a large-screen image display device has been developed in which a plurality of display panels are arranged in a tile shape and one video is displayed on the entire plurality of display panels.
通常、単一の各表示パネル内では、図9(A)に示すように線順次駆動を行っている。このため、表示パネルの各行(走査ライン)の書き込みタイミングはそれぞれ異なっており、最後の行の書き込みタイミングは、最初の行から、ほぼ1フレーム期間遅れている。このような表示パネルをタイル状に並べた場合、例えば縦棒の画像100が横方向に動くと、図9(B)の表示例に示すように、表示パネルA、B、Cの境界101でラインが不連続に表示されてしまう。
Usually, in each single display panel, line-sequential driving is performed as shown in FIG. For this reason, the writing timing of each row (scanning line) of the display panel is different, and the writing timing of the last row is delayed by about one frame period from the first row. When such display panels are arranged in a tile shape, for example, when the
そこで、図10(A)に示すように、複数の表示パネルに対して同時発光駆動を行い発光のタイミングを一致させることにより、図10(B)の表示例に示すように、歪みを解消する手法もある(例えば、特許文献1参照)。 Therefore, as shown in FIG. 10A, the distortion is eliminated as shown in the display example of FIG. 10B by performing simultaneous light emission driving on a plurality of display panels and matching the timing of light emission. There is also a method (see, for example, Patent Document 1).
しかしながら、複数の表示パネルを同時発光させるためには、1フレームの走査時間を1フレーム期間より十分に短くし、発光期間を確保する必要がある。そして、走査を高速にするためには、トランジスタ及びドライバの性能向上、並びに配線抵抗及び容量の削減等の課題があった。 However, in order to simultaneously emit light from a plurality of display panels, it is necessary to make the scanning time of one frame sufficiently shorter than one frame period and to ensure the light emission period. In order to increase the scanning speed, there are problems such as improvement in performance of transistors and drivers, reduction of wiring resistance and capacitance, and the like.
本発明は、走査時間を短くすることなく、画像の歪みを抑制できる画像表示装置を提供することを目的とする。 An object of the present invention is to provide an image display device that can suppress image distortion without shortening the scanning time.
本発明に係る画像表示装置は、複数の表示パネルがタイル状に並べられた表示部と、前記複数の表示パネルに対応して映像フレームを分割した複数の画像データを生成する映像分割部と、各表示パネルを同期して複数の走査ラインに対して、前記画像データを順次書き込んだ後、所定時間発光させる制御部と、を備え、前記制御部は、前記画像データを書き込んでから発光を開始するまでの遅延時間を、前記複数の走査ラインに対する書き込みの順に、徐々に短くなるように制御する。 An image display device according to the present invention includes a display unit in which a plurality of display panels are arranged in a tile shape, a video dividing unit that generates a plurality of image data obtained by dividing a video frame corresponding to the plurality of display panels, A control unit that sequentially writes the image data to a plurality of scanning lines in synchronization with each display panel and then emits light for a predetermined time, and the control unit starts light emission after writing the image data The delay time until this is controlled so as to gradually become shorter in the order of writing to the plurality of scanning lines.
前記制御部は、時間的に前後する2つの画像データに基づいて、映像フレームに記録される被写体の動き量を算出し、当該動き量が大きいほど、走査ライン間の発光タイミングの遅延が小さくなるように制御してもよい。 The control unit calculates the amount of movement of the subject recorded in the video frame based on the two pieces of image data that move forward and backward, and the greater the amount of movement, the smaller the delay in the light emission timing between the scan lines. You may control as follows.
前記制御部は、1フレーム期間に対する発光時間が短いほど発光強度が高くなるように制御してもよい。 The control unit may perform control so that the light emission intensity increases as the light emission time for one frame period is shorter.
前記表示パネルは、有機EL表示モジュールであってもよい。 The display panel may be an organic EL display module.
本発明によれば、走査時間を短くすることなく、画像の歪みを抑制できる。 According to the present invention, it is possible to suppress image distortion without shortening the scanning time.
<第1実施形態>
以下、本発明の第1実施形態について説明する。
図1は、本実施形態に係る画像表示装置1の機能構成を示すブロック図である。
<First Embodiment>
The first embodiment of the present invention will be described below.
FIG. 1 is a block diagram illustrating a functional configuration of the
画像表示装置1は、表示部10と、映像分割部11と、制御部16とを備える。
表示部10は、複数の表示パネルがタイル状に並べられている。これら複数の表示パネルには、映像フレームを分割した一部の画像データがそれぞれ入力され、この結果、表示部10の全体として1枚の映像フレームが表示される。
The
The
映像分割部11は、複数の表示パネルに対応して、入力された映像信号に含まれるフレームを分割した複数の画像データを生成し、制御部16へ提供する。
The
制御部16は、各表示パネルを同期して複数の走査ラインに対して、画像データを順次書き込んだ後、所定時間発光させるアパーチャー制御を行う。
このとき、制御部16は、画像データを書き込んでから発光を開始するまでの遅延時間を、複数の走査ラインに対する書き込みの順に、徐々に短くなるように制御する。
The
At this time, the
図2は、本実施形態に係る表示部10及び制御部16の詳細構成を示すブロック図である。
表示部10は、ホールド型の画像表示モジュールである表示パネル111を複数備える。より具体的な一例としては、表示パネル111は、アクティブマトリクス型の有機EL表示モジュールである。
FIG. 2 is a block diagram illustrating detailed configurations of the
The
制御部16は、信号処理部13と、行駆動ドライバ部14と、列駆動ドライバ部15とを備える。
The
信号処理部13は、映像分割部11により分割された表示パネル111毎の画像データを受け付け、データの書き込み及び発光のタイミングを制御するデータを生成して、行駆動ドライバ部14及び列駆動ドライバ部15へ送信する。
The
行駆動ドライバ部14には、水平方向に配される複数の選択信号線が接続される。行駆動ドライバ部14は、複数の選択信号線のそれぞれに選択信号を供給する。また、行駆動ドライバ部14には、水平方向に沿う、複数の発光時間制御信号線が接続される。各発光時間制御信号線には、この発光時間制御信号線が配された水平方向に沿う領域に存在する発光時間制御用トランジスタが複数接続される。
A plurality of selection signal lines arranged in the horizontal direction are connected to the row
列駆動ドライバ部15には、垂直方向に配される複数のデータ信号線が接続される。列駆動ドライバ部15は、複数のデータ信号線のそれぞれに各画素の画像データ信号を供給する。 A plurality of data signal lines arranged in the vertical direction are connected to the column drive driver unit 15. The column drive driver unit 15 supplies an image data signal of each pixel to each of the plurality of data signal lines.
図3は、本実施形態に係る画像データの書き込み及び発光のタイミングを例示する図である。
この例では、表示部10は、図3(A)のように、3つの表示パネル111(A、B、C)が垂直方向に並べられて構成されている。
FIG. 3 is a diagram illustrating image data writing and light emission timings according to the present embodiment.
In this example, the
複数の表示パネル111に対してそれぞれ、図の上方より順次走査を行い、ほぼ1フレーム期間を掛けて、画像データの書き込みが行われる。
また、走査の開始後、一定の遅延時間の後に、走査速度よりも高速に順次発光することにより、発光タイミングは徐々に書き込み時刻に近付く。これにより、各走査ラインの発光期間のずれが走査タイミングのずれよりも小さくなる。
Each of the plurality of
In addition, after the start of scanning, after a certain delay time, the light emission timing gradually approaches the writing time by sequentially emitting light at a speed higher than the scanning speed. Thereby, the deviation of the light emission period of each scanning line becomes smaller than the deviation of the scanning timing.
この結果、例えば縦棒の画像100が横方向に動くと、図3(B)の表示例に示すように、表示画像の歪みが従来(図9)に比べて低減され、表示パネル111(A、B、C)の境界101における不連続の度合いが減少する。
As a result, for example, when the
図4は、本実施形態に係る表示パネル111の各画素を構成する回路の一例を示す図である。
選択信号に応じてVgaに電圧が印加されると同時に、Vdaに画像データレベルに応じた電圧が印加されると、トランジスタTr1を介してキャパシタC1に一定の電荷が蓄積される。
FIG. 4 is a diagram illustrating an example of a circuit constituting each pixel of the
When a voltage corresponding to the image data level is applied to Vda at the same time as a voltage is applied to Vga according to the selection signal, a constant charge is accumulated in the capacitor C1 via the transistor Tr1.
さらに、発光時間制御信号に応じてVddに駆動電圧が印加されることにより、トランジスタTr2を介してダイオードDelに電流が流れ、有機EL素子が発光する。制御部16は、発光時間制御信号により、この駆動電圧が印加されるタイミングを制御し、アパーチャー制御を行う。
Further, when a drive voltage is applied to Vdd in accordance with the light emission time control signal, a current flows through the diode Del via the transistor Tr2, and the organic EL element emits light. The
ここで、キャパシタC1は、画像データに対応する電荷を画素毎に保持するが、制御部16によって、複数の走査ライン毎に発光開始までの遅延時間が調整されるため、遅延時間に応じてキャパシタC1の容量が僅かに減少する。したがって、制御部16は、遅延時間に基づいて、有機EL素子に対する駆動電圧を調整してもよい。具体的には、遅延時間が長くなるほど、駆動電圧が高く調整される。
Here, the capacitor C1 holds the charge corresponding to the image data for each pixel. However, since the delay time until the light emission is started is adjusted for each of the plurality of scanning lines by the
図5は、本実施形態に係る行駆動ドライバ部14により出力される選択信号及び発光時間制御信号の駆動タイミングを例示する図である。
FIG. 5 is a diagram illustrating the drive timing of the selection signal and the light emission time control signal output by the row
水平ラインが1080本あるHD(High Definition)パネルにおいて、60Hzで表示すると、1フレームは約16.6msecである。1走査ライン当たりの走査時間を15μsecとすると、16.2msecの走査時間で1フレームの走査が完了する。 When displayed at 60 Hz on an HD (High Definition) panel having 1080 horizontal lines, one frame is about 16.6 msec. If the scanning time per scanning line is 15 μsec, scanning of one frame is completed in a scanning time of 16.2 msec.
1フレーム期間での発光時間を5msecの時間アパーチャーとすると、信号処理部13は、1ライン目について、選択信号によりデータ信号を書き込んだ後、10msec遅延させてから、発光時間制御信号によってVddを印加することにより、発光タイミングを制御する。続いて、2ライン目では、走査タイミングは1ライン目より15μsec遅くなるが、発光タイミングは1ライン目より6μsecのみの遅延となる。nライン目の遅延時間は、走査タイミングが0.015×(N−1)msecで、発光タイミングが10+0.006×(N−1)msecで表すことができる。最終の1080ライン目では、走査タイミングは1ライン目の走査の16.185msec後、発光タイミングは1ライン目の走査の16.474msec後となる。
このように、走査から発光開始までの遅延時間を徐々に短くすることで、発光タイミングを同時発光に近付けることが可能となる。
Assuming that the light emission time in one frame period is a time aperture of 5 msec, the
Thus, by gradually shortening the delay time from scanning to the start of light emission, the light emission timing can be brought close to simultaneous light emission.
ここで、行駆動ドライバ部14による走査の動作は、画素のデータ値に基づいた電荷をキャパシタC1に保持する必要があり、一定以上の書き込み時間が必要であるが、発光タイミングの制御に関しては、電源のスイッチングにより行われるので、この遅延は走査に比べて非常に短いため、このような駆動が可能となる。
Here, the scanning operation by the row driving
なお、本実施形態のアパーチャー制御によって、表示の歪みを低減させるほど発光時間がより短くなるため、輝度の視積分を一定レベルに保つためには、発光期間における瞬時輝度を高くする必要がある。したがって、瞬時輝度を過度に高くすることなく表示の歪みを低減できる適度なバランスで遅延時間が調整されることが望ましい。
このため、60fpsの映像であれば、発光時間が1フレーム期間の50%以下、例えば20〜25%程度となるように調整される。
In addition, since the light emission time becomes shorter as the display distortion is reduced by the aperture control of the present embodiment, it is necessary to increase the instantaneous luminance during the light emission period in order to keep the luminance integration at a constant level. Therefore, it is desirable to adjust the delay time with an appropriate balance that can reduce display distortion without excessively increasing the instantaneous luminance.
For this reason, in the case of an image of 60 fps, the light emission time is adjusted to be 50% or less of one frame period, for example, about 20 to 25%.
図6は、本実施形態に係る行駆動ドライバ部14の構成を示す図である。
行駆動ドライバ部14は、画素選択用シフトレジスタ141と、AND回路142と、画素選択用アンプ143と、発光時間制御用シフトレジスタ144と、発光時間制御用アンプ146とを備える。
FIG. 6 is a diagram illustrating a configuration of the row
The row
画素選択用シフトレジスタ141は、有機EL素子を選択するか否かを制御するための選択信号を、表示パネル111を構成する複数の走査ライン(選択信号線)毎に表示パネル111に順次出力する。
The pixel
AND回路142は、走査ライン(選択信号線)毎に配される。AND回路142は、画素選択用シフトレジスタ141から出力された選択信号と、ゲートパルスとの論理積を演算し、演算結果を、画素選択用アンプ143を介して選択信号線に供給する。
The AND
発光時間制御用シフトレジスタ144は、画素選択用シフトレジスタ141が1走査ラインの選択信号を出力する期間毎に、複数の走査ライン全て(1080行)についての、有機EL素子の発光時間を制御するための発光時間制御信号を順次出力し、発光時間制御用アンプ146を介して発光時間制御信号線に供給する。
The light emission time
図7は、本実施形態に係る行駆動ドライバ部14の動作の一例を示す図である。
図7(A)のように、ゲート信号が入力される画素選択用シフトレジスタ141には、15μsec周期で水平ラインを順次走査するために、15μsec周期のクロックパルス(CLK1)が入力される。
一方、図7(B)のように、アパーチャー信号が入力される発光時間制御用シフトレジスタ144には、6μsec周期のクロックパルス(CLK2)が入力されることで、発光を制御する電源電圧Vddの駆動タイミングを1ライン毎に6μsecずつ遅らせることが可能となる。
FIG. 7 is a diagram illustrating an example of the operation of the row
As shown in FIG. 7A, a clock pulse (CLK1) having a cycle of 15 μsec is input to the pixel
On the other hand, as shown in FIG. 7B, the clock pulse (CLK2) having a period of 6 μsec is input to the light emission time
本実施形態によれば、画像表示装置1は、表示パネル111の各走査ラインに対する走査タイミングと発光タイミングとを別々に制御することで、走査の処理速度を速くすることなく、表示パネル111の境界における歪みを抑制する。具体的には、画像表示装置1は、走査を従来通り1フレーム期間で順次に行うが、発光に関しては、走査してから一定の遅延時間の後に、走査速度よりも高速に順次発光することで、発光タイミングのずれを低減させる。この結果、画像表示装置1は、走査時間を短くすることなく、画像の歪みを抑制できる。
According to the present embodiment, the
また、画像表示装置1は、キャパシタC1において保持される電荷の、走査ライン毎に異なる減少度合いに応じて、有機EL素子を発光させるための駆動電圧を調整するので、走査ライン毎に異なる発光の遅延時間に起因する表示画像の乱れを抑制できる。
In addition, the
<第2実施形態>
以下、本発明の第2実施形態について説明する。
本実施形態では、第1実施形態と比べて、制御部16による制御内容が異なる。
Second Embodiment
Hereinafter, a second embodiment of the present invention will be described.
In the present embodiment, the control content by the
具体的には、信号処理部13は、入力された時間的に前後する2つの画像データに基づいて、映像フレームに記録される被写体の動き量を算出し、この動き量が大きいほど、走査ライン間の発光タイミングの遅延が小さくなるように制御する。
動き量が大きいほど表示画像の歪みが大きくなるところ、このように動き量が大きい領域に対応する表示パネル111において、走査ライン毎の発光期間が同時発光により近付くため、歪みが抑制される。この結果、画像表示装置1は、表示画像の歪みの度合いを表示部10の全体で均一となるように制御して画質を向上できる。
Specifically, the
As the amount of motion increases, the distortion of the display image increases. In the
このとき、表示パネル111毎に発光の時間アパーチャーが変化すると見た目の輝度も変化してしまうため、時間アパーチャーに応じて発光強度を変更する必要がある。
そこで、信号処理部13は、1フレーム期間に対する発光時間が短いほど発光強度が高くなるように、例えば、画像データを下式(1)に基づいて変換する。
出力データ=入力データ×100/時間アパーチャー[%] …(1)
ここで、入力データは、映像信号に記録された画素毎の輝度値である。
At this time, if the time aperture of light emission changes for each
Therefore, for example, the
Output data = input data × 100 / hour aperture [%] (1)
Here, the input data is a luminance value for each pixel recorded in the video signal.
図8は、本実施形態に係る画像データの書き込み及び発光のタイミングを例示する図である。
この例では、表示部10は、第1実施形態の例(図3)と同様に、3つの表示パネル111(A、B、C)が垂直方向に並べられて構成されている。
FIG. 8 is a diagram illustrating image data writing and light emission timings according to the present embodiment.
In this example, the
映像フレームの中で、領域A及びCに比べて領域Bの動き量が大きいと判定された場合、信号処理部13は、領域Bに対応する表示パネル111での発光時間を領域A及びCに比べて短くし、走査ライン毎のタイミングのずれを小さくする。
これにより、動き量の大きい領域Bの歪みがより低減され、表示部10全体での均一化が図られる。
In the video frame, when it is determined that the amount of motion of the region B is larger than the regions A and C, the
Thereby, the distortion of the area | region B with a large motion amount is reduced more, and the equalization in the
以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限るものではない。また、本実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本実施形態に記載されたものに限定されるものではない。 As mentioned above, although embodiment of this invention was described, this invention is not restricted to embodiment mentioned above. Further, the effects described in the present embodiment are merely a list of the most preferable effects resulting from the present invention, and the effects of the present invention are not limited to those described in the present embodiment.
1 画像表示装置
10 表示部
11 映像分割部
13 信号処理部
14 行駆動ドライバ部
15 列駆動ドライバ部
16 制御部
111 表示パネル
DESCRIPTION OF
Claims (4)
前記複数の表示パネルに対応して映像フレームを分割した複数の画像データを生成する映像分割部と、
各表示パネルを同期して複数の走査ラインに対して、前記画像データを順次書き込んだ後、所定時間発光させる制御部と、を備え、
前記制御部は、前記画像データを書き込んでから発光を開始するまでの遅延時間を、前記複数の走査ラインに対する書き込みの順に、徐々に短くなるように制御する画像表示装置。 A display unit in which a plurality of display panels are arranged in a tile shape;
A video dividing unit for generating a plurality of image data obtained by dividing a video frame corresponding to the plurality of display panels;
A control unit that emits light for a predetermined time after sequentially writing the image data to a plurality of scanning lines in synchronization with each display panel;
The control unit controls the delay time from the writing of the image data to the start of light emission to be gradually shortened in the order of writing to the plurality of scanning lines.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016008644A JP6732457B2 (en) | 2016-01-20 | 2016-01-20 | Image display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016008644A JP6732457B2 (en) | 2016-01-20 | 2016-01-20 | Image display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017129712A true JP2017129712A (en) | 2017-07-27 |
JP6732457B2 JP6732457B2 (en) | 2020-07-29 |
Family
ID=59394816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016008644A Expired - Fee Related JP6732457B2 (en) | 2016-01-20 | 2016-01-20 | Image display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6732457B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039399A (en) * | 2008-08-08 | 2010-02-18 | Sony Corp | Display panel module, semiconductor integrated circuit, driving method of pixel array section, and electronic device |
WO2013105347A1 (en) * | 2012-01-10 | 2013-07-18 | ソニー株式会社 | Display device and display method |
US20130194322A1 (en) * | 2012-01-31 | 2013-08-01 | Samsung Electronics Co., Ltd. | Display apparatus and display method thereof |
JP2015132738A (en) * | 2014-01-14 | 2015-07-23 | 日本放送協会 | drive circuit |
JP2015210357A (en) * | 2014-04-25 | 2015-11-24 | 日本放送協会 | Image display device |
-
2016
- 2016-01-20 JP JP2016008644A patent/JP6732457B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039399A (en) * | 2008-08-08 | 2010-02-18 | Sony Corp | Display panel module, semiconductor integrated circuit, driving method of pixel array section, and electronic device |
WO2013105347A1 (en) * | 2012-01-10 | 2013-07-18 | ソニー株式会社 | Display device and display method |
US20130194322A1 (en) * | 2012-01-31 | 2013-08-01 | Samsung Electronics Co., Ltd. | Display apparatus and display method thereof |
JP2015132738A (en) * | 2014-01-14 | 2015-07-23 | 日本放送協会 | drive circuit |
JP2015210357A (en) * | 2014-04-25 | 2015-11-24 | 日本放送協会 | Image display device |
Also Published As
Publication number | Publication date |
---|---|
JP6732457B2 (en) | 2020-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110890060B (en) | Display device with black image insertion function | |
US9111490B2 (en) | Gate driving circuit and organic electroluminescent display apparatus using the same | |
JP4023335B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP3952979B2 (en) | Display drive device, display device, and drive control method thereof | |
US10847097B2 (en) | Display device | |
JP2005099714A (en) | Electrooptical device, driving method of electrooptical device, and electronic equipment | |
JP6781116B2 (en) | Display panels, display panel controls, and display devices | |
JP2005099806A (en) | Scan driver, display device having the same and its drive method | |
CN109767726B (en) | Multi-window display control method for silicon-based micro-display and silicon-based micro-display | |
JP2008003544A (en) | Image display apparatus | |
CN112785979B (en) | Driving method and system of OLED display panel | |
US8823628B2 (en) | Scan driving circuit and display apparatus using the same | |
WO2016051680A1 (en) | Video display device, video display method, and program | |
JP6768598B2 (en) | Display panel control device, display device and display panel drive method | |
JP2016170385A (en) | Image display device | |
JP2012047894A (en) | Display device | |
JP2011197168A (en) | Display device and display method | |
JP2011022462A (en) | Display device, driving method therefor, and electronics device | |
CN1319038C (en) | El display driver and EL display | |
JP6011942B2 (en) | Scanning line driving device, display device, and scanning line driving method | |
CN115966186A (en) | Control device, display device, and control method | |
JP6732457B2 (en) | Image display | |
JP2014232195A (en) | Display device and drive method thereof | |
JP2010092062A (en) | Electrooptical device and electronic apparatus | |
JP2019028081A (en) | Image display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6732457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |