JP2017123404A - Semiconductor device and manufacturing method of the same, and communication device - Google Patents

Semiconductor device and manufacturing method of the same, and communication device Download PDF

Info

Publication number
JP2017123404A
JP2017123404A JP2016001934A JP2016001934A JP2017123404A JP 2017123404 A JP2017123404 A JP 2017123404A JP 2016001934 A JP2016001934 A JP 2016001934A JP 2016001934 A JP2016001934 A JP 2016001934A JP 2017123404 A JP2017123404 A JP 2017123404A
Authority
JP
Japan
Prior art keywords
metal layer
signal wiring
insulator
semiconductor device
supporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016001934A
Other languages
Japanese (ja)
Other versions
JP6657970B2 (en
Inventor
高橋　剛
Takeshi Takahashi
剛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016001934A priority Critical patent/JP6657970B2/en
Publication of JP2017123404A publication Critical patent/JP2017123404A/en
Application granted granted Critical
Publication of JP6657970B2 publication Critical patent/JP6657970B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a transmission loss in wiring included in a semiconductor device including a semiconductor element which performs high-speed operation at a high frequency or at an ultrahigh frequency.SOLUTION: A semiconductor device comprises: a semiconductor element 1 provided on a semiconductor substrate 3; signal wiring 4 which is provided above the semiconductor substrate and connected to the semiconductor element; an upper metal layer 7A and a lower metal layer 7B which are provided above and below the signal wiring across spaces, respectively; an insulator 8 provided between the signal wiring and the lower metal layer, for supporting the signal wiring; and an insulation layer 9 for filling the outside of a region on the semiconductor substrate, where the signal wiring, the upper metal layer, the lower metal layer, the insulator and spaces are provided.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置及びその製造方法、通信装置に関する。   The present invention relates to a semiconductor device, a manufacturing method thereof, and a communication device.

近年、大容量無線通信を実現させるために、例えばミリ波やテラヘルツ波などを利用することが研究されている。
この場合、高周波又は超高周波で高速動作する半導体素子を備える半導体チップ（半導体装置）が用いられることになる。
そして、このような半導体チップでは、半導体素子の動作特性だけでなく、半導体素子に接続される配線の伝送特性もチップ全体の特性に影響を及ぼすことになる。 In recent years, in order to realize large-capacity wireless communication, for example, the use of millimeter waves or terahertz waves has been studied.
In this case, a semiconductor chip (semiconductor device) including a semiconductor element that operates at a high frequency or at a very high frequency is used.
In such a semiconductor chip, not only the operating characteristics of the semiconductor element but also the transmission characteristics of the wiring connected to the semiconductor element affect the characteristics of the entire chip.

特表２００７−５３５８２５号公報Special table 2007-535825 gazette 特開２００８−３１１４８２号公報JP 2008-311482 A

ところで、例えば、上述のような半導体チップに備えられる配線としては、コプレーナー型の配線（図１７（Ａ）参照）やマイクロストリップ型の配線（図１７（Ｂ）参照）を用いることが考えられる。
しかしながら、これらの配線では、グランド層との間に絶縁層が介在しているため、伝送損失が大きくなってしまう。 By the way, for example, as a wiring provided in the semiconductor chip as described above, a coplanar wiring (see FIG. 17A) or a microstrip wiring (see FIG. 17B) can be used.
However, in these wirings, since an insulating layer is interposed between the ground layers, transmission loss increases.

また、高周波又は超高周波の信号を伝送する場合、外部からのノイズの影響を受けやすく、また、半導体基板を介した信号のフィードバックも起こり、これらも伝送特性に影響を及ぼすことになる。
そこで、高周波又は超高周波で高速動作する半導体素子を備える半導体装置に備えられる配線における伝送損失を低減し、伝送特性を向上させたい。 Further, when transmitting a high-frequency or ultra-high-frequency signal, it is easily affected by external noise, and signal feedback through the semiconductor substrate also occurs, which also affects transmission characteristics.
Therefore, it is desired to reduce transmission loss in wiring provided in a semiconductor device including a semiconductor element that operates at high frequency or ultrahigh frequency and improve transmission characteristics.

本半導体装置は、半導体基板上に設けられた半導体素子と、半導体基板の上方に設けられ、半導体素子に接続された信号配線と、信号配線の上方及び下方のそれぞれに空間を挟んで設けられた上部金属層及び下部金属層と、信号配線と下部金属層との間に設けられ、信号配線を支持する絶縁体と、半導体基板の上方の信号配線、上部金属層、下部金属層、絶縁体及び空間が設けられている領域の外側を埋め込む絶縁層とを備える。   The present semiconductor device is provided with a semiconductor element provided on a semiconductor substrate, a signal wiring provided above the semiconductor substrate, connected to the semiconductor element, and a space above and below the signal wiring. An upper metal layer, a lower metal layer, an insulator provided between the signal wiring and the lower metal layer, and supporting the signal wiring; a signal wiring above the semiconductor substrate; an upper metal layer; a lower metal layer; an insulator; And an insulating layer filling the outside of the region where the space is provided.

本通信装置は、上述の半導体装置を備える。
本半導体装置の製造方法は、半導体素子が設けられた半導体基板の上方に、下部金属層を形成する工程と、下部金属層上に、絶縁体及び絶縁体の周囲の下部犠牲層を形成する工程と、絶縁体上に、半導体素子に接続され、かつ、絶縁体に支持されるように、信号配線を形成する工程と、信号配線を覆うように上部犠牲層を形成する工程と、上部犠牲層上に、上部金属層を形成する工程と、下部犠牲層及び上部犠牲層を除去して、信号配線と下部金属層との間及び信号配線と上部金属層との間に空間を形成する工程と、半導体基板の上方の信号配線、上部金属層、下部金属層、絶縁体及び空間が設けられている領域の外側を埋め込む絶縁層を形成する工程とを含む。 The communication apparatus includes the semiconductor device described above.
The method for manufacturing a semiconductor device includes a step of forming a lower metal layer above a semiconductor substrate provided with a semiconductor element, and a step of forming an insulator and a lower sacrificial layer around the insulator on the lower metal layer. A step of forming a signal wiring on the insulator so as to be connected to the semiconductor element and supported by the insulator; a step of forming an upper sacrificial layer so as to cover the signal wiring; and an upper sacrificial layer Forming an upper metal layer; removing the lower sacrificial layer and the upper sacrificial layer; forming a space between the signal wiring and the lower metal layer and between the signal wiring and the upper metal layer; And forming a signal wiring above the semiconductor substrate, an upper metal layer, a lower metal layer, an insulator, and an insulating layer filling the outside of the region where the space is provided.

したがって、本半導体装置及びその製造方法、通信装置によれば、高周波又は超高周波で高速動作する半導体素子を備える半導体装置に備えられる配線における伝送損失を低減し、伝送特性を向上させることができるという利点がある。   Therefore, according to the present semiconductor device, its manufacturing method, and communication device, it is possible to reduce transmission loss in wiring provided in a semiconductor device including a semiconductor element that operates at high frequency or ultrahigh frequency and improve transmission characteristics. There are advantages.

（Ａ）、（Ｂ）は、本実施形態にかかる半導体装置の構成を示す模式的断面図であって、（Ａ）は（Ｂ）のＡ−Ａ′線に沿う断面図である。(A), (B) is typical sectional drawing which shows the structure of the semiconductor device concerning this embodiment, (A) is sectional drawing which follows the AA 'line of (B). （Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は（Ｂ）のＡ−Ａ′線に沿う断面図である。(A)-(C) are the schematic diagrams which show the structure of the semiconductor device concerning this embodiment, (A) is a top view, (B) is sectional drawing, (C) is (B It is sectional drawing which follows the AA 'line of (). （Ａ）〜（Ｄ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。(A)-(D) are typical sectional drawings for demonstrating the manufacturing method of the semiconductor device concerning this embodiment. （Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。(A)-(C) are typical sectional drawings for demonstrating the manufacturing method of the semiconductor device concerning this embodiment. （Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。(A)-(C) are typical sectional drawings for demonstrating the manufacturing method of the semiconductor device concerning this embodiment. （Ａ）〜（Ｄ）は、本実施形態にかかる半導体装置の製造方法の変形例を説明するための模式的断面図である。(A)-(D) are typical sectional drawings for demonstrating the modification of the manufacturing method of the semiconductor device concerning this embodiment. （Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の変形例の構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は（Ｂ）のＡ−Ａ′線に沿う断面図である。(A)-(C) are the schematic diagrams which show the structure of the modification of the semiconductor device concerning this embodiment, (A) is a top view, (B) is sectional drawing, (C) FIG. 3B is a cross-sectional view taken along line AA ′ in FIG. （Ａ）、（Ｂ）は、本実施形態の変形例の半導体装置の製造方法を説明するための模式的断面図である。(A), (B) is typical sectional drawing for demonstrating the manufacturing method of the semiconductor device of the modification of this embodiment. （Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の変形例の構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は（Ｂ）のＡ−Ａ′線に沿う断面図である。(A)-(C) are the schematic diagrams which show the structure of the modification of the semiconductor device concerning this embodiment, (A) is a top view, (B) is sectional drawing, (C) FIG. 3B is a cross-sectional view taken along line AA ′ in FIG. （Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の変形例の構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は（Ｂ）のＡ−Ａ′線に沿う断面図である。(A)-(C) are the schematic diagrams which show the structure of the modification of the semiconductor device concerning this embodiment, (A) is a top view, (B) is sectional drawing, (C) FIG. 3B is a cross-sectional view taken along line AA ′ in FIG. （Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の変形例の構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は（Ｂ）のＡ−Ａ′線に沿う断面図である。(A)-(C) are the schematic diagrams which show the structure of the modification of the semiconductor device concerning this embodiment, (A) is a top view, (B) is sectional drawing, (C) FIG. 3B is a cross-sectional view taken along line AA ′ in FIG. （Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の変形例の構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は（Ｂ）のＡ−Ａ′線に沿う断面図である。(A)-(C) are the schematic diagrams which show the structure of the modification of the semiconductor device concerning this embodiment, (A) is a top view, (B) is sectional drawing, (C) FIG. 3B is a cross-sectional view taken along line AA ′ in FIG. 本実施形態にかかる半導体装置の変形例の構成を示す模式的断面図である。It is a typical sectional view showing the composition of the modification of the semiconductor device concerning this embodiment. 本実施形態にかかる半導体装置の変形例の構成を示す模式的断面図である。It is a typical sectional view showing the composition of the modification of the semiconductor device concerning this embodiment. 本実施形態にかかる半導体装置の変形例の構成を示す模式的断面図である。It is a typical sectional view showing the composition of the modification of the semiconductor device concerning this embodiment. 本実施形態にかかる半導体装置の変形例の構成を示す模式的断面図である。It is a typical sectional view showing the composition of the modification of the semiconductor device concerning this embodiment. 一般的な配線構造を説明するための模式的断面図である。It is typical sectional drawing for demonstrating a general wiring structure.

以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、通信装置について、図１〜図１７を参照しながら説明する。
本実施形態にかかる半導体装置は、高周波又は超高周波で高速動作する半導体素子を備える半導体装置であって、例えば送信機、受信機、送受信機等の通信装置に備えられる。
本実施形態では、半導体装置は、図１に示すように、例えばミリ波やテラヘルツ波などの高周波又は超高周波で高速動作する半導体素子として増幅素子（トランジスタ素子）１を備える半導体チップ（例えばＭＭＩＣチップ）２である。そして、この半導体チップ２は、例えば筐体に収納されてモジュール（高周波モジュール）とされ、増幅器（半導体増幅器）として、通信装置に搭載される。 Hereinafter, a semiconductor device, a manufacturing method thereof, and a communication device according to embodiments of the present invention will be described with reference to FIGS.
The semiconductor device according to the present embodiment is a semiconductor device including a semiconductor element that operates at a high frequency or an ultrahigh frequency and is provided in a communication device such as a transmitter, a receiver, and a transceiver.
In the present embodiment, as shown in FIG. 1, the semiconductor device includes a semiconductor chip (for example, an MMIC chip) including an amplifying element (transistor element) 1 as a semiconductor element that operates at a high frequency such as a millimeter wave or a terahertz wave or a high frequency. ) 2. The semiconductor chip 2 is housed in, for example, a housing to form a module (high frequency module), and is mounted on a communication device as an amplifier (semiconductor amplifier).

ここでは、例えばミリ波やテラヘルツ波などの高周波又は超高周波で高速動作する増幅素子１として、例えばＩｎＰ−ＨＥＭＴを用いる。
例えば、ＩｎＰ−ＨＥＭＴ１は、ＩｎＰ基板３［ここでは半絶縁性ＩｎＰ基板（ＳＩ−ＩｎＰ基板）；半導体基板］上に、ＩｎＧａＡｓ電子走行層（チャネル層）及びＩｎＡｌＡｓ電子供給層を含む半導体積層構造（ＨＥＭＴ構造）を設け、その上方にソース電極、ドレイン電極、ゲート電極を設けた構造になっている。なお、表面保護膜として絶縁膜（例えばＳｉＮ膜）が設けられている場合もある。このＩｎＰ−ＨＥＭＴ１は、高い周波数で低雑音であり、かつ、高い電力増幅率を持つという特徴である。 Here, for example, InP-HEMT is used as the amplifying element 1 that operates at high speed such as millimeter wave or terahertz wave at high frequency or ultra high frequency.
For example, the InP-HEMT 1 has a semiconductor stacked structure (including a InGaAs electron transit layer (channel layer) and an InAlAs electron supply layer on an InP substrate 3 [here, a semi-insulating InP substrate (SI-InP substrate); a semiconductor substrate) ( (HEMT structure) is provided, and a source electrode, a drain electrode, and a gate electrode are provided thereabove. Note that an insulating film (for example, a SiN film) may be provided as a surface protective film. This InP-HEMT1 is characterized by low noise at a high frequency and high power gain.

そして、本半導体チップ２では、半導体素子１としてＩｎＰ−ＨＥＭＴが設けられた半導体基板３の上方に、ＩｎＰ−ＨＥＭＴ１に接続された信号配線４（例えばＡｕからなる）が設けられている。この信号配線４は、例えばミリ波やテラヘルツ波などの高周波又は超高周波で動作する半導体素子１に接続され、高周波又は超高周波の信号を伝送するための配線である。   In the semiconductor chip 2, the signal wiring 4 (for example, made of Au) connected to the InP-HEMT 1 is provided above the semiconductor substrate 3 on which the InP-HEMT is provided as the semiconductor element 1. The signal wiring 4 is connected to the semiconductor element 1 operating at a high frequency or a super high frequency such as a millimeter wave or a terahertz wave, and is a wiring for transmitting a high frequency or a super high frequency signal.

ここでは、信号配線４として、ＩｎＰ−ＨＥＭＴ１の入力側、即ち、ＩｎＰ−ＨＥＭＴ１のゲート電極に入力側の信号配線（入力配線）４Ｘが接続されており、ＩｎＰ−ＨＥＭＴ１の出力側、即ち、ＩｎＰ−ＨＥＭＴ１のドレイン電極に出力側の信号配線（出力配線）４Ｙが接続されている。つまり、ここでは、信号配線４として、入力配線４Ｘと出力配線４Ｙの２つの信号配線が接続されている。なお、ＩｎＰ−ＨＥＭＴ１のソース電極はグランドに接続されている。   Here, as the signal wiring 4, the input side signal wiring (input wiring) 4X is connected to the input side of InP-HEMT1, that is, the gate electrode of InP-HEMT1, and the output side of InP-HEMT1, ie, InP The signal wiring (output wiring) 4Y on the output side is connected to the drain electrode of -HEMT1. That is, here, as the signal wiring 4, two signal wirings of the input wiring 4X and the output wiring 4Y are connected. Note that the source electrode of the InP-HEMT 1 is connected to the ground.

また、ここでは、信号配線４のＩｎＰ−ＨＥＭＴ１に接続されている側の反対側の端部は、端子５（コンタクト端子）に接続されている（図２（Ａ）、図２（Ｂ）参照）。つまり、入力配線４ＸのＩｎＰ−ＨＥＭＴ１に接続されている側の反対側の端部は、端子（入力端子）５Ｘに接続されており、出力配線４ＹのＩｎＰ−ＨＥＭＴ１に接続されている側の反対側の端部は、端子（出力端子）５Ｙに接続されている。   Here, the end of the signal wiring 4 opposite to the side connected to the InP-HEMT 1 is connected to the terminal 5 (contact terminal) (see FIGS. 2A and 2B). ). That is, the end of the input wiring 4X opposite to the side connected to the InP-HEMT1 is connected to the terminal (input terminal) 5X, and is opposite to the side connected to the InP-HEMT1 of the output wiring 4Y. The end on the side is connected to a terminal (output terminal) 5Y.

また、本半導体チップ２では、信号配線４の上方及び下方のそれぞれに空間（空洞）６を挟んで設けられた上部金属層７Ａ及び下部金属層７Ｂを備える。
ここでは、下部金属層７Ｂは、半導体基板３としてのＩｎＰ基板上に、信号配線４としての入力配線４Ｘ及び出力配線４Ｙが延びる方向に沿って延びるように設けられている。また、上部金属層７Ａは、信号配線４を挟んで下部金属層７Ｂの反対側に設けられており、下部金属層７Ｂが設けられている領域に対応して、信号配線４としての入力配線４Ｘ及び出力配線４Ｙが延びる方向に沿って延びるように設けられている。これらの上部金属層７Ａ及び下部金属層７Ｂは、グランドに接続されているため、グランド層であり、また、信号配線４をシールドしているため、シールド層でもある。このため、上部金属層７Ａ及び下部金属層７Ｂを、金属グランド層、金属シールド層又は金属グランド・シールド層ともいう。ここでは、これらの上部金属層７Ａ及び下部金属層７Ｂは、例えばＡｕからなる。 The semiconductor chip 2 includes an upper metal layer 7A and a lower metal layer 7B provided above and below the signal wiring 4 with a space (cavity) 6 interposed therebetween.
Here, the lower metal layer 7B is provided on the InP substrate as the semiconductor substrate 3 so as to extend along the direction in which the input wiring 4X and the output wiring 4Y as the signal wiring 4 extend. The upper metal layer 7A is provided on the opposite side of the lower metal layer 7B across the signal wiring 4, and the input wiring 4X as the signal wiring 4 corresponds to the region where the lower metal layer 7B is provided. And the output wiring 4Y is provided so as to extend along the extending direction. The upper metal layer 7A and the lower metal layer 7B are ground layers because they are connected to the ground, and are also shield layers because they shield the signal wiring 4. Therefore, the upper metal layer 7A and the lower metal layer 7B are also referred to as a metal ground layer, a metal shield layer, or a metal ground shield layer. Here, the upper metal layer 7A and the lower metal layer 7B are made of, for example, Au.

このように、信号配線４の上方及び下方のそれぞれに空間６を挟んで上部金属層７Ａ及び下部金属層７Ｂが設けられているため、信号配線４における伝送損失を低減し、伝送特性を向上させることができる。
つまり、信号配線４の上方及び下方の両方に金属グランド層７Ａ，７Ｂが設けられていることになるため、実質的な電流が増加し、特に高周波又は超高周波の信号は通りやすくなるため、伝送損失を低減することができる。 Thus, since the upper metal layer 7A and the lower metal layer 7B are provided above and below the signal wiring 4 with the space 6 interposed therebetween, transmission loss in the signal wiring 4 is reduced and transmission characteristics are improved. be able to.
That is, since the metal ground layers 7A and 7B are provided both above and below the signal wiring 4, a substantial current increases, and in particular, high-frequency or super-high-frequency signals easily pass. Loss can be reduced.

また、信号配線４と上方及び下方の両方の金属グランド層７Ａ，７Ｂとの間が空間６になっているため、絶縁層が介在する場合（例えば図１７（Ａ）、図１７（Ｂ）参照）と比較して、高いインピーダンスを実現することができ、伝送損失（例えば絶縁層による信号のロス）を低減することができる。これに対し、従来のコプレーナー型（例えば図１７（Ａ）参照）やマイクロストリップ型（例えば図１７（Ｂ）参照）の配線ではグランド層との間に絶縁層が介在することになるため、低インピーダンスになり、寄生抵抗成分の影響を受け易く、伝送損失が大きくなってしまう。   Further, since the space 6 is between the signal wiring 4 and the upper and lower metal ground layers 7A and 7B, an insulating layer is interposed (see, for example, FIGS. 17A and 17B). ), A high impedance can be realized, and transmission loss (for example, signal loss due to an insulating layer) can be reduced. On the other hand, in the conventional coplanar type (for example, see FIG. 17A) or microstrip type (for example, see FIG. 17B) wiring, an insulating layer is interposed between the ground layer and the wiring. Impedance is easily affected by parasitic resistance components, and transmission loss increases.

また、信号配線４の上方が金属シールド層７Ａによってシールドされているため、外部からのノイズの影響を抑えることができ、伝送特性を向上させることができる。例えば、テラヘルツ帯のような超高周波領域になると、外部からのノイズの影響を受けやすくなるが、このような外部からのノイズの影響を抑えることができ、伝送特性を向上させることができる。   In addition, since the upper part of the signal wiring 4 is shielded by the metal shield layer 7A, the influence of noise from the outside can be suppressed, and the transmission characteristics can be improved. For example, in an ultra-high frequency region such as a terahertz band, it is easily affected by external noise. However, such external noise can be suppressed and transmission characteristics can be improved.

また、信号配線４の下方が金属シールド層７Ｂによってシールドされているため、半導体基板３を介した信号のフィードバックの影響を抑えることができ、伝送特性を向上させることができる。例えば、テラヘルツ帯のような超高周波領域になると、半導体基板３を介した余分なフィードバック電磁波が信号配線４に伝わることになり、伝送特性に影響を及ぼすことになるが、このようなフィードバックの影響を抑え、動作を安定化することができ、伝送特性を向上させることができる。   In addition, since the lower part of the signal wiring 4 is shielded by the metal shield layer 7B, the influence of signal feedback through the semiconductor substrate 3 can be suppressed, and the transmission characteristics can be improved. For example, in a super-high frequency region such as a terahertz band, an extra feedback electromagnetic wave via the semiconductor substrate 3 is transmitted to the signal wiring 4 and affects transmission characteristics. Can be suppressed, the operation can be stabilized, and the transmission characteristics can be improved.

そして、信号配線４は、信号配線４と下部金属層７Ｂとの間に設けられた絶縁体８によって支持されている。つまり、上部金属層７Ａと下部金属層７Ｂとの間の空間６内に設けられた信号配線４としての入力配線４Ｘ及び出力配線４Ｙが、下部金属層７Ｂ上に絶縁体８を介して支持されて、空間６内に固定されている。これにより、信号配線４の機械的強度を保ち、信号配線４の変形を抑制することができる。また、信号配線４の形状の変形を抑制することができるため、信号配線４と上部金属層７Ａ及び下部金属層７Ｂとの間の距離を一定に保つことができ、信号配線４の変形によるインピーダンスの変化を抑制し、信号のロスが増大してしまうのを抑制することができる。これに対し、例えばエアブリッジ配線（例えば図１７（Ｃ）参照）のように配線が支持されていないと、機械的強度が弱く、配線が変形してしまい、この結果、インピーダンスが変化して、信号のロスが増大してしまうことになる。なお、このように絶縁体８によって支持される信号配線４を備えるため、これを支持配線型半導体装置ともいう。   The signal wiring 4 is supported by an insulator 8 provided between the signal wiring 4 and the lower metal layer 7B. That is, the input wiring 4X and the output wiring 4Y as the signal wiring 4 provided in the space 6 between the upper metal layer 7A and the lower metal layer 7B are supported on the lower metal layer 7B via the insulator 8. And fixed in the space 6. Thereby, the mechanical strength of the signal wiring 4 can be maintained, and deformation of the signal wiring 4 can be suppressed. Further, since the deformation of the shape of the signal wiring 4 can be suppressed, the distance between the signal wiring 4 and the upper metal layer 7A and the lower metal layer 7B can be kept constant, and the impedance due to the deformation of the signal wiring 4 can be maintained. It is possible to suppress the change in signal and increase the signal loss. On the other hand, for example, if the wiring is not supported as in the air bridge wiring (for example, see FIG. 17C), the mechanical strength is weak and the wiring is deformed. As a result, the impedance changes, Signal loss will increase. In addition, since the signal wiring 4 supported by the insulator 8 is provided as described above, this is also referred to as a support wiring type semiconductor device.

本実施形態では、絶縁体８は、柱状（支柱状）になっており、信号配線４が延びる方向に沿って間隔をあけて複数設けられている。これにより、信号配線４に接触する面積を減らすことができ、より伝送損失を低減することができる。この場合、複数の柱状の絶縁体８の間隔は、信号配線が落ちたり、歪んだりしないように、適度な間隔に保つことで、信号配線４の変形を抑制し、形状の安定化を図ることができる。また、複数の柱状の絶縁体８の間隔は、使用する周波数（使用する信号波長）に基づいて設定すれば良く、信号波長の１／４以上になるようにするのが好ましい。これにより、絶縁体８によって支持することによる伝送損失への影響を抑制することができ、さらに伝送損失を低減することができる。特に、テラヘルツ帯などの超高周波での伝送損失を低減するのに効果的である。ここでは、絶縁体８は、低誘電率材料からなる低誘電体であり、例えばベンゾシクロブテン（ＢＣＢ）樹脂からなる低誘電率の絶縁体である。なお、絶縁体８の材料は、ＢＣＢ樹脂に限られるものではなく、例えばＳＯＧなどの他の低誘電率材料を用いても良く、コーティングして硬化させることができるものであることが好ましい。   In this embodiment, the insulator 8 has a columnar shape (columnar shape), and a plurality of insulators 8 are provided at intervals along the direction in which the signal wiring 4 extends. Thereby, the area which contacts the signal wiring 4 can be reduced, and transmission loss can be reduced more. In this case, the interval between the plurality of columnar insulators 8 is kept at an appropriate interval so that the signal wiring is not dropped or distorted, thereby suppressing deformation of the signal wiring 4 and stabilizing the shape. Can do. Further, the interval between the plurality of columnar insulators 8 may be set based on the frequency to be used (signal wavelength to be used), and is preferably set to ¼ or more of the signal wavelength. Thereby, the influence on the transmission loss by being supported by the insulator 8 can be suppressed, and the transmission loss can be further reduced. In particular, it is effective in reducing transmission loss at ultra-high frequencies such as the terahertz band. Here, the insulator 8 is a low dielectric made of a low dielectric constant material, for example, a low dielectric constant insulator made of benzocyclobutene (BCB) resin. The material of the insulator 8 is not limited to BCB resin, and other low dielectric constant materials such as SOG may be used, and it is preferable that the material can be coated and cured.

なお、このように、少なくとも上部金属層７Ａ及び下部金属層７Ｂが設けられていれば良いが、例えば図２（Ｃ）に示すように、信号配線４の側方に空間６を挟んで側部金属層７Ｃが設けられているのが好ましい。つまり、上部金属層７Ａ及び下部金属層７Ｂの両側部を連結するように側部金属層７Ｃが設けられているのが好ましい。ここでは、側部金属層７Ｃも例えばＡｕからなる。このように、信号配線４の全周囲を取り囲むように金属層７Ａ〜７Ｃが設けられているのが好ましい。この場合、信号配線４の全周囲が、例えばＡｕからなる金属層７Ａ〜７Ｃで覆われ、シールドされることになる。   As described above, at least the upper metal layer 7A and the lower metal layer 7B may be provided. However, for example, as shown in FIG. A metal layer 7C is preferably provided. That is, it is preferable that the side metal layer 7C is provided so as to connect both side portions of the upper metal layer 7A and the lower metal layer 7B. Here, the side metal layer 7C is also made of, for example, Au. Thus, it is preferable that the metal layers 7 </ b> A to 7 </ b> C are provided so as to surround the entire periphery of the signal wiring 4. In this case, the entire periphery of the signal wiring 4 is covered and shielded by metal layers 7A to 7C made of, for example, Au.

また、例えば図２（Ａ）、図２（Ｂ）に示すように、端子５（コンタクト端子）及び信号配線４の端子５に接続されている部分（信号配線の引き出し部分）を取り囲むように端部金属層７Ｄが設けられているのが好ましい。つまり、上部金属層７Ａ及び下部金属層７Ｂに連なり、端子５及び信号配線４の端子５に接続されている部分の全周囲を取り囲むように、端部金属層７Ｄが設けられているのが好ましい。ここでは、入力端子５Ｘが設けられている側に、入力端子５Ｘ及び入力配線４Ｘの入力端子５Ｘに接続されている部分を取り囲むように入力側端部金属層７ＤＸが設けられており、出力端子５Ｙが設けられている側に、出力端子５Ｙ及び出力配線４Ｙの出力端子５Ｙに接続されている部分を取り囲むように出力側端部金属層７ＤＹが設けられているのが好ましい。この場合、端子５を含む信号配線４の全体が金属層７Ａ〜７Ｄで覆われ、シールドされることになる。これにより、半導体基板３からの信号の回り込みを抑制することができ、伝送特性を向上させることが可能となる。   Further, for example, as shown in FIG. 2A and FIG. 2B, the terminal 5 (contact terminal) and the end of the signal wiring 4 connected to the terminal 5 (signal wiring lead-out portion) are surrounded. The partial metal layer 7D is preferably provided. That is, it is preferable that the end metal layer 7D is provided so as to be connected to the upper metal layer 7A and the lower metal layer 7B and to surround the entire periphery of the portion connected to the terminal 5 and the terminal 5 of the signal wiring 4. . Here, on the side where the input terminal 5X is provided, an input side end metal layer 7DX is provided so as to surround a portion of the input terminal 5X and the input wiring 4X connected to the input terminal 5X, and an output terminal It is preferable that the output side end metal layer 7DY is provided on the side where 5Y is provided so as to surround a portion of the output terminal 5Y and the output wiring 4Y connected to the output terminal 5Y. In this case, the entire signal wiring 4 including the terminal 5 is covered with the metal layers 7A to 7D and shielded. As a result, signal wraparound from the semiconductor substrate 3 can be suppressed, and transmission characteristics can be improved.

そして、絶縁体８で支持された信号配線４に対して空間６を挟んで設けられたシールドの外部には、絶縁層９が設けられている。つまり、半導体基板３の上方の信号配線４、上部金属層７Ａ、下部金属層７Ｂ、絶縁体８及び空間６（ここではさらに側部金属層７Ｃ及び端部金属層７Ｄを含む）が設けられている領域の外側は絶縁層９で埋め込まれている。このように、本半導体チップ２は、上述のように構成される配線構造が、絶縁層９によって、半導体素子１が設けられている半導体基板３上に一体化された構成になっている。ここでは、絶縁層９は、例えばＢＣＢ樹脂からなる絶縁層である。なお、絶縁層９の材料は、ＢＣＢ樹脂に限られるものではなく、例えばＳＯＧなどの他の低誘電率材料を用いても良く、コーティングして硬化させることができるものであることが好ましい。   An insulating layer 9 is provided outside the shield provided with the space 6 sandwiched between the signal wiring 4 supported by the insulator 8. That is, the signal wiring 4 above the semiconductor substrate 3, the upper metal layer 7A, the lower metal layer 7B, the insulator 8, and the space 6 (here, further including the side metal layer 7C and the end metal layer 7D) are provided. The outside of the region is embedded with an insulating layer 9. Thus, the semiconductor chip 2 has a structure in which the wiring structure configured as described above is integrated on the semiconductor substrate 3 on which the semiconductor element 1 is provided by the insulating layer 9. Here, the insulating layer 9 is an insulating layer made of, for example, BCB resin. The material of the insulating layer 9 is not limited to the BCB resin, and other low dielectric constant materials such as SOG may be used, and it is preferable that the material can be coated and cured.

なお、上述のようにして、半導体基板３の上方に設けられた配線構造の上に、同様の構造を有する配線構造を積層させて、多層構造の配線構造としても良い。また、同一半導体基板３上に、複数の半導体素子１が設けられており、これらの複数の半導体素子１のそれぞれに上述のような配線構造が設けられていても良い。
次に、本実施形態にかかる半導体装置の製造方法について説明する。 As described above, a wiring structure having a similar structure may be laminated on the wiring structure provided above the semiconductor substrate 3 to form a multilayer structure. A plurality of semiconductor elements 1 may be provided on the same semiconductor substrate 3, and the wiring structure as described above may be provided for each of the plurality of semiconductor elements 1.
Next, a method for manufacturing the semiconductor device according to the present embodiment will be described.

本半導体装置の製造方法は、半導体素子が設けられた半導体基板の上方に、下部金属層を形成する工程と、下部金属層上に、絶縁体及び絶縁体の周囲の下部犠牲層を形成する工程と、絶縁体上に、半導体素子に接続され、かつ、絶縁体に支持されるように、信号配線を形成する工程と、信号配線を覆うように上部犠牲層を形成する工程と、上部犠牲層上に、上部金属層を形成する工程と、下部犠牲層及び上部犠牲層を除去して、信号配線と下部金属層との間及び信号配線と上部金属層との間に空間を形成する工程と、半導体基板の上方の信号配線、上部金属層、下部金属層、絶縁体及び空間が設けられている領域の外側を埋め込む絶縁層を形成する工程とを含む。   The method for manufacturing a semiconductor device includes a step of forming a lower metal layer above a semiconductor substrate provided with a semiconductor element, and a step of forming an insulator and a lower sacrificial layer around the insulator on the lower metal layer. A step of forming a signal wiring on the insulator so as to be connected to the semiconductor element and supported by the insulator; a step of forming an upper sacrificial layer so as to cover the signal wiring; and an upper sacrificial layer Forming an upper metal layer; removing the lower sacrificial layer and the upper sacrificial layer; forming a space between the signal wiring and the lower metal layer and between the signal wiring and the upper metal layer; And forming a signal wiring above the semiconductor substrate, an upper metal layer, a lower metal layer, an insulator, and an insulating layer filling the outside of the region where the space is provided.

以下、図３〜図６を参照しながら、具体例を挙げて説明する。
なお、ここでは、図２に示す構造のものを製造する場合を例に挙げて説明する。
まず、図３（Ａ）に示すように、半導体基板３上に半導体素子１を設ける。
ここでは、ＩｎＰ基板３上に、ＩｎＧａＡｓ電子走行層（チャネル層）及びＩｎＡｌＡｓ電子供給層を含む半導体積層構造を備え、その上方にソース電極、ドレイン電極、ゲート電極を備えるＩｎＰ−ＨＥＭＴ１を形成する。 Hereinafter, a specific example will be described with reference to FIGS.
Here, the case of manufacturing the structure shown in FIG. 2 will be described as an example.
First, as shown in FIG. 3A, the semiconductor element 1 is provided over the semiconductor substrate 3.
Here, an InP-HEMT 1 having a semiconductor stacked structure including an InGaAs electron transit layer (channel layer) and an InAlAs electron supply layer on an InP substrate 3 and having a source electrode, a drain electrode, and a gate electrode is formed thereon.

具体的には、半絶縁性ＩｎＰ基板３上に、ｉ−ＩｎＡｌＡｓバッファ層（厚さ約３００ｎｍ）、ｉ−ＩｎＧａＡｓチャネル層（厚さ約１５ｎｍ）、ｉ−ＩｎＡｌＡｓスペーサ層（厚さ約３ｎｍ）、δドープ層（ドーピング濃度約２×１０１２ｃｍ−２）及びｉ−ＩｎＡｌＡｓバリア層（厚さ約８ｎｍ）からなる電子供給層、ｎ−ＩｎＧａＡｓキャップ層（厚さ約５０ｎｍ）を、それぞれ、結晶成長させ、例えばフォトリソグラフィなどを用いて、その上方にソース電極、ドレイン電極、ゲート電極を形成して、ＩｎＰ−ＨＥＭＴ１を形成する。 Specifically, on the semi-insulating InP substrate 3, an i-InAlAs buffer layer (thickness about 300 nm), an i-InGaAs channel layer (thickness about 15 nm), an i-InAlAs spacer layer (thickness about 3 nm), Crystal growth of an δ-doped layer (doping concentration of about 2 × 10 12 cm −2 ) and an i-InAlAs barrier layer (thickness of about 8 nm) and an n-InGaAs cap layer (thickness of about 50 nm), respectively Then, for example, using photolithography, a source electrode, a drain electrode, and a gate electrode are formed thereon, and InP-HEMT1 is formed.

次に、図３（Ｂ）に示すように、半導体素子１が設けられた半導体基板３の上方に、下部金属層７Ｂを形成する。
ここでは、ＩｎＰ−ＨＥＭＴ１が設けられたＩｎＰ基板３の上方に、ＩｎＰ−ＨＥＭＴ１を取り囲むように、グランド層及びシールドとなる下部金属層７Ｂとして、Ａｕ層を形成する。具体的には、例えばＴｉ（厚さ約１０ｎｍ）／Ｐｔ（厚さ約３０ｎｍ）／Ａｕ（厚さ約３００ｎｍ）を蒸着し、リフトオフ法によって、下部金属層７Ｂを形成する。この場合、Ｔｉ層は密着層であり、Ｐｔ層はバリア層である。 Next, as shown in FIG. 3B, a lower metal layer 7B is formed above the semiconductor substrate 3 on which the semiconductor element 1 is provided.
Here, an Au layer is formed as a lower metal layer 7B serving as a ground layer and a shield so as to surround the InP-HEMT 1 above the InP substrate 3 provided with the InP-HEMT 1. Specifically, for example, Ti (thickness of about 10 nm) / Pt (thickness of about 30 nm) / Au (thickness of about 300 nm) is deposited, and the lower metal layer 7B is formed by a lift-off method. In this case, the Ti layer is an adhesion layer and the Pt layer is a barrier layer.

次に、図３（Ｃ）、図３（Ｄ）に示すように、下部金属層７Ｂ上に、絶縁体８及び絶縁体８の周囲の下部犠牲層１０を形成する。
ここでは、まず、図３（Ｃ）に示すように、下部金属層７Ｂ上に、信号配線４を支持する柱状の絶縁体８を、間隔をあけて、複数形成する。具体的には、全面にＢＣＢ樹脂を塗布し、約２５０℃以上の温度でキュアすることで硬化させ、フォトリソグラフィを用いてマスクを形成し、酸素を含んだドライエッチングによってＢＣＢ樹脂をエッチングして、柱状のＢＣＢ樹脂からなる絶縁体８を、間隔をあけて、複数形成する。 Next, as shown in FIGS. 3C and 3D, the insulator 8 and the lower sacrificial layer 10 around the insulator 8 are formed on the lower metal layer 7B.
Here, first, as shown in FIG. 3C, a plurality of columnar insulators 8 that support the signal wiring 4 are formed on the lower metal layer 7B at intervals. Specifically, a BCB resin is applied to the entire surface, cured by curing at a temperature of about 250 ° C. or more, a mask is formed using photolithography, and the BCB resin is etched by dry etching containing oxygen. A plurality of insulators 8 made of columnar BCB resin are formed at intervals.

次に、図３（Ｄ）に示すように、下部金属層７Ｂ上に、絶縁体８の周囲が埋め込まれるように下部犠牲層１０を形成する。具体的には、全面にＰＭＧＩ(poly(dimethylglutarimide))樹脂を塗布し、約２５０℃以上の温度でキュアすることで硬化させ、酸素系のドライエッチングでエッチバックを行なって平坦化して、ＰＭＧＩ樹脂からなる下部犠牲層１０を形成する。   Next, as shown in FIG. 3D, a lower sacrificial layer 10 is formed on the lower metal layer 7B so that the periphery of the insulator 8 is embedded. Specifically, PMGI (poly (dimethylglutarimide)) resin is applied to the entire surface, cured by curing at a temperature of about 250 ° C. or higher, and then etched back by oxygen-based dry etching to flatten the PMGI resin. A lower sacrificial layer 10 is formed.

なお、このような方法に限られるものではなく、例えば、図６（Ａ）に示すように、全面にＰＭＧＩ樹脂１００を塗布し、約２５０℃以上の温度でキュアすることで硬化させ、フォトリソグラフィを用いてマスクを形成し、図６（Ｂ）に示すように、酸素を含んだドライエッチングによってＰＭＧＩ樹脂１００をエッチングして絶縁体８を設ける開口部１００Ｘを形成し、図６（Ｃ）に示すように、全面にＢＣＢ樹脂８０を塗布して開口部１００ＸにＢＣＢ樹脂８０を充填し、約２５０℃以上の温度でキュアすることで硬化させ、図６（Ｄ）に示すように、ＢＣＢ樹脂８０のエッチバックを行なって、開口部１００Ｘに充填されたＢＣＢ樹脂８０を露出させることで、下部金属層７Ｂ上に、ＢＣＢ樹脂８０からなる絶縁体８及び絶縁体８の周囲にＰＭＧＩ樹脂１００からなる下部犠牲層１０を形成しても良い。   Note that the present invention is not limited to such a method. For example, as shown in FIG. 6A, PMGI resin 100 is applied to the entire surface and cured by curing at a temperature of about 250 ° C. or higher, and photolithography is performed. As shown in FIG. 6B, the PMGI resin 100 is etched by dry etching containing oxygen to form an opening 100X in which the insulator 8 is provided, as shown in FIG. 6B. As shown in FIG. 6B, BCB resin 80 is applied to the entire surface, BCB resin 80 is filled into opening 100X, and cured by curing at a temperature of about 250 ° C. or more. As shown in FIG. 80 is etched back to expose the BCB resin 80 filled in the opening 100X, so that the insulator 8 made of the BCB resin 80 and the periphery of the insulator 8 are formed on the lower metal layer 7B. A may be formed lower sacrificial layer 10 made of PMGI resin 100.

次に、フォトリソグラフィを用いてコンタクトホールを形成する領域に開口部を有するマスクを形成し、図４（Ａ）に示すように、ＩｎＰ−ＨＥＭＴ１のゲート電極及びドレイン電極上に設けられているＰＭＧＩ樹脂からなる下部犠牲層１０をドライエッチングしてコンタクトホール１１を形成する。
次に、図４（Ｂ）に示すように、絶縁体８上に、半導体素子１としてのＩｎＰ−ＨＥＭＴに接続され、かつ、絶縁体８に支持されるように、信号配線４（ここでは入力配線４Ｘ及び出力配線４Ｙ）を形成する。 Next, a mask having an opening is formed in a region where a contact hole is to be formed using photolithography, and the PMGI provided over the gate electrode and the drain electrode of the InP-HEMT 1 as illustrated in FIG. The lower sacrificial layer 10 made of resin is dry-etched to form a contact hole 11.
Next, as shown in FIG. 4B, the signal wiring 4 (here, input) is connected to the InP-HEMT as the semiconductor element 1 and supported by the insulator 8 on the insulator 8. A wiring 4X and an output wiring 4Y) are formed.

ここでは、ＢＣＢ樹脂からなる複数の柱状の絶縁体８及びＰＭＧＩ樹脂からなる下部犠牲層１０上に、フォトリソグラフィを用いて信号配線４を形成する領域に開口部を有するマスクを形成し、金めっきによって、信号配線４を形成する。この場合、コンタクトホール１１も金めっきによって埋め込まれる。これにより、ＩｎＰ−ＨＥＭＴ１のゲート電極及びドレイン電極に接続され、ＢＣＢ樹脂からなる複数の柱状の絶縁体８によって支持されるように、Ａｕからなる信号配線４が形成される。   Here, on the plurality of columnar insulators 8 made of BCB resin and the lower sacrificial layer 10 made of PMGI resin, a mask having an opening is formed in a region where the signal wiring 4 is formed using photolithography, and gold plating is performed. Thus, the signal wiring 4 is formed. In this case, the contact hole 11 is also filled by gold plating. Thus, the signal wiring 4 made of Au is formed so as to be connected to the gate electrode and the drain electrode of the InP-HEMT 1 and supported by the plurality of columnar insulators 8 made of BCB resin.

次に、図４（Ｃ）に示すように、信号配線４を覆うように上部犠牲層１２を形成する。具体的には、全面にＰＭＧＩ樹脂を塗布し、約２５０℃以上の温度でキュアすることで硬化させ、上部犠牲層１２を形成する。
次に、フォトリソグラフィを用いて端子５と信号配線４とを接続する部分、側部金属層７Ｃ及び端部金属層７Ｄを形成する領域に開口部を有するマスクを形成し、図５（Ａ）に示すように、上部犠牲層１２及び下部犠牲層１０としてのＰＭＧＩ樹脂をドライエッチングする。 Next, as shown in FIG. 4C, the upper sacrificial layer 12 is formed so as to cover the signal wiring 4. Specifically, PMGI resin is applied to the entire surface, and cured by curing at a temperature of about 250 ° C. or higher to form the upper sacrificial layer 12.
Next, a mask having an opening is formed in a portion where the terminal 5 and the signal wiring 4 are connected using photolithography, a region where the side metal layer 7C and the end metal layer 7D are formed, and FIG. As shown in FIG. 5, the PMGI resin as the upper sacrificial layer 12 and the lower sacrificial layer 10 is dry-etched.

次に、フォトリソグラフィを用いて端子５、側部金属層７Ｃ、端部金属層７Ｄ及び上部金属層７Ａを形成する領域に開口部を有するマスクを形成し、図５（Ｂ）に示すように、金めっきを行なって、端子５（ここでは入力端子５Ｘ及び出力端子５Ｙ）、側部金属層７Ｃ（図示せず）、端部金属層７Ｄ及び上部金属層７Ａを形成する。この工程は、上部犠牲層１２上に上部金属層７Ａを形成する工程である。   Next, a mask having an opening is formed in a region where the terminal 5, the side metal layer 7C, the end metal layer 7D, and the upper metal layer 7A are to be formed using photolithography, as shown in FIG. Then, gold plating is performed to form the terminal 5 (here, the input terminal 5X and the output terminal 5Y), the side metal layer 7C (not shown), the end metal layer 7D, and the upper metal layer 7A. This step is a step of forming the upper metal layer 7A on the upper sacrificial layer 12.

次に、図５（Ｃ）に示すように、下部犠牲層１０及び上部犠牲層１２を除去して、信号配線４と下部金属層７Ｂとの間及び信号配線４と上部金属層７Ａとの間に空間６を形成する。具体的には、溶剤によって下部犠牲層１０及び上部犠牲層１２を構成するＰＭＧＩ樹脂を溶解させることによって、信号配線４の周囲に空間６を形成する。この場合、空間６内に設けられた信号配線４はＢＣＢ樹脂からなる複数の柱状の絶縁体８によって支持されて固定されることになる。   Next, as shown in FIG. 5C, the lower sacrificial layer 10 and the upper sacrificial layer 12 are removed, and between the signal wiring 4 and the lower metal layer 7B and between the signal wiring 4 and the upper metal layer 7A. A space 6 is formed. Specifically, the space 6 is formed around the signal wiring 4 by dissolving the PMGI resin constituting the lower sacrificial layer 10 and the upper sacrificial layer 12 with a solvent. In this case, the signal wiring 4 provided in the space 6 is supported and fixed by a plurality of columnar insulators 8 made of BCB resin.

次に、半導体基板１の上方の信号配線４、上部金属層７Ａ、下部金属層７Ｂ、絶縁体８及び空間６（ここでは側部金属層７Ｃ及び端部金属層７Ｄも含む）が設けられている領域の外側を埋め込む絶縁層９を形成する（例えば図２参照）。ここでは、ＩｎＰ基板３上の配線構造が設けられている領域の外側をＢＣＢ樹脂からなる絶縁層９で埋め込む。
このようにして、本実施形態の半導体装置（半導体チップ）２を製造することができる。 Next, the signal wiring 4, the upper metal layer 7A, the lower metal layer 7B, the insulator 8, and the space 6 (including the side metal layer 7C and the end metal layer 7D here) are provided above the semiconductor substrate 1. An insulating layer 9 is formed so as to embed the outside of the region that is present (see FIG. 2, for example). Here, the outside of the region where the wiring structure is provided on the InP substrate 3 is buried with the insulating layer 9 made of BCB resin.
In this way, the semiconductor device (semiconductor chip) 2 of this embodiment can be manufactured.

したがって、本実施形態にかかる半導体装置及びその製造方法、通信装置によれば、高周波又は超高周波で高速動作する半導体素子１を備える半導体装置２に備えられる配線４における伝送損失を低減し、伝送特性を向上させることができるという利点がある。
なお、上述の実施形態の構成に限られるものではなく、例えば図７に示すように、さらに、信号配線４と上部金属層７Ａとの間に設けられ、上部金属層７Ａを支持する金属層支持用絶縁体１３を備えるものとしても良い。この場合、金属層支持用絶縁体１３は柱状になっているものとすれば良い。なお、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。 Therefore, according to the semiconductor device, the manufacturing method thereof, and the communication device according to the present embodiment, the transmission loss in the wiring 4 provided in the semiconductor device 2 including the semiconductor element 1 that operates at high frequency or ultra-high frequency is reduced, and the transmission characteristics There is an advantage that can be improved.
The configuration is not limited to the above-described embodiment. For example, as shown in FIG. 7, a metal layer support that is provided between the signal wiring 4 and the upper metal layer 7A and supports the upper metal layer 7A. It is good also as a thing provided with the insulator 13 for an object. In this case, the metal layer supporting insulator 13 may be columnar. Note that the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1).

また、この場合、半導体装置の製造方法は、上部金属層７Ａを支持する金属層支持用絶縁体１３を形成する工程を含むことになる。例えば、信号配線４を形成した後、上部犠牲層１２を形成する前に、図８（Ａ）に示すように、信号配線４上に、上部金属層７Ａを支持する柱状の金属層支持用絶縁体１３を、間隔をあけて、複数形成する工程を含むものとし、上部犠牲層１２を形成する工程で、図８（Ｂ）に示すように、複数の柱状の金属層支持用絶縁体１３の周囲が埋め込まれるように上部犠牲層１２を形成すれば良い。具体的には、全面にＢＣＢ樹脂を塗布し、約２５０℃以上の温度でキュアすることで硬化させ、フォトリソグラフィを用いてマスクを形成し、酸素を含んだドライエッチングによってＢＣＢ樹脂をエッチングして、図８（Ａ）に示すように、信号配線４としてのＡｕ配線上に、柱状のＢＣＢ樹脂からなる金属層支持用絶縁体１３を、間隔をあけて、複数形成し、次いで、図８（Ｂ）に示すように、全面にＰＭＧＩ樹脂を塗布し、約２５０℃以上の温度でキュアすることで硬化させ、酸素系のドライエッチングでエッチバックを行なって平坦化して、上部犠牲層１２を形成すれば良い。   In this case, the method for manufacturing a semiconductor device includes a step of forming the metal layer supporting insulator 13 that supports the upper metal layer 7A. For example, after forming the signal wiring 4 and before forming the upper sacrificial layer 12, as shown in FIG. 8A, the columnar metal layer supporting insulation for supporting the upper metal layer 7A on the signal wiring 4 is formed. The step of forming a plurality of bodies 13 at intervals is included, and in the step of forming the upper sacrificial layer 12, as shown in FIG. 8B, the periphery of the plurality of columnar metal layer supporting insulators 13 is formed. The upper sacrificial layer 12 may be formed so as to be embedded. Specifically, a BCB resin is applied to the entire surface, cured by curing at a temperature of about 250 ° C. or more, a mask is formed using photolithography, and the BCB resin is etched by dry etching containing oxygen. As shown in FIG. 8A, a plurality of metal layer supporting insulators 13 made of columnar BCB resin are formed on the Au wiring as the signal wiring 4 at intervals, and then FIG. As shown in B), PMGI resin is applied to the entire surface, cured by curing at a temperature of about 250 ° C. or higher, and etched back by oxygen-based dry etching to planarize, thereby forming the upper sacrificial layer 12 Just do it.

また、この場合、信号配線４は上方からも支持されることになるため、より確実に、その機械的強度を保ち、信号配線４の変形（歪み）を抑制することが可能となる。このように、信号配線４の機械的強度を保ち、信号配線４の変形を抑制するためには、上下方向の両方向から支持するのが有効である。また、この場合、金属層支持用絶縁体１３を設けることで、上部金属層７Ａの変形を抑制することができ、ひいては、信号配線４の周囲の空間の形状が変わってしまうのを抑制することができる。これにより、信号配線４と上部金属層７Ａ及び下部金属層７Ｂとの間の距離を一定に保つことができ、信号配線４や上部金属層７Ａの変形によるインピーダンスの変化を抑制し、信号のロスが増大してしまうのを抑制することができる。   In this case, since the signal wiring 4 is also supported from above, it is possible to more reliably maintain the mechanical strength and suppress the deformation (distortion) of the signal wiring 4. Thus, in order to maintain the mechanical strength of the signal wiring 4 and suppress the deformation of the signal wiring 4, it is effective to support the signal wiring 4 from both directions. Further, in this case, by providing the metal layer supporting insulator 13, it is possible to suppress the deformation of the upper metal layer 7 </ b> A, and consequently suppress the change in the shape of the space around the signal wiring 4. Can do. Thereby, the distance between the signal wiring 4 and the upper metal layer 7A and the lower metal layer 7B can be kept constant, and the change in impedance due to the deformation of the signal wiring 4 and the upper metal layer 7A can be suppressed, and the signal loss Can be prevented from increasing.

また、例えば図９に示すように、下部金属層７Ｂと上部金属層７Ａとの間に設けられ、上部金属層７Ａを支持する金属層支持用絶縁体１４を備えるものとしても良い。この場合、金属層支持用絶縁体１４は柱状になっているものとすれば良い。なお、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。また、信号配線４と上部金属層７Ａとの間に設けられた金属層支持用絶縁体１３を備えないものとしても良い。   For example, as shown in FIG. 9, a metal layer supporting insulator 14 provided between the lower metal layer 7B and the upper metal layer 7A and supporting the upper metal layer 7A may be provided. In this case, the metal layer supporting insulator 14 may be columnar. Note that the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1). Further, the metal layer supporting insulator 13 provided between the signal wiring 4 and the upper metal layer 7A may not be provided.

また、この場合、半導体装置の製造方法は、上部金属層７Ａを支持する金属層支持用絶縁体１４を形成する工程を含むことになる。例えば、上部犠牲層１２を形成した後、上部金属層７Ａを形成する前に、下部金属層７Ｂ上に、上部金属層７Ａを支持する柱状の金属層支持用絶縁体１４を、間隔をあけて、複数形成する工程を含むものとすれば良い。具体的には、フォトリソグラフィを用いてマスクを形成し、酸素を含んだドライエッチングによってＰＭＧＩ樹脂からなる上部犠牲層１２をエッチングして金属層支持用絶縁体１４を設ける穴を形成し、全面にＢＣＢ樹脂を塗布して穴にＢＣＢ樹脂を充填し、約２５０℃以上の温度でキュアすることで硬化させ、ＢＣＢ樹脂のエッチバックを行なって、穴に充填されたＢＣＢ樹脂を露出させることで、下部金属層７Ｂ上に、柱状のＢＣＢ樹脂からなる金属層支持用絶縁体１４を、間隔をあけて、複数形成すれば良い。   In this case, the method for manufacturing a semiconductor device includes a step of forming the metal layer supporting insulator 14 that supports the upper metal layer 7A. For example, after forming the upper sacrificial layer 12 and before forming the upper metal layer 7A, columnar metal layer supporting insulators 14 that support the upper metal layer 7A are spaced apart from each other on the lower metal layer 7B. A plurality of steps may be included. Specifically, a mask is formed using photolithography, and the upper sacrificial layer 12 made of PMGI resin is etched by dry etching containing oxygen to form a hole for providing the metal layer supporting insulator 14. By applying BCB resin, filling the hole with BCB resin, curing by curing at a temperature of about 250 ° C. or higher, performing etch back of the BCB resin, and exposing the BCB resin filled in the hole, A plurality of metal layer supporting insulators 14 made of columnar BCB resin may be formed on the lower metal layer 7B at intervals.

また、この場合、金属層支持用絶縁体１４を設けることで、上部金属層７Ａの変形を抑制することができ、ひいては、信号配線４の周囲の空間の形状が変わってしまうのを抑制することができる。これにより、信号配線４と上部金属層７Ａ及び下部金属層７Ｂとの間の距離を一定に保つことができ、信号配線４や上部金属層７Ａの変形によるインピーダンスの変化を抑制し、信号のロスが増大してしまうのを抑制することができる。   Further, in this case, by providing the metal layer supporting insulator 14, it is possible to suppress the deformation of the upper metal layer 7 </ b> A, and consequently suppress the change in the shape of the space around the signal wiring 4. Can do. Thereby, the distance between the signal wiring 4 and the upper metal layer 7A and the lower metal layer 7B can be kept constant, and the change in impedance due to the deformation of the signal wiring 4 and the upper metal layer 7A can be suppressed and the signal loss can be reduced. Can be prevented from increasing.

また、上述の実施形態では、信号配線４を支持する絶縁体８は、柱状になっているが、これに限られるものではない。
例えば図１０に示すように、信号配線４を支持する絶縁体８Ａは、板状になっており、信号配線４が延びる方向に交差する方向に延びるように設けられており、さらに、この絶縁体８Ａ及び信号配線４と上部金属層７Ａとの間に設けられ、上部金属層７Ａを支持する金属層支持用絶縁体１４Ａを備えるものとしても良い。ここでは、金属層支持用絶縁体１４Ａも板状になっている。また、絶縁体８Ａと金属層支持用絶縁体１４Ａは一体化されており、一枚の板状になっている。なお、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。 In the above-described embodiment, the insulator 8 that supports the signal wiring 4 has a columnar shape, but is not limited thereto.
For example, as shown in FIG. 10, the insulator 8A that supports the signal wiring 4 has a plate-like shape and is provided so as to extend in a direction intersecting with the direction in which the signal wiring 4 extends. 8A and the signal wiring 4 may be provided between the upper metal layer 7A and a metal layer supporting insulator 14A that supports the upper metal layer 7A. Here, the insulator 14A for supporting the metal layer is also plate-shaped. The insulator 8A and the metal layer supporting insulator 14A are integrated into a single plate shape. Note that the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1).

この場合、信号配線４は上下左右から支持されることになるため、より確実に、その機械的強度を保ち、信号配線４の変形を抑制することが可能となる。このように、信号配線４の機械的強度を保ち、信号配線４の変形を抑制するためには、上下左右方向の複数の方向から支持するのが有効である。また、この場合、金属層支持用絶縁体１４Ａを設けることで、上部金属層７Ａの変形を抑制することができ、ひいては、信号配線４の周囲の空間の形状が変わってしまうのを抑制することができる。これにより、信号配線４と上部金属層７Ａ及び下部金属層７Ｂとの間の距離を一定に保つことができ、信号配線４や上部金属層７Ａの変形によるインピーダンスの変化を抑制し、信号のロスが増大してしまうのを抑制することができる。   In this case, since the signal wiring 4 is supported from the top, bottom, left, and right, it is possible to more reliably maintain the mechanical strength and suppress the deformation of the signal wiring 4. As described above, in order to maintain the mechanical strength of the signal wiring 4 and suppress the deformation of the signal wiring 4, it is effective to support the signal wiring 4 from a plurality of directions in the vertical and horizontal directions. Further, in this case, by providing the metal layer supporting insulator 14A, the deformation of the upper metal layer 7A can be suppressed, and consequently the change of the shape of the space around the signal wiring 4 can be suppressed. Can do. Thereby, the distance between the signal wiring 4 and the upper metal layer 7A and the lower metal layer 7B can be kept constant, and the change in impedance due to the deformation of the signal wiring 4 and the upper metal layer 7A can be suppressed and the signal loss can be reduced. Can be prevented from increasing.

また、この場合、半導体装置の製造方法は、絶縁体を形成する工程において、信号配線４が延びる方向に交差する方向に延びるように板状の絶縁体８Ａを形成するようにし、さらに、上部金属層７Ａを支持する金属層支持用絶縁体１４Ａを形成する工程を含むことになる。この金属層支持用絶縁体１４Ａを形成する工程においても、絶縁体８Ａ及び信号配線４の上に、板状の金属層支持用絶縁体１４Ａを形成することになる。なお、ここでは、絶縁体８Ａと金属層支持用絶縁体１４Ａが１枚の板状になっており、これによって空間６が仕切られることになるため、溶剤によって犠牲層を溶解させて空間６を形成する際に溶剤を入れ、犠牲層を除去するための開口部１５を形成することになる（例えば図１０（Ａ）参照）。   In this case, in the method of manufacturing the semiconductor device, in the step of forming the insulator, the plate-like insulator 8A is formed so as to extend in a direction intersecting with the direction in which the signal wiring 4 extends, and the upper metal is further formed. This includes the step of forming the metal layer supporting insulator 14A that supports the layer 7A. Also in the step of forming the metal layer supporting insulator 14A, the plate-shaped metal layer supporting insulator 14A is formed on the insulator 8A and the signal wiring 4. Here, since the insulator 8A and the metal layer supporting insulator 14A are formed in a single plate shape, and the space 6 is partitioned by this, the sacrificial layer is dissolved by a solvent so that the space 6 is formed. During the formation, a solvent is added to form an opening 15 for removing the sacrificial layer (see, for example, FIG. 10A).

また、例えば図１１に示すように、信号配線４を支持する絶縁体８Ｂは、信号配線４を支持する平面状部分８ＢＸと、平面状部分８ＢＸの両側部と下部金属層７Ｂとの間に設けられ、平面状部分８ＢＸを支持する支持部分８ＢＹとを備えるものとしても良い。なお、半導体装置の製造方法において、下部犠牲層１０を覆うようにＢＣＢ樹脂を設け、その上に信号配線４を形成することで、信号配線４を支持する平面状部分８ＢＸを形成することができ、支持部分８ＢＹは、上述の実施形態のＢＣＢ樹脂からなる柱状の絶縁体８と同様にして形成することができる。なお、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。   For example, as shown in FIG. 11, the insulator 8B that supports the signal wiring 4 is provided between the planar portion 8BX that supports the signal wiring 4, and both sides of the planar portion 8BX and the lower metal layer 7B. It is good also as what is provided with support part 8BY which supports planar part 8BX. In the semiconductor device manufacturing method, the planar portion 8BX that supports the signal wiring 4 can be formed by providing BCB resin so as to cover the lower sacrificial layer 10 and forming the signal wiring 4 thereon. The support portion 8BY can be formed in the same manner as the columnar insulator 8 made of the BCB resin of the above-described embodiment. Note that the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1).

この場合、信号配線４を支持する絶縁体８Ｂは、さらに、板状になっており、平面状部分８ＢＸと下部金属層７Ｂとの間に信号配線４が延びる方向に交差する方向に延びるように設けられ、平面状部分８ＢＸを支持しており、信号配線４が延びる方向に沿って間隔をあけて複数設けられている板状支持部分８ＢＺを備えるものとしても良い。この場合、複数の板状支持部分８ＢＺの間隔は、信号波長の１／４以上になっているのが好ましい。なお、半導体装置の製造方法において、板状支持部分８ＢＺは、上述の変形例のＢＣＢ樹脂からなる板状の絶縁体８Ａと同様にして形成することができる。なお、この板状支持部分８ＢＺを備えないものとしても良い。また、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。   In this case, the insulator 8B supporting the signal wiring 4 is further plate-shaped and extends in a direction intersecting the direction in which the signal wiring 4 extends between the planar portion 8BX and the lower metal layer 7B. It is good also as what is provided and is provided with the plate-shaped support part 8BZ which is supporting the planar part 8BX and spaced apart along the direction where the signal wiring 4 is extended. In this case, the interval between the plurality of plate-like support portions 8BZ is preferably ¼ or more of the signal wavelength. In the semiconductor device manufacturing method, the plate-like support portion 8BZ can be formed in the same manner as the plate-like insulator 8A made of the BCB resin of the above-described modification. The plate-like support portion 8BZ may not be provided. Further, the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1).

また、例えば図１２に示すように、上部金属層７Ａを支持する金属層支持用平面状部分１４ＢＸと、金属層支持用平面状部分１４ＢＸの両側部と平面状部分８ＢＸの両側部との間に設けられ、金属層支持用平面状部分１４ＢＸを支持する金属層支持用支持部分１４ＢＹとを備える金属層支持用絶縁体１４Ｂを備えるものとしても良い。この場合、半導体装置の製造方法は、上部金属層７Ａを支持する金属層支持用絶縁体１４Ｂを形成する工程を含むことになる。なお、半導体装置の製造方法において、上部犠牲層１２を覆うようにＢＣＢ樹脂を設け、その上に上部金属層７Ａを形成することで、上部金属層７Ａを支持する金属層支持用平面状部分１４ＢＸを形成することができ、金属層支持用支持部分１４ＢＹは、上述の変形例のＢＣＢ樹脂からなる柱状の金属層支持用絶縁体１３と同様にして形成することができる。なお、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。   Further, for example, as shown in FIG. 12, the metal layer supporting planar portion 14BX that supports the upper metal layer 7A, and between the both sides of the metal layer supporting planar portion 14BX and the both sides of the planar portion 8BX. A metal layer supporting insulator 14B provided with a metal layer supporting support portion 14BY that is provided and supports the metal layer supporting planar portion 14BX may be provided. In this case, the semiconductor device manufacturing method includes a step of forming the metal layer supporting insulator 14B that supports the upper metal layer 7A. In the method of manufacturing a semiconductor device, a BCB resin is provided so as to cover the upper sacrificial layer 12, and the upper metal layer 7A is formed thereon, whereby the metal layer supporting planar portion 14BX that supports the upper metal layer 7A. The metal layer support support portion 14BY can be formed in the same manner as the columnar metal layer support insulator 13 made of the BCB resin of the above-described modification. Note that the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1).

この場合、金属層支持用絶縁体１４Ｂは、さらに、板状になっており、平面状部分８ＢＸ及び信号配線４と金属層支持用平面状部分１４ＢＸとの間に信号配線４が延びる方向に交差する方向に延びるように設けられ、金属層支持用平面状部分１４ＢＸを支持しており、信号配線４が延びる方向に沿って間隔をあけて複数設けられている金属層支持用板状支持部分１４ＢＺを備えるものとしても良い。この場合、複数の金属層支持用板状支持部分１４ＢＺの間隔は、信号波長の１／４以上になっているのが好ましい。また、この場合、半導体装置の製造方法は、上部金属層７Ａを支持する金属層支持用絶縁体１４Ｂを形成する工程を含むことになる。なお、半導体装置の製造方法において、金属層支持用板状支持部分１４ＢＺは、上述の変形例の板状の金属層支持用絶縁体１４Ａと同様にして形成することができる。なお、この金属層支持用板状支持部分１４ＢＺを備えないものとしても良い。また、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。   In this case, the metal layer supporting insulator 14B further has a plate shape, and intersects with the planar portion 8BX and the signal wiring 4 in a direction in which the signal wiring 4 extends between the metal layer supporting planar portion 14BX. The metal layer supporting plate-like support portion 14BZ is provided so as to extend in the extending direction, supports the metal layer supporting planar portion 14BX, and is provided with a plurality of intervals along the direction in which the signal wiring 4 extends. It is good also as a thing provided. In this case, the interval between the plurality of metal layer supporting plate-like support portions 14BZ is preferably ¼ or more of the signal wavelength. In this case, the semiconductor device manufacturing method includes a step of forming the metal layer supporting insulator 14B that supports the upper metal layer 7A. In the semiconductor device manufacturing method, the metal layer supporting plate-like support portion 14BZ can be formed in the same manner as the plate-like metal layer supporting insulator 14A of the above-described modification. Note that the metal layer supporting plate-like support portion 14BZ may not be provided. Further, the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1).

また、上述の実施形態の構成に限られるものではなく、例えば図１３に示すように、空間６に設けられた他の信号配線２０と、他の信号配線２０を支持する他の絶縁体２１とを備えるものとしても良い。この場合、他の信号配線２０と上部金属層７Ａとの間に上部金属層７Ａを支持する金属層支持用絶縁体２２を設けても良い。このようにして多層配線構造としても良い。なお、金属層支持用絶縁体２２は設けなくても良い。なお、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。   Further, the configuration is not limited to the above-described embodiment. For example, as illustrated in FIG. 13, another signal wiring 20 provided in the space 6 and another insulator 21 that supports the other signal wiring 20 It is good also as a thing provided. In this case, a metal layer supporting insulator 22 that supports the upper metal layer 7A may be provided between the other signal wirings 20 and the upper metal layer 7A. In this way, a multilayer wiring structure may be used. The metal layer supporting insulator 22 may not be provided. Note that the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1).

また、上述の実施形態の構成に限られるものではなく、例えば図１４に示すように、信号配線４と絶縁体８との間に絶縁体８と異なる絶縁材料からなる絶縁膜２３を備えるものとしても良い。例えば、上述の実施形態のように、信号配線４を支持する絶縁体８をＢＣＢ樹脂とする場合、信号配線４の直下、即ち、信号配線４とＢＣＢ樹脂からなる絶縁体８との間に、例えばＳｉＮ膜などのＣＶＤ法（プラズマＣＶＤ法）などによって成膜できる絶縁膜２３を備えるものとしても良い。これにより、信号配線４を形成しやすくなる。なお、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。また、ここでは、金属層支持用絶縁体１３を設けているが、これを備えないものとしても良い。   Further, the configuration is not limited to the above-described embodiment. For example, as shown in FIG. 14, an insulating film 23 made of an insulating material different from the insulator 8 is provided between the signal wiring 4 and the insulator 8. Also good. For example, when the insulator 8 supporting the signal wiring 4 is made of BCB resin as in the above-described embodiment, the signal wiring 4 is directly below, that is, between the signal wiring 4 and the insulator 8 made of BCB resin. For example, an insulating film 23 that can be formed by a CVD method (plasma CVD method) such as a SiN film may be provided. Thereby, it becomes easy to form the signal wiring 4. Note that the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1). Further, although the metal layer supporting insulator 13 is provided here, it may not be provided.

また、上述の実施形態の構成に限られるものではなく、例えば図１５に示すように、信号配線４の表面、上部金属層７Ａ及び下部金属層７Ｂの内側表面を覆う保護絶縁膜２４を備えるものとしても良い。ここでは、側部金属層７Ｃも備えられており、この内側表面も保護絶縁膜２４によって覆われるようにしている。これにより、信号配線４や金属層７Ａ〜７Ｃの表面を保護することができる。なお、端部金属層７Ｄの内側表面も保護絶縁膜２４に覆われるようにしても良い。また、保護絶縁膜２４は、金属表面を保護できれば良いため、厚さが薄い絶縁膜である。なお、上述の実施形態（図１参照）のように側部金属層７Ｃが設けられていなくても良い。また、ここでは、金属層支持用絶縁体１３を設けているが、これを備えないものとしても良い。   Further, the present invention is not limited to the configuration of the above-described embodiment. For example, as shown in FIG. 15, a protective insulating film 24 covering the surface of the signal wiring 4 and the inner surfaces of the upper metal layer 7A and the lower metal layer 7B It is also good. Here, the side metal layer 7 </ b> C is also provided, and this inner surface is also covered with the protective insulating film 24. Thereby, the surface of the signal wiring 4 and the metal layers 7A to 7C can be protected. The inner surface of the end metal layer 7D may also be covered with the protective insulating film 24. Further, the protective insulating film 24 is an insulating film having a small thickness because it only needs to protect the metal surface. Note that the side metal layer 7C may not be provided as in the above-described embodiment (see FIG. 1). Further, although the metal layer supporting insulator 13 is provided here, it may not be provided.

また、上述の実施形態の構成に限られるものではなく、例えば図１６に示すように、下部金属層７Ｂとしてのグランド層と側部金属層７Ｃとの間にスリット２５が入っている構造であっても良い。なお、ここでは、金属層支持用絶縁体１３を設けているが、これを備えないものとしても良い。
また、上述の実施形態では、半導体素子１をＩｎＰ−ＨＥＭＴとしているが、これに限られるものではなく、例えばＩｎＰ−ＨＢＴ、ＧａＮ−ＨＥＭＴ、Ｓｉ基板上に設けられるＣＭＯＳなどであっても良いし、また、ショットキーダイオード、トンネルダイオードなどの２端子デバイス（整流素子）であっても良い。 Further, the present invention is not limited to the configuration of the above-described embodiment. For example, as shown in FIG. 16, the slit 25 is provided between the ground layer as the lower metal layer 7B and the side metal layer 7C. May be. Although the metal layer supporting insulator 13 is provided here, it may be provided without this.
In the above-described embodiment, the semiconductor element 1 is InP-HEMT. However, the invention is not limited to this. For example, the semiconductor element 1 may be InP-HBT, GaN-HEMT, CMOS provided on a Si substrate, or the like. Also, a two-terminal device (rectifier element) such as a Schottky diode or a tunnel diode may be used.

なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
半導体基板上に設けられた半導体素子と、
前記半導体基板の上方に設けられ、前記半導体素子に接続された信号配線と、
前記信号配線の上方及び下方のそれぞれに空間を挟んで設けられた上部金属層及び下部金属層と、
前記信号配線と前記下部金属層との間に設けられ、前記信号配線を支持する絶縁体と、
前記半導体基板の上方の前記信号配線、前記上部金属層、前記下部金属層、前記絶縁体及び前記空間が設けられている領域の外側を埋め込む絶縁層とを備えることを特徴とする半導体装置。 Note that the present invention is not limited to the configurations described in the above-described embodiments and modifications, and various modifications can be made without departing from the spirit of the present invention.
Hereinafter, additional notes will be disclosed regarding the above-described embodiment and modifications.
(Appendix 1)
A semiconductor element provided on a semiconductor substrate;
A signal wiring provided above the semiconductor substrate and connected to the semiconductor element;
An upper metal layer and a lower metal layer provided with a space above and below the signal wiring, respectively,
An insulator provided between the signal wiring and the lower metal layer and supporting the signal wiring;
A semiconductor device comprising: the signal wiring above the semiconductor substrate, the upper metal layer, the lower metal layer, the insulator, and an insulating layer that fills the outside of the region where the space is provided.

（付記２）
前記信号配線の側方に空間を挟んで設けられた側部金属層を備えることを特徴とする、付記１に記載の半導体装置。
（付記３）
前記絶縁体は、前記信号配線が延びる方向に沿って間隔をあけて複数設けられていることを特徴とする、付記１又は２に記載の半導体装置。 (Appendix 2)
The semiconductor device according to appendix 1, further comprising a side metal layer provided on a side of the signal wiring with a space in between.
(Appendix 3)
The semiconductor device according to appendix 1 or 2, wherein a plurality of the insulators are provided at intervals along a direction in which the signal wiring extends.

（付記４）
前記絶縁体は、柱状になっていることを特徴とする、付記３に記載の半導体装置。
（付記５）
前記信号配線と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。 (Appendix 4)
4. The semiconductor device according to appendix 3, wherein the insulator has a columnar shape.
(Appendix 5)
The semiconductor device according to any one of appendices 1 to 4, further comprising a metal layer supporting insulator provided between the signal wiring and the upper metal layer and supporting the upper metal layer. .

（付記６）
前記下部金属層と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、付記１〜５のいずれか１項に記載の半導体装置。
（付記７）
前記金属層支持用絶縁体は、柱状になっていることを特徴とする、付記５又は６に記載の半導体装置。 (Appendix 6)
The semiconductor according to any one of appendices 1 to 5, further comprising a metal layer supporting insulator provided between the lower metal layer and the upper metal layer and supporting the upper metal layer. apparatus.
(Appendix 7)
The semiconductor device according to appendix 5 or 6, wherein the metal layer supporting insulator has a columnar shape.

（付記８）
前記絶縁体は、板状になっており、前記信号配線が延びる方向に交差する方向に延びるように設けられ、
前記絶縁体及び前記信号配線と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、付記３に記載の半導体装置。 (Appendix 8)
The insulator has a plate shape and is provided so as to extend in a direction crossing a direction in which the signal wiring extends,
4. The semiconductor device according to appendix 3, further comprising a metal layer supporting insulator provided between the insulator and the signal wiring and the upper metal layer and supporting the upper metal layer.

（付記９）
前記絶縁体は、前記信号配線を支持する平面状部分と、前記平面状部分の両側部と前記下部金属層との間に設けられ、前記平面状部分を支持する支持部分とを備えることを特徴とする、付記１又は２に記載の半導体装置。
（付記１０）
前記絶縁体は、さらに、板状になっており、前記平面状部分と前記下部金属層との間に前記信号配線が延びる方向に交差する方向に延びるように設けられ、前記平面状部分を支持しており、前記信号配線が延びる方向に沿って間隔をあけて複数設けられている板状支持部分を備えることを特徴とする、付記９に記載の半導体装置。 (Appendix 9)
The insulator includes a planar portion that supports the signal wiring, and a support portion that is provided between both side portions of the planar portion and the lower metal layer and supports the planar portion. The semiconductor device according to appendix 1 or 2.
(Appendix 10)
The insulator further has a plate shape, and is provided between the planar portion and the lower metal layer so as to extend in a direction intersecting with the direction in which the signal wiring extends, and supports the planar portion. The semiconductor device according to appendix 9, further comprising a plurality of plate-like support portions provided at intervals along a direction in which the signal wiring extends.

（付記１１）
前記上部金属層を支持する金属層支持用平面状部分と、前記金属層支持用平面状部分の両側部と前記平面状部分の両側部との間に設けられ、前記金属層支持用平面状部分を支持する金属層支持用支持部分とを備える金属層支持用絶縁体を備えることを特徴とする、付記９又は１０に記載の半導体装置。 (Appendix 11)
The metal layer supporting planar portion for supporting the upper metal layer, the metal layer supporting planar portion provided between the both sides of the planar portion for supporting the metal layer and the both sides of the planar portion. 11. The semiconductor device according to appendix 9 or 10, further comprising a metal layer supporting insulator including a metal layer supporting supporting portion that supports the metal layer.

（付記１２）
前記金属層支持用絶縁体は、さらに、板状になっており、前記平面状部分及び前記信号配線と前記金属層支持用平面状部分との間に前記信号配線が延びる方向に交差する方向に延びるように設けられ、前記金属層支持用平面状部分を支持しており、前記信号配線が延びる方向に沿って間隔をあけて複数設けられている金属層支持用板状支持部分を備えることを特徴とする、付記１１に記載の半導体装置。 (Appendix 12)
The metal layer supporting insulator further has a plate-like shape in a direction intersecting the direction in which the signal wiring extends between the planar portion and the signal wiring and the planar portion for supporting the metal layer. A plate-like support portion for supporting a metal layer, which is provided so as to extend, supports the planar portion for supporting the metal layer, and is provided in plural along the direction in which the signal wiring extends. 14. The semiconductor device according to appendix 11, which is characterized.

（付記１３）
前記信号配線の前記半導体素子に接続されている側の反対側の端部に接続された端子と、
前記端子及び前記信号配線の前記端子に接続されている部分を取り囲むように設けられた端部金属層とを備えることを特徴とする、付記１〜１２のいずれか１項に記載の半導体装置。 (Appendix 13)
A terminal connected to an end of the signal wiring opposite to the side connected to the semiconductor element;
The semiconductor device according to any one of appendices 1 to 12, further comprising an end metal layer provided so as to surround a portion of the terminal and the signal wiring connected to the terminal.

（付記１４）
前記間隔は、信号波長の１／４以上になっていることを特徴とする、付記３〜８、１０、１２のいずれか１項に記載の半導体装置。
（付記１５）
前記空間に設けられた他の信号配線と、
前記他の信号配線を支持する他の絶縁体とを備えることを特徴とする、付記１〜１４のいずれか１項に記載の半導体装置。 (Appendix 14)
13. The semiconductor device according to any one of appendices 3 to 8, 10, and 12, wherein the interval is 1/4 or more of a signal wavelength.
(Appendix 15)
Other signal wiring provided in the space;
15. The semiconductor device according to any one of appendices 1 to 14, further comprising another insulator that supports the other signal wiring.

（付記１６）
前記信号配線と前記絶縁体との間に前記絶縁体と異なる絶縁材料からなる絶縁膜を備えることを特徴とする、付記１〜１５のいずれか１項に記載の半導体装置。
（付記１７）
前記信号配線の表面、前記上部金属層及び前記下部金属層の内側表面を覆う保護絶縁膜を備えることを特徴とする、付記１〜１６のいずれか１項に記載の半導体装置。 (Appendix 16)
16. The semiconductor device according to any one of appendices 1 to 15, further comprising an insulating film made of an insulating material different from that of the insulator between the signal wiring and the insulator.
(Appendix 17)
17. The semiconductor device according to any one of appendices 1 to 16, further comprising a protective insulating film that covers a surface of the signal wiring, and inner surfaces of the upper metal layer and the lower metal layer.

（付記１８）
付記１〜１７のいずれか１項に記載の半導体装置を備えることを特徴とする通信装置。
（付記１９）
半導体素子が設けられた半導体基板の上方に、下部金属層を形成する工程と、
前記下部金属層上に、絶縁体及び前記絶縁体の周囲の下部犠牲層を形成する工程と、
前記絶縁体上に、前記半導体素子に接続され、かつ、前記絶縁体に支持されるように、信号配線を形成する工程と、
前記信号配線を覆うように上部犠牲層を形成する工程と、
前記上部犠牲層上に、上部金属層を形成する工程と、
前記下部犠牲層及び前記上部犠牲層を除去して、前記信号配線と前記下部金属層との間及び前記信号配線と前記上部金属層との間に空間を形成する工程と、
前記半導体基板の上方の前記信号配線、前記上部金属層、前記下部金属層、前記絶縁体及び前記空間が設けられている領域の外側を埋め込む絶縁層を形成する工程とを含むことを特徴とする半導体装置の製造方法。 (Appendix 18)
A communication apparatus comprising the semiconductor device according to any one of appendices 1 to 17.
(Appendix 19)
Forming a lower metal layer above a semiconductor substrate provided with a semiconductor element;
Forming an insulator and a lower sacrificial layer around the insulator on the lower metal layer;
Forming a signal wiring on the insulator so as to be connected to the semiconductor element and supported by the insulator;
Forming an upper sacrificial layer to cover the signal wiring;
Forming an upper metal layer on the upper sacrificial layer;
Removing the lower sacrificial layer and the upper sacrificial layer to form spaces between the signal wiring and the lower metal layer and between the signal wiring and the upper metal layer;
Forming an insulating layer that fills the outside of the region where the signal wiring, the upper metal layer, the lower metal layer, the insulator, and the space are provided above the semiconductor substrate. A method for manufacturing a semiconductor device.

（付記２０）
前記上部金属層を支持する金属層支持用絶縁体を形成する工程を含むことを特徴とする、付記１９に記載の半導体装置の製造方法。 (Appendix 20)
20. The method of manufacturing a semiconductor device according to appendix 19, comprising a step of forming a metal layer supporting insulator that supports the upper metal layer.

１ 半導体素子（ＩｎＰ−ＨＥＭＴ）
２ 半導体装置（半導体チップ）
３ ＩｎＰ基板（半導体基板）
４ 信号配線
４Ｘ 入力配線
４Ｙ 出力配線
５ 端子
５Ｘ 入力端子
５Ｙ 出力端子
６ 空間
７Ａ 上部金属層
７Ｂ 下部金属層
７Ｃ 側部金属層
７Ｄ 端部金属層
８ 絶縁体（柱状の絶縁体）
８Ａ 絶縁体
８Ｂ 絶縁体
８ＢＸ 平面状部分
８ＢＹ 支持部分
８ＢＺ 板状支持部分
９ 絶縁層
１０ 下部犠牲層
１００ ＰＭＧＩ樹脂
１００Ｘ 開口部
１１ コンタクトホール
１２ 上部犠牲層
１３ 金属層支持用絶縁体
１４ 金属層支持用絶縁体
１４Ａ 金属層支持用絶縁体
１４Ｂ 金属層支持用絶縁体
１４ＢＸ 金属層支持用平面状部分
１４ＢＹ 金属層支持用支持部分
１４ＢＺ 金属層支持用板状支持部分
２０ 他の信号配線
２１ 他の絶縁体
２２ 金属層支持用絶縁体
２３ 絶縁膜
２４ 保護絶縁膜
２５ スリット 1 Semiconductor device (InP-HEMT)
2 Semiconductor devices (semiconductor chips)
3 InP substrate (semiconductor substrate)
4 signal wiring 4X input wiring 4Y output wiring 5 terminal 5X input terminal 5Y output terminal 6 space 7A upper metal layer 7B lower metal layer 7C side metal layer 7D end metal layer 8 insulator (columnar insulator)
8A Insulator 8B Insulator 8BX Planar part 8BY Support part 8BZ Plate-like support part 9 Insulating layer 10 Lower sacrificial layer 100 PMGI resin 100X Opening 11 Contact hole 12 Upper sacrificial layer 13 Metal layer supporting insulator 14 Metal layer supporting Insulator 14A Insulator for metal layer support 14B Insulator for metal layer support 14BX Planar part for metal layer support 14BY Support part for metal layer support 14BZ Plate-like support part for metal layer support 20 Other signal wiring 21 Other insulators 22 Insulator for supporting metal layer 23 Insulating film 24 Protective insulating film 25 Slit

Claims (16)

半導体基板上に設けられた半導体素子と、
前記半導体基板の上方に設けられ、前記半導体素子に接続された信号配線と、
前記信号配線の上方及び下方のそれぞれに空間を挟んで設けられた上部金属層及び下部金属層と、
前記信号配線と前記下部金属層との間に設けられ、前記信号配線を支持する絶縁体と、
前記半導体基板の上方の前記信号配線、前記上部金属層、前記下部金属層、前記絶縁体及び前記空間が設けられている領域の外側を埋め込む絶縁層とを備えることを特徴とする半導体装置。 A semiconductor element provided on a semiconductor substrate;
A signal wiring provided above the semiconductor substrate and connected to the semiconductor element;
An upper metal layer and a lower metal layer provided with a space above and below the signal wiring, respectively,
An insulator provided between the signal wiring and the lower metal layer and supporting the signal wiring;
A semiconductor device comprising: the signal wiring above the semiconductor substrate, the upper metal layer, the lower metal layer, the insulator, and an insulating layer that fills the outside of the region where the space is provided. 前記信号配線の側方に空間を挟んで設けられた側部金属層を備えることを特徴とする、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, further comprising a side metal layer provided on a side of the signal wiring with a space interposed therebetween. 前記絶縁体は、前記信号配線が延びる方向に沿って間隔をあけて複数設けられていることを特徴とする、請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein a plurality of the insulators are provided at intervals along a direction in which the signal wiring extends. 前記絶縁体は、柱状になっていることを特徴とする、請求項３に記載の半導体装置。   The semiconductor device according to claim 3, wherein the insulator has a columnar shape. 前記信号配線と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。   5. The semiconductor according to claim 1, further comprising a metal layer supporting insulator provided between the signal wiring and the upper metal layer and supporting the upper metal layer. apparatus. 前記下部金属層と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。   The metal layer support insulator provided between the lower metal layer and the upper metal layer and supporting the upper metal layer is provided, The metal layer support insulator according to any one of claims 1 to 5, Semiconductor device. 前記金属層支持用絶縁体は、柱状になっていることを特徴とする、請求項５又は６に記載の半導体装置。   7. The semiconductor device according to claim 5, wherein the metal layer supporting insulator has a columnar shape. 前記絶縁体は、板状になっており、前記信号配線が延びる方向に交差する方向に延びるように設けられ、
前記絶縁体及び前記信号配線と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、請求項３に記載の半導体装置。 The insulator has a plate shape and is provided so as to extend in a direction crossing a direction in which the signal wiring extends,
4. The semiconductor device according to claim 3, further comprising a metal layer supporting insulator provided between the insulator and the signal wiring and the upper metal layer and supporting the upper metal layer. 5. 前記絶縁体は、前記信号配線を支持する平面状部分と、前記平面状部分の両側部と前記下部金属層との間に設けられ、前記平面状部分を支持する支持部分とを備えることを特徴とする、請求項１又は２に記載の半導体装置。   The insulator includes a planar portion that supports the signal wiring, and a support portion that is provided between both side portions of the planar portion and the lower metal layer and supports the planar portion. The semiconductor device according to claim 1 or 2. 前記絶縁体は、さらに、板状になっており、前記平面状部分と前記下部金属層との間に前記信号配線が延びる方向に交差する方向に延びるように設けられ、前記平面状部分を支持しており、前記信号配線が延びる方向に沿って間隔をあけて複数設けられている板状支持部分を備えることを特徴とする、請求項９に記載の半導体装置。   The insulator further has a plate shape, and is provided between the planar portion and the lower metal layer so as to extend in a direction intersecting with the direction in which the signal wiring extends, and supports the planar portion. The semiconductor device according to claim 9, further comprising a plurality of plate-like support portions provided at intervals along a direction in which the signal wiring extends. 前記上部金属層を支持する金属層支持用平面状部分と、前記金属層支持用平面状部分の両側部と前記平面状部分の両側部との間に設けられ、前記金属層支持用平面状部分を支持する金属層支持用支持部分とを備える金属層支持用絶縁体を備えることを特徴とする、請求項９又は１０に記載の半導体装置。   The metal layer supporting planar portion for supporting the upper metal layer, the metal layer supporting planar portion provided between the both sides of the planar portion for supporting the metal layer and the both sides of the planar portion. The semiconductor device according to claim 9, further comprising a metal layer supporting insulator including a metal layer supporting supporting portion that supports the metal layer. 前記金属層支持用絶縁体は、さらに、板状になっており、前記平面状部分及び前記信号配線と前記金属層支持用平面状部分との間に前記信号配線が延びる方向に交差する方向に延びるように設けられ、前記金属層支持用平面状部分を支持しており、前記信号配線が延びる方向に沿って間隔をあけて複数設けられている金属層支持用板状支持部分を備えることを特徴とする、請求項１１に記載の半導体装置。   The metal layer supporting insulator further has a plate-like shape in a direction intersecting the direction in which the signal wiring extends between the planar portion and the signal wiring and the planar portion for supporting the metal layer. A plate-like support portion for supporting a metal layer, which is provided so as to extend, supports the planar portion for supporting the metal layer, and is provided in plural along the direction in which the signal wiring extends. The semiconductor device according to claim 11, wherein the semiconductor device is characterized. 前記信号配線の前記半導体素子に接続されている側の反対側の端部に接続された端子と、
前記端子及び前記信号配線の前記端子に接続されている部分を取り囲むように設けられた端部金属層とを備えることを特徴とする、請求項１〜１２のいずれか１項に記載の半導体装置。 A terminal connected to an end of the signal wiring opposite to the side connected to the semiconductor element;
The semiconductor device according to claim 1, further comprising an end metal layer provided so as to surround the terminal and a portion of the signal wiring connected to the terminal. . 前記間隔は、信号波長の１／４以上になっていることを特徴とする、請求項３〜８、１０、１２のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 3, wherein the interval is equal to or greater than ¼ of a signal wavelength. 請求項１〜１４のいずれか１項に記載の半導体装置を備えることを特徴とする通信装置。   A communication apparatus comprising the semiconductor device according to claim 1. 半導体素子が設けられた半導体基板の上方に、下部金属層を形成する工程と、
前記下部金属層上に、絶縁体及び前記絶縁体の周囲の下部犠牲層を形成する工程と、
前記絶縁体上に、前記半導体素子に接続され、かつ、前記絶縁体に支持されるように、信号配線を形成する工程と、
前記信号配線を覆うように上部犠牲層を形成する工程と、
前記上部犠牲層上に、上部金属層を形成する工程と、
前記下部犠牲層及び前記上部犠牲層を除去して、前記信号配線と前記下部金属層との間及び前記信号配線と前記上部金属層との間に空間を形成する工程と、
前記半導体基板の上方の前記信号配線、前記上部金属層、前記下部金属層、前記絶縁体及び前記空間が設けられている領域の外側を埋め込む絶縁層を形成する工程とを含むことを特徴とする半導体装置の製造方法。 Forming a lower metal layer above a semiconductor substrate provided with a semiconductor element;
Forming an insulator and a lower sacrificial layer around the insulator on the lower metal layer;
Forming a signal wiring on the insulator so as to be connected to the semiconductor element and supported by the insulator;
Forming an upper sacrificial layer to cover the signal wiring;
Forming an upper metal layer on the upper sacrificial layer;
Removing the lower sacrificial layer and the upper sacrificial layer to form spaces between the signal wiring and the lower metal layer and between the signal wiring and the upper metal layer;
Forming an insulating layer that fills the outside of the region where the signal wiring, the upper metal layer, the lower metal layer, the insulator, and the space are provided above the semiconductor substrate. A method for manufacturing a semiconductor device.
JP2016001934A 2016-01-07 2016-01-07 Semiconductor device, manufacturing method thereof, and communication device Active JP6657970B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016001934A JP6657970B2 (en) 2016-01-07 2016-01-07 Semiconductor device, manufacturing method thereof, and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016001934A JP6657970B2 (en) 2016-01-07 2016-01-07 Semiconductor device, manufacturing method thereof, and communication device

Publications (2)

Publication Number Publication Date
JP2017123404A true JP2017123404A (en) 2017-07-13
JP6657970B2 JP6657970B2 (en) 2020-03-04

Family

ID=59305964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016001934A Active JP6657970B2 (en) 2016-01-07 2016-01-07 Semiconductor device, manufacturing method thereof, and communication device

Country Status (1)

Country Link
JP (1) JP6657970B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088468A (en) * 2018-11-19 2020-06-04 富士通株式会社 Amplifier and amplification device
WO2021215216A1 (en) * 2020-04-24 2021-10-28 株式会社村田製作所 Signal transmission line

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62268202A (en) * 1986-05-15 1987-11-20 Mitsubishi Electric Corp Triplate line
JPH0419003U (en) * 1990-06-01 1992-02-18
JPH1092932A (en) * 1996-06-04 1998-04-10 Harris Corp Integrated circuit air bridge structure and manufacture thereof
JP2004282124A (en) * 2003-03-12 2004-10-07 Fujitsu Ltd Board with incorporated coaxial transmission line, and manufacturing method thereof
US20040263290A1 (en) * 2003-03-04 2004-12-30 Rohm And Haas Electronic Materials, L.L.C. Coaxial waveguide microstructures and methods of formation thereof
JP2008306701A (en) * 2007-03-20 2008-12-18 Rohm & Haas Electronic Materials Llc Integrated electronic components, and method of formation thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62268202A (en) * 1986-05-15 1987-11-20 Mitsubishi Electric Corp Triplate line
JPH0419003U (en) * 1990-06-01 1992-02-18
JPH1092932A (en) * 1996-06-04 1998-04-10 Harris Corp Integrated circuit air bridge structure and manufacture thereof
US20040263290A1 (en) * 2003-03-04 2004-12-30 Rohm And Haas Electronic Materials, L.L.C. Coaxial waveguide microstructures and methods of formation thereof
JP2004282124A (en) * 2003-03-12 2004-10-07 Fujitsu Ltd Board with incorporated coaxial transmission line, and manufacturing method thereof
JP2008306701A (en) * 2007-03-20 2008-12-18 Rohm & Haas Electronic Materials Llc Integrated electronic components, and method of formation thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088468A (en) * 2018-11-19 2020-06-04 富士通株式会社 Amplifier and amplification device
WO2021215216A1 (en) * 2020-04-24 2021-10-28 株式会社村田製作所 Signal transmission line
JP7468634B2 (en) 2020-04-24 2024-04-16 株式会社村田製作所 Signal Transmission Line

Also Published As

Publication number Publication date
JP6657970B2 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
KR101893236B1 (en) Semiconductor device, method for manufacturing same, and portable telephone
US9209380B2 (en) Acoustic wave device
JP2006173595A (en) Semiconductor integrated circuit device and on-board radar system using the same
JP2790033B2 (en) Semiconductor device
JP6810350B2 (en) Semiconductor devices, semiconductor device manufacturing methods and electronic devices
TW201205656A (en) Semiconductor device and method for manufacturing the same
US9947628B2 (en) High frequency semiconductor amplifier
US20080203478A1 (en) High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance
JP2010205837A (en) Field effect transistor and method of manufacturing thereof
WO2018185839A1 (en) Semiconductor device and method for manufacturing same
US9953938B2 (en) Tunable active silicon for coupler linearity improvement and reconfiguration
JP6657970B2 (en) Semiconductor device, manufacturing method thereof, and communication device
JP2009176930A (en) Semiconductor device and manufacturing method thereof
US10790332B2 (en) Techniques for integrating three-dimensional islands for radio frequency (RF) circuits
JP5162826B2 (en) Semiconductor device and manufacturing method thereof
US9472497B2 (en) Semiconductor device
US8427248B2 (en) Stabilization network and a semiconductor device having the stabilization network
JP4872409B2 (en) Manufacturing method of semiconductor device
US11069634B2 (en) Amplifier and amplification apparatus
US11515406B2 (en) Heterojunction bipolar transistor with field plates
US8350271B2 (en) Transistor including shallow trench and electrically conductive substrate for improved RF grounding
JP2015136099A (en) High-frequency amplifier
JP6252015B2 (en) Semiconductor device
US20230317635A1 (en) Rf chip, structure and method for rf chip guard-ring arrangement
JPWO2007083354A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190520

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6657970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150