JP2017120915A - Method of manufacturing uniform tunnel dielectric of embedded flash memory cell - Google Patents
Method of manufacturing uniform tunnel dielectric of embedded flash memory cell Download PDFInfo
- Publication number
- JP2017120915A JP2017120915A JP2017000227A JP2017000227A JP2017120915A JP 2017120915 A JP2017120915 A JP 2017120915A JP 2017000227 A JP2017000227 A JP 2017000227A JP 2017000227 A JP2017000227 A JP 2017000227A JP 2017120915 A JP2017120915 A JP 2017120915A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- gate
- charge trapping
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Abstract
Description
本発明は、埋め込みフラッシュメモリセルの均一なトンネル誘電体の製造方法に関するものである。 The present invention relates to a method of manufacturing a uniform tunnel dielectric for embedded flash memory cells.
埋め込みメモリは、通常の集積回路(IC)ダイまたはチップ上のロジックデバイスと整合される電子メモリである。埋め込みメモリは、ロジックデバイスの走査をサポートすることができ、且つ、通常、超大規模集積(VLSI)ICダイ、または、チップとして用いられる。集積化は、チップ間の相互接続構造を無くすことにより、パフォーマンスを有利に改善するとともに、埋め込みメモリとロジックデバイスとの間のプロセスステップを共有することにより、製造コストを有利に減少させることができる。 An embedded memory is an electronic memory that is aligned with a logic device on a conventional integrated circuit (IC) die or chip. Embedded memory can support scanning of logic devices and is typically used as a very large scale integration (VLSI) IC die or chip. Integration can advantageously improve performance by eliminating chip-to-chip interconnect structures, and can advantageously reduce manufacturing costs by sharing process steps between embedded memory and logic devices. .
均一な厚さのトンネル誘電体層を有する、埋め込みフラッシュメモリセルが要求されている。 There is a need for a buried flash memory cell having a uniform thickness tunnel dielectric layer.
本発明は、埋め込みフラッシュメモリセルの均一なトンネル誘電体の製造方法を提供することを目的とする。 It is an object of the present invention to provide a method for manufacturing a uniform tunnel dielectric for embedded flash memory cells.
本方法は、基板中のロジック領域、制御ゲート領域および選択ゲート領域の上に、電荷捕捉型誘電体構造を形成し、第一電荷捕捉型誘電体エッチングプロセスを実行して、ロジック領域上の電荷捕捉型誘電体構造中に開口を形成するとともに、サーマルゲート誘電層を開口中に形成する。第二電荷捕捉型誘電体エッチングプロセスを実行して、選択ゲート領域上から、電荷捕捉型誘電体構造を除去する。ゲート電極を、第二電荷捕捉型誘電体エッチングプロセスを実行した後に残ったサーマルゲート誘電層と電荷捕捉型誘電体構造との上に形成する。 The method includes forming a charge trapping dielectric structure on a logic region, a control gate region, and a select gate region in a substrate and performing a first charge trapping dielectric etch process to charge on the logic region. An opening is formed in the trapping dielectric structure and a thermal gate dielectric layer is formed in the opening. A second charge trapping dielectric etch process is performed to remove the charge trapping dielectric structure from over the select gate region. A gate electrode is formed on the thermal gate dielectric layer and the charge trapping dielectric structure remaining after performing the second charge trapping dielectric etch process.
本発明によれば、マルチステップエッチングプロセスを用いて、選択ゲート領域における熱酸化成長を阻止することで、酸化誘発トンネリング酸化物浸食とOED効果とを抑制して、選択的に電荷捕捉型誘電体構造をエッチする。これにより、相対的に均一な厚さのトンネル誘電体層を生成することができる。 According to the present invention, by using a multi-step etching process, thermal oxidation growth in a selective gate region is inhibited, thereby suppressing oxidation-induced tunneling oxide erosion and the OED effect, and selectively performing a charge trapping dielectric. Etch the structure. Thereby, a tunnel dielectric layer having a relatively uniform thickness can be generated.
本発明の態様は、後述する詳細な説明を、添付した図面を参照しながら読むことにより最も理解される。注意すべきことは、産業の標準的習慣に従い、各種特徴は、尺寸通りに描かれないことである。実際、各種特徴の尺寸は、任意に拡大縮小される。
以下の説明は、提供された主題の特徴を実現するための、多くの異なる実施態様または例を提供する。構成要素と配置の特定の例が、本発明を簡潔にするために、以下に記述されている。もちろん、これらは、単なる例であり、これに限定されない。例えば、記述中の第一特徴を第二特徴上に形成するというのは、第一特徴と第二特徴とが直接接触して形成される実施態様、および、第一特徴と第二特徴との間に追加特徴が形成され、第一特徴と第二特徴とが直接接触しない実施態様も含む。このほか、本発明は、各種例において、参照符号、および/または、文字を繰り返し使用している。この繰り返しは、説明を簡潔にかつ明確にするためであり、各種実施態様および/または構成との間の関係を決定するものではない。
Aspects of the invention are best understood from the following detailed description when read with reference to the accompanying drawings. It should be noted that according to industry standard practice, various features are not drawn to scale. In fact, the scales of various features are arbitrarily scaled.
The following description provides a number of different implementations or examples for implementing the features of the provided subject matter. Specific examples of components and arrangements are described below to simplify the invention. Of course, these are merely examples and the present invention is not limited thereto. For example, forming the first feature in the description on the second feature means an embodiment in which the first feature and the second feature are formed in direct contact, and the first feature and the second feature. Also included are embodiments in which additional features are formed therebetween and the first and second features are not in direct contact. In addition, the present invention repeatedly uses reference characters and / or characters in various examples. This repetition is for the sake of brevity and clarity of description and does not determine the relationship between the various embodiments and / or configurations.
さらに、空間的相関用語、例えば、“下方”、“下”、“底”、“上部”、“上方”等は、図中の一素子ともう一つの素子との関係を簡潔に説明するために用いられる。空間的相関用語は、図で示された方向に加えて、使用中または操作中のデバイスの異なる方向も表現している。装置は反対に配向することができ(90度回転または別の配向で)、ここで用いられる空間的相対記述は、同様に、適切に解釈される。 In addition, spatial correlation terms, such as “lower”, “lower”, “bottom”, “upper”, “upper”, etc. are used to briefly describe the relationship between one element and the other in the figure. Used for. Spatial correlation terms express different directions of the device in use or in operation in addition to the directions shown in the figure. The device can be oriented in the opposite direction (with a 90 degree rotation or another orientation), and the spatial relative description used here is similarly interpreted appropriately.
埋め込みフラッシュメモリセルは、通常、制御ゲートと基板との間に配置された電荷捕捉型誘電体構造を有する。電荷捕捉型誘電体構造には、トンネル誘電体層、電荷捕捉層、およびブロック誘電層を有する三層構造が含まれる。埋め込みフラッシュメモリセルの製造において、電荷捕捉型誘電体構造は基板上に蒸着される。その後に、制御ゲートが形成され、電荷捕捉型誘電体構造を制御ゲートの下方に制限するために電荷捕捉型誘電体構造がエッチングされる。電荷捕捉追加構造のエッチング中、トンネル誘電体層側面が露出する。それ故に、後続の熱酸化ステップ中に、酸素は、トンネル誘電体層の末端領域で拡散するとともに、側方酸化物浸食によりトンネル誘電体層の末端領域が成長して厚くなる。このような末端領域の肥厚は、不均一な厚さのトンネル誘電体層を形成し、埋め込みフラッシュメモリセルのパフォーマンスに悪影響を与える(例えば、電圧スレショルドウィンドウのサイズを減少させる)。 Embedded flash memory cells typically have a charge trapping dielectric structure disposed between the control gate and the substrate. The charge trapping dielectric structure includes a three-layer structure having a tunnel dielectric layer, a charge trapping layer, and a block dielectric layer. In the manufacture of embedded flash memory cells, a charge trapping dielectric structure is deposited on a substrate. Thereafter, the control gate is formed and the charge trapping dielectric structure is etched to limit the charge trapping dielectric structure below the control gate. During etching of the charge trapping additional structure, the tunnel dielectric layer sides are exposed. Therefore, during the subsequent thermal oxidation step, oxygen diffuses in the end region of the tunnel dielectric layer and lateral oxide erosion grows and thickens the end region of the tunnel dielectric layer. Such thickening of the end regions forms a tunnel dielectric layer with a non-uniform thickness and adversely affects the performance of the embedded flash memory cell (eg, reduces the size of the voltage threshold window).
本発明は、相対的に均一な厚さを有するトンネル誘電体層によって改善されたパフォーマンスを提供する埋め込みフラッシュメモリセルの形成方法およびこれに関連する装置に関する。本方法は、電荷捕捉型誘電体構造を、基板中のロジック領域、制御ゲート領域および選択ゲート領域上に形成することにより実行される。第一電荷捕捉型誘電体エッチングプロセスは、ロジック領域上の電荷捕捉型誘電体構造中に開口を形成するために実行され、上記開口中にサーマルゲート誘電層が形成される。第二電荷捕捉型誘電体エッチングプロセスは、選択ゲート領域から、電荷捕捉型誘電体構造を除去するために実行される。ゲート電極は、サーマルゲート誘電層上と、第二電荷捕捉型誘電体エッチングプロセス後に残った電荷捕捉型誘電体構造上と、に形成される。サーマルゲート誘電層の形成中に、選択ゲート領域上の位置に電荷捕捉型誘電体構造を保つことは、制御ゲート領域における側方酸化物浸食を防止し、埋め込みフラッシュメモリセルのパフォーマンスを改善する。 The present invention relates to a method of forming a buried flash memory cell and related apparatus that provides improved performance with a tunnel dielectric layer having a relatively uniform thickness. The method is performed by forming a charge trapping dielectric structure on a logic region, a control gate region, and a select gate region in the substrate. A first charge trapping dielectric etch process is performed to form an opening in the charge trapping dielectric structure on the logic region, and a thermal gate dielectric layer is formed in the opening. A second charge trapping dielectric etch process is performed to remove the charge trapping dielectric structure from the select gate region. A gate electrode is formed on the thermal gate dielectric layer and on the charge trapping dielectric structure remaining after the second charge trapping dielectric etch process. Keeping the charge trapping dielectric structure in position on the select gate region during the formation of the thermal gate dielectric layer prevents side oxide erosion in the control gate region and improves the performance of the embedded flash memory cell.
図1A〜図1Cは、いくつかの実施態様による埋め込みフラッシュメモリセルを有する集積チップを示す図である。 1A-1C are diagrams illustrating an integrated chip having embedded flash memory cells according to some embodiments.
図1Aの断面図100に示されるように、集積チップは、基板102上に設けられた埋め込みフラッシュメモリセルを含む。埋め込みフラッシュメモリセルは、制御ゲート104と選択ゲート106を有する。制御ゲート104は、ソース/ドレイン領域108間に横方向に設けられた制御ゲート電極110aを有し、第一ゲート誘電層112aと電荷捕捉型誘電体構造114とを介して基板102から垂直に分離される。選択ゲート106は、ソース/ドレイン領域108間に横方向に設けられた選択ゲート電極110bを有し、第二ゲート誘電層112bによって基板102から垂直に分離される。
いくつかの実施態様において、誘電側壁スペーサ構造116は、制御ゲート104と選択ゲート106とにおける対向する側に設けられる。層間誘電(ILD)層118は、基板102上に設けられる。
As shown in
In some implementations, dielectric
電荷捕捉型誘電体構造114は、それぞれのデータ状態(例えば、論理“0”または論理“1”を表す)に対応する、異なる量の電荷を保存(すなわち、トラップ)するマルチレイヤー誘電構造を有する。電荷捕捉型誘電体構造114は、基板102上に設けられたトンネル誘電体層114a、トンネル誘電体層114a上に設けられた電荷捕捉型誘電体層114b、および電荷捕捉型誘電体層114b上に設けられたブロック誘電層114cを有する。電荷捕捉型誘電体構造114に保存された前記電荷を読み取るため、バイアス電圧が、制御ゲート電極110aに加えられる。保存された前記電荷が、制御ゲート電極110aによって生成される電界を覆い、制御ゲート104のスレショルド電圧を変化させる。これにより、電荷捕捉型誘電体構造114に保存される電荷量に基づいて、バイアス電圧は、制御ゲート電極110a下方のチャネル領域を導通させ、論理“0”あるいは論理“1”を示す。電荷捕捉型誘電体構造114に電荷を加えるために、制御ゲート電極110aと選択ゲート電極110bがバイアスされ、ホットキャリア注入が促進される。電荷捕捉型誘電体構造114中の電荷を除去するため、制御ゲート電極110aを高電圧でバイアスして、電荷捕捉型誘電体構造114から電荷のファウラー−ノルトハイムトンネリング(FNT)を促進させる。
The charge trapping
図1Bは、いくつかの実施態様による図1A(図1Aは、図1Bの線A−A’に沿った断面を示している)の集積チップの上面図120である。上面図120に示すように、制御ゲート電極110aと選択ゲート電極110bは、ソース/ドレイン領域108間で第一方向124に沿って設けられる。ソース/ドレイン領域108は、隔離領域122(例えば、シャロートレンチアイソレーション(STI)領域)により、第二方向126に沿って互いに分離される。
FIG. 1B is a
図1Cは、いくつかの実施態様による第二方向126に沿った(図1Bの線B−B’に沿った)集積チップの断面図128である。断面図128に示すように、隔離領域122は、ソース/ドレイン領域108の対向する側の基板102中に設けられる。
いくつかの実施態様において、基板102は、隔離領域122間で曲がる上表面102uを有し、上表面102uの中央は、上表面102uの端部よりも高い。
いくつかの実施態様において、隔離領域122は、上表面102uが下に凹む窪み領域130と、上表面102uが上に隆起して、窪み領域130によって基板102から横方向に分離された隆起領域132とを有する。
FIG. 1C is a
In some embodiments, the
In some embodiments, the
トンネル誘電体層114aは、隔離領域122からの距離が減少するにつれて少し増加する相対的に均一な厚さを有する。
例えば、トンネル誘電体層114aは、第一厚さt1、第一厚さt1よりも薄い第二厚さt2および第二厚さt2よりも薄い第三厚さt3を有する。トンネル誘電体層114aの厚さは、第一厚さt1〜第三厚さt3間で約25%未満減少する。
例えば、いくつかの実施態様において、トンネル誘電体層114aの厚さは、約5%と約25%との間の範囲で減少する。
The
For example, the
For example, in some embodiments, the thickness of the
例えば、いくつかの実施態様において、トンネル誘電体層114aの厚さは、第一厚さt1と第三厚さt3との間で約5nm未満で変化する(例えば、トンネル誘電体層114aの厚さは、約15nmの第一厚さt1から約20nmの第三厚さt3に増加する)。
別の実施態様において、トンネル誘電体層114aの厚さは、第一厚さt1と第三厚さt3との間で3nm未満で変化する。
For example, in some embodiments, the thickness of the
In another embodiment, the thickness of the
トンネル誘電体層114aの厚さの相対的に小さな増加は、埋め込みフラッシュメモリセルに、スレショルド電圧の相対的に小さな変化をもたらし、これにより、埋め込みフラッシュメモリセルのパフォーマンス、および/または、信頼性が改善する。
A relatively small increase in the thickness of the
図2は、埋め込みフラッシュメモリセルを有する集積チップ200の追加実施態様の断面図である。
FIG. 2 is a cross-sectional view of an additional embodiment of an
集積チップ200は、メモリ領域232とロジック領域234を有する。
メモリ領域232は、ソース/ドレイン領域206間の位置で基板102上に設けられた制御ゲート202と選択ゲート204とを有する埋め込みフラッシュメモリセル(例えば、埋め込みSONOSフラッシュメモリセル)を含んでいる。ソース/ドレイン領域206は、基板102上表面中に設けられた、第一ドープタイプ(例えば、n型)を有する高ドープ領域を含んでいる。
いくつかの実施態様において、制御ゲート202は、第二ドープタイプ(例えば、p型)を有する制御ウェル208上に設けられ、選択ゲート204は、第二ドープタイプ(例えば、p型)を有する選択ウェル210上に設けられる。
いくつかの追加実施態様において、制御ウェル208および選択ウェル210は、第一ドープタイプ(例えば、n型)を有するディープウェル212中に設けられる。
いくつかの実施態様において、制御ゲート202および選択ゲート204は、制御ゲート202と選択ゲート204との間で横方向に設けられたソース/ドレイン領域206を共有する。
The
The
In some embodiments, the
In some additional embodiments, the control well 208 and the selection well 210 are provided in a
In some embodiments,
制御ゲート202は、電荷捕捉型誘電体構造114と、一つ以上の追加ゲート誘電層216aおよび/または218aとによって基板102から分離された制御ゲート電極220aを含む。選択ゲート204は、一つ以上の追加ゲート誘電層216bおよび/または218bによって基板102から分離された選択ゲート電極220bを含む。
いくつかの実施態様において、制御ゲート電極220aの上表面は、選択ゲート電極220bの上表面より高い。例えば、制御ゲート電極220aの上表面は、距離221で、選択ゲート電極220bの上表面から垂直にオフセットされる。
The
In some embodiments, the upper surface of the
いくつかの実施態様において、電荷捕捉型誘電体構造114は、ONO構造を有する。このような実施態様において、トンネル誘電体層114aは酸化物を有し、電荷捕捉型誘電体層114bは窒化物を有し、ブロック誘電層114cは酸化物を有する。
別の実施態様において、電荷捕捉型誘電体構造114は、酸化物−ナノ−結晶−酸化物(ONCO)構造を有する。このような実施態様において、トンネル誘電体層114aは酸化物を有し、電荷捕捉型誘電体層114bは結晶ナノ−ドット(例えば、シリコンドット)の層を有し、ブロック誘電層114cは酸化物を有する。
In some embodiments, the charge trapping
In another embodiment, the charge trapping
ロジック領域234は、サーマルゲート誘電層240(すなわち、熱成長プロセスにより形成されるゲート誘電層)および一つ以上の追加ゲート誘電層216xおよび/または218xを介して、基板102中のロジックウェル領域238から垂直に分離されたロジックゲート電極220xを有するトランジスタデバイス236を含む。ロジックゲート電極220xは、ロジックウェル領域238中のソース/ドレイン領域244間に横方向に設けられる。
いくつかの実施態様において、ロジック領域234中の基板102の上表面は、メモリ領域232中の基板102の実質的に平坦な上表面に対して距離242だけ垂直に押し下げられる。
The
In some implementations, the upper surface of the
隔離領域214は、埋め込みフラッシュメモリセルの対向する側で基板102中に設けられる。各種実施態様において、隔離領域214は、シャロートレンチアイソレーション(STI)領域、ディープトレンチアイソレーション(DTI)領域、注入隔離領域、フィールド酸化物領域などを含む。いくつかの実施態様において、シリサイド層222を、ソース/ドレイン領域206および/または244上に設けてもよい。シリサイド層222は、例えば、ニッケルシリサイドを含む。
An
いくつかの実施態様において、誘電側壁スペーサは、制御ゲート202、選択ゲート204、およびトランジスタデバイス236の側壁に沿って設けられている。
いくつかの実施態様において、誘電側壁スペーサは、第一側壁スペーサ224と、第一側壁スペーサ224の最も外側に沿って設置される第二側壁スペーサ226とを含む。
いくつかの実施態様において、第一側壁スペーサ224および/または第二側壁スペーサ226は、窒化物を含んでもよい。
別の実施態様において、第一側壁スペーサ224および/または第二側壁スペーサ226は、例えば、ハフニウム酸化物、ハフニウムシリコン酸化物、ハフニウムアルミニウム酸化物、ハフニウムタンタル酸化物、ケイ酸ジルコニウム、あるいは、酸化ジルコニウムのような高−κ誘電材を含んでもよい。
In some implementations, dielectric sidewall spacers are provided along the sidewalls of
In some implementations, the dielectric sidewall spacer includes a
In some embodiments, the
In another embodiment, the
層間誘電(ILD)層228は、基板102上に設けられる。
いくつかの実施態様において、ILD層228は、例えば、リンケイ酸ガラス(PSG)を含んでもよい。
導電コンタクト230は、ILD層228から、一つ以上のソース/ドレイン領域206と244、および/または、一つ以上のゲート電極220a,220b、および/または220xに向けて、垂直に延伸している。
導電コンタクト230は、タングステン、銅、アルミニウム銅、あるいは、別の導電材から構成されてもよい。
An interlayer dielectric (ILD)
In some implementations, the
The
図3は、いくつかの追加実施態様による埋め込みフラッシュメモリセルを有する集積チップ300の断面図である。
FIG. 3 is a cross-sectional view of an
集積チップ300は、埋め込みメモリ領域302および一つ以上のロジック領域304a〜304cを含んでいる。
埋め込みメモリ領域302は、制御ゲート領域302aと選択ゲート領域302bとを有する埋め込みメモリデバイスを含んでいる。
制御ゲート領域302aは、電荷捕捉型誘電体構造114、デュアルゲート誘電層216a、およびシングルゲート誘電層218aによって基板102から分離された制御ゲート電極220aを有する制御ゲート202を含んでいる。
選択ゲート領域302bは、デュアルゲート誘電層216bとシングルゲート誘電層218bとによって基板102から分離された選択ゲート電極220bを有する選択ゲート204を含んでいる。
ソース/ドレイン領域206は、制御ゲート202と選択ゲート204とにおける対向する側の基板102の上表面中に設けられる。
The
Embedded
Select gate region 302b includes
The source /
いくつかの実施態様において、一つ以上のロジック領域304a〜304cには、一つ以上のシングルゲート誘電トランジスタ306を有するシングルゲート誘電領域304a、一つ以上のデュアルゲート誘電トランジスタ312を有するデュアルゲート誘電領域304b、および/または、一つ以上の高圧トランジスタ316を有する高圧領域304cが含まれる。
いくつかの実施態様において、一つ以上のロジック領域304a〜304cは、隔離領域214によって互いに横方向に分離されている。
埋め込みメモリ領域302および一つ以上のロジック領域304a〜304cは、横方向に互いに隣接するように説明されているが、いくつかの実施態様において、埋め込みメモリ領域302および一つ以上のロジック領域304a〜304cは、集積チップの異なる部分に配置することができる。
In some embodiments, the one or more logic regions 304 a-304 c include a single
In some implementations, one or more of the
Although embedded
シングルゲート誘電トランジスタ306は、第一厚さを有するシングルゲート誘電層218cを介して基板102から垂直に分離されるシングルゲート誘電電極220cを含んでいる。いくつかの実施態様において、シングルゲート誘電電極220cは、基板102中に設けられて第二ドープタイプを有するシングルゲートウェル308から、垂直に分離される。
Single
デュアルゲート誘電トランジスタ312は、シングルゲート誘電層218dとデュアルゲート誘電層216dとを介して基板102から垂直に分離されたデュアルゲート誘電電極220dを含んでいる。
いくつかの実施態様において、デュアルゲート誘電電極220dは、基板102中にドープされて第二ドープタイプを有するデュアルゲートウェル314から垂直に分離されている。シングルゲート誘電層218dとデュアルゲート誘電層216dは、これらを合わせて第二厚さを有し、デュアルゲート誘電トランジスタ312にシングルゲート誘電トランジスタ306よりも高い降伏電圧を提供する。
The dual
In some embodiments, the dual
高圧トランジスタ316は、シングルゲート誘電層218e、デュアルゲート誘電層216e、および高圧ゲート誘電層318を介して、基板102から垂直に分離される高圧ゲート電極220eを含んでいる。
いくつかの実施態様において、高圧ゲート電極220eは、基板102中にドープされて第二ドープタイプを有する高圧ウェル320から垂直に分離される。
シングルゲート誘電層218e、デュアルゲート誘電層216e、および高圧ゲート誘電層318は、これらを合わせて第三厚さを有し、高圧トランジスタ316に、デュアルゲート誘電トランジスタ312よりも高い降伏電圧を提供する。
In some embodiments, the high
The single
いくつかの実施態様において、高圧領域304c中の基板102の上表面は、埋め込みメモリ領域302中の、基板102の実質的に平坦な上表面に対する距離322だけ垂直に押し下げられている。
いくつかの実施態様において、高圧領域304c中の基板102の上表面は、また、シングルゲート誘電領域304aとデュアルゲート誘電領域304bとにおける基板102の上表面に対して垂直に押し下げられている。
いくつかの実施態様において、シングルゲート誘電領域304aとデュアルゲート誘電領域304bとにおける基板102の上表面は、埋め込みメモリ領域302中の基板102の上表面に対して実質的に平坦な上表面である。
In some embodiments, the upper surface of the
In some embodiments, the upper surface of the
In some embodiments, the upper surface of the
ソース/ドレイン領域310は、シングルゲートウェル308、デュアルゲートウェル314、および高圧ウェル320中に設けられる。
いくつかの実施態様において、ソース/ドレイン領域310は、埋め込みメモリ領域302中のソース/ドレイン領域206の第一深さd1よりも深い第二深さd2を有する。
いくつかの実施態様において、制御ゲート電極220aおよび選択ゲート電極220bは、第一材料を含んでおり、シングルゲート誘電電極220c、デュアルゲート誘電電極220dおよび高圧ゲート電極220eは、異なる第二材料を含んでいる。
いくつかの実施態様において、第一材料は、ポリシリコンであり、第二材料は、金属(例えば、チタン、タンタル、タングステン、銅、アルミニウム銅、または、アルミニウム等)である。
Source /
In some implementations, the source /
In some embodiments, the
In some embodiments, the first material is polysilicon and the second material is a metal (eg, titanium, tantalum, tungsten, copper, aluminum copper, or aluminum).
図4Aと図4Bは、いくつかの実施態様による埋め込みフラッシュメモリセルのアレイを有する集積チップを示す図である。 4A and 4B are diagrams illustrating an integrated chip having an array of embedded flash memory cells according to some embodiments.
図4Aは、埋め込みフラッシュメモリセルのアレイを有する集積チップの断面図400である。図4Bは、図4Aの集積チップの上面図410である。断面図400に示されるように、集積チップは、基板102中のロジック領域408から横方向に離れた位置に設けられたメモリ領域402を含んでいる。
メモリ領域402は、アレイで設置された複数のメモリセル404a,404bを含んでおり、それぞれ、制御ゲート202と選択ゲート204とを有する。
いくつかの実施態様において、制御ゲート202は、互い隣接している。
このような実施態様において、制御ゲート202と選択ゲート204とは、介在ソース/ドレイン領域206を共有している。
FIG. 4A is a cross-sectional view 400 of an integrated chip having an array of embedded flash memory cells. 4B is a
The
In some embodiments, the
In such an embodiment, the
ロジック領域408は、一つ以上のトランジスタデバイス236(例えば、シングルゲート誘電トランジスタ、デュアルゲート誘電トランジスタ、高圧トランジスタ等)を含んでいる。
いくつかの実施態様において、ロジック領域408は、メモリセルとして操作されない一つ以上の選択ゲート204を有するダミー領域406を介して、メモリセル404a,404bから分離されている。
いくつかの実施態様において、ダミー領域406は、メモリ領域402のアレイ構造中に設置される。
The
In some implementations, the
In some implementations, the
図5〜図22は、いくつかの実施態様による埋め込みフラッシュメモリセルを含む集積チップの製造方法の一連の断面図500,600,700,800,900,1000,1100,1200,1300,1400,1500,1600,1700,1800,1900,2000,2100,2200である。図5〜図22の断面図は、埋め込みフラッシュメモリセルの形成方法に関連して記述されているが、図に示される構造は、この形成方法に限定されず、本方法を独立、分離させてもよい。
5-22 illustrate a series of
図5の断面図500に示すように、ディープウェル212が基板102中に形成される。基板102は、半導体ウェハおよび/または一つ以上のダイオンウェハ、任意の別のタイプの半導体および/またはエピタキシャル層、それらの関連物のような、任意のタイプの半導体本体(例えば、シリコン、SiGe、SOI等)である。
いくつかの実施態様において、ディープウェル212は、選択的に、第二ドープタイプのドーパント種502を、第一ドープタイプを有する基板102中に注入することにより形成される(例えば、PMOSアクティブ領域を形成するために、n型ドーパントを基板に注入することによってn型ディープウェルがp型基板中に形成される)。
いくつかの実施態様において、ドーパント種502は、第一マスキング層504によって選択的に基板102に注入される。
いくつかの実施態様において、第一マスキング層504はパターン化フォトレジスト層を含む。
A
In some embodiments, the
In some embodiments, the
In some embodiments, the
図6の断面図600に示すように、複数の隔離領域214が基板102の上側中に形成される。
いくつかの実施態様において、複数の隔離領域214は、選択的に基板102をエッチングしてトレンチを形成し、続いてトレンチに誘電材(例えば、酸化物)を充填することによって形成される。
A plurality of
In some embodiments, the plurality of
図7の断面図700に示すように、一つ以上のウェル308,210,314、および/または320が基板102中に形成される。
一つ以上のウェルには、選択ウェル210、シングルゲートウェル308、デュアルゲートウェル314、および高圧ウェル320が含まれる。
一つ以上のウェル308,210,314,および/または320は、選択的に、第一ドープタイプを有する一つ以上のドーパント種702を基板102に注入することにより形成される(一つ以上の分離注入プロセスを用いる)。
いくつかの実施態様において、一つ以上のドーパント種702を、第二マスキング層704(例えば、フォトレジスト層)に従って、選択的に、基板102に注入する。
いくつかの実施態様において、注入の深さを調整するために注入の前に、犠牲誘電層706が基板102上に形成される。
One or
The one or more wells include a selection well 210, a single gate well 308, a dual gate well 314, and a high pressure well 320.
One or
In some embodiments, one or
In some embodiments, a
図8の断面図800に示すように、制御ウェル208が基板102中に形成される。
制御ウェル208は、第三マスキング層804(例えば、フォトレジスト層)に従って選択的に一つ以上のドーパント種802を基板102に注入することにより形成される。
いくつかの実施態様において、制御ウェル208と選択ウェル210とは、同じドーピングタイプと異なるドーピング濃度を含んでいる。
A control well 208 is formed in the
The control well 208 is formed by implanting one or
In some embodiments, the control well 208 and the selection well 210 include the same doping type and different doping concentrations.
図9の断面図900に示すように、電荷捕捉型誘電体構造902が基板102上に形成される。
いくつかの実施態様において、電荷捕捉型誘電体構造902は、トンネル誘電体層902a、トンネル誘電体層902a上に形成された電荷捕捉層902b、および電荷捕捉層902b上に形成されたブロック誘電層902cを含んでいる。
トンネル誘電体層902aとブロック誘電層902cは、酸化物(例えば、二酸化ケイ素)を含み、電荷捕捉層902bは、窒化物、あるいは、ナノ−結晶(例えば、量子ドット)を含む。トンネル誘電体層902aは、熱成長プロセス、あるいは、蒸着プロセス(例えば、化学気相蒸着(CVD)、物理気相蒸着(PVD)、および/または原子層堆積(ALD))により形成され、電荷捕捉層902bとブロック誘電層902cとは、蒸着プロセス(例えば、CVD、PVD、および/またはALD)により形成される。
A charge trapping dielectric structure 902 is formed on the
In some embodiments, the charge trapping dielectric structure 902 includes a
The
いくつかの実施態様において、犠牲誘電層706(図8に示される)は、電荷捕捉型誘電体構造902の形成前に制御ウェル208上から除去されるが、制御ウェル208の外側領域は保たれる(例えば、電荷捕捉型誘電体構造902が、制御ウェル208上であり且つ制御ウェル208の外側領域中の犠牲誘電層706上に形成される)。
In some embodiments, the sacrificial dielectric layer 706 (shown in FIG. 8) is removed from over the control well 208 prior to the formation of the charge trapping dielectric structure 902, but the outer region of the control well 208 is retained. (Eg, a charge trapping dielectric structure 902 is formed on the control well 208 and on the
図10の断面図1000に示すように、第一電荷捕捉型誘電体エッチングプロセスが実行されて、電荷捕捉型誘電体構造1002中に開口1004が形成される。
開口1004は、高圧ウェル320と重なった位置にある。
いくつかの実施態様において、第一電荷捕捉型誘電体エッチングプロセスは、第四マスキング層1008に従って、電荷捕捉型誘電体構造1002を、一つ以上のエッチャント1006に選択的に露出することにより実行される。
A first charge trapping dielectric etch process is performed to form an
The
In some embodiments, the first charge trapping dielectric etch process is performed by selectively exposing the charge trapping
図11Aの断面図1100に示すように、高圧ゲート誘電層1102が基板012中の高圧ウェル320上に形成される。
いくつかの実施態様において、高圧ゲート誘電層1102は、熱成長プロセスによって形成される。電荷捕捉型誘電体構造1002は、制御ウェル208と選択ウェル210とを含む埋め込みメモリ領域302における熱成長プロセスをブロック(すなわち、軽減)する。埋め込みメモリ領域302における熱成長プロセスのブロックは、高圧ウェル320上の基板102の一部が熱成長プロセスの間に消耗するので、結果的に、高圧ウェル320と埋め込みメモリ領域302との間の表面を垂直にオフセットする。例えば、基板102は、高圧ウェル320と重なった位置の上表面を有し、この上表面は、埋め込みメモリ領域302中の実質的に平坦な上表面に対して距離1104だけ窪んでいる。
各種実施態様において、熱成長プロセスは、ウェット熱成長プロセス、あるいは、ドライ熱成長プロセスを含む。
As shown in
In some embodiments, the high voltage
In various embodiments, the thermal growth process includes a wet thermal growth process or a dry thermal growth process.
さらに、電荷捕捉型誘電体構造1002が、埋め込みメモリ領域302(例えば、選択ゲートウェル210上)中で熱成長プロセスをブロックするので、熱酸化物浸食と酸化増速拡散とが埋め込みメモリ領域302中のトンネル誘電体層1002aにおいて減少し、相対的に均一な厚さを有するトンネル誘電体層が結果的に得られる。
In addition, since the charge trapping
例えば、図11Cは、断面図1100のメモリ領域302の集積チップの上面図1110(図11Aは、図11Cの第一方向1109に延びた断面線A−A’に沿った断面を示している)である。図11Bは、第二方向1111に沿った(図11Cの断面線B−B’に沿った)集積チップの断面図1108である。
断面図1108および図11Dのグラフ1112に示すように、トンネル誘電体層1002aは、隔離領域122からの距離が増加するにつれて、第二方向1111に沿って減少する厚さを有する。トンネル誘電体層114aの厚さは、第一厚さt1と第三厚さt3との間で25%未満の量1114で変化する。
For example, FIG. 11C is a
As shown in the cross-sectional view 1108 and the
トンネル誘電体層1002a上の酸化浸食(oxidation encroachment)が減少することによっても、断面図1100に示すように、第一方向1109に沿った実質的に平坦な電荷捕捉型誘電体構造1002が結果として得られる。
例えば、電荷捕捉型誘電体構造1002は高い外角を有し、前記角は、中央で、電荷捕捉型誘電体構造1002の高さの約20%〜約50%の範囲内の距離1106で上昇する(電荷捕捉型誘電体構造1002の中央で、高さの約100%〜約200%の範囲で上昇するバーズピークを有する角度が結果として得られる単一ステップ電荷捕捉型誘電体エッチングプロセスと比較して)。
A reduction in oxidation encroachment on the
For example, the charge trapping
図12の断面図1200に示すように、第二電荷捕捉型誘電体エッチングプロセスが実行されて、制御ウェル208の外側領域の電荷捕捉型誘電体構造114が除去される。
いくつかの実施態様において、第二電荷捕捉型誘電体エッチングプロセスは、制御ウェル208上の電荷捕捉型誘電体構造114と高圧ウェル320上の高圧ゲート誘電層1102とを被覆する第五マスキング層1204(例えば、フォトレジスト層)に従って、電荷捕捉型誘電体構造1206を一つ以上のエッチャント1202に選択的に露出することにより実行される。
A second charge trapping dielectric etch process is performed to remove the charge trapping
In some embodiments, the second charge trapping dielectric etch process includes a
図13の断面図1300に示すように、デュアルゲート誘電層1302が基板102上に形成される。
デュアルゲート誘電層1302は酸化物(例えば、二酸化ケイ素)を含む。
いくつかの実施態様において、デュアルゲート誘電層1302は、ブランケット蒸着プロセス(例えば、CVDプロセス、PE−CVDプロセス、PVDプロセスまたはALDプロセス)によって形成される。形成後、デュアルゲート誘電層1302は、シングルゲートウェル308上から除去される。
いくつかの実施態様において、デュアルゲート誘電層1302は、シングルゲートウェル308の位置に重なった開口を有する第六マスキング層1306に従って、デュアルゲート誘電層1302を一つ以上のエッチャント1304に選択的に露出することにより、シングルゲートウェル308上から除去される。
A dual
The dual
In some embodiments, the dual
In some embodiments, the dual
図14の断面図1400に示すように、シングルゲート導電層1402が基板102上に形成される。
シングルゲート導電層1402は、酸化物(例えば、二酸化ケイ素)を含む。
いくつかの実施態様において、シングルゲート導電層1402は、ブランケット蒸着プロセス(例えば、CVDプロセス、PE−CVDプロセス、PVDプロセスまたはALDプロセス)によって形成される。
A single
Single gate
In some embodiments, the single
図15の断面図1500に示すように、複数のゲート電極220a〜220eがシングルゲート導電層1402に形成される。
気相蒸着プロセス(例えば、CVD、PVDまたはALD)を用いて、シングルゲート導電層1402上に誘電層を蒸着することにより、複数のゲート電極220a〜220eが形成される。
各種実施態様において、導電層は、ドープポリシリコンまたは別の導電材を含む。
導電層は、制御ゲート電極220a、選択ゲート電極220b、シングルゲート誘電電極220c、デュアルゲート誘電電極220dおよび高圧ゲート電極220eを形成するためにエッチされる。
As shown in a
A plurality of
In various embodiments, the conductive layer includes doped polysilicon or another conductive material.
The conductive layer is etched to form
図16の断面図1600に示すように、シングルゲート誘電層とデュアルゲート誘電層は、複数のゲート電極220a〜220eをマスクとして用いて一つ以上のエッチャント1602に露出されることにより選択的にエッチされる。
エッチングプロセスでは、シングルゲート誘電層とデュアルゲート誘電層とが、制御ゲート電極220a、選択ゲート電極220b、デュアルゲート誘電電極220dおよび高圧ゲート電極220e下方に限定される。
エッチングプロセスでは、さらに、シングルゲート誘電層が、シングルゲート誘電電極220c下方に限定される。
As shown in the
In the etching process, the single gate dielectric layer and the dual gate dielectric layer are limited below the
In the etching process, the single gate dielectric layer is further limited below the single
図17の断面図1700に示すように、第一ソース/ドレイン注入プロセスが実行されて、シングルゲートウェル308、デュアルゲートウェル314および高圧ウェル320中に、ソース/ドレイン領域310が形成される。
いくつかの実施態様において、第一ソース/ドレイン注入プロセスは、シングルゲート誘電電極220c、デュアルゲート誘電電極220d、高圧ゲート電極220eおよび第七マスキング層1704を含むマスクに従って、選択的に、ドーパント種1702を基板102に注入することにより実行される。
As shown in
In some embodiments, the first source / drain implantation process is selectively performed according to a mask including a single
図18の断面図1800に示すように、一つ以上の側壁スペーサ224〜226が、複数のゲート電極220a〜220eの対向する側に形成される。
いくつかの実施態様において、一つ以上の側壁スペーサ222〜224は、第一側壁スペーサ224と第二側壁スペーサ226とを含む。
第一側壁スペーサ224と第二側壁スペーサ226は、それぞれ、窒化物または酸化物ベース材を基板102上に蒸着して、窒化物または酸化物ベース材を選択的にエッチングすることにより形成される。
As shown in a
In some embodiments, the one or more sidewall spacers 222-224 include a
The
図19の断面図1900に示すように、電荷捕捉型誘電体構造114は、制御ゲート電極220a、制御ゲート電極220aを囲む一つ以上の側壁スペーサ224〜226および第八マスキング層1904をマスクとして用いて、一つ以上のエッチャント1902に露出させることにより選択的にエッチされる。
エッチングプロセスでは、電荷捕捉型誘電体構造114が、制御ゲート電極220aと制御ゲート電極220aを囲む一つ以上の側壁スペーサ224〜226との下方にのみ残る。
As shown in the
In the etching process, the charge trapping
図20の断面図2000に示すように、第二ソース/ドレイン注入プロセスが実行されて、制御ウェル208と選択ウェル210との中に、ソース/ドレイン領域206が形成される。
いくつかの実施態様において、第二ソース/ドレイン注入プロセスは、制御ゲート電極220a、選択ゲート電極220b、制御ゲート電極220aと選択ゲート電極220bをそれぞれ囲む側壁スペーサ224〜226および第七マスキング層2004に従って、選択的にドーパント種2002を基板102に注入することにより実行される。
いくつかの実施態様において、第二ソース/ドレイン注入プロセスでは、シングルゲートウェル308、デュアルゲートウェル314および高圧ウェル320中のソース/ドレイン領域310よりも深くなく且つ低ドーピング濃度の軽ドープソース/ドレイン領域を含むソース/ドレイン領域206が形成される。
As shown in
In some embodiments, the second source / drain implantation process is in accordance with
In some embodiments, the second source / drain implantation process is a lightly doped source / drain that is not deeper than the source /
図21の断面図2100に示すように、高圧ゲート誘電層318は、高圧ゲート電極220e、高圧ゲート電極220eを囲む側壁スペーサ224〜226および第九マスキング層2104をマスクとして用いて一つ以上のエッチャント2102に露出させることにより選択的にエッチされる。
エッチングプロセスでは、高圧ゲート誘電層318が、高圧ゲート電極220eおよび高圧ゲート電極220eを囲む側壁スペーサ224〜226の下方にのみ残る。
As shown in cross-sectional view 2100 of FIG. 21, high voltage
In the etching process, the high voltage
図22の断面図2200に示すように、層間誘電(ILD)層228が基板102上に形成される。
ILD層228は、酸化物、PSG、低−κ誘電体またはその他の誘電体を含み、気相蒸着プロセス(例えば、CVD、PVDまたはALD)によって形成される。導電コンタクト230はILD層228中に形成される。
導電コンタクト230は、ILD層228の上表面から、ソース/ドレイン領域206および/または310、および/または制御ゲート電極220a、選択ゲート電極220b、シングルゲート誘電電極220c、デュアルゲート誘電電極220dおよび/または高圧ゲート電極220eに向けて延伸している。
いくつかの実施態様において、導電コンタクト230は、選択的に第一ILD層をエッチングして複数の開口を形成することにより形成される。
複数の開口には導電材が充填されて複数の導電コンタクトが形成される。
導電材を形成してILD層228と第三導電層の上表面を共平坦化した後、平坦化プロセス(例えば、化学機械研磨プロセス)が実行される。
各種実施態様において、導電材には、タングステン、銅、アルミニウム銅または別の導電材が含まれる。
An interlayer dielectric (ILD)
The
In some embodiments, the
The plurality of openings are filled with a conductive material to form a plurality of conductive contacts.
After forming the conductive material and coplanarizing the
In various embodiments, the conductive material includes tungsten, copper, aluminum copper, or another conductive material.
図23は、いくつかの実施態様によるフラッシュメモリセルを含む集積チップを形成する方法2300のフローチャートである。
FIG. 23 is a flowchart of a
開示される方法(例えば、方法2300と2400)は、図5〜図22に関連して記述されているが、本方法が、このような構造に限定されない。
さらに、開示される方法は、ここで、一連の工程や事象として説明並びに記述され、このような工程や事象の順序が、狭義で解釈されるべきではない。
例えば、いくつかの工程は、説明される、および/または、記述されるものとは別に、その他の工程や事象と異なる順序、および/または、同時に発生する。
このほか、説明される全ての工程が、記述される一つ以上の態様または実施例を実施するために必要であるわけではない。
さらに、記述される一つ以上の工程は、一つ以上の分離した工程、および/または、段階で実行される。
Although the disclosed methods (eg,
Further, the disclosed methods are herein described and described as a series of steps or events, and the order of such steps or events should not be construed in a narrow sense.
For example, some steps may occur in a different order and / or concurrently with other steps or events apart from those described and / or described.
In addition, not all described steps may be required to implement one or more of the described aspects or embodiments.
Moreover, one or more of the steps described may be performed in one or more separate steps and / or stages.
工程2302において、電荷捕捉型誘電体構造が、制御ゲート領域と選択ゲート領域とを有する、ロジック領域および埋め込みメモリ領域の上に形成される。図9は、いくつかの実施態様による工程2302に対応する断面図900である。
In
工程2304において、第一電荷捕捉型誘電体エッチングプロセスが実行されて、ロジック領域上の電荷捕捉型誘電体構造中に開口が形成される。図10は、いくつかの実施態様による工程2304に対応する断面図1000である。
In
工程2306において、サーマルゲート誘電層がロジック領域上に形成される。図11Aは、いくつかの実施態様による工程2306に対応する断面図1100である。
In
工程2308において、第二電荷捕捉型誘電体エッチングプロセスが実行されて、選択ゲート領域上から、電荷捕捉型誘電体構造が除去される。図12は、いくつかの実施態様による工程2308に対応する断面図1200である。
In
工程2310において、一つ以上の追加ゲート誘電層が基板上に形成される。図13と図14は、いくつかの実施態様による工程2310に対応する断面図1300,1400である。
In
工程2312において、複数のゲート電極が、一つ以上の追加ゲート誘電層上に形成される。図15は、いくつかの実施態様による工程2312に対応する断面図1500である。
In
工程2314において、電荷捕捉型誘電体構造、サーマルゲート誘電層および追加ゲート誘電層が、複数のゲート電極をマスクとして選択的にパターン化される。
図16〜21は、いくつかの実施態様による工程2314に対応する断面図1600,1700,1800,1900,2000,2100である。
In
16-21 are
工程2316において、複数の導電コンタクトが基板上のILD層中に形成される。図22は、いくつかの実施態様による工程2316に対応する断面図2200である。
In
図24は、フラッシュメモリセルを含む集積チップの形成方法2400の追加実施態様のフローチャートである。
FIG. 24 is a flowchart of an additional embodiment of a
工程2402において、ディープウェル領域が基板中に形成される。図5は、いくつかの実施態様による工程2402に対応する断面図500である。
In
工程2404において、複数の隔離領域が基板中に形成される。図6は、いくつかの実施態様による工程2404に対応する断面図600である。
In
工程2406において、高圧ウェル、制御ウェルおよび選択ウェルを含む複数のウェル領域が基板中に形成される。図7と図8は、いくつかの実施態様による工程2406に対応する断面図700と800である。
In
工程2408において、電荷捕捉型誘電体構造が複数のウェル領域上に形成される。図9は、いくつかの実施態様による工程2408に対応する断面図900である。
In
工程2410において、第一電荷捕捉型誘電体エッチングプロセスが実行されて、高圧ウェル上の電荷捕捉型誘電体構造中に開口が形成される。図10は、いくつかの実施態様による工程2410に対応する断面図1000である。
In
工程2412において、高圧ゲート誘電層が高圧ウェル上に形成される。図11は、いくつかの実施態様による工程2410に対応する断面図1100である。
In
工程2414において、第二電荷捕捉型誘電体エッチングプロセスが実行されて、選択ウェル上から電荷捕捉型誘電体構造が除去される。図12は、いくつかの実施態様による工程2414に対応する断面図1200である。
In
工程2416において、第一ゲート誘電層(例えば、デュアルゲート誘電層)が基板上に形成される。図13は、いくつかの実施態様による工程2416に対応する断面図1300である。
In
工程2418において、第二ゲート誘電層(例えば、シングルゲート誘電層)が基板上に形成される。図14は、いくつかの実施態様による工程2418に対応する断面図1400である。
In
工程2420において、複数のゲート電極が第二ゲート誘電層上に形成される。図15は、いくつかの実施態様による工程2420に対応する断面図1500である。
In
工程2422において、第二ゲート誘電層および第一ゲート誘電層が、複数のゲート電極をマスクとして選択的にエッチされる。図16は、いくつかの実施態様による工程2422に対応する断面図1600である。
In
工程2424において、第一ソース/ドレイン注入プロセスが実行されて、高圧ウェル中に、ソース/ドレイン領域が形成される。図17は、いくつかの実施態様による工程242に対応する断面図1700である。
In
工程2426において、一つ以上の側壁スペーサが複数のゲート電極の対向する側に形成される。図18は、いくつかの実施態様による工程2426に対応する断面図1800である。
In
工程2428において、電荷捕捉型誘電体構造が選択的にエッチされて、電荷捕捉型誘電体構造が、制御ゲート電極および一つ以上の側壁スペーサの下方にのみ残る。図19は、いくつかの実施態様による工程2428に対応する断面図1900である。
In
工程2430において、第二ソース/ドレイン注入プロセスが実行されて、制御ゲートウェルと選択ゲートウェル中に、ソース/ドレイン領域が形成される。図20は、いくつかの実施態様による工程2430に対応する断面図2000である。
In
工程2432において、高圧ゲート誘電層が選択的にエッチされて、高圧ゲート誘電層が、高圧ゲート電極および一つ以上の側壁スペーサの下方にのみ残る。図21は、いくつかの実施態様による工程243に対応する断面図2100である。
In
工程2434において、複数の導電コンタクトが基板上のILD層中に形成される。図22は、いくつかの実施態様による工程2434に対応する断面図2200である。
In
このように、本発明は、マルチステップエッチングプロセスを用いて、選択ゲート領域における熱酸化成長を阻止することで、酸化誘発トンネリング酸化物浸食とOED効果とを抑制して、電荷捕捉型誘電体構造を選択的にエッチし、これにより、相対的に均一な厚さのトンネル誘電体層を生成することができる。 Thus, the present invention suppresses oxidation-induced tunneling oxide erosion and the OED effect by preventing thermal oxidative growth in the select gate region using a multi-step etching process, thereby reducing the charge trapping dielectric structure. Can be selectively etched, thereby producing a tunnel dielectric layer of relatively uniform thickness.
いくつかの実施態様において、本発明は、集積チップの形成方法に関する。
本方法は、基板中のロジック領域、制御ゲート領域および選択ゲート領域上に、電荷捕捉型誘電体構造を形成する工程を有する。第一電荷捕捉型誘電体エッチングプロセスを実行して、ロジック領域上の電荷捕捉型誘電体構造に開口を形成する。サーマルゲート誘電層を開口中に形成する。第二電荷捕捉型誘電体エッチングプロセスを実行して、選択ゲート領域上から、電荷捕捉型誘電体構造を除去する。複数のゲート電極を、サーマルゲート誘電層と電荷捕捉型誘電体構造上に形成する。
In some embodiments, the present invention relates to a method of forming an integrated chip.
The method includes forming a charge trapping dielectric structure on a logic region, a control gate region, and a select gate region in a substrate. A first charge trapping dielectric etch process is performed to form openings in the charge trapping dielectric structure on the logic region. A thermal gate dielectric layer is formed in the opening. A second charge trapping dielectric etch process is performed to remove the charge trapping dielectric structure from over the select gate region. A plurality of gate electrodes are formed on the thermal gate dielectric layer and the charge trapping dielectric structure.
別の実施態様において、本発明は、集積チップの形成方法に関連する。
本方法は、高圧ウェル、制御ウェルおよび選択ウェルを基板中に形成する工程、および電荷捕捉型誘電体構造を、高圧ウェル、制御ウェルおよび選択ウェルの上に形成する工程、を有する。第一電荷捕捉型誘電体エッチングプロセスを実行して、高圧ウェル上の電荷捕捉型誘電体構造中に開口を形成する。高圧ゲート誘電層は高圧ウェル上で熱成長する。高圧ゲート誘電層を熱成長させて、選択ウェル上の電荷捕捉型誘電体構造を除去した後、第二電荷捕捉型誘電体エッチングプロセスを実行する。
In another embodiment, the present invention relates to a method of forming an integrated chip.
The method includes forming a high voltage well, a control well and a selection well in the substrate, and forming a charge trapping dielectric structure on the high pressure well, the control well and the selection well. A first charge trapping dielectric etch process is performed to form openings in the charge trapping dielectric structure on the high pressure well. The high voltage gate dielectric layer is thermally grown on the high pressure well. After the high voltage gate dielectric layer is thermally grown to remove the charge trapping dielectric structure on the selected well, a second charge trapping dielectric etch process is performed.
さらに別の実施態様において、本発明は集積チップに関連する。
集積チップは、電荷捕捉型誘電体構造により基板から分離される制御ゲート電極および一つ以上の追加ゲート誘電層により基板から分離される選択ゲート電極を有する。
集積チップは、さらに、サーマルゲート誘電層により基板から分離されるロジックゲート電極を有する。基板は、制御ゲート電極および選択ゲート電極の下方の基板の実質的に平坦な上表面に対して窪んだサーマルゲート誘電層の下方の第一上表面を有する。
In yet another embodiment, the present invention relates to an integrated chip.
The integrated chip has a control gate electrode separated from the substrate by a charge trapping dielectric structure and a select gate electrode separated from the substrate by one or more additional gate dielectric layers.
The integrated chip further has a logic gate electrode separated from the substrate by a thermal gate dielectric layer. The substrate has a first upper surface below the thermal gate dielectric layer that is recessed relative to a substantially planar upper surface of the substrate below the control gate electrode and select gate electrode.
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変更、置換および改変を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。 Although preferred embodiments of the present invention have been disclosed in the present invention as described above, these are not intended to limit the present invention in any way, and any person who is familiar with the technology can use various methods within the scope of the spirit and scope of the present invention. Changes, substitutions and modifications can be made, so the protection scope of the present invention is based on what is specified in the claims.
102 基板、102u 上表面、104,202 制御ゲート、106,204 選択ゲート、108,206,244 ソース/ドレイン領域、110a,220a 制御ゲート電極、112a 第一ゲート誘電層、114,902,1002 電荷捕捉型誘電体構造、114a,902a トンネル誘電体層、114b 電荷捕捉型誘電体層、114c,902c ブロック誘電層、110a,220a 制御ゲート電極、110b,220b 選択ゲート電極、112b 第二ゲート誘電層、118,228 層間誘電(ILD)層、122,214 隔離領域、130 窪み領域、132 隆起領域、200,300 集積チップ、208 制御ウェル、210 選択ウェル、212 ディープウェル、216a,218a 追加ゲート誘電層、222 シリサイド層、224 第一側壁スペーサ、226 第二側壁スペーサ、230 導電コンタクト、232,402 メモリ領域、234,304a〜304c,408 ロジック領域、236 トランジスタデバイス、238 ロジックウェル領域、240 サーマルゲート誘電層、302 埋め込みメモリ領域、306 シングルゲート誘電トランジスタ、308 シングルゲートウェル、312 デュアルゲート誘電トランジスタ、314 デュアルゲートウェル、316 高圧トランジスタ、318,1102 高圧ゲート誘電層、320 高圧ウェル、404a〜404b 複数のメモリセル、406 ダミー領域、502,702,802,1702,2002 ドーパント種、706 犠牲誘電層、504,704,804,1008,1204,1304,1704 マスキング層、902b 電荷捕捉層、1004 開口、1006,1202,1304,1602,1902,2102 エッチャント。 102 substrate, 102u upper surface, 104,202 control gate, 106,204 select gate, 108,206,244 source / drain region, 110a, 220a control gate electrode, 112a first gate dielectric layer, 114,902,1002 charge trapping Type dielectric structure, 114a, 902a tunnel dielectric layer, 114b charge trapping dielectric layer, 114c, 902c block dielectric layer, 110a, 220a control gate electrode, 110b, 220b select gate electrode, 112b second gate dielectric layer, 118 , 228 Interlayer dielectric (ILD) layer, 122, 214 isolation region, 130 recessed region, 132 raised region, 200, 300 integrated chip, 208 control well, 210 selection well, 212 deep well, 216a, 218a additional gate dielectric layer, 2 22 Silicide layer, 224 First sidewall spacer, 226 Second sidewall spacer, 230 Conductive contact, 232, 402 Memory region, 234, 304a-304c, 408 Logic region, 236 Transistor device, 238 Logic well region, 240 Thermal gate dielectric layer 302 embedded memory region, 306 single gate dielectric transistor, 308 single gate well, 312 dual gate dielectric transistor, 314 dual gate well, 316 high voltage transistor, 318, 1102 high voltage gate dielectric layer, 320 high voltage well, 404a-404b multiple memories Cell, 406 dummy region, 502, 702, 802, 1702, 2002 dopant species, 706 sacrificial dielectric layer, 504, 704, 804, 1008 1204,1304,1704 masking layer, 902b a charge trapping layer, 1004 opening, 1006,1202,1304,1602,1902,2102 etchant.
Claims (20)
電荷捕捉型誘電体構造を、基板中のロジック領域、制御ゲート領域、および選択ゲート領域の上に形成する工程と、
第一電荷捕捉型誘電体エッチングプロセスを実行して、前記ロジック領域上の前記電荷捕捉型誘電体構造中に開口を形成する工程と、
サーマルゲート誘電層を前記開口中に形成する工程と、
第二電荷捕捉型誘電体エッチングプロセスを実行して、前記選択ゲート領域上の前記電荷捕捉型誘電体構造を除去する工程と、
複数のゲート電極を、前記サーマルゲート誘電層と前記電荷捕捉型誘電体構造との上に形成する工程と、
を有することを特徴とする方法。 A method for forming an integrated chip, comprising:
Forming a charge trapping dielectric structure on a logic region, a control gate region, and a select gate region in the substrate;
Performing a first charge trapping dielectric etch process to form an opening in the charge trapping dielectric structure on the logic region;
Forming a thermal gate dielectric layer in the opening;
Performing a second charge trapping dielectric etch process to remove the charge trapping dielectric structure on the select gate region;
Forming a plurality of gate electrodes on the thermal gate dielectric layer and the charge trapping dielectric structure;
A method characterized by comprising:
一つ以上の追加ゲート誘電層を前記基板上に形成する工程と、
前記複数のゲート電極を前記一つ以上の追加ゲート誘電層上に形成する工程、および、
前記複数のゲート電極をマスクとして前記電荷捕捉型誘電体構造、前記サーマルゲート誘電層および前記一つ以上の追加ゲート誘電層をパターン化する工程と、
を有することを特徴とする請求項1に記載の方法。 further,
Forming one or more additional gate dielectric layers on the substrate;
Forming the plurality of gate electrodes on the one or more additional gate dielectric layers; and
Patterning the charge trapping dielectric structure, the thermal gate dielectric layer and the one or more additional gate dielectric layers using the plurality of gate electrodes as a mask;
The method of claim 1, comprising:
第一ゲート誘電層を前記基板上に形成する工程、および、
第二ゲート誘電層を前記第一ゲート誘電層上に形成する工程、
を有し、
前記第一ゲート誘電層の厚さは、前記第二ゲート誘電層の厚さよりも大きいこと
を特徴とする請求項3に記載の方法。 Forming the one or more additional gate dielectric layers comprises:
Forming a first gate dielectric layer on the substrate; and
Forming a second gate dielectric layer on the first gate dielectric layer;
Have
The method of claim 3, wherein the thickness of the first gate dielectric layer is greater than the thickness of the second gate dielectric layer.
トンネル誘電体層を前記基板に形成する工程と、
電荷捕捉型誘電体層を前記トンネル誘電体層上に形成する工程、および、
ブロック誘電層を前記電荷捕捉型誘電体層上に形成する工程、
を有することを特徴とする請求項1に記載の方法。 Forming the charge trapping dielectric structure comprises:
Forming a tunnel dielectric layer on the substrate;
Forming a charge trapping dielectric layer on the tunnel dielectric layer; and
Forming a block dielectric layer on the charge trapping dielectric layer;
The method of claim 1, comprising:
第一および第二隔離領域を、前記制御ゲート領域の対向する側の前記基板中に形成する工程を有することを特徴とする請求項5に記載の方法。 further,
6. The method of claim 5, comprising forming first and second isolation regions in the substrate on opposite sides of the control gate region.
前記第一上表面は、前記制御ゲート領域と前記選択ゲート領域における前記基板の実質的に平坦な上表面に対して窪んでいることを特徴とする請求項1に記載の方法。 The substrate has a first upper surface below the thermal gate dielectric layer;
The method of claim 1, wherein the first upper surface is recessed relative to a substantially flat upper surface of the substrate in the control gate region and the select gate region.
第一複数のソース/ドレイン領域を、前記ロジック領域中に形成する工程、
第二複数のソース/ドレイン領域を、前記制御ゲート領域および前記選択ゲート領域の中に形成する工程、
を有することを特徴とする請求項1に記載の方法。 further,
Forming a first plurality of source / drain regions in the logic region;
Forming a second plurality of source / drain regions in the control gate region and the select gate region;
The method of claim 1, comprising:
高圧ウェル、制御ウェルおよび選択ウェルを、基板中に形成する工程と、
電荷捕捉型誘電体構造を、前記高圧ウェル、前記制御ウェルおよび前記選択ウェルの上に形成する工程と、
第一電荷捕捉型誘電体エッチングプロセスを実行して、前記高圧ウェル上の前記電荷捕捉型誘電体構造中に開口を形成する工程と、
高圧ゲート誘電層を、前記高圧ウェル上で熱成長させる工程、および、
前記高圧ゲート誘電層を熱成長させ、前記選択ウェル上の前記電荷捕捉型誘電体構造を除去した後、第二電荷捕捉型誘電体エッチングプロセスを実行する工程、
を有することを特徴とする方法。 A method for forming an integrated chip, comprising:
Forming a high pressure well, a control well and a selection well in a substrate;
Forming a charge trapping dielectric structure on the high voltage well, the control well and the selection well;
Performing a first charge trapping dielectric etch process to form an opening in the charge trapping dielectric structure on the high pressure well;
Thermally growing a high voltage gate dielectric layer on the high pressure well; and
Performing a second charge trapping dielectric etch process after thermally growing the high voltage gate dielectric layer and removing the charge trapping dielectric structure on the selected well;
A method characterized by comprising:
前記第二電荷捕捉型誘電体エッチングプロセスが実行された後、デュアルゲート誘電層を前記基板上に形成する工程と、
シングルゲート誘電層を、前記デュアルゲート誘電層上に形成する工程と、
複数のゲート電極を、前記シングルゲート誘電層上に形成する工程、および、
前記複数のゲート電極をマスクとして、前記デュアルゲート誘電層および前記シングルゲート誘電層をエッチングする工程、
を有することを特徴とする請求項10に記載の方法。 further,
Forming a dual gate dielectric layer on the substrate after the second charge trapping dielectric etch process is performed;
Forming a single gate dielectric layer on the dual gate dielectric layer;
Forming a plurality of gate electrodes on the single gate dielectric layer; and
Etching the dual gate dielectric layer and the single gate dielectric layer using the plurality of gate electrodes as a mask;
The method of claim 10, comprising:
一つ以上の側壁スペーサを、前記複数のゲート電極の対向する側に形成する工程、
を有することを特徴とする請求項11に記載の方法。 further,
Forming one or more sidewall spacers on opposite sides of the plurality of gate electrodes;
The method of claim 11, comprising:
前記複数のゲート電極および前記一つ以上の側壁スペーサをマスクとして、前記高圧ゲート誘電層および前記電荷捕捉型誘電体構造をエッチする工程
を有することを特徴とする請求項12に記載の方法。 further,
The method of claim 12, further comprising: etching the high-voltage gate dielectric layer and the charge trapping dielectric structure using the plurality of gate electrodes and the one or more sidewall spacers as a mask.
第二注入プロセスを実行して、第一複数のソース/ドレイン領域を前記高圧ウェル中に形成する工程、および、
第二注入プロセスを実行して、第二複数のソース/ドレイン領域を前記制御ウェルと前記選択ウェル中に形成する工程、
を有することを特徴とする請求項10に記載の方法。 further,
Performing a second implantation process to form a first plurality of source / drain regions in the high pressure well; and
Performing a second implantation process to form a second plurality of source / drain regions in the control well and the selection well;
The method of claim 10, comprising:
電荷捕捉型誘電体構造により基板から分離される制御ゲート電極と、
一つ以上の追加ゲート誘電層により前記基板から分離される選択ゲート電極、および、
サーマルゲート誘電層により前記基板から分離されるロジックゲート電極、
を有し、
前記基板は、前記サーマルゲート誘電層の下方に第一上表面を有し、
前記第一上表面は、前記制御ゲート電極と前記選択ゲート電極との下方の前記基板の実質的に平坦な上表面に対して窪んでいること
を特徴とする集積チップ。 An integrated chip,
A control gate electrode separated from the substrate by a charge trapping dielectric structure;
A select gate electrode separated from the substrate by one or more additional gate dielectric layers; and
A logic gate electrode separated from the substrate by a thermal gate dielectric layer;
Have
The substrate has a first upper surface below the thermal gate dielectric layer;
The integrated chip, wherein the first upper surface is recessed with respect to a substantially flat upper surface of the substrate below the control gate electrode and the selection gate electrode.
第一方向に沿って、前記制御ゲート電極の対向側の前記基板中に設けられた第一および第二隔離領域を有し、
前記制御ゲート電極は、前記第一方向に実質的に垂直な第二方向に沿って前記選択ゲート電極から分離されていること
を特徴とする請求項15に記載の集積チップ。 further,
Along the first direction, the first and second isolation regions provided in the substrate on the opposite side of the control gate electrode,
The integrated chip according to claim 15, wherein the control gate electrode is separated from the selection gate electrode along a second direction substantially perpendicular to the first direction.
前記トンネル誘電体層の厚さは、前記第一および前記第二隔離領域間において約5%と約25%との間の範囲内で変化することを特徴とする請求項16に記載の集積チップ。 The charge trapping dielectric structure has a tunnel dielectric layer, a charge trapping dielectric layer on the tunnel dielectric layer, and a block dielectric layer on the charge trapping dielectric layer;
The integrated chip of claim 16, wherein the thickness of the tunnel dielectric layer varies between about 5% and about 25% between the first and second isolation regions. .
を特徴とする請求項16に記載の集積チップ。 The integrated chip according to claim 16, wherein the substrate has an upper surface that is curved between the first and second isolation regions.
を特徴とする請求項15に記載の集積チップ。 The integrated chip according to claim 15, wherein the thickness of the thermal gate dielectric layer is larger than the thickness of the charge trapping dielectric structure.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562272195P | 2015-12-29 | 2015-12-29 | |
US62/272,195 | 2015-12-29 | ||
US15/365,156 | 2016-11-30 | ||
US15/365,156 US10269822B2 (en) | 2015-12-29 | 2016-11-30 | Method to fabricate uniform tunneling dielectric of embedded flash memory cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017120915A true JP2017120915A (en) | 2017-07-06 |
JP6537536B2 JP6537536B2 (en) | 2019-07-03 |
Family
ID=59272271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017000227A Active JP6537536B2 (en) | 2015-12-29 | 2017-01-04 | Method of fabricating uniform tunnel dielectric of embedded flash memory cell |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6537536B2 (en) |
CN (1) | CN107039452B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10937879B2 (en) | 2017-11-30 | 2021-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6767791B1 (en) * | 2003-02-10 | 2004-07-27 | Advanced Micro Devices, Inc. | Structure and method for suppressing oxide encroachment in a floating gate memory cell |
US20060105522A1 (en) * | 2004-11-12 | 2006-05-18 | Steimle Robert F | Method of forming a nanocluster charge storage device |
JP2006245046A (en) * | 2005-02-28 | 2006-09-14 | Toshiba Microelectronics Corp | Method of manufacturing semiconductor device |
JP2007080338A (en) * | 2005-09-13 | 2007-03-29 | Genusion:Kk | Nonvolatile semiconductor storage device and its read/write control method |
JP2007294082A (en) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | Method for deleting data from nand type nonvolatile memory |
JP2009044053A (en) * | 2007-08-10 | 2009-02-26 | Fujitsu Microelectronics Ltd | Semiconductor device and its manufacturing method |
US20150069524A1 (en) * | 2013-09-09 | 2015-03-12 | Freescale Semiconductor, Inc | Method of Forming Different Voltage Devices with High-K Metal Gate |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7554854B2 (en) * | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
US9349742B2 (en) * | 2013-06-21 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded memory and methods of forming the same |
-
2016
- 2016-12-28 CN CN201611238876.5A patent/CN107039452B/en active Active
-
2017
- 2017-01-04 JP JP2017000227A patent/JP6537536B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6767791B1 (en) * | 2003-02-10 | 2004-07-27 | Advanced Micro Devices, Inc. | Structure and method for suppressing oxide encroachment in a floating gate memory cell |
US20060105522A1 (en) * | 2004-11-12 | 2006-05-18 | Steimle Robert F | Method of forming a nanocluster charge storage device |
JP2006245046A (en) * | 2005-02-28 | 2006-09-14 | Toshiba Microelectronics Corp | Method of manufacturing semiconductor device |
JP2007080338A (en) * | 2005-09-13 | 2007-03-29 | Genusion:Kk | Nonvolatile semiconductor storage device and its read/write control method |
JP2007294082A (en) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | Method for deleting data from nand type nonvolatile memory |
JP2009044053A (en) * | 2007-08-10 | 2009-02-26 | Fujitsu Microelectronics Ltd | Semiconductor device and its manufacturing method |
US20150069524A1 (en) * | 2013-09-09 | 2015-03-12 | Freescale Semiconductor, Inc | Method of Forming Different Voltage Devices with High-K Metal Gate |
Also Published As
Publication number | Publication date |
---|---|
JP6537536B2 (en) | 2019-07-03 |
CN107039452B (en) | 2020-02-21 |
CN107039452A (en) | 2017-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11532637B2 (en) | Embedded flash memory cell including a tunnel dielectric layer having different thicknesses over a memory region | |
TWI223895B (en) | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried source ling and floating gate, and a memory array made thereby | |
US11114452B2 (en) | Seal method to integrate non-volatile memory (NVM) into logic or bipolar CMOS DMOS (BCD) technology | |
US10998315B2 (en) | Metal gate modulation to improve kink effect | |
TWI484567B (en) | Semiconductor structure and method for fabricating the same | |
US20210217868A1 (en) | Transistor layout to reduce kink effect | |
TW201421683A (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
KR100972900B1 (en) | Semicoductor device and method of fabricating the same | |
US10164037B2 (en) | Semiconductor device structure and method for forming the same | |
JP6537536B2 (en) | Method of fabricating uniform tunnel dielectric of embedded flash memory cell | |
KR100832017B1 (en) | Semiconductor device increased channel area and method for manufacturing the same | |
US7714382B2 (en) | Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures | |
TW201409578A (en) | Method for fabricating semiconductor device with reduced miller capacitance | |
US11316043B2 (en) | Semiconductor transistor device and method of manufacturing the same | |
TW201419532A (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
KR100667908B1 (en) | Method for forming trench-type mos gate | |
KR20100092639A (en) | Method for fabricating the semiconductor device | |
CN117497419A (en) | Method for manufacturing trench MOSFET with self-aligned contact hole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6537536 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |