JP2017116673A - Optical signal processor - Google Patents

Optical signal processor Download PDF

Info

Publication number
JP2017116673A
JP2017116673A JP2015250421A JP2015250421A JP2017116673A JP 2017116673 A JP2017116673 A JP 2017116673A JP 2015250421 A JP2015250421 A JP 2015250421A JP 2015250421 A JP2015250421 A JP 2015250421A JP 2017116673 A JP2017116673 A JP 2017116673A
Authority
JP
Japan
Prior art keywords
optical waveguide
optical
plc
optical signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015250421A
Other languages
Japanese (ja)
Other versions
JP6467339B2 (en
Inventor
光太 鹿間
Kota Shikama
光太 鹿間
賢哉 鈴木
Masaya Suzuki
賢哉 鈴木
哲夫 高橋
Tetsuo Takahashi
哲夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015250421A priority Critical patent/JP6467339B2/en
Publication of JP2017116673A publication Critical patent/JP2017116673A/en
Application granted granted Critical
Publication of JP6467339B2 publication Critical patent/JP6467339B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide an optical signal processor capable of simply positioning cores of input/output end surfaces of a plurality of optical waveguide (PLC) chips by passive alignment with a predetermined accuracy.SOLUTION: An optical signal processor comprises: two holding components 10 and 20 having plate surfaces faced and erected in parallel on a pedestal 30 and having a plurality of grooves 11 and 21 formed to be faced on the respective facing plate surfaces; and a plurality of optical waveguide chips 100, 100' and 100'' sandwiched in the width direction by the facing grooves 11 and 21 and laminated. The optical waveguide chips 100 and 100' and 100'' consist of a substrate 101 and an optical waveguide layer 102, and the surfaces having the optical waveguide layer 102 are laminated to be faced on the side of the pedestal 30. At least a part of the surfaces of the optical waveguide chips 100 and 100' and 100'' contacts a part of the side surfaces of the grooves 11 and 21 of the holding component 10 and 20 on the side of the pedestal 30.SELECTED DRAWING: Figure 2

Description

本発明は、光通信ネットワークに用いられる波長選択スイッチなどの平面光波回路型光部品を使用した光信号処理装置に関する。   The present invention relates to an optical signal processing apparatus using a planar lightwave circuit type optical component such as a wavelength selective switch used in an optical communication network.

光通信の大容量化が進展し、伝送容量が波長分割多重(Wavelength Division Multiplexing:WDM)方式により増大する一方で、ノードにおける経路切換機能のスループットの増大が強く求められている。   As the capacity of optical communication is increased, the transmission capacity is increased by the wavelength division multiplexing (WDM) system, while the throughput of the path switching function in the node is strongly demanded.

従来、光信号の経路切換は、伝送されてきた光信号を電気信号に変換した後に、電気スイッチにより行う方法が主流であったが、近年、高速で広帯域であるという光信号の特徴を生かして、光スイッチ等を用いて光信号のまま、アド・ドロップ等の経路切換を行う、ROADM(Reconfigurable Optical Add/Drop Multiplexer)システムが導入されてきている。   Conventionally, the path switching of the optical signal has been mainly performed by an electrical switch after converting the transmitted optical signal to an electrical signal, but in recent years, taking advantage of the characteristics of the optical signal that is high speed and wide bandwidth. In addition, ROADM (Reconfigurable Optical Add / Drop Multiplexer) systems that perform path switching such as add / drop using an optical switch or the like as an optical signal have been introduced.

このROADMシステムでは具体的には、ネットワークをリング型として各ノードで波長分割多重(WDM)された光信号のアド(Add:合流)・ドロップ(Drop:分岐)を行うとともに、その必要がないものは光信号のまま通過させるため、ノード装置が小型で低消費電力化するという利点がある。それらROADMシステムの将来的な展開に必要な光信号処理装置・デバイスとして、波長選択スイッチ(WSS:Wavelength Selective Switch)モジュールが求められている。   Specifically, in this ROADM system, an optical signal that is wavelength division multiplexed (WDM) is added (added) and dropped (dropped) at each node with a network as a ring type, and there is no need for this. Has the advantage that the node device is small in size and low in power consumption. A wavelength selective switch (WSS) module is required as an optical signal processing apparatus / device required for future development of these ROADM systems.

従来、このような波長選択スイッチ(WSS)としては、例えば平面光波回路系と接続する空間光学系にMEMS(Micro Electro Mechanical Systems)ミラーアレイを用いたWSSが知られている(例えば、特許文献1参照)。   Conventionally, as such a wavelength selective switch (WSS), for example, a WSS using a MEMS (Micro Electro Mechanical Systems) mirror array in a spatial optical system connected to a planar lightwave circuit system is known (for example, Patent Document 1). reference).

図1に、そのような従来の光信号処理装置の例として、MEMSミラーアレイを用いたWSSの構成を示す。図1(a)は、複数の平面光波回路基板800、800’を積み重ねた平面光波回路系と、MEMSミラーアレイ840を含む空間光学系を接続したWSSの、中層の基板800における平面図であり、図1(b)はその側面図である。   FIG. 1 shows the configuration of a WSS using a MEMS mirror array as an example of such a conventional optical signal processing apparatus. FIG. 1A is a plan view of an intermediate-layer substrate 800 of WSS in which a planar lightwave circuit system in which a plurality of planar lightwave circuit substrates 800 and 800 ′ are stacked and a spatial optical system including a MEMS mirror array 840 are connected. FIG. 1B is a side view thereof.

図1に示すWSSでは、図1(a)左端中央の入力側の光ファイバより平面光波回路系の基板800の入力ポートにZ方向で、波長分割多重(WDM)化された光信号(波長λ1,λ2,…λ5)が入力信号として入力される。入力信号は、基板800上に複数構成された波長分波器の中央の1つにより、互いに波長の異なるチャネル光信号ごとに分波されて基板800右端より出力される。   In the WSS shown in FIG. 1, an optical signal (wavelength λ 1) that is wavelength division multiplexed (WDM) in the Z direction from the input side optical fiber in the center of the left end of FIG. 1 to the input port of the substrate 800 of the planar lightwave circuit system. , Λ2,... Λ5) are input as input signals. The input signal is demultiplexed for each channel optical signal having a different wavelength by one central wavelength demultiplexer configured on the substrate 800 and output from the right end of the substrate 800.

波長分波器は、例えば、基板800上に石英ガラス系のスラブ導波路801およびアレイ導波路802を備えた光導波路(PLC:Planar Lightwave Circuit、平面光波回路)で作製されたアレイ導波路回折格子(AWG:Arrayed Waveguide Grating)とすることができる。   The wavelength demultiplexer is, for example, an arrayed waveguide diffraction grating made of an optical waveguide (PLC: Planar Lightwave Circuit) having a quartz glass-based slab waveguide 801 and an arrayed waveguide 802 on a substrate 800. (AWG: Arrayed Waveguide Grating).

このようなAWGは受動素子のみで構成されているため光信号の進行方向は可逆であり、スラブ導波路801側から入力したWDM光信号をアレイ導波路802側より波長ごとに分波して+Z方向に出力するほか、逆にアレイ導波路802側から入力した各波長の光信号をスラブ導波路801側から合波したWDM光信号として−Z方向に出力することもできる。   Since such an AWG is composed of only passive elements, the traveling direction of the optical signal is reversible, and the WDM optical signal input from the slab waveguide 801 side is demultiplexed for each wavelength from the array waveguide 802 side, and + Z In addition to outputting in the direction, it is also possible to output the optical signal of each wavelength input from the arrayed waveguide 802 side in the −Z direction as a WDM optical signal combined from the slab waveguide 801 side.

分波されたチャネル光信号は、このPLCチップである基板800の右端中央より出射されて、空間光学系にあるレンズ(シリンドリカルレンズ810、主レンズ830)により、図1右端のMEMSミラーアレイを構成するMEMSミラー840に集光される。ここでMEMSミラーアレイは、各々のミラー840に各波長チャネルの光信号が各々入力するように配置されている。   The demultiplexed channel optical signal is emitted from the center of the right end of the substrate 800, which is the PLC chip, and constitutes the MEMS mirror array at the right end of FIG. 1 by the lenses (the cylindrical lens 810 and the main lens 830) in the spatial optical system. The light is focused on the MEMS mirror 840. Here, the MEMS mirror array is arranged so that the optical signals of the respective wavelength channels are input to the respective mirrors 840.

したがって、この各MEMSミラー840の角度を調整することにより、各波長チャネルの光信号を任意の方向に向きを変えて反射することができる。例えば、図1(a)に示すWSSにおいて光軸Zに対して基板800の面内の方向(±X方向)にミラーを振ることにより、同一基板800上の他のAWGに逆向き(−Z方向)に光を入力することが可能である。   Therefore, by adjusting the angle of each MEMS mirror 840, the optical signal of each wavelength channel can be reflected in a different direction. For example, in the WSS shown in FIG. 1A, the mirror is swung in the in-plane direction (± X direction) of the substrate 800 with respect to the optical axis Z, so that the other AWG on the same substrate 800 is reversed (−Z Direction).

また、図1(b)の側面図に示すように、この従来例のWSSは、平面光波回路系の部分において、入力ポートを含む中央のアレイ導波路回折格子基板800(PLCチップ)の上下に、複数の出力ポートのみを有するアレイ導波路回折格子基板800’(PLCチップ)を複数積み重ねた多段構成のWSSである。   In addition, as shown in the side view of FIG. 1B, the WSS of this conventional example is arranged above and below the central arrayed waveguide grating substrate 800 (PLC chip) including the input port in the planar lightwave circuit system portion. A multi-stage WSS in which a plurality of arrayed waveguide grating substrates 800 ′ (PLC chips) having only a plurality of output ports are stacked.

したがって、各MEMSミラー840の角度を光軸Zに対して基板面上下の方向(±Y方向)に反射するように振り、さらに調整することにより、積み重ねられた他のPLCチップ800’のAWGに光信号を逆向き(−Z方向)に入力することも可能である。   Therefore, the angle of each MEMS mirror 840 is reflected so as to reflect in the vertical direction (± Y direction) of the substrate surface with respect to the optical axis Z, and further adjusted, so that the AWG of another stacked PLC chip 800 ′ can be adjusted. It is also possible to input an optical signal in the reverse direction (−Z direction).

図1に示すWSSにおいて、反射されて再度AWGに逆向きに入力された各波長チャネルの光信号(波長λ1,λ2,…λ5)は、出力ポートに接続された各AWGにより合波され、図1左端の各出力ポートから再びWDM信号として−Z方向に出力される。   In the WSS shown in FIG. 1, the optical signals (wavelengths λ1, λ2,..., Λ5) of each wavelength channel reflected and input again to the AWG again are multiplexed by the AWGs connected to the output ports. 1 The WDM signal is output again from the leftmost output port in the -Z direction.

例えば図1では1枚のPLCチップ上に5個のAWGが設けられているから、1つの入力側のアレイ導波路格子に対して、4個の出力側のアレイ導波路格子を配置すれば、PLCチップ800のみで1入力4出力(1×4)のWSSとして機能し、これに出力ポートのみの同様なPLCチップ800’を上下に各2枚、あわせて5枚、積層すれば、全体として1×24のWSSを構成することができる。   For example, in FIG. 1, since five AWGs are provided on one PLC chip, if four output side array waveguide gratings are arranged with respect to one input side array waveguide grating, The PLC chip 800 alone functions as a WSS with 1 input and 4 outputs (1 × 4), and the same PLC chip 800 ′ with only an output port is stacked on top and bottom, for a total of 5 sheets, and as a whole A 1 × 24 WSS can be configured.

なお、ここでは、PLC回路基板(PLCチップ)上に設けられたアレイ導波路格子(AWG)で各波長光を分波させているが、AWGを用いずにファイバアレイを多段に並べる、或いは、単にPLCチップによりビームを出力する構成とし、空間光学系側に回折格子を設けて波長を分波させるWSSなども一般的に知られている。   Here, each wavelength light is demultiplexed by the arrayed waveguide grating (AWG) provided on the PLC circuit board (PLC chip), but the fiber array is arranged in multiple stages without using the AWG, or A WSS or the like in which a beam is simply output by a PLC chip and a diffraction grating is provided on the spatial optical system side to demultiplex a wavelength is also generally known.

特表2005−526287号公報JP 2005-526287 A

しかしながら、図1に示すような複数のPLCチップを積層したWSSでは従来、平面光波回路系と空間光学系の間の位置あわせに際して、平面光波回路系の複数のPLCチップに対して、空間光学系の入射/出射光の光ビームの位置もしくはPLCチップの位置をモニタしながらPLCチップの位置などを調節して、アクティブ調心する等、精密に位置合わせする必要があり、手間がかかり製造スループットが上がらないという課題があった。   However, in the WSS in which a plurality of PLC chips as shown in FIG. 1 are stacked, conventionally, a spatial optical system is used for a plurality of PLC chips of a planar lightwave circuit system when positioning between the planar lightwave circuit system and the spatial optical system. It is necessary to adjust the position of the PLC chip, etc. while monitoring the position of the light beam of the incident / outgoing light or the position of the PLC chip, and to perform precise alignment such as active alignment. There was a problem of not going up.

特に、PLCチップの垂直方向、すなわち図1(b)においてY軸方向に関する位置合わせは、非常に高い精度が求められる。これはPLCチップから出力されるビーム径がY軸方向で数μm程度である一方で、PLCチップの入出力部の光コアの結合部においては、その数分の1〜10分の1のサブミクロン程度のアライメント精度が要求されるためである。   Particularly, the alignment in the vertical direction of the PLC chip, that is, the Y-axis direction in FIG. This is because the beam diameter output from the PLC chip is about several μm in the Y-axis direction, but in the coupling portion of the optical core of the input / output unit of the PLC chip, it is a sub-multiple of 1/10. This is because alignment accuracy of about a micron is required.

また、PLCチップはX軸方向に数cmサイズの幅を有しており、光信号の入出力する個々のコアのPLCチップ内での位置、間隔等はリソグラフィにより正確に決められるものの、PLCチップ全体としてのX方向の位置は、その全域にわたってY方向と同様にサブミクロンの精度で位置合わせする必要がある。   The PLC chip has a width of several centimeters in the X-axis direction, and the position, interval, etc. in the PLC chip of individual cores for inputting and outputting optical signals can be accurately determined by lithography. The position in the X direction as a whole needs to be aligned with submicron accuracy in the same manner as in the Y direction over the entire area.

また、光軸であるZ軸方向には空間光学系の設計次第ではあるが、X軸Y軸に比べて多少マージンが広く、数μm〜数10μm程度でよいが、やはり位置合わせが必要である。   Further, in the Z-axis direction, which is the optical axis, depending on the design of the spatial optical system, the margin is slightly wider than the X-axis and Y-axis and may be several μm to several tens of μm, but alignment is still necessary. .

また、空間光学系に対する光ビームの出射、入射方向を規定するPLCチップの向き、たとえばX、Y、Zの各軸の周りの回転方向(θx、θy、θz)で規定される向き・方向についても、相対的に角度で数十ミリ度程度の位置合わせ精度が要求される。   Also, the direction and direction defined by the direction of the PLC chip that defines the emission and incidence direction of the light beam with respect to the spatial optical system, for example, the rotation directions (θx, θy, θz) around the X, Y, and Z axes. However, an alignment accuracy of about several tens of millimeters in angle is required.

さらに、レンズなどを複数のPLCチップで共用している場合には、光導波路のコアやPLCチップ間のX,Y軸方向の距離を、レンズなどの光軸(Z軸)に極力近接して配置する必要がある。しかし、近接した複数のPLCチップをアクティブ調心するためには、PLCチップの把持部品の干渉や、調心のための装置可動範囲などの観点で調心装置の実現が困難、或いは非常に複雑な機構が必要となるという課題がある。   Furthermore, when a lens or the like is shared by a plurality of PLC chips, the distance in the X and Y axis directions between the core of the optical waveguide and the PLC chip is as close as possible to the optical axis (Z axis) of the lens or the like. Need to be placed. However, in order to actively align a plurality of adjacent PLC chips, it is difficult or very complicated to realize the aligning device from the viewpoint of interference of gripping parts of the PLC chip and the movable range of the device for aligning. There is a problem that a special mechanism is required.

そこで、本発明は、このような課題に鑑みてなされたもので、その目的とするところは、光導波路を含む複数のPLCチップ(平面光波回路基板)を精密に積層する光信号処理装置の構造であって、特に、PLCが3つ以上からなる際に各PLCチップの導波路コアの位置について、各軸或いは複数軸一括で簡易にかつ精密に位置あわせ(アライメント)して実装可能とした光信号処理装置を提供することにある。   Accordingly, the present invention has been made in view of such problems, and an object of the present invention is to provide a structure of an optical signal processing apparatus that precisely stacks a plurality of PLC chips (planar lightwave circuit boards) including optical waveguides. In particular, when the number of PLCs is three or more, the position of the waveguide core of each PLC chip can be easily and precisely aligned (aligned) on each axis or a plurality of axes at a time so that it can be mounted. It is to provide a signal processing apparatus.

本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。   In order to achieve such an object, the present invention is characterized by having the following configuration.

(発明の構成1)
台座上に板面を平行に対向して立設された2枚の保持部品であって、
各々の対向板面上に各々対向して形成された複数の溝を有してなる保持部品と、
対向する前記溝により幅方向両端部が挟持されて積層された複数の光導波路チップとを有する光信号処理装置であって、
前記光導波路チップは基板と光導波路層とからなり、前記光導波路層が形成された面を台座側に向けて積層されており、
少なくとも前記光導波路チップの表面の一部と前記保持部品の溝の台座側の側面の一部とが接していること
を特徴とする光信号処理装置。
(Structure 1 of the invention)
Two holding parts erected on the pedestal with the plate surfaces facing each other in parallel,
A holding part having a plurality of grooves formed to face each other on each opposing plate surface;
An optical signal processing device having a plurality of optical waveguide chips laminated with both ends in the width direction being sandwiched by the facing grooves,
The optical waveguide chip comprises a substrate and an optical waveguide layer, and is laminated with the surface on which the optical waveguide layer is formed facing the pedestal side,
At least a part of the surface of the optical waveguide chip is in contact with a part of the side surface on the pedestal side of the groove of the holding component.

(発明の構成2)
前記光導波路チップの前記光導波路層は、光導波路チップの幅方向の両端部において、前記保持部品の溝の深さよりも少ない幅で除去されており、
前記光導波路チップの前記光導波路層が除去された部分の基板の表面の一部と、前記保持部品の溝の台座側の側面の一部が接している
ことを特徴とする発明の構成1記載の光信号処理装置。
(Configuration 2)
The optical waveguide layer of the optical waveguide chip is removed at a width smaller than the depth of the groove of the holding component at both ends in the width direction of the optical waveguide chip,
A part of the surface of the substrate from which the optical waveguide layer of the optical waveguide chip is removed is in contact with a part of the side surface on the pedestal side of the groove of the holding component. Optical signal processing device.

(発明の構成3)
前記光導波路チップの前記光導波路層が除去された部分に接する前記光導波路層の側面と前記保持部品の前記溝に隣接する前記対向板面の一部がさらに接している
ことを特徴とする発明の構成2に記載の光信号処理装置。
(Structure 3 of the invention)
The invention is characterized in that a side surface of the optical waveguide layer in contact with a portion of the optical waveguide chip from which the optical waveguide layer is removed and a part of the opposing plate surface adjacent to the groove of the holding component are further in contact with each other. The optical signal processing apparatus according to Configuration 2.

(発明の構成4)
一方の保持部品を台座に固定し、他方の保持部品を押圧により台座面に平行に移動可能としたことを特徴とする発明の構成3記載の光信号処理装置。
(Configuration 4)
4. The optical signal processing apparatus according to Configuration 3, wherein one holding component is fixed to the pedestal, and the other holding component can be moved parallel to the pedestal surface by pressing.

(発明の構成5)
双方の保持部品を台座に固定し、一方の保持部品の溝の底部に設けられた貫通穴を介して押圧用部品により前記光導波路チップを押圧可能とした
ことを特徴とする発明の構成3記載の光信号処理装置。
(Structure 5 of the invention)
Structure 3 of the invention characterized in that both holding parts are fixed to a pedestal and the optical waveguide chip can be pressed by a pressing part through a through hole provided in the bottom of the groove of one holding part. Optical signal processing device.

(発明の構成6)
複数の前記光導波路チップには、前記基板と前記光導波路層を貫通する1つ以上の貫通穴が同じ位置に形成されており、柱状部品が前記貫通穴を通って固定されている
ことを特徴とする発明の構成1記載の光信号処理装置。
(Structure 6 of the invention)
In the plurality of optical waveguide chips, one or more through holes penetrating the substrate and the optical waveguide layer are formed at the same position, and columnar components are fixed through the through holes. An optical signal processing apparatus according to Configuration 1 of the invention.

(発明の構成7)
前記保持部品に形成された複数の溝は、溝に沿った方向がすべて平行となる
ことを特徴とする発明の構成1から6のいずれか1項に記載の光信号処理装置。
(Configuration 7)
The optical signal processing device according to any one of configurations 1 to 6, wherein the plurality of grooves formed in the holding component are all parallel in a direction along the groove.

(発明の構成8)
前記保持部品に形成された複数の溝は、溝に沿った方向の延長線がすべて一点で交わる
ことを特徴とする発明の構成1から6のいずれか1項に記載の光信号処理装置。
(Configuration 8)
The optical signal processing apparatus according to any one of configurations 1 to 6, wherein the plurality of grooves formed in the holding part all have extended lines in a direction along the groove at one point.

本発明は、複数のPLCチップの入出力端面のコアに関する少なくともY軸方向の位置について、アクティブな調節を必要としないパッシブアライメントにより、簡易にかつ所望の精度に実装された、複数PLCチップが一体化された光信号処理装置を提供することが可能である。特に、3つ以上からなるPLCチップを積層配置させ、高精度、かつ高密度にパッシブ実装することが可能となる。   The present invention integrates a plurality of PLC chips that are simply and accurately mounted by passive alignment that does not require active adjustment at least in the Y-axis direction with respect to the cores of the input / output end faces of the plurality of PLC chips. It is possible to provide an optical signal processing device. In particular, three or more PLC chips can be stacked and passively mounted with high accuracy and high density.

従来の光信号処理装置であるMEMSミラーアレイを用いたWSSの構成を示す平面図と側面図である。It is the top view and side view which show the structure of WSS using the MEMS mirror array which is the conventional optical signal processing apparatus. 本発明の第1の実施形態に係る光信号処理装置の正面図である。1 is a front view of an optical signal processing device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る光信号処理装置の斜視図である。1 is a perspective view of an optical signal processing device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る保持部品の単体の斜視図である。FIG. 3 is a perspective view of a single holding component according to the first embodiment of the present invention. 比較例として示すPLCチップの単純積層構造を説明する断面図である。It is sectional drawing explaining the simple laminated structure of the PLC chip shown as a comparative example. 本発明の実施形態1の実装工程の一部を示す斜視図である。It is a perspective view which shows a part of mounting process of Embodiment 1 of this invention. 本発明の実施形態1の実装工程の一部を示す他の例の斜視図である。It is a perspective view of the other example which shows a part of mounting process of Embodiment 1 of this invention. 本発明の実施形態1の実装工程において、保持部品の溝とPLCチップとの接合部を拡大した正面図である。In the mounting process of Embodiment 1 of this invention, it is the front view to which the junction part of the groove | channel of a holding component and a PLC chip was expanded. 本発明の実施形態1の実装工程において、空間側への光入出力端面に反射防止膜および補強板を形成した例を示す正面図である。In the mounting process of Embodiment 1 of this invention, it is a front view which shows the example which formed the antireflection film and the reinforcement board in the light input / output end surface to the space side. 本発明の実施形態1において、複数のPLCチップを積層配置した光信号処理装置の保持部品の溝におけるY−Z断面図である。In Embodiment 1 of this invention, it is YZ sectional drawing in the groove | channel of the holding | maintenance component of the optical signal processing apparatus which laminated | stacked the several PLC chip | tip. 本発明の実施形態1の他の例において、複数のPLCチップを積層配置した光信号処理装置の保持部品の溝におけるY−Z断面図である。In other examples of Embodiment 1 of the present invention, it is a YZ sectional view in a slot of holding parts of an optical signal processing device which laminated a plurality of PLC chips. 本発明の実施形態1の他の例において、複数のPLCチップを積層配置した光信号処理装置の保持部品の溝におけるY−Z断面図である。In other examples of Embodiment 1 of the present invention, it is a YZ sectional view in a slot of holding parts of an optical signal processing device which laminated a plurality of PLC chips. 本発明の第2の実施形態に係るPLCチップのX−Y断面図である。It is XY sectional drawing of the PLC chip which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る光信号処理装置の正面図である。It is a front view of the optical signal processing apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る光信号処理装置の部分斜視図である。It is a fragmentary perspective view of the optical signal processing apparatus which concerns on the 2nd Embodiment of this invention. 本発明の実施形態2の光信号処理装置の実装工程の例を示す正面図である。It is a front view which shows the example of the mounting process of the optical signal processing apparatus of Embodiment 2 of this invention. 本発明の実施形態2の光信号処理装置の実装工程の他の例を示す正面図である。It is a front view which shows the other example of the mounting process of the optical signal processing apparatus of Embodiment 2 of this invention. 本発明の実施形態3の光信号処理装置の実装例を示す正面図である。It is a front view which shows the example of mounting of the optical signal processing apparatus of Embodiment 3 of this invention. 本発明の実施形態3の光信号処理装置のPLCチップの基板の厚みと撓み量の関係を計算した例を示す図である。It is a figure which shows the example which calculated the relationship between the thickness of the board | substrate of the PLC chip | tip of the optical signal processing apparatus of Embodiment 3 of this invention, and bending amount. 本発明の実施形態4の光信号処理装置のPLCチップの斜視図である。It is a perspective view of the PLC chip | tip of the optical signal processing apparatus of Embodiment 4 of this invention. 本発明の実施形態4の光信号処理装置の実装例の斜視図である。It is a perspective view of the mounting example of the optical signal processing apparatus of Embodiment 4 of this invention.

本発明の実施形態においては、光信号処理装置を構成するPLCチップとして、シリコン(Si)基板上に形成されたガラス薄膜の平面光波回路(PLC)を例に説明するが、PLCチップ内に光導波路などの光回路を有する構造で、それらが一体化された構造であれば、これに限らない。例えば、基板や導波路として、石英ガラスのほか、有機物からなるポリマーや、Si、インジウムリン(InP)等の半導体あるいは化合物半導体導波路、リチウムナイトライド(LN)等の誘電体を用いてもよい。   In the embodiment of the present invention, a planar lightwave circuit (PLC) of a glass thin film formed on a silicon (Si) substrate will be described as an example of a PLC chip constituting an optical signal processing device. The structure is not limited to this as long as the structure has an optical circuit such as a waveguide and is an integrated structure. For example, as a substrate or a waveguide, in addition to quartz glass, an organic polymer, a semiconductor such as Si or indium phosphide (InP), a compound semiconductor waveguide, or a dielectric such as lithium nitride (LN) may be used. .

また、PLCの光導波路層には、コアとクラッドが形成されており、信号を処理するための各種回路が搭載されているが、本発明の解決すべき課題からして当然、本発明の形態はPLCの回路構成や回路の機能によらない。また、PLCには保持部品の溝に当たる部分を避けるように適切な光回路が形成されているが、上述のとおり、回路の構成によるものでないため、説明の簡略化のため、以下の図面では省略している。   In addition, a core and a clad are formed on the optical waveguide layer of the PLC, and various circuits for processing signals are mounted. Of course, from the problem to be solved by the present invention, the embodiment of the present invention Does not depend on the circuit configuration or circuit function of the PLC. In addition, an appropriate optical circuit is formed on the PLC so as to avoid a portion that contacts the groove of the holding component. However, as described above, it is not based on the circuit configuration, and is omitted in the following drawings for the sake of simplicity of explanation. doing.

以下、本発明の実施の形態について、詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

(第1の実施形態)
図2、図3に、本発明の第1の実施形態に係る光信号処理装置を示す。
(First embodiment)
2 and 3 show an optical signal processing apparatus according to the first embodiment of the present invention.

本発明の実施形態1において光信号処理装置は、長方形板状で同形同大の複数の光導波路(PLC)チップを、PLCチップ保持用の溝を有する2枚の保持部品により台座上に挟持し、積層して一体化した構成であって、図2にPLCチップのZ軸方向(空間光学系側)から見た正面図を示し、図3に斜視図を示す。   In the first embodiment of the present invention, an optical signal processing apparatus sandwiches a plurality of optical waveguide (PLC) chips of the same shape and size with a rectangular plate shape on a pedestal by two holding parts having grooves for holding the PLC chip. FIG. 2 shows a front view as seen from the Z-axis direction (space optical system side) of the PLC chip, and FIG. 3 shows a perspective view.

図2にあるように、代表例として説明する最上部のPLCチップ100は、長方形板状のSi基板101上に堆積された薄膜ガラスからなる光導波路層102が形成されている。本発明の光信号処理装置としての実装時には、PLCチップはすべて、光導波路層102が形成された面がSi基板101の下(台座30側)になる向きに設置されている。   As shown in FIG. 2, the uppermost PLC chip 100 described as a representative example has an optical waveguide layer 102 made of thin film glass deposited on a rectangular Si substrate 101. When mounted as the optical signal processing device of the present invention, all the PLC chips are installed in such a direction that the surface on which the optical waveguide layer 102 is formed is below the Si substrate 101 (on the pedestal 30 side).

PLCチップ100の光導波路層102には、光信号が伝搬、入出力する中心となるコア103と、その周囲にクラッドが形成されており、前述の様にPLCチップの空間光学系側端面において光信号が入出力するコア103の、X−Y面内方向のアライメントが特に重要である。   The optical waveguide layer 102 of the PLC chip 100 is formed with a core 103 that is a center for propagation and input / output of an optical signal, and a cladding around the core 103. As described above, light is emitted from the end surface on the side of the spatial optical system of the PLC chip. The alignment in the XY plane direction of the core 103 through which signals are input / output is particularly important.

PLCチップ100は、台座30の上面の両脇に板面を対向して立設された2枚の直方体または板形状の保持部品10、20に挟まれて、それぞれの保持部品の対向面に形成された溝11,溝21によってチップの幅方向両端部が挟持されて、積層して搭載されている。   The PLC chip 100 is sandwiched between two rectangular parallelepiped or plate-shaped holding parts 10 and 20 that are erected on both sides of the upper surface of the pedestal 30 so as to face each other, and is formed on the opposing surface of each holding part. The both ends of the chip in the width direction are sandwiched by the grooves 11 and 21 and are stacked and mounted.

なお、説明および図面には、PLCチップ100とそれに対応する溝11,21について代表して説明するが、複数個の他のPLCチップ100’、・・・、100’’も基本、PLC100と同形同大であり、2つの保持部品10、20の形状、大きさとそれに対応する溝11’、・・・、11’’および溝21’、・・・、21’’についても同様である。   In the description and drawings, the PLC chip 100 and the corresponding grooves 11 and 21 will be described as representative, but a plurality of other PLC chips 100 ′,..., 100 ″ are basically the same as the PLC 100. The same holds true for the shape and size of the two holding parts 10 and 20, and the corresponding grooves 11 ′,..., 11 ″ and grooves 21 ′,.

2つの溝11および21の溝幅は、PLCチップ100の基板101及び光導波路層102を含む全体のチップ厚さよりも大きく形成されている。これらの溝は、図3に示すように、長手方向(Z軸方向)に沿って形成され、かつY軸方向に複数個形成されており、複数のPLCチップは、その幅方向(X方向)の両端部が長手方向に沿って対向する2枚の保持部品の対向する各溝によって保持され、積み重ねられて搭載されて光信号処理装置を構成している。   The groove widths of the two grooves 11 and 21 are formed larger than the entire chip thickness including the substrate 101 and the optical waveguide layer 102 of the PLC chip 100. As shown in FIG. 3, these grooves are formed along the longitudinal direction (Z-axis direction) and a plurality of grooves are formed in the Y-axis direction. The plurality of PLC chips are arranged in the width direction (X direction). Both end portions of the optical signal processing device are held by the opposing grooves of the two holding components facing each other along the longitudinal direction, and are stacked and mounted to constitute an optical signal processing device.

なお、図3の光信号処理装置のPLCチップ奥行き方向(Z軸方向奥行き側)に見える光ファイバアレイ300は、光信号処理装置の入出力ポートに光信号を入出力する複数の光ファイバを平面状に束ねたものである。   The optical fiber array 300 that can be seen in the PLC chip depth direction (Z-axis direction depth side) of the optical signal processing device of FIG. 3 has a plurality of optical fibers that input and output optical signals to the input / output ports of the optical signal processing device. It is bundled in a shape.

(保持部品)
図4に、溝11を有する保持部品10の単体の斜視図を示す。保持部品10は、直方体または板状のガラス基板からなり、フォトリソグラフィとエッチング処理によって、板面上に所定のパターンに複数の溝11、11’、・・・、11’’が形成されており、その溝幅、溝深さ、および溝の間隔がリソグラフィ精度で精密に制御されている。溝のある面で対向する保持部品20も同様の構成である。
(Holding parts)
FIG. 4 shows a perspective view of a single piece of the holding component 10 having the groove 11. The holding component 10 is formed of a rectangular parallelepiped or a plate-like glass substrate, and a plurality of grooves 11, 11 ′,..., 11 ″ are formed in a predetermined pattern on the plate surface by photolithography and etching. The groove width, groove depth, and groove spacing are precisely controlled with lithography accuracy. The holding component 20 facing the grooved surface has the same configuration.

なお、ここでは、保持部品がガラス基板からフォトリソグラフィで形成された例を示したが、同様の高精度な溝を形成する手段であれば、例えば精密機械加工でもかまわない。また、保持部品の材料はガラス基板の例を示したが、Siなどの半導体やポリマー、金属などの基板を用いても良い。   Here, an example is shown in which the holding component is formed from a glass substrate by photolithography, but precision machining may be used as long as it is a means for forming a similar highly accurate groove. Moreover, although the example of the glass substrate was shown as the material of the holding component, a substrate such as a semiconductor such as Si, a polymer, or a metal may be used.

PLCチップの材料としては、前述の通り、種々の材料が適用可能であるが、好ましくは、光導波路層102は石英ガラス、基板101はシリコン(Si)からなることが、導波路の低損失性、長期的な安定性の観点から優れている。この点を考慮すると、保持部品のガラス基板は、PLCチップの基板101と熱膨張係数が近い材料、例えばコーニング社製テンパックスガラスなどを用いることが好ましい。金属を用いる場合は、基板101と熱膨張係数が近いコバールを用いることが好ましい。   As described above, various materials can be used as the material of the PLC chip. Preferably, the optical waveguide layer 102 is made of quartz glass and the substrate 101 is made of silicon (Si). Excellent in terms of long-term stability. Considering this point, it is preferable to use a material having a thermal expansion coefficient close to that of the PLC chip substrate 101, for example, Tempax glass manufactured by Corning, as the glass substrate of the holding component. When using a metal, it is preferable to use Kovar having a thermal expansion coefficient close to that of the substrate 101.

保持部品の溝の形状は図4に示すように矩形に近い物が好ましいが、PLCチップを搭載可能な形状であればこれに限定しない。ただし、溝の側面のうち立設時に台座側となる側の溝側面11aは、保持部品の板面に直角に精密に位置決めされる必要がある。保持部品10及び保持部品20は、図4と同じパターンの溝が形成された大型の基板上から切り出すことで、同一のパターンをもつ基板として複製することが可能であり、溝幅、溝形状、溝の配置がほぼ同一の形状となっている。   The shape of the groove of the holding component is preferably a rectangular shape as shown in FIG. 4, but is not limited to this as long as the PLC chip can be mounted. However, the groove side surface 11a on the side that becomes the pedestal side when standing is required to be precisely positioned at right angles to the plate surface of the holding component. The holding component 10 and the holding component 20 can be duplicated as a substrate having the same pattern by cutting out from a large substrate on which grooves having the same pattern as in FIG. 4 are formed, and the groove width, groove shape, The arrangement of the grooves is almost the same shape.

これを図2、図3に示すように、台座30の上面のX方向両側に、保持部品10と保持部品20の溝のある板面が対向し、溝の深さ方向(図2でX軸方向)と、前記PLCチップ100の厚み方向(図2でY軸方向)が直交するように立設して配置し、溝11および21によって、前記PLCチップ100の両端を挟んで支える役割を持たせている。このとき、PLCチップ100の光導波路層102のある側の面を下向きに配置しているので、溝11および溝21の各々の下側(台座30側)の溝側面11a、21aの一部とPLCチップ100の光導波路層102の表面の一部が接している。   As shown in FIG. 2 and FIG. 3, the grooved plate surfaces of the holding component 10 and the holding component 20 are opposed to both sides in the X direction on the upper surface of the pedestal 30, and the depth direction of the groove (the X axis in FIG. 2). Direction) and the thickness direction of the PLC chip 100 (Y-axis direction in FIG. 2) are arranged upright and have a role of supporting the PLC chip 100 with both ends sandwiched by the grooves 11 and 21. It is At this time, since the surface on the side of the optical waveguide layer 102 of the PLC chip 100 is disposed downward, a part of the groove side surfaces 11a and 21a on the lower side (the pedestal 30 side) of each of the groove 11 and the groove 21 A part of the surface of the optical waveguide layer 102 of the PLC chip 100 is in contact.

一般にバルクの基板101の厚みよりも光導波路層102の厚みは精度よく形成可能なので、このような構成とすることにより本実施形態1においては、各々のPLCチップの入出力コアの配置が、Y軸方向において前記保持部品の溝の位置とPLCチップの光導波路層の厚みによって精密に位置決めされ、Y軸方向のアクティブなアライメントが不要になる、という効果を奏する。   In general, since the thickness of the optical waveguide layer 102 can be formed more accurately than the thickness of the bulk substrate 101, in this embodiment, the arrangement of the input / output cores of each PLC chip is Y In the axial direction, it is precisely positioned by the position of the groove of the holding component and the thickness of the optical waveguide layer of the PLC chip, and there is an effect that active alignment in the Y-axis direction becomes unnecessary.

従来は、各々のPLCチップを把持して、適切な位置になるようアクティブアライメントを行い、Y軸方向に固定位置決めする必要があったが、この工程を大幅に簡易化し、パッシブ実装により、Y軸方向の位置決めを行う事が可能となる。   Conventionally, it has been necessary to hold each PLC chip and perform active alignment so that it is in an appropriate position, and to fix and position it in the Y-axis direction. It is possible to perform direction positioning.

(比較例との対比)
また、比較例として図5に示すPLCチップの単純積層構造のように、保持部品を用いずに、複数のPLCチップを直接搭載、或いはスペーサ、接着剤501等を介して単純に積層配置する方法も考えられる。しかしながら、この比較例の場合は、そのY軸方向のコア間距離は、接合部の実装精度などのほかに、基板101も含めたチップ全体の厚み精度も影響することとなり、基板の厚み101も高精度に制御する必要がある。
(Contrast with comparative example)
Further, as a comparative example, a method of directly mounting a plurality of PLC chips without using holding parts, or simply stacking and arranging them via a spacer, an adhesive 501 or the like, as in a simple stacked structure of PLC chips shown in FIG. Is also possible. However, in the case of this comparative example, the distance between the cores in the Y-axis direction affects the thickness accuracy of the entire chip including the substrate 101 in addition to the mounting accuracy of the joint portion. It is necessary to control with high accuracy.

さらに、特に3つ以上のPLCチップの場合では、比較例のように単純に積層してゆくと、1つ目のPLCチップ100を基準にして、そのY軸方向のコア間距離の誤差が累積していくことになる。すなわち1個目のPLCチップとn個目のPLCチップとのY方向のコア間距離の誤差には、2個目、3個目、・・・、n−1個目の搭載誤差全てが累積されていくことになる。   Furthermore, especially in the case of three or more PLC chips, if the stacking is simply performed as in the comparative example, an error in the distance between the cores in the Y-axis direction is accumulated based on the first PLC chip 100. Will do. That is, the second, the third,..., The (n−1) th mounting error are all accumulated in the error in the inter-core distance between the first PLC chip and the nth PLC chip in the Y direction. It will be done.

本発明の構成を用いることにより、PLCチップの基板101も含めたPLCチップ全体の厚みを考慮することなく、光導波路層102における光導波路層表面からコア位置までの距離のみを考慮すればよい、という第1の効果が得られる。   By using the configuration of the present invention, it is only necessary to consider the distance from the surface of the optical waveguide layer 102 to the core position in the optical waveguide layer 102 without considering the thickness of the entire PLC chip including the substrate 101 of the PLC chip. The first effect is obtained.

一般に、光導波路層102は高精度に積層されており、基板の厚みに比べて、精度良く厚み制御が可能となる。このとき、複数の溝11、11’、・・・、11’’の相対的な位置誤差と、溝幅の誤差も影響することとなるが、本発明では保持部品もリソグラフィにより形成されており、これらの誤差は、リソグラフィ精度で決まるため、無視できるほど小さく出来る。   In general, the optical waveguide layer 102 is laminated with high accuracy, and the thickness can be controlled with higher accuracy than the thickness of the substrate. At this time, the relative positional error of the plurality of grooves 11, 11 ′,..., 11 ″ and the error of the groove width also have an influence, but in the present invention, the holding component is also formed by lithography. Since these errors are determined by lithography accuracy, they can be made small enough to be ignored.

また本発明の構成を用いることにより、Y軸方向のコア間距離について、個別の前述の溝位置と溝幅、光導波路層厚みで決まることから、例えば図5の従来の単純に積層して搭載していく比較例の構成と比べて、誤差が累積することない、という第2の効果も得られる。   Further, by using the configuration of the present invention, the distance between the cores in the Y-axis direction is determined by the individual groove position, groove width, and optical waveguide layer thickness. As compared with the configuration of the comparative example, the second effect that the error does not accumulate is also obtained.

そのため、PLCチップを3個以上の多数、例えば20個積層配置した際も、個別の溝とチップの光導波路層の厚みのみを考慮すればよく、かつこれらは非常に高精度に制御できることから、全てのPLCチップのY軸方向のコア間距離について、高精度に固定した光信号処理装置をパッシブ実装により簡易に提供することが出来る。   Therefore, even when a large number of three or more PLC chips, for example, 20 chips are stacked, it is only necessary to consider the individual groove and the thickness of the optical waveguide layer of the chip, and these can be controlled with very high accuracy. With respect to the distance between the cores in the Y-axis direction of all the PLC chips, an optical signal processing device fixed with high accuracy can be easily provided by passive mounting.

また、光軸(Z軸)周りの回転方向の角度θzの実装精度についても、2つの保持部品の溝の位置関係のみで決まることから、元々同一の高精度パターンの溝が形成された保持部品10,20を用いて台座30の平面に正しく立設固定することにより、複数のチップ同士の相対的なθzの誤差を非常に小さく抑えて、実装することが可能となる。   In addition, the mounting accuracy of the angle θz in the rotation direction around the optical axis (Z axis) is also determined only by the positional relationship between the grooves of the two holding parts, so that the holding parts originally formed with the same high-precision pattern grooves By correctly standing and fixing on the plane of the pedestal 30 using 10 and 20, it is possible to mount the chip while minimizing the relative θz error between the plurality of chips.

以上が、本発明の第1の実施形態における効果であるが、次に、本発明の実装方法を述べる。   The above is the effect of the first embodiment of the present invention. Next, the mounting method of the present invention will be described.

(実施形態1の実装工程)
図6〜図12に本発明の実施形態1の実装工程の例を示す。
(Mounting process of Embodiment 1)
6 to 12 show examples of the mounting process according to the first embodiment of the present invention.

図6に示すように、保持部品10、20は、ガラスなどからなる台座30の上に対向する板面を平行にして垂直に立てるようにして、接着剤601,602により接着固定されている。   As shown in FIG. 6, the holding components 10 and 20 are bonded and fixed with adhesives 601 and 602 so that the opposing plate surfaces are parallel and stand vertically on a pedestal 30 made of glass or the like.

保持部品10,20の厚みが薄く、自立させることが困難な場合は、図6に示すように、別途必要に応じて補強板610,620を用いて、台座とほぼ垂直になるよう立てて接着固定させてもよい。このとき、対向する2枚の保持部品10、20の対向する板面の間の距離は、間に積層配置されるPLCチップのX軸方向長さ、幅よりやや小さく設定し、溝の深さを加えた2枚の保持部品の対向する溝の底面の間の距離は、PLCチップの幅よりやや大きくなるように設定し、平行に配置しておく。   When the holding parts 10 and 20 are thin and difficult to stand on their own, as shown in FIG. 6, the reinforcing plates 610 and 620 are separately used as needed to stand and be almost perpendicular to the base. It may be fixed. At this time, the distance between the opposing plate surfaces of the two holding parts 10 and 20 facing each other is set to be slightly smaller than the length and width in the X-axis direction of the PLC chip stacked between them, and the depth of the groove The distance between the bottom surfaces of the opposing grooves of the two holding parts to which is added is set to be slightly larger than the width of the PLC chip, and are arranged in parallel.

保持部品の平行配置には、必要に応じて図7に示すように、適宜、スペーサ部品700などを用いるか、台座30にZ軸長手方向に平行な2つの切り欠き(溝)701,702を設けるなどすればよい。   For the parallel arrangement of the holding parts, as shown in FIG. 7, a spacer part 700 or the like is used as appropriate, or two notches (grooves) 701 and 702 parallel to the longitudinal direction of the Z-axis are formed on the base 30 as necessary. It may be provided.

その後図8に示すように、各々のPLCチップ100ほかを、光導波路層102の側の表面を台座30側(下側)に向けて、個々挿入させる。このとき、PLCチップ100の自重により、光導波路層102の表面の一部は、前記保持部品10、20の溝11、21の下側(台座側)の溝側面11a、21aと各々接することになる。   Thereafter, as shown in FIG. 8, each of the PLC chips 100 and the like are individually inserted with the surface on the optical waveguide layer 102 side facing the pedestal 30 side (lower side). At this time, due to the weight of the PLC chip 100, a part of the surface of the optical waveguide layer 102 is in contact with the groove side surfaces 11a and 21a on the lower side (pedestal side) of the grooves 11 and 21 of the holding components 10 and 20, respectively. Become.

その後、複数のPLCチップの空間側への光入出力端面(Z方向手前側のX−Y面)が一致するよう、Z方向手前側に平面板などに突き当てた状態で、前記溝と前記PLCチップの間などに接着剤808、809を浸透させる。   Thereafter, in a state where the light input / output end faces (XY planes on the front side in the Z direction) of the plurality of PLC chips coincide with each other in a state of abutting against a flat plate or the like on the front side in the Z direction, Adhesives 808 and 809 are permeated between the PLC chips.

さらに、X軸方向のコア位置に関しては、画像観察などにより、アクティブアライメントとして最適な位置に調整した後に、接着剤を硬化して固定させる。   Further, the core position in the X-axis direction is adjusted to an optimum position as active alignment by image observation or the like, and then the adhesive is cured and fixed.

図8には、保持部品10,20の一部の溝11,21とPLCチップ100との接合部を拡大したZ軸方向から見た正面図を示す。前述の様に接着部は、PLCチップの側面と溝底面の間に接着剤808、809を充填させ、Z軸長手方向に浸透させている。また、接着強度を強固にするために、溝部以外についても外周部或いは、PLCチップ間隙部に適宜接着剤を用いてもよい。   FIG. 8 shows an enlarged front view of the joint between the part of the grooves 11 and 21 of the holding components 10 and 20 and the PLC chip 100 as seen from the Z-axis direction. As described above, the adhesive portion is filled with adhesives 808 and 809 between the side surface of the PLC chip and the bottom surface of the groove, and penetrates in the longitudinal direction of the Z-axis. Moreover, in order to strengthen the adhesive strength, an adhesive may be used as appropriate in the outer peripheral portion or the PLC chip gap portion other than the groove portion.

その後、ビーム光を、空間側へ入出力するPLCチップの光入出力端面(Z方向手前側のX−Y面)には、必要に応じて複数チップの一括研磨処理を施すこともできる。これにより、複数のPLCチップの光入出力端面の、Z方向の相対位置精度を更に高めることが可能である。   Thereafter, a plurality of chips can be subjected to a lapping process on the light input / output end face (XY plane on the front side in the Z direction) of the PLC chip that inputs and outputs the beam light to the space side, if necessary. Thereby, it is possible to further improve the relative positional accuracy in the Z direction of the light input / output end faces of the plurality of PLC chips.

図9に示すように、空間側への光入出力端面には、反射防止膜が形成された薄型ガラス板900などを適宜貼り付けることで、コアから空気へ直接ビームが入出力される際に生じるフレネル反射を防止することが可能である。   As shown in FIG. 9, when a beam is directly input / output from the core to the air, a thin glass plate 900 formed with an antireflection film is appropriately attached to the light input / output end face to the space side. It is possible to prevent the generated Fresnel reflection.

また接着強度の補強として、図9のように、入出力端面のコアがない位置に対して、共通のガラス板などの補強板901、902で、複数のチップと保持部品とを連結させるように接着固定して適宜補強しても良い。   Also, as a reinforcement of the adhesive strength, as shown in FIG. 9, a plurality of chips and holding parts are connected with reinforcing plates 901 and 902 such as a common glass plate at a position where there is no core on the input / output end face. You may reinforce suitably by adhesion fixation.

(光ファイバアレイとの接続部)
前述の図3に示すように、PLCチップには、空間側への光入手力端面の他に、Z軸方向奥行き方向の反対側に、PLCチップと光ファイバアレイ300とを光学的に接続する入出力端、ポートとを備えている。これは、通常のPLCチップ部品と同様に、光ファイバを一体化した光ファイバアレイ300等を各々のPLCチップに接着固定することで実現される。
(Connection with optical fiber array)
As shown in FIG. 3 described above, the PLC chip and the optical fiber array 300 are optically connected to the PLC chip on the side opposite to the depth direction in the Z-axis direction, in addition to the end face for obtaining light to the space side. It has an input / output terminal and a port. This is realized by bonding and fixing an optical fiber array 300 or the like in which optical fibers are integrated to each PLC chip in the same manner as a normal PLC chip component.

予め、各々の光ファイバアレイと各々のPLCチップとが一体化した状態で、チップを保持部品に搭載していくこともできる。或いは、保持部品に搭載後に、各々のPLCチップに光ファイバアレイを接着固定しても良い。   The chips can be mounted on the holding component in advance in a state where each optical fiber array and each PLC chip are integrated. Alternatively, the optical fiber array may be bonded and fixed to each PLC chip after being mounted on the holding component.

その際は、各々のPLCチップに接続される光ファイバアレイ同士が干渉しないように、光ファイバアレイを適切に配置する。干渉を避ける手段しては、PLCチップに切り欠きを設ける方法などがある。   In that case, the optical fiber arrays are appropriately arranged so that the optical fiber arrays connected to the respective PLC chips do not interfere with each other. As a means for avoiding interference, there is a method of providing a cutout in the PLC chip.

或いは、PLCチップの光ファイバアレイを接続する端面は、保持部品と干渉しない領域であれば、同一面上に限らない。すなわち、保持部品のZ軸方向の長さをPLCチップのZ軸方向の長さよりも短く設定し、PLCチップのX軸方向の端面(側面、Y−Z面)を露出した状態として、1つのPLCチップに対して2つ以上のファイバアレイ接続端面を設け、そのうちの2つはそれぞれPLCチップの相対する端面(側面)方向に配置しても良い。また、光ファイバアレイ自体を複数の光ファイバを2次元配置した状態で作成しておき、一括に複数のPLCチップと接続させても良い。   Alternatively, the end face to which the optical fiber array of the PLC chip is connected is not limited to the same plane as long as it does not interfere with the holding component. That is, the length of the holding component in the Z-axis direction is set to be shorter than the length of the PLC chip in the Z-axis direction, and the end face (side surface, YZ plane) of the PLC chip in the X-axis direction is exposed. Two or more fiber array connection end faces may be provided for the PLC chip, and two of them may be arranged in the direction of the end face (side face) opposite to the PLC chip. Alternatively, the optical fiber array itself may be created in a state where a plurality of optical fibers are two-dimensionally arranged, and may be connected to a plurality of PLC chips in a lump.

以上のような手順で、本実施形態の構成を実装・製造することが可能であり、従来図1で用いていたようなMEMSスイッチとの組合せによるスイッチ機能等を実現することが可能である。   With the above procedure, the configuration of the present embodiment can be mounted and manufactured, and a switch function or the like by combining with the MEMS switch as used in FIG. 1 can be realized.

(PLCチップの方向)
なお、本実施形態では、全てのPLCチップの基板面がほぼ平行、すなわち各PLCチップの基板面のZ軸周りの角度方向θzの相対角度Δθzがほぼ0となるように配置しているが、保持部品10と20を同一基板から切り出さずに、別部品から、別の溝位置となるように配置することで、各々のΔθzを0以外の任意の角度に設定することも可能である。以降の実施形態の説明でも同様である。
(PLC chip direction)
In the present embodiment, the substrate surfaces of all the PLC chips are arranged substantially in parallel, that is, the relative angle Δθz of the angle direction θz around the Z-axis of the substrate surface of each PLC chip is substantially 0. It is also possible to set each Δθz to an arbitrary angle other than 0 by arranging the holding parts 10 and 20 so as to be in different groove positions from different parts without cutting out from the same substrate. The same applies to the following embodiments.

なお、複数のPLCチップのX軸周りの回転角度方向θxに関しては、保持部品上の溝11、21のパターン次第で任意に決定できる。例えば、図4のように、溝11と溝11’、溝11’’などを平行に作製することで、各チップのθxの相対角度はゼロに設定できる。   The rotation angle direction θx around the X axis of the plurality of PLC chips can be arbitrarily determined depending on the pattern of the grooves 11 and 21 on the holding component. For example, as shown in FIG. 4, the relative angle of θx of each chip can be set to zero by forming the grooves 11, the grooves 11 ′, and the grooves 11 ″ in parallel.

図10に複数のPLCチップを積層配置した際の、光信号処理装置の保持部品の溝部分におけるX軸に垂直なY−Z断面図(側面)を示す。図のように、(1)各々のPLCチップの空間への光入出力端面を同一面にそろえ、または平行にし、(2)PLCチップの基板面の傾きθx(X軸周りの回転角度)の相対角度はゼロとすることで、全てのPLCチップから入出力される光ビームを平行にするこができる。   FIG. 10 shows a YZ cross-sectional view (side surface) perpendicular to the X axis in the groove portion of the holding component of the optical signal processing device when a plurality of PLC chips are stacked and arranged. As shown in the figure, (1) the light input / output end faces to the space of each PLC chip are aligned or parallel to each other, and (2) the inclination θx (rotation angle around the X axis) of the PLC chip substrate surface By setting the relative angle to zero, the light beams input and output from all the PLC chips can be made parallel.

この場合、保持部品の溝に沿った方向がすべて平行となること、およびPLCチップの空間への光入出力端面とPLCチップの基板面のなす角は、必ずしも直角である必要は無いことに留意されたい。   In this case, it is noted that the directions along the grooves of the holding parts are all parallel, and that the angle formed between the light input / output end face to the space of the PLC chip and the substrate surface of the PLC chip is not necessarily a right angle. I want to be.

一方、図11のように、(1)各々のPLCチップの入出力端面を、それぞれのPLCチップで基板面に対して直角以外も含む所定の角度に異ならせて形成することで、各々のPLCチップから、X軸周りの回転角度方向θxに対して任意の相対角度で、ビームを出力させることが可能である。   On the other hand, as shown in FIG. 11, (1) the input / output end faces of each PLC chip are formed at different angles including a right angle other than a right angle with respect to the substrate surface by each PLC chip. It is possible to output the beam from the chip at an arbitrary relative angle with respect to the rotation angle direction θx around the X axis.

また、同様に図12のように、(2)θxの相対角度を所定の範囲になるように、予め保持部品の溝の方向を形成して配置すると、各々のPLCチップから、X軸周りの回転角度方向θxに対して任意の相対角度で、ビームを出力させることが可能である。
特に、図12のように空間側の左端で、各ビームが1点に集光するように溝の方向を配置する、すなわち溝に沿った方向の延長線がすべて一点で交わるように構成することで、例えば実効的な焦点距離を短くして空間光学系を小型化することが可能になるなど、空間光学系の光学レイアウト上の様々な利点を奏することが可能となる。また、図では、各々のチップと保持部品の端面が面一になっていない例を示しているが、前述のようにAR板などの実装のために適宜、端面一括研磨を施すなどして、各々のチップと保持部品の端面をそろえてもよい。
Similarly, as shown in FIG. 12, (2) if the groove direction of the holding component is formed in advance so that the relative angle of θx falls within a predetermined range, each PLC chip is arranged around the X axis. It is possible to output the beam at an arbitrary relative angle with respect to the rotation angle direction θx.
In particular, as shown in FIG. 12, at the left end on the space side, the direction of the groove is arranged so that each beam is focused at one point, that is, the extension lines in the direction along the groove all intersect at one point. Thus, various advantages in the optical layout of the spatial optical system can be obtained, for example, the spatial optical system can be reduced in size by reducing the effective focal length. In addition, the figure shows an example in which the end surfaces of the respective chips and the holding parts are not flush with each other. You may align the end surface of each chip | tip and holding components.

(第2の実施形態)
図13は本発明の第2の実施形態に係る、PLC(光導波路)チップ1300のX−Y断面図であり、図14は本発明の第2の実施形態に係る複数の光導波路チップを実装した光信号処理装置であって、溝を有する保持部品10,20により挟持され、積層して一体化されたPLCチップのZ軸方向から見た正面図であり、図15は、その搭載部を部分的に拡大した斜視図である。
(Second Embodiment)
FIG. 13 is an XY sectional view of a PLC (optical waveguide) chip 1300 according to the second embodiment of the present invention, and FIG. 14 is mounted with a plurality of optical waveguide chips according to the second embodiment of the present invention. FIG. 15 is a front view of a PLC chip sandwiched by the holding parts 10 and 20 having a groove and stacked and integrated, as viewed from the Z-axis direction. FIG. It is the perspective view which expanded partially.

図13の実施形態2のPLCチップ1300の断面図では、実施形態1と同様にコア103を含む光導波路層102が基板101上に形成されているが、光信号処理装置として実装されるときの向きに合わせ、光導波路層102が下になるように記載している。   In the cross-sectional view of the PLC chip 1300 of the second embodiment in FIG. 13, the optical waveguide layer 102 including the core 103 is formed on the substrate 101 as in the first embodiment, but when the optical chip is mounted as an optical signal processing device. According to the direction, the optical waveguide layer 102 is described below.

図13にしめす実施形態2のPLCチップ1300の、実施形態1のPLCチップ100との相違点は、PLCチップ1300では基板101のX軸方向(幅方向)の両端において、薄膜ガラスからなる光導波路層102が所定の幅で除去されており、基板101が剥き出しになっている点である。   The difference between the PLC chip 1300 of the second embodiment shown in FIG. 13 and the PLC chip 100 of the first embodiment is that the PLC chip 1300 is an optical waveguide made of thin film glass at both ends in the X-axis direction (width direction) of the substrate 101. The layer 102 is removed with a predetermined width, and the substrate 101 is exposed.

図13で点線で示すこの導波路層除去部1301a、1301bは、PLCチップ1300の基板101のX軸方向の両端であって光回路パターンがない場所に、保持部品の溝の深さよりも少ない幅で、フォトリソグラフィと化学エッチングにより形成されており、かつ上記導波路層除去部1301a、1301bは、チップ長手方向(Z軸方向)に貫通するように、形成されている。   The waveguide layer removing portions 1301a and 1301b indicated by dotted lines in FIG. 13 have a width that is smaller than the depth of the groove of the holding component at both ends in the X-axis direction of the substrate 101 of the PLC chip 1300 and where there is no optical circuit pattern. The waveguide layer removal portions 1301a and 1301b are formed so as to penetrate in the chip longitudinal direction (Z-axis direction).

この導波路層除去部1301a、1301bによって、PLCチップ1300の基板101の一部は基板がむき出しとなって基板むき出し面1302a、1302bを形成しており、この導波路層除去部1301a、1301bに隣接する光導波路層102の側面は、導波路層側面1303a、1303bを形成している。   By these waveguide layer removing portions 1301a and 1301b, a part of the substrate 101 of the PLC chip 1300 is exposed to form substrate exposed surfaces 1302a and 1302b, which are adjacent to the waveguide layer removing portions 1301a and 1301b. Side surfaces of the optical waveguide layer 102 to be formed form waveguide layer side surfaces 1303a and 1303b.

図14の正面図に示すように、保持部品10,20は、実施形態1と同様の部品からなり、台座30の上に、溝11,21のある板面を平行に対向して立設され、保持部品の各々の対向する溝11,21に各々のPLCチップ1300が挟持されて積層されて搭載されている。   As shown in the front view of FIG. 14, the holding parts 10 and 20 are made of the same parts as in the first embodiment, and are erected on the pedestal 30 with the plate surfaces having the grooves 11 and 21 facing each other in parallel. Each PLC chip 1300 is sandwiched and mounted in the opposing grooves 11 and 21 of the holding component.

このとき図14に示すように、PLCチップ1300の導波路層側が下に搭載されるため、Y方向では保持部品の溝11,21の下側(台座側)側面11a、21aの一部と、PLCチップ1300の表面となる前記基板むき出し面1302a、1302bの一部が接している。   At this time, as shown in FIG. 14, since the waveguide layer side of the PLC chip 1300 is mounted below, in the Y direction, a part of the lower (pedestal side) side surfaces 11a and 21a of the grooves 11 and 21 of the holding component, Part of the substrate exposed surfaces 1302a and 1302b which are the surface of the PLC chip 1300 are in contact with each other.

そして、X方向では、光導波路層102の導波路層除去部に隣接する側面の少なくとも一方(例えば導波路層側面1303b)は、少なくともいずれか一方の保持部品の溝に隣接する対向板面(例えば21b)の一部と接する構造となっている。   In the X direction, at least one of the side surfaces (for example, the waveguide layer side surface 1303b) adjacent to the waveguide layer removing portion of the optical waveguide layer 102 is at least one opposing plate surface (for example, the groove of the holding component) 21b) is in contact with a part.

図14の正面図および図15の部分斜視図に示すように、左右の保持部品10,20の対向する溝11,21に幅方向端部が収容・挟持されたPLCチップ1300は、全体としてX方向右側に寄って位置しており、右側の保持部品20の溝21に隣接する対向板面の一部21bとPLCチップの導波路層側面1303bは接しているのに対し、左の保持部品10との間には隙間があることに注目されたい。   As shown in the front view of FIG. 14 and the partial perspective view of FIG. 15, the PLC chip 1300 having the width direction end portions accommodated and sandwiched in the opposing grooves 11 and 21 of the left and right holding parts 10 and 20 is generally X The part 21b of the opposing plate surface adjacent to the groove 21 of the right holding component 20 and the waveguide layer side surface 1303b of the PLC chip are in contact with each other, while the left holding component 10 is located. Note that there is a gap between them.

このような構造とすることで、パッシブ実装する上で、以下の2点の顕著な効果を奏する。
(1)PLCチップの入出力部のコア位置の厚み方向(Y方向)の精度については、第1の実施形態と同じく、誤差が累積することなく、各々の溝の位置誤差と幅誤差、光導波路層の厚み誤差で決まる。さらに、光導波路層の厚み誤差については、第1の実施形態では、光導波路層の表面からコア位置までの距離で決まっていたのに対して、第2の実施形態では、剥き出しになった基板の表面からコア位置までの距離で決まることとなる。
With such a structure, the following two remarkable effects can be obtained in passive mounting.
(1) As for the accuracy in the thickness direction (Y direction) of the core position of the input / output part of the PLC chip, as in the first embodiment, the error does not accumulate, the position error and width error of each groove, and the optical It is determined by the thickness error of the waveguide layer. Further, the thickness error of the optical waveguide layer is determined by the distance from the surface of the optical waveguide layer to the core position in the first embodiment, whereas in the second embodiment, the exposed substrate is exposed. It is determined by the distance from the surface of the core to the core position.

光導波路層は、基板表面から、アンダークラッド層、コア層、オーバークラッド層の順で形成されていき、精密にその厚みが制御されているが、このプロセスの順序の観点で、アンダークラッド層からコア層までの距離の方が、前段階のプロセスで形成される分、コア層からオーバークラッド層表面までの距離に比べて、より精密に厚み精度が担保されている。これにより、本実施形態2の構造では、実施形態1よりも更なる高精度で、コア位置の厚み方向(Y軸方向)の位置決め制御がパッシブアライメントで実現されている。
(2)また、前述の実施形態1においてはX方向の位置決め制御はアクティブアライメントであったが、本実施形態2では、各々のPLCチップの光導波路層の除去部に接する側面が、少なくともいずれか一方の保持部品の溝に隣接する対向板面の一部と接することにより、全てのチップが除去部の導波路層側面を基準にX軸方向に保持部品に突き当てられた構成とすることができ、コア位置の面内方向(X軸方向)の位置決めについても、光学的に調心することなく、パッシブに実装することが可能である。
The optical waveguide layer is formed from the substrate surface in the order of the under cladding layer, the core layer, and the over cladding layer, and the thickness thereof is precisely controlled. Since the distance to the core layer is formed by the previous process, the thickness accuracy is ensured more precisely than the distance from the core layer to the surface of the over clad layer. Thereby, in the structure of the second embodiment, the positioning control in the thickness direction (Y-axis direction) of the core position is realized by passive alignment with higher accuracy than in the first embodiment.
(2) In the first embodiment, the positioning control in the X direction is active alignment. However, in the second embodiment, at least one of the side surfaces in contact with the removed portion of the optical waveguide layer of each PLC chip is at least one of them. By making contact with a part of the opposing plate surface adjacent to the groove of one holding component, all chips may be abutted against the holding component in the X-axis direction with respect to the waveguide layer side surface of the removal portion. In addition, positioning in the in-plane direction (X-axis direction) of the core position can be passively mounted without optical alignment.

このとき、PLCチップの光導波路層側面とコア位置までの距離が、X方向の実装精度に影響することとなるが、前述のように、PLCチップの光導波路層の除去位置および除去幅は、フォトリソグラフィにより形成されるため、非常に高精度にパターニングされており、結果、X軸方向についても高い実装精度が実現されている。   At this time, the distance from the side surface of the optical waveguide layer of the PLC chip to the core position affects the mounting accuracy in the X direction. As described above, the removal position and the removal width of the optical waveguide layer of the PLC chip are as follows. Since it is formed by photolithography, it is patterned with very high accuracy, and as a result, high mounting accuracy is realized also in the X-axis direction.

(実施形態2の実装工程)
実施形態2の実装方法は、基本的には第1の実施形態と同様の手順で実現されるが、全てのPLCチップにおいて、Y方向では保持部品の溝の下側の側面とPLCチップの前記光導波路層が除去されてむき出しとなった基板上面が接して、かつX方向では光導波路層の側面1303bと保持部品の溝に隣接する対向板面の一部分(21b)が接するようにする必要がある。
(Mounting process of Embodiment 2)
The mounting method of the second embodiment is basically realized by the same procedure as that of the first embodiment. However, in all the PLC chips, in the Y direction, the side surface below the groove of the holding component and the above-described PLC chip. It is necessary that the substrate upper surface exposed by removing the optical waveguide layer is in contact with the side surface 1303b of the optical waveguide layer and a part (21b) of the opposing plate surface adjacent to the groove of the holding component in the X direction. is there.

このために、実装時にPLCチップを溝に全て装着後、接着剤などで固定する前に装置全体を一旦、例えば右斜め45°程度に傾けてPLCチップの自重を利かすことによって、全てのPLCチップを1回の操作で、XY方向に同時に位置あわせをすることができる。   For this reason, after mounting all the PLC chips in the grooves at the time of mounting, before fixing them with an adhesive or the like, the entire apparatus is temporarily tilted to, for example, about 45 ° diagonally to take advantage of the weight of the PLC chips. Can be simultaneously aligned in the XY directions by a single operation.

更に図16のように、このような装置全体を傾ける位置あわせとは別に、あるいはこれに加えて、最初にいずれか一方の保持部品を台座上に固定し(例えば、右側の保持部品20を接着剤1601で台座30に固定する)、ついでもう一方の保持部品(例えば、左側の保持部品10)を台座30上で固定せず、平行にスライド可能な構造として仮止めし、この状態でPLCチップ1300ほかを搭載した後に、仮止めした左側の保持部品10をX軸方向に右に押圧して台座面上で平行移動させてスライドさせ、PLCチップの導波路層側面1303a、1303bと保持部品10、20の溝に隣接する板面の一部11b、21bとを押し当てた後に、保持部品10および各PLCチップを固定させるなどの方法をとることができる。   Further, as shown in FIG. 16, in addition to or in addition to the positioning for tilting the entire apparatus, first, one of the holding parts is first fixed on the base (for example, the right holding part 20 is bonded). The other holding part (for example, the left holding part 10) is not fixed on the pedestal 30, but temporarily fixed as a structure that can be slid in parallel. In this state, the PLC chip is fixed. After mounting 1300 and the like, the temporarily held left holding component 10 is pressed to the right in the X-axis direction, translated on the pedestal surface and slid, and the PLC chip waveguide layer side surfaces 1303a and 1303b and the holding component 10 are mounted. , 20 can be used, such as fixing the holding component 10 and each PLC chip after pressing a portion 11b, 21b of the plate surface adjacent to the groove.

また、或いは、図17のように、一方ないし両方の保持部品を接着剤で台座30に固定した状態でPLCチップ1300を搭載後、さらに、例えば左側の保持部品10の溝11の底部に設けられた貫通穴を介して、押圧用部品1700によって搭載されたPLCチップ1300を右に向けて押圧し、PLCチップの導波路層側面1303bと保持部品20の面21bを、接触して突き当てた状態で、接着剤などで固定させてもよい。   Alternatively, as shown in FIG. 17, after the PLC chip 1300 is mounted in a state where one or both of the holding parts are fixed to the pedestal 30 with an adhesive, it is further provided, for example, at the bottom of the groove 11 of the left holding part 10. The PLC chip 1300 mounted by the pressing component 1700 is pressed to the right through the through-hole, and the waveguide layer side surface 1303b of the PLC chip and the surface 21b of the holding component 20 are in contact with each other. Then, it may be fixed with an adhesive or the like.

(第3の実施形態)
図18は本発明の第3の実施形態に係る、複数の光導波路チップが搭載された光信号処理装置である。この実施形態3では、各々のPLCチップの基板が薄型化されており、実施形態1,2よりも多数のPLCチップ1800が、左右の溝を有する保持部品10,20により挟持され、積層して一体化して光信号処理装置を構成している。図18はそのPLCチップのZ軸方向から見た正面図である。
(Third embodiment)
FIG. 18 shows an optical signal processing apparatus on which a plurality of optical waveguide chips are mounted according to the third embodiment of the present invention. In the third embodiment, the substrate of each PLC chip is thinned, and a larger number of PLC chips 1800 than those in the first and second embodiments are sandwiched and held by holding parts 10 and 20 having left and right grooves. The optical signal processing device is configured integrally. FIG. 18 is a front view of the PLC chip viewed from the Z-axis direction.

本実施形態3のPLCチップ1800は、基板101が薄くなっていることを除けば、図13の第2の実施形態のPLCチップ1300と同様な、幅方向の両端に導波路層除去部を有するPLCチップである。通常のPLCチップの基板は1mm程度の厚みがあるが、このまま、第1、第2の実施形態に従ってPLCチップを多数、積層配置していくと、全体の光信号処理装置としての厚み方向(Y軸方向)の全長が大きくなる。   The PLC chip 1800 of the third embodiment has waveguide layer removal portions at both ends in the width direction, similar to the PLC chip 1300 of the second embodiment of FIG. 13, except that the substrate 101 is thin. PLC chip. A normal PLC chip substrate has a thickness of about 1 mm. However, if a large number of PLC chips are stacked according to the first and second embodiments, the thickness direction (Y The total axial length is increased.

しかし、本実施形態3の構成に依れば、PLCチップ1800の基板方向の厚みは研磨或いは、エッチング処理により、薄型化されており、0.3mm以下となっている。これにより、積層するチップ数を増やしていった場合でも、Y軸方向の厚み、高さを抑制することが出来、全体として小型の光信号処理装置を実現する事が可能となる、という効果を奏する。   However, according to the configuration of the third embodiment, the thickness of the PLC chip 1800 in the substrate direction is reduced by polishing or etching, and is 0.3 mm or less. As a result, even when the number of stacked chips is increased, the thickness and height in the Y-axis direction can be suppressed, and it is possible to realize a small-sized optical signal processing device as a whole. Play.

また、本発明の構成であれば、前述のように基板厚み自体の精度は、コア位置のY軸の相対実装位置精度に依存しないため、基板薄型化の際に、精度を厳密に気にすることなく、簡易に薄型化を実現する事が出来る。但し、本実施形態3では、PLCチップの基板薄型化による反りの増加を考慮する必要がある。   Further, according to the configuration of the present invention, as described above, the accuracy of the substrate thickness itself does not depend on the relative mounting position accuracy of the Y-axis of the core position. Without any problem, it can be easily reduced in thickness. However, in the third embodiment, it is necessary to consider an increase in warpage due to the thinner substrate of the PLC chip.

一般に、基板の上に薄膜が堆積された場合、各々に圧縮、または引張り応力が加わり、結果として反りが生じる。圧縮(引張り)応力の値をσとし、基板の厚みをt1、薄膜の厚みをt2、基板のヤング率とポアソン比をそれぞれE,νと書くと、円形基板の曲率半径Rは近似的に下記式(1)で表せる
R=E×t1 2/(6×(1−ν)×σ×t2) ・・・式(1)
Generally, when a thin film is deposited on a substrate, a compressive or tensile stress is applied to each, resulting in warping. If the value of compressive (tensile) stress is σ, the thickness of the substrate is t 1 , the thickness of the thin film is t 2 , and the Young's modulus and Poisson's ratio of the substrate are E and ν, respectively, the radius of curvature R of the circular substrate is approximate. Can be expressed by the following formula (1): R = E × t 1 2 / (6 × (1−ν) × σ × t 2 ) (1)

すなわち、曲率半径Rは基板厚みt1の2乗に比例し、基板厚みt1が小さくなると曲率半径Rが小さく、すなわち反りが大きくなる。反りが大きすぎると、空間光学系での制約が生じるほか、ハンドリングが困難になる。 That is, the curvature radius R is proportional to the square of the substrate thickness t 1, when the substrate thickness t 1 is smaller curvature radius R is small, i.e., warpage becomes large. If the warpage is too large, restrictions in the spatial optical system occur, and handling becomes difficult.

例えば図19に、実際に幅20mmのPLCチップでシリコンから成る基板の、厚みとチップ撓み量(反りによって生じる最大高さと最小高さの差)の関係を、上記式により計算した例を示す。   For example, FIG. 19 shows an example in which the relationship between the thickness and the amount of chip deflection (difference between the maximum height and the minimum height caused by warpage) of a substrate made of silicon with a PLC chip having a width of 20 mm is calculated by the above formula.

図19によれば基板厚みが0.1mm以下となると、10μm以上の反りが生じることとなるため、この場合の基板厚みは0.1mm以上、好ましくは0.3mm以上は確保することが好ましい。これらの値は、実際には基板材料や応力により異なるため、基板厚みは上記反りの影響を考慮して、適宜の厚みに設定する。   According to FIG. 19, since the warp of 10 μm or more occurs when the substrate thickness is 0.1 mm or less, it is preferable that the substrate thickness in this case is 0.1 mm or more, preferably 0.3 mm or more. Since these values actually vary depending on the substrate material and stress, the substrate thickness is set to an appropriate thickness in consideration of the influence of the warp.

(第4の実施形態)
図20は本発明の第4の実施形態に係るPLC(光導波路)チップ2000の斜視図であり、図21は第4の実施形態に係る複数の光導波路チップが搭載された光信号処理装置の斜視図であり、溝を有する保持部品10,20により、積層して一体化したPLCチップ2000が搭載されている。
(Fourth embodiment)
FIG. 20 is a perspective view of a PLC (optical waveguide) chip 2000 according to the fourth embodiment of the present invention, and FIG. 21 is an optical signal processing apparatus on which a plurality of optical waveguide chips according to the fourth embodiment is mounted. It is a perspective view, and a PLC chip 2000 that is laminated and integrated is mounted by holding parts 10 and 20 having grooves.

図20に示す実施形態4のPLCチップ2000は、実施形態1のPLCチップ100と基本的には同様であって、実施形態2、3のような導波路層除去部(図13の1301a,b)は無い。その代わりに、少なくともX軸方向のアライメントのため、基板101の上面から光導波路層102の下面まで垂直に貫通する1つないし複数の貫通穴(ビア)2001が、各PLCチップ2000、2000’、2000”の同じ位置に1つ以上形成されている。この貫通穴(ビア)は、フォトリソグラフィ技術によって形成されており、光回路に影響が無い領域で、所望の位置に形成されている。   The PLC chip 2000 of the fourth embodiment shown in FIG. 20 is basically the same as the PLC chip 100 of the first embodiment, and is a waveguide layer removing unit (1301a, b in FIG. 13) as in the second and third embodiments. ) Is not. Instead, one or a plurality of through holes (vias) 2001 penetrating vertically from the upper surface of the substrate 101 to the lower surface of the optical waveguide layer 102 for alignment in at least the X-axis direction are provided in each PLC chip 2000, 2000 ′, One or more are formed at the same position of 2000 ″. These through holes (vias) are formed by a photolithography technique, and are formed at desired positions in a region that does not affect the optical circuit.

図21に示すように、実施形態4では実施形態1と同様に、複数のPLCチップ2000、2000’、2000’’は、その導波路層表面が、保持部品10、20の溝11,21の側面と接するよう積層配置されており、これにより、PLCチップの光入出力部のコア位置のY方向距離が、累積誤差無く高精度に配置されている。   As shown in FIG. 21, in the fourth embodiment, as in the first embodiment, the plurality of PLC chips 2000, 2000 ′, 2000 ″ have the waveguide layer surfaces of the grooves 11, 21 of the holding components 10, 20 as shown in FIG. The layers are arranged so as to be in contact with the side surfaces, whereby the Y-direction distances of the core positions of the optical input / output units of the PLC chip are arranged with high accuracy without accumulating errors.

さらに、実施形態4では図21のように、PLCチップ2000、2000’、2000’’の対応する貫通穴2001を各々貫通する柱状部品2100が挿入され、複数のPLCチップはこの柱状部品2100と貫通穴2001により、X軸及びZ軸方向に位置決めされている。このような構造とすることで、複数のPLCチップのX方向のコア位置およびZ軸方向のPLC端面の位置は、ビア配置とビア穴精度および円筒部品の径で決まり、Y軸方向のみならず、X軸及びZ軸方向にも所定の位置に高精度にパッシブ実装することが可能となっている。   Furthermore, in the fourth embodiment, as shown in FIG. 21, columnar parts 2100 that respectively penetrate the corresponding through holes 2001 of the PLC chips 2000, 2000 ′, and 2000 ″ are inserted, and the plurality of PLC chips penetrate the columnar parts 2100. The holes 2001 are positioned in the X-axis and Z-axis directions. By adopting such a structure, the core position in the X direction and the position of the PLC end face in the Z-axis direction of the plurality of PLC chips are determined by the via arrangement, via hole accuracy, and the diameter of the cylindrical part, and not only in the Y-axis direction. In addition, it is possible to perform passive mounting with high accuracy at predetermined positions in the X-axis and Z-axis directions.

このとき、柱状部品2100はある一定以上の剛性を有していることが好ましく、φ100μm以上のガラスロット部品或いは、金属ロットが用いられる。また貫通穴2001の形状は、柱状部品2100とほぼ同じかわずかに大きい円形ビアとなっている。好ましくは、φ500μm程度が安定性の観点から望ましい。   At this time, the columnar part 2100 preferably has a certain rigidity or more, and a glass lot part or a metal lot having a diameter of 100 μm or more is used. The shape of the through hole 2001 is a circular via that is substantially the same as or slightly larger than the columnar component 2100. Preferably, about φ500 μm is desirable from the viewpoint of stability.

この柱状部品と貫通穴は、少なくとも1つあればよいが、好ましくは図のように、3つ或いはPLCチップの4隅に4つ有ることが好ましい。また、貫通穴2001および柱状部品2100の形状、断面は円形に限らないことはもちろんである。   The columnar component and the through hole may be at least one, but preferably three or four at the four corners of the PLC chip as shown in the figure. Of course, the shape and cross section of the through hole 2001 and the columnar component 2100 are not limited to a circle.

これらの構成により本実施形態4では、X、Y及びZの全ての方向にパッシブ調心が可能となり、アライメントされた後に柱状部品と貫通穴とは接着固定により一体化され、複数の光導波路チップを簡易に高精度に積層配置して光信号処理装置を構成することが可能となっている。   With these configurations, in the fourth embodiment, passive alignment is possible in all directions of X, Y, and Z, and after alignment, the columnar component and the through hole are integrated by adhesive fixing, and a plurality of optical waveguide chips It is possible to construct an optical signal processing device by simply stacking layers with high accuracy.

以上の様に本発明は、複数のPLCチップの空間光学系側の入出力端面のコア位置を、少なくともY軸方向にアクティブな調節を必要としないパッシブアライメントにより、簡易に所望の精度で実装することが可能であり、複数PLCチップが一体化された光信号処理装置を提供することが可能である。特に、3つ以上からなるPLCチップを積層配置させ、高精度、かつ高密度にパッシブ実装することが可能となる。   As described above, according to the present invention, the core positions of the input / output end faces on the spatial optical system side of a plurality of PLC chips are easily mounted with desired accuracy by passive alignment that does not require active adjustment at least in the Y-axis direction. It is possible to provide an optical signal processing device in which a plurality of PLC chips are integrated. In particular, three or more PLC chips can be stacked and passively mounted with high accuracy and high density.

800、800’、100、100’、100’’、1300、1300’、1300’’、1800、2000、2000’、2000’’ PLCチップ(平面光波回路基板)
801 スラブ導波路
802 アレイ導波路
810 シリンドリカルレンズ
830 主レンズ
840 MEMSミラー
101 Si基板
102 光導波路層
103 コア
30 台座
10、20 保持部品
11,21、11’、11’’、21’、21’’ 溝
300 光ファイバアレイ
11a、21a 溝側面
11b、21b 溝に隣接する板面
501、601,602、808、809,1601 接着剤
610,620、901、902 補強板
700 スペーサ
701,702 切り欠き
900 反射防止膜付ガラス板
1301a、1301b 導波路層除去部
1302a、1302b 基板むき出し面
1303a、1303b 導波路層側面
1700 押圧用部品
2001 貫通穴(ビア)
2100 柱状部品
800, 800 ′, 100, 100 ′, 100 ″, 1300, 1300 ′, 1300 ″, 1800, 2000, 2000 ′, 2000 ″ PLC chip (planar lightwave circuit board)
801 Slab waveguide 802 Array waveguide 810 Cylindrical lens 830 Main lens 840 MEMS mirror 101 Si substrate 102 Optical waveguide layer 103 Core 30 Pedestal 10, 20 Holding parts 11, 21, 11 ′, 11 ″, 21 ′, 21 ″ Groove 300 Optical fiber array 11a, 21a Groove side surface 11b, 21b Plate surfaces 501, 601, 602, 808, 809, 1601 adjacent to the groove Adhesives 610, 620, 901, 902 Reinforcement plate 700 Spacer 701, 702 Notch 900 Reflection Glass plates with protective film 1301a, 1301b Waveguide layer removal portions 1302a, 1302b Exposed surfaces 1303a, 1303b Waveguide layer side surfaces 1700 Press component 2001 Through hole (via)
2100 Columnar parts

Claims (8)

台座上に板面を平行に対向して立設された2枚の保持部品であって、
各々の対向板面上に各々対向して形成された複数の溝を有してなる保持部品と、
対向する前記溝により幅方向両端部が挟持されて積層された複数の光導波路チップとを有する光信号処理装置であって、
前記光導波路チップは基板と光導波路層とからなり、前記光導波路層が形成された面を台座側に向けて積層されており、
少なくとも前記光導波路チップの表面の一部と前記保持部品の溝の台座側の側面の一部とが接していること
を特徴とする光信号処理装置。
Two holding parts erected on the pedestal with the plate surfaces facing each other in parallel,
A holding part having a plurality of grooves formed to face each other on each opposing plate surface;
An optical signal processing device having a plurality of optical waveguide chips laminated with both ends in the width direction being sandwiched by the facing grooves,
The optical waveguide chip comprises a substrate and an optical waveguide layer, and is laminated with the surface on which the optical waveguide layer is formed facing the pedestal side,
At least a part of the surface of the optical waveguide chip is in contact with a part of the side surface on the pedestal side of the groove of the holding component.
前記光導波路チップの前記光導波路層は、光導波路チップの幅方向の両端部において、前記保持部品の溝の深さよりも少ない幅で除去されており、
前記光導波路チップの前記光導波路層が除去された部分の基板の表面の一部と、前記保持部品の溝の台座側の側面の一部が接している
ことを特徴とする請求項1記載の光信号処理装置。
The optical waveguide layer of the optical waveguide chip is removed at a width smaller than the depth of the groove of the holding component at both ends in the width direction of the optical waveguide chip,
The part of the surface of the substrate of the part where the optical waveguide layer of the optical waveguide chip is removed is in contact with a part of the side surface on the pedestal side of the groove of the holding component. Optical signal processing device.
前記光導波路チップの前記光導波路層が除去された部分に接する前記光導波路層の側面と前記保持部品の前記溝に隣接する前記対向板面の一部がさらに接している
ことを特徴とする請求項2に記載の光信号処理装置。
The side surface of the optical waveguide layer in contact with the portion of the optical waveguide chip from which the optical waveguide layer has been removed is further in contact with a part of the opposing plate surface adjacent to the groove of the holding component. Item 3. The optical signal processing device according to Item 2.
一方の保持部品を台座に固定し、他方の保持部品を押圧により台座面に平行に移動可能としたことを特徴とする請求項3記載の光信号処理装置。   4. The optical signal processing apparatus according to claim 3, wherein one holding component is fixed to the pedestal, and the other holding component is movable in parallel to the pedestal surface by pressing. 双方の保持部品を台座に固定し、一方の保持部品の溝の底部に設けられた貫通穴を介して押圧用部品により前記光導波路チップを押圧可能とした
ことを特徴とする請求項3記載の光信号処理装置。
4. The optical waveguide chip according to claim 3, wherein both holding parts are fixed to a pedestal, and the optical waveguide chip can be pressed by a pressing part through a through hole provided in a bottom of a groove of one holding part. Optical signal processing device.
複数の前記光導波路チップには、前記基板と前記光導波路層を貫通する1つ以上の貫通穴が同じ位置に形成されており、柱状部品が前記貫通穴を通って固定されている
ことを特徴とする請求項1記載の光信号処理装置。
In the plurality of optical waveguide chips, one or more through holes penetrating the substrate and the optical waveguide layer are formed at the same position, and columnar components are fixed through the through holes. The optical signal processing device according to claim 1.
前記保持部品に形成された複数の溝は、溝に沿った方向がすべて平行となる
ことを特徴とする請求項1から6のいずれか1項に記載の光信号処理装置。
7. The optical signal processing device according to claim 1, wherein the plurality of grooves formed in the holding part are all parallel in a direction along the groove.
前記保持部品に形成された複数の溝は、溝に沿った方向の延長線がすべて一点で交わる
ことを特徴とする請求項1から6のいずれか1項に記載の光信号処理装置。
The optical signal processing apparatus according to any one of claims 1 to 6, wherein the plurality of grooves formed in the holding part all extend at one point in a direction along the groove.
JP2015250421A 2015-12-22 2015-12-22 Optical signal processor Active JP6467339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015250421A JP6467339B2 (en) 2015-12-22 2015-12-22 Optical signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015250421A JP6467339B2 (en) 2015-12-22 2015-12-22 Optical signal processor

Publications (2)

Publication Number Publication Date
JP2017116673A true JP2017116673A (en) 2017-06-29
JP6467339B2 JP6467339B2 (en) 2019-02-13

Family

ID=59231910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015250421A Active JP6467339B2 (en) 2015-12-22 2015-12-22 Optical signal processor

Country Status (1)

Country Link
JP (1) JP6467339B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04181903A (en) * 1990-11-16 1992-06-29 Fujikura Ltd Optical waveguide type coupler
JPH04291205A (en) * 1991-03-19 1992-10-15 Fujitsu Ltd Waveguide type optical device
JP2000335009A (en) * 1999-06-01 2000-12-05 Dainippon Screen Mfg Co Ltd Optical element combination
CN1529188A (en) * 2003-09-27 2004-09-15 浙江大学 Optical-wave-division duplexer/deduplexer based on 2-D distribution array wave-guide optical grating
JP2005115190A (en) * 2003-10-10 2005-04-28 Ngk Spark Plug Co Ltd Opto-electric composite wiring board and laminated optical waveguide structure
US20070009204A1 (en) * 2005-07-08 2007-01-11 Thomas Ducellier Wavelength cross connect with per port performance characteristics
JP2015184667A (en) * 2014-03-26 2015-10-22 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation Optical device, optical connector assembly, and optical connecting method
JP2016114630A (en) * 2014-12-11 2016-06-23 住友電気工業株式会社 Optical transmission module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04181903A (en) * 1990-11-16 1992-06-29 Fujikura Ltd Optical waveguide type coupler
JPH04291205A (en) * 1991-03-19 1992-10-15 Fujitsu Ltd Waveguide type optical device
JP2000335009A (en) * 1999-06-01 2000-12-05 Dainippon Screen Mfg Co Ltd Optical element combination
CN1529188A (en) * 2003-09-27 2004-09-15 浙江大学 Optical-wave-division duplexer/deduplexer based on 2-D distribution array wave-guide optical grating
JP2005115190A (en) * 2003-10-10 2005-04-28 Ngk Spark Plug Co Ltd Opto-electric composite wiring board and laminated optical waveguide structure
US20070009204A1 (en) * 2005-07-08 2007-01-11 Thomas Ducellier Wavelength cross connect with per port performance characteristics
JP2015184667A (en) * 2014-03-26 2015-10-22 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation Optical device, optical connector assembly, and optical connecting method
JP2016114630A (en) * 2014-12-11 2016-06-23 住友電気工業株式会社 Optical transmission module

Also Published As

Publication number Publication date
JP6467339B2 (en) 2019-02-13

Similar Documents

Publication Publication Date Title
JP6175106B2 (en) Optical signal processor
JP4759423B2 (en) Optical transmission system
JP4665240B2 (en) Optical transmission equipment
JP3862995B2 (en) Optical switch module
US11493705B2 (en) Connection structure of optical waveguide chips
US20030142946A1 (en) Optical module
JP2003315578A (en) Optical path converting device and manufacturing method thereof
US20030091289A1 (en) Planar lightwave circuit module and method for manufacturing the same
JP5373291B2 (en) Wavelength selective switch
US6826347B2 (en) Two-dimensional optical element array and two-dimensional waveguide apparatus
JP4705067B2 (en) 3D crossed waveguide
US6950583B2 (en) Two-dimensional optical element array, two dimensional waveguide apparatus and methods for manufacturing the same
CN110785686A (en) Free space CWDM MUX/DEMUX for integration with silicon photonics platforms
JP6467339B2 (en) Optical signal processor
JPH08313744A (en) Optical circuit parts
WO2021227660A1 (en) Optical switching device, redirection method, and reconfigurable optical add-drop multiplexer and system
JP2020052269A (en) Optical chip, optical integrated circuit and optical module
JP3910846B2 (en) Two-dimensional optical member array, two-dimensional waveguide device, and manufacturing method thereof
JP5185214B2 (en) Optical fiber array
US10511400B2 (en) Optical multiplexer for multiplexing optical signals using optical waveguide block including laminated layers
JP2019191300A (en) Wavelength selection light switch
JP2009122463A (en) Optical signal processing circuit
JP4814389B2 (en) Optical circuit manufacturing method
JP5163608B2 (en) Optical coupling structure and method of manufacturing electrical wiring board
JP2006349861A (en) Optical waveguide, optical module, and manufacturing method of optical waveguide

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190111

R150 Certificate of patent or registration of utility model

Ref document number: 6467339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150