JP2017084923A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2017084923A JP2017084923A JP2015210505A JP2015210505A JP2017084923A JP 2017084923 A JP2017084923 A JP 2017084923A JP 2015210505 A JP2015210505 A JP 2015210505A JP 2015210505 A JP2015210505 A JP 2015210505A JP 2017084923 A JP2017084923 A JP 2017084923A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- modified layer
- grinding
- modified
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 118
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、一般的にウェーハの加工方法に関し、特に、隣接する分割予定ラインの間隔が3mm以下に設定されたウェーハをレーザービームの照射により個々のデバイスチップに分割するウェーハの加工方法に関する。 The present invention generally relates to a wafer processing method, and more particularly, to a wafer processing method in which a wafer in which an interval between adjacent division lines is set to 3 mm or less is divided into individual device chips by laser beam irradiation.
従来、例えば、特許第3408805号公報に開示されるように、半導体ウェーハ(以下、単にウェーハと略称することがある)に対して透過性を有する波長のレーザービームをウェーハの内部に集光点を合わせた状態で照射して、ウェーハ内部に改質層を形成し、その後ウェーハに外力を付与してウェーハを個々のデバイスチップに分割する方法が知られている。 Conventionally, for example, as disclosed in Japanese Patent No. 3408805, a laser beam having a wavelength that is transmissive to a semiconductor wafer (hereinafter sometimes simply referred to as a wafer) is focused on the inside of the wafer. A method is known in which irradiation is performed in a combined state to form a modified layer inside the wafer, and then an external force is applied to the wafer to divide the wafer into individual device chips.
また、特開2005−086161号公報には、ウェーハに対して透過性を有するレーザービームを分割予定ラインに沿って照射してウェーハの裏面から所定厚さの改質層を形成するレーザービーム照射工程と、表面に保護シートが貼着されたウェーハを改質層に沿って分割する分割工程と、改質層に沿って分割されたウェーハの裏面を保護シートが貼着された状態で研削して改質層を除去する研削工程と、を含むウェーハの加工方法が開示されている。 Japanese Patent Application Laid-Open No. 2005-086161 discloses a laser beam irradiation step of forming a modified layer having a predetermined thickness from the back surface of a wafer by irradiating the wafer with a laser beam having transparency to the wafer along the division line. And a dividing step of dividing the wafer with the protective sheet attached to the surface along the modified layer, and grinding the back surface of the wafer divided along the modified layer with the protective sheet attached. And a grinding process for removing the modified layer.
このようなウェーハの加工方法では、ウェーハの表面側に集中して形成された改質層が膨張するため、ウェーハが反りやすいという問題があった。ウェーハが反った状態でレーザービームを照射すると、レーザービームの集光点に対するウェーハの厚さ方向の相対位置が変化することから、改質層を所定の位置に形成できず、改質層の位置がウェーハの表面に偏ることがある。 In such a wafer processing method, the modified layer formed in a concentrated manner on the surface side of the wafer expands, so that there is a problem that the wafer is likely to warp. If the laser beam is irradiated while the wafer is warped, the relative position in the thickness direction of the wafer with respect to the converging point of the laser beam changes, so that the modified layer cannot be formed at a predetermined position. May be biased to the surface of the wafer.
改質層がウェーハの表面に偏ると、ウェーハが所定の厚みになるまで裏面を研削してウェーハを個々のデバイスチップに分割しても、改質層がデバイスチップの側面に残存し、デバイスチップの抗折強度が低くなってしまうことがある。 If the modified layer is biased to the front surface of the wafer, the modified layer remains on the side of the device chip even if the wafer is divided into individual device chips by grinding the back surface until the wafer has a predetermined thickness. The bending strength of the sheet may be lowered.
また、反った状態のウェーハを研削装置のチャックテーブル上に載置して吸引保持しようとしても、負圧がリークしてウェーハを吸引保持できない恐れもある。そこで、改質層を複数層形成し、改質層によってウェーハを分割し反りを低減する加工方法が特開2015−37172号公報で提案されている。 Further, even if an attempt is made to place the warped wafer on the chuck table of the grinding apparatus for suction holding, the negative pressure may leak and the wafer may not be sucked and held. Therefore, JP-A-2015-37172 proposes a processing method in which a plurality of modified layers are formed and a wafer is divided by the modified layers to reduce warpage.
しかしながら、分割予定ライン同士の間隔が3mm以下のような小チップデバイスウェーハの場合、全ての分割予定ラインに沿って改質層を形成すると反りが非常に大きくなるので、ほぼ全ての分割予定ラインにおいて改質層を複数層形成してウェーハをフルカット状態にする必要があり、形成する改質層の数が膨大になり加工時間が長くなるという課題があった。 However, in the case of a small chip device wafer in which the distance between the planned division lines is 3 mm or less, the warpage becomes very large when the modified layer is formed along all the planned division lines. It is necessary to form a plurality of modified layers to make the wafer into a full cut state, and there is a problem that the number of modified layers to be formed becomes enormous and the processing time becomes long.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、ほぼ全ての分割予定ラインに沿って複数層の改質層を形成してウェーハをフルカット状態にする際も改質層の数を低減でき、加工時間の短縮化を図ることのできるウェーハの加工方法を提供することである。 The present invention has been made in view of these points, and the object of the present invention is to form a plurality of modified layers along almost all the division lines and to bring the wafer into a full cut state. The present invention also provides a wafer processing method that can reduce the number of modified layers and shorten the processing time.
本発明によると、表面に設定された交差する複数の分割予定ラインに区画された各領域にそれぞれデバイスが形成され、平行に隣接する分割予定ラインの間隔が3mm以下に設定切削れたウェーハの加工方法であって、ウェーハの表面に保護部材を貼着する保護部材貼着ステップと、該保護部材貼着ステップを実施した後、ウェーハの裏面を研削してウェーハを第1の厚さに薄化する第1研削ステップと、該第1研削ステップを実施した後、ウェーハに対して透過性を有する波長のレーザービームの集光点をウェーハ内部に位置付けてウェーハの裏面側から該分割予定ラインに沿って該レーザービームを照射し、ウェーハ内部に改質層を形成する改質層形成ステップと、該改質層形成ステップを実施した後、ウェーハの裏面を研削してウェーハを第2の厚さに薄化すると共にウェーハを個々のデバイスチップに分割する第2研削ステップと、を備え、該改質層形成ステップは、該分割予定ラインに沿ってウェーハの厚さ方向に重なる複数の改質層を形成し、改質層から表面及び裏面に伸展する亀裂で改質層部分の膨張に起因するウェーハの反りを抑制する反り抑制ステップを含むことを特徴とするウェーハの加工方法が提供される。 According to the present invention, a device is formed in each region partitioned by a plurality of intersecting scheduled lines set on the surface, and the wafer is cut by setting the interval between the adjacent scheduled dividing lines to be 3 mm or less. A method comprising: a protective member adhering step for adhering a protective member to a surface of a wafer; and the protective member adhering step, and then grinding the back surface of the wafer to thin the wafer to a first thickness. After performing the first grinding step and the first grinding step, a condensing point of a laser beam having a wavelength that is transmissive to the wafer is positioned inside the wafer, and along the division planned line from the back side of the wafer The modified layer forming step for irradiating the laser beam to form a modified layer inside the wafer, and the modified layer forming step are performed, and then the wafer back surface is ground and the wafer is ground. And a second grinding step for dividing the wafer into individual device chips, and the modified layer forming step is performed in the thickness direction of the wafer along the division line. Wafer processing characterized in that it includes a warpage suppressing step for forming a plurality of overlapping reformed layers and suppressing warpage of the wafer due to expansion of the reformed layer portion by cracks extending from the modified layer to the front surface and the back surface. A method is provided.
好ましくは、反り抑制ステップは、一部の分割予定ラインで実施される。反り抑制ステップを全ての分割予定ラインで実施するようにしても良い。 Preferably, the warp suppressing step is performed on a part of the planned division lines. You may make it implement a curvature suppression step in all the division | segmentation schedule lines.
本発明のウェーハの加工方法によると、小チップデバイスウェーハでも予め第1研削ステップでウェーハを第1の厚さに薄化してから、改質層形成ステップを実施するので、全ての分割予定ラインに複数層の改質層を形成してフルカット状態にする場合にも改質層の数を低減でき、加工時間の短縮化を図ることができる。 According to the wafer processing method of the present invention, even for a small chip device wafer, the wafer is first thinned to the first thickness in the first grinding step and then the modified layer forming step is performed. Even when a plurality of modified layers are formed to form a full cut state, the number of modified layers can be reduced and the processing time can be shortened.
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、半導体ウェーハ(以下、単にウェーハと略称することがある)11の表面11aに保護部材17を貼着する保護部材貼着ステップの斜視図が示されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, there is shown a perspective view of a protective member attaching step for attaching a
半導体ウェーハ11の表面11aには格子状に複数の分割予定ライン13が形成されており、分割予定ライン13に区画された各領域にLSI等のデバイス15が形成されている。本実施形態では、平行に隣接する分割予定ライン13の間隔が3mm以下に設定されている。
A plurality of
ウェーハ11はシリコンから形成され、約700μmの厚さを有している。本実施形態のウェーハの加工方法では、まず、ウェーハ11の表面11aに保護テープ等の保護部材17を貼着する保護部材貼着ステップを実施する。
The
保護部材貼着ステップを実施した後、ウェーハ11の裏面11bを研削してウェーハを第1の厚さ(100〜300μm)に薄化する第1研削ステップを実施する。この第1研削ステップでは、図2に示すように、研削装置のチャックテーブル10で保護部材17を吸引保持し、ウェーハ11の裏面11bを露出させる。
After performing the protective member attaching step, the first grinding step is performed in which the
研削ユニット12は、モータにより回転駆動されるスピンドル14と、スピンドル14の先端(下端)に固定されたホイールマウント16と、ホイールマウント16に複数のねじ18で着脱可能に装着された研削ホイール20とを含んでいる。研削ホイール20は、環状のホイール基台22と、ホイール基台22の下端部外周に固着された複数の研削砥石24とから構成される。
The
第1研削ステップでは、チャックテーブル10を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール20を矢印bで示す方向に例えば6000rpmで回転させると共に、図示しない研削ユニット送り機構を作動して研削ホイール20の研削砥石24をウェーハ11の裏面11bに接触させる。
In the first grinding step, while rotating the chuck table 10 in the direction indicated by arrow a at, for example, 300 rpm, the
そして、研削ホイール20を所定の研削送り速度で研削送りしながらウェーハ11の研削を実施する。接触式又は非接触式の厚み測定ゲージでウェーハ11の厚さを測定しながら、ウェーハ11を所定の厚さ、例えば100μmに研削する。
Then, the
第1研削ステップを実施した後、ウェーハ11に対して透過性を有する波長(例えば1064nm)のレーザービームをウェーハ11の裏面11b側から分割予定ライン13に沿って照射し、ウェーハ内部に改質層を形成する改質層形成ステップを実施する。
After performing the first grinding step, a laser beam having a wavelength (for example, 1064 nm) having transparency to the
即ち、図3(A)に示すように、レーザー加工装置のチャックテーブル26で第1研削ステップで薄化されたウェーハ11を保護部材17を介して吸引保持し、ウェーハ11の裏面11bを露出させる。
That is, as shown in FIG. 3A, the
そして、レーザービーム照射ユニット28の集光器30からウェーハ11に対して透過性を有する波長(例えば1064nm)のレーザービームLBをその集光点をウェーハ11の内部に位置付けてウェーハ11の裏面11b側から照射し、ウェーハ11を吸引保持したチャックテーブル26を矢印X1方向に加工送りすることにより、分割予定ライン13に沿ってウェーハ11の内部に改質層19を形成する。
Then, a laser beam LB having a wavelength (for example, 1064 nm) that is transmissive to the
チャックテーブル26を分割予定ライン13のピッチずつ割り出し送りしながら、第1の方向に伸長する分割予定ライン13に沿ってウェーハ11の内部に同様な改質層19を次々と形成する。次いで、チャックテーブル26を90°回転してから、第1の方向に直交する第2の方向に伸長する分割予定ライン13に沿ってウェーハ11の内部に同様な改質層19を次々と形成する。
While the chuck table 26 is indexed and fed by the pitch of the
この改質層形成ステップは、分割予定ライン13に沿ってウェーハ11の厚さ方向に重なる複数の改質層19を形成し、改質層19からウェーハ11の表面及び裏面に伸展する亀裂で改質層19部分の膨張に起因するウェーハ11の反りを抑制する反り抑制ステップを含んでいる。
In this modified layer forming step, a plurality of modified
この反り抑制ステップは、図3(B)に示すように、レーザービームの集光点をウェーハ11の表面11aから約50μmの位置に位置付けて分割予定ライン13に沿ってレーザービームを照射して、図3(B)で下側の改質層19を形成する。この改質層19を形成すると、改質層19からウェーハ11の表面11aに伸展する亀裂21が形成される。
As shown in FIG. 3B, this warpage suppressing step irradiates the laser beam along the planned dividing
次いで、レーザービームの集光点をウェーハ11の裏面11b側に位置付けて同一の分割予定ライン13に沿ってレーザービームを照射し、図3(B)でウェーハ11の裏面11b側に改質層19を形成する。この改質層19を形成すると、上側の改質層19からウェーハ11の裏面11bに伸展する亀裂21が形成される。
Next, the condensing point of the laser beam is positioned on the
このように反り抑制ステップでは、分割予定ライン13に沿って複数層の改質層19及び改質層19からウェーハ11の表面11a及び11Bに伸展する亀裂21を形成することにより、ウェーハ11をフルカット状態にする。
As described above, in the warp suppressing step, the
分割予定ライン13間の距離(分割予定ラインのピッチ)に応じて一部又は全ての分割予定ライン13について反り抑制ステップを実施することにより、改質層部分の膨張に起因するウェーハ11の反りを抑制することができる。
The warpage of the
下記の表1に分割予定ライン間距離と、フルカット状態のライン(%)と、反りの状態との関係が示されている。 Table 1 below shows the relationship between the distance between the lines to be divided, the full cut line (%), and the warp state.
表1で○印はウェーハの反りがない状態を、△印はウェーハの反りが多少抑制された状態を、×印はウェーハの反りが解消されない状態をそれぞれ示している。例えば、分割予定ライン間距離が3mmのウェーハ11の場合には、フルカット状態のラインを全分割予定ラインの2%又は20%とすることにより、ウェーハ11の反り状態は多少緩和され、50%とすることにより、ウェーハ11の反りが完全に解消されることを示している。
In Table 1, a circle indicates a state in which the wafer is not warped, a triangle indicates a state in which the wafer is slightly suppressed, and a cross indicates a state in which the wafer is not eliminated. For example, in the case of the
分割予定ライン間距離が5mmのウェーハの場合には、フルカット状態のラインを2%とすることにより、ウェーハ11の反り状態が完全に解消されることを示している。一方、分割予定ライン間距離が1mmのウェーハの場合には、フルカット状態のラインを50%とすることにより、ウェーハ11の反りが多少抑制され、80%とすることによりウェーハ11の反りが完全に解消されることを示している。
In the case of a wafer having a distance between divided lines of 5 mm, the warped state of the
第1研削ステップ実施後のウェーハ11の厚さに応じて、反り抑制ステップで形成する改質層19の層数が相違する。例えば、第1研削ステップ実施後のウェーハ11の厚さが200〜300μm程度の場合には、ウェーハ11の厚さ方向に重なる改質層の数を3〜5層程度形成するのが好ましい。
Depending on the thickness of the
改質層形成ステップ実施後、ウェーハ11の裏面11bを研削してウェーハ11を第2の厚さに薄化すると共に研削圧力によりウェーハ11を個々のデバイスチップに分割する第2研削ステップを実施する。
After performing the modified layer forming step, the
この第2研削ステップでは、図4に示すように、反り抑制ステップを含む改質層形成ステップが実施されたウェーハ11を保護部材17を介してチャックテーブル10で吸引保持し、ウェーハ11の裏面11bを露出させる。
In the second grinding step, as shown in FIG. 4, the
そして、チャックテーブル10を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール20を矢印bで示す方向に例えば6000rpmで回転させると共に、図示しない研削送り機構を作動して研削ホイール20の研削砥石24をウェーハ11の裏面11bに接触させる。
Then, while rotating the chuck table 10 in the direction indicated by the arrow a at 300 rpm, for example, the grinding
研削ホイール20を所定の研削送り速度で下方に研削送りしながらウェーハ11の裏面11bを研削する。接触式又は非接触式の厚み測定ゲージでウェーハ11の厚さを測定しながら、ウェーハ11を所望の厚さ、例えば30μmに研削する。
The
この第2研削ステップでは、研削ホイール20の研削圧力により、ウェーハ11が改質層19を分割起点に個々のデバイスチップ23に分割される。そして、改質層19はウェーハ11の表面11aから50μmの位置より裏面11b側に形成されているため、この第2研削ステップを実施することにより、改質層19は全て除去され、分割されたデバイスチップ23の側面に改質層19が残存することはない。これにより、デバイスチップ23の抗折強度を十分維持することができる。
In this second grinding step, the
図5を参照すると、第2研削ステップ実施後の、ウェーハ11の斜視図が示されている。ウェーハ11は第2研削ステップを実施することにより個々のデバイスチップ23に分割されるが、ウェーハ11の表面11aが保護部材17に貼着されているため、個々に分割されたデバイスチップ23はウェーハ11の形状を保持している。
Referring to FIG. 5, a perspective view of the
上述した実施形態では、ウェーハ11が正方形のデバイス15を有している場合について説明したが、デバイスの縦横の長さが異なる長尺デバイスをウェーハが有している場合には、分割予定ライン間距離が短い方のみ複数層の改質層19を形成して、ウェーハ11をフルカット状態にしても良い。
In the above-described embodiment, the case where the
10 チャックテーブル
11 半導体ウェーハ
12 研削ユニット
13 分割予定ライン
15 デバイス
17 保護部材
19 改質層
20 研削ホイール
21 亀裂
23 デバイスチップ
24 研削砥石
26 チャックテーブル
28 レーザービーム照射ユニット
30 集光器
DESCRIPTION OF
Claims (2)
ウェーハの表面に保護部材を貼着する保護部材貼着ステップと、
該保護部材貼着ステップを実施した後、ウェーハの裏面を研削してウェーハを第1の厚さに薄化する第1研削ステップと、
該第1研削ステップを実施した後、ウェーハに対して透過性を有する波長のレーザービームの集光点をウェーハ内部に位置付けてウェーハの裏面側から該分割予定ラインに沿って該レーザービームを照射し、ウェーハ内部に改質層を形成する改質層形成ステップと、
該改質層形成ステップを実施した後、ウェーハの裏面を研削してウェーハを第2の厚さに薄化すると共にウェーハを個々のデバイスチップに分割する第2研削ステップと、を備え、
該改質層形成ステップは、該分割予定ラインに沿ってウェーハの厚さ方向に重なる複数の改質層を形成し、該改質層から表面及び裏面に伸展する亀裂で改質層部分の膨張に起因するウェーハの反りを抑制する反り抑制ステップを含むことを特徴とするウェーハの加工方法。 A wafer processing method in which devices are formed in each region divided into a plurality of planned division lines intersecting each other set on the surface, and the interval between the division target lines adjacent in parallel is set to 3 mm or less,
A protective member attaching step for attaching a protective member to the surface of the wafer;
A first grinding step of grinding the back surface of the wafer and thinning the wafer to a first thickness after performing the protective member attaching step;
After performing the first grinding step, a condensing point of a laser beam having a wavelength that is transparent to the wafer is positioned inside the wafer, and the laser beam is irradiated from the back surface side of the wafer along the planned division line. A modified layer forming step for forming a modified layer inside the wafer;
After performing the modified layer forming step, the second grinding step of grinding the back surface of the wafer to thin the wafer to a second thickness and dividing the wafer into individual device chips,
The modified layer forming step forms a plurality of modified layers that overlap in the thickness direction of the wafer along the scheduled dividing line, and expands the modified layer portion by cracks extending from the modified layer to the front surface and the back surface. A method for processing a wafer, comprising: a warpage suppressing step for suppressing the warpage of the wafer caused by.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210505A JP6679156B2 (en) | 2015-10-27 | 2015-10-27 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210505A JP6679156B2 (en) | 2015-10-27 | 2015-10-27 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017084923A true JP2017084923A (en) | 2017-05-18 |
JP6679156B2 JP6679156B2 (en) | 2020-04-15 |
Family
ID=58711084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015210505A Active JP6679156B2 (en) | 2015-10-27 | 2015-10-27 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6679156B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10516075B2 (en) | 2017-09-11 | 2019-12-24 | Nichia Corporation | Method of manufacturing a light emitting element |
US10644193B2 (en) | 2017-08-30 | 2020-05-05 | Nichia Corporation | Method of manufacturing light-emitting element |
JP2020136457A (en) * | 2019-02-19 | 2020-08-31 | 株式会社ディスコ | Wafer processing method |
CN112786741A (en) * | 2019-11-11 | 2021-05-11 | 厦门市三安光电科技有限公司 | Manufacturing method of LED chip and product thereof |
-
2015
- 2015-10-27 JP JP2015210505A patent/JP6679156B2/en active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10644193B2 (en) | 2017-08-30 | 2020-05-05 | Nichia Corporation | Method of manufacturing light-emitting element |
US10804427B2 (en) | 2017-08-30 | 2020-10-13 | Nichia Corporation | Method of manufacturing light-emitting element |
US10516075B2 (en) | 2017-09-11 | 2019-12-24 | Nichia Corporation | Method of manufacturing a light emitting element |
US10756233B2 (en) | 2017-09-11 | 2020-08-25 | Nichia Corporation | Method of manufacturing a light emitting element |
JP2020136457A (en) * | 2019-02-19 | 2020-08-31 | 株式会社ディスコ | Wafer processing method |
JP7233816B2 (en) | 2019-02-19 | 2023-03-07 | 株式会社ディスコ | Wafer processing method |
TWI831925B (en) * | 2019-02-19 | 2024-02-11 | 日商迪思科股份有限公司 | Wafer processing methods |
CN112786741A (en) * | 2019-11-11 | 2021-05-11 | 厦门市三安光电科技有限公司 | Manufacturing method of LED chip and product thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6679156B2 (en) | 2020-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102601856B1 (en) | Wafer processing method | |
JP6124547B2 (en) | Processing method | |
JP6230422B2 (en) | Wafer processing method | |
TWI574314B (en) | Wafer processing method | |
JP2012109358A5 (en) | ||
TWI683359B (en) | Wafer processing method | |
JP2017084923A (en) | Wafer processing method | |
JP2015056510A (en) | Processing method of device wafer | |
JP2014078569A (en) | Wafer processing method | |
JP2013115187A (en) | Processing method of wafer | |
JP5881504B2 (en) | Wafer processing method | |
JP2015133434A (en) | Method for dividing tabular object and ultraviolet irradiation unit | |
JP6152013B2 (en) | Wafer processing method | |
JP5534793B2 (en) | Wafer processing method | |
TWI831925B (en) | Wafer processing methods | |
JP6045426B2 (en) | Wafer transfer method and surface protection member | |
JP6957091B2 (en) | Wafer processing method | |
JP5930840B2 (en) | Processing method of plate | |
JP2017199780A (en) | Wafer processing method | |
JP2018098352A (en) | Wafer processing method | |
JP6422804B2 (en) | Wafer processing method | |
JP6137999B2 (en) | Wafer processing method | |
JP7208062B2 (en) | Device chip forming method | |
JP6847530B2 (en) | Wafer processing method | |
TW201819088A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6679156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |