JP2017054885A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2017054885A
JP2017054885A JP2015176899A JP2015176899A JP2017054885A JP 2017054885 A JP2017054885 A JP 2017054885A JP 2015176899 A JP2015176899 A JP 2015176899A JP 2015176899 A JP2015176899 A JP 2015176899A JP 2017054885 A JP2017054885 A JP 2017054885A
Authority
JP
Japan
Prior art keywords
layer
filler
solder
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015176899A
Other languages
Japanese (ja)
Inventor
晃士 北野
Koji Kitano
晃士 北野
圭児 黒田
Keiji Kuroda
圭児 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015176899A priority Critical patent/JP2017054885A/en
Publication of JP2017054885A publication Critical patent/JP2017054885A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers

Landscapes

  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can inhibit increase in electric resistance of a junction layer between a semiconductor element and a lead frame even when a filler disperses in the junction layer for joining the semiconductor element and the lead frame.SOLUTION: Provided is a semiconductor device 1 in a state where a semiconductor element and a lead frame are joined via a junction layer 40. The junction layer 40 is a layer where a filler 42 disperses in a Zn-Al solder 41. The filler 42 comprises a matrix 43 made of an electrically-conductive metal, a first layer 44 formed on a surface of the matrix 43 and a second layer 46 formed at a position on an outermost surface. The first layer 44 is a nickel-plated layer and the second layer 46 is a ceramic or carbon material layer; and in the second layer 46, a cracks 48 which reach the first layer 44 are formed; and in the cracks 48, a conductive parts 49 made of an Al-Ni alloy is formed.SELECTED DRAWING: Figure 1

Description

本発明は、はんだ層を介して半導体素子とリードフレームとが接合された半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor element and a lead frame are joined via a solder layer.

一般に、半導体装置を構成するリードフレームおよび半導体素子は、はんだからなる接合層を介して接続されている。ここで、接合層の厚さの大小により、接合層にかかる熱応力が異なる。このため、接合層の接合面の傾き（すなわちリードフレームに搭載された半導体素子の傾き）を制御することは、半導体装置の信頼性の向上のためには極めて重要である。   Generally, a lead frame and a semiconductor element constituting a semiconductor device are connected via a bonding layer made of solder. Here, the thermal stress applied to the bonding layer varies depending on the thickness of the bonding layer. Therefore, controlling the inclination of the bonding surface of the bonding layer (that is, the inclination of the semiconductor element mounted on the lead frame) is extremely important for improving the reliability of the semiconductor device.

このような点を鑑みて、例えば特許文献１には、はんだにセラミックのフィラー（スペーサ用粒子）を分散させた接合材料が提案されている。この接合材料により形成された接合層を介して、リードフレームと半導体素子とを接合すれば、はんだに分散したフィラーにより、リードフレームに対する半導体素子の傾きを抑制することができる。   In view of such points, for example, Patent Document 1 proposes a bonding material in which ceramic filler (spacer particles) is dispersed in solder. If the lead frame and the semiconductor element are bonded through the bonding layer formed of the bonding material, the inclination of the semiconductor element with respect to the lead frame can be suppressed by the filler dispersed in the solder.

特開平０６−２８５６８６号公報Japanese Patent Laid-Open No. 06-285686

しかしながら、このような接合材料により接合層を介して、リードフレームと半導体素子とを接合した半導体装置は、接合層のフィラー内に導電経路が形成されず、フィラーを迂回して導電経路が形成されるため、接合層の電気抵抗が高くなってしまう。これにより、接合層の発熱温度が高くなることがあった。   However, in a semiconductor device in which a lead frame and a semiconductor element are bonded via a bonding layer with such a bonding material, a conductive path is not formed in the filler of the bonding layer, and a conductive path is formed around the filler. Therefore, the electrical resistance of the bonding layer is increased. Thereby, the heat generation temperature of the bonding layer may be increased.

本発明は、このような点を鑑みてなされたものであり、その目的とするところは、半導体素子とリードフレームとを接合する接合層にフィラーが分散していたとしても、半導体素子とリードフレームとの間の接合層の電気抵抗の増加を抑えることができる半導体装置を提供することにある。   The present invention has been made in view of the above points, and the object of the present invention is to provide a semiconductor element and a lead frame even if fillers are dispersed in a bonding layer for bonding the semiconductor element and the lead frame. An object of the present invention is to provide a semiconductor device that can suppress an increase in electrical resistance of a bonding layer between the semiconductor device and the semiconductor device.

前記課題を鑑みて、本発明に係る半導体装置は、接合層を介して半導体素子とリードフレームとが接合された状態の半導体装置であって、前記接合層は、Ｚｎ−Ａｌ系はんだにフィラーが分散した層であり、前記フィラーは、導電性金属からなる母材と、前記母材の表面に形成された第１層と、該第１層を覆うように前記フィラーの最表面の位置に形成された第２層と、を備えており、前記第１層は、ニッケルめっきの層であり、前記第２層は、セラミックまたは炭素材料の層であり、前記第２層には、前記第１層に到達したクラックが形成されており、前記クラック内には、Ａｌ−Ｎｉ合金からなる導電部が形成されていることを特徴とする。   In view of the above problems, a semiconductor device according to the present invention is a semiconductor device in which a semiconductor element and a lead frame are bonded via a bonding layer, and the bonding layer includes a filler in Zn-Al solder. The filler is a dispersed layer, and the filler is formed at the position of the outermost surface of the filler so as to cover the first layer formed on the surface of the base material made of a conductive metal, the first material layer. The first layer is a nickel plating layer, the second layer is a ceramic or carbon material layer, and the second layer includes the first layer. A crack reaching the layer is formed, and a conductive portion made of an Al—Ni alloy is formed in the crack.

本発明によれば、フィラーのクラック内に形成された導電部を介して、Ｚｎ−Ａｌ系はんだからフィラー内部に導電経路が形成されるため、フィラーが起因した半導体素子とリードフレームとの間の接合層の電気抵抗の増加を抑えることができる。   According to the present invention, since a conductive path is formed in the filler from the Zn-Al solder via the conductive portion formed in the crack of the filler, the gap between the semiconductor element caused by the filler and the lead frame is formed. An increase in electrical resistance of the bonding layer can be suppressed.

（ａ）は、本発明の実施形態に係る半導体装置の模式的断面図であり、（ｂ）は、図１に示す接合層に含まれるフィラーの状態を示した模式的断面図である。(A) is typical sectional drawing of the semiconductor device which concerns on embodiment of this invention, (b) is typical sectional drawing which showed the state of the filler contained in the joining layer shown in FIG. 本発明の実施形態に係る半導体装置の製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 接合材料の作製に用いるフィラーの模式的断面図である。It is typical sectional drawing of the filler used for preparation of joining material. 本実施形態に係る半導体装置の接合層となる接合材料の製造方法を説明するための図であり、（ａ）は、Ｚｎ−Ａｌ系はんだ（はんだ）にフィラーを投入する工程を示した図であり、（ｂ）は、（ａ）で投入したフィラーとはんだとを撹拌する工程を示した図であり、（ｃ）は、（ｂ）で撹拌された材料からインゴットに鋳造する工程を示した図であり、（ｄ）は、インゴットから接合材料を圧延する工程を示した図である。It is a figure for demonstrating the manufacturing method of the joining material used as the joining layer of the semiconductor device which concerns on this embodiment, (a) is the figure which showed the process of throwing a filler into Zn-Al type solder (solder). Yes, (b) is a diagram showing a step of stirring the filler and solder introduced in (a), and (c) shows a step of casting the material stirred in (b) into an ingot. It is a figure and (d) is the figure which showed the process of rolling a joining material from an ingot. （ａ）は、図４（ｂ）におけるフィラーの状態を示した模式的断面図であり、（ｂ）は、図４（ｄ）におけるフィラーの状態を示した模式的断面図である。(A) is the typical sectional view showing the state of the filler in Drawing 4 (b), and (b) is the typical sectional view showing the state of the filler in Drawing 4 (d). 接合材料（はんだペレット）の酸化皮膜の存在比を示した計算結果である。It is the calculation result which showed the abundance ratio of the oxide film of joining material (solder pellet). 本発明の実施形態に係る半導体装置の半導体素子とリードフレームの接合状態を示した模式的概念図である。It is the typical conceptual diagram which showed the joining state of the semiconductor element and lead frame of the semiconductor device which concerns on embodiment of this invention. （ａ）は、本実施形態に係るフィラーの導電経路を説明するための模式図であり、（ｂ）は、従来のフィラーの導電経路を説明するための模式図である。(A) is a schematic diagram for demonstrating the electrically conductive path | route of the filler which concerns on this embodiment, (b) is a schematic diagram for demonstrating the electrically conductive path | route of the conventional filler. （ａ）は、半導体素子の発熱最大温度を演算するためのモデルであり、（ｂ）は、（ａ）に示すモデルに基づいた計算結果である。(A) is a model for calculating the maximum heat generation temperature of the semiconductor element, and (b) is a calculation result based on the model shown in (a). （ａ）は、接合層の電気抵抗を演算するためのモデルであり、（ｂ）は、（ａ）に示すモデルに基づいた計算結果である。(A) is a model for calculating the electrical resistance of the bonding layer, and (b) is a calculation result based on the model shown in (a).

以下に、図１を参照して、本発明の実施形態に係る半導体装置１を説明する。   Hereinafter, a semiconductor device 1 according to an embodiment of the present invention will be described with reference to FIG.

１．半導体装置１について
図１（ａ）は、本発明の実施形態に係る半導体装置１の模式的断面図であり、図１（ｂ）は、図１に示す接合層４０に含まれるフィラー４２の状態を示した模式的断面図である。 1. 1A is a schematic cross-sectional view of a semiconductor device 1 according to an embodiment of the present invention, and FIG. 1B is a state of a filler 42 included in the bonding layer 40 shown in FIG. It is the typical sectional view showing.

本実施形態に係る半導体装置１は、接合層４０を介して半導体素子３とリードフレーム６とが接合された状態の装置である。半導体素子３は、素子本体３１と、素子本体３１に形成された電極３２と、を備えている。素子本体３１は、Ｓｉ，ＳｉＣ，またはＧａＮなどの材料からなり、電極３２は、素子本体３１の表面から順に、ＡｌＳｉ／Ｔｉ／ＮｉまたはＡｌＳｉ／Ｔｉ／Ａｌ／Ｎｉが、この表記の順に層状に形成された部分である。   The semiconductor device 1 according to the present embodiment is a device in a state where the semiconductor element 3 and the lead frame 6 are bonded via the bonding layer 40. The semiconductor element 3 includes an element body 31 and an electrode 32 formed on the element body 31. The element body 31 is made of a material such as Si, SiC, or GaN, and the electrode 32 is layered in the order of the notation of AlSi / Ti / Ni or AlSi / Ti / Al / Ni in order from the surface of the element body 31. It is a formed part.

なお、接合層４０を形成する前（リードフレーム６に接合する前）の半導体素子３の電極３２の最表面には、Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄの薄膜が被覆されている。このような薄膜を形成することにより、半導体素子３（の電極３２）に対する後述するＺｎ−Ａｌ系はんだの濡れ性を高めることができ、接合時には、薄膜を構成する金属は、はんだに拡散し、薄膜は略消滅する。   The outermost surface of the electrode 32 of the semiconductor element 3 before the bonding layer 40 is formed (before bonding to the lead frame 6) is covered with a thin film of Cu, Ag, Au, Pt, or Pd. By forming such a thin film, the wettability of a Zn-Al solder described later with respect to the semiconductor element 3 (the electrode 32 thereof) can be improved. At the time of bonding, the metal constituting the thin film diffuses into the solder, The thin film almost disappears.

リードフレーム６は、リードフレーム本体６１と、リードフレーム本体６１に形成されたＮｉめっき被膜６２と、を備えている。リードフレーム本体６１は、ＣｕまたはＡｌからなり、Ｎｉめっき被膜６２は、Ｎｉ，Ｎｉ−Ｐ，またはＮｉ−Ｂなどの材料からなる。   The lead frame 6 includes a lead frame main body 61 and a Ni plating film 62 formed on the lead frame main body 61. The lead frame body 61 is made of Cu or Al, and the Ni plating film 62 is made of a material such as Ni, Ni-P, or Ni-B.

さらに、接合層４０を形成する前（すなわち半導体素子３に接合する前）のリードフレーム６のＮｉめっき被膜６２の表面には、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、またはＰｄの薄膜（図示せず）が形成されている。このような薄膜を形成することにより、リードフレーム６に対する後述するＺｎ−Ａｌ系はんだの濡れ性を高めることができ、接合時には、薄膜を構成する金属は、はんだに拡散し、薄膜は略消滅する。   Further, a thin film (not shown) of Cu, Ag, Au, Pt, or Pd is formed on the surface of the Ni plating film 62 of the lead frame 6 before the bonding layer 40 is formed (that is, before bonding to the semiconductor element 3). Is formed. By forming such a thin film, the wettability of a Zn-Al solder described later with respect to the lead frame 6 can be improved. At the time of bonding, the metal constituting the thin film diffuses into the solder, and the thin film substantially disappears. .

本実施形態では、後述するように、半導体素子３と接合層４０との界面には、半導体素子３の電極３２を構成するＮｉと、Ｚｎ−Ａｌ系はんだ４１のＡｌとが拡散したＡｌ−Ｎｉからなる金属間化合物層５１が形成されている。   In the present embodiment, as will be described later, at the interface between the semiconductor element 3 and the bonding layer 40, Ni constituting the electrode 32 of the semiconductor element 3 and Al of the Zn—Al based solder 41 diffused. An intermetallic compound layer 51 made of is formed.

同様に、リードフレーム６と接合層４０との界面にも、リードフレーム６のＮｉめっき被膜６２を構成するＮｉと、Ｚｎ−Ａｌ系はんだ４１のＡｌとが拡散したＡｌ−Ｎｉからなる金属間化合物層５２が形成されている。なお、これらの金属間化合物層５１，５２が形成される過程は、接合層４０による接合の際に詳述する。   Similarly, at the interface between the lead frame 6 and the bonding layer 40, an intermetallic compound composed of Al—Ni in which Ni constituting the Ni plating film 62 of the lead frame 6 and Al of the Zn—Al solder 41 is diffused. A layer 52 is formed. The process of forming these intermetallic compound layers 51 and 52 will be described in detail when joining by the joining layer 40.

本実施形態では、図１（ａ）に示すように、接合層４０は、Ｚｎ−Ａｌ系はんだ４１に、フィラー４２が分散した層である。図１（ｂ）に示すように、フィラー４２は、粒状であり、導電性金属からなる母材４３と、母材４３の表面に形成された第１層４４と、第１層４４を覆うようにフィラー４２の最表面の位置に形成された第２層４６とを備えている。なお、本実施形態では、第１第２層４６は、第１層４４の表面に形成されており、接合時に後述する中間層４５は完全に消滅しているが、例えば、第１層４４と第２層４６との間に、後述する中間層４５が一部残存していてもよい。図面では、フィラー４２を略球状の粒子としているが、後述する発明の効果を期待することができるのであれば、その形状は球状に限定されるものではない。   In the present embodiment, as shown in FIG. 1A, the bonding layer 40 is a layer in which a filler 42 is dispersed in a Zn—Al based solder 41. As shown in FIG. 1B, the filler 42 is granular and covers the base material 43 made of a conductive metal, the first layer 44 formed on the surface of the base material 43, and the first layer 44. And a second layer 46 formed at the position of the outermost surface of the filler 42. In the present embodiment, the first second layer 46 is formed on the surface of the first layer 44, and an intermediate layer 45 to be described later disappears completely at the time of bonding. A part of the intermediate layer 45 described later may remain between the second layer 46 and the second layer 46. In the drawing, the filler 42 is a substantially spherical particle. However, the shape is not limited to a spherical shape as long as the effect of the invention described below can be expected.

母材４３を構成する導電性金属は、Ｚｎ−Ａｌ系はんだ４１の硬さ以下の材料からなることが好ましい。具体的には、導電性金属として、Ｃｕ，Ａｌ，Ｚｎ，またはＡｕなどを挙げることができる。   The conductive metal constituting the base material 43 is preferably made of a material having a hardness less than that of the Zn—Al based solder 41. Specifically, examples of the conductive metal include Cu, Al, Zn, and Au.

第１層４４は、ニッケルめっきの層であり、具体的には、ニッケルめっきとして、Ｎｉ，Ｎｉ−Ｐ，またはＮｉ−Ｂなどを挙げることができる。第１層４４は、これらの材料を主材とした層であり、後述する中間層から拡散した金属を一部含有してもよい。   The first layer 44 is a nickel plating layer. Specifically, examples of nickel plating include Ni, Ni-P, and Ni-B. The 1st layer 44 is a layer which made these materials the main materials, and may contain some metals diffused from the below-mentioned intermediate layer.

第２層４６は、セラミックまたは炭素材料の層であり、第１層を覆うようにフィラー４２の最表面に位置に形成された層である。セラミックとして、例えば、Ａｌ２Ｏ３，ＳｉＯ２，ＡｌＮ，Ｓｉ３Ｎ４，ＺｒＯ２，ＴｉＯ２，ＴｉＮ，またはＣｒＮなどを挙げることができる。炭素材料として、ＤＬＣ（ダイヤモンドライクカーボン）などの非晶質炭素，ＣＮＴ（カーボンナノチューブ）などを挙げることができる。第２層４６は、これらの材料を主材とした層であり、製造時に、Ｚｎ−Ａｌ系はんだ、第１層、または、中間層から拡散した金属を一部含有してもよい。 The second layer 46 is a layer of ceramic or carbon material, and is a layer formed at a position on the outermost surface of the filler 42 so as to cover the first layer. Examples of the ceramic include Al 2 O 3 , SiO 2 , AlN, Si 3 N 4 , ZrO 2 , TiO 2 , TiN, or CrN. Examples of the carbon material include amorphous carbon such as DLC (diamond-like carbon), CNT (carbon nanotube), and the like. The second layer 46 is a layer mainly composed of these materials, and may partially contain a metal diffused from the Zn—Al solder, the first layer, or the intermediate layer at the time of manufacture.

ここで、第２層４６には、第１層４４に到達したクラック４８が形成されている。クラック４８内の、第１層４４の表面には、Ａｌ−Ｎｉ合金からなる導電部４９が形成されている。   Here, in the second layer 46, a crack 48 reaching the first layer 44 is formed. A conductive portion 49 made of an Al—Ni alloy is formed on the surface of the first layer 44 in the crack 48.

２．半導体装置１の製造方法について
上述した半導体装置１を、図２に示す一連のステップＳ２１〜Ｓ２３を経て製造する。以下にその製造方法を説明する。 2. About the manufacturing method of the semiconductor device 1 The semiconductor device 1 mentioned above is manufactured through a series of steps S21-S23 shown in FIG. The manufacturing method will be described below.

２−１．フィラーの作製について
まず、ステップＳ２１で、接合材料を構成するフィラーを作製する。図３に示すフィラー４２Ａは、導電性金属からなる母材４３と、母材４３の表面に形成された第１層４４と第１層４４を覆うようにフィラー４２の最表面の位置に形成された第２層４６と、第１層４４と第２層４６との間に形成された中間層４５と、を備えている。 2-1. About preparation of a filler First, the filler which comprises a joining material is produced by step S21. The filler 42A shown in FIG. 3 is formed at the position of the outermost surface of the filler 42 so as to cover the base material 43 made of a conductive metal, the first layer 44 formed on the surface of the base material 43, and the first layer 44. A second layer 46, and an intermediate layer 45 formed between the first layer 44 and the second layer 46.

具体的には、まず、図３に示すフィラー４２Ａの母材４３に相当する母材粒子をガスアトマイズ等で作製する。母材は、上述したように、導電性金属からなり、この導電性金属として、たとえば、Ｃｕ，Ａｌ，Ｚｎ，またはＡｕなどを挙げることができる。このよう導電性金属は、Ｚｎ−Ａｌ系はんだ４１の硬さ以下の材料であるので、後述する圧延時に、第２層４６に容易にクラックを発生させることができる。   Specifically, first, base material particles corresponding to the base material 43 of the filler 42A shown in FIG. 3 are produced by gas atomization or the like. As described above, the base material is made of a conductive metal, and examples of the conductive metal include Cu, Al, Zn, and Au. Since the conductive metal is a material having a hardness lower than that of the Zn—Al based solder 41, cracks can be easily generated in the second layer 46 during rolling, which will be described later.

得られた母材粒子の表面に対して、図３に示すように、電解めっきまたは無電解めっきにより第１層４４を被覆する。第１層４４は、上述したように、Ｎｉ，Ｎｉ−Ｐ，またはＮｉ−ＢなどＮｉめっきからなる層である。Ｎｉめっきからなる第１層４４を設けることにより、第１層４４は、Ｚｎ−Ａｌ系はんだ４１と母材４３との反応を抑制するバリア層として作用する。第１層４１は、０．５〜２０μｍ程度の厚さである。   As shown in FIG. 3, the surface of the obtained base material particles is coated with the first layer 44 by electrolytic plating or electroless plating. As described above, the first layer 44 is a layer made of Ni plating such as Ni, Ni—P, or Ni—B. By providing the first layer 44 made of Ni plating, the first layer 44 functions as a barrier layer that suppresses the reaction between the Zn—Al-based solder 41 and the base material 43. The first layer 41 has a thickness of about 0.5 to 20 μm.

次に、第１層４４の表面に、中間層４５を形成する。中間層４５は、Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄからなる層である。このような材料を用いることにより、後述する第２層４６のクラックから浸入したＺｎ−Ａｌ系はんだ４１との濡れ性を向上させることができる。中間層４５は、５０〜５００ｎｍ程度の厚さであり、後述する接合時には、Ｚｎ−Ａｌ系はんだ４１に拡散して消滅する。   Next, the intermediate layer 45 is formed on the surface of the first layer 44. The intermediate layer 45 is a layer made of Cu, Ag, Au, Pt, or Pd. By using such a material, it is possible to improve the wettability with the Zn—Al-based solder 41 that has entered from cracks in the second layer 46 described later. The intermediate layer 45 has a thickness of about 50 to 500 nm, and diffuses into the Zn—Al solder 41 and disappears at the time of joining described later.

第１層４４の表面を被覆するように中間層４５を形成することができるのであれば、電解めっき、無電解めっき、蒸着、スパッタリング、ゾル−ゲル法などの化学反応を用いた方法、またはＣＶＤなど、いずれの方法で被覆してもよい。   If the intermediate layer 45 can be formed so as to cover the surface of the first layer 44, a method using chemical reaction such as electrolytic plating, electroless plating, vapor deposition, sputtering, sol-gel method, or CVD. It may be coated by any method.

次に、中間層４５の表面に、第２層４６を形成する。第２層４６は、セラミックまたは炭素材料からなる層であり、上述したように、Ａｌ２Ｏ３，ＳｉＯ２，ＡｌＮ，Ｓｉ３Ｎ４，ＺｒＯ２，ＴｉＯ２，ＴｉＮ，ＣｒＮ、非晶質炭素，ＣＮＴなどを挙げることができる。 Next, the second layer 46 is formed on the surface of the intermediate layer 45. The second layer 46 is a layer made of a ceramic or carbon material, and as described above, Al 2 O 3 , SiO 2 , AlN, Si 3 N 4 , ZrO 2 , TiO 2 , TiN, CrN, amorphous carbon. , CNT and the like.

このような材料を用いることにより、Ｚｎ−Ａｌ系はんだ４１との反応を抑制し、後述する圧延時に、第２層４６にクラックを容易に形成することができる。中間層４５の表面に、中間層４５を被覆するように第２層４６を形成することができるのであれば、蒸着、スパッタリング、ＣＶＤ等いずれの方法で被覆してもよい。第２層４６は、０．５〜１０μｍ程度の厚さである。   By using such a material, reaction with the Zn—Al based solder 41 can be suppressed, and cracks can be easily formed in the second layer 46 during rolling, which will be described later. As long as the second layer 46 can be formed on the surface of the intermediate layer 45 so as to cover the intermediate layer 45, the intermediate layer 45 may be covered by any method such as vapor deposition, sputtering, and CVD. The second layer 46 has a thickness of about 0.5 to 10 μm.

さらに、後述する鋳造時に、溶融したＺｎ−Ａｌ系はんだ４１にフィラー４２Ａを浮遊し難くするために、フィラー４２Ａの平均密度は、６．０ｇ／ｃｍ３以上であることが好ましい。ここで、フィラー４２Ａが球体であると想定し、母材４３が球体であり、第１層４４、中間層４５、および第２層４６の層厚みがそれぞれ均一であると想定した場合、これらの最適な材料および寸法の組み合わせを、以下の表１に示す。なお、半径ｒ１〜ｒ４は、フィラー４２Ａの中心から、順次、母材４３、第１層４４、中間層４５、および第２層４６の表面までの距離である。 Furthermore, the average density of the filler 42A is preferably 6.0 g / cm 3 or more so that the filler 42A is less likely to float on the molten Zn—Al solder 41 during casting, which will be described later. Here, assuming that the filler 42A is a sphere, the base material 43 is a sphere, and assuming that the layer thicknesses of the first layer 44, the intermediate layer 45, and the second layer 46 are uniform, these The optimal material and dimension combinations are shown in Table 1 below. The radii r1 to r4 are distances from the center of the filler 42A to the surfaces of the base material 43, the first layer 44, the intermediate layer 45, and the second layer 46 in order.

Figure 2017054885
Figure 2017054885

２−２．接合材料（はんだペレット）の作製について
次に、ステップＳ２２で、接合材料（はんだペレット）を作製する。溶融炉９１内で、ＺｎとＡｌとを溶解し、これらを撹拌して得られた溶融状態のＺｎ−Ａｌ系はんだ４１に、ステップ２１で準備したフィラー４２Ａを投入する（図４（ａ）参照）。 2-2. Production of Bonding Material (Solder Pellets) Next, in step S22, a bonding material (solder pellets) is produced. In the melting furnace 91, the filler 42A prepared in step 21 is put into a molten Zn-Al solder 41 obtained by melting Zn and Al and stirring them (see FIG. 4A). ).

その後、撹拌装置９２で、溶融状態のＺｎ−Ａｌ系はんだ４１と、フィラー４２Ａとを、撹拌する。これにより、Ｚｎ−Ａｌ系はんだ４１にフィラー４２Ａが分散する（図４（ｂ）参照）。このとき、フィラー４２Ａの最外層は、セラミックまたは炭素材料からなる第２層が形成されているので、フィラー４２Ａは、図５（ａ）に示す状態で、Ｚｎ−Ａｌ系はんだ４１に存在する。   Thereafter, the molten Zn—Al solder 41 and the filler 42 </ b> A are stirred by the stirring device 92. As a result, the filler 42A is dispersed in the Zn—Al solder 41 (see FIG. 4B). At this time, since the outermost layer of the filler 42A is the second layer made of a ceramic or carbon material, the filler 42A is present in the Zn-Al solder 41 in the state shown in FIG.

次に、溶融炉９１から、鋳型９３に取り出して、鋳型９３にフィラー４２Ａが分散したＺｎ−Ａｌ系はんだ４１を流し込み、接合材料４０Ａのインゴットを鋳造する（図４（ｃ）参照）。得られた接合材料４０Ａを、圧延ローラ９４，９５で圧延し（図４（ｄ）参照）、所望のサイズにカットすることで、はんだペレットに相当する接合材料４０Ａが作製される。得られた接合材料４０Ａには、図５（ｂ）に示すように、フィラー４２Ｂの第２層４６に、中間層４５に到達するようなクラック４８が発生する。クラック４８は、後述するフィラー４２の母材４３に導電経路が形成されるように、複数カ所形成されていることが好ましい。   Next, it is taken out from the melting furnace 91 into the mold 93, the Zn-Al solder 41 in which the filler 42A is dispersed is poured into the mold 93, and an ingot of the joining material 40A is cast (see FIG. 4C). The obtained joining material 40A is rolled by rolling rollers 94 and 95 (see FIG. 4D) and cut into a desired size, thereby producing a joining material 40A corresponding to a solder pellet. In the obtained bonding material 40A, as shown in FIG. 5B, a crack 48 that reaches the intermediate layer 45 occurs in the second layer 46 of the filler 42B. The cracks 48 are preferably formed at a plurality of locations so that conductive paths are formed in the base material 43 of the filler 42 described later.

ここで、Ｚｎ−Ａｌ系はんだ４１は、その他のはんだと比較して、酸化し易く、安定した酸化皮膜が表面に形成されやすい。したがって、接合材料４０Ａを作製する際には、Ｚｎ−Ａｌ系はんだ４１の表面積がより小さいことが好ましい。   Here, the Zn—Al based solder 41 is easily oxidized as compared with other solders, and a stable oxide film is easily formed on the surface. Therefore, when producing the bonding material 40A, it is preferable that the surface area of the Zn—Al solder 41 is smaller.

そこで、図６に、６ｍｍ×６ｍｍ×厚さ０．２ｍｍの接合材料４０Ａ（はんだペレット）を、上述した製造方法（鋳造法）で製造した場合の表面積を１とし、この表面積を酸化皮膜が形成される面積とし、鋳造法における酸化皮膜の存在比を１（基準）とした。そして、圧延法または紛体混合法で、同じサイズの接合材料を作製したときの、作製過程におけるＺｎ−Ａｌ系はんだの表面積（酸化皮膜が形成される面積）を算出した。   Therefore, in FIG. 6, the surface area when the joining material 40A (solder pellet) of 6 mm × 6 mm × thickness 0.2 mm is manufactured by the above-described manufacturing method (casting method) is set to 1, and this surface area is formed by the oxide film. The abundance ratio of the oxide film in the casting method was 1 (standard). Then, the surface area (area on which the oxide film is formed) of the Zn—Al solder in the production process when a bonding material of the same size was produced by a rolling method or a powder mixing method was calculated.

圧延法では、６ｍｍ×６ｍｍ×厚さ０．１ｍｍの２枚のＺｎ−Ａｌ系はんだの間にフィラー４２Ａを挟み込んでこれらを圧延して接合材料（はんだペレット）を作製する。この場合には、作製過程において、２枚のＺｎ−Ａｌ系はんだを準備するため、図６に示すように、作製過程におけるＺｎ−Ａｌ系はんだの表面積は１．９となり、上述した鋳造法における酸化皮膜の存在比は、１．９となる。   In the rolling method, a filler 42A is sandwiched between two Zn—Al-based solders of 6 mm × 6 mm × thickness 0.1 mm, and these are rolled to produce a bonding material (solder pellet). In this case, since two Zn—Al solders are prepared in the manufacturing process, the surface area of the Zn—Al solder in the manufacturing process is 1.9 as shown in FIG. The abundance ratio of the oxide film is 1.9.

一方、紛体混合法では、Ｚｎ−Ａｌ系はんだの粉末と、フィラーとを混合して、Ｚｎ−Ａｌ系はんだを溶融することにより、接合材料（はんだペレット）を作製する。Ｚｎ−Ａｌ系はんだの粉末の粒子径を６０μｍとしたときに、Ｚｎ−Ａｌ系はんだの各粒子に酸化皮膜が形成されている。このため、作製過程におけるＺｎ−Ａｌ系はんだの表面積は、９．４となり、上述した鋳造法における酸化皮膜の存在比は、９．４となる。   On the other hand, in the powder mixing method, a bonding material (solder pellet) is produced by mixing a Zn—Al solder powder and a filler and melting the Zn—Al solder. When the particle diameter of the Zn—Al solder powder is 60 μm, an oxide film is formed on each Zn—Al solder particle. For this reason, the surface area of the Zn—Al solder in the production process is 9.4, and the abundance ratio of the oxide film in the casting method described above is 9.4.

このような結果から、本実施形態の如き鋳造法で、接合材料４０Ａ（はんだペレット）を作製することにより、他の方法に比べて、Ｚｎ−Ａｌ系はんだが起因とした酸化皮膜が接合材料４０Ａに存在する量を抑えることができる。   From such a result, by producing the joining material 40A (solder pellet) by the casting method as in the present embodiment, the oxide film caused by the Zn—Al-based solder is formed in the joining material 40A as compared with other methods. The amount present in can be reduced.

２−３．半導体装置１の製造について
次に、ステップＳ２３で、半導体装置１を製造する（図１（ａ）参照）。図７に示すように、上述した半導体素子３と、リードフレーム６とを準備する。半導体素子３は、素子本体３１と、素子本体３１に形成された電極３２とを備えており、これらは上述した材料で構成される。電極３２の最表面にＣｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄの薄膜３３が、さらに形成されている。 2-3. Manufacturing of Semiconductor Device 1 Next, in step S23, the semiconductor device 1 is manufactured (see FIG. 1A). As shown in FIG. 7, the semiconductor element 3 and the lead frame 6 described above are prepared. The semiconductor element 3 includes an element body 31 and an electrode 32 formed on the element body 31, and these are made of the above-described materials. A thin film 33 of Cu, Ag, Au, Pt, or Pd is further formed on the outermost surface of the electrode 32.

リードフレーム６は、リードフレーム本体６１と、リードフレーム本体６１に形成されたＮｉめっき被膜６２と、を備えており、これらは上述した材料で構成される。リードフレーム６のＮｉめっき被膜６２の表面に、Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄの薄膜（図示せず）がさらに形成されていてもよい。   The lead frame 6 includes a lead frame main body 61 and a Ni plating film 62 formed on the lead frame main body 61, and these are made of the materials described above. A thin film (not shown) of Cu, Ag, Au, Pt, or Pd may be further formed on the surface of the Ni plating film 62 of the lead frame 6.

半導体素子３とリードフレーム６との間に、接合材料４０Ａを配置し、リフロー接合する。接合条件は、窒素ガスと水素ガスとの混合した混合ガス雰囲気下で、接合温度３８１〜４１９℃の温度で１〜２分間保持する。   A bonding material 40A is disposed between the semiconductor element 3 and the lead frame 6, and reflow bonding is performed. The bonding conditions are maintained for 1-2 minutes at a bonding temperature of 381-419 ° C. in a mixed gas atmosphere in which nitrogen gas and hydrogen gas are mixed.

なお、接合温度が４１９℃を超えた場合には、フィラー４２Ａの第１層４４のＮｉめっきと、Ｚｎ−Ａｌ系はんだ４１とが反応し、Ｚｎ−Ｎｉを生成し、半導体装置の耐久性を低下させるおそれがある。   When the bonding temperature exceeds 419 ° C., the Ni plating of the first layer 44 of the filler 42A and the Zn—Al based solder 41 react to generate Zn—Ni, thereby improving the durability of the semiconductor device. May decrease.

このようにして、図５（ｂ）に示すフィラー４２Ｂを囲むＺｎ−Ａｌ系はんだ４１の表面に、わずかに酸化皮膜が形成されていたとしても、中間層４５にＣｕまたはＡｇを用いた場合には、これらの金属とＺｎが反応する。この反応過程で、Ｚｎ−Ａｌ系はんだ４１の酸化皮膜が破壊されるため、第１層４４に対するＺｎ−Ａｌ系はんだ４１の濡れ性を高めることができる。   In this way, even when a slight oxide film is formed on the surface of the Zn-Al solder 41 surrounding the filler 42B shown in FIG. Reacts with these metals and Zn. In this reaction process, the oxide film of the Zn—Al solder 41 is destroyed, so that the wettability of the Zn—Al solder 41 with respect to the first layer 44 can be enhanced.

このようにして、図１（ｂ）に示すように、クラック４８内の、第１層４４の表面には、Ａｌ−Ｎｉ合金からなる導電部４９が形成されている。なお、中間層４５は、極めて薄い薄膜であるので、リフロー接合後には、消滅する。   In this manner, as shown in FIG. 1B, the conductive portion 49 made of an Al—Ni alloy is formed on the surface of the first layer 44 in the crack 48. Since the intermediate layer 45 is a very thin thin film, it disappears after reflow bonding.

なお、中間層４５に上述したＣｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄを用いた場合には、接合時にこれらの金属は、酸化し難く、第１層４４に対するＺｎ−Ａｌ系はんだ４１の濡れ性を高めることができる。   When the above-described Cu, Ag, Au, Pt, or Pd is used for the intermediate layer 45, these metals are difficult to oxidize at the time of bonding, and the wettability of the Zn—Al based solder 41 with respect to the first layer 44. Can be increased.

従来の半導体装置では、図８（ｂ）に示すように、セラミックフィラー９を用いているため、接合層のフィラー内に導電経路が形成おされず、セラミックフィラー９を迂回して、Ｚｎ−Ａｌ系はんだ４１に導電経路が形成される。さらに、セラミックフィラー９の場合には、セラミックフィラー９とＺｎ−Ａｌ系はんだ４１との濡れ性が良好ではないので、これらの間に、空気層が形成され易く、フィラー周辺での熱伝導経路が断たれ易い。   In the conventional semiconductor device, as shown in FIG. 8B, the ceramic filler 9 is used. Therefore, a conductive path is not formed in the filler of the bonding layer, and the ceramic filler 9 is bypassed and Zn—Al A conductive path is formed in the system solder 41. Furthermore, in the case of the ceramic filler 9, since the wettability between the ceramic filler 9 and the Zn-Al solder 41 is not good, an air layer is easily formed between them, and a heat conduction path around the filler is provided. It is easy to be cut off.

しかしながら、本実施形態に係る半導体装置１によれば、図８（ａ）に示すように、セラミックフィラー９のクラック４８内に形成されたＡｌ−Ｎｉ合金からなる導電部４９を通じて、Ｚｎ−Ａｌ系はんだ４２からフィラー内部に導電経路および熱伝達経路が形成されるため、フィラー４２が起因した半導体素子３とリードフレーム６との間の接合層の電気抵抗の増加を抑えることができ、半導体素子３の発熱を抑えることができる。   However, according to the semiconductor device 1 according to the present embodiment, as shown in FIG. 8A, the Zn—Al system is passed through the conductive portion 49 made of an Al—Ni alloy formed in the crack 48 of the ceramic filler 9. Since a conductive path and a heat transfer path are formed inside the filler from the solder 42, an increase in the electrical resistance of the bonding layer between the semiconductor element 3 and the lead frame 6 caused by the filler 42 can be suppressed. Can suppress heat generation.

図９（ａ）は、半導体素子の発熱最大温度を演算するための半導体装置のモデルであり、図９（ｂ）は、図９（ａ）に示すモデルに基づいた計算結果である。   FIG. 9A is a model of a semiconductor device for calculating the maximum heat generation temperature of the semiconductor element, and FIG. 9B is a calculation result based on the model shown in FIG. 9A.

図１（ａ）に示す半導体装置１の半導体素子３の発熱最大温度を推定すべく、図２（ａ）示す簡易的なモデルを作製した。このモデルでは、半導体素子に一定の熱量を与え、半導体を発熱させ、リードフレームの下部から４０℃で冷却を行った場合の定常状態での、半導体素子の発熱温度を熱回路網法で計算した。   In order to estimate the maximum heat generation temperature of the semiconductor element 3 of the semiconductor device 1 shown in FIG. 1A, a simple model shown in FIG. In this model, the heat generation temperature of the semiconductor element in a steady state when the semiconductor element was given a certain amount of heat to generate heat and cooled at 40 ° C. from the lower part of the lead frame was calculated by the thermal network method. .

このモデルでは、６ｍｍ×６ｍｍ×厚さ０．１ｍｍの半導体素子を想定し、フィラーとして直径０．２ｍｍ×厚さ０．２ｍｍのフィラーを仮定し、Ｚｎ−Ａｌ系はんだとして、６ｍｍ×６ｍｍ×厚さ０．２ｍｍのはんだを仮定した。図１（ａ）の半導体装置１（発明品）に相当するフィラーの熱伝導率を１２０Ｗ／ｍ・Ｋとし、従来品である半導体装置のフィラー（セラミックフィラー）の熱伝導率を３０Ｗ／ｍ・Ｋとし、はんだの熱伝導率を１２０Ｗ／ｍ・Ｋとして計算した。この結果、図９（ｂ）に示すように、発明品は、従来品に比べて５．８℃の発熱を抑えることができることが確認できた。   In this model, a semiconductor element of 6 mm × 6 mm × thickness 0.1 mm is assumed, a filler of diameter 0.2 mm × thickness 0.2 mm is assumed as a filler, and Zn—Al solder is 6 mm × 6 mm × thickness. A 0.2 mm thick solder was assumed. The thermal conductivity of the filler corresponding to the semiconductor device 1 (invention product) in FIG. 1A is 120 W / m · K, and the thermal conductivity of the filler (ceramic filler) of the conventional semiconductor device is 30 W / m · K. K was calculated as the thermal conductivity of the solder was 120 W / m · K. As a result, as shown in FIG. 9B, it was confirmed that the inventive product can suppress heat generation at 5.8 ° C. compared to the conventional product.

図１０（ａ）は、接合層の電気抵抗比を演算するためのモデルであり、図１０（ｂ）は、図１０（ａ）に示すモデルに基づいた計算結果である。   FIG. 10A is a model for calculating the electrical resistance ratio of the bonding layer, and FIG. 10B is a calculation result based on the model shown in FIG.

図１（ａ）に示す半導体装置１（発明品）と従来品の電気抵抗比を図１０（ａ）のモデルを用いて計算した。具体的には、はんだ（Ｚｎ−Ａｌ系はんだ）に含有させるフィラーの個数を１０、５０、１００個に変化させて、接合層の電気抵抗をそれぞれ計算した。計算で得られた電気抵抗の値は略同じであり、図１０（ｂ）に示すように、この値を１００とした。   The electrical resistance ratio between the semiconductor device 1 (invention product) shown in FIG. 1A and the conventional product was calculated using the model shown in FIG. Specifically, the number of fillers contained in the solder (Zn—Al solder) was changed to 10, 50, and 100, and the electrical resistance of the bonding layer was calculated. The value of the electrical resistance obtained by the calculation is substantially the same, and this value is set to 100 as shown in FIG.

同様に、従来品である半導体装置のはんだ（Ｚｎ−Ａｌ系はんだ）に含有させるフィラーの個数を１０、５０、１００個に変化させて、接合層の電気抵抗をそれぞれ計算した。これらの値を、図１０（ｂ）に示した。   Similarly, the electrical resistance of the bonding layer was calculated by changing the number of fillers contained in the conventional solder (Zn—Al solder) of the semiconductor device to 10, 50, and 100, respectively. These values are shown in FIG.

なお、これらの計算には、Ｚｎの電気抵抗率を５．８×１０−８Ω・ｍとし、Ａｌの電気抵抗率を２．７×１０−８Ω・ｍとし、セラミックの電気抵抗率を１．０×１０１２Ω・ｍとして計算した。この結果、図１０（ｂ）に示すように、発明品は、フィラーの含有個数に拘わらず、従来品に比べて、接合層の電気抵抗が小さいことがわかった。一方、従来品では、セラミックフィラーを１００個用いた場合には、発明品のものに比べて接合層の電気抵抗が１０％上昇している。 In these calculations, the electrical resistivity of Zn is 5.8 × 10 −8 Ω · m, the electrical resistivity of Al is 2.7 × 10 −8 Ω · m, and the electrical resistivity of the ceramic is Calculated as 1.0 × 10 12 Ω · m. As a result, as shown in FIG. 10B, the inventive product was found to have a lower electrical resistance of the bonding layer than the conventional product, regardless of the number of fillers contained. On the other hand, in the conventional product, when 100 ceramic fillers are used, the electrical resistance of the bonding layer is increased by 10% compared to the inventive product.

以上のことから、従来品の如く、セラミックフィラーを用いた場合には、接合層内でセラミックフィラーは導電経路および熱導電回路を阻害し、導電経路および熱導電回路はセラミックフィラーの周りを迂回するため、接合層の電気抵抗が高くなり、半導体素子の温度も高くなる。しかしながら、発明品では、上述したように、フィラー内に導電経路および熱導電回路が形成されるため、接合層内の電気抵抗は低く、半導体素子の発熱温度を低くできると考えられる。   From the above, when a ceramic filler is used as in the conventional product, the ceramic filler obstructs the conductive path and the thermal conductive circuit in the bonding layer, and the conductive path and the thermal conductive circuit bypass the ceramic filler. Therefore, the electrical resistance of the bonding layer increases and the temperature of the semiconductor element also increases. However, in the inventive product, as described above, since the conductive path and the heat conductive circuit are formed in the filler, it is considered that the electrical resistance in the bonding layer is low and the heat generation temperature of the semiconductor element can be lowered.

以上、本発明の実施の形態を詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更があっても、それらは本発明に含まれるものである。   Although the embodiment of the present invention has been described in detail above, the specific configuration is not limited to this embodiment, and even if there is a design change within a scope not departing from the gist of the present invention, they are not limited to this embodiment. It is included in the invention.

１：半導体装置、３：半導体素子、３１：素子本体、３２：電極、４０：接合層、４０Ａ：接合材料、４１：Ｚｎ−Ａｌ系はんだ、４２，４２Ａ，４２Ｂ：フィラー、４３：母材、４４：第１層、４５：中間層、４６：第２層、４８：クラック、４９：導電部、５１，５２：金属間化合物層、６：リードフレーム、６１：リードフレーム本体、６２：Ｎｉめっき被膜、９：セラミックフィラー、９１：溶解炉、９２：撹拌装置、９３：鋳型、９４：圧延ローラ 1: Semiconductor device, 3: Semiconductor element, 31: Element body, 32: Electrode, 40: Joining layer, 40A: Joining material, 41: Zn—Al solder, 42, 42A, 42B: Filler, 43: Base material, 44: 1st layer, 45: Intermediate layer, 46: 2nd layer, 48: Crack, 49: Conductive part, 51, 52: Intermetallic compound layer, 6: Lead frame, 61: Lead frame body, 62: Ni plating Coating: 9: Ceramic filler, 91: Melting furnace, 92: Stirrer, 93: Mold, 94: Rolling roller

Claims (1)

接合層を介して半導体素子とリードフレームとが接合された状態の半導体装置であって、
前記接合層は、Ｚｎ−Ａｌ系はんだにフィラーが分散した層であり、
前記フィラーは、導電性金属からなる母材と、前記母材の表面に形成された第１層と、該第１層を覆うように前記フィラーの最表面の位置に形成された第２層と、を備えており、
前記第１層は、ニッケルめっきの層であり、
前記第２層は、セラミックまたは炭素材料の層であり、
前記第２層には、前記第１層に到達したクラックが形成されており、
前記クラック内には、Ａｌ−Ｎｉ合金からなる導電部が形成されていることを特徴とする半導体装置。 A semiconductor device in which a semiconductor element and a lead frame are bonded via a bonding layer,
The bonding layer is a layer in which a filler is dispersed in Zn-Al solder.
The filler includes a base material made of a conductive metal, a first layer formed on the surface of the base material, and a second layer formed on the outermost surface of the filler so as to cover the first layer. , And
The first layer is a nickel plating layer;
The second layer is a layer of ceramic or carbon material;
In the second layer, a crack reaching the first layer is formed,
A semiconductor device, wherein a conductive portion made of an Al—Ni alloy is formed in the crack.
JP2015176899A 2015-09-08 2015-09-08 Semiconductor device Pending JP2017054885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015176899A JP2017054885A (en) 2015-09-08 2015-09-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015176899A JP2017054885A (en) 2015-09-08 2015-09-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2017054885A true JP2017054885A (en) 2017-03-16

Family

ID=58317245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015176899A Pending JP2017054885A (en) 2015-09-08 2015-09-08 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2017054885A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018173680A1 (en) 2017-03-21 2018-09-27 コニカミノルタ株式会社 Method for measuring spectral radiation characteristics of fluorescence whitened sample, and device for measuring spectral radiation characteristics of fluorescence whitened sample

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018173680A1 (en) 2017-03-21 2018-09-27 コニカミノルタ株式会社 Method for measuring spectral radiation characteristics of fluorescence whitened sample, and device for measuring spectral radiation characteristics of fluorescence whitened sample

Similar Documents

Publication Publication Date Title
JP4985129B2 (en) Bonded body, electronic module, and bonding method
JP5282593B2 (en) Thermoelectric conversion element and thermoelectric conversion module using the same
KR101654523B1 (en) Hybrid Composite Solder Alloys and Their Fabrication Methods
JP6281468B2 (en) Semiconductor device and manufacturing method thereof
JP6753869B2 (en) How to make composites
US20130216848A1 (en) Starting material and process for producing a sintered join
JP2012522380A (en) Thermoelectric conversion element, electrode material and manufacturing method thereof
JP6475703B2 (en) Method for producing a metal / ceramic solder joint
JPWO2019064745A1 (en) Metal powder for additive manufacturing of metal and a model produced using the metal powder
JP4136648B2 (en) Dissimilar material joined body and manufacturing method thereof
TW201110427A (en) Lead frame for optical semiconductor device, manufacturing method of lead frame for optical semiconductor device, and optical semiconductor device
CN106238962A (en) A kind of active solder alloy
WO2017098863A1 (en) Thermoelectric conversion module and method for manufacturing same
JP7471376B2 (en) Circuit board and semiconductor device
JP2009147111A (en) Bonding material, method of manufacturing the same, and semiconductor apparatus
JP2016092063A (en) Semiconductor device and manufacturing method of the same
JP4959539B2 (en) Laminated solder material, soldering method and solder joint using the same
JP2017054885A (en) Semiconductor device
JPWO2020084903A1 (en) Composite member
US9960335B2 (en) Thermoelectric element, thermoelectric module and method of manufacturing thermoelectric element
JP2014103182A (en) Power semiconductor device
JP2016006827A (en) Thermoelectric transducer
JP2018111111A (en) Manufacturing method for metal junction body and semiconductor device
JPH11186616A (en) Thermoelectric transducer and manufacture thereof
WO2012147610A1 (en) Heat dissipating substrate