JP2017050329A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2017050329A
JP2017050329A JP2015170694A JP2015170694A JP2017050329A JP 2017050329 A JP2017050329 A JP 2017050329A JP 2015170694 A JP2015170694 A JP 2015170694A JP 2015170694 A JP2015170694 A JP 2015170694A JP 2017050329 A JP2017050329 A JP 2017050329A
Authority
JP
Japan
Prior art keywords
layer
convex portion
semiconductor
light emitting
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015170694A
Other languages
Japanese (ja)
Inventor
良市 鈴木
Ryoichi Suzuki
良市 鈴木
伊藤 信一
Shinichi Ito
信一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015170694A priority Critical patent/JP2017050329A/en
Publication of JP2017050329A publication Critical patent/JP2017050329A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Device Packages (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a manufacturing method, which can protect anti-reflection structure.SOLUTION: A semiconductor device comprises: a semiconductor layer 15; a light transmissive layer 31 which has a plurality of first salients 71 and second salients 72 with a height higher than a height of the first salient 71 and consists primarily of a material having a first Young's modulus; and a second light transmissive layer 32 which is provided between the semiconductor layer 15 and the first light transmissive layer 31 and consists primarily of a material having a second Young's modulus higher than the first Young's modulus.SELECTED DRAWING: Figure 1

Description

実施形態は、半導体装置およびその製造方法に関する。   Embodiments described herein relate generally to a semiconductor device and a method for manufacturing the same.

LED(Light Emitting Diode)などの光学デバイスの表面に反射防止構造を設けた半導体装置が提案されている。その反射防止構造は微細な凹凸構造物であるため、半導体装置の製造工程中における破損が懸念される。反射防止構造の破損は、光学デバイスの光取り出し効率や光取り込み効率を低下させ得る。   A semiconductor device in which an antireflection structure is provided on the surface of an optical device such as an LED (Light Emitting Diode) has been proposed. Since the antireflection structure is a fine concavo-convex structure, there is a concern about damage during the manufacturing process of the semiconductor device. Damage to the antireflection structure can reduce the light extraction efficiency and light capture efficiency of the optical device.

特開2008−300501号公報JP 2008-300501 A

実施形態は、反射防止構造を保護できる半導体装置および製造方法を提供する。   Embodiments provide a semiconductor device and a manufacturing method capable of protecting an antireflection structure.

実施形態によれば、半導体装置は、半導体層と、複数の第1凸部と、前記第1凸部の高さ以上の高さをもつ第2凸部とを有し、第1ヤング率をもつ材料を主成分として含む第1光透過層と、前記半導体層と前記第1光透過層との間に設けられ、前記第1ヤング率よりも高い第2ヤング率をもつ材料を主成分として含む第2光透過層と、を備えている。   According to the embodiment, the semiconductor device includes a semiconductor layer, a plurality of first protrusions, and a second protrusion having a height equal to or higher than the height of the first protrusion, and has a first Young's modulus. A first light transmission layer containing as a main component a material having a second Young's modulus higher than the first Young's modulus provided between the semiconductor layer and the first light transmission layer as a main component. A second light transmission layer.

(a)は実施形態の半導体発光装置の模式断面図であり、(b)は実施形態の半導体発光装置の模式上面図。(A) is a schematic cross section of the semiconductor light emitting device of the embodiment, (b) is a schematic top view of the semiconductor light emitting device of the embodiment. (a)は実施形態の半導体発光装置の電極のレイアウトを示す模式平面図であり、(b)は実施形態の半導体発光装置の模式下面図。(A) is a schematic plan view which shows the layout of the electrode of the semiconductor light-emitting device of embodiment, (b) is a schematic bottom view of the semiconductor light-emitting device of embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の第1光透過層の他の例の模式断面図。FIG. 6 is a schematic cross-sectional view of another example of the first light transmission layer of the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の第1光透過層の他の例の模式断面図。FIG. 6 is a schematic cross-sectional view of another example of the first light transmission layer of the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の第1光透過層の他の例の模式平面図。The schematic plan view of the other example of the 1st light transmission layer of the semiconductor light-emitting device of embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment. 実施形態の半導体発光装置の製造方法を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the semiconductor light emitting device of the embodiment.

以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
本実施形態においては、半導体装置として半導体発光装置を例に挙げて説明する。
Hereinafter, embodiments will be described with reference to the drawings. In addition, the same code | symbol is attached | subjected to the same element in each drawing.
In the present embodiment, a semiconductor light emitting device will be described as an example of the semiconductor device.

図1(a)は、実施形態の半導体発光装置の模式断面図である。図1(a)は、図1(b)におけるA−A’断面に対応する。
図1(b)は、実施形態の半導体発光装置の光取り出し面(図1(a)の半導体発光装置の上面)の模式平面図である。
FIG. 1A is a schematic cross-sectional view of the semiconductor light emitting device of the embodiment. FIG. 1A corresponds to the AA ′ cross section in FIG.
FIG. 1B is a schematic plan view of the light extraction surface (the upper surface of the semiconductor light emitting device in FIG. 1A) of the semiconductor light emitting device of the embodiment.

図2(a)は、実施形態の半導体発光装置におけるp側電極16とn側電極17の平面レイアウトの一例を示す模式平面図である。図1(a)は、図2(a)におけるB−B’断面に対応する。図2(a)は、図1における配線部41、43、樹脂層25、絶縁膜18、および反射膜51を取り除いて半導体層15の第2面側を見た図に対応する。また、図2(a)は、図4(b)の積層体(基板10を除く)の上面図に対応する。
図2(b)は、実施形態の半導体発光装置の実装面(図1(a)の半導体発光装置の下面)の模式平面図である。
FIG. 2A is a schematic plan view illustrating an example of a planar layout of the p-side electrode 16 and the n-side electrode 17 in the semiconductor light emitting device of the embodiment. FIG. 1A corresponds to the BB ′ cross section in FIG. FIG. 2A corresponds to a view of the second surface side of the semiconductor layer 15 with the wiring portions 41 and 43, the resin layer 25, the insulating film 18, and the reflective film 51 in FIG. 2A corresponds to a top view of the stacked body (excluding the substrate 10) in FIG. 4B.
FIG. 2B is a schematic plan view of the mounting surface of the semiconductor light emitting device of the embodiment (the lower surface of the semiconductor light emitting device of FIG. 1A).

実施形態の半導体発光装置は、発光層13を有する半導体層15を備えている。半導体層15は、第1面15aと、その反対側の第2面15b(図3(a)参照)とを有する。   The semiconductor light emitting device of the embodiment includes a semiconductor layer 15 having a light emitting layer 13. The semiconductor layer 15 has a first surface 15a and a second surface 15b on the opposite side (see FIG. 3A).

半導体層15は、第1半導体層11と、第2半導体層12と、発光層13とを有する。発光層13は、第1半導体層11と第2半導体層12との間に設けられている。第1半導体層11および第2半導体層12は、例えば、窒化ガリウムを含む。   The semiconductor layer 15 includes a first semiconductor layer 11, a second semiconductor layer 12, and a light emitting layer 13. The light emitting layer 13 is provided between the first semiconductor layer 11 and the second semiconductor layer 12. The first semiconductor layer 11 and the second semiconductor layer 12 include, for example, gallium nitride.

第1半導体層11は、例えば、下地バッファ層、n型GaN層を含む。第2半導体層12は、例えば、p型GaN層を含む。発光層13は、青、紫、青紫、紫外光などを発光する材料を含む。発光層13の発光ピーク波長は、例えば、430〜470nmである。   The first semiconductor layer 11 includes, for example, a base buffer layer and an n-type GaN layer. The second semiconductor layer 12 includes, for example, a p-type GaN layer. The light emitting layer 13 includes a material that emits blue, purple, blue purple, ultraviolet light, or the like. The emission peak wavelength of the light emitting layer 13 is, for example, 430 to 470 nm.

半導体層15の第2面側は、凹凸形状に加工される。その凸部は、発光層13を含む部分15eであり、凹部は、発光層13を含まない部分15fである。発光層13を含む部分15eの表面は第2半導体層12の表面であり、その第2半導体層12の表面にp側電極16が設けられている。発光層13を含まない部分15fの表面は第1半導体層11の表面であり、その第1半導体層11の表面にn側電極17が設けられている。   The second surface side of the semiconductor layer 15 is processed into an uneven shape. The convex portion is a portion 15 e including the light emitting layer 13, and the concave portion is a portion 15 f not including the light emitting layer 13. The surface of the portion 15 e including the light emitting layer 13 is the surface of the second semiconductor layer 12, and the p-side electrode 16 is provided on the surface of the second semiconductor layer 12. The surface of the portion 15 f not including the light emitting layer 13 is the surface of the first semiconductor layer 11, and the n-side electrode 17 is provided on the surface of the first semiconductor layer 11.

半導体層15の第2面において、発光層13を含む部分15eの面積は、発光層13を含まない部分15fの面積よりも広い。また、発光層13を含む部分15eの表面に設けられたp側電極16の面積は、発光層13を含まない部分15fの表面に設けられたn側電極17の面積よりも広い。これにより、広い発光面が得られ、光出力を高くできる。   On the second surface of the semiconductor layer 15, the area of the portion 15 e including the light emitting layer 13 is larger than the area of the portion 15 f not including the light emitting layer 13. In addition, the area of the p-side electrode 16 provided on the surface of the portion 15 e including the light emitting layer 13 is wider than the area of the n-side electrode 17 provided on the surface of the portion 15 f not including the light emitting layer 13. Thereby, a wide light emitting surface can be obtained, and the light output can be increased.

図2(a)に示す例では、発光層13を含まない部分15fが、発光層13を含む部分15eを囲んでおり、n側電極17がp側電極16を囲んでいる。   In the example shown in FIG. 2A, the portion 15 f that does not include the light emitting layer 13 surrounds the portion 15 e that includes the light emitting layer 13, and the n-side electrode 17 surrounds the p-side electrode 16.

図2(a)に示すように、n側電極17は例えば4本の直線部を有し、そのうちの1本の直線部には、その直線部の幅方向に突出したコンタクト部17cが設けられている。そのコンタクト部17cの表面には、図1(a)に示すようにn側配線層22が接続している。   As shown in FIG. 2A, the n-side electrode 17 has, for example, four straight portions, and one of the straight portions is provided with a contact portion 17c protruding in the width direction of the straight portion. ing. An n-side wiring layer 22 is connected to the surface of the contact portion 17c as shown in FIG.

p側電極16とn側電極17を通じて発光層13に電流が供給され、発光層13は発光する。そして、発光層13から放射される光は、第1面15a側から半導体発光装置の外部に出射される。   A current is supplied to the light emitting layer 13 through the p-side electrode 16 and the n-side electrode 17, and the light emitting layer 13 emits light. And the light radiated | emitted from the light emitting layer 13 is radiate | emitted outside the semiconductor light-emitting device from the 1st surface 15a side.

半導体層15の第2面側には、図1(a)に示すように支持体100が設けられている。半導体層15、p側電極16およびn側電極17を含む発光素子は、第2面側に設けられた支持体100によって支持されている。   A support body 100 is provided on the second surface side of the semiconductor layer 15 as shown in FIG. The light emitting element including the semiconductor layer 15, the p-side electrode 16, and the n-side electrode 17 is supported by a support body 100 provided on the second surface side.

半導体層15の第1面15a側には、蛍光体層(第2光透過層)32が設けられている。蛍光体層32は、複数の粒子状の蛍光体32aを含む。蛍光体32aは、発光層13の放射光により励起され、その発光層13の放射光とは異なる波長の光を放射する。   A phosphor layer (second light transmission layer) 32 is provided on the first surface 15 a side of the semiconductor layer 15. The phosphor layer 32 includes a plurality of particulate phosphors 32a. The phosphor 32 a is excited by the emitted light of the light emitting layer 13 and emits light having a wavelength different from that of the emitted light of the light emitting layer 13.

複数の蛍光体32aは、結合材32bにより一体化されている。結合材32bは、発光層13の放射光および蛍光体32aの放射光に対して透過性をもつ。本明細書において「透過」とは、透過率が100%であることに限らず、光の一部を吸収する場合も含む。結合材32bは、例えばシリコーン樹脂である。または、結合材32bとしてガラスを用いることもできる。   The plurality of phosphors 32a are integrated by a binding material 32b. The binding material 32b is transparent to the emitted light of the light emitting layer 13 and the emitted light of the phosphor 32a. In this specification, “transmission” is not limited to 100% transmittance, but includes a case where a part of light is absorbed. The binding material 32b is, for example, a silicone resin. Alternatively, glass can be used as the binder 32b.

蛍光体層32上には、第1光透過層31が設けられている。第1光透過層31は、発光層13の放射光および蛍光体32aの放射光に対して透過性をもつ。   A first light transmission layer 31 is provided on the phosphor layer 32. The first light transmission layer 31 is transparent to the emitted light of the light emitting layer 13 and the emitted light of the phosphor 32a.

図1(a)および図1(b)に示すように、第1光透過層31は、nmオーダーの周期で凹凸が繰り返された、いわゆるモスアイ構造を有する。すなわち、第1光透過層31は、複数の第1凸部71を有する。図1(a)に示す例では、第1凸部71は、例えば、略砲弾型である。   As shown in FIGS. 1A and 1B, the first light transmission layer 31 has a so-called moth-eye structure in which irregularities are repeated with a period of nm order. That is, the first light transmission layer 31 has a plurality of first protrusions 71. In the example shown in FIG. 1A, the first convex portion 71 is, for example, a substantially bullet-shaped.

このような複数の第1凸部71が形成された第1光透過層31は、発光層13の放射光および蛍光体32aの放射光の反射を抑制する。第1光透過層31は、例えば可視光の反射を抑制し、半導体発光装置の光取り出し効率を向上させる。   The first light transmission layer 31 formed with such a plurality of first protrusions 71 suppresses reflection of the emitted light of the light emitting layer 13 and the emitted light of the phosphor 32a. The first light transmission layer 31 suppresses reflection of visible light, for example, and improves the light extraction efficiency of the semiconductor light emitting device.

第1光透過層31は、さらに第2凸部72を有する。第2凸部72は半導体発光装置の外周側に設けられ、図1(b)に示すように、複数の第1凸部71が設けられた領域を囲むライン状に形成されている。   The first light transmission layer 31 further has a second protrusion 72. The 2nd convex part 72 is provided in the outer peripheral side of the semiconductor light-emitting device, and as shown in FIG.1 (b), it forms in the shape of a line surrounding the area | region in which the some 1st convex part 71 was provided.

第2凸部72の高さは、第1凸部71の高さ以上である。図1(a)に示す例では、第2凸部72の高さは、第1凸部71の高さよりも高い。ここでの「高さ」は、第1光透過層31の下地の蛍光体層(第2光透過層)32の上面を基準として高さを表す。   The height of the second convex portion 72 is not less than the height of the first convex portion 71. In the example shown in FIG. 1A, the height of the second convex portion 72 is higher than the height of the first convex portion 71. Here, the “height” represents the height with reference to the upper surface of the phosphor layer (second light transmission layer) 32 underlying the first light transmission layer 31.

第2凸部72の頂部は、1つの第1凸部71の頂部よりも面積の広い平坦領域を有する。   The top portion of the second convex portion 72 has a flat region having a larger area than the top portion of one first convex portion 71.

第1凸部71および第2凸部72は同じ材料で一体に設けられている。それら第1凸部71および第2凸部72を含む第1光透過層31は、例えばシリコーン樹脂を主成分として含む材料からなる。   The 1st convex part 71 and the 2nd convex part 72 are integrally provided with the same material. The first light transmission layer 31 including the first convex portion 71 and the second convex portion 72 is made of a material containing, for example, a silicone resin as a main component.

蛍光体層32の結合材32bも、例えばシリコーン樹脂を主成分として含む材料からなる。ただし、同じシリコーン樹脂系材料でも、第1光透過層31のヤング率(第1ヤング率)は、蛍光体層32の結合材32bのヤング率(第2ヤング率)よりも低い。   The binder 32b of the phosphor layer 32 is also made of a material containing, for example, a silicone resin as a main component. However, even with the same silicone resin material, the Young's modulus (first Young's modulus) of the first light transmitting layer 31 is lower than the Young's modulus (second Young's modulus) of the binder 32b of the phosphor layer 32.

すなわち、第1ヤング率をもつ材料を主成分として含む第1光透過層31は、第1ヤング率よりも高い第2ヤング率をもつ材料を主成分として含む蛍光体層32の結合材32bよりも柔らかい。   That is, the first light transmission layer 31 containing a material having a first Young's modulus as a main component is more than the binder 32b of the phosphor layer 32 containing a material having a second Young's modulus higher than the first Young's modulus as a main component. Also soft.

図1(a)に示すように、半導体層15の第2面側には絶縁膜(第1絶縁膜)18が設けられている。絶縁膜18は、例えば、シリコン酸化膜などの無機絶縁膜である。絶縁膜18は、p側電極16の一部およびn側電極17の一部を覆っている。絶縁膜18は、発光層13の側面および第2半導体層12の側面にも設けられ、それら側面を覆っている。   As shown in FIG. 1A, an insulating film (first insulating film) 18 is provided on the second surface side of the semiconductor layer 15. The insulating film 18 is an inorganic insulating film such as a silicon oxide film, for example. The insulating film 18 covers a part of the p-side electrode 16 and a part of the n-side electrode 17. The insulating film 18 is also provided on the side surface of the light emitting layer 13 and the side surface of the second semiconductor layer 12 and covers these side surfaces.

また、絶縁膜18は、半導体層15における第1面15aから続く側面(第1半導体層11の側面)15cにも設けられ、その側面15cを覆っている。絶縁膜18は、側面15cから、半導体層15の周囲のチップ外周部に向けて延在している。   Further, the insulating film 18 is also provided on the side surface (side surface of the first semiconductor layer 11) 15c continuing from the first surface 15a in the semiconductor layer 15, and covers the side surface 15c. The insulating film 18 extends from the side surface 15 c toward the outer periphery of the chip around the semiconductor layer 15.

絶縁膜18上には、第1配線層としてのp側配線層21と、第2配線層としてのn側配線層22とが互いに離間して設けられている。絶縁膜18には、図5(b)に示すように、p側電極16に通じる複数の第1開口18aと、n側電極17のコンタクト部17cに通じる第2開口18bが形成される。   On the insulating film 18, a p-side wiring layer 21 as a first wiring layer and an n-side wiring layer 22 as a second wiring layer are provided apart from each other. As shown in FIG. 5B, a plurality of first openings 18 a that communicate with the p-side electrode 16 and second openings 18 b that communicate with the contact portion 17 c of the n-side electrode 17 are formed in the insulating film 18.

p側配線層21は、絶縁膜18上および第1開口18a内に設けられている。p側配線層21は、第1開口18a内に設けられたビア21a(図6(b))を介してp側電極16と電気的に接続されている。   The p-side wiring layer 21 is provided on the insulating film 18 and in the first opening 18a. The p-side wiring layer 21 is electrically connected to the p-side electrode 16 through a via 21a (FIG. 6B) provided in the first opening 18a.

n側配線層22は、絶縁膜18上および第2開口18b内に設けられている。n側配線層22は、第2開口18b内に設けられたビア22a(図6(b))を介してn側電極17のコンタクト部17cと電気的に接続されている。   The n-side wiring layer 22 is provided on the insulating film 18 and in the second opening 18b. The n-side wiring layer 22 is electrically connected to the contact portion 17c of the n-side electrode 17 through a via 22a (FIG. 6B) provided in the second opening 18b.

p側配線層21およびn側配線層22が、第2面側の領域の大部分を占めて絶縁膜18上に広がっている。p側配線層21は、複数のビア21aを介してp側電極16と接続している。   The p-side wiring layer 21 and the n-side wiring layer 22 occupy most of the region on the second surface side and spread on the insulating film 18. The p-side wiring layer 21 is connected to the p-side electrode 16 through a plurality of vias 21a.

半導体層15の側面15cを、絶縁膜18を介して反射膜51が覆っている。反射膜51は側面15cに接しておらず、半導体層15に対して電気的に接続されていない。反射膜51は、p側配線層21およびn側配線層22に対して分離している。反射膜51は、発光層13の放射光及び蛍光体32aの放射光に対して反射性を有する。   The reflective film 51 covers the side surface 15 c of the semiconductor layer 15 via the insulating film 18. The reflective film 51 is not in contact with the side surface 15 c and is not electrically connected to the semiconductor layer 15. The reflective film 51 is separated from the p-side wiring layer 21 and the n-side wiring layer 22. The reflective film 51 is reflective to the emitted light of the light emitting layer 13 and the emitted light of the phosphor 32a.

反射膜51、p側配線層21およびn側配線層22は、図6(a)に示す共通の金属膜60上に例えばめっき法により同時に形成される銅膜を含む。   The reflective film 51, the p-side wiring layer 21, and the n-side wiring layer 22 include a copper film that is simultaneously formed on the common metal film 60 shown in FIG.

反射膜51、p側配線層21およびn側配線層22を構成する例えば銅膜は、絶縁膜18上に形成された金属膜60上にめっき法で形成される。   For example, a copper film constituting the reflection film 51, the p-side wiring layer 21 and the n-side wiring layer 22 is formed on the metal film 60 formed on the insulating film 18 by plating.

金属膜60は、絶縁膜18側から順に積層された、下地金属膜61と、密着層62と、シード層63とを有する。   The metal film 60 includes a base metal film 61, an adhesion layer 62, and a seed layer 63, which are sequentially stacked from the insulating film 18 side.

下地金属膜61は、発光層13の放射光に対して高い反射性を有する例えばアルミニウム膜である。シード層63は、めっきで銅を析出させるための銅膜である。密着層62は、アルミニウムおよび銅の両方に対するぬれ性に優れた例えばチタン膜である。   The base metal film 61 is, for example, an aluminum film having high reflectivity with respect to the emitted light of the light emitting layer 13. The seed layer 63 is a copper film for depositing copper by plating. The adhesion layer 62 is, for example, a titanium film having excellent wettability with respect to both aluminum and copper.

なお、半導体層15の側面15cに隣接するチップ外周部においては、金属膜60上にめっき膜(銅膜)を形成せずに、金属膜60で反射膜51を形成してもよい。反射膜51は、少なくともアルミニウム膜61を含むことで、発光層13の放射光及び蛍光体32aの放射光に対して高い反射率を有する。   Note that the reflective film 51 may be formed of the metal film 60 without forming the plating film (copper film) on the metal film 60 in the outer periphery of the chip adjacent to the side surface 15 c of the semiconductor layer 15. Since the reflective film 51 includes at least the aluminum film 61, the reflective film 51 has a high reflectance with respect to the emitted light of the light emitting layer 13 and the emitted light of the phosphor 32a.

p側配線層21およびn側配線層22の下にも下地金属膜(アルミニウム膜)61が残されるので、第2面側の大部分の領域にアルミニウム膜61が広がって形成されている。これにより、蛍光体層32側に向かう光の量を増大できる。   Since the underlying metal film (aluminum film) 61 is also left under the p-side wiring layer 21 and the n-side wiring layer 22, the aluminum film 61 is formed so as to spread over most of the region on the second surface side. Thereby, the quantity of the light which goes to the fluorescent substance layer 32 side can be increased.

p側配線層21における半導体層15とは反対側の面には、p側金属ピラー23が設けられている。p側配線層21およびp側金属ピラー23は、p側配線部41を形成している。n側配線層22における半導体層15とは反対側の面には、n側金属ピラー24が設けられている。n側配線層22およびn側金属ピラー24は、n側配線部43を形成している。   A p-side metal pillar 23 is provided on the surface of the p-side wiring layer 21 opposite to the semiconductor layer 15. The p-side wiring layer 21 and the p-side metal pillar 23 form a p-side wiring portion 41. An n-side metal pillar 24 is provided on the surface of the n-side wiring layer 22 opposite to the semiconductor layer 15. The n-side wiring layer 22 and the n-side metal pillar 24 form an n-side wiring portion 43.

樹脂層(第2絶縁膜)25が、p側金属ピラー23とn側金属ピラー24との間、p側金属ピラー23の周囲、およびn側金属ピラー24の周囲に設けられ、p側金属ピラー23の側面およびn側金属ピラー24の側面を覆っている。樹脂層25は、半導体層15の側面15cに隣接するチップ外周部にも設けられ、反射膜51を覆っている。   A resin layer (second insulating film) 25 is provided between the p-side metal pillar 23 and the n-side metal pillar 24, around the p-side metal pillar 23, and around the n-side metal pillar 24. 23 and the side surface of the n-side metal pillar 24 are covered. The resin layer 25 is also provided on the outer periphery of the chip adjacent to the side surface 15 c of the semiconductor layer 15 and covers the reflective film 51.

半導体層15は、後述するように基板上にエピタキシャル成長法により形成される。その基板は、p側金属ピラー23、n側金属ピラー24、および樹脂層25を含む支持体100を形成した後に除去され、半導体層15の第1面15a側に基板が設けられていない。半導体層15は、剛直な板状の基板にではなく、金属ピラー23、24と樹脂層25との複合体からなる支持体100によって支持されている。   As will be described later, the semiconductor layer 15 is formed on the substrate by an epitaxial growth method. The substrate is removed after forming the support body 100 including the p-side metal pillar 23, the n-side metal pillar 24, and the resin layer 25, and the substrate is not provided on the first surface 15 a side of the semiconductor layer 15. The semiconductor layer 15 is not supported by a rigid plate-like substrate, but is supported by a support body 100 made of a composite of metal pillars 23 and 24 and a resin layer 25.

p側金属ピラー23におけるp側配線層21とは反対側の端部(面)は、樹脂層25から露出し、実装基板等の外部回路と接続可能なp側外部端子23aとして機能する。n側金属ピラー24におけるn側配線層22とは反対側の端部(面)は、樹脂層25から露出し、実装基板等の外部回路と接続可能なn側外部端子24aとして機能する。p側外部端子23aおよびn側外部端子24aは、例えばはんだを介して、実装基板のランドに接合される。   An end (surface) opposite to the p-side wiring layer 21 in the p-side metal pillar 23 is exposed from the resin layer 25 and functions as a p-side external terminal 23a that can be connected to an external circuit such as a mounting substrate. An end (surface) opposite to the n-side wiring layer 22 in the n-side metal pillar 24 is exposed from the resin layer 25 and functions as an n-side external terminal 24a that can be connected to an external circuit such as a mounting board. The p-side external terminal 23a and the n-side external terminal 24a are joined to the land of the mounting board via, for example, solder.

半導体発光装置の実装時の熱サイクルにより、p側外部端子23aおよびn側外部端子24aを実装基板のランドに接合させるはんだ等に起因する応力が半導体層15に加わる。p側金属ピラー23、n側金属ピラー24および樹脂層25は、その応力を吸収し緩和する。特に、半導体層15よりも柔軟な樹脂層25を支持体100の一部として用いることで、応力緩和効果を高めることができる。   Due to a thermal cycle during mounting of the semiconductor light emitting device, stress due to solder or the like that joins the p-side external terminal 23a and the n-side external terminal 24a to the land of the mounting substrate is applied to the semiconductor layer 15. The p-side metal pillar 23, the n-side metal pillar 24, and the resin layer 25 absorb and relax the stress. In particular, the stress relaxation effect can be enhanced by using a resin layer 25 that is more flexible than the semiconductor layer 15 as a part of the support 100.

次に、図3(a)〜図10(b)を参照して、実施形態の半導体発光装置の製造方法について説明する。   Next, with reference to FIGS. 3A to 10B, a method for manufacturing the semiconductor light emitting device of the embodiment will be described.

図3(a)に示すように、例えば、MOCVD(metal organic chemical vapor deposition)法により、基板10の主面上に、第1半導体層11、発光層13および第2半導体層12が順にエピタキシャル成長される。   As shown in FIG. 3A, the first semiconductor layer 11, the light emitting layer 13, and the second semiconductor layer 12 are epitaxially grown in order on the main surface of the substrate 10 by, for example, MOCVD (metal organic chemical vapor deposition). The

第1半導体層11、発光層13および第2半導体層12を含む半導体層15において、基板10側が第1面15aであり、基板10の反対側が第2面15bである。   In the semiconductor layer 15 including the first semiconductor layer 11, the light emitting layer 13, and the second semiconductor layer 12, the substrate 10 side is the first surface 15a, and the opposite side of the substrate 10 is the second surface 15b.

基板10は、例えばシリコン基板である。または、基板10はサファイア基板であってもよい。半導体層15は、例えば、窒化ガリウム(GaN)を含む窒化物半導体層である。   The substrate 10 is, for example, a silicon substrate. Alternatively, the substrate 10 may be a sapphire substrate. The semiconductor layer 15 is a nitride semiconductor layer containing gallium nitride (GaN), for example.

図3(b)は、第2半導体層12および発光層13を選択的に除去した状態を表している。例えば、RIE(Reactive Ion Etching)法により、第2半導体層12および発光層13を選択的にエッチングし、第1半導体層11の一部を露出させる。   FIG. 3B shows a state where the second semiconductor layer 12 and the light emitting layer 13 are selectively removed. For example, the second semiconductor layer 12 and the light emitting layer 13 are selectively etched by RIE (Reactive Ion Etching) to expose a part of the first semiconductor layer 11.

次に、図4(a)に示すように、第1半導体層11を選択的に除去し、溝90を形成する。半導体層15は、例えば格子状パターンの溝90によって複数に分離される。   Next, as shown in FIG. 4A, the first semiconductor layer 11 is selectively removed to form a groove 90. For example, the semiconductor layer 15 is separated into a plurality of grooves 90 in a lattice pattern.

溝90は、半導体層15を貫通し、基板10に達する。このとき、基板10の主面も少しエッチングされ、溝90の底面が基板10と半導体層15との界面よりも下方に後退する場合がある。なお、溝90は、p側電極16およびn側電極17を形成した後に形成してもよい。   The groove 90 penetrates the semiconductor layer 15 and reaches the substrate 10. At this time, the main surface of the substrate 10 is also slightly etched, and the bottom surface of the groove 90 may recede below the interface between the substrate 10 and the semiconductor layer 15. The groove 90 may be formed after the p-side electrode 16 and the n-side electrode 17 are formed.

次に、図4(b)に示すように、第2半導体層12の表面にp側電極16が形成される。第2半導体層12および発光層13が選択的に除去された領域の第1半導体層11の表面にn側電極17が形成される。   Next, as shown in FIG. 4B, the p-side electrode 16 is formed on the surface of the second semiconductor layer 12. An n-side electrode 17 is formed on the surface of the first semiconductor layer 11 in a region where the second semiconductor layer 12 and the light emitting layer 13 are selectively removed.

発光層13が積層された領域に形成されるp側電極16は、発光層13の放射光を反射する反射膜を含む。例えば、p側電極16は、銀、銀合金、アルミニウム、アルミニウム合金を含む。その反射膜の硫化や酸化防止のため、p側電極16はさらに金属保護膜(バリアメタル)を含む。   The p-side electrode 16 formed in the region where the light emitting layer 13 is laminated includes a reflective film that reflects the emitted light of the light emitting layer 13. For example, the p-side electrode 16 includes silver, a silver alloy, aluminum, or an aluminum alloy. In order to prevent sulfidation and oxidation of the reflective film, the p-side electrode 16 further includes a metal protective film (barrier metal).

次に、図5(a)に表すように、基板10上に設けられた積層体を覆うように絶縁膜18を形成する。絶縁膜18は、半導体層15の第2面15b、p側電極16およびn側電極17を覆う。絶縁膜18は、半導体層15の第1面15aに続く側面15cを覆う。さらに、絶縁膜18は、溝90の底面の基板10の表面にも形成される。   Next, as illustrated in FIG. 5A, the insulating film 18 is formed so as to cover the stacked body provided on the substrate 10. The insulating film 18 covers the second surface 15 b of the semiconductor layer 15, the p-side electrode 16 and the n-side electrode 17. The insulating film 18 covers the side surface 15 c following the first surface 15 a of the semiconductor layer 15. Further, the insulating film 18 is also formed on the surface of the substrate 10 on the bottom surface of the groove 90.

絶縁膜18は、例えば、CVD(Chemical Vapor Deposition)法により形成されるシリコン酸化膜またはシリコン窒化膜である。その絶縁膜18には、例えば、レジストマスクを用いたウェットエッチングにより、図5(b)に示すように第1開口18aと第2開口18bが形成される。第1開口18aはp側電極16に達し、第2開口18bはn側電極17のコンタクト部17cに達する。   The insulating film 18 is, for example, a silicon oxide film or a silicon nitride film formed by a CVD (Chemical Vapor Deposition) method. In the insulating film 18, for example, a first opening 18a and a second opening 18b are formed by wet etching using a resist mask, as shown in FIG. The first opening 18 a reaches the p-side electrode 16, and the second opening 18 b reaches the contact portion 17 c of the n-side electrode 17.

絶縁膜18をパターニングした後、絶縁膜18の表面、第1開口18aの内壁(側壁および底面)、および第2開口18bの内壁(側壁および底面)に、図5(b)に示すように金属膜60を形成する。金属膜60は、図6(a)に示すように、アルミニウム膜61と、チタン膜62と、銅膜63とを有する。金属膜60は、例えば、スパッタ法により形成される。   After patterning the insulating film 18, a metal is formed on the surface of the insulating film 18, the inner wall (side wall and bottom surface) of the first opening 18 a, and the inner wall (side wall and bottom surface) of the second opening 18 b as shown in FIG. A film 60 is formed. As shown in FIG. 6A, the metal film 60 includes an aluminum film 61, a titanium film 62, and a copper film 63. The metal film 60 is formed by, for example, a sputtering method.

金属膜60上に、図6(b)に示すレジストマスク91を選択的に形成した後、金属膜60の銅膜63をシード層として用いた電解銅めっき法により、p側配線層21、n側配線層22および反射膜51を形成する。   After the resist mask 91 shown in FIG. 6B is selectively formed on the metal film 60, the p-side wiring layer 21, n is formed by electrolytic copper plating using the copper film 63 of the metal film 60 as a seed layer. The side wiring layer 22 and the reflective film 51 are formed.

p側配線層21は、第1開口18a内にも形成され、p側電極16と電気的に接続される。n側配線層22は、第2開口18b内にも形成され、n側電極17のコンタクト部17cと電気的に接続される。   The p-side wiring layer 21 is also formed in the first opening 18 a and is electrically connected to the p-side electrode 16. The n-side wiring layer 22 is also formed in the second opening 18 b and is electrically connected to the contact portion 17 c of the n-side electrode 17.

次に、レジストマスク91を、例えば溶剤もしくは酸素プラズマを使って除去した後、図7(a)に示すレジストマスク92を選択的に形成する。あるいは、レジストマスク91を除去せずに、レジストマスク92を形成してもよい。   Next, after removing the resist mask 91 using, for example, a solvent or oxygen plasma, a resist mask 92 shown in FIG. 7A is selectively formed. Alternatively, the resist mask 92 may be formed without removing the resist mask 91.

レジストマスク92を形成した後、電解銅めっき法により、p側金属ピラー23およびn側金属ピラー24を形成する。   After forming the resist mask 92, the p-side metal pillar 23 and the n-side metal pillar 24 are formed by electrolytic copper plating.

p側金属ピラー23はp側配線層21上に形成される。p側配線層21とp側金属ピラー23とは同じ銅材料で一体化される。n側金属ピラー24はn側配線層22上に形成される。n側配線層22とn側金属ピラー24とは同じ銅材料で一体化される。   The p-side metal pillar 23 is formed on the p-side wiring layer 21. The p-side wiring layer 21 and the p-side metal pillar 23 are integrated with the same copper material. The n-side metal pillar 24 is formed on the n-side wiring layer 22. The n-side wiring layer 22 and the n-side metal pillar 24 are integrated with the same copper material.

レジストマスク92は、例えば溶剤もしくは酸素プラズマを使って除去される。この時点で、p側配線層21とn側配線層22は金属膜60を介してつながっている。また、p側配線層21と反射膜51も金属膜60を介してつながり、n側配線層22と反射膜51も金属膜60を介してつながっている。   The resist mask 92 is removed using, for example, a solvent or oxygen plasma. At this point, the p-side wiring layer 21 and the n-side wiring layer 22 are connected via the metal film 60. Further, the p-side wiring layer 21 and the reflective film 51 are also connected via the metal film 60, and the n-side wiring layer 22 and the reflective film 51 are also connected via the metal film 60.

そこで、p側配線層21とn側配線層22との間の金属膜60、p側配線層21と反射膜51との間の金属膜60、およびn側配線層22と反射膜51との間の金属膜60をエッチングにより除去する。   Therefore, the metal film 60 between the p-side wiring layer 21 and the n-side wiring layer 22, the metal film 60 between the p-side wiring layer 21 and the reflective film 51, and the n-side wiring layer 22 and the reflective film 51 The intervening metal film 60 is removed by etching.

これにより、金属膜60を介した、p側配線層21とn側配線層22との電気的接続、p側配線層21と反射膜51との電気的接続、およびn側配線層22と反射膜51との電気的接続が分断される(図7(b))。   Thereby, the electrical connection between the p-side wiring layer 21 and the n-side wiring layer 22, the electrical connection between the p-side wiring layer 21 and the reflective film 51, and the reflection with the n-side wiring layer 22 through the metal film 60. The electrical connection with the film 51 is broken (FIG. 7B).

次に、図7(b)に示す構造体の上に、図8(a)に示す樹脂層25を形成する。樹脂層25は、p側配線部41、n側配線部43、および反射膜51を覆う。   Next, the resin layer 25 shown in FIG. 8A is formed on the structure shown in FIG. The resin layer 25 covers the p-side wiring part 41, the n-side wiring part 43, and the reflective film 51.

樹脂層25は、p側配線部41およびn側配線部43とともに支持体100を構成する。その支持体100に半導体層15が支持された状態で、基板10が除去される(図8(b))。   The resin layer 25 constitutes the support body 100 together with the p-side wiring part 41 and the n-side wiring part 43. With the semiconductor layer 15 supported on the support 100, the substrate 10 is removed (FIG. 8B).

例えば、シリコン基板である基板10が、ドライエッチングまたはウェットエッチングで除去される。または、基板10がサファイア基板の場合には、レーザーリフトオフ法で除去することができる。   For example, the substrate 10 which is a silicon substrate is removed by dry etching or wet etching. Alternatively, when the substrate 10 is a sapphire substrate, it can be removed by a laser lift-off method.

基板10上にエピタキシャル成長された半導体層15は、大きな内部応力を含む場合がある。p側金属ピラー23、n側金属ピラー24および樹脂層25は、例えばGaN系材料の半導体層15に比べて柔軟な材料であるため、エピタキシャル成長時の内部応力が基板10の除去時に一気に開放されたとしても、p側金属ピラー23、n側金属ピラー24および樹脂層25は、その応力を吸収する。このため、基板10を除去する過程における半導体層15の破損を回避することができる。   The semiconductor layer 15 epitaxially grown on the substrate 10 may contain a large internal stress. Since the p-side metal pillar 23, the n-side metal pillar 24, and the resin layer 25 are flexible materials compared to the semiconductor layer 15 made of, for example, a GaN-based material, the internal stress during epitaxial growth is released at once when the substrate 10 is removed. Even so, the p-side metal pillar 23, the n-side metal pillar 24, and the resin layer 25 absorb the stress. For this reason, damage to the semiconductor layer 15 in the process of removing the substrate 10 can be avoided.

基板10の除去により、半導体層15の第1面15aが露出される。露出された第1面15aには、粗面化処理(フロスト処理)が行われ、微小凹凸が形成される。例えば、第1面15aをウェットエッチングする。このエッチングでは、結晶面方位に依存したエッチング速度の違いが生じる。このため、第1面15aに微小凹凸を形成することができる。第1面15aに微小凹凸を形成することにより、発光層13の放射光の取り出し効率を向上させることができる。   By removing the substrate 10, the first surface 15a of the semiconductor layer 15 is exposed. The exposed first surface 15a is subjected to a roughening process (frost process) to form minute irregularities. For example, the first surface 15a is wet etched. In this etching, a difference in etching rate depending on the crystal plane orientation occurs. For this reason, micro unevenness | corrugation can be formed in the 1st surface 15a. By forming minute irregularities on the first surface 15a, the radiation light extraction efficiency of the light emitting layer 13 can be improved.

第1面15a上には、図9(a)に示すように、絶縁膜19を介して蛍光体層32が形成される。蛍光体層32は、例えば、印刷、ポッティング、モールド、圧縮成形などの方法により形成される。絶縁膜19は、半導体層15と蛍光体層32との密着性を高める。   As shown in FIG. 9A, the phosphor layer 32 is formed on the first surface 15a with the insulating film 19 interposed therebetween. The phosphor layer 32 is formed by a method such as printing, potting, molding, or compression molding. The insulating film 19 improves the adhesion between the semiconductor layer 15 and the phosphor layer 32.

蛍光体層32は、半導体層15の側面15cの周囲の領域の上にも形成される。半導体層15の側面15cの周囲の領域にも樹脂層25が設けられている。その樹脂層25の上に、絶縁膜18を介して、蛍光体層32が形成される。   The phosphor layer 32 is also formed on a region around the side surface 15 c of the semiconductor layer 15. A resin layer 25 is also provided in a region around the side surface 15 c of the semiconductor layer 15. A phosphor layer 32 is formed on the resin layer 25 via the insulating film 18.

蛍光体層32上には、図9(b)に示すように、第1光透過層31が形成される。第1光透過層31には、図1(a)に示すように、第1凸部71および第2凸部72を含む凹凸パターンが形成される。第1凸部71および第2凸部72の具体的な形成方法については後で詳細に説明する。   A first light transmission layer 31 is formed on the phosphor layer 32 as shown in FIG. As shown in FIG. 1A, the first light transmission layer 31 is formed with a concavo-convex pattern including a first convex portion 71 and a second convex portion 72. A specific method for forming the first convex portion 71 and the second convex portion 72 will be described later in detail.

第1光透過層31を形成した後、樹脂層25の表面(図9(a)における下面)が研削され、図9(b)に示すように、p側金属ピラー23およびn側金属ピラー24が樹脂層25から露出される。p側金属ピラー23の露出面はp側外部端子23aとなり、n側金属ピラー24の露出面はn側外部端子24aとなる。   After forming the first light transmission layer 31, the surface of the resin layer 25 (the lower surface in FIG. 9A) is ground, and as shown in FIG. 9B, the p-side metal pillar 23 and the n-side metal pillar 24. Is exposed from the resin layer 25. The exposed surface of the p-side metal pillar 23 becomes a p-side external terminal 23a, and the exposed surface of the n-side metal pillar 24 becomes an n-side external terminal 24a.

第1光透過層31の第1凸部71および第2凸部72を形成するまでの各工程はウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線層21、22の形成、ピラー23、24の形成、樹脂層25によるパッケージング、蛍光体層32の形成、および第1光透過層31の形成を行う必要がなく、大幅なコストの低減が可能になる。   Each process until the first convex portion 71 and the second convex portion 72 of the first light transmission layer 31 are formed is performed in a lump in a wafer state. Therefore, the wiring layer 21 is provided for each individual device separated into individual pieces. , 22, pillars 23, 24, packaging with the resin layer 25, phosphor layer 32, and first light transmission layer 31 need not be formed, and the cost can be greatly reduced. .

前述した構造が形成されたウェーハは、図10(a)に示すように、ステージ110上に支持され、ブレードまたはレーザーを用いて複数のデバイスに個片化される。第1光透過層31がステージ110に対して押しつけられた状態で、ウェーハは切断される。   As shown in FIG. 10A, the wafer on which the above-described structure is formed is supported on a stage 110 and singulated into a plurality of devices using a blade or a laser. The wafer is cut while the first light transmission layer 31 is pressed against the stage 110.

実施形態によれば、第1光透過層31の第2凸部72の高さh2は、第1凸部71の高さh1よりも高い。したがって、ダイシング時、第2凸部72の先端部がステージ110に接触し、第1凸部71はステージ110に接触しない。そのため、第1凸部71に機械的圧力がかからず、第1凸部71の破損が抑制される。複数の第1凸部71は、光の反射を抑制するようにピッチや高さが所望に設計されている。そのような第1凸部71による光取り出し効率を向上させる機能を適切に発揮できる。   According to the embodiment, the height h <b> 2 of the second protrusion 72 of the first light transmission layer 31 is higher than the height h <b> 1 of the first protrusion 71. Therefore, at the time of dicing, the tip of the second convex portion 72 contacts the stage 110, and the first convex portion 71 does not contact the stage 110. Therefore, no mechanical pressure is applied to the first convex portion 71, and damage to the first convex portion 71 is suppressed. The plurality of first protrusions 71 are designed to have a desired pitch and height so as to suppress reflection of light. The function of improving the light extraction efficiency by the first convex portion 71 can be appropriately exhibited.

第2凸部72は、蛍光体層32に使われる例えばシリコーン樹脂よりも柔らかい(ヤング率の低い)例えばシリコーン樹脂を主成分として含み、弾性変形しやすい。第2凸部72の弾性変形によりステージ110から受ける機械的圧力が緩和され、第2凸部72自体の破損が抑制できる。   The second convex portion 72 includes, for example, a silicone resin as a main component that is softer (lower Young's modulus) than, for example, a silicone resin used for the phosphor layer 32, and is easily elastically deformed. The mechanical pressure received from the stage 110 is relieved by the elastic deformation of the second convex part 72, and the damage of the second convex part 72 itself can be suppressed.

なお、第2凸部72の高さh2が第1凸部71の高さh1と同じ高さであっても、第2凸部72の先端部はステージ110に接触するので、ステージ110から受ける機械的圧力を第2凸部72に分散でき、第1凸部71にかかる力を低減することができる。   Even if the height h2 of the second convex portion 72 is the same as the height h1 of the first convex portion 71, the tip end portion of the second convex portion 72 contacts the stage 110, and is received from the stage 110. The mechanical pressure can be distributed to the second convex portion 72, and the force applied to the first convex portion 71 can be reduced.

個片化された半導体発光装置は、図10(b)に示すように、例えばコレット120を用いてバキュームピックアップされる。実施形態によれば、第1凸部71よりも高い第2凸部72の上面に、コレット120の先端面120aを容易に接触させることができる。   The separated semiconductor light emitting device is vacuum picked up using, for example, a collet 120 as shown in FIG. According to the embodiment, the front end surface 120 a of the collet 120 can be easily brought into contact with the upper surface of the second convex portion 72 that is higher than the first convex portion 71.

図1(b)に示すように、第2凸部72は平面視で閉じたパターンで形成されているため、第2凸部72で囲まれた領域に確実に負圧を発生させ、半導体発光装置を容易にピックアップすることができる。また、第2凸部72が弾性変形することで、コレット120の先端面120aと第2凸部72の上面との間の密着性を高めることができる。すなわち、コレット120の先端面120aと第2凸部72の上面との間に隙間を生じにくくし、負圧を利用したピックアップが容易になる。このように、第2凸部72は、個片化されたデバイスをピックアップするときの作業性を向上させる。   As shown in FIG. 1B, since the second convex portion 72 is formed in a pattern closed in a plan view, a negative pressure is surely generated in the region surrounded by the second convex portion 72, and semiconductor light emission is performed. The device can be easily picked up. Further, the second convex portion 72 is elastically deformed, so that the adhesion between the tip surface 120 a of the collet 120 and the upper surface of the second convex portion 72 can be enhanced. That is, a gap is hardly formed between the tip surface 120a of the collet 120 and the upper surface of the second convex portion 72, and pickup using negative pressure is facilitated. Thus, the 2nd convex part 72 improves workability | operativity when picking up the device separated into pieces.

図11(a)〜(c)は、第1光透過層31の第2凸部の他の例を示す模式断面図である。図11(a)〜(c)は、図10(b)と同様、コレット120によるピックアップ工程を表す。   FIGS. 11A to 11C are schematic cross-sectional views illustrating other examples of the second convex portion of the first light transmission layer 31. FIGS. 11A to 11C show the pick-up process by the collet 120 as in FIG. 10B.

図11(a)に示す第2凸部72aは、先端部(頂部)に平面部72apを有している。
図11(b)に示す第2凸部72bの形状は、第1凸部71の形状と同様に略砲弾型である。
図11(c)に示す第2凸部72cは、先端部(頂部)に平面部72cpを有している。
The 2nd convex part 72a shown to Fig.11 (a) has the plane part 72ap at the front-end | tip part (top part).
The shape of the second convex portion 72 b shown in FIG. 11B is substantially a bullet shape like the shape of the first convex portion 71.
The 2nd convex part 72c shown in FIG.11 (c) has the plane part 72cp in the front-end | tip part (top part).

砲弾型の第2凸部72bはコレット120の先端面120aに対して点接触に近い状態で接触するのに対して、平面部72apを有する第2凸部72a、および平面部72cpを有する第2凸部72cは、砲弾型の第2凸部72bよりもコレット120の先端面120aとの接触面積を広くできる。この接触面積の増大は、第2凸部72a、72bと、コレット120の先端面120aとの密着性を高め、第2凸部72a、72bの内側の領域に発生する負圧を利用したコレット120による吸引力を増大させ、デバイスのピックアップを容易にする。   The bullet-shaped second convex portion 72b contacts the tip surface 120a of the collet 120 in a state close to a point contact, whereas the second convex portion 72a having the flat surface portion 72ap and the second convex portion 72cp having the flat surface portion 72cp. The convex part 72c can make the contact area with the front end surface 120a of the collet 120 wider than the bullet-shaped second convex part 72b. This increase in the contact area improves the adhesion between the second protrusions 72a and 72b and the tip surface 120a of the collet 120, and the collet 120 uses negative pressure generated in the area inside the second protrusions 72a and 72b. Increases the suction force by and facilitates device pick-up.

図11(c)に示す第2凸部72cの幅(最大幅)W2cは、第1凸部71の幅(最大幅)W1よりも広い。このため、第2凸部72cは、ダイシング時にステージ110上でデバイスを支える安定した支持体となり、安定したダイシングが可能となる。また、個片化後のピックアップ時には、第2凸部72cと、コレット120の先端面120aとの広い接触面積を確保でき、安定したピックアップが可能となる。   The width (maximum width) W2c of the second convex portion 72c shown in FIG. 11C is wider than the width (maximum width) W1 of the first convex portion 71. For this reason, the 2nd convex part 72c becomes a stable support body which supports a device on stage 110 at the time of dicing, and stable dicing becomes possible. Further, at the time of pickup after separation, a wide contact area between the second convex portion 72c and the tip surface 120a of the collet 120 can be secured, and stable pickup is possible.

図11(b)に示す第2凸部72bの幅(最大幅)W2bは、第1凸部71の幅(最大幅)W1と略同じである。さらに、第2凸部72bとそれに隣接する第1凸部71との間のピッチは、第1凸部71間のピッチと略同じである。すなわち、第2凸部72bは、第1凸部71とともに周期構造(モスアイ構造)の一要素を担っており、光の取り出し効率の向上に貢献している。   The width (maximum width) W2b of the second protrusion 72b shown in FIG. 11B is substantially the same as the width (maximum width) W1 of the first protrusion 71. Furthermore, the pitch between the second convex portion 72 b and the first convex portion 71 adjacent to the second convex portion 72 b is substantially the same as the pitch between the first convex portions 71. That is, the 2nd convex part 72b bears one element of the periodic structure (moth eye structure) with the 1st convex part 71, and has contributed to the improvement of the extraction efficiency of light.

図12は、第1光透過層31の凹凸構造の他の例を示す模式断面図である。   FIG. 12 is a schematic cross-sectional view showing another example of the uneven structure of the first light transmission layer 31.

図12に示す第1光透過層31も上記実施形態と同様に蛍光体層(第2光透過層)32上に設けられ、発光層13の放射光および蛍光体32aの放射光に対して透過性をもつ。   The first light transmission layer 31 shown in FIG. 12 is also provided on the phosphor layer (second light transmission layer) 32 similarly to the above embodiment, and is transmissive to the emitted light of the light emitting layer 13 and the emitted light of the phosphor 32a. Have sex.

第1光透過層31は、nmオーダーの周期で凹凸が繰り返された、いわゆるモスアイ構造を有する。すなわち、第1光透過層31は、複数の第1凸部71eを有する。図12に示す例では、第1凸部71eは、例えば略円錐形状である。このような複数の第1凸部71eが形成された第1光透過層31は、発光層13の放射光および蛍光体32aの放射光の反射を抑制し、半導体発光装置の光取り出し効率を向上させる。   The first light transmission layer 31 has a so-called moth-eye structure in which irregularities are repeated with a period of nm order. That is, the first light transmission layer 31 has a plurality of first protrusions 71e. In the example illustrated in FIG. 12, the first convex portion 71e has, for example, a substantially conical shape. The first light transmission layer 31 formed with such a plurality of first protrusions 71e suppresses reflection of the emitted light of the light emitting layer 13 and the emitted light of the phosphor 32a, and improves the light extraction efficiency of the semiconductor light emitting device. Let

第1光透過層31は、さらに第2凸部72eを有する。第2凸部72eは半導体発光装置の外周側に設けられ、例えば、複数の第1凸部71eが設けられた領域を囲むライン状に形成されている。   The first light transmission layer 31 further includes a second protrusion 72e. The 2nd convex part 72e is provided in the outer peripheral side of the semiconductor light-emitting device, for example, is formed in the shape of a line surrounding the area | region in which the some 1st convex part 71e was provided.

第1凸部71eおよび第2凸部72eは同じ材料で一体に設けられている。それら第1凸部71eおよび第2凸部72eを含む第1光透過層31は、例えばシリコーン樹脂を主成分として含む材料からなる。   The 1st convex part 71e and the 2nd convex part 72e are integrally provided with the same material. The first light transmission layer 31 including the first convex portion 71e and the second convex portion 72e is made of a material containing, for example, a silicone resin as a main component.

蛍光体層32の結合材32bも、例えばシリコーン樹脂を主成分として含む材料からなる。ただし、同じシリコーン樹脂系材料でも、第1光透過層31のヤング率(第1ヤング率)は、蛍光体層32の結合材32bのヤング率(第2ヤング率)よりも低い。   The binder 32b of the phosphor layer 32 is also made of a material containing, for example, a silicone resin as a main component. However, even with the same silicone resin material, the Young's modulus (first Young's modulus) of the first light transmitting layer 31 is lower than the Young's modulus (second Young's modulus) of the binder 32b of the phosphor layer 32.

すなわち、第1ヤング率をもつ材料を主成分として含む第1光透過層31は、第1ヤング率よりも高い第2ヤング率をもつ材料を主成分として含む蛍光体層32の結合材32bよりも柔らかい。   That is, the first light transmission layer 31 containing a material having a first Young's modulus as a main component is more than the binder 32b of the phosphor layer 32 containing a material having a second Young's modulus higher than the first Young's modulus as a main component. Also soft.

第2凸部72eに尖った部分があると、ステージ110やコレット120との接触時に欠けやすく、そのかけらがデバイスに付着し、デバイスの光学特性や電気特性に影響する懸念がある。   If the second convex portion 72e has a sharp portion, the second convex portion 72e is likely to be chipped at the time of contact with the stage 110 or the collet 120, and the fragments adhere to the device, which may affect the optical characteristics and electrical characteristics of the device.

図12に示す第2凸部72eの先端側は、第1凸部71eの先端側よりも、小さい曲率(大きな曲率半径)をもった曲面状に形成され、尖った部分がない。そのため、ステージ110やコレット120との接触時に、第2凸部72eの角が欠けることを抑制できる。さらに、第2凸部72eが弾性変形可能な柔らかさをもつことも破損を抑制する。   The distal end side of the second convex portion 72e shown in FIG. 12 is formed in a curved surface shape having a smaller curvature (larger radius of curvature) than the distal end side of the first convex portion 71e, and has no sharp portion. Therefore, it is possible to suppress the corners of the second protrusions 72e from being lost when contacting the stage 110 or the collet 120. Further, the second convex portion 72e having softness that can be elastically deformed also suppresses breakage.

第2凸部72eの高さは、第1凸部71eの高さと略同一である。ここでの「高さ」は、第1光透過層31の下地の蛍光体層(第2光透過層)32の上面を基準として高さを表す。なお、製造上生じるわずかな差も、高さが略同一に含まれる。   The height of the second convex portion 72e is substantially the same as the height of the first convex portion 71e. Here, the “height” represents the height with reference to the upper surface of the phosphor layer (second light transmission layer) 32 underlying the first light transmission layer 31. In addition, the slight difference which arises on manufacture is included substantially the same height.

第1凸部71eの高さと第2凸部72eの高さとは略同一であるため、光反射抑制機能を担う複数の第1凸部71eが形成された領域から取り出された光が、第2凸部72eによって遮られることが抑制され、半導体発光装置の光取り出し効率が向上する。   Since the height of the first convex portion 71e and the height of the second convex portion 72e are substantially the same, the light extracted from the region where the plurality of first convex portions 71e responsible for the light reflection suppression function is formed is the second. Blocking by the convex portion 72e is suppressed, and the light extraction efficiency of the semiconductor light emitting device is improved.

図13(a)〜(e)は、第1光透過層31の第2凸部の平面レイアウトの他の例を示す模式平面図である。   13A to 13E are schematic plan views illustrating other examples of the planar layout of the second convex portion of the first light transmission layer 31. FIG.

図13(a)の第2凸部72fおよび図13(b)の第2凸部72gは、図1(b)に示した第2凸部72と同様に、平面視で閉じた形状を有している。これにより、バキュームピックアップの際に負圧を発生させやすく、ピックアップ作業性が向上する。   The second convex part 72f in FIG. 13A and the second convex part 72g in FIG. 13B have a closed shape in plan view, like the second convex part 72 shown in FIG. doing. Thereby, it is easy to generate a negative pressure at the time of vacuum pickup, and pickup workability is improved.

第2凸部は、バキュームピックアップが可能であれば、必ずしも平面視で閉じた形状を有さなくともよい。このような平面視で閉じた形状を有さない第2凸部の例を、図13(c)〜図13(e)に示す。   The second convex portion does not necessarily have a closed shape in plan view as long as vacuum pickup is possible. Examples of the second protrusions that do not have a closed shape in plan view are shown in FIGS. 13 (c) to 13 (e).

図13(c)に示す第2凸部72hは、半導体発光装置における互いに対向する辺部にそれぞれ設けられている。このように、第2凸部72hは、複数の箇所に設けられていてもよい。   The second convex portions 72h shown in FIG. 13C are provided on the sides facing each other in the semiconductor light emitting device. Thus, the 2nd convex part 72h may be provided in a plurality of places.

図13(d)に示す第2凸部72iも同様に、対向するように2箇所に設けられている。第2凸部72iは、半導体発光装置の外縁部よりも内側に位置している。   Similarly, the second convex portions 72i shown in FIG. 13D are provided at two locations so as to face each other. The 2nd convex part 72i is located inside the outer edge part of a semiconductor light-emitting device.

図13(e)に示す第2凸部72jは、半導体発光装置の四隅に設けられている。   The second convex portions 72j shown in FIG. 13 (e) are provided at the four corners of the semiconductor light emitting device.

次に、第1光透過層31の第1凸部71および第2凸部72の具体的な形成方法について説明する。   Next, a specific method for forming the first convex portion 71 and the second convex portion 72 of the first light transmission layer 31 will be described.

図14(a)〜(c)は、テンプレート130を用いたインプリント法により、第1光透過層31に凹凸パターンを形成する方法を示す模式断面図である。   14A to 14C are schematic cross-sectional views illustrating a method for forming a concavo-convex pattern on the first light transmission layer 31 by an imprint method using the template 130. FIG.

蛍光体層32上に第1光透過層31の材料層131を形成する。その材料層131として例えば液状のシリコーン樹脂が、蛍光体層32上に塗布される。その液状の材料層131に対して、テンプレート130を接触させる。   A material layer 131 of the first light transmission layer 31 is formed on the phosphor layer 32. For example, a liquid silicone resin is applied on the phosphor layer 32 as the material layer 131. The template 130 is brought into contact with the liquid material layer 131.

テンプレート130は、第1凹部130aと第2凹部130bを含む凹凸パターンを有する。テンプレート130の凹凸パターンは、DSA(directed self-assembly:誘導自己組織化)技術を用いて形成される。   The template 130 has a concavo-convex pattern including a first recess 130a and a second recess 130b. The uneven pattern of the template 130 is formed using a DSA (directed self-assembly) technique.

自己組織化材料の一つであるジブロックコポリマーは、2種類のポリマーが化学的に結合した高分子化合物で、同一ポリマー成分同士が分子間集合することでミクロな領域で相分離し、熱処理などにより規則的な周期構造を形成する。この周期構造は、ポリマー成分の体積比により、スフィア(球状)、シリンダ(柱状)、またはラメラ(板状)と変化し、その周期は分子量に依存する。そこで、特定分子量のジブロックコポリマーを用いることで、微細なパターン形成が可能となる。ミクロ相分離構造から一方のポリマー成分を選択除去することで、コンタクトホールやラインアンドスペースに対応したパターンを自己組織化材料に形成することができる。   A diblock copolymer, one of the self-organizing materials, is a high molecular compound in which two types of polymers are chemically bonded, and the same polymer components are intermolecularly assembled to cause phase separation in a microscopic region, heat treatment, etc. To form a regular periodic structure. This periodic structure changes to sphere (spherical), cylinder (columnar), or lamella (plate-like) depending on the volume ratio of the polymer component, and the period depends on the molecular weight. Therefore, a fine pattern can be formed by using a diblock copolymer having a specific molecular weight. By selectively removing one polymer component from the microphase-separated structure, a pattern corresponding to a contact hole or a line and space can be formed on the self-organized material.

テンプレート130におけるパターン形成面上に、第1材料および第2材料を塗布する。第1材料は第1凹部130aの形成に利用できる第1自己組織化特性を有する。第2材料は第2凹部130bの形成に利用できる第2自己組織化特性を有する。第2自己組織化特性は第1自己組織化特性と異なる。   The first material and the second material are applied on the pattern forming surface of the template 130. The first material has a first self-organizing characteristic that can be used to form the first recess 130a. The second material has a second self-organizing characteristic that can be used to form the second recess 130b. The second self-organizing characteristic is different from the first self-organizing characteristic.

例えば、第1材料として球状ドメインを形成するBPC(Block Copolymers:ブロック共重合体)を塗布する。第2材料として面内シリンダー状ドメインを形成するBPCを塗布する。そして、熱処理により各材料を相分離させる。これにより、第1材料を塗布した第1領域にドット状の第1凸部が形成され、第2材料を塗布した第2領域に面内シリンダー状の第2凸部が形成される。   For example, BPC (Block Copolymers) forming a spherical domain is applied as the first material. BPC forming an in-plane cylindrical domain is applied as the second material. And each material is phase-separated by heat processing. As a result, a dot-shaped first convex portion is formed in the first region where the first material is applied, and an in-plane cylindrical second convex portion is formed in the second region where the second material is applied.

そのような相分離した第1材料および第2材料をマスクにして、テンプレート130をエッチングすることで、テンプレート130の第1領域に複数の第1凹部130aが形成され、テンプレート130の第2領域に第2凹部130bが形成される。   By etching the template 130 using the phase-separated first material and second material as a mask, a plurality of first recesses 130 a are formed in the first region of the template 130, and the second region of the template 130 is formed in the second region. A second recess 130b is formed.

図14(b)に示すように、液状の材料層131に対してテンプレート130の凹凸パターンを接触させた後、材料層131を光または熱で硬化させる。   As shown in FIG. 14B, after the concave / convex pattern of the template 130 is brought into contact with the liquid material layer 131, the material layer 131 is cured by light or heat.

材料層131の硬化後、テンプレート130を材料層131から離す。これにより、図14(c)に示すように、第1光透過層31に第1凸部71および第2凸部72が同時に形成される。   After the material layer 131 is cured, the template 130 is separated from the material layer 131. Thereby, as shown in FIG. 14C, the first convex portion 71 and the second convex portion 72 are simultaneously formed in the first light transmission layer 31.

第1凸部71および第2凸部72のうち少なくとも第2凸部72は、蛍光体層32の結合材32bよりもヤング率が低く、柔らかい。   At least the second convex portion 72 of the first convex portion 71 and the second convex portion 72 has a Young's modulus lower than that of the binder 32b of the phosphor layer 32 and is soft.

図15(a)〜(c)は、マスク140を用いたエッチング法により、第1光透過層31に凹凸パターンを形成する方法を示す模式断面図である。   FIGS. 15A to 15C are schematic cross-sectional views showing a method for forming a concavo-convex pattern in the first light transmission layer 31 by an etching method using the mask 140.

蛍光体層32上に第1凸部71の材料層を形成した後、その材料層上に図15(a)に示すマスク140を形成する。そして、そのマスク140を用いて、下の材料層をエッチングして、複数の第1凸部71を形成する。   After the material layer of the first convex portion 71 is formed on the phosphor layer 32, the mask 140 shown in FIG. 15A is formed on the material layer. Then, the lower material layer is etched using the mask 140 to form a plurality of first protrusions 71.

マスク140には複数の開口140aが形成されている。このマスク140のパターニングに、DSA技術が用いられる。マスク140自体が自己組織化特性をもつ材料で、その材料の相分離によりマスク140がパターニングされる。あるいは、自己組織化材料をマスク140の上に形成し、相分離した自己組織化材料をマスクにしたエッチングにより、マスク140がパターニングされる。   The mask 140 has a plurality of openings 140a. A DSA technique is used for patterning the mask 140. The mask 140 itself is a material having self-organizing characteristics, and the mask 140 is patterned by phase separation of the material. Alternatively, the mask 140 is patterned by forming a self-organizing material on the mask 140 and etching using the phase-separated self-organizing material as a mask.

次に、図15(b)に示すように、第1凸部71をマスク層150で覆い、さらに、蛍光体層32上に、第2凸部72の材料層172を形成する。   Next, as shown in FIG. 15B, the first convex portion 71 is covered with a mask layer 150, and the material layer 172 of the second convex portion 72 is formed on the phosphor layer 32.

その材料層172を、図15(c)に示すように、エッチバックする。このとき、第1凸部71はマスク層150で保護されている。その後、マスク層150を除去することで、第1光透過層31に第1凸部71および第2凸部72が形成される。   The material layer 172 is etched back as shown in FIG. At this time, the first convex portion 71 is protected by the mask layer 150. Thereafter, the first convex portion 71 and the second convex portion 72 are formed in the first light transmission layer 31 by removing the mask layer 150.

第1凸部71および第2凸部72のうち少なくとも第2凸部72は、蛍光体層32の結合材32bよりもヤング率が低く、柔らかい。   At least the second convex portion 72 of the first convex portion 71 and the second convex portion 72 has a Young's modulus lower than that of the binder 32b of the phosphor layer 32 and is soft.

以上説明したように、第1光透過層31の凹凸パターンの形成にDSA技術を利用することで、分子レベルの解像性をもつ高解像リソグラフィが可能となり、微細凹凸パターンを低コストで第1光透過層31に形成することができる。   As described above, by using the DSA technique for forming the concave / convex pattern of the first light transmission layer 31, high-resolution lithography having a molecular level resolution becomes possible, and a fine concave / convex pattern can be obtained at low cost. It can be formed on the one light transmission layer 31.

図16は、第2凸部72の他の形成方法を示す模式断面図である。   FIG. 16 is a schematic cross-sectional view showing another method for forming the second convex portion 72.

蛍光体層32上に、前述した方法により複数の第1凸部71を形成した後、インクジェット法により第1凸部72を形成する。   A plurality of first protrusions 71 are formed on the phosphor layer 32 by the method described above, and then the first protrusions 72 are formed by an inkjet method.

第1凸部71は、第2凸部72を形成する領域にも形成されている。その第1凸部71が形成された領域に、ノズルから液状材料を滴下する。その後、滴下された液状材料を熱や光で硬化させ、第2凸部72が形成される。第2凸部72は、一部の第1凸部71を覆うように、半球状に盛り上がって形成される。   The first convex portion 71 is also formed in a region where the second convex portion 72 is formed. A liquid material is dropped from the nozzle into the region where the first convex portion 71 is formed. Thereafter, the dropped liquid material is cured by heat or light, and the second convex portion 72 is formed. The second convex part 72 is formed so as to rise in a hemispherical shape so as to cover a part of the first convex part 71.

液状材料の表面張力により、第2凸部72の先端側は、第1凸部71の先端側よりも、小さい曲率(大きな曲率半径)をもった曲面状に形成され、尖った部分がない。   Due to the surface tension of the liquid material, the distal end side of the second convex portion 72 is formed in a curved surface having a smaller curvature (a larger radius of curvature) than the distal end side of the first convex portion 71, and there is no sharp portion.

第1凸部71および第2凸部72のうち少なくとも第2凸部72は、蛍光体層32の結合材32bよりもヤング率が低く、柔らかい。   At least the second convex portion 72 of the first convex portion 71 and the second convex portion 72 has a Young's modulus lower than that of the binder 32b of the phosphor layer 32 and is soft.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

13…発光層、15…半導体層、16…p側電極、17…n側電極、21…p側配線層、22…n側配線層、23…p側金属ピラー、24…n側金属ピラー、25…樹脂層、31…第1光透過層、32…蛍光体層(第2光透過層)、32a…蛍光体、32b…結合材、71…第1凸部、72…第2凸部、110…ステージ、120…コレット、130…テンプレート、140…マスク   DESCRIPTION OF SYMBOLS 13 ... Light emitting layer, 15 ... Semiconductor layer, 16 ... p-side electrode, 17 ... n-side electrode, 21 ... p-side wiring layer, 22 ... n-side wiring layer, 23 ... p-side metal pillar, 24 ... n-side metal pillar, 25 ... resin layer, 31 ... first light transmission layer, 32 ... phosphor layer (second light transmission layer), 32a ... phosphor, 32b ... binding material, 71 ... first projection, 72 ... second projection, 110 ... Stage, 120 ... Collet, 130 ... Template, 140 ... Mask

Claims (6)

半導体層と、
複数の第1凸部と、前記第1凸部の高さ以上の高さをもつ第2凸部とを有し、第1ヤング率をもつ材料を主成分として含む第1光透過層と、
前記半導体層と前記第1光透過層との間に設けられ、前記第1ヤング率よりも高い第2ヤング率をもつ材料を主成分として含む第2光透過層と、
を備えた半導体装置。
A semiconductor layer;
A first light transmission layer having a plurality of first convex portions and a second convex portion having a height equal to or higher than the height of the first convex portion, and containing a material having a first Young's modulus as a main component;
A second light-transmitting layer provided between the semiconductor layer and the first light-transmitting layer and containing as a main component a material having a second Young's modulus higher than the first Young's modulus;
A semiconductor device comprising:
半導体層と、
第1曲率をもつ複数の第1凸部と、前記第1曲率よりも小さい第2曲率をもち、かつ、前記第1凸部の高さ以上の高さをもつ第2凸部と、を有する第1光透過層と、
を備えた半導体装置。
A semiconductor layer;
A plurality of first convex portions having a first curvature, and a second convex portion having a second curvature smaller than the first curvature and having a height equal to or higher than the height of the first convex portion. A first light transmission layer;
A semiconductor device comprising:
前記半導体層と前記第1光透過層との間に設けられた第2光透過層をさらに備えた請求項2記載の半導体装置。   The semiconductor device according to claim 2, further comprising a second light transmission layer provided between the semiconductor layer and the first light transmission layer. 前記第1光透過層のヤング率は、前記第2光透過層のヤング率よりも低い請求項3記載の半導体装置。   The semiconductor device according to claim 3, wherein a Young's modulus of the first light transmission layer is lower than a Young's modulus of the second light transmission layer. 前記第2凸部は、頂部に平坦領域を有する請求項1〜4のいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the second convex portion has a flat region at a top portion. 複数の第1凸部と、前記第1凸部の高さ以上の高さをもつ第2凸部とを有する第1光透過層を、半導体層上に形成する工程を備え、
第1材料の自己組織化により形成されたパターンをもつパターン転写体を用いて、前記第1光透過層に前記第1凸部を形成する半導体装置の製造方法。
Forming a first light transmission layer having a plurality of first protrusions and a second protrusion having a height equal to or higher than the height of the first protrusions on the semiconductor layer;
A method of manufacturing a semiconductor device, wherein the first convex portion is formed on the first light transmission layer using a pattern transfer body having a pattern formed by self-organization of the first material.
JP2015170694A 2015-08-31 2015-08-31 Semiconductor device and manufacturing method of the same Pending JP2017050329A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015170694A JP2017050329A (en) 2015-08-31 2015-08-31 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015170694A JP2017050329A (en) 2015-08-31 2015-08-31 Semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2017050329A true JP2017050329A (en) 2017-03-09

Family

ID=58280173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015170694A Pending JP2017050329A (en) 2015-08-31 2015-08-31 Semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2017050329A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10884172B2 (en) 2018-09-21 2021-01-05 Nichia Corporation Light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10884172B2 (en) 2018-09-21 2021-01-05 Nichia Corporation Light emitting device

Similar Documents

Publication Publication Date Title
US11563149B2 (en) Light-emitting device
US8242530B2 (en) Light emitting device and method for fabricating the same
KR102543183B1 (en) Semiconductor light emitting device
US10403796B2 (en) Light emitting device and method of fabricating the same
TWI447966B (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
KR102450150B1 (en) Semiconductor light emitting device
KR102519668B1 (en) Semiconductor light-emitting device and method for manufacturing the same
US10658546B2 (en) High efficiency LEDs and methods of manufacturing
KR20140000818A (en) Light emitting device having dielectric reflector and method of manufacturing the same
JP2011060966A (en) Light-emitting device
US11990575B2 (en) Light-emitting device
JP2010135746A (en) Semiconductor light-emitting element and method of manufacturing the same, light-emitting device
KR100999756B1 (en) Light emitting device and method for fabricating the same
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
US20140138729A1 (en) High efficiency light emitting diode
JP2017050329A (en) Semiconductor device and manufacturing method of the same
JP5404808B2 (en) Light emitting element
TWI820539B (en) Light-emitting devide and forming method thereof
KR20110068028A (en) Manufacturing method for semi-conductor light emitting device
TWI848299B (en) Optoelectronic semiconductor device
TWI856788B (en) Light emitting device
JP2017050328A (en) Semiconductor light emitting device
TW202406131A (en) Light-emitting device
KR101406788B1 (en) Light emitting diode with uneven surface and method of manufacturing the same
TW202422907A (en) Light-emitting device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905