JP2017045154A - Image formation device and communication control device - Google Patents
Image formation device and communication control device Download PDFInfo
- Publication number
- JP2017045154A JP2017045154A JP2015165281A JP2015165281A JP2017045154A JP 2017045154 A JP2017045154 A JP 2017045154A JP 2015165281 A JP2015165281 A JP 2015165281A JP 2015165281 A JP2015165281 A JP 2015165281A JP 2017045154 A JP2017045154 A JP 2017045154A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- communication
- master control
- circuit
- serial communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
本発明は、画像形成装置及び通信制御装置に関する。 The present invention relates to an image forming apparatus and a communication control apparatus.
特許文献1には、制御MPUとIOリンクを介して接続されてコントローラを構成するプロセス入出力装置であって、複数のIOモジュール、これら複数のIOモジュールをIOバス経由で制御する伝送制御モジュール、及び伝送制御モジュールとIOモジュールを収納するIOシェルフで構成され、IOシェルフの隣接する2つの実装スロットごとに同一種のIOモジュールを実装し、その一方を稼働、他方を待機としてIOモジュールを二重化し、プロセスヘの出力データを伝送制御モジュール経由でIOモジュールペアの双方に与えるとともに、プロセスヘの出力をIOモジュールぺア間の稼働/待機切替え回路により決定される稼働側だけが行い、プロセスからの入力をIOモジュールペアの双方へ接続することにより、伝送制御モジュールは前記切替え回路により決定される稼働側のデータのみを制御MPUへ通知するようにした二重化プロセス入出力装置において、IOモジュールペアのパルス入力モジュールにおけるプロセスインタフェース部およびパルスカウンタを二重化する手段と、二重化されて得られた2つのパルスカウント値を比較し不一致であれば重故障と判別して稼働/待機を切り替える手段と、を備えた二重化プロセス入出力装置が記載されている。
特許文献2には、双方向に直列信号を伝送する伝送制御回路の受信側に、受信信号を並列化する直並変換回路と、この直並変換回路の出力を順次格納するメモリを設け、伝送相手方の状態を随時前記メモリに更新登録し、メモリの内容を読み出すことにより、伝送相手方の状況を取り込む伝送制御回路が記載されている。
CPUを備えるマスタ制御部と、マスタ制御部によって制御されて制御対象を制御するスレーブ制御部とを備え、マスタ制御部とスレーブ制御部との間をシリアル(SPI:Serial Peripheral Interface)通信でデータを送受信するマスタスレーブ方式が広く用いられている。しかし、マスタ制御部が、スレーブ制御部とのシリアル通信において発生した異常の要因を特定することは容易ではない。
本発明は、複数の通知信号線を備えない場合に比べて、スレーブ制御部とのシリアル通信において発生した異常の要因をマスタ制御部が容易に特定できる画像形成装置などを提供する。
A master control unit including a CPU and a slave control unit that is controlled by the master control unit to control a control target, and serially (SPI: Serial Peripheral Interface) communication between the master control unit and the slave control unit A master-slave system for transmitting and receiving is widely used. However, it is not easy for the master control unit to specify the cause of the abnormality that has occurred in the serial communication with the slave control unit.
The present invention provides an image forming apparatus and the like in which a master control unit can easily identify a cause of an abnormality that has occurred in serial communication with a slave control unit, compared to a case where a plurality of notification signal lines are not provided.
請求項1に記載の発明は、画像を形成する画像形成部と、マスタ制御部とスレーブ制御部とを含み前記画像形成部における画像の形成を制御する制御部と、前記マスタ制御部と前記スレーブ制御部との間を接続し、シリアル通信を行うシリアル通信回線と、前記マスタ制御部と前記スレーブ制御部との間で状態を通知する複数の通知信号線と、を備え、前記複数の通知信号線は、当該複数の通知信号線の各論理値と前記シリアル通信回線によるシリアル通信の状態との組み合わせにより前記スレーブ制御部とのシリアル通信において発生した異常の要因が、前記マスタ制御部によって識別されるように構成されていることを特徴とする画像形成装置である。
請求項2に記載の発明は、マスタ制御部と、前記マスタ制御部によって制御されるスレーブ制御部と、前記マスタ制御部と前記スレーブ制御部との間でシリアル通信を行うシリアル通信回線と、前記マスタ制御部と前記スレーブ制御部との間で状態を通知する複数の通知信号線と、を備え、前記複数の通知信号線は、当該複数の通知信号線の各論理値と前記シリアル通信回線によるシリアル通信の状態との組み合わせにより前記スレーブ制御部とのシリアル通信において発生した異常の要因が、前記マスタ制御部によって識別されるように構成されていることを特徴とする通信制御装置である。
請求項3に記載の発明は、前記スレーブ制御部は、接続される制御対象を制御するデータが入出力される入出力回路と、シリアル通信の状態を監視する監視回路と、当該スレーブ制御部の電源リセットを行う電源リセット回路とを、備え、前記複数の通知信号線は、前記電源リセット回路の状態を前記マスタ制御部に通知する通知信号線、前記入出力回路において電源リセットを行う部分の状態を当該マスタ制御部に通知する通知信号線、及び、当該マスタ制御部から当該入出力回路において電源リセットを行う部分に電源リセットを通知する通知信号線を含むことを特徴とする請求項2に記載の通信制御装置である。
請求項4に記載の発明は、前記スレーブ制御部における前記監視回路は、前記マスタ制御部から前記シリアル通信回線を介して受信する通信監視用のデジタルデータを、アナログ信号に変換し、当該アナログ信号を他のデジタルデータに変換して当該マスタ制御部に送信し、前記マスタ制御部は、前記スレーブ制御部に送信した前記デジタルデータと、当該スレーブ制御部から受信した前記他のデジタルデータとから、当該スレーブ制御部とのシリアル通信の状態を検知することを特徴とする請求項3に記載の通信制御装置である。
請求項5に記載の発明は、前記スレーブ制御部における前記監視回路は、デジタルポテンショメータを有し、当該デジタルポテンショメータにより、前記マスタ制御部から前記シリアル通信回線を介して受信する前記通信監視用のデジタルデータを、アナログ信号に変換することを特徴とする請求項4に記載の通信制御装置である。
The invention described in
The invention according to
According to a third aspect of the present invention, the slave control unit includes: an input / output circuit that inputs and outputs data for controlling a connected control target; a monitoring circuit that monitors a serial communication state; A power reset circuit for performing a power reset, wherein the plurality of notification signal lines are a notification signal line for notifying the master control unit of a state of the power reset circuit, and a state of a portion for performing a power reset in the input /
According to a fourth aspect of the present invention, the monitoring circuit in the slave control unit converts digital data for communication monitoring received from the master control unit via the serial communication line into an analog signal, and the analog signal Is converted into other digital data and transmitted to the master control unit, the master control unit from the digital data transmitted to the slave control unit, and the other digital data received from the slave control unit, The communication control device according to
According to a fifth aspect of the present invention, the monitoring circuit in the slave control unit has a digital potentiometer, and the digital potentiometer receives the communication monitoring digital signal from the master control unit via the serial communication line. 5. The communication control device according to
請求項1の発明によれば、複数の通知信号線を備えない場合に比べて、スレーブ制御部とのシリアル通信において発生した異常の要因をマスタ制御部が容易に特定できる。
請求項2の発明によれば、複数の通知信号線を備えない場合に比べて、スレーブ制御部とのシリアル通信において発生した異常の要因をマスタ制御部が容易に特定できる。
請求項3の発明によれば、電源リセットに関する複数の通知信号線を用いない場合に比べて、スレーブ制御部とのシリアル通信において発生した異常の要因を容易に特定できる。
請求項4の発明によれば、デジタルデータをアナログ信号に変換しない場合に比べて、スレーブ制御部の構成が簡易になる。
請求項5の発明によれば、デジタルポテンショメータを用いない場合に比べ、デジタルデータのアナログ信号への変換がより簡易な構成でできる。
According to the first aspect of the present invention, the master control unit can easily identify the cause of the abnormality that has occurred in the serial communication with the slave control unit, compared with the case where a plurality of notification signal lines are not provided.
According to the second aspect of the present invention, the master control unit can easily identify the cause of the abnormality that has occurred in the serial communication with the slave control unit, compared to the case where a plurality of notification signal lines are not provided.
According to the third aspect of the present invention, it is possible to easily identify the cause of the abnormality that has occurred in the serial communication with the slave control unit, compared to the case where a plurality of notification signal lines relating to power reset is not used.
According to the fourth aspect of the present invention, the configuration of the slave control unit is simplified as compared with the case where digital data is not converted into an analog signal.
According to the fifth aspect of the present invention, digital data can be converted into an analog signal with a simpler configuration than when a digital potentiometer is not used.
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
ここでは、マスタ制御部とスレーブ制御部とを備え、マスタスレーブ方式により、それらの間でシリアル(SPI:Serial Peripheral Interface)通信によってデータが送受信される装置を、画像形成装置を一例として説明する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
Here, an apparatus that includes a master control unit and a slave control unit and transmits and receives data by serial (SPI: Serial Peripheral Interface) communication using the master-slave method will be described as an example of an image forming apparatus.
(画像形成システム)
図1は、本実施の形態が適用される画像形成装置100の一例を示す図である。
この画像形成装置100は、スキャン機能、プリント機能、コピー機能及びファクシミリ機能を備えた所謂複合機である。
(Image forming system)
FIG. 1 is a diagram illustrating an example of an
The
画像形成装置100は、制御部1、ユーザインターフェース(UI:User Interface)部2(以下では、UI部2と表記する。)、画像形成部3、画像読取部4、送受信部5を備えている。
UI部2は、表示デバイス(液晶ディスプレイなど)及び入力デバイス(タッチパネルなど)を備え、ユーザから電源のオン/オフ、スキャン機能、プリント機能、コピー機能及びファクシミリ機能を用いた動作に関連する指示を受け付けるとともに、ユーザに対してメッセージを表示する。
また、画像形成部3は、感光体ドラムを有した電子写真方式、インクジェット方式などにより、紙等の記録媒体に画像を形成する。
そして、画像読取部4は、光電変換素子などにより、記録媒体に記録された画像を読み取る。
さらに、送受信部5は、通信回線(不図示)を介して外部に設けられた端末装置(不図示)、ファクシミリ装置(不図示)、サーバ装置(不図示)とでデータの送受信を行う。
そして、制御部1は、UI部2、画像形成部3、画像読取部4、送受信部5の動作を制御する。
なお、UI部2、画像形成部3、画像読取部4、送受信部5をそれぞれ区別しないときは、機能部と表記する。それぞれの機能部は、制御部1により制御される複数の制御対象を備えているとする。
The
The
The
Then, the
Further, the transmission /
The
When the
制御部1は、UI部2、画像形成部3、画像読取部4、送受信部5から離れて設置されたマスタ制御部10と、UI部2、画像形成部3、画像読取部4、送受信部5に近接して設けられたスレーブ制御部20と、マスタ制御部10とスレーブ制御部20との間を接続するシリアル通信回線30と、マスタ制御部10とスレーブ制御部20との間で状態を通知する複数の通知信号線90とを備えている。
そして、マスタ制御部10とスレーブ制御部20とは、シリアル通信回線30を介して、後述するデータが送受信される。
The
The
制御部1におけるマスタ制御部10は、論理演算及び算術演算を実行するALU(Arithmetic Logical Unit:論理算術演算ユニット)などを備えた中央演算処理装置(以下ではCPUと表記する。)(後述する図2におけるCPU11)を備えている。
A
一方、制御部1におけるスレーブ制御部20は、CPUを備えず、マスタ制御部10から受信したデータ(制御対象を制御するための制御コマンド、制御データなど)を、機能部における制御対象に送信する。また、スレーブ制御部20は、機能部における制御対象から受信したデータ(制御対象の状態を表すステータスデータ、制御対象がセンサである場合のセンサデータなど)を、マスタ制御部10に送信する。
すなわち、マスタ制御部10は能動装置、スレーブ制御部20は受動装置として機能する。
マスタ制御部10及びスレーブ制御部20を備えた制御部1が通信制御装置の一例である。
On the other hand, the
That is, the
The
ここでは、制御部1におけるマスタ制御部10からスレーブ制御部20に送信されるデータ(制御対象を制御するための制御コマンド、制御データなど)を、制御のためのデータ、スレーブ制御部20からマスタ制御部10に送信されるデータ(制御対象の状態を表すステータスデータ、制御対象がセンサである場合のセンサデータなど)を、応答のためのデータと表記する。なお、制御のためのデータと応答のためのデータとを区別しない場合は、データ又は制御するデータと表記する。
Here, data transmitted from the
なお、スレーブ制御部20は、マスタ制御部10のI/O(Input/Output)機能を拡張する拡張I/O部に相当する。
The
図1では、1個のスレーブ制御部20を、UI部2、画像形成部3、画像読取部4、送受信部5のすべての機能部に対して設けているが、機能部毎にスレーブ制御部20を設けてもよく、複数の機能部に対して1個のスレーブ制御部20を設けてもよい。
In FIG. 1, one
この画像形成装置100では、画像読取部4によってスキャン機能が実現され、画像形成部3によってプリント機能が実現され、画像読取部4及び画像形成部3によってコピー機能が実現され、画像形成部3、画像読取部4及び送受信部5によってファクシミリ機能が実現される。
In this
(制御部1)
図2は、制御部1の構成の一例を示す図である。ここでは、一例として、画像形成部3に含まれる制御対象を制御するとして説明する。
制御部1は、前述したように、マスタ制御部10とスレーブ制御部20とを備えている。そして、マスタ制御部10とスレーブ制御部20とは、シリアル通信回線30で接続されている。シリアル通信回線30は、マスタ制御部10側から見て、送信用の通信路Txと受信用の通信路Rxとの2系統の通信路を備えている。
すなわち、通信路Txを介して、マスタ制御部10からスレーブ制御部20にデータが送信され、通信路Rxを介して、スレーブ制御部20からマスタ制御部10にデータが送信される。
(Control unit 1)
FIG. 2 is a diagram illustrating an example of the configuration of the
As described above, the
That is, data is transmitted from the
以下では、制御部1におけるマスタ制御部10とスレーブ制御部20とを詳細に説明する。
(マスタ制御部10)
マスタ制御部10は、CPU11、メモリ12、通信制御ユニット15を備えている。さらに、CPU11、メモリ12、通信制御ユニット15の間でデータを送受信するデータバス14を備えている。
メモリ12は、RAM、不揮発性メモリ(以下では、NVメモリと表記する。)を備えている。RAMは、電源の供給がないと、書き込まれたデータを保持しないメモリである。NVメモリは、電源の供給がなくとも、書き込まれたデータを保持するメモリであって、読出し専用のROM、書き換え可能なEEPROM(Electrically Erasable Programmable Read-Only Memory)、フラッシュメモリ、HDDなどである。
Below, the
(Master control unit 10)
The
The
また、CPU11とスレーブ制御部20との間に、複数の通知信号線90が設けられている。そして、これらの複数の通知信号線90を介して、CPU11からスレーブ制御部20にEX_RST信号が、スレーブ制御部20からCPU11に対してSY_RST信号、PW_RST信号が送信される。これらの信号を状態信号と表記する。
In addition, a plurality of
電源がオンになると、CPU11は、メモリ12におけるNVメモリに格納されているプログラム及びデータを読み出して、メモリ12におけるRAMに展開し、展開されたプログラムを実行する。そして、通信制御ユニット15及びシリアル通信回線30を介して行われるスレーブ制御部20とのデータの送受信を制御する。
また、CPU11は、シリアル通信回線30におけるシリアル通信の状態と複数の通知信号線90の状態(論理値)とにより、スレーブ制御部20との通信において発生した異常を識別する。なお、CPU11によるスレーブ制御部20との通信において発生した異常の識別については、後述する。
When the power is turned on, the CPU 11 reads out the program and data stored in the NV memory in the
Further, the CPU 11 identifies an abnormality that has occurred in communication with the
通信制御ユニット15は、送信モジュール16、受信モジュール17、通信制御モジュール18を備えている。そして、送信モジュール16は、シリアル通信回線30の通信路Txに接続され、受信モジュール17は、シリアル通信回線30の通信路Rxに接続されている。
通信制御モジュール18は、CPU11の制御により、送信モジュール16及び受信モジュール17によるデータの送受信を制御する。
The
The
(スレーブ制御部20)
スレーブ制御部20は、I/O拡張回路21、通信監視回路22、ウオッチドックタイマ回路(WDT)23、電源監視回路24、電源リセット回路25、論理和(OR)回路26(以下では、OR回路26と表記する。)を備えている。I/O拡張回路21は、入出力回路の一例である。
(Slave controller 20)
The
[I/O拡張回路21]
I/O拡張回路21は、通信制御ユニット40、I/O拡張ユニット50、クロック生成回路60、システムリセット回路70を備えている。
[I / O expansion circuit 21]
The I /
通信制御ユニット40は、マスタ制御部10における通信制御ユニット15と同様に、受信モジュール41、送信モジュール42、通信制御モジュール43を備えている。そして、受信モジュール41は、シリアル通信回線30の通信路Txに接続され、送信モジュール42は、シリアル通信回線30の通信路Rxに接続されている。
すなわち、マスタ制御部10とスレーブ制御部20との間のシリアル通信において、マスタ制御部10の通信制御ユニット15がマスタインターフェースを、スレーブ制御部20におけるI/O拡張回路21の通信制御ユニット40がスレーブインターフェースを構成している。
Similar to the
That is, in the serial communication between the
I/O拡張ユニット50は、I/O制御モジュール51、インターフェース(IF:Interface)モジュール52(以下では、IFモジュール52と表記する。)、アナログ/デジタル変換(A/D:Analog/Digital)モジュール53(以下では、A/Dモジュール53と表記する。)、パルス信号出力モジュール54を備えている。なお、IFモジュール52は、単数であってもよく、複数であってもよい。
The I /
I/O制御モジュール51には、IFモジュール52、A/Dモジュール53、パルス信号出力モジュール54が並列に接続されるとともに、通信制御ユニット40、クロック生成回路60が接続されている。
I/O制御モジュール51は、通信制御ユニット40の受信モジュール41が受信したデータを、IFモジュール52、A/Dモジュール53、パルス信号出力モジュール54の内の指定されたいずれかに送信する。また、IFモジュール52、A/Dモジュール53、パルス信号出力モジュール54のいずれからか受信したデータを、通信制御ユニット40の送信モジュール42に送信する。
The I /
The I /
図2では、例として、2個のIFモジュール52が、画像形成部3の二つの制御対象にそれぞれ接続されている。すなわち、IFモジュール52がデータを受信すると、そのデータが画像形成部3の制御対象に送信される。これにより、その制御対象が制御される。
また、画像形成部3の制御対象からのデータが、IFモジュール52に送信され、I/O制御モジュール51及び通信制御ユニット40を介して、マスタ制御部10に送信される。
なお、画像形成部3における制御対象は、例えば、電子写真方式で画像が形成される場合においては、モータ、ヒータ、温度センサ、湿度センサ、速度センサなどである。
UI部2、画像読取部4、送受信部5についても同様である。
よって、I/O拡張回路21は、接続される制御対象との間で制御信号を入出力する入出力回路の一例である。
In FIG. 2, as an example, two IF
Data from the control target of the
Note that the control target in the
The same applies to the
Therefore, the I /
また、IFモジュール52の一つが、後述するWDT23に接続されている。
パルス信号出力モジュール54及びA/Dモジュール53については、後述する通信監視回路22の説明において説明する。
One of the
The pulse
クロック生成回路60は、クロック信号CKを生成して、I/O拡張ユニット50におけるI/O制御モジュール51に送信する。すなわち、I/O制御モジュール51とIFモジュール52、A/Dモジュール53、パルス信号出力モジュール54とのデータの送受信は、クロック生成回路60によって生成されるクロック信号CKに同期して行われる。
The
システムリセット回路70は、OR回路26を介して電源リセット回路25からPW_RST信号を受信するか、又は、マスタ制御部10におけるCPU11からEX_RST信号を受信すると、I/O拡張回路21をリセットする。
なお、システムリセット回路70は、I/O拡張回路21がASIC(特定用途向け集積回路:Application Specific Integrated Circuit)として構成される場合に、ASICをリセットする回路として構成されてもよい。
The system reset
The system reset
[通信監視回路22]
通信監視回路22は、デジタルポテンショメータ(DP)81(以下では、DP81と表記する。)、書き換え可能な不揮発性メモリ82(以下では、NVメモリ82と表記する。)、メモリタイミング生成回路83を備えている。
DP81は、例えば直列接続された複数の抵抗(抵抗アレイ)を備えている。そして、直列接続された複数の抵抗のそれぞれの接続点のいずれかが出力端子(端子RW)に接続されている。そして、端子RWに接続される抵抗の接続点が、受信したパルス信号Pに応じて変化することで、出力電圧を変化させている。
ここでは、接続点をタップと表記する。なお、接続点は、ステップ(Step)又は段と呼ばれることがある。
[Communication monitoring circuit 22]
The
The
Here, the connection point is expressed as a tap. In addition, a connection point may be called a step (Step) or a step.
NVメモリ82は、書き換え可能な不揮発性メモリであって、電源の供給がなくとも、書き込まれたデータを保持するメモリである。ここでは、DP81の端子RWに接続されている抵抗の接続点(タップ)の位置であるタップ位置DPTを記憶する。なお、NVメモリ82には、EEPROM、フラッシュメモリなどを用い得る。
The
メモリタイミング生成回路83は、NVメモリ82に、DP81の端子RWに接続されているタップ位置DPTを示すデータを書き込むため、一連の制御信号列から構成されるメモリタイミングを生成する。なお、メモリタイミング生成回路83は、ハードウェア(ワイヤードロジック)により構成され、後述する電源監視回路24から信号を受信すると、メモリタイミングが生成されることがよい。つまり、メモリタイミング生成回路83によって生成されたメモリタイミングにより、その際設定されているDP81のタップ位置DPTを示すデータがNVメモリ82に書き込まれる。
Memory
通信監視回路22は、I/O拡張回路21におけるI/O拡張ユニット50のパルス信号出力モジュール54に接続されている。そして、通信監視回路22は、パルス信号出力モジュール54からDP81のタップ位置DPTを移動させるパルス信号Pなどを受信する。
また、通信監視回路22の端子RWは、I/O拡張回路21におけるI/O拡張ユニット50のA/Dモジュール53に接続されている。
The
The terminal R W of the
[WDT23]
WDT23は、I/O拡張ユニット50における一つのIFモジュール52に接続されている。また、WDT23は、後述する電源リセット回路25に接続されている。
WDT23は、WDT23の備えるタイマをリセットする信号(タイマリセット信号)を予め定められた周期で受信する限り、電源リセット回路25に信号を出力しない。しかし、WDT23は、WDT23のタイマリセット信号をこの予め定められた周期で受信しない場合に、タイマがタイムアップして、電源リセット回路25に信号を送信する。
[WDT23]
The
The
[電源監視回路24]
電源監視回路24は、スレーブ制御部20に供給される電源の電圧(電源電圧)を監視する。そして、電源監視回路24は、電源電圧が予め定められた最低電圧未満になったことを検知すると、通信監視回路22のメモリタイミング生成回路83及び電源リセット回路25に信号を送信する。
[Power supply monitoring circuit 24]
The power
なお、電源監視回路24は、電源電圧が最低電圧未満になると、通信監視回路22を電源供給回路(不図示)から切り離す。これにより、電源電圧が最低電圧未満になっても、通信監視回路22に供給されている電源(電圧)が急激に低下することが抑制され、しばらくの間、通信監視回路22が動作を継続するようにしている。
例えば、通信監視回路22は、電源供給回路から電源が供給される部分に、スイッチ及びコンデンサを備えている。電源監視回路24は、電源電圧が正常である間において、スイッチを閉にして、電源供給回路から通信監視回路22に電源を供給するとともに、このコンデンサを充電する。一方、電源監視回路24は、電源電圧が最低電圧未満になったことを検知すると、スイッチを開にして、通信監視回路22を電源供給回路から切り離す。これにより、通信監視回路22は、コンデンサに蓄積された電荷(電力)によって、しばらくの間動作を継続する。なお、通信監視回路22の動作電圧は、最低電圧より低く設定されているとよい。このようにすることで、通信監視回路22は、動作電圧が最低電圧より低く設定されていない場合に比べ、動作をより長い時間継続する。
なお、動作を継続する時間は、DP81のタップ位置DPTを示すデータをNVメモリ82に書き込むために要する時間以上であればよい。
The power
For example, the
The time for which the operation is continued may be longer than the time required for writing data indicating the tap position DPT of the
[電源リセット回路25]
電源リセット回路25は、スレーブ制御部20を電源リセットする回路である。電源リセット回路25は、WDT23及び電源監視回路24に接続されている。そして、電源リセット回路25は、WDT23及び電源監視回路24のいずれかから信号を受信すると、I/O拡張回路21におけるシステムリセット回路70及びマスタ制御部10におけるCPU11にPW_RST信号を送信する。
そして、システムリセット回路70により、I/O拡張回路21がリセットされる。また、電源リセット回路25により、スレーブ制御部20の電源供給回路がリセットされる。このため、通信監視回路22が電源リセットされる。すなわち、電源リセット回路25は、スレーブ制御部20を電源リセットする。
[Power reset circuit 25]
The
Then, the I /
[OR回路26]
OR回路26は、電源リセット回路25からのPW_RST信号及びマスタ制御部10におけるCPU11からのEX_RST信号が入力される。そして、PW_RST信号及びEX_RST信号の少なくともいずれか一方が入力されると、I/O拡張回路21のシステムリセット回路70にI/O拡張回路21を電源リセットする信号を出力する。
[OR circuit 26]
The OR
なお、電源リセットとは、電源を瞬時遮断した後、再度電源を供給することをいう。これにより、スレーブ制御部20又はI/O拡張回路21は、初期状態に再起動(再立ち上げ)される。
The power reset means that the power is supplied again after the power is cut off instantaneously. As a result, the
ここで、EX_RST信号、PW_RST信号、SY_RST信号について説明する。
CPU11からスレーブ制御部20に送信されるEX_RST信号は、スレーブ制御部20のOR回路26を介して、スレーブ制御部20におけるI/O拡張回路21のシステムリセット回路70に送信され、I/O拡張回路21を電源リセットさせる信号である。
そして、スレーブ制御部20からCPU11に送信されるSY_RST信号は、スレーブ制御部20におけるI/O拡張回路21のシステムリセット回路70により、I/O拡張回路21が電源リセットされたことを通知する信号である。
さらに、スレーブ制御部20からCPU11に送信されるPW_RST信号は、スレーブ制御部20における電源リセット回路25によりスレーブ制御部20が電源リセットされたことを通知する信号である。
ここでは、SY_RST信号、PW_RST信号、EX_RST信号は、信号を発信しない状態(正常な状態)では、論理レベルが「H」であって、信号を発信する状態は、論理値(論理レベル)が「L」であるとする。言い換えれば、SY_RST信号、PW_RST信号、EX_RST信号は、通常は論理レベルが「H」であって、信号を発信する状態になると論理レベルが「H」から「L」に移行するとする。
ここでは、論理レベル「H」及び「L」を論理値と表記する。また、SY_RST信号、PW_RST信号、EX_RST信号の状態は、ステータスと呼ばれることがある。よって、以下では、論理値(ステータス)と表記する。
なお、論理値(ステータス)は、「H」と「L」を入れ替えてもよく、通知信号毎に「H」と「L」との関係が異なっていてもよい。
Here, the EX_RST signal, the PW_RST signal, and the SY_RST signal will be described.
The EX_RST signal transmitted from the CPU 11 to the
The SY_RST signal transmitted from the
Further, the PW_RST signal transmitted from the
Here, the SY_RST signal, the PW_RST signal, and the EX_RST signal have a logic level “H” in a state where a signal is not transmitted (normal state), and a logic value (logic level) is “ L ”. In other words, it is assumed that the SY_RST signal, the PW_RST signal, and the EX_RST signal normally have a logic level “H”, and the logic level shifts from “H” to “L” when a signal is transmitted.
Here, the logic levels “H” and “L” are expressed as logic values. In addition, the states of the SY_RST signal, the PW_RST signal, and the EX_RST signal may be referred to as status. Therefore, in the following, it is expressed as a logical value (status).
As for the logical value (status), “H” and “L” may be interchanged, and the relationship between “H” and “L” may be different for each notification signal.
さらに、マスタ制御部10のCPU11は、予め定められたタイミングにて、SY_RST信号、PW_RST信号、EX_RST信号の論理値(ステータス)を繰り返し取得し、メモリ12に記憶させる。
そして、後述するように、マスタ制御部10は、シリアル通信の状態と、SY_RST信号、PW_RST信号、EX_RST信号のそれぞれの論理値(ステータス)との組み合わせによって、スレーブ制御部20とのシリアル通信における異常を識別する。
Further, the CPU 11 of the
Then, as will be described later, the
(通信監視回路22の詳細)
図3は、通信監視回路22を説明する図である。図3(a)は、通信監視回路22の詳細図、図3(b)は、DP81のタップ位置DPTを説明する図である。
図3(a)において、通信監視回路22を説明する。前述したように、通信監視回路22は、DP81、NVメモリ82、メモリタイミング生成回路83を備えている。そして、通信監視回路22は、I/O拡張ユニット50のA/Dモジュール53及びパルス信号出力モジュール54に接続されている。
(Details of the communication monitoring circuit 22)
FIG. 3 is a diagram for explaining the
The
DP81は、直列接続された複数の抵抗(抵抗アレイ)を備えている(図3(b)参照。)。抵抗アレイの一方が端子RL、他方が端子RHである。そして、直列接続された複数の抵抗の接続点(タップ)のいずれかが端子RWに接続される。そして、端子RWが、A/Dモジュール53に接続されている。
The
ここで、端子RLが基準電位GND(接地電位GND)、端子RHが電源電位VCC(通信監視回路22の電源電圧)に接続されているとする。この場合、端子RWは、電源電位VCCと基準電位GNDとの間の電圧であって、端子RWに接続されたタップ位置DPTの電圧になる。そして、端子RWの電圧は、直列接続された抵抗の数、すなわちタップ(段)数SNで決まる間隔(分解能)で設定される。なお、タップ数SNは、例えば128、256などであることから、端子RWは、アナログ電圧を出力する。ここでは、端子RWは、アナログ電圧であるアナログ信号出力DPOa(aはアナログ値であることを示す。)を出力するとする。そして、A/Dモジュール53は、アナログ信号出力DPOaをA/D変換して、デジタル信号出力DPOd(dはデジタル値であることを示す。)を出力する。アナログ信号出力DPOaは、アナログ信号の一例である。
なお、DP81の端子RWは、アナログ信号出力DPOaを出力し続ける。
Here, it is assumed that the terminal RL is connected to the reference potential GND (ground potential GND), and the terminal RH is connected to the power supply potential V CC (power supply voltage of the communication monitoring circuit 22). In this case, the terminal R W is a voltage between the power supply potential V CC and a reference potential GND, and becomes the voltage of the tap position DPT connected to the terminal R W. Then, the voltage of the terminal R W, the number of series-connected resistors, that are set by the tap (step) intervals determined by the number SN (resolution). The number SN tap, for example, because it is like 128, 256, the terminal R W outputs an analog voltage. Here, the terminal R W, the analog signal output DPOa an analog voltage (a is. Indicating that the analog value) and outputs a. The A /
The terminal R W of DP81 keeps outputting an analog signal output DPOa.
DP81は、アップ/ダウン(U/D)コマンドを受信する端子U/D(図3(a)ではU/Dと表記する。)、パルス信号Pを受信する端子P(図3(a)ではPと表記する。)、クロック信号CKを受信する端子CK(図3(a)ではCKと表記する。)を備えている。
DP81は、I/O拡張ユニット50のパルス信号出力モジュール54から1個のパルス信号Pを受信すると、端子RWに接続されるタップ位置DPTが一つ移動する(変更される)。このとき、U/Dコマンドがアップ(U)であると、タップ位置DPTは大きい側(端子RWの電圧が大きくなる方向)に一つ移動する(アップする)。一方、U/Dコマンドがダウン(D)であると、タップ位置DPTは小さい側(端子RWの電圧が小さくなる方向)に一つ移動する(ダウンする)。そして、パルス信号Pが複数供給されると、端子RWに接続されるタップ位置DPTが、受信したパルス数(後述するCN)に応じて移動する。
これに伴い、通信監視回路22の端子RWが出力するアナログ信号出力DPOa及びI/O拡張ユニット50のA/Dモジュール53が出力するデジタル信号出力DPOdが変化する。
The
DP81 receives the pulse signal P from the pulse
Accordingly, the digital signal output DPOd the A /
なお、A/Dモジュール53は、演算、ビットの置換、間引きなどのデジタル処理が施されるように構成されていてもよい。
The A /
前述したように、電源監視回路24は、電源電圧が最低電圧未満になったことを検知すると、通信監視回路22のメモリタイミング生成回路83に端子W(図3(a)ではWと表記する。)を介して、信号を送信する。すると、メモリタイミング生成回路83は、NVメモリ82に端子RWに接続されているタップ位置DPTを示すデータを記憶するため、メモリタイミングを生成する。これにより、端子RWに接続されているタップ位置DPTを示すデータがNVメモリ82に記憶される。
As described above, when the power
以上説明したように、通信監視回路22は、電源電位VCC及び基準電位GNDが供給される端子の他、デジタル信号を受信する端子U/D、端子P、端子CK、端子W及びアナログ信号を出力する端子RWを備えている。
なお、図3(a)では、通信監視回路22の端子U/D、端子P、端子CKは、パルス信号出力モジュール54に接続されている。端子U/D、端子CKは、それぞれに設けられたIFモジュール52に接続されていてもよい。
As described above, the
In FIG. 3A, the terminal U / D, the terminal P, and the terminal CK of the
なお、DP81及びNVメモリ82に、これらを一体化した集積回路(IC)を使用してもよい。
Note that an integrated circuit (IC) in which these are integrated in the
図3(b)により、DP81のタップ位置DPTについて説明する。
DP81は、タップ数SNであって、タップ位置DPTは0〜(SN−1)である。以下では、タップ位置DPT0〜DPT(SN−1)と表記する。
隣接するタップ位置DPT間は、電圧ADPである。そして、1タップ位置DPTに許容される上限は電圧ADPT、下限は電圧ADPBである。ここでは、電圧ADPT及び電圧ADPBは、タップ間の電圧ADPの1/2である電圧ADPGとする。なお、それぞれのタップ位置DPTは、上限を含み、下限を含まないとする。
なお、最小タップ位置DPT0は電圧AMIN、最大タップ位置DPT(SN−1)は電圧AMAXとする。
DP81のタップ位置DPTに電圧を設定する方法については、後述する。
The tap position DPT of DP81 will be described with reference to FIG.
DP81 is the number of taps SN, and the tap position DPT is 0 to (SN-1). Hereinafter, referred to as tap position DPT 0 ~DPT (SN-1) .
Between adjacent tap positions DPT is a voltage ADP. The upper limit allowed for one tap position DPT is voltage ADPT, and the lower limit is voltage ADPB. Here, the voltage ADPT and the voltage ADPB are assumed to be a voltage ADPG that is ½ of the voltage ADP between the taps. Each tap position DPT includes an upper limit and does not include a lower limit.
The minimum tap position DPT 0 is a voltage AMIN, and the maximum tap position DPT (SN-1) is a voltage AMAX.
A method for setting the voltage at the tap position DPT of the
(制御部1によるシリアル通信の監視の概要)
図2を参照しつつ、制御部1のシリアル通信の監視の概要を説明する。
本実施の形態が適用される制御部1は、マスタ制御部10とスレーブ制御部20との間でシリアル通信が正常に行われているか否かを監視(通信監視)する機能と、通信監視機能によって得られたシリアル通信の状態と、SY_RST信号、PW_RST信号、EX_RST信号のそれぞれの論理値(ステータス)との組み合わせによって、スレーブ制御部20とのシリアル通信における異常を識別する機能とを有している。
以下では、通信監視機能を説明する。
(Overview of serial communication monitoring by control unit 1)
With reference to FIG. 2, an overview of serial communication monitoring by the
The
Hereinafter, the communication monitoring function will be described.
図4は、マスタ制御部10とスレーブ制御部20との間で送受信されるデータ列を示す図である。図4(a)は、マスタ制御部10からスレーブ制御部20に送信されるデータ列、図4(b)は、スレーブ制御部20からマスタ制御部10に送信されるデータ列である。
図4(a)に示すように、マスタ制御部10からスレーブ制御部20に、制御のためのデータCDsに加え、通信監視用の通信監視データTDsが送信される。通信監視用の通信監視データTDsは、予め定められた周期tpで送信される。
また、図4(b)に示すように、スレーブ制御部20からマスタ制御部10に、応答のためのデータCDrに加え、通信監視データTDsに応答する通信監視応答データTDrが送信される。一例として、通信監視応答データTDrも、周期tpで送信されるとする。
例えば、周期tpは、10msである。
FIG. 4 is a diagram illustrating a data string transmitted and received between the
As shown in FIG. 4A, communication monitoring data TDs for communication monitoring is transmitted from the
In addition to the response data CDr, communication monitoring response data TDr responding to the communication monitoring data TDs is transmitted from the
For example, the period tp is 10 ms.
通信監視データTDsは、後述するように、DP81のタップ位置DPTを移動させるためのパルス数(カウント数)CNを指定するカウントパターンCPの他に、移動方向を設定するアップ/ダウン(U/D)コマンドを含む。図4(a)では、通信監視データTDsに含まれるカウントパターンCPの場合を示している。後述するように、カウントパターンCPは、シリアル通信が正常に行われているか否かをテストするテストパターンである。
そして、通信監視応答データTDrは、I/O拡張ユニット50のA/Dモジュール53が出力するデジタル信号出力DPOdを含んでいる。図4(b)では、通信監視応答データTDrに含まれるデジタル信号出力DPOdを示している。
As will be described later, the communication monitoring data TDs includes up / down (U / D) for setting the moving direction in addition to the count pattern CP for specifying the number of pulses (count number) CN for moving the tap position DPT of the DP 81. ) Command. FIG. 4A shows the case of the count pattern CP included in the communication monitoring data TDs. As will be described later, the count pattern CP is a test pattern for testing whether or not serial communication is normally performed.
The communication monitoring response data TDr includes a digital signal output DPOd output from the A /
ここで、カウントパターンCPを含む通信監視データTDsはデジタルデータである。デジタル信号出力DPOdを含む通信監視応答データTDrもデジタルデータである。通信監視応答データTDrは、他のデジタルデータの一例である。
なお、カウントパターンCP及びデジタル信号出力DPOdに付す(T)はタイミングを表し、(T)に対して、(T−1)は直前、(T+1)は直後を表している。
Here, the communication monitoring data TDs including the count pattern CP is digital data. The communication monitoring response data TDr including the digital signal output DPOd is also digital data. The communication monitoring response data TDr is an example of other digital data.
Note that (T) attached to the count pattern CP and the digital signal output DPOd represents timing, and (T-1) represents immediately before and (T + 1) represents immediately after (T).
(通信監視データTDs)
次に、通信監視データTDsに含まれ、パルス数(カウント数)CNを指定するカウントパターンCPについて説明する。
図5は、通信監視データTDsにおけるカウントパターンCPの一例を示す図である。
ここでは、一例として、DP81のタップ数SNは“128”であるとする。そして、カウントパターン数CPNは“6”であるとする。以下では、それぞれのカウントパターンCPをCP[m](m=1〜6(CPN))と表記する。
(Communication monitoring data TDs)
Next, the count pattern CP that is included in the communication monitoring data TDs and specifies the pulse number (count number) CN will be described.
FIG. 5 is a diagram illustrating an example of the count pattern CP in the communication monitoring data TDs.
Here, as an example, it is assumed that the tap number SN of the
カウントパターンCP[m]は、8ビットの内、下位7ビットが、DP81のタップ位置DPTを移動させるパルス数(カウント数)CN[m]を表す。それぞれのカウント数CN[m]は、CP[1]が“85”、CP[2]が“42”、CP[3]が“12”、CP[4]が“51”、CP[5]が“1”、CP[6]が“63”である。カウント数CNは、タップ数SNの“128”に対して、偏らないように設定されている。
In the count pattern CP [m], the lower 7 bits of the 8 bits represent the number of pulses (count number) CN [m] for moving the tap position DPT of the
そして、カウントパターンCP[1]、CP[2]は、下位7ビットのビットパターンがビットを交互に1、0としたビットトグルパターンである。カウントパターンCP[3]、CP[4]は、下位7ビットのビットパターンが同じビットが2つ連続するビットダブルパターンである。カウントパターンCP[5]、CP[6]は、下位7ビットのビットパターンが、ビットが3以上連続するビット連続パターンである。
なお、他のビットパターンを用いてもよく、カウントパターンCPの数CPNは2以上の複数であれば、6以外であってもよい。
すなわち、本実施の形態では、複数のカウントパターンCPを用いている。
なお、複数のカウントパターンCPは、マスタ制御部10のメモリ12にデータベースとして格納されている。
The count patterns CP [1] and CP [2] are bit toggle patterns in which the bit pattern of the lower 7 bits alternately changes the bits to 1 and 0. The count patterns CP [3] and CP [4] are bit double patterns in which two bits having the same bit pattern of the lower 7 bits are consecutive. The count patterns CP [5] and CP [6] are bit continuous patterns in which the bit pattern of the lower 7 bits is a sequence of 3 or more bits.
Other bit patterns may be used, and the number CPN of the count patterns CP may be other than 6 as long as it is a plurality of 2 or more.
That is, in the present embodiment, a plurality of count patterns CP are used.
The plurality of count patterns CP are stored as a database in the
(マスタ制御部10とスレーブ制御部20との間における通信)
図6は、マスタ制御部10とスレーブ制御部20との間の通信を説明するシーケンス図である。
ここでは、マスタ制御部10、スレーブ制御部20におけるI/O拡張回路21及び通信監視回路22における通信監視データTDs及び通信監視応答データTDrの送受信を説明する。
そして、DP81における実際のタップ位置DPTと、マスタ制御部10によって予測されるタップ位置DPTである予測タップ位置DPTeと、マスタ制御部10が受信したデジタル信号出力DPOdから検出されるタップ位置DPTである検出タップ位置DPTdとを区別する。
(Communication between the
FIG. 6 is a sequence diagram for explaining communication between the
Here, transmission / reception of the communication monitoring data TDs and the communication monitoring response data TDr in the I /
The actual tap position DPT in DP81, the predicted tap position DPTe that is the tap position DPT predicted by the
マスタ制御部10のCPU11(以下では、マスタ制御部10と表記する。)により、U/Dコマンドを含む通信監視データTDsが、通信制御ユニット15を介してスレーブ制御部20に送信される(ステップ101)。
すると、スレーブ制御部20のI/O拡張回路21により、通信監視回路22のDP81のタップ位置DPTの移動方向がアップ/ダウン(U/D)のいずれかに設定される。
The CPU 11 of the master control unit 10 (hereinafter referred to as the master control unit 10) transmits the communication monitoring data TDs including the U / D command to the
Then, the moving direction of the tap position DPT of the
なお、厳密には、図2に示すように、通信監視データTDsは、マスタ制御部10において、CPU11から、通信制御ユニット15を介して、スレーブ制御部20に送信される。そして、スレーブ制御部20において、通信制御ユニット40が通信監視データTDsを受信し、I/O拡張ユニット50のI/O制御モジュール51を介して、パルス信号出力モジュール54に送信される。そして、パルス信号出力モジュール54が通信監視回路22のDP81をアップ/ダウン(U/D)のいずれかに設定することになる。以下では、これらの流れの詳細は記載しないこととする。他の場合も同様である。
Strictly speaking, as shown in FIG. 2, the communication monitoring data TDs is transmitted from the CPU 11 to the
次に、マスタ制御部10により、カウントパターンCPを含む通信監視データTDsが、通信制御ユニット15を介してスレーブ制御部20に送信される(ステップ102)。
すると、スレーブ制御部20におけるI/O拡張回路21のパルス信号出力モジュール54から、タップ位置DPTを移動させるカウント数CNのパルス信号Pが、通信監視回路22のDP81に送信される。
これにより、DP81のタップ位置DPTは、U/Dコマンドによって指定された方向にカウント数CN移動する(ステップ103)。
Next, the communication monitoring data TDs including the count pattern CP is transmitted by the
Then, the pulse signal P of the count number CN that moves the tap position DPT is transmitted from the pulse
As a result, the tap position DPT of the
そして、DP81は、移動したタップ位置DPTに対応するアナログ信号出力DPOaを出力する。
次に、マスタ制御部10により、デジタル信号出力DPOdの取得を指示するDPO取得コマンドが送信される(ステップ104)。すると、スレーブ制御部20におけるI/O拡張回路21のA/Dモジュール53によって、アナログ信号出力DPOaがデジタル信号出力DPOdに変換される。そして、デジタル信号出力DPOdがマスタ制御部10に送信される。すると、マスタ制御部10により、デジタル信号出力DPOdから検出タップ位置DPTdが検出される(ステップ105)。
Then, the
Next, the
(通信監視ルーチン)
次に、マスタ制御部10によって行われる通信監視機能における通信監視ルーチンを説明する。
図7は、マスタ制御部10による通信監視ルーチンのフローチャートの一例である。
以下で説明する処理は、マスタ制御部10のCPU11によって行われる。
まず、タイミング(T−1)においてDP81に設定されたタップ位置DPTに対応する検出タップ位置DPTd(T−1)が検出される(ステップ201)。
(Communication monitoring routine)
Next, a communication monitoring routine in the communication monitoring function performed by the
FIG. 7 is an example of a flowchart of a communication monitoring routine performed by the
The processing described below is performed by the CPU 11 of the
First, a detected tap position DPTd (T-1) corresponding to the tap position DPT set in DP81 at timing (T-1) is detected (step 201).
設定された順序にしたがって、メモリ12に格納されたデータベースから、カウントパターンCPが選定される(ステップ202)。
A count pattern CP is selected from the database stored in the
選定されたカウントパターンCPのカウント数CNに基づいて、検出タップ位置DPTd(T−1)を移動させたとして、予測される移動後のタップ位置DPTである予測タップ位置DPTe(T)が算出される(ステップ203)。 Based on the count number CN of the selected count pattern CP, assuming that the detected tap position DPTd (T-1) is moved, a predicted tap position DPTe (T) that is a predicted tap position DPT after movement is calculated. (Step 203).
そして、カウントパターンCPによって設定されるタップ位置DPTの移動量がDP81に適合するか否かが判断される(ステップ204)。なお、移動量の適合性に対する判断(移動量適合性判断)については、後述する。 Then, it is determined whether or not the moving amount of the tap position DPT set by the count pattern CP matches DP81 (step 204). Note that the determination on the suitability of the movement amount (movement amount suitability determination) will be described later.
ステップ204で否定(No)の判断がされた場合、すなわち、移動量が適合しない場合には、ステップ202に戻る。そして、新たにカウントパターンCPが選定される。そして、ステップ202、203が繰り返される。 If a negative (No) determination is made in step 204, that is, if the amount of movement is not suitable, the process returns to step 202. Then, a new count pattern CP is selected. Steps 202 and 203 are then repeated.
ステップ204で肯定(Yes)の判断がされた場合、すなわち、移動量が適合する場合は、移動方向(U/D)を示すU/Dコマンドが送信される(ステップ205)。これは、図6におけるステップ101と同様である。
また、カウントパターンCPが送信される(ステップ206)。これは、図6におけるステップ102と同様である。
そして、予測タップ位置DPTe(T)がメモリ12(RAMであって構わない)に格納される(ステップ207)。
If the determination in step 204 is affirmative (Yes), that is, if the movement amount is suitable, a U / D command indicating the movement direction (U / D) is transmitted (step 205). This is the same as step 101 in FIG.
Further, the count pattern CP is transmitted (step 206). This is the same as step 102 in FIG.
Then, the predicted tap position DPTe (T) is stored in the memory 12 (which may be a RAM) (step 207).
次に、変数nに“1”を設定する(ステップ208)。
そして、受信したDP81のタップ位置DPTに対するデジタル信号出力DPOdから、検出タップ位置DPTd(T)が検出される(ステップ209)。
そして、検出タップ位置DPTd(T)と予測タップ位置DPTe(T)とが一致するか否かが判断される(ステップ210)。
Next, “1” is set to the variable n (step 208).
Then, the detected tap position DPTd (T) is detected from the received digital signal output DPOd with respect to the tap position DPT of DP81 (step 209).
Then, it is determined whether or not the detected tap position DPTd (T) matches the predicted tap position DPTe (T) (step 210).
ステップ210で肯定(Yes)の判断がされる場合、すなわち検出タップ位置DPTd(T)と予測タップ位置DPTe(T)とが一致する場合には、シリアル通信回線30によるシリアル通信が正常(通信正常)に行われており、スレーブ制御部20も正常に動作していると判定(推定)される。
そして、次に送信する通信監視データTDsに用いるカウントパターンCP(T+1)を選定するため、ステップ202に戻る。
If the determination in step 210 is affirmative (Yes), that is, if the detected tap position DPTd (T) matches the predicted tap position DPTe (T), serial communication via the
And in order to select count pattern CP (T + 1) used for the communication monitoring data TDs transmitted next, it returns to step 202.
一方、ステップ210で否定(No)の判断がされる場合、すなわち検出タップ位置DPTd(T)と予測タップ位置DPTe(T)とが一致しない場合には、変数nが“3”であるか否かが判断される(ステップ211)。
ステップ211において、否定(No)の判断がされる場合、すなわち変数nが“3”未満の場合には、変数nに“1”が加えられる(ステップ212)。そして、ステップ209に戻って、受信したDP81のタップ位置DPTに対するデジタル信号出力DPOdから、検出タップ位置DPTd(T)を検出する。そして、ステップ210が繰り返される。
On the other hand, if a negative (No) determination is made in step 210, that is, if the detected tap position DPTd (T) and the predicted tap position DPTe (T) do not match, whether the variable n is “3” or not. Is determined (step 211).
If a negative (No) determination is made in step 211, that is, if the variable n is less than “3”, “1” is added to the variable n (step 212). Then, returning to step 209, the detected tap position DPTd (T) is detected from the received digital signal output DPOd for the tap position DPT of DP81. Step 210 is then repeated.
また、ステップ211で肯定(Yes)の判断がされる場合、すなわち変数nが“3”である場合には、通信エラー(通信データ異常)が発生したと判定される。そして、メモリ12に通信エラー(通信データ異常)が発生した旨の通信監視ログが記録される(図7では、ログ記録と表記する。)とともに、UI部2に通信エラーが発生したことを示す通信監視状態表示(図7では、状態表示と表記する。)が行われる(ステップ213)。
これにより、通信監視ルーチンが完了する。
If the determination in step 211 is affirmative (Yes), that is, if the variable n is “3”, it is determined that a communication error (communication data abnormality) has occurred. Then, a communication monitoring log indicating that a communication error (communication data abnormality) has occurred is recorded in the memory 12 (indicated as log recording in FIG. 7) and indicates that a communication error has occurred in the
Thereby, the communication monitoring routine is completed.
図7では、ステップ201として、タイミング(T−1)の検出タップ位置DPTd(T−1)を検出した。しかし、ステップ207と同様に、メモリ12に予測タップ位置DPTe(T−1)が蓄積されている。そして、通信が正常であれば、予測タップ位置DPTe(T−1)は、検出タップ位置DPTd(T−1)に一致している。よって、ステップ201において、タイミング(T−1)の検出タップ位置DPTd(T−1)を検出する代わりに、メモリ12から、予測タップ位置DPTe(T−1)を読み出して、検出タップ位置DPTd(T−1)としてもよい。
In FIG. 7, as the step 201, the detection tap position DPTd (T−1) at the timing (T−1) is detected. However, the predicted tap position DPTe (T−1) is stored in the
また、ステップ210において、検出タップ位置DPTd(T)と予測タップ位置DPTe(T)とが一致する場合に通信正常と判定されるようにしたが、予測タップ位置DPTe(T)に対して予め定められた範囲内において一致する場合に、通信正常と判定されるようにしてもよい。 In step 210, it is determined that communication is normal when the detected tap position DPTd (T) matches the predicted tap position DPTe (T). If they match within the specified range, it may be determined that the communication is normal.
さらに、ステップ211において、変数nが“3”となった場合に、通信エラー(通信データ異常)と判断されるようにした。これは、デジタル信号出力DPOdを受信する際に、通信エラー(通信データ異常)が発生した場合に、再度デジタル信号出力DPOdを受信することで、通信正常となる場合に対応するためである。
しかし、変数nが“1”において検出タップ位置DPTd(T)と予測タップ位置DPTe(T)とが一致しない場合に、通信エラー(通信データ異常)と判断してもよい。また、変数nが“3”以外の値のとき、通信エラー(通信データ異常)と判断してもよい。
Further, in step 211, when the variable n becomes “3”, it is determined that a communication error (communication data abnormality) has occurred. This is to cope with a case where communication is normal by receiving the digital signal output DPOd again when a communication error (abnormal communication data) occurs when receiving the digital signal output DPOd.
However, a communication error (abnormal communication data) may be determined when the detected tap position DPTd (T) and the predicted tap position DPTe (T) do not match when the variable n is “1”. Further, when the variable n is a value other than “3”, it may be determined that a communication error (abnormal communication data) has occurred.
また、マスタ制御部10が、DPO取得コマンドを、予め定められた周期(図4の周期tp)で送信できなかった場合であっても、送信した通信監視データTDs(カウントパターンCP)及びタップ位置DPTを移動させる方向(U/D)の設定から、一つ飛んだ次の周期におけるDP81の予測タップ位置DPTeと照合するようにしてもよい。
Even if the
(移動量適合性判断ルーチン)
次に、タップ位置DPTの移動量がDP81に適合するか否かを判断する移動量適合性判断ルーチンを説明する。
図8は、DP81のタップ位置DPTの移動量がDP81に適合するか否かを判断する移動量適合性判断ルーチンを説明するフローチャートの一例である。
以下で説明する処理は、マスタ制御部10のCPU11によって行われる。
(Movement suitability judgment routine)
Next, a movement amount suitability determination routine for determining whether or not the movement amount of the tap position DPT matches DP81 will be described.
FIG. 8 is an example of a flowchart for explaining a movement amount suitability determination routine for determining whether or not the movement amount of the tap position DPT of the
The processing described below is performed by the CPU 11 of the
まず、変数mが“0”に設定される(ステップ301)。次に、変数mに“1”が加えられる(ステップ302)。そして、変数mが1以上且つカウントパターン数CPN以下であるか否かが判断される(ステップ303)。なお、カウントパターン数CPNは、データベースに格納されているカウントパターンCPの数であって、図5に示す例では、“6”である。 First, the variable m is set to “0” (step 301). Next, “1” is added to the variable m (step 302). Then, it is determined whether or not the variable m is 1 or more and the count pattern number CPN or less (step 303). The count pattern number CPN is the number of count patterns CP stored in the database, and is “6” in the example shown in FIG.
ステップ303において、肯定(Yes)の判断がされた場合、すなわち変数mが1以上且つカウントパターン数CPN以下である場合には、メモリ12に格納されたデータベースから、カウントパターンCP[m]が選定される。
If the determination in step 303 is affirmative (Yes), that is, if the variable m is greater than or equal to 1 and less than or equal to the count pattern number CPN, the count pattern CP [m] is selected from the database stored in the
一方、DPTe算出部104は、検出タップ位置DPTd(T−1)に対して、移動可能なタップ数(移動可能タップ数)DPTvを算出する。アップ(U)側とダウン(D)側とで移動方向が算出される。アップ(U)側の移動可能タップ数DPTv(U)は、タップ数SNから検出タップ位置DPTd(T−1)を引いた値である(DPTv(U)=SN−DPTd(T−1))。また、ダウン(D)側の移動可能タップ数DPTv(D)は、検出タップ位置DPTd(T−1)である(DPTv(D)=DPTd(T−1))。 On the other hand, the DPTe calculation unit 104 calculates the number of movable taps (the number of movable taps) DPTv with respect to the detected tap position DPTd (T−1). The moving direction is calculated on the up (U) side and the down (D) side. The up (U) side movable tap number DPTv (U) is a value obtained by subtracting the detected tap position DPTd (T-1) from the tap number SN (DPTv (U) = SN-DPTd (T-1)). . Further, the number of movable taps DPTv (D) on the down (D) side is the detection tap position DPTd (T−1) (DPTv (D) = DPTd (T−1)).
そして、カウントパターンCP[m]のカウント数CN[m]が、アップ(U)側の移動可能タップ数DPTv(U)未満か否かが判断される(ステップ304)。 Then, it is determined whether the count number CN [m] of the count pattern CP [m] is less than the up (U) side movable tap number DPTv (U) (step 304).
ステップ304において、肯定(Yes)の判断がされた場合、すなわち、CN[m]<DPTv(U)である場合には、DP81のタップ位置DPTをカウント数CN[m]だけアップ(U)側に移動させても、最大タップ位置DPT(SN−1)に到達しない。よって、DP81のタップ位置DPTを移動させる方向をアップ(U)に設定する(ステップ305)。そして、カウントパターンCP[m]が選定される(ステップ306)。これにより、移動量適合性判断ルーチンが終了する。
すなわち、移動量がDP81の最大タップ位置DPT(SN−1)に到達しないことから、DP81の制約条件をクリアするので、移動量が適合する。
If the determination in step 304 is affirmative (Yes), that is, if CN [m] <DPTv (U), the tap position DPT of DP81 is increased by the count number CN [m] (U). The maximum tap position DPT (SN-1) is not reached even when moved to. Therefore, the direction in which the tap position DPT of DP81 is moved is set to up (U) (step 305). Then, the count pattern CP [m] is selected (step 306). Thereby, the movement amount suitability determination routine ends.
That is, since the movement amount does not reach the maximum tap position DPT (SN-1) of DP81, the restriction condition of DP81 is cleared, so the movement amount is suitable.
一方、ステップ304において、否定(No)の判断がされた場合、すなわち、CN[m]≧DPTv(U)である場合には、タップ位置DPTをアップ(U)側に移動させると、最大タップ位置DPT(SN−1)に到達してしまう。すると、CN[m]に関わらず、アナログ信号出力DPOaが電圧AMAXに固定されてしまう(図3(b)参照)。
そこで、カウント数CN[m]が、ダウン(D)側の移動可能タップ数DPTv(D)未満(CN[m]<DPTv(D))か否かが判断される(ステップ307)。
On the other hand, if a negative (No) determination is made in step 304, that is, if CN [m] ≧ DPTv (U), the maximum tap is determined by moving the tap position DPT to the up (U) side. The position DPT (SN-1) is reached. Then, the analog signal output DPOa is fixed to the voltage AMAX regardless of CN [m] (see FIG. 3B).
Therefore, it is determined whether or not the count number CN [m] is less than the down (D) side movable tap number DPTv (D) (CN [m] <DPTv (D)) (step 307).
ステップ307において、肯定(Yes)の判断がされた場合、すなわち、CN[m]<DPTv(D)である場合には、DP81のタップ位置DPTをカウント数CN[m]だけダウンさせても、最小タップ位置DPT0に到達しない。よって、DP81のタップ位置DPTを移動させる方向をダウン(D)に設定する(ステップ308)。
そして、カウントパターンCP[m]を選定する(ステップ306)。これにより、移動量適格性判断ルーチンが終了する。
すなわち、移動量がDP81の最小タップ位置DPT0に到達しないことから、移動量がDP81の制約条件をクリアするので、移動量が適合する。
If the determination in step 307 is affirmative (Yes), that is, if CN [m] <DPTv (D), even if the tap position DPT of DP81 is decreased by the count number CN [m] The minimum tap position DPT 0 is not reached. Therefore, the direction in which the tap position DPT of DP81 is moved is set to down (D) (step 308).
Then, a count pattern CP [m] is selected (step 306). Thereby, the movement amount eligibility determination routine ends.
That is, since the movement amount does not reach the minimum tap position DPT 0 of DP81, the movement amount clears the constraint condition of DP81, so the movement amount is suitable.
さて、ステップ307において、否定(No)の判断がされた場合、すなわち、CN[m]≧DPTv(D)である場合には、タップ位置DPTをダウン(D)側に移動させると、最小タップ位置DPT0に到達してしまう。すると、CN[m]に関わらず、アナログ信号出力DPOaが電圧AMINに固定されてしまう(図3(b)参照)。
そこで、ステップ302に戻って、変数mに“1”を加える。そして、ステップ303以降を繰り返すことにより、次のカウントパターンCP[m+1]について、移動量が適合するか否かが判断される。
If a negative (No) determination is made in step 307, that is, if CN [m] ≧ DPTv (D), the minimum tap is determined by moving the tap position DPT to the down (D) side. Position DPT 0 is reached. Then, the analog signal output DPOa is fixed to the voltage AMIN regardless of CN [m] (see FIG. 3B).
Therefore, returning to step 302, “1” is added to the variable m. Then, by repeating step 303 and subsequent steps, it is determined whether or not the movement amount is suitable for the next count pattern CP [m + 1].
さて、ステップ303で、No(否定)と判断された場合、すなわち、変数mが1以上且つCPN以下でない場合、例えば変数mがカウントパターン数CPNを超える場合には、ステップ301に戻って、変数mを“0”に設定する。そして、ステップ303以降において、図5に示した最初のカウントパターンCP[1]について、選定可能か否かが判断される。 Now, if it is determined No (No) in step 303, that is, if the variable m is not less than 1 and not more than CPN, for example, if the variable m exceeds the count pattern number CPN, the process returns to step 301, Set m to “0”. Then, after step 303, it is determined whether or not the first count pattern CP [1] shown in FIG. 5 can be selected.
図5に示したように、複数のカウントパターンCPにおいてカウント数CN[m]を偏らないように設定しておくことで、いずれかのカウントパターンCPを適合させうる。 As shown in FIG. 5, any count pattern CP can be adapted by setting the count number CN [m] so as not to be biased among the plurality of count patterns CP.
以上説明したように、移動量が適合するとは、カウントパターンCPのカウント数CNによって設定されるタップ位置DPTの移動量が、DP81の最小タップ位置DPT0と最大タップ位置DPT(SN−1)との間にあることをいう。これを、DP81の制約条件と表示することがある。
As described above, that the movement amount is suitable means that the movement amount of the tap position DPT set by the count number CN of the count pattern CP is the minimum tap position DPT 0 and the maximum tap position DPT (SN-1) of the
本実施の形態では、マスタ制御部10とスレーブ制御部20との間において、通信監視データTDs及び通信監視応答データTDrの送受信が行われる。これにより、マスタ制御部10とスレーブ制御部20との間のシリアル通信に対して通信監視が行われる。すなわち、マスタ制御部10によって送信された通信監視データTDsがスレーブ制御部20によって正しく受信されているか否かが判断される。
そして、正しく受信されていると判断される場合には、マスタ制御部10とスレーブ制御部20との間におけるシリアル通信が正常に行われているとともに、スレーブ制御部20が正常に動作していると判定される。
In the present embodiment, communication monitoring data TDs and communication monitoring response data TDr are transmitted and received between the
If it is determined that the data is correctly received, serial communication between the
また、正しく受信されていないと判断された場合でも、図8で説明したように、通信監視応答データTDr(デジタル信号出力DPOd)を繰り返し受信することにより、ノイズによる一時的な通信エラーか否かを判別しうる。すなわち、繰り返して受信した通信監視応答データTDr(デジタル信号出力DPOd)により、シリアル通信が正常に行われていると判断された場合には、ノイズによる一時的な通信エラーと判定してよい。 Even if it is determined that the signal has not been received correctly, as described with reference to FIG. 8, by repeatedly receiving the communication monitoring response data TDr (digital signal output DPOd), whether or not there is a temporary communication error due to noise. Can be determined. That is, when it is determined that serial communication is normally performed based on the repeatedly received communication monitoring response data TDr (digital signal output DPOd), it may be determined that the communication error is temporary due to noise.
(検出タップ位置DPTdの校正ルーチン)
本実施の形態では、I/O拡張回路21のA/Dモジュール53により、DP81のアナログ信号出力DPOaをデジタル信号出力DPOdに変換している。そして、デジタル信号出力DPOdに基づいて検出した検出タップ位置DPTdにより、シリアル通信の監視を行っている。
よって、アナログ信号出力DPOaから変換されたデジタル信号出力DPOdから、DP81のタップ位置DPTに対応した検出タップ位置DPTdが正しく得られることが求められる。
そこで、デジタル信号出力DPOdと、DP81のタップ位置DPTとの対応を校正する校正ルーチンを設けている。
(Calibration routine for detection tap position DPTd)
In this embodiment, the analog signal output DPOa of the
Therefore, it is required that the detection tap position DPTd corresponding to the tap position DPT of DP81 can be obtained correctly from the digital signal output DPOd converted from the analog signal output DPOa.
Therefore, a calibration routine for calibrating the correspondence between the digital signal output DPOd and the tap position DPT of DP81 is provided.
図9は、マスタ制御部10、スレーブ制御部20におけるI/O拡張回路21及び通信監視回路22の校正ルーチンに関するシーケンス図である。
ここでは、マスタ制御部10、スレーブ制御部20におけるI/O拡張回路21及び通信監視回路22における信号の送受信を説明する。
FIG. 9 is a sequence diagram relating to a calibration routine of the I /
Here, transmission / reception of signals in the I /
まず、マスタ制御部10及びスレーブ制御部20の電源がオンになると、スレーブ制御部20における通信監視回路22において、NVメモリ82に書き込まれていたNVメモリ値により、DP81のタップ位置DPTが設定される(図3参照)(ステップ401)。
なお、DP81のタップ位置DPTが設定されると、DP81は、I/O拡張回路21におけるA/Dモジュール53に、タップ位置DPTに対応したアナログ信号出力DPOaを出力する。
First, when the
When the tap position DPT of the
ここで、マスタ制御部10は、スレーブ制御部20に対して、デジタル信号出力DPOdの取得を指示するDPO取得コマンドを送信する(ステップ402)。すると、I/O拡張回路21におけるA/Dモジュール53は、アナログ信号出力DPOaに対応するデジタル信号出力DPOdを出力する。そして、マスタ制御部10に、デジタル信号出力DPOdが送信される。
Here, the
マスタ制御部10は、受信したデジタル信号出力DPOdをメモリ12(RAMで構わない)に格納する(ステップ403)。
ここで、メモリ12に格納されたデジタル信号出力DPOdは、スレーブ制御部20が電源オンになったときのデジタル信号出力DPOdであって、初期値である。そこで、図15では、DPOiniと表記する。
The
Here, the digital signal output DPOd stored in the
ここから、校正ルーチンが開始される。
まず、マスタ制御部10は、U/Dコマンドをアップ(U)に設定する。また、DP81のタップ位置DPTを最大タップ位置DPT(SN−1)に移動させるため、タップ数SNに“1”を加えたカウント数CN(=SN+1)のカウントパターンCPを設定する。そして、U/Dコマンドを含む通信監視データTDs及びカウントパターンCPを含む通信監視データTDsをスレーブ制御部20に送信する(ステップ404)。
From here, the calibration routine is started.
First, the
これにより、通信監視回路22のDP81は、最大タップ位置DPT(SN−1)に移動する(ステップ405)。なお、DP81のタップ位置DPTは、タップ数SNより大きいカウント数CN(=SN+1)でアップ(U)側への移動を指示されるが、最大タップ位置DPT(SN−1)に達すると、タップ位置DPTはもはや移動できない。よって、DP81のタップ位置DPTが最大タップ位置DPT(SN−1)に達するように、タップ数SNより大きいカウント数CNとしている。
すると、DP81は、最大タップ位置DPT(SN−1)に対応したアナログ信号出力DPOaをI/O拡張回路21のA/Dモジュール53に出力する。
Thereby, DP81 of the
Then, the
マスタ制御部10は、スレーブ制御部20に対して、デジタル信号出力DPOdの取得を指示するDPO取得コマンドを送信する(ステップ406)。すると、スレーブ制御部20におけるI/O拡張回路21のA/Dモジュール53は、アナログ信号出力DPOaを変換したデジタル信号出力DPOdを、マスタ制御部10に送信する。
マスタ制御部10は、受信したデジタル信号出力DPOdを最大電圧AMAXとして、メモリ12(RAMで構わない)に格納する(ステップ407)。
The
The
次に、マスタ制御部10は、U/Dコマンドをダウン(D)に設定する。また、DP81のタップ位置DPTを最小タップ位置DPT0に移動させるため、タップ数SNに“1”を加えたカウント数CN(=SN+1)のカウントパターンCPを設定する。そして、U/Dコマンドを含む通信監視データTDs及びカウントパターンCPを含む通信監視データTDsをスレーブ制御部20に送信する(ステップ408)。
Next, the
これにより、通信監視回路22のDP81は、最小タップ位置DPT0に移動する(ステップ409)。なお、DP81のタップ位置DPTは、タップ数SNより大きいカウント数CN(=SN+1)のダウン(D)側への移動を指示されるが、最小タップ位置DPT0に達すると、タップ位置DPTはもはや移動できない。よって、DP81のタップ位置DPTが最小タップ位置DPT0に達するように、タップ数SNより大きいカウント数CNとしている。
すると、DP81は、最小タップ位置DPT0に対応したアナログ信号出力DPOaをI/O拡張回路21のA/Dモジュール53に出力する。
As a result, the
Then, the
マスタ制御部10が、スレーブ制御部20に対して、デジタル信号出力DPOdの取得を指示するDPO取得コマンドを送信する(ステップ410)。すると、スレーブ制御部20におけるI/O拡張回路21のA/Dモジュール53は、アナログ信号出力DPOaを変換したデジタル信号出力DPOdを、マスタ制御部10に送信する。
マスタ制御部10は、受信したデジタル信号出力DPOdを最小電圧AMINとして、メモリ12(RAMで構わない)に格納する(ステップ411)。
The
The
そして、後述するように、マスタ制御部10は、DP81のタップ数SN、最大電圧AMAX、最小電圧AMINに基づいて、参照テーブルを作成する(参照テーブル作成ルーチン)(ステップ412)。
これにより、校正ルーチンが終了する。
Then, as will be described later, the
This completes the calibration routine.
以上説明した校正ルーチンは、マスタ制御部10、スレーブ制御部20が電源オンになった際、及び、マスタ制御部10が電源オンの状態で、スレーブ制御部20が電源オンになった際に実行される。
すなわち、参照テーブルは、スレーブ制御部20の電源がオンになる毎に、新たに生成される。これにより、例え通信監視回路22の電源電位VCCが変動しても、変動した電源電位VCCに対応して、参照テーブルが生成される。
また、マスタ制御部10及びスレーブ制御部20(I/O拡張回路21、通信監視回路22)に、製造ばらつきがあっても、各々のマスタ制御部10及びスレーブ制御部20に対して、参照テーブルが生成されるので、製造ばらつきの影響を受けない。
The calibration routine described above is executed when the
That is, the reference table is newly generated every time the
Further, even if there is a manufacturing variation in the
これに対して、参照テーブルを校正せず予め定められた(固定された)参照テーブルを使用する場合には、電源電位VCCの変動や、マスタ制御部10及びスレーブ制御部20(I/O拡張回路21、通信監視回路22)の製造ばらつきによって、検出された検出タップ位置DPTdとDP81のタップ位置DPTとの関係がずれてしまう。このため、通信エラー(通信データ異常)が発生したと判定されやすくなる。
On the other hand, when a predetermined (fixed) reference table is used without calibrating the reference table, fluctuations in the power supply potential VCC , the
(参照テーブル作成ルーチン)
次に、図9におけるステップ412の参照テーブルを作成するルーチン(参照テーブル作成ルーチン)を説明する。
図10は、参照テーブル作成ルーチンを説明するフローチャートである。
以下で説明する処理は、マスタ制御部10のCPU11によって行われる。
なお、DP81のタップ数SNは、予めメモリ12(プログラムなどと同様にNVメモリ)に格納されているとする。
(Reference table creation routine)
Next, a routine (reference table creation routine) for creating a reference table in step 412 in FIG. 9 will be described.
FIG. 10 is a flowchart illustrating a reference table creation routine.
The processing described below is performed by the CPU 11 of the
It is assumed that the tap number SN of the
メモリ12に格納されているDP81のタップ数SNが読み出される(ステップ501)。
次に、メモリ12に格納されている最大タップ位置DPT(SN−1)に対応する電圧AMAXと、最小タップ位置DPT0に対応する電圧AMINとが読み出される(ステップ502)。
そして、タップ位置DPT間に対応する幅(電圧)ADPが、ADP=(AMAX−AMIN)/SNとして算出される(ステップ503)。
すなわち、タップ位置DPT間の電圧は、電圧AMINと電圧AMAXとの差をタップ数で分割して求められる。ここでは、タップ位置DPT間の電圧は、均等に分割されている。
The tap number SN of the
Next, the voltage AMAX corresponding to the maximum tap position DPT (SN-1) stored in the
Then, a width (voltage) ADP corresponding between the tap positions DPT is calculated as ADP = (AMAX−AMIN) / SN (step 503).
That is, the voltage between the tap positions DPT is obtained by dividing the difference between the voltage AMIN and the voltage AMAX by the number of taps. Here, the voltage between the tap positions DPT is divided equally.
次に、DP81の1タップ位置DPTに許容される上限及び下限の幅(電圧)ADPGが、ADPG=ADP/2として算出される(ステップ504)。そして、1タップ位置DPTの上限の電圧ADPTが、ADPT=ADP+ADPGとして算出される(ステップ505)。さらに、1タップ位置DPTの下限の電圧ADPBが、ADPB=ADP−ADPGとして算出される(ステップ506)。 Next, the upper limit and lower limit width (voltage) ADPG allowed for the one-tap position DPT of DP81 is calculated as ADPG = ADP / 2 (step 504). Then, the upper limit voltage ADPT of one tap position DPT is calculated as ADPT = ADP + ADPG (step 505). Further, a lower limit voltage ADPB of 1 tap position DPT is calculated as ADPB = ADP−ADPG (step 506).
そして、変数iが“0”と置かれる(ステップ507)。そして、変数iがタップ数SN−1(SN−1)でないか否かが判断される(ステップ508)。
ステップ508で、肯定(Yes)の判断がされた場合、すなわち、変数iがタップ数SN−1(SN−1)でない場合には、変数iに“1”を加える(ステップ509)。
そして、それぞれのタップ位置DPTiに対する最小電圧(最小値)DPOBiをDPOBi=(ADPB×i)+AMINで、中央電圧(中央値)DPOCiをDPOCi=(ADP×i)+AMIN、最大電圧(最大値)DPOTiが、DPOTi=(ADPT×i)+AMINとして算出される。
そして、最小値DPOBi、中央値DPOCi、最大値DPOTiがメモリ12に参照テーブルとして書き込まれる(ステップ510)。
その後、ステップ508に戻る。
Then, the variable i is set to “0” (step 507). Then, it is determined whether or not the variable i is not the tap number SN-1 (SN-1) (step 508).
If the determination in step 508 is affirmative (Yes), that is, if the variable i is not the tap number SN-1 (SN-1), "1" is added to the variable i (step 509).
Then, the minimum voltage (minimum value) DPOB i for each tap position DPT i is DPOB i = (APDP × i) + AMIN, and the central voltage (median value) DPOC i is DPOC i = (ADP × i) + AMIN, maximum voltage. (Maximum value) DPOT i is calculated as DPOT i = (ADPT × i) + AMIN.
Then, the minimum value DPOB i , the median value DPOC i , and the maximum value DPOT i are written in the
Thereafter, the process returns to step 508.
一方、ステップ508において、否定(No)の判断がされた場合、すなわち、変数iがタップ数SN−1(SN−1)である場合には、参照テーブル作成ルーチンを終了する。
なお、他のルーチンにより、参照テーブルを作成してもよい。
On the other hand, if a negative (No) determination is made in step 508, that is, if the variable i is the tap number SN-1 (SN-1), the reference table creation routine is terminated.
Note that the reference table may be created by another routine.
図11は、参照テーブルの一例を説明する図である。
図10のフローチャートにより、図11の参照テーブルが作成される。すなわち、タップ位置DPT0〜DPT(SN−1)に対応するデジタル信号出力DPOdの範囲が設定されている。よって、マスタ制御部10は、参照テーブルを参照して、デジタル信号出力DPOdが、DPOBi<DPOd≦DPOTiであれば、タップ位置DPTi(=DPTdi)と検出する。
FIG. 11 is a diagram illustrating an example of a reference table.
The reference table of FIG. 11 is created by the flowchart of FIG. That is, the range of the digital signal output DPOd corresponding to the tap positions DPT 0 to DPT (SN-1) is set. Therefore, the
そして、作成された参照テーブルを参照することにより、図9のステップ403でメモリ12に格納されたデジタル信号出力DPOiniに対応する検出タップ位置DPTdが検出される。すなわち、スレーブ制御部20が電源オフになる前に、通信監視回路22のNVメモリ82に格納されたDP81のタップ位置DPTが分かる。
Then, by referring to the created reference table, the detection tap position DPTd corresponding to the digital signal output DPOini stored in the
[スレーブ制御部20とのシリアル通信における異常の識別]
以上においては、シリアル通信回線30を介して送信される通信監視データTDsと通信監視応答データTDrとにより、シリアル通信が正常に行われているか否かを監視する通信監視機能について説明した。
次に、マスタ制御部10が、通信監視機能によって得られたシリアル通信の状態と、SY_RST信号、PW_RST信号、EX_RST信号のそれぞれの論理値(ステータス)との組み合わせによって、スレーブ制御部20とのシリアル通信における異常を識別する機能について説明する。
[Identification of abnormality in serial communication with slave control unit 20]
In the above, the communication monitoring function for monitoring whether or not serial communication is normally performed using the communication monitoring data TDs and the communication monitoring response data TDr transmitted via the
Next, the
図12は、シリアル通信の状態(図12では、“SPI通信”と表記する。)と通知信号の論理値(ステータス)との関係を説明する図である。
ここでは、スレーブ制御部20とのシリアル通信における異常が、<I/O拡張回路21が異常(図12では、“I/O拡張回路異常”と表記する。)>、<通信データ異常>、<通信異常>、<電源異常>の状態に分けて識別されるようになっている。なお、スレーブ制御部20とのシリアル通信が正常な場合を、<正常>と表記している。
以下では、図2を参照しつつ、これらの状態を説明する。
FIG. 12 is a diagram illustrating the relationship between the state of serial communication (indicated as “SPI communication” in FIG. 12) and the logical value (status) of the notification signal.
Here, the abnormality in the serial communication with the
Hereinafter, these states will be described with reference to FIG.
<正常>
正常とは、シリアル通信が可能であって、スレーブ制御部20が正常に動作している状態である。すなわち、図7のステップ210において、肯定(Yes)と判断される場合、すなわち検出タップ位置DPTdが予測タップ位置DPTeに一致する場合であって、シリアル通信が正常に行われている状態である。予測タップ位置DPTeに一致する検出タップ位置DPTdを正常値と表記する。
そして、前述したように、EX_RST信号、PW_RST信号、SY_RST信号は、すべて「H」である。
<Normal>
Normal means that serial communication is possible and the
As described above, the EX_RST signal, the PW_RST signal, and the SY_RST signal are all “H”.
<I/O拡張回路21が異常>
I/O拡張回路21が異常とは、I/O拡張回路21が正常に動作していない状態である。よって、マスタ制御部10とスレーブ制御部20との間では、シリアル通信がされない(不能である)。よって、マスタ制御部10のCPU11は、シリアル通信が不能であることを検知すると、スレーブ制御部20におけるI/O拡張回路21を電源リセットすることを指示(通知)するため、EX_RST信号を「L」にして、スレーブ制御部20のOR回路26に送信する。すると、I/O拡張回路21のシステムリセット回路70は、OR回路26を介して、「L」のEX_RST信号を受信し、I/O拡張回路21が電源リセットされることを通知するため、SY_RST信号を「L」にして、マスタ制御部10のCPU11に送信する。
なお、上記は、スレーブ制御部20のWDT23が働く前に行われるため、電源リセット回路25からのPW_RST信号は、「H」に維持される。
<I /
The abnormality of the I /
Since the above is performed before the
よって、図12に示すように、シリアル通信が不能であって、マスタ制御部10のCPU11が、EX_RST信号、PW_RST信号、SY_RST信号の論理値(ステータス)が、それぞれ「L」、「H」、「L」になったことを検知すると、I/O拡張回路21が異常であると識別する。
このとき、スレーブ制御部20では、I/O拡張回路21のシステムリセット回路70により、I/O拡張回路21が電源リセットされる。
Therefore, as shown in FIG. 12, serial communication is impossible, and the CPU 11 of the
At this time, in the
<通信データ異常>
通信データ異常とは、シリアル通信が可能であるが、通信監視データTDsに応答する通信監視応答データTDrが異常な値(異常値)であった状態である。つまり、図7のステップ210において、否定(No)と判断される場合、すなわち検出タップ位置DPTdが予測タップ位置DPTeに一致しない場合であって、さらに、ステップ211において、n=3である場合である。ここで、異常値とは、予測タップ位置DPTeに対して、検出タップ位置DPTdがずれていることをいう。
マスタ制御部10のCPU11は、通信データ異常を検出すると、I/O拡張回路21を電源リセットすることを指示(通知)するため、EX_RST信号を「L」にして、スレーブ制御部20のOR回路26に送信する。すると、I/O拡張回路21のシステムリセット回路70は、OR回路26を介して、「L」のEX_RST信号を受信し、I/O拡張回路21が電源リセットされることを通知するため、SY_RST信号を「L」にして、マスタ制御部10のCPU11に送信する。
なお、上記の状態は、スレーブ制御部20のWDT23が働く前に行われるため、電源リセット回路25からのPW_RST信号は、「H」に維持される。
<Communication data error>
The communication data abnormality is a state where serial communication is possible, but the communication monitoring response data TDr responding to the communication monitoring data TDs has an abnormal value (abnormal value). That is, when it is determined negative (No) at step 210 in FIG. 7, that is, when the detected tap position DPTd does not match the predicted tap position DPTe, and when n = 3 at step 211. is there. Here, the abnormal value means that the detected tap position DPTd is deviated from the predicted tap position DPTe.
When the CPU 11 of the
Since the above state is performed before the
よって、図12に示すように、シリアル通信が可能であるが異常値を受信し、マスタ制御部10のCPU11が、EX_RST信号、PW_RST信号、SY_RST信号の論理値(ステータス)が、それぞれ「L」、「H」、「L」になったことを検知すると、通信データ異常が生じたと識別する。
このとき、スレーブ制御部20では、I/O拡張回路21のシステムリセット回路70により、I/O拡張回路21が電源リセットされる。
Therefore, as shown in FIG. 12, serial communication is possible but an abnormal value is received, and the CPU 11 of the
At this time, in the
<通信異常>
通信異常とは、シリアル通信回線30を介したシリアル通信が不能である状態である。よって、マスタ制御部10のCPU11は、通信異常を検知すると、スレーブ制御部20にEX_RST信号を「L」にして、スレーブ制御部20のOR回路26に送信する。すると、I/O拡張回路21のシステムリセット回路70は、OR回路26を介して、「L」のEX_RST信号を受信し、I/O拡張回路21を電源リセットすることを通知するため、SY_RST信号を「L」にして、マスタ制御部10のCPU11に送信する。
また、シリアル通信が不能であるので、WDT23のタイマをリセットするパルスがWDT23に到達せず、WDT23がタイムアップする。これにより、WDT23から電源リセット回路25に、タイムアップしたことを通知する信号が送信される。すると、電源リセット回路25が、マスタ制御部10のCPU11に対して、PW_RST信号を「L」にして送信する。
<Communication error>
The communication abnormality is a state in which serial communication via the
Further, since serial communication is impossible, the pulse for resetting the timer of the
よって、図12に示すように、シリアル通信が不能であって、マスタ制御部10のCPU11が、EX_RST信号、PW_RST信号、SY_RST信号の論理値(ステータス)が、すべて「L」となったことを検知すると、通信異常と識別する。
このとき、スレーブ制御部20の電源リセット回路25により、スレーブ制御部20が電源リセットされる。
Therefore, as shown in FIG. 12, the serial communication is impossible, and the CPU 11 of the
At this time, the power
<電源異常>
電源異常とは、スレーブ制御部20への電源の供給に異常が発生した状態である。よって、電源異常が発生する直前では、シリアル通信が可能であって、通信監視データTDsに応答する通信監視応答データTDrが正常値であった状態である。
この場合、スレーブ制御部20における電源監視回路24によって電源電圧が予め定められた最低電圧未満になったことが検知されると、電源監視回路24から電源リセット回路25に信号が送信される。すると、電源リセット回路25は、PW_RST信号を「L」にして、マスタ制御部10のCPU11に送信する。
<Power failure>
The power supply abnormality is a state in which an abnormality has occurred in the supply of power to the
In this case, when the power
そして、電源リセット回路25により、スレーブ制御部20の電源リセットが開始される。このため、I/O拡張回路21のシステムリセット回路70からのSY_RST信号は、「H」が維持される。また、マスタ制御部10のCPU11から送信されるEX_RST信号も「H」が維持される。すなわち、電源異常では、電源リセット回路25が最初に働くため、マスタ制御部10のCPU11からEX_RST信号を「L」として送信することを要しない。同様に、スレーブ制御部20におけるI/O拡張回路21のシステムリセット回路70からSY_RST信号を「L」として送信することを要しない。
Then, the
よって、図12に示すように、電源異常が発生する直前において、シリアル通信が可能(正常値)であって、マスタ制御部10のCPU11は、EX_RST信号、PW_RST信号、SY_RST信号の論理値(ステータス)が、それぞれ「H」、「L」、「H」になったことを検知すると、電源異常が生じたと識別する。
このとき、スレーブ制御部20は、スレーブ制御部20の電源リセット回路25により、電源リセットされ、初期状態に復帰する。
Therefore, as shown in FIG. 12, immediately before a power failure occurs, serial communication is possible (normal value), and the CPU 11 of the
At this time, the
以上説明したように、本実施の形態では、マスタ制御部10は、通信監視データTDsと通信監視応答データTDrとで監視するシリアル通信の状態と、マスタ制御部10とスレーブ制御部20との間に設けられた複数の通知信号線90(EX_RST信号、PW_RST信号、SY_RST信号)の論理値(ステータス)との組み合わせから、スレーブ制御部20とのシリアル通信における異常を識別する。
As described above, in the present embodiment, the
これらの組み合わせと異常の要因との関係は、事前に分かっているので、スレーブ制御部20における故障箇所が容易に特定される。よって、例えば、I/O拡張回路21が異常であればI/O拡張回路21の交換、通信異常であればシリアル通信回線30を構成するケーブルの交換など、回復のための処理が迅速に行える。すなわち、画像形成装置100などのダウンタイムの短縮が図れる。
Since the relationship between these combinations and the cause of the abnormality is known in advance, the failure location in the
なお、本実施の形態では、マスタ制御部10とスレーブ制御部20との間に、3本の通知信号線90を設けたが、通知信号線90の本数は、複数であればよい。そして、シリアル通信の状態と、通知信号線90の論理値(ステータス)との組み合わせにより、スレーブ制御部20とのシリアル通信における異常が識別されるように設定すればよい。つまり、識別したい異常に対して、シリアル通信の状態と、通知信号線90の論理値(ステータス)との組み合わせが重複しないように、論理値(ステータス)が設定できるように回路構成を構築すればよい。
In the present embodiment, the three
本実施の形態が適用される制御部1においては、前述したように、スレーブ制御部20におけるI/O拡張回路21は、例えば、ASICで構成されている。
この場合、汎用性を考慮して、I/O拡張ユニット50には、多数のIFモジュールが設けられる。これらには、特定の機能部の特定の制御対象を制御する専用モジュールの他に、シリアル信号を出力するIFモジュール、センサからのアナログ信号をシリアル信号に変換するA/D変換器として機能するIFモジュールなど、汎用IFモジュールが含まれる。そして、いくつかの汎用IFモジュールは用いられず、余剰となっている。
In the
In this case, in consideration of versatility, the I /
そこで、本実施の形態では、機能部の制御に用いられないIFモジュールの内、A/D変換器として機能するIFモジュールをA/Dモジュール53、パルス信号Pをシリアルに出力するIFモジュール52をパルス信号出力モジュール54として用いている。
すなわち、汎用性を考慮したASICで構成されたI/O拡張回路21に、通信監視回路22を設けることで、マスタ制御部10とスレーブ制御部20との間のシリアル通信の監視を行っている。
Therefore, in the present embodiment, among the IF modules that are not used for controlling the functional unit, the IF module that functions as an A / D converter is the A /
That is, the serial communication between the
また、マスタ制御部10における通信制御ユニット15、スレーブ制御部20におけるI/O拡張回路21の通信制御ユニット40は、SPI通信の規格にて構築されていて、変更することが容易でない。よって、本実施の形態では、通信制御ユニット15及び通信制御ユニット40を変更することなく、それらの外部に通信監視回路22を設け、シリアル通信を監視している。
そして、WDT23、電源監視回路24、電源リセット回路25、OR回路26をI/O拡張回路21の外側に設けている。さらに、通知信号線90も、I/O拡張回路21の外側に設けている。
Further, the
A
しかも、本実施の形態では、通信監視回路22にDP81を用いることにより、I/O拡張ユニット50におけるパルス信号出力モジュール54からのパルスによりDP81のタップ位置DPTを移動させ、DP81のアナログ信号出力DPOaをA/Dモジュール53によりデジタル信号出力DPOdに変換している。これにより、通信監視回路22に接続されるI/O拡張ユニット50におけるIFモジュールの数を2個(A/Dモジュール53、パルス信号出力モジュール54)に抑制している。すなわち、DP81を用いることで、通信監視回路22を端子数が少ない回路構成とし、ASICで構成されたI/O拡張回路21に実装(接続)しやすくしている。
すなわち、本実施の形態では、ASICで構成されたI/O拡張回路21の構成を変更することなく、シリアル通信の通信監視などを行う機能を付加している。
Moreover, in the present embodiment, by using DP81 for the
That is, in the present embodiment, a function for performing communication monitoring of serial communication and the like is added without changing the configuration of the I /
(変形例)
上記においては、通信監視回路22にDP81を用い、受信したカウントパターンCPに応じて、現在のDP81のタップ位置DPTからアップ(U)側又はダウン(D)側に移動させるようにした。このため、タップ位置DPTは、これまで受信したカウントパターンCP及びU/Dコマンドの累積値となる。
DP81において、タップ位置DPTを累積させるのではなく、通信監視データTDs(カウントパターンCP)を受信する毎に、最小タップ位置DPT0又は最大タップ位置DPT(SN−1)にリセットするようにしてもよい。
このようにすることで、予測タップ位置DPTeの算出が容易になる。
(Modification)
In the above, DP81 is used for the
Instead of accumulating the tap position DPT in the
By doing in this way, calculation of prediction tap position DPTe becomes easy.
この場合には、図7に示す通信監視ルーチンにおいて、ステップ212の戻り先をステップ202としてよい。このようにすると、複数回(図7では3回)、カウントパターンCPを送信し、それに対する検出タップ位置DPTdを受信することで、シリアル通信の監視がされる。
なお、ステップ208は、ステップ201の後、ステップ212からの戻りの前にずらすことになる。
In this case, the return destination of step 212 may be step 202 in the communication monitoring routine shown in FIG. In this way, serial communication is monitored by transmitting the count pattern CP a plurality of times (three times in FIG. 7) and receiving the detected tap position DPTd corresponding thereto.
Note that step 208 is shifted after step 201 and before returning from step 212.
また、DP81を用いた通信監視回路22の代わりに、カウントパターンCPを含む通信監視データTDsをアナログ変換して保持するものを用いてもよい。
Further, instead of the
ここで、本実施の形態が適用される制御部1と、本実施の形態が適用されない制御部1とを比較する。本実施の形態が適用されない制御部1とは、スレーブ制御部20が通信監視回路22を備えない制御部1であって、マスタ制御部10とスレーブ制御部20との間で、通信監視データTDs及び通信監視応答データTDrの送受信がされない場合をいう。さらに、マスタ制御部10とスレーブ制御部20との間に複数の通知信号線90を備えない。
Here, the
本実施の形態が適用されない制御部1では、マスタ制御部10は、スレーブ制御部20にデータ(図4におけるCDs)を一方的に送信することになる。このため、マスタ制御部10は、送信したデータがスレーブ制御部20によって正しく受信されているか否かを判断できない。すなわち、通信エラーが発生しても、マスタ制御部10は、通信エラーの発生を検知することができない。
この場合、マスタ制御部10は、機能部における制御対象がエラーを含むデータを受信したことによる異常動作などによって発せられる異常(フェイル:Fail)信号などを受信することで、通信エラーの発生を知ることになる。
そして、マスタ制御部10とスレーブ制御部20との間に複数の通知信号線90を備えないため、マスタ制御部10は、スレーブ制御部20とのシリアル通信に発生した異常を識別しえない。よって、回復のための処理を迅速に行えず、画像形成装置100などのダウンタイムが長くなってしまう。
In the
In this case, the
Since the plurality of
なお、本実施の形態が適用されない制御部1において、マスタ制御部10からスレーブ制御部20に送信する制御するためのデータCDsを、スレーブ制御部20からマスタ制御部10に折り返し送信させることで、マスタ制御部10からスレーブ制御部20に正しくデータCDsが送信されているか否かを判断する方式がある(ミラー方式)。
しかし、ミラー方式では、シリアル通信回線30における受信用の通信路Rxが、折り返しのデータCDsに占有される。すなわち、シリアル通信回線30の通信レートがミラー方式を使用しない場合の倍になる。このため、制御対象からの応答のためのデータCDrの送信が妨げられるおそれがある。すなわち、画像形成装置100が必要とする通信レートが確保できないおそれがある。
In the
However, in the mirror system, the reception communication path Rx in the
さらに、本実施の形態が適用される制御部1では、図4に示すように、機能部を制御するデータCDsの間に、周期的に通信監視データTDsを挿入している。そして、折り返される応答のための通信監視応答データTDrは、通信監視データTDsに対応して送信される。よって、制御のためのデータCDs及び応答のためのデータCDrの通信が妨げられることが抑制されている。
Further, in the
1…制御部、2…ユーザインターフェース(UI)部、3…画像形成部、4…画像読取部、5…送受信部、10…マスタ制御部、11…CPU、12…メモリ、14…データバス、15、40…通信制御ユニット、16、42…送信モジュール、17、41…受信モジュール、18、43…通信制御モジュール、20…スレーブ制御部、21…I/O拡張回路、22…通信監視回路、23…ウオッチドックタイマ回路(WDT)、24…電源監視回路、25…電源リセット回路、30…シリアル通信回線、50…I/O拡張ユニット、51…I/O制御モジュール、52…IF(インターフェース)モジュール、53…A/Dモジュール、54…パルス信号出力モジュール、60…クロック生成回路、70…システムリセット回路、81…デジタルポテンショメータ(DP)、82…不揮発性メモリ(NVメモリ)、83…メモリタイミング生成回路、90…通知信号線、100…画像形成装置、CK…クロック信号、CN…カウント数、CP…カウントパターン、DPOa…アナログ信号出力、DPOd…デジタル信号出力、DPT…タップ位置、DPTd…検出タップ位置、DPTe…予測タップ位置、SN…タップ数、TDr…通信監視応答データ、TDs…通信監視データ
DESCRIPTION OF
Claims (5)
マスタ制御部とスレーブ制御部とを含み前記画像形成部における画像の形成を制御する制御部と、
前記マスタ制御部と前記スレーブ制御部との間を接続し、シリアル通信を行うシリアル通信回線と、
前記マスタ制御部と前記スレーブ制御部との間で状態を通知する複数の通知信号線と、を備え、
前記複数の通知信号線は、当該複数の通知信号線の各論理値と前記シリアル通信回線によるシリアル通信の状態との組み合わせにより前記スレーブ制御部とのシリアル通信において発生した異常の要因が、前記マスタ制御部によって識別されるように構成されていることを特徴とする画像形成装置。 An image forming unit for forming an image;
A control unit that includes a master control unit and a slave control unit, and controls image formation in the image forming unit;
A serial communication line that connects between the master control unit and the slave control unit and performs serial communication;
A plurality of notification signal lines for notifying the state between the master control unit and the slave control unit,
The plurality of notification signal lines may be caused by abnormalities occurring in serial communication with the slave control unit due to a combination of each logical value of the plurality of notification signal lines and the state of serial communication by the serial communication line. An image forming apparatus configured to be identified by a control unit.
前記マスタ制御部によって制御されるスレーブ制御部と、
前記マスタ制御部と前記スレーブ制御部との間でシリアル通信を行うシリアル通信回線と、
前記マスタ制御部と前記スレーブ制御部との間で状態を通知する複数の通知信号線と、を備え、
前記複数の通知信号線は、当該複数の通知信号線の各論理値と前記シリアル通信回線によるシリアル通信の状態との組み合わせにより前記スレーブ制御部とのシリアル通信において発生した異常の要因が、前記マスタ制御部によって識別されるように構成されていることを特徴とする通信制御装置。 A master control unit;
A slave controller controlled by the master controller;
A serial communication line for performing serial communication between the master control unit and the slave control unit;
A plurality of notification signal lines for notifying the state between the master control unit and the slave control unit,
The plurality of notification signal lines may be caused by abnormalities occurring in serial communication with the slave control unit due to a combination of each logical value of the plurality of notification signal lines and the state of serial communication by the serial communication line. A communication control device configured to be identified by a control unit.
前記複数の通知信号線は、前記電源リセット回路の状態を前記マスタ制御部に通知する通知信号線、前記入出力回路において電源リセットを行う部分の状態を当該マスタ制御部に通知する通知信号線、及び、当該マスタ制御部から当該入出力回路において電源リセットを行う部分に電源リセットを通知する通知信号線を含むことを特徴とする請求項2に記載の通信制御装置。 The slave control unit includes an input / output circuit for inputting / outputting data for controlling a connected control target, a monitoring circuit for monitoring the state of serial communication, and a power reset circuit for performing power reset of the slave control unit. , Prepared,
The plurality of notification signal lines are a notification signal line for notifying the master control unit of the state of the power reset circuit, a notification signal line for notifying the master control unit of a state of a power reset in the input / output circuit, The communication control device according to claim 2, further comprising a notification signal line for notifying the power reset from the master control unit to a portion where the power reset is performed in the input / output circuit.
前記マスタ制御部から前記シリアル通信回線を介して受信する通信監視用のデジタルデータを、アナログ信号に変換し、当該アナログ信号を他のデジタルデータに変換して当該マスタ制御部に送信し、
前記マスタ制御部は、
前記スレーブ制御部に送信した前記デジタルデータと、当該スレーブ制御部から受信した前記他のデジタルデータとから、当該スレーブ制御部とのシリアル通信の状態を検知することを特徴とする請求項3に記載の通信制御装置。 The monitoring circuit in the slave control unit is:
Digital data for communication monitoring received from the master control unit via the serial communication line is converted into an analog signal, the analog signal is converted into other digital data and transmitted to the master control unit,
The master control unit
The state of serial communication with the slave control unit is detected from the digital data transmitted to the slave control unit and the other digital data received from the slave control unit. Communication control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015165281A JP2017045154A (en) | 2015-08-24 | 2015-08-24 | Image formation device and communication control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015165281A JP2017045154A (en) | 2015-08-24 | 2015-08-24 | Image formation device and communication control device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017045154A true JP2017045154A (en) | 2017-03-02 |
Family
ID=58211454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015165281A Pending JP2017045154A (en) | 2015-08-24 | 2015-08-24 | Image formation device and communication control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017045154A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018092593A (en) * | 2016-11-30 | 2018-06-14 | 株式会社リコー | Information processing apparatus and program |
CN109520069A (en) * | 2018-09-29 | 2019-03-26 | 珠海格力电器股份有限公司 | Electronic device control method and device, electronic device and storage medium |
-
2015
- 2015-08-24 JP JP2015165281A patent/JP2017045154A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018092593A (en) * | 2016-11-30 | 2018-06-14 | 株式会社リコー | Information processing apparatus and program |
JP6996166B2 (en) | 2016-11-30 | 2022-01-17 | 株式会社リコー | Information processing equipment and programs |
CN109520069A (en) * | 2018-09-29 | 2019-03-26 | 珠海格力电器股份有限公司 | Electronic device control method and device, electronic device and storage medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6448308B2 (en) | Imaging accessory, imaging apparatus, and communication control program | |
JP2017045154A (en) | Image formation device and communication control device | |
JP2012083716A (en) | Image forming apparatus and communication control program | |
JP6413698B2 (en) | Image forming apparatus and communication monitoring system | |
JP2020142646A (en) | Communication failure detection device | |
JP5434173B2 (en) | Image forming apparatus and image forming method | |
CN101571685B (en) | Conveyor member control device, image forming apparatus, and drive control method | |
US20130141751A1 (en) | Image forming apparatus with abnormality detecting function, control method therefor, and storage medium storing control program therefor | |
JP2014191724A (en) | Input/output control device | |
JP2017011700A (en) | Electronic apparatus and image formation device | |
JP2017038286A (en) | Image formation device, communication control device, and program | |
JP2017040984A (en) | Image forming apparatus, communication control device, and program | |
JP5644570B2 (en) | COMMUNICATION METHOD, COMMUNICATION SYSTEM AND DEVICE THEREOF | |
JP5444911B2 (en) | Transmission / reception control device, electronic device, data transmission method, and control program | |
JP2005173143A (en) | Display apparatus | |
JP6344302B2 (en) | Battery controller | |
JP2008276324A (en) | Reset device, and image forming apparatus having reset device | |
JP6783994B2 (en) | Voltage measuring device, voltage detection circuit, and voltage detection method | |
JP6569981B2 (en) | Automatic fire alarm system parent machine, automatic fire alarm system, automatic fire alarm system slave unit | |
JP5669419B2 (en) | Image forming apparatus | |
JP4856968B2 (en) | Transmission apparatus and failure recovery method | |
JP6969298B2 (en) | Communication equipment, restoration method, restoration program and image forming equipment | |
JP5299443B2 (en) | I2C bus communication control system and I2C bus communication control method | |
JP2020106503A (en) | Abnormality diagnosis device, abnormality diagnosis method, and abnormality diagnosis program | |
JP2017076358A (en) | Information processing apparatus, control method of information processing apparatus, and program therefor |