JP2017045119A - Film thickness prediction program, film thickness prediction method, and simulation unit - Google Patents
Film thickness prediction program, film thickness prediction method, and simulation unit Download PDFInfo
- Publication number
- JP2017045119A JP2017045119A JP2015164855A JP2015164855A JP2017045119A JP 2017045119 A JP2017045119 A JP 2017045119A JP 2015164855 A JP2015164855 A JP 2015164855A JP 2015164855 A JP2015164855 A JP 2015164855A JP 2017045119 A JP2017045119 A JP 2017045119A
- Authority
- JP
- Japan
- Prior art keywords
- height
- surface area
- mesh
- film thickness
- copper plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、膜厚予測プログラム、膜厚予測方法、及びシミュレーション装置に関する。 The present invention relates to a film thickness prediction program, a film thickness prediction method, and a simulation apparatus.
半導体装置の製造における配線工程では、銅メッキなどが施された基板表面上を、CMP(Chemical Mechanical Planarization)技術などにより研磨して平坦化させている。研磨条件は、銅メッキの膜厚によって異なってくる。 In a wiring process in manufacturing a semiconductor device, the surface of a substrate on which copper plating or the like has been applied is polished and flattened by a CMP (Chemical Mechanical Planarization) technique or the like. Polishing conditions vary depending on the film thickness of the copper plating.
膨縮後における配線溝の形状を表現する溝形状関数モデルを利用して、基板表面上に形成される薄膜の膜厚を正確に予測する技術等が知られている。 A technique for accurately predicting the thickness of a thin film formed on a substrate surface using a groove shape function model expressing the shape of a wiring groove after expansion and contraction is known.
積層された銅メッキの堆積量が周囲のレイアウトに影響されることがある。上述した膜厚予測技術では、このような場合に、メッキ膜厚を十分な精度が得られない場合がある。 The amount of deposited copper plating may be affected by the surrounding layout. In such a case, the above-described film thickness prediction technique may not provide sufficient accuracy for the plating film thickness.
したがって、1つの側面では、本発明は、メッキ膜厚の予測精度を改善することを目的とする。 Therefore, in one aspect, the present invention aims to improve the prediction accuracy of the plating film thickness.
一態様によれば、基板を複数に区切ったメッシュ毎に、該基板上に積層される薄膜の高さを予測し、前記高さを予測した対象メッシュの周囲にある複数のメッシュにおける前記薄膜の平均表面積を算出し、算出した前記平均表面積に基づいて、前記高さを増減して補正する処理をコンピュータに行わせる膜厚予測プログラムが提供される。 According to one aspect, for each mesh obtained by dividing the substrate into a plurality of layers, the height of the thin film stacked on the substrate is predicted, and the thin film in the plurality of meshes around the target mesh whose height is predicted is determined. There is provided a film thickness prediction program for calculating an average surface area and causing a computer to perform a process of increasing / decreasing the height based on the calculated average surface area.
また、上記課題を解決するための手段として、膜厚予測方法、及び、シミュレーション装置とすることもできる。 Further, as a means for solving the above problems, a film thickness prediction method and a simulation apparatus can be used.
メッキ膜厚の予測精度を改善することができる。 The prediction accuracy of the plating film thickness can be improved.
以下、本発明の実施の形態を図面に基づいて説明する。先ず、半導体装置であるLSIの製造処理手順について説明する。図1は、LSIの製造処理手順の概要を示す説明図である。図1(A)に示すように、LSIを製造する際には、先ず、基板1の表面上に形成された酸化膜2上に、フォトマスクを介して光を照射し配線パターン3を形成する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, a manufacturing process procedure of an LSI that is a semiconductor device will be described. FIG. 1 is an explanatory diagram showing an outline of an LSI manufacturing process procedure. As shown in FIG. 1A, when manufacturing an LSI, first, a
フォトマスクとは、透明なガラス基板の上に光を通さない材料で半導体回路の配線パターン3が描かれたものである。このフォトマスクを介して酸化膜2上に紫外線を照射することによって半導体回路の配線パターン3を転写することができる。
The photomask is a
次に、図1(B)に示すように、配線パターン3が転写された酸化膜2上をエッチングすることによって、配線溝5gを形成する。エッチングとは、薬品やイオンの化学反応(腐食作用)を利用して、基板1上の酸化膜2などを形状加工することである。また、配線溝5gは、半導体回路の配線を形成するための溝である。配線の材料としては、電気伝導性の高い銅やアルミニウムなどが用いられる。
Next, as shown in FIG. 1B, the
そして、図1(C)に示すように、電界メッキ(ECP:Electrochemical Plating)を施すことによって酸化膜2上に銅メッキ4を生成する。ここでは、銅を例に挙げてメッキを生成したが、アルミニウムなどを用いてメッキを生成するようにしてもよい。なお、電界メッキとは、電気分解反応により金属イオンを還元し、陰極の導電性材料の表面に金属を析出させることである。
And as shown in FIG.1 (C), the
つぎに、生成した銅メッキ4をCMP(Chemical Mechanical Planarization)により、余分な銅を除去する。CMPとは、半導体装置などの基板1の表面上の凹凸面を、化学研磨剤やパッドなどで機械的に削って平坦化することである。
Next, excess copper is removed from the produced copper plating 4 by CMP (Chemical Mechanical Planarization). CMP is to flatten the uneven surface on the surface of the
そして、図1(E)に示すように、研磨終了後、配線が形成された酸化膜2上に更に酸化膜2を形成する。また、多層配線を行う場合は、上述した一連の処理(図1(A)〜図1(E))を、更に下の層に対して、繰り返すことによって多層的に半導体回路を一つの基板1上に形成することができる。
Then, as shown in FIG. 1E, after the polishing is completed, an
ここで説明したLSIの製造工程において、CMPにより基板1の表面上を研磨することによって適切に基板1の表面上を平坦化することが重要な工程となっている(図1(D))。なぜなら、例えば、基板1の表面上が適切に平坦化されていない場合、基板1上に形成された配線同士が接触したり、配線パターン3のピンとが基板1の表面上の凹凸によって合わなくなるなどの不具合が生じ、歩留まり低下の原因となってしまう。
In the LSI manufacturing process described here, it is an important process to appropriately planarize the surface of the
図2は、研磨による配線のばらつきを説明するための図である。図2中、図1に示す基板1は省略され、以下の図においても同様に省略される。図2(A)では、図1で説明した製造工程により製造されたLSI5の例を示す。このLSI5のA−A部分の断面を図2(B)及び図2(C)で示す。
FIG. 2 is a diagram for explaining variations in wiring due to polishing. In FIG. 2, the
図2(B)では、銅残りと削りすぎの例を示す。銅残り6aは、CMPによる研磨後においても残ってしまった銅メッキ4部分である。銅残り6aは、配線ショートを引き起こす。また、CMPによる研磨で高さ6h削りすぎたことにより、銅メッキ4に削りすぎ6bが発生し、配線抵抗が大きくなり過ぎた場合、回路性能が悪化する可能性がある。
FIG. 2B shows an example of remaining copper and excessive shaving. The
図2(C)では、銅メッキ4による高低差により、CMPの焦点がずれたことで、配線部分6cでは、配線幅がばらついた例を示している。
FIG. 2C shows an example in which the wiring width varies in the
図3は、銅メッキの高低差による研磨結果の差を説明するための図である。図3(A)では、堆積された銅メッキ4の凹凸面において、高低差7Hが大きい場合の研磨結果の例を示している。このような場合における研磨結果では、例えば、銅メッキ4の削り残り部分7eが発生する場合がある。
FIG. 3 is a diagram for explaining a difference in polishing result due to a difference in height of copper plating. FIG. 3A shows an example of the polishing result when the height difference 7H is large on the uneven surface of the deposited
図3(B)では、堆積された銅メッキ4の凹凸面において、高低差7Lが小さい場合の研磨結果の例を示している。このような場合における研磨結果では、例えば、銅メッキ4の削り残り部分7eが発生する場合がある。
FIG. 3B shows an example of the polishing result when the height difference 7L is small on the uneven surface of the deposited
図3(A)及び図3(B)で説明したように、メッキ形状がCMPによる研磨結果に大きく影響を及ぼす。 As described with reference to FIGS. 3A and 3B, the plating shape greatly affects the polishing result by CMP.
銅メッキ4の堆積量は、周囲のレイアウトに影響され、メッキ堆積量が変化する。周囲のレイアウトとは、周囲の銅メッキ4の表面積の量である。本実施例では、周囲の銅メッキ4の平均表面積を周囲のレイアウトとして考え、周囲の銅メッキ4の平均表面積を考慮して、メッキ堆積量を予測する。
The deposition amount of the
本実施例の膜厚予測装置100は、図4に示すようなハードウェア構成を有する。図4は、膜厚予測装置のハードウェア構成を示す図である。図4において、膜厚予測装置100は、コンピュータによって制御される情報処理装置であって、CPU(Central Processing Unit)11と、主記憶装置12と、補助記憶装置13と、入力装置14と、表示装置15と、通信I/F(インターフェース)17と、ドライブ装置18とを有し、バスBに接続される。
The film
CPU11は、主記憶装置12に格納されたプログラムに従って膜厚予測装置100を制御するプロセッサに相当する。主記憶装置12には、RAM(Random Access Memory)、ROM(Read Only Memory)等が用いられ、CPU11にて実行されるプログラム、CPU11での処理に必要なデータ、CPU11での処理にて得られたデータ等を記憶又は一時保存する。
The CPU 11 corresponds to a processor that controls the film
補助記憶装置13には、HDD(Hard Disk Drive)等が用いられ、各種処理を実行するためのプログラム等のデータを格納する。補助記憶装置13に格納されているプログラムの一部が主記憶装置12にロードされ、CPU11に実行されることによって、各種処理が実現される。主記憶装置12及び/又は補助記憶装置13が記憶部130に相当する。
The
入力装置14は、マウス、キーボード等を有し、ユーザが膜厚予測装置100による処理に必要な各種情報を入力するために用いられる。表示装置15は、CPU11の制御のもとに必要な各種情報を表示する。入力装置14と表示装置15とは、一体化したタッチパネル等によるユーザインタフェースであってもよい。通信I/F17は、有線又は無線などのネットワークを通じて通信を行う。通信I/F17による通信は無線又は有線に限定されるものではない。
膜厚予測装置100によって行われる処理を実現するプログラムは、例えば、CD−ROM(Compact Disc Read-Only Memory)等の記憶媒体19によって膜厚予測装置100に提供される。
The
A program that realizes processing performed by the film
ドライブ装置18は、ドライブ装置18にセットされた記憶媒体19(例えば、CD−ROM等)と膜厚予測装置100とのインターフェースを行う。
The
また、記憶媒体19に、後述される本実施の形態に係る種々の処理を実現するプログラムを格納し、この記憶媒体19に格納されたプログラムは、ドライブ装置18を介して膜厚予測装置100にインストールされる。インストールされたプログラムは、膜厚予測装置100により実行可能となる。
Further, the storage medium 19 stores a program that realizes various processes according to the present embodiment described later, and the program stored in the storage medium 19 is stored in the film
尚、プログラムを格納する記憶媒体19はCD−ROMに限定されず、コンピュータが読み取り可能な、構造(structure)を有する1つ以上の非一時的(non-transitory)な、有形(tangible)な媒体であればよい。コンピュータ読取可能な記憶媒体として、CD−ROMの他に、DVDディスク、USBメモリ等の可搬型記録媒体、フラッシュメモリ等の半導体メモリであっても良い。 The storage medium 19 for storing the program is not limited to a CD-ROM, but one or more non-transitory tangible media having a structure that can be read by a computer. If it is. As a computer-readable storage medium, in addition to a CD-ROM, a portable recording medium such as a DVD disk or a USB memory, or a semiconductor memory such as a flash memory may be used.
先ず、メッキ堆積量が、周囲のレイアウトに影響されることについて説明する。図5は、影響範囲の例を示す図である。図5では、銅メッキ4の高さを予測する対象メッシュ8tに対して、所定半径の範囲が、影響範囲8rとして設定された例を示している。
First, it will be described that the plating deposition amount is affected by the surrounding layout. FIG. 5 is a diagram illustrating an example of the influence range. FIG. 5 shows an example in which the predetermined radius range is set as the
A.対象メッシュ8tにおける銅メッキ4の表面積が大、かつ、対象メッシュ8tに対して影響範囲8rの平均面積が小の場合、対象メッシュ8tの銅の堆積量が増加し、銅メッキ4の高さが高くなる。
A. When the surface area of the copper plating 4 on the
B.対象メッシュ8tの表面積が小、かつ、影響範囲8rの平均表面積が大の場合、対象メッシュ8tの銅の堆積量が減少し、銅メッキ4の高さが低くなる。影響範囲8r内のメッシュが考慮される範囲となる。
B. When the surface area of the
図6及び図7で、上述したA.及びB.について説明する。図6は、周囲のレイアウトが影響している例を示す図である。図6(A)では、配線後のLSI5を示す。図6(B)では、図6(A)に示す、銅メッキ4を施した後のLSI5のA−Aの断面図を示す。
6 and FIG. And B. Will be described. FIG. 6 is a diagram illustrating an example in which the surrounding layout has an influence. FIG. 6A shows the
図6(B)に示すメッキ後の断面図において、銅メッキ4の堆積部分5pでは、周囲のレイアウトに影響された形状を示している。堆積部分5pの中央部において、上面は平坦ではなく凹んでいる。また、中央部の側面において、銅メッキ4の堆積量が少なく落ち込んでいる。 In the cross-sectional view after plating shown in FIG. 6B, the deposited portion 5p of the copper plating 4 shows a shape influenced by the surrounding layout. In the central portion of the deposited portion 5p, the upper surface is not flat but recessed. Further, the amount of the copper plating 4 deposited on the side surface of the central portion is small.
図7は、メッキ形状と表面積との関係を説明するための図である。図7に示す銅メッキ4の堆積部分5pを参照して、状態a、状態b、及び状態cを説明する。 FIG. 7 is a diagram for explaining the relationship between the plating shape and the surface area. The state a, the state b, and the state c will be described with reference to the deposited portion 5p of the copper plating 4 shown in FIG.
状態aでは、対象メッシュ8t_1の銅メッキ4の表面積が小さく、かつ、影響範囲8rの平均表面は対象メッシュ8t_1に比べて小さいため、予測より銅メッキ4が高く堆積される。
In the state a, since the surface area of the copper plating 4 of the target mesh 8t_1 is small and the average surface of the
状態bでは、状態aと同様であるが、影響範囲8rの平均表面積は対象メッシュ8t_2における表面積と同じであるため、銅メッキ4の堆積量は状態aよりも低くなる。
In the state b, the state is the same as the state a, but the average surface area of the
状態cでは、対象メッシュ8t_3の表面積が小さく、かつ影響範囲8rの平均表面積は対象メッシュ8t_3に比べて大きいため、予測より銅メッキ4が低く堆積される。
In the state c, since the surface area of the target mesh 8t_3 is small and the average surface area of the
本実施例に係る膜厚予測装置100では、影響範囲8rの平均表面積に基づいて、対象メッシュ8tの銅メッキ4の表面積の高さを補正する。このような膜厚予測装置100の機能構成例について図8で説明する。
In the film
図8は、膜厚予測装置の機能構成例を示す図である。図8において、膜厚予測装置100は、銅メッキ4の膜厚を予測するシミュレーション装置に相当し、メッシュデータ抽出部41と、メッシュ高さ予測部42と、平均表面積算出部43と、高さ補正部44とを有する。メッシュデータ抽出部41と、メッシュ高さ予測部42と、平均表面積算出部43と、高さ補正部44とは、CPU11が対応するプログラムを実行することによって実現される処理部に相当する。
FIG. 8 is a diagram illustrating a functional configuration example of the film thickness prediction apparatus. In FIG. 8, the film
記憶部130には、チップデータ51、メッシュデータ52、影響範囲情報53、補正モデル54、メッキ高さ情報55等を有する。
The
メッシュデータ抽出部41は、チップデータ51から、各メッシュの配線情報を抽出する。チップデータ51から抽出された、メッシュ毎の、銅密度、エッジ長等を示すメッシュデータ52が記憶部130に記憶される。
The mesh
メッシュ高さ予測部42は、メッシュ5m毎に、銅メッキ4の表面積、及び、銅メッキ4の高さを予測する。予測した銅メッキ4の高さの値は、メッシュデータ52に記憶される。平均表面積算出部43は、影響範囲情報53を用いて、メッシュ5mの周囲の銅メッキ4の表面積の平均を算出する。算出された表面積の平均は、メッシュデータ52に記憶される。
The mesh
高さ補正部44は、メッシュデータ52を参照して、補正モデル54により銅メッキ4の高さを補正して、銅メッキ4の高さを求める。全てのメッシュに対して、メッシュ高さ予測部42と、平均表面積算出部43と、高さ補正部44とによる処理を行い、各メッシュの銅メッキ4の高さを示す補正後メッキ高さがメッシュデータ52に記憶される。
The
チップデータ51は、マスクパターンを記述したデータファイルであり、例えば、GDSII形式によるデータファイルである。メッシュデータ52及び影響範囲情報53は、図9で詳述する。
The
図9は、本実施例におけるメッシュデータ及び影響範囲情報のデータ構成例を説明するための図である。 FIG. 9 is a diagram for explaining a data configuration example of mesh data and influence range information in the present embodiment.
図9(A)に示すように、メッキ高さ予測部42では、膜厚を予測するために、LSI5をメッシュ5mの矩形に区切る。各メッシュ5mのサイズは、凡そ10μm〜40μmである。
As shown in FIG. 9A, the plating
図9(B)において、メッシュデータ52は、各レイヤのメッシュ5m毎に、銅密度、エッジ長、表面積、周囲の平均表面積、メッキ高さ、補正後メッキ高さ等の値を記憶する。
In FIG. 9B,
銅密度は、ダミーメタルを含めた銅密度(%)を示し、エッジ長は、メッシュ5m内の配線の長さ(μm)を示す。表面積は、エッジ長9fに基づいて計算された値を示す。
The copper density indicates the copper density (%) including the dummy metal, and the edge length indicates the length (μm) of the wiring in the
メッキ高さは、既存のモデルを用いて予測した銅メッキ4の高さを示す。補正後メッキ高さは、本実施例において、周囲のメッシュ5mの銅メッキ4の高さの平均を参照してメッキ高さを補正して得た値を示す。
The plating height indicates the height of the copper plating 4 predicted using an existing model. The corrected plating height indicates a value obtained by correcting the plating height with reference to the average height of the copper plating 4 of the
図9(C)において、影響範囲情報53は、対象メッシュ8t(図5)を中心とした影響範囲8rの半径の長さを示す。
In FIG. 9C, the
次に、堆積部分5p(図6(B))に対する処理例を図10及び図11で説明する。図10は、メッキ高さ予測部による銅メッキの高さの予測結果例を示す図である。 Next, a processing example for the deposited portion 5p (FIG. 6B) will be described with reference to FIGS. FIG. 10 is a diagram illustrating an example of a prediction result of the copper plating height by the plating height prediction unit.
図10(A)では、堆積部分5pに対する、メッキ高さ予測部42の予測結果例を示している。この予測結果例では、左右の配線の表面積が小さい部分4a及び4bにおいて、一様に平坦に銅メッキ4の高さを予測している。また、部分4aと部分4bの間の配線の表面積が大きい部分4cにおいても同様に、平坦に銅メッキ4の高さを予測している。
FIG. 10A shows an example of a prediction result of the plating
図10(B)は、図10(A)の表面積が小さい部分4aと、表面積が大きい部分4cとが隣接する部分101を拡大し、メッシュ5m毎の銅メッキ4の積層状態を示している。電界メッキを施した際に、配線溝5gの表面積の大小により配線溝5gが膨張又は収縮する。この配線溝5gの膨縮により、配線溝5g上に形成された銅メッキ4の表面に凹凸が発生する。
FIG. 10B shows a laminated state of the copper plating 4 for each
図10(B)において、表面積が小さい部分4aは、配線溝5gの表面積が大きく配線溝5gが膨張し易い。各メッシュ5mにおける予測結果は、図10(C)に示すように、配線溝5gの形成されない酸化膜2上の銅メッキ4の高さはHcであり、配線溝5gが形成された酸化膜2上の銅メッキ4では、高さhcの凹部を形成することを示している。
In FIG. 10B, the portion 4a having a small surface area has a large surface area of the
図10(B)の表面積が小さい部分4aの全てのメッシュ5mで、一様に、配線溝5gの形成されない酸化膜2上で銅メッキ4の高さはHcであり、配線溝5gが形成された酸化膜2上では高さhcの凹部が形成されることが示される。
In all the
また、図10(B)において、表面積が大きい部分4cは、配線溝5gの表面積が小さく配線溝5gが収縮し易い。各メッシュ5mにおける予測結果は、図10(D)に示すように、配線溝5gの形成されない酸化膜2上の銅メッキ4の高さはHdであり、配線溝5gが形成された酸化膜2上の銅メッキ4では、更に高さhdの凸部を形成することを示している。
In FIG. 10B, the portion 4c having a large surface area has a small surface area of the
図10(B)の表面積が大きい部分4cの全てのメッシュ5mで、一様に、配線溝5gの形成されない酸化膜2上で銅メッキ4の高さはHdであり、配線溝5gが形成された酸化膜2上では高さhdの凹部が形成されることが示される。
In all
本実施例では、図10で示されるような予測結果に対して、メッシュ5m毎に、平均表面積算出部43で得られた周囲の平均表面積に基づいて、高さ補正部44とによって銅メッキ4の高さを補正する。
In the present embodiment, for the prediction results as shown in FIG. 10, the
図11は、高さ補正部による銅メッキの高さの補正結果例を示した図である。図11において、高さ補正部44によって得られる補正値はf(α)で表す。
FIG. 11 is a diagram illustrating an example of a correction result of the height of the copper plating by the height correction unit. In FIG. 11, the correction value obtained by the
配線溝5gの表面積が小さい程、配線溝5gが膨張することによって、積層された酸化膜2の高さが低くなる。また、配線溝5gの表面積が大きい程、配線溝5gが収縮することによって、積層された酸化膜2の高さが高くなる。
The smaller the surface area of the
本実施例では、f(α)を用いて周囲のメッシュ5mの銅メッキ4の平均表面積を考慮することで、配線溝5gの膨張又は収縮による酸化膜2の高さの変化を示す差分で、銅メッキ4の高さを調整する。
In this example, by taking into account the average surface area of the copper plating 4 of the
図11(A)は、堆積部分5pの表面積が小さい部分4aのメッシュ5m毎の銅メッキ4の補正後の高さを示している。表面積が大きい部分4cに隣接するメッシュ5m_a1では、メッキ高さ予測部42によって得られた銅メッキ4の高さHc(図10(C))に対してf(α)で得た値が減算されて、銅メッキ4の高さはHa1となる。配線溝5g上に形成された銅メッキ4の凹部の高さはhcを示し、図10(C)と同様である。
FIG. 11A shows the height after correction of the copper plating 4 for each
メッシュ5m_a2では、同様に、銅メッキ4の高さが値Hcから補正されHa2が示される。凹部の高さhcは同様である。このように、配線溝5gの表面積が小さい部分4aにおける、各メッシュ5mに対して夫々の銅メッキ4の高さが補正される。
Similarly, in the mesh 5m_a2, the height of the
図11(B)は、堆積部分5pの表面積が大きい部分4cのメッシュ5m毎の銅メッキ4の補正後の高さを示している。表面積が小さい部分4aに隣接するメッシュ5m_b1では、メッキ高さ予測部42によって得られた銅メッキ4の高さHd(図10(C))に対してf(α)で得た値が減算されて、銅メッキ4の高さはHb1となる。配線溝5g上に形成された銅メッキ4の凹部の高さはhdを示し、図10(D)と同様である。
FIG. 11B shows the height after correction of the copper plating 4 for each
メッシュ5m_a2では、同様に、銅メッキ4の高さが値Hdから補正されHb2が示される。凹部の高さhdは同様である。このように、配線溝5gの表面積が小さい部分4aにおける、各メッシュ5mに対して夫々の銅メッキ4の高さが補正される。
Similarly, in the mesh 5m_a2, the height of the
図11(C)は、堆積部分5pのうち部分4aと4cとが隣接する部分102において、5m_a1、5m_a2、5m_b1、及び5m_b2を含む複数のメッシュ5mの各々に対して、周囲のメッシュ5mの配線溝5gの平均表面積に基づいて、銅メッキ4の高さが補正された状態を示している。
FIG. 11C shows the wiring of the
図11(C)では、堆積部分5pの部分4aにおいても部分4cにおいても、銅メッキ4の高さが均一に示されることがない。特に、部分4aと部分4cとの境界において、銅メッキ4の特徴的な堆積の形状が表されている。部分4cと隣接する部分4a及び部分4bでは、銅メッキ4の高さは急激に減少し、一方、部分4a及び部分4bと隣接する部分4cの両端において、部分4cの中心部より銅メッキ4の高さは高い。
In FIG. 11C, the height of the
本実施例における銅メッキ4の高さ補正により、表面積が小さい部分4a及び部分4bの部分4cに隣接及びその近傍において、銅メッキ4が減少する傾向を精度良く表すことができる。また、部分4cのエッジ部分において、部分4cの中心部分より銅メッキ4が高くなる凹部を表現できる。
By correcting the height of the copper plating 4 in the present embodiment, it is possible to accurately represent the tendency of the copper plating 4 to decrease adjacent to and in the vicinity of the portion 4c having the small surface area 4a and the portion 4b. Moreover, the recessed part where the
次に、膜厚予測装置100によって行われる膜厚予測処理について説明する。図12は、膜厚予測処理を説明するためのフローチャート図である。図12において、膜厚予測装置100のメッシュデータ処理部41は、全レイヤに対して、各メッシュ5mの配線情報を抽出して、メッシュデータ52を記憶部130に記憶する(ステップS80)。膜厚予測処理において、レイヤが1つ選択され(ステップS81)、メッキ高さ予測部42による処理が行われる。
Next, the film thickness prediction process performed by the film
メッキ高さ予測部42は、各メッシュ5mの銅メッキ4の表面積とメッキ高さとを、エッジ長に基づいて計算する(ステップS82)。計算した表面積とメッキ高さは、各レイヤのメッシュ5m毎にメッシュデータ52に記憶される。
The plating
そして、平均表面積算出部43は、各メッシュ5mを対象メッシュ8tとし、対象メッシュ8tの中心から影響範囲情報53で示される半径の影響範囲8r内の複数のメッシュ5mの平均表面積を計算する(ステップS83)。影響範囲8rに含まれる各メッシュ5mの表面積の値は、メッシュデータ52を参照することにより得られる。得られた表面積の値を合計し、影響範囲8rに含まれるメッシュ5mの個数で除算することで、平均表面積を取得できる。算出した平均表面積は、メッシュデータ52に記憶される。
Then, the average surface
次に、高さ補正部44は、周囲のメッシュ5mの平均表面積が閾値範囲内となった対象メッシュ8tを抽出する(ステップS84)。閾値範囲とは、メッシュ5mのサイズにおいて、配線溝5gが収縮する最小表面積に相当する第1の閾値から、配線溝5gが膨張する最大表面積に相当する第2の閾値までの範囲である。よって、閾値範囲は、
第1の閾値 < 平均表面積 < 第2の閾値 (1)
で表される。補正されたメッキ高さは、メッシュデータ52に記憶される。
Next, the
1st threshold value <average surface area <2nd threshold value (1)
It is represented by The corrected plating height is stored in the
高さ補正部44は、抽出した各対象メッシュ8tのメッキ高さを補正する(ステップS85)。メッキ高さを補正する補正モデル54は、下記のように記載される。
The
f(α) = (表面積 − 平均表面積)×α (2)
式(2)において、αはキャリブレーションパラメータである。影響範囲情報53(影響範囲8rの半径)と、高さ補正の式(2)のパラメータは、プロセスごとに用意するテストチップのメッキ測定結果を用いてキャリブレーションされる。
f (α) = (surface area−average surface area) × α (2)
In equation (2), α is a calibration parameter. The influence range information 53 (the radius of the
高さ補正後、全レイヤが終了したか否かが判断される(ステップS86)。未処理のレイヤが存在する場合(ステップS86のNO)、膜厚予測処理は、ステップS81へと戻り上述同様の処理を繰り返す。全てのレイヤに対して処理した場合(ステップS86のYES)、膜厚予測処理は終了する。 After the height correction, it is determined whether or not all layers have been completed (step S86). When there is an unprocessed layer (NO in step S86), the film thickness prediction process returns to step S81 and repeats the same process as described above. If all layers have been processed (YES in step S86), the film thickness prediction process ends.
上述したように、本実施例では、LSI5を区切ったメッシュ5m毎に、銅メッキ4の表面積に基づいて銅メッキ4の高さを予測し、周囲の銅メッキ4の平均表面積に基づいて予測した銅メッキ4の高さを補正することにより、膜厚予測の精度を改善できる。
As described above, in this embodiment, the height of the
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、主々の変形や変更が可能である。 The present invention is not limited to the specifically disclosed embodiments, and can be principally modified and changed without departing from the scope of the claims.
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
(付記1)
基板を複数に区切ったメッシュ毎に、該基板上に積層される薄膜の高さを予測し、
前記高さを予測した対象メッシュの周囲にある複数のメッシュにおける前記薄膜の平均表面積を算出し、
算出した前記平均表面積に基づいて、前記高さを増減して補正する
処理をコンピュータに行わせる膜厚予測プログラム。
(付記2)
前記コンピュータに、
前記周囲の前記平均表面積が閾値範囲内となる前記対象メッシュを抽出する処理を行わせる付記1記載の膜厚予測プログラム。
(付記3)
前記コンピュータに、
前記対象メッシュにおける前記薄膜の表面積と、前記周囲の複数のメッシュの該薄膜の平均表面積との差分を計算し、計算した該差分に応じた値で、予測した前記高さを増減する処理を行わせる付記2記載の膜厚予測プログラム。
(付記4)
前記薄膜は、酸化膜上に形成される銅メッキであることを特徴とする付記1乃至3のいずれか一項記載の付記2記載の膜厚予測プログラム。
(付記5)
基板を複数に区切ったメッシュ毎に、該基板上に積層される薄膜の高さを予測し、
前記高さを予測した対象メッシュの周囲にある複数のメッシュにおける前記薄膜の平均表面積を算出し、
算出した前記平均表面積に基づいて、前記高さを増減して補正する
処理をコンピュータが行う膜厚予測方法。
(付記6)
基板を複数に区切ったメッシュ毎に、該基板上に積層される薄膜の高さを予測する予測部と、
前記高さを予測した対象メッシュの周囲にある複数のメッシュにおける前記薄膜の平均表面積を算出する算出部と、
算出した前記平均表面積に基づいて、前記高さを増減して補正する補正部と
を有するシミュレーション装置。
The following additional notes are further disclosed with respect to the embodiment including the above examples.
(Appendix 1)
For each mesh that divides the substrate into a plurality, predict the height of the thin film stacked on the substrate,
Calculate the average surface area of the thin film in a plurality of meshes around the target mesh that predicted the height,
A film thickness prediction program for causing a computer to perform a process of increasing and decreasing the height based on the calculated average surface area.
(Appendix 2)
In the computer,
The film thickness prediction program according to
(Appendix 3)
In the computer,
The difference between the surface area of the thin film in the target mesh and the average surface area of the thin film of the plurality of surrounding meshes is calculated, and the predicted height is increased or decreased by a value corresponding to the calculated difference. The program for predicting film thickness according to
(Appendix 4)
The film thickness prediction program according to any one of
(Appendix 5)
For each mesh that divides the substrate into a plurality, predict the height of the thin film stacked on the substrate,
Calculate the average surface area of the thin film in a plurality of meshes around the target mesh that predicted the height,
A film thickness prediction method in which a computer performs processing for increasing and decreasing the height based on the calculated average surface area.
(Appendix 6)
A prediction unit that predicts the height of the thin film stacked on the substrate for each mesh obtained by dividing the substrate into a plurality of substrates,
A calculation unit that calculates an average surface area of the thin film in a plurality of meshes around a target mesh that predicts the height;
A simulation apparatus comprising: a correction unit that increases and decreases the height based on the calculated average surface area.
2 酸化膜
3 配線パターン
4 銅メッキ
5 LSI
5g 配線溝
5p 堆積部分
8r 影響範囲
8t、8t_1、8t_2、8t_3 対象メッシュ
9f エッジ長
11 CPU
12 主記憶装置
13 補助記憶装置
14 入力装置
15 表示装置
17 通信I/F
18 ドライブ装置
19 記憶媒体
41 メッシュデータ抽出部
42 メッキ高さ予測部
43 平均表面積算出部
44 高さ補正部
51 チップデータ
52 メッシュデータ
53 影響範囲情報
54 補正モデル
100 膜厚予測装置
101、102 隣接する部分
130 記憶部
B バス
2
5g Wiring groove 5p Accumulated
12
DESCRIPTION OF
Claims (5)
前記高さを予測した対象メッシュの周囲にある複数のメッシュにおける前記薄膜の平均表面積を算出し、
算出した前記平均表面積に基づいて、前記高さを増減して補正する
処理をコンピュータに行わせる膜厚予測プログラム。 For each mesh that divides the substrate into a plurality, predict the height of the thin film stacked on the substrate,
Calculate the average surface area of the thin film in a plurality of meshes around the target mesh that predicted the height,
A film thickness prediction program for causing a computer to perform a process of increasing and decreasing the height based on the calculated average surface area.
前記周囲の前記平均表面積が閾値範囲内となる前記対象メッシュを抽出する処理を行わせる請求項1記載の膜厚予測プログラム。 In the computer,
The film thickness prediction program according to claim 1, wherein a process of extracting the target mesh in which the surrounding average surface area is within a threshold range is performed.
前記対象メッシュにおける前記薄膜の表面積と、前記周囲の複数のメッシュの該薄膜の平均表面積との差分を計算し、計算した該差分に応じた値で、予測した前記高さを増減する処理を行わせる請求項2記載の膜厚予測プログラム。 In the computer,
The difference between the surface area of the thin film in the target mesh and the average surface area of the thin film of the plurality of surrounding meshes is calculated, and the predicted height is increased or decreased by a value corresponding to the calculated difference. The film thickness prediction program according to claim 2.
前記高さを予測した対象メッシュの周囲にある複数のメッシュにおける前記薄膜の平均表面積を算出し、
算出した前記平均表面積に基づいて、前記高さを増減して補正する
処理をコンピュータが行う膜厚予測方法。 For each mesh that divides the substrate into a plurality, predict the height of the thin film stacked on the substrate,
Calculate the average surface area of the thin film in a plurality of meshes around the target mesh that predicted the height,
A film thickness prediction method in which a computer performs processing for increasing and decreasing the height based on the calculated average surface area.
前記高さを予測した対象メッシュの周囲にある複数のメッシュにおける前記薄膜の平均表面積を算出する算出部と、
算出した前記平均表面積に基づいて、前記高さを増減して補正する補正部と
を有するシミュレーション装置。 A prediction unit that predicts the height of the thin film stacked on the substrate for each mesh obtained by dividing the substrate into a plurality of substrates,
A calculation unit that calculates an average surface area of the thin film in a plurality of meshes around a target mesh that predicts the height;
A simulation apparatus comprising: a correction unit that increases and decreases the height based on the calculated average surface area.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015164855A JP2017045119A (en) | 2015-08-24 | 2015-08-24 | Film thickness prediction program, film thickness prediction method, and simulation unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015164855A JP2017045119A (en) | 2015-08-24 | 2015-08-24 | Film thickness prediction program, film thickness prediction method, and simulation unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017045119A true JP2017045119A (en) | 2017-03-02 |
Family
ID=58211327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015164855A Pending JP2017045119A (en) | 2015-08-24 | 2015-08-24 | Film thickness prediction program, film thickness prediction method, and simulation unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017045119A (en) |
-
2015
- 2015-08-24 JP JP2015164855A patent/JP2017045119A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282649B2 (en) | Layout evaluation device, layout evaluation program, dummy rule generation device, and dummy rule generation program | |
KR100297732B1 (en) | Method for obtaining pattern density of a predetermined material layer of semiconductor device, and method for simulation of chemical mechanical polishing using the same | |
US20130267047A1 (en) | Topography-Aware Lithography Pattern Check | |
US8756560B2 (en) | Method for designing dummy pattern, exposure mask, semiconductor device, method for semiconductor device, and storage medium | |
KR102255450B1 (en) | Layout design method for semiconductor device | |
TWI430350B (en) | Method for manufacturing semiconductor device, apparatus for manufacturing semiconductor device, program for manufacturing semiconductor device, and program for generating mask data | |
US20130183832A1 (en) | Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications | |
JP2010056554A (en) | Prediction method of leakage current of semiconductor element | |
JP5217566B2 (en) | Polishing prediction evaluation apparatus, polishing prediction evaluation method, polishing prediction evaluation program | |
US10964684B2 (en) | Multiple fin height integrated circuit | |
JP5011360B2 (en) | Photomask design method | |
US8627243B1 (en) | Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing | |
JP2010040918A (en) | Method for estimating film thickness, layout design method, mask pattern designing method for exposing mask, and method for manufacturing semiconductor integrated circuit | |
JP5087864B2 (en) | Film thickness prediction program, recording medium, film thickness prediction apparatus, and film thickness prediction method | |
JP5671357B2 (en) | Lithography verification apparatus and lithography simulation program | |
JP2017045119A (en) | Film thickness prediction program, film thickness prediction method, and simulation unit | |
JP2002110801A (en) | Wiring resistance compensation method | |
US8667433B2 (en) | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof | |
JP2020060666A (en) | Mask pattern correction system, semiconductor production method using the correction system | |
JP2003224098A (en) | Design method of wiring, program and recording medium which records the program | |
US9435643B2 (en) | Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program | |
JP5087928B2 (en) | Yield calculation method for semiconductor device and computer program | |
JP2013037413A (en) | Circuit layout device, processing method and program | |
JP5365091B2 (en) | Plating thickness calculation program, plating thickness calculation device, and plating thickness calculation method | |
US20210296166A1 (en) | Stress analysis method and semiconductor device manufacturing method |