JP2017041666A - Phase inversion detection circuit - Google Patents

Phase inversion detection circuit Download PDF

Info

Publication number
JP2017041666A
JP2017041666A JP2015160404A JP2015160404A JP2017041666A JP 2017041666 A JP2017041666 A JP 2017041666A JP 2015160404 A JP2015160404 A JP 2015160404A JP 2015160404 A JP2015160404 A JP 2015160404A JP 2017041666 A JP2017041666 A JP 2017041666A
Authority
JP
Japan
Prior art keywords
unit
component
lane
pattern
inversion detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015160404A
Other languages
Japanese (ja)
Other versions
JP6209189B2 (en
Inventor
光輝 吉田
Mitsuteru Yoshida
光輝 吉田
健治 川合
Kenji Kawai
健治 川合
悦史 山崎
Etsushi Yamazaki
悦史 山崎
寛之 鵜澤
Hiroyuki Uzawa
寛之 鵜澤
英一 細谷
Hidekazu Hosoya
英一 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015160404A priority Critical patent/JP6209189B2/en
Publication of JP2017041666A publication Critical patent/JP2017041666A/en
Application granted granted Critical
Publication of JP6209189B2 publication Critical patent/JP6209189B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a phase inversion detection circuit which can detect, in a reception system, whether the I component and the Q component of an optical signal in a transmission system are coincident with the I component and the Q component of an optical signal in the reception system.SOLUTION: The phase inversion detection circuit includes: a decision unit which executes hard decision to complex data; a determination unit which determines a first pattern which is a pattern based on the result of the hard decision in this time and the result of the hard decision in the previous time; a collation unit which collates the preset second pattern with the first pattern, to decide whether or not the preset second pattern is coincident with the first pattern; and an inversion detection unit which detects whether an in-phase component and an orthogonal component in the phase of the complex data are inverted, based on the result of the collation by the collation unit.SELECTED DRAWING: Figure 1

Description

本発明は、位相反転検出回路に関する。   The present invention relates to a phase inversion detection circuit.

基幹系の光伝送システムでは、クライアント信号を経済的に収容し、大容量の情報を高速に伝送することが求められている。周波数の利用効率を向上させる観点から、コヒーレント検波とデジタル信号処理とを組み合わせたデジタルコヒーレント伝送方式が検討されている。デジタルコヒーレント伝送方式を用いた波長多重伝送によって、大容量の情報を高速に転送することが期待されている。   The backbone optical transmission system is required to accommodate client signals economically and transmit a large amount of information at high speed. From the viewpoint of improving frequency utilization efficiency, a digital coherent transmission method combining coherent detection and digital signal processing has been studied. It is expected to transfer a large amount of information at high speed by wavelength division multiplexing using a digital coherent transmission method.

デジタルコヒーレント伝送方式では、受信システムに受信された光信号の同相成分(以下、「I成分」という。)と直交成分(以下、「Q成分」という。)とは、受信された光信号と局発光とがミキシングされるコヒーレント検波によって検出される。デジタルコヒーレント伝送方式では、受信システムは、検出されたI成分及びQ成分に基づくデジタル信号処理によって、送信システムと受信システムと光ファイバ伝送路とに生じた波形劣化(例えば、波長分散)を補償する(非特許文献1参照)。   In the digital coherent transmission method, the in-phase component (hereinafter referred to as “I component”) and the quadrature component (hereinafter referred to as “Q component”) of the optical signal received by the receiving system are the same as the received optical signal and the station. It is detected by coherent detection in which luminescence is mixed. In the digital coherent transmission method, the reception system compensates for waveform degradation (for example, chromatic dispersion) that occurs in the transmission system, the reception system, and the optical fiber transmission line by digital signal processing based on the detected I component and Q component. (Refer nonpatent literature 1).

「光通信ネットワークの大容量化に向けたディジタルコヒーレント信号処理技術の研究開発」,電子情報通信学会誌 Vol.95, No.12, 2012."Research and development of digital coherent signal processing technology for large capacity optical communication network", IEICE Vol.95, No.12, 2012.

受信システムは、送信システムが送信した光信号のI成分を、光信号のQ成分として受信してしまう場合がある。すなわち、受信システムは、送信システムが送信した光信号のQ成分を、光信号のI成分として受信してしまう場合がある。   The receiving system may receive the I component of the optical signal transmitted by the transmission system as the Q component of the optical signal. That is, the reception system may receive the Q component of the optical signal transmitted by the transmission system as the I component of the optical signal.

受信システムは、送信システムにおける光信号のI成分及びQ成分と受信システムにおける光信号のI成分及びQ成分とが入れ替わっている場合、送信システムとの同期を確立することができない。したがって、受信システムは、送信システムにおける光信号のI成分及びQ成分と、受信システムにおける光信号のI成分及びQ成分とが一致しているか否かを検出する必要がある。   The reception system cannot establish synchronization with the transmission system when the I component and Q component of the optical signal in the transmission system and the I component and Q component of the optical signal in the reception system are interchanged. Therefore, the reception system needs to detect whether or not the I component and Q component of the optical signal in the transmission system match the I component and Q component of the optical signal in the reception system.

しかしながら、従来の受信システムは、送信システムにおける光信号のI成分及びQ成分と受信システムにおける光信号のI成分及びQ成分とが一致しているか否かを、受信システムにおいて検出することができないという問題がある。   However, the conventional receiving system cannot detect in the receiving system whether or not the I component and Q component of the optical signal in the transmission system and the I component and Q component of the optical signal in the receiving system match. There's a problem.

上記事情に鑑み、本発明は、送信システムにおける光信号のI成分及びQ成分と受信システムにおける光信号のI成分及びQ成分とが一致しているか否かを、受信システムにおいて検出することが可能である位相反転検出回路を提供することを目的としている。   In view of the above circumstances, the present invention can detect whether the I component and Q component of the optical signal in the transmission system and the I component and Q component of the optical signal in the reception system coincide with each other in the reception system. An object of the present invention is to provide a phase inversion detection circuit.

本発明の一態様は、複素データに対して硬判定を実行する判定部と、前記硬判定の今回の結果と前記硬判定の前回の結果とに基づくパタンである第1パタンを決定する決定部と、予め定められた第2パタンと前記第1パタンとを照合し、前記第2パタンと前記第1パタンとが一致しているか否かを判定する照合部と、前記複素データの位相における同相成分と直交成分とが反転しているか否かを、前記照合部による照合の結果に基づいて検出する反転検出部と、を備える位相反転検出回路である。   One aspect of the present invention is a determination unit that performs a hard decision on complex data, and a determination unit that determines a first pattern that is a pattern based on the current result of the hard decision and the previous result of the hard decision. A collation unit that collates a predetermined second pattern with the first pattern and determines whether or not the second pattern and the first pattern match, and in-phase in the phase of the complex data A phase inversion detection circuit comprising: an inversion detection unit that detects whether a component and a quadrature component are inverted based on a result of collation by the collation unit.

本発明の一態様は、上記の位相反転検出回路であって、前記同相成分と前記直交成分とが反転している場合、前記同相成分と前記直交成分とを入れ替える入替部を更に備える。   One aspect of the present invention is the above-described phase inversion detection circuit, further including a replacement unit that replaces the in-phase component and the quadrature component when the in-phase component and the quadrature component are inverted.

本発明の一態様は、上記の位相反転検出回路であって、前記第2パタンは、前記同相成分と前記直交成分とが反転している場合における前記第1パタンと等しい。   One aspect of the present invention is the phase inversion detection circuit described above, wherein the second pattern is equal to the first pattern in the case where the in-phase component and the quadrature component are inverted.

本発明により、送信システムにおける光信号のI成分及びQ成分と受信システムにおける光信号のI成分及びQ成分とが一致しているか否かを、受信システムにおいて検出することが可能となる。   According to the present invention, it is possible to detect in the receiving system whether or not the I component and Q component of the optical signal in the transmission system match the I component and Q component of the optical signal in the reception system.

実施形態における、光伝送システムの構成の例を示す図である。It is a figure which shows the example of a structure of the optical transmission system in embodiment. 実施形態における、既知信号及び符号化データの例を示す図である。It is a figure which shows the example of a known signal and encoded data in embodiment. 実施形態における、信号処理部の構成の例を示す図である。It is a figure which shows the example of a structure of the signal processing part in embodiment. 実施形態における、フレーム同期部の構成の例を示す図である。It is a figure which shows the example of a structure of the frame synchronization part in embodiment. 実施形態における、レーンXIの複素データ及びレーンXQの複素データが4値位相変調される場合について判定部の動作の例を示す図である。It is a figure which shows the example of operation | movement of a determination part about the case where the complex data of lane XI and the complex data of lane XQ are 4 phase-modulated in embodiment.

本発明の実施形態について、図面を参照して詳細に説明する。
(第1の実施形態)
図1は、光伝送システム1の構成の例を示す図である。光伝送システム1は、送信システム2と、伝送路3と、受信システム4とを備える。送信システム2(送信機)は、DSP20(Digital Signal Processor)を備える。DSP20は、信号処理部21を備える。送信システム2は、変換部22を更に備える。伝送路3は、光ファイバを備える。伝送路3は、光増幅器、波長選択スイッチを更に備えてもよい。受信システム4(受信機)は、変換部40と、DSP41とを備える。DSP41は、信号処理部42を備える。
Embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram illustrating an example of the configuration of the optical transmission system 1. The optical transmission system 1 includes a transmission system 2, a transmission path 3, and a reception system 4. The transmission system 2 (transmitter) includes a DSP 20 (Digital Signal Processor). The DSP 20 includes a signal processing unit 21. The transmission system 2 further includes a conversion unit 22. The transmission line 3 includes an optical fiber. The transmission line 3 may further include an optical amplifier and a wavelength selective switch. The reception system 4 (receiver) includes a conversion unit 40 and a DSP 41. The DSP 41 includes a signal processing unit 42.

送信システム2のDSP20及び変換部22の一部または全部は、例えば、CPU(Central Processing Unit)等のプロセッサが、メモリに記憶されたプログラムを実行することにより機能するソフトウェア機能部である。また、これらの機能部のうち一部または全部は、LSI(Large Scale Integration)やASIC(Application Specific Integrated Circuit)等のハードウェア機能部(回路)であってもよい。受信システム4の変換部40及びDSP41についても同様である。   Part or all of the DSP 20 and the conversion unit 22 of the transmission system 2 are software function units that function when a processor such as a CPU (Central Processing Unit) executes a program stored in a memory. Also, some or all of these functional units may be hardware functional units (circuits) such as LSI (Large Scale Integration) and ASIC (Application Specific Integrated Circuit). The same applies to the conversion unit 40 and the DSP 41 of the reception system 4.

送信システム2は、記憶部を備えてもよい。記憶部は、例えば、ROM(Read Only Memory)、フラッシュメモリ、HDD(Hard Disk Drive)などの不揮発性の記憶媒体(非一時的な記録媒体)を有する。記憶部は、例えば、RAM(Random Access Memory)やレジスタなどの揮発性の記憶媒体を有していてもよい。記憶部は、例えば、ソフトウェア機能部を機能させるためのプログラムを記憶してもよい。記憶部は、例えば、ビットのパタンを記憶してもよい。受信システム4についても同様である。   The transmission system 2 may include a storage unit. The storage unit includes, for example, a nonvolatile storage medium (non-temporary recording medium) such as a ROM (Read Only Memory), a flash memory, and an HDD (Hard Disk Drive). The storage unit may include a volatile storage medium such as a RAM (Random Access Memory) or a register, for example. For example, the storage unit may store a program for causing the software function unit to function. For example, the storage unit may store a bit pattern. The same applies to the reception system 4.

信号処理部21は、データを含むクライアント信号を取得する。信号処理部21は、取得したクライアント信号に含まれているデータを、前方誤り訂正に基づいて符号化する。なお、信号処理部21は、符号化されたデータを取得してもよい。   The signal processing unit 21 acquires a client signal including data. The signal processing unit 21 encodes data included in the acquired client signal based on forward error correction. Note that the signal processing unit 21 may obtain encoded data.

図2は、既知信号及び符号化データの例を示す図である。信号処理部21は、信号処理部21は、符号化されたデータ(符号化データ)に既知信号を付与する。符号化されたデータと既知信号とは、フレームを構成する。既知信号は、フレームの先頭に付与される。   FIG. 2 is a diagram illustrating an example of a known signal and encoded data. The signal processing unit 21 gives a known signal to the encoded data (encoded data). The encoded data and the known signal constitute a frame. The known signal is given to the head of the frame.

信号処理部21は、符号化されたデータを、複素電界を表す情報(複素データ)にマッピングする。信号処理部21は、マッピングされたデータにフィルタリング処理を施す。信号処理部21は、マッピングされた信号に応じたアナログの電気信号を、変換部22に出力する。   The signal processing unit 21 maps the encoded data to information (complex data) representing a complex electric field. The signal processing unit 21 performs a filtering process on the mapped data. The signal processing unit 21 outputs an analog electrical signal corresponding to the mapped signal to the conversion unit 22.

変換部22は、マッピングされた信号に応じたアナログの電気信号に、光変換処理を施す。変換部22は、例えば、ドライバ及び変調器を有する。変換部22は、マッピングされた信号に応じた光による信号(以下、「光信号」という。)を、伝送路3を介して受信システム4に送信する。   The converter 22 performs an optical conversion process on the analog electrical signal corresponding to the mapped signal. The conversion unit 22 includes, for example, a driver and a modulator. The converter 22 transmits a light signal (hereinafter referred to as “optical signal”) according to the mapped signal to the receiving system 4 via the transmission path 3.

変換部40は、伝送路3を介して、光信号を取得する。変換部40は、受信された光信号と局発光とをミキシングして、光信号をアナログの電気信号に変換する。すなわち、変換部40は、光信号をコヒーレント受信する。変換部40は、例えば、偏波多重90度ハイブリッド又はフォトディテクタ(PD)を備える。   The conversion unit 40 acquires an optical signal via the transmission path 3. The conversion unit 40 mixes the received optical signal and local light and converts the optical signal into an analog electrical signal. That is, the conversion unit 40 receives the optical signal coherently. The conversion unit 40 includes, for example, a polarization multiplexing 90-degree hybrid or a photodetector (PD).

信号処理部42は、光信号に応じたアナログの電気信号を取得する。信号処理部42は、光信号に応じたアナログの電気信号に信号処理を施すことによってデータを得る。信号処理部42は、例えば、データの誤りを訂正する処理(波長分散補償)を実行する。信号処理部42は、光信号に応じたデジタルのデータを送信する。なお、信号処理部42は、光信号に応じたデジタルの電気信号を取得してもよい。   The signal processing unit 42 acquires an analog electrical signal corresponding to the optical signal. The signal processing unit 42 obtains data by performing signal processing on an analog electrical signal corresponding to the optical signal. The signal processing unit 42 executes, for example, processing for correcting data errors (chromatic dispersion compensation). The signal processing unit 42 transmits digital data corresponding to the optical signal. The signal processing unit 42 may acquire a digital electric signal corresponding to the optical signal.

図3は、信号処理部42の構成の例を示す図である。信号処理部42は、波形等化処理部421と、フレーム同期部422と、復号部423とを備える。波形等化処理部421は、光信号に応じたデジタルの電気信号を、複数の通信路(レーン)を介して変換部40から取得する。図3では、波形等化処理部421は、レーンHI、レーンHQ、レーンVI及びレーンVQを介して、変換部40から電気信号を取得する。波形等化処理部421は、伝送路3で光信号に生じた波長分散や偏波モード分散を、波形等化処理によって補償する。波形等化処理部421は、レーンXI、レーンXQ、レーンYI及びレーンYQを介して、波形等化された複素データをフレーム同期部422に送信する。   FIG. 3 is a diagram illustrating an example of the configuration of the signal processing unit 42. The signal processing unit 42 includes a waveform equalization processing unit 421, a frame synchronization unit 422, and a decoding unit 423. The waveform equalization processing unit 421 acquires a digital electrical signal corresponding to the optical signal from the conversion unit 40 via a plurality of communication paths (lanes). In FIG. 3, the waveform equalization processing unit 421 acquires an electrical signal from the conversion unit 40 via the lane HI, the lane HQ, the lane VI, and the lane VQ. The waveform equalization processing unit 421 compensates chromatic dispersion and polarization mode dispersion generated in the optical signal in the transmission path 3 by waveform equalization processing. The waveform equalization processing unit 421 transmits the waveform-equalized complex data to the frame synchronization unit 422 via the lane XI, the lane XQ, the lane YI, and the lane YQ.

フレーム同期部422は、複数の系列の複素データを、波形等化処理部421から取得する。すなわち、フレーム同期部422は、レーンXI、レーンXQ、レーンYI及びレーンYQを介して、波形等化された複素データを波形等化処理部421から取得する。フレーム同期部422は、フレームの先頭の位置を表す情報(以下、「フレーム位置情報」という。)を、復号部423に送信する。   The frame synchronization unit 422 acquires a plurality of series of complex data from the waveform equalization processing unit 421. That is, the frame synchronization unit 422 acquires the waveform equalized complex data from the waveform equalization processing unit 421 via the lane XI, the lane XQ, the lane YI, and the lane YQ. The frame synchronization unit 422 transmits information representing the position of the head of the frame (hereinafter referred to as “frame position information”) to the decoding unit 423.

フレーム同期部422は、フレームにおけるレーンXIのデータの位置を検出する。フレーム同期部422は、フレームにおけるレーンXQのデータの位置を検出する。フレーム同期部422は、フレームにおけるレーンYIのデータの位置を検出する。フレーム同期部422は、フレームにおけるレーンYQのデータの位置を検出する。フレーム同期部422は、レーンXIのデータと、レーンXQのデータと、レーンYIのデータと、レーンYQのデータとを、フレームにおける位置の順に並べ替える。フレーム同期部422は、レーンXI’のデータと、レーンXQ’のデータと、レーンYI’のデータと、レーンYQ’のデータとを、データの並べ替えの結果として復号部423に送信する。   The frame synchronization unit 422 detects the data position of the lane XI in the frame. The frame synchronization unit 422 detects the data position of the lane XQ in the frame. The frame synchronization unit 422 detects the data position of the lane YI in the frame. The frame synchronization unit 422 detects the data position of the lane YQ in the frame. The frame synchronization unit 422 rearranges the lane XI data, the lane XQ data, the lane YI data, and the lane YQ data in the order of positions in the frame. The frame synchronization unit 422 transmits the data of the lane XI ′, the data of the lane XQ ′, the data of the lane YI ′, and the data of the lane YQ ′ to the decoding unit 423 as a result of the data rearrangement.

復号部423は、フレーム位置情報をフレーム同期部422から取得する。復号部423は、レーンXI’のデータと、レーンXQ’のデータと、レーンYI’のデータと、レーンYQ’のデータとを、レーンごとにフレーム同期部422から取得する。復号部423は、レーンXI’のデータと、レーンXQ’のデータと、レーンYI’のデータと、レーンYQ’のデータとを、誤り訂正符号に基づいて復号する。復号部423は、誤り訂正符号に基づいてビット誤りが訂正された復号データを送信する。   The decoding unit 423 acquires frame position information from the frame synchronization unit 422. The decoding unit 423 acquires the data of the lane XI ′, the data of the lane XQ ′, the data of the lane YI ′, and the data of the lane YQ ′ from the frame synchronization unit 422 for each lane. The decoding unit 423 decodes the data on the lane XI ′, the data on the lane XQ ′, the data on the lane YI ′, and the data on the lane YQ ′ based on the error correction code. The decoding unit 423 transmits decoded data in which the bit error is corrected based on the error correction code.

フレーム同期部422の構成の例を説明する。
図4は、フレーム同期部422の構成の例を示す図である。フレーム同期部422は、位相反転検出部424−1と、位相反転検出部424−2とを備える。位相反転検出部424−1と位相反転検出部424−2とは、独立して動作する。以下、位相反転検出部424−1と位相反転検出部424−2とに共通する事項については、符号の一部を省略して、「位相反転検出部424」と表記する。位相反転検出部424−1と位相反転検出部424−2とに共通する事項については、位相反転検出部424の各部についても同様に、符号の一部を省略して表記する。
An example of the configuration of the frame synchronization unit 422 will be described.
FIG. 4 is a diagram illustrating an example of the configuration of the frame synchronization unit 422. The frame synchronization unit 422 includes a phase inversion detection unit 424-1 and a phase inversion detection unit 424-2. The phase inversion detection unit 424-1 and the phase inversion detection unit 424-2 operate independently. Hereinafter, the matters common to the phase inversion detection unit 424-1 and the phase inversion detection unit 424-2 are referred to as “phase inversion detection unit 424” while omitting a part of the reference numerals. The matters common to the phase inversion detection unit 424-1 and the phase inversion detection unit 424-2 are also expressed by omitting a part of the reference numerals for each part of the phase inversion detection unit 424.

位相反転検出部424は、判定部425(硬判定部)と、演算部426(決定部)と、非反転パタン部427と、反転パタン部428と、照合部429(パタン照合部)と、反転検出部430と、入替部431(IQ入替部)とを備える。   The phase inversion detection unit 424 includes a determination unit 425 (hard determination unit), a calculation unit 426 (determination unit), a non-inversion pattern unit 427, an inversion pattern unit 428, a collation unit 429 (pattern collation unit), and an inversion. A detection unit 430 and a replacement unit 431 (IQ replacement unit) are provided.

判定部425と、演算部426と、照合部429と、反転検出部430と、入替部431との一部または全部は、例えば、CPU等のプロセッサが、メモリに記憶されたプログラムを実行することにより機能するソフトウェア機能部である。また、これらの機能部のうち一部または全部は、LSIやASIC等のハードウェア機能部(回路)であってもよい。   A part or all of the determination unit 425, the calculation unit 426, the collation unit 429, the inversion detection unit 430, and the replacement unit 431 is executed by, for example, a processor such as a CPU executing a program stored in the memory. This is a software function unit that functions according to the above. Some or all of these functional units may be hardware functional units (circuits) such as an LSI or an ASIC.

非反転パタン部427と、反転パタン部428とは、例えば、ROM、フラッシュメモリ、HDDなどの不揮発性の記憶媒体(非一時的な記録媒体)を有する。非反転パタン部427と、反転パタン部428とは、例えば、RAMやレジスタなどの揮発性の記憶媒体を有していてもよい。   The non-inversion pattern unit 427 and the inversion pattern unit 428 include, for example, a nonvolatile storage medium (non-temporary recording medium) such as a ROM, a flash memory, or an HDD. The non-inversion pattern unit 427 and the inversion pattern unit 428 may include, for example, a volatile storage medium such as a RAM or a register.

判定部425は、複数の系列の複素データを、波形等化処理部421から取得する。例えば、判定部425−1は、レーンXIのデータとレーンXQのデータとを取得する。判定部425−1は、レーンXIのデータと閾値とを比較する硬判定処理を実行する。判定部425−1は、硬判定処理の結果に基づいて、レーンXIのデータを1ビットの値に変換する。判定部425−1は、レーンXQのデータと閾値とを比較する硬判定処理を実行する。判定部425−1は、硬判定処理の結果に基づいて、レーンXQのデータを1ビットの値に変換する。   The determination unit 425 acquires a plurality of series of complex data from the waveform equalization processing unit 421. For example, the determination unit 425-1 acquires lane XI data and lane XQ data. The determination unit 425-1 performs a hard determination process that compares the data of the lane XI with a threshold value. The determination unit 425-1 converts the data of the lane XI into a 1-bit value based on the result of the hard determination process. The determination unit 425-1 performs a hard determination process that compares the data of the lane XQ with a threshold value. The determination unit 425-1 converts the data of the lane XQ into a 1-bit value based on the result of the hard determination process.

図5は、レーンXIの複素データ及びレーンXQの複素データが4値位相変調される場合について判定部425の動作の例を示す図である。I軸は、I成分の軸である。Q軸は、Q成分の軸である。I軸及びQ軸は、各レーンのデータを識別するための線(識別線)である。以下、添字kは時刻を表す。判定部425は、各レーンの複素データに対して硬判定を実行する。   FIG. 5 is a diagram illustrating an example of the operation of the determination unit 425 when the complex data of the lane XI and the complex data of the lane XQ are subjected to four-level phase modulation. The I axis is the axis of the I component. The Q axis is the Q component axis. The I axis and the Q axis are lines (identification lines) for identifying the data of each lane. Hereinafter, the subscript k represents time. The determination unit 425 performs a hard determination on the complex data of each lane.

判定部425は、I成分及びQ成分の組(XI,XQ)がIQ平面の第1象限にある場合、時刻kにおけるレーンXIの値及びレーンXQの値の組(XI,XQ)を(0,0)と判定する。時刻kにおけるI成分及びQ成分の組(XI,XQ)がIQ平面の第2象限にある場合、時刻kにおけるレーンXIの値及びレーンXQの値の組(XI,XQ)=(1,0)と判定する。時刻kにおけるI成分及びQ成分の組(XI,XQ)がIQ平面の第3象限にある場合、時刻kにおけるレーンXIの値及びレーンXQの値の組(XI,XQ)=(1,1)と判定する。時刻kにおけるI成分及びQ成分の組(XI,XQ)がIQ平面の第4象限にある場合、時刻kにおけるレーンXIの値及びレーンXQの値の組(XI,XQ)=(0,1)と判定する。判定部425は、硬判定処理の結果として、レーンXIの1ビットの値とレーンXQの1ビットの値とを、演算部426−1に送信する。 When the set of the I component and the Q component (XI k , XQ k ) is in the first quadrant of the IQ plane, the determination unit 425 determines the set of the lane XI value and the lane XQ value (XI k , XQ k) at time k. ) Is determined as (0, 0). When the set of the I component and the Q component (XI k , XQ k ) at the time k is in the second quadrant of the IQ plane, the set of the values of the lane XI and the lane XQ (XI k , XQ k ) at the time k = It is determined that (1, 0). When the set of the I component and the Q component at time k (XI k , XQ k ) is in the third quadrant of the IQ plane, the set of the values of lane XI and lane XQ at time k (XI k , XQ k ) = It is determined that (1, 1). When the set of the I component and the Q component (XI k , XQ k ) at the time k is in the fourth quadrant of the IQ plane, the set of the values of the lane XI and the lane XQ at the time k (XI k , XQ k ) = It is determined that (0, 1). The determination unit 425 transmits the 1-bit value of the lane XI k and the 1-bit value of the lane XQ k to the calculation unit 426-1 as a result of the hard determination process.

演算部426−1は、時刻kに対して単位時間前の時刻(k−1)における硬判定の結果である(XIk−1,XQk−1)を保持している。演算部426−1は、差動演算を実行する。すなわち、演算部426−1は、(XI,XQ)と(XIk−1,XQk−1)とに基づく式(1)により定まる値aを決定する。演算部426−1は、(XI,XQ)と(XIk−1,XQk−1)とに基づく式(2)により定まる値bを決定する。 The calculation unit 426-1 holds (XI k−1 , XQ k−1 ) that is the result of the hard decision at the time (k−1) that is a unit time before the time k. The calculation unit 426-1 performs a differential calculation. That is, the calculation unit 426-1 determines the value a determined by the equation (1) based on (XI k , XQ k ) and (XI k−1 , XQ k−1 ). The calculation unit 426-1 determines a value b determined by Expression (2) based on (XI k , XQ k ) and (XI k−1 , XQ k−1 ).

Figure 2017041666
Figure 2017041666

Figure 2017041666
Figure 2017041666

式(1)及び式(2)における上線は、論理否定を示す。式(1)及び(2)における記号「・」は論理積を示す。   The upper line in Equation (1) and Equation (2) indicates logical negation. The symbol “•” in the expressions (1) and (2) indicates a logical product.

演算部426−1は、式(1)に基づく値を、レーンP1を介して照合部429−1に送信する。また、演算部426−1は、式(2)に基づく値を、レーンP2を介して照合部429−1に送信する。   Operation unit 426-1 transmits a value based on Equation (1) to matching unit 429-1 via lane P1. In addition, the calculation unit 426-1 transmits a value based on the expression (2) to the collation unit 429-1 via the lane P2.

受信システム4のI成分及びQ成分に対して送信システム2のI成分及びQ成分が反転していない場合、演算部426−1は、式(1)に基づく値aを、レーンP1を介して照合部429−1に送信する。また、演算部426−1は、式(2)に基づく値bを、レーンP2を介して照合部429−1に送信する。   When the I component and the Q component of the transmission system 2 are not inverted with respect to the I component and the Q component of the reception system 4, the arithmetic unit 426-1 sets the value a based on the formula (1) via the lane P1. It transmits to the collation part 429-1. In addition, the calculation unit 426-1 transmits the value b based on Expression (2) to the matching unit 429-1 via the lane P2.

式(1)と式(2)とでは、XIk−1とXQk−1とは入れ替わっていない。また、式(1)と式(2)とでは、XIとXQとが入れ替わっている。 In Formula (1) and Formula (2), XI k-1 and XQ k-1 are not interchanged. Further, in the equations (1) and (2), XI k and XQ k are interchanged.

したがって、受信システム4の光信号のI成分及びQ成分に対して送信システム2の光信号のI成分及びQ成分が反転している場合には、演算部426−1は、式(1)に基づく値bを、レーンP1を介して照合部429−1に送信する。また、演算部426−1は、式(2)に基づく値aを、レーンP2を介して照合部429−1に送信する。   Therefore, when the I component and the Q component of the optical signal of the transmission system 2 are inverted with respect to the I component and the Q component of the optical signal of the reception system 4, the arithmetic unit 426-1 calculates the equation (1). The base value b is transmitted to the collation unit 429-1 via the lane P1. In addition, the calculation unit 426-1 transmits the value a based on Expression (2) to the matching unit 429-1 via the lane P2.

非反転パタン部427−1は、光信号となるフレームに送信システム2によって挿入された既知信号の値を、照合部429−1に送信する。反転パタン部428−1は、送信システム2によってフレームに挿入された既知信号のI成分とQ成分とが反転したパタンの値を、照合部429−1に送信する。   The non-inversion pattern unit 427-1 transmits the value of the known signal inserted by the transmission system 2 into the frame that is an optical signal to the collation unit 429-1. The inversion pattern unit 428-1 transmits the pattern value obtained by inverting the I component and Q component of the known signal inserted into the frame by the transmission system 2 to the collation unit 429-1.

照合部429−1は、レーンP1の値とレーンP2の値との組(P1,P2)が非反転パタン(a,b)であるか、又は、レーンP1の値とレーンP2の値との組(P1,P2)が反転パタン(b,a)であるかを照合する。これによって、照合部429−1は、受信システム4の光信号のI成分及びQ成分と送信システム2の光信号のI成分及びQ成分とが一致しているか否かを、判定することができる。照合部429−1は、一致しているか否かを表す判定結果を、反転検出部430−1に送信する。   The matching unit 429-1 determines whether the set (P1, P2) of the value of the lane P1 and the value of the lane P2 is the non-inverted pattern (a, b), or the value of the lane P1 and the value of the lane P2. It is verified whether the set (P1, P2) is an inversion pattern (b, a). Thereby, the collation unit 429-1 can determine whether or not the I component and Q component of the optical signal of the reception system 4 match the I component and Q component of the optical signal of the transmission system 2. . The collation unit 429-1 transmits a determination result indicating whether or not they match to the inversion detection unit 430-1.

照合部429−1は、予め記憶されている既知信号のパタンと取得されたフレームの既知信号との一致に基づいて、取得されたフレームの先頭を検出する。照合部429−1は、フレーム位置情報を反転検出部430−1に送信する。   The collation unit 429-1 detects the beginning of the acquired frame based on the match between the pattern of the known signal stored in advance and the known signal of the acquired frame. The collation unit 429-1 transmits the frame position information to the inversion detection unit 430-1.

反転検出部430−1は、受信システム4のI成分及びQ成分と送信システム2のI成分及びQ成分とが一致している場合、一致を表す情報を入替部431−1に送信する。また、反転検出部430−1は、受信システム4のI成分及びQ成分と送信システム2のI成分及びQ成分とが反転している場合、反転を表す情報を入替部431−1に送信する。   When the I component and Q component of the reception system 4 and the I component and Q component of the transmission system 2 match, the inversion detection unit 430-1 transmits information indicating the match to the replacement unit 431-1. Further, when the I component and Q component of the reception system 4 and the I component and Q component of the transmission system 2 are inverted, the inversion detection unit 430-1 transmits information indicating the inversion to the replacement unit 431-1. .

フレーム同期部422は、フレーム検出部432と、調整部433(レーン調整部)とを備える。反転検出部430−1は、フレーム位置情報をフレーム検出部432に送信する。   The frame synchronization unit 422 includes a frame detection unit 432 and an adjustment unit 433 (lane adjustment unit). The inversion detection unit 430-1 transmits the frame position information to the frame detection unit 432.

入替部431−1は、レーンXIの複素データ及びレーンXQの複素データの組(XI,XQ)を、波形等化処理部421から取得する。入替部431−1は、一致を表す情報を反転検出部430−1から取得した場合、レーンXIの複素データ及びレーンXQの複素データの組(XI,XQ)を、フレーム検出部432及び調整部433に送信する。 The replacement unit 431-1 acquires the complex data of the lane XI and the complex data set of the lane XQ (XI k , XQ k ) from the waveform equalization processing unit 421. When the replacement unit 431-1 acquires the information indicating the match from the inversion detection unit 430-1, the replacement unit 431-1 sets the complex data of the lane XI and the complex data of the lane XQ (XI k , XQ k ) as the frame detection unit 432 and The data is transmitted to the adjustment unit 433.

入替部431−1は、反転を表す情報を反転検出部430−1から取得した場合、波形等化処理部421から取得した複素データを入れ替える。すなわち、入替部431−1は、反転を表す情報を反転検出部430−1から取得した場合、レーンXIの複素データ及びレーンXQの複素データの組(XI,XQ)を入れ替えて、入れ替えられた結果である複素データの組(XQ,XI)を、フレーム検出部432及び調整部433に送信する。 When the replacement unit 431-1 acquires information indicating inversion from the inversion detection unit 430-1, the replacement unit 431-1 replaces the complex data acquired from the waveform equalization processing unit 421. That is, when the replacement unit 431-1 acquires information indicating inversion from the inversion detection unit 430-1, the replacement unit 431-1 replaces the complex data set of the lane XI and the complex data of the lane XQ (XI k , XQ k ). The set of complex data (XQ k , XI k ) that is the result is transmitted to the frame detection unit 432 and the adjustment unit 433.

位相反転検出部424−2は、レーンYIの複素データとレーンYQの複素データとに対して、位相反転検出部424−1と同様に動作する。   The phase inversion detection unit 424-2 operates on the complex data of the lane YI and the complex data of the lane YQ in the same manner as the phase inversion detection unit 424-1.

フレーム検出部432は、レーンXIの複素データ及びレーンXQの複素データのフレーム位置情報を、反転検出部430−1から取得する。フレーム検出部432は、レーンYIの複素データ及びレーンYQの複素データのフレーム位置情報を、反転検出部430−2から取得する。フレーム検出部432は、フレーム位置情報を復号部423に転送する。   The frame detection unit 432 acquires the frame position information of the complex data of the lane XI and the complex data of the lane XQ from the inversion detection unit 430-1. The frame detection unit 432 acquires the frame position information of the complex data of the lane YI and the complex data of the lane YQ from the inversion detection unit 430-2. The frame detection unit 432 transfers the frame position information to the decoding unit 423.

フレーム検出部432は、フレーム位置情報と、レーンXIの複素データと、レーンXQの複素データと、レーンYIの複素データと、レーンYQの複素データとに基づいて、各レーンについての同定処理を施す。すなわち、フレーム検出部432は、受信システム4のI成分及びQ成分と送信システム2のI成分及びQ成分とが一致するように、照合部429による照合の結果に基づいてレーン情報を調整部433に送信する。レーン情報は、レーンXI、レーンXQ、レーンYI又はレーンYQを識別するための情報である。フレーム検出部432は、レーン情報を調整部433に送信する。   The frame detection unit 432 performs identification processing for each lane based on the frame position information, the complex data of the lane XI, the complex data of the lane XQ, the complex data of the lane YI, and the complex data of the lane YQ. . That is, the frame detection unit 432 adjusts the lane information based on the collation result by the collation unit 429 so that the I component and Q component of the reception system 4 and the I component and Q component of the transmission system 2 match. Send to. The lane information is information for identifying the lane XI, the lane XQ, the lane YI, or the lane YQ. The frame detection unit 432 transmits the lane information to the adjustment unit 433.

調整部433は、レーンXIの値とレーンXQの値とレーンYIの値とレーンYQの値とを、レーン情報に基づいて並べ替える。調整部433は、レーンXI’の値とレーンXQ’の値とレーンYI’の値とレーンYQ’の値とを、並べ替えた結果として復号部423に送信する。   The adjustment unit 433 rearranges the value of the lane XI, the value of the lane XQ, the value of the lane YI, and the value of the lane YQ based on the lane information. The adjustment unit 433 transmits the value of the lane XI ′, the value of the lane XQ ′, the value of the lane YI ′, and the value of the lane YQ ′ to the decoding unit 423 as a rearranged result.

以上のように、実施形態の位相反転検出部424(位相反転検出回路)は、判定部425は、複素データに対して硬判定を実行する。演算部426(決定部)は、硬判定の今回(時刻k)の結果と硬判定の前回(時刻k−1)の結果とに基づくパタンである第1パタン(a,b)又は(b,a)を決定する。照合部429は、非反転パタン(a,b)又は反転パタン(b,a)と第1パタンとを照合する。照合部429は、非反転パタン(a,b)又は反転パタン(b,a)と第1パタンとが一致しているか否かを判定する。反転検出部430は、複素データの位相における同相成分(I成分)と直交成分(Q成分)とが反転しているか否かを、照合部429による照合の結果に基づいて検出する。   As described above, in the phase inversion detection unit 424 (phase inversion detection circuit) according to the embodiment, the determination unit 425 performs hard determination on complex data. The calculation unit 426 (determination unit) has a first pattern (a, b) or (b, b) that is a pattern based on the result of the current hard decision (time k) and the result of the previous hard decision (time k-1). a) is determined. The collation unit 429 collates the non-inverted pattern (a, b) or the inverted pattern (b, a) with the first pattern. The collation unit 429 determines whether or not the non-inverted pattern (a, b) or the inverted pattern (b, a) matches the first pattern. The inversion detection unit 430 detects whether or not the in-phase component (I component) and the quadrature component (Q component) in the phase of the complex data are inverted based on the result of collation by the collation unit 429.

これによって、実施形態の位相反転検出部424(位相反転検出回路)は、送信システム2における光信号のI成分及びQ成分と受信システム4における光信号のI成分及びQ成分とが一致しているか否かを、受信システム4において検出することが可能である。   Thereby, the phase inversion detection unit 424 (phase inversion detection circuit) of the embodiment checks whether the I component and Q component of the optical signal in the transmission system 2 match the I component and Q component of the optical signal in the reception system 4. It is possible to detect in the receiving system 4 whether or not.

入替部431は、I成分とQ成分とが反転している場合、I成分とQ成分とを入れ替える。また、反転パタン(b,a)は、I成分とQ成分とが反転している場合における第1パタン(b,a)と等しい。   The replacement unit 431 switches the I component and the Q component when the I component and the Q component are inverted. Further, the inversion pattern (b, a) is equal to the first pattern (b, a) when the I component and the Q component are inverted.

上述した実施形態における光伝送システム、位相反転検出回路、送信システム及び受信システムの少なくとも一部をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、FPGA(Field Programmable Gate Array)等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。   You may make it implement | achieve at least one part of the optical transmission system in the embodiment mentioned above, a phase inversion detection circuit, a transmission system, and a receiving system with a computer. In that case, a program for realizing this function may be recorded on a computer-readable recording medium, and the program recorded on this recording medium may be read into a computer system and executed. Here, the “computer system” includes an OS and hardware such as peripheral devices. The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. In this case, a volatile memory inside a computer system serving as a server or a client in that case may be included and a program held for a certain period of time. Further, the program may be a program for realizing a part of the above-described functions, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system. You may implement | achieve using programmable logic devices, such as FPGA (Field Programmable Gate Array).

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。   The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes designs and the like that do not depart from the gist of the present invention.

1…光伝送システム、2…送信システム、3…伝送路、4…受信システム、20…DSP、21…信号処理部、22…変換部、40…変換部、41…DSP、42…信号処理部、421…波形等化処理部、422…フレーム同期部、423…復号部、424…位相反転検出部、425…判定部、426…演算部、427…非反転パタン部、428…反転パタン部、429…照合部、430…反転検出部、431…入替部、432…フレーム検出部、433…調整部 DESCRIPTION OF SYMBOLS 1 ... Optical transmission system, 2 ... Transmission system, 3 ... Transmission path, 4 ... Reception system, 20 ... DSP, 21 ... Signal processing part, 22 ... Conversion part, 40 ... Conversion part, 41 ... DSP, 42 ... Signal processing part 421 ... Waveform equalization processing unit, 422 ... Frame synchronization unit, 423 ... Decoding unit, 424 ... Phase inversion detection unit, 425 ... Determination unit, 426 ... Calculation unit, 427 ... Non-inversion pattern unit, 428 ... Inversion pattern unit, 429 ... collation unit, 430 ... inversion detection unit, 431 ... replacement unit, 432 ... frame detection unit, 433 ... adjustment unit

Claims (3)

複素データに対して硬判定を実行する判定部と、
前記硬判定の今回の結果と前記硬判定の前回の結果とに基づくパタンである第1パタンを決定する決定部と、
予め定められた第2パタンと前記第1パタンとを照合し、前記第2パタンと前記第1パタンとが一致しているか否かを判定する照合部と、
前記複素データの位相における同相成分と直交成分とが反転しているか否かを、前記照合部による照合の結果に基づいて検出する反転検出部と、
を備える位相反転検出回路。
A determination unit that performs hard determination on complex data;
A determination unit that determines a first pattern that is a pattern based on the current result of the hard decision and the previous result of the hard decision;
A collation unit that collates a predetermined second pattern with the first pattern, and determines whether the second pattern and the first pattern match;
An inversion detection unit that detects whether or not the in-phase component and the quadrature component in the phase of the complex data are inverted based on the result of collation by the collation unit;
A phase inversion detection circuit comprising:
前記同相成分と前記直交成分とが反転している場合、前記同相成分と前記直交成分とを入れ替える入替部
を更に備える、請求項1に記載の位相反転検出回路。
The phase inversion detection circuit according to claim 1, further comprising: a replacement unit that replaces the in-phase component and the quadrature component when the in-phase component and the quadrature component are inverted.
前記第2パタンは、前記同相成分と前記直交成分とが反転している場合における前記第1パタンと等しい、請求項1又は請求項2に記載の位相反転検出回路。   3. The phase inversion detection circuit according to claim 1, wherein the second pattern is equal to the first pattern when the in-phase component and the quadrature component are inverted. 4.
JP2015160404A 2015-08-17 2015-08-17 Phase inversion detection circuit Active JP6209189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015160404A JP6209189B2 (en) 2015-08-17 2015-08-17 Phase inversion detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015160404A JP6209189B2 (en) 2015-08-17 2015-08-17 Phase inversion detection circuit

Publications (2)

Publication Number Publication Date
JP2017041666A true JP2017041666A (en) 2017-02-23
JP6209189B2 JP6209189B2 (en) 2017-10-04

Family

ID=58203578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015160404A Active JP6209189B2 (en) 2015-08-17 2015-08-17 Phase inversion detection circuit

Country Status (1)

Country Link
JP (1) JP6209189B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331235A (en) * 1986-07-25 1988-02-09 Hitachi Ltd Tdma frame synchronization system
JP2008011304A (en) * 2006-06-30 2008-01-17 Fujitsu Ltd Optical receiver
JP2008061173A (en) * 2006-09-04 2008-03-13 Fujitsu General Ltd Digital receiver
JP2008278173A (en) * 2007-04-27 2008-11-13 Sony Corp Demodulator and demodulation method
JP2009089194A (en) * 2007-10-01 2009-04-23 Fujitsu Ltd Optical transmissions system and optical transmission method
JP2010016655A (en) * 2008-07-03 2010-01-21 Fujitsu Ltd Communication apparatus and signal reception method
JP2013162220A (en) * 2012-02-02 2013-08-19 Sony Corp Demodulation device, demodulation method, and program
WO2014126132A1 (en) * 2013-02-13 2014-08-21 日本電信電話株式会社 Optical transmission system, phase compensation method, and optical reception device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331235A (en) * 1986-07-25 1988-02-09 Hitachi Ltd Tdma frame synchronization system
JP2008011304A (en) * 2006-06-30 2008-01-17 Fujitsu Ltd Optical receiver
JP2008061173A (en) * 2006-09-04 2008-03-13 Fujitsu General Ltd Digital receiver
JP2008278173A (en) * 2007-04-27 2008-11-13 Sony Corp Demodulator and demodulation method
JP2009089194A (en) * 2007-10-01 2009-04-23 Fujitsu Ltd Optical transmissions system and optical transmission method
JP2010016655A (en) * 2008-07-03 2010-01-21 Fujitsu Ltd Communication apparatus and signal reception method
JP2013162220A (en) * 2012-02-02 2013-08-19 Sony Corp Demodulation device, demodulation method, and program
WO2014126132A1 (en) * 2013-02-13 2014-08-21 日本電信電話株式会社 Optical transmission system, phase compensation method, and optical reception device

Also Published As

Publication number Publication date
JP6209189B2 (en) 2017-10-04

Similar Documents

Publication Publication Date Title
US9467164B2 (en) Apparatus and method for supporting polar code designs
US20200021307A1 (en) Apparatus and method for multilevel coding (mlc) with binary alphabet polar codes
US10355886B2 (en) FEC coding identification
EP3588883B1 (en) Signal shaping device, shaping termination device, signal shaping method, and optical transmission method
US9246510B2 (en) Apparatus and method for multilevel coding in communication systems
US11388268B1 (en) Network systems and methods for CXL standard
JP2019534655A (en) Coded modulation using amplitude and phase shift keying with a circular constellation for variable spectral efficiency
CN105122688B (en) Use the optical communication interface of quadrature amplitude modulation
JP6209189B2 (en) Phase inversion detection circuit
US10826615B2 (en) Optical transmission method and optical receiver apparatus for determining received symbols from a received electrical signal using an indication of a nonlinear impulse response of the direct detection and without performing equalization following the direct detection
US10778338B2 (en) Optical transmitter, optical receiver, and optical communication system
US11303359B2 (en) Communication system, optical transmitting apparatus, and optical receiving apparatus
WO2018171483A1 (en) Coherent optical device
KR20230042559A (en) Communication devices and methods for direct detection and photonics receiver
US20150341116A1 (en) Communication system for a nonlinear fiber channel
US10476632B2 (en) Device and method for transmitting frame in optical transmission system
EP3382908B1 (en) Method and apparatus for processing data with multiple rates
WO2016074194A1 (en) Data transmission method, device and system
CN114793144A (en) Signal encoding method, signal decoding method, signal encoding device, signal decoding device, electronic equipment, chip and storage medium
US9529766B1 (en) Determining cable connections in a multi-cable link
WO2018018477A1 (en) Optical transmission method, apparatus and system
JP2016144198A (en) Optical transmitter, optical receiver, optical transfer device, optical transfer system, optical transmission method, optical reception method and optical transfer method
Cao et al. Enhancing the Performance of an Optical High-Order QAM Communication Channel by Adding Correlated Data to Robust Neighboring Channels in a Heterogeneous Network
JP6103610B2 (en) QAM mapping apparatus and mapping method
JP2023177722A (en) Data processing device, transmission device, communication system, data processing method, and program

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170908

R150 Certificate of patent or registration of utility model

Ref document number: 6209189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150