JP2017032640A - Power source control device of electronic musical instrument - Google Patents

Power source control device of electronic musical instrument Download PDF

Info

Publication number
JP2017032640A
JP2017032640A JP2015149326A JP2015149326A JP2017032640A JP 2017032640 A JP2017032640 A JP 2017032640A JP 2015149326 A JP2015149326 A JP 2015149326A JP 2015149326 A JP2015149326 A JP 2015149326A JP 2017032640 A JP2017032640 A JP 2017032640A
Authority
JP
Japan
Prior art keywords
power supply
lid
signal
control unit
main control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015149326A
Other languages
Japanese (ja)
Inventor
崇浩 村井
Takahiro Murai
崇浩 村井
吉徳 古田
Yoshinori Furuta
吉徳 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roland Corp
Original Assignee
Roland Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roland Corp filed Critical Roland Corp
Priority to JP2015149326A priority Critical patent/JP2017032640A/en
Priority to EP16162869.8A priority patent/EP3125232A1/en
Publication of JP2017032640A publication Critical patent/JP2017032640A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00—Details of electrophonic musical instruments
    • G10H1/32—Constructional details
    • G10H1/34—Switch arrangements, e.g. keyboards or mechanical switches specially adapted for electrophonic musical instruments
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00—Details of electrophonic musical instruments
    • G10H1/18—Selecting circuits
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H2230/00—General physical, ergonomic or hardware implementation of electrophonic musical tools or instruments, e.g. shape or architecture
    • G10H2230/025—Computing or signal processing architecture features
    • G10H2230/035—Power management, i.e. specific power supply solutions for electrophonic musical instruments, e.g. auto power shut-off, energy saving designs, power conditioning, connector design, avoiding inconvenient wiring

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power source control circuit which can make favorably compatible an ON/OFF function for switching-on and switching-off a power source in conjunction with the opening/closing of a lid and a function for automatically switching-off the power source when not operated over a predetermined period.SOLUTION: A power source control circuit 41 switches-off a power supply to a main control part on the basis of a signal when a first state signal is outputted from a latch circuit 84 during the opening of a lid. On the other hand, the power source control circuit 41 switches-off the power supply to the main control part on the basis of a second signal when a second state signal is outputted from the latch circuit 84 in the case that the power supply to the main control part is switched-off. Even after the power supply to the main control part is switched-off in response to a non-operation over a predetermined time during the opening of the lid, a second state signal is outputted from the latch circuit 84 by operating a second switch 21, and the power supply to the main control part can be switched-on without performing the operation to close once the lid during the opening.SELECTED DRAWING: Figure 4

Description

本発明は、電子楽器の電源制御装置に関し、電子楽器の蓋の開閉動作に連動して電源をオン／オフする機能と、所定期間に亘って操作がされない場合に電源を自動的にオフする機能とを好適に両立させる電源制御装置に関する。   The present invention relates to a power supply control device for an electronic musical instrument, a function for turning on / off the power in conjunction with the opening / closing operation of the lid of the electronic musical instrument, and a function for automatically turning off the power when no operation is performed for a predetermined period of time. It is related with the power supply control apparatus which balances.

特許文献１には、鍵盤を覆う蓋（以下、「鍵盤蓋」と称す）の開閉動作に応じて電源をオンとオフとが切り替えられる電子鍵盤楽器が記載されている。   Patent Document 1 describes an electronic keyboard instrument that can be turned on and off in accordance with an opening / closing operation of a lid that covers a keyboard (hereinafter referred to as “keyboard lid”).

特許４９６２１４８号公報Japanese Patent No. 496148

特許文献１では、一定期間に亘り操作がされない場合に電源を自動的にオフする機能（以下、この機能を「自動電源オフ機能」と称す）は考慮されていない。鍵盤蓋の開閉動作で電源をオン／オフする電子楽器に、自動電源オフ機能を搭載した場合、鍵盤蓋の開放中に自動電源オフ機能による電源オフが生じたときには、電源を再度オンにするためには、開放中の鍵盤蓋を一旦閉じてから再度開く操作が必要となる。しかしながら、鍵盤蓋を閉じるという操作を行う分、手間がかかるとともに、操作としてスマートでない。   In Patent Document 1, a function of automatically turning off the power when the operation is not performed for a certain period (hereinafter, this function is referred to as “automatic power-off function”) is not considered. When an automatic power-off function is installed in an electronic musical instrument that is turned on and off by opening and closing the keyboard lid, when the power is turned off by the automatic power-off function while the keyboard lid is open, the power is turned on again. For this, it is necessary to close the opened keyboard lid once and then reopen it. However, it takes time and effort to close the keyboard lid, and the operation is not smart.

本発明は、上述した事情を解決するためになされたものであり、電子楽器の蓋の開閉動作に連動して電源をオン／オフする機能と、自動電源オフ機能とを好適に両立させる電源制御装置を提供することを目的としている。   The present invention has been made in order to solve the above-described circumstances, and is a power supply control that suitably balances the function of turning on / off the power in conjunction with the opening / closing operation of the lid of the electronic musical instrument and the automatic power-off function. The object is to provide a device.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

この目的を達成するために、請求項１記載の電源制御装置によれば、電力により動作する制御プロセッサを含む主制御部への電力供給がオフである場合、電源制御回路は、蓋が開放されたことに応じて第１スイッチから出力された信号に基づき主制御部への電力供給をオンにする。ラッチ回路は、主制御部への電力供給がオンである場合に、所定時間に亘って操作がされないことに応じて第３スイッチから出力された信号に基づき主制御部への電力供給がオフにされた場合、主制御部への電力供給をオフにするための第１状態の信号を保持する。その一方で、ラッチ回路は、第２スイッチが操作されたことで、当該第２スイッチから主制御部への電力供給をオンにするための信号が出力された場合には、第１状態の信号に換えて、主制御部への電力供給をオンにするための第２状態の信号を保持する。   In order to achieve this object, according to the power supply control device of the first aspect, when the power supply to the main control unit including the control processor operated by electric power is OFF, the power supply control circuit has the lid opened. In response to this, the power supply to the main control unit is turned on based on the signal output from the first switch. When the power supply to the main control unit is on, the latch circuit turns off the power supply to the main control unit based on a signal output from the third switch in response to no operation for a predetermined time. If so, the first state signal for turning off the power supply to the main control unit is held. On the other hand, when a signal for turning on the power supply from the second switch to the main control unit is output as a result of the second switch being operated, the latch circuit is a signal in the first state. Instead, the second state signal for turning on the power supply to the main control unit is held.

電源制御回路は、蓋の開放中に、ラッチ回路から第１状態の信号が出力された場合には、当該第１状態の信号に基づいて、主制御部への電力供給をオフにする。その一方で、電源制御回路は、主制御部への電力供給がオフである場合に、ラッチ回路から第２状態の信号が出力された場合、当該第２状態の信号に基づいて、主制御部への電力供給をオンにする。   When the first state signal is output from the latch circuit while the lid is opened, the power supply control circuit turns off the power supply to the main control unit based on the first state signal. On the other hand, when the power supply to the main control unit is off and the second state signal is output from the latch circuit when the power supply to the main control unit is off, the power control circuit is based on the second state signal. Turn on the power supply to.

よって、蓋の開放中に、所定時間に亘って操作がされないことに応じて主制御部への電力供給がオフにされた後も、第２スイッチを操作することでラッチ回路から第２状態の信号が出力されるので、開放中の蓋を一旦閉鎖させる操作を行うことなく、主制御部への電力供給をオンにすることができる。これにより、電子楽器の蓋の開閉動作に連動して電源をオン／オフする機能と、自動電源オフ機能とを好適に両立させることができる。   Therefore, even after the power supply to the main control unit is turned off in response to the operation not being performed for a predetermined time while the lid is opened, the second state is changed from the latch circuit by operating the second switch. Since the signal is output, it is possible to turn on the power supply to the main control unit without performing an operation of once closing the opened lid. Thereby, the function of turning on / off the power in conjunction with the opening / closing operation of the lid of the electronic musical instrument and the automatic power-off function can be preferably made compatible.

請求項２記載の電源制御装置によれば、請求項１が奏する効果に加え、次の効果を奏する。制御プロセッサは、主制御部への電力供給がオンである状態での蓋の閉鎖または第２スイッチの操作に応じて第１スイッチまたは第２スイッチから主制御部への電力供給をオフにするための信号が出力された場合に、主制御部への電力供給をオフにするための信号の出力を、主制御部が有する揮発性のメモリの内容を、当該主制御部が有する不揮発性のメモリに記憶するための期間だけ遅延させる遅延処理を実行する。そして、電源制御回路は、制御プロセッサから主制御部への電力供給をオフにするための信号が出力されたことに応じて、主制御部への電力供給をオフにする。よって、第１スイッチまたは第２スイッチから信号が出力されたことに応じて主制御部への電力供給が即座にオフにされて揮発性メモリに記憶されている内容が失われることを防止できる。   According to the power supply control device of the second aspect, in addition to the effect of the first aspect, the following effect is achieved. The control processor turns off the power supply from the first switch or the second switch to the main control unit in response to closing the lid or operating the second switch while the power supply to the main control unit is on. Output of a signal for turning off the power supply to the main control unit, the contents of the volatile memory included in the main control unit, and the nonvolatile memory included in the main control unit Delay processing for delaying only the period for storing data is executed. The power supply control circuit turns off the power supply to the main control unit in response to the output of a signal for turning off the power supply from the control processor to the main control unit. Therefore, it is possible to prevent the contents stored in the volatile memory from being lost due to the power supply to the main control unit being immediately turned off in response to the signal output from the first switch or the second switch.

請求項３記載の電源制御装置によれば、請求項２が奏する効果に加え、次の効果を奏する。制御プロセッサは、遅延処理が実行される間、主制御部への電力供給のオフを無効化する信号を出力する第１の出力処理を実行する。第１の無効回路は、蓋が閉鎖されたことに応じて第１スイッチから出力された、主制御部への電力供給をオフにするための信号を、第１の出力処理により信号が出力されている間に亘って無効化する。よって、蓋が閉鎖されてから、主制御部への電力供給がオフされるまでの時期を、遅延期間の分だけ遅らせることができる。これにより、第１スイッチから信号が出力されたことに応じて主制御部への電力供給が即座にオフにされて揮発性メモリに記憶されている内容が失われることを防止できる。   According to the power supply control device of the third aspect, in addition to the effect produced by the second aspect, the following effect is produced. The control processor executes a first output process for outputting a signal for invalidating the power supply to the main control unit while the delay process is executed. The first invalid circuit outputs a signal output from the first switch in response to the closure of the lid for turning off the power supply to the main control unit by the first output processing. Invalidate for a while. Therefore, the time from when the lid is closed until the power supply to the main control unit is turned off can be delayed by the delay period. Accordingly, it is possible to prevent the content stored in the volatile memory from being lost due to the power supply to the main control unit being immediately turned off in response to the output of the signal from the first switch.

請求項４記載の電源制御装置によれば、請求項２または３が奏する効果に加え、次の効果を奏する。制御プロセッサは、主制御部への電力供給がオンである状態での第２スイッチの操作に応じて第２スイッチから主制御部への電力供給をオフにするための信号が出力された場合、遅延処理の実行後に、主制御部への電力供給をオフにするための信号をラッチ回路に出力する第２の出力処理を実行する。よって、第２スイッチが操作されてから、ラッチ回路から第１状態の信号が出力されて主制御部への電力供給がオフにされるまでの時期を、遅延期間の分だけ遅らせることができる。これにより、第２スイッチから信号が出力されたことに応じて主制御部への電力供給が即座にオフにされて揮発性メモリに記憶されている内容が失われることを防止できる。   According to the power supply control device of the fourth aspect, in addition to the effect of the second or third aspect, the following effect can be obtained. When the control processor outputs a signal for turning off the power supply from the second switch to the main control unit in response to the operation of the second switch in a state where the power supply to the main control unit is on, After execution of the delay process, a second output process for outputting a signal for turning off the power supply to the main control unit to the latch circuit is executed. Therefore, the time from when the second switch is operated until the first state signal is output from the latch circuit until the power supply to the main control unit is turned off can be delayed by the delay period. Accordingly, it is possible to prevent the power supply to the main control unit from being immediately turned off in response to the output of the signal from the second switch and losing the contents stored in the volatile memory.

請求項５記載の電源制御装置によれば、請求項１から４のいずれかが奏する効果に加え、次の効果を奏する。第２スイッチは、蓋が閉鎖された状態で当該蓋によって覆われ、当該蓋が開放された状態で露出するスイッチである。第２の無効回路は、蓋が閉鎖されている場合に、第２スイッチが操作されたことで当該第２スイッチからから出力された信号を無効化する。よって、蓋が閉じられている状態において、第２スイッチが意図せずに操作された状況が生じたとしても、それによって主制御部への電力供給がオンになることを防止できる。   According to the power supply control device of the fifth aspect, in addition to the effect produced by any one of the first to fourth aspects, the following effect is produced. The second switch is a switch that is covered with the lid when the lid is closed and exposed when the lid is opened. The second invalidation circuit invalidates the signal output from the second switch when the second switch is operated when the lid is closed. Therefore, even when a situation occurs in which the second switch is operated unintentionally in a state where the lid is closed, it is possible to prevent the power supply to the main control unit from being turned on.

請求項６記載の電源制御装置によれば、請求項１から５のいずれかが奏する効果に加え、次の効果を奏する。第２スイッチは、アンラッチ型のスイッチであるので、蓋の開放中に、所定時間に亘って操作がされないことに応じて主制御部への電力供給がオフになった場合に、第２スイッチを一回操作してオフの状態に戻した後に、再度オンの状態となるよう操作する必要がない。よって、電子楽器をスマートに起動させることができる。   According to the power supply control device of the sixth aspect, in addition to the effect produced by any one of the first to fifth aspects, the following effect is produced. Since the second switch is an unlatch type switch, when the power supply to the main control unit is turned off in response to no operation for a predetermined time while the lid is opened, the second switch is turned on. There is no need to operate once again to return to the off state and then turn on again. Therefore, the electronic musical instrument can be activated smartly.

請求項７記載の電源制御装置によれば、請求項１から６のいずれかが奏する効果に加え、次の効果を奏する。蓋は、閉鎖された状態で鍵盤を覆い、開放された状態で鍵盤を露出させる鍵盤蓋であるので、鍵盤を使用するために鍵盤蓋を開ける動作で主制御部への電力供給をオンにすることができる。よって、電子鍵盤楽器をスマートに起動させることができる。   According to the power supply control device of the seventh aspect, in addition to the effect produced by any one of the first to sixth aspects, the following effect is produced. Since the lid is a keyboard lid that covers the keyboard in the closed state and exposes the keyboard in the opened state, the power supply to the main control unit is turned on by opening the keyboard lid to use the keyboard. be able to. Therefore, the electronic keyboard instrument can be activated smartly.

本発明の一実施形態における電源制御装置が適用される電子鍵盤楽器の斜視図である。1 is a perspective view of an electronic keyboard instrument to which a power supply control device according to an embodiment of the present invention is applied. 楽器本体の内部構成を示す図である。It is a figure which shows the internal structure of a musical instrument main body. 電子鍵盤楽器の電気的構成を示すブロック図である。It is a block diagram which shows the electric constitution of an electronic keyboard instrument. 電源制御部による電源制御を説明するためのブロック図である。It is a block diagram for demonstrating the power supply control by a power supply control part. 電源制御部による電源制御を説明するためのブロック図である。It is a block diagram for demonstrating the power supply control by a power supply control part. 電源制御部による電源制御を説明するためのブロック図である。It is a block diagram for demonstrating the power supply control by a power supply control part. 電源制御部による電源制御を説明するためのブロック図である。It is a block diagram for demonstrating the power supply control by a power supply control part. 電源制御部による電源制御を説明するためのブロック図である。It is a block diagram for demonstrating the power supply control by a power supply control part. 電源制御部による電源制御を説明するためのブロック図である。It is a block diagram for demonstrating the power supply control by a power supply control part. 電源制御部による電源制御を説明するためのブロック図である。It is a block diagram for demonstrating the power supply control by a power supply control part. 電源制御部による電源制御を説明するためのブロック図である。It is a block diagram for demonstrating the power supply control by a power supply control part. ＣＰＵが実行する電源制御処理を示すフローチャートである。It is a flowchart which shows the power supply control process which CPU performs.

以下、本発明の好ましい実施形態について、添付図面を参照して説明する。図１は、本発明の一実施形態における電源制御装置が適用される電子鍵盤楽器１の斜視図である。図１に示すように、電子鍵盤楽器１は、楽器本体２と、その楽器本体２を支持する脚部３とから構成される。なお、鍵盤楽器１の左右方向は奏者からみた方向を基準とし、前後方向については、鍵盤楽器１の奏者側を「前方」とする。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a perspective view of an electronic keyboard instrument 1 to which a power supply control device according to an embodiment of the present invention is applied. As shown in FIG. 1, the electronic keyboard instrument 1 includes a musical instrument main body 2 and leg portions 3 that support the musical instrument main body 2. The left-right direction of the keyboard instrument 1 is based on the direction viewed from the player, and the player side of the keyboard instrument 1 is “front” in the front-rear direction.

楽器本体２は、脚部３に支持される棚４（図２参照）と、棚４の両側に立設される側板５と、側板５に架設される天板６と、天板６の前方側に垂設される前板７と、天板６の後方側に垂設される背板８（図２参照）と、前板７の下方に配設される鍵盤蓋９とから主に構成される。   The musical instrument main body 2 includes a shelf 4 (see FIG. 2) supported by the legs 3, a side plate 5 erected on both sides of the shelf 4, a top plate 6 installed on the side plate 5, and a front side of the top plate 6. Mainly composed of a front plate 7 suspended from the side, a back plate 8 suspended from the rear side of the top plate 6 (see FIG. 2), and a keyboard lid 9 disposed below the front plate 7. Is done.

鍵盤蓋９は、閉状態において、略水平に左右の側板５に亘って配設され、それにより、白鍵１０ａと黒鍵１０ｂとから構成される鍵盤１０などを覆う。鍵盤蓋９は、前板７側にスライドさせることで楽器本体２の内部空間３０（図２参照）に収容できる。これにより、閉状態の鍵盤蓋９を開くことができる。鍵盤蓋９が、本発明の蓋に相当する。   In the closed state, the keyboard lid 9 is disposed substantially horizontally across the left and right side plates 5, thereby covering the keyboard 10 including the white key 10 a and the black key 10 b. The keyboard lid 9 can be accommodated in the internal space 30 (see FIG. 2) of the instrument body 2 by sliding to the front plate 7 side. Thereby, the keyboard cover 9 in the closed state can be opened. The keyboard lid 9 corresponds to the lid of the present invention.

なお、図１の電子鍵盤楽器１は、鍵盤蓋９が開状態にある場合を示す。鍵盤蓋９は、開状態において、鍵盤１０と、鍵盤１０の左右両側に設けられた拍子木１１と、操作パネル２５とを露出させる。ユーザは、鍵盤蓋９を開くことで露出された鍵盤１０を用いて演奏を行うことができる。   Note that the electronic keyboard instrument 1 of FIG. 1 shows a case where the keyboard lid 9 is in an open state. In the open state, the keyboard lid 9 exposes the keyboard 10, the time tree 11 provided on the left and right sides of the keyboard 10, and the operation panel 25. The user can perform using the keyboard 10 exposed by opening the keyboard lid 9.

操作パネル２５には、操作子２３（図３参照）や、表示器２４（図３参照）が設けられる。操作子２３は、ユーザが各種指示を入力するつまみやスライダやボタンなどである。表示器２４は、各種情報を表示するためのものであり、例えば、ＬＣＤである。ユーザは、表示器２４の表示内容を確認しながら、操作子２３を適宜操作することで、ユーザ設定（例えば、音色情報）や、電子鍵盤楽器１の状態設定（例えば、音量設定）などを必要に応じて行うことができる。   The operation panel 25 is provided with an operator 23 (see FIG. 3) and a display 24 (see FIG. 3). The operation element 23 is a knob, slider, button, or the like for the user to input various instructions. The display 24 is for displaying various information, and is, for example, an LCD. The user needs to make user settings (for example, timbre information), electronic keyboard instrument 1 state settings (for example, volume settings), etc. by appropriately operating the operation element 23 while confirming the display content of the display 24. Can be done according to.

また、操作パネル２５には、主制御部４２（図３参照）への電力供給をオンまたはオフにするためのプッシュスイッチ（以下、「ＰＵＳＨ＿ＳＷ」と称す）２１が設けられている。ＰＵＳＨ＿ＳＷ２１が、本発明の第２スイッチに相当する。上述したように、操作パネル２５は鍵盤蓋９を開くことで露出されるので、ＰＵＳＨ＿ＳＷ２１は、鍵盤蓋９を開いた状態で操作できるスイッチである。ＰＵＳＨ＿ＳＷ２１は、アンラッチ型のスイッチとして構成される。   The operation panel 25 is provided with a push switch (hereinafter referred to as “PUSH_SW”) 21 for turning on or off the power supply to the main control unit 42 (see FIG. 3). PUSH_SW 21 corresponds to the second switch of the present invention. As described above, since the operation panel 25 is exposed by opening the keyboard lid 9, the PUSH_SW 21 is a switch that can be operated with the keyboard lid 9 opened. The PUSH_SW 21 is configured as an unlatched switch.

次に、図２を参照して、鍵盤蓋９の開閉について説明する。図２は、楽器本体２の内部構成を示す図である。なお、図２は、左側の側板５付近の内部構成を右側から視た状態を示している。より詳細には、図２（ａ）は、鍵盤蓋９が閉状態にある場合における楽器本体２の内部構成を示す図である。一方、図２（ｂ）は、鍵盤蓋９が開状態にある場合における楽器本体２の内部構成を示す図である。   Next, the opening and closing of the keyboard lid 9 will be described with reference to FIG. FIG. 2 is a diagram showing an internal configuration of the musical instrument body 2. FIG. 2 shows a state in which the internal structure near the left side plate 5 is viewed from the right side. More specifically, FIG. 2A is a diagram showing an internal configuration of the instrument main body 2 when the keyboard lid 9 is in a closed state. On the other hand, FIG. 2B is a diagram showing an internal configuration of the musical instrument main body 2 when the keyboard lid 9 is in the open state.

図２（ａ）に示すように、鍵盤蓋９には、閉状態において、口棒２２の上面に近接もしくは当接して、拍子木１１及び鍵盤１０の前端面を覆う垂下部１２が、前端部から下方に向かって設けられている。垂下部１２の前端における左右（すなわち、図２紙面垂直方向）の両側には、ガイドピン１３が設けられている。一方、鍵盤蓋９の後端おける左右両側には、ピニオン１７が回転自在に取着されている。ピニオン１７は、後述するラック１５と係合する部材である。   As shown in FIG. 2 (a), the keyboard lid 9 has, in the closed state, a drooping portion 12 that is close to or in contact with the upper surface of the mouth bar 22 and covers the time tree 11 and the front end surface of the keyboard 10 from the front end portion. It is provided downward. Guide pins 13 are provided on both the left and right sides of the front end of the drooping portion 12 (that is, in the direction perpendicular to the plane of FIG. 2). On the other hand, pinions 17 are rotatably attached to the left and right sides of the rear end of the keyboard lid 9. The pinion 17 is a member that engages with a rack 15 described later.

楽器本体２は、左右両側の側板５の各内側に、前部ガイド溝１４とラック１５とが設けられている。前部ガイド溝１４およびラック１５は、いずれも楽器本体２の前後方向（図２左右方向）に沿って形成される。ラック１５は、前部ガイド溝１４より楽器本体２の後方に位置する。   The musical instrument main body 2 is provided with a front guide groove 14 and a rack 15 on the inner sides of the left and right side plates 5. Both the front guide groove 14 and the rack 15 are formed along the front-rear direction of the instrument main body 2 (the left-right direction in FIG. 2). The rack 15 is located behind the instrument body 2 from the front guide groove 14.

前部ガイド溝１４は、移動するガイドピン１３をガイドする凹部状のレールである。一方、ラック１５は、ピニオン１７と係合する部材である。ラック１５は、左右の側板５にそれぞれ固定される取着部材１６の上面に配設されている。   The front guide groove 14 is a concave rail that guides the moving guide pin 13. On the other hand, the rack 15 is a member that engages with the pinion 17. The rack 15 is disposed on the upper surface of the attachment member 16 fixed to the left and right side plates 5 respectively.

ガイドピン１３が前部ガイド溝１４に沿ってガイドされ、かつ、ピニオン１７がラック１５上を移動することで、鍵盤蓋９を前後方向に移動させることができる。閉状態の鍵盤蓋９を後方に移動させた場合、鍵盤蓋９は、楽器本体２の内部空間３０に収容される。これにより、図２（ｂ）に示すように、鍵盤蓋９が開放される。   When the guide pin 13 is guided along the front guide groove 14 and the pinion 17 moves on the rack 15, the keyboard lid 9 can be moved in the front-rear direction. When the keyboard lid 9 in the closed state is moved backward, the keyboard lid 9 is accommodated in the internal space 30 of the musical instrument main body 2. As a result, the keyboard lid 9 is opened as shown in FIG.

左のラック１５の内側には、主制御部４２（図３参照）への電力供給をオンまたはオフにするための蓋スイッチ（以下、「ＬＩＤ＿ＳＷ」と称す）２０が設けられている。ＬＩＤ＿ＳＷ２０が、本発明の第１スイッチに相当する。ＬＩＤ＿ＳＷ２０は、左の取着部材１６（図２において図示される取着部材１６）に固定されている。ＬＩＤ＿ＳＷ２０は、アンラッチ型のスイッチとして構成される。なお、ＬＩＤ＿ＳＷ２０は、左側だけでなく、右側に設けてもよいし、左右両側に設けてもよい。   A lid switch (hereinafter referred to as “LID_SW”) 20 for turning on or off the power supply to the main control unit 42 (see FIG. 3) is provided inside the left rack 15. LID_SW 20 corresponds to the first switch of the present invention. The LID_SW 20 is fixed to the left mounting member 16 (the mounting member 16 illustrated in FIG. 2). The LID_SW 20 is configured as an unlatched switch. The LID_SW 20 may be provided not only on the left side but also on the right side, and may be provided on both the left and right sides.

左右のピニオン１７には、軸部１８が挿通され。軸部１８における、右のピニオン１５の側には、鍵盤蓋９を閉じたときにＬＩＤ＿ＳＷ２０を操作するアクチュエータ１９が設けられる。鍵盤蓋９が開放された場合、図２（ｂ）に示すように、アクチュエータ１９がＬＩＤ＿ＳＷ２０のレバー部を押し、それにより、ＬＩＤ＿ＳＷ２０が操作される。ＬＩＤ＿ＳＷ２０のレバー部は、鍵盤蓋９が開放されている間、アクチュエータ１９により押された状態が継続される。上述した通り、ＬＩＤ＿ＳＷ２０は、アンラッチ型のスイッチとして構成されるが、鍵盤蓋９が開放されている間は、鍵盤蓋９の機構によってＬＩＤ＿ＳＷ２０が操作されている状態が保持される。   A shaft portion 18 is inserted into the left and right pinions 17. An actuator 19 that operates the LID_SW 20 when the keyboard lid 9 is closed is provided on the shaft portion 18 on the right pinion 15 side. When the keyboard lid 9 is opened, as shown in FIG. 2B, the actuator 19 pushes the lever portion of the LID_SW 20 and thereby the LID_SW 20 is operated. The lever part of the LID_SW 20 is kept pressed by the actuator 19 while the keyboard cover 9 is opened. As described above, the LID_SW 20 is configured as an unlatched switch, but the state in which the LID_SW 20 is operated by the mechanism of the keyboard lid 9 is maintained while the keyboard lid 9 is opened.

本実施形態の電子鍵盤楽器１は、鍵盤蓋９を開閉することで、ＬＩＤ＿ＳＷ２０が操作され、それにより、ＣＰＵ５１などを含む主制御部４２（図３参照）への電力供給をオンまたはオフすることができる。以下、主制御部４２への電力供給をオンにすることを「電源をオンにする」と称し、当該電力供給をオフにすることを「電源をオフにする」と称する。   In the electronic keyboard instrument 1 of the present embodiment, the LID_SW 20 is operated by opening and closing the keyboard lid 9, thereby turning on or off the power supply to the main control unit 42 (see FIG. 3) including the CPU 51 and the like. Can do. Hereinafter, turning on the power supply to the main control unit 42 is referred to as “turning on the power supply”, and turning off the power supply is referred to as “turning off the power supply”.

その一方で、電子鍵盤楽器１は、自動電源オフ機能を有する。詳細は後述するが、本実施形態の電子鍵盤楽器１によれば、鍵盤蓋９の開放中に自動電源オフ機能が作動して電源がオフにされた場合には、鍵盤蓋９を閉じる操作を行うことなく、ＰＵＳＨ＿ＳＷ２１の操作によって、電源を再度オンにすることができる。かかる構成により、鍵盤蓋９の開閉動作に連動して電源をオン／オフする機能と、自動電源オフ機能とを好適に両立させることができる。   On the other hand, the electronic keyboard instrument 1 has an automatic power-off function. Although details will be described later, according to the electronic keyboard instrument 1 of the present embodiment, when the automatic power-off function is activated and the power is turned off while the keyboard cover 9 is opened, an operation of closing the keyboard cover 9 is performed. Without doing so, the power can be turned on again by operating the PUSH_SW 21. With this configuration, the function of turning on / off the power in conjunction with the opening / closing operation of the keyboard lid 9 and the automatic power-off function can be suitably achieved.

図３は、電子鍵盤楽器１の電気的構成を示すブロック図である。図３に示すように、電子鍵盤楽器１は、電源制御部４１と、主制御部４２とを有する。電源プラグ７１を商用電源（図示せず）に接続することで、当該商用電源から供給された交流の電流がＡＣアダプタ７２により直流に変換され、電子鍵盤楽器１に入力される。主制御部４２は、ＡＣアダプタ７２から入力された直流電流により動作する。電源制御部４１は、ＡＣアダプタ７２から入力される直流電流を主制御部４２に付与するか否か（すなわち、電源のオン／オフ）を制御する回路である。   FIG. 3 is a block diagram showing an electrical configuration of the electronic keyboard instrument 1. As shown in FIG. 3, the electronic keyboard instrument 1 includes a power supply control unit 41 and a main control unit 42. By connecting the power plug 71 to a commercial power source (not shown), an alternating current supplied from the commercial power source is converted into a direct current by the AC adapter 72 and input to the electronic keyboard instrument 1. The main control unit 42 operates with a direct current input from the AC adapter 72. The power supply control unit 41 is a circuit that controls whether or not to apply a direct current input from the AC adapter 72 to the main control unit 42 (that is, power on / off).

主制御部４２は、電子鍵盤楽器１における楽音制御機能などの主な機能を実現する回路である。主制御部４２が、本発明の主制御部に相当する。主制御部４２は、ＣＰＵ５１と、ＲＯＭ５２と、ＲＡＭ５３と、フラッシュメモリ５４と、音源５５と、入出力ポート（以下「Ｉ／Ｏ」と称す）５６とを有する。各部５１〜５６は、バスライン５７を介して互いに接続されている。バスライン５７には、上述した鍵盤１０、ＬＩＤ＿ＳＷ２０、ＰＵＳＨ＿ＳＷ２１、操作子２３、および表示器２４が接続されている。電子鍵盤楽器１はまた、デジタルアナログコンバータ（ＤＡＣ）５８を有している。ＤＡＣ５８は、音源５５に接続されると共に、電子鍵盤楽器１の外部に設けられたアンプ６１に接続される。   The main control unit 42 is a circuit that realizes main functions such as a musical tone control function in the electronic keyboard instrument 1. The main control unit 42 corresponds to the main control unit of the present invention. The main control unit 42 includes a CPU 51, ROM 52, RAM 53, flash memory 54, sound source 55, and input / output port (hereinafter referred to as “I / O”) 56. The units 51 to 56 are connected to each other via a bus line 57. The above-described keyboard 10, LID_SW 20, PUSH_SW 21, operator 23, and display 24 are connected to the bus line 57. The electronic keyboard instrument 1 also has a digital-analog converter (DAC) 58. The DAC 58 is connected to the sound source 55 and to an amplifier 61 provided outside the electronic keyboard instrument 1.

ＣＰＵ５１は、ＲＯＭ５２やＲＡＭ５３に記憶される固定値データや制御プログラムに従って、電子鍵盤楽器１の各部を制御する中央制御装置である。ＲＯＭ５２は、書き替え不能な不揮発性のメモリである。ＲＯＭ５２には、ＣＰＵ５１に実行させる制御プログラムや、この制御プログラムが実行される際にＣＰＵ５１により参照される固定値データ（図示せず）などが記憶される。ＣＰＵ５１が、本発明の制御プロセッサに相当する。   The CPU 51 is a central control device that controls each part of the electronic keyboard instrument 1 according to fixed value data and control programs stored in the ROM 52 and RAM 53. The ROM 52 is a non-volatile memory that cannot be rewritten. The ROM 52 stores a control program to be executed by the CPU 51, fixed value data (not shown) that is referred to by the CPU 51 when the control program is executed. The CPU 51 corresponds to the control processor of the present invention.

また、詳細は後述するが、ＣＰＵ５１は、一定期間に亘り電子鍵盤楽器１に対する操作がなかった場合に、自動電源オフ機能を作動させるための信号を出力する。よって、ＣＰＵ５１が、本発明の第３スイッチに相当する。   Although details will be described later, the CPU 51 outputs a signal for operating the automatic power-off function when there is no operation on the electronic keyboard instrument 1 for a certain period of time. Therefore, the CPU 51 corresponds to the third switch of the present invention.

ＲＡＭ５３は、書き替え可能な揮発性のメモリである。ＲＡＭ５３が、本発明の揮発性メモリに相当する。よって、ＲＡＭ５３の記憶内容は、電源がオフにされると消去される。ＲＡＭ５３には、ＣＰＵ５１が制御プログラムを実行するにあたり、各種のデータが一時的に記憶される。   The RAM 53 is a rewritable volatile memory. The RAM 53 corresponds to the volatile memory of the present invention. Therefore, the contents stored in the RAM 53 are erased when the power is turned off. Various data are temporarily stored in the RAM 53 when the CPU 51 executes the control program.

また、ＲＡＭ５３には、フラッシュメモリ５４に記憶されている、音色情報などのユーザ設定や、電子鍵盤楽器１の状態設定（例えば、音量設定や、表示器２４の明るさ設定など）などが、フラッシュメモリ５４からコピーされる。ＲＡＭ５３にコピーされたユーザ設定や状態設定は、ユーザがこれらの各種設定を、操作子２３を操作することで変更した場合、変更後の設定値に書き換えられる。
フラッシュメモリ５４は、書き替え可能な不揮発性のメモリである。フラッシュメモリ５４が、本発明の不揮発性メモリに相当する。よって、フラッシュメモリ５４の記憶内容は、電源がオフにされても消去されない。フラッシュメモリ５４には、ユーザ設定や状態設定などが不揮発的に記憶（すなわち、保存）されている。詳細は後述するが、電子鍵盤楽器１は、鍵盤蓋９が閉じられた場合や、自動電源オフ機能が作動した場合など、電源がオフにされる事象が発生した場合、電源がオフされる前に、ＲＡＭ５３に記憶されているユーザ設定や状態設定をフラッシュメモリ５４に保存する。 In the RAM 53, user settings such as timbre information, status settings of the electronic keyboard instrument 1 (for example, volume settings, brightness settings of the display 24, etc.) stored in the flash memory 54 are flashed. Copied from memory 54. The user settings and status settings copied to the RAM 53 are rewritten with the changed setting values when the user changes these various settings by operating the operation element 23.
The flash memory 54 is a rewritable nonvolatile memory. The flash memory 54 corresponds to the nonvolatile memory of the present invention. Therefore, the contents stored in the flash memory 54 are not erased even when the power is turned off. The flash memory 54 stores (that is, stores) user settings, state settings, and the like in a nonvolatile manner. Although details will be described later, the electronic keyboard instrument 1 is turned off before the power is turned off in the event that the power is turned off, such as when the keyboard lid 9 is closed or the automatic power off function is activated. In addition, the user settings and state settings stored in the RAM 53 are stored in the flash memory 54.

音源５５は、音源波形を記憶する波形メモリ（図示せず）を内蔵するサンプリング音源として構成される。音源５５は、鍵盤１０の鍵１０ａ，１０ｂが押鍵された場合、ＣＰＵ５１から供給された、押鍵された鍵１０ａ，１０ｂに応じた発音指示に応じた波形データを波形メモリから読み出し、読み出した波形データと、音色情報などのユーザ設定に応じた楽音を発生する。音源５５により発生された楽音は、ＤＡＣ５８に供給されてアナログ信号に変換されて、アンプ６１にて増幅されて、スピーカ６２から放音される。一方、音源５５は、鍵１０ａ，１０ｂが離鍵された場合、発生中の楽音を停止する。これに伴い、スピーカ６２から放音されていた楽音が消音される。   The sound source 55 is configured as a sampling sound source that incorporates a waveform memory (not shown) that stores a sound source waveform. When the keys 10a and 10b of the keyboard 10 are pressed, the sound source 55 reads out the waveform data supplied from the CPU 51 according to the sound generation instruction corresponding to the pressed keys 10a and 10b from the waveform memory and reads it out. Musical sounds corresponding to user settings such as waveform data and timbre information are generated. The musical sound generated by the sound source 55 is supplied to the DAC 58, converted into an analog signal, amplified by the amplifier 61, and emitted from the speaker 62. On the other hand, when the keys 10a and 10b are released, the sound source 55 stops the musical sound being generated. Along with this, the musical sound emitted from the speaker 62 is muted.

Ｉ／Ｏ５６には、電源制御部４１が接続される。電源制御部４１から供給される直流電流がＩ／Ｏ５６を介して主制御部４２に入力されることで、ＣＰＵ５１などの主制御部４２を構成する各部が動作する。   A power supply control unit 41 is connected to the I / O 56. When the direct current supplied from the power supply control unit 41 is input to the main control unit 42 via the I / O 56, each unit constituting the main control unit 42 such as the CPU 51 operates.

電源制御部４１には、ＬＩＤ＿ＳＷ２０およびＰＵＳＨ＿ＳＷ２１が接続されている。電源制御部４１は、これらのスイッチ２０，２１からの出力に応じて、電源のオン／オフ（すなわち、主制御部４２への電力供給のオン／オフ）を制御する。また、電源制御部４１は、ＣＰＵ５１が自動電源オフ機能を作動させた場合に、ＣＰＵ５１からの出力に応じて電源をオフにする。   LID_SW 20 and PUSH_SW 21 are connected to the power supply control unit 41. The power supply control unit 41 controls on / off of the power supply (that is, on / off of power supply to the main control unit 42) according to the outputs from the switches 20 and 21. The power control unit 41 turns off the power according to the output from the CPU 51 when the CPU 51 activates the automatic power off function.

次に、図４から図１１を参照して、電源制御部４１の構成について説明する。図４から図１１は、電源制御部４１による電源制御を説明するためのブロック図である。なお、図４から図１１では、電源制御部４１とＣＰＵ５１との間に介在されるＩ／Ｏ５６の記載は省略している。   Next, the configuration of the power control unit 41 will be described with reference to FIGS. 4 to 11 are block diagrams for explaining power supply control by the power supply control unit 41. 4 to 11, the description of the I / O 56 interposed between the power control unit 41 and the CPU 51 is omitted.

電源制御部４１は、論理反転回路８１と、ＬＩＤ＿ＳＷ無効回路８２と、判定回路８３と、ラッチ回路８４と、ＦＥＴ＿ＳＷ制御回路８５と、ＦＥＴ＿ＳＷ８６と、降圧回路８７とを含む。これらの各回路８１〜８６は、ＡＣアダプタ７２により印加される＋２４Ｖのアダプタ電圧（ＡＤＰ ＋２４Ｖ）で作動する。   The power supply control unit 41 includes a logic inversion circuit 81, an LID_SW invalid circuit 82, a determination circuit 83, a latch circuit 84, an FET_SW control circuit 85, an FET_SW 86, and a step-down circuit 87. Each of these circuits 81-86 operates with an adapter voltage of + 24V (ADP + 24V) applied by the AC adapter 72.

論理反転回路８１は、ＬＩＤ＿ＳＷ２０から供給された信号の状態を反転して出力する回路である。つまり、ＬＩＤ＿ＳＷ２０から供給された信号がハイである場合、論理反転回路８１は、当該信号をローに反転して出力する。一方、ＬＩＤ＿ＳＷ２０から供給された信号がローである場合、論理反転回路８１は、当該信号をハイに反転して出力する。   The logic inversion circuit 81 is a circuit that inverts and outputs the state of the signal supplied from the LID_SW 20. That is, when the signal supplied from the LID_SW 20 is high, the logic inversion circuit 81 inverts the signal to low and outputs it. On the other hand, when the signal supplied from the LID_SW 20 is low, the logic inversion circuit 81 inverts the signal to high and outputs it.

本実施形態では、鍵盤蓋９が閉鎖されている場合（すなわち、ＬＩＤ＿ＳＷ２０が操作されていない場合）、ＬＩＤ＿ＳＷ２０はハイの信号を出力する。一方、鍵盤蓋９が開放されている場合（すなわち、ＬＩＤ＿ＳＷ２０がアクチュエータ１９によって操作された状態が保持されている場合）、ＬＩＤ＿ＳＷ２０はローの信号を出力する。よって、鍵盤蓋９が閉鎖されている場合、論理反転回路８１は、ローの信号を出力し、鍵盤蓋９が開放されている場合、論理反転回路８１は、ハイの信号を出力する。論理反転回路８１から出力された信号は、ＬＩＤ＿ＳＷ無効回路８２および判定回路８３にそれぞれ供給される。   In the present embodiment, when the keyboard lid 9 is closed (that is, when the LID_SW 20 is not operated), the LID_SW 20 outputs a high signal. On the other hand, when the keyboard lid 9 is opened (that is, when the LID_SW 20 is operated by the actuator 19), the LID_SW 20 outputs a low signal. Therefore, when the keyboard cover 9 is closed, the logic inverting circuit 81 outputs a low signal, and when the keyboard cover 9 is opened, the logic inverting circuit 81 outputs a high signal. The signal output from the logic inversion circuit 81 is supplied to the LID_SW invalid circuit 82 and the determination circuit 83, respectively.

ＬＩＤ＿ＳＷ無効回路８２は、鍵盤蓋９を閉じたことに応じて論理反転回路８１から供給された信号を、ＣＰＵ５１から供給される信号によって一時的に無効化する回路である。ＬＩＤ＿ＳＷ無効回路８２が、本発明の第１の無効回路に相当する。ＬＩＤ＿ＳＷ無効回路８２は、ＯＲ回路として構成される。よって、論理反転回路８１から供給される信号またはＣＰＵ５１から供給される信号のいずれかがハイである場合、ＬＩＤ＿ＳＷ無効回路８２はハイの信号を出力する。一方、論理反転回路８１から供給される信号とＣＰＵ５１から供給される信号とがいずれもローである場合、ＬＩＤ＿ＳＷ無効回路８２はローの信号を出力する。   The LID_SW invalidation circuit 82 is a circuit that temporarily invalidates the signal supplied from the logic inversion circuit 81 in response to the keyboard lid 9 being closed by the signal supplied from the CPU 51. The LID_SW invalid circuit 82 corresponds to the first invalid circuit of the present invention. The LID_SW invalid circuit 82 is configured as an OR circuit. Therefore, when either the signal supplied from the logic inverting circuit 81 or the signal supplied from the CPU 51 is high, the LID_SW invalid circuit 82 outputs a high signal. On the other hand, when both the signal supplied from the logic inversion circuit 81 and the signal supplied from the CPU 51 are low, the LID_SW invalid circuit 82 outputs a low signal.

鍵盤蓋９が閉鎖された場合には、論理反転回路８１から供給される信号とＣＰＵ５１から供給される信号とがいずれもローとなる。よって、鍵盤蓋９を閉じることで電源をオフにする場合には、ＬＩＤ＿ＳＷ無効回路８２からローの信号が出力される。一方、それ以外の場合、すなわち、鍵盤蓋９を開くことで電源をオンにする場合や、鍵盤蓋９が開放されている間は、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が出力される。ＬＩＤ＿ＳＷ無効回路８２から出力された信号は、ＦＥＴ＿ＳＷ制御回路８５に供給される。   When the keyboard lid 9 is closed, both the signal supplied from the logic inversion circuit 81 and the signal supplied from the CPU 51 are low. Therefore, when the power is turned off by closing the keyboard lid 9, a low signal is output from the LID_SW invalid circuit 82. On the other hand, in other cases, that is, when the power is turned on by opening the keyboard lid 9, or while the keyboard lid 9 is opened, the LID_SW invalid circuit 82 outputs a high signal. The signal output from the LID_SW invalid circuit 82 is supplied to the FET_SW control circuit 85.

詳細は後述するが、鍵盤蓋９が閉鎖された場合、論理反転回路８１はローの信号を出力する一方で、ＣＰＵ５１は、所定のデータ保存期間に亘りハイの信号を出力した後にローに切り替える。よって、ＬＩＤ＿ＳＷ無効回路８２は、鍵盤蓋９が閉鎖された後、データ保存期間に亘ってハイの信号を出力することで、論理反転回路８１から出力されるローの信号を無効化する。これにより、鍵盤蓋９の閉鎖に基づく電源のオフを、データ保存期間だけ遅延させることができる。   As will be described in detail later, when the keyboard cover 9 is closed, the logic inversion circuit 81 outputs a low signal, while the CPU 51 outputs a high signal for a predetermined data storage period and then switches to low. Therefore, the LID_SW invalidation circuit 82 invalidates the low signal output from the logic inversion circuit 81 by outputting a high signal over the data storage period after the keyboard lid 9 is closed. Thereby, the power-off based on the closure of the keyboard lid 9 can be delayed by the data storage period.

判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給された信号を、鍵盤蓋９の状態に応じて出力する回路である。判定回路８３が、本発明の第２の無効回路に相当する。判定回路８３は、鍵盤蓋９が開かれている場合、ＰＵＳＨ＿ＳＷ２１から供給された信号の状態と同じ状態の信号を出力する。一方、判定回路８３は、鍵盤蓋９が閉じられている場合、ＰＵＳＨ＿ＳＷ２１が操作されたことに応じてＰＵＳＨ＿ＳＷ２１から供給された信号を無効化する。   The determination circuit 83 is a circuit that outputs the signal supplied from the PUSH_SW 21 according to the state of the keyboard lid 9. The determination circuit 83 corresponds to the second invalid circuit of the present invention. The determination circuit 83 outputs a signal in the same state as the signal supplied from the PUSH_SW 21 when the keyboard lid 9 is opened. On the other hand, when the keyboard lid 9 is closed, the determination circuit 83 invalidates the signal supplied from the PUSH_SW 21 in response to the operation of the PUSH_SW 21.

本実施形態では、ＰＵＳＨ＿ＳＷ２１が操作されていない場合、ＰＵＳＨ＿ＳＷ２１はハイの信号を出力する。一方、ＰＵＳＨ＿ＳＷ２１が操作された場合、ＰＵＳＨ＿ＳＷ２１はローの信号を出力する。よって、鍵盤蓋９が開かれた状態で、ＰＵＳＨ＿ＳＷ２１が操作されていない場合、判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給された信号と同様にハイの信号を出力する。一方、鍵盤蓋９が開かれた状態で、ＰＵＳＨ＿ＳＷ２１が操作された場合、判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給された信号と同様にローの信号を出力する。   In the present embodiment, when the PUSH_SW 21 is not operated, the PUSH_SW 21 outputs a high signal. On the other hand, when the PUSH_SW 21 is operated, the PUSH_SW 21 outputs a low signal. Therefore, when the PUSH_SW 21 is not operated with the keyboard lid 9 opened, the determination circuit 83 outputs a high signal in the same manner as the signal supplied from the PUSH_SW 21. On the other hand, when the PUSH_SW 21 is operated with the keyboard lid 9 opened, the determination circuit 83 outputs a low signal in the same manner as the signal supplied from the PUSH_SW 21.

また、鍵盤蓋９が閉じられた状態で、ＰＵＳＨ＿ＳＷ２１が操作された場合、判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給されたローの信号を無効化し、ハイの信号を出力する。このように、鍵盤蓋９が閉じられた状態では、ＰＵＳＨ＿ＳＷ２１の操作に応じた信号の出力が無効化されるので、鍵盤蓋９が閉じられている状態（ＬＩＤ＿ＳＷ２０が操作されない程度に鍵盤蓋９が開かれている状態を含む）において、ＰＵＳＨ＿ＳＷ２１が意図せずに操作された状況が生じたとしても、その状況を無視することができる。   When the PUSH_SW 21 is operated with the keyboard lid 9 closed, the determination circuit 83 invalidates the low signal supplied from the PUSH_SW 21 and outputs a high signal. As described above, when the keyboard lid 9 is closed, the output of a signal corresponding to the operation of the PUSH_SW 21 is invalidated. Therefore, the keyboard lid 9 is closed (the keyboard lid 9 is not operated to the extent that the LID_SW 20 is not operated). Even if a situation occurs in which the PUSH_SW 21 has been operated unintentionally (including the opened state), the situation can be ignored.

一方、鍵盤蓋９が閉じられた状態で、ＰＵＳＨ＿ＳＷ２１が操作されていない場合、判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給された信号と同様にハイの信号を出力する。判定回路８３から出力された信号は、ラッチ回路８４に供給される。   On the other hand, when the PUSH_SW 21 is not operated with the keyboard lid 9 closed, the determination circuit 83 outputs a high signal in the same manner as the signal supplied from the PUSH_SW 21. The signal output from the determination circuit 83 is supplied to the latch circuit 84.

ラッチ回路８４は、ＰＵＳＨ＿ＳＷ２１の操作または自動電源オフ機能の作動によって電源がオン／オフされた場合に、その状態をラッチする回路である。ラッチ回路８４が、本発明のラッチ回路に相当する。ラッチ回路８４は、ＣＰＵ５１から供給された信号がハイである場合、ローにラッチされていた信号をハイに切り替える。これにより、ラッチ回路８４はハイの信号を出力する。   The latch circuit 84 is a circuit that latches the state when the power is turned on / off by the operation of the PUSH_SW 21 or the operation of the automatic power off function. The latch circuit 84 corresponds to the latch circuit of the present invention. When the signal supplied from the CPU 51 is high, the latch circuit 84 switches the signal latched low to high. As a result, the latch circuit 84 outputs a high signal.

一方、ラッチ回路８４は、判定回路８３から供給された信号がローであり、かつ、ＣＰＵ５１から供給された信号がローである場合、ハイにラッチされていた信号をローに切り替える。これにより、ラッチ回路８４はローの信号を出力する。また、ラッチ回路８４は、判定回路８３から供給された信号がハイであり、かつ、ＣＰＵ５１から供給された信号がローである場合、ローの信号を保持する。   On the other hand, the latch circuit 84 switches the signal latched high to low when the signal supplied from the determination circuit 83 is low and the signal supplied from the CPU 51 is low. As a result, the latch circuit 84 outputs a low signal. The latch circuit 84 holds a low signal when the signal supplied from the determination circuit 83 is high and the signal supplied from the CPU 51 is low.

詳細は後述するが、ＣＰＵ５１は、その動作中に電源をオフにするためにＰＵＳＨ＿ＳＷ２１が操作された場合、所定のデータ保存期間に亘ってローの信号を出力した後に信号をハイに切り替える。また、ＣＰＵ５１は、その動作中に一定時間に亘って操作がされなかったことで自動電源オフ機能を作動させた場合、ＰＵＳＨ＿ＳＷ２１が操作された場合と同様に、データ保存期間に亘ってローの信号を出力した後に信号をハイに切り替える。   Although details will be described later, when the PUSH_SW 21 is operated to turn off the power during the operation, the CPU 51 outputs a low signal for a predetermined data storage period and then switches the signal to high. Further, when the CPU 51 activates the automatic power-off function because the operation has not been performed for a certain period of time during the operation, the CPU 51 outputs a low signal for the data storage period as in the case where the PUSH_SW 21 is operated. Switch the signal high after outputting.

よって、ラッチ回路８４は、ＰＵＳＨ＿ＳＷ２１が操作されてから、または、自動電源オフ機能が作動してからデータ保存期間が経過するまでの間、ローの信号をラッチして出力する。そして、データ保存期間の経過後は、ラッチ回路８４は、ハイの信号をラッチして出力する。ラッチ回路８４から出力された信号は、ＦＥＴ＿ＳＷ制御回路８５に供給される。詳細は後述するが、ラッチ回路８４からハイの信号が出力されると、ＦＥＴ＿ＳＷ制御回路８５は電源がオフになるよう制御する。   Therefore, the latch circuit 84 latches and outputs the low signal after the PUSH_SW 21 is operated or until the data storage period elapses after the automatic power-off function is activated. After the data storage period has elapsed, the latch circuit 84 latches and outputs a high signal. The signal output from the latch circuit 84 is supplied to the FET_SW control circuit 85. As will be described in detail later, when a high signal is output from the latch circuit 84, the FET_SW control circuit 85 controls the power supply to be turned off.

一方、判定回路８３は、鍵盤蓋９が開かれた状態で、ＰＵＳＨ＿ＳＷ２１が操作された場合にローの信号を出力する。よって、ラッチ回路８４は、電源がオフである場合に、判定回路８３からローの信号が供給されたことに応じて、ハイにラッチされていた信号をローに切り替える。詳細は後述するが、この場合、ＦＥＴ＿ＳＷ制御回路８５は、ラッチ回路８４から出力される信号がローに切り替わったことで、電源がオンになるよう制御する。   On the other hand, the determination circuit 83 outputs a low signal when the PUSH_SW 21 is operated while the keyboard lid 9 is opened. Therefore, when the power is off, the latch circuit 84 switches the signal latched high to low in response to the low signal supplied from the determination circuit 83. Although details will be described later, in this case, the FET_SW control circuit 85 controls the power supply to be turned on when the signal output from the latch circuit 84 is switched to low.

よって、ＰＵＳＨ＿ＳＷ２１の操作または自動電源オフ機能の作動に応じて電源をオフにする場合に、ラッチ回路８４からハイの信号が出力される。一方、それ以外の場合、すなわち、ＰＵＳＨ＿ＳＷ２１の操作で電源をオンにする場合や、電源がオンである間は、ラッチ回路８４からローの信号が出力される。   Therefore, a high signal is output from the latch circuit 84 when the power is turned off in response to the operation of the PUSH_SW 21 or the operation of the automatic power off function. On the other hand, a low signal is output from the latch circuit 84 in other cases, that is, when the power is turned on by operating the PUSH_SW 21 or while the power is on.

ＦＥＴ＿ＳＷ制御回路８５は、ＬＩＤ＿ＳＷ無効回路８２から供給される信号と、ラッチ回路８４から供給される信号とに基づいて、ＦＥＴスイッチ（以下、「ＦＥＴ＿ＳＷ」と称す）８６を制御する回路である。ＦＥＴ＿ＳＷ制御回路８５が、本発明の電源制御回路に相当する。なお、ＦＥＴは、Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒの略である。   The FET_SW control circuit 85 is a circuit that controls an FET switch (hereinafter referred to as “FET_SW”) 86 based on a signal supplied from the LID_SW invalid circuit 82 and a signal supplied from the latch circuit 84. The FET_SW control circuit 85 corresponds to the power supply control circuit of the present invention. Note that FET is an abbreviation for Field Effect Transistor.

ＦＥＴ＿ＳＷ制御回路８５は、ラッチ回路８４から供給される信号がローであり、かつ、ＬＩＤ＿ＳＷ無効回路８２から供給される信号がハイである場合に、ローの信号を出力する。ＦＥＴ＿ＳＷ制御回路８５からの出力がローである場合に、ＦＥＴ＿ＳＷ８６はオンとなり、その結果、降圧回路８７にて＋２４Ｖの内部電圧（Ｐ ＋２４Ｖ）から降圧された３．３Ｖのシステム電圧（Ｐ ＋３．３Ｖ）が出力される。システム電圧は、主制御部４２を動作させるための電圧である。つまり、降圧回路８７からシステム電圧が出力されることで、電源がオンにされる。   The FET_SW control circuit 85 outputs a low signal when the signal supplied from the latch circuit 84 is low and the signal supplied from the LID_SW invalid circuit 82 is high. When the output from the FET_SW control circuit 85 is low, the FET_SW 86 is turned on, and as a result, the system voltage (P + 3.3V) that is stepped down from the internal voltage (P + 24V) of + 24V by the step-down circuit 87 is obtained. ) Is output. The system voltage is a voltage for operating the main control unit 42. That is, the system voltage is output from the step-down circuit 87, whereby the power supply is turned on.

ラッチ回路８４から供給される信号がローであり、かつ、ＬＩＤ＿ＳＷ無効回路８２から供給される信号がハイである状況の１つは、鍵盤蓋９が開かれ、かつ、自動電源オフ機能が作動していない状況である。また、別の状況は、電源がオフである場合に、ＰＵＳＨ＿ＳＷ２１が操作された状況である。よって、これらの状況において、電源がオンにされる。よって、鍵盤蓋９が開いた状態で自動電源オフ機能が作動したことによって電源がオフにされた場合、ＰＵＳＨ＿ＳＷ２１を操作することで電源を再度オンにすることができる。   One of the situations where the signal supplied from the latch circuit 84 is low and the signal supplied from the LID_SW invalid circuit 82 is high is that the keyboard cover 9 is opened and the automatic power-off function is activated. The situation is not. Another situation is a situation where the PUSH_SW 21 is operated when the power is off. Thus, the power is turned on in these situations. Therefore, when the power is turned off due to the automatic power-off function operating with the keyboard lid 9 opened, the power can be turned on again by operating the PUSH_SW 21.

一方、ＦＥＴ＿ＳＷ制御回路８５は、ラッチ回路８４から供給される信号がハイである場合、ハイの信号を出力する。ＦＥＴ＿ＳＷ制御回路８５は、ＬＩＤ＿ＳＷ無効回路８２から供給される信号がローである場合もまた、ハイの信号を出力する。ＦＥＴ＿ＳＷ制御回路８５からの出力がハイである場合、ＦＥＴ＿ＳＷ８６はオフとなり、その結果、主制御部４２を動作させるためのシステム電圧は出力されない。つまり、電源はオフとなる。   On the other hand, the FET_SW control circuit 85 outputs a high signal when the signal supplied from the latch circuit 84 is high. The FET_SW control circuit 85 also outputs a high signal when the signal supplied from the LID_SW invalid circuit 82 is low. When the output from the FET_SW control circuit 85 is high, the FET_SW 86 is turned off, and as a result, the system voltage for operating the main control unit 42 is not output. That is, the power is turned off.

ラッチ回路８４から供給される信号がハイである状況としては、ＰＵＳＨ＿ＳＷ２１を操作した後、または、自動電源オフ機能が作動した後に、データ保存期間が経過したことによりＣＰＵ５１からハイの信号が出力された状況である。一方、ＬＩＤ＿ＳＷ無効回路８２から供給される信号がローである状況としては、鍵盤蓋９が閉じられた状況である。よって、これらの状況において、電源がオフにされる。   As a situation where the signal supplied from the latch circuit 84 is high, a high signal is output from the CPU 51 because the data storage period has elapsed after the operation of the PUSH_SW 21 or after the automatic power-off function is activated. Is the situation. On the other hand, the situation where the signal supplied from the LID_SW invalid circuit 82 is low is a situation where the keyboard lid 9 is closed. Thus, in these situations, the power is turned off.

図４は、鍵盤蓋９の開放により電源がオンにされる場合のブロック図である。なお、図４から図１１において、太い実線の矢印は、その信号がハイであることを示す。一方、細い実線の矢印は、その信号がローであることを示す。   FIG. 4 is a block diagram when the power is turned on by opening the keyboard lid 9. In FIGS. 4 to 11, a thick solid line arrow indicates that the signal is high. On the other hand, a thin solid arrow indicates that the signal is low.

図４に示すように、鍵盤蓋９が開かれたことに応じて、ＬＩＤ＿ＳＷ２０は、ローの信号を出力する。これにより、論理反転回路８１は、ハイの信号を出力する。電源がオフであるので、ＣＰＵ５１は動作していない。よって、ＬＩＤ＿ＳＷ無効回路８２は、ハイの信号を出力する。   As shown in FIG. 4, in response to the keyboard lid 9 being opened, the LID_SW 20 outputs a low signal. As a result, the logic inversion circuit 81 outputs a high signal. Since the power is off, the CPU 51 is not operating. Therefore, the LID_SW invalid circuit 82 outputs a high signal.

一方、ＰＵＳＨ＿ＳＷ２１は、操作されていないので、ハイの信号を出力する。上述したように、論理反転回路８１は、ハイの信号を出力するので、判定回路８３は、ハイの信号を出力する。ＣＰＵ５１は動作していないので、ラッチ回路８４は、判定回路８３からハイの信号が供給されたことで、ローの信号を出力する。   On the other hand, since PUSH_SW 21 is not operated, it outputs a high signal. As described above, since the logic inversion circuit 81 outputs a high signal, the determination circuit 83 outputs a high signal. Since the CPU 51 is not operating, the latch circuit 84 outputs a low signal when a high signal is supplied from the determination circuit 83.

結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンとなり、降圧回路８７からシステム電圧が出力される。つまり、電源がオンとなって、主制御部４２が動作する。   As a result, the FET_SW control circuit 85 is supplied with a low signal from the latch circuit 84 and is supplied with a high signal from the LID_SW invalid circuit 82, so that the FET_SW control circuit 85 outputs a low signal. As a result, the FET_SW 86 is turned on, and the system voltage is output from the step-down circuit 87. That is, the power is turned on and the main control unit 42 operates.

図５および図６は、鍵盤蓋９の開放中に自動電源オフ機能が作動したことにより電源がオフにされる場合のブロック図である。より詳細には、図５は、データ保存期間中を示す図であり、図６は、データ保存期間の経過後を示す図である。   5 and 6 are block diagrams in the case where the power is turned off due to the automatic power-off function operating while the keyboard cover 9 is opened. More specifically, FIG. 5 is a diagram illustrating the data storage period, and FIG. 6 is a diagram illustrating the data storage period.

鍵盤蓋９が開かれているため、図５に示すように、ＬＩＤ＿ＳＷ２０は、ローの信号を出力する。よって、論理反転回路８１は、ハイの信号を出力する。ＣＰＵ５１は、ＬＩＤ＿ＳＷ無効回路８２に対し、ローの信号を出力する。よって、ＬＩＤ＿ＳＷ無効回路８２は、ハイの信号を出力する。   Since the keyboard lid 9 is opened, the LID_SW 20 outputs a low signal as shown in FIG. Therefore, the logic inversion circuit 81 outputs a high signal. The CPU 51 outputs a low signal to the LID_SW invalid circuit 82. Therefore, the LID_SW invalid circuit 82 outputs a high signal.

一方、ＰＵＳＨ＿ＳＷ２１は、操作されていないので、ハイの信号を出力する。これにより、判定回路８３は、ハイの信号を出力する。ＣＰＵ５１は、自動電源オフ機能の作動後、データ保存期間中は、ラッチ回路８４に対し、ローの信号を出力する。よって、ラッチ回路８４は、ローの信号を出力する。   On the other hand, since PUSH_SW 21 is not operated, it outputs a high signal. Thereby, the determination circuit 83 outputs a high signal. The CPU 51 outputs a low signal to the latch circuit 84 during the data storage period after the automatic power-off function is activated. Therefore, the latch circuit 84 outputs a low signal.

結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンになる。よって、降圧回路８７からシステム電圧が出力され続けるため、主制御部４２は動作を継続する。   As a result, the FET_SW control circuit 85 is supplied with a low signal from the latch circuit 84 and is supplied with a high signal from the LID_SW invalid circuit 82, so that the FET_SW control circuit 85 outputs a low signal. Thereby, the FET_SW 86 is turned on. Therefore, since the system voltage is continuously output from the step-down circuit 87, the main control unit 42 continues to operate.

データ保存期間が経過すると、図６に示すように、ＣＰＵ５１は、ラッチ回路８４に対し、ハイの信号を出力する。よって、ラッチ回路８４は、ハイの信号を出力し、その結果、ＦＥＴ＿ＳＷ制御回路８５は、ハイの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオフとなり、電源がオフされる。   When the data storage period elapses, the CPU 51 outputs a high signal to the latch circuit 84 as shown in FIG. Therefore, the latch circuit 84 outputs a high signal, and as a result, the FET_SW control circuit 85 outputs a high signal. As a result, the FET_SW 86 is turned off and the power supply is turned off.

図７は、ＰＵＳＨ＿ＳＷ２１が操作されたことより電源がオンにされる場合のブロック図である。ＰＵＳＨ＿ＳＷ２１は、鍵盤蓋９を開いた状態で操作できるスイッチであるので、かかる場合、鍵盤蓋９は開かれている。よって、図７に示すように、ＬＩＤ＿ＳＷ２０は、ローの信号を出力する。これにより、論理反転回路８１は、ハイの信号を出力する。電源がオフであるので、ＣＰＵ５１は動作していない。よって、ＬＩＤ＿ＳＷ無効回路８２は、論理反転回路８１からハイの信号が供給されたことで、ハイの信号を出力する。   FIG. 7 is a block diagram when the power is turned on by operating the PUSH_SW 21. Since the PUSH_SW 21 is a switch that can be operated with the keyboard lid 9 open, in this case, the keyboard lid 9 is open. Therefore, as shown in FIG. 7, the LID_SW 20 outputs a low signal. As a result, the logic inversion circuit 81 outputs a high signal. Since the power is off, the CPU 51 is not operating. Therefore, the LID_SW invalid circuit 82 outputs a high signal when the high signal is supplied from the logic inversion circuit 81.

一方、ＰＵＳＨ＿ＳＷ２１は、操作されたことにより、ローの信号を出力する。上述したように、論理反転回路８１は、ハイの信号を出力するので、判定回路８３は、ローの信号を出力する。ＣＰＵ５１は動作していないので、ラッチ回路８４は、判定回路８３からローの信号が供給されたことで、ローの信号を出力する。   On the other hand, PUSH_SW 21 outputs a low signal when operated. As described above, since the logic inverting circuit 81 outputs a high signal, the determination circuit 83 outputs a low signal. Since the CPU 51 is not operating, the latch circuit 84 outputs a low signal when the low signal is supplied from the determination circuit 83.

結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンになるので、電源がオンになって、主制御部４２が動作する。   As a result, the FET_SW control circuit 85 is supplied with a low signal from the latch circuit 84 and is supplied with a high signal from the LID_SW invalid circuit 82, so that the FET_SW control circuit 85 outputs a low signal. As a result, the FET_SW 86 is turned on, so that the power supply is turned on and the main control unit 42 operates.

図８および図９は、鍵盤蓋９を閉じたことにより電源がオフにされる場合のブロック図である。より詳細には、図８は、データ保存期間中を示す図であり、図９は、データ保存期間の経過後を示す図である。   FIGS. 8 and 9 are block diagrams when the power is turned off by closing the keyboard lid 9. More specifically, FIG. 8 is a diagram illustrating the data storage period, and FIG. 9 is a diagram illustrating the data storage period after elapse.

図８に示すように、鍵盤蓋９が閉じられたことに応じて、ＬＩＤ＿ＳＷ２０は、ハイの信号を出力する。これにより、論理反転回路８１は、ローの信号を出力する。ＣＰＵ５１は、鍵盤蓋９が閉じられた後、データ保存期間中は、ＬＩＤ＿ＳＷ無効回路８２に対し、ハイの信号を出力する。よって、ＬＩＤ＿ＳＷ無効回路８２は、ハイの信号を出力する。   As shown in FIG. 8, in response to the keyboard lid 9 being closed, the LID_SW 20 outputs a high signal. As a result, the logic inversion circuit 81 outputs a low signal. After the keyboard lid 9 is closed, the CPU 51 outputs a high signal to the LID_SW invalid circuit 82 during the data storage period. Therefore, the LID_SW invalid circuit 82 outputs a high signal.

一方、ＰＵＳＨ＿ＳＷ２１は、操作されていないので、ハイの信号を出力する。これにより、判定回路８３は、ローの信号を出力する。ＣＰＵ５１は、ラッチ回路８４に対し、ローの信号を出力する。よって、ラッチ回路８４は、ローの信号を出力する。   On the other hand, since PUSH_SW 21 is not operated, it outputs a high signal. Thereby, the determination circuit 83 outputs a low signal. The CPU 51 outputs a low signal to the latch circuit 84. Therefore, the latch circuit 84 outputs a low signal.

結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンになる。よって、降圧回路８７からシステム電圧が出力され続けるため、主制御部４２は動作を継続する。   As a result, the FET_SW control circuit 85 is supplied with a low signal from the latch circuit 84 and is supplied with a high signal from the LID_SW invalid circuit 82, so that the FET_SW control circuit 85 outputs a low signal. Thereby, the FET_SW 86 is turned on. Therefore, since the system voltage is continuously output from the step-down circuit 87, the main control unit 42 continues to operate.

データ保存期間が経過すると、図９に示すように、ＣＰＵ５１は、ＬＩＤ＿ＳＷ無効回路８２に対し、ローの信号を出力する。よって、ＬＩＤ＿ＳＷ無効回路８２は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ制御回路８５は、ハイの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオフとなり、電源がオフされる。   When the data storage period elapses, the CPU 51 outputs a low signal to the LID_SW invalid circuit 82 as shown in FIG. Therefore, the LID_SW invalid circuit 82 outputs a low signal. As a result, the FET_SW control circuit 85 outputs a high signal. As a result, the FET_SW 86 is turned off and the power supply is turned off.

図１０および図１１は、ＰＵＳＨ＿ＳＷ２１が操作されたことより電源がオフにされる場合のブロック図である。より詳細には、図１０は、データ保存期間中を示す図であり、図１１は、データ保存期間の経過後を示す図である。   10 and 11 are block diagrams when the power is turned off by operating the PUSH_SW 21. More specifically, FIG. 10 is a diagram illustrating the data storage period, and FIG. 11 is a diagram illustrating the data storage period after elapse.

かかる場合、鍵盤蓋９が開かれているため、図１０に示すように、ＬＩＤ＿ＳＷ２０は、ローの信号を出力する。よって、論理反転回路８１は、ハイの信号を出力する。ＣＰＵ５１は、ＬＩＤ＿ＳＷ無効回路８２に対し、ハイの信号を出力する。よって、ＬＩＤ＿ＳＷ無効回路８２は、ハイの信号を出力する。   In this case, since the keyboard lid 9 is opened, the LID_SW 20 outputs a low signal as shown in FIG. Therefore, the logic inversion circuit 81 outputs a high signal. The CPU 51 outputs a high signal to the LID_SW invalid circuit 82. Therefore, the LID_SW invalid circuit 82 outputs a high signal.

一方、ＰＵＳＨ＿ＳＷ２１は、操作されたことにより、ローの信号を出力する。これにより、判定回路８３は、ローの信号を出力する。ＣＰＵ５１は、ＰＵＳＨ＿ＳＷ２１が操作された後、データ保存期間中は、ラッチ回路８４に対し、ローの信号を出力する。よって、ラッチ回路８４は、ローの信号を出力する。   On the other hand, PUSH_SW 21 outputs a low signal when operated. Thereby, the determination circuit 83 outputs a low signal. The CPU 51 outputs a low signal to the latch circuit 84 during the data storage period after the PUSH_SW 21 is operated. Therefore, the latch circuit 84 outputs a low signal.

結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンになる。よって、降圧回路８７からシステム電圧が出力され続けるため、主制御部４２は動作を継続する。   As a result, the FET_SW control circuit 85 is supplied with a low signal from the latch circuit 84 and is supplied with a high signal from the LID_SW invalid circuit 82, so that the FET_SW control circuit 85 outputs a low signal. Thereby, the FET_SW 86 is turned on. Therefore, since the system voltage is continuously output from the step-down circuit 87, the main control unit 42 continues to operate.

データ保存期間が経過すると、図１１に示すように、ＣＰＵ５１は、ラッチ回路８４に対し、ハイの信号を出力する。よって、ラッチ回路８４は、ハイの信号を出力し、その結果、ＦＥＴ＿ＳＷ制御回路８５は、ハイの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオフとなり、電源がオフされる。   When the data storage period elapses, the CPU 51 outputs a high signal to the latch circuit 84 as shown in FIG. Therefore, the latch circuit 84 outputs a high signal, and as a result, the FET_SW control circuit 85 outputs a high signal. As a result, the FET_SW 86 is turned off and the power supply is turned off.

図１２は、電子鍵盤楽器１のＣＰＵ５１が実行する電源制御処理を示すフローチャートである。本処理は、電源がオンである場合に、ＣＰＵ５１がＬＩＤ＿ＳＷ無効回路８２およびラッチ回路８４にそれぞれ出力する信号の状態を制御する処理である。本処理は、電源がオンになり、ＣＰＵ５１に電力が供給されたことに応じて開始され、ＣＰＵ５１は、電源がオンである間、本処理を実行する。   FIG. 12 is a flowchart showing power control processing executed by the CPU 51 of the electronic keyboard instrument 1. This process is a process of controlling the state of signals output from the CPU 51 to the LID_SW invalid circuit 82 and the latch circuit 84 when the power is on. This process is started in response to the power being turned on and the power being supplied to the CPU 51. The CPU 51 executes this process while the power is on.

ＣＰＵ５１は、ＬＩＤ＿ＳＷ無効回路８２にハイの信号、ラッチ回路８４にローの信号を出力する（Ｓ１）。ＣＰＵ５１は、ＬＩＤ＿ＳＷ２０からハイの信号を受信したかを判定する（Ｓ２）。ＣＰＵ５１は、ＬＩＤ＿ＳＷ２０からハイの信号を受信したと判定した場合（Ｓ２：Ｙｅｓ）、Ｓ４の処理に移行する。   The CPU 51 outputs a high signal to the LID_SW invalid circuit 82 and a low signal to the latch circuit 84 (S1). The CPU 51 determines whether a high signal is received from the LID_SW 20 (S2). If the CPU 51 determines that a high signal has been received from the LID_SW 20 (S2: Yes), the process proceeds to S4.

ＣＰＵ５１は、ＬＩＤ＿ＳＷ２０からハイの信号を受信していないと判定した場合（Ｓ２：Ｎｏ）、ＰＵＳＨ＿ＳＷ２１からローの信号を受信したかを判定する（Ｓ１０）。ＣＰＵ５１は、ＰＵＳＨ＿ＳＷ２１からローの信号を受信したと判定した場合（Ｓ１０：Ｙｅｓ）、Ｓ４の処理に移行する。   When it is determined that the high signal is not received from the LID_SW 20 (S2: No), the CPU 51 determines whether a low signal is received from the PUSH_SW 21 (S10). If the CPU 51 determines that a low signal has been received from the PUSH_SW 21 (S10: Yes), the process proceeds to S4.

ＣＰＵ５１は、ＰＵＳＨ＿ＳＷ２１からローの信号を受信していないと判定した場合（Ｓ１０：Ｎｏ）、自動電源オフ機能の作動を待機する期間（以下、「待機期間」と称す）の計時を開始した後（Ｓ１１）、何らかの操作があったかを判定する（Ｓ１２）。ＣＰＵ５１は、操作が行われたと判定した場合（Ｓ１２：Ｙｅｓ）、待機期間をクリアし（Ｓ１４）、処理をＳ２に移行する。一方、ＣＰＵ５１は、操作が行われていないと判定した場合（Ｓ１２：Ｎｏ）、待機期間が経過したかを判定する（Ｓ１３）。   When the CPU 51 determines that a low signal has not been received from the PUSH_SW 21 (S10: No), after starting the time counting for the period of waiting for the operation of the automatic power-off function (hereinafter referred to as “standby period”) ( S11), it is determined whether any operation has been performed (S12). If the CPU 51 determines that an operation has been performed (S12: Yes), the CPU 51 clears the waiting period (S14), and the process proceeds to S2. On the other hand, when the CPU 51 determines that no operation is performed (S12: No), it determines whether the standby period has elapsed (S13).

ＣＰＵ５１は、Ｓ１３の処理において、待機期間が経過していないと判定した場合（Ｓ１３：Ｎｏ）、処理をＳ２に移行する。尚、この場合、（Ｓ２：Ｎｏ）、（Ｓ１０：Ｎｏ）を経由すると、再び、Ｓ１１の処理で待機期間の計時が開始されるので、既に、先のＳ１１の処理によって待機期間の計時が開始され、その計時が計時中であれば、次のＳ１１の処理は、スキップされるのは、言うまでもない。一方、ＣＰＵ５１は、待機期間が経過したと判定した場合（Ｓ１３：Ｙｅｓ）、Ｓ４の処理に移行する。   If the CPU 51 determines in the process of S13 that the standby period has not elapsed (S13: No), the process proceeds to S2. In this case, when (S2: No) and (S10: No) are passed, the time measurement of the standby period is started again in the process of S11. Needless to say, if the time is being measured, the next step S11 is skipped. On the other hand, when the CPU 51 determines that the standby period has elapsed (S13: Yes), the CPU 51 proceeds to the process of S4.

このように、ＣＰＵ５１は、ＬＩＤ＿ＳＷ２０からハイの信号を受信したと判定した場合（Ｓ２：Ｙｅｓ）、ＰＵＳＨ＿ＳＷ２１からローの信号を受信したと判定した場合（Ｓ１０：Ｙｅｓ）、待機期間が経過したと判定した場合（Ｓ１３：Ｙｅｓ）、Ｓ４の処理に移行する。   As described above, when the CPU 51 determines that a high signal is received from the LID_SW 20 (S2: Yes), and when it is determined that a low signal is received from the PUSH_SW 21 (S10: Yes), it is determined that the standby period has elapsed. If so (S13: Yes), the process proceeds to S4.

Ｓ４の処理において、ＣＰＵ５１は、ＲＡＭ５３の記憶内容をフラッシュメモリ５４に保存し（Ｓ４）、かかる保存が完了するまで待機する（Ｓ５：Ｎｏ）。即ち、電源は、保存が完了するまでは、オンのまま保たれる。   In the process of S4, the CPU 51 saves the storage contents of the RAM 53 in the flash memory 54 (S4), and waits until the saving is completed (S5: No). That is, the power supply remains on until the storage is completed.

ＣＰＵ５１は、保存が完了した場合には（Ｓ５：Ｙｅｓ）、ＬＩＤ（鍵盤蓋９）が閉じているか、即ち、ＬＩＤ＿ＳＷ２０からハイの信号を受信したかを判断する（Ｓ６）。ＣＰＵ５１は、ＬＩＤ（鍵盤蓋９）が閉じている、即ち、ＬＩＤ＿ＳＷ２０からハイの信号を受信したと判断した場合（Ｓ６：Ｙｅｓ）、ＬＩＤ＿ＳＷ無効回路８２にローの信号を出力して（Ｓ７）、電源をオフにして（Ｓ９）、本処理を終了する。一方、ＣＰＵ５１は、ＬＩＤ（鍵盤蓋９）が閉じていない、即ち、ＬＩＤ＿ＳＷ２０からハイの信号を受信していないと判断した場合（Ｓ６：Ｎｏ）、ラッチ回路８２にハイの信号を出力して（Ｓ８）、電源をオフにして（Ｓ９）、本処理を終了する。   When the saving is completed (S5: Yes), the CPU 51 determines whether the LID (keyboard cover 9) is closed, that is, whether a high signal is received from the LID_SW 20 (S6). When the CPU 51 determines that the LID (keyboard cover 9) is closed, that is, receives a high signal from the LID_SW 20 (S6: Yes), it outputs a low signal to the LID_SW invalid circuit 82 (S7). The power is turned off (S9), and this process ends. On the other hand, when the CPU 51 determines that the LID (keyboard cover 9) is not closed, that is, does not receive a high signal from the LID_SW 20 (S6: No), it outputs a high signal to the latch circuit 82 ( In step S8, the power is turned off (S9), and this process ends.

図１２に示すフローチャートにおいて、ＣＰＵ５１が実行するＳ５の処理が、本発明の遅延処理に相当する。ＣＰＵ５１が実行するＳ１の処理が、本発明の第１の出力処理に相当する。ＣＰＵ５１が実行するＳ８の処理が、本発明の第２の出力処理に相当する。   In the flowchart shown in FIG. 12, the process of S5 executed by the CPU 51 corresponds to the delay process of the present invention. The process of S1 executed by the CPU 51 corresponds to the first output process of the present invention. The process of S8 executed by the CPU 51 corresponds to the second output process of the present invention.

本実施形態の電子鍵盤楽器１によれば、ＦＥＴ＿ＳＷ制御回路８５は、鍵盤蓋９の開放中に、自動電源オフ機能が作動した場合、ラッチ回路８４から出力されるハイの信号に基づいて、電源をオフ（すなわち、主制御部４２への電力供給がオフ）にする。その一方で、ＦＥＴ＿ＳＷ制御回路８５は、電源がオフである場合に、ラッチ回路８４からローの信号が出力された場合には、当該ローの信号に基づいて、電源をオンにする。   According to the electronic keyboard instrument 1 of the present embodiment, the FET_SW control circuit 85 operates based on the high signal output from the latch circuit 84 when the automatic power-off function is activated while the keyboard cover 9 is opened. Is turned off (that is, the power supply to the main control unit 42 is turned off). On the other hand, when the power supply is off, the FET_SW control circuit 85 turns on the power supply based on the low signal when a low signal is output from the latch circuit 84.

よって、電源がオフである場合、ＰＵＳＨ＿ＳＷ２１を操作することで、ラッチ回路８４の信号をローに反転させることができるので、鍵盤蓋９の開放中に、自動電源オフ機能によって電源がオフ（すなわち、主制御部４２への電力供給がオフ）にされた後も、ＰＵＳＨ＿ＳＷ２１を操作することで電源をオンにすることができる。開放中の鍵盤蓋９を一旦閉鎖させる操作を行うことなく、電源を再度オンにすることができるので、電子鍵盤楽器１をスマートに起動させることができる。このように、鍵盤蓋９の開閉動作に連動して電源をオン／オフする機能と、自動電源オフ機能とを好適に両立させることができる。   Therefore, when the power is off, the PUSH_SW 21 can be operated to invert the signal of the latch circuit 84 to low, so that the power is turned off by the automatic power off function while the keyboard cover 9 is opened (ie, Even after the power supply to the main control unit 42 is turned off, the power can be turned on by operating the PUSH_SW 21. Since the power can be turned on again without performing the operation of once closing the opened keyboard lid 9, the electronic keyboard instrument 1 can be activated smartly. As described above, the function of turning on / off the power in conjunction with the opening / closing operation of the keyboard lid 9 and the automatic power-off function can be preferably made compatible.

また、自動電源オフ機能を設けたことにより、電子鍵盤楽器１が操作されない待機時においてＣＰＵ５１が動作せず、待機時における消費電力（待機電力）を減らすことができる。一方、電源がオフである場合に、鍵盤蓋９の開放によるＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作を、比較的少ない待機電力で作動する電源制御部４１で検出する構成としたので、その点においても、待機電力の低減に貢献する。   Further, by providing the automatic power off function, the CPU 51 does not operate during standby when the electronic keyboard instrument 1 is not operated, and power consumption (standby power) during standby can be reduced. On the other hand, when the power is off, the operation of the LID_SW 20 or the PUSH_SW 21 due to the opening of the keyboard lid 9 is detected by the power control unit 41 that operates with relatively low standby power. Contributes to reducing standby power.

ＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作を電源制御部４１で検出する構成は、電源がオンである場合に行われた、鍵盤蓋９の閉鎖によるＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作を即座に検出するため、即座に電源がオフになって、ＲＡＭ５３に記憶されていた音色情報などの記憶内容が失われるという問題がある。   The configuration in which the operation of the LID_SW 20 or the operation of the PUSH_SW 21 is detected by the power control unit 41 immediately detects the operation of the LID_SW 20 or the operation of the PUSH_SW 21 due to the closing of the keyboard lid 9 performed when the power is on. When the power is turned off, the stored contents such as timbre information stored in the RAM 53 are lost.

これに対し、本実施形態の電子鍵盤楽器１によれば、電源がオンである場合に、鍵盤蓋９の開放によるＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作が行われた場合、ＣＰＵ５１は、電源をオフにするための信号の出力をデータ保存期間が経過するまで遅延させるので、ＲＡＭ５３の記憶内容が失われることを防止できる。   On the other hand, according to the electronic keyboard instrument 1 of the present embodiment, when the power is on, if the operation of the LID_SW 20 or the PUSH_SW 21 is performed by opening the keyboard lid 9, the CPU 51 turns off the power. Since the output of the signal for doing so is delayed until the data storage period elapses, the stored contents of the RAM 53 can be prevented from being lost.

以上、実施形態に基づき本発明を説明したが、本発明は上記形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能であることは容易に推察できるものである。   As described above, the present invention has been described based on the embodiment, but the present invention is not limited to the above-described embodiment, and various modifications can be easily made without departing from the gist of the present invention. It can be done.

例えば、上記実施形態で挙げた数値は一例であり、他の数値を適宜採用することは当然可能である。データ保存期間は、５秒に限らず適宜の期間を採用できる。同様に、待機期間は、１０分に限らず適宜の期間を採用できる。なお、データ保存期間および待機期間は、ユーザにより設定される可変値であってもよい。   For example, the numerical values given in the above embodiment are examples, and other numerical values can be adopted as appropriate. The data storage period is not limited to 5 seconds, and an appropriate period can be adopted. Similarly, the standby period is not limited to 10 minutes, and an appropriate period can be adopted. The data storage period and the standby period may be variable values set by the user.

上記実施形態では、本発明の電源制御装置を搭載する電子楽器として、鍵盤蓋９の開閉動作に応じて電源をオン／オフできる構成を有する電子鍵盤楽器１を例示した。蓋の開閉動作に応じて電源をオン／オフできる構成を有する電子楽器であれば、電子鍵盤楽器１のような鍵盤楽器に限らず、本発明を適用できる。例えば、操作パネルを覆う蓋が設けられているシンセサイザーが、当該蓋の開閉動作に応じて電源をオン／オフできる構成を有する場合に、当該シンセサイザーに本発明を適用できる。   In the above embodiment, the electronic keyboard instrument 1 having a configuration in which the power can be turned on / off in accordance with the opening / closing operation of the keyboard lid 9 is illustrated as an electronic musical instrument equipped with the power supply control device of the present invention. The present invention is not limited to the keyboard instrument such as the electronic keyboard instrument 1 as long as the electronic instrument has a configuration in which the power can be turned on / off according to the opening / closing operation of the lid. For example, the present invention can be applied to a synthesizer provided with a structure in which a power source can be turned on / off in accordance with an opening / closing operation of the lid, provided that the synthesizer provided with a lid covering the operation panel.

上記実施形態では、自動電源オフ機能の作動や鍵盤蓋９の閉鎖などで電源がオフになる際、ＲＡＭ５３の記憶内容をフラッシュメモリ５４に保存する構成としたが、かかる保存を行わない構成としてもよい。その場合、ＣＰＵ５１が、データ保存期間中と当該期間後とで出力信号の状態を反転させる処理、すなわち、Ｓ７，Ｓ８の処理は不要となる。また、ＬＩＤ＿ＳＷ無効回路８２も不要となる。   In the above embodiment, the storage content of the RAM 53 is stored in the flash memory 54 when the power is turned off due to the operation of the automatic power-off function or the closure of the keyboard lid 9, but the storage may not be performed. Good. In this case, the CPU 51 does not need the process of inverting the state of the output signal during the data storage period and after that period, that is, the processes of S7 and S8. In addition, the LID_SW invalid circuit 82 is also unnecessary.

上記実施形態では、自動電源オフ機能の作動や鍵盤蓋９の閉鎖などで電源がオフになる際に、ＲＡＭ５３の記憶内容の保存先を電子鍵盤楽器１に内蔵されるフラッシュメモリ５４を例示したが、電子鍵盤楽器１に対して着脱可能に接続される各種の不揮発性メモリ（例えば、ＵＳＢ接続されるフラッシュメモリや、ハードディスクなど）であってもよい。   In the above embodiment, the flash memory 54 built in the electronic keyboard instrument 1 is illustrated as the storage destination of the storage contents of the RAM 53 when the power is turned off due to the operation of the automatic power off function or the closure of the keyboard lid 9. Various non-volatile memories that are detachably connected to the electronic keyboard instrument 1 (for example, USB-connected flash memory, hard disk, etc.) may be used.

上記実施形態では、ＰＵＳＨ＿ＳＷ２１から出力された信号と、論理反転回路８１から出力された信号とが供給される判定回路８３を設ける構成としたが、判定回路８３を設けず、ＰＵＳＨ＿ＳＷ２１から出力された信号をラッチ回路８４に供給する構成としてもよい。   In the above embodiment, the determination circuit 83 to which the signal output from the PUSH_SW 21 and the signal output from the logic inversion circuit 81 are supplied is provided. However, the determination circuit 83 is not provided and the signal output from the PUSH_SW 21 is provided. May be supplied to the latch circuit 84.

上記実施形態では、電源がオフである場合に、鍵盤蓋９の開放によるＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作を電源制御部４１で検出する構成とした。これに代えて、ＣＰＵ５１に電力供給するための電源を別途設けることで、ＬＩＤ＿ＳＷ２０またはＰＵＳＨ＿ＳＷ２１の操作に応じてＣＰＵ５１に電力を供給し、それにより作動するＣＰＵ５１がその他の回路の電源制御を行う構成としてもよい。あるいは、ＣＰＵ５１に電力を常時供給し、ＬＩＤ＿ＳＷ２０またはＰＵＳＨ＿ＳＷ２１の操作を監視する構成としてもよい。   In the above embodiment, when the power is off, the power control unit 41 detects the operation of the LID_SW 20 or the operation of the PUSH_SW 21 due to the opening of the keyboard lid 9. Instead of this, a power source for supplying power to the CPU 51 is separately provided, so that power is supplied to the CPU 51 in accordance with the operation of the LID_SW 20 or the PUSH_SW 21, and the CPU 51 that operates thereby controls the power of other circuits. Also good. Or it is good also as a structure which always supplies electric power to CPU51 and monitors operation of LID_SW20 or PUSH_SW21.

上記実施形態では、ＬＩＤ＿ＳＷ２０を楽器本体２の内部に設け、鍵盤蓋９を開放した場合に、アクチュエータ１９がＬＩＤ＿ＳＷ２０を操作し、鍵盤蓋９を閉鎖した場合に、アクチュエータ１９がＬＩＤ＿ＳＷ２０から離れて操作を解除する構成としたが、ＬＩＤ＿ＳＷ２０は種々の位置に設置することが可能である。例えば、ＬＩＤ＿ＳＷ２０を拍子木１１上に設けることができる。かかる場合、鍵盤蓋を回動軸中心に回動されるタイプとし、鍵盤蓋を閉鎖した場合に、鍵盤蓋がＬＩＤ＿ＳＷ２０を押すことで操作し、鍵盤蓋を開放した場合に、鍵盤蓋がＬＩＤ＿ＳＷ２０から離れることで操作を解除する構成とすることができる。   In the above embodiment, when the LID_SW 20 is provided in the instrument body 2 and the keyboard lid 9 is opened, the actuator 19 operates the LID_SW 20 and when the keyboard lid 9 is closed, the actuator 19 moves away from the LID_SW 20 and operates. Although it is configured to cancel, the LID_SW 20 can be installed at various positions. For example, LID_SW 20 can be provided on the time signature tree 11. In such a case, the keyboard cover is turned around the rotation axis, and when the keyboard cover is closed, the keyboard cover is operated by pressing the LID_SW 20, and when the keyboard cover is opened, the keyboard cover is removed from the LID_SW 20 It can be set as the structure which cancels | releases operation by leaving | separating.

上記実施形態では、ＰＵＳＨ＿ＳＷ２１としてアンラッチ型のスイッチを採用したが、ラッチ型のスイッチをＰＵＳＨ＿ＳＷ２１として採用することもできる。ただし、ＰＵＳＨ＿ＳＷ２１をラッチ型のスイッチとした場合、自動電源オフ機能によって電源がオフになった後、ＰＵＳＨ＿ＳＷ２１を一回操作してオフの状態に戻した後に、再度オンの状態となるよう操作する必要が生じる。これに対し、アンラッチ型のスイッチは、その必要がないため、電子鍵盤楽器１をスマートに起動させることができる。   In the above embodiment, an unlatch type switch is employed as the PUSH_SW 21, but a latch type switch may be employed as the PUSH_SW 21. However, when PUSH_SW21 is a latch-type switch, after the power is turned off by the automatic power off function, it is necessary to operate PUSH_SW21 once to return it to the off state and to turn it on again. Occurs. On the other hand, the unlatch type switch is not necessary, so that the electronic keyboard instrument 1 can be activated smartly.

上記実施形態では、ＰＵＳＨ＿ＳＷ２１を、鍵盤蓋９を開くことで露出される位置に設ける構成としたが、鍵盤蓋９の開閉とは無関係に露出さえる位置にＰＵＳＨ＿ＳＷ２１を設ける構成としてもよい。また、電子鍵盤楽器１にケーブルで接続されるフットスイッチのようなものであってもよい。   In the above embodiment, the PUSH_SW 21 is provided at a position that is exposed by opening the keyboard lid 9. However, the PUSH_SW 21 may be provided at a position that is exposed regardless of whether the keyboard lid 9 is opened or closed. Further, it may be a foot switch connected to the electronic keyboard instrument 1 with a cable.

上記実施形態では、ＬＩＤ＿ＳＷ２０等の各ＳＷや、ＬＩＤ＿ＳＷ無効回路８２等など各回路が、各状況においてハイの信号や、ローの信号を出力する場合について説明したが、それに限定されない。即ち、各ＳＷや、各回路が、出力する信号を、上記実施形態で説明したのとは逆の信号を出力するように構成しても良い。即ち、ハイの信号を出力していた場合にはローの信号、ローの信号を出力していた場合にはハイの信号を出力するように構成しても良い。このように構成しても、上記実施形態と同様の効果が得られる。   In the above embodiment, each SW such as the LID_SW 20 and each circuit such as the LID_SW invalid circuit 82 output a high signal or a low signal in each situation. However, the present invention is not limited to this. That is, each SW or each circuit may be configured to output a signal that is the reverse of the signal described in the above embodiment. In other words, a low signal may be output when a high signal is output, and a high signal may be output when a low signal is output. Even if comprised in this way, the effect similar to the said embodiment is acquired.

上記実施形態により説明した各特徴や、上述した各変形例を適宜組み合わせて実施する構成としてもよい。   It is good also as a structure implemented combining each characteristic demonstrated by the said embodiment and each modification mentioned above suitably.

１ 電子鍵盤楽器
２０ ＬＩＤ＿ＳＷ
２１ ＰＵＳＨ＿ＳＷ
４１ 電源制御部
４２ 主制御部
５１ ＣＰＵ 1 Electronic keyboard instrument 20 LID_SW
21 PUSH_SW
41 Power Control Unit 42 Main Control Unit 51 CPU

Claims (7)

電力により動作する制御プロセッサを含む主制御部と、
開閉可能な蓋と、
前記蓋の開閉動作に応じて、前記主制御部への電力供給をオンまたはオフにするための信号を出力する第１スイッチと、
前記蓋の開閉動作とは無関係の操作に応じて、前記主制御部への電力供給をオンにするための信号を出力する第２スイッチと、
前記主制御部への電力供給がオンである場合に、所定時間に亘って操作がされないことを条件として当該主制御部への電力供給をオフにするための信号を出力する第３スイッチと、
前記主制御部への電力供給がオフである場合に前記蓋が開放されたことに応じて前記第１スイッチから出力された信号に基づき前記主制御部への電力供給をオンする電源制御回路と、
前記第３スイッチから出力された信号に基づき前記主制御部への電力供給がオフにされた場合に、前記主制御部への電力供給をオフにするための第１状態の信号を保持する一方で、前記第２スイッチが操作されたことで、当該第２スイッチから前記主制御部への電力供給をオンにするための信号が出力された場合、前記第１状態の信号に換えて、前記主制御部への電力供給をオンにするための第２状態の信号を保持するラッチ回路と、を備え、
前記電源制御回路は、前記蓋の開放中に、前記ラッチ回路から前記第１状態の信号が出力された場合、当該第１状態の信号に基づいて、前記主制御部への電力供給をオフにする一方で、前記主制御部への電力供給がオフである場合に、前記ラッチ回路から前記第２状態の信号が出力された場合、当該第２状態の信号に基づいて、前記主制御部への電力供給をオンにすることを特徴とする、電子楽器の電源制御装置。 A main control unit including a control processor operated by electric power;
A lid that can be opened and closed;
A first switch that outputs a signal for turning on or off the power supply to the main control unit in accordance with the opening / closing operation of the lid;
A second switch for outputting a signal for turning on the power supply to the main control unit in response to an operation unrelated to the opening / closing operation of the lid;
A third switch that outputs a signal for turning off the power supply to the main control unit on condition that no operation is performed for a predetermined time when the power supply to the main control unit is on;
A power supply control circuit for turning on the power supply to the main control unit based on a signal output from the first switch in response to the lid being opened when the power supply to the main control unit is off; ,
While the power supply to the main control unit is turned off based on the signal output from the third switch, the first state signal for turning off the power supply to the main control unit is held. When the second switch is operated and a signal for turning on the power supply to the main control unit is output from the second switch, instead of the signal in the first state, A latch circuit that holds a signal in a second state for turning on the power supply to the main control unit,
When the signal of the first state is output from the latch circuit while the lid is opened, the power supply control circuit turns off the power supply to the main control unit based on the signal of the first state. On the other hand, when the power supply to the main control unit is off and the signal of the second state is output from the latch circuit, the signal is supplied to the main control unit based on the signal of the second state. A power supply control device for an electronic musical instrument, wherein the power supply of the electronic musical instrument is turned on. 前記第２スイッチは、前記蓋の開閉動作とは無関係の操作に応じて、前記主制御部への電力供給をオフにするための信号を出力し、
前記主制御部は、揮発性のメモリと、不揮発性のメモリとをさらに含み、
前記制御プロセッサは、前記主制御部への電力供給がオンである状態での前記蓋の閉鎖または前記第２スイッチの操作に応じて前記第１スイッチまたは前記第２スイッチから前記主制御部への電力供給をオフにするための信号が出力された場合、前記主制御部への電力供給をオフにするための信号の出力を、前記揮発性のメモリの内容を前記不揮発性のメモリに記憶するための期間だけ遅延させる遅延処理を実行し、
前記電源制御回路は、前記制御プロセッサから前記主制御部への電力供給をオフにするための信号が出力されたことに応じて、前記主制御部への電力供給をオフにすることを特徴とする、請求項１記載の電源制御装置。 The second switch outputs a signal for turning off the power supply to the main control unit in response to an operation unrelated to the opening / closing operation of the lid,
The main control unit further includes a volatile memory and a nonvolatile memory,
The control processor is configured to switch the first switch or the second switch to the main control unit in response to closing of the lid or operation of the second switch in a state in which power supply to the main control unit is on. When a signal for turning off the power supply is output, the output of the signal for turning off the power supply to the main control unit is stored in the nonvolatile memory with the contents of the volatile memory. Delay processing to delay for the period for
The power supply control circuit turns off the power supply to the main control unit in response to the output of a signal for turning off the power supply to the main control unit from the control processor. The power supply control device according to claim 1. 前記制御プロセッサは、前記遅延処理が実行される間、前記主制御部への電力供給のオフを無効化する信号を出力する第１の出力処理を実行し、
前記蓋が閉鎖されたことに応じて前記第１スイッチから出力された、前記主制御部への電力供給をオフにするための信号を、前記第１の出力処理により前記信号が出力されている間に亘って無効化する第１の無効回路を備えていることを特徴とする請求項２記載の電源制御装置。 The control processor executes a first output process for outputting a signal for invalidating off of the power supply to the main control unit while the delay process is executed,
The signal output from the first switch in response to the closure of the lid for turning off the power supply to the main control unit is output by the first output process. The power supply control device according to claim 2, further comprising a first invalidation circuit that is invalidated in between. 前記第２スイッチは、前記蓋の開閉動作とは無関係の操作に応じて、前記主制御部への電力供給をオフにするための信号を出力し、
前記制御プロセッサは、前記主制御部への電力供給がオンである状態での前記第２スイッチの操作に応じて前記第２スイッチから前記主制御部への電力供給をオフにするための信号が出力された場合、前記遅延処理の実行後に、前記主制御部への電力供給をオフにするための信号を前記ラッチ回路に出力する第２の出力処理を実行することを特徴とする請求項２または３に記載の電源制御装置。 The second switch outputs a signal for turning off the power supply to the main control unit in response to an operation unrelated to the opening / closing operation of the lid,
The control processor receives a signal for turning off the power supply from the second switch to the main control unit in response to an operation of the second switch in a state where the power supply to the main control unit is on. 3. If output, a second output process for outputting a signal for turning off the power supply to the main control unit to the latch circuit is executed after the execution of the delay process. Or the power supply control apparatus of 3. 前記第２スイッチは、前記蓋が閉鎖された状態で当該蓋によって覆われ、前記蓋が開放された状態で露出するスイッチであり、
前記蓋が閉鎖されている場合に、前記第２スイッチが操作されたことで当該第２スイッチからから出力された信号を無効化する第２の無効回路を備えていることを特徴とする請求項１から４のいずれかに記載の電源制御装置。 The second switch is a switch that is covered by the lid when the lid is closed and exposed when the lid is opened;
2. A second invalidation circuit for invalidating a signal output from the second switch when the second switch is operated when the lid is closed. The power supply control device according to any one of 1 to 4. 前記第２スイッチは、アンラッチ型のスイッチであることを特徴とする請求項１から５のいずれかに記載の電源制御装置。   The power supply control device according to claim 1, wherein the second switch is an unlatched switch. 前記電子楽器は、鍵盤を有する電子鍵盤楽器であり、
前記蓋は、閉鎖された状態で前記鍵盤を覆い、開放された状態で前記鍵盤を露出させる鍵盤蓋であることを特徴とする請求項１から６のいずれかに記載の電源制御装置。


The electronic musical instrument is an electronic keyboard instrument having a keyboard,
The power supply control device according to claim 1, wherein the lid is a keyboard lid that covers the keyboard in a closed state and exposes the keyboard in an opened state.


JP2015149326A 2015-07-29 2015-07-29 Power source control device of electronic musical instrument Pending JP2017032640A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015149326A JP2017032640A (en) 2015-07-29 2015-07-29 Power source control device of electronic musical instrument
EP16162869.8A EP3125232A1 (en) 2015-07-29 2016-03-30 Power control device of electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015149326A JP2017032640A (en) 2015-07-29 2015-07-29 Power source control device of electronic musical instrument

Publications (1)

Publication Number Publication Date
JP2017032640A true JP2017032640A (en) 2017-02-09

Family

ID=55646388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015149326A Pending JP2017032640A (en) 2015-07-29 2015-07-29 Power source control device of electronic musical instrument

Country Status (2)

Country Link
EP (1) EP3125232A1 (en)
JP (1) JP2017032640A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210201878A1 (en) * 2019-12-27 2021-07-01 Roland Corporation Electronic musical instrument, power control device for electronic musical instrument, and power control method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6720896B2 (en) * 2017-03-07 2020-07-08 ヤマハ株式会社 Electronic musical instrument

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69233393T2 (en) * 1991-05-17 2005-08-11 Packard Bell NEC, Inc., Woodland Hills PERFORMANCE MANAGEMENT FUNCTION FOR A BACKWARD COMPATIBLE MICROPROCESSOR
JPH10124196A (en) * 1996-10-23 1998-05-15 Kawai Musical Instr Mfg Co Ltd Memory device of electronic musical instrument
JP3087732B2 (en) * 1998-09-16 2000-09-11 ヤマハ株式会社 Electronic musical instrument system
JP2008090029A (en) * 2006-10-03 2008-04-17 Kawai Musical Instr Mfg Co Ltd Electronic keyboard musical instrument, control method of electronic keyboard musical instrument, and computer program for electronic keyboard musical instrument control
JP4962148B2 (en) * 2007-06-08 2012-06-27 ヤマハ株式会社 Electronic keyboard instrument

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210201878A1 (en) * 2019-12-27 2021-07-01 Roland Corporation Electronic musical instrument, power control device for electronic musical instrument, and power control method
US11810541B2 (en) * 2019-12-27 2023-11-07 Roland Corporation Electronic musical instrument, power control device for electronic musical instrument, and power control method

Also Published As

Publication number Publication date
EP3125232A1 (en) 2017-02-01

Similar Documents

Publication Publication Date Title
JP2017032640A (en) Power source control device of electronic musical instrument
CA2249000A1 (en) Voice-controlled electrical adapter
JP2671472B2 (en) Electronic musical instrument
JP6926430B2 (en) Effect addition device and electronic musical instrument
US10796677B2 (en) Electronic musical instrument and automatic power-off method
JP2008090029A (en) Electronic keyboard musical instrument, control method of electronic keyboard musical instrument, and computer program for electronic keyboard musical instrument control
JP3204014B2 (en) Performance instruction device and electronic musical instrument
JP2007017566A (en) Keyboard musical instrument
JP2009301225A (en) Amplifier device for musical instrument
JPS5924079Y2 (en) electronic musical instrument device
CN209357455U (en) A kind of audio mixing production controller of USB interface
JP5228579B2 (en) Integrated circuit for musical sound generator
JP2018016210A (en) On-vehicle device
JP2538733Y2 (en) Automatic performance device
JP3041985B2 (en) Electronic musical instrument
JP4670760B2 (en) Keyboard device
JPH04274488A (en) Power source controller for electronic musical instrument
JP2020098868A (en) Electronic apparatus
JP2004341000A (en) Electronic musical instrument
US2679781A (en) Combined fallboard and stop mounting
KR940002975Y1 (en) Recording circuit for pronounciation reform
KR100959082B1 (en) Apparatus and method for controlling the function on an electronic dictionary
JP2006233755A (en) Western style flush toilet bowl
JPH11282456A (en) Fallboard mechanism for electronic piano
JP2006234183A (en) Control panel