JP2017028670A

JP2017028670A - Camera connection recording device

Info

Publication number: JP2017028670A
Application number: JP2015187989A
Authority: JP
Inventors: 克仁千葉; Katsuto Chiba; 良太郎本郷; Ryotaro Hongo; 宏俊島田; Hirotoshi Shimada
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 2014-10-01
Filing date: 2015-09-25
Publication date: 2017-02-02
Anticipated expiration: 2035-09-25
Also published as: JP6547550B2

Abstract

PROBLEM TO BE SOLVED: To provide a camera connection recording device capable of recording a sound by a clock signal synchronized with a camera side clock signal, at the time of HDMI connection with a camera.SOLUTION: A recording device 10 is connected with a camera 12 by an HDMI cable or the like. The HDMI receiver 103 of the recording device 10 reproduces an LRCK signal, i.e., an audio clock signal on the camera 12 side, from an HDMI signal before being outputted. When the frequency of the LRCK signal corresponds to a predetermined frequency of an audio CODEC104, a CPU102 outputs a clock signal generated based on the LRCK signal, as a master clock signal, to the audio CODEC104. In other case, the CPU102 outputs a clock signal generated based on the built-in clock signal CLK, as a master clock signal, to the audio CODEC104.SELECTED DRAWING: Figure 5

Description

本発明は、カメラ接続型録音装置に関し、特にクロック信号の制御に関する。 The present invention relates to a camera-connected recording apparatus, and more particularly to control of a clock signal.

デジタル一眼レフカメラあるいはミラーレス一眼カメラ等では静止画のみならず動画を録画できることが一般的となっている。但し、動画録画時の音声の録音品質に関しては、未だ十分なレベルとなっていない。 In general, a digital single lens reflex camera or a mirrorless single lens camera can record not only a still image but also a moving image. However, the audio recording quality at the time of video recording is not yet sufficient.

そこで、デジタル一眼レフカメラあるいはミラーレス一眼カメラのユーザの中には、カメラで動画を録画するとともに、音声については専用の録音装置を用いて録音し、その後にパソコン等を用いて動画データと音声データをミキシングして、高画質かつ高音質な動画を作成するユーザが存在している。 Therefore, some users of digital SLR cameras or mirrorless single-lens cameras record video with the camera, record audio using a dedicated recording device, and then use a personal computer to record video data and audio. There are users who mix data to create high-quality and high-quality moving images.

但し、この場合には、各機器それぞれの内蔵クロックの差による動画データと音声データの時間誤差が問題となり得る。例えば、カメラ側で＋２０ｐｐｍ、録音装置側で−２０ｐｐｍのクロック誤差を有している場合、それぞれの機器で２４時間録画、録音したとすると、実際には、
カメラ側：２３時間５９分５８秒
録音装置側：２４時間００分０２秒
の時間だけ録画、録音され、時間の経過と共にそのずれ量が増大してしまう。従って、それぞれの機器のクロック信号を同期させる必要が生じる。 However, in this case, a time error between the moving image data and the audio data due to the difference between the internal clocks of each device may be a problem. For example, if you have a + 20ppm clock error on the camera side and a -20ppm clock error on the recording device side and you record and record for 24 hours on each device,
Camera side: 23 hours 59 minutes 58 seconds Recording device side: Recording and recording are performed for a time of 24 hours 00 minutes 02 seconds, and the amount of deviation increases with the passage of time. Therefore, it is necessary to synchronize the clock signals of the respective devices.

特許文献１には、映像信号を出力する撮像素子を一体型としたレンズユニットが交換可能なカメラシステムが記載されており、レンズユニットが接続される本体ユニットに、音声データを取得する音声入力手段と、レンズユニットから出力される同期信号を入力する同期信号入力手段を備え、動画記録を行う場合に、レンズユニットから出力される同期信号に同期させて音声データを記録することが記載されている。 Patent Document 1 describes a camera system in which a lens unit in which an image pickup device that outputs a video signal is integrated is replaceable, and an audio input unit that acquires audio data in a main unit to which the lens unit is connected. And synchronization signal input means for inputting a synchronization signal output from the lens unit, and recording video data in synchronization with the synchronization signal output from the lens unit when recording a moving image. .

特許文献２には、マスター機器から供給されるワードクロックに基づいてスレーブ機器のマスタクロックを発生し、マスター機器から供給されるトリガ信号に基づいてスレーブ機器のマスタクロックをマスター機器から供給されるワードクロックと一致するように調整することが記載されている。 In Patent Document 2, a master clock of a slave device is generated based on a word clock supplied from the master device, and a master clock of the slave device is supplied from the master device based on a trigger signal supplied from the master device. It is described that it is adjusted to coincide with the clock.

特許文献３には、マスター機器とスレーブ機器とをＵＳＢケーブルで接続し、送信データ又は受信データに所定の周期で含まれる特定のパケットに同期するオーディオクロックを生成して動作クロックとすることにより、録音時のマスター機器とスレーブ機器との同期を図ることが記載されている。 In Patent Document 3, a master device and a slave device are connected with a USB cable, and an audio clock that is synchronized with a specific packet included in transmission data or reception data in a predetermined cycle is generated and used as an operation clock. It describes that the master device and the slave device are synchronized during recording.

特許第５３５９７９７号Japanese Patent No. 5359797 特開２００１−３５１３６６号公報JP 2001-351366 A 特開２０１０−１６５４０３号公報JP 2010-165403 A

ところで、カメラで動画を録画するとともに、音声を専用の録音装置で録音する場合、カメラと録音装置をＨＤＭＩ（登録商標）で接続することが考えられる。ＨＤＭＩ（High-Definition Multimedia Interface）では、映像・音声・制御信号を1本のケーブルで伝送できるため、機器間の配線を簡略化できるからであり、これによりカメラ側のシャッタ操作に連動させて録音装置側を起動することも可能となる。 By the way, when recording a moving image with a camera and recording sound with a dedicated recording device, it is conceivable to connect the camera and the recording device with HDMI (registered trademark). HDMI (High-Definition Multimedia Interface) allows video, audio, and control signals to be transmitted using a single cable, simplifying the wiring between devices. This enables recording in conjunction with the shutter operation on the camera side. It is also possible to activate the device side.

そして、カメラと録音装置をＨＤＭＩ接続した場合、ＨＤＭＩ接続を用いてカメラ側と録音装置側のクロック信号を同期させることができれば好都合である。上記従来技術には、カメラと録音装置がＨＤＭＩ接続されることを前提として、ＨＤＭＩ信号を用いてクロック信号の同期を実現することは開示されていない。 When the camera and the recording device are HDMI-connected, it is advantageous if the clock signals on the camera side and the recording device side can be synchronized using the HDMI connection. The above prior art does not disclose that clock signals are synchronized using an HDMI signal on the assumption that the camera and recording device are HDMI-connected.

なお、ＨＤＭＩにはＴＭＤＳ（Transition Minimized Differential Signaling）信号が含まれ、このＴＭＤＳ信号からクロック信号を生成することが可能であるためこのクロック信号をカメラ側と録音装置側で共に用いることも考えられるが、録音装置側の内蔵クロックとの整合性や、ＨＤＭＩレシーバの仕様との整合性が問題となり得る。 It should be noted that HDMI includes a TMDS (Transition Minimized Differential Signaling) signal, and a clock signal can be generated from this TMDS signal. Therefore, it is possible to use this clock signal on both the camera side and the recording device side. Consistency with the built-in clock on the recording device side and consistency with the specification of the HDMI receiver can be problematic.

本発明の目的は、カメラとＨＤＭＩ（有線あるいは無線を問わず）接続する場合に、カメラ側のクロック信号と同期したクロック信号で音声を録音することができるカメラ接続型録音装置を提供することにある。 An object of the present invention is to provide a camera-connected recording device capable of recording sound with a clock signal synchronized with a clock signal on the camera side when HDMI (whether wired or wireless) is connected to the camera. is there.

本発明は、ＨＤＭＩ接続されたカメラから伝送されたＨＤＭＩ信号に基づき、前記カメラ側のオーディオクロック信号を生成するＨＤＭＩレシーバと、入力音声信号をデジタル変換及び符号化して記憶手段に記憶する信号処理部と、前記ＨＤＭＩレシーバで生成された前記オーディオクロック信号が前記信号処理部に対応した所定周波数のときに前記信号処理部のマスタクロック信号として前記オーディオクロック信号を供給し、前記オーディオクロック信号が存在しない場合あるいは前記オーディオクロック信号が前記信号処理部に対応した所定周波数でない場合に前記信号処理部のマスタクロック信号として内蔵クロック信号を供給する制御部とを備えることを特徴とする。 The present invention provides an HDMI receiver that generates an audio clock signal on the camera side based on an HDMI signal transmitted from an HDMI-connected camera, and a signal processing unit that digitally converts and encodes an input audio signal and stores it in a storage unit When the audio clock signal generated by the HDMI receiver has a predetermined frequency corresponding to the signal processing unit, the audio clock signal is supplied as a master clock signal of the signal processing unit, and the audio clock signal does not exist Or a control unit that supplies a built-in clock signal as a master clock signal of the signal processing unit when the audio clock signal is not a predetermined frequency corresponding to the signal processing unit.

本発明の１つの実施形態では、さらに、前記オーディオクロック信号と前記内蔵クロック信号の位相を一致させる位相同期回路とを備える。 In one embodiment of the present invention, it further comprises a phase synchronization circuit for matching the phases of the audio clock signal and the built-in clock signal.

本発明の他の実施形態では、前記オーディオクロック信号は、ＬＲＣＫ信号である。 In another embodiment of the invention, the audio clock signal is an LRCK signal.

本発明のさらに他の実施形態では、さらに、前記カメラ側の前記オーディオクロック信号に同期させるか否かを設定する設定手段を備え、前記制御部は、前記設定手段で同期が設定されていない場合に前記マスタクロック信号として前記内蔵クロック信号を供給し、前記ＨＤＭＩレシーバの電源をＯＦＦ制御する。 In still another embodiment of the present invention, there is further provided setting means for setting whether or not to synchronize with the audio clock signal on the camera side, and the control unit does not have synchronization set by the setting means The built-in clock signal is supplied as the master clock signal to turn off the HDMI receiver.

本発明によれば、カメラとＨＤＭＩ接続する場合にカメラ側のクロック信号と同期したクロック信号で音声を録音することができる。これにより、カメラ側と録音装置の内蔵クロックの差による動画データと音声データの時間誤差を解消できる。 According to the present invention, audio can be recorded with a clock signal synchronized with a clock signal on the camera side when HDMI connection is made with the camera. Thereby, the time error between the moving image data and the audio data due to the difference between the camera side and the built-in clock of the recording device can be eliminated.

第１実施形態の構成ブロック図である。It is a block diagram of the configuration of the first embodiment. 第１実施形態のマスタクロック信号の切替説明図である。FIG. 3 is an explanatory diagram of switching of a master clock signal according to the first embodiment. 第１実施形態の詳細構成ブロック図である。It is a detailed block diagram of the first embodiment. 第１実施形態の処理フローチャートである。It is a processing flowchart of a 1st embodiment. 第２実施形態のマスタクロック信号の切替説明図である。It is switching explanatory drawing of the master clock signal of 2nd Embodiment. 第２実施形態の詳細構成ブロック図である。It is a detailed block diagram of the second embodiment. 第２実施形態のタイミングチャートである。It is a timing chart of a 2nd embodiment.

以下、図面に基づき本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

＜第１実施形態＞
図１は、本実施形態の録音装置１０をカメラ１２に接続した状態の構成図である。カメラ１２は、デジタル一眼レフカメラやミラーレス一眼カメラ等であり、録音装置１０と有線あるいは無線のＨＤＭＩで接続される。本実施形態では、録音装置１０とカメラ１２がＨＤＭＩケーブルで接続される場合を例示する。 <First Embodiment>
FIG. 1 is a configuration diagram of a state in which the recording apparatus 10 of the present embodiment is connected to a camera 12. The camera 12 is a digital single-lens reflex camera, a mirrorless single-lens camera, or the like, and is connected to the recording device 10 via wired or wireless HDMI. In this embodiment, the case where the recording apparatus 10 and the camera 12 are connected by an HDMI cable is illustrated.

録音装置１０は、ＰＣＭレコーダであり、音声信号を非可逆圧縮しないリニアＰＣＭ：ＷＡＶフォーマットで記録する。但し、ＭＰ３等の非可逆圧縮形式に対応していてもよい。録音装置１０は、構成ブロックとして、設定部１０１、ＣＰＵ１０２、ＨＤＭＩレシーバ１０３、オーディオＣＯＤＥＣ１０４及び表示部１０５を備える。 The recording device 10 is a PCM recorder and records an audio signal in a linear PCM: WAV format that is not lossy compressed. However, it may correspond to an irreversible compression format such as MP3. The recording apparatus 10 includes a setting unit 101, a CPU 102, an HDMI receiver 103, an audio CODEC 104, and a display unit 105 as constituent blocks.

設定部１０１は、カメラ１２及び録音装置１０のユーザが録音装置１０の電源や各種設定を入力するために操作する。本実施形態では、特に、録音装置１０のクロック信号をカメラ１２側のクロック信号に同期させる場合に操作する。ユーザは、同期させる場合には設定部１０１を同期ＯＮに設定し、同期させない場合には設定部１０１を同期ＯＦＦに設定する。 The setting unit 101 is operated by a user of the camera 12 and the recording device 10 to input power and various settings of the recording device 10. In the present embodiment, the operation is performed particularly when the clock signal of the recording device 10 is synchronized with the clock signal on the camera 12 side. The user sets the setting unit 101 to synchronization ON when synchronizing, and sets the setting unit 101 to synchronization OFF when not synchronizing.

ＣＰＵ１０２は、録音装置１０の各部を制御する。ＣＰＵ１０２は、後述するＨＤＭＩレシーバ１０３とＩ２Ｃバスで接続され、ＨＤＭＩレシーバ１０３で受信したＨＤＭＩ情報を取得するとともに、ＣＥＣコマンド（接続された機器同士をコントロールするためのコマンド）を制御する。本実施形態では、ＣＰＵ１０２は、特に、音声信号処理に用いるクロックを、内蔵クロック信号とするか、あるいはＨＤＭＩクロック信号とするかを決定する。ここで、ＨＤＭＩクロック信号は、ＨＤＭＩレシーバ１０３で生成されるマスタクロック信号を意味する。 The CPU 102 controls each unit of the recording device 10. The CPU 102 is connected to an HDMI receiver 103, which will be described later, via an I2C bus, acquires HDMI information received by the HDMI receiver 103, and controls a CEC command (a command for controlling connected devices). In the present embodiment, the CPU 102 particularly determines whether the clock used for the audio signal processing is the built-in clock signal or the HDMI clock signal. Here, the HDMI clock signal means a master clock signal generated by the HDMI receiver 103.

ＨＤＭＩレシーバ１０３は、ＨＤＭＩケーブルを介してカメラ１２から伝送されたＴＭＤＳＣＨ−０信号、ＴＭＤＳＣＨ−１信号、ＴＭＤＳＣＨ−２信号、ＴＭＤＳクロック（ＣＬＯＣＫ）信号から、ＬＲＣＫ信号、ＢＣＬＫ（又はＳＣＬＫ）信号、データ信号、及びＭＣＬＫ信号を出力する。ＬＲＣＫ信号は、期間中のデータがＬｅｆｔ（ＣＨ−１）かＲｉｇｈｔ（ＣＨ−２）かを示す信号で、ローレベルでＬｅｆｔ、ハイレベルでＲｉｇｈｔを示す。ＢＣＬＫ信号は、データをサンプリングしてレベルを判断する基準となるクロックで、立ち上がりエッジで信号レベルをラッチする。データ信号は、アナログオーディオ信号をデジタル化した信号である。ＭＣＬＫ信号は、カメラ１２側のオーディオクロック信号であり、マスタクロック信号である。ＨＤＭＩレシーバ１０３は、これらの信号をＣＰＵ１０２の制御下にオーディオＣＯＤＥＣ１０４に供給する。 The HDMI receiver 103 receives the LRCK signal, BCLK (or SCLK) from the TMDS CH-0 signal, TMDS CH-1 signal, TMDS CH-2 signal, and TMDS clock (CLOCK) signal transmitted from the camera 12 via the HDMI cable. A signal, a data signal, and an MCLK signal are output. The LRCK signal is a signal indicating whether the data during the period is Left (CH-1) or Right (CH-2), and indicates Left at a low level and Right at a high level. The BCLK signal is a reference clock for determining the level by sampling data, and latches the signal level at the rising edge. The data signal is a signal obtained by digitizing an analog audio signal. The MCLK signal is an audio clock signal on the camera 12 side and is a master clock signal. The HDMI receiver 103 supplies these signals to the audio CODEC 104 under the control of the CPU 102.

オーディオＣＯＤＥＣ１０４は、音声信号に対し、ＡＤ変換、符号化を含む各種処理を実行し、ＣＰＵ１０２を経由して半導体メモリ等に記憶して録音する。また、メモリに記憶された音声データをＣＰＵ１０２を経由して読み出し、復号化及びＤＡ変換して、アナログ音声信号として出力する。 The audio CODEC 104 performs various processes including A / D conversion and encoding on the audio signal, and stores them in a semiconductor memory or the like via the CPU 102 for recording. Also, the audio data stored in the memory is read out via the CPU 102, decoded and DA-converted, and output as an analog audio signal.

ＣＰＵ１０２は、オーディオＣＯＤＥＣにおける処理を行う際のマスタクロック信号として、内蔵クロック信号を用いるか、あるいはＨＤＭＩクロック信号を用いるかを決定してオーディオＣＯＤＥＣ１０４に供給する。すなわち、ユーザが設定部１０１を操作してカメラ１２側との同期を求める場合には、所定条件が成立するときにＨＤＭＩクロック信号をオーディオＣＯＤＥＣ１０４に供給してカメラ１２側のクロック信号とオーディオＣＯＤＥＣ１０４のクロック信号を同期させる。他方、ユーザが設定部１０１を操作してカメラ１２側との同期を求めない場合や、同期を求めても所定の条件が成立しないときに内蔵クロック信号をオーディオＣＯＤＥＣ１０４に供給する。 The CPU 102 determines whether to use the built-in clock signal or the HDMI clock signal as a master clock signal when performing processing in the audio CODEC, and supplies it to the audio CODEC 104. That is, when the user operates the setting unit 101 to obtain synchronization with the camera 12 side, an HDMI clock signal is supplied to the audio CODEC 104 when a predetermined condition is satisfied, and the clock signal on the camera 12 side and the audio CODEC 104 are Synchronize clock signals. On the other hand, the internal clock signal is supplied to the audio CODEC 104 when the user does not obtain the synchronization with the camera 12 by operating the setting unit 101 or when a predetermined condition is not satisfied even if the synchronization is obtained.

表示部１０５は、ＨＤＭＩクロック信号を用いてカメラ１２側との同期を確立しているか否かの状態を表示する。具体的には、カメラ１２側に同期している場合には
「ＨＤＭＩＬＯＣＫ」
と表示し、同期していない場合には
「ＨＤＭＩＵＮＬＯＣＫ」
と表示する。 The display unit 105 displays a state as to whether synchronization with the camera 12 is established using the HDMI clock signal. Specifically, when synchronizing with the camera 12 side, “HDMI LOCK”
Is displayed, and if not synchronized, "HDMI UNLOCK"
Is displayed.

図２は、録音装置１０でのマスタクロック信号の切替を模式的に示す説明図である。 FIG. 2 is an explanatory diagram schematically showing switching of the master clock signal in the recording apparatus 10.

ＨＤＭＩレシーバ１０３は、カメラ１２側のオーディオクロック信号であるＭＣＬＫ信号を切替ＳＷに出力する。また、ＣＰＵ１０２は、内蔵クロック信号ＣＬＫを切替ＳＷに出力する。ＣＰＵ１０２は、ＨＤＭＩレシーバ１０３からのＨＤＭＩ情報を受信し、ＨＤＭＩレシーバ１０３からのＭＣＬＫ信号が所定の条件を満たしているか否かを判定する。そして、満たしていない場合には、切替ＳＷをＣＰＵ１０２側に切り替えて、ＣＰＵ１０２からの内蔵クロック信号をマスタクロック信号としてオーディオＣＯＤＥＣ１０４に供給する。他方、所定の条件を満たしている場合には、切替ＳＷをＨＤＭＩレシーバ１０３側に切り替えてＨＤＭＩレシーバ１０３からのＭＣＬＫ信号をマスタクロック信号としてオーディオＣＯＤＥＣ１０４に供給する。オーディオＣＯＤＥＣ１０４は、供給されたマスタクロック信号を用いて入力音声信号をデジタル変換、符号化処理してメモリに記憶することで録音する。ここで、所定の条件とは、
・ユーザが設定部１０１を操作してＨＤＭＩ同期ＯＮを設定したこと
・ＨＤＭＩレシーバ１０３からのＭＣＬＫ信号をＬＯＣＫしたこと
・ＭＣＬＫ信号の周波数が所定周波数であること
である。マスタクロック信号の所定周波数は、オーディオＣＯＤＥＣ１０４でデジタル変換や符号化処理するための周波数であり、例えばＣＤ系、ＤＶＤ系のサンプリング周波数である４４．１ｋＨｚや４８ｋＨｚ、あるいはその系統を定数倍（１２８倍、２５６倍、５１２倍等）した周波数となる。 The HDMI receiver 103 outputs an MCLK signal that is an audio clock signal on the camera 12 side to the switch SW. Further, the CPU 102 outputs the built-in clock signal CLK to the switch SW. The CPU 102 receives the HDMI information from the HDMI receiver 103 and determines whether or not the MCLK signal from the HDMI receiver 103 satisfies a predetermined condition. If not satisfied, the switch SW is switched to the CPU 102 side, and the internal clock signal from the CPU 102 is supplied to the audio CODEC 104 as a master clock signal. On the other hand, when the predetermined condition is satisfied, the switch SW is switched to the HDMI receiver 103 side, and the MCLK signal from the HDMI receiver 103 is supplied to the audio CODEC 104 as a master clock signal. The audio CODEC 104 uses the supplied master clock signal to digitally convert the input audio signal, encode it, and store it in the memory for recording. Here, the predetermined condition is
The user operates the setting unit 101 to set the HDMI synchronization ON. The MCLK signal from the HDMI receiver 103 is locked. The frequency of the MCLK signal is a predetermined frequency. The predetermined frequency of the master clock signal is a frequency for digital conversion and encoding processing by the audio CODEC 104. For example, 44.1 kHz or 48 kHz which is a sampling frequency of a CD system or a DVD system, or a constant multiple (128 times) thereof (256 times, 512 times, etc.).

図３は、ＣＰＵ１０２及びＨＤＭＩレシーバ１０３を含む録音装置１０の詳細構成図である。 FIG. 3 is a detailed configuration diagram of the recording apparatus 10 including the CPU 102 and the HDMI receiver 103.

ＣＰＵ１０２は、フラッシュメモリ１１０及びＳＤＲＡＭ１１１をプログラムメモリ及びワーキングメモリとして処理を実行する。また、ＣＰＵ１０２は、ＳＤカードコネクタ１１２に接続され、ＳＤカードコネクタ１１２に装着されたＳＤカードメモリに音声データを記憶する。 The CPU 102 executes processing using the flash memory 110 and the SDRAM 111 as a program memory and a working memory. The CPU 102 is connected to the SD card connector 112 and stores audio data in an SD card memory attached to the SD card connector 112.

また、ＨＤＭＩコネクタ１１３及びＨＤＭＩレシーバ１０３が設けられる。ＨＤＭＩコネクタ１１３には、ＨＤＭＩケーブルの一端が接続され、ＨＤＭＩケーブルの他端にはカメラ１２が接続される。 Also, an HDMI connector 113 and an HDMI receiver 103 are provided. One end of an HDMI cable is connected to the HDMI connector 113, and the camera 12 is connected to the other end of the HDMI cable.

ＨＤＭＩレシーバ１０３は、ＣＰＵ１０２とＩ２Ｃバスで接続される。ＨＤＭＩレシーバ１０３は、カメラ１２側からＴＭＤＳ信号を受信し、ＤＡＴＡ信号、ＬＲＣＫ信号、ＢＣＬＫ信号、及びＭＣＬＫ信号を生成して出力する。ソース機器とシンク機器をＨＤＭＩで接続した場合に、シンク機器においてソース機器のオーディオクロック信号を生成する技術は公知である。すなわち、オーディオクロック周波数とＴＭＤＳクロック周波数から決まるＮ値とＣＴＳ値をブランキング期間中にソース機器からシンク機器に伝送し、シンク機器においてＴＭＤＳクロックを基準にしてＮ，ＣＴＳ値から元のオーディオクロック信号（ＭＣＬＫ信号）を再生すればよい。 The HDMI receiver 103 is connected to the CPU 102 via an I2C bus. The HDMI receiver 103 receives the TMDS signal from the camera 12 side, generates and outputs a DATA signal, an LRCK signal, a BCLK signal, and an MCLK signal. A technique for generating an audio clock signal of a source device in the sink device when the source device and the sink device are connected by HDMI is known. That is, the N value and CTS value determined from the audio clock frequency and the TMDS clock frequency are transmitted from the source device to the sink device during the blanking period, and the sink device uses the TMDS clock as a reference and the original audio clock signal from the N and CTS values. (MCLK signal) may be reproduced.

ＭＣＬＫ信号は、切替ＳＷ１２１に供給される。切替ＳＷ１２１は、図２における切替ＳＷに相当するものであり、その切替接点の一端はオーディオＣＯＤＥＣ１０４に接続され、他端はＣＰＵ１０２とＨＤＭＩレシーバ１０３のいずれかに選択的に接続される。切替ＳＷ１２１のＣＰＵ１０２側の接点は、切替ＳＷ１２０を介してＣＰＵ１０２のクロック端子ＣＬＫＢＵＦに接続される。ＣＰＵ１０２のクロックイン端子ＣＬＫＩＮにはクロック信号２４．０００ＭＨｚが供給され、このクロック信号を１／２分周した１２．０００ＭＨｚ信号と、１１．２８９６ＭＨｚの信号のいずれかが切替ＳＷ１２０で選択的にＣＰＵ１０２側のマスタクロック信号として切替ＳＷ１２１に供給される。従って、切替ＳＷ１２１の接点をＣＰＵ１０２側に切り替えると、ＣＰＵ１０２からの１２．０００ＭＨｚ信号あるいは１１．２８９６ＭＨｚ信号のいずれかがマスタクロック信号としてオーディオＣＯＤＥＣ１０４に供給され、切替ＳＷ１２１の接点をＨＤＭＩレシーバ１０３側に切り替えると、ＨＤＭＩレシーバ１０３からのＭＣＬＫ信号がマスタクロック信号としてオーディオＣＯＤＥＣ１０４に供給される。切替ＳＷ１２１の接点は、ＣＰＵ１０２により制御される。 The MCLK signal is supplied to the switch SW121. The switching SW 121 corresponds to the switching SW in FIG. 2, one end of the switching contact is connected to the audio CODEC 104, and the other end is selectively connected to either the CPU 102 or the HDMI receiver 103. The contact on the CPU 102 side of the switching SW 121 is connected to the clock terminal CLKBUF of the CPU 102 via the switching SW 120. The clock signal 24.000 MHz is supplied to the clock-in terminal CLKIN of the CPU 102, and either the 12.000 MHz signal obtained by dividing the clock signal by 1/2 or the signal of 11.2896 MHz is selectively switched by the switch SW 120. Is supplied to the switching SW 121 as a master clock signal. Accordingly, when the contact point of the switching SW 121 is switched to the CPU 102 side, either the 12.000 MHz signal or the 11.2896 MHz signal from the CPU 102 is supplied to the audio CODEC 104 as a master clock signal, and the contact point of the switching SW 121 is switched to the HDMI receiver 103 side. Then, the MCLK signal from the HDMI receiver 103 is supplied to the audio CODEC 104 as a master clock signal. The contact of the switching SW 121 is controlled by the CPU 102.

また、ＢＣＬＫ信号、ＬＲＣＫ信号、ＤＡＴＡ信号は、それぞれ切替ＳＷ１２２，１２３，１２４を介してＣＰＵ１０２に供給される。半導体メモリから読み出された音声データは、Ｉ２ＳでＤＡＤＡＴＡ１及びＤＡＤＡＴＡ２としてＣＰＵ１０２からオーディオＣＯＤＥＣ１０４に出力される。Ｉ２Ｓは、ＩＣ間でデジタルオーディオデータをシリアル転送するための規格である。録音装置１０で録音する場合、カメラ１２から伝送された映像データ及び音声データは必要ないが、必要に応じてこれらをメモリに記憶してもよい。 Further, the BCLK signal, the LRCK signal, and the DATA signal are supplied to the CPU 102 via the switching SWs 122, 123, and 124, respectively. The audio data read from the semiconductor memory is output from the CPU 102 to the audio CODEC 104 as DA DATA1 and DA DATA2 in I2S. I2S is a standard for serial transfer of digital audio data between ICs. When recording with the recording device 10, the video data and audio data transmitted from the camera 12 are not necessary, but they may be stored in a memory as required.

ＣＰＵ１０２は、設定部１０１でＨＤＭＩ同期が設定されている場合に、ＨＤＭＩレシーバで生成されたＭＣＬＫ信号の周波数が所定の周波数、すなわちオーディオＣＯＤＥＣ１０４の符号化等で用いられるクロック周波数に合致しているか否かを判定し、合致している場合には切替ＳＷ１２１の接点をＨＤＭＩレシーバ１０３側に切り替えてオーディオＣＯＤＥＣ１０４のクロックをカメラ１２側のクロックに同期させる。他方、設定部１０１でＨＤＭＩ同期が設定されていない場合や、ＨＤＭＩ同期が設定されていてもＭＣＬＫ信号の周波数が所定の周波数に一致しない場合は、切替ＳＷ１２１の接点をＣＰＵ１０２側に切り替えてオーディオＣＯＤＥＣ１０４のクロックを録音装置１０の内蔵クロックとする。ここで、内蔵クロックを切替ＳＷ１２０で切り替えているのは、ＣＤ系の４４．１ｋＨｚのサンプリング周波数と、ＤＶＤ系の４８ｋＨｚのサンプリング周波数に対応するためである。１１．２８９６ＭＨｚが４４．１ｋＨｚに対応し、１２．０００ＭＨｚが４８ｋＨｚに対応する。 When the setting unit 101 sets HDMI synchronization, the CPU 102 determines whether the frequency of the MCLK signal generated by the HDMI receiver matches a predetermined frequency, that is, a clock frequency used for encoding of the audio CODEC 104 or the like. If they match, the contact of the switch SW 121 is switched to the HDMI receiver 103 side, and the clock of the audio CODEC 104 is synchronized with the clock of the camera 12 side. On the other hand, when HDMI synchronization is not set in the setting unit 101, or when the frequency of the MCLK signal does not match a predetermined frequency even when HDMI synchronization is set, the contact of the switching SW 121 is switched to the CPU 102 side and the audio CODEC 104 is switched. Is the internal clock of the recording device 10. Here, the reason why the built-in clock is switched by the switching SW 120 is to correspond to the sampling frequency of 44.1 kHz for the CD system and the sampling frequency of 48 kHz for the DVD system. 11.2896 MHz corresponds to 44.1 kHz, and 12.000 MHz corresponds to 48 kHz.

図４は、本実施形態の録音装置１０の処理フローチャートである。なお、初期状態では、切替ＳＷ１２１の接点がＣＰＵ１０２側に切り替えられ、内蔵クロック信号がオーディオＣＯＤＥＣ１０４に供給されるものとする。 FIG. 4 is a process flowchart of the recording apparatus 10 of the present embodiment. In the initial state, the contact of the switching SW 121 is switched to the CPU 102 side, and the built-in clock signal is supplied to the audio CODEC 104.

まず、録音装置１０のＣＰＵ１０２は、設定部１０１の設定がＨＤＭＩ同期ＯＮに設定されているか否かを判定する（Ｓ１０１）。 First, the CPU 102 of the recording device 10 determines whether or not the setting of the setting unit 101 is set to HDMI synchronization ON (S101).

ＨＤＭＩ同期ＯＮに設定されている場合、次に、ＨＤＭＩレシーバ１０３からのＭＣＬＫ信号がＬＯＣＫされたか否かを判定する（Ｓ１０２）。ＬＯＣＫされた（ＭＣＬＫ信号が再生されて継続的に出力された）場合、さらにそのＭＣＬＫ信号の周波数が、所定周波数であるか否かを判定する（Ｓ１０３）。所定周波数は、既述したように例えば４４．１ｋＨｚや４８ｋＨｚ，あるいはその系統を定数倍した周波数である。 If the HDMI synchronization is set to ON, it is next determined whether or not the MCLK signal from the HDMI receiver 103 is locked (S102). When LOCK is performed (the MCLK signal is reproduced and continuously output), it is further determined whether or not the frequency of the MCLK signal is a predetermined frequency (S103). As described above, the predetermined frequency is, for example, 44.1 kHz or 48 kHz, or a frequency obtained by multiplying the system by a constant.

ＭＣＬＫ信号の周波数が所定周波数である場合、ＣＰＵ１０２は、オーディオＣＯＤＥＣ１０４のマスタクロック信号としてＨＤＭＩクロック信号、すなわちＨＤＭＩレシーバ１０３からのＭＣＬＫ信号に切り替える（Ｓ１０４）。そして、表示部１０５に、「ＨＤＭＩＬＯＣＫ」を表示する（Ｓ１０５）。ユーザは、表示部１０５の表示を視認することで、録音装置１０のクロック信号がカメラ１２側のクロック信号と同期していることを知ることができる。 When the frequency of the MCLK signal is a predetermined frequency, the CPU 102 switches to the HDMI clock signal, that is, the MCLK signal from the HDMI receiver 103 as the master clock signal of the audio CODEC 104 (S104). Then, “HDMI LOCK” is displayed on the display unit 105 (S105). The user can recognize that the clock signal of the recording apparatus 10 is synchronized with the clock signal on the camera 12 side by visually recognizing the display on the display unit 105.

他方、Ｓ１０２でＬＯＣＫされていない場合、及びＬＯＣＫされていても所定周波数以外である場合には、ＣＰＵ１０２は、オーディオＣＯＤＥＣ１０４に供給するマスタクロック信号を内蔵クロック信号のままとする（Ｓ１０７）。そして、表示部１０５に「ＨＤＭＩＵＮＬＯＣＫ」を表示する（Ｓ１０８）。ユーザは、この表示を視認することで、録音装置１０とカメラ１２との同期が確立しておらず、両クロック信号の時間誤差によりずれが生じ得ることを認識できる。勿論、ユーザが単に音声のみを録音する場合や、映像とは別個に音声を録音する場合には、時間誤差は問題とならない。 On the other hand, if it is not LOCKed in S102, and if it is LOCKed and has a frequency other than the predetermined frequency, the CPU 102 keeps the master clock signal supplied to the audio CODEC 104 as a built-in clock signal (S107). Then, “HDMI UNLOCK” is displayed on the display unit 105 (S108). By visually recognizing this display, the user can recognize that synchronization between the recording device 10 and the camera 12 has not been established, and that a shift may occur due to a time error between both clock signals. Of course, when the user simply records audio or when audio is recorded separately from the video, the time error is not a problem.

因みに、ＨＤＭＩレシーバ１０３には、出力オーディオクロック信号の周波数を指定できるタイプと、指定できないタイプが存在する。出力オーディオクロック信号の周波数を指定できるタイプでは、その周波数を所定周波数に予め設定しておけばＳ１０３の条件を常に満たすことが可能であるが、出力オーディオクロック信号の周波数を指定できないタイプでは、所定周波数を満たすか否か不明となる。ここに、Ｓ１０３でＨＤＭＩレシーバ１０３からのオーディオクロック信号の周波数がオーディオＣＯＤＥＣ１０４の所定周波数の条件を満たすか否かを判定する意義がある。カメラ１２側が固定の周波数しか出力できない場合でも、Ｓ１０３の判定処理により内蔵クロック信号を用いるかカメラ１２側のクロック信号を用いるかを適応的に決定できる。 Incidentally, the HDMI receiver 103 includes a type that can specify the frequency of the output audio clock signal and a type that cannot be specified. In the type in which the frequency of the output audio clock signal can be specified, the condition of S103 can always be satisfied if the frequency is set to a predetermined frequency in advance. It is unknown whether the frequency is satisfied. Here, it is meaningful to determine whether or not the frequency of the audio clock signal from the HDMI receiver 103 satisfies the predetermined frequency condition of the audio CODEC 104 in S103. Even when the camera 12 side can output only a fixed frequency, it can be adaptively determined whether to use the built-in clock signal or the camera 12 side clock signal by the determination processing in S103.

なお、設定部１０１を操作してＨＤＭＩ同期ＯＮに設定しても、ＨＤＭＩクロックがＵＮＬＯＣＫの場合、あるいは所定周波数でない場合にはオーディオＣＯＤＥＣ１０４のマスタクロック信号を内蔵クロック信号のままとするが、この場合には表示部１０５に「ＨＤＭＩＵＮＬＯＣＫ」と表示されるため、ユーザは、設定部１０１をＨＤＭＩ同期ＯＮとしたままでも内蔵クロック信号により動作していることを正しく認識できる。 Even if the setting unit 101 is operated to set the HDMI synchronization ON, the master clock signal of the audio CODEC 104 is left as the built-in clock signal when the HDMI clock is UNLOCK or not at a predetermined frequency. Since “HDMI UNLOCK” is displayed on the display unit 105, the user can correctly recognize that the setting unit 101 is operating with the built-in clock signal even when the HDMI synchronization is ON.

また、設定部１０１がＨＤＭＩ同期ＯＦＦに設定された場合には（Ｓ１０１でＯＦＦ）、ＣＰＵ１０２は、ＨＤＭＩレシーバ１０３の電源をＯＦＦにして消費電力を削減する（Ｓ１０６）。ＨＤＭＩレシーバ１０３の電源をＯＦＦしても、オーディオＣＯＤＥＣ１０４は、ＨＤＭＩレシーバ１０３で受信した音声データを処理するのではなく、図示しないマイクから入力した音声信号を処理するため問題ない。すなわち、本実施形態では、ＨＤＭＩレシーバ１０３を、カメラ１２側のオーディオクロック信号を受信して再生する機能部として用いるといえる。そして、この場合も、オーディオＣＯＤＥＣ１０４のマスタクロック信号を内蔵クロック信号とし（Ｓ１０７）、表示部１０５に「ＨＤＭＩＵＮＬＯＣＫ」を表示する（Ｓ１０８）。 When the setting unit 101 is set to HDMI synchronization OFF (OFF in S101), the CPU 102 turns off the HDMI receiver 103 to reduce power consumption (S106). Even if the power of the HDMI receiver 103 is turned off, the audio CODEC 104 does not process the audio data received by the HDMI receiver 103, but processes the audio signal input from a microphone (not shown). That is, in this embodiment, it can be said that the HDMI receiver 103 is used as a functional unit that receives and reproduces the audio clock signal on the camera 12 side. Also in this case, the master clock signal of the audio CODEC 104 is used as a built-in clock signal (S107), and “HDMI UNLOCK” is displayed on the display unit 105 (S108).

＜第２実施形態＞
第１実施形態では、設定部１０１で同期のＯＮ／ＯＦＦを設定しているが、設定部１０１を省略し、録音装置１０とカメラ１２が有線あるいは無線のＨＤＭＩで接続されている場合に、常に同期させるように動作してもよい。また、第１実施形態では、ＨＤＭＩレシーバ１０３からのＭＣＬＫ信号をマスタクロック信号として用いているが、ＭＣＬＫ信号もＬＲＣＫ信号もともにクロック信号として機能することから、ＨＤＭＩレシーバ１０３からのＬＲＣＫ信号をマスタクロック信号として用いてもよい。ＬＲＣＫ信号は、既述したように、期間中のデータがＬｅｆｔ（ＣＨ−１）かＲｉｇｈｔ（ＣＨ−２）かを示す信号であり、ローレベルでＬｅｆｔ、ハイレベルでＲｉｇｈｔを示す信号である。 Second Embodiment
In the first embodiment, the setting unit 101 sets ON / OFF of synchronization. However, when the setting unit 101 is omitted and the recording device 10 and the camera 12 are connected by wired or wireless HDMI, the setting unit 101 is always set. It may operate to synchronize. In the first embodiment, the MCLK signal from the HDMI receiver 103 is used as a master clock signal. However, since both the MCLK signal and the LRCK signal function as clock signals, the LRCK signal from the HDMI receiver 103 is used as the master clock signal. It may be used as a signal. As described above, the LRCK signal is a signal indicating whether the data during the period is Left (CH-1) or Right (CH-2), and is a signal indicating Left at a low level and Right at a high level.

図５は、本実施形態における録音装置１０でのマスタクロック信号の切替を模式的に示す説明図である。 FIG. 5 is an explanatory diagram schematically showing switching of the master clock signal in the recording apparatus 10 in the present embodiment.

ＨＤＭＩレシーバ１０３は、カメラ１２側のオーディオクロック信号であるＬＲＣＫ信号を切替ＳＷに出力する。また、内蔵クロック１０６は、内蔵クロック信号ＣＬＫを切替ＳＷに出力する。ＣＰＵ１０２は、ＨＤＭＩレシーバ１０３からのＨＤＭＩ情報を受信し、ＨＤＭＩレシーバ１０３からのＬＲＣＫ信号が所定の条件を満たしているか否かを判定する。そして、満たしていない場合には、切替ＳＷを内蔵クロック１０６（あるいはＣＰＵ１０２）側に切り替えて、内蔵クロック信号ＣＬＫを元に生成されたクロック信号をマスタクロック信号としてオーディオＰＬＬ回路１３８を介してオーディオＣＯＤＥＣ１０４に供給する。他方、所定の条件を満たしている場合には、切替ＳＷをＨＤＭＩレシーバ１０３側に切り替えてＨＤＭＩレシーバ１０３からのＬＲＣＫ信号を元に生成されたクロック信号をマスタクロック信号としてオーディオＰＬＬ回路１３８を介してオーディオＣＯＤＥＣ１０４に供給する。オーディオＣＯＤＥＣ１０４は、供給されたマスタクロック信号を用いて入力音声信号をデジタル変換、符号化処理してメモリに記憶することで録音する。所定の条件とは、
・ＨＤＭＩレシーバ１０３からのＬＲＣＫ信号をＬＯＣＫしたこと
・ＬＲＣＫ信号の周波数が所定周波数であること
である。所定周波数は、オーディオＣＯＤＥＣ１０４でデジタル変換や符号化処理するための周波数であり、例えばＣＤ系、ＤＶＤ系のサンプリング周波数である４４．１ｋＨｚ、４８ｋＨｚ、９６ｋＨｚのいずれかである。もちろん、所定周波数はこれに限定されるものではなく、機器の仕様によって、３２ｋＨｚであったり４４．１ｋＨｚや４８ｋＨｚを定数倍した周波数であってもよい。第１実施形態では、所定の条件にユーザが設定部１０１を操作してＨＤＭＩ同期ＯＮを設定したことが含まれているが、本実施形態ではかかる条件は含まれない。すなわち、ＨＤＭＩレシーバ１０３からのＬＲＣＫ信号がＬＯＣＫされ、その周波数が所定周波数である場合には常にＬＲＣＫ信号をマスタクロック信号としてオーディオＣＯＤＥＣ１０４に供給する。 The HDMI receiver 103 outputs an LRCK signal that is an audio clock signal on the camera 12 side to the switch SW. The built-in clock 106 outputs the built-in clock signal CLK to the switch SW. The CPU 102 receives the HDMI information from the HDMI receiver 103 and determines whether or not the LRCK signal from the HDMI receiver 103 satisfies a predetermined condition. If not satisfied, the switch SW is switched to the built-in clock 106 (or the CPU 102), and the audio CODEC 104 is passed through the audio PLL circuit 138 using the clock signal generated based on the built-in clock signal CLK as a master clock signal. To supply. On the other hand, when the predetermined condition is satisfied, the switch SW is switched to the HDMI receiver 103 side, and the clock signal generated based on the LRCK signal from the HDMI receiver 103 is used as the master clock signal via the audio PLL circuit 138. The audio codec 104 is supplied. The audio CODEC 104 uses the supplied master clock signal to digitally convert the input audio signal, encode it, and store it in the memory for recording. What are the predetermined conditions?
LOCK the LRCK signal from the HDMI receiver 103. The frequency of the LRCK signal is a predetermined frequency. The predetermined frequency is a frequency for digital conversion and encoding processing by the audio CODEC 104, and is, for example, one of 44.1 kHz, 48 kHz, and 96 kHz which are sampling frequencies of the CD system and the DVD system. Of course, the predetermined frequency is not limited to this, and may be 32 kHz or a frequency obtained by multiplying 44.1 kHz or 48 kHz by a constant depending on the specifications of the device. In the first embodiment, the predetermined condition includes that the user operates the setting unit 101 to set the HDMI synchronization ON, but this condition is not included in the present embodiment. That is, when the LRCK signal from the HDMI receiver 103 is locked and the frequency is a predetermined frequency, the LRCK signal is always supplied to the audio CODEC 104 as a master clock signal.

なお、録音装置１０とカメラ１２の間のＨＤＭＩ接続が遮断された場合、マスタクロック信号はＬＲＣＫ信号から内蔵クロック側に切り替わることになるが、両者の位相がずれているときにはオーディオＣＯＤＥＣ１０４での処理に不具合が生じるおそれがあるため、切替ＳＷの後段に位相同期回路（ＰＬＬ）を設け、ＬＲＣＫ信号と内蔵クロック側の信号の位相を同期させることが好適である。このことは、本実施形態のみならず第１実施形態においても同様である。 Note that, when the HDMI connection between the recording device 10 and the camera 12 is interrupted, the master clock signal is switched from the LRCK signal to the built-in clock side, but when the phase of both is shifted, the processing in the audio CODEC 104 is performed. It is preferable to provide a phase synchronization circuit (PLL) in the subsequent stage of the switch SW so as to synchronize the phase of the LRCK signal and the signal on the built-in clock side. This is the same not only in this embodiment but also in the first embodiment.

図６は、ＣＰＵ１０２、内蔵クロック１０６及びＨＤＭＩレシーバ１０３を含む録音装置１０の詳細構成図である。 FIG. 6 is a detailed configuration diagram of the recording apparatus 10 including the CPU 102, the built-in clock 106 and the HDMI receiver 103.

録音装置１０は、ＨＤＭＩ入力端子（ＨＤＭＩＩＮ）１３０、ＨＤＭＩ出力端子（ＨＤＭＩＯＵＴ）１３２、ＨＤＭＩレシーバ１０３、ＨＤＭＩトランスミッタ１４０、ＣＰＵ１０２、内蔵クロック１０６、ＣＰＬＤ（コンプレックスプログラマブルロジックデバイス）１３４、オーディオＣＯＤＥＣ１０４、及びオーディオ位相同期（ＰＬＬ）回路１３８を備える。 The recording apparatus 10 includes an HDMI input terminal (HDMIIN) 130, an HDMI output terminal (HDMIOUT) 132, an HDMI receiver 103, an HDMI transmitter 140, a CPU 102, a built-in clock 106, a CPLD (complex programmable logic device) 134, an audio CODEC 104, and an audio phase. A synchronization (PLL) circuit 138 is provided.

ＨＤＭＩ入力端子１３０は、ＨＤＭＩケーブルを介してカメラ１２と接続される。 The HDMI input terminal 130 is connected to the camera 12 via an HDMI cable.

ＨＤＭＩレシーバ１０３は、ＨＤＭＩケーブルを介してカメラ１２から伝送されたＴＭＤＳ信号、ＴＭＤＳクロック信号から、ＬＲＣＫ信号、ＢＣＬＫ（又はＳＣＬＫ）信号、データ信号、及びＭＣＬＫ信号を出力する。ＨＤＭＩレシーバ１０３は、Ｉ２Ｃバスで接続されたＣＰＵ１０２の制御の下に、ＬＲＣＫ信号をＣＰＬＤ１３４に供給する。 The HDMI receiver 103 outputs an LRCK signal, a BCLK (or SCLK) signal, a data signal, and an MCLK signal from the TMDS signal and TMDS clock signal transmitted from the camera 12 via the HDMI cable. The HDMI receiver 103 supplies the LRCK signal to the CPLD 134 under the control of the CPU 102 connected via the I2C bus.

他方、内蔵クロック１０６からの内蔵クロック信号ＣＬＫもＣＰＬＤ１３４に供給される。例えば、内蔵クロック１０６から１９．２ＭＨｚの信号を出力し、これをＣＰＬＤ内で分周して内蔵クロック信号ＣＬＫを元にしたＰＬＬ基準クロック信号（例えば、１５３．６ｋＨｚ）を生成する。 On the other hand, the internal clock signal CLK from the internal clock 106 is also supplied to the CPLD 134. For example, a signal of 19.2 MHz is output from the built-in clock 106, and this is divided in the CPLD to generate a PLL reference clock signal (for example, 153.6 kHz) based on the built-in clock signal CLK.

ＣＰＬＤ１３４は、切替ＳＷ１３５を備え、ＨＤＭＩレシーバ１０３からのＬＲＣＫ信号と内蔵クロック１０６からの内蔵クロック信号ＣＬＫを元に生成したＰＬＬ基準クロック信号を切り替える。切替ＳＷ１３５は、ＨＤＭＩレシーバからのＬＲＣＫ信号が存在する場合にはＨＤＭＩレシーバ側の接点に自動的に切替え、ＨＤＭＩレシーバからのＬＲＣＫ信号が存在しない場合には内蔵クロック側の接点に自動的に切り替える。ＨＤＭＩレシーバからのＬＲＣＫ信号あるいはＰＬＬ基準クロック信号は、オーディオＰＬＬ回路１３８に供給される。なお、ＣＰＬＤ１３４は、ＬＲＣＫの周波数を検出するクロックカウンタを備え、クロックカウンタで検出されたＬＲＣＫ信号の周波数が所定周波数でない場合にも、切替ＳＷ１３５はＬＲＣＫ信号が存在しない場合と同様に内蔵クロック側の接点に切り替える。 The CPLD 134 includes a switch SW 135 and switches between a PLL reference clock signal generated based on the LRCK signal from the HDMI receiver 103 and the internal clock signal CLK from the internal clock 106. The switch SW135 automatically switches to the contact on the HDMI receiver side when the LRCK signal from the HDMI receiver exists, and automatically switches to the contact on the built-in clock side when the LRCK signal from the HDMI receiver does not exist. The LRCK signal or PLL reference clock signal from the HDMI receiver is supplied to the audio PLL circuit 138. The CPLD 134 includes a clock counter that detects the frequency of the LRCK. Even when the frequency of the LRCK signal detected by the clock counter is not a predetermined frequency, the switching SW 135 is provided on the built-in clock side as in the case where the LRCK signal does not exist. Switch to contact.

オーディオＰＬＬ回路１３８は、ＨＤＭＩレシーバからのＬＲＣＫ信号あるいはＰＬＬ基準クロック信号の位相を同期させてオーディオ用のマスタクロック信号を生成する。ＰＬＬ回路は公知であり、位相比較器、ループフィルタ、ＶＣＯ（電圧制御可変発振器）あるいはＶＣＸＯ（電圧制御水晶発振器）、及び分周器から構成され、入力信号と出力信号の位相を同期させる。 The audio PLL circuit 138 generates the master clock signal for audio by synchronizing the phase of the LRCK signal or the PLL reference clock signal from the HDMI receiver. The PLL circuit is known and includes a phase comparator, a loop filter, a VCO (Voltage Controlled Variable Oscillator) or a VCXO (Voltage Control Crystal Oscillator), and a frequency divider, and synchronizes the phases of the input signal and the output signal.

オーディオＰＬＬ回路１３８は、オーディオ用マスタクロック信号をＣＰＬＤ１３４に供給する。 The audio PLL circuit 138 supplies an audio master clock signal to the CPLD 134.

ＣＰＬＤ１３４は、オーディオ用マスタクロック信号をオーディオＣＯＤＥＣ１０４及びＨＤＭＩトランスミッタ１４０に供給する。また、オーディオ用マスタクロック信号より生成されたＬＲＣＫ信号、ＳＣＬＫ信号をＨＤＭＩトランスミッタ１４０及びオーディオＣＯＤＥＣ１０４に供給する。 The CPLD 134 supplies an audio master clock signal to the audio CODEC 104 and the HDMI transmitter 140. Further, the LRCK signal and the SCLK signal generated from the audio master clock signal are supplied to the HDMI transmitter 140 and the audio CODEC 104.

ＨＤＭＩトランスミッタ１４０は、ＨＤＭＩレシーバ１０３からのデータ信号、ビデオ用ピクセルクロック信号及びビデオ用同期信号、ＣＰＬＤ１３４からのＬＲＣＫ信号、ＳＣＬＫ信号、ＭＣＬＫ信号を元に生成したＴＤＭＳ信号をＨＤＭＩ出力端子１３２に供給する。 The HDMI transmitter 140 supplies the HDMI output terminal 132 with the TDMS signal generated based on the data signal from the HDMI receiver 103, the video pixel clock signal and the video synchronization signal, the LRCK signal from the CPLD 134, the SCLK signal, and the MCLK signal. .

ＨＤＭＩレシーバ１０３からＬＲＣＫ信号が供給された場合、内蔵クロック１０６からのＰＬＬ基準クロック信号ではなくＨＤＭＩレシーバ１０３からのＬＲＣＫ信号が選択され、オーディオＰＬＬ回路１３８で位相同期されてオーディオ用マスタクロック信号としてオーディオＣＯＤＥＣ１０４及びＨＤＭＩトランスミッタ１４０に供給される。他方、ＨＤＭＩレシーバ１０３からＬＲＣＫ信号が供給されない場合（ＬＲＣＫ信号の周波数が所定周波数でない場合も含む）、ＰＬＬ基準クロック信号が選択され、オーディオＰＬＬ回路１３８で位相同期されてオーディオ用マスタクロック信号としてオーディオＣＯＤＥＣ１０４に供給される。 When the LRCK signal is supplied from the HDMI receiver 103, the LRCK signal from the HDMI receiver 103 is selected instead of the PLL reference clock signal from the built-in clock 106, the phase is synchronized by the audio PLL circuit 138, and the audio is used as the audio master clock signal. Supplied to the CODEC 104 and the HDMI transmitter 140. On the other hand, when the LRCK signal is not supplied from the HDMI receiver 103 (including the case where the frequency of the LRCK signal is not a predetermined frequency), the PLL reference clock signal is selected and phase-synchronized with the audio PLL circuit 138 to be used as the audio master clock signal. Supplied to the CODEC 104.

オーディオＣＯＤＥＣ１０４は、第１実施形態と同様に、音声信号に対し、ＡＤ変換、符号化を含む各種処理を実行し、ＣＰＵ１０２を経由してＳＤＲＡＭ１１１等の半導体メモリに記憶して録音する。また、ＳＤＲＡＭ１１１等に記憶された音声データをＣＰＵ１０２を経由して読み出し、復号化及びＤＡ変換してアナログ音声信号として出力する。 As in the first embodiment, the audio CODEC 104 performs various processes including AD conversion and encoding on the audio signal, and stores the audio signal in a semiconductor memory such as the SDRAM 111 via the CPU 102 for recording. Also, audio data stored in the SDRAM 111 or the like is read out via the CPU 102, decoded and DA converted, and output as an analog audio signal.

このように、本実施形態では、切替ＳＷ１３５の後段にＰＬＬ回路１３８を設けて位相を同期させることにより、切替ＳＷ１３５において接点が切り替わり、オーディオ用マスタクロック信号の元となる信号がＨＤＭＩレシーバ側ＬＲＣＫ信号とＰＬＬ基準クロック信号の間で切り替わったとしても、位相を追従させてオーディオＣＯＤＥＣ１０４での処理を確実に実行し得る。 As described above, in this embodiment, the PLL circuit 138 is provided in the subsequent stage of the switching SW 135 to synchronize the phase, whereby the contact is switched in the switching SW 135, and the signal that is the source of the audio master clock signal is the HDMI receiver side LRCK signal. And the PLL reference clock signal, the processing in the audio CODEC 104 can be reliably executed by following the phase.

図７は、内蔵クロック信号ＣＬＫに基づくオーディオ用マスタクロック信号（内部クロック）、ＨＤＭＩレシーバ側ＬＲＣＫ信号に基づくオーディオ用マスタクロック信号（外部クロック）の切替前後のタイミングチャートを示す。また、比較のため、ＰＬＬ回路により位相同期しない場合（直接切り替えた場合）の切替前後のタイミングチャートを示す。時刻ｔ１において内蔵クロック信号ＣＬＫからＬＲＣＫ信号に切り替わった場合、ＰＬＬ回路がない場合には時刻ｔ１において位相が不連続的に変化してしまう。これに対し、ＰＬＬ回路を用いた場合には、時刻ｔ２において自然に調相されており、本実施形態では切替前後において位相（クロックの連続性）が維持されるのが分かる。 FIG. 7 is a timing chart before and after switching between an audio master clock signal (internal clock) based on the built-in clock signal CLK and an audio master clock signal (external clock) based on the HDMI receiver LRCK signal. For comparison, timing charts before and after switching when the phase is not synchronized by the PLL circuit (when directly switched) are shown. When the internal clock signal CLK is switched to the LRCK signal at time t1, the phase changes discontinuously at time t1 when there is no PLL circuit. On the other hand, when the PLL circuit is used, the phase is naturally adjusted at time t2, and in this embodiment, it can be seen that the phase (clock continuity) is maintained before and after switching.

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、種々の変更が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, A various change is possible.

例えば、第１実施形態に係る図４の処理フローチャートにおいて、ＨＤＭＩケーブルが接続されているか否かを判定し、ＨＤＭＩケーブルが接続されていない場合にはオーディオＣＯＤＥＣ１０４のマスタクロック信号を内蔵クロック信号に切り替えてもよい。この場合もＨＤＭＩレシーバ１０３の電源をＯＦＦにするのが望ましい。第２実施形態についても同様である。 For example, in the processing flowchart of FIG. 4 according to the first embodiment, it is determined whether or not the HDMI cable is connected. If the HDMI cable is not connected, the master clock signal of the audio CODEC 104 is switched to the built-in clock signal. May be. Also in this case, it is desirable to turn off the power of the HDMI receiver 103. The same applies to the second embodiment.

また、ＨＤＭＩレシーバ１０３のタイプが既知である場合、すなわち、ＨＤＭＩレシーバ１０３の出力オーディオクロック信号を指定できることが既知である場合、Ｓ１０３の判定処理を省略してもよい。 If the type of the HDMI receiver 103 is known, that is, if it is known that the output audio clock signal of the HDMI receiver 103 can be specified, the determination process in S103 may be omitted.

さらに、第２実施形態において、ＣＰＬＤ１３４がＭＣＬＫセレクタを備え、オーディオＰＬＬ回路１３８からのオーディオ用マスタクロック信号（すなわちＬＲＣＫ信号から生成されたオーディオ用マスタクロック信号）と、ＨＤＭＩレシーバ１０３からのＭＣＬＫ信号を切り替えてオーディオＣＯＤＥＣ１０４に供給する構成としてもよい。 Furthermore, in the second embodiment, the CPLD 134 includes an MCLK selector, and the audio master clock signal (that is, the audio master clock signal generated from the LRCK signal) from the audio PLL circuit 138 and the MCLK signal from the HDMI receiver 103 are received. A configuration may be adopted in which switching is performed and the audio codec 104 is supplied.

１０録音装置、１２カメラ、１０１設定部、１０２ＣＰＵ、１０３ＨＤＭＩレシーバ、１０４オーディオＣＯＤＥＣ、１０５表示部、１３０ＨＤＭＩ入力端子、１３２ＨＤＭＩ出力端子、１３４ＣＰＬＤ（コンプレックスプログラマブルロジックデバイス）、１３５切替ＳＷ（スイッチ）、１３８オーディオＰＬＬ回路、１４０ＨＤＭＩトランスミッタ。 DESCRIPTION OF SYMBOLS 10 Recording apparatus, 12 Cameras, 101 Setting part, 102 CPU, 103 HDMI receiver, 104 Audio CODEC, 105 Display part, 130 HDMI input terminal, 132 HDMI output terminal, 134 CPLD (complex programmable logic device), 135 Switch SW (switch ) 138 audio PLL circuit, 140 HDMI transmitter.

Claims

An HDMI receiver that generates an audio clock signal on the camera side based on an HDMI signal transmitted from an HDMI-connected camera;
A signal processing unit that digitally converts and encodes the input audio signal and stores it in the storage means;
When the audio clock signal generated by the HDMI receiver has a predetermined frequency corresponding to the signal processing unit, the audio clock signal is supplied as a master clock signal of the signal processing unit, and the audio clock signal does not exist or A control unit that supplies a built-in clock signal as a master clock signal of the signal processing unit when the audio clock signal is not a predetermined frequency corresponding to the signal processing unit;
A camera-connected recording device comprising:

The camera-connected recording device according to claim 1, further comprising:
A phase synchronization circuit for matching the phases of the audio clock signal and the internal clock signal;
A camera-connected recording device comprising:

The camera-connected recording device according to claim 2,
The audio clock signal is an LRCK signal. A camera-connected recording device, wherein:

The camera-connected recording device according to claim 1, further comprising:
Setting means for setting whether to synchronize with the audio clock signal on the camera side;
With
The camera-connected recording apparatus, wherein the control unit supplies the built-in clock signal as the master clock signal when the setting unit does not set synchronization, and controls the HDMI receiver to be turned off.