JP2017028092A - Plasma processing apparatus and plasma processing method - Google Patents
Plasma processing apparatus and plasma processing method Download PDFInfo
- Publication number
- JP2017028092A JP2017028092A JP2015144999A JP2015144999A JP2017028092A JP 2017028092 A JP2017028092 A JP 2017028092A JP 2015144999 A JP2015144999 A JP 2015144999A JP 2015144999 A JP2015144999 A JP 2015144999A JP 2017028092 A JP2017028092 A JP 2017028092A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- resistivity
- value
- plasma processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、プラズマ処理技術に関する。また、本発明は、プラズマ処理のための高周波バイアス電力を制御する技術に関する。 The present invention relates to a plasma processing technique. The present invention also relates to a technique for controlling high-frequency bias power for plasma processing.
一般に、半導体集積回路素子等を製造する工程では、プラズマ処理装置を用いて、ウエハ等の被処理基板に対し、加工のために好適な、プラズマを用いたエッチング等の処理が行われる。プラズマ処理装置の処理に関する方式としては様々な方式がある。1つの方式として、処理室内の被処理基板を保持する保持部の電極に、プラズマに作用させるための高周波バイアス電圧を印加する方式がある。 In general, in a process of manufacturing a semiconductor integrated circuit element or the like, a plasma processing apparatus is used to perform processing such as etching using plasma, which is suitable for processing, on a target substrate such as a wafer. There are various methods related to the processing of the plasma processing apparatus. As one method, there is a method in which a high-frequency bias voltage for acting on plasma is applied to an electrode of a holding unit that holds a substrate to be processed in a processing chamber.
素子集積度向上に伴い、微細加工精度向上が要求されており、それと共に、プラズマエッチング処理等の処理におけるウエハ面内での均一性の向上が要求されている。例えば、エッチングレートや、エッチングパターン形状の限界寸法に関する面内での均一性の向上が要求されている。 Along with the improvement in the degree of device integration, there is a demand for improvement in microfabrication accuracy, and at the same time, there is a demand for improvement in uniformity within the wafer surface in processing such as plasma etching. For example, it is required to improve in-plane uniformity regarding the etching rate and the critical dimension of the etching pattern shape.
上記面内の均一性は、プラズマ密度、ガス流れ、温度、反応生成物、入射イオンエネルギー、等の分布の影響を受けている。例えば、プラズマ密度分布が面内の半径方向で不均一である場合、その影響でエッチングレート等が面内で不均一になり得る。例えば、被エッチング膜の均一なレートが得られたとしても、反応生成物の滞留や堆積によって面内の内周部と外周部とで形状が異なる面内形状差が発生する場合がある。また、面内のエッチング深さを合わせたとしても、面内の選択比が異なるため、面内でハードマスク高さが異なる結果になる場合もある。 The in-plane uniformity is affected by the distribution of plasma density, gas flow, temperature, reaction product, incident ion energy, and the like. For example, when the plasma density distribution is non-uniform in the radial direction in the plane, the etching rate or the like can be non-uniform in the plane due to the influence. For example, even if a uniform rate of the film to be etched is obtained, an in-plane shape difference between the inner peripheral portion and the outer peripheral portion in the surface may occur due to the retention or deposition of the reaction product. Further, even if the in-plane etching depth is adjusted, the in-plane selection ratio is different, and therefore the hard mask height may be different in the in-plane.
そこで、従来のプラズマ処理装置は、エッチングレート等に関する面内の不均一を改善または制御するために、ウエハ周辺の電気的課題、特にプラズマ密度分布やイオンエネルギー分布等を調整する分布調整機能を有するものがある。 Therefore, the conventional plasma processing apparatus has a distribution adjustment function for adjusting electrical problems around the wafer, particularly plasma density distribution and ion energy distribution, in order to improve or control in-plane non-uniformity related to the etching rate and the like. There is something.
プラズマ処理装置の処理における面内の均一性の実現に関する先行技術例として、特許第5496568号公報(特許文献1)が挙げられる。特許文献1に記載のプラズマ処理装置は、処理室内に、電極として下部電極及び上部電極と、電極に第1の周波数の電力を印加する第1の電源と、下部電極に第2の周波数の電力を印加する第2の電源と、下部電極の周縁部に設けられたバイアス分布制御用電極と、バイアス分布制御用電極に第3の周波数の矩形波電圧を印加する電源と、を有する。
Japanese Patent No. 5396568 (Patent Document 1) is given as an example of the prior art relating to the realization of in-plane uniformity in the processing of a plasma processing apparatus. A plasma processing apparatus described in
特許文献1のように、従来のプラズマ処理装置として、分布調整に応じて、ウエハの保持部の電極に高周波バイアス電圧を印加することにより、プラズマ処理に係わる面内の均一性等の実現を図るものがある。
As in
しかし、本発明者等の検討によれば、従来のプラズマ処理装置の分布調整機能を用いて、ウエハのプラズマ処理中に、高周波バイアス電圧を印加して所定の分布調整の制御を実行した場合に、以下のような課題がある。例えば、面内の半径方向で平らな分布になるように所望の分布調整の制御を実行した場合でも、意図とは異なり均一なエッチングレート等の所望の結果が得られない場合があった。所望の分布調整の制御を実行した場合に、プラズマ処理中のウエハの抵抗率の影響によって、分布調整の効果が変わってしまう場合があることが分かった。 However, according to the study by the present inventors, when a distribution adjustment function of a conventional plasma processing apparatus is used and a high frequency bias voltage is applied and a predetermined distribution adjustment control is executed during plasma processing of a wafer. There are the following problems. For example, even when the desired distribution adjustment control is executed so as to obtain a flat distribution in the radial direction in the plane, a desired result such as a uniform etching rate may not be obtained unlike the intended case. It has been found that when the desired distribution adjustment control is executed, the effect of the distribution adjustment may change due to the influence of the resistivity of the wafer during plasma processing.
本発明の目的は、プラズマ処理装置に関して、プラズマ処理に係わる面内の均一性や、エッチングレート等の所望の分布調整を実現することができる技術を提供することである。 An object of the present invention is to provide a technique capable of realizing desired distribution adjustments such as in-plane uniformity related to plasma processing and an etching rate with respect to a plasma processing apparatus.
本発明のうち代表的な実施の形態は、プラズマ処理装置であって、以下に示す構成を有することを特徴とする。 A typical embodiment of the present invention is a plasma processing apparatus having the following configuration.
一実施の形態のプラズマ処理装置は、電磁波を発生させる電磁波発生部と、前記電磁波に基づいて発生されるプラズマに基づいて、保持部に保持された被処理基板に対する処理としてプラズマ処理が行われる処理室と、前記保持部における、前記被処理基板を載置するための載置電極と、前記載置電極の内部に設けられた電極として、前記載置電極に対応した面内で、内周部にある第1電極、及び外周部にある第2電極と、前記載置電極及び前記電極に高周波バイアス電圧を印加するための高周波バイアス電力を供給し、前記高周波バイアス電圧として、前記第1電極に第1電圧を印加し、前記第2電極に第2電圧を印加し、前記載置電極に第3電圧を印加する、電力供給部と、前記第1電圧及び前記第2電圧をモニタするモニタ部と、前記モニタ部のモニタ値に基づいて、前記被処理基板の抵抗率を算出する抵抗率算出部と、前記抵抗率に応じて、前記高周波バイアス電圧に関する補正値を決定し、当該補正値となるように前記電力供給部を駆動制御する補正部と、を備える。 A plasma processing apparatus according to an embodiment includes an electromagnetic wave generating unit that generates an electromagnetic wave, and a process in which plasma processing is performed as a process for a substrate to be processed held in a holding unit based on plasma generated based on the electromagnetic wave. A chamber, a mounting electrode for mounting the substrate to be processed, and an electrode provided inside the mounting electrode, in a plane corresponding to the mounting electrode; And the second electrode on the outer periphery, and the high frequency bias power for applying the high frequency bias voltage to the placement electrode and the electrode are supplied to the first electrode as the high frequency bias voltage. A power supply unit that applies a first voltage, applies a second voltage to the second electrode, and applies a third voltage to the placement electrode, and a monitor unit that monitors the first voltage and the second voltage And said Based on the monitor value of the nita unit, a resistivity calculation unit that calculates the resistivity of the substrate to be processed, and a correction value related to the high-frequency bias voltage is determined according to the resistivity so that the correction value is obtained. A correction unit that drives and controls the power supply unit.
本発明のうち代表的な実施の形態によれば、プラズマ処理装置に関して、プラズマ処理に係わる面内の均一性や、エッチングレート等の所望の分布調整を実現することができる。 According to a typical embodiment of the present invention, it is possible to achieve desired distribution adjustments such as in-plane uniformity and etching rate related to plasma processing in a plasma processing apparatus.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一部には原則として同一符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
(実施の形態1)
図1〜図9を用いて、本発明の実施の形態1のプラズマ処理装置及びプラズマ処理方法について説明する。実施の形態1のプラズマ処理方法は、実施の形態1のプラズマ処理装置で実行するステップを含む方法である。
(Embodiment 1)
A plasma processing apparatus and a plasma processing method according to
前述の課題として、従来のプラズマ処理装置の分布調整機能を用いて、ウエハのプラズマ処理中に、高周波バイアス電圧を印加して所望の分布調整の制御を実行した場合に、その処理中のウエハの抵抗率の影響によって、分布調整の効果が変わってしまう場合がある。結果、意図とは異なり、面内の半径方向でエッチングレートが不均一になる場合があった。 As described above, when a distribution adjustment function of a conventional plasma processing apparatus is used to perform a desired distribution adjustment control by applying a high frequency bias voltage during plasma processing of a wafer, the wafer being processed is processed. The effect of distribution adjustment may change due to the influence of resistivity. As a result, unlike the intention, the etching rate may be non-uniform in the radial direction within the surface.
上記のような場合が発生する理由は以下のように考えられる。ウエハを保持する電極において、例えば内周部の電極に第1電圧が印加され、外周部の電極に第2電圧が印加されたとする。しかし、当該電極間のパスを通じて、内周部の電極と外周部の電極との間で電力が伝播する。これにより、ウエハ表面では、第1電圧と第2電圧との間の電圧値に近付いてしまい、電力差が減少する。この電極間での電力差減少や伝播度合いは、主にウエハの抵抗率の大きさに依存して決まると考えられる。 The reason why such a case occurs is considered as follows. In the electrode holding the wafer, for example, it is assumed that a first voltage is applied to the inner peripheral electrode and a second voltage is applied to the outer peripheral electrode. However, power propagates between the inner peripheral electrode and the outer peripheral electrode through the path between the electrodes. As a result, the wafer surface approaches the voltage value between the first voltage and the second voltage, and the power difference is reduced. It is considered that the reduction in power difference between the electrodes and the degree of propagation are determined mainly depending on the resistivity of the wafer.
ウエハの基本的な抵抗率は、不純物濃度やウエハのSi結晶の面方位等によって決まる。しかし、実際のプラズマエッチング処理中のウエハについては、処理条件や処理状況等が反映され、ウエハ付近のガスやプラズマ状態等の影響を受けることで、基本的な抵抗率に対し異なる抵抗率になっている。この処理中の実際の抵抗率は、ウエハ及びその付近における温度、表面状態、サンプル積層膜、堆積物、ウエハと電極との静電吸着状態、等の各種の要因で変化し得る。 The basic resistivity of the wafer is determined by the impurity concentration, the plane orientation of the Si crystal of the wafer, and the like. However, wafers undergoing actual plasma etching processing reflect the processing conditions, processing conditions, etc., and are affected by the gas and plasma conditions near the wafer, resulting in a resistivity that differs from the basic resistivity. ing. The actual resistivity during this process may vary due to various factors such as the temperature at and near the wafer, the surface condition, the sample stack, deposits, and the electrostatic attraction between the wafer and the electrode.
実施の形態1のプラズマ処理装置は、上記要因を考慮して、処理中のウエハの抵抗率を算出し、当該抵抗率に応じて好適な分布調整を含む制御を行う機能を有する。 The plasma processing apparatus of the first embodiment has a function of calculating the resistivity of the wafer being processed in consideration of the above factors and performing control including suitable distribution adjustment according to the resistivity.
[プラズマ処理装置(1)]
図1は、実施の形態1のプラズマ処理装置の機能ブロック構成を示す。実施の形態1のプラズマ処理装置は、処理室10、電力供給部20、モニタ部30、電磁波発生部40、制御部50を有する。
[Plasma processing equipment (1)]
FIG. 1 shows a functional block configuration of the plasma processing apparatus of the first embodiment. The plasma processing apparatus of the first embodiment includes a
処理室10は、保持部2と、保持部2に保持される被処理基板3とを含む。被処理基板3は、ウエハ等の被処理材であり、円板形状を有する。保持部2は、載置電極4と、載置電極4の上面部である導電体膜5とを含む。処理室10は、概略円筒形状を有する。載置電極4は、被処理基板3を載置するための電極であり、ウエハ等の被処理基板3に対応して円板形状を有する。処理室10の載置電極4及び被処理基板3の中心軸を一点鎖線で示す。
The
載置電極4は、電力供給線路を通じて電力供給部20の高周波バイアス電源24に対して接続されている。高周波バイアス電源24から載置電極4に、高周波バイアス電源電力である第3電力P3が供給され、それにより高周波バイアス電源電圧である第3電圧V3が印加される。
The mounting
導電体膜5の内部に、電極として、第1電極6と第2電極7とを有する。導電体膜5において、2つの領域に分かれて設けられた導電体膜として、第1電極6と第2電極7とを有する。この2つの電極は、静電吸着用の双極型電極である、静電吸着電極(ESC:Electro Static Chuck)である。第1電極6は、内周部ESCであり、円板形状の面における中心軸付近である内周部に配置された電極である。第2電極7は、外周部ESCであり、円板形状の面における外周部に配置された電極である。
The
第1電極6及び第2電極7は、それぞれ、電力供給線路を通じて電力供給部20に接続されている。電力供給部20から第1電極6へは、第1高周波バイアス電力である第1電力P1の供給に基づいて、第1高周波バイアス電圧である第1電圧V1が印加される。電力供給部20から第2電極7へは、第2高周波バイアス電力である第2電力P2の供給に基づいて、第2高周波バイアス電圧である第2電圧V2が印加される。
The
電力供給部20は、スイッチ21、LC共振回路22、制御回路23、高周波バイアス電源24、等を含む。スイッチ21は、LC共振回路22と、第1電極6及び第2電極7に接続されており、第1電極6に接続される第1状態と、第2電極7に接続される第2状態と、いずれの電極にも接続されない第3状態とが切り替え可能なスイッチである。
The
LC共振回路22は、ダンピング回路であり、コイルによる可変のインダクタンスと、コンデンサによる固定のキャパシタンスとが直列接続された回路を含み、インダクタンス値が制御可能になっている。制御値であるインダクタンス値の制御により、第1電極6及び第2電極7に印加される高周波バイアス電圧値を可変に制御可能になっている。
The
制御回路23は、制御部50からの駆動制御値C1に従い、電力供給部20内の回路の動作や状態を制御する。制御回路23は、スイッチ21の状態や、LC共振回路22の制御値であるインダクタンス値を可変に制御する回路を含む。
The
高周波バイアス電源24は、高周波バイアス電源電力を供給する電源である。高周波バイアス電源電力は、高周波バイアス電圧を保持部2の電極に印加するための電力である。高周波バイアス電圧は、処理室10内のプラズマに作用させるための電圧である。
The high frequency
モニタ部30は、プラズマ処理中に、常時、保持部2の電極の高周波バイアス電圧に関する電圧値や、電力供給部20のLC共振回路22の制御値であるインダクタンス値等をモニタし、モニタ値を制御部50の抵抗率算出部51へ与える。モニタ部30は、電圧値として、第1電極6の第1電圧V1、第2電極7の第2電圧V2、載置電極4の第3電圧V3を測定、モニタする。
During the plasma processing, the
第1電圧V1、第2電圧V2、第3電圧V3は、それぞれ、交流電力の振幅の最大値と最小値との差分に対応するピーク・ツー・ピーク電圧(Vppで表す)である。 The first voltage V1, the second voltage V2, and the third voltage V3 are peak-to-peak voltages (represented by Vpp) corresponding to the difference between the maximum value and the minimum value of the AC power amplitude.
電磁波発生部40は、公知の要素であるが、電磁波を発生させて、処理室10まで伝播させる部分である。
The electromagnetic
制御部50は、抵抗率算出部51、補正部52、DB部53、処理条件管理部54を含む。制御部50は、電磁波発生部40、処理室10、電力供給部20、モニタ部30を含む、プラズマ処理装置の全体を制御する。制御部50は、プラズマ処理の処理条件及び処理シーケンスに従い、処理室10内の被処理基板3に対するプラズマ処理を制御する。制御部50は、例えば計算機や回路基板により構成できる。
The
処理条件管理部54は、プラズマ処理の処理条件及び処理シーケンスを管理する。処理シーケンスは、複数の工程から成る。複数の工程は、処理条件に応じて、搬送工程、ウエハ保持工程、電磁波発生工程、ガス供給及び真空排気工程、高周波バイアス電圧印加工程、等の各種の工程がある。各工程には、処理条件に応じた駆動制御値、例えば、ガス圧力値、電圧値、等がある。処理条件管理部54は、オペレータの操作に基づいて、処理条件の設定や変更を行い、また、分布調整機能に関する設定や、DB部53のDBデータの登録、等を行う。
The processing
制御部50は、プラズマ処理のシーケンスの制御の際、処理室10内への被処理基板3の搬送、保持部2への被処理基板3の保持等の制御を行う。また、制御部50は、処理室10内への電磁波の発生及び導入、ガス供給及び真空排気、高周波バイアス電圧印加、等の制御を行う。
The
制御部50は、分布調整機能を有し、保持部2の電極や電力供給部20を用いて、プラズマエッチング処理中に、プラズマ等の状態やエッチングレート等が、面内で均一になるように、所望の分布調整を含む制御を行う。この分布調整は、ウエハ等に対応した面内の半径方向におけるプラズマ密度やイオンエネルギー等の分布が、平らな分布、凹分布、凸分布、等の所望の分布になるように調整することである。制御部50は、所望のエッチングレートになるように、内周部の第1電極6と外周部の第2電極7に異なる高周波バイアス電圧を印加するように電力制御を行う。
The
抵抗率算出部51は、プラズマ処理中、モニタ部30からモニタ値を入力する。抵抗率算出部51は、その時点でのモニタ値である電圧値や制御値に基づいて、処理中の被処理基板3の実際の抵抗率を算出する。この抵抗率を、基本的な抵抗率とは区別して、第1の抵抗率(R1で示す)とする。この際、抵抗率算出部51は、DB部53のDBデータを用いて、その第1の抵抗率R1を算出する。抵抗率算出部51は、算出した第1の抵抗率R1を含む情報を、補正部52へ与える。第1の抵抗率R1は、処理条件や処理状態等が反映された値である。
The
DB部53は、記憶装置等で構成され、抵抗率の算出に用いるデータや補正の制御に用いる制御用情報が格納されたDBを保持している。DB部53のDBは、予め登録されており、また、処理条件管理部54を通じてデータ更新も可能となっている。
The
DB部53のDBには、複数の変数値の関係を表す情報が表として格納されている。複数の変数値は、被処理基板3の抵抗率と、LC共振回路22の制御値であるインダクタンス値と、第1電極6及び第2電極7の各電極の高周波バイアス電圧値とを含む。このDBデータは、複数のサンプルのウエハに関する、複数の代表的な抵抗率における、抵抗率毎に、制御値と、各電極の高周波バイアス電圧値との関係を表す表を含む。
In the DB of the
補正部52は、抵抗率算出部51で算出された第1の抵抗率R1を用いて、所望の分布調整に対応した、高周波バイアス電力値の好適な補正値である電圧補正値を決定する。また、補正部52は、その電圧補正値に対応した、制御値の補正値である制御補正値を決定する。補正部52は、決定した電圧補正値及び制御補正値を含む補正値を用いて、電力供給部20を動作させる。補正部52は、補正値に対応した駆動制御値C1を用いて、電力供給部20を駆動制御する。
The
これにより、電力供給部20は、駆動制御値C1に従って、内部の回路等を動作させ、電力供給部20から保持部2の電極である第1電極6及び第2電極7に、補正値に対応した補正後の高周波バイアス電圧が印加される。これにより、処理中の被処理基板3の第1の抵抗率R1に合わせた好適な分布調整を含む制御が行われる。これにより、面内の内周部と外周部とでイオンエネルギー等の分布を好適に制御でき、安定した均一性が高いプラズマ処理を実現でき、その結果、エッチングレートを面内で均一にする等の効果が得られる。
As a result, the
上記のように、実施の形態1のプラズマ処理装置は、ウエハのプラズマエッチング処理中に、モニタ値に基づいて第1の抵抗率R1を算出し、第1の抵抗率R1に応じて好適に高周波バイアス電圧値を補正する、といったリアルタイムの制御を行う。 As described above, the plasma processing apparatus according to the first embodiment calculates the first resistivity R1 based on the monitor value during the plasma etching process of the wafer, and preferably uses a high frequency according to the first resistivity R1. Real-time control such as correcting the bias voltage value is performed.
なお、プラズマ処理装置は、プラズマ処理に係わる面内の均一性を実現するために、ウエハ表面の入射イオンエネルギー分布等の分布の状態を、直接的に高精度に測定、モニタして、制御ができるのであれば、より好ましい。しかし、直接的に高精度に面内の分布を測定、モニタすることが技術的に難しい場合がある。実施の形態1の構成では、直接的に面内の分布を測定する代わりに、面内の半径方向の複数の位置で状態を測定する。特に、本構成では、モニタ部30は、保持部2における内周部の第1電極6と外周部の第2電極7との2つの電極について、高周波バイアス電圧が印加された状態での電圧値である第1電圧V1及び第2電圧V2を測定する。
In order to achieve in-plane uniformity related to plasma processing, the plasma processing apparatus directly controls the state of distribution such as the incident ion energy distribution on the wafer surface with high accuracy and controls it. If possible, it is more preferable. However, it may be technically difficult to directly measure and monitor the in-plane distribution with high accuracy. In the configuration of the first embodiment, instead of directly measuring the distribution in the plane, the state is measured at a plurality of positions in the radial direction in the plane. In particular, in this configuration, the
そして、制御部50は、モニタの電圧値に基づいて、処理中のウエハの第1の抵抗率R1を算出し、第1の抵抗率R1に基づいて、面内の半径方向の分布を、所望の分布調整に対応した分布、例えば平らな分布になるように、各電極の高周波バイアス電圧を補正する。
Then, the
[プラズマ処理装置(2)]
図2は、実施の形態1のプラズマ処理装置の構成を示す。実施の形態1のプラズマ処理装置は、マイクロ波電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)を用いたプラズマエッチング処理を行う機能を持つエッチング装置である。
[Plasma processing equipment (2)]
FIG. 2 shows the configuration of the plasma processing apparatus of the first embodiment. The plasma processing apparatus of the first embodiment is an etching apparatus having a function of performing a plasma etching process using microwave electron cyclotron resonance (ECR).
処理室10は、Z方向の上部が開放された真空容器である。処理室10には、真空排気口110を介して、図示しない真空排気装置が接続されている。処理室10の上部には、シャワープレート102及び窓部103が設けられている。シャワープレート102は、孔を有し、材質は例えば石英であり、ガス供給機構125から供給されるプラズマエッチング処理用のガスを、孔を通じて、処理室10内に導入する。シャワープレート102の上には、ガス供給用の間隙をおいて、窓部103が設けられている。窓部103は、上方からの電磁波を透過して、処理室10内に封入する。窓部103は、材質として誘電体、例えば石英を用いる。
The
窓部103の上には、分布調整用に空洞部104が設けられている。空洞部104の上部は開口しており、Z方向に延在する導波管105が接続されている。導波管105の上部には、導波管変換器106が接続されており、導波管変換器106のX方向の端部には、X方向に延在する導波管107が接続されている。導波管変換器106は、導波管及び電磁波の方向を90度曲げるコーナーを兼ねている。導波管105及び導波管107等は、電磁波を伝播する発振導波管である。導波管107のX方向の端部には、ソース電源108が接続されている。
On the
ソース電源108は、電磁波発生用電源であり、制御部50からの制御に基づいて、電磁波を発生させる。電磁波の周波数として、実施の形態1では、2.45GHzのマイクロ波を用いる。ソース電源108で発生された電磁波は、導波管107、導波管変換器106、導波管105を通じてZ方向へ伝播し、空洞部104、窓部103、シャワープレート102を通じて、処理室10内に導入される。
The
処理室10の上部の外周には、磁場発生コイル109が設けられている。磁場発生コイル109は、ECRの処理の際に処理室10に磁場を発生させる。ソース電源108から発振された電力は、磁場発生コイル109により形成された磁場との相互作用により、処理室10内に高密度プラズマを生成する。
A magnetic
処理室10の下方には、窓部103に対向して、保持部2が設けられている。保持部2は、上面に載置される被処理基板3を保持する。導波管105や処理室10の保持部2や被処理基板3の中心軸は一致している。保持部2は、主に載置電極4により構成される。載置電極4は、材質としてはアルミやチタンから成る。載置電極4の一部である上面には、導電体膜5を有する。なお、載置電極4の導電体膜5の上面には、アルミナセラミックス等による図示しない溶射膜が設けられている。
A holding
載置電極4の導電体膜5の内部には、内周部と外周部との2つの領域に分かれた電極である誘電体膜として、第1電極6及び第2電極7が形成されている。第1電極6及び第2電極7は、被処理基板3の静電吸着に用いられると共に、高周波バイアス電圧の印加に用いられる。
A
電力供給部20は、スイッチ21、LC共振回路22、制御回路23、高周波バイアス電源24、マッチングボックス210、高周波フィルタ220、直流電源221,222、第1電圧検出器201、第2電圧検出器202、第3電圧検出器203を有する。
The
保持部2の載置電極4、第1電極6及び第2電極7は、電力供給部20に接続されている。載置電極4は、第3電圧検出部203、マッチングボックス210を通じて、高周波バイアス電源24に接続されている。第1電極6は、第1電圧検出部201、スイッチ21の第1端子を通じて、LC共振回路22に接続されている。第2電極7は、第2電圧検出部202、スイッチ21の第2端子を通じて、LC共振回路22に接続されている。第1電極6及び第2電極7には、高周波フィルタ220を介して、直流電源221及び直流電源222が接続されている。
The
[プラズマ処理概要]
実施の形態1のプラズマ処理装置におけるプラズマ処理の概要は以下である。ウエハ等の被処理基板3は、制御部50の搬送制御に基づいて、処理室10内に搬送され、保持部2の載置電極4の導電体膜5上に載置される。そして、載置された被処理基板3は、直流電源221,222によって、第1電極6にプラスの電圧、第2電極7にマイナスの電圧がかけられ、これにより発生する静電気力により、載置電極4上の所定位置に静電吸着されて保持される。
[Outline of plasma processing]
The outline of the plasma processing in the plasma processing apparatus of
その後、処理室10は、制御部50からのガス供給制御及び真空排気制御に基づいて、内部が減圧された真空状態となる。その際、詳しくは、ガス供給機構125から、プラズマエッチング処理用のガスが、図示しないマスフローコントロ−ラを介して供給される。そして、当該ガスは、窓部103とシャワープレート102との間隙を通過して、シャワープレート102の孔から処理室10内に導入される。制御部50は、真空排気装置を制御しながら、処理室10内を所定の圧力に維持する。
Thereafter, the
制御部50は、電磁波発生制御に基づいて、ソース電源108から電磁波を発生させて、真空状態の処理室10内に導入された電磁波に基づいて、処理室10内にプラズマを発生させる。
The
その際、制御部50は、電力供給部20に対する電力制御等に基づいて、処理室10内の保持部2の電極である第1電極6及び第2電極7にそれぞれ高周波バイアス電圧を印加する。この高周波バイアス電圧により、プラズマから被処理基板3へイオンを引き込む作用が生じる。
At that time, the
その際、詳しくは、高周波バイアス電源24から載置電極4に高周波バイアス電源電力が供給されて、載置電極4に高周波バイアス電圧が印加される。また、LC共振回路22のスイッチ21の切り替え制御に基づいて、第1電極6及び第2電極7に高周波バイアス電源電力が供給されて、各電極に高周波バイアス電圧が印加される。
More specifically, high frequency bias power is supplied from the high frequency
これにより、被処理基板3の面に対して、プラズマエッチング処理が行われる。この際、ガスやエッチングにより発生した反応生成物は、処理室10の下部の真空排気口110を通じて排気される。
Thereby, the plasma etching process is performed on the surface of the
[電力供給部]
次に、電力供給部20の回路の構成、及び、1つの高周波バイアス電源24から、保持部2の第1電極6及び第2電極7に異なる高周波バイアス電圧を印加する機構について説明する。
[Power supply section]
Next, a circuit configuration of the
スイッチ21は、第1端子により第1電極6に接続する第1状態と、第2端子により第2電極7に接続する第2状態と、第1電極6及び第2電極7のどちらにも接続しない第3状態との3種類の状態が、制御端子の入力に応じて切り替え可能になっている。
The
LC共振回路22は、コンデンサ22aによる固定のキャパシタンスと、コイル22bによる可変のインダクタンスとの直列接続から成り、地絡している。キャパシタンスをC、インダクタンスをLで示す。可変の制御値であるインダクタンス値をL値とする。
The
第1電極6、第2電極7、及び高周波バイアス電源24の出口には、それぞれ電圧検出器が設けられている。即ち、第1電極6の出口には、電力供給線路の途中に、第1電圧検出器201を有し、第2電極7の出口には、電力供給線路の途中に、第2電圧検出器202を有する。また、高周波バイアス電源24のマッチングボックス210の出口には、載置電極4への電力供給線路の途中に、第3電圧検出器203を有する。各電圧検出器は、A/D変換器等により構成され、高時間分解能で、電圧及びそのVpp値を検出する。
A voltage detector is provided at each of the
第1電圧検出器201は、第1電極6に印加される第1高周波バイアス電圧である第1電圧V1のVppを検出する。第2電圧検出器202は、第2電極7に印加される第2高周波バイアス電圧である第2電圧V2のVppを検出する。第3電圧検出器203は、載置電極4に印加される第3高周波バイアス電圧である第3電圧V3のVppを検出する。
The
各電圧検出器は、図1のモニタ部30と図示しない線で接続されている。第1電圧検出器201は、検出した第1電圧V1の値をモニタ部30に出力する。第2電圧検出器202は、検出した第2電圧V2の値をモニタ部30に出力する。第3電圧検出器203は、検出した第3電圧V3の値をモニタ部30に出力する。
Each voltage detector is connected to the
LC共振回路22の可変のインダクタンスのL値は、制御値として、制御回路23を通じて制御部50から制御される。L値の制御により、高周波バイアス電圧である第1電圧V1及び第2電圧V2の大きさが可変に制御可能となっている。L値の可変の制御は、例えばインダクタンスLのコイル22bに対して接続される図示しないモータの駆動によりコイル22bの回転角を変えることにより実現できる。これにより、L値を高速に可変に制御可能である。
The L value of the variable inductance of the
制御回路23は、モータ等の駆動機構を含み、LC共振回路22のインダクタンスLのコイル22bに対して接続されている。制御回路23は、制御部50の補正部52からの駆動制御値C1によってその動作が制御される。制御回路23は、補正部52からの駆動制御値C1に従い、LC共振回路22のインダクタンスLのL値を可変に制御する。また、L値は、制御回路23を通じて、モニタ部30からモニタが可能となっている。制御回路23は、L値をモニタ部30へ出力する。
The
モニタ部30は、電力供給部20の各電圧検出器から、検出値である電圧値{V1,V2,V3}を入力し、また、制御回路23からL値を入力し、それらの値を必要に応じて処理し、それらの値を含むモニタ値を、制御部50の抵抗率算出部51へ出力する。
The
また、制御回路23は、スイッチ21の制御端子に接続されている。制御回路23は、補正部52からの駆動制御値C1に従い、スイッチ21の切り替えを制御する。スイッチ21が第1端子に接続された第1状態では、第1電極6に対してLC共振回路22のキャパシタC及びインダクタンスLが接続される。スイッチ21が第2端子に接続された第2状態では、第2電極7に対してLC共振回路22のキャパシタンスC及びインダクタンスLが接続される。スイッチ21が第1端子及び第2端子のいずれにも接続されない第3状態では、第1電極6及び第2電極7に対してLC共振回路22が接続されない。
The
スイッチ21及びL値の制御により、第1電極6の第1電圧V1や第2電極7の第2電圧V2が、L値に対応した電圧値となるように制御される。電力供給部20は、制御部50からの制御に基づいて、L値及び高周波バイアス電源電圧の大きさを可変に制御可能であり、それに伴い、第1電圧V1及び第2電圧V2の大きさを可変に制御可能である。
By controlling the
LC共振回路22がLC直列共振点となるL値をLZとする。ただし、LC共振回路22の容量成分については、固定のキャパシタンスCに加えて、載置電極4とプラズマの容量成分を含む。L値に関する制御範囲の最大値は、値LZの約1.1倍とする。実施の形態1では、L値の最小値を0%、最大値を100%と規定した。LC直列共振点となる値LZは、約90%となっている。
Let LZ be the L value at which the
マッチングボックス210は、インピーダンス整合器であり、入力側の高周波バイアス電源24と、出力側の載置電極4とのインピーダンスを整合させる。
The
高周波バイアス電源24からの出力の高周波バイアス電源電力として、ある量の電力PA(単位はワット)を、載置電極4に供給したとする。この場合、第3電圧検出器203により、高周波バイアス電源電力による高周波バイアス電圧である第3電圧V3として、例えば300V(単位はボルト)が測定される。スイッチ21が第3状態である場合、第1電極6の第1電圧V1と第2電極7の第2電圧V2は、第1電圧検出器201及び第2電圧検出器202により、共に250Vが計測される。この状態では、被処理基板3に対応する面内で均一に高周波バイアス電圧が印加されている。
It is assumed that a certain amount of power PA (unit: watts) is supplied to the mounting
スイッチ21が第1電極6に接続された第1状態で、L値がLC直列共振点に近い時(例えば値LZ=80%とする)には、このLC共振回路22のインピーダンスはゼロに近付き、高周波バイアス電源24からみたインピーダンスは低下する。結果、第1電極6の第1電圧V1のVppは、上記250Vから低下する。この時、他方の第2電極7の第2電圧V2のVppも、上記250Vから低下する。
When the
第1電極6と第2電極7との間には、保持部2の載置電極4及び導電体膜5の内部と、被処理基板3の内部とを介する2つのパスがある。当該パスを通じて電流が流れるので、第2電極7の第2電圧V2が、第1電極6の第1電圧V1に引きずられ、両者の電圧が中間の値に近付く。そのため、上記のように第1電圧V1及び第2電圧V2が共に低下する。
Between the
[インダクタンス特性]
図3の(A)は、モニタ電圧値である第1電極6の第1電圧V1及び第2電極7の第2電圧V2のVppと、可変のインダクタンスLのL値との関係を表す特性のグラフを示す。このグラフの特性をインダクタンス特性と称する。なお、この特性では、設定VppとしてV2>V1である。
[Inductance characteristics]
FIG. 3A is a characteristic showing the relationship between the Vpp of the first voltage V1 of the
制御部50は、L値をゼロから共振点に対応した値LZまで増加させる。すると、第1電圧V1と第2電圧V2とのVppの差分値(D1とする)である(V2−V1)が、徐々に増加しながら、V1,V2のVppが共に減少していく。L値が値LZになると、インピーダンスがほぼゼロとなり、V1は最小となるが、差分値D1は最大となる。
The
図3の(B)は、図3の(A)の特性に関し、L値をある値に固定した場合の、高周波バイアス電源電圧と、モニタ電圧値である第1電圧V1及び第2電圧V2のVppとの関係を表す特性のグラフを示す。高周波バイアス電源電圧は、前述の高周波バイアス電源24の出力の電力に基づいた電圧である第3電圧V3に対応する。このグラフでは、V3が大きくなるのに伴い、V1及びV2が増加する。
FIG. 3B relates to the characteristics of FIG. 3A, and shows the high-frequency bias power supply voltage and the first voltage V1 and the second voltage V2 that are monitor voltage values when the L value is fixed to a certain value. The graph of the characteristic showing the relationship with Vpp is shown. The high-frequency bias power supply voltage corresponds to the third voltage V3 that is a voltage based on the output power of the high-frequency
つまり、図3から、高周波バイアス電源電圧である第3電圧V3とL値との2つのパラメータの制御により、第1電極6と第2電極7にそれぞれ異なる大きさの高周波バイアス電圧である第1電圧V1及び第2電圧V2を印加することができる。第1電圧V1及び第2電圧V2は、第3電圧V3及びL値と所定の関係を持つ。第3電圧V3及びL値の制御により、第1電圧V1及び第2電圧V2を変化させて、所望の分布調整を実現できる。
That is, from FIG. 3, the
また逆に、スイッチ21が第2電極7側に接続された第2状態の場合でも、そのインダクタンス特性は、上記第1状態の場合と比べ、正負の関係を除き、変化しない。なぜなら、ESCによる均一な静電吸着を確保するために、第1電極6と第2電極7との2つの領域は、概ね等面積で設計されているからである。スイッチ21の切り替えにより、第1電圧V1と第2電圧V2のVppの大小関係を変えることが可能である。
Conversely, even in the second state where the
前提として第1電圧V1及び第2電圧V2を共に250Vとした場合に、エッチングレートの分布が例えば凸分布になるとする。この前提の場合で、均一性がより良好なエッチングレートを得るために、即ち平らな分布に近付くように、分布調整の制御を行うとする。この制御として、高周波バイアス電圧について、第1電圧V1を200V、第2電圧V2を300Vにする。この制御を行う場合、電力供給部20は、まず、スイッチ21を第1状態とし、高周波バイアス電源電力をPA×1.5Wで出力し、これにより第3電圧V3を400Vとし、そして、L値を60%にする。
As a premise, when the first voltage V1 and the second voltage V2 are both 250V, the distribution of the etching rate is, for example, a convex distribution. In this case, it is assumed that the distribution adjustment is controlled so as to obtain an etching rate with better uniformity, that is, close to a flat distribution. As this control, for the high-frequency bias voltage, the first voltage V1 is set to 200V, and the second voltage V2 is set to 300V. When performing this control, the
しかし、上記インダクタンス特性は、プラズマ処理の条件や状態、高周波バイアス電圧の大きさ等によっても変わる。よって、最初から予め設定で第1電圧V1及び第2電圧V2のVppを決めておけば適切な大きさのL値及び高周波バイアス電力値が一点に決まるというものではない。特に、前述のように、プラズマ処理の条件や状態、各種の要因の影響によって、ウエハの実際の抵抗率が変化する。そして、その抵抗率に応じて、分布調整に関する制御効果、制御性が変化する。 However, the inductance characteristics vary depending on the conditions and state of plasma processing, the magnitude of the high frequency bias voltage, and the like. Therefore, if the Vpp of the first voltage V1 and the second voltage V2 is determined in advance from the beginning, the L value and the high-frequency bias power value of an appropriate magnitude are not determined at one point. In particular, as described above, the actual resistivity of the wafer varies depending on the conditions and state of plasma processing and the influence of various factors. And the control effect and controllability regarding distribution adjustment change according to the resistivity.
プラズマ処理の条件や状態に応じて、適切なL値及び高周波バイアス電力値になるように決定して、分布調整を含む制御を行うことが望ましい。よって、実施の形態1では、プラズマ処理中のウエハの実際の抵抗率を算出し、その抵抗率に応じて、電力値や制御値であるL値を決定する機能を有する。 It is desirable to perform control including distribution adjustment by determining an appropriate L value and high-frequency bias power value according to the plasma processing conditions and states. Therefore, the first embodiment has a function of calculating an actual resistivity of a wafer during plasma processing and determining an L value that is a power value or a control value according to the resistivity.
[制御シーケンス]
図4は、実施の形態1のプラズマ処理装置におけるプラズマエッチング処理の処理中に、電極に高周波バイアス電圧を印加する制御を行う際の時系列のシーケンスを示す。本制御例は、様々な条件に対応して、第1電極6に第1電圧V1として200V、第2電極7に第2電圧V2として300Vを印加するように設定した場合の制御例である。図4で、(a)は、高周波バイアス電源24から出力する高周波バイアス電源電力を示す。(b)は、LC共振回路22の可変インダクタンスのL値を示す。(c)は、(a)の電力に基づいた高周波バイアス電源電圧である第3電圧V3の検出値を示す。(d)は、外周部ESCの第2電圧V2の検出値を示す。(e)は、内周部ESCの第1電圧V1の検出値を示す。(f)は、第1電圧V1と第2電圧V2との差分値D1である(V2−V1)を示す。
[Control sequence]
FIG. 4 shows a time-series sequence when performing control to apply a high-frequency bias voltage to the electrode during the plasma etching process in the plasma processing apparatus of the first embodiment. This control example is a control example in a case where 200 V is applied to the
制御部50は、電力供給部20に対して以下の制御を行う。最初、スイッチ21がいずれの電極にも接続されない第3状態で、(a)の高周波バイアス電源電力を所定電力PA[W]とし、(c)の第3電圧V3を300Vとする。すると、(d)の第2電圧V2及び(e)の第1電圧V1は、共に250Vとなる。
The
次に、時点t1で、制御部50は、スイッチ21を、設定Vppが低い方である第1電極6側に接続した第1状態とし、(b)のL値を初期値である0%から大きい方に増加させる。すると、前述のように、(f)の差分値D1=(V2−V1)が増加しながら、基本的な特性としては第1電圧V1及び第2電圧V2が共に減少していく。それに対し、本制御では、第1電圧V1と第2電圧V2の平均値である(V1+V2)/2を一定に保つように、(a)の高周波バイアス電源電力を上げながら調整する。これにより、時点t2までの期間で、(d)の第2電圧V2を300Vまで増加させ、(e)の第1電圧V1を200Vまで減少させる。
Next, at the time point t1, the
この調整の制御の際、(a)の高周波バイアス電源電力の調整については、モニタ部30及び制御部50を通じて、第1電圧V1と第2電圧V2との平均値を算出しながら当該調整を行う。あるいは、当該調整については、第3電圧検出器203の第3電圧V3をモニタして、(c)のように第3電圧V3が一定に維持されるように当該調整を行う。
At the time of this adjustment control, the adjustment of the high-frequency bias power source power in (a) is performed while calculating the average value of the first voltage V1 and the second voltage V2 through the
(f)の差分値D1が、設定された差分値Dxになるまで、L値を変化させる。設定された差分値Dxは、所望の分布調整に対応した値である。時点t1からの高周波バイアス電圧の印加開始後、約数秒経過後の時点t2で、高周波バイアス電圧の調整が完了し、第1電圧V1及び第2電圧V2を所望のVpp、例えば200Vと300Vにすることができる。時点t2では、L値は所定の値Lxになる。 The L value is changed until the difference value D1 in (f) reaches the set difference value Dx. The set difference value Dx is a value corresponding to a desired distribution adjustment. After the application of the high-frequency bias voltage from the time point t1, the adjustment of the high-frequency bias voltage is completed at a time point t2 after about several seconds have elapsed, and the first voltage V1 and the second voltage V2 are set to desired Vpp, for example, 200V and 300V. be able to. At time t2, the L value becomes a predetermined value Lx.
時点t2以降の期間では、補正が発生しない限り、高周波バイアス電源電圧、L値、第1電圧V1、及び第2電圧V2が一定に維持される。 In the period after time t2, the high-frequency bias power supply voltage, the L value, the first voltage V1, and the second voltage V2 are maintained constant unless correction occurs.
上記制御シーケンスによれば、第1電圧V1と第2電圧V2が同じVppで面内のイオンエネルギー等の分布が平らな分布である基準条件のエッチングレートの平均に対して、大きくずれることなく、エッチングレートの分布だけを変更することができる。即ち、実施の形態1の制御シーケンスでは、基準条件に基づいて、他の要素に悪影響を与えずに、好適に分布調整及びプラズマ処理が実現できる利点がある。 According to the above control sequence, the first voltage V1 and the second voltage V2 are the same Vpp, and the distribution of ion energy and the like in the surface is a flat distribution without significantly deviating from the average etching rate of the reference condition. Only the distribution of the etching rate can be changed. In other words, the control sequence of the first embodiment has an advantage that the distribution adjustment and the plasma processing can be suitably realized based on the reference condition without adversely affecting other elements.
[抵抗率に応じた高周波バイアス電圧制御の特性]
図5は、実施の形態1のプラズマ処理装置における、抵抗率の違いに応じた、高周波バイアス電圧制御及びそれに対応するエッチングレートの分布調整の制御の特性について示す。エッチングレートは、高周波バイアス電圧のVppに依存する。また、エッチングレートは、抵抗率に応じて変わる。
[Characteristics of high-frequency bias voltage control according to resistivity]
FIG. 5 shows the characteristics of the high-frequency bias voltage control and the etching rate distribution adjustment control corresponding to the difference in resistivity in the plasma processing apparatus of the first embodiment. The etching rate depends on the high-frequency bias voltage Vpp. Further, the etching rate varies depending on the resistivity.
図5の(A)は、被処理基板3であるウエハの抵抗率が10Ω・cmである場合における、面内の半径方向でのエッチングレートの分布に関する特性を示す。この特性のグラフとして、横軸は、ウエハの面内の半径方向の位置(xとする)を示し、縦軸は、当該ウエハに対するプラズマエッチング処理の高周波バイアス電圧値に対応したエッチングレートを示す。この抵抗率=10Ω・cmは、代表的なサンプルのウエハの基準抵抗率である。位置xについては、一点鎖線で示す位置がウエハの中心軸を含む内周部に対応し、その両側が外周部に対応する。 FIG. 5A shows characteristics relating to the distribution of the etching rate in the in-plane radial direction when the resistivity of the wafer as the substrate to be processed 3 is 10 Ω · cm. In the graph of this characteristic, the horizontal axis indicates the radial position (x) in the surface of the wafer, and the vertical axis indicates the etching rate corresponding to the high-frequency bias voltage value of the plasma etching process for the wafer. This resistivity = 10 Ω · cm is a reference resistivity of a typical sample wafer. Regarding the position x, the position indicated by the alternate long and short dash line corresponds to the inner peripheral portion including the central axis of the wafer, and both sides thereof correspond to the outer peripheral portion.
曲線K1は、分布調整の第1の制御として、内周部の第1電圧V1を250V、外周部の第2電圧V2を同じく250Vとした場合の曲線であり、凸分布となっている。曲線K2は、分布調整の第2の制御として、内周部の第1電圧V1を200V、外周部の第2電圧V2を300Vとした場合の曲線であり、概ね平らな分布となっている。第2の制御は、差分値D1である(V2−V1)を100Vにする条件に対応する。 A curve K1 is a curve when the first voltage V1 at the inner peripheral portion is 250V and the second voltage V2 at the outer peripheral portion is also 250V as the first control of the distribution adjustment, and has a convex distribution. A curve K2 is a curve when the first voltage V1 at the inner peripheral portion is 200V and the second voltage V2 at the outer peripheral portion is 300V as the second control of the distribution adjustment, and has a substantially flat distribution. The second control corresponds to a condition for setting (V2−V1), which is the difference value D1, to 100V.
第1の制御に対し、第2の制御のように、Vppを50V高くした外周部では、レートが高くなり、Vppを50V低くした内周部では、レートが低くなっている。また、内周部と外周部との境界付近のレートについては、内周部と外周部との概ね中間の値になっている。即ち、基準抵抗率が10Ω・cmの場合、第1の制御に対し第2の制御では、エッチングレートの分布における面内の半径方向の特性が凸分布から平らな分布へと平滑化され、外周部のレートがより高くなり、面内の均一性が改善している。 In contrast to the first control, as in the second control, the rate is higher in the outer peripheral portion where Vpp is increased by 50V, and the rate is lower in the inner peripheral portion where Vpp is reduced by 50V. Further, the rate in the vicinity of the boundary between the inner peripheral portion and the outer peripheral portion is a substantially intermediate value between the inner peripheral portion and the outer peripheral portion. That is, when the reference resistivity is 10 Ω · cm, the in-plane radial characteristic in the etching rate distribution is smoothed from the convex distribution to the flat distribution in the second control with respect to the first control. The rate of the part is higher and the in-plane uniformity is improved.
次いで、同様に、図5の(B)は、抵抗率が1Ω・cmの場合の特性を示し、図5の(C)は、抵抗率が100Ω・cmの場合の特性を示す。 Next, similarly, FIG. 5B shows characteristics when the resistivity is 1 Ω · cm, and FIG. 5C shows characteristics when the resistivity is 100 Ω · cm.
図5の(B)の抵抗率が1Ω・cmの場合には、図5の(A)と比べ、エッチングレートの分布が十分には制御できておらず、均一性の改善の度合いが小さい。図5の(B)の曲線K3は、図5の(A)の曲線K1と同じであり、抵抗率が異なるが、同じく凸分布となっている。曲線K4は、図5の(A)の第2の制御の曲線K2と基本的には同じであるが、抵抗率が異なることにより、異なる分布である凸分布となっている。 When the resistivity in FIG. 5B is 1 Ω · cm, the etching rate distribution is not sufficiently controlled and the degree of improvement in uniformity is small compared to FIG. 5A. A curve K3 in FIG. 5B is the same as the curve K1 in FIG. 5A, which has a different resistivity but has a convex distribution. The curve K4 is basically the same as the curve K2 of the second control in FIG. 5A, but has a convex distribution which is a different distribution due to the different resistivity.
第1電圧V1と第2電圧V2が同じである条件の曲線K1,K3に対し、差分値D1が100Vである条件の曲線K2,K4を比較する。すると、相対的に抵抗率が高い方が、曲線K1から曲線K2のように、エッチングレートの分布が大きく変化し、平らな分布に近付いている。具体的には、図5の(A)の中心軸の位置での曲線K1と曲線K2とのVpp差が比較的大きいのに対し、図5の(B)の中心軸の位置での曲線K3と曲線K4とのVpp差が比較的小さい。これは外周部の位置でも同様である。曲線K4は、曲線K3の凸分布に対して少し改善されるが、曲線K2の平らな分布までには至らない。 The curves K2 and K4 under the condition that the difference value D1 is 100V are compared with the curves K1 and K3 under the condition where the first voltage V1 and the second voltage V2 are the same. Then, when the resistivity is relatively high, the distribution of the etching rate changes greatly as shown by the curve K1 to the curve K2, and approaches a flat distribution. Specifically, the Vpp difference between the curve K1 and the curve K2 at the position of the central axis in FIG. 5A is relatively large, whereas the curve K3 at the position of the central axis in FIG. And the difference in Vpp between the curve K4 is relatively small. The same applies to the position of the outer peripheral portion. The curve K4 is slightly improved with respect to the convex distribution of the curve K3, but does not reach the flat distribution of the curve K2.
同様に、第1電圧V1と第2電圧V2について、L値が同じ値で比較すると、各電極の位置でのVpp差は、基準抵抗率の場合と比べて抵抗率が低い場合には、小さくなる。 Similarly, when comparing the first voltage V1 and the second voltage V2 with the same L value, the Vpp difference at each electrode position is smaller when the resistivity is lower than the reference resistivity. Become.
つまり、1〜10Ω・cmの範囲では、抵抗率が高いほど、エッチングレートに関する分布調整の制御性が高いと言える。図5の(B)の1Ω・cmのように、抵抗率が低い場合、高周波バイアス電力が、ウエハの直上のプラズマ側よりもウエハの半径方向へ伝播しやすい。前述のように電極間のパスを通じて電極間で高周波バイアスの電流が相互に伝播する。これにより、内周部と外周部とで、第1電圧V1と第2電圧V2は、両者の平均値に近づく。そのため、内周部及び外周部の各位置のレートの制御性は、上記のように基準抵抗率である10Ω・cmの場合に比べて小さくなる。 That is, in the range of 1 to 10 Ω · cm, it can be said that the higher the resistivity, the higher the controllability of the distribution adjustment relating to the etching rate. When the resistivity is low, such as 1 Ω · cm in FIG. 5B, the high-frequency bias power is more likely to propagate in the radial direction of the wafer than on the plasma side immediately above the wafer. As described above, high-frequency bias currents propagate between the electrodes through the paths between the electrodes. Thereby, the 1st voltage V1 and the 2nd voltage V2 approach both average value by an inner peripheral part and an outer peripheral part. Therefore, the controllability of the rate at each position of the inner peripheral portion and the outer peripheral portion becomes smaller than the case of 10 Ω · cm which is the reference resistivity as described above.
逆に、図5の(C)の100Ω・cmのように、抵抗率が高い場合、高周波バイアス電力がウエハの半径方向に伝播する度合いが抑えられ、内周部の第1電圧V1と外周部の第2電圧V2は、ウエハ上で保たれて直上のプラズマに伝播する度合いが高くなる。そのため、制御性が高くなり、その制御性が結果のエッチングレートの差として現れる。 On the other hand, when the resistivity is high, such as 100 Ω · cm in FIG. 5C, the degree of propagation of the high-frequency bias power in the radial direction of the wafer is suppressed, and the first voltage V1 on the inner peripheral portion and the outer peripheral portion are reduced. The second voltage V2 is maintained on the wafer and propagates to the plasma immediately above. Therefore, the controllability becomes high, and the controllability appears as a difference in the resulting etching rate.
図5の(C)の曲線K5は、図5の(A)の曲線K1と同じ条件であり、曲線K6は、図5の(A)の曲線K2と基本的には同じであるが、抵抗率の違いによって、異なる分布である凹分布となっている。即ち、曲線K6では、曲線K5に対し、内周部及び外周部の各位置でのVpp差が大きくなっており、これにより凹分布となっている。 The curve K5 in FIG. 5C has the same conditions as the curve K1 in FIG. 5A, and the curve K6 is basically the same as the curve K2 in FIG. Depending on the difference in rate, the distribution is a concave distribution. That is, in the curve K6, the difference in Vpp at each position of the inner peripheral portion and the outer peripheral portion is larger than that of the curve K5, thereby forming a concave distribution.
10〜100Ω・cmの範囲では、同様に、抵抗率が高いほど、分布調整の制御性が高いと言える。同様に、第1電圧V1と第2電圧V2について、L値が同じ値で比較すると、各電極の位置でのVpp差は、基準抵抗率の場合と比べて抵抗率が大きい場合には、大きくなる。 Similarly, in the range of 10 to 100 Ω · cm, it can be said that the higher the resistivity, the higher the controllability of the distribution adjustment. Similarly, when the first voltage V1 and the second voltage V2 are compared with the same L value, the Vpp difference at the position of each electrode is larger when the resistivity is larger than the reference resistivity. Become.
プラズマ処理により、ウエハの直上のシース厚みは、第1電圧V1が低い内周部では薄く、第2電圧V2が高い外周部では厚くなり、プラズマ側へのインピーダンスも、内周部で小さくなり、外周部で大きくなる。また、LC共振回路22は、内周部の第1電極6に接続されており、第1電極6のインピーダンスは小さくなっている。これらの相互効果により、各電極の位置でのVpp差が増大する。これにより、曲線K6は、曲線K2の平らな分布を超えて、凹分布となっている。
By the plasma processing, the sheath thickness directly above the wafer is thin at the inner peripheral portion where the first voltage V1 is low, thick at the outer peripheral portion where the second voltage V2 is high, and the impedance to the plasma side is also reduced at the inner peripheral portion. It becomes larger at the outer periphery. The
また、高周波バイアス電力が、電極の直上のプラズマと、ウエハの半径方向とのどちらに伝播しやすいかについては、シース厚によるインピーダンスと抵抗値との比率に応じて決まる。例えば、ウエハの直径が300mm、抵抗率が一様に1Ω・cmである場合、ウエハの半径方向で中心軸から50mmの位置と100mmの位置との間における面内の円周方向の領域の抵抗は約2Ωである。この抵抗の大きさは、抵抗率に正比例する。 Whether the high-frequency bias power is likely to propagate in the plasma immediately above the electrode or in the radial direction of the wafer depends on the ratio between the impedance and the resistance value depending on the sheath thickness. For example, when the wafer diameter is 300 mm and the resistivity is uniformly 1 Ω · cm, the resistance in the in-plane circumferential region between the position of 50 mm and 100 mm from the central axis in the radial direction of the wafer. Is about 2Ω. The magnitude of this resistance is directly proportional to the resistivity.
例えば、400kHzの高周波バイアス電力で、Vppが約200Vで形成されたシース電圧を100Vとして、デバイ長からシース厚みを計算すると、約0.4mmである。この場合の容量は約1500PF程度であり、単位面積1平方cmあたりのインピーダンスは約0.4Ωである。
For example, when the sheath voltage formed with a high frequency bias power of 400 kHz and a Vpp of about 200 V is 100 V, the sheath thickness is calculated from the Debye length, and is about 0.4 mm. The capacity in this case is about 1500 PF, and the impedance per unit area of 1
ウエハの抵抗率が0.1Ω・cm程度と更に低い場合には、シース厚によるインピーダンスと抵抗値がほぼ同じオーダーとなり、高周波バイアス電力が半径方向に伝播する度合いがかなり高くなる。その結果、分布調整に関する制御性がかなり低くなる。シース厚みは高周波バイアス電圧の大きさに依存するので、分布調整に関する制御性は高周波バイアス電圧の大きさによっても変化する。 When the resistivity of the wafer is as low as about 0.1 Ω · cm, the impedance and the resistance value due to the sheath thickness are almost in the same order, and the degree of high-frequency bias power propagating in the radial direction becomes considerably high. As a result, the controllability regarding the distribution adjustment is considerably lowered. Since the sheath thickness depends on the magnitude of the high-frequency bias voltage, the controllability related to the distribution adjustment varies depending on the magnitude of the high-frequency bias voltage.
インダクタンス特性についても、抵抗率は、LC共振回路に抵抗を加えたRLC直列回路におけるQ値(共振のピークの鋭さを表すQuality factor値)を決める要素になる。そのため、抵抗率に応じて、インダクタンス特性が変化する。 As for the inductance characteristics, the resistivity is an element that determines the Q value (Quality factor value representing the sharpness of resonance) in an RLC series circuit in which resistance is added to the LC resonance circuit. Therefore, the inductance characteristic changes according to the resistivity.
上記のように、被処理基板3の抵抗率の違いに応じて、高周波バイアス電圧制御及び分布調整の制御における制御性、特性、効果が異なる。よって、被処理基板3の実際の抵抗率に応じて、制御の内容を補正することが有効である。
As described above, the controllability, characteristics, and effects in high-frequency bias voltage control and distribution adjustment control differ depending on the difference in resistivity of the
[抵抗率算出部及びDB]
上記認識に基づいて、実施の形態1のプラズマ処理装置で、制御部50の抵抗率算出部51により、プラズマ処理中の被処理基板3の実際の抵抗率を算出する方式について説明する。
[Resistivity calculation unit and DB]
Based on the above recognition, a method of calculating the actual resistivity of the
図6は、抵抗率の算出に用いる、DB部53のDBデータの構成例を示す。このDBには、予め実験等に基づいて、同一のプラズマ処理条件毎に、基準となるサンプルのウエハに関する代表的な複数の抵抗率における各々の抵抗率毎に、前述のインダクタンス特性の情報が整理されて格納されている。このDBには、抵抗率毎のデータとして、高周波バイアス電源電力の大きさに応じて、L値と各電極の高周波バイアス電圧値との関係を表すインダクタンス特性の表が格納されている。高周波バイアス電源電力及び電源電圧の大きさについては、例えば代表的な複数の値が設定されていてもよい。
FIG. 6 shows a configuration example of DB data of the
図6では、代表的な抵抗率の例として、100,10,1,0.1Ω・cmという4つの値を示す。例えば、抵抗率=100Ω・cmの場合のデータとして、高周波バイアス電源電力の値を小から大まで変えた複数の値に応じた、複数のインダクタンス特性の表として、表601〜表602を有する。表601は、高周波バイアス電源電力が小さい所定の値の場合のインダクタンス特性の表を示す。表602は、高周波バイアス電源電力が大きい所定の値の場合のインダクタンス特性の表を示す。抵抗率=10Ω・cmの場合のデータとして、高周波バイアス電源電力の値に応じた複数のインダクタンス特性の表として、表611〜表612を有する。同様に、抵抗率毎にデータを有する。 In FIG. 6, four values of 100, 10, 1, 0.1 Ω · cm are shown as typical resistivity examples. For example, as data when resistivity = 100 Ω · cm, Tables 601 to 602 are provided as tables of a plurality of inductance characteristics corresponding to a plurality of values obtained by changing the value of the high-frequency bias power supply power from small to large. Table 601 shows a table of inductance characteristics in the case where the high-frequency bias power supply power has a small predetermined value. Table 602 shows a table of inductance characteristics in the case where the high-frequency bias power supply power has a large predetermined value. As data in the case of resistivity = 10 Ω · cm, Tables 611 to 612 are provided as tables of a plurality of inductance characteristics according to the value of the high frequency bias power supply power. Similarly, data is provided for each resistivity.
例えば、予め、サンプルのダミーウエハに対するプラズマ処理の実施により、各抵抗率{0.1,1,10,100Ω・cm}及び各電源電力でのインダクタンス特性が得られる。その情報が予めDBに格納される。 For example, by performing plasma processing on a sample dummy wafer in advance, inductance characteristics at each resistivity {0.1, 1, 10, 100 Ω · cm} and each power source power can be obtained. The information is stored in the DB in advance.
抵抗率算出部51は、プラズマ処理の際、処理条件、モニタ値、及び上記DBのデータを用いて、処理中のウエハの実際の抵抗率である第1の抵抗率R1を算出する。抵抗率算出部51は、モニタ値から、処理中のウエハに関する、内周部の第1電圧V1と、外周部の第2電圧V2と、制御値であるL値とを取得する。抵抗率算出部51は、それらの値{V1,V2,L値}を、DB内の対応するデータと比較照合することにより、第1の抵抗率R1を算出する。抵抗率算出部51は、少なくとも、第1電圧V1、第2電圧V2を参照する。
The
なお、図6では、抵抗率として4つの値としたが、これに限らず、より細かく複数の抵抗率のデータをDBに持たせておけば、より高精度に実際の抵抗率が算出可能である。 In FIG. 6, four values are used as the resistivity. However, the present invention is not limited to this, and the actual resistivity can be calculated with higher accuracy by providing the DB with more detailed data on a plurality of resistivity values. is there.
[モニタ値]
図7は、抵抗率の算出のための、モニタ部30のモニタ値の例として、ウエハのプラズマ処理中のモニタ値の例を示す。図7の表において、列として、時刻(T)、インダクタンス(L)、外周部ESC電圧値(V2)、内周部ESC電圧値(V1)、電源電圧値(V3)、電源出力比率を有する。「時刻(T)」は、プラズマ処理の開始からの経過時間に対応した時刻を示す。「インダクタンス(L)」は、前述のL値を示す。「外周部ESC電圧値(V2)」は、前述の第2電極7の第2電圧V2の検出値を示す。「内周部ESC電圧値(V1)」は、前述の第1電極6の第1電圧V1の検出値を示す。「電源電圧値(V3)」は、前述の高周波バイアス電源24の電力に基づいた第3電圧V3の検出値を示す。「電源出力比率」は、前述の高周波バイアス電源24の電力における所定電力PAに対する出力の比率を示す。
[Monitor value]
FIG. 7 shows an example of a monitor value during plasma processing of a wafer as an example of a monitor value of the
[比較照合処理]
抵抗率算出部51は、図7のようなモニタ値と、図6のようなDBデータとを用いて、例えば以下の処理により、第1の抵抗率R1を算出する。モニタ値として、例えば、時刻Txで、L値=Lx、V2=V2x、V1=V1x、V3=V3x等が得られたとする。抵抗率算出部51は、そのモニタ値を、DBデータと比較照合し、DBデータの中から、そのモニタ値に対して一番近いデータを判定して取り出す。抵抗率算出部51は、この比較照合及び判定の処理の際、例えば、モニタ値を検索条件としてDBデータを検索してもよいし、下記のように、モニタ値とDBデータ値との近さを表す指標値(Eとする)を計算して、その指標値Eによって一番近いデータを判定してもよい。
[Comparison verification process]
The
抵抗率算出部51は、例えば、モニタ値と、インダクタンス特性の表との近さを表す指標値Eを計算する。この指標値は、各種の公知の方式を適用して計算可能である。一例として、抵抗率算出部51は、指標値Eとして、モニタ値のLxと、表のL値との差分値や比率を計算する。同様に、抵抗率算出部51は、モニタ値のV1xと表のV1との差分値や比率を計算し、モニタ値のV2xと表のV2との差分値や比率を計算する。また、抵抗率算出部51は、それらの差分値や比率を用いた所定の計算、例えば加算、あるいは最小値の選択、等を行ってもよい。抵抗率算出部51は、指標値Eが一番小さいインダクタンス特性の表を、一番近いデータとして取り出す。
The
上記比較照合及び判定の結果、DBから一番近いデータとして、例えば抵抗率=100Ω・cmで、高周波バイアス電源電力が所定の値である、1つのインダクタンス特性の表が得られたとする。即ち、モニタ値のLx,V1x,V2xの組合せは、そのインダクタンス特性の表における特定のL値,V1,V2の組合せの値に一番近いとする。 As a result of the above comparison and determination, it is assumed that, as data closest to the DB, for example, one inductance characteristic table with a resistivity = 100 Ω · cm and a high-frequency bias power supply having a predetermined value is obtained. That is, the combination of the monitor values Lx, V1x, and V2x is the closest to the specific combination of the L value and V1, V2 in the inductance characteristic table.
抵抗率算出部51は、上記一番近い表のデータと指標値Eを用いて、第1の抵抗率R1を算出し、また、それに関連付けられる高周波バイアス電源電力値や、制御値であるL値等を算出する。抵抗率算出部51は、一番近い表のデータにおける、抵抗率、電源電力値、L値、等の値を参照し、それらの値に対し、近さを表す指標値Eを反映する所定の計算、例えば乗算等を行う。抵抗率算出部51は、その計算の結果として、第1の抵抗率R1を得る。同様に、抵抗率算出部51は、第1の抵抗率R1に関係付けられたL値や高周波バイアス電源電力値等を得る。
The
なお、抵抗率算出に用いる情報の構成として、図6ではDBに格納された複数の表としたが、これに限らず適用可能である。例えば、図6で示したような複数の変数値の関係を1つの表に整理したものを設けてもよい。また、表に限らず、複数の変数値の関係を表す計算式を規定して用いてもよい。その場合、抵抗率算出部51は、入力値をその計算式に代入してその出力値として第1の抵抗率R1を得る。
In addition, although it was set as the some table | surface stored in DB in FIG. 6 as a structure of the information used for resistivity calculation, it is applicable not only to this. For example, a plurality of variable value relationships as shown in FIG. 6 arranged in one table may be provided. In addition to the table, a calculation formula representing a relationship between a plurality of variable values may be defined and used. In that case, the
補正部52は、抵抗率算出部51で算出された第1の抵抗率R1等を用いて、所定の計算等の処理により、処理中のウエハに対するプラズマ処理及び分布調整を含む制御に関する補正値を決定する。補正部52は、補正値として、高周波バイアス電力及び電圧の補正値や、L値の補正値を決定する。
The
更に、DBには、プラズマ処理の経過時間に対応する時刻(T)毎のデータ、またはプラズマ処理の処理工程毎のデータを同様に格納しておいてもよい。その場合、抵抗率算出部51は、モニタ値の1つとして、プラズマ処理中の時刻(T)、または処理工程を表す情報を用い、その時刻または処理工程に対応するデータをDBから参照し、上記と同様にして第1の抵抗率R1を決定する。
Furthermore, the data for each time (T) corresponding to the elapsed time of the plasma processing or the data for each processing step of the plasma processing may be stored in the DB in the same manner. In that case, the
[補正部]
上記処理例の場合、抵抗率算出部51から第1の抵抗率R1と共に制御用のL値や電源電圧値も得られるので、補正部52は、それらの情報を用いて補正値を決定する。補正部52は、上記第1の抵抗率R1、L値、及び電源電圧値を用いて、電力供給部20に与える駆動制御値C1を決定する。補正部52は、凹分布、平らな分布、凸分布等の所望の分布調整に対応させて、各電極に印加すべき高周波バイアス電圧である第1電圧V1及び第2電圧V2の補正値を決定する。
[Correction section]
In the case of the above processing example, since the control L value and the power supply voltage value are obtained from the
例えば、図5の(A)の曲線K2のようにエッチングレートが平らな分布になるように分布調整の制御を行う場合は以下である。補正部52は、曲線K2に対応する第2の制御及び抵抗率=10Ω・cmにおける第1電圧V1=200V、第2電圧V2=300Vを補正前として、第1の抵抗率R1に合わせて、補正後の第1電圧V1及び第2電圧V2を決定する。補正部52は、例えば、V1=200V、V2=300Vに対し、第1の抵抗率R1と10Ω・cmとの比率に応じた補正用の値を乗算する。これにより、当該第1電圧V1及び第2電圧V2の補正値を得ることができる。
For example, when the distribution adjustment is controlled so that the etching rate has a flat distribution as shown by a curve K2 in FIG. The
補正部52は、上記のようにして得られた補正値から、複数の変数値の関係に基づいて、駆動制御値C1におけるL値や高周波バイアス電源電力値を決定する。
The
図8は、補正部52により第1の抵抗率R1から補正値を得る補正処理に用いる情報の例である制御用テーブルを示す。この制御用テーブルは、例えば予めDB部53に格納されており、補正部52は、その制御用テーブルを参照して補正処理を行う。この制御用テーブルは、予め、図6に対応する代表的な抵抗率、分布調整に関する制御性、補正電圧値、等の関係を表す情報が格納されている。
FIG. 8 shows a control table which is an example of information used for correction processing for obtaining a correction value from the first resistivity R1 by the
図8の表は、列として、#で示す行番号、「抵抗率」、「制御性比率」、「要補正Vpp差(平らな分布)」、「内周部ESC補正後電圧(V1)」、「外周部ESC補正後電圧(V2)」を有する。「抵抗率」は、DB内の代表的な抵抗率の値であり、ここでは特に図5の(A)に対応する10Ω・cmを基準抵抗率として規定している。「制御性比率」は、前述のエッチングレートの分布調整に関する制御性を表す比率であり、10Ω・cmの場合を1としている。「要補正Vpp差(平らな分布)」は、分布調整の1つとして平らな分布、言い換えると均一なレート、になるように制御する場合に補正として必要なVpp差の値を示す。この値は、内周部ESC補正後電圧と外周部ESC補正後電圧との差分値である。「内周部ESC補正後電圧(V1)」は補正後の第1電圧V1、「外周部ESC補正後電圧(V2)」は補正後の第2電圧V2を示す。 In the table of FIG. 8, the row number indicated by #, “Resistivity”, “Controllability ratio”, “Necessary correction Vpp difference (flat distribution)”, “Voltage after correction of inner ESC (V1)” , “Peripheral part ESC corrected voltage (V2)”. “Resistivity” is a typical resistivity value in the DB, and here, 10 Ω · cm corresponding to (A) of FIG. 5 is specified as the reference resistivity. The “controllability ratio” is a ratio representing controllability related to the above-described distribution adjustment of the etching rate, and is set to 1 in the case of 10 Ω · cm. “Necessary correction Vpp difference (flat distribution)” indicates a value of a Vpp difference necessary as a correction when the control is performed so that a flat distribution is obtained as one of the distribution adjustments, that is, a uniform rate. This value is a difference value between the inner periphery ESC corrected voltage and the outer periphery ESC corrected voltage. “Inner circumference ESC corrected voltage (V1)” indicates the corrected first voltage V1, and “Outer circumference ESC corrected voltage (V2)” indicates the corrected second voltage V2.
図8の表で、第3行は、基準値として、抵抗率=10Ω・cmの場合に、制御性比率=1であり、要補正Vpp差=100Vであり、補正後の第1電圧V1が200Vであり、補正後のV2が300Vであることを示す。要補正Vpp差は、(300−200)=100である。これは、図5の(A)の第2の制御の曲線K2と対応している。 In the table of FIG. 8, the third row shows that when the resistivity is 10 Ω · cm as the reference value, the controllability ratio = 1, the correction required Vpp difference = 100 V, and the corrected first voltage V1 is 200V, indicating that V2 after correction is 300V. The correction required Vpp difference is (300−200) = 100. This corresponds to the second control curve K2 in FIG.
第2行は、抵抗率=1Ω・cmの場合に、制御性比率=0.5であり、要補正Vpp差=200Vであり、補正後の第1電圧V1が150V、補正後の第2電圧V2が350Vであることを示す。要補正Vpp差は、(350−150)=200である。これは、図5の(B)の曲線K4を、後述の図9の(A)の曲線K7のように補正することと対応している。補正後の曲線K7は、平らな分布に近付いている。 The second row shows the controllability ratio = 0.5 when the resistivity = 1 Ω · cm, the correction required Vpp difference = 200 V, the corrected first voltage V1 is 150 V, and the corrected second voltage. Indicates that V2 is 350V. The correction required Vpp difference is (350−150) = 200. This corresponds to correcting the curve K4 in FIG. 5B to a curve K7 in FIG. 9A described later. The corrected curve K7 approaches a flat distribution.
第4行は、抵抗率=100Ω・cmの場合に、制御性比率=1.6であり、要補正Vpp差=60Vであり、補正後の第1電圧V1が220V、補正後の第2電圧V2が280Vであることを示す。要補正Vpp差は、(280−220)=60である。これは、図5の(C)の曲線K6を、後述の図9の(B)の曲線K8のように補正することと対応している。補正後の曲線K8は、平らな分布に近付いている。 The fourth row shows that when the resistivity = 100 Ω · cm, the controllability ratio = 1.6, the correction required Vpp difference = 60 V, the corrected first voltage V1 is 220 V, and the corrected second voltage. It shows that V2 is 280V. The correction required Vpp difference is (280−220) = 60. This corresponds to correcting the curve K6 in FIG. 5C to a curve K8 in FIG. 9B described later. The corrected curve K8 approaches a flat distribution.
第1行は、抵抗率=0.1Ω・cmの場合であるが、前述のように、抵抗率がある程度以下に小さい場合には、面内の半径方向の分布に関する制御性が小さく、要補正Vpp差が例えば1000Vのように大きくなる。この場合、分布調整の制御の有効性が低い。 The first row is the case where the resistivity = 0.1 Ω · cm. As described above, when the resistivity is small to some extent, the controllability regarding the radial distribution in the surface is small, and correction is necessary. The difference in Vpp becomes large, for example, 1000V. In this case, the effectiveness of the distribution adjustment control is low.
制御用テーブルには、上記4つの抵抗率の情報に限らず、より細かく区分した複数の抵抗率の情報を格納してもおいてもよい。 The control table is not limited to the information on the four resistivities described above, and information on a plurality of resistivities that are more finely divided may be stored.
補正部52は、第1の抵抗率R1から、上記制御用テーブルの情報を参照し、第1の抵抗率R1の大きさに応じて、値を補正することにより、補正後の高周波バイアス電圧値等を得ることができる。これにより、所望の好適な分布調整を含む制御のための駆動制御値C1を得ることができる。
The
上記処理例に限らず、補正部52は、基準となる抵抗率やそれに関係付けられた電力値に、前述の近さを表す指標値Eを乗算等で反映することにより、補正値を算出してもよい。補正部52は、所定の計算式を用いて、補正値を算出してもよい。また、抵抗率算出部51と補正部52とを1つに統合した形態とし、入力のモニタ値から駆動制御値C1を決定してもよい。
Not limited to the above processing example, the
補正部52は、プラズマ処理中、即時に、補正値に対応する駆動制御値C1を、電力供給部20の制御回路23等へ与える。これにより、電力供給部20から、処理室10内の電極である第1電極6の第1電圧V1、及び第2電極7の第2電圧V2を、補正後の高周波バイアス電圧値にすることができる。このプラズマ処理の結果、補正前よりも、好適なエッチングレート、例えば平らな分布を得ることができる。上記分布調整の例は平らな分布にする場合であるが、他の分布調整として凹分布や凸分布となるように制御したい場合にも上記と同様に実現可能である。DBの制御用テーブルには、凹分布の場合や凸分布の場合に対応した情報が図8と同様に設けられる。
The
[補正後の制御]
図9は、図5を補正前の制御の特性とした場合に対する、補正後の制御の特性を示す。図9の(A)は、抵抗率=1Ω・cmの場合を示す。曲線K7は、図5の(B)の曲線K4に対する補正後の曲線を示し、内周部の補正後の第1電圧V1が150V、外周部の補正後の第2電圧V2が350Vである。この補正内容は、図8の第2行と対応している。
[Control after correction]
FIG. 9 shows the control characteristics after correction with respect to the case where FIG. 5 is the control characteristics before correction. FIG. 9A shows the case where the resistivity = 1 Ω · cm. A curve K7 shows a curve after correction with respect to the curve K4 in FIG. 5B, where the corrected first voltage V1 at the inner peripheral portion is 150V and the corrected second voltage V2 at the outer peripheral portion is 350V. This correction content corresponds to the second row in FIG.
図9の(B)は、抵抗率=100Ω・cmの場合を示す。曲線K8は、図5の(C)の曲線K6に対する補正後の曲線を示し、内周部の補正後の第1電圧V1が220V、外周部の補正後の第2電圧V2が280Vである。この補正内容は、図8の第4行と対応している。 FIG. 9B shows the case where resistivity = 100 Ω · cm. A curve K8 shows a curve after correction with respect to the curve K6 in FIG. 5C, where the first voltage V1 after correction of the inner peripheral portion is 220V, and the second voltage V2 after correction of the outer peripheral portion is 280V. This correction content corresponds to the fourth row in FIG.
補正後のエッチングレートは、曲線K7、曲線K8で共に、より平らな分布に近付いている。曲線K7では、曲線K4に対し、内周部の位置でVpp値がより小さくなっており、外周部の位置でVpp値がより大きくなっており、両者の値が近付いている。曲線K8では、曲線K6に対し、内周部の位置でVpp値がより大きくなっており、外周部の位置でVpp値がより小さくなっており、両者の値が近付いている。 The corrected etching rate is closer to a flatter distribution in both the curve K7 and the curve K8. In the curve K7, the Vpp value is smaller at the position of the inner peripheral portion than the curve K4, the Vpp value is larger at the position of the outer peripheral portion, and both values are close to each other. In the curve K8, the Vpp value is larger at the position of the inner peripheral portion than the curve K6, and the Vpp value is smaller at the position of the outer peripheral portion.
図9の(A)に関して、補正前の曲線K4の制御では、差分値D1である(V2−V1)は100Vである。内周部の位置で、標準の制御のV1値に対する当該制御のV1値とのVpp差は、(200−250)=−50Vである。同様に、外周部の位置で、標準の制御のV2値に対する、当該制御のV2値とのVpp差は、(300−250)=50Vである。 Regarding (A) of FIG. 9, in the control of the curve K4 before correction, the difference value D1 (V2−V1) is 100V. At the position of the inner periphery, the Vpp difference between the standard control V1 value and the control V1 value is (200−250) = − 50V. Similarly, at the position of the outer peripheral portion, the Vpp difference between the standard control V2 value and the control V2 value is (300−250) = 50V.
一方、補正後の曲線K7の制御では、差分値D1である(V2−V1)は200Vである。内周部の位置で、標準の制御のV1値に対する、当該制御のV1値とのVpp差は、(150−250)=−100Vである。同様に、外周部の位置で、標準の制御のV2値に対する当該制御のV2値とのVpp差は、(350−250)=100Vである。 On the other hand, in the control of the corrected curve K7, the difference value D1 (V2−V1) is 200V. At the position of the inner periphery, the Vpp difference between the standard control V1 value and the control V1 value is (150−250) = − 100V. Similarly, the Vpp difference between the V2 value of the standard control and the V2 value of the control at the position of the outer peripheral portion is (350−250) = 100V.
即ち、補正前の制御の曲線K4に対して、補正後の制御の曲線K7では、差分値D1及び各位置でのVpp差に関して、2倍に大きくなっている。このように、補正によって、差分値D1及び各位置でのVpp差を大きくすることにより、分布を凸分布から平らな分布に近付けることができる。 That is, in the control curve K7 after the correction, the difference value D1 and the Vpp difference at each position are twice as large as the control curve K4 before the correction. In this way, by increasing the difference value D1 and the Vpp difference at each position by correction, the distribution can be made closer to a flat distribution from the convex distribution.
図9の(B)に関して、補正前の曲線K6の制御では、差分値D1である(V2−V1)は100Vである。内周部の位置で、標準の制御のV1値に対する当該制御のV1値とのVpp差は、(200−250)=−50Vである。同様に、外周部の位置で、標準の制御のV2値に対する当該制御のV2値とのVpp差は、(300−250)=50Vである。 Regarding (B) in FIG. 9, in the control of the curve K6 before correction, the difference value D1 (V2−V1) is 100V. At the position of the inner periphery, the Vpp difference between the standard control V1 value and the control V1 value is (200−250) = − 50V. Similarly, at the position of the outer peripheral portion, the Vpp difference between the standard control V2 value and the control V2 value is (300−250) = 50V.
一方、補正後の曲線K8の制御では、差分値D1である(V2−V1)は60Vである。内周部の位置で、標準の制御のV1値に対する当該制御のV1値とのVpp差は、(220−250)=−30Vである。同様に、外周部の位置で、標準の制御のV2値に対する、当該制御のV2値とのVpp差は、(280−250)=30Vである。 On the other hand, in the control of the corrected curve K8, the difference value D1 (V2−V1) is 60V. At the position of the inner periphery, the Vpp difference between the standard control V1 value and the control V1 value is (220−250) = − 30V. Similarly, at the position of the outer peripheral portion, the Vpp difference between the standard control V2 value and the control V2 value is (280−250) = 30V.
即ち、補正前の制御の曲線K6に対して、補正後の制御の曲線K8では、差分値D1及び各位置でのVpp差に関して、0.6倍に小さくなっている。このように、補正によって、差分値D1及び各位置でのVpp差を小さくすることにより、分布を凹分布から平らな分布に近付けることができる。 That is, in the control curve K8 after correction, the difference value D1 and the Vpp difference at each position are 0.6 times smaller than the control curve K6 before correction. In this way, by reducing the difference value D1 and the Vpp difference at each position by correction, the distribution can be made closer to the flat distribution from the concave distribution.
処理中のウエハの抵抗率が例えば1Ω・cmのように低い場合、第1電極6と第2電極7との各位置で、Vpp差をある程度大きくする必要がある。補正部52は、これに対応する補正として、L値を80%とし、第3電圧V3に関する高周波バイアス電源電力を、所定電力PAに対して、PA×2.0Wとし、第1電圧V1を150V、第2電圧V2を350Vとする。これにより、図9の(A)の曲線K7のように、面内のレートを均一に近付けることができる。
When the resistivity of the wafer being processed is low, for example, 1 Ω · cm, it is necessary to increase the Vpp difference to some extent at each position between the
処理中のウエハの抵抗率が例えば100Ω・cmのように高い場合、第1電極6と第2電極7との各位置で、Vpp差をある程度小さくする必要がある。補正部52は、これに対応する補正として、L値を30%とし、第3電圧V3に関する高周波バイアス電源電力を、所定電力PAに対して、PA×1.2Wとし、第1電圧V1を220V、第2電圧V2を280Vとする。これにより、図9の(B)の曲線K8のように、面内のレートを均一に近付けることができる。
When the resistivity of the wafer being processed is high, for example, 100 Ω · cm, it is necessary to reduce the Vpp difference to some extent at each position between the
[効果等]
上記のように、実施の形態1のプラズマ処理装置によれば、プラズマ処理に係わる面内の均一性や、エッチングレート等の所望の分布調整を実現することができる。実施の形態1によれば、プラズマエッチング処理における入射イオンエネルギーの分布を高精度に制御できる。実施の形態1によれば、被処理基板の抵抗率に応じて、最適な高周波バイアス電圧を印加して、好適なエッチングを実現できる。
[Effects]
As described above, according to the plasma processing apparatus of the first embodiment, it is possible to achieve desired distribution adjustment such as in-plane uniformity related to plasma processing and etching rate. According to the first embodiment, the distribution of incident ion energy in the plasma etching process can be controlled with high accuracy. According to the first embodiment, suitable etching can be realized by applying an optimum high-frequency bias voltage according to the resistivity of the substrate to be processed.
プラズマエッチング処理のシーケンスの複数の処理工程において、処理工程中に、ウエハの実際の抵抗率が変化する。その要因として、処理工程毎の条件の他に、ウエハの温度等の変化、ウエハの積層膜の導電性膜のエッチング、ウエハへの堆積物の付着、等が挙げられる。 In a plurality of processing steps of the plasma etching sequence, the actual resistivity of the wafer changes during the processing step. Factors include changes in the temperature of the wafer, etching of the conductive film of the laminated film of the wafer, adhesion of deposits on the wafer, and the like in addition to the conditions for each processing step.
実施の形態1のプラズマ処理装置は、各電極に異なる高周波バイアス電圧を印加してプラズマ処理を行い、処理中の処理工程の進行に伴うウエハの抵抗率の変化に対しても、各電極の電圧を常時にモニタして、即時に抵抗率及びその変化を検知する。そして、プラズマ処理装置は、処理中の抵抗率及びその変化に応じて、分布調整に対応した高周波バイアス電圧を補正する。これにより、ウエハの抵抗率が低すぎない場合、例えば約1Ω・cm以上である場合には、面内の半径方向のエッチングレートの分布を、例えば均一に近付けることができる。 The plasma processing apparatus of the first embodiment performs plasma processing by applying different high-frequency bias voltages to the respective electrodes, and the voltage of each electrode is also applied to changes in the resistivity of the wafer as the processing steps during the processing progress. Is constantly monitored to detect the resistivity and its change immediately. And a plasma processing apparatus correct | amends the high frequency bias voltage corresponding to distribution adjustment according to the resistivity in process and its change. Thereby, when the resistivity of the wafer is not too low, for example, when it is about 1 Ω · cm or more, the distribution of the etching rate in the radial direction in the surface can be made to be uniform, for example.
[変形例]
実施の形態1のプラズマ処理装置の変形例として、以下が挙げられる。LC共振回路22の構成については、可変キャパシタンスと固定インダクタンスとの組合せの構成としてもよい。その場合、制御値はキャパシタンス値となる。
[Modification]
The following is given as a modification of the plasma processing apparatus of the first embodiment. The configuration of the
DB部53のDBデータは、予め実験等により得られた情報を含んでいる。変形例として、プラズマ処理装置は、ウエハをプラズマ処理した結果を、その時の抵抗率や電圧値の情報を含めて、DB部53のDBにデータとして記録、蓄積し、以降のプラズマ処理の際に利用してもよい。即ち、プラズマ処理装置に、DBデータを自動的に更新する機能を備えてもよい。
The DB data of the
保持部2の載置電極4に対応した面内において、内周部及び外周部の2つの電極に限らず、3つ以上の電極が設けられた形態でもよい。プラズマ処理装置は、3つ以上の電極の各電圧値をモニタし、そのモニタ値を用いて抵抗率を算出し、補正等の制御を行う。
In the plane corresponding to the mounting
第1の抵抗率R1の算出及び補正値の決定に関する方式としては、第1の抵抗率R1や電圧補正値等の値を細かく算出する方式に限らず可能である。例えば、予めDBに、おおまかに区分された複数の値として抵抗率や電圧補正値を設定しておく。その複数の抵抗率の値として、例えば、{1,2,……,9,10Ω・cm}や、{10,20,……,90,100Ω・cm}等が設けられる。抵抗率算出部51は、モニタ値の判断に基づいて、それらの複数の抵抗率の値から、一番近いものを選択する。補正部52は、その選択された抵抗率の値に関係付けられる電圧補正値を選択する。この形態の場合、制御の精度は少し低下する代わりに、リアルタイム処理に関する高速化を図ることができる。
The method relating to the calculation of the first resistivity R1 and the determination of the correction value is not limited to the method for finely calculating the values such as the first resistivity R1 and the voltage correction value. For example, the resistivity and the voltage correction value are set in the DB in advance as a plurality of roughly divided values. As the plurality of resistivity values, for example, {1, 2,..., 9, 10 Ω · cm}, {10, 20,. The
(実施の形態2)
本発明の実施の形態2のプラズマ処理装置について説明する。実施の形態2の基本的な構成は実施の形態1の構成と同様であり、以下、実施の形態2の構成における実施の形態1の構成とは異なる部分について説明する。
(Embodiment 2)
A plasma processing apparatus according to the second embodiment of the present invention will be described. The basic configuration of the second embodiment is the same as the configuration of the first embodiment, and the following description will be made on portions of the configuration of the second embodiment that are different from the configuration of the first embodiment.
実施の形態2のプラズマ処理装置は、被処理基板3であるウエハに対するプラズマエッチング処理を実行する前の状態で、その処理対象のウエハの抵抗率を算出して所定の制御を行う。実施の形態2の構成は、図1及び図2の構成で、制御部50の処理内容が実施の形態1とは異なる。
The plasma processing apparatus according to the second embodiment performs a predetermined control by calculating the resistivity of the wafer to be processed before the plasma etching process is performed on the wafer that is the
まず、従来のプラズマエッチング処理のシーケンス例は以下である。処理室へのウエハの搬送後、直流電源から電極への直流電圧の印加により、ウエハが電極に静電吸着されて、保持部の所定位置に保持される。次いで、処理室にエッチング用のガスが導入され、ソース電源への電圧印加により電磁波が発生され、導波管等を通じて伝播した電磁波が処理室に導入され、処理室内でプラズマが生成される。その後、電源制御により、処理室の電極に、プラズマに作用させるための高周波バイアス電圧が印加される。 First, a sequence example of the conventional plasma etching process is as follows. After the wafer is transferred to the processing chamber, the wafer is electrostatically attracted to the electrode and held at a predetermined position of the holding unit by applying a DC voltage from the DC power source to the electrode. Next, an etching gas is introduced into the processing chamber, an electromagnetic wave is generated by applying a voltage to the source power supply, and an electromagnetic wave propagated through a waveguide or the like is introduced into the processing chamber, and plasma is generated in the processing chamber. Thereafter, a high-frequency bias voltage for causing plasma to act is applied to the electrode of the processing chamber by power supply control.
実施の形態2では、以下のようなプラズマエッチング処理のシーケンスとなる。処理室10で、直流電源221,222から電極への直流電圧の印加によるウエハの静電吸着による保持の後、電磁波からプラズマを生成する前に、以下の処理工程を有する。当該処理工程では、制御部50からの電力供給部20の制御に基づいて、プラズマ無し状態で、保持部2の電極に、高周波バイアス電力を、所定の低い電力、例えば5Wで、数秒間程度の時間で印加する。その時間に、電力供給部20は、スイッチ21を第1電極6側に接続した第1状態として、LC共振回路22のL値を、0%から100%まで増加させる。
In the second embodiment, the following plasma etching process sequence is performed. In the
この場合、実施の形態1におけるプラズマ無しの場合のインダクタンス特性に相当する、図3の(A)の特性に近い特性が得られる。モニタ部30は、上記処理工程の時間に、当該特性に関する値{L値,V1,V2,V3等}をモニタする。抵抗率算出部51は、モニタ値に基づいて、当該特性を、予め作成されてDBに格納されているインダクタンス特性と比較照合する。これにより、抵抗率算出部51は、処理前のウエハについての概略的な抵抗率を、処理前抵抗率として得る。処理前抵抗率を第2の抵抗率R2とする。この処理前抵抗率は、処理中のウエハの実際の抵抗率に対して近い値として得られる。補正部52は、得られた処理前抵抗率を用いて、所定の補正等の制御を行う。
In this case, a characteristic close to the characteristic of FIG. 3A corresponding to the inductance characteristic in the case of no plasma in
実施の形態2のプラズマ処理装置では、プラズマ処理前にウエハの概略的な抵抗率が得られる。そのため、制御部50は、処理前に以下のような制御を行うことができる。制御部50の補正部52はその制御を行う機能を有する。
In the plasma processing apparatus of the second embodiment, the approximate resistivity of the wafer can be obtained before the plasma processing. Therefore, the
第1に、制御部50は、処理前抵抗率が、例えば0.1Ω・cmのように、ある程度以下に低い場合、特有の制御として、注意等のアラートの出力や、プラズマ処理のキャンセルを行う。制御部50は、算出された処理前抵抗率を所定の閾値と比較し、閾値以下である場合、当該特有の制御を適用する。
First, when the pre-processing resistivity is as low as a certain value, for example, 0.1 Ω · cm, the
前述のように、例えば抵抗率=0.1Ω・cmのような低い抵抗率のウエハでは、第1電極6と第2電極7に異なる高周波バイアス電圧を印加しても、分布調整の制御性が小さく、効果が弱い。また、かなり大きい高周波バイアス電源電力を供給する必要があり、電力効率の点も注意する必要がある。即ち、この場合、当該制御の有効性が低い。
As described above, for example, in a wafer having a low resistivity such as resistivity = 0.1 Ω · cm, the controllability of distribution adjustment can be achieved even when different high-frequency bias voltages are applied to the
この場合、制御部50は、プラズマ処理の実行前に、処理前抵抗率の算出及び判断に基づいて、オペレータに注意等のアラートを出力してから、処理を実行させる。アラートの内容は、例えば、当該ウエハの抵抗率ではエッチングレートの分布の制御が十分にできない旨の注意である。オペレータは、アラートを確認し、必要に応じて処理を継続する。別の制御例としては、制御部50は、アラートを出力すると共に、当該処理をキャンセルする。アラートの内容は、例えば、当該ウエハの抵抗率ではエッチングレートの分布の制御が十分にできないので処理をキャンセルする旨の注意である。
In this case, before executing the plasma processing, the
第2の制御として、制御部50は、プラズマ処理の前に、処理前抵抗率の算出及び判断に基づいて、処理で均一なレート等を得るための、第1電圧V1、第2電圧V2、L値、高周波バイアス電源電力等の値の範囲を、ある程度絞り込む。補正部52は、絞り込んだ範囲に基づいて、電力供給部20を駆動制御する。これにより、処理の際に、高周波バイアス電圧の精度を上げることができ、また、制御や補正に要する時間を短縮することができる。
As the second control, the
なお、従来、予め市販のウエハ抵抗測定器を用いてウエハ抵抗率を測定する例もある。しかしながら、ウエハ抵抗率は、前述のように、ウエハの温度、静電吸着状態、ウエハの表面や裏面の状態、ウエハサンプル膜種、等の各種の要因による影響を受けて変わる。そこで、実施の形態2のように、プラズマ処理の直前に、その処理直前の状態での当該ウエハの抵抗率を検出して制御することにより、従来よりも望ましい効果が得られる。抵抗率算出部51は、処理前抵抗率を算出する際、そのプラズマ処理装置での処理条件やモニタ値を考慮して処理前抵抗率を算出する。そして、制御部50は、その処理前抵抗率を用いて、従来よりも好適な制御を行うことができる。
Conventionally, there is an example in which the wafer resistivity is measured in advance using a commercially available wafer resistance measuring device. However, as described above, the wafer resistivity changes under the influence of various factors such as the temperature of the wafer, the electrostatic adsorption state, the state of the front and back surfaces of the wafer, and the wafer sample film type. Therefore, as in the second embodiment, immediately before the plasma processing, by detecting and controlling the resistivity of the wafer in the state immediately before the processing, a desirable effect can be obtained compared to the conventional case. When calculating the pre-processing resistivity, the
(実施の形態3)
図10を用いて、本発明の実施の形態3のプラズマ処理装置について説明する。実施の形態3の基本的な構成は実施の形態1の構成と同様であり、以下、実施の形態3の構成における実施の形態1の構成とは異なる部分について説明する。実施の形態3では、実施の形態1の図1及び図2の構成に対し、主に電力供給部20の構成が異なる。
(Embodiment 3)
A plasma processing apparatus according to the third embodiment of the present invention will be described with reference to FIG. The basic configuration of the third embodiment is the same as the configuration of the first embodiment, and hereinafter, the difference in the configuration of the third embodiment from the configuration of the first embodiment will be described. In the third embodiment, the configuration of the
図10は、実施の形態3のプラズマ処理装置における、主に処理室10及び電力供給部20の構成を示す。図10の電力供給部20の構成では、図2の構成に対し、高周波バイアス電源24及びマッチングボックス210から延在する線路を、載置電極4と外周部ESCである第2電極7とのいずれかに接続する、スイッチ301を有する。
FIG. 10 mainly shows the configuration of the
スイッチ301は、載置電極4側に接続する第1状態と、第2電極7に接続する第2状態とが制御端子により切り替え可能となっている。スイッチ301の第1端子は、電力供給線路を通じて載置電極4に接続されており、第2端子は、コンデンサ302を介して、第2電圧検出器202が接続された電力供給線路を通じて、第2電極7に接続されている。スイッチ301と第2電極7との線路には、コンデンサ302が挿入されている。コンデンサ302は、ESCの直流電圧をカットするための素子である。
The
スイッチ301は、高周波バイアス電源電圧を、第1状態では、載置電極4に印加し、第2状態では、第1電極6と第2電極7との一方のみに印加するためのスイッチである。スイッチ301の第1状態では、実施の形態1の回路の構成と同様となる。スイッチ301の制御端子は例えば制御回路23から切り替えが制御される。
The
なお、実施の形態3では、スイッチ301が接続される一方の電極として第2電極7としているが、変形例では、一方の電極として第1電極6としてもよい。この場合には第1電極6に高周波バイアス電源電圧が印加される。
In the third embodiment, the
実施の形態3のプラズマ処理装置は、実施の形態1と同様に、プラズマエッチング処理の処理中に、被処理基板3の第1の抵抗率R1を算出し、その抵抗率に応じて補正等の制御を行う。また、実施の形態3のプラズマ処理装置は、処理前に、被処理基板3の処理前抵抗率を算出し、その処理前抵抗率に応じて制御を行う。
As in the first embodiment, the plasma processing apparatus according to the third embodiment calculates the first resistivity R1 of the
実施の形態3におけるプラズマエッチング処理のシーケンスにおいて、以下のような処理工程を有する。まず、処理室10内に被処理基板3であるウエハが搬送され、スイッチ301の第1状態で、保持部2の電極に直流電源221,222からの直流電圧が印加されて、ウエハが静電吸着される。その後、制御部50は、電力供給部20の制御に基づいて、処理室10内にプラズマを発生させる前に、スイッチ301を、第2電極7側に接続した第2状態とし、スイッチ21をいずれにも接続しない第3状態とする。この状態で、電力供給部20は、高周波バイアス電源24からの高周波バイアス電源電力を、所定の低い電力、例えば5Wで、第2電極7に供給する。これにより、第2電極7に、高周波バイアス電源電圧が印加される。この時、第2電圧検出器202は、この高周波バイアス電源電圧を、第2電圧V2として検出する。また、第3電圧検出器203は、この高周波バイアス電源電圧を、第3電圧V3として検出する。
The sequence of the plasma etching process in the third embodiment includes the following processing steps. First, a wafer as the
この時、例えばウエハの抵抗率が10Ω・cmの場合で、高周波バイアス電源電圧が印加されない他方の電極である第1電極6では、前述の電極間のパスを通じて、第2電極7に印加された電圧の10分の1程度の電圧が印加される。第1電圧検出器201は、その電圧を、第1電圧V1として計測、検出する。
At this time, for example, when the resistivity of the wafer is 10 Ω · cm, the
処理対象のウエハの抵抗率が低い場合には、外周部の第2電極7の第2電圧V2が大きくなり、逆に抵抗率が高い場合には、当該第2電圧V2が小さくなるという傾向がある。
When the resistivity of the wafer to be processed is low, the second voltage V2 of the
モニタ部30は、上記処理工程の際、第1電圧V1、第2電圧V2、第3電圧V3をモニタする。抵抗率算出部51は、そのモニタ値によるデータを用いて、予めDBに格納されている代表的な抵抗率毎の電圧値のデータと比較照合し、これにより、処理対象のウエハに関する概略的な抵抗率である処理前抵抗率を算出する。なお、この処理内容は、実施の形態1と同様に実現できる。
The
実施の形態3では、実施の形態1と同様にプラズマ有りの条件でも、即ちプラズマ処理中でも、ウエハの抵抗率の算出が可能である。これは例えば以下のように実現される。電力供給部20は、内周部の第1電極6に、高周波バイアス電源電力として所定電力を供給して、それに対応する第1電圧V1を印加する。
In the third embodiment, as in the first embodiment, the resistivity of the wafer can be calculated even under conditions with plasma, that is, during plasma processing. This is realized as follows, for example. The
図11は、高周波バイアス電源電力による第3電圧V3が約100Vの場合における、内周部の第1電極6の第1電圧V1と外周部の第2電極7の第2電圧V2とに関する、抵抗率依存性を示す。横軸がウエハの抵抗率、縦軸が各モニタ電圧値{V1,V2,V3}を示す。曲線901はV1値、曲線902はV2値、曲線903はV3値を示す。曲線901,902のように、抵抗率が低い場合には、内周部の第1電圧V1と外周部の第2電圧V2とのVppの差分値(V2−V1)が小さくなり、抵抗率が高い場合には、当該差分値が大きくなる。
FIG. 11 shows the resistance regarding the first voltage V1 of the
一方、高周波バイアス電源電圧に対応する第3電圧V3については、マッチングボックス210のインピーダンス整合の影響が大きく、抵抗率の影響が小さく、電圧値の変化としては殆ど現れない。よって、高周波バイアス電源電圧に対応する第3電圧V3から抵抗率を算出することは難しい。
On the other hand, with respect to the third voltage V3 corresponding to the high frequency bias power supply voltage, the influence of impedance matching of the
上記計測される各電圧及びVpp差分値について、抵抗率の要因によるものと、例えばプラズマ等の他の要因によるものとを区別する。そのため、モニタ部30により上記3つの電圧値をモニタする。抵抗率算出部51は、そのモニタ値を用いて、例えばESC間のVpp差分値である(V2−V1)を、高周波バイアス電源電圧のVppである第3電圧V3により除算し、その値である(V2−V1)/V3から、処理中の抵抗率を算出する。これにより、処理中の抵抗率の算出の確度を高くすることができる。
For each voltage and Vpp difference value to be measured, a difference is caused between a resistance factor and another factor such as plasma. Therefore, the
そして、実施の形態3のプラズマ処理装置は、上記算出した抵抗率を用いて、補正部52により、実施の形態1と同様に、処理中に高周波バイアス電力及び電圧値を好適に補正する制御を行う。この際、例えば、上記抵抗率及び電力補正値が決定した後、補正部52は、図10のスイッチ301を、載置電極4側に接続される第1状態に切り替える。そして、補正部52は、実施の形態1と同様に、スイッチ21を第1状態と第2状態とで切り替える状態として、第1電極6及び第2電極7に補正後の高周波バイアス電力が印加されるように制御する。
Then, the plasma processing apparatus of the third embodiment performs control for suitably correcting the high-frequency bias power and the voltage value during the processing by the
図12は、実施の形態3における制御用テーブルの例を示す。図12の表では、列として、抵抗率、外周部ESC電圧値(V2)、内部ESC電圧値(V1)、電源電圧値(V3)、(V2−V1)/V3、を有する。 FIG. 12 shows an example of a control table in the third embodiment. In the table of FIG. 12, the columns include resistivity, outer peripheral ESC voltage value (V2), internal ESC voltage value (V1), power supply voltage value (V3), and (V2−V1) / V3.
「抵抗率」は、図8の制御用テーブルと同様に、代表的な複数の抵抗率を有する。「外周部ESC電圧値(V2)」は、抵抗率に応じた第2電圧V2を示す。「内部ESC電圧値(V1)」は抵抗率に対応した第1電圧V1を示す。「電源電圧値(V3)」は第3電圧V3を示す。「(V2−V1)/V3」は、上記の算出値を示す。 “Resistivity” has a plurality of typical resistivities as in the control table of FIG. The “outer periphery ESC voltage value (V2)” indicates the second voltage V2 corresponding to the resistivity. “Internal ESC voltage value (V1)” indicates the first voltage V1 corresponding to the resistivity. “Power supply voltage value (V3)” indicates the third voltage V3. “(V2−V1) / V3” indicates the calculated value.
DB部53には、上記制御用テーブルが予め作成され格納されている。抵抗率算出部51は、処理前、及び処理中、モニタ値から、上記制御用テーブルを参照して、それぞれの抵抗率を算出する。また、プラズマ処理の処理条件が複数存在する場合には、処理条件毎に、同様に情報を用意しておき、その情報を使用すればよい。
In the
以上、本発明を実施の形態に基づいて具体的に説明したが、本発明は前記実施の形態に限定されず、その要旨を逸脱しない範囲で種々変更可能である。 The present invention has been specifically described above based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention.
被処理基板3となる被処理材は、シリコン(Si)酸化膜に限らず、ポリSi膜、フォトレジスト膜、反射防止有機膜、窒化Si酸化膜、窒化Si膜、Low-k 材料、High-k 材料、アモルファスカーボン膜、Si基板、等も適用可能である。 The substrate to be processed 3 is not limited to a silicon (Si) oxide film, but a poly Si film, a photoresist film, an antireflection organic film, a silicon nitride oxide film, a silicon nitride film, a low-k material, a high- k Materials, amorphous carbon films, Si substrates, etc. are also applicable.
処理用のガスとしては、塩素、臭化水素、四フッ化メタン、三フッ化メタン、二フッ化メタン、アルゴン、ヘリウム、酸素、窒素、二酸化炭素、一酸化炭素、水素、アンモニア、八フッ化プロパン、三フッ化窒素、六フッ化硫黄、メタン、四フッ化シリコン、四塩化シリコン、等が適用可能できる。 Treatment gases include chlorine, hydrogen bromide, tetrafluoromethane, trifluoromethane, difluoride methane, argon, helium, oxygen, nitrogen, carbon dioxide, carbon monoxide, hydrogen, ammonia, octafluoride Propane, nitrogen trifluoride, sulfur hexafluoride, methane, silicon tetrafluoride, silicon tetrachloride, and the like can be applied.
プラズマ処理装置及びその放電方式についても、マイクロ波ECR放電を利用したエッチング装置に限らず、有磁場UHF放電、容量結合型放電、誘導結合型放電、マグネトロン放電、等を利用したドライエッチング装置も適用可能である。 The plasma processing apparatus and its discharge method are not limited to the etching apparatus using microwave ECR discharge, but also apply to dry etching apparatuses using magnetic field UHF discharge, capacitively coupled discharge, inductively coupled discharge, magnetron discharge, etc. Is possible.
本発明は、マイクロ波ECR放電を利用したエッチング装置及びその処理の場合に好適である。本発明は、それに限らず、イオン引き込み用の高周波バイアス電源を備えた装置で、高周波バイアスによってレートに差が出る処理、つまりイオンエネルギーとレートとに相関がある処理に関して、広く適用可能である。 The present invention is suitable for an etching apparatus using microwave ECR discharge and its processing. The present invention is not limited to this, and can be widely applied to a device having a high-frequency bias power supply for ion attraction, which has a difference in rate due to the high-frequency bias, that is, a process having a correlation between ion energy and rate.
2…保持部、3…被処理基板、4…載置電極、5…導電体膜、6…第1電極、7…第2電極、10…処理室、20…電力供給部、21…スイッチ、22…LC共振回路、23…制御回路、24…高周波バイアス電源、30…モニタ部、50…制御部、51…抵抗率算出部、52…補正部、53…DB部、54…処理条件管理部。
DESCRIPTION OF
Claims (14)
電磁波を発生させる電磁波発生部と、
前記電磁波に基づいて発生されるプラズマに基づいて、保持部に保持された被処理基板に対する処理としてプラズマ処理が行われる処理室と、
前記保持部における、前記被処理基板を載置するための載置電極と、前記載置電極の内部に設けられた電極として、前記載置電極に対応した面内で、内周部にある第1電極、及び外周部にある第2電極と、
前記載置電極及び前記電極に高周波バイアス電圧を印加するための高周波バイアス電力を供給し、前記高周波バイアス電圧として、前記第1電極に第1電圧を印加し、前記第2電極に第2電圧を印加し、前記載置電極に第3電圧を印加する、電力供給部と、
前記第1電圧及び前記第2電圧をモニタするモニタ部と、
前記モニタ部のモニタ値に基づいて、前記被処理基板の抵抗率を算出する抵抗率算出部と、
前記抵抗率に応じて、前記高周波バイアス電圧に関する補正値を決定し、当該補正値となるように前記電力供給部を駆動制御する補正部と、
を備える、プラズマ処理装置。 A plasma processing apparatus,
An electromagnetic wave generator for generating electromagnetic waves;
Based on the plasma generated based on the electromagnetic wave, a processing chamber in which plasma processing is performed as processing for the substrate to be processed held in the holding unit;
In the holding portion, as a placement electrode for placing the substrate to be processed and an electrode provided inside the placement electrode, a first electrode located on the inner periphery in a plane corresponding to the placement electrode. One electrode and a second electrode on the outer periphery;
A high-frequency bias power for applying a high-frequency bias voltage to the placement electrode and the electrode is supplied, a first voltage is applied to the first electrode, and a second voltage is applied to the second electrode as the high-frequency bias voltage. Applying a third voltage to the placement electrode, a power supply unit;
A monitor for monitoring the first voltage and the second voltage;
A resistivity calculation unit that calculates the resistivity of the substrate to be processed based on the monitor value of the monitor unit;
According to the resistivity, a correction value for the high-frequency bias voltage is determined, and a correction unit that drives and controls the power supply unit so as to be the correction value;
A plasma processing apparatus.
前記電力供給部は、高周波バイアス電源と、前記第1電極及び前記第2電極にスイッチを介して接続されるLC共振回路と、を含み、前記処理の実行中に、前記スイッチ及び前記LC共振回路の可変の制御値を制御することにより、前記第1電極に前記第1電圧を印加し、前記第2電極に前記第2電圧を印加し、
前記モニタ部は、前記処理の実行中に、前記第1電圧及び前記第2電圧を含む電圧値、及び前記制御値をモニタし、
前記抵抗率算出部は、前記処理の実行中に、前記第1電圧、前記第2電圧、及び前記制御値を用いて、前記抵抗率として、前記処理の実行中の状態に対応する第1の抵抗率を算出し、
前記補正部は、前記処理の実行中に、前記第1の抵抗率に基づいて、前記補正値に対応させた前記制御値を決定し、当該制御値を用いて前記電力供給部を駆動制御する、
プラズマ処理装置。 The plasma processing apparatus according to claim 1,
The power supply unit includes a high-frequency bias power source and an LC resonance circuit connected to the first electrode and the second electrode via a switch, and the switch and the LC resonance circuit during execution of the processing. The first voltage is applied to the first electrode, the second voltage is applied to the second electrode by controlling a variable control value of
The monitoring unit monitors the voltage value including the first voltage and the second voltage, and the control value during the execution of the process,
The resistivity calculation unit uses the first voltage, the second voltage, and the control value during the execution of the process, and uses the first voltage corresponding to the state during the process as the resistivity. Calculate the resistivity,
The correction unit determines the control value corresponding to the correction value based on the first resistivity during the execution of the process, and drives and controls the power supply unit using the control value. ,
Plasma processing equipment.
前記補正部は、前記処理の際、前記LC共振回路の前記制御値を第1の値とし、前記高周波バイアス電源から所定電力を供給し、その後の期間で、前記第1電圧と前記第2電圧の平均値を一定に維持しながら、前記第1電圧と前記第2電圧との差分値が所定値になるまで、前記制御値を第2の値まで変える制御を行う、
プラズマ処理装置。 The plasma processing apparatus according to claim 2, wherein
In the processing, the correction unit sets the control value of the LC resonance circuit to a first value, supplies predetermined power from the high-frequency bias power source, and thereafter, the first voltage and the second voltage in a subsequent period. The control value is changed to the second value until the difference value between the first voltage and the second voltage reaches a predetermined value while maintaining the average value of
Plasma processing equipment.
前記補正部は、複数の変数値として、前記被処理基板に関する抵抗率と、前記高周波バイアス電圧に関する前記第1電圧及び前記第2電圧を含む電圧値と、の関係を表す制御用情報を保持しており、前記モニタ値の電圧値に基づいて、前記制御用情報を参照して、当該モニタ値の電圧値に関係付けられる抵抗率を算出する、
プラズマ処理装置。 The plasma processing apparatus according to claim 2, wherein
The correction unit holds, as a plurality of variable values, control information representing a relationship between a resistivity related to the substrate to be processed and a voltage value including the first voltage and the second voltage related to the high-frequency bias voltage. And referring to the control information based on the voltage value of the monitor value to calculate a resistivity related to the voltage value of the monitor value;
Plasma processing equipment.
DBを保持するDB部を有し、
前記DBには、前記制御用情報として、複数の抵抗率における抵抗率毎に、前記第1電圧及び前記第2電圧を含む電圧値との関係を表す情報が格納されており、
前記抵抗率算出部は、前記モニタ値の電圧値を、前記DBの電圧値と比較照合して、一番近い電圧値とそれに関係付けられた抵抗率とを取得し、当該抵抗率、または当該抵抗率を近さに応じて補正した抵抗率を、前記第1の抵抗率として得る、
プラズマ処理装置。 The plasma processing apparatus according to claim 4, wherein
Having a DB section for holding the DB;
In the DB, information indicating the relationship between the first voltage and the voltage value including the second voltage is stored for each resistivity in a plurality of resistivity as the control information,
The resistivity calculation unit compares the voltage value of the monitor value with the voltage value of the DB to obtain the closest voltage value and the associated resistivity, and the resistivity or the A resistivity obtained by correcting the resistivity according to proximity is obtained as the first resistivity.
Plasma processing equipment.
前記電力供給部は、前記処理のレートに関する前記被処理基板に対応した面内の分布調整に対応させて、前記高周波バイアス電力を供給して、前記第1電圧及び前記第2電圧を印加し、
前記補正部は、前記分布調整に対応させて、前記第1電圧及び前記第2電圧を含む補正値を決定する、
プラズマ処理装置。 The plasma processing apparatus according to claim 2, wherein
The power supply unit applies the first voltage and the second voltage by supplying the high-frequency bias power in response to in-plane distribution adjustment corresponding to the substrate to be processed with respect to the processing rate,
The correction unit determines a correction value including the first voltage and the second voltage in correspondence with the distribution adjustment;
Plasma processing equipment.
前記補正部は、前記第1の抵抗率が、基準抵抗率よりも小さい場合には、前記補正値とする前記第1電圧及び前記第2電圧の各電圧値を、前記基準抵抗率の場合に印加する電圧値よりも大きくなるように補正し、逆に、前記第1の抵抗率が、前記基準抵抗率よりも大きい場合には、前記補正値とする前記第1電圧及び前記第2電圧の各電圧値を、前記基準抵抗率の場合に印加する電圧値よりも小さくなるように補正する、
プラズマ処理装置。 The plasma processing apparatus according to claim 6, wherein
When the first resistivity is smaller than a reference resistivity, the correction unit converts the voltage values of the first voltage and the second voltage to be the correction values in the case of the reference resistivity. When the first resistivity is larger than the reference resistivity, the first voltage and the second voltage as the correction values are corrected. Each voltage value is corrected to be smaller than the voltage value applied in the case of the reference resistivity.
Plasma processing equipment.
前記補正部は、前記補正値とする前記第1電圧及び前記第2電圧の各電圧値を、前記第1の抵抗率と前記基準抵抗率との近さに応じた大きさで補正する、
プラズマ処理装置。 The plasma processing apparatus according to claim 7, wherein
The correction unit corrects each voltage value of the first voltage and the second voltage as the correction value with a magnitude according to the proximity between the first resistivity and the reference resistivity,
Plasma processing equipment.
前記電力供給部は、高周波バイアス電源と、前記第1電極及び前記第2電極にスイッチを介して接続されるLC共振回路と、を含み、前記載置電極に前記被処理基板が載置された後、前記処理の実行前に、前記スイッチ及び前記LC共振回路の可変の制御値を制御することにより、前記第1電極に前記第1電圧を印加し、前記第2電極に前記第2電圧を印加し、
前記モニタ部は、前記処理の実行前に、前記第1電圧及び前記第2電圧を含む電圧値、及び前記制御値をモニタし、
前記抵抗率算出部は、前記処理の実行前に、前記第1電圧、前記第2電圧、及び前記制御値を用いて、前記被処理基板の前記処理の実行前の状態に対応した第2の抵抗率を算出し、
前記補正部は、前記処理の実行前に、前記第2の抵抗率に基づいて、前記補正値に対応させた前記制御値を決定し、当該制御値を用いて前記電力供給部を駆動制御する、
プラズマ処理装置。 The plasma processing apparatus according to claim 1,
The power supply unit includes a high-frequency bias power source and an LC resonance circuit connected to the first electrode and the second electrode via a switch, and the substrate to be processed is placed on the placement electrode. Thereafter, before the execution of the processing, the first voltage is applied to the first electrode and the second voltage is applied to the second electrode by controlling variable control values of the switch and the LC resonance circuit. Applied,
The monitor unit monitors the voltage value including the first voltage and the second voltage, and the control value before the execution of the process,
The resistivity calculation unit uses the first voltage, the second voltage, and the control value before the execution of the process, and uses a second value corresponding to a state of the substrate to be processed before the process is executed. Calculate the resistivity,
The correction unit determines the control value corresponding to the correction value based on the second resistivity before executing the process, and drives and controls the power supply unit using the control value. ,
Plasma processing equipment.
前記補正部は、前記第2の抵抗率の大きさを判断し、前記第2の抵抗率の大きさに応じて、アラートを出力し、前記処理をキャンセルさせる、
プラズマ処理装置。 The plasma processing apparatus according to claim 9, wherein
The correction unit determines the magnitude of the second resistivity, outputs an alert according to the magnitude of the second resistivity, and cancels the process.
Plasma processing equipment.
前記補正部は、前記第2の抵抗率の大きさを判断し、前記第2の抵抗率の大きさに応じて、前記処理で用いる前記補正値の範囲を絞り込む、
プラズマ処理装置。 The plasma processing apparatus according to claim 9, wherein
The correction unit determines a magnitude of the second resistivity, and narrows down a range of the correction value used in the process according to the magnitude of the second resistivity;
Plasma processing equipment.
前記電力供給部は、前記第1電極及び前記第2電極に第1のスイッチを介して接続されるLC共振回路と、前記載置電極及び前記第1電極と前記第2電極との一方の電極に第2のスイッチを介して接続される高周波バイアス電源と、前記高周波バイアス電源の出口に接続される電圧検出器と、を含み、
前記処理の実行前に、前記第2のスイッチを前記一方の電極に接続された状態とし、前記第1のスイッチを、いずれの電極にも接続しない状態として、前記高周波バイアス電源からの所定の電力を、前記一方の電極に供給し、
前記モニタ部は、前記処理の実行前に、前記第1電圧、前記第2電圧を含む電圧値をモニタし、
前記抵抗率算出部は、前記処理の実行前に、前記電圧値を用いて、前記処理の実行前の状態に対応した抵抗率を算出し、
前記補正部は、前記処理の実行前に、前記抵抗率を用いて、前記処理に関する制御を行う、
プラズマ処理装置。 The plasma processing apparatus according to claim 1,
The power supply unit includes: an LC resonance circuit connected to the first electrode and the second electrode via a first switch; and the placement electrode and one electrode of the first electrode and the second electrode A high-frequency bias power source connected to the first high-frequency bias power source, and a voltage detector connected to an outlet of the high-frequency bias power source,
Prior to execution of the processing, the second switch is connected to the one electrode, and the first switch is not connected to any electrode. Is supplied to the one electrode,
The monitoring unit monitors the voltage value including the first voltage and the second voltage before the execution of the processing,
The resistivity calculation unit calculates the resistivity corresponding to the state before the execution of the process using the voltage value before the execution of the process,
The correction unit performs control related to the processing using the resistivity before the execution of the processing.
Plasma processing equipment.
前記処理の実行中に、前記第2のスイッチを前記載置電極に接続された状態とし、前記第1のスイッチ及び前記LC共振回路の可変の制御値を制御することにより、前記第1電極に前記第1電圧を印加し、前記第2電極に前記第2電圧を印加し、
前記モニタ部は、前記処理の実行中に、前記電圧値、及び前記制御値をモニタし、
前記抵抗率算出部は、前記処理の実行中に、前記処理の実行中の状態に対応した抵抗率を算出し、
前記補正部は、前記処理の実行中に、前記抵抗率を用いて、前記処理に関する制御を行う、
プラズマ処理装置。 The plasma processing apparatus according to claim 12, wherein
During execution of the process, the second switch is connected to the placement electrode, and a variable control value of the first switch and the LC resonance circuit is controlled, thereby controlling the first electrode. Applying the first voltage, applying the second voltage to the second electrode;
The monitor unit monitors the voltage value and the control value during the execution of the process,
The resistivity calculation unit calculates a resistivity corresponding to a state during execution of the process during the execution of the process,
The correction unit performs control related to the process using the resistivity during the execution of the process.
Plasma processing equipment.
前記プラズマ処理装置は、
電磁波を発生させる電磁波発生部と、
前記電磁波に基づいて発生されるプラズマに基づいて、保持部に保持された被処理基板に対する処理としてプラズマ処理が行われる処理室と、
前記保持部における、前記被処理基板を載置するための載置電極と、前記載置電極の内部に設けられた電極として、前記載置電極に対応した面内で、内周部にある第1電極、及び外周部にある第2電極と、
を備え、
前記プラズマ処理方法は、前記プラズマ処理装置で実行するステップとして、
前記載置電極及び前記電極に高周波バイアス電圧を印加するための高周波バイアス電力を供給し、前記高周波バイアス電圧として、前記第1電極に第1電圧を印加し、前記第2電極に第2電圧を印加し、前記載置電極に第3電圧を印加するステップと、
前記第1電圧及び前記第2電圧をモニタするステップと、
前記モニタのモニタ値に基づいて、前記被処理基板の抵抗率を算出するステップと、
前記抵抗率に応じて、前記高周波バイアス電力に関する補正値を決定し、当該補正値となるように駆動制御するステップと、
を有する、プラズマ処理方法。 A plasma processing method in a plasma processing apparatus,
The plasma processing apparatus includes:
An electromagnetic wave generator for generating electromagnetic waves;
Based on the plasma generated based on the electromagnetic wave, a processing chamber in which plasma processing is performed as processing for the substrate to be processed held in the holding unit;
In the holding portion, as a placement electrode for placing the substrate to be processed and an electrode provided inside the placement electrode, a first electrode located on the inner periphery in a plane corresponding to the placement electrode. One electrode and a second electrode on the outer periphery;
With
The plasma processing method is performed by the plasma processing apparatus as a step.
A high-frequency bias power for applying a high-frequency bias voltage to the placement electrode and the electrode is supplied, a first voltage is applied to the first electrode, and a second voltage is applied to the second electrode as the high-frequency bias voltage. Applying and applying a third voltage to the placement electrode;
Monitoring the first voltage and the second voltage;
Calculating a resistivity of the substrate to be processed based on a monitor value of the monitor;
Determining a correction value for the high-frequency bias power in accordance with the resistivity, and driving and controlling the correction value to be the correction value;
A plasma processing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144999A JP6510922B2 (en) | 2015-07-22 | 2015-07-22 | PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144999A JP6510922B2 (en) | 2015-07-22 | 2015-07-22 | PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017028092A true JP2017028092A (en) | 2017-02-02 |
JP2017028092A5 JP2017028092A5 (en) | 2018-08-02 |
JP6510922B2 JP6510922B2 (en) | 2019-05-08 |
Family
ID=57946568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015144999A Active JP6510922B2 (en) | 2015-07-22 | 2015-07-22 | PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6510922B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111435636A (en) * | 2019-01-11 | 2020-07-21 | 东京毅力科创株式会社 | Processing method and plasma processing apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142466A (en) * | 2001-06-06 | 2003-05-16 | Tokyo Electron Ltd | Apparatus and method for measuring substrate biasing during plasma treatment of substrate |
JP2008182012A (en) * | 2007-01-24 | 2008-08-07 | Tokyo Electron Ltd | Method and device for inspecting performance of process for plasma treatment equipment |
JP2008244063A (en) * | 2007-03-27 | 2008-10-09 | Tokyo Electron Ltd | Plasma processing equipment |
JP2008244145A (en) * | 2007-03-27 | 2008-10-09 | Tokyo Electron Ltd | Plasma processing apparatus |
JP2010080717A (en) * | 2008-09-26 | 2010-04-08 | Tokyo Electron Ltd | Placing stand for plasma treatment apparatus |
JP2011228436A (en) * | 2010-04-19 | 2011-11-10 | Hitachi High-Technologies Corp | Plasma processing apparatus and plasma processing method |
-
2015
- 2015-07-22 JP JP2015144999A patent/JP6510922B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142466A (en) * | 2001-06-06 | 2003-05-16 | Tokyo Electron Ltd | Apparatus and method for measuring substrate biasing during plasma treatment of substrate |
JP2008182012A (en) * | 2007-01-24 | 2008-08-07 | Tokyo Electron Ltd | Method and device for inspecting performance of process for plasma treatment equipment |
JP2008244063A (en) * | 2007-03-27 | 2008-10-09 | Tokyo Electron Ltd | Plasma processing equipment |
JP2008244145A (en) * | 2007-03-27 | 2008-10-09 | Tokyo Electron Ltd | Plasma processing apparatus |
JP2010080717A (en) * | 2008-09-26 | 2010-04-08 | Tokyo Electron Ltd | Placing stand for plasma treatment apparatus |
JP2011228436A (en) * | 2010-04-19 | 2011-11-10 | Hitachi High-Technologies Corp | Plasma processing apparatus and plasma processing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111435636A (en) * | 2019-01-11 | 2020-07-21 | 东京毅力科创株式会社 | Processing method and plasma processing apparatus |
CN111435636B (en) * | 2019-01-11 | 2024-04-19 | 东京毅力科创株式会社 | Processing method and plasma processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP6510922B2 (en) | 2019-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102195550B1 (en) | Plasma processing apparatus | |
US10109462B2 (en) | Dual radio-frequency tuner for process control of a plasma process | |
JP4699127B2 (en) | Plasma processing apparatus and plasma processing method | |
JP4884047B2 (en) | Plasma processing method | |
TWI505354B (en) | Dry etching apparatus and dry etching method | |
US11562887B2 (en) | Plasma processing apparatus and etching method | |
US11037761B2 (en) | Control method and plasma processing apparatus | |
US11361947B2 (en) | Apparatus for plasma processing and method of etching | |
US20060037704A1 (en) | Plasma Processing apparatus and method | |
JP2011082180A (en) | Plasma treatment device and plasma treatment method | |
TWI707379B (en) | Temperature control method and plasma processing device | |
TWI633599B (en) | Etching method and etching device | |
JP7000521B2 (en) | Plasma processing equipment and control method | |
US20170338084A1 (en) | Plasma processing method | |
JP2018046215A (en) | Plasma processing device and plasma processing method | |
KR20070085010A (en) | Plasma processing apparatus and plasma processing method | |
KR101283360B1 (en) | Plasma processing apparatus and plasma processing method | |
KR20190092219A (en) | Plasma processing apparatus and plasma processing method | |
JP7349329B2 (en) | Plasma processing equipment and etching method | |
JPH11283940A (en) | Plasma treatment method | |
JP7394601B2 (en) | Plasma processing equipment and measurement method | |
JP6510922B2 (en) | PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD | |
JP7474663B2 (en) | Plasma processing apparatus and plasma processing method | |
JPH0480368A (en) | Plasma treatment | |
JP2017069209A (en) | Method for controlling plasma processing device, plasma processing method, and plasma processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6510922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |