JP2017017218A - 光電変換素子の製造方法及び光電変換素子 - Google Patents
光電変換素子の製造方法及び光電変換素子 Download PDFInfo
- Publication number
- JP2017017218A JP2017017218A JP2015133606A JP2015133606A JP2017017218A JP 2017017218 A JP2017017218 A JP 2017017218A JP 2015133606 A JP2015133606 A JP 2015133606A JP 2015133606 A JP2015133606 A JP 2015133606A JP 2017017218 A JP2017017218 A JP 2017017218A
- Authority
- JP
- Japan
- Prior art keywords
- type
- photoelectric conversion
- type part
- conversion element
- type portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】ｐｎ結合を有するとともに、形成されたｎ型層の厚さばらつきが少ない光電変換素子を製造可能な光電変換素子の製造方法、及び、光電変換素子を提供する。
【解決手段】透明導電膜からなる表面電極と、裏面電極と、前記表面電極と前記裏面電極との間に設けられ、カルコパイライト型構造を有する化合物半導体を含む光吸収層と、を備えた光電変換素子の製造方法であって、前記光吸収層は、ｐ型部と、前記ｐ型部と前記表面電極との間に設けられ、前記ｐ型部に隣接配置されたｎ型部と、を含んでおり、前記裏面電極の上に前記ｐ型部を形成するｐ型部形成工程Ｓ０２と、前記ｐ型部の上に前記ｎ型部を形成するｎ型部形成工程Ｓ０３と、を有し、ｎ型部形成工程Ｓ０３では、前記ｎ型部の少なくとも一部をスパッタ法によって成膜する。
【選択図】図２
【解決手段】透明導電膜からなる表面電極と、裏面電極と、前記表面電極と前記裏面電極との間に設けられ、カルコパイライト型構造を有する化合物半導体を含む光吸収層と、を備えた光電変換素子の製造方法であって、前記光吸収層は、ｐ型部と、前記ｐ型部と前記表面電極との間に設けられ、前記ｐ型部に隣接配置されたｎ型部と、を含んでおり、前記裏面電極の上に前記ｐ型部を形成するｐ型部形成工程Ｓ０２と、前記ｐ型部の上に前記ｎ型部を形成するｎ型部形成工程Ｓ０３と、を有し、ｎ型部形成工程Ｓ０３では、前記ｎ型部の少なくとも一部をスパッタ法によって成膜する。
【選択図】図２
Description
本発明は、ｐｎ結合が形成された光吸収層を有する光電変換素子の製造方法及び光電変換素子に関するものである。
従来、上述の光電変換素子として、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅ四元系合金薄膜からなる光吸収層を備えたＣＩＧＳ系の光電変換素子が提供されている。また、この光電変換素子を備えたＣＩＧＳ系太陽電池が提案されている。
ここで、ｐｎ結合が形成された光吸収層としては、例えば特許文献１の段落番号０００３に記載されているように、ｐ型カルコパイライト型化合物半導体であるＣＩＧＳ化合物半導体層と、このＣＩＧＳ化合物半導体層の上に積層されたｎ型半導体であるＣｄＳ（硫化カドミウム）層と、を備えたものが提案されている。
ここで、ｐｎ結合が形成された光吸収層としては、例えば特許文献１の段落番号０００３に記載されているように、ｐ型カルコパイライト型化合物半導体であるＣＩＧＳ化合物半導体層と、このＣＩＧＳ化合物半導体層の上に積層されたｎ型半導体であるＣｄＳ（硫化カドミウム）層と、を備えたものが提案されている。
しかしながら、上述の構造では、ｐｎ結合がヘテロ結合となり、ｐｎ結合面に欠陥が発生しやすく、光電変換効率が低下するといった問題があった。
そこで、特許文献１，２には、同一材質からなるｐ型カルコパイライト型化合物半導体とｎ型カルコパイライト型化合物半導体を用いて、ｐｎ結合をホモ結合とし、光電変換効率の向上を図った光電変換素子が提案されている。
そこで、特許文献１，２には、同一材質からなるｐ型カルコパイライト型化合物半導体とｎ型カルコパイライト型化合物半導体を用いて、ｐｎ結合をホモ結合とし、光電変換効率の向上を図った光電変換素子が提案されている。
特許文献１においては、Ｓおよび／またはＳｅを含有するｐ型カルコパイライト型化合物半導体よりなる半導体薄膜の表層部分に、Ｚｎおよび／またはＣｄが拡散された不純物拡散領域を形成し、不純物拡散領域をｎ型カルコパイライト型化合物半導体として、ｐｎ結合を形成している。このｐｎ結合は、カルコパイライト型化合物半導体同士の接合であり、ホモ結合となる。
そして、特許文献１では、Ｓおよび／またはＳｅを含有するｐ型カルコパイライト型化合物半導体よりなる母材薄膜を、有機金属亜鉛および／または有機金属カドミウム化合物を含有する雰囲気中において熱処理することにより、不純物拡散領域を形成し、上述のｎ型カルコパイライト型化合物半導体を形成している。
そして、特許文献１では、Ｓおよび／またはＳｅを含有するｐ型カルコパイライト型化合物半導体よりなる母材薄膜を、有機金属亜鉛および／または有機金属カドミウム化合物を含有する雰囲気中において熱処理することにより、不純物拡散領域を形成し、上述のｎ型カルコパイライト型化合物半導体を形成している。
特許文献２においては、ｐ型層の表面に金属イオンをドープすることによってｎ型層を形成し、ｐｎホモ結合を実現している。
ｐ型層をｎ型層に変換するために金属イオンをドープする方法としては、浸漬法、スプレイ法、スピンコート法及びベイパー法などが提案され、さらに、必要に応じて熱拡散の手法を用いることも提案されている。
ｐ型層をｎ型層に変換するために金属イオンをドープする方法としては、浸漬法、スプレイ法、スピンコート法及びベイパー法などが提案され、さらに、必要に応じて熱拡散の手法を用いることも提案されている。
しかしながら、特許文献１及び特許文献２に記載された方法においては、いずれもｐ型部の一部に金属元素をドープすることによってｎ型部を形成していることから、金属元素のドープ量が少ない場合にはｎ型部を安定して形成することができず、金属元素のドープ量が多い場合には、ｐ型部にまで金属元素が拡散し、ｐ型部の半導体特性に悪影響を及ぼすおそれがあった。このため、ｎ型部及びｐ型部を精度良く形成することは非常に困難であった。
さらに、金属元素をドープしてｎ型部を形成する場合、金属元素の拡散層の厚み制御は非常に困難であることから、ｎ型部の厚みばらつきが非常に大きくなってしまい、得られた光電変換素子の光電変換効率が不安定になるおそれがあった。
さらに、金属元素をドープしてｎ型部を形成する場合、金属元素の拡散層の厚み制御は非常に困難であることから、ｎ型部の厚みばらつきが非常に大きくなってしまい、得られた光電変換素子の光電変換効率が不安定になるおそれがあった。
この発明は、前述した事情に鑑みてなされたものであって、ｐｎ結合を有するとともに、形成されたｎ型層の厚さばらつきが少ない光電変換素子を製造可能な光電変換素子の製造方法、及び、光電変換素子を提供することを目的とする。
上記の課題を解決するために、本発明の光電変換素子の製造方法は、透明導電膜からなる表面電極と、裏面電極と、前記表面電極と前記裏面電極との間に設けられ、カルコパイライト型構造を有する化合物半導体を含む光吸収層と、を備えた光電変換素子の製造方法であって、前記光吸収層は、ｐ型部と、前記ｐ型部と前記表面電極との間に設けられ、前記ｐ型部に隣接配置されたｎ型部と、を含んでおり、前記裏面電極の上に前記ｐ型部を形成するｐ型部形成工程と、前記ｐ型部の上に前記ｎ型部を形成するｎ型部形成工程と、を有し、前記ｎ型部形成工程では、前記ｎ型部の少なくとも一部をスパッタ法によって成膜することを特徴としている。
このような構成とされた本発明の光電変換素子の製造方法によれば、ｐ型部の上に前記ｎ型部を形成するｎ型部形成工程において、前記ｎ型部の少なくとも一部をスパッタ法によって成膜する構成とされている。スパッタ法は、大面積の基板に均一な薄膜を形成するための有効な手段であり、成膜された膜の結晶特性を制御しやすいといった利点を有する。よって、ｐ型部の上に前記ｎ型部をスパッタ法で形成することにより、安定した結晶構造と界面とを有するｐｎ結合を形成することができる。
また、ｎ型部の組成は、スパッタ法において用いられるスパッタリングターゲットの組成によって調整可能であることから、確実にｎ型半導体からなるｎ型部を形成できるとともに、ｐ型部への不純物の拡散のおそれがなく、ｐ型部の半導体特性に悪影響を与えるおそれがない。
さらに、スパッタ法によってｎ型部を均一に形成することができ、ｎ型部の厚さのばらつきを抑制することが可能となる。
また、ｎ型部の組成は、スパッタ法において用いられるスパッタリングターゲットの組成によって調整可能であることから、確実にｎ型半導体からなるｎ型部を形成できるとともに、ｐ型部への不純物の拡散のおそれがなく、ｐ型部の半導体特性に悪影響を与えるおそれがない。
さらに、スパッタ法によってｎ型部を均一に形成することができ、ｎ型部の厚さのばらつきを抑制することが可能となる。
ここで、本発明の光電変換素子の製造方法においては、前記ｐ型部の上に形成された前記ｎ型部の厚みが１０ｎｍ以上５００ｎｍ以下の範囲内に設定されていることが好ましい。
この場合、前記ｐ型部の上に形成された前記ｎ型部の厚みが１０ｎｍ以上とされているので、安定したｐｎホモ結合を形成することができる。一方、前記ｐ型部の上に形成された前記ｎ型部の厚みが５００ｎｍ以下とされているので、ｎ型部における光の透過率を確保することができ、ｐｎ結合面に光を到達させることができる。
この場合、前記ｐ型部の上に形成された前記ｎ型部の厚みが１０ｎｍ以上とされているので、安定したｐｎホモ結合を形成することができる。一方、前記ｐ型部の上に形成された前記ｎ型部の厚みが５００ｎｍ以下とされているので、ｎ型部における光の透過率を確保することができ、ｐｎ結合面に光を到達させることができる。
また、本発明の光電変換素子の製造方法においては、前記光吸収層の前記ｐ型部及び前記ｎ型部は、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体で構成されていることが好ましい。
この場合、前記光吸収層の前記ｐ型部及び前記ｎ型部が、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体で構成されているので、ｐｎホモ結合を確実に形成することができる。また、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体は、微量の金属元素を添加することでｐ型からｎ型に変換することができ、ｎ型部を形成する際のスパッタリングターゲットの組成を調整することにより、ｎ型半導体からなるｎ型部を確実に形成することができる。
この場合、前記光吸収層の前記ｐ型部及び前記ｎ型部が、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体で構成されているので、ｐｎホモ結合を確実に形成することができる。また、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体は、微量の金属元素を添加することでｐ型からｎ型に変換することができ、ｎ型部を形成する際のスパッタリングターゲットの組成を調整することにより、ｎ型半導体からなるｎ型部を確実に形成することができる。
さらに、本発明の光電変換素子の製造方法においては、前記ｎ型部形成工程において、前記裏面電極及び前記ｐ型部が形成された前記基板の温度を、１００℃以上５５０℃以下に加熱することが好ましい。
この場合、前記ｎ型部形成工程において基板を１００℃以上に加熱することにより、形成されたｎ型部の結晶性が向上し、ｐｎ結合面における欠陥の発生を確実に抑制することができる。また、基板の加熱温度を５５０℃以下としているので、スパッタ時に一部の元素が欠損することを抑制でき、ｎ型部を良好に形成することができる。
この場合、前記ｎ型部形成工程において基板を１００℃以上に加熱することにより、形成されたｎ型部の結晶性が向上し、ｐｎ結合面における欠陥の発生を確実に抑制することができる。また、基板の加熱温度を５５０℃以下としているので、スパッタ時に一部の元素が欠損することを抑制でき、ｎ型部を良好に形成することができる。
また、本発明の光電変換素子の製造方法においては、前記ｎ型部形成工程において、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するスパッタリングターゲットを用いて、前記ｎ型部をスパッタ法にて成膜することが好ましい。
この場合、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するスパッタリングターゲットを用いて成膜しているので、確実にカルコパイライト構造を有する化合物半導体からなるｎ型部を形成することができる。
この場合、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するスパッタリングターゲットを用いて成膜しているので、確実にカルコパイライト構造を有する化合物半導体からなるｎ型部を形成することができる。
本発明の光電変換素子は、透明導電膜からなる表面電極と、裏面電極と、前記表面電極と前記裏面電極との間に設けられ、カルコパイライト型構造を有する化合物半導体を含む光吸収層と、を備えた光電変換素子であって、前記光吸収層は、ｐ型部と、前記ｐ型部と前記表面電極との間に設けられ、前記ｐ型部に隣接配置されたｎ型部と、を含んでおり、前記ｎ型部は、少なくとも一部がスパッタ法によって成膜されていることを特徴としている。
この構成の光電変換素子においては、前記ｐ型部と前記表面電極との間に設けられ、前記ｐ型部に隣接配置されたｎ型部の少なくとも一部がスパッタ法によって成膜されているので、安定した結晶構造と界面とを有するｐｎ結合が形成されており、光電変換効率の向上を図ることができる。
ここで、本発明の光電変換素子においては、前記ｎ型部の厚みが１０ｎｍ以上５００ｎｍ以下の範囲内とされていることが好ましい。
この場合、前記ｎ型部の厚みが１０ｎｍ以上５００ｎｍ以下の範囲内とされているので、安定したｐｎホモ結合を形成することができるとともに、ｎ型部における光の透過率を確保することができる。
この場合、前記ｎ型部の厚みが１０ｎｍ以上５００ｎｍ以下の範囲内とされているので、安定したｐｎホモ結合を形成することができるとともに、ｎ型部における光の透過率を確保することができる。
また、本発明の光電変換素子においては、前記ｎ型部は、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有していることが好ましい。
この場合、確実にカルコパイライト構造の化合物半導体からなるｎ型部が形成されていることから、安定したｐｎホモ結合を有することになり、光電変換効率を向上させることができる。
一方、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して５原子%を超えて含有すると、太陽電池のｐｎ結合特性が著しく低下するので、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群の添加量は、全金属元素に対して５原子%以下とすることが好ましい。
この場合、確実にカルコパイライト構造の化合物半導体からなるｎ型部が形成されていることから、安定したｐｎホモ結合を有することになり、光電変換効率を向上させることができる。
一方、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して５原子%を超えて含有すると、太陽電池のｐｎ結合特性が著しく低下するので、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群の添加量は、全金属元素に対して５原子%以下とすることが好ましい。
また、本発明の光電変換素子においては、前記ｎ型部の厚さを複数の箇所で測定して算出される厚さの平均値μと標準偏差σの比σ／μが０．１０以下とされていることが好ましい。
この場合、前記ｎ型部の厚さを複数の箇所で測定して算出される厚さの平均値μと標準偏差σの比σ／μが０．１０以下に制限されているので、前記ｎ型部の厚さばらつきが小さく、特性が安定した光電変換素子を得ることができる。
この場合、前記ｎ型部の厚さを複数の箇所で測定して算出される厚さの平均値μと標準偏差σの比σ／μが０．１０以下に制限されているので、前記ｎ型部の厚さばらつきが小さく、特性が安定した光電変換素子を得ることができる。
また、本発明の光電変換素子は、透明導電膜からなる表面電極と、裏面電極と、前記表面電極と前記裏面電極との間に設けられカルコパイライト型構造を有する化合物半導体を含む光吸収層と、を備えた光電変換素子であって、上述の光電変換素子の製造方法によって製造されたことを特徴としている。
この構成の光電変換素子によれば、安定した結晶構造と界面とを有するｐｎ結合が形成されるとともに、ｎ型部の厚さばらつきが抑制されており、特性の安定した光電変換素子を得ることができる。
この構成の光電変換素子によれば、安定した結晶構造と界面とを有するｐｎ結合が形成されるとともに、ｎ型部の厚さばらつきが抑制されており、特性の安定した光電変換素子を得ることができる。
以上のように、本発明によれば、ｐｎ結合を有するとともに、形成されたｎ型層の厚さばらつきが少ない光電変換素子を製造可能な光電変換素子の製造方法、及び、光電変換素子を提供することが可能となる。
以下に、本発明の実施形態である光電変換素子の製造方法、及び、光電変換素子について添付した図面を参照して説明する。
本実施形態に係る光電変換素子１０は、例えばＣＩＧＳ系薄膜太陽電池において用いられるものである。
本実施形態に係る光電変換素子１０は、例えばＣＩＧＳ系薄膜太陽電池において用いられるものである。
本実施形態に係る光電変換素子１０は、図１に示すように、透明導電膜からなる表面電極１５と、基板２０上に成膜された裏面電極１１と、これら表面電極１５と裏面電極１１との間に設けられ、カルコパイライト型構造を有する化合物半導体を含む光吸収層１３と、を備えている。
ここで、基板２０としては、例えば、青板ガラス基板等を用いることができる。なお、基板２０の厚さは１ｍｍ以上３ｍｍ以下の範囲内とすることが好ましい。
ここで、基板２０としては、例えば、青板ガラス基板等を用いることができる。なお、基板２０の厚さは１ｍｍ以上３ｍｍ以下の範囲内とすることが好ましい。
表面電極１５においては、光の透過性及び導電性に優れていることが要求されることから、例えば、ＳｎドープＩｎ2Ｏ3（ＩＴＯ）、ＡｌドープＺｎＯ（ＡＺＯ）、ＢドープＺｎＯ（ＢＺＯ）、ＧａドープＺｎＯ（ＧＺＯ）といった透明導電酸化物膜等によって構成することが好ましい。なお、表面電極１５の厚さは０．３μｍ以上２．０μｍ以下の範囲内とすることが好ましい。
裏面電極１１においては、導電性に優れていることが要求されることから、例えば、Ｍｏといった金属膜等によって構成することが好ましい。なお、裏面電極１１の厚さは０．３μｍ以上２．０μｍ以下の範囲内とすることが好ましい。
光吸収層１３は、カルコパイライト型構造を有する化合物半導体によって構成されており、ｐ型部１３Ａと、このｐ型部１３Ａと表面電極１５との間に設けられるとともにｐ型部１３Ａに隣接配置されたｎ型部１３Ｂと、を備えている。そして、このｐ型部１３Ａとｎ型部１３Ｂとの界面がｐｎ結合面１３Ｃとされている。
これらｐ型部１３Ａ及びｎ型部１３Ｂは、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体によって構成されており、上述のｐｎ結合面１３Ｃは、ホモ結合とされている。
これらｐ型部１３Ａ及びｎ型部１３Ｂは、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体によって構成されており、上述のｐｎ結合面１３Ｃは、ホモ結合とされている。
本実施形態においては、ｐ型部１３Ａは、Ｃｕ−Ｉｎ−Ｇｅ−Ｓｅのカルコパイライト構造を有する化合物半導体で構成されており、このＣｕ−Ｉｎ−Ｇｅ−Ｓｅからなる化合物半導体は、通常、ｐ型半導体となる。
一方、ｎ型部１３Ｂは、Ｃｕ−Ｉｎ−Ｇｅ−Ｓｅに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するものからなるカルコパイライト構造を有する化合物半導体で構成されており、上述の金属元素を含有することによってｎ型半導体とされている。なお、本実施形態では、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群の含有量を、全金属元素に対して５原子%以下としている。
すなわち、ｎ型部１３Ｂは、ｐ型半導体であるＣｕ−ＩＮ−Ｇｅ−Ｓｅに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素をドープすることによってｎ型半導体としたものである。
一方、ｎ型部１３Ｂは、Ｃｕ−Ｉｎ−Ｇｅ−Ｓｅに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するものからなるカルコパイライト構造を有する化合物半導体で構成されており、上述の金属元素を含有することによってｎ型半導体とされている。なお、本実施形態では、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群の含有量を、全金属元素に対して５原子%以下としている。
すなわち、ｎ型部１３Ｂは、ｐ型半導体であるＣｕ−ＩＮ−Ｇｅ−Ｓｅに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素をドープすることによってｎ型半導体としたものである。
そして、上述のｎ型部１３Ｂは、ｐ型部１３Ａの上に、スパッタ法によって成膜することで形成されている。
ここで、スパッタ法によって形成されたｎ型部１３Ｂの厚さは、１０ｎｍ以上５００ｎｍ以下の範囲内とされている。
さらに、ｐ型部１３Ａの厚さは、３００ｎｍ以上５００ｎｍ以下の範囲内とされている。
ここで、スパッタ法によって形成されたｎ型部１３Ｂの厚さは、１０ｎｍ以上５００ｎｍ以下の範囲内とされている。
さらに、ｐ型部１３Ａの厚さは、３００ｎｍ以上５００ｎｍ以下の範囲内とされている。
また、本実施形態においては、ｎ型部１３Ｂの厚さを複数の箇所で測定して算出される厚さの平均値μと標準偏差σの比μ／σが０．１０以下とされている。なお、平均値及び標準偏差を算出する際には、ｎ型部１３Ｂの厚さの測定箇所を３箇所以上とすることが好ましい。
次に、本実施形態に係る光電変換素子１０の製造方法について、図２のフロー図を参照して説明する。
本実施形態に係る光電変換素子１０の製造方法は、図２に示すように、基板２０上に裏面電極１１を形成する裏面電極形成工程Ｓ０１と、裏面電極１１の上にｐ型部１３Ａを形成するｐ型部形成工程Ｓ０２と、ｐ型部１３Ａの上にｎ型部１３Ｂを形成するｎ型部形成工程Ｓ０３と、ｎ型部１３Ｂの上に表面電極１５を形成する表面電極形成工程Ｓ０４と、を備えている。
本実施形態に係る光電変換素子１０の製造方法は、図２に示すように、基板２０上に裏面電極１１を形成する裏面電極形成工程Ｓ０１と、裏面電極１１の上にｐ型部１３Ａを形成するｐ型部形成工程Ｓ０２と、ｐ型部１３Ａの上にｎ型部１３Ｂを形成するｎ型部形成工程Ｓ０３と、ｎ型部１３Ｂの上に表面電極１５を形成する表面電極形成工程Ｓ０４と、を備えている。
（裏面電極形成工程Ｓ０１）
まず、基板２０上に金属膜等からなる裏面電極１１を形成する。裏面電極１１を構成する金属膜は、例えばスパッタ法によって成膜することができる。
まず、基板２０上に金属膜等からなる裏面電極１１を形成する。裏面電極１１を構成する金属膜は、例えばスパッタ法によって成膜することができる。
（ｐ型部１形成工程Ｓ０２）
次に、裏面電極１１の上にＣｕ−Ｉｎ−Ｇｅ−Ｓｅのカルコパイライト構造を有する化合物半導体からなるｐ型部１３Ａを形成する。ｐ型部１３Ａは、例えば共蒸着法、スパッタ法等の既存の手段を用いて形成することができる。
共蒸着法においては、基板２０に形成された裏面電極１１上に、所定の温度（例えば、３５０℃以上６００℃以下）で一定時間（例えば５ｍｉｎ以上３０ｍｉｎ以下）保持したままでＣｕ、Ｉｎ、Ｇａ、Ｓｅを原料とする多源同時蒸着法により成膜した後に、セレン源のみを有する雰囲気中にてセレン処理を行い、ｐ型部１３Ａを形成する。
次に、裏面電極１１の上にＣｕ−Ｉｎ−Ｇｅ−Ｓｅのカルコパイライト構造を有する化合物半導体からなるｐ型部１３Ａを形成する。ｐ型部１３Ａは、例えば共蒸着法、スパッタ法等の既存の手段を用いて形成することができる。
共蒸着法においては、基板２０に形成された裏面電極１１上に、所定の温度（例えば、３５０℃以上６００℃以下）で一定時間（例えば５ｍｉｎ以上３０ｍｉｎ以下）保持したままでＣｕ、Ｉｎ、Ｇａ、Ｓｅを原料とする多源同時蒸着法により成膜した後に、セレン源のみを有する雰囲気中にてセレン処理を行い、ｐ型部１３Ａを形成する。
スパッタ法においては、裏面電極１１が形成された基板２０をスパッタ装置に配置し、裏面電極１１上に、Ｃｕ−Ｇａ合金（又はＣｕ）からなるターゲット、及びＩｎ（又はＩｎ−Ｓｅ合金）からなるターゲットを用いて、Ｃｕ−Ｇａ合金層及びＩｎ単独層（又はＩｎ−Ｓｅ合金層）から成る積層プリカーサ膜をスパッタ法により作製し、これをセレン雰囲気中で熱処理することで、ｐ型部１３Ａを形成する。
なお、共蒸着法及びスパッタ法において、セレン化処理を行う場合には、蒸着又はスパッタによって形成されたプリカーサ膜の上にＳｅ層を積層し、これを熱処理することでセレン化処理を行ってもよい。
なお、共蒸着法及びスパッタ法において、セレン化処理を行う場合には、蒸着又はスパッタによって形成されたプリカーサ膜の上にＳｅ層を積層し、これを熱処理することでセレン化処理を行ってもよい。
（ｎ型部形成工程Ｓ０３）
次に、ｐ型部１３Ａの上にｎ型部１３Ｂをスパッタ法によって成膜する。このとき使用されるスパッタリングターゲットは、成膜されるｎ型部１３Ｂの組成に応じた組成とされており、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するものとされており、本実施形態においては、Ｃｕ−Ｉｎ−Ｇａ−ＳｅにＭｇ、Ｃｄ、Ｆｅ、Ｃｏを添加したものとされている。
なお、スパッタ方式としては、ＲＦスパッタ、ＭＦスパッタ、ＡＣスパッタ、ＤＣスパッタ（パルスを含む）、などを適用することができるが、上述のスパッタリングターゲットは比較的抵抗が高いため、ＲＦスパッタまたはＭＦスパッタ、あるいは、ヘリコン波励起プラズマスパッタを採用することが好ましい。
次に、ｐ型部１３Ａの上にｎ型部１３Ｂをスパッタ法によって成膜する。このとき使用されるスパッタリングターゲットは、成膜されるｎ型部１３Ｂの組成に応じた組成とされており、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するものとされており、本実施形態においては、Ｃｕ−Ｉｎ−Ｇａ−ＳｅにＭｇ、Ｃｄ、Ｆｅ、Ｃｏを添加したものとされている。
なお、スパッタ方式としては、ＲＦスパッタ、ＭＦスパッタ、ＡＣスパッタ、ＤＣスパッタ（パルスを含む）、などを適用することができるが、上述のスパッタリングターゲットは比較的抵抗が高いため、ＲＦスパッタまたはＭＦスパッタ、あるいは、ヘリコン波励起プラズマスパッタを採用することが好ましい。
なお、ｎ型部１３Ｂをスパッタ法で成膜する際には、裏面電極１１及びｐ型部１３Ａが形成された基板２０の温度を、１００℃以上５５０℃以下に加熱することが好ましい。
このように、裏面電極１１及びｐ型部１３Ａが形成された基板２０を加熱することにより、ｐ型部１３Ａとｎ型部１３Ｂのｐｎ結合面１３Ｃにおける欠陥の発生を抑制することが可能となる。
ここで、基板２０の加熱温度が１００℃未満の場合には、スパッタ法によって成膜されたｎ型部１３Ｂの結晶性が低下し、ｐｎ結合面１３Ｃに欠陥が発生するおそれがある。一方、基板２０の加熱温度が５５０℃を超える場合には、Ｓｅが大幅に欠損してしまうおそれがある。以上のことから、本実施形態においては、ｎ型部１３Ｂをスパッタ法で成膜する際に基板２０を加熱する場合には、基板２０の加熱温度を１００℃以上５５０℃以下の範囲内に設定している。
なお、ｐｎ結合面１３Ｃにおける欠陥の発生を確実に抑制するためには、基板２０の加熱温度の下限を１５０℃以上とすることが好ましく、２００℃以上とすることがさらに好ましい。また、Ｓｅの欠損を確実に抑制するためには、基板２０の加熱温度の上限を５５０℃以下とすることが好ましく、５００℃以下とすることがさらに好ましい。
このように、裏面電極１１及びｐ型部１３Ａが形成された基板２０を加熱することにより、ｐ型部１３Ａとｎ型部１３Ｂのｐｎ結合面１３Ｃにおける欠陥の発生を抑制することが可能となる。
ここで、基板２０の加熱温度が１００℃未満の場合には、スパッタ法によって成膜されたｎ型部１３Ｂの結晶性が低下し、ｐｎ結合面１３Ｃに欠陥が発生するおそれがある。一方、基板２０の加熱温度が５５０℃を超える場合には、Ｓｅが大幅に欠損してしまうおそれがある。以上のことから、本実施形態においては、ｎ型部１３Ｂをスパッタ法で成膜する際に基板２０を加熱する場合には、基板２０の加熱温度を１００℃以上５５０℃以下の範囲内に設定している。
なお、ｐｎ結合面１３Ｃにおける欠陥の発生を確実に抑制するためには、基板２０の加熱温度の下限を１５０℃以上とすることが好ましく、２００℃以上とすることがさらに好ましい。また、Ｓｅの欠損を確実に抑制するためには、基板２０の加熱温度の上限を５５０℃以下とすることが好ましく、５００℃以下とすることがさらに好ましい。
また、ｎ型部１３Ｂをスパッタ法で成膜した後に、熱処理を行ってもよい。この熱処理は、真空または不活性雰囲気、またはＳｅを含む雰囲気中で行うことが好ましい。また、熱処理温度は２００℃以上５５０℃以下、保持時間は１ｍｉｎ以上１２０ｍｉｎ以下とすることが好ましい。この熱処理により、ｎ型部１３Ｂの結晶性が向上し、ｐｎ結合面１３Ｃにおける欠陥の発生を抑制することができる。
ここで、熱処理温度が２００℃未満の場合には、熱処理後のｎ型部１３Ｂの結晶性を向上させることができず、ｐｎ結合面１３Ｃの欠陥を低減することができないおそれがある。一方、熱処理温度が５５０℃を超える場合には、Ｓｅが大幅に欠損してしまうおそれがある。また、ｎ型部１３Ｂに添加された金属元素がｐ型部１３Ａ側にまで拡散してしまい、ｐｎ結合面１３Ｃに悪影響を及ぼすおそれがある。以上のことから、本実施形態においては、ｎ型部１３Ｂをスパッタ法で成膜した後に熱処理する際には、その熱処理温度を２００℃以上５５０℃以下の範囲内に設定している。
なお、ｎ型部１３Ｂの結晶性を確実に向上させるためには、熱処理温度の下限を２００℃以上とすることが好ましく、４００℃以上とすることがさらに好ましい。また、ｎ型部１３Ｂに添加された金属元素がｐ型部１３Ａ側にまで拡散することを確実に抑制するためには、熱処理温度の上限を５５０℃以下とすることが好ましく、５００℃以下とすることがさらに好ましい。
ここで、熱処理温度が２００℃未満の場合には、熱処理後のｎ型部１３Ｂの結晶性を向上させることができず、ｐｎ結合面１３Ｃの欠陥を低減することができないおそれがある。一方、熱処理温度が５５０℃を超える場合には、Ｓｅが大幅に欠損してしまうおそれがある。また、ｎ型部１３Ｂに添加された金属元素がｐ型部１３Ａ側にまで拡散してしまい、ｐｎ結合面１３Ｃに悪影響を及ぼすおそれがある。以上のことから、本実施形態においては、ｎ型部１３Ｂをスパッタ法で成膜した後に熱処理する際には、その熱処理温度を２００℃以上５５０℃以下の範囲内に設定している。
なお、ｎ型部１３Ｂの結晶性を確実に向上させるためには、熱処理温度の下限を２００℃以上とすることが好ましく、４００℃以上とすることがさらに好ましい。また、ｎ型部１３Ｂに添加された金属元素がｐ型部１３Ａ側にまで拡散することを確実に抑制するためには、熱処理温度の上限を５５０℃以下とすることが好ましく、５００℃以下とすることがさらに好ましい。
（表面電極形成工程Ｓ０４）
次に、ｎ型部１３Ｂの上に表面電極１５を形成する。ここで、表面電極１５を構成する透明導電膜は、ＣＶＤ法、スパッタ法等によって成膜することができる。
次に、ｎ型部１３Ｂの上に表面電極１５を形成する。ここで、表面電極１５を構成する透明導電膜は、ＣＶＤ法、スパッタ法等によって成膜することができる。
上述の工程により、本実施形態である光電変換素子１０が製造される。
以上のような構成とされた本実施形態である光電変換素子１０の製造方法、及び、光電変換素子１０によれば、ｐ型部１３Ａの上にｎ型部１３Ｂを形成するｎ型部形成工程Ｓ０３において、ｎ型部１３Ｂをスパッタ法によって成膜する構成とされているので、安定した結晶構造と界面とを有するｐｎ結合面１３Ｃを形成することができる。
また、スパッタ法において用いられるスパッタリングターゲットの組成により、成膜されるｎ型部１３Ｂの組成を調整することができ、確実にｎ型半導体からなるｎ型部１３Ｂを形成することが可能となる。
また、スパッタ法において用いられるスパッタリングターゲットの組成により、成膜されるｎ型部１３Ｂの組成を調整することができ、確実にｎ型半導体からなるｎ型部１３Ｂを形成することが可能となる。
また、スパッタ法を用いることにより、ｎ型部１３Ｂを均一に形成することができ、ｎ型部１３Ｂの厚さばらつきを抑制することが可能となる。具体的には、本実施形態においては、ｎ型部１３Ｂの厚さを複数の箇所で測定して算出される厚さの平均値μと標準偏差σの比μ／σを０．１０以下とすることができる。このように、ｎ型部１３Ｂの厚さばらつきを低減することにより、特性が安定した光電変換素子１０を得ることができる。
また、本実施形態においては、ｐ型部１３Ａの上に成膜されたｎ型部１３Ｂの厚みが１０ｎｍ以上とされているので、安定したｐｎホモ結合を形成することができる。一方、ｐ型部１３Ａの上に成膜されたｎ型部１３Ｂの厚みが５００ｎｍ以下とされているので、ｎ型部１３Ｂにおける光の透過率を確保することができ、ｐｎ結合面１３Ｃに光を到達させることができる。
なお、安定したｐｎホモ結合を確実に形成するためには、ｎ型部１３Ｂの厚みの下限を１０ｎｍ以上とすることが好ましく、２０ｎｍ以上とすることがさらに好ましい。また、ｎ型部１３Ｂにおける光の透過率を確実に確保するためには、ｎ型部１３Ｂの厚みの上限を５００ｎｍ以下とすることが好ましく、１００ｎｍ以下とすることがさらに好ましい。
なお、安定したｐｎホモ結合を確実に形成するためには、ｎ型部１３Ｂの厚みの下限を１０ｎｍ以上とすることが好ましく、２０ｎｍ以上とすることがさらに好ましい。また、ｎ型部１３Ｂにおける光の透過率を確実に確保するためには、ｎ型部１３Ｂの厚みの上限を５００ｎｍ以下とすることが好ましく、１００ｎｍ以下とすることがさらに好ましい。
さらに、本実施形態においては、光吸収層１３のｐ型部１３Ａ及びｎ型部１３Ｂが、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体で構成されており、具体的には、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅのカルコパイライト構造を有する化合物半導体で構成されているので、確実にｐｎホモ結合を形成することができる。また、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体は、微量の不純物を添加することでｐ型からｎ型に変換することができ、ｐ型部１３Ａ及びｎ型部１３Ｂを確実に形成することができる。
また、ｎ型部１３Ｂを成膜する際に使用されるスパッタリングターゲットが、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するものとされており、本実施形態においては、Ｃｕ−Ｉｎ−Ｇａ−ＳｅにＭｇ、Ｃｄ、Ｆｅ、Ｃｏを添加したものとされているので、確実にカルコパイライト構造を有する化合物半導体からなるｎ型部１３Ｂを形成することができる。また、これらの金属元素がｐ型部１３Ａ側に混入することを抑制でき、ｐ型部１３Ａの半導体特性の劣化を抑制することができる。
さらに、本実施形態においては、ｎ型部１３Ｂ形成工程Ｓ０３において、裏面電極１１及びｐ型部１３Ａが形成された基板２０の温度を１００℃以上５５０℃以下に加熱した場合には、成膜されるｎ型部１３Ｂの結晶性を向上させて、ｐｎ結合面１３Ｃにおける欠陥の発生を確実に抑制することができる。
また、本実施形態においては、ｎ型部１３Ｂ形成工程Ｓ０３において、ｎ型部１３Ｂを成膜した後に、真空または不活性雰囲気、またはＳｅを含む雰囲気中で、熱処理温度が２００℃以上５５０℃以下、保持時間が１ｍｉｎ以上１２０ｍｉｎ以下の条件で熱処理を行った場合には、ｎ型部１３Ｂの結晶性を向上させることができ、ｐｎ結合面１３Ｃにおける欠陥の発生を抑制することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、基板、表面電極、裏面電極の材質や厚さは、本実施形態に記載されたものに限定されることはなく、光電変換素子の要求特性に応じて適宜設計変更してもよい。
例えば、基板、表面電極、裏面電極の材質や厚さは、本実施形態に記載されたものに限定されることはなく、光電変換素子の要求特性に応じて適宜設計変更してもよい。
また、本実施形態では、ｎ型部の上に表面電極を形成したものとして説明したが、これに限定されることはなく、図３に示す光電変換素子１１０のように、ｎ型部１３Ｂと表面電極１５との間に中間層１７を形成したものであってもよい。この中間層１７は、表面電極１５よりも電気抵抗を高く設定することが好ましい。
さらに、本実施形態では、基板の上に裏面電極を形成したものとして説明したが、これに限定されることはなく、基板と裏面電極との間に酸化物膜を形成してもよい。この場合、酸化物膜を形成することで、基板からのアルカリ金属イオンの拡散を抑制することが可能となる。
さらに、本実施形態では、基板の上に裏面電極を形成したものとして説明したが、これに限定されることはなく、基板と裏面電極との間に酸化物膜を形成してもよい。この場合、酸化物膜を形成することで、基板からのアルカリ金属イオンの拡散を抑制することが可能となる。
また、本実施形態では、ｐ型部及びｎ型部をＣｕ−Ｉｎ−Ｇａ−Ｓｅからなるものとして説明したが、これに限定されることはなく、Ｓｅに代えてＳを含有するものであってもよいし、Ｓｅ及びＳをともに含有するものであってもよい。この場合、実施形態で記載されたセレン化処理に代えて硫黄化処理を行うことになる。硫黄化処理としては、硫黄を含有する雰囲気中での熱処理や、プリカーサ膜の上にＳ層を形成して熱処理する方法等が挙げられる。また、ｎ型部を成膜した後の熱処理を行う場合には、硫黄を含有する雰囲気で行ってもよい。
また、ｐ型部及びｎ型部を、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体で構成したものとして説明したが、これに限定されることはなく、上述の化合物半導体にアルカリ金属（Ｋ，Ｎａ等）、Ｖ族元素（Ｓｂ，Ｂｉ等）を添加したものであってもよい。
以下に、本発明に係る光電変換素子の製造方法、及び、光電変換素子の作用効果について評価した評価試験の結果について説明する。
＜ｎ型部単層膜の評価＞
まず、ｎ型部をスパッタ法によって成膜する際に用いられるスパッタリングターゲットとして、表１に示す組成のスパッタリングターゲットを準備した。ここで、スパッタリングターゲットは、５インチ×７インチで厚さ５ｍｍの矩形平板状のものとした。
このスパッタリングターゲットを純銅からなるバッキングプレートにＩｎによってはんだ付けした。
まず、ｎ型部をスパッタ法によって成膜する際に用いられるスパッタリングターゲットとして、表１に示す組成のスパッタリングターゲットを準備した。ここで、スパッタリングターゲットは、５インチ×７インチで厚さ５ｍｍの矩形平板状のものとした。
このスパッタリングターゲットを純銅からなるバッキングプレートにＩｎによってはんだ付けした。
ｎ型部単層膜を成膜する基板として、ＳｉＯ2膜をコーティングした無アルカリガラス基板（５０ｍｍ×５０ｍｍ、厚さ１ｍｍ）を準備した。
昭和真空株式会社製インライン式スパッタ装置ＳＰＨ−２３０７．を用いて、スパッタ方式：ＲＦスパッタ、到達真空度：５×１０-5Ｐａとして、ｎ型部単層膜をスパッタ成膜した。なお、その他のスパッタ条件については表２に示す条件で実施した。また、ｎ型部単層膜の目標成膜厚さは５００ｎｍとした。この成膜厚さは、基板の搬送速度によって調整した。
また、一部の試験片においては、ｎ型部を成膜した後、表２に示す条件で熱処理を行った。なお、熱処理雰囲気をＡｒとした。
昭和真空株式会社製インライン式スパッタ装置ＳＰＨ−２３０７．を用いて、スパッタ方式：ＲＦスパッタ、到達真空度：５×１０-5Ｐａとして、ｎ型部単層膜をスパッタ成膜した。なお、その他のスパッタ条件については表２に示す条件で実施した。また、ｎ型部単層膜の目標成膜厚さは５００ｎｍとした。この成膜厚さは、基板の搬送速度によって調整した。
また、一部の試験片においては、ｎ型部を成膜した後、表２に示す条件で熱処理を行った。なお、熱処理雰囲気をＡｒとした。
得られたｎ型部単層膜の組成をＩＣＰ分析法によって定量分析した。なお、熱処理した試験片については、成膜後と熱処理後でそれぞれ定量分析を行った。分析結果を表３に示す。
また、ｎ型部単層膜の半導体特性を、エヌピイエス株式会社製ｐｎ測定器ＰＮ−０１を用いて行った。測定結果を表３に示す。
さらに、得られたｎ型部単層膜の結晶性についてＸ線回折分析によって評価した。評価結果を表３に示す。なお、表３においては、回折角２θが２６−２８°範囲でカルコパイライト結晶を示すメインピークの半値値が０．７５°以下を「○」、０．７５°超え０．８５°以下を「△」、０．８５超えを「×」と評価した。
また、ｎ型部単層膜の半導体特性を、エヌピイエス株式会社製ｐｎ測定器ＰＮ−０１を用いて行った。測定結果を表３に示す。
さらに、得られたｎ型部単層膜の結晶性についてＸ線回折分析によって評価した。評価結果を表３に示す。なお、表３においては、回折角２θが２６−２８°範囲でカルコパイライト結晶を示すメインピークの半値値が０．７５°以下を「○」、０．７５°超え０．８５°以下を「△」、０．８５超えを「×」と評価した。
まず、成膜後（熱処理前）と熱処理後において組成分析を行った結果、成分組成が大きく変動しないことが確認された。
Ｍｇ，Ｃｄ，Ｆｅ，Ｃｏを添加していない比較例１，２及び添加量が０．０１原子％未満とされた比較例３−６においては、いずれも半導体特性がｐ型と判断されており、ｎ型部単層膜を成膜することができなかった。
これに対して、Ｍｇ，Ｃｄ，Ｆｅ，Ｃｏの添加量が０．０１原子％以上とされた本発明例１−９においては、いずれも半導体特性がｎ型と判断されており、ｎ型部単層膜を成膜することが可能であった。
Ｍｇ，Ｃｄ，Ｆｅ，Ｃｏを添加していない比較例１，２及び添加量が０．０１原子％未満とされた比較例３−６においては、いずれも半導体特性がｐ型と判断されており、ｎ型部単層膜を成膜することができなかった。
これに対して、Ｍｇ，Ｃｄ，Ｆｅ，Ｃｏの添加量が０．０１原子％以上とされた本発明例１−９においては、いずれも半導体特性がｎ型と判断されており、ｎ型部単層膜を成膜することが可能であった。
また、スパッタ成膜時に基板の加熱を行ったものでは、結晶性が向上していることが確認された。
さらに、スパッタ成膜時に結晶性が低いものであっても、成膜後に熱処理を行うことで、結晶性が向上することが確認された。
さらに、スパッタ成膜時に結晶性が低いものであっても、成膜後に熱処理を行うことで、結晶性が向上することが確認された。
＜積層膜の評価＞
次に、以下のようにして、本発明例、従来例の積層膜（ｐ型部とｎ型部の積層膜）を作製して、ｎ型部の厚さばらつきを評価した。なお、ｎ型部単層膜の評価においてスパッタ成膜した膜がｐ型となりｎ型部が形成できなかった比較例については、積層膜の評価を実施しなかった。
次に、以下のようにして、本発明例、従来例の積層膜（ｐ型部とｎ型部の積層膜）を作製して、ｎ型部の厚さばらつきを評価した。なお、ｎ型部単層膜の評価においてスパッタ成膜した膜がｐ型となりｎ型部が形成できなかった比較例については、積層膜の評価を実施しなかった。
（本発明例）
まず、厚み１．５ｍｍの無アルカリガラス基板に、裏面電極として厚み８００ｎｍの金属Ｍｏ膜をスパッタにより成膜した。
次に、裏面電極の上に、Ｃｕ−Ｇａターゲットを用いてＣｕ−Ｇａ膜をスパッタ成膜した後、Ｉｎターゲットを用いてＩｎ膜を積層し、これを５ｖｏｌ％Ｈ2Ｓｅ含有Ａｒガス雰囲気で５５０℃、３０ｍｉｎの条件でセレン化処理を行い、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅのカルコパイライト構造を有する化合物半導体からなるｐ型部を形成した。なお、ｐ型部の厚みを１４００ｎｍとした。ここで、形成されたｐ型部の組成は、Ｃｕ0.97（Ｉｎ0.7Ｇａ0.3）Ｓｅ2であった。
まず、厚み１．５ｍｍの無アルカリガラス基板に、裏面電極として厚み８００ｎｍの金属Ｍｏ膜をスパッタにより成膜した。
次に、裏面電極の上に、Ｃｕ−Ｇａターゲットを用いてＣｕ−Ｇａ膜をスパッタ成膜した後、Ｉｎターゲットを用いてＩｎ膜を積層し、これを５ｖｏｌ％Ｈ2Ｓｅ含有Ａｒガス雰囲気で５５０℃、３０ｍｉｎの条件でセレン化処理を行い、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅのカルコパイライト構造を有する化合物半導体からなるｐ型部を形成した。なお、ｐ型部の厚みを１４００ｎｍとした。ここで、形成されたｐ型部の組成は、Ｃｕ0.97（Ｉｎ0.7Ｇａ0.3）Ｓｅ2であった。
裏面電極及びｐ型部が形成された基板に、表４に示したスパッタリングターゲット（組成は表１参照）を用いて、ｎ型部をスパッタ法によって成膜した。スパッタ装置等は、ｎ型部単層膜を成膜したときと同様とし、その他のスパッタ条件については表４に示した条件とした。また、一部の試験片では、ｎ型部を成膜した後に、表４に示す条件で熱処理を行った。なお、熱処理雰囲気をＡｒとした。
（従来例１）
この従来例１においては、ｎ型部を熱拡散法によって形成した。上述の本発明例と同様に、裏面電極及びｐ型部を形成した１００ｍｍ角の基板を、石英製熱処理炉内において、有機金属亜鉛化合物であるジメチル亜鉛（（ＣＨ3）2 Ｚｎ）を用いて、バブリングガスおよびキャリアガスとして窒素ガスを用い、熱処理温度を３００℃、圧力を常圧、ガス流量を２Ｌ／ｍｉｎ（ジメチル亜鉛ガスのみの流量：９ｍＬ（７０μｍｏｌ）／ｍｉｎ）とした条件で熱処理し、亜鉛を熱拡散させて、ｐ型部の一部をｎ型部とした。なお、形成されるｎ型部の厚みは熱処理時間で調整した。
この従来例１においては、ｎ型部を熱拡散法によって形成した。上述の本発明例と同様に、裏面電極及びｐ型部を形成した１００ｍｍ角の基板を、石英製熱処理炉内において、有機金属亜鉛化合物であるジメチル亜鉛（（ＣＨ3）2 Ｚｎ）を用いて、バブリングガスおよびキャリアガスとして窒素ガスを用い、熱処理温度を３００℃、圧力を常圧、ガス流量を２Ｌ／ｍｉｎ（ジメチル亜鉛ガスのみの流量：９ｍＬ（７０μｍｏｌ）／ｍｉｎ）とした条件で熱処理し、亜鉛を熱拡散させて、ｐ型部の一部をｎ型部とした。なお、形成されるｎ型部の厚みは熱処理時間で調整した。
（従来例２）
この従来例２においては、ｎ型部を浸漬法によって形成した。上述の本発明例と同様に、裏面電極及びｐ型部を形成した基板を、アンモニア水溶液に浸漬させ、その後、８５℃のＣｄＳＯ4アンモニア水溶液が入っている液槽に移し、撹拌しながら２０分間保持した。この後、基板をアンモニア水溶液から取り出し、純水リンスにて洗浄を行う。基板洗浄後、５０℃恒温槽で１時間乾燥した。これにより、ｐ型部の一部をｎ型部とした。なお、形成されるｎ型部の厚みは、アンモニア水溶液槽中でのキープ時間で調整した。
この従来例２においては、ｎ型部を浸漬法によって形成した。上述の本発明例と同様に、裏面電極及びｐ型部を形成した基板を、アンモニア水溶液に浸漬させ、その後、８５℃のＣｄＳＯ4アンモニア水溶液が入っている液槽に移し、撹拌しながら２０分間保持した。この後、基板をアンモニア水溶液から取り出し、純水リンスにて洗浄を行う。基板洗浄後、５０℃恒温槽で１時間乾燥した。これにより、ｐ型部の一部をｎ型部とした。なお、形成されるｎ型部の厚みは、アンモニア水溶液槽中でのキープ時間で調整した。
得られた積層膜の断面をＳＥＭ観察及びＴＥＭ観察し、ｎ型部の厚さを５箇所で測定し、厚さの平均値μ（算術平均値）、標準偏差σ、及び、標準偏差σの比σ／μを算出した。評価結果を表５に示す。
また、従来例１，２においては、ｐ型部との界面がＳＥＭ観察によって明瞭に判断できなかったため、オージェ電子分光法（ＡＥＳ）によって積層膜の表面から内部に向かってドープ元素（Ｚｎ又はＣｄ）の含有量を測定し、膜内のドープ元素濃度が、最表面におけるドープ元素濃度の５％になるまでの深さをｎ型膜の厚さとした。
また、従来例１，２においては、ｐ型部との界面がＳＥＭ観察によって明瞭に判断できなかったため、オージェ電子分光法（ＡＥＳ）によって積層膜の表面から内部に向かってドープ元素（Ｚｎ又はＣｄ）の含有量を測定し、膜内のドープ元素濃度が、最表面におけるドープ元素濃度の５％になるまでの深さをｎ型膜の厚さとした。
また、得られた積層膜の断面をＴＥＭ観察し、ｎ型部とｐ型部の界面を確認した。また、ｎ型部をスパッタ成膜した後に熱処理を行ったものについては、熱処理の前後でＴＥＭ観察してｎ型部とｐ型部の界面を１０μｍ長さに渡って確認した。その結果を表５に示す。観察された視野中、積層膜の界面部分が明確に確認できる長さの合計が５μｍ以上であれば「○」、明確に確認できる界面の長さ合計が３μｍ以上５μｍ未満であれば「△」、明確に確認できる界面の長さは３μｍ未満であれば「×」とした。
熱拡散法でｎ型部を形成した従来例１及び浸漬法でｎ型部を形成した従来例２においては、ｎ型部の厚さばらつきが大きくなっていることが確認された。また、ｎ型部とｐ型部との界面が不明瞭であった。
これに対して、スパッタ法でｎ型部を形成した本発明例においては、ｎ型部の厚さばらつきが抑えられており、ｎ型部が均一に形成されていた。また、ｎ型部とｐ型部との界面が明瞭であった。
これに対して、スパッタ法でｎ型部を形成した本発明例においては、ｎ型部の厚さばらつきが抑えられており、ｎ型部が均一に形成されていた。また、ｎ型部とｐ型部との界面が明瞭であった。
以上の実験結果から、本発明によれば、ｐｎ結合を有するとともに、形成されたｎ型層の厚さばらつきが少ない光電変換素子を製造可能であることが確認された。
１０ 光電変換素子
１１ 裏面電極
１３ 光吸収層
１３Ａ ｐ型部
１３Ｂ ｎ型部
１３Ｃ ｐｎ結合面
１５ 表面電極
Ｓ０３ ｎ型部形成工程
１１ 裏面電極
１３ 光吸収層
１３Ａ ｐ型部
１３Ｂ ｎ型部
１３Ｃ ｐｎ結合面
１５ 表面電極
Ｓ０３ ｎ型部形成工程
Claims (10)
- 透明導電膜からなる表面電極と、裏面電極と、前記表面電極と前記裏面電極との間に設けられ、カルコパイライト型構造を有する化合物半導体を含む光吸収層と、を備えた光電変換素子の製造方法であって、
前記光吸収層は、ｐ型部と、前記ｐ型部と前記表面電極との間に設けられ、前記ｐ型部に隣接配置されたｎ型部と、を含んでおり、
前記裏面電極の上に前記ｐ型部を形成するｐ型部形成工程と、前記ｐ型部の上に前記ｎ型部を形成するｎ型部形成工程と、を有し、
前記ｎ型部形成工程では、前記ｎ型部の少なくとも一部をスパッタ法によって成膜することを特徴とする光電変換素子の製造方法。 - 前記ｐ型部の上に形成された前記ｎ型部の厚みが１０ｎｍ以上５００ｎｍ以下の範囲内に設定されていることを特徴とする請求項１に記載の光電変換素子の製造方法。
- 前記光吸収層の前記ｐ型部及び前記ｎ型部は、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａとを主成分とし、カルコパイライト構造を有する化合物半導体で構成されていることを特徴とする請求項１又は請求項２に記載の光電変換素子の製造方法。
- 前記ｎ型部形成工程において、前記裏面電極及び前記ｐ型部が形成された前記基板の温度を、１００℃以上５５０℃以下に加熱することを特徴とする請求項１から請求項３のいずれか一項に記載の光電変換素子の製造方法。
- 前記ｎ型部形成工程においては、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有するスパッタリングターゲットを用いて、前記ｎ型部をスパッタ法にて成膜することを特徴とする請求項１から請求項４のいずれか一項に記載の光電変換素子の製造方法。
- 透明導電膜からなる表面電極と、裏面電極と、前記表面電極と前記裏面電極との間に設けられ、カルコパイライト型構造を有する化合物半導体を含む光吸収層と、を備えた光電変換素子であって、
前記光吸収層は、ｐ型部と、前記ｐ型部と前記表面電極との間に設けられ、前記ｐ型部に隣接配置されたｎ型部と、を含んでおり、
前記ｎ型部は、少なくとも一部がスパッタ法によって成膜されていることを特徴とする光電変換素子。 - 前記ｎ型部の厚みが１０ｎｍ以上５００ｎｍ以下の範囲内とされていることを特徴とする請求項６に記載の光電変換素子。
- 前記ｎ型部は、Ｓｅ及びＳから選択される１種又は２種と、Ｃｕ、Ｉｎ、Ｇａを主成分とし、さらに、Ｍｇ、Ｃｄ、Ｆｅ、Ｃｏから選ばれる金属元素群を全金属元素に対して０．０１原子%以上含有していることを特徴とする請求項６又は請求項７に記載の光電変換素子。
- 前記ｎ型部の厚さを複数の箇所で測定して算出される厚さの平均値μと標準偏差σの比σ／μが０．１０以下とされていることを特徴とする請求項６から請求項８のいずれか一項に記載の光電変換素子。
- 透明導電膜からなる表面電極と、裏面電極と、前記表面電極と前記裏面電極との間に設けられカルコパイライト型構造を有する化合物半導体を含む光吸収層と、を備えた光電変換素子であって、
請求項１から請求項５のいずれか一項に記載された光電変換素子の製造方法によって製造されたことを特徴とする光電変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015133606A JP2017017218A (ja) | 2015-07-02 | 2015-07-02 | 光電変換素子の製造方法及び光電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015133606A JP2017017218A (ja) | 2015-07-02 | 2015-07-02 | 光電変換素子の製造方法及び光電変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017017218A true JP2017017218A (ja) | 2017-01-19 |
Family
ID=57831371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015133606A Pending JP2017017218A (ja) | 2015-07-02 | 2015-07-02 | 光電変換素子の製造方法及び光電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017017218A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1074967A (ja) * | 1996-08-29 | 1998-03-17 | Moririka:Kk | 薄膜太陽電池 |
| JP2000150931A (ja) * | 1998-11-11 | 2000-05-30 | Fujikura Ltd | 太陽電池の製造方法 |
| JP2010192689A (ja) * | 2009-02-18 | 2010-09-02 | Tdk Corp | 太陽電池、及び太陽電池の製造方法 |
| US20120103418A1 (en) * | 2010-11-03 | 2012-05-03 | Electronics And Telecommunications Research Institute | Single junction type cigs thin film solar cell and method for manufacturing the thin film solar cell |
| JP2013106013A (ja) * | 2011-11-16 | 2013-05-30 | Toshiba Corp | 光電変換素子及び太陽電池 |
| WO2013172253A1 (ja) * | 2012-05-15 | 2013-11-21 | 株式会社日本マイクロニクス | ｎ型光吸収層用合金とその製造方法及び太陽電池 |
-
2015
- 2015-07-02 JP JP2015133606A patent/JP2017017218A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1074967A (ja) * | 1996-08-29 | 1998-03-17 | Moririka:Kk | 薄膜太陽電池 |
| JP2000150931A (ja) * | 1998-11-11 | 2000-05-30 | Fujikura Ltd | 太陽電池の製造方法 |
| JP2010192689A (ja) * | 2009-02-18 | 2010-09-02 | Tdk Corp | 太陽電池、及び太陽電池の製造方法 |
| US20120103418A1 (en) * | 2010-11-03 | 2012-05-03 | Electronics And Telecommunications Research Institute | Single junction type cigs thin film solar cell and method for manufacturing the thin film solar cell |
| JP2013106013A (ja) * | 2011-11-16 | 2013-05-30 | Toshiba Corp | 光電変換素子及び太陽電池 |
| WO2013172253A1 (ja) * | 2012-05-15 | 2013-11-21 | 株式会社日本マイクロニクス | ｎ型光吸収層用合金とその製造方法及び太陽電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Qi et al. | Elemental Precursor Solution Processed (Cu1–x Ag x) 2ZnSn (S, Se) 4 Photovoltaic Devices with over 10% Efficiency | |
| Zhuk et al. | Critical review on sputter-deposited Cu2ZnSnS4 (CZTS) based thin film photovoltaic technology focusing on device architecture and absorber quality on the solar cells performance | |
| JP3876440B2 (ja) | 光吸収層の作製方法 | |
| TWI654771B (zh) | 附加著鉀之薄膜光電裝置的製造 | |
| Ge et al. | The interfacial reaction at ITO back contact in kesterite CZTSSe bifacial solar cells | |
| US8916412B2 (en) | High efficiency cadmium telluride solar cell and method of fabrication | |
| Park et al. | Achieving 14.4% alcohol-based solution-processed Cu (In, Ga)(S, Se) 2 thin film solar cell through interface engineering | |
| US20090235987A1 (en) | Chemical Treatments to Enhance Photovoltaic Performance of CIGS | |
| JP4110515B2 (ja) | 薄膜太陽電池およびその製造方法 | |
| US8501519B2 (en) | Method of production of CIS-based thin film solar cell | |
| Abzieher et al. | Source and effects of sodium in solution‐processed kesterite solar cells | |
| Baid et al. | A comprehensive review on Cu 2 ZnSnS 4 (CZTS) thin film for solar cell: forecast issues and future anticipation | |
| Li et al. | Efficiency improvement of CIGS solar cells by a modified rear contact | |
| JP5178904B1 (ja) | Ｃｚｔｓ系薄膜太陽電池及びその製造方法 | |
| KR20150051181A (ko) | ＣＺＴＳＳｅ계 박막 태양전지의 제조방법 및 이에 의해 제조된 ＣＺＴＳＳｅ계 박막 태양전지 | |
| Huang et al. | Forming an ultrathin SnS Layer on Cu2ZnSnS4 surface to achieve highly efficient solar cells with Zn (O, S) Buffer | |
| Soni et al. | Sputtering as a viable route for In2S3 buffer layer deposition in high efficiency Cu (In, Ga) Se2 solar cells | |
| Vigil-Galán et al. | Optimization of CBD-CdS physical properties for solar cell applications considering a MIS structure | |
| US20180315878A1 (en) | Photovoltaic Device Based on Ag2ZnSn(S,Se)4 Absorber | |
| Keller et al. | Wide‐gap chalcopyrite solar cells with indium oxide–based transparent back contacts | |
| JP4055064B2 (ja) | 薄膜太陽電池の製造方法 | |
| JP2017017218A (ja) | 光電変換素子の製造方法及び光電変換素子 | |
| Espindola‐Rodríguez et al. | Cu2ZnSnS4 absorber layers deposited by spray pyrolysis for advanced photovoltaic technology | |
| KR102227799B1 (ko) | Ｃｉｇｓ 박막 태양전지 제조방법 | |
| Kim et al. | Na incorporation in Cu (In, Ga)(Se, S) 2 films grown on insulator-coated stainless steel foil using a metal precursor reaction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180327 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190903 |